HU183614B

HU183614B - Circuit arrangement for pointing out the determined parts of a tv pictur surface

Info

Publication number: HU183614B
Application number: HU293481A
Authority: HU
Inventors: Gusztav Adamis; Gabor Benyovszky; Imre Berger; Laszlo Koller; Jozsef Somodi
Original assignee: Hiradastechnika Szoevetkezet
Priority date: 1981-10-10
Filing date: 1981-10-10
Publication date: 1984-05-28

Abstract

A találmány tárgya kapcsolási elrendezés TV képfelület meghatározott részeinek kijelölésére, amelynek az a lényege, hogy digitális komparátor bemenetel egyrészt külső adatbemenetek, másrészt folyamatos működésű számlálók kimeneteivel vannak összekötve, a digitális komparátor kimenete a kimeneti fokozat egyik bemenetére van kötve, a folyamatos működésű számláló helyreállító bemenete közvetve vagy közvetlenül a sorleválasztó és képfelismerő áramkörre csatlakozik, a folyamatos működésű számláló órajel bemenete a sorleválasztó és képfelismerő áramkör egyik kimenetére van kötve, a folyamatos működésű számláló további kimenetei közvetve vagy közvetlenül a sorleválasztó és képfelismerő áramkörre csatlakoznak, a sorleválasztó és képfelismerő áramkör további kimenete(i) az oszcillátor vezérlő bemenetére van(nak) kötve, míg az oszcillátor kimenete közvetve vagy közvetlenül a sorleválasztó és képfelismerő áramkörre csatlakozik, a sorleválasztó és képfelismerő áramkör egy másik bemenete összetett szinkronjel bemenet, a sorleválasztó és képfelismerő áramkör további kimenete(i) a kimenő fokozat vezérlő bemenetelre van(nak) kötve és a kimenő fokozat kimenete egyben a teljes kapcsolási elrendezés kimenete. -1-Field of the Invention The present invention relates to a switching arrangement for identifying specific portions of a TV picture surface, the essence of which is that the digital comparator input is connected to the outputs of the external data inputs and the outputs of the continuous counters, the output of the digital comparator is connected to one of the input stage inputs, the reset input of the continuous counter. directly or indirectly connected to the line separator and image recognition circuit, the continuous counter clock signal input is connected to one of the outputs of the line separator and image recognition circuit, the further outputs of the continuous counter are connected directly or directly to the line separator and image recognition circuit, further output of the line separator and image recognition circuit ( i) is connected to the oscillator control input while the oscillator output is directly or indirectly via the line separator and an image recognition circuit connected, another input of the line separator and image recognition circuit is a composite synchronous signal input, the further output (i) of the line separator and image recognition circuit is connected to the output stage control input and the output stage output is also the output of the entire switching arrangement. -1-

Description

A találmány tárgya kapcsolási elrendezés TV képfelület meghatározott részeinek kijelölésére, amely kapcsolási elrendezés oszcillátort, sorleválasztó és képfelismerő áramkört, folyamatos működésű számlálót, digitális komparátor egységet és kimeneti fokozatot tartalmaz.BACKGROUND OF THE INVENTION The present invention relates to a circuit arrangement for selecting portions of a TV picture surface comprising an oscillator, a line separator and image recognition circuit, a continuous operating counter, a digital comparator unit and an output stage.

Az eddig ismeretes ilyen célra használt áramkörökben a képleválasztást valamilyen jelegybeesésen alapuló áramkör valósította meg és a képkijelölő impulzust az első vagy a második félkép előtt kellett létrehozni. Az első félkép előtti impulzust kiválasztó áramkörök felépítése bonyolultabb, mint a második félkép előtti impulzust kiválasztó áramköré, azonban ez utóbbiakhoz pótlólagos számláló beépítése szükséges az első félkép elejéig való elszámoláshoz, amelyet a TV rendszer sorszámától függően programozni is kell. Az említett számláló működését egy hibás impulzus is befolyásolhatja, így a kapcsolás zajvédettsége elég kicsi.In the prior art circuits used for this purpose, the image separation was implemented by a signal drop circuit and the image selection pulse had to be generated before the first or second semiconductor. Circuits for selecting the pulse before the first semicircle are more complex than those for the pulse before the second semicircle, but the latter require the installation of an additional counter up to the beginning of the first semiconductor, which must be programmed depending on the TV system serial number. The operation of said counter may be affected by a faulty pulse, so that the noise protection of the switch is quite low.

A találmány célja egy' olyan kapcsolási elrendezés létrehozása, amellyel az ismert kapcsolások említett hiányosságai kiküszöbölhetők, előnyeik megtartása mellett.It is an object of the present invention to provide a circuit arrangement that eliminates said drawbacks of known circuitry while retaining its advantages.

A találmánynak az a lényege, hogy a digitális komparátor bemenetel egyrészt külső adatbemenetek, másrészt a folyamatos működésű számlálók kimeneteivel vannak összekötve, a digitális komparátor kimenete a kimeneti fokozat egyik bemenetére van kötve, a folyamatos működésű számláló helyreállító bemenete közvetve vagy közvetlenül a sorleválasztó és képfelismerő áramkörre csatlakozik, a folyamatos működésű számláló órajel bemenete a sorleválasztó és képfelismerő áramkör egyik kimenetére van kötve, a folyamatos működésű számláló további kimenetei közvetve vagy közvetlenül a sorleválasztó és képfelismerő áramkörre csatlakoznak, a sorleválasztó és képfelismerő áramkör további kimenete(i) az oszcillátor vezérlő bemenetére van(nak) kötve, míg az oszcillátor kimenete közvetve vagy közvetlenül a sorleválasztó és képfelismerő áramkörre csatlakozik, a sorleválasztó és képfelismerő áramkör egy másik bemenete összetett szinkronjel bemenet, a sorleválasztó és képfelismerő áramkör további kimenete(i) a kimenő fokozat vezérlő bemenetelre van(nak) kötve és a kimenő fokozat kimenete egyben a teljes kapcsolási elrendezés kimenete.The object of the invention is that the digital comparator input is connected to the outputs of both external data inputs and continuous counters, the digital comparator output is connected to one of the output stage inputs, the continuous counter recovery input is directly or indirectly to the line separator and image recognition circuit. connected, the input of the continuous counter clock is connected to one of the outputs of the line separator and image recognition circuit, the other outputs of the continuous counter are connected directly or indirectly to the line separator and image recognition circuit, the other output of the line separator and image recognition circuit is nak), while the output of the oscillator is connected directly or indirectly to the line separator and image recognition circuit, the line separator and image recognition circuit being The other input of y is a composite sync signal input, the additional output (s) of the line separator and image recognition circuit are connected to the output stage control input, and the output stage output is also the output of the full circuit layout.

A találmányt részletesebben az ábrákon bemutatott kiviteli példák segítségével szemléltetjük, az 1. ábrán a találmány' szerinti kapcsolási elrendezés egy kiviteli példájának blokkvázlata látható, míg a 2. ábra a találmány szerinti kapcsolási elrendezés egy másik kiviteli példájának blokkvázlatát mutatja be.The invention is illustrated in more detail with reference to the embodiments shown in the figures, Fig. 1 is a block diagram of an embodiment of the circuit arrangement according to the invention, and Fig. 2 is a block diagram of another embodiment of the circuit arrangement.

Az 1. ábra szerinti kiviteli példában legalább egy 1 oszcillátor, egy 2 sorleválasztó és képfelismerő áramkör, legalább a TV sorok számának megfelelő lépésszámú 3 folyamatos működésű számláló és 4 digitális komparátor van. A 2 sorleválasztó és képfelismerő áramkör egyik bemeneté a kapcsolási elrendezés összetett szinkronjel bemenete, míg a 2 sorleválasztó és képfelismerő áramkör másik bemenetére az 1 oszcillátor kimenete csatlakozik közvetlenül vagy közvetve. A 2 sorleválasztó és képfelismerő áramkör egyik kimenete az i oszcillátor bemenetére, míg a 2 sorleválasztó és képfelismerő áramkör másik kimenete a 3 folyamatos működésű számláló órajel bemenetére van kötve. A 2 sorleválasztó és képfelismerő áramkör további harmadik, a 3 folyamatos működésű számláló adott helyzetbe való állításához szükséges jelet szolgáltató kimenete a 3 folyamatos működésű számláló helyreállító jel bemenetére van kötve.In the embodiment of Figure 1, there is at least one oscillator 1, a line separator and image recognition circuit 2, at least a continuous number counter 3 corresponding to the number of TV lines and a digital comparator 4. One of the inputs of the line separator and image recognition circuit 2 is the composite signal input of the circuit arrangement, while the other input of the line separator and image recognition circuit 2 is connected directly or indirectly to the oscillator 1. One output of the line separator and image recognition circuit 2 is connected to the input of the oscillator i, while the other output of the line separator and image recognition circuit 2 is connected to the input of a continuous counting clock 3. An additional third output of the line separator and image recognition circuit 2 providing the signal needed to reset the continuous counter 3 is connected to the input of the continuous counter recovery signal 3.

A 3 folyamatos működésű számláló kikódolt állapotait meghatározó kimenetel a 2 sorleválasztó és képfelismerő áramkör további bemenetelre csatlakoznak. A 3 folyamatos működésű számláló további kimenetei a 4 digitális komparátor összehasonlító bemenetelre csatlakoznak, míg az 1. ábrán nem látható, a TV képfelület helykijelölő adatforrás kimenetei a 4 digitális komparátor adatbe menetei re vannak kötve.The output defining the encoded states of the continuous counter 3 is connected to a further input of the line separator and image recognition circuit 2. Further outputs of the continuous counter 3 are connected to the comparator input of digital comparator 4, while not shown in FIG. 1, the outputs of the positioning data source of the TV picture interface are connected to the inputs of the digital comparator 4.

A 2 sorleválasztó és képfelismerő áramkör a példa szerint a következő egységekből áll: 5 digitális osztó és serirányú időzítő jeleket előállító egység, 6 számláló, 7 logikai hálózat és 8 híbásjel felismerő áramkör. Az 1 oszcillátor kimenetére csatlakozó 2 sorleválasztó és képfelismerő áramkör bemenet az 5 digitális osztó és sorirányú időzítő jeleket előállító egység bemenete.The line separator and image recognition circuit 2 comprises, by way of example, the following units: a digital divider and a serial direction timing signal generating unit, a counter 6, a logic network 7, and an acoustic signal recognition circuit 8. The line separator and image recognition circuit input 2, which is connected to the output of the oscillator 1, is the input of the digital divider and line timer 5.

Az 5 digitális osztó és sorirányú időzítő jeleket előállító egység egyik kimenete a 6 számlálóra van kötve. A 6 számláló másik bemenete a 2 sorleválasztó és képfelismerő áramkörnek az a bemenete, amely a kapcsolási elrendezés összetett szinkronjel bemenete is. A 6 szimláló kimenete(i) a 7 logikai hálózat bemenete(i)re van(nak) kötve. A 7 logikai hálózat kimenete, továbbá az 5 digitális osztó és sorirányú időzítő jeleket előállító egység másik kimenete a 8 hibásjel felismerő áramkör bemenetelre csatlakoznak. A 8 hibásjel felismerő áramkör helyreállító jel kimenete, amely egyúttal a 2 sorleválasztó és képfelismerő áramkör harmadik kimenete, a 3 folyamatos működésű számláló helyreállító jel bemenetére van kötve.One of the outputs of the digital divider and of the unit generating the row timing signals is connected to the counter 6. The other input of the counter 6 is the input of the line separator and image recognition circuit 2, which is also a composite synchronous signal input of the circuit arrangement. The output (s) of the simulator 6 is connected to the input (s) of the logic network 7. The output of the logic network 7, as well as the other output of the digital divider and line generating unit 5, is connected to the input of the fault detection circuit 8. The output of the error signal recognition circuit recovery signal 8, which is also the third output of the line separator and image recognition circuit 2, is connected to the input of the continuous counter recovery signal 3.

A 4 digitális komparátor kimenete 9 kimeneti fokoza’ bemenetére csatlakozik, amely 9 kimeneti fokozat további bemeneté(ei)re a 2 sorleválasztó és képfelismerő áramkör további kimenete(i) van(nak) kötve.The output of the digital comparator 4 is connected to the input of the output stage 9, which is connected to the further input (s) of the output stage 9 by the additional output (s) of the line separator and image recognition circuit 2.

A 2. ábrán szemléltetett kiviteli példában a 2 sorleválasztó és képfelismerő áramkör egy további kimenete 10 beolvasás vezérlő bemenetére csatlakozik, amely 10 beolvasás vezérlő adatkijelölő kimenetei 11 adattároló bemenetelre, míg a 10 beolvasás vezérlő vezérlő kimenetel 12 adatforrásra vannak kötve. A 12 adatforrás adatkimenetei a 11 adattároló bemenetelre csatlakoznak, míg a ί 1 adattároló kimenetei egyrészt a 4 digitális komparátor adatbemeneteire, másrészt a 3 folyamatos működéül számláló bemenetelre, harmadrészt a 2 sorleválasztó és képfelismerő áramkör bemenetelre vannak kötve.In the embodiment illustrated in FIG. 2, a further output of the line splitter and image recognition circuit 2 is connected to the scan control input 10 of the scan controller 10 and the scan control controller output 10 to a data source 12. The data outputs of the data source 12 are connected to the data input 11, while the outputs 1 of the data source 1 are connected to the data inputs of the digital comparator 4 and the continuous operation input 3 to the line separator and image recognition circuit input 2.

A találmány szerinti kapcsolási elrendezés a következőképpen működik: A kapcsolási elrendezésbe beérkező, a TV képfelület meghatározott részét kijelölő adutok a 4 digitális komparátorra kerülnek és a 4 digitális komparátor másik bemenetelre a 3 folyamatos működésű számláló kimenő jelei kerülnek, a 4 digitális komparátor kimenetén a bemeneti adatok és a 3 folyamatos működésű számláló állapotá(ai)nakkoincidenciájakor lesz jel. Ez a jel kerül a 9 kimeneti fokozatra. A 2 sorieválasztó és képfelismerő áramkör a bemenetére kapcsolt összetett szinkronjelből leválasztja a képszinkroi jelet a 6 számlálóval, amely 6 számláló órajelet az 5 digitális osztó és sorirányú időzítő jeleket előállító egységből kap. A 2 sorleválasztó és képfelismerő áramkö a bejövő összetett szinkronjel sorösszetevője és az 5 digitális osztó és soriranyú időzítő jeleket előállító egy ség sorfrekvenciás jelének fáziskülönbségével arányos szabályozó jelet szolgáltat az 1 oszcillátor számára. Az 1 oszcillátor jele az 5 digitális osztó és sorirányú időzítő jeleket előállító egység órajeleként szolgál. A tényleges képszinkronjel leválasztás a 6 számláló kimenő jeleibőlThe switching arrangement according to the invention works as follows: The incoming data in the switching arrangement defining a certain part of the TV picture surface is transmitted to the digital comparator 4 and the other input of the digital comparator 4 receives the output signals of the continuous counter 3. and the signal (s) for the state (s) of the continuous operating counter 3 are signaled. This signal is output to output stage 9. The line selection and image recognition circuit 2 disconnects the image synchronization signal from the composite signal coupled to its input to the counter 6, which receives the counter clock 6 from the digital divider and line timer 5 generating unit. The line separator and image recognition circuit 2 provides the oscillator 1 with a control signal proportional to the phase difference of the line frequency signal of the incoming composite synchronous signal and the unit generating the digital divider and line timing signals. The signal of the oscillator 1 serves as the clock signal of the digital divider and the unit generating the serial timing signals. The actual picture sync signal is disconnected from the output signals of the counter 6

183 614 a 7 logikai áramkörrel történik. A 3 folyamatos működésű számláló órajelét a 2 sorleválasztó és képfelismerő áramkör biztosítja. A 3 folyamatos működésű számlálónak a bejövő összetett szinkronjel képfrekveneiás periódusával szinkronban kell működni. Ennek érdekében a logikai áramkör félképfrekvenciás kimenő jele a 8 hibásjel felismerő áramkörre kerül, amelyben sorfrekvenciás jellel mintavételezve képfrekvenciás jel áll elő.183,614 is done by logic 7 circuits. The clock of the continuous counter 3 is provided by the line separator and image recognition circuit 2. The 3 continuous counter must be synchronized with the frame frequency of the incoming composite synchronous signal. To this end, the semiconductor output signal of the logic circuit is applied to the error signal recognition circuit 8, where a picture frequency signal is produced by sampling a serial frequency signal.

A 3 folyamatos működésű számláló képfrekvenciás fázisösszehasonlító ugyancsak rákerül a 8 hibásjel felismerő ₁áramkörre és ezen két jel fázisának (időben helyzetének) egymáshoz képesti meghatározott helyzete esetén nincs beavatkozás a 3 folyamatos működésű számláló működésébe, míg a meghatározott fázishelyzettől való eltérés esetén az eltérés többszöri előfordulása után történik be- i avatkozás. Ez a 8 hibásjel felismerő áramkörben a fázishelyzet eltérések számlálásával érhető el. A 9 kimeneti fokozatra a 2 sorleválasztó és képfelismerő áramkörből érkezik kimenőjel időzítő impulzus sorozat.The continuous-counter counter-frequency phase comparator 3 is also applied to the fault signal recognition circuit ₁ and, when the phases of these two signals are in relative position, there is no interference with the operation of the continuous-counter counter 3. intervention takes place. This is achieved by counting phase differences in the fault detection circuit 8. An output signal timing pulse sequence is output to output stage 9 from line 2 and image recognition circuits.

A 2. ábra szerinti kiviteli példa abban különbözik az 2 elsőtől, hogy a TV képfelület meghatározott részének kijelölésére szolgáló adatok 11 adattárolóba kerülnek, amely 11 adattárolóból a jelek egyrészt a 4 digitális komparátorra, másrészt az üzemmód meghatározó adatok a 3 folyamatos működésű számlálót és a 2 sorleválasztó és képfel- ₂ismerő áramkört vezérlik. A 2 sorleválasztó és képfelismerő áramkör szolgáltatja a 10 beolvasás vezérlő órajelét.The embodiment according to Fig. 2 differs from the first 2 in that the data for selecting a certain part of the TV picture surface is stored in a data storage 11, which signals the digital comparator 4 and the mode determining data 3 and the controlled circuit video recording and a friend sorleválasztó _second The line separator and image recognition circuit 2 provides the scan control clock.

A 10 beolvasás vezérlő vezérli a 12 adatfoaást és kijelöli a 11 adattárolóban az éppen beolvasandó adat helyét.The scan controller 10 controls the data capture 12 and selects the location of the data to be scanned in the storage 11.

A találmány szerinti kapcsolási elrendezés a számláló 3 típusú képszinkronjel leválasztással nagyobb zajvédettséggel rendelkezik, mint a korábbi típusok. A sorszámlálás feladatát a 3 folyamatos működésű számláló végzi, hosszát (osztási arányát) mindig a legnagyobb sorszámú TV rendszer sorszáma szabja meg és miután a számláló 3 folyamatosan működik, működésébe való beavatkozásra csak akkor van szükség, ha a számláló a szinkronizmusból kiesik. A számláló helyreállítása bárhol megtörténhet a számlálási periódusán belül, nincs szükség a képszinkronjelet megelőző indító impulzusra. A beépített 4 hibásjel felismerő áramkör segítségével tovább nő a zajvédettsége, mivel csak meghatározott számú zajimpulzus ismétlődése után történik beavatkozás a 3 folyamatos működésű számláló működésébe,The switching arrangement according to the invention has a higher level of noise protection with the counter type 3 picture synchronization signal than previous types. The task of sequence counting is performed by the 3 continuous operation counters, its length (division ratio) is always determined by the serial number of the highest numbered TV system and after the counter 3 operates continuously, its operation is only needed if the counter is out of sync. The counter can be reset anywhere within its counting period, without the need for a trigger pulse before the sync signal. The built-in fault detection circuit 4 further improves its noise protection by interfering with the operation of the continuous counter 3 only after a certain number of noise pulses are repeated,

A találmány nincs a kiviteli példákban ismertetett 4 megoldásokra korlátozva, hanem kiterjed az igénypontok által meghatározott oltalom teljes terjedelmére.The invention is not limited to the embodiments 4 described in the embodiments but extends to the whole scope of the claims as defined by the claims.

Claims

A circuit arrangement for selecting specific portions of a TV picture surface comprising an oscillator, a line separator and an image recognition circuit, a continuous counter, a digital comparator unit and an output stage, characterized in that the digital comparator (4) inputs both external data inputs and connected to the outputs of the continuous counter (3), the output of the digital comparator (4) is connected to one of the inputs of the output stage (9), the recovery input of the continuous counter (3) directly or directly to the line separator and image recognition circuit (

2) connected, the clock input of the continuous counter (3) is connected to one of the outputs of the line separator and image recognition circuit (2), the other outputs of the continuous counter (3) are connected directly or directly to the line separator and image recognition circuit the further output (s) of the image processing circuit (2) is connected to the control input of the oscillator (1), while the output of the oscillator (1) is connected directly or indirectly to the line separator and image recognition circuit (2); 2) the input of another input is a composite synchronous input, the additional output (s) of the line separator and image recognition circuit (2) are connected to the control input of output stage (9) and the output of output stage (9) is the output of the complete circuit arrangement .

An embodiment of a circuit arrangement according to claim 1, characterized in that the line separator and image recognition circuit (2) comprises a digital divider and a line timing signal generating unit (5), a counter (6), a logic network (7), a fault detection circuit. (8) consists of g and phase comparison circuits and the input of the digital divider and line timing unit (5) is also an oscillator input of the line separator and image recognition circuit (2), and one of the digital divider and line timing unit (5)

5, the composite sync signal input of the line separator and image recognition circuit (2) is connected to an input of a phase comparison circuit (13) which is an output of a phase comparison circuit (13) which also connects to the control input another output of the digital divider and serial timing signal generating unit (5) is directly or indirectly connected to the counter (6), the composite sync signal input of the line separator and image recognition circuit (2) is also the counter

The other input 5 (6), the output (s) of the counter (6) is connected via a logic network (7) to one of the inputs of the fault detection (8), to the other input of the fault detection circuit (8) comparative signal output of the operating phase (3) counter

0 is connected while one of the outputs of the digital divider and serial timing unit (5) is connected to the further input of the fault detection circuit (8) and the output of the fault detection circuit (8) directly or directly to the recovery input of the continuous counter (3) join.

The embodiment of the circuit arrangement according to claim 2, characterized in that the counter signal input of the counter (6) and the control signal input of the counter (6) are the composite synchronous signal input of the line separator and image recognition circuit (2).

An embodiment of a circuit arrangement according to claim 1 or 2, characterized in that it has a scan controller (10) and a data storage device (11) and an additional output of the line separator and image recognition circuit (2) at one of the inputs of the scan controller (10). the output of the scan controller (10) is connected to the input of the data storage (11), while the other output is connected to the data source (12) and the outputs of the data storage (11) are connected. a comparator (4), a continuous counter i3) and a line separator and image recognition circuit (2), while the data outputs of the data source (12) are connected to the data inputs of the data storage (11).