EP0008087A1 - Device for realizing a scrambled transmission of information - Google Patents

Device for realizing a scrambled transmission of information Download PDF

Info

Publication number
EP0008087A1
EP0008087A1 EP79102785A EP79102785A EP0008087A1 EP 0008087 A1 EP0008087 A1 EP 0008087A1 EP 79102785 A EP79102785 A EP 79102785A EP 79102785 A EP79102785 A EP 79102785A EP 0008087 A1 EP0008087 A1 EP 0008087A1
Authority
EP
European Patent Office
Prior art keywords
information
time elements
time
arrangement according
information sections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP79102785A
Other languages
German (de)
French (fr)
Inventor
Josef Brusch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of EP0008087A1 publication Critical patent/EP0008087A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04K—SECRET COMMUNICATION; JAMMING OF COMMUNICATION
    • H04K1/00—Secret communication
    • H04K1/06—Secret communication by transmitting the information or elements thereof at unnatural speeds or in jumbled order or backwards

Definitions

  • the invention relates to an arrangement for carrying out a veiled transmission of information, in particular speech, by means of a controllable storage device, into which the information obtained is divided into time elements, one after the other, stored on the transmission side and in turn interchanged for their transmission, and in which the information is stored On the reception side this reversal of the time elements is reversed.
  • the information generated on the transmission side is divided into successive time elements and these are pseudo-randomly exchanged with one another in time and transmitted in this form to the reception side.
  • the technical effort here is smaller compared to frequency band swapping, but still quite considerable. This applies above all to the control part, since it must be ensured that no time element is excluded from the transmission or is transmitted two or more times in the pseudo-random exchange of time elements.
  • the invention is based on the object of specifying a further solution for an arrangement for swapping the time band, which requires a particularly small amount of control means.
  • the inversion of individual or successive information sections can be carried out at least twice in succession, the assignment of the time elements to the information sections being different.
  • the memory device has a double memory for alternately storing and releasing a number of time elements that determine an information section.
  • the information sections are stored in the opposite direction to the signal flow when they are stored.
  • the memory device has two double memories connected in series via a delay circuit, each of which is dimensioned for the alternate storage and retrieval of a number of time elements determining a section of information.
  • the information sections are stored in the opposite direction to the signal flow when they are stored.
  • the security of obfuscation against eavesdropping by unauthorized persons can be brought about in an extremely advantageous manner when using a double inversion of individual or successive sections of information in that the delay circuit and the second double memory can be bridged by means of a delay element, the delay time of which is equal to the sum of the signal delay of the delay circuit and of the second double memory is selected and that a controllable switching device is provided for optionally carrying out such a bridging in time intervals given by the information sections.
  • the regularity given by the inversion of sections of information can no longer be readily recognized by an unauthorized listener, especially if the switching device is controlled pseudo-randomly by a quasi-random generator with a preferably very large pulse repetition period.
  • control clocks for the memory device are derived from a common clock generator which can be controlled in frequency, and the frequency of the clock generator is pseudo-randomly derived from a quasi-random generator with preferably a very large pulse repetition period is controlled. In this way, the time limits of the successive time elements can be blurred with the simplest of means.
  • the block diagram according to FIG. 1 shows an arrangement for carrying out the concealment of information to be transmitted, as is to be used for the concealment on the transmission side and for the unveiling on the reception side.
  • the information arriving at the connection terminal x is first amplified in the amplifier V and after its limitation in the fil ter F of the actual storage device S supplied.
  • the memory device S is controlled with the clocks TU1, TU2, T1 and T2 by a clock center TZ.
  • the clock center TZ is in turn connected to the clock generator arrangement TGA, the output-side clock of which is used in the clock center to derive the control clocks mentioned.
  • a filter F for frequency band limitation follows again, the output signal of which is fed via the amplifier V to the connection terminal y.
  • the information subdivided into time elements is stored in the storage device S and again stored in a time-reversed position.
  • the position of the time elements is interchanged with one another in accordance with the scheme shown in FIG. 2.
  • the upper column shows time elements 1, 2, 3, 4, 5 and 1 ', 2', 3 ', 4', 5 ', which in this summary of five time elements each of duration to interchanged with one another in the time position as specified in the second series of time elements.
  • the swapping is additionally illustrated in FIG. 2 by connecting lines between the upper and lower rows of the time elements.
  • the exchange scheme from group to group of five time elements 1, 2, 3, 4, 5 or 1 ', 2', 3 ', 4', 5 ' q is to be carried out at random, then in the storage device S or in the clock center TZ a quasi-random generator can also be provided for controlling the quasi-random exchange.
  • the circuitry outlay for the memory device S including the controller can be considerably reduced if, as in the exchange scheme 3, the five consecutive time elements 1, 2, 3, 4, 5 or 1 ', 2', 3 ', 4', 5 'forming an information section ZA are inverted.
  • the embodiment of a memory device S according to FIG. 4, which is suitable for analog storage, has two charge stores CCD as stores, which are each designed for storing the time elements of an information section ZA.
  • Charge stores of this type are known, for example, from DE-AS 25 43 023.
  • Each of the two charge stores is connected at its connection a, which also represents the input and the output, to the switching arm of a switch U1 and U2, the switching contacts of which form the input and the output of the storage device in pairs.
  • the changeover switches U1 and U2 are controlled by the control clocks TU1 and TU2. In this exemplary embodiment, both control cycles can be in phase.
  • the clocks T1 and T2 control the charge stores CCD. They have the same repetition frequency, but are shifted by 180 ° against each other.
  • the exemplary embodiment of a storage device S shown in FIG. 5 performs the storage digitally.
  • Two "filo" memories (first in - last out - memories) are used here.
  • the signals arriving from the left are first converted into digital signals in the converter A / D and then alternately fed to one of the two "filo" memories via the input-side switch U1.
  • the input and output also have a common connection in these stores.
  • the stored information sections are fed in inverted form via the changeover switch U2 to the converter D / A, which converts the digital signals back into analog signals and makes them available on the output side.
  • the switches U1 and U2 are in turn controlled by the clocks TU1 and TU2.
  • the clock T2 is provided here for the converters A / D and D / A and the clock T1 for the "filo" memory.
  • the clock generator arrangement TGA according to FIG. 1 can be controlled in its clock frequency.
  • the clock generator arrangement consists of a fixed frequency oscillator 0 with high frequency stability, for example a quartz oscillator, the clock frequency of which is selected to be significantly higher than the clock frequency of the required control clocks.
  • This fixed frequency oscillator 0 is a Fre which is controllable in its division ratio n: 1 Sequence divider FT connected.
  • the frequency divider FT is controlled pseudo-randomly by a quasi-random generator QZG, the code addresses of which are converted into analog control signals for the frequency divider via the address detector AD.
  • the clock supply for the quasi-random generator QZG can either be from the output of the frequency divider or from the output of the fixed frequency oscillator 0, optionally via a fixed frequency divider FT '.
  • a control signal St from the output of the address decoder AD is also indicated by a broken line, which is also shown in FIG. 1. This control signal is required in the development of the control device S according to FIG. 7.
  • two "filo" double memories are connected to one another with their changeover switches U1 and U2 on the input and output sides via a delay device ⁇ .
  • the converter A / D is connected upstream of the switch U1 of the first "filo" double memory and the converter D / A is arranged downstream of the switch U2 of the converter D / A after the switch U2.
  • the delay device ⁇ can be bridged together with the second "filo" double memory by the delay element ⁇ '.
  • the switching device for this is formed by the changeover switch U3 in front of the delay device and the changeover switch U4 in front of the converter D / A on the output side.
  • the control signal St for the two changeover switches is fed to the changeover switch U4 via a further delay element ⁇ '.
  • Both delay elements ⁇ ' have a signal time which is equal to the sum of the signal delay times of the delay device and the second "filo" double memory.
  • the information sections inverted in this way are now from the output side of the first" filo "- Double memory via the time delay device ⁇ delayed by three time element units to and then fed to the input-side switch U1 of the second "filo" double memory
  • the second inversion of information sections can be suppressed by actuating the changeover switches U3 and U4 by means of the control signal St.
  • the inversion individually or in succession The information section in the second "filo" double memory 4 brings with it a further scrambling of the bit elements compared to the input information
  • the quasi-random change in the frequencies of the control clocks corresponding to the clock generator arrangement TGA according to FIG. 6 causes a broadening of the frequency band of the information to be transmitted when the frequency is increased. If the transmission channel is not designed for this, this results in a frequency band clipping which should not appear as a disturbance. However, this undesirable effect is negligible if the pseudo-randomly controlled variation of the control clocks remains within the limits of approx. + 10%.
  • the converters A / D and D / A can be dispensed with in the memory devices.

Abstract

An arrangement for the encrypted transmission of information items, particularly speech, by means of a controllable memory device (S) into which the incoming information items are successively stored at the transmitting end, subdivided into time elements, and are read out again exchanged in time with one another for their transmission and in which this exchanging of the time elements is cancelled again at the receiving end. The exchange or re-exchange of the time elements in the memory device in this arrangement is carried out by the inversion of successive information sections (ZA) which are in each case determined by a predetermined number of successive time elements. <IMAGE>

Description

Die Erfindung bezieht sich auf eine Anordnung zur Durchführung einer verschleiertan Übertragung von Infoormationen, insbesondere Sprache, mittels einer steuerbaren Speichereinrichtung, in die auf der Sendeseite die anfallenden Informationen in Zeitelemente unterteilt hintereinander eingespeichert und zueinander zeitvertauscht für ihre Übertragung wiederum ausgespeichert sind und in der auf der Empfangsseite diese Vertauschung der Zeitelemente wieder rückgängig gemacht ist.The invention relates to an arrangement for carrying out a veiled transmission of information, in particular speech, by means of a controllable storage device, into which the information obtained is divided into time elements, one after the other, stored on the transmission side and in turn interchanged for their transmission, and in which the information is stored On the reception side this reversal of the time elements is reversed.

Anordnungen dieser Art dienen insbesondere bei Sprechfunknetzen dazu, das Mithören von Gesprächen durch Unbefugte zu unterbinden. Wie beispielsweise die Literaturstelle "Brown-Boveri-Mitteilungen" 6-74, Seiten 266 bis 269 angibt, stehen für die Sprachverschleierung zwei grundsätzliche Möglichkeiten zur Verfügung und zwar die Frequenzbandvertauschung und die Zeitelementvertauschung. Bei der Frequenzbandvertauschung wird der Informationsinhalt von Frequenzbändern in mehrere Teilbänder zerlegt, die einzelnen Teilbänder in die Frequenzlage eines anderen Teilbandes umgesetzt und gegebenenfalls auch zusätzlich einzelne Teilbänder invertiert. Auf der Empfangsseite werden dann diese Vertauschungen bzw. Invertierungen rückgängig gemacht. Um eine einigermaßen sichere Verschleierung zu erhalten, ist es üblich, wenigstens von einer Fünfbandvertauschung Gebrauch zu machen, die einen nicht unerheblichen technischen Aufwand mit sich bringt, und darüber hinaus zahlreiche Filter erfordert, die zur Unterdrückung unerwünschter Frequenzen dienen,die im Zusammenhang mit den zahlreichen Frequenzumsetzungen auftreten.Arrangements of this type are used, in particular in the case of radio communications networks, to prevent unauthorized persons from listening in on conversations. For example, as the literature reference "Brown-Boveri-Mitteilungen" 6-74, pages 266 to 269 states, there are two basic options available for speech obfuscation: frequency band swapping and time element swapping. When swapping the frequency band the information content of frequency bands is broken down into several subbands, the individual subbands are converted into the frequency position of another subband and, if necessary, additionally inverted individual subbands. These exchanges or inversions are then reversed on the reception side. In order to obtain a reasonably safe concealment, it is common to make use of at least a five-band swap, which involves a considerable technical outlay, and, moreover, requires numerous filters which serve to suppress undesired frequencies which are associated with the numerous Frequency conversions occur.

Bei der Zeitelementvertauschung wird die sendeseitig anfallende Information in aufeinanderfolgende Zeitelemente unterteilt und diese pseudozufällig miteinander in der Zeit vertauscht und in dieser Form zur Empfangsseite übertragen. Der technische Aufwand ist hier gegenüber der Frequenzbandvertauschung zwar kleiner aber trotzdem noch recht erheblich. Dies trifft vor allem auf den Steuerteil zu, da sichergestellt sein muß, daß bei der pseudozufälligen Vertauschung von Zeitelementen kein Zeitelement.von der Übertragung ausgeschlossen bzw. zwei- und mehrfach übertragen wird.When the time element is swapped, the information generated on the transmission side is divided into successive time elements and these are pseudo-randomly exchanged with one another in time and transmitted in this form to the reception side. The technical effort here is smaller compared to frequency band swapping, but still quite considerable. This applies above all to the control part, since it must be ensured that no time element is excluded from the transmission or is transmitted two or more times in the pseudo-random exchange of time elements.

Der Erfindung liegt die Aufgabe zugrunde, für eine Anordnung zur Zeitbandvertauschung eine weitere Lösung anzugeben, die mit einem besonders geringen Aufwand an Steuermitteln auskommt.The invention is based on the object of specifying a further solution for an arrangement for swapping the time band, which requires a particularly small amount of control means.

Diese-Aufgabe wird gemäß der Erfindung dadurch gelöst, daß die Vertauschung- bzw. Rückvertauschung der Zeitelemente in der Speichereinrichtung.durch Inversion aufeinanderfolgender Informationsabschnitte vorgenommen ist, die jeweils durch eine vorgegebene Anzahl von aufeinanderfolgenden Zeitelemenbestimmt sind.This object is achieved according to the invention in that the exchange or back-exchange of the time elements in the memory device is carried out by inversion of successive information sections, each of which is determined by a predetermined number of successive time elements.

Bei der Erfindung wird von der Erkenntnis ausgegangen, daß bei einer Zeitbandvertauschung der Verschleierungs- effekt umso besser ist, je größer der zeitliche Abstand zwischen zwei miteinander vertauschten Zeitelementen ist. Da diese Bedingung jedoch nicht für sämtliche Zeitelemente eingehalten werden kann, läßt sich ein gutes Ergebnis dadurch herbeiführen, daß Informationsabschnitte mit einer vorgegebenen Zahl von Zeitelementen einfach durch Inversion dieser Informationsabschnitte miteinander vertauscht werden. Die Inversion von Informationsabschnitten hat darüber hinaus den großen Vorteil, daß hierzu von im Handel gebräuchlichen integrierten Speicherschaltungen, sogenannte "RAM"-Speicher, Gebrauch gemacht werden kann, deren Speicherorganisation die gewünschte Invertierung in Verbindung mit einer geeigneten Steuerung automatisch liefert. Im folgenden wird dieser Speichertyp als "filo"-Speicher (first in - last out - Speicher) bezeichnet.In the invention, it is assumed that the recognition that the larger the time interval between two swapped time together elements at a Zeitbandvertauschung of V e rschleierungs- effect, the better. However, since this condition cannot be met for all time elements, a good result can be brought about by swapping information sections with a predetermined number of time elements simply by inversion of these information sections. The inversion of sections of information also has the great advantage that use can be made of commercially available integrated memory circuits, so-called “RAM” memories, whose memory organization automatically provides the desired inversion in connection with a suitable controller. In the following, this type of storage is referred to as "filo" storage (first in - last out storage).

Um bei Durchführung einer Inversion von Informationsabschnitten im Mittel über sämtliche Zeitelemente hinweg ein optimales Vertauschungsergebnis zu erhalten, . kann in Weiterbildung der Erfindung die Inversion einzelner oder aufeinanderfolgender Informationsabschnitte wenigstens zweimal hintereinander vorgenommen sein, wobei die Zuordnung der Zeitelemente zu den Informationsabschnitten verschieden ist.In order to obtain an optimal exchange result on average across all time elements when performing an inversion of information sections,. In a further development of the invention, the inversion of individual or successive information sections can be carried out at least twice in succession, the assignment of the time elements to the information sections being different.

Bei einer bevorzugten Ausführungsform weist die Speichereinrichtung einen Doppelspeicher für das wechsel - weise Ein- und Ausspeichern von jeweils einer einen Informationsabschnitt bestimmenden Anzahl von Zeitelementen auf. Hierbei erfolgt das Ausspeichern der Informationsabschnitte entgegen der Signalflußrichtung beim Einspeichern.In a preferred embodiment, the memory device has a double memory for alternately storing and releasing a number of time elements that determine an information section. In this case, the information sections are stored in the opposite direction to the signal flow when they are stored.

Bei einer bevorzugten Ausführungsform für eine zweifache Inversion weist die Speichereinrichtung zwei über eine Verzögerungsschaltung hintereinander geschaltete Doppelspeicher auf, von denen jeder für das wechselweise Ein- und Ausspeichern von jeweils einer einen Informationsabschnitt bestimmenden Anzahl von Zeitelementen bemessen ist. Hierbei erfolgt das Ausspeichern der Informationsabschnitte entgegen der Signalflußrichtung beim Einspeichern.In a preferred embodiment for a double inversion, the memory device has two double memories connected in series via a delay circuit, each of which is dimensioned for the alternate storage and retrieval of a number of time elements determining a section of information. In this case, the information sections are stored in the opposite direction to the signal flow when they are stored.

Die Sicherheit der Verschleierung gegenüber dem Abhören durch Unbefugte läßt sich bei Verwendung einer zweifachen Inversion einzelner oder aufeinanderfolgender Informationsabschnitte in außerordentlich vorteilhafter Weise dadurch herbeiführen, daß die Verzögerungsschaitung und der zweite Doppelspeicher mittels eines Laufzeitgliedes überbrückbar ist, dessen Laufzeit gleich der Summe der Signallaufzeit der Verzögerungsschaltung und des zweiten Doppelspeichers gewählt ist und daß eine steuerbare Schalteinrichtung zur wahlweisen Durchführung einer solchen Überbrückung in durch die Informationsabschnitte gegebenen Zeitintervallen vorgesehen ist. Die durch die Inversion von Informationsabschnitten gegebene Gesetzmäßigkeit läßt sich dadurch für einen unbefugten Abhörer nicht mehr ohne weiteres erkennen, zumal, wenn die Schalteinrichtung pseudozufällig von einem Quasizufallsgenerator mit vorzugsweise sehr großer Pulswiederholungsperiode gesteuert wird.The security of obfuscation against eavesdropping by unauthorized persons can be brought about in an extremely advantageous manner when using a double inversion of individual or successive sections of information in that the delay circuit and the second double memory can be bridged by means of a delay element, the delay time of which is equal to the sum of the signal delay of the delay circuit and of the second double memory is selected and that a controllable switching device is provided for optionally carrying out such a bridging in time intervals given by the information sections. The regularity given by the inversion of sections of information can no longer be readily recognized by an unauthorized listener, especially if the switching device is controlled pseudo-randomly by a quasi-random generator with a preferably very large pulse repetition period.

Der Sicherheitsgrad der Verschleierung läßt sich in Weiterbildung der Erfindung auch noch dadurch erhöhen, daß die Steuertakte für die Speichereinrichtung von einem gemeinsamen in seiner Frequenz steuerbaren Taktgenerator abgeleitet sind und dabei die Frequenz des Taktgenerators pseudozuiällig von einem Quasizufallsgenerator mit vorzugsweise sehr großer Pulswiederholungsperiode gesteuert wird. Auf diese Weise können mit einfachsten Mitteln die Zeitgrenzen der aufeinanderfolgenden Zeitelemente verwischt werden.The degree of security of the obfuscation can also be increased in a further development of the invention in that the control clocks for the memory device are derived from a common clock generator which can be controlled in frequency, and the frequency of the clock generator is pseudo-randomly derived from a quasi-random generator with preferably a very large pulse repetition period is controlled. In this way, the time limits of the successive time elements can be blurred with the simplest of means.

Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den Ansprüchen 8 und 9 angegeben.Further advantageous embodiments of the invention are specified in claims 8 and 9.

Anhand von in der Zeichnung dargestellten Ausführungsbeispielen soll die Erfindung im folgenden noch näher erläutert werden. In der Zeichnung bedeuten:

  • Fig. 1 das Blockschaltbild einer Anordnung zur Durchführung einer verschleierten Übertragung
  • Fig. 2 ein bekanntes Zeitelemente-Vertauschschema
  • Fig. 3 ein Zeitelemente-Vertauschschema nach der Erfindung
  • Fig. 4 eine erste Speichereinrichtung nach Fig. 1 für eine Analogspeicherung
  • Fig. 5 eine zweite Ausführungsform einer Speichereinrichtung nach Fig. 1 für digitale Speicherung
  • Fig. 6 eine Ausführung der Taktgeneratoranordnung nach Fig. 1 gemäß einer Weiterbildung nach der Erfindung
  • Fig. 7 eine weitere Speichereinrichtung nach Fig. 1 für digitale Speicherung gemäß einer Weiterbildung nach der Erfindung
  • Fig. 8 ein die Arbeitsweise der Speichereinrichtung nach Fig. 7 erläuterndes Zeitelemente-Vertauschschema.
The invention will be explained in more detail below with reference to exemplary embodiments shown in the drawing. In the drawing mean:
  • Fig. 1 shows the block diagram of an arrangement for performing a veiled transmission
  • Fig. 2 shows a known time element exchange scheme
  • Fig. 3 is a time element exchange scheme according to the invention
  • Fig. 4 shows a first memory device according to Fig. 1 for an analog storage
  • Fig. 5 shows a second embodiment of a memory device according to Fig. 1 for digital storage
  • 6 shows an embodiment of the clock generator arrangement according to FIG. 1 according to a further development according to the invention
  • 7 shows a further memory device according to FIG. 1 for digital storage according to a development according to the invention
  • FIG. 8 shows a time element exchange scheme which explains the mode of operation of the memory device according to FIG. 7.

Das Blockschaltbild nach Fig. 1 zeigt eine Anordnung zur Durchführung der Verschleierung von zu übertragenden Informationen, wie sie auf der Sendeseite für die Verschleierung und auf der Empfangsseite für die Entschleierung zu verwenden ist. Die an der Anschlußklemme x ankommenden Informationen werden zunächst im Verstärker V verstärkt und nach ihrer Begrenzung im Filter F der eigentlichen Speichereinrichtung S zugeführt. Die Speichereinrichtung S wird mit den Takten TU1, TU2, T1 und T2 von einer Taktzentrale TZ gesteuert. Die Taktzentrale TZ ist ihrerseits mit der Taktgeneratoranordnung TGA verbunden, deren ausgangsseitiger Takt in der Taktzentrale zur Ableitung der genannten Steuertakte verwendet wird. Auf der Ausgangsseite der Speichereinrichtung S folgt zunächst wieder ein Filter F zur Frequenzbandbegrenzung, dessen Ausgangssignal über den Verstärker V der Anschlußklemme y zugeführt ist.The block diagram according to FIG. 1 shows an arrangement for carrying out the concealment of information to be transmitted, as is to be used for the concealment on the transmission side and for the unveiling on the reception side. The information arriving at the connection terminal x is first amplified in the amplifier V and after its limitation in the fil ter F of the actual storage device S supplied. The memory device S is controlled with the clocks TU1, TU2, T1 and T2 by a clock center TZ. The clock center TZ is in turn connected to the clock generator arrangement TGA, the output-side clock of which is used in the clock center to derive the control clocks mentioned. On the output side of the memory device S, a filter F for frequency band limitation follows again, the output signal of which is fed via the amplifier V to the connection terminal y.

In der Speichereinrichtung S werden die in Zeitelemente unterteilten Informationen gespeichert und in zueinander zeitvertauschter Lage wiederum ausgespeichert. Bei bekannten Verschleierungseinrichtungen dieser Art, wie sie beispielsweise auch in der DE-OS 23 39 685 beschrieben sind, werden die Zeitelemente entsprechend dem in Fig. 2 angegebenen Schema miteinander in ihrer Lage vertauscht. In Fig. 2 zeigt die obere Spalte Zeitelemente 1,2,3,4,5 und 1',2',3',4',5', die in dieser Zusammenfassung von je fünf Zeitelementen der Dauer to in der Zeitlage miteinander vertauscht werden, wie das in der zweiten Zeitelementereihe angegeben ist. Die Vertauschung ist in Fig. 2 zusätzlich noch durch Verbindungslinien zwischen der oberen und der unteren Reihe der Zeitelemente verdeutlicht. Soll das Vertauschungsschema von Gruppe zu Gruppe aus fünf Zeitelementen 1,2,3,4,5 bzw. 1',2',3',4',5' quasizufällig erfolgen, so muß in der Speichereinrichtung S oder in der Taktzentrale TZ noch zusätzlich ein Quasizufallsgenerator für die Steuerung der quasizufälligen Vertauschung vorgesehen sein. Entsprechend der Erfindung läßt sich der schaltungstechnische Aufwand für die Speichereinrichtung S einschließlich Steuerung erheblich verringern, wenn, wie das im Vertauschungsschema der Fig. 3 angegeben ist, die jeweils einen Informationsabschnitt ZA bildenden fünf aufeinanderfolgenden Zeitelemente 1,2,3,4,5 bzw. 1',2',3',4',5' invertiert werden.The information subdivided into time elements is stored in the storage device S and again stored in a time-reversed position. In known concealment devices of this type, as are also described, for example, in DE-OS 23 39 685, the position of the time elements is interchanged with one another in accordance with the scheme shown in FIG. 2. In FIG. 2, the upper column shows time elements 1, 2, 3, 4, 5 and 1 ', 2', 3 ', 4', 5 ', which in this summary of five time elements each of duration to interchanged with one another in the time position as specified in the second series of time elements. The swapping is additionally illustrated in FIG. 2 by connecting lines between the upper and lower rows of the time elements. If the exchange scheme from group to group of five time elements 1, 2, 3, 4, 5 or 1 ', 2', 3 ', 4', 5 ' q is to be carried out at random, then in the storage device S or in the clock center TZ a quasi-random generator can also be provided for controlling the quasi-random exchange. According to the invention, the circuitry outlay for the memory device S including the controller can be considerably reduced if, as in the exchange scheme 3, the five consecutive time elements 1, 2, 3, 4, 5 or 1 ', 2', 3 ', 4', 5 'forming an information section ZA are inverted.

Das für eine analoge Speicherung geeignete AusfUhrungsbeispiel einer Speichereinrichtung S nach Fig. 4 weist als Speicher zwei Ladungsspeicher CCD auf, die jeweils für die Speicherung der Zeitelemente eines Informationsabschnittes ZA ausgelegt sind. Ladungsspeicher dieser Art sind beispielsweise durch die DE-AS 25 43 023 bekannt. Jeder der beiden Ladungsspeicher ist an seinem Anschluß a, der zugleich den Ein- und den Ausgang darstellt, mit dem Schaltarm eines Umschalters U1 und U2 verbunden, deren Schaltkontakte paarweise den Ein- und den Ausgang der Speichereinrichtung bilden. Die Umschalter U1 und U2 werden von den Steuertakten TU1 und TU2 gesteuert. Beide Steuertakte können bei diesem Ausführungsbeispiel gleichphasig sein. Die Takte T1 und T2 steuern die Ladungsspeicher CCD. Sie haben gleiche Folgefrequenz, sind jedoch gegeneinander um 180° verschoben. Sie schalten wechselseitig die im Zuge der Ladungs. speicher aufeinanderfolgenden Schalter und bestimmen dadurch die Signalflußrichtung. In der angegebenen Schaltstellung der Umschalter U1 und U2 wird der obere Ladungsspeicher CCD über den Anschluß a aufgeladen und der untere Ladungsspeicher CCD über den Anschluß a entladen. Die Signalflußrichtung ist bei beiden Speichern entgegengesetzt. Sobald der obere Ladungsspeicher CCD aufgeladen und zugleich der untere Ladungsspeicher CCD entladen ist, schalten die Umschalter in die in unterbrochener Linie angedeutete Schaltstellung um. Sogleich tauschen die Steuertakte T1 und T2 ihre Steuerphase gegeneinander aus, wodurch die Signalfluußrichtung in den beiden Ladungsspeichern umgekehrt wird. Somit erscheinen am Ausgang der Speichereinrichtung die eingangsseitigen Informationsabschnitte in invertierter Form.The embodiment of a memory device S according to FIG. 4, which is suitable for analog storage, has two charge stores CCD as stores, which are each designed for storing the time elements of an information section ZA. Charge stores of this type are known, for example, from DE-AS 25 43 023. Each of the two charge stores is connected at its connection a, which also represents the input and the output, to the switching arm of a switch U1 and U2, the switching contacts of which form the input and the output of the storage device in pairs. The changeover switches U1 and U2 are controlled by the control clocks TU1 and TU2. In this exemplary embodiment, both control cycles can be in phase. The clocks T1 and T2 control the charge stores CCD. They have the same repetition frequency, but are shifted by 180 ° against each other. They alternately switch the in the course of the cargo. store successive switches and thereby determine the direction of signal flow. In the specified switch position of the changeover switches U1 and U2, the upper charge store CCD is charged via connection a and the lower charge store CCD is discharged via connection a. The direction of signal flow is opposite in both memories. As soon as the upper charge storage device CCD is charged and the lower charge storage device CCD is also discharged, the changeover switches switch to the switch position indicated by the broken line. Control clocks T1 and T2 immediately exchange their control phase with one another, as a result of which the direction of signal flow in the two charge stores is reversed. Thus the appear at the output of the storage device aisle-side information sections in inverted form.

Das in Fig. 5 dargestellte Ausführungsbeispiel einer Speichereinrichtung S führt die Speicherung digital durch. Als Speicher finden hier zwei "filo"-Speicher (first in - last out - Speicher) Verwendung. Die von links ankommenden Signale werden zunächst im Umsetzer A/D in digitale Signale umgesetzt und anschliessend über den eingangsseitigen Umschalter U1 wechselweise einem der beiden "filo"-Speicher zugeführt. Ein-und Ausgang haben auch bei diesen Speichern einen gemeinsamen Anschluß. Jeweils im Zeittakt einer Ausspeicherung werden die eingespeicherten Informationsabschnitte in invertierter Form über den Umschalter U2 dem Umsetzer D/A zugeführt, der die Digitalsignale wieder in Analogsignale umwandelt und diese ausgangsseitig zur Verfügung stellt. Die Umschalter U1 und U2 werden hier wiederum durch die Takte TU1 und TU2 gesteuert. Der Takt T2 ist hier für die Umsetzer A/D und D/A und der Takt T1 für die "filo"-Speicher vorgesehen.The exemplary embodiment of a storage device S shown in FIG. 5 performs the storage digitally. Two "filo" memories (first in - last out - memories) are used here. The signals arriving from the left are first converted into digital signals in the converter A / D and then alternately fed to one of the two "filo" memories via the input-side switch U1. The input and output also have a common connection in these stores. The stored information sections are fed in inverted form via the changeover switch U2 to the converter D / A, which converts the digital signals back into analog signals and makes them available on the output side. The switches U1 and U2 are in turn controlled by the clocks TU1 and TU2. The clock T2 is provided here for the converters A / D and D / A and the clock T1 for the "filo" memory.

Um die Zeitgrenzen der miteinander vertauschten Zeitelemente 1,2,3,4,5 bzw. 1',2',3',4',5' nach Fig. 3 zu verwischen und damit einen höheren Sicherheitsgrad der Verschleierung zu erzielen, ist in Weiterbildung der Erfindung die Taktgeneratoranordnung TGA nach Fig. 1 in ihrer Taktfrequenz steuerbar ausgeführt.In order to blur the time limits of the interchanged time elements 1, 2, 3, 4, 5 or 1 ', 2', 3 ', 4', 5 'according to FIG. 3 and thus to achieve a higher degree of security of the obfuscation, in Further development of the invention, the clock generator arrangement TGA according to FIG. 1 can be controlled in its clock frequency.

Eine bevorzugte Ausführungsform zeigt Fig. 6. Danach besteht die Taktgeneratoranordnung aus einem Festfrequenzoszillator 0 hoher Frequenzstabilität, beispielsweise ein Quarzoszillator, dessen Taktfrequenz wesentlich höher als die Taktfrequenz der benötigten Steuertakte gewählt ist. Diesem Festfrequenzoszillator 0 ist ein in seinem Teilungsverhältnis n:1 steuerbarer Frequenzteiler FT nachgeschaltet. Die Steuerung des Frequenzteilers FT erfolgt pseudozufällig durch einen Quasizufallsgenerator QZG, dessen Codeadressen über den Adressendetektor AD in analoge Steuersignale für den Frequenzteiler umgesetzt werden. Die Taktversorgung für den Quasizufallsgenerator QZG kann entweder vom Ausgang des Frequenzteilers oder aber vom Ausgang des Fest frequenz oszillators 0 gegebenenfalls über einen Festfrequenzteiler FT' erfolgen.A preferred embodiment is shown in FIG. 6. According to this, the clock generator arrangement consists of a fixed frequency oscillator 0 with high frequency stability, for example a quartz oscillator, the clock frequency of which is selected to be significantly higher than the clock frequency of the required control clocks. This fixed frequency oscillator 0 is a Fre which is controllable in its division ratio n: 1 Sequence divider FT connected. The frequency divider FT is controlled pseudo-randomly by a quasi-random generator QZG, the code addresses of which are converted into analog control signals for the frequency divider via the address detector AD. The clock supply for the quasi-random generator QZG can either be from the output of the frequency divider or from the output of the fixed frequency oscillator 0, optionally via a fixed frequency divider FT '.

Wie Fig. 6 zeigt, ist vom Ausgang des Adressendecoders AD noch ein Steuersignal St durch eine unterbrochene Linie angedeutet, die auch Fig. 1 zeigt. Dieses Steuersignal wird bei der Weiterbildung der Steuereinrichtung S nach Fig. 7 benötigt.As FIG. 6 shows, a control signal St from the output of the address decoder AD is also indicated by a broken line, which is also shown in FIG. 1. This control signal is required in the development of the control device S according to FIG. 7.

In Fig. 7 sind zwei "filo"-Doppelspeicher mit ihren ein- und ausgangsseitigen Umschalterm U1 und U2 über eine Verzögerungseinrichtung τ miteinander verbunden. Dem Umschalter U1 des ersten "filo"-Doppelsaeichers ist entsprechend Fig. 5 der Umsetzer A/D vorgeschaltet und dem zweiten "filo"-Doppelspeicher hinter dem Umschalter U2 der Umsetzer D/A nachgeordnet. Zusätzlich kann die Verzögerangseinrichtung τ zusammen mit dem zweiten "filo"-Doppelspeicher von dem Laufzeitglied τ' überbrückt werden. Die Schalteinrichtung hierfür wird von dem Umschalter U3 vor der Verzögerungseinrichtung und dem Umschalter U4 vor dem ausgangsseitigen Umsetzer D/A gebildet. Das Steuersignal St für die beiden Umschalter wird dem Umschalter U4 über ein weiteres Laufzeitglied τ' zugeführt. Beide Laufzeitglieder τ ' haben eine Signallatifzeit, die gleich der Summe der Signallaufzeiten der Verzögerungseinrichtung und des zweiten "filo"-Doppelspeichers ist.In FIG. 7, two "filo" double memories are connected to one another with their changeover switches U1 and U2 on the input and output sides via a delay device τ. 5, the converter A / D is connected upstream of the switch U1 of the first "filo" double memory and the converter D / A is arranged downstream of the switch U2 of the converter D / A after the switch U2. In addition, the delay device τ can be bridged together with the second "filo" double memory by the delay element τ '. The switching device for this is formed by the changeover switch U3 in front of the delay device and the changeover switch U4 in front of the converter D / A on the output side. The control signal St for the two changeover switches is fed to the changeover switch U4 via a further delay element τ '. Both delay elements τ 'have a signal time which is equal to the sum of the signal delay times of the delay device and the second "filo" double memory.

Die Wirkungsweise dieser Speichereinrichtung S soll im folgenden anhand der über der Zeit t aufgetragenen Zeitelementereihen noch verdeutlicht werden. Zunächst werden die eingangsseitig ankommenden Informationsabschnitte mit fünf Zeitelementen 1,2,3,4,5 bzw. 1',2', 3',4',5', bzw. 1",2",3",4",5" im ersten "filo"-Doppelspeicher invertiert, wie das die zweite Zeitelementereihe von oben nach Fig. 8 zeigt und wie das auch in Fig. 3 dargestellt ist. Die in dieser Weise invertierten Informationsabschnitte werden nun von der Ausgangsseite des ersten "filo"-Doppelspeichers über die Zeitverzögerungseinrichtung τ um drei Zeitelementeinheiten to verzögert und anschließend dem eingangsseitigen Umschalter U1 des zweiten "filo"-Doppelspeichers zugeführt. Auf diese Weise wird erreicht, daß der Inhalt eines Informationsabschnittes im zweiten "filo"-Doppelspeicher nicht mit den Zeitelementen der Informationsabschnitte im ersten "filo"-Doppelspechsr übereinstimmt. Durch Betätigen der Umschalter U3 und U4 mittels des Steuersignals St kann die zweite Inversion von Informationsabschnitten unterdrückt werden. Die Inversion einzelner oder aufeinanderfolgender Informationsabschnitte im zweiten "filo"-Doppelspeicher 4 bringt verglichen mit der eingangsseitigen Information eine weitere Verwürfelung der Zbitelemente mit sichThe mode of operation of this storage device S will be explained in the following using the time element series plotted over time t. First, the information sections arriving on the input side with five time elements 1, 2, 3, 4, 5 or 1 ', 2', 3 ', 4', 5 ', or 1 ", 2", 3 ", 4", 5 "inverted in the first" filo "double memory, as shown by the second series of time elements from above according to Fig. 8 and as also shown in Fig. 3. The information sections inverted in this way are now from the output side of the first" filo "- Double memory via the time delay device τ delayed by three time element units to and then fed to the input-side switch U1 of the second "filo" double memory The second inversion of information sections can be suppressed by actuating the changeover switches U3 and U4 by means of the control signal St. The inversion individually or in succession The information section in the second "filo" double memory 4 brings with it a further scrambling of the bit elements compared to the input information

Mit Rücksicht darauf, daß die durch die Inversionen hervorgerufenen Zeitverzögerungen bei der Übertragung bei Duplex-Verkehr zu Störungen Anlaß geben können, wenn diese Zeitverzögerungen zu groß werden, ist es sinnvoll, die Dauer der Informationsabschnitte und damit die Anzahl der Zeitelemente eines Informationsabschnitts maximal für eine Dauer zu bemessen, bei der die durch die Inversionen verursachten Zeitverzögerungen längs eines Übertragungsweges einen Summenwert von 400 msec nicht überschreiten.In view of the fact that the time delays caused by the inversions during transmission in duplex traffic can give rise to interference if these time delays become too large, it makes sense to limit the duration of the information sections and thus the number of time elements of an information section for a maximum Duration to be dimensioned in which the time delays caused by the inversions along a transmission path do not exceed a total value of 400 msec.

Die quasizufällige Änderung der Frequenzen der Steuertakte entsprechend der Taktgeneratoranordnung TGA nach Fig. 6 verursacht bei einer Frequenzerhöhung eine Verbreiterung des Frequenzbandes der zu übertragenden Informationen. Ist der Übertragungskanal hierfür nicht ausgelegt, so bringt dies eine Frequenzbandbeschneidung mit sich, die als Störung nicht in Erscheinung treten soll. Dieser unerwünschte Effekt ist jedoch vernachlässigbar, wenn die pseudozufällig gesteuerte Variation der Steuertakte in den Grenzen von ca + 10 % bleibt.The quasi-random change in the frequencies of the control clocks corresponding to the clock generator arrangement TGA according to FIG. 6 causes a broadening of the frequency band of the information to be transmitted when the frequency is increased. If the transmission channel is not designed for this, this results in a frequency band clipping which should not appear as a disturbance. However, this undesirable effect is negligible if the pseudo-randomly controlled variation of the control clocks remains within the limits of approx. + 10%.

Sind die zu verschleiernden Informationen digitale Signale, dann kann auf die Umsetzer A/D und D/A in den Speichereinrichtungen verzichtet werden.If the information to be concealed is digital, then the converters A / D and D / A can be dispensed with in the memory devices.

Claims (9)

1. Anordnung zur Durchführung einer verschleierten Übertragung von Informationen, insbesondere Sprache, mittels einer steuerbaren Speichereinrichtung, in die auf der Sendeseite die anfallenden Informationen in Zeitelemente unterteilt hintereinander eingespeichert und zueinander zeitvertauscht für ihre Übertragung wiederum ausgespeichert sind und in der auf der Empfangsseite diese Vertauschung der Zeitelemente wieder rückgängig' gemacht ist, dadurch gekennzeichnet , daß die Vertauschung bzw. Rückvertauschung der Zeitelemente (1-5, 1'-5', 1"-5") in der Speichereinrichtung (S) durch Inversion aufeinanderfolgender Informationsabschnitte (ZA) vorgenommen ist, die jeweils durch eine vorgegebene Anzahl von aufeinanderfolgenden Zeitelementen bestimmt sind.1. Arrangement for carrying out a veiled transmission of information, in particular voice, by means of a controllable storage device, in which the information obtained is divided into time elements, one after the other, stored on the transmission side and stored in a manner interchanged with one another for their transmission, and in which this exchange on the reception side Time elements are undone again, characterized in that the exchange or back-exchange of the time elements (1-5, 1'-5 ', 1 "-5") is carried out in the memory device (S) by inversion of successive information sections (ZA) , which are each determined by a predetermined number of successive time elements. 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet , daß die Inversion einzelner oder aufeinanderfolgender Informationsabschnitte (ZA) wenigstens zweimal hintereinander vorgenommen ist und dabei die Zuordnung der Zeitelemente (1-5, 1'-5', 1"-5"). zu den Informationsabschnitten verschieden ist.2. Arrangement according to claim 1, characterized in that the inversion of individual or successive information sections (ZA) is carried out at least twice in succession and the assignment of the time elements (1-5, 1'-5 ', 1 "-5"). is different from the information sections. 3. Anordnung nach Anspruch 1, dadurch gekennzeichnet , daß die Speichereinrichtung (S) einen Doppelspeicher (CCD, filo) für das wechselweise Ein- und Ausspeichern von jeweils einer einen Informationsabschnitt (ZA) bestimmenden Anzahl von Zeitelementen (1-5, 1'-5', 1"-5") aufweist und daß hierbei das Ausspeichern der Informationsabschnitte entgegen der Signalflußrichtung beim Einspeichern erfolgt.3. Arrangement according to claim 1, characterized in that the memory device (S) has a double memory (CCD, filo) for the alternate storage and retrieval of a respective information section (ZA) determining number of time elements (1-5, 1'- 5 ', 1 "-5") and that in this case the information sections are stored against the signal flow direction during the storage. 4. Anordnung nach Anspruch 1 und 2, dadurch gekennzeichnet , daß die Speichereinrichtung (S) zwei über eine Verzögerungseinrichtung (τ) hintereinander geschaltete Doppelspeicher (filo) aufweist, von denen jeder für das wechselweise Ein- und Ausspeichern von jeweils einer einen Informationsabschnitt (ZA) bestimmenden Anzahl von Zeitelementen (1-5. 1'-5', 1"-5") bemessen ist und daß hierbei das Ausspeichern der Informationsabschnitte entgegen der Signalflußrichtung beim Einspeichern erfolgt.4. Arrangement according to claim 1 and 2, characterized in that the memory device (S) has two via a delay device (τ) connected in series double memory (filo), each of which one for the alternate storage and retrieval of an information section (ZA ) determining number of time elements (1-5. 1'-5 ', 1 "-5") is dimensioned and that the information sections are stored in the opposite direction to the signal flow when they are stored. 5. Anordnung nach Anspruch 4, dadurch gekennzeichnet , daß die Verzögerungseinrichtung ( und der zweite Doppelspeicher (filo) mittels eines Laufzeitgliedes (τ') überbrückbar ist, dessen Laufzeit gleich der Summe der Signallaufzeiten der Verzögerungseinrichtung und des zweiten Doppelspeichers gewählt ist und daß eine steuerbare Schalteinrichtung (U3, U4) zur wahlweisen Durchführung einer solchen Überbrückung in durch die Iniormationsabschnitte (ZA) gegebenen Zeitintervallen vorgesehen ist.5. Arrangement according to claim 4, characterized in that the delay device (and the second double memory (filo) can be bridged by means of a delay element (τ '), the duration of which is selected equal to the sum of the signal delays of the delay device and the second double memory and that a controllable Switching device (U3, U4) is provided for optionally carrying out such a bridging in time intervals given by the information sections (ZA). 6. Anordnung nach Anspruch 5, dadurch gekennzeichnet , daß die Schalteinrichtung (U3, U4) pseudozufällig von einem Quasizufallsgenerator (QZG) mit vorzugsweise sehr großer Pulswiederholungsperiode gesteuert ist.6. Arrangement according to claim 5, characterized in that the switching device (U3, U4) is controlled pseudo-randomly by a quasi-random generator (QZG) with a preferably very large pulse repetition period. 7. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , daß die Steuertakte (TU1, TU2, T1, T2) für die Speichereinrichtung (S) von einem gemeinsamen in seiner Frequenz steuerbaren Taktgenerator (0, FT) abgeleitet sind und daß die Frequenz des Taktgenerators pseudozufällig von einem Quasizufallsgenerator (QZG) mit vorzugsweise sehr grcßer Pulswiederholungsperiode gesteuert ist.7. Arrangement according to one of the preceding claims, characterized in that the control clocks (TU1, TU2, T1, T2) for the memory device (S) are derived from a common frequency generator controllable in frequency (0, FT) and that the frequency of the Clock generator is controlled pseudorandomly by a quasi-random generator (QZG) with a preferably very large pulse repetition period. 8. Anordnung nach Anspruch 7, dadurch gekennzeichnet , daß die pseudozufällig gesteuerte Variation der Steuertakte (TU1 TU2, T1, T2) in den Grenzen von ca ± 10% vorgenommen ist.8. Arrangement according to claim 7, characterized in that the pseudo-randomly controlled variation of the control clocks (TU1 TU2, T1, T2) is carried out within the limits of approximately ± 10%. 9. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , daß die Dauer der Informationsabschnitte (ZA) maximal für eine Dauer bemessen sind, bei der die durch die Inversionen verursachten Zeitverzögerungen längs eines Ubertragungsweges einen Summenwert von 400 msec nicht überschreiten.9. Arrangement according to one of the preceding claims, characterized in that the duration of the information sections (ZA) are dimensioned for a maximum at which the time delays caused by the inversions do not exceed a total value of 400 msec along a transmission path.
EP79102785A 1978-08-04 1979-08-02 Device for realizing a scrambled transmission of information Withdrawn EP0008087A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2834316 1978-08-04
DE19782834316 DE2834316A1 (en) 1978-08-04 1978-08-04 ARRANGEMENT FOR CARRYING OUT A VARIOUS TRANSFER OF INFORMATION

Publications (1)

Publication Number Publication Date
EP0008087A1 true EP0008087A1 (en) 1980-02-20

Family

ID=6046278

Family Applications (1)

Application Number Title Priority Date Filing Date
EP79102785A Withdrawn EP0008087A1 (en) 1978-08-04 1979-08-02 Device for realizing a scrambled transmission of information

Country Status (3)

Country Link
EP (1) EP0008087A1 (en)
DE (1) DE2834316A1 (en)
DK (1) DK321879A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2386041A (en) * 2002-03-01 2003-09-03 Sensaura Ltd A method of modifying intermittent audio signals such as speech or musical notes in real time

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2315398C1 (en) * 1973-03-28 1975-05-07 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Method for obfuscating speech signals
DE2412732A1 (en) * 1974-03-16 1975-09-18 Licentia Gmbh Scrambling of speech signal with high security - method based on voiced and voiceless parts of speech
US3970790A (en) * 1973-03-19 1976-07-20 Patelhold Patentverwertungs & Elektro-Holding Ag Method and device for the coded transmission of messages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3970790A (en) * 1973-03-19 1976-07-20 Patelhold Patentverwertungs & Elektro-Holding Ag Method and device for the coded transmission of messages
DE2315398C1 (en) * 1973-03-28 1975-05-07 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Method for obfuscating speech signals
DE2412732A1 (en) * 1974-03-16 1975-09-18 Licentia Gmbh Scrambling of speech signal with high security - method based on voiced and voiceless parts of speech

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2386041A (en) * 2002-03-01 2003-09-03 Sensaura Ltd A method of modifying intermittent audio signals such as speech or musical notes in real time

Also Published As

Publication number Publication date
DK321879A (en) 1980-02-05
DE2834316A1 (en) 1980-02-28

Similar Documents

Publication Publication Date Title
DE2124320C1 (en) Electrical circuit for generating a large number of different codes
DE1937184C3 (en) Message transmission system which is insensitive to differences in runtime that occur in the transmission path
EP0428226A2 (en) Receiver with direct quadrature sampling of the input signal
DE2216350C3 (en) Digital filter
DE863518C (en) Connection system
DE2316166C3 (en) Community antenna system with alarm devices for the individual participants
DE3140402C1 (en) Information transmission system (telecommunications system) which consists of networks and uses a channel group by means of frequency jumps
DE3523537C2 (en) Method and receiving arrangement for suppressing inband interference
EP0008087A1 (en) Device for realizing a scrambled transmission of information
DE2737577C1 (en) Military radar or radio communications system
DE2514875C3 (en) Arrangement with a predetermined transfer characteristic
EP0008086A1 (en) Device for realizing a scrambled transmission of information
DE2359673C2 (en) Method for disguising the information content of frequency bands
DE2211376A1 (en) Digital filter
DE1487577A1 (en) Time multiplex fork with double-sided reinforcement
DE1273002B (en) Device for the encrypted transmission of voice signals by interchanging subbands
DE2750480C2 (en) Messaging system
DE889312C (en) Multiple carrier frequency termination circuit
DE2902897A1 (en) Telephone exchange transmission system - has bucket chain analog registers for signal compression and expansion in pairs corresponding to each signal source
DE1591498C (en) Time division multiplex system with amplitude modulation, containing a filter
DE2263137B2 (en) Device for the implementation of very high frequencies
DE19706334A1 (en) Logarithmic converter for input circuit of waveform analyser e.g. spectrum analyser
DE1040627B (en) Circuit arrangement of amplifiers or amplifier stations for radio communication systems with transmitting and receiving stations and a number of amplifier stations in which the carrier frequency is converted
DE2222707A1 (en) METHOD AND DEVICE FOR TRANSMISSION OF COMMANDS, SIGNALS, MEASURED VALUES OR THE LIKE
DE1139893B (en) Time division multiplex system

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Designated state(s): BE CH DE FR GB IT LU NL

17P Request for examination filed
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 19820630

RIN1 Information on inventor provided before grant (corrected)

Inventor name: BRUSCH, JOSEF