DE3212221A1

DE3212221A1 - FLIPFLOP CIRCUIT

Info

Publication number: DE3212221A1
Application number: DE19823212221
Authority: DE
Inventors: Anthony Raritan N.J. Camello; Donald Ray Plainfield N.J. Preslar
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1981-04-01
Filing date: 1982-04-01
Publication date: 1982-12-09
Also published as: BE892605A; FR2503486A1; JPS57176839A; PT74627A; AU8192082A; PT74627B; GB2095944A; ZA822224B; IT8220523A0; ES510791A0; FI821057L; ES8304386A1; FI821057A0; SE8201902L

Description

RCA 76043 Sch/Vu
U.S. Ser. No. 249,896
vom 1. April 1982RCA 76043 Sch / Vu
US Ser. No. 249.896
dated April 1, 1982

RCA Corporation, New York, N.Y. (V.St.A.) Flipflop-SchaltungRCA Corporation, New York, N.Y. (V.St.A.) Flip-flop circuit

Die Erfindung bezieht sich auf Schalterkreise, insbesondere solche, die Flipflop-Schaltungen enthalten.The invention relates to switching circuits, in particular those which contain flip-flop circuits.

Typischerweise verwendet man emittergekoppelte Logikschaltungen (sogenannte ECL-Schaltungen), wenn hohe Umschaltgeschwindigkeiten gewünscht werden. Beispielsweise wird bei einem Oberlagerungstuner für Rundfunkoder Fernsehempfänger die Frequenz des GeräteosziΠators gleich der Summe der gewünschten Empfangsfrequenz (also des HF-Trägers) und der - festen - Zwischenfrequenz gewählt. Bei einem Einfachüberlagerungstuner, wie er in den Vereinigten Staaten verwendet wird, beträgt beispielsweise die höchste Frequenz des Geräteoszi11ators etwa 930 MHz, weil die höchste Senderträgerfrequenz im UHF-Bereich bei etwa 885 MHz liegt und die Zwischenfrequenz des Empfängers 45,75 MHz beträgt.Typically, emitter-coupled logic circuits (so-called ECL circuits) if high switching speeds are required. For example, in an overhead tuner for radio or TV receiver the frequency of the device oscillator equal to that Sum of the desired reception frequency (i.e. the RF carrier) and the - fixed - intermediate frequency selected. For a single overlay tuner, For example, as used in the United States, the highest frequency of the device oscillator is around 930 MHz, because the highest transmitter carrier frequency in the UHF range is around 885 MHz and the intermediate frequency of the receiver is 45.75 MHz.

Doppelsupertuner setzen zunächst die Frequenz des gewünschten HF-Trägers auf eine erste Zwischenfrequenz um, die eine wesentlich höhere Frequenz, beispielsweise 415 MHz, als die nominelle oder endgültige Zwischenfrequenz hat, und erst danach wird das erste Zwischenfrequenzsignal in ein zweites Zwischenfrequenzsignal der Nominal frequenz von 45,75 MHz umgesetzt. Ein solcher Doppelsucher ist in der US-PS 4 162 462 (amDouble super tuners first set the frequency of the desired RF carrier to a first intermediate frequency, which is a much higher frequency, for example 415 MHz, as the nominal or final intermediate frequency, and only after that does the first intermediate frequency signal turn into a second intermediate frequency signal of the nominal frequency of 45.75 MHz implemented. Such a double finder is shown in U.S. Patent 4,162,462 (am

24. OuIi 1979 für den Erfinder Ash ausgegeben) beschrieben. Daher beträgt die Frequenz des Geräteoszillatorsignals, die zur Umsetzung des höchsten UHF-Senderträgers auf die erste Zwischenfrequenz notwendig ist, etwa 1300 MHz.24. OuIi 1979 issued for the inventor Ash). Therefore amounts to the frequency of the device oscillator signal, which is necessary to convert the highest UHF transmitter carrier to the first intermediate frequency, about 1300 MHz.

Tuner mit Frequenzsynthese enthalten eine Phasensynchronisierschleife (PLL-Schleife), weiche die Frequenz des Geräteoszillatorsignals mit einer Bezugsfrequenz vergleicht und ein Regelsignal für einen spannungssteuerbaren Oszillator erzeugt. Typischerweise wird zur Herunterteilung der Geräteoszillatorfrequenz auf eine niedrigere Frequenz, die zu anderen Stufen der PLL-Schleife paßt, eine Vorteilerschaltung verwendet. Ein solches Tunersystem ist in der US-PS'4 031 549 (ausgegeben am 21. Juni 1977 für die Erfinder Rast et 'al) beschrieben.Frequency synthesis tuners contain a phase lock loop (PLL loop), softening the frequency of the device oscillator signal a reference frequency compares and a control signal for a voltage controllable Oscillator generated. Typically used to subdivide the device oscillator frequency to a lower frequency, the fits to other stages of the PLL loop, a prescaler circuit is used. One such tuner system is described in U.S. Patent No. 4,031,549 issued June 21, 1977 to the inventors Rast et al.

Der Vorteil er muß mit der höchsten zu erwartenden Frequenz des Geräteoszillatorsignals arbeiten. Bei einem Doppelsupertuner bedeutet das, daß der Vorteiler bei einer Frequenz von 1300 MHz arbeiten muß. Aus diesem Grund verwendet man in Vorteilerschaltungen häufig ECL-Flipflops. Es besteht daher'ein Bedürfnis nach einem ECL-FIipfTop mit einer Schaltfrequenz, der sogenannten "Toggle"-Frequenz, von 1300 MHz oder darüber.The advantage is that it must work with the highest expected frequency of the device oscillator signal. With a double super tuner this means that the prescaler must work at a frequency of 1300 MHz. For this reason, ECL flip-flops are often used in prescaler circuits. There is therefore a need for an ECL flip top with a switching frequency, the so-called "toggle" frequency, of 1300 MHz or more.

Die Flipflop-Toggel-Frequenz richtet sich nach der Fähigkeit der Schalttransistoren des Flipflops, kapazitive Lasten anzusteuern. Bei üblichen Schalterkreisen, welche in einem Flipflop verwendet werden, liegt die Last typischerweise in Form eines passiven Widerstandes vor.The flip-flop toggle frequency depends on the capability of the switching transistors of the flip-flop to control capacitive loads. In conventional switching circuits which are used in a flip-flop, the Load typically in the form of passive resistance.

Gemäß einem Gesichtspunkt der Erfindung steuern Schaltertransistoren, wie sie bei einem schnellen Flipflop verwendet werden können, eine Last an, die einen passiven Lastwiderstand und ein aktives Lastelement mit einer Diodenschaltung enthalten. Letztere erhöht die Fähigkeit des Transistors zur Ansteuerung kapazitiver Lasten und vergrößert somit seine Schaltgeschwindigkeit.According to one aspect of the invention, switch transistors control as they can be used in a fast flip-flop, a load that has a passive load resistor and an active load element a diode circuit included. The latter increases the capability of the transistor for controlling capacitive loads and thus increases its switching speed.

Im folgenden sei die Erfindung anhand der beiliegenden Zeichnungen näher erläutert. Es zeigen:In the following the invention is explained in more detail with reference to the accompanying drawings explained. Show it:

Fig. 1 ein Schaltbild eines sogenannten Master-Slave-Flipflops gemäß der1 shows a circuit diagram of a so-called master-slave flip-flop according to FIG

Erfindung und
Fig. ? ein Blockschaltbild eines Fernsehempfängers mit einem Abstimm-Invention and
Fig. ? a block diagram of a television receiver with a tuning

__c system mit Phasensynchronisierschleife, bei welchem in der Vor-Oo _ _c system with phase synchronization loop, in which in the pre- Oo

teil erschaltung der Flipflop gemäß Fig. 1 verwendet werden kann.part circuit of the flip-flop according to FIG. 1 can be used.

Das Master-Slave-Flipflop nach Fig. 1 enthält zwei einzelne sogenannte ECL-Flipflops, in deren erstem Transistoren Q6 und Q7 über Kreuz gekoppelt sind. Der Kollektor des Transistors Q6 am Knoten A ist über einen Emitterfolgertransistor Q3 an die Basis des Transistors Q7 angeschlossen. Der Kollektor des Transistors Q7 am Knoten B liegt über einen Emitterfolgertransistor Q4 an der Basis des Transistors Q6. Der Knoten A ist ferner über einen passiven Lastwiderstand 12 und einer aktiven Versteilerungsschaltung, die gemäß einem Gesichtspunkt der Erfindung aufgebaut ist und einen als Diode geschalteten Transistor Q3A sowie einen zweiten Lastwiderstand 10 enthält, mit einem Betriebsspannungsanschluß 41 verbunden, welche eine Betriebsspannung V1 liefert, in ähnlicher Weise ist der Knoten B mit dem Betriebsspannungsanschluß 41 über einen Lastwiderstand 16 und eine weitere aktive Versteilerungsschaltung mit einem Transistor Q4A und einem Widerstand 14 verbunden.The master-slave flip-flop according to FIG. 1 contains two individual so-called ECL flip-flops, in the first of which transistors Q6 and Q7 are cross-coupled are. The collector of transistor Q6 at node A is connected to the base of transistor Q7 through an emitter follower transistor Q3. The collector of transistor Q7 at node B is connected to the base of transistor Q6 through an emitter follower transistor Q4. The knot A is also via a passive load resistor 12 and an active one Raising circuit that, according to one aspect of the invention is constructed and contains a diode-connected transistor Q3A and a second load resistor 10, connected to an operating voltage terminal 41, which supplies an operating voltage V1, in a similar way The node B is connected to the operating voltage connection 41 via a load resistor 16 and a further active steepening circuit connected to transistor Q4A and resistor 14.

Die Emitter der Transistoren Q6 und Q7 liegen über die Kollektor-Emitter-Strecke eines Transistors Q10 an einer Stromquelle 30, welche einen Strom 11 liefert. Die Transistoren Q6 und Q7 bilden das Speicherelement des ersten Flipflops. Die Stromquelle 30 ist an einen Bezugsspannungsanschluß 42 einer Bezugsspannung V2 angeschlossen. Die Emitter der Transistoren Q5 und Q8 liegen über die Kollektor-Emitter-Strecke eines Transistors Q9 an der Stromquelle 30. Die Basen der Transistoren Q5 und Q8 sind an den Bezugsspannungsanschluß 42 über entsprechende Vorspannungswiderstände 18 und 20 angeschlossen. Die Transistoren Q5 und Q8 sind Tortransistoren zur Dateneingabe in das Flipflop-Speicherelement mit den Transistoren Q6 und Q7. Den Basen der Transistoren Q9 und Q10 werden über Taktanschlüsse 44 und 46 komplementäre Taktsignale zugeführt. Die Transistoren Q9 und Q10 bestimmen die Betriebsart des Flipflops. Wenn der Transistor Q9 leitet, dann befindet sich das Flipflop im Torbetrieb, wo neue Daten eingegeben werden können. Leitet der Transistor Q10, dann befindet sich das Flipflop im Speicherzustand, in dem die zuvor eingegebenen Daten gespeichert sind.The emitters of the transistors Q6 and Q7 are across the collector-emitter path a transistor Q10 at a current source 30 which supplies a current I1. The transistors Q6 and Q7 form the storage element of the first flip-flop. The current source 30 is connected to a reference voltage terminal 42 connected to a reference voltage V2. The emitters of transistors Q5 and Q8 are across the collector-emitter path of a transistor Q9 at current source 30. The bases of transistors Q5 and Q8 are connected to reference voltage terminal 42 through appropriate bias resistors 18 and 20 connected. The transistors Q5 and Q8 are gate transistors for data input into the flip-flop memory element the transistors Q6 and Q7. Complementary clock signals are applied to the bases of transistors Q9 and Q10 via clock terminals 44 and 46. the Transistors Q9 and Q10 determine the operating mode of the flip-flop. If the transistor Q9 conducts, then the flip-flop is in gate operation, where new data can be entered. If the transistor Q10 conducts, then the flip-flop is in the memory state in which it was previously entered data is saved.

Das zweite Flipflop ist ähnlich dem ersten und enthält Transistoren QI6 und Q17, die über Transistoren Q13 und Q14 als Speicherelement über Kreuz gekoppelt sind. Der Torschaltungsteil des zweiten Flipflops enthält Transistoren Q15 und Q18 und entsprechende Vorspannungswiderstände 22 undThe second flip-flop is similar to the first and contains transistors QI6 and Q17 which are cross-coupled via transistors Q13 and Q14 as a storage element. The gate circuit part of the second flip-flop contains transistors Q15 and Q18 and corresponding bias resistors 22 and

• -6-• -6-

Die Transistoren Q19 und Q20 bestimmen die Betriebsart des zweiten Flipflops. Wenn der Transistor 20 die einen Strom 12 liefernde Stromquelle 32 mit den Emittern der Transistoren Q15 und Q18 verbindet, dann befindet sich das zweite Flipflop im Tor- oder Eingabebetrieb. Koppelt der Transistor 19 dagegen die Stromquelle '32 an die Emitter der Transistoren Q16 und Q17, dann befindet sich das Flipflop im Datenspeicherbetrieb. Transistors Q19 and Q20 determine the mode of operation of the second Flip flops. When the transistor 20 is the current source supplying a current 12 32 connects to the emitters of the transistors Q15 and Q18, then the second flip-flop is in the gate or input mode. Couples the transistor 19, however, the current source 32 to the emitters of the transistors Q16 and Q17, then the flip-flop is in data storage mode.

In dem zweiten Flipflop ist gemäß einem weiteren Gesichtspunkt der hier beschriebenen Erfindung der Kollektor des Transistors Q16 mit dem Stroinversorgungsanschluß 41 über eine aktive Versteilerungsschaltung verbunden, welche die Reihenschaltung des als Diode geschalteten Transistors Q13A mit einem passiven Lastwiderstand 24 enthält. In gleicher Weise ist der Kollektor des Transistors Q17 über eine aktive Versteilerungsschaltung mit einem als Diode geschalteten Transistor Q14A in Reihe mit einem passiven Lastwiderstand 26 an den Stromversorgungsanschluß 41 angeschaltet. In the second flip-flop, according to a further aspect, this is here invention described the collector of transistor Q16 with the power supply connection 41 connected via an active steepening circuit, which is the series connection of the transistor connected as a diode Q13A with a passive load resistor 24 contains. In the same way, the collector of transistor Q17 is via an active steepening circuit connected as a diode connected transistor Q14A in series with a passive load resistor 26 to the power supply terminal 41.

Das Master-Slave-Flipflop wird in einem "Toggle"-Betrieb betrieben, bei welchem der Ausgang des ersten Flipflops so geschaltet ist, daß seine gespeicherten Daten bei einer gegebenen Polarität des Eingangstaktsignals zum Eingang des zweiten Flipflops übertragen werden, und der Ausgang des zweiten Flipflops ist so geschaltet, daß das Komplement der in ihm gespeicherten Daten bei der entgegengesetzten Polarität des Taktsignals zum Eingang des ersten Flipflops übertragen wird. Zu diesem Zweck werden die Ausgangsspannungen des ersten Flipflops, die an den Emittern der Emitterfolgertransistoren Q3 und Q4 entstehen, auf die entsprechenden Basen der Transistoren Q15 und Q18 gekoppelt, und die Ausgangsspannungen der zweiten Flipflops, die an den Emittern der Em itterfolgertransistoren Q13 und Q14 entstehen, werden auf die jeweiligen Basen der Transistoren Q8 und Q5 übertragen. Bei jedem der aufeinanderfolgenden Taktimpulse ändern das erste und das zweite Flipflop ihre Zustände. Auf diese Weise arbeitet das"Toggle"-Flipflop als Frequenzteiler, und die Schaltfrequenz beträgt die Hälfte derjenigen der an den Eingängen 44 und 46 zugeführten komplementären Taktsignale.The master-slave flip-flop is operated in a "toggle" mode, at which the output of the first flip-flop is switched so that its stored data at a given polarity of the input clock signal are transmitted to the input of the second flip-flop, and the output of the second flip-flop is switched so that the complement the data stored in it is transmitted to the input of the first flip-flop with the opposite polarity of the clock signal. To this The purpose is to increase the output voltages of the first flip-flop that arise at the emitters of the emitter follower transistors Q3 and Q4 corresponding bases of transistors Q15 and Q18, and the Output voltages of the second flip-flops at the emitters of the emitterfolder transistors Q13 and Q14 arising are transferred to the respective bases of transistors Q8 and Q5. With each of the consecutive Clock pulses change the state of the first and second flip-flop. In this way, the "toggle" flip-flop works as a frequency divider, and the switching frequency is half that of the complementary clock signals applied to inputs 44 and 46.

Die Ausgangssignale und die komplementären Ausgangssignale des Master-The output signals and the complementary output signals of the master

Slave-Flipflops treten an den Kollektoren der Transistoren Q3A und Q4A als Spannungsabfalle an den Widerständen 10 bzw. 14 auf. Die Emitterfolgertransistoren Q23 und Q24 wirken als Puffer für die jeweiligen Ausgangssignale. Zwischen die Emitter der Transistoren Q23 bzw. Q24 und die jeweiligen Ausgangsanschllisse 48 und 50 sind Diodenpaare D1, D2 bzw. D3, D4 geschaltet, die zusammen mit entsprechenden Widerständen 34 bzw. 36 die Ausgangssignalpegel für dte Ansteuerung der nachfolgenden Treiberstufen verschieben.Slave flip-flops appear on the collectors of transistors Q3A and Q4A as a voltage drop across the resistors 10 and 14, respectively. The emitter follower transistors Q23 and Q24 act as buffers for the respective output signals. Between the emitters of transistors Q23 and Q24 and the respective output connections 48 and 50 are diode pairs D1, D2 and D3, D4 switched, which together with corresponding resistors 34 and 36, respectively, determine the output signal level for the control of the subsequent driver stages move.

Wenn im Betrieb am Anschluß 46 ein höheres Potential als am Anschluß 44 auftritt, dann, leitet der Transistor Q10 und bringt das erste Flipflop in die Datenspeicherbetriebsart. Zur gleichen Zeit leitet der Transistor Q20 und bringt das zweite Flipflop in den Torbetrieb. Dabei werden die im ersten Plipflop gespeicherten Daten in das zweite Flipflop übertragen, und dieses ändert seinen Zustand. Wenn sich die Polarität des Taktsignals ändert, wenn also dem Anschluß 44 ein positiveres Potential als dem Anschluß 46 zugeführt wird, dann wird das erste Flipflop in den Torbetrieb und das zweite Flipflop in den Datenspeicherbetrieb gebracht. Dadurch wird das Komplement der zuerst im zweiten Flipflop gespeicherten Daten in das erste Flipflop übertragen, und dieses ändert seinen Zustand.If, during operation, a higher potential at connection 46 than at connection 44 occurs, then, transistor Q10 conducts and brings the first flip-flop into data storage mode. At the same time, transistor Q20 conducts and gates the second flip-flop. The transfer data stored in the first flip-flop to the second flip-flop, and this changes its state. If the polarity of the clock signal changes, that is, if the terminal 44 has a more positive potential than the terminal 46 is supplied, then the first flip-flop is put into the gate mode and the second flip-flop into the data storage mode. Through this the complement of the data first stored in the second flip-flop is transferred to the first flip-flop, and this changes its state.

Zur Erleichterung des Verständnisses des Schaltbetriebes sei angenommen, daß das erste Flipflop seinen Speicherbetrieb einnehme, in welchem der Transistor Q9 gesperrt und der Transistor Q10 leitend ist sowie ferner die Transistoren Q5 und Q8 gesperrt sind und der Transistor Q6 leitet und auch der Transistor Q7 gesperrt ist. In diesem Falle leitet der Transistor Q3A, und der Transistor Q4A ist gesperrt. Daher liegt das Potential am Knoten B nahe bei VT. Jedoch ist das Potential am Knoten A etwas kleiner als V1 wegen des Spannungsabfalles am Widerstand 12 und des Basis-Emitter-Spannungsabfalles des Transistors Q3A.To make it easier to understand switching operations, it is assumed that that the first flip-flop takes its memory mode, in which the transistor Q9 is blocked and the transistor Q10 is conductive, and furthermore transistors Q5 and Q8 are off and transistor Q6 conducts and transistor Q7 is also blocked. In this case the transistor conducts Q3A, and transistor Q4A is off. Hence the potential at node B near VT. However, the potential at node A is something less than V1 because of the voltage drop across resistor 12 and the Base-emitter voltage drop of transistor Q3A.

Wenn die Polarität des Eingangstaktsignals wechselt, sperrt der Transistor Q9 und bewirkt, daß die Transistoren Q5 und Q8 leitend werden. Wegen des Zustandes des zweiten Flipflops leitet nur der Transistor Q8, so daß die Spannung am Knoten A zum Ansteigen und die Spannung am Knoten B zum Absinken tendiert.When the polarity of the input clock signal changes, the transistor blocks Q9 and causes transistors Q5 and Q8 to become conductive. Because of the state of the second flip-flop, only transistor Q8 conducts, so that the voltage at node A to rise and the voltage at node B. tends to decline.

Die aktiven Lastschaitungen mit den Transistoren Q3A und Q4A erhöhen die Schaltgeschwindigkeit des ersten FlipfTops. Es wird angenommen, daß die Erhöhung der Schaltgeschwindigkeit auf der effektiven Einschalt- und Ausschaltverzögerung infolge der Transistoren Q3A und Q4A beruht. 5Increase the active load circuits with transistors Q3A and Q4A the switching speed of the first flip-top. It is believed that increasing the switching speed on the effective switch-on and turn-off delay due to transistors Q3A and Q4A. 5

Wenn der Transistor Q3A Strom führt, dann ist das Potential am Knoten A niedriger als V1. Schaltet der Transistor Q6 in den Sperrzustand um, dann bleibt der Transistor Q3A noch kurzzeitig leitend, er zeigt also eine Abschaltverzögerung. Dies hat ein überschwingen der Spannung am Knoten A zur Folge, wodurch die parasitäre Kapazität C. am Knoten A schneller als andernfalls aufgeladen wird und sich eine schnellere Anstiegszeit ergibt. Gleichzeitig wird die parasitäre Kapazität C_ß am Knoten B von einer hohen Spannung auf eine niedrigere Spannung entladen. Vor dem Übergang leitet der Transistor Q4A nicht. Wenn der Transistor Q8 zum Leiten kommt, dann bleibt der Transistor Q4A momentan noch gesperrt, er hat also eine Einschaltverzögerung, Auf diese Weise zeigt der Transistor Q4A am Kollektor des Transistors Q8 momentan eine hohe Impedanz, und der Transistor Q8 braucht daher nicht den Entladestrom des Kondensators C„ und nicht den Strom von der Versorgungsspannung V1 zu übernehmen. Auf diese Weise kann der Transistor Q8 die Kapazität am Knoten B schneller entladen.When transistor Q3A is conducting, the potential at node A is lower than V1. If the transistor Q6 switches to the blocking state, the transistor Q3A remains conductive for a short time, so it shows a switch-off delay. This results in an overshoot of the voltage at node A, as a result of which the parasitic capacitance C. at node A is charged faster than otherwise and results in a faster rise time. At the same time, the parasitic capacitance C _β at the node B is discharged from a high voltage to a lower voltage. Before the transition, transistor Q4A will not conduct. When transistor Q8 conducts, transistor Q4A remains blocked for the moment, i.e. it has a switch-on delay. In this way, transistor Q4A shows a high impedance at the collector of transistor Q8 momentarily, and transistor Q8 therefore does not need the discharge current of the Capacitor C "and not to take over the current from the supply voltage V1. In this way, transistor Q8 can discharge the capacitance at node B more quickly.

Es ist daher anzunehmen, daß die aktiven Versteilerungstransistoren Q3A und Q4A eine Beschleunigungs- oder Versteilerungswirkung ergeben, weil sie eine plötzliche Änderung des durch sie fließenden Stromes verhindern. In dieser Hinsicht verhalten sich die aktiven Versteilerungstransistoren Q3A und Q4A bei hohen Frequenzen wie Induktivitäten.It is therefore assumed that the active steepening transistors Q3A and Q4A give an acceleration or steepening effect because they prevent a sudden change in the current flowing through them. The active steepening transistors behave in this regard Q3A and Q4A at high frequencies like inductors.

Es hat sich gezeigt, daß die aktiven Versteilerungsschaltungen mit den Transistoren Q3A und Q4A so arbeiten, daß die Verkürzung der Schalheiten auf andere Weise erfolgt. Die Ausgangsspannungen entstehen an den Kollektoren der Versteilerungstransistoren Q3A und Q4A. Daher sorgen diese Transistoren für eine Isolierung zwischen dem ersten Flipflop und den Ausgangs-Emitterfolgertransistoren Q23 und Q24. Anstatt daß der Knoten A und die an ihm herrschende parasitäre Kapazität durch den Transistor Q3A gepuffert werden, können sie unmittelbar an dem Transistor Q24 angeschlossen sein. Entsprechend wird der Knoten B durch den Tran-It has been shown that the active steepening circuits with the Transistors Q3A and Q4A work so that the shortening of the shells done in another way. The output voltages arise at the collectors of the steepening transistors Q3A and Q4A. Therefore worry these transistors for isolation between the first flip-flop and the output emitter-follower transistors Q23 and Q24. Instead of that Node A and the parasitic capacitance on it due to the transistor Q3A are buffered, they can be connected directly to transistor Q24. Correspondingly, the node B is

sistor 04A gepuffert, anstatt direkt mit dem Transistor Q23 verbunden zu sein. Die kapazitive Belastung an dem Knoten A und B wird herabgesetzt, so daß die Schaltgeschwindigkeit an diesem Knoten ansteigt.sistor 04A buffered instead of directly connected to transistor Q23 to be. The capacitive load on nodes A and B is reduced, so that the switching speed at this node increases.

Die Betriebsweise des zweiten Flipflops Q16 und Q17 ist analog zu derjenigen des ersten Flipflops Q6, Q7. Die Kollektoren der Transistoren Q13A und Q14A liegen unmittelbar am Anschluß .41, weil vom zweiten Flipflop keine Ausgangssignale abgenommen zu werden brauchen.The operation of the second flip-flop Q16 and Q17 is analogous to that of the first flip-flop Q6, Q7. The collectors of the transistors Q13A and Q14A are directly connected to the connection .41 because of the second Flip-flop no output signals need to be picked up.

Ein Transistoraufbau, der sich für die Erfindung eignet, kann nach üblicher Planartransistortechnik hergestellt werden. Ein typischer Vertikaltransistor enthält eine versenkte Kollektorhalbleiterzone, die N⁺-leitend ist. Oberhalb des versenkten Kollektors sind eine P-leitende Basiszone und eine N-leitende Emitterzone angeordnet. Der Kontakt zum versenkten Kollektor kann über eine tiefe N⁺-Diffusion von der ebenen Oberfläche bis herab zur versenkten Schicht erfolgen. Die in Fig. 1 als diskrete Widerstände 10 und 14 gezeichneten Kollektorwiderstände können durch den Widerstand des versenkten Kollektors gebildet werden. Gewünschtenfalls kann ein Ausgangsanschluß zu dem versenkten Kollektor über eine getrennte tiefe N⁺-Diffusion von der ebenen Oberfläche her erfolgen, welche in Berührung mit der versenkten Kollektorzone steht.A transistor structure which is suitable for the invention can be produced using conventional planar transistor technology. A typical vertical transistor contains a sunken collector semiconductor region ^{which is N + -conductive.} A P-conducting base zone and an N-conducting emitter zone are arranged above the recessed collector. Contact with the sunken collector can take place via a deep N ⁺ diffusion from the flat surface down to the sunken layer. The collector resistances shown in Fig. 1 as discrete resistors 10 and 14 can be formed by the resistance of the sunken collector. If desired, an output connection to the submerged collector can be made via a separate deep N ⁺ diffusion from the planar surface which is in contact with the submerged collector zone.

Die Anwendung der Erfindung in einem PLL-Tunersystem eines Fernsehempfängers ist in Fig. 2 veranschaulicht. Dem Tuner 62 wird von der Antenne 60 eine Vielzahl von HF-Trägern zugeführt, und von diesen wird ein dem gewählten Kanal entsprechender Träger in ein Zwischenfrequenzsignal umgesetzt . Die Zwischenfrequenzkomponenten werden einer Signalverarbeitungsschaltung 64 zugeführt, welche geeignete Videosignale für eine Bildröhre 66 und Tonsignale für einen Lautsprecher 68 erzeugt.The application of the invention in a PLL tuner system of a television receiver is illustrated in FIG. The tuner 62 is from the Antenna 60 is supplied with a plurality of RF carriers, and of these, a carrier corresponding to the selected channel is converted into an intermediate frequency signal implemented. The intermediate frequency components are sent to a signal processing circuit 64, which generates suitable video signals for a picture tube 66 and sound signals for a loudspeaker 68.

Die Kanalwahl erfolgt durch ein PLL-Abstimmsystem 78, welches einen spannungssteuerbaren Geräteoszillator 70 einstellt. Eine Vorteilerschaltung 72, welche die Frequenz des Signals vom Oszillator 70 herabteilt, ist mit einer ersten Zählerstufe 74 und nachfolgenden Zählerstufen 76 dargestellt. Die erste Stufe 74 des Vorteilers schaltet mit der höchsten Frequenz, also mit der Frequenz des Geräteoszillators 70. Daher wird die erste Stufe vorzugsweise als Master-Slave-Flipflop gemäß Fig. 1 ausgebildet, während die nachfolgenden Zählerstufen 76 übliche Flipflops sein können.The channel selection is made by a PLL tuning system 78, which one voltage controllable device oscillator 70 adjusts. A scaler circuit 72, which divides down the frequency of the signal from the oscillator 70, has a first counter stage 74 and subsequent counter stages 76 shown. The first stage 74 of the prescaler switches with the highest frequency, that is to say with the frequency of the device oscillator 70. Therefore the first stage is preferably used as a master-slave flip-flop according to Fig. 1, while the subsequent counter stages 76 can be conventional flip-flops.

"·-" ** """"" 32 Ί 2221"· -" ** "" "" "32 Ί 2221

-ΙΟΙ Wenn sich die hier beschriebene Erfindung auch besonders für Flipflops eignet, wo insbesondere hochfrequente ECL-Master-Slave-Schaltungen erfolgen, so kann sie doch auch in anderen Schalterkreisen eingesetzt werden. Diese und andere Abwandlungen werden als innerhalb des Gedankens-ΙΟΙ If the invention described here is also particularly useful for flip-flops suitable where especially high-frequency ECL master-slave circuits take place, so it can also be used in other switching circuits. These and other variations are considered to be within the thought

5 und Schutzumfangs der Erfindung angesehen.·5 and the scope of the invention.

LeerseiteBlank page

Claims

RCA 76043 Sch / Vu
US Ser. No. 249.896
dated April 1, 1981

TELEFON 089/< 70 60 06 TELEX 522 638 TELEGRAMM SOMBEZTELEPHONE 089 / <70 60 06 TELEX 522 638 TELEGRAM SOMBEZ

RCA Corporation, New York, N.Y. (V.St.A.)

Claims

Q / switch circuit with a first and a second terminal, between to which an operating voltage is supplied, with a first and a second transistor, whose coil-emitter paths are in series lie between the second connection and a circuit node, further with a third connection for supplying an input signal, which with the base of the first or second transistor is connected, while the base of the other of these two transistors is connected to a reference potential source is connected, characterized in that a first resistor (12,16,24,26) with one end to the circuit node (A, B) is connected that a third transistor (Q3A, Q4A, Q13A, Q14A) with its base to the first terminal (41) and with its emitter is connected to the second end of the first resistor (12,16,24,26) and that its collector circuit via a coupling (10.14 or direct connection) is connected to the first connection (41).

2) Switch circuit according to claim 1, characterized in that the coupling circuit between the collector of the third transistor (Q13A, Q14A) and the first connection (41) a direct connection without significant impedance.

3) switch circuit according to claim 1, characterized in that the coupling circuit between the collector of the third transistor (Q3A, Q4A) and the first terminal has a resistor (10,14).

4) switch circuit according to claim 1, characterized in that a fourth transistor (Q10, Q19) on the emitter side with the emitter of the second Transistor (Q9, Q20) is coupled and has its base connected to a fourth terminal (46,44), and that between the third and fourth connection (44,46; 46,44) differential input signals (clock; clock) are fed.

5) Switch circuit according to claim 1, characterized in that a bistable flip-flop circuit and a current source (30,32) connected to the second terminal (42) is provided that the collector-emitter paths of the first and second transistor (Q5, Q9; Q8, Q9; Q15, Q20; Q18; Q20) are connected in series and optionally conduct between the current source (30,32) and the circuit node (A ₅ B), and that the potential at the circuit node (A, B) with predetermined levels to selectively switch the state of the bistable flip-flop is supplied.

6) switch circuit according to claim 5, characterized in that a third terminal for providing an output signal to the collector of the third transistor (Q3A; Q4A; Q13A, Q14A) is connected.