DE2846520A1 - Zentrale recheneinheit fuer ein datenverarbeitungssystem - Google Patents
Zentrale recheneinheit fuer ein datenverarbeitungssystemInfo
- Publication number
- DE2846520A1 DE2846520A1 DE19782846520 DE2846520A DE2846520A1 DE 2846520 A1 DE2846520 A1 DE 2846520A1 DE 19782846520 DE19782846520 DE 19782846520 DE 2846520 A DE2846520 A DE 2846520A DE 2846520 A1 DE2846520 A1 DE 2846520A1
- Authority
- DE
- Germany
- Prior art keywords
- register
- memory
- command
- address
- operand
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 235000015250 liver sausages Nutrition 0.000 claims description 2
- XYSQXZCMOLNHOI-UHFFFAOYSA-N s-[2-[[4-(acetylsulfamoyl)phenyl]carbamoyl]phenyl] 5-pyridin-1-ium-1-ylpentanethioate;bromide Chemical compound [Br-].C1=CC(S(=O)(=O)NC(=O)C)=CC=C1NC(=O)C1=CC=CC=C1SC(=O)CCCC[N+]1=CC=CC=C1 XYSQXZCMOLNHOI-UHFFFAOYSA-N 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- IEDVJHCEMCRBQM-UHFFFAOYSA-N trimethoprim Chemical compound COC1=C(OC)C(OC)=CC(CC=2C(=NC(N)=NC=2)N)=C1 IEDVJHCEMCRBQM-UHFFFAOYSA-N 0.000 description 2
- 241000009298 Trigla lyra Species 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/355—Indexed addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/3016—Decoding the operand specifier, e.g. specifier format
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/3016—Decoding the operand specifier, e.g. specifier format
- G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3818—Decoding for concurrent execution
- G06F9/3822—Parallel decoding, e.g. parallel decode units
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
Description
DIPL.-PHYS. F. ENDLICH germehino 25.10.1978 Ki/Ktz
PATENTANWALT 1/
TELEFON MÜNCHEN 84 36 38
PHONE
TELEGRAMMADRESSE: pATENDUCH MÜNCHEN
CABLE ADDRESS : DIPL.-PHYS. r. ENDLICH POSTFACH. D - 8034 GERMERINO
TELEX: 52 173O PATE
Anwaltsakte: D-4545
Anmelderin: Digital Equipment Corporation, Maynard MA/üSA
Zentrale Recheneinheit für ein Datenverarbeitungssystem
Die Erfindung betrifft eine zentrale Recheneinheit für ein insbesondere
digitales Datenverarbeitungssystem.
Derartige Datenverarbeitungssysteme sind in verschiedenen
US-Patentanmeldungen und US-Patentschriften der Anmelderin
beschrieben, und zwar in der US-PS 3 614 740, die ein Datenverarbeitungssystem
mit Schaltungen für ein übertragen zwischen Betriebsprogrammen, Unterbrechungsprogrammen und Unterprogrammen
betrifft; in der US-PS 3614 741, die ein Datenverarbeitungssystem mit Befehladressen betrifft, die eines einer Anzahl Register
mit dem Programmzähler identifizieren; in der US-PS 3 710 324, die ein Datenverarbeitungssystem betrifft, in der
US-PS 3 999 163, die einen Sekundärspeicher für ein Datenverarbeitungssystem betrifft, ferner in der US-Patentanmeldung
S.N. 845 051, die eine zentrale Recheneinheit zum Durchführen von Befehlen . mit speziellen Operanden-Spezifizierer betrifft,
in der US-Patentanmeldung S.N. 845 416, die eine zentrale Recheneinheit
zum Verarbeiten von Unterprogramm-Abrufbefehlen betrifft; in der US-Patentanmeldung S.N. 845.415, die ein digitales
Datenverarbeitungssystem betrifft; in der US-Patentan^ meldung S.N. 845 411, die ein digitales Datenverarbeitungssystem mit aufgeteilten Leseoperationen betrifft, und in der
US-Patentanmeldung S.N. 845 417, die einen Speicher für ein
ÖQ9817/10Z8
digitales Datenverärbeitungssystem mit einer Befehlsspeicherung
betrifft.
Ein digitales Datenverarbeitungssystem weist drei Grundelemente auf, nämlich ein Speicherelement, ein Eingabe-Ausgabe-Element
und eine zentrale Recheneinheit. Das Speicherelement speichert Information in adressierbaren Speicherstellen. Diese Information
weist Daten und Befehle zum Verarbeiten der Daten auf. Die zentrale Recheneinheit überträgt Information von dem Speicherelement
und interpretiert die ankommende Information entweder als Daten oder als einen Befehl. Ein Befehl weist einen Operationskode
auf, welcher in kodierter Form die von der zentralen Recheneinheit durchzuführende Operation genau festlegt. Ein Befehl kann auch
Information aufweisen, die einen oder mehrere Operanden genau festlegt. Die Information, die einen Operanden genau festlegt,
wird Operanden-Spezifizierer oder -Spezifikationssysmbol genannt.
In einem einfachen digitalen Datenverarbeitungssystem arbeitet die zentrale Recheneinheit entsprechend Befehlen, welche einen
. festen Aufbau und eine fest vorgegebene Länge haben. Insbesondere sind in einem derartigen digitalen Datenverarbeitungssystem die
Befehle als Speicherbezugsbefehle und Operationsbefehle eingeteilt,
wobei letztere auch als "Mikrobefehle" bekannt sind. Jeder Speicherbezugsbefehl erfordert einen Operanden-Spezifizierer,
um die Adresse der Stelle genau festzulegen, auf welche sich der Befehl bezieht. Insbesondere weist der Befehl einen
Operationskode und einen Operanden-Spezifizierer auf. In diesem System ist der Speicher in Seiten unterteilt. Das höchstwertige
Bit in der Operanden-Adresse steuert, dann, ob die zentrale
Recheneinheit die Operandenadresse als eine interpretiert, auf die sich die Seite bezieht, die den Befehl enthält, oder als
eine Bezugsseite interpretiert. Die Mikrobefehle enthalten keine Operanden-Spezifizierer, wobei die Operanden implizit durch die
Befehle adressiert sind.
Diese einfachen Befehle mit fest vorgegebener Länge und festem
Aufbau schaffen sehr elementare Funktionen. Insbesondere ist es
§09817/1028
schwierig, ein Programm einzuschreiben, welches ein kompliziertes Problem löst,hauptsächlich deswegen, da eine sehr große Anzahl
von Befehlen erforderlich ist.
Jüngere zentrale Recheneinheiten führen kompliziertere Funktionen entsprechend den einzelnen Befehlen durch. Einige dieser Recheneinheiten
weisen noch Befehle mit fest vorgegebenem Aufbau auf, aber in begrenztem Maße können sie auch auf Befehle mit veränderlicher
Länge ansprechen. Beispielsweise läßt eine derartige Recheneinheit Befehle mit veränderlicher Länge zu, die ein Anfangsbyte (eine feste Gruppe von binären Ziffern oder Bits) aufweisen,
welche die Recheneinheit als einen Operationskode interpretiert. Auf diesen Operationskode folgen dann in dem Befehl aufeinanderfolgende
Bytes, die vorbestimmte Register in der zentralen Recheneinheit bezeichnen. Selbst bei dieser Lösung ist jedoch der
Befehlsaufbau noch fest vorgegeben.
Bei einer anderen Art einer zentralen Recheneinheit, welche eine Art Befehl mit veränderlicher Länge schafft, wird ein PDP11-Datenverarbeitungssystem
verwendet, wie es in der eingangs erwähnten US-PS 3 614 741 beschrieben ist. In dieser Recheneinheit
kann ein Befehl bis zu zwei Operanden-Spezifizierer aufweisen. Doch können der Befehl und alle Information, um die zwei Operanden
genau festzulegen, von zwei bis sechs aufeinanderfolgende Bytestellen in dem Programm erfordern. Eine Operatorgruppe von Befehlen
enthält beispielsweise keine Operanden-Spezifizierer, sondern der Befehl wird als ein Wort mit zwei Bytes gespeichert.
Andere Befehle enthalten zwei Operandenadressen. Beide Operandenadressen können in dem Befehlswort genau festgelegt sein. Wenn
jedoch beide Operandenadressen in einem Befehl einen Adressiermodus genau festlegen, der den Programmzähler kennzeichnet, sind
sechs aufeinanderfolgende Bytestellen in dem Programm erforderlich, um den Befehl vollständig festzulegen. Bei dieser Lösung ist die
Länge des Operanden implizit genau bestimmt, da der Operationskode die Anzahl Operanden festlegt und andere Bits in dem Befehl
selbst die Gesamtlänge der Operanden-Spezifizierer festlegen.
909817/Ί028
Selbst in diesen zentralen Recheneinheiten müssen infolgedessen oft zwei oder mehr Befehle verarbeitet werden, um eine ganz bestimmte
Funktion auszuführen. Wenn beispielsweise ein Programmierer zwei Zahlen addieren und dann die Summe an einer dritten
Speicherstelle speichern will, ohne die Speicherstellen zu stören, die die Summanden speichern, muß er einen Befehl zum Nachbilden
eines Summanden an der dritten Speicherstelle und dann einen Befehl verwenden, um den anderen Summanden zu dem Inhalt
der dritten Speicherstellezu addieren. Die Abhängigkeiten bei diesen Befehlen führen dann zur Programmierfehlern und zu einer
Unwirksamkeit der zentralen Recheneinheit.
Die Erfindung soll daher eine zentrale Recheneinheit für ein digitales
Datenverarbeitungssystem schaffen, das einen flexiblen, anpassungsfähigen Satz von Befehlen verarbeiten kann, das ferner
einen Befehl mit irgendeiner Länge verarbeiten kann, das darüber hinaus Befehle mit veränderlicher Länge verarbeitet, um
dadurch einem Programmierer zu ermöglichen, kompaktere Programme einzuschreiben, und bei welchem die von der zentralen
Recheneinheit verarbeiteten Befehle ohne weiteres erweitert werden können, um irgendeine Anzahl von Operanden-Spezifizierer
aufzuweisen. Ferner wird gemäß der Erfindung eine zentrale Recheneinheit geschaffen, welche einen Befehl mit einem Operationskode
mit veränderlicher Länge verarbeiten kann.
Gemäß der Erfindung weist ein Befehl einen Operationskode und eine gewisse Anzahl von Operanden-Spezifizierern auf. Ein Befehl
wird aus demSpeicher wieder aufgefunden, der an einer Stelle beginnt, welche das erste Byte des Befehls enthält. Die zentrale
Recheneinheit prüft das erste Byte, um festzulegen, ob der Operationskode ein oder zwei Bytes aufweist. Die zentrale Recheneinheit
interpretiert dann aufeinanderfolgende Bytes, die dem Operationskode als Operanden-Spezifizierer zugeordnet sind:
Gemäß der Erfindung ist somit ein digitales Datenverarbeitungssystem
mit einerrentralen Recheneinheit geschaffen, um auf verschiedene
Befehle mit unterschiedlicher Länge anzusprechen.
S09817/102Ö
Hierbei weist jeder Befehl einen Operationskode auf, und bestimmte
Befehle weisen auch einen oder mehrere Operanden-Spezifizierer auf. Jeder Operanden-Spezifizierer kann ein oder mehr
Datenbytes aufweisen. Jeder Befehl läuft zu einem Befehlspuffer. Eine Steuerschaltung in der zentralen Recheneinheit dekodiert
den Operationskode und nacheinander jedes Operanden-Spezifiziererbyte.
Die Operanden-Spezifizierer und die Information, die aus der jeden Operanden-Spezifizierer betreffenden Operationskode
erhalten werden, werden zusammengefaßt, um die Adresse zu erhalten, von welcher aus der Operand wieder aufzufinden ist, oder
an welcher ein Operand zu übertragen ist. Eine zentrale Recheneinheit spricht auf einen Befehl an, um zwei Summanden zu addieren,
die an ersten und zweiten Speicherstellen festgelegt sind, und um die Summe an einer dritten Speicherstelle zu speichern und spricht
auf Befehle an, um ein Unterprogramm abzurufen und von dem Unterprogramm zu dem Abrufprogramm zurückzukehren.
809817/1028
Nachfolgend wird die Erfindung anhand von bevorzugten Ausführungsformen unter Bezugnahme auf die anliegenden Zeichnungen im einzelnen
erläutert. Es zeigen:
Fig. 1 ein Blockschaltbild eines digitalen Datenverarbeitungssystems
gemäß der Erfindung;
Fig. 2A bis 2D Datenarten, welche in Verbindung mit einer bestimmten
Ausführungsform der Erfindung verwendet werden;
Fig. 3 ein Blockschaltbild der zentralen in Fig. 1 dargestellten Recheneinheit;
Fig. 4 das Format bzw. den Aufbau und die Organisation eines Befehls, der in der in Fig. 1 und 3 dargestellten, zentralen
Recheneinheit verarbeitet werden kann;
Fig. 5 zusammen mit Fig. 5A bis 5C ein Blockschaltbild der in Fig. 3 dargestellten Datenwege;
Fig. 6A ein Blockschaltbild von in Fig. 3 dargestellten Befehlspuffer- und Dekodierschaltungen ;
Fig. 6B und 6C bestimmte Signale, welche von den in Fig. 6A dargestellten
Schaltungen übertragen werden;
Fig. 7 und 7A ein Ablaufdiagramm, das zum Verständnis der Arbeitsweise
der in Fig. 1 und 3 dargestellten, zentralen Recheneinheit verwendet wird;
Fig. 8A das Format eines spezifischen Befehls;
Fig. 8B bestimmte Information, welche von diesem Befehl erhalten
werden kann;
Fig. 8C1 bis 8C3 ein Ablaufdiagramm, das die Arbeitsweise der
in Fig. 1 und 3 dargestellten, zentralen Recheneinheit
§098 17/102 8
entsprechend diesem Befehl festlegt;
Fig. 9A und 9B ein weiteres Format des in Fig. 8A dargestellten Befehls;
Fig. 9C1 und 9C2 ein Ablaufdiagramm, das die Arbeitsweise der in
Fig. 1 und 3 dargestellten, zentralen Recheneinheit entsprechend diesem abgewandelten Befehl festlegt;
Fig. 1OA und 10B das Format für Befehle, die in AbrufUnterprogrammen
verwendbar sind, und
Fig. 10C-1 bis 10C-4 ein Ablaufdiagramm, das die Arbeitsweise
der in Fig. 1 und 3 dargestellten, zentralen Recheneinheit entsprechend diesen Befehlen festlegt.
In Fig. 1 weisen die Grundelemente eines Datenverarbeitungssystems
gemäß der Erfindung eine zentrale Recheneinheit 10,
Speichereinheiten 11 und Ein-/Ausgabeeinheiten 12 auf. Eine
synchrone Rückseitenverbindung (SBI) 14 verbindet die zentrale Recheneinheit 10, die Speichereinheiten 11 und die Ein-/Ausgabeeinheiten
12.
Die zentrale Recheneinheit 10 weist ein Bedienungspult 15, eine SBI-Kopplungs- und Speicherpufferschaltung 16, eine Adressen-Ubertragungsschaltung
17, eine Befehlspufferschaltung 18 und
eine Datenweg- und interne Registerschaltung 19 auf. Die SBI-Kopplungs-
und Speicherpufjerschaltung 16 schafft die notwendige
Kopplungsschaltungsanordnung zum übertragen von Information über
die synchrone Rückseitenverbindung (SBI) 14 zu den Speichereinheiten
11 und den Ein-/Ausgabeeinheiten 12. Die Schaltung 16
erhält alle Daten von dem Speicher und alle Adressenübertragungen von der Pufferschaltung 17. Sie weist einen assoziativen Speicher
oder einen Puffer auf. Jederzeit werden Daten in den Pufferspeicher in der Schaltung von der Datenweg- und internen Registerschaltung
19 aus eingeschrieben; diese Daten werden auch an entsprechende Stellen in den Speichereinheiten 11 eingeschrieben.
§09817/1020
Die besondere Ausführungsform der zentralen Recheneinheit 10 arbeitet
mit virtuellen Adressen. Die Adressenübertragungs-Pufferschaltung 16 setzt die virtuellen Adressen in physikalische bzw.
natürliche Adressen um, welche die Speicherpufferschaltung 16 benutzt,
entweder um festzulegen, ob sie Daten von der entsprechenden Speicherstelle enthält, oder um eine Übertragung von der entsprechenden
tatsächlichen Speicherstelle in die Speichereinheiten 11 einzuleiten. Die Befehlspufferschaltung 18 weist, wie später
noch beschrieben wird, Einrichtungen zum Speichern von Befehlen oder Teile davon auf, da sie entweder unmittelbar von dem Pufferspeicher
aus oder von der Speichereinheit 11 aufgefunden werden.
Das Bedienungspult 15 dient als Bedienungskopplungseinrichtung.
Sie erlaubt der Bedienungsperson Daten zu prüfen und abzulegen, die Arbeitsweise der zentralen Recheneinheit 10 anzuhalten oder
sie über eine Folge von Programmbefehlen fortzuschalten. Sie ermöglicht auch einer Bedienungsperson, das System über ein Ureingabeverfahren
einzuleiten und verschiedene Diagnoseverfahren an dem ganzen Datenverarbeitungssystem durchzuführen.
In Fig. 1 weisen die Speichereinheiten 11 zwei Speichersteuerungen
2OA und 2OB auf. Jede Speichersteuerung ist miteiner Anzahl Speicherfelder verbunden. Insbesondere ist die Speichersteuerung 2OA mit
Speicherfeldern 21A und die Speichersteuerung 2OB mit Speicherfeldern 21B verbunden. Die Arbeitsweise der Speichereinheiten
ist im einzelnen in der US-Patentanmeldung S.N. 845 415 beschrieben.
Es sind mehrere Arten von Ein-/Ausgabeeinheiten 12 dargestellt.
Eine Ein-ZAusgabe-Hauptleitungs-Anpassungseinrichtung 22 verbindet
verschiedene Ein-/Ausgabe(E/A)-Einrichtungen 23, beispielsweise Fernschreiber, mit der Hauptleitung 14. Die Verbindung
bzw. Zusammenschaltung, die Operation und Übertragung von Signalen
zwischen der E/O-Hauptleitungs-Anpasssungeinrichtung 22 und den
E/A-Einrichtungen 23 ist in der US-PS 3 710 324 beschrieben.
Zwei weitere E/A-Einheiten 12 schaffen einen Sekundärspeicher für das Datenverarbeitungssystem. Sie weisen einen Sekundär- speicher-Hauptleitungsadapter
24 und eine Anzahl Platteneinheiten
25 auf. Ferner ist ein Sekundärspeicher-Hauptleitungsadapter
26 und ein Bandlaufwerk 27 dargestellt. Die Verbindung der Sekundärspeicher-Hauptleitungsadapter
24 und 26 und der jeweiligen Platteneinheiten 25 und des Bandlaufwerks 27 ist in der eingangs
erwähnten US-PS 3 999 163 beschrieben. In der US-Patentanmeldung S.N. 845 415 sind die Wechselwirkungen der Elemente über die
SBI 14 beschrieben. Für die folgende Beschreibung ist es zweckmäßig,
diese Wechselwirkungen kurz zusammenzufassen und bestimmte Begriffe einschließlich der Datenworte oder Gruppen
genau festzulegen, welche die vorliegende Ausführungsform der Erfindung verarbeiten kann. Die grundsätzliche oder wichtigste
Informationsgruppe ist ein Byte. Dies ist in Fig. 2A dargestellt und weist 8 Bits in der vorliegenden Ausführungsform der Erfindung
auf. Um die Länge zu vergrößern, ist die nächste Informationsgruppe ein Wort, das in Fig. 2B dargestellt ist, und zwei Bytes
aufweist. InFig. 2C ist ein "Langwort11 dargestellt, das zwei
aufeinanderfolgende Worte oder vier aufeinanderfolgende Bytes aufweist. In Fig. 2D ist ein "Vierer-Wort" dargestellt, welches
zwei aufeinanderfolgende "Langworte", d.h. vier aufeinanderfolgende Worte oder acht aufeinanderfolgende Bytes aufweist. Jede
Informationsübertragung über das SBI 14 enthält ein Langwort.
Die SBI 14 weist ein Zeitmultiplex sowie Signalwege zum übertragen
von Information und Steuersignalen auf. In der vorliegenden Erfindung weist die Information Steuerinformationen und
Daten auf. Steuerinformation ist die Intelligenz, die benutzt wird, um die Basis für die Datenverarbeitung zu steuern und zu
schaffen, während Daten eine Programm erzeugte Information istf
welche Gegenstand der Verarbeitung selbst ist.
Jede Einheit, die mit der SBI verbindet, wird ein Verbindungsglied
genannt. Das in Fig. 1 dargestellte System weist sechs Verbindungsglieder auf. Ein Verbindungsglied wird ferner anhand
seiner Funktion während eines Informationsaustausches festgelegt.
39817/1021
Zumindest zwei SBI-übertragungen bzw. -transaktionen sind erforderlich,
um Information zwischen zwei Verbindungsgliedern auszutauschen. Während einer ersten Transaktion überträgt ein Verbindungsglied,
das als ein Befehle übertragendes Verbindungsglied dient, Befehls- und Adresseninformation an alle übrigen Verbindungsglieder.
Dieses Verbindungsglied wird ein übertragendes Verbindungsglied, da es die SBI 14 ansteuert,und ein Befehlsverbindungsglied
genannt, da es die Befehls- und Adresseninformation übertragen hat. Während dieser Transaktion sind alle übrigen Verbindungsglieder
empfangende Verbindungsglieder. Jedoch spricht nur ein empfangenes Verbindungsglied auf die Adresseninformation
an. Dieses Verbindungsglied ist ein Antwort-Verbindungsglied und es überträgt eine Empfangsbestätigung der Befehls- und Adresseninformation
in einem fest vorgegebenen Intervall, nachdem das Befehlsverbindungsglied diese Information überträgt. Wenn infolgedessen
die zentrale Recheneinheit 10 Daten aus der Speichersteuerung 2OA auffinden muß, wird die zentrale Recheneinheit 10 ein Befehlsverbindungsglied
und überträgt einen Lesebefehl und eine Adresse, auf welche die Speichersteuerung 2OA anfangs als ein empfangenes
Verbindungsglied und dann als ein Antwortverbindungsglied anspricht .
Nach einigen Intervallen ist die Speichersteuerung 2OA vorbereitet,
um die aufgefundenen Daten an die zentrale Recheneinheit 10 abzugeben. Wie in den eingangs angeführten Patentanmeldungen
beschrieben ist,, sucht sie eine Steuerung der SBI 14. Wenn sie eine Steuerung erlangt, wird die Speichersteuerung 2OA ein übertragendes
Antwortverbindungsglied und überträgt die erforderlichen Daten an die SBI T4 für eine übertragung an die zentrale Recheneinheit
10. Während dieser übertragung ist die zentrale Recheneinheit 10 ein empfangenes Befehlsverbindungsglied.
Ähnliche Transaktionen werden für irgendeinenlnformationsaustausch
zwischen.zwei Verbindungsgliedern durchgeführt, obwohl die Speichersteuerungen
normalerweise nur als Antwortverbindung für Glieder arbeiten und die zentrale Recheneinheit normalerweise nur als ein
Befehlsverbindungsglied arbeitet. Bei der Erfindung schließen übliche Informationsaustauschvorgänge die Übertragung von ;Befehlen,
§09817/102 %
von Operanden-SpezifikationsSymbolen und von verwandten Informationen
sowie von Daten an die zentrale Recheneinheit 10 und
die Übertragung von verarbeitenden Daten zurück an die Speichereinheit
11 ein.
Die SBI-Kopplungs- und Speicherpufferschaltung 16 weist, wie der
Name bereits sagt, einen Puffer oder einen assoziativen Speicher auf. Für Informationsübertragungen an die zentrale Recheneinheit
10 wird der Pufferspeicher zuerst abgefragt, um festzulegen, ob er bereits die geforderte Information enthält. Wenn dies.der Fall
ist, ist kein Informationsaustausch mit der Speichereinheit 11 erforderlich.
Wenn der Pufferspeicher keine Information enthält, leitet die SBI-Kopplungsschaltung eine Speicherleseoperation ein,
die ein Vierfachwort enthält. Diese Information wird zusammen mit den physikalischen Adressen in dem Speicher für diese Information
an den Pufferspeicher übertragen. Gleichzeitig wird die Information
der Befehlspufferschaltung 18, wenn ein Befehl zu übertragen
ist, oder der Datenweg- und internen Registerschaltung 19
zugeführt, wenn eine andere Information zu übertragen ist. Wenn die zentrale Recheneinheit 10 Information zurück an die Speichereinheit
11 überträgt, überträgt sie die Information an den Pufferspeicher. Die SBI-Kopplungs- und Speicherpifferschaltung 16 leitet
dann die nötigen SBI-Trctisaktionen ein, um zuerst die erforderliche
Befehls- und Adresseninformation und dann die Daten zu übertragen. Die Einzelheiten dieser Transaktionen sind in der US-Patentanmeldung
S.N. 845 415 beschrieben, und ein Verständnis dieser Einzelheiten ist zum Verständnis der Erfindung nicht erforderlich.
In Fig. 3 ist ein verallgemeinertes Blockschaltbild der zentralen Recheneinheit 10 dargestellt. Es weist das Bedienungspult 15, die
SBI 14 und die anderen Schaltungen auf, welche die SBI-Kopplungs-
und Speicherpufferschaltung 16, die Adressenübertragungs-Pufferschaltung
17 und die Befehlspufferschaltung 18 bilden. Insbesondere arbeitet die zentrale Recheneinheit 10 unter einer Zeitsteuerung
eines Taktgenerators 10. Die spezielle Zeitsteuerung wird bei der Erörterung der entsprechenden Ablaufdiagramme verständlich. Die
SBI-Kopplungs- und Speicherpufferschaltung 17 weist eine SBI-
fiO9817/1026-
Steuerschaltung 31 auf, welche mit der SBI 14 und mit einer Hauptleitung
32 für physikalische Adressen, der PA-Leitung 32 verbunden ist. Die PA-Leitung 32 ist mit einer Datenpufferschaltung 33 und
einem Umsetzpuffer 34 verbunden. Der Umsetzpuffer 34 setzt virtuelle Adressen-(VA-)Information und andere Steuerinformation in
eine physikalische Adresse um, welche gleichzeitig an die SBI-Steuerung 31 und den Datenpuffer 33 übertragen wird. Daten von
dem Datenpuffer 33 oder von einer anderen Stelle an der SBI 14, welche über die SBI-Steuerurlg 31 läuft, wird über eine Speicherdaten-(MD-)
Leitung 35 an andere Elemente in der zentralenRecheneinheit 10 übertragen. Diese Einheiten weisen Datenwege 36 und
eine Befehlspuffer- und Dekodierschaltung 37 auf.
Eine Mikroprogrammsteuer-(UPC-)Leitung 38 überträgt Signale .
von der Befehlspuffer- und Dekodierschaltung 37 an einen Programmsteuerspeicher
40. Der Programmsteuerspeicher erzeugt dann verschiedene
Steuersignale auf einer CS-Leitung 41, und diese Leitung überträgt Signale an den Umsetzpuffer 34, die Datenwege 36, den
Befehlspuffer und -dekodierer 37 und an eine (nicht programmierte) Sprünge-Unterbrechungen entscheidende Schaltung 42. Diese Schaltung
und das Bedienungspult 15 stehen über eine Befehlsdaten-(ID-)Leitung
43 mit einem Mikrosortierer 44 in Verbindung, welcher die Operationsfolge entsprechend den in dem Programmsteuerspeicher
40 gespeicherten Mikrobefehlen steuert.
Der Mikrosortierer-44 stellt einen Auffindzustand her, um einen
Befehl zu erhalten, Der Programmzählerstand, welcher die Anfangsadresse des nächsten aufzufindenden Befehls genau festlegt, läuft
von den Datenwegen 36 über den Umsetzpuffer 34 zu der PA-Leitung
32. Wenn der Datenpüffer 33 gültige Informationen an einer Stelle
enthält, die der genau festgelegten physikalischen Adresse entspricht, überträgt er Daten über die MD-Leitung 35 an die Befehlspuffer- und Dekodierschaltung 37. Wenn diese Schaltung 37 den Befehl
dekodiert, schafft der Mikrosortierer 34 andere Datenwege, über welche andere Information an den Umsetzpuffer 34 übertragen
wird, um dadurch andere Daten an Register in den Datenwegen 36 entweder von dem Datenpuffer 33 oder nach einem Wiederauffinden
von den Speichereinheiten 11 oder anderen Speichereinheiten in der
17/1028
SBI 14, von der SBI-Steuerung 31 zu übertragen. Wenn der Befehl Daten anfordert, die an eine tatsächlich adressierte Stelle zu
übertragen sind, schafft der Mikrosortierer 44 die Datenwege, die erforderlich sind, um Signale an dem Umsetzpuffer 34 zu übertragen,
um dadurch die physikalische Adresse zu bilden, und um die Daten gleichzeitig an den Datenpuffer 33 und die SBI-Steuerung 31 zu
übertragen. Während jeder derartigen Übertragung leitet die SBI-Steuerung
31 einen Austausch mit der im einzelnen festgelegten Speicherstelle ein.
In Fig. 4 ist ein typischer Befehl dargestellt, der von der in Fig. 3 dargestellten, zentralen Recheneinheit verarbeitet werden
kann. Der in Fig. 4 oben dargestellte Befehl weist einen Operationskode 50 auf, der als ein Längenbyte dargestellt ist. Aus der
folgenden Erläuterung ist jedoch zu ersehen, daß die zentrale Recheneinheit 10 Mehrfachbyte-Operationskode verarbeiten kann.
In diesem spezifischen Befehl folgen auf den Operationskode nacheinander drei Operanden-Spezifizierer bzw. -SpezifikationsSymbole
51, 52 und 53. Die Operanden-Spezifizierer 51 und 52 weisen jeweils
ein Byte auf, während der Operanden-Spezifizierer 53 zwei Bytes aufweist. Der Aufbau eines Operanden- Spezifizierers mit einem
einzigen Byte ist ebenfalls in Fig. 4 dargestellt. Er weist zwei Felder auf. Die töherwertigen Bits stellen ein Registerbetriebsfeld
dar, und die niedrigerwertigen Bits bilden ein Registeradressenfeld. Das Registeradressenfeld gibt ein ganz bestimmtes Register
an, welches in der Datenwegschaltung 36 festgelegt ist, die in Fig. 3 und im einzelnen in Fig. 5 dargestellt ist. In dieser speziellen
Ausfuhrungsform weisen die Bytes acht Bits auf, so daß vier
Bits für jedes der Registerbetriebs- und Registeradressenfelder verfügbar sind, damit eines von 16 Mehrzweckregistern durch einen
Operanden-Spezifizierer adressiert werden kann.
Wenn die zwei höchstwertigen Bits des Registerbetriebsfelds 54
Nullen sind (Registermodus 0 bis 3) weist der Operanden-Spezifizierer 51 den Operanden, d.h. ein Literal auf, das irgendeinen
Datenwert bis zu sechs Bits aufweist, die Dezimalzahlen von 0 bis 63 darstellen.
S 0 9 8 1 7 / 1 0 2 Q
Wenn das Register-Betriebs- bzw. Modusfeld 54 einen Dezimalwert von 4 enthält, wie in dem Registermodusfeld 54A für den Operanden-Spezifizierer
53 dargestellt ist, ist ein Indexmodus genau festgelegt. Wenn das Registermodusfeld, beispielsweise das Registermodusfeld
34A einen indexierten Adressiermodus festlegt, identifiziert das entsprechende Registerfeld 54A eines der Mehrzweckregister,
das dann als ein Indexregister beim Verarbeiten des Operanden-Spezifizierers
zu verwenden ist. Ein zweiter Operanden-Spezifizierer ist in dem Befehl für eine indexierte Adressierung vorgesehen.
Dieser zweite Operanden-Spezifizierer schafft eine Basisadresse, an welcher die Inhalte des bezeichneten Indexregisters
addiert werden. Eine genauere Beschreibung der indexierten Adressierung wird später gegeben.
Wenn das Registermodusfeld 54 eine "5" enthält, ist eine Registermodusadressierung
festgelegt. Bei dieser Betriebsart enthält das durch das Registerfeld adressierte Mehrzweckregister den
Operanden. Für jeden der Registermodus 6,7 und 8 enthält das genau angegebene Register die Speicheradresse für den Operanden.
Bei dem Modus 6 enthält das bezeichnete Register die Adresse des Operanden. Beim Registermodus 7 wird der Inhalt des bezeichneten
Registers zuerst schrittweise zurückgezählt, bevor die Adresse festgestellt wird; bei dem Modus 8 wird der Inhalt des bezeichneten
Registers schrittweise erhöht, nachdem das Register zum Bestimmen der Adresse verwendet worden ist. Der Registermodus 9
entspricht dem Registermodus 8, außer daß der Inhalt des bezeichneten
Registers genau die Adresse in dem Speicher festlegt, an welcher die Operandenadresse und nicht der Operand selbst zu
finden ist.
Die Betriebsarten 10 bis 15 sind alles Verschiebungsmodusarten.
Bei der Verschiebung wird der Verschiebungswert, welcher ein Byte, ein Wort oder ein Langwort bei den Betriebsarten 10, 12
bzw. 14 aufweisen kann, zu dem Inhalt in dem bezeichneten Register
addiert, um die Operandenadresse zu erhalten. Entsprechende Operationen kommen in den Betriebsarten-11, 13 und 15 vor, außer daß
die Summe des Verschiebungswertes und der Registerinhalt eine
§098 17/102 8
Speicheradresse bestimmen, an welcher die Adresse des Operanden gefunden werden kann. In jeder der vorerwähnten Betriebsarten 8
bis 15 kann das Registerfeld 55 des Operanden-Spezifizierers eines
der Mehrzweckregister bestimmen, welche den Programmzähler aufweisen.
In Fig. 5 zusammen mit Fig. 5A bis 5C und in Fig. 6A sind die Datenwege 36 und die 'Befehlspuffer- und Dekodier schaltung 37 im
einzelnen dargestellt. Es gibt grundsätzliche Betriebskenndaten dieser speziellen Ausführungsform, welche die Arbeitsweise
der zentralen Recheneinheit 10 optimieren. Eine ins einzelne gehende Kenntnis dieser Operationen ist zum Verständnis der Erfindung
nicht erforderlich, so daß sie nur kurz dargelegt werden. In Fig. 6A weist die Befehlspuffer- und Dekodierschaltung 37 einen
Befehlspuffer 60 auf, welcher acht aufeinanderfolgende Bytes speichert. Übertragungen in den Befehlspuffer 60 werden entsprechend
Signalen von einer Befehlspuffer-Steuerschaltung 61 durchgeführt. Jede Bytestelle in dem Befehlspuffer 64 enthält eine
Gültigkeitsbitstelle, welche anzeigt, ob die Daten in dem Rest dieser Bytestelle gültig sind (d.h. die Gültigkeitsbitstelle wird
gelöscht, sobald das Byte nicht mehr länger benötigt wird). Wenn dies Gültigkeitsbit anzeigt, daß die Daten an einer bestimmten
oder an mehreren Bytestellen nicht mehr langer gültig sind, gibt die Befehlspuffer-Steuerschaltung 61 ein IB REQ-Signal ab, das
eine übertragung zu dem Befehlspuffer 60 über die MD-Leitung 35 entweder von dem Datenpuffer 31 aus oder über die SBI-Steuerung
31 erfordert. Eine weitere Schaltung in der Befehlspuffer-Steuerschaltung
61 stellt die höchstwertige Bytestelle mit Hilfe von ungültigen Daten fest und schiebt höherwertige Bytes in diese
Bytestellen. Während dieser Übertragungen werden dieDaten aller höheren Bytes geändert.
Die Übertragungen über die MD-Leitung 35 sind Langworte(Fig. 2C),
die über einen Multiplexer 62 laufen. Eine Verschiebeschaltung 63 ist auch dem Ausgang des Befehlspuffers 60 und dem Eingang des
Multiplexers 62 zugeordnet, um die Datenbytes zu verschieben. Infolgedessen führt die Befehlspuffer-Steuerschaltung 61 die ent-
90281 7/102 θ
sprechende Information den ausgewählten Bytestellen in dem Befehlspuffer
60 zu. Tatsächlich füllt die Befehlspuffer-Steuerschaltung 61 dadurch fortlaufend den Befehlspuffer 60 mit gültigen
Daten.
Das Ansprechen der zentralen Recheneinheit 10 auf einen typischen Befehl wird nunmehr beschrieben. Die Befehlspuffersteuerung
61 gibt ein Befehlspuffer-Anforderungssignal, ein IB REQ-Signal
ab. Zu diesem Zeitpunkt wird der Inhalt eines Programmzählerregisters 64 in Fig. 5A, das eine virtuelle Adresse enthält, über
einen B-Multiplexer (BMX) 65 in Fig. 5B und über eine arithmetische.und
logische Einheit (ALU) 66 sowohl an ein Sperrglied 67 in Fig. 5A für eine virtuelle Adresse (VA) als auch an Befehlspufferadressen-(IBA-)
Sperrglied 68 übertragen. Das VA-Sperrglied 67 speichert die Befehlsadresse, um mit Hilfe der Schaltung in
der Umsetzpufferschaltung 34 die physikalische Adresse zu schaffen.
Das Befehlspufferadressen-Sperrglied 68 wird während der folgenden
Informationsübertragung an den Befehlspuffer 60 (Fig. 6A) verwendet, wenn Information von diesem Puffer verwendet wird, und
ungültig wird. Die vorstehend beschriebene Operation stellt den Schritt A1 in Fig. 7 dar. Beim Schritt A2 stellt die ankommende
Information, welche auf der MD-Leitung 35 in Fig. 6A anliegt, den ganzen oder ein Teil des Befehles dar. Diese Information
wird über den Multiplexer 62 entsprechend den Signalen von der Befehlspuffer-Steuerschaltung 61 und an den Befehlspuffer 60 übertragen.
Zu diesem Zeitpunkt enthält die Byte 0-Stelle in dem Befehlspuffer
60 eine Operationskodeinformation. In der vorliegenden Ausführungsform weist jeder Operationskode nur ein Byte auf. Jedoch
ist aus der folgenden Beschreibung zu ersehen, daß der Operationskode zwei oder mehr Bytes aufweisen könnte, und daß
eine Schaltung, die der nachfolgend beschriebenen Schaltung zum Dekodieren von Operanden-Spezifizierern entspricht, derartige
Mehrfachbyte-Operationskode dekodieren würde.
Wenn nur eine Byte-0-Stelle in dem Befehlsregister 60 den Opera-
909817/1028
tionskode enthält, enthält die Byte-1-Stelle den ganzen oder
einen Teil eines ersten Operanden-Spezifizierers. Das Byte 0 wird in einem Byte-O-Sperrglied 70 gespeichert, das einen Ausführungsadressenspeicher
71 steuert. Der Inhalt der Byte 1-Stelle wird zusammen mit Ausgangssignalen von dem Ausführungsadressenspeicher
71 an eine logische Spezifizierer-Dekodierschaltung 72 angelegt.
Der Ausführungsadressenspeicher 71 speichert eine Tabelle, welche Eingaben für jeden Befehl aufweist, der von der zentralen Recheneinheit
10 ausgeführt werden kann. Die Stelle einer ganz bestimmten Eingabe in der Tabelle wird von den Operationskodesignalen
von dem Byte O-Sperrglied 70 und von Signalen von einem Ausführungsstellenzähler
73 erhalten. Anfangs wird der Zähler 73 auf eine Bezugszahl (z.B. 0) eingestellt. Wenn jeder Operanden-Spezifizierer
dekodiert ist, wird der Zähler 73 weiter geschaltet, um eine neue Tabelleneingabe festzulegen. Jede Eingabe in die
Tabelle kennzeichnet bestimmte Kenndaten des Operanden-Spezifizierers,
wie beispielsweise die Größe des erwarteten Datenworts und ob der Operanden-Spezifizierer eine Stelle identifiziert, von
welcher oder an welche der Operand zu übertragen ist. Signale für jede ausgewählte Tabelleneingabe laufen zu der Spezifizierer-Dekodierlogik
72, um einen Teil der Startadresse zu steuern, die der Mikrosortierer 44 in Fig. 3 verwendet, um die Datenwege und
eine Folge zum Dekodieren des Operanden-Spezifizierers zu schaffen,
über die UPC-Leitung 38 werden die Signale von der Spezifizierer-Dekodierlogik
72 an den Mikrosortierer 44 übertragen.
In Fig. 6B sind die Kenndaten des {Dperanden-Spezifizierers dargestellt,
welche in einer ganz bestimmten Ausfuhrungsform des Ausführungsadressenspeichers
71 gespeichert sind. Die zwei niedrigwert igen Bits von dem Speicher 73 legen die Art des Datenwortes
fest, das enthalten ist und verlangt wird; normalerweise weist ein Datenwort entweder eine ganze Zahl oder eine Gleitkommazahl auf.
Die nächsten zwei Bits in der Reihenfolge geben die Länge des Operanden wieder. Die folgenden zwei Bits legen die Operation
fest, die vorzunehmen ist. Die letzten zwei Bits legen einen die
S09817/102S
Information betreffenden Zugriff fest. Wenn beispielsweise das Byte O-Sperrglied 70 und der Zähler 73 eine Stelle kennzeichnen,
welche die Binärzahl 01001000 enthält, bezeichnet der entsprechende Operanden-Spezifizierer eine Langwort-Ganzzahl, die aus dem Speicher
wieder aufzufinden ist. Wie vorstehend ausgeführt, gibt es eine Eingabe in den Durchführungsadressenspeicher 71 für jeden
Operandenspezifirzierer in jedem Befehl, den die zentrale Rechenheit
10 verarbeiten kann. Infolgedessen schafft der Operationskode für das Byte 0-Spertglied 70 eine Basisadresse, und der Zähler 73
gibt Signale ab, die mit der Basisadresse zusammengefaßt werden, um. nacheinander die Tabelleneingaben zu bestimmen, die jedem
Operanden-Spezifizierer entsprechen.
Signale von dem Ausführungsadressenspeicher 71 und dem Operanden Spezifizierer
an der Byte 1-Stelle in dem Befehlspuffer werden an die Spezifizierer-Dekodierlogik 72 übertragen, welche eine Startfolgeadresse
für jeden vorgegebenen Operanden-Spezifizierer entsprechend diesen Signalen bestimmt. Die Startadresse für jeden
vorgegebenen Mikrobefehl in der Folge weist höherwertige Bits,
die von dem Befehl selbst abhängen, und niedrigerwertige Bits auf, die von der Art der Information in dem Operandenspezifizierer abhängen.
Typische niedrigerwertige Adressenbits sind in Fig. 6C dargestellt. Insbesondere wenn das Registermodusfeld des Operandenspezifizierers
eine "vier" enthält, und das Registerfeld nicht den Programmzähler bezeichnet, sind die niedrigerwertigen Startadressenbits
"1C" (in hexadezimaler Darstellung). Hierdurch wird dann die Stelle gesteuert, an welcher der Mikrosortierer 44 beginnt,
eine Folge auszuführen, die mit einem Mikrobefehl beginnt, der in dem Programmsteuerspeicher 40 (Fig. 3) an der Stelle festgelegt
ist, die durch die Startadresse bestimmt ist.
Bevor diese Information dekodiert wird, führt jedoch der Mikrosortierer
44 weitere Operationen durch. Bei dem Schritt A3 in Fig. 7 benutzt der Mikrosortierer 44 die Registerfeldstellen an
der Bit 1-Stelle des Befehlspuffers 60, um an ein A-Sperrglied
75 in Fig. 5B den Inhalt eines Registers in dem Registerspeicher
76 zu übertragen, welcher dem Inhalt des Registerfelds entspricht.
Sogst 7/102 8
Wenn das Registermodusfeld in dem Operanden-Spezifizierer einen
der Modusarten 0 bis 3 festlegt, enthält der Operandenspezifizierer
den Operanden und wird dekodiert. Der Mikrosortierer 44 beginnt dann entweder den nächsten Operanden-Spezifizierer in dem
Befehl zu verarbeiten oder führt den Befehl aus.
Wenn der Operanden-Spezifizierer nicht ein Literal aufweist, verschieb
jt der Mikrosortierer von dem Schritt A3 zum Schritt A4.
Bei diesem Schritt werden der Inhalt des Registers in dem Registerspeicher 80, der durch das Registerfeld der Information an der
Byte 1-Stelle des Befehlspuffers 60 gekennzeichnet ist, an ein B-Sperrglied 81 übertragen. In dieser speziellen Ausführungsform
werden die A- und B-Registerspeicher 76 und 80 als Nachbildungen voneinander erhalten und bilden alle Mehrzweckregister, die durch
den Inhalt des Registerfeldes eines Operanden-Spezifizierers adressiert werden können. Für irgendeine Betriebsart, die nicht
ein Literal-Modus ist, enthält das B-Sperrglied 81 eine Adresse. Infolgedessen schafft beim Schritt A5 der Mikrosortierer 44 einen
Datenweg über den B-Multiplexer 65 und die ALU-Einheit 66 und
überträgt die Adresse an der Sperrglied 67 für virtuelle Adressen. Außerdem läuft diese Adresse ohne eine Änderung über eine Schiebeschaltung
82, einen DF-Multiplexer 83 und einen Demultiplexer 84 zu einem D-Register 85. Diese Bits, die dem Exponententeil
einer Gleitkommazahl entsprechend würden, werden gleichzeitig von der ALU-Einheit 32 an einen Exponentenabschnitt 86 der Datenwege
36 übertragen.
Bei dem Schritt A6 überträgt das System den Inhalt des Programmzählers
64 an ein;Programmzähl-Sicherstellungsregister 90, um
dadurch bestimmte Befehle freizugeben, die lange Verarbeitungsintervalle erfordern, die in dem Fall anhängig bzw. offen sind,
wenn eine Unterbrechung vorkommt. Eine Schaltungsanordnung zum Fühlen von Unterbrechungsbedingungen und zum Steuern von Ablaufoperationen
wird dann freigegeben. Der Mikrosortierer 44 in Fig. 3 überträgt den Inhalt der Byte 2- bis 5-Stellen in dem Befehlspuffer
60 über die ID-Leitung 43 und über einen Q-Multiplexer 91 an ein Q-Register 92. Diese Bytestellen enthalten Information,
§ÖS817/iO2g
die potentielle Verschiebungswerte darstellt, wenn der Operanden-Spezifizierer
einen der Verschiebungsmoden festlegt.
Beim Schritt A4 in Fig. 7A wird die Befehlspuffersteuerung 61
freigegeben, um Informationsübertragungen anzufordern, um fortlaufend den Befehlspuffer 60 mit gültiger Information zu füllen.
Wenn eine Anzahl Bytes in dem Befehlspuffer gelöscht werden kann, wird diese Löschoperation beim Schritt A9durchgeführt und beim
Schritt ATO wird der Programmzähler 64 schrittweise weitergeschaltet, um die Byteanzahl auszugleichen, die gelöscht worden ist.
Diese Löschoperation und das Aktuallisieren des Programmzählers werden durchgeführt, wenn bereits wichtige Daten in dem Q-Register
92 vorhanden sind. Beim Schritt A11 legt die zentrale Recheneinheit
10 fest, ob der Operanden-Spezifizierer ein Literal enthält,
Wenn dies der Fall ist, zweigt der Mikrosortierer 44 bei dem Schritt A12 ab, um das Literal in dem Q-Register 92 unterzubringen. Dann
wird der nächste Operanden-Spezifizierer dekodiert,oder wenn alle
Operanden-Spezifizierer dekodiert worden sind, verarbeitet die zentrale Recheneinheit 10 den oder die Operanden entsprechend dem
Operationskode. Wenn der Operanden-Spezifizierer nicht einLiteral enthält, zweigt der Mikrosortierer 44 bei dem Schritt A13 ab,
um die Operanden-Spezifizierer-Dekodieroperation zu beenden.
An dieser Stelle in der Folge erhält das A-Sperrglied 75 eine Information,
die den Registerbitstellen von der Byte 2-Stelle in dem Fefehlspuffer
60 (Fig. 6A) entspricht..Das B-Sperrglied 81, das Sperrglied 67 für virtuelle Adressen und das D-Register 85 enthal-"ten
den Inhalt des Registers, das durch die Registerfeldbits an der Byte 1-Stelle des Befehlspuffers 60 ausgewählt wurde. Das Q-Register
-92 enthält irgendwelche Befehlsstromdaten, die vorhanden
sein können, während der Programmzähler 64 die Adresse des nächsten Operanden-Spezifizierers enthält. Weitere Operationen hängen von
dem genau festgelegten, zu dekodierenden Befehl und von der Art des Operanden-Spezifiziers ab. Es gibt zahlreiche Möglichkeiten,
wie die zentrale Recheneinheit die Operanden-Spezifizierer-Dekodieroperation beenden kann. Eine erschöpfende Beschreibung jeder
Möglichkeit würde eine außerordentlich lange Beschreibung erfordern.
90 9-8 1 7/ 102 g
Jedoch kann die Arbeitsweise einer zentralen Recheneinheit 10
gemäß der Erfindung vollkommen verstanden werden, indem die Arbeitsweise der zentralen Recheneinheit 10 anhand von einigen
typischen Befehlen geprüft wird.
In Fig. 8A ist ein Befehl zum Addieren von Information an zwei Stellen und zum Einbringen der Summe an einer dritten Stelle
dargestellt, ohne entweder die erste oder die zweite Speicherstelle zu beeinflussen, da dies in dem Pufferspeicher 60 erscheinen
würde, nachdem der Befehl beim Schritt A2 in Fig. 7 aufgefunden worden ist. In Fig. 8B ist die Information wiedergegeben,
die bei den Tabelleneingaben für den Operationskode gespeichert ist, der diesem Befehl, welcher "C1" ist, zugeordnet
ist. Die Bedeutung der einzelnen Bitstellen, welche die Operanden-Spezifizierer-Information
wiedergeben, ist in-Fig. 6B dargestellt.
Der erste Operanden-Spezifizierer ist "07". Wenn sich der Ausführungszähler
73 auf "00" befindet, enthält die entsprechende Tabelleneingabe in dem Ausführungsadressenspeicher 71 (Fig. 8B)
die folgende Information: (1)Ein Spezifizierer ist ausgewählt worden (Bits 4 und 5); (2) der Operand ist eine ganze Zahl
(Bits 0 und 1); (3) der Operand enthält 4 Bytes (Bits 2 und 3) und (4) der Operand ist aus dem Speicher auszulesen (Bits 6
und 7). Infolgedessen hat die Information , die von der Byte 1-Stelle in dem Pufferspeicher 60 an die Spezifizierer-Dekodierlogik
72 übertragen wird,zur Folge, daß die Spezifizierer-Dekodierlogik
72 "00" als die niedrigerwertigen Bits in der Startadresse für den Mikrosortierer 44 erzeugt (siehe Fig. 6B). Nach
der Folge in Fig. 7 schafft der Mikrosortierer 54 beim Schritt B1 in Fig. 8C die notwendigen Datenwegen, um dies Literal
nämlich "7" von dem Q-Register 92 an das D-Register 85 über eine-Datenjustierschiene 93 und den D-Multiplexer 84 zu übertragen.
An dieser Stelle verschiebe die Befehlspuffersteuerung 61 die Bytes 2 bis 7 um e.ine Stelle nach rechts und schiebt den
Ausführungsstellenzähler 73 auf "01" (Schritt B2). Aus der Tabelle in Fig. 8B ist zu ersehen, daß dadurch angezeigt wird, daß nunmehr
die Information im Byte 1 ein Operanden-Spezifizierer für
809817/1028
eine Langwort-Ganzzahl ist, die an die zentrale Recheneinheit 10 zu übertragen ist.
Nunmehr schaltet das System unmittelbar auf die Schritt in Fig. 7 zurück. Beim Schritt A11 wird der zweite Operanden-Spezifizierer
bewertet. In Verbindung der nunmehr die verschiedenen Tabellen in Fig. 4, 6B, 6C und 8B geschaffene Information spricht der
Mikrosortierer an, um die Datenwegfolge zu schaffen, die notwendig ist, um einen Operanden-Spezifizierer zu dekodieren, der eine
Byteverschiebung zum Adressieren benutzt. Während dieser Dekodierfolge erhalten dasA-Sperrglied 75 und B-Sperrglied 81 den Inhalt
des Registers R1 (Schritt B3). Das Q-Register erhält den Byteverschiebungswert "20" im Byte 3 in Schritt B4. Beim Schritt B5
gibt die ALU-Einheit 66 die Summe des Inhaltes B-Sperrglieds 81 ab, welches den Inhalt des bezeichneten Registers und den Inhalt
des Q-Registers 92 enthält, welches den Verschiebungswert enthält.
Insbesondere der Inhalt des Q-Registers 92 läuft über den RA-Multiplexer 94 und einen A-Multiplexer 95 in den Α-Eingang der
ALU-Einheit 66, während der Inhalt des B-Sperrglieds 81 über den B-Multiplexer 65 in die ALU-Einheit 66 läuft. Die Summe dieser
zwei Eingänge stellt die verschobene Adresse dar, welche dann an das Sperrglied 67 für virtuelle Adressen und auch zurück über
die Schiebeschaltung 82, den DF-Multiplexer 83 und den Q-Multiplexer
94 an das Q-Register 82 übertragen wird. Beim Schritt B6 gibt der Mikrosortierer 44 die Befehlspuffersteuerung 61 frei,
um den Inhalt des zweiten Operanden-Spezifizierers aufzulegen und um eine Forderung einzuleiten, den zweiten Operanden im Schritt
B7 zu erhalten. Beim Schritt B8 überträgt der Mikrosortierer 44 den zweiten Operanden von der MD-Leitung über eine weitere Datenjustierschiene
96 und den D-Multiplexer 84 an das D-Register 85, und der erste Operand wird an das Q-Register 92 übertragen.
Nunmehr schaltet der Mikrosortierer 44 den Durchführungsstellenzähler
73 (Schritt B9) zu der dritten Tabelleneingabe in Fig. 8B weiter, die eine Ausführung genau festlegt. Infolgedessen steuert
der Mikrosortierer 44 die ALU-Einheit 66, so daß die arithmetische Summe der zwei Summanten erzeugt und die Summe dann and das D-Register
85 während des Schritts B10 überträgt.
9817/10-28
Beim Schritt B11 schaltet der Mikrosortierer 44 den Zähler 73 auf "11", den in Fig. 8B wiedergegebenen Endzustand. Die Information
in der Tabelle zeigt an, daß der Operanden-Spezifizierer eine Adresse in dem Speicher bezeichnet, eine 4-Byte-Ganzezahl
einzuschreiben ist. Der Wert C2 befindet sich an der Byte 1-Stelle des Befehlspuffers 60, und das "C" in dem Registermodusfeld
legt eine Wortverschiebungsadresse fest. Infolgedessen benutzt der Mikrosortierer 44 die Schritte B12 bis B16, um die
Speicheradresse zu berechnen, und um eine Übertragung der Summe an diese Speicherstelle einzuleiten. Wenn diese Schritte beendet
sind, löscht der Mikrosortierer 44 den Zähler 73 beim Schritt B17 und kehrt zu den Schritten in Fig. 7 zurück, um dadurch die
Übertragung und Dekodierung des nächsten Befehls einzuleiten.
Der dritte in Fig. 8A dargestellte Operanden-Spezifizierer legt
eine Wortverschiebung fest . Wenn der Addierbefehl iterativ verwendet wurde und wenn aufeinanderfolgende Summen in einem Stellenfeld
gespeichert werden sollen, kann ein Programmierer dies auswählen, um die Wortverschiebung zu benutzen, aber auch um die
Stellen zu indexieren. Eine derartige indexierte, verschobene Adresse kann mit Hilfe dieser zentralen Recheneinheit geschaffen
werden. Der Programmierer würde den dritten Operanden-Spezifizierer
in Fig. 8A ändern, damit er als der Befehl in Fig. 9A anliegt. Dieser Befehl kennzeichnet das R7-Register als ein
Indexregister.
Insbesondere die ursprüngliche Byte 4-Stelle in dem Befehlspuffer
enthält "47", wenn die Befehlsdikodieroperation beginnt. Der Schritt C1 in Fig. 9C entspricht dem Schritt Bi1 in Fig. 8C. Beim Schritt
C1 wird der Zähler -73 in Fig. 6A weiter geschaltet, um dadurch eine Schreiboperation mit einer Langwort-Ganzzahl anzuzeigen.
Zu diesem Zeitpunkt enthalten das A-Sperrglied 75 und das B-Sperrglied 81 den Inhalt des Registers 7; das Q-Register 92 und
das Sperrglied 67 für virtuelle Adressen enthalten die zweite Operanden- Adresse und das D-Register 85 enthält die Summe der
Addition. Zum Zeitpunkt des Schrittes C1 belegt der dritte Operandenspezifizierer die Byte 2- bis Byte 5-Stellen in dem
Befehlspuffer 60. Infolgedessen enthält das A-Sperrglied 65 den
§098 1 7/1 0-2 §
Inhalt des R7-Registers, welches das bezeichnete Indexregister ist. Beim Stand C2 wird der Inhalt des A-Sperrglieds über den
A-Multiplexer 65 und die ALU-Einheit 66 an die Schiebeschaltung
82 übertragen.
Die Schiebeschaltung 82 verschiebt den Indexwert nach links an
eine Stellenzahl, welche dem Längensignal von dem Ausführungsadressenspeicher 71 während des Schritts C3 entspricht. In diesem
Fall ist ein Langwort enthalten, so daß das Längenfeld "10" enthält und der Index zwei Stellen verschoben wird, um dadurch
wirksam den Indexwert mit 4 zu multiplizieren und
die Größe des Langwort-Datenworts auszugleichen, das zu übertragen
ist. Wenn ein Byte zu übertragen ist, kommt es zu keiner Verschiebung, so daß der Index wirksam mit 1 multipliziert wird,
während wenn ein Vierfachwort zu übertragen ist, der Indexregisterinhalt dreimal nach links verschoben wird, um dadurch
wirksam den Index mit 8 zu multiplizieren und die 8 Byte-Vierfachwortgröße auszugleichen. Infolgedessen normiert diese Operation
den Indexwert auf die Größe des zu übertragenden Datenworts.
Nach dem Normieren wird der Indexwert in einem C-Registerspeicher 97 an einer vorbestimmten Stelle gespeichert, welche als ein
T7-Register während des Schrittes C4 spezifiziert wird. Auch der Inhalt der Byte 1-Stelle in dem Befehlspuffer 60 wird gelöscht,
so daß der Wert "C" in die Byte 1-Stelle geschoben wird. Beim
Schritt C5 wird der Inhalt der Bytestellen 2 bis 5, welche einen Verschiebungswert von "0140" aufweist, über die ID-Leitung 43 an
das Q-Register 92 übertragen. In Abhängigkeit von dem Operationskode und dem zu verarbeitenden Operanden-Spezifizierer steuert
dann die Spezifizierer-Dekodierlogik 72 das Löschen der Bytestellten
1 bis 5 in dem Befehlspuffer beim Schritt C6 und schaltet dem Programmzähler um eine entsprechende Zahl beim Schritt C7
weiter. Während des Schritts C8 wird die Befehlspuffersteuerung 61 freigegeben, um Information von irgendeiner durch den Inhalt
des Sperrglieds 67 für virtuelle Adressen gekennzeichneten Stelle aufzufinden. Beim Schritt C9 wird die arithmetische Summe in
dem D-Register 85 zu dem Q- Register92 befördert, und die Verschiebungszahl
"0140" wird von dem Q-Register 92 zu dem D-Register
§098 17/1028
85 befördert. Das B-Sperrglied 81 enthält den Inhalt des Registers
2, und dieser Wert wird über den B-Multiplexer 65 zu dem Eingang der ALU-Einheit 66 beim Schritt C10 befördert. Der Verschiebungswert
von dem Q-Register 92 wird zu dem Α-Eingang befördert. Die Summe stellt die verschobene Adresse dar, und wird zurück an
das D-Register 65 und an dasSperrglied 67 für virtuelle Adressen übertragen, obwohlsie nicht verwendet wird. Beim Schritt C11
werden die restlichen Byteteile des dritten Operanden-Spezifizierers gelöscht.
Nunmehr kommt es zu der Indexieroperation. Beim Schritt C12 wird
der Inhalt des T7-Registers in dem Registerspeicher 97 an ein C-Sperrglied 98 übertragen. Dies ist der normierte Index, und
während des Schritts C13 wird er über den B-Multiplexer 65 an
den B-Eingang der ALU-Einheit 66 übertragen. Gleichzeitig wird die verschobene Adresse von dem D-Register 65 über den RA-Multiplexer
94 und den A-Multiplexer 95 an den Α-Eingang der ALU-Einheit
66 übertragen. Dieindexierte Adresse wird dann dadurch erzeugt, daß die Zahlen an den zwei Eingängen addiert und die
Summe, welche die indexierte Adresse ist, an das D-Register 85 übertragen wird. Beim Schritt C14 wird diese Adresse zu demSperrglied
67 für virtuelle Adressen befördert.
Der Operand befindet sich nunmehr in dem Q-Register 92. Der Mikrosortierer
44 befördert diese Summe von dem Q-Register 92 zurück zu dem D-Register 85. Beim Schritt C14 befördert dann der Mikrosortierer
44 den Operanden über eine andere Datenjustierschiene 96 auf die MD-Leitung 35, um sie zu der Speichereinheit 11 und
dem Datenpuffer 33 an die Stelle zu übertragen, die durch den Inhalt des Sperrglieds 67 für virtuelle Adressen adressiert ist.
Als letzter Schritt werden dann der Zähler 73 und die Byte 0-Stelle in dem Befehlspuffer 60 gelöscht. Hierdurch kann dann die
Puffersteuerschaltung 61 die nächsten gültigen Daten in dem Befehlspuffer
60 an die 0 und aufeinanderfolgende Bytestellen verschieben.
Aus der vorstehenden Beschreibung ist zu ersehen, daß der Indexbetrieb
nicht eine besondere und exclusive Betriebsart ist.
3 8 17/102 S
Er ist eine Verlängerung einer der verfügbaren Adressierarten zu diesem Bezugsspeicher (d.h. Betriebsart 6 bis 15). Diese Betriebsarten
sind in Fig. 4 mit Sternen markiert. Der Indexiermodus wird mit Hilfe eines einzigen Bytes durchgeführt, welches
das Indexregister genau angibt, und dies kann dann mit einer weiteren Verlängerung des Operanden-Spezifizierers zusammengefaßt
werden, welcher von einen bis neun zusätzlichen Bytes aufweisen kann. In diesem Zusammenhang kann der Indexiermodus betrachtet
werden, um ein Basisregister zu schaffen, welches eine physikalische Versetzung plus das Indexregister enthält, das die
logische Versetzung in einem Feld enthält. Die durch die Verschiebeoperation geschaffene Normalisierung gleicht automatisch
die Datenwortgröße auf, so daß das Indexregister selbst eine logische Verschiebung eines Datenwortes ungeachtet der Größe
dieses Datenwortes darstellt.Auch die Art der veränderlichen
Länge der Operanden-Spezifizierer erhöht bzw. vergrößert den Indexiermodus, das ein Befehl nur den Zwischenraum für eine Indexierinformation
aufweist, wenn eine indexierte Adresse zu schaffen ist.
In Fig. 10A und 10B sind zwei verschiedene Unterprogramm-Aufrufbefehle
dargestellt. Der Aufrufbefehl in Fig. 10A ist ein
"CALLG"-Befehl und weist einen 1Byte-Operationskode "FA" auf,
auf den in dieser Figur ein 1 Byte-Operanden-Spezifizierer zum Festlegen einer Argumentliste, und ein 1Byte-Operanden-Spezifizierer
zum Festlegen einer Bestimmung, nämlich der ersten Stelle in dem aufzurufenden Unterprogramm, festzulegen. In Fig. 10B
ist ein "CALLS"-Aufrufbefehl mit einem Betriebskode "FB" dargestellt.
Der in Fig. 10A dargestellte CALLG-Befehl ruft ein Unterprogramm auf, wenn die Argumentenliste an verschiedenen
Stellen in dem Speicher gespeichert ist, während der CALLS-Befehl in Fig. 10B ein Unterprogramm aufruft, wenn das Aufrufunterprogramm
bereits die zu verwendende Argumentliste an einen Speicherstapel übertragen hat, der durch das R14-Mehrzweckregister
gekennzeichnet ist, das als Stapelhinweisregister arbeitet. Die Argumentliste enthält Eingabedaten und Werte, die von dem
Unterprogramm verwendet werden, und Ausgangsadressen für die mittels des Unterprogramms geschaffenen Ausgangswerte.
SO 2817/1028
In Fig. 1OC-1 bewertet beim Schritt Dl die zentrale Recheneinheit
10 den ersten Operanden-Spezifizierer und überträgt die
Argumentlisten-Adresse im Falle des in Fig. 10A dargestellten Befehls oder den Argumentzählstand im Fall des in Fig. 10B dargestellten
Befehls an das D-Register 85. Beim Schritt D2 werden der Inhalt des D-Registers 85 an das Q-Register 92 übertragen
und das Bestimmungsfeld in dem Bestimmungs-Operanden-Spezifizierer
wird bewertet. Die sich ergebende Ausgangsadresse für das Unterprogramm wird zu dem D-Register 85 und zu dem Sperrglied
67 für virtuelle Adressen befördert. Entsprechend einer Erscheinungsform dieses Aufrufbefehls enthält die erste Stelle
des Unterprogramms eine Unterprogramm-Maske/ die folgendermaßen interpretiert wird. Bitstellen 0 bis 11 entsprechen unmittelbar
Mehrzweckregistern RO bis R11. Jede Bitstelle in der Unterprogramm-Maske
kann in Abhängigkeit davon gesetzt oder gelöscht werden, ob der Inhalt des entsprechenden Mehrzweckregisters zu
erhalten ist oder nicht. Der Inhalt eines Mehrzweckregisters
ist offensichtlich zu erhalten, wenn das Unterprogramm dem Inhalt dieses Mehrzweckregisters ändert. Die übrigen Mehrzweckregister
R12 bis R15 werden entweder immer oder werden niemals
erhalten bzw. hergestellt. Insbesondere das Register R12 stellt
ein Argumenthinweisregister dar und wird immer erhalten. In ähnlicher Weise stellt das Register R13 ein Bildhinweisregister
dar, und das Register R15 stellt ein Programmzählerregister dar; auch sie sind immer zu erhalten. Andererseits stellt das
Register R14 das Stapelhinweisregister dar und ist niemals
sicherzustellen. Infolgedessen können die vier höchstwertigen Bitstellen in der Unterprogramm-Mase für diese Zwecke verwendet
werden.
In dem speziellen Ausführungsbeispiel sind die Bitstellen 12 und 13 immer 0, obwohl sie für andere Zwecke verwendet werden
könnten. Andererseits schaffen die Bits 14 und 15 die Anfangsbedingungen der ganzzahligen und dezimalen Überlauffehleranzeige
bei Eingabe in das Unterregister selbst.
In Fig. 10C-1 und beim Schritt D3 ist der Programmzähler 64 vorher weitergeschaltet worden, um dadurch den ersten Befehl
90G817/1028
zu identifizieren, der auf den Unterprogramm-Aufrufbefehl in
dem Abruf-Unterprogramm folgt. Als nächstes wird das Q-Register 92 gelöscht und die Unterprogramm-Maske wird von dem D-Register
85 zu einem T2-Register in dem C-Registerspeicher 97 befördert. Bitstellen 12 und 13 in der Unterprogramm-Maske werden gesprüft,
um festzulegen, wann sie einen Wert 0 haben. Wenn dies nicht der Fall ist, besteht eine Fehlerbedingung und es kommt zu entsprechenden
(nicht programmierten) Sprungbedingungen. Hierbei wird von dem Schritt D5 auf den Schritt D6 übergegangen, wobei
die Unterprogramm-Maske an das C-Sperrglied 98 übertragen wird. Beim Schritt D7 wird eine Anzahl Einsen in der Unterprogramm-Maske
gezählt, um die Anzahl von Mehrzweckregistern zu bilden,
die gespeichert werden müssen, um den Zustand des Abruf-Unterprogramms
zu bewahren. Der Schritt D8 stellt eine Verzweigung dar, bei welcher eine Operation bei dem Schritt übertragen wird,
der entweder in Fig. 10C-2A für den in Fig. 1OA dargestellten
Aufrufbefehl oder in Fig. 10C-2B für den in Fig. 10B dargestellten
Aufrufbefehl dargestellt ist.
Wenn der in Fig. 10A dargestellte CALLG-Befehl zu dekodieren
ist, muß als nächstes der ganze Raum in dem Speicherstapel festgestellt werden, der von dem Zustand des AbrufProgramms
belegt wird. Für diesen Befehl werden fünf zusätzliche Langworte erhalten. Infolgedessen wird beim Schritt D9 diese Zahl
zu der Anzahl Einsen in der Maske addiert, und die Summe wird dann in eine AnzahlBytes umgesetzt und dann dazu verwendet,
um zusammen mitdem Inhalt des Stapelhinweisregisters die letzte Stelle in dem Stapel festzulegen (Schritt D10). Wie vorher
aufgezeigt, arbeitet die zentrale Recheneinheit 10 als virtuell
adressiertes Gerät. Infolgedessen müssen die Schritte durchgeführt werden, um sicherzustellen, daß ausreichend Platz in
dem Speicherstapel vorhanden ist, der dem speziellen, durchzuführenden Programm zugeordnet ist, um alle Register, die erhalten
werden, anzupassen. Während desSchritts D11 wird der Inhalt
des Registers R14, des Stapelhinweisregisters an die A- und B-Sperrglieder
75 und 81 übertragen, und die zwei niedrigstwertigen Bits des Registers Ri4 werden an ein T4-Register in dem C-Registerspeicher
97 beim Schritt D12 übertragen.
909817/102S
~ 30 2346520
Beim Schritt D12 wird der Speicherzeiger ausgerichtet, in dem
die zwei niedrigstwertigen Bits in dem Register R14 durch Nullen
ersetzt werden, um dadurch die Adresse in das Register zu zwingen, um eine Langwortgrenze festzulegen. Wenn Übertragungen in
die und von den Speichereinheiten 11 sowie die Pufferspeichereinheit
an den Langwortgrenzen durchgeführt werden, stellt dieser Ausrichtvorgang sicher, daß jedes Register mit einer einzigen
Speicherübertragung erhalten werden kann, und verbessert die gesamte Leistungsfähigkeit des Befehls. Andererseits gibt
es eine Möglichkeit, zwei Übertragungen durchzuführen, um jedes
Register zu erhalten, wodurch jedoch die Zeit stark erhöht wird, die zum Durchführen des Aufrufbefehls und der anschließenden
Befehle in dem Unterprogramm erforderlich ist, die normalerweise ausgerichtet sind.
Nach einer Ausrichtung wird der ausgerichtete Inhalt des SP-Registers
schrittweise zurückgeschaltet, um nacheinander eine Folge von leeren Langwortstellen in dem Speicher zu kennzeichnen.
Beim Schritt Dl3 kann der Mikrosortierer 44 den Inhalt des Programmzählers
64 und dieser Mehrzweckregister, diein der Unterprogramm-Maske
genau festgelegt sind, an den Speicherstapel übertragen. Durch diesen Schritt wird die Stelle des AbrufProgramms,
an welchem der auf den Aufrufbefehl folgende Befehl zu finden ist, und der Mehrzweckregister bewahrt und erhalten, die bei dem
Unterprogramm benutzt werden. Nach der Beendigung des Schritts D13 ist der Zustand des AbrufUnterprogramms erhalten worden, so
daß die zentraleRecheneinheit auf die in Fig. 10C-3 dargestellten
Schritte übergeht.
In Fig. 10C-2B sind die Schritte dargestellt, wenn der in Fig.
1OB dargestellte CALLS-Befehl zu dekodieren ist. Bei den Schritte
D14 und D15 legt die zentrale Recheneinheit 10 wieder fest, ob
ausreichend Raum in dem zugeordneten Speicherstapel zum Speichern der Information vorhanden ist. Die zwei niedrigstwertigen Bits
des SP-Registers werden in ein T4-Register in dem C-Registerspeicher 97 beim Schritt D16 befördert. Beim Schritt D17 wird
der Argumentzählstand von dem T3-Register in dem C-Registerspeicher
97 zu dem Q-Register 92 befördert. Zusätzlich wird eine CALLG/
9008 1 7/Ί 078
CALLS-Fehleranzeige gesetzt. Diese Fehleranzeige wird anschließend
in dem Speicherstapel sichergestellt und wird später von
dem Rückkehrbefehl verwendet, um das Wiederauffinden von Information
aus dem Speicherstapel zu steuern. Infolgedessen können die CALLG- und CALLS-Befehle verwendet werden, um ein Unterprogramm
austauschbar abzurufen. Das SP-Register wird schrittweise verringert, um die nächste verfügbare Stelle zu kennzeichnen,
und der verringerte Inhalt wird dann in dem D-Register 85 gespeichert . Der Argumentzählstand in dem Q-Register 92 wird dann
in dem Speicherstäpel gespeichert, um dadurch die Argumentliste zu vervollständigen. Während des Schritts D18 wird der Inhalt
des D-Registers abgewandelt, so daß das Register R14 oder das Stapelhinweisregister auf eine Langwortgrenze für die nächste
verfügbare Stelle ausgerichtet ist. Beim Schritt D19 bewahrt der
Mikrosortierer 44 den Abrufprogrammzustand, indem er den Programmzähler
und die Mehrzweckregister erhält, die durch das Unterprogramm in dem Speicherstapel verwendet werden, wenn beim Schritt
D13 in Fig. 10C-2A mit der ausgerichteten Stelle in dem Speicherstapel
begonnen wird.
In Fig. 10C-3 geht der Mikrosortierer 44 zu dem Schritt D20 über, nachdem die Übertragungen beendet sind,die durch den
Schritt D13 in Fig. 10C-2A und durch den Schritt D19 in Fig.
10C-2B dargestellt sind. Insbesondere werden dann der Inhalt des Registers R13, das als das Bildhinweisregister arbeitet,
an die nächste verfügbare Stelle in dem Speicherstapel übertragen. Hierauf folgt der Inhalt des Registers R12, das das
Argumenthinweisregister darstellt. Beim Schritt Di2 werden die
Zustandsfehleranzeigen für das Abrufprogramm gelöscht. Als nächstes überträgt "die zentraleRecheneinheit 10 die Startadresse
für das Unterprogramm von dem T1-Register in dem C-Registerspeicher
97 an das Sperrglied 67 für virtuelle Adressen und an den Programmzähler 64 (Schritt D23). Dann beginnt die Befehlspuffersteuerung
61 den ersten Befehl in dem Unterprogramm an den Befehlspuffer 60 zu übertragen. Der Mikrosortierer 44 bildet
beim Schritt D24 ein Wort aus dem alten Prozessorzustandswort, der Unterporgramm-Maske, den Stapelausrichtbits und der CALLS/
CALLG-Fehleranzeige und hält dies Wort in dem Speicherstapel
§03817/1028
284652Ö
Beim Schritt D25 übertragt der Mikrosortierer 44 den Inhalt des
Stapelhinweisregisters an das Register R13 als dem neuen Bildhinweisregister.
Als nächstes wird dann das T-Bit gesetzt, das dem T-Bit in dem Abrufprogramm beim Schritt D26 entspricht, und
beim Schritt D 27 setzt der Mikrosortierer 44 die Dezimal- und Ganzzahlüberlauf-Fehleranzeigen entsprechend den zwei höchstwertigen
Bits in der Unterprogramm-Maske; andere Fehleranzeigen, wie beispielsweise eine gleitende Unterlauffehleranzeige, kann
ebenfalls gesteuert werden.
Beim Schritt D28 wird die Information an das Register R12 als
dem neuen Argumenthinweisregister übertragen. Wenn der Befehl der in Fig. 1OA dargestellte CALLG-Befehl ist, enthält diese
Information die Adresse der ersten Stelle in der Argumentliste, welche ihrerseits den Argumentzählerstand enthält. Wenn der Befehl
der CALLS-Befehl in Fig. 10B ist, enthält diese Information
den Wert des Stapelzeigers, nachdem der Argumentzähloperand in den Speicherstapel befördert ist. Auf jeden Fall ist die
nächste Operation beim Schritt D28 zu speichern, ein Nullwert für eine Zustandverarbeitungsadresse ist in der nächsten verfügbaren
Stelle des Speicherstapels gespeichert. Hierdurch wird eine Stelle im Speicherstapel für eine nachfolgende Zustandsverarbeitungsadresse
zurückbehalten und auch angezeigt, daß anfangs keine Zustandsverarbeitungseinrichtung vorhanden
ist.
Eine Zustandsverarbeitungseinrichtung ist ein zweites Unterprogramm,
welches abgerufen werden kann, wenn irgendein ungewöhnlicher Zustand während der Durchführung des ersten Unterprogramms
auftritt. Insbesondere wird ein Zustandsverarbeitungs-Unterprogramm verwendet, um das Datenverarbeitungssystem im
Falle irgendeines Fehlers in einen bekannten Zustand zurückzubringen. Wenn beispielsweise einUnterprogramm versucht hat,
zu einer nicht existierenden Datei Zugriff zu erlangen, könnte ein Zustandsverarbeitungsunterprogramm abgerufen werden. In
einem solchen Anwendungsfall würde das Unterprogramm die Ausgangsadresse für das Zustandsverarbeitungs-Unterprogramm an
"909817/1028
der zurückgehaltenen Stelle in dem Speicherstapel speichern.
Nach dem Schritt D28 kann die zentrale Recheneinheit beginnen, einen ersten Befehl in dem Unterprogramm zu verarbeiten, welches
beim Schritt D22 die Befehlspuffersteuerung 61 aufzufinden begann. Die zwei Unterprogramm-Abrufbefehle sind sehr leistungsfähig.
Wenn einer der Abrufbefehle beendet worden ist, ist alle Information,
die für eine übertragung an ein und von einem Unterprogramm erforderlich ist, entsprechend bewahrt worden. Insbesondere
enthält der Speicherstapel den Abrufprogrammzähler und weitere Informationen, die den Zustand des AbrufProgramms erhält. Die
Argumente können ohne weiteres mittels des Argumentenhinweises in dem Register R12 wieder aufgefunden werden, und die verschiedenen
Zustandsfehleranzeigen werden gesetzt, so daß die Umgebung für das Unterprogramm ebenfalls geschaffen ist.
Der letzte Befehl in dem Unterprogramm ist ein Rückkehrbefehl,
welcher einen einzigen Operationskode aufweist; er hat keine Operanden-Spezifizierer. Entsprechend diesem Befehl wird der
Inhalt des laufenden Bildhinweises in dem Register R13 abgeändert
und zurück an das Register R14 übertragen, um den Boden des Plattenstapels anzuzeigen, welcher durch den vorherigen
Abrufbefehl geschaffen wurden und damit der Mikrosörtierer 44 unmittelbar zum Anfang der wichtigen Teile des Stapels laufen
kann.
Der Inhalt der nächsten Stelle in der Speicherstelle weist (1) den Prozessorzustand für das Abrufprogramm, (2) die Unterprogramm-Maske,
(3) die Anzeige, ob ein Unterprogramm durch den Befehl in Fig. 1OA oder 10B abgerufen wurde, und (4) den während der
Stapelausrichtung gespeicherten Zweibit-Wert auf. Die Unterprogramm-Maske wird geprüft, um zu bestimmen, ob Bitstellen 0 bis 11
null sind. Wenn dies der Fall ist, sind keine Register zum erneuten Speichern erforderlich, so daß es möglich ist, die erhaltene
Unterprogramm-Maske zu isolieren und die zwei höherwertigen Bits in der erhaltenen Unterprogramm-Maske zu prüfen,
um dadurch die Dezimal- und Ganzzahl-überlauffehler-Anzeigen
wieder herzustellen. Wenn die Bits 0 bis 11 der Maske irgend-
903317/1028
welche Einsen enthalten, dann müssen diese Register wieder aufgefunden
werden. Als nächstes wird der Stapelzeiger entsprechend den behaltenen Stapelausrichtsbits genau ausgerichtet. Die zentrale
Recheneinheit prüft das Bit, welches den Abrufbefehl kennzeichnet.
Wenn der Befehl in Fig. 1OA abgerufen worden ist, ist die Rückkehr beendet, so daß der Mikrosortierer 44 beginnt, den
nächsten Befehl in dem Abrufprogramm zu verarbeiten. Andererseits ruft er den Argumentzählerstand von dem Speicherstapel ab,
schaltet den Zählerstand um eins weiter, setzt diesen Zählerstand in eine Anzahl Bytes um, addiert die Bytezahl zu dem Inhalt des
Speicherhinweisregisters und speichert diese Summe in dem Sperrglied 67 für virtuelle Adressen. Der wiederaufgefundene Programmzähler
wird dann dazu verwendet, um die Befehlspuffersteuerung 61 freizugeben, um den nächsten Befehl aus dem Speicher wieder
aufzufinden, welcher der Befehl ist, der auf den Abrufbefehl in dem Abrufprogramm folgt, um dadurch die Rückkehr von dem Abrufbefehl
in Fig. 10B zu beenden.
Es ist somit ein Datenverarbeitungssystem beschrieben, das eine
zentrale Recheneinheit aufweist, die verschiedene Arten von Befehlen
dekodiert, die eine vorgegebene Länge haben. Bestimmte dieser Befehle enthalten einen oder mehrere Operanden-Spezifizierer
und jeder Operanden-Spezifizierer legt die Stelle eines Operanden fest. Gemäß der Erfindung spricht die zentrale Recheneinheit
auf Unterprogramm-Abrufbefehle an, welche automatisch
viele der Funktionen durchführen, die durch ausdrückliche Befehle eingegeben werden müssen, die entweder in dem Abrufprogramm
oder in dem Unterprogramm eingeschrieben sind. Wie ausgeführt, spricht die zentrale Recheneinheit auf jeden Befehl
an, um den Zustand der zentralen Recheneinheit zu erhalten, während dieser das Abrufprogramm verarbeitet, und um die Umgebung
für das Unterprogramm zu schaffen. Alle diese Operationen vereinfachen die Aufgabe eines Porgrammierers und vermindern die
Anzahl von Befehlsstellen, welche irgendeinem Abrufprogramm
oder Unterprogramm zugeordnet werden müssen.
Ende der Beschreibung
803817/1028
Claims (1)
- DIPL.-PHYS. F. ENDLICH oermering 25.10.1978 Ki/KtzPATENTANWALTPHONE " MÜNCHEN 84 36 88TELEGRAMMADRESSE: PATENDLICH MÜNCHEN CABLE ADDRESS : DIPL.-PHYS. F. ENDLICH POSTFACH, D - BO34 GERMERINQTELEX: B2 17SO PATEAnwaltsakte D-4545Anmelderin: Digital Equipment Corporation, Maynard; MA/USAPatentanspruchZentrale Recheneinheit für ein Datenverarbeitungssystem, das einen Speicher zum Speichern von Befehlen und Daten aufweist, gekennzeichnet durch einen Programmzähler zum Identifizieren der Ausgangsstelle eines Befehls in dem Speicher; durch eine Befehlspuffereinrichtung zum Aufnehmen einer Information von einer vorbestimmten Anzahl Stellen in dem Speicher, die an der durch den Programmzähler genau festgelegten Stelle beginnen; durch eine Operationskode-Dekodiereinrichtung, die mit dem Befehlspuffer verbunden ist, um einen ersten Teil der Information in dem Befehlspuffer als einen Operationskode zu dekodieren, und durch eine Operanden-Spezifizierer-Dekodiereinrichtung zum Dekodieren aufeinanderfolgender Teile der auf den Operationskode folgenden Information entsprechend der Operationskode-Dekodiereinrichtung.909817/1023ORIGINAL INSPECTED
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US84505577A | 1977-10-25 | 1977-10-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2846520A1 true DE2846520A1 (de) | 1979-04-26 |
DE2846520C2 DE2846520C2 (de) | 1991-10-24 |
Family
ID=25294286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782846520 Granted DE2846520A1 (de) | 1977-10-25 | 1978-10-25 | Zentrale recheneinheit fuer ein datenverarbeitungssystem |
Country Status (9)
Country | Link |
---|---|
JP (1) | JPS5931733B2 (de) |
AU (1) | AU518656B2 (de) |
BR (1) | BR7807060A (de) |
CA (1) | CA1114515A (de) |
DE (1) | DE2846520A1 (de) |
ES (1) | ES474427A1 (de) |
FR (1) | FR2407519B1 (de) |
GB (1) | GB2007887B (de) |
IN (1) | IN150275B (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4415969A (en) * | 1980-02-07 | 1983-11-15 | Intel Corporation | Macroinstruction translator unit for use in a microprocessor |
US4491908A (en) * | 1981-12-01 | 1985-01-01 | Honeywell Information Systems Inc. | Microprogrammed control of extended integer and commercial instruction processor instructions through use of a data type field in a central processor unit |
US4586130A (en) * | 1983-10-03 | 1986-04-29 | Digital Equipment Corporation | Central processing unit for a digital computer |
US5761491A (en) * | 1996-04-15 | 1998-06-02 | Motorola Inc. | Data processing system and method for storing and restoring a stack pointer |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3614741A (en) * | 1970-03-23 | 1971-10-19 | Digital Equipment Corp | Data processing system with instruction addresses identifying one of a plurality of registers including the program counter |
US3614740A (en) * | 1970-03-23 | 1971-10-19 | Digital Equipment Corp | Data processing system with circuits for transferring between operating routines, interruption routines and subroutines |
US3710324A (en) * | 1970-04-01 | 1973-01-09 | Digital Equipment Corp | Data processing system |
DE2419837B2 (de) * | 1974-04-24 | 1976-12-02 | Nixdorf Computer Ag, 4790 Paderborn | Schaltungsanordnung zur adressierung eines mikroprogramms in datenverarbeitungseinrichtungen und verfahren zur durchfuehrung von sprungbefehlen |
US3999163A (en) * | 1974-01-10 | 1976-12-21 | Digital Equipment Corporation | Secondary storage facility for data processing systems |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3573851A (en) * | 1968-07-11 | 1971-04-06 | Texas Instruments Inc | Memory buffer for vector streaming |
US3577189A (en) * | 1969-01-15 | 1971-05-04 | Ibm | Apparatus and method in a digital computer for allowing improved program branching with branch anticipation reduction of the number of branches, and reduction of branch delays |
JPS5145946A (ja) * | 1974-10-17 | 1976-04-19 | Fujitsu Ltd | Deetashorishisutemu |
JPS5282149A (en) * | 1975-12-29 | 1977-07-09 | Fujitsu Ltd | Instruction address control system |
-
1978
- 1978-10-23 ES ES474427A patent/ES474427A1/es not_active Expired
- 1978-10-23 IN IN775/DEL/78A patent/IN150275B/en unknown
- 1978-10-24 BR BR7807060A patent/BR7807060A/pt unknown
- 1978-10-25 CA CA314,183A patent/CA1114515A/en not_active Expired
- 1978-10-25 JP JP53132099A patent/JPS5931733B2/ja not_active Expired
- 1978-10-25 FR FR7830344A patent/FR2407519B1/fr not_active Expired
- 1978-10-25 GB GB7841837A patent/GB2007887B/en not_active Expired
- 1978-10-25 AU AU41045/78A patent/AU518656B2/en not_active Expired
- 1978-10-25 DE DE19782846520 patent/DE2846520A1/de active Granted
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3614741A (en) * | 1970-03-23 | 1971-10-19 | Digital Equipment Corp | Data processing system with instruction addresses identifying one of a plurality of registers including the program counter |
US3614740A (en) * | 1970-03-23 | 1971-10-19 | Digital Equipment Corp | Data processing system with circuits for transferring between operating routines, interruption routines and subroutines |
US3710324A (en) * | 1970-04-01 | 1973-01-09 | Digital Equipment Corp | Data processing system |
US3999163A (en) * | 1974-01-10 | 1976-12-21 | Digital Equipment Corporation | Secondary storage facility for data processing systems |
DE2419837B2 (de) * | 1974-04-24 | 1976-12-02 | Nixdorf Computer Ag, 4790 Paderborn | Schaltungsanordnung zur adressierung eines mikroprogramms in datenverarbeitungseinrichtungen und verfahren zur durchfuehrung von sprungbefehlen |
Non-Patent Citations (2)
Title |
---|
US-B.: A. Tanenbaum, Structured Computer Organization, Prentice Hall 1976, S.18-21 u. 70-88 * |
US-B.: H. Katzenau, Computer Systems Organization and Programming, Science Research Ass., 1976, S.37-42 u. 131-135 * |
Also Published As
Publication number | Publication date |
---|---|
JPS5484943A (en) | 1979-07-06 |
DE2846520C2 (de) | 1991-10-24 |
JPS5931733B2 (ja) | 1984-08-03 |
IN150275B (de) | 1982-08-28 |
BR7807060A (pt) | 1979-07-17 |
AU518656B2 (en) | 1981-10-15 |
AU4104578A (en) | 1980-05-01 |
GB2007887B (en) | 1982-07-28 |
ES474427A1 (es) | 1979-04-16 |
FR2407519A1 (fr) | 1979-05-25 |
CA1114515A (en) | 1981-12-15 |
FR2407519B1 (fr) | 1987-08-28 |
GB2007887A (en) | 1979-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2846495C2 (de) | Zentraleinheit | |
DE69730276T2 (de) | Vorrichtung und Verfahren zur Erleichterung der Vermeidung von exzeptionellen bestimmten Zuständen während des Ablaufs eines Programmes | |
DE2521289C2 (de) | Datenverarbeitungsanordnung mit Datenfeld-Hilfsprozessor | |
DE3424962C2 (de) | ||
DE2424931C2 (de) | Mikroprogrammierbare Datenverarbeitungsanlage | |
DE2317870C2 (de) | Schaltungsanordnung zur Steuerung der Datenübertragung zwischen dem Hauptspeicher und mindestens einem E/A-Gerät in einer digitalen Datenverarbeitungsanlage | |
DE1931966C3 (de) | Datenverarbeitungsanlage mit Assoziativspeichern | |
DE1524102C3 (de) | Elektronische, aus Baueinheiten aufgebaute Datenverarbeitungsmaschine | |
DE2316296C2 (de) | Mikroprogrammierbarer Prozessor | |
DE2500006A1 (de) | Wirtsdatenverarbeitungssystem und verfahren zur emulation von eingabe/ausgabe- befehlen | |
DE1499200B2 (de) | Datenverarbeitungsanlage mit vorranggesteuerter programm unterbrechung | |
DE2719295A1 (de) | Programmsteuerung | |
DE2714805A1 (de) | Datenverarbeitungssystem | |
DE1549523B2 (de) | Datenverarbeitungsanlage | |
DE2630323B2 (de) | Datenspeichereinrichtung mit einem Hauptspeicher, einem Hilfsspeicher und einer Vorausschaulogik | |
DE3119741A1 (de) | Datenverarbeitungseinheit | |
DE2847934A1 (de) | Datenverarbeitungseinrichtung mit einem mikrobefehlsspeicher | |
DE2424810A1 (de) | Datenverarbeitungsanlage, insbesondere kleine mikroprogramm-datenverarbeitungsanlage mit mehrsilbenmikrobefehlen | |
DE2611892A1 (de) | Mikroprogramm-steuersystem | |
DE3043653A1 (de) | Datenverarbeitungsanlage | |
DE2000340A1 (de) | Verfahren und Vorrichtung zum Suchen verdichteter gespeicherter Informationen | |
DE1935944B2 (de) | Steuereinrichtung in einer elektronischen Datenverarbeitungsanlage | |
DE2458286A1 (de) | Datenverarbeitungssystem zum verschieben von datenfeldern mit verschiedenen strukturen | |
DE2336676C3 (de) | Einrichtung zur Modifizierung von Mikroprogrammbefehlen | |
DE2702722C2 (de) | Einrichtung zur Verarbeitung nicht direkt ausführbarer Instruktionen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: G06F 9/34 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |