DE2558206B2 - Verfahren und einrichtung zum chiffrieren und autorisierten dechiffrieren von informationsbloecken - Google Patents
Verfahren und einrichtung zum chiffrieren und autorisierten dechiffrieren von informationsbloeckenInfo
- Publication number
- DE2558206B2 DE2558206B2 DE19752558206 DE2558206A DE2558206B2 DE 2558206 B2 DE2558206 B2 DE 2558206B2 DE 19752558206 DE19752558206 DE 19752558206 DE 2558206 A DE2558206 A DE 2558206A DE 2558206 B2 DE2558206 B2 DE 2558206B2
- Authority
- DE
- Germany
- Prior art keywords
- bits
- memory
- encryption key
- information
- iteration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/24—Key scheduling, i.e. generating round keys or sub-keys for block encryption
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Storage Device Security (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren und auf eine Einrichtung zum Chiffrieren und zum autorisierten
Dechiffrieren von Informationsblöcken unter Steuerung eines vorgegebenen Satzes von Chiffrierschlüsselbits.
Elektronische Datenverarbeitungsanlagen werden in erheblichem Maße als Dienstleistungssysteme verwendet,
die mehreren am Ort der Datenverarbeitungsanlage oder an entfernten Orten befindlichen Benutzern
gemeinsam zur Verfugung stehen. Bei solchen Systemen gewinnt das Problem der Diskretion und Sicherung der
Daten gegen unbefugten Zugriff erhebliche Bedeutung.
Es ist bekannt, zum Zwecke der Datensicherung Einrichtungen zur Chiffrierung der Daten an solchen
Stellen des Systems vorzusehen, die gegen unbefugten Zutritt besonders exponiert sind.
Bekannte Einrichtungen dieser Art beruhen auf dem
AO Substitutionsverfahren, wonach die Elemente eines
Informationsblocks gemäß einem vorgegebenen Chiffrierschlüssel durch andere Informationselemente ersetzt
werden. Die Dechiffrierung erfolgt unter Benutzung des gleichen Schlüssels in umgekehrter Weise.
Dieses auch als nichtlineare Transformierung bezeichnete Verfahren ist unter anderem in dem Artikel
»Cryptographiy and Computer Privacy« von Horst F e i s t e I in der Zeitschrift »Scientific American« vom
Mai 1973, Volume 228, Nr. 5, Seiten 15 bis 23, beschrieben. Andere bekannte Einrichtungen führen
eine Chiffrierung durch Permutation der Informationselemente durch. Hierzu werden beispielsweise die Bits
eines Informationsblocks nach einem vorgegebenen Schema untereinander vertauscht. Man nennt diese
Methode auch lineare Transformierung (vgl. F e i s t e 1 a.a.O.). Es sind ferner Einrichtungen bekannt, bei denen
d:e nichtlineare und die lineare Transformierung
kombiniert angewandt werden, indem Substitutionsschaltungen und Permutationsschaltungen in Serie
<h> angeordnet sind. Einen Informationsblock, der mit Hilfe
einer solchen Einrichtung chiffriert worden ist, nennt man wegen der multiplikativen Wirkung der beiden
Transformierungsoperationen Produkt-Blockchiffre (vgl. F e i s t e 1 a.a.O.). Es ist theoretisch möglich, eine
('^ Vielzahl derartiger Kombinationsstufen vorzusehen.
Der Schaltungsaufwand steigt jedoch mit Zunahme der Kombinationsstufen in erheblichem Maße an.
Eine andere bekannte Schaltung dieser Art (DT-OS
Eine andere bekannte Schaltung dieser Art (DT-OS
22 31 849) sieht vor, daß die Bits des Informationsblocks zunächst nichtlinear transformiert werden und das
Ergebnis einer linearen Transformierung zugeführt wird. Das sich hieraus ergebende Resultat und das
Schlüsselwort sind daraufhin Gegenstand einer Modulo-2-Addition, mit deren Ergebnis anschließend eine
weitere Modulo-2-Addition mit dem ursprünglichen, zur
Chiffrierung vorgesehenen Informationsblock vorgenommen wird. Diese Operationsschritte werden nach
einer Stellenverschiebung des Chiffrierschlüssels mit dem bis dahin gebildeten Resultat wiederholt Dieser
Vorgang wird fortgesetzt, bis ein vollständiger Verschiebezyklus des Chiffrierschlüssels ausgeführt worden
ist Das zu diesem Zeitpunkt vorliegende Resultat stellt die vollständig chiffrierte Version des ursprünglichen
Datenblocks dar.
Bei einer anderen bekannten Chiffrierschaltung (DT-OS 22 52 670) sind zwei in Serie geschaltete Sätze
von Schieberegistern vorgesehen, die eine Ausgangs-Eingangs-Rückkopplung
aufweisen und von denen der erste als Eingangsregistersatz für zu chiffrierende Informationsblöcke und der andere als Mischregistersatz
dient Der im Eingangsregistersatz stehende Informationsblock ist zusammen mit einem Chiffrierschlüssel
Gegenstand einer nichtlinearen Transformierung, deren Ergebnis gemeinsam mit den Bits des
Chiffrierschlüssels mit den Datenbits in den Mischregistern logisch verknüpft wird. Bei dieser Einrichtung
verläuft die Chiffrierung in hohem Grade serial, was ihre
Leistungsfähigkeit vermindert
Aufgabe der Erfindung ist es, ein Chiffrier-Dechiffrier-Verfahren
anzugeben, das eine erhöhte Sicherheit gegen unbefugte Dechiffrierung sowie bei erträglichem
Schaltungsaufwand eine hochgradig parallele und damit schnelle Arbeitsweise gestattet Aufgabe der Erfindung
ist es auch, eine vorteilhafte Einrichtung zur Ausführung dieses Verfahrens anzugeben.
Die Merkmale des erfindungsgemäßen Verfahrens sind im Anspruch 1 und die der erfindungsgemäßen
Einrichtung im Anspruch 9 angegeben. Verschiedene vorteilhafte Ausgestaltungen und Weiterbildungen der
Erfindung sind aus den Unteransprüchen zu ersehen. Nachfolgend ist ein Ausführungsbeispiel der Erfindung
anhand von Zeichnungen dargestellt Es zeigt
F i g. 1 ein vereinfachtes Blockschaltbild eines Daten-Verarbeitungssystems
mit Markierung derjenigen Stellen, wo eine Chiffrier-Dechiffrier-Einrichtung gemäß
der Erfindung vorteilhaft angewendet werden kann,
F i g. 2 ein Blockdiagramm der Chiffrier-Dechiffrier-Einrichtung
gemäß der Erfindung,
F i g. 3 die Zusammengehörigkeit der F i g. 3a bis 3j, Fig.3a bis 3j ein detailliertes Blockdiagramm der
Einrichtung von F i g. 2,
Fig.4 ein Schaltbild einer Verriegelungsschaltung,
wie sie in der Einrichtung von F i g. 3a bis 3j verwendbar 5 ist,
Fig.5 ein Impuls/Zeit-Diagramm zur Erläuterung
der Arbeitsweise der Schaltung von F i g. 4,
F i g. 6 ein detailliertes Blockschaltbild einer Substitutionsschaltung,
wie sie in der Einrichtung von F i g. 3a bis 3j verwendbar ist,
F i g. 7 die Zusammengehörigkeit der F i g. 7a und 7b,
Fig.7a und 7b ein Impulszeitdiagramm zur Erläuterung
der Wirkungsweise der Einrichtung von Fig.3a
bis 3j und
F i g. 8 ein Ablaufdiagramm zur allgemeinen Erläuterung der Operation der dargestellten Einrichtung.
Innerhalb eines Datenverarbeitungsnetzwerkes gibt es verschiedene Bereiche, die der Gefahr eines
unbefugten Zugriffs zu Daten oder Datenträgern sowie der unbefugten Änderung von Daten unterliegen.
Dieses Problem tritt in erhöhtem Maße auf, wenn Daten zwischen einer Verarbeitungseinheit und einer entfernten
Steuereinheit oder einem entfernten Terminal zu übertragen sind oder wenn sich zwischen einer
Verarbeitungseinheit und den an diese angeschlossenen Terminals oder Eingabe-Ausgabe-Einheiten sehr lange
Übertragungsleitungen befinden. Das Problem tritt ferner an den Stellen des Systems auf, wo sich
entfernbare Datenspeichermedien befinden. Um in diesen Bereichen eine ausreichende Datensicherheit
und Diskretion zu erreichen, werden Chiffriereinrichtungen an strategisch wichtigen Plätzen des Netzwerkes
angeordnet An der Sendestation werden die unverschlüsselten Daten chiffriert und in dieser Form zur
Empfangsstation übertragen, wo sie vor ihrer Verwendung einer Dechiffrieroperation zugeführt werden. Die
F i g. 1 zeigt ein System der vorausgehend beschriebenen Art mit einer Anzahl von Chiffriereinrichtungen in
den verschiedenen Netzwerk-Verbindungen.
Eine Chiffriereinrichtung der dort verwendbaren Art ist in Form eines Blockschaltbildes in F i g. 2 dargestellt.
Diese Einrichtung eignet sich zur Chiffrierung oder Dechiffrierung von jeweils 64 Bits umfassenden
Informationsblöcken, die sich aus 8 Bytes mit je 8 Bits zusammensetzen. Die Bytes eines jeden Blocks werden
nacheinander über eine Eingangssammelleitung der Chiffriereinrichtung zugeführt, so daß 8 Zyklen zur
vollständigen Übertragung des Informationsblocks benötigt werden. Jedes von der Chiffriereinrichtung
empfangene Byte ist Gegenstand einer anfänglichen linearen Permutation, die durch gewöhnliche Leitungsüberkreuzung
in einer Permutationsschaltung 50 ausgeführt wird. Jedes permutierte Byte wird in zwei Hälften
unterteilt, von denen die eine die geradzahligen Bitstellen 0, 2, 4 und 6 enthält und einem oberen
Eingangspuffer (UIB) 100 zugeführt wird und die andere Hälfte die ungeraden Bitstellen 1,3,5 und 7 enthält und
einem niederen Eingangspuffer (LIB) 150 zugeführt wird. Jeder der Puffer 100 und 150 führt eine
Serien/Parallel-Umsetzung durch, so daß nach dem Empfang der 8 Bytes eines jeden Informationsblockes
die Puffer 100 und 150 zwei Hälften zu je 32 Bits des Informationsblockes in Paralleldarstellung an ein oberes
Datenregister (UDR) 200 und an ein niederes Datenregister (LDR)250 liefern.
Zur gleichen Zeit, wenn der Nachrichtenblock von der Einrichtung gemäß Fig.2 empfangen und in den
Puffern 100 und 150 gespeichert worden ist, wird der Chiffrierungsschlüssel von einem 64 Bitstellen umfassenden
externen Register 299 empfangen, der aus 8 Bytes besteht, von denen jedes 7 Datenbits und 1
Paritätsbit enthält, das als extern benutztes Prüfbit dient Die Bytes des Chiffrierschlüssels werden unter Weglassung
des jeweils 8-ten Bits (Paritätsbit) nacheinander über eine Chiffrierschlüssel-Eingangssammelleitung zugeführt,
so daß 8 Zyklen zum Empfang des vollständigen Schlüssels notwendig sind. Jedes empfangene Byte wird
einer anfänglichen Permutation in der Schaltung 300 unterzogen, wonach das permutierte Byte in zwei
Hälften unterteilt wird Die ersten 4 Bits eines jeden aus 7 Bits bestehenden Byte werden einem oberen
Schlüsselregister (UKR) 350 zugeführt, und die verbleibenden
3 Bits werden einem niederen Schlüsselregister (LKR) 400 zugeführt Die Register 3S0 und 400
enthalten jeweils 28 Bitstellen. Sie besitzen außerdem
eine Verbindung von der letzten Bitstelle des Registers 350 zur 25sten Bitstelle des Registers 400. Die Register
350 und 400 führen eine Serien/Parallel-Umsetzung
durch. Während des serialen Empfangs der 8 Bytes zu je 7 Bits, die als 7 Gruppen von je 8 Bits behandelt werden,
werden 3 dieser 7 Gruppen zu den Stufen 0,8 und 16 des
Registers 350 geleitet, und 3 weitere der 7 Gruppen werden zu den Stufen O, 8 und 16 des Registers 400
geleitet. Diese von den Registern 350 und 400 empfangenen Bitgruppen werden zu je 3 parallelen
Gruppen von 8 Bits umgesetzt, die als zwei parallele Gruppen von 24 Bits ausgehend von den Registern 350
und 400 weiterbehandelt werden. Die verbleibende 7. Gruppe von 8 Bits wird serial von der Stufe 24 des
Registers 350 empfangen. Die Verbindung der letzten Stufe des Registers 350 zur Stufe 24 des Registers 400
gestattet den ersten vier Bits dieser letzten Gruppe einen Übergang zum Register 4100, so daß während des
Empfangs dieser letzten Gruppe die ersten vier Bits in eine parallele Teilgruppe von vier Bits in den letzten
vier Stufen des Registers 400 umgesetzt werden und die zweiten vier Bits in eine parallele Teilgruppe von vier
Bits in den letzten vier Stufen des Registers 350 umgesetzt werden. Die Register 350 und 400 enthalten
nun den Chiffrierschlüssel in Form von zwei parallelen Gruppen zu je 28 Bits.
Zu diesem Zeitpunkt befindet sich die erste und die zweite Hälfte des Informationsblockes in den Registern
200 und 250, und der Chiffrierschlüssel ist in den Registern 350 und 400 enthalten. Wenn die letztgenannten
Register einmal geladen sind, wird die Verbindung zwischen ihnen nicht länger benutzt; die Register 350
und 400 arbeiten dann als unabhängige 28-Bit-Schieberegister. Während der Chiffrieroperation wird eine
Serie von 16 Iterationen, wobei zuvor der Chiffrierschlüssel in den Registern 350 und 400 um eine Bitstelle
verschoben wird, ausgeführt. Während der einzelnen Interationsoperationen mit Ausnahme der ersten wird
der Chiffrierschlüssel in den Registern 350 und 400 ebenfalls jeweils um eine oder um zwei Bitpositionen
verschoben. Hierdurch wird eine Ausrichtung der Bus des Chiffrierschlüssels erreicht, da der Inhalt von jedem
Register genau 28 Positionen verschoben wird gemäß einem vorbestimmten Stellenverschiebeplan.
Während der ersten Iteration der Chiffrieroperation wird die erste Hälfte des Informationsblocks, die im
Register 200 enthalten ist und aus 8 Segmenten zu je vier Datenbits besteht, auf 48 Bitpositionen ausgedehnt,
die in acht Segmente zu je sechs Datenbits unterteilt sind. Diese Expansion wird durch Verdoppelung der
Endbits von jedem der acht 4-Bit-Segmente erreicht Der expandierte 48-Datenbit-Bereich wird daraufhin
parallel acht Modulo-2-Addierern 500 bis 514 zugeführt
Jeder dieser Addierer besteht aus sechs Exklusiv-Oder-Schaltungen.
Zur gleichen Zeil, wird ein ausgewählter Satz von 48 vorausbestimmten Bits der 56 Bits des
Chiffrierschlüssels, von denen 24 aus dem Register 350 und 24 aus dem Register 400 ausgewählt worden sind,
linear permutiert Dies geschieht in einer Permutationsschaltung
450, deren Ausgangssignale von acht Segmenten zu je sechs Bits parallel an dlie zweiten Eingänge der
Exklusiv-Oder-Schaltungen in den Modulo-2-Addierern
500 bis 514 weitergeleitet werden. Die Addierer 500 bis
514 verknüpfen somit die expandierten Datenbits, die sich aus 48 Bits zu acht Segmenten mit je sechs Bits pro
Segment darstellen, parallel mit den permutierten Bits des Chiffrierschlüssels, die sich ebenfalls als 48 Bits zu
acht Segmenten mit je sechs Bits pro Segment darstellten. Die sich aus dieser Verknüpfungsoperation
ergebenden acht Segmente zu je sechs Bits bilden die eigentlichen Argumente für acht Schaltungen 550 bis
564, die eine nichtaffine Substitutionsfunktion ausführen und die nachfolgend auch als S-Schaltungen bezeichnet
werden. Jede dieser Schaltungen führt eine nichtlineare Transformierungsfunktion durch. Die diesen Schaltungen
zugeführten Endbits, die sich aus der Modulo-2-Addition eines duplizierten Endbits des vorausgehenden
ίο 6-Bit-Datensegments und einem permutierten Chiffrierschlüssel-Bit
ergeben sowie aus der Modulo-2-Addition • eines duplizierten Endbits des nachfolgenden 6-Bit-Datensegments
und einem unterschiedlich permutierten Chiffrierschlüssel-Bit ergeben, werden decodiert zur
Auswahl einer von vier Funktionstabellen, von denen jede 16 Einträge enthält. Zur Speicherung dieser
Funktionstabellen weist jede der Schaltungen 550 bis 564 einen Festwertspeicher auf, der für jeden Eintrag
vier Bitstellen enthält. Durch Decodierung der restlichen vier Bits der 6-Bit-Segmente die den Schaltungen
550 bis 564 zugeführt werden, wird einer der 16 Anträge in der ausgewählten Funktionstabelle adressiert Die
S-Schaltungen 515 bis 564 unterscheiden sich voneinander, indem sie acht unterschiedliche Transformierungsfunktionen
ausführen, wodurch acht Segmente zu je vier Bits erzeugt werden, die einen Substitutionssatz von 32
Bits bilden, der daraufhin in einer Permutationsschaltung 600 einer linearen Transformierung unterzogen
wird in Form einer beliebigen aber festen Permutation.
Die Kombination der nichtlinearen und der linearen Transformation ergibt eine aus 32 Bits bestehende
Ergebnis-Blockchiffre der ersten Hälfte des zu chiffrierenden Informationsblocks, die Modulo-2-Addierern
650 bis 664 zugeführt wird. Die 32 Datenbits der zweiten Hälfte des Informationsblocks werden aus dem Register
250 ebenfalls den Modulo-2-Addierern 650 bis 664 zugeführt und durch diese Schaltungen entsprechend
der Ergebnis-Blockchiffre modifiziert. Das Ergebnis dieser Operation ist eine modifizierte zweite Hälfte des
Informationsblockes, die aus acht Gruppen zu je vier Bits besteht. Dieser modifizierte Teil des Informationsblockes wird dazu benutzt die erste Hälfte des
ursprünglichen Informationsblockes im Register 200 zu ersetzen. Diese Hälfte wird jedoch zuvor dem Register
250 zugeführt und ersetzt dort die zweite Hälfte des Informationsblockes. Während der nächsten Iteration
der Chiffrierungsoperationen wird der Chiffrierschlüssel, der sich zu dieser Zeit in den Registern 350 und 4OC
befindet, entsprechend einem vorgegebenen Stellenverschiebeplan verschoben, um einen neu permutierter
Satz von Chiffrierschlüssel-Bits zu erhalten. Die zu
dieser Zeit im Register 200 gespeicherte modifizierte zweite Hälfte des Informationsblockes wird nun mit den
neuen Chiffrierschlüssel-Bits der oben erläuterter Chiffrieroperation unterzogen. Das Resultat diesei
Operation wird wiederum den Modulo-2-Addierern 65C bis 654 zugeführt, um die erste Hälfte des Informationsblockes, die zu dieser Zeit im Register 250 gespeichert
ist, zu modifizieren. Das Ergebnis der Modifizierungs
operation wird wiederum dem Register 200 zugeführ
und ersetzt dort die modifizierte zweite Hälfte des Informationsblocks, die jedoch zuvor dem Register 25(
zugeführt wird, um dort die erste Hälfte de; Informationsblocks zu ersetzen Während jeder dei
restlichen Iterationen mit Ausnahme der letzten werdet die Chiffrierschlüssel-Bits in den Registern 360 und 4M
entsprechend dem Stellenverschiebeplan verschoben um jeweils einen neuen Satz permutierter Chiffrier
ίο
schlüssel-Bits verfügbar zu machen. Des weiteren wird
in jeder Iteration die jeweils im Register 250 enthaltene modifizierte Hälfte des Informationsblocks remodifiziert
gemäß der Ergebnis-Blockchiffre der vorausgehend modifizierten Hälfte des Informationsblocks, die
jeweils im Register 200 enthalten ist. Die sich ergebende remodifizierte Hälfte des Informationsblocks ersetzt
jeweils die vorausgehend modifizierte Hälfte des Informationsblocks im Register 200, die jeweils zuvor in
das Register 250 übertragen wird und den dortigen Inhalt ersetzt Während der letzten Iteration werden die
Chiffrierschlüssel-Bits in den Registern 350 und 400 ein
letztes Mal verschoben zur Bildung eines letzten Satzes von permutierten Chiffrierschlüssel-Bits, und es findet
eine letzte Remodifizierung der bereits mehrfach modifizierten Hälfte des Informationsblocks im Register
250 statt gemäß der Ergebnis-Blockchiffre der vorausgehend zuletzt modifizierten Hälfte des Informationsblockes,
die im Register 200 enthalten ist. Das sich hierbei ergebende Resultat und der Inhalt des Registers
200 stellen die chiffrierte Version des ursprünglichen Informationsblocks dar. Dies ist der Fall nach Ablauf der
16. Iteration. Der chiffrierte Informationsblock wird einem oberen Ausgangspuffer (UOB) 700 und einem
unteren Ausgangspuffer (LOB) 750 zugeführt Der chiffrierte Block besteht aus 64 Bits, von denen vier
Bytes zu je acht Bits im Puffer 700 und die restlichen Bytes im Puffer 750 enthalten sind. Die in den Puffern
700 und 750 zwischengespeicherten Bytes sind daraufhin Gegenstand einer Parallel/Serien-Umsetzung, die in
der Umsetzerschaltung 800 ausgeführt wird. Es sind acht Zyklen notwendig, um alle 64 Bits des chiffrierten
Blocks umzusetzen. Dabei wird jedes Byte linear permutiert, um die chiffrierten Informationsbits den
richtigen Bitleitungen der zur Empfangsstation führenden Ausgangssammelleitung zuzuführen.
An der Empfangsstation findet eine Dechiffrierung des übertragenen Informationsblockes unter der Steuerung
des gleichen Chiffrierschlüssels in 16 Iterationen statt Die hierzu benützte Schaltung entspricht der in
F i g. 2 dargestellten. Es findet jedoch keine Vorausverschiebung des Chiffrierschlüssels in den Registern 350
und 400 statt wie dies am Beginn der Chiffrieroperation der Fall war. Im übrigen wird jedoch während der
Dechiffrier-Iterationen der Inhalt der Register 350 und 400 gemäß einem vorgegebenen Stellenverschiebeplan
um eine oder zwei Bitpositionen verschoben, und zwar in entgegengesetzter Richtung zu den Stellenverschiebungen,
die während der Chiffrieroperation ausgeführt worden sind. Hierdurch werden die in der Sendestation
ausgeführten Chiffrier-Schritte sukzessive rückgängig gemacht und der Informationsblock in seiner Originalform
reproduziert Der Inhalt der Register 300 und 400 wird während der Dechiffrier-Iterationen zusätzlich um
27 Bitpositionen verschobea Da die Register 350 und 400 Schieberegister mit 28 Bitstellen sind, findet
hierdurch eine Verschiebung des Chiffrierschlüssels in den Registern 350 und 400 um eine zusätzliche
Bitposition statt Dies ermöglicht einen vollständigen Umlauf des Chiffrierschlüssels in den Registern 350 und
400 gemäß dem vorgegebenen Stellenverschiebeplan, um die Ausrichtung der Bits des Chiffrierschlüssels
während jeder Iteration sicherzustellen und um den nächsten Dechiffrierprozeß vorzubereiten.
Die oben erläuterte Chiffrieroperation kann durch eine Chiffrierfunktion und eine Schtösselplanfunktion
beschrieben werden. Wenn der aus 64 Bits bestehende Eingangs-Informationsblock aufgeteilt wird in einen 32
Bit umfassenden Teilblock L und einen 32 Bits umfassenden Teilblock R kann der zu chiffrierende
Informationsblock mit LA bezeichnet werden. Wenn des weiteren die Chiffrierschlüsselbits aus einem
Chiffrierschlüssel KEY ausgewählt werden, kann der benutzte Satz von Chiffrierschlüsselbits mit K bezeichnet
werden. Für alle Iterationen mit Ausnahme der letzten kann das Resultat mit L' R' bezeichnet werden
bei einem Eingang von LR. Es gilt dann folgendes:
L=R,
R' = L®f(R,K).
(D
Hierin bedeutet © eine bitweise Modulo-2-Addition und K der vor jeder Iteration aus dem Chiffrierschlüsscl
KEY ausgewählte Satz von Chiffrierschlüsselbits. Da nach jeder Iteration mit Ausnahme der letzten das
Resultat weiter verwendet wird, kann das Ergebnis der letzten Iteration mit einem Eingang von LA mit L' R'
bezeichnet und wie folgt definiert werden:
/.' = L + fiR.K).
R=R.
(2)
Wenn zusätzlich ein Schlüsselplan KS definiert wird als Funktion einer ganzzahligen Größe π im Bereich
zwischen 1 und 16, kann die permutierte Auswahl der Chiffrierschlüsselbits aus dem Chiffrierschlüssel KEY
mit Kn bezeichnet und wie folgt definiert werden:
Kn = KS (m, KEY).
O)
Wenn danach L0 und R0 den Größen L und R
entspricht und Ln und Rn den Größen L' und R'
entspricht, bzw. wenn Ln-1 und /?„_, den Größen L und
R entspricht, kann das Ergebnis einer Iteration wie folgt definiert werden bei π von 1 bis 15:
Ln= Rn
(4)
Da das Resultat ihrer Iteration mit Ausnahme der letzten erneut zum Eingang der Chiffriereinrichtung
zurückgeführt wird, kann der Ausgang der letzten Iteration wie folgt definiert werden bei /7= 16:
Ln= L„_, ©/(*„_,, Kn),
(5)
In der Chiffrieroperation wird K\ zur Bezeichnung der ersten Iteration K2 zur Bezeichnung der zweiten
Iteration usw. bis Ki6 zur Bezeichnung der sechzehnten
Iteration verwendet Es wird hierzu auf das Ablaufdiagramm von F i g. 8 Bezug genommen, das die einzelnen
Iterationsdurchläufe in vereinfachter Darstellung zeigt
Die Chiffrierfunktionen f(R, K) können in Begriffen
der primitiven Funktionen als Auswahlfunktionen und Permutationsfunktionen bezeichnet werden. Wenn
daher ein 32 Bits umfassender Informationsblock R erweitert wird zu einem Block von 48 Bits, kann der
letztere Block E(R)[bezeichnet werden. Dieser erweiterte Block E(R) wird durch eine Modulo-2-Addition
kombiniert mit einem Sau Chiffrierschlüsselbits K, die nach einer willkürlichen gewählten, aber jrfeichbleiben-
d t b ν
Jl
den Permutation ausgewählt werden, um acht Segmente
Bi bis ß8 zu je sechs Bits zu erzeugen. Diese Segmente
bilden die Argumente für acht unterschiedliche Auswahlfunktionen S1 bis S 8. Die Modulo-2-Addition kann
daher wie folgt definiert werden:
E(R) φ K = BlBl, ß3. B4,B5, ß6, B7undß8.
(6)
Jede unterschiedliche Auswahlfunktion 5, transformiert
ein unterschiedliches 6-Bit-Segment B1 in ein
4-Bit-Segment, wobei die acht unterschiedlichen Auswahlfunktionen wie folgt definiert werden können:
St(Bi),S2(B2),S3(B3),S4(B4),S5 (B5),S6(B6),
57 (B 7) und SS(BS). Die acht Ausgangssegmente zu
je vier Bits der acht Auswahlfunktionen werden daraufhin zu einem einzelnen 32 Bits umfassenden Block
zusammengefaßt, der durch eine Permutationsfunktion P in einen neuen Block mit 32 Bits permutiert wird, der
wie folgt definiert ist:
P[Sl (Bl)1 Sl (Bl). S3 (S3), S4 (B4). S5 (B5). S6 (B6).
S7(B7),S8(ß8)l
und der die Chiffrierfunktion f(R, /^darstellt
Die oben erläuterte Dechiffrieroperation kann ebenfalls in den Begriffen einer Chiffrierfunktion und
einer Schlüsselplanfunktion beschrieben werden. Wenn dementsprechend der chiffrierte Eingangs-Informationsblock
aus einem 31 Bits umfassenden Teilblock L' und einem 32 Bits umfassenden Teilblock R' besteht,
kann der chiffrierte Eingangs-Informationsblock mit L'R' bezeichnet werden. Der Ausgang der ersten
Iteration mit einem Eingang L'R' kann nach der
Rückführung umbenannt werden in LR und wie folgt definiert sein:
L = L' Θ f (R'. K).
R = r:
(8)
Hierbei wird nach jeder Iteration ein unterschiedlicher Satz K von Chiffrierschlüsselbits aus dem
Chiffrierschlüssel KEY ausgewählt in umgekehrter Reihenfolge wie bei der Chiffrieroperation. Nach der
ersten Iteration wird jede nachfolgende Iteration umgesetzt mit Ausnahme der letzten, so daß das
Resultat jeder nachfolgenden Iteration bei einem Eingang von L'R- die Bezeichnung LA trägt und wie
folgt definiert werden kann:
L = R1Qf [L, K).
R = L.
(9)
Wenn Ln und An für L und R geschrieben wird und
dementsprechend L„_i und Λπ_ι für L' und R'
geschrieben wird, kann damit der Ausgang der ersten Iteration bei n= 16 wie folgt definiert werden:
11,,= L, ^f(R11. KJ.
(10)
Da das Ergebnis nach jeder Iteration umgesetzt wird mit Ausnahme der letzten Iteration, kann das Ergebnis
jeder folgenden Iteration für η im Bereich von 15 bis 1 wie folgt definiert werden:
L11 _, = RnQ) J(Ln, Kn
= L„
In der Dechiffrieroperation wird K\t zur Bezeichnung
der ersten Iteration, K\s zur Bezeichnung der zweiter
Iteration bis Ki zur Bezeichnung der sechzehnter
Iteration benützt wie aus F i g. 8 ersichtlich ist.
In einer Datenverarbeitungsanlage führt eine Sende station eine Chiffrieroperation aus, in welcher ein«
Produkt-Blockchiffre der ersten Hälfte eines Informa tionsblocks abgeleitet wird durch eine erste Modifika
tion der ersten Hälfte des Informationsblockes ir Übereinstimmung mit einem permutierten Chiffrier
schlüssel, gefolgt von einer nichtlinearen Substitutior und einer sich anschließenden linearen Permutation
Das Resultat dieser Operationen wird daraufhin zui Modifikation der zweiten Hälfte des Informationsblok
kes verwendet Die modifizierte zweite Hälfte de; Informationsblockes und die ursprüngliche erste Hälfte
des Informationsblockes werden daraufhin ausgetauscht so daß die modifizierte zweite Hälfte des
Informationsblockes als Argument für eine Iteration der Produkt-Blockchiffre-Operation dient unter der Steuerung
des permutierten, in Übereinstimmung mit einenvorgegebenen Verschiebeplan verschobenen Chiffrierschlüssels,
um die erste Hälfte des Informationsblock; zu modifizieren. Es werden 16 Iterationen dei
Produkt-Blockchiffre-Operationen ausgeführt, in weichen jeweils das Resultat der einen als Argument dei
nächsten dient und an deren Ende das dann vorliegende Resultat die chiffrierte Version des ursprünglicher
Informationsblockes darstellt An der Empfangsstatior wird eine Dechiffrieroperation unter der Steuerung de;
gleichen Chiffrierschlüssels in ähnlicher Weise in Ii
Iterationen der Produkt-BIockchiffre-Operation ausgeführt wobei der Chiffrierschlüssel in entgegengesetztei
Richtung wie beim Chiffriervorgang verschoben wird um so jede während der Chiffrierung ausgeführte
Iteration rückgängig zu machen und die Originalversior des Informationsblockes zu reproduzieren.
Im folgenden wird anhand der F i g. 3a bis 3j die ober
erläuterte Chiffriereinrichtung unter Bezugnahme au] die Impulszeitdiagramme von F i g. 7a und 7b im Detai
beschrieben.
Zuvor wird anhand von Fig.4 eine Verriegelungsschaltung erläutert, wie sie in der hierin beschriebener
Chiffriereinrichtung für verschiedene Funktionen verwendet wird. Die Verriegelungsschaltungg 10 bestehi
aus dynamischen Feldeffekt-Transistoren, die nach einem 4-Phasen-Takt arbeiten, wie es die Fig.5 zeigt
wobei jede Phase 250 Nanosekunden lang ist, so daß sich eine Dauer von einer Mikrosekunde für einer
vollständigen Taktzyklus ergibt Ein FET 22 ist zwischer Pluspotential und einer Leitung 28 angeordnet und mil
seiner Torelektrode an eine Eingangsleitung angeschlossen, die wiederkehrend ein Taktsignal 01 zugeführt
erhält Parallelgeschaltete Paare von FETs 23,24 und 25,26 sind zwischen Leitungen 28 und 29 geschaltet
Die Torelektroden dieser Transistoren sind mil Eingangsleitungen D 3, G 3 und D 4, G 4 verbunden. Eir
FET 30 befindet sich zwischen der Leitung 29 und Erdpotential und erhält an seiner Torelektrode wieder-
'f
holt auftretende Taktsignale 02 zugeführt Eine Gruppe von drei in Serie geschalteten FET 32, 33 und 34 sind
zwischen Pluspotential und Erdpotential geschaltet Der
Transistor 32 erhält über seine Torelektrode wiederholt auftretende Taktsignale 03 zugeführt, und der Transistör
34 erhält über seine Torelektrode wiederholte auftretende Taktsignale 04 zugeführt Die Torelektrode
des Transistors 33 ist an die Leitung 28 angeschlossen. Die Verbindung zwischen den Transistoren 32 und 33 ist
mit einer Ausgangsleitung 36 gekoppelt die den Signalausgang der Verriegelungsschaltung 10 darstellt
und die über eine Rückführleitung zur Eingangsleitung D 4 der Torelektrode des Transistors 25 zurückgeführt
ist Die Streukapazitäten und die internen Elektrodenkapazitäten der Schaltung sind zusammengefaßt als
strichlierte Kondensatoren 31 und 35 dargestellt. Die FET-Paare 23, 24 und 25, 26 haben die Funktion von
Und-Schaltungen, und die Leitung 28 dient als
Oder-Zusammenschaltung, während der FET 23 die Funktion eines Inverters hat
Unter Bezugnahme auf das Impulszeitdiagramm von F i g. 5 wird angenommen, daß die Verriegelungsschaltung
10 ihren 0-Zustand einnimmt Wenn zu dieser Zeit ein Taktsignal 01 zugeführt wird, um den Transistor 22
leitend zu machen, wird die Leitung 28 aud Pluspotential gebracht zumal der Transistor 30 wegen der Abwesenheit
des Taktsignals 02 nichtleitend ist Wenn als nächstes das Taktsignal 02 auftritt wird das Potential
der Leitung 28 aufrechterhalten oder reduziert in Abhängigkeit von den Signaleu, die an den Eingängen
D3, G3 oder DA, GA auftreten. Da die Verriegelungsschaltung 10 im 0-Zustand steht hält ein Signal mit
niedrigem Signalpegel am Eingang DA den Transistor 25 nichtleitend, und ein Signal mit niedrigem Signalpegel
am Eingang GA hält den Transistor 26 nichtleitend, wodurch ein Entladepfad über die Transistoren 25, 26
und 30 blockiert ist Wenn ein IBh (hoher Signalpegel) am Eingang DZ gleichzeitig mit einem Torsignal
(ebenfalls hoher Signalpegel) am Eingang GZ auftritt werden die Transistoren 23 und 24 leitend und bilden
einen Entladepfad über den Transistor 30 für das Potential auf Leitung 28. Wenn andererseits ein O-Bit
(niedriger Signalpegel) an den Eingang DZ gleichzeitig mit einem Torsignal an den Eingang GZ angelegt wird,
dann bleibt während der Taktzeit 02 der Transistor 23 gesperrt und blockiert so den Entladepfad über die
Transistoren 24 und 30, so daß der hohe Signalpegel auf Leitung 28 erhalten bleibt
Wenn das Taktsignal 03 als nächstes an die Torelektrode des Transistors 32 angelegt wird, tritt ein
Potentialanstieg auf der Leitung 36 auf, da der Transistor 34 nichtleitend bleibt wegen der Abwesenheit
des Taktsignals 04. Bei Anlegen des Taktsignals 04 an die Torelektrode des Transistors 34 bleibt das hohe
Signalpotential auf der Leitung 36 erhalten oder fließt ab in Abhängigkeit vom Signal auf der Leitung 28. Wenn
die letztere Leitung auf niedrigem Signalpegel ist und damit ein 1-Bit darstellt bleibt der Transistor 33 zur
Taktzeit 04 nichtleitend, wodurch der Entladepfad von der Leitung 36 über den Transistor 34 gesperrt bleibt
und der hohe Signalpegel auf der Leitung 36, der die Anwesenheit eines 1-Bits anzeigt erhalten bleibt.
Während der Taktzeit 04 wird ein positives Eingangssignal am Eingang DA zusammen mit einem positiven
Eingangssignal am Eingang GA wirksam, um den Entladepfad für die Leitung 28 aufrechtzuerhalten, so
daß diese Leitung auf niedrigem Potential bleibt unabhängig von den Signalen an den Eingängen D 3 und
GZ Wenn andererseits die Leitung 28 ein hohes
Potential führt, was den Empfang eines O-Bits am
anzeigt wird während der Taktzeit 04 der
über den inu^ - — - daß der *f **™™h™
eines O-Bits anzeigende niedrige Signalpegel auf der
Sung 36 anwesend bleibt In diesem falle w.rd
wäSefd der Taktzeit 04 ein Signal ^ »g*^**
am Eingang DA wirksam, um den Transistor 25 nichtleufnd zu halten, wodurch der Entladepfad fur d.e
Leitung 28 blockiert wird und der hohe Signalpegel Sr Leitung erhalten bleibt Dies hat zur Folge, daß
der Transistor 33 nichtleitend bleibt und danut den Entladepfad über den Transistor 34 aufrechterhält, so
daß die Leitung 36 auf niedrigem Potential bleibt
Während der Taktzeit 04 wird daher eine gulüge
Ausgangsanzeige der Verriegelungsschaltung 10 gewährleistet _ . . 7
Wenn sich die Verriegelungsschaltung 10 im 1-Zustand
befindt«, wird ein Taktzyklus eingelegt durch
Auftreten eines Signals am Emgang 01, da den
Transistor 22 leitend hält und damit für ein Pluspotential auf der Leitung 28 sorgt. Das als nächstes auftretende
Taktsignal 02 bewirkt eine Aufrechterhaltung oder eine 2S Verminderung des Potentials auf der Leitung 28m
Abhängigkeit von den Signalen, die den Eingängen Ü3,
GZ oder £»4 und GA zugeführt werden. Wird em 1-Datenbit an den Eingang DZ angelegt so steUt sich
ein niedriger Signalpegel auf der Leitung 28 ein,
,o während bei Anlegen eines O-Bits am gleichen Eingang
der hohe Signalpegel auf der Leitung 28 erhalten bleibt Ein Taktsignal 03 an der Torelektrode des Transistors
32 bewirkt einen Potentialanstieg auf der Leitung 36, da zu dieser Zeit der Transistor 34 nichtleitend ist Bei
is Auftreten des Taktsignals 04 wird das zuvor eingestellte
Potential auf der Leitung 36 erhalten oder wieder abgesenkt in Abhängigkeit vom Potential der Leitung
28. Wenn ein niedriges Potential auf Leitung 28 vorhanden ist, entsprechend einem 1-Bit am Eingang
der Schaltung, bleibt das hohe Potential auf Leitung 36 erhalten und zeigt damit die Anwesenheit eines 1-Bits
an Wenn dagegen auf der Leitung 28 ein Signal mit hohem Pegel erscheint das ein O-Eingangsbit darstellt,
geht die Leitung 36 auf ein niedriges Potential über und 4s zeigt damit wie vorausgehend beschrieben, ein O-Bit an.
Die Verriegelungsschaltung 10 kann durch Hinzufügung von Feldeffekttransistoren 18 und 19 in eine Schaltung
mit zwei Eingängen erweitert werden, der zusätzliche Eingangssignale über Dl und Gi zugeführt werden,
oder durch Hinzufügung der Transistoren 20 und 21 zu einer Schaltung mit drei Eingängen erweitert werden,
der die zusätzlichen Eingangssignale über D 2 und G 2 zugeführt werden. In der hierin beschriebenen Chiffriereinrichtung
wird die Verriegelungsschaltung von F i g. 4 wahlweise als Schaltung mit einem, mit zwei oder mit
drei Eingängen benutzt.
Die F i g. 3a zeigt die Permutationsschaltung 50 von F i g. 2, welcher der zu chiffrierende Informationsblock
byteweise zugeführt wird. Jedes Byte wird einer (,o Anfangspermutation unterzogen und in der beschriebenen
Weise in zwei Hälften unterteilt von denen die eine dem Puffer 100 und die andere dem Puffer 150 zugeführt
wird Jeder dieser beiden Puffer besteht aus vier Schieberegistern OUIB, \UIB, 2UIB, ZUIB und OLIB,
<- iLIB, 2LIB, ZLIB, von denen jedes acht Stufen bzw.
Bitstellen aufweist. Die erste und die letzte Stufe des Schieberegisters OUIB ist in Fig.3a dargestellt; die
anderen Stufen gleichen diesen beiden und ebenso
IU
gleichen die anderen Schieberegister dem Schieberegister O UJB.
Zur Erläuterung der Operation der Schieberegister wird auf das Impulszeitdiagraniun von Fig.7a Bezug
genommen. Während des Zyklus C, wenn ein gültiges Datenbyte den Puffern 100 und 1150 über die Schaltung
50 zugeführt wird, werden Taktsignale an Leitungen LlB(Gi) und UB(GA) angelegt Diese Signale
bewirken, daß das erste aus acht Bits bestehende Datenbyte in die Verriegelungsschaltungen der ersten
Stufe eines jeden der Schieberegister in den Puffern 100 und 150 eingestellt wird. Während der folgenden Zyklen
1 bis 7 werden die restlichen Bytes des Informationsblockes in der gleichen Weise den Puffern 100 und 150
zugeführt Hierbei wird jeweils jedes Bit des betreffenden Bytes der ersten Stufe (D 3) des betreffenden
Schieberegisters zugeführt Da die Signale auf den Leitungen LIB und LIB an jede Stufe der Schieberegister
angelegt werden, erfolgt während der Zyklen 1 bis 7 eine Verschiebung der jeweils in der ersten Stufe
eingestellten Datenbits jeweils um eine Bitstelle parallel in allen Schieberegistern. Am Ende des Zyklus 7 sind
daher die Puffer 100 und 150 mit den zwei Hälften des zu chiffrierenden Informationsblockes geladen. Die beiden
Puffer führen eine Serien/Parallel-Umsetzung aus in der
Form, daß die in jedem Puffer gespeicherten acht Bytes parallel auf 32 Ausgangsleitungen UIBO bis UIB 31 und
LIBO bis LIBZX der Puffer 100 und 150 erscheinen.
Zur gleichen Zeit, wenn der Informationsblock den Puffern 100 und 150 zugeführt wird, erfolgt eine
byteweise Zuführung des Chiffrierschlüssels über die Schlüsseleingangssammelleitung zur Permutai;ionsschaltung
300. Jedes dieser Bytes wird in der Schaltung 300 einer Anfangspermutation unterzogen, dergestalt,
daß es in der beschriebenen Weise in ζν,εί Teile
aufgeteilt wird, von denen der eine aus vier Bits bestehende Teil dem Register 350 und der andere aus
drei Bits bestehende Teil dem Register 400 zugeführt wird. Die Register 350 und 400 bestehen aus je drei
Schieberegistern OUKR, WKR, 2UKR und OLKR,
XLKR, 2LKR, von denen jedes acht Stufen aufweist,
sowie aus je einem vierstufiger Schieberegister 3UKR und 3LKR Der Ausgang der vierten Stufe des
Schieberegisters 3UKR ist mit dem Eingang der ersten Stufe des Schieberegisters 3LKR verbunden. Das
achtstufige Schieberegister OUKR besteht aus einer Verriegelungsschaltung 352 mit drei Eingängen, welche
die erste Stufe bildet, sowie aus sieben Verriegelungsschaltungen mit je zwei Eingängen, von denen in
F i g. 3b lediglich zwei in Form der zweiten Verriegelungsschaltung 354 und der letzten Verriegelungsschaltung
366 dargestellt sind. Ebenso besteht das Schieberegister 1UKR aus einer Verriegelungsschaltung 368 mit
drei Eingängen für die erste Stufe und sieben Verriegelungsschaltungen mit je zwei Eingängen, von
denen die Verriegelungsschaltung 370 der zweiten Stufe
und 382 der letzten Stufe dargestellt sind. Das Schieberegister 2UKR ist in Fig.3c lediglich als ein
Block dargestellt, da es in seinem Aufbau dem Schieberegister XUKR entspricht. Das vierstufige
Schieberegister 3UKR weist eine Verriegelungsschaltung 384 mit drei Eingängen auf für die erste Stufe sowie
drei Verriegelungsschaltungen mit je zwei Eingängen für die übrigen Stufen, voin denen lediglich die
Verriegelungsschaltung 390 der letzten Stufe dargestellt ist. Die achtstufigen Schieberegister OLKR, XLKR und
2LKR des Registers 400 sind in Blockform in den Fig.3c und 3d gezeigt; sie sind identisch den
Schieberegistern OUKR, XUKR und 2UKR des Registers
350. Das vierstufige Schieberegister 3LKR besteht aus einer Verriegelungsschaltung 402 mit drei Eingängen,
die die erste Stufe bildet und die an die Verriegelungsschaltung 390 der letzten Stufe des
Schieberegisters 3UKR angeschlossen ist, sowie aus drei Verriegelungsschaltungen mit je zwei Eingängen,
von denen lediglich die Verriegelungsschaltung 408 der letzten Stufe in F i g. 3d gezeigt ist Die Register 350 und
ίο 500 weisen somit zusammen sieben Schieberegister mit
je acht Stufen zur Speicherung der Bits des Chiffrierschlüssels auf.
Nach dem Zeitdiagramm von Fig.7a werden
während der Zykluszeit 0, wenn ein gültiges Byte des Chiffrierschlüssels den Registern 350 und 400 über die
Permutationsschaltung 300 zugeführt wird, Taktsignale an Leitungen LDK (G 3) und LDK (G 4) angelegt Diese
Leitungen sind mit den ersten Stufen der Schieberegister OUKR, XUKR, 2UKR, 3UKR, OLKR, XLKR und
2LKR verbunden und bewirken, daß das erste Byte des Schlüssels in die ersten Stufen der vorgenannten
Schieberegister eingegeben wird, z. B. in die Verriegelungsschaltungen
352,368,384 und 402.
Während des Zyklus 1 wird das zweite Byte des Chiffrierschlüssels zugeführt und in die ersten Stufen der Schieberegister in den Registerschaltungen 350 und 400 geladen. Zur gleichen Zeit wird der vorausgehende Inhalt dieser Stufen, nämlich das erste Byte des Schlüssels, um eine Bitstelle verschoben unter der Wirkung von Taktsignalen auf einer Leitung SR(G 3) und auf der Leitung LDK, die jeweils mit der zweiten Stufe eines jeden Schieberegisters OUKR, XUKR, 2UKR, 3UKR, OLKR, XLKR und 2LKR verbunden sind. Die Schaltzeit innerhalb der Verriegelungsschaltungen ist ausreichend kurz, um eine Verschiebeoperation auszuführen, bevor ein Signalwechsel am Ausgang der vorausgehenden Stufe in Erscheinung tritt
Während des Zyklus 1 wird das zweite Byte des Chiffrierschlüssels zugeführt und in die ersten Stufen der Schieberegister in den Registerschaltungen 350 und 400 geladen. Zur gleichen Zeit wird der vorausgehende Inhalt dieser Stufen, nämlich das erste Byte des Schlüssels, um eine Bitstelle verschoben unter der Wirkung von Taktsignalen auf einer Leitung SR(G 3) und auf der Leitung LDK, die jeweils mit der zweiten Stufe eines jeden Schieberegisters OUKR, XUKR, 2UKR, 3UKR, OLKR, XLKR und 2LKR verbunden sind. Die Schaltzeit innerhalb der Verriegelungsschaltungen ist ausreichend kurz, um eine Verschiebeoperation auszuführen, bevor ein Signalwechsel am Ausgang der vorausgehenden Stufe in Erscheinung tritt
Während des Zyklus 2 wird das dritte Byte des Chiffrierschlüssels in den ersten Stufen der Schieberegister
in den Registerschaltungen 350 und 400 geladen. Zur gleichen Zeit wird der vorherige Inhalt der ersten
und der zweiten Stufen dieser Schieberegister um eine Bitstelle verschoben. Dies geschieht unter der Wirkung
von Taktsignalen auf den Leitungen SR und LDK, die jeweils mit den zweiten und dritten Stufen der
Schieberegister verbunden sind.
Während der Zyklen 3 und 4 werden das vierte und fünfte Byte des Schlüssels zugeführt und der Inhalt der
Schieberegister in den Schaltungen 350 und 400 erneut um je eine Bitposition verschoben. Hierbei wird
während des Zyklus 4 das Bit in der letzten Stufe des Schieberegisters 3UKR in die erste Stufe des Schieberegisters
3LKR verschoben. Während der Zyklen 5,6 und 7 werden die restlichen Bytes des Schlüssels den ersten
Stufen der Schieberegister in den Schaltungen 350 und 400 zugeführt bei gleichzeitiger Verschiebung des
Inhalts dieser Schieberegister um eine Bitposition, so daß am Ende des Zyklus 7 die Registerschaltungen 350
und 400 die zwei Hälften des Chiffrierschlüssels enthalten. Diese Register führen eine Serien/Parallel-Umsetzung
durch, so daß die acht in den Registern 350 und 400 enthaltenen Bytes als zwei parallele Bitketten
zu je 28 Bits am Ausgang dieser Register in Erscheinung treten. Die Zuordnung der Schieberegisterpositionen in
(>s den Registern 350 und 400 zu den einzelnen Bits des
Chiffrierschlüssels ist aus den folgenden Tabellen 1 und 2 ersichtlich. Die Tabelle 1 gibt die Zuordnung für das
Register 350 an und die Tabelle 2 für das Register 400.
,W
UKR 0 - UKR 7 UKR 8 - UKR 15
UKR 16 - UKR 23
UKR 24 - UKR 27
56 48 40 32 24 16 8 0
57 49 41 33 25 17 9 1
58 50 42 34 26 18 10 2
59 51 43 35
LKR 0 - LKR 7 LKR 8 - LKR 15
LKR 16 - LKR 23
LKR 24 - LKR 27
62 54 46 38 30 22 14 6 61 53 45 37 29 21 13 5 60 52 44 36 28 20 12 4
27 19 11 3
Die in Fig.3a dargestellten Register (UDR)200 und
(LDR)250 bestehen aus je 32 Stufen, von denen jede durch eine Verriegelungsschaltung OUDR bis 3XUDR
und OLDR bis 3XLDR gebildet wird. Während des Zyklus 8 werden Taktsignale auf Leitungen IBT und
LDR erzeugt die eine Parallelübertragung der 32 Datenbits im Puffer 100 und der 32 Datenbits im Puffer 150
in die Register 200 und 250 veranlassen. Es ergibt sich daraufhin die aus den Tabellen 3 und 4 ersichtliche
Bitverteilung für die Speicherstellen der Register 200 und 250, wobei sich die Tabelle 3 auf das Register 200
und die Tabelle 4 auf das Register 250 bezieht
Datenbits
UDR O - UDR 7 UDR 8 - UDR 15
UDR 16 - UDR 23
UDR 24 - UDR 31
56 48 40 32 24 16 8 0 58 50 42 34 26 18 10 2 60 52 44 36 28 20 12 4
62 54 46 38 30 22 14 6
Datenbits
LDR O - LDR 7 LDR 8 - LDR 15
LDR 16 - LDR 23
LDR 24 - LDR 31
57 49 41 33 25 17 9 1 59 51 43 35 27 19 11 3 61 53 45 37 29 21 13 5
63 55 47 39 31 23 15 7
35
40 ne Bits zur letzten Verriegelungsschaltung 390 dieses
Schieberegisters zurückverschoben wird und wobei das Bit in der ersten Stufe des Registers 400 in die letzte
Stufe 408 dieses Registers verschoben wird. Dies geschieht im Zyklus 8 durch ein Taktsignal auf einer
Leitung SL, die an jede Stufe der Register 350 und 400 angeschlossen ist Der Ausgang einer jeden Verriegelungsschaltung ist mit der vorausgehenden Verriegelungsschaltung verbunden. Diese Verbindung wird
durch das Taktsignal auf der Leitung SL zur Übertragung der Bits in die jeweils vorausgehende
Verriegelungsschaltung wirksam gemacht Beispielsweise ist der Ausgang UKR1 der Verriegelungsschaltung
354 mit einem Eingang der Verriegelungsschaltung 352
verbunden, der durch das Signal auf der Leitung SL wirksam wird zur Verschiebung des Speicherinhalts der
Verriegelungsschaltung 354 in die Verriegelungsschaltung 35Z Diese Vorausverschiebung des Chiffrierschlüssels um eine Bitposition vor dem Beginn der
eigentlichen Chiffrieroperation ist notwendig zur korrekten Ausrichtung der Schlüsselbits in der ersten
Iteration der Chiffrieroperation. Während der folgenden Chiffrieroperation wird der Inhalt der Register 350
und 4öö während jeder Iteration jeweils um eine oder
zwei Bitpositionen in Vorwärtsrichtung verschoben mit Ausnahme der ersten Operation, so daß insgesamt 27
zusätzliche Verschiebungen der Bits des Chiffrierschlüssels stattfinden. Da die Register 350 und 400 als
rückgekoppelte Schieberegister wirksam sind, bewirken die insgesamt 28 Stellenverschiebungen, die sich aus
einer Vorausverschiebung und 27 Operationsverschiebungen zusammensetzen, eine korrekte Ausrichtung der
Bits des Chiffrierschlüssels am Beginn der Chiffrierope ration. Der Stellenverschiebeplan für den Chiffriervorgang
ist aus der nachfolgenden Tabelle 5 zu ersehen:
Tabelle 5
Chiffrierschlüssel-Stellenverschiebeplan
Chiffrierschlüssel-Stellenverschiebeplan
(Vorwärts- (Rückwärts
verschiebung) verschiebung)
45 (Vorausverschiebung)
Nach dem Zyklus 7 werden auf der Leitung LDK keine weiteren Taktsignale erzeugt. Dementsprechend
wird die Verbindung von der letzten Verriegelungsschaltung 390 des Schieberegisters 3UKR zur ersten
Verriegelungsschaltung 402 des Schieberegisters 3LKR nicht länger aufrechterhalten. Der Ausgang der
Verriegelungsschaltung 390 im Schieberegister 3UKR wird nun mit dem Eingang der ersten Stufe 352 des
Schieberegisters OUKR verbunden, und der Ausgang der letzten Verriegelungsschaltung 408 im Schieberegister
3LKR wird zur ersten Verriegelur.gsschaltung im Schieberegister OLKR durchgeschaltet. Damit können
die beiden Register 350 und 400 die Funktion von zwei unabhängigen Schieberegistern mit je 28 Bitpositionen
übernehmen. Vor dem Chiffrierprozeß werden die in den Registern 350 und 400 enthaltenen Bits des
Chiffrierschlüssels zunächst um eine Bitposition auf wärts (= vorwärts) verschoben, wobei das in der ersten
Verriegelungsschaltung 352 des Registers 350 enthalte-
50
55
1
2
2
2
2
2
2
1
2
2
2
2
2
2
20
A/
Fortsetzung
Iteration Nr.
Chiffrieren
(Vorwärtsverschiebung)
(Vorwärtsverschiebung)
Dechiffrieren
(Rückwärts-
verschiebung)
2 | 2 |
2 | 2 |
2 | 2 |
2 | 2 |
2 | 2 |
2 | 2 |
1 | 1 |
(Nach verschiebung) |
1 |
10
11
12
13
14
15
16
11
12
13
14
15
16
Eine 1 in Tabelle 5 zeigt eine Verschiebung um eine Bitposition in den Registern 350 und 400 an, und eine 2
in der Tabelle zeigt eine Verschiebung um zwei Bitpositionen in beiden Registern an.
Die Chiffrieroperation
Im folgenden wird unter Bezugnahme auf die F i g. 3b
und 3d und das Zeitdiagramm von Fig.7a die Chiffrieroperation beschrieben. Die oben bereits erwähnte
Vorausverschiebung des Inhalts der Register 350 und 400 wird durch Signale auf den Leitungen SL
und LDR entsprechend dem Verschiebeplan von Tabelle 5 ausgeführt Am Ende des Zyklus 8 steht daher
der Chiffrierschlüssel für die erste von 16 auszuführenden Chiffrier-Iterationen zur Verfügung. Diese erste
Iteration wird während der Zyklen 9 und i0 ausgeführt.
Sie wird durch eine lineare Transformation von 24 Bits aus dem Register 350 und von 24 Bits aus dem Register
400 eingeleitet, die in der Permutationsschaltung 450 ausgeführt wird. Diese Schaltung erzeugt eine nach
beliebiger Wahl festgelegte Permutation der ihr zugeführten 48 Bits entsprechend den nachstehenden
Tabellen 6 und 7, wobei die Tabelle 6 die auszuführenden Permutationen unter Bezugnahme auf die Positionen
des Registers 350 und die Tabelle 7 die auszuführenden Permutationen unter Bezugnahme auf die Positionen
des Registers 400 angibt.
Permutationstafel der Schaltung 450
Bit Nr. im Register 350
Permutiert!: Bit Nr., bezogen
auf Register 350
auf Register 350
UKR | 0 | UKR 13 |
UKR | 1 | UKR 16 |
UKR | 2 | UKR 10 |
UKR | 3 | UKR 23 |
UKR | 4 | UKR 0 |
I IkR | UKR 4 |
Bit Nr. im Register
Permutierte Bit Nr.. bezogen auf Register
s UKR 6 | UKR ?, |
" UKR 7 | UKR 27 |
UKR 10 | LtfCR 5 |
UKR 11 | UKR 20 |
UKR 12 | LtfCÄ 9 |
ίο UKR 13 | UKR 22 |
UKR 14 | t/*7? 18 |
UKR 15 | t/KÄ 11 |
UKR 16 | UKR 3 |
UKR 18 | £//CÄ 25 |
15 UKR 19 | UKR 7 |
i/Kfl 20 | UKR 15 |
UKR 22 | t/KK 6 |
ii/CÄ 23 | UKR 26 |
t/KÄ 25 | LtfCÄ 19 |
20 UKR 26 | UKR 12 |
CK/? 27 | t7KÄ 1 |
Tabelle 7 | |
2s Permutaticnstafel | der Schaltung 450 |
Bit Nr. im Register
Permutierte Bit Nr., bezogen auf Register
LKR 0 LKR 1 LKR 2 LKR
LKR
LKR
3 4 5
LKR 7 LKR 8 LKR 10 LKR 11 LKR 12 LKR 13
LKR 15 LKR 16 LKR 17 •»5 LKR 18
LKR 19 LKR 20
LKR 21 LKR 22 LKR 23 LKR 24 LKR 26
LKR 27
Die von der Permutationaschaltur.g 450 erzeugten
acht Segmente zu je sechs Bits werden acht Modulo-2-Addierem 500, 502, 504, 506, 508, 510,
und 514 zugeführt, von denen jeder aus sechs Exklusiv-Oder-Schaltungen besteht. Zur gleichen Zeit
wird die erste Hälfte des im Register 200 (Fig. 3a) enthaltenen Informationsblocks, die aus acht Datensegmenten
zu je vier Bits besteht, zu 48 Datenbits erweitert, so daß aus jedem 4-Bit-Segment ein 6-Bit-Segment
entsteht. Diese erweiterten Segmente werden den zweiten Eingängen dieser Modulo-2-Addierer zugeführt.
Die Expansion wird durch Verdoppelung der End-Bits in jedem 4-Bit-Datensegment erreicht, wie es
LKR | 12 |
LKR | 23 |
LKR | 2 |
LKR | 8 |
LKR | 18 |
LKR | 26 |
LKR | 1 |
LKR | U |
LKR | 22 |
LKR | 16 |
LKR | 4 |
LKR | 19 |
LKR | 15 |
LKR | 20 |
LKR | 10 |
LKR | 27 |
LKR | 5 |
LKR | 24 |
LKR | 17 |
LKR | 13 |
LKR | 21 |
LKR | 7 |
LKR | 0 |
LKR | 3 |
die aus den F i g. 3e, 3f und 3g ersichtlichen Anschlüsse der Addierwerkseingänge an die Adern der mit dem
Ausgang des Registers 200 verbundenen Sammelleitung 201 zeigen. Die Modulo-2-Addierer 500, 502, 504, 506,
508, 510, 512 und 514 verknüpfen die erweiterten Datenbits parallel mit den permutierten Bits des
Chiffrierschlüssels und erzeugen acht Segmente zu je sechs Bits, die die eigentlichen Argumente für eine
nichtaffine Substitutionsoperation darstellen, die in den Substitutionsschaltungen 550, 552, 554, 556, 558, 560,
562 und 564 ausgeführt wird. Die Zuordnung der permutierten Schlüsselbits zu den expandierten Datenbits für die Modulo-2-Verknüpfung ist am Eingang der
Addierer an den F i g. 3e, 3f und 3g angegeben.
Die F i g. 6 zeigt den Aufbau der Substitutionsschaltung 550. Diese Schaltung weist einen Dekodierer 552
und einen Festwertspeicher (ROS)SM auf. Die Schaltung 550 erhält sechs Bits vom Ausgang des
Modulo-2-Addierers 500 zugeführt Innerhalb dieser Signale nehmen die Randbits bzw. End-Bits eine
Sonderstellung ein. Diese Bits werden als Resultate der Modulo-2-Addition des duplizierten Datenbits UDRSX
und des Schlüsselbits UKR13 sowie des duplizierten
Datenbits UDR Λ und des Schlüsselbits UKR 4 erzeugt.
Diese End-Bit-Verknüpfungsresultate werden Inverterschaltungen 554 und 556 zugeführt, um die entsprechenden Komplementsignale verfügbar zu machen. Wenn
die End-Bit-Resultate die Werte 0,0 darstellen, wird die erste von vier Gruppen mit je 16 Und-Schaltungen
ausgewählt, nämlich die Und-Schaltungen 568 bis 570. Wenn die End-Bit-Resultate die Werte 0, 1 aufweisen,
wird die /weite Gruppe von Und-Schaltungen ausgewählt, welche die Und-Schaltungen 572 bis 574 umfaßt.
Wenn die End-Bit-Resultate 1, 0 sind, wird die dritte Gruppe ausgewählt, die aus den Und-Schaltungen 576
bis 578 besteht. Schließlich wird bei den End-Bit-Resultaten 1, 1 die vserte Gruppe ausgewählt die aus den
Und-Schaltungen 580 bis 582 besteht Die vier inneren Bits des der Schaltung 550 zugeführten Segments von
sechs Bits werden zu Inverterschaltungen 558, 560, 562 und 564 geleitet, um die Komplementwerte der
entsprechenden Eingangssignale herzustellen. Diese Bits werden jeweils durch eine der 16 Und-Schaltungen
der ausgewählten Gruppe dekodiert, um ein Treibersignal an einer Adressierungsleitung des Festwertspeichers 584 zu erzeugen. Der Speicher 584 enthält vier
Funktionstabellen OROS, iROS, 2ROS und 3ROS, von denen jede 16 Einträge zu je vier Bits enthält Zur
Speicherung der vier Bits eines Eintrags dienen jeweils vier Feldeffekttransistoren, wie beispielsweise 586 bis
589 oder 590 bis 593. Von diesen Elementen ist in jeder Gruppe nur eine bestimmte Kombination an die
Treiberleitung angeschlossen, die mit einem zugeordneten Ausgang der Und-Schaltungen 568 bis 582
verbunden ist Die durch die signalführende Treiberleitung ausgewählte Speicherstellengruppe erzeugt eine
bestimmte Kombination von Ausgangssignalen auf Speicherausgangsleitungen 594 bis 597, die allen
Speicherstellengruppen gemeinsam sind und die mit den Ausgangsleitungen SO, Sl, S2 und S3 der Substitutionsschaltung 550 verbunden sind. Der Aufbau der
Substitutionsschaltungen 552,554,556,558,560,562 und
564 ist ähnlich dem vorausgehend beschriebenen Aufbau der Schaltung 550. Die Funktionstabellen dieser
Schaltungen weichen jedoch voneinander ab, so daß acht verschiedene Transformationsfunktionen erzeugt
werden. Die folgenden Tabellen 8 bis 11 enthalten eine
vollständige Liste der von den verschiedenen Funktionstabellen erzeugten Ausgangssignale in hexadezimaler Darstellung. Jede zweistellige Dezimalzahl
entspricht nach dem hexadezimalen Verschlüsselungsschema einer vierstelligen Binärzahl (Beispiel: 14 =
1110).
Innere Adreßbits | Funktionstabellen: | 550 | 01 | 10 | 11 | 554 | 01 | 10 | 11 | 01 | 10 | U | Schaltung | 552 | 01 | 10 | 11 | Rand-Adreßbits | 01 | 10 | 11 | I | 01 | 10 | 1 | |
IO | Schaltung | Rand-Adreßbit: | 0) | (2) | (3) | (1) | (2) | (3) | 0) | (2) | (3) | (1) | (2) | (3) | 00 | (1) | (2) | (3) | Rand-Adreßbits | 0) | (2) | (3 | ||||
00 | 0 | 4 | 15 | Rand-Adreßbits | 13 | 13 | 1 | 3 | 0 | 13 | (0) | 13 | 10 | 2 | 00 | |||||||||||
(0) | 15 | 1 | 12 | 00 | 7 | 6 | 10 | Rand-Adreßbits | 13 | 14 | 8 | 7 | 8 | 6 | 15 | (0) | ||||||||||
14 | 7 | 14 | 8 | (0) | 0 | 4 | 13 | 00 | 4 | 7 | 10 | 13 | 11 | 9 | C | |||||||||||
IS | 0000 (0) | 4 | 4 | 8 | 2 | 10 | 9 | 9 | 0 | (0) | 7 | 11 | 1 | 14 | 5 | 0 | e | |||||||||
0001 (1) | 13 | 14 | 13 | 4 | 0 | 3 | 8 | 6 | 15 | 15 | 10 | 3 | 3 | 6 | 12 | K | ||||||||||
0010 (2) | 1 | 2 | 6 | 9 | 9 | 4 | 15 | 9 | 1 | 2 | 4 | 15 | 0 | 15 | 11 | 1 | ||||||||||
0011 (3) | 2 | 13 | 2 | 1 | 14 | 6 | 3 | 8 | 8 | 8 | 13 | 4 | 6 | 0 | 7 | 1: | ||||||||||
0100 (4) | 15 | 1 | 11 | 7 | 6 | 10 | 0 | 7 | 14 | 14 | 1 | 2 | 9 | 3 | 13 | f | ||||||||||
20 | 0101 (5) | 11 | 10 | 15 | 5 | 3 | 2 | 11 | 4 | 6 | 12 | 5 | 11 | 10 | 4 | 15 | C | |||||||||
0110 (6) | 8 | 6 | 12 | 11 | 15 | 8 | 1 | 15 | 11 | 0 | 8 | 6 | 1 | 7 | 1 | t | ||||||||||
Olli (7) | 3 | 12 | 9 | 3 | 5 | 5 | 2 | 14 | 3 | 1 | 12 | 7 | 2 | 2 | 3 | t | ||||||||||
1000 (8) | 10 | 11 | 7 | 14 | 1 | 14 | 12 | 3 | 4 | 10 | CJl | 12 | 8 | 12 | 14 | 11 | ||||||||||
1001 (9) | 6 | 9 | 3 | 10 | 13 | 12 | 5 | 11 | 9 | 6 | 9 | 0 | 5 | 1 | 5 | l: | ||||||||||
25 | 1010(10) | 12 | 5 | 10 | 0 | 12 | 11 | 10 | 5 | 7 | 9 | 3 | 5 | 11 | 10 | 2 | ; | |||||||||
1011 (11) | Ul | 3 | 5 | 6 | 7 | 15 | 14 | 2 | 2 | 11 | 2 | 14 | 12 | 14 | 8 | ; | ||||||||||
1100(12) | 9 | 8 | 0 | 13 | 11 | 1 | 7 | 12 | 13 | 5 | 15 | 9 | 4 | 9 | 4 | 1' | ||||||||||
1101(13) | 0 | 4 | 12 | 15 | ||||||||||||||||||||||
1110(14) | 7 | Funktionstabellen: | 2 | Funktionstabellen: | 0 | |||||||||||||||||||||
?° | 1111(15) | Schaltung | 8 | Schaltung 558 | 5 | Schaltung | 556 | Schaltung | ?560 | |||||||||||||||||
Tabelle 9 | 10 | |||||||||||||||||||||||||
Innere Adreßbits | Rand-Adreßbits | |||||||||||||||||||||||||
00 | ||||||||||||||||||||||||||
(0) | ||||||||||||||||||||||||||
4O | 0000 (0) | |||||||||||||||||||||||||
0001 (1) | ||||||||||||||||||||||||||
0010 (2) | ||||||||||||||||||||||||||
0011 (3) | ||||||||||||||||||||||||||
0100 (4) | ||||||||||||||||||||||||||
45 | 0101 (5) | |||||||||||||||||||||||||
0110 (6) | ||||||||||||||||||||||||||
Olli (7) | ||||||||||||||||||||||||||
1000 (8) | ||||||||||||||||||||||||||
1001 (9) | ||||||||||||||||||||||||||
50 | 1010(10) | |||||||||||||||||||||||||
1011(11) | ||||||||||||||||||||||||||
1100(12) | ||||||||||||||||||||||||||
1101(13) | ||||||||||||||||||||||||||
1110(14) | ||||||||||||||||||||||||||
55 | 1111(15) | |||||||||||||||||||||||||
Tabelle 10 | ||||||||||||||||||||||||||
Innere Adreßbits | ||||||||||||||||||||||||||
60 | ||||||||||||||||||||||||||
0000 (0)
0001 (1)
0010 (2)
0011 (3)
2 14 4 11
12 11 2 8
4 2 1 12
1 12 11 7
12 10 9
1 15 14
10 4 15
15 2 5 1
Foriscl/imii
Innere Adreßbits l-unktionsiabellen:
Schaltung 55*1
Rand-Adreßbits
Rand-Adreßbits
Schill lung 560 Rand-Adreßbits
00 01
(0) (1)
IO
(2)
1 I (3)
00
01 10 11 (1) (2) (J)
0100 (4)
0101 (5)
0110 (6)
0111 (7)
1000 (8)
1001 (9)
1010(10)
1011(11)
1100(12)
1101 (13)
1110(14)
1111(15)
1010(10)
1011(11)
1100(12)
1101 (13)
1110(14)
1111(15)
7 4 10 1
10 7 13 14
11 13 7 2 6 1 8 13
8 5 15 6
3 15 12
15 10 5
13 3
0 9
0 9
14 8
9 6
9 6
9 15 0 9
6 10 3 4 0 5
9 2 6 8 0 13 3
7 12
9 12 15
13
10 11
4 14 IO
14 7 5
11
0 1 11 13 11
3 8
0 14 4 1 7 6 0 8
6 13
Innere Adreßbits Funktionstabellen:
Schaltung 562
Rand-Adreßbits
Rand-Adreßbits
00 01 10 11 (0) (1) (2) (3)
Schaltung 564 Rand-Adreßbits
00 01 10 11 (0) (1) (2) (3)
0000 (0)
0001 (1)
0010 (2)
0011 (3)
0100 (4)
0101 (5)
0110 (6)
0111 (7)
1000 (8)
1001 (9)
1010(10)
1011(11)
1100(12)
1101(13)
1110(14)
1111(15)
1010(10)
1011(11)
1100(12)
1101(13)
1110(14)
1111(15)
4 13
11 0
11
11 11 13
14
15
13 1 7
2 15 11
8 13 4
4 8 1
13 10 14
3 14 10
3 14 10
12
9
7
5
9
7
5
12
2
4 10 7 9 5 0
6 15 11
10
14
7 4
3 12 10
10 15
6 8
1 6
6 8
1 6
15
6
6
8 15 0 14 5 2
9 3 2 12
10 12 9 5
14 8
2 13
0 15
6 12
6 10
14 11 13
5 0 15
0 14 3
12 9 5
7 2
9 O 3
5 6 8 11
Die Ausgangssignale der Schaltungen 550, 552, 554, 556,558,560,562 und 564 werden einer Permutationsschaltung
600 zugeführt, welche eine in beliebiger Form fest vorgegebene lineare Transformierung durchführt
Die im dargestellten Ausführungsbeispiel von der Schaltung 600 ausgeführte lineare Permutation ist aus
der nachstehenden Tabelle 12 ersichtlich. Die Ausgangssignale der Permutationsschaltung 600 stellen das
Blockchiffre-Produkt der ersten Hälfte des zu chiffrierenden Informationsblockes dar.
Ausgänge der Substitutionsschaltungen
Permutierte Bit Nr, bezogen auf die Ausgänge der
Substitutionsschaltungen
S 8
S:I6
s:i2
S:I6
s:i2
S 30
fts
Ausgänge der Substitutionsschaltungen
S
l'ermulierte Bit Nr.. bezogen
auf die Ausgange der Substiuitionsschaltungen
512
527
S 1
517
527
S 1
517
523
515
529
5 5
515
529
5 5
525
519
5 9
5 0
519
5 9
5 0
5 7
513
524
5 2
513
524
5 2
S 3
528
510
518
528
510
518
531
511
521
511
521
5 6
5 4
526
514
520
526
514
520
Die F i g. 3h, 3i und 3j zeigen acht Modulo-2-Addierei
650,652,654,656,658,660,662 und 664, von denen jeder
aus vier Exklusiv-Oder-Schaltungen EO besteht. Dieser
Schaltungen wird die zweite Hälfte des Informationsblockes aus dem Register 250 (Fig.3a) in Form vor
acht Segmenten zu je vier Bits zugeführt zusammen mii den 32 Bits vom Ausgang der Permutationsschaltun§
600, die die Produkt-Blockchiffre der ersten Hälfte de: Informationsblockes darstellen. Die Modulo-2-Addierei
650 bis 664 modifizieren damit die 32 Datenbits dei zweiten Hälfte des Informationsblockes parallel ir
Abhängigkeit von den Bits der Produkt-Blockchiffre dei
ersten Hälfte des Informationsblocks. Es werden au! diese Weise acht Segmente zu je vier Bits als ein neuei
Satz von 32 Bits £O0 bis £O31 vom Ausgang dei
Modulo-2-Addierer 650 bis 664 erhalten und über eine
Sammelleitung 202 dem Eingang des Registers 200 ir F i g. 3a zugeführt
Die F i g. 7a zeigt, daß während des ersten Teils de;
Zyklus 10 zunächst Signale auf den Leitungen LB unc
LDR erzeugt werden, die mit allen Verriegelungsschal tungen des Registers 200 verbunden sind. Diese Signale
bewirken, daß die am Ausgang der Addierer 650 bis 66<
auftretende modifizierte zweite Hälfte des Informa tionsblockes im Register 200 gespeichert wird. Zui
gleichen Zeit werden aber die Signale auf den Leitunger LB und LDR auch an alle Verriegelungsscbaltungen de:
Registers 250 angelegt wodurch die zu dieser Zeit in Register 200 gespeicherte erste Hälfte des Informa
tionsblockes über einen Zweig 20Γ in die Verriege
lungsschaltungen des Registers 250 übertragen wird Diese Ladeoperationen der Register 200 und 250 diener
Ii
der Vorbereitung der nächsten Iteration der Chiffrieroperation. Damit ist die erste Iteration der Chiffrieroperation
beendet, die nach der Vorausverschiebung des Chiffrierschlüssels im Zyklus 8 begonnen hatte.
Die zweite Iteration wird während der Zyklen 10, 11
und 12 ausgeführt und durch eine Verschiebeoperation im Zyklus 10 eingeleitet. Während des Zyklus 10 werden
allen Stufen der Register 350 und 400 erneut Taktsignale über die Leitungen SL und LDR zugeführt, wodurch
eine weitere 1-Bit-Verschiebung des Chiffrierschlüssels
in Vorwärtsrichtung erfolgt gemäß dem Stellenverschiebeplan von Tabelle 5. Es wird so ein zweiter Satz
von Cniffrierschlüssel-Bits für die zweite Iteration
bereitgestellt Während des Zyklus 11 wird die modifizierte zweite Hälfte des Informationsblocks, die
sich zu diesem Zeitpunkt im Register 200 befindet, einer Chiffrieroperation der oben beschriebenen Art zugeführt,
deren Resultat erneut in den Modulo-2-Addierern 650 bis 664 benutzt wird, um die im Register 250
gespeicherte erste Hälfte des Informationsblockes zu modifizieren. Während des Zyklus 12 werden wiederum
Taktsignale auf den Leitungen LB und LDR erzeugt, die
an alle Verriegelungsschaltungen des Registers 200 angelegt werden und die Übertragung der Resultate
vom Ausgang der Addierer 650 bis 664 in das Register 200 bewirken. Die gleichen Taktsignale werden auch an
die Verriegelungsschaltungen des Registers 250 angelegt und veranlassen, daß die in der vorausgehenden
Iteration modifizierte zweite Hälfte des Informationsblockes aus dem Register 200 in das Register 250
übertragen wird. Diese Übertragungen beenden die zweite Iteration und bereiten die dargestellte Einrichtung
zur Ausführung der nächsten Iteration der Chiffrieroperation vor.
Gemäß dem Stellenverschiebeplan von Tabelle 5 ist während der dritten Iteration, die sich über die Zyklen
11. 12.13 und 14 erstreckt, eine Steiienverschiebung des
Chiffrierschlüssels um zwei Bitpositionen auszuführen. Dementsprechend wird während des Zyklus 11 die erste
der zwei Verschiebeoperationen des Chiffnerschlüssels ausgeführt durch Anlegen des dritten Taktsignals an die
Leitungen 51 und LDR. Diese Steiienverschiebung hat
keinen Einfluß auf die Schahvorgänge der zweiten Iteration, die zur Zeu des Z>klus 11 noch in den
Schaltungsteilen ablaufen, die den Registern 350 und
400 nachgeschaltet sind. Während des Zyklus 12 v. erden
erneut Taktsignale an die Leitungen SL und LDR angelegt die eine weitere Verschiebung des Chiffrierschlüssels
um eine Bitposition bewirken. Damit sind die
zwei Stellenverschiebungen der dritten Iterationsoperation ausgeführt
In einer ähnlichen Weise werden die folgenden Iterationsoperationen ausgeführt in Übereinstimmung
mit dem Stellenverschiebeplan gemäß Tabelle 5. Während jeder der restlichen Iterationen, mit Ausnahme der
letzten, werden die Bits des Chiffrierschlüssels in den Registern 350 und 400 gemäß den Eintragungen in der
Tabelle 5 in Vorwärtsrichning verschoben, ferner wird
eine modifizierte Hälfte des Nachrichtenblockes, die im Register 250 gespeichert ist. erneut modifiziert entsprechend
der Produkt-Blockchiffre der vorausgehend modifizierten Hälfte des Informationsblockes, die im
Register 200 gespeichert ist und die an den Ausgängen der Modulo-2-Addierer 650 bis 664 erhaltene, erneut
modifizierte Hälfte des Informationsblocks ersetzt die vorausgehend modifizierte Hälfte des Informationsblocks
im Register 200, während die letztere Hälfte zur gleichen Zeit dem Register 250 zugeführt wird, um den
dortigen Inhalt zu ersetzen. Während der letzten Iteration der Chiffrieroperation, die während de;
Zyklen 28 und 29 ausgeführt wird, werden die Bits des Chiffrierschlüssels in den Registern 350 und ein letztes
Mal verschoben entsprechend dem Stellenverschiebeplan von Tabelle 5, und es findet eine letzte Remodifizierung
einer bereits mehrfach modifizierten Hälfte des Informationsblockes statt, die im Register 250 gespeichert
ist, entsprechend einem von der Produkt-Blockchiffre vorausgehend modifizierten Hälfte des Informationsblocks,
die sich im Register 200 befindet. Das vom Ausgang der Modulo-2-Addierer 650 bis 664 erhaltene
Resultat und die im Register 200 enthaltene vorausgehend modifizierte Hälfte des Informationsblockes
stellen jedoch nun die verschlüsselte Version des ursprünglichen Informationsblockes dar. Eine Rückübertragung
zum Register 200 unterbleibt wegen Abwesenheit des Taktsignals auf der Leitung LB.
Vielmehr erfolgt eine Übertragung der beiden Teile des Endresultats der Chiffrieroperation in die Ausgabepuffer
700 und 750. Jeder dieser Puffer besteht aus vier Schieberegistern QUOB, IUOB, 2UOB, 3UOB und
OLOB, \LOB, 2LOB, ZLOB, von denen jedes acht Stufen
umfaßt Die erste, zweite und letzte Stufe des Schieberegisters OUOB sind in Fig. 3a exemplarisch
dargestellt Die übrigen Schieberegister, die dem Schieberegister OUOB gleichen, sind in Blockform
dargestellt
Während des Zyklus 40 (F i g. 7b) werden Taktsignale
an die Leitungen LDOB und LDOB angelegt, die mit allen Verriegelungsschaltungen in jedem Schieberegister
der Puffer 700 und 750 verbunden sind. Diese Taktsignaie bewirken eine parallele Einspeicherung des
32-Bit-Ausgangs des Registers 200 in den Puffer 700 und gleichzeitig eine parallele Einspeicherung der 32 Resultatbits
vom Ausgang der Modulo-2-Addierer 650 bis 664 in den Puffer 750.
Der chiffrierte Informationsblock befindet sich nun in
den Puffern 700 und 750 und wird dort einer Parailel/Serien-Umsetzung unterzogen, indem jeweils
ein Byte, bestehend aus acht Bits, einer Permutationsschaltung 800 zugeführt wird. Zu diesem Zweck sind die
letzten Stufen der acht Schieberegister in den Puffern 700 und 730 mit dem Eingang der Permuiationsschaltung
800 verbunden. Die letztere Schaltung führt eine abschließende lineare Permutation der Bits im zugeführten
Byte durch und führt diese den entsprechenden Adern in der Daten-Ausgangssammelleitung zu. Hierzu
werden Taktsignale an die Leitungen LDOB und LDOE angelegt, die jeweils mit der zweiten bis achten Stufe in
jedem der acht Schieberegister OUOB. XUOB, 2UOB
3UOB wd OLOB. ILOB. 2LOB. 3LOB verbunden sind
Während der Zyklen 41 bis 47 werden daher die Datenbits in jedem der acht Schieberegister um eine
Position abwärts verschoben, un ein aus acht Bits bestehendes Byte wird in der Schaltung 800 permutien
und der Daten-Ausgangssammelleitung zugeführt Am Ende des Zyklus 48 ist das letzte Byte des chiffrierten
Informationsblockes zur Ausgangssammelleitung übertragen worden, womit die Chiffrieroperation beendet
ist-
Nachfolgende Informationsblöcke werden in der gleichen Weise chiffriert, wie es vorausgehend für einen
Informationsblock exemplarisch beschrieben wurde Jeweils während der Chiffrierung eines Informationsbiockes
kann bei Auftreten des nächsten Informationsblockes dieser in die Puffer 100 und 150 geladen werden
Am Ende des Zyklus 39, wenn die letzte I tem rinn Apt
ersten Chiffrieroperation ausgeführt ist, hat der Chiffrierschlüssel einen vollständigen Umlauf durch die
Positionen der Register 350 und 400 ausgeführt und befindet sich wieder in seiner ursprünglichen Stellung in
Vorbereitung der Chiffrieroperation für den nächsten Informationsblock. Diese nachfolgende Chiffrieroperation
kann daher bereits zur Zeit des Zyklus 40 der ersten Chiffrieroperation beginnen, während der chiffrierte
erste Informationsblock in die Ausgangspuffer 700 und 750 eingegeben wird. Zu dieser Zeit kann der als
nächstes folgende Informationsblock in die Register 200 und 250 eingestellt werden unter Steuerung von
Taktsignalen auf den Leitungen IBTund LDR, wie dies
in Fig.7b strichliert dargestellt ist. Die nächste Chiffrieroperation läuft daher bereits ab, während die
chiffrierte Version des ersten Informationsblockes aus den Puffern 700 und 750 über die Permutationsschaltung
800 der Ausgangssammelleitung zugeführt wird. Wenn die Zuführrate der Informationsblöcke zur Chiffriereinrichtung
zu hoch wird, so daß ein nachfolgender Block bereits zugeführt wird, bevor der vorausgehende Block
aus den Puffern 100 und 150 in die Register 200 und 250 übertragen worden ist, so ist dieser Zustand durch eine
geeignete Schaltung in Form eines Besetzt-Signals anzuzeigen. Hierdurch wird gewährleistet, daß aufeinanderfolgende
Datenblöcke synchron zur Arbeitsgeschwindigkeit der Chiffriereinrichtung zugeführt werden.
Die Dechiffrieroperation
Die Dechiffrierung eines aus 64 Bits bestehenden Informationsblockes wird unter Verwendung einer
Einrichtung der oben beschriebenen Art und unter Steuerung des gleichen Chiffrierschlüssels ausgeführt,
der zur Chiffrierung benutzt wird. Im Gegensatz zur Chiffrieroperation, wo eine Vorausverschiebung des
Chiffrierschlüssels stattfand, erfolgt bei der Dechiffrieroperation eine nachträgliche Verschiebung des Chiffrierschlüssels
nach der letzten Iteration. Außerdem wird der Schlüssel in der umgekehrten Richtung wie bei der
Chiffrieroperation verschoben. Die einzelnen Verschiebeschritte sind aus der Tabelle 5 ersichtlich. Ihre
Ausführung stellt sicher, daß die Schlüsselbits korrekt ausgerichtet in den Registern 350 und 400 stehen, wenn
die Dechiffrierung begonnen wird und während der Ausführung der 16 Dechiffrier-Iterationen.
Während der Zyklen 0 bis 7 wird der chiffrierte Informationsblock über die Daten-Eingangssammeileitung
in der oben beschriebenen Weise zugeführt und in den Registern 100 und 150 gespeichert Gleichzeitig
wird der Chiffrierschlüssel (bzw. Dechiffrierschlüssel) über die Schlüssel-Eingangssammelleitung in der beschriebenen
Weise empfangen und in den Registern 350 und 400 gespeichert Während des Zyklus 8 wird der
verschlüsselte Nachrichtenblock parallel aus den Puffern 100 und 150 in die Register 200 und 250 übertragen.
Im Zyklus 9 wird die erste Hälfte des verschlüsselten Informationsblockes aus dem Register 200 zusammen
mit einem permutierten Satz der Chiffrierschlüsselbits der oben erläuterten Operation zur Bildung einer
Produkt-Blockchiffre unterworfen, deren Resultat in den Modulo-2-Addierern 650 bis 664 zur Modifizierung
der zweiten Hälfte des c. ffrierten Informationsblockes dient, der im Register 250 gespeichert ist Diese
Operation erfolgt in der gleichen Weise, wie vorausgehend anhand der Fig.3a bis 3j beschrieben wurde.
Während des Zyklus 10 wird ein Taktsignal auf der Leitung LB erzeugt, das im Register 200 die erste Hälfte
des verschlüsselten Informationsblockes durch die modifizierte zweite Hälfte dieses Blockes ersetzt und
zur gleichen Zeit die zweite Hälfte des verschlüsselten Informationsblockes in das Register 250 bringt zur
Vorbereitung der nächsten Iteration.
Die zweite Iteration der Dechiffrierung wird während der Zyklen 10,11 und 12 ausgeführt. Sie wird eingeleitet
durch eine Verschiebung der Schlüsselbits um eine Stelle während des Zyklus 10. Dies wird durch ein
Taktsignal auf der Leitung SRR ausgeführt, das zu den ersten Stufen der Register 350 und 400 gelangt.
Außerdem wird ein erstes Signal auf Leitung SR an die restlichen Stufen der Schieberegister in den Schaltungen
350 und 400 angelegt. Des weiteren wird ein Taktsignal auf der Leitung LDK allen Stufen der
Registerschaltungen 350 und 400 zugeführt. Das Signal auf der Leitung SRR bewirkt zusammen mit dem Signal
auf der Leitung LDK eine Übertragung des Inhalts der letzten Stufe in jeden der Register 350 und 400 in die
erste Stufe eines jeden dieser Register. Das Signal aul der Leitung SR bewirkt zusammen mit dem Signal aul
der Leitung LDK, daß der Inhalt einer jeden Stufe der Register 350 und 400 in die jeweils nachfolgende Stufe
dieser Register verschoben wird. Hiermit wurde der Chiffrierschlüssel um eine Bitposition nach unten
verschoben gemäß dem Stellenverschiebeplan nach Tabelle 5. Mit der neuen Biteinstellung in den Registern
35C und 400 wird die zweite Iteration der Dechiffrieroperation begonnen. Diese Iteration wird mit dem Ende
des Zyklus 12 abgeschlossen.
Aus dem Stellenverschiebeplan von Tabelle 5 isi ersichtlich, daß am Beginn der dritten Iteration der
Chiffrierschlüssel um zwei Bitpositionen zu verschieben ist. Dementsprechend wird während des Zyklus 11 dis
erste dieser beiden Verschiebungen ausgeführt durch Anlegen eines zweiten Taktsignals an die Leitunger
SRR und SR sowie eines Taktsignals an die Leitung LDK. Während des Zyklus 12 wird ein drittes Takisigna
an die Leitungen SRR und SR angelegt sowie eir weiteres Signal an die Leitung LDK, wodurch eine
weitere Abwärtsverschiebung des Schlüssels um eine Bitstelle veranlaßt wird. In ähnlicher Weise werden ir
Übereinstimmung mit dem Stellenverschiebeplan vor Tabelle 5 die übrigen Iterationen der Dechiffrieropera
tion nacheinander ausgeführt bis zum Zyklus 30. Zi dieser Zeit sind die Iterationen beendet. Während dei
16. Iteration wird durch Abwesenheit des Taktsignal: auf der Leitung LB eine Übertragungsoperatior
verhindert, wie dies in Verbindung mit der 16. Iteratior der Chiffrieroperation erläutert wurde. Während de;
Zyklus 40 erfolgt eine nachträgliche Verschiebung de; Chiffrierschlüssels, um einen vollen Umlauf de;
Schlüssels in Registern 350 und 400 sicherzustellen zui Vorbereitung der Dechiffrierung des nächsten Informa
tionsblockes. Während der folgenden Zyklen 40 bis Ai wird der dechiffrierte Informationsblock parallel vor
den Ausgängen des Registers 200 und der Modulo-2 Addierer 650 bis 664 in die Ausgabepuffer 700 und 75(
übertragen und danach byteweise über die Permuta tionsschaltung 800 zur Daten-Ausgangsleitung weiter
geleitet. Am Ende des Zyklus 48 wird das letzte Byte dei dechiffrierten Blocks auf die Ausgangssammelleitunf
gegeben, womit die Dechiffrieroperation beendet ist Ir der gleichen Weise werden aufeinanderfolgende ver
schlüsselte Informationsblöcke dechiffriert.
Ergänzend sei erwähnt daß die Modulo-2-Addition die während der Chiffrierung in den Addierern 650 bii
664 ausgeführt wird, ein sich selbst umkehrender Prozei
t, der auch während der Dechiffrieroperation auftritt
Während in der dargestellten Einrichtung Modulo-2-ddierer
Verwendung finden, ist die Erfindung nicht auf iesen Addierertyp beschränkt Es können andere
ddierer, Addierer anderen Moduls oder eine Kombiation von Addierern verwendet werden, ohne den
ahmen der Erfindung zu verlassen.
Im obigen Beispiel wurde davon ausgegangen, daß
Im obigen Beispiel wurde davon ausgegangen, daß
eine Chiffriereinrichtung unverschlüsselte (Klarte Informationen chiffriert und daß eine zweite Einric
tung diese chiffrierten Informationen in unverschlüss te (Klartext) Informationen dechiffriert Abweiche
hiervon kann eine einzige Einrichtung sowohl ι Chiffrieroperation als auch die Dechiffrieroperation
der oben erläuterten Weise ausführen, ohne daß hiei Schaltungsänderungen notwendig sind
Hierzu 15 Blatt Zeichnungen
Claims (23)
1. Verfahren zum Chiffrieren und autorisierten Dechiffrieren von Informationsblöcken unter Steuerung
eines vorgegebenen Chiffrierschlüssels, dadurch
gekennzeichnet, daß zunächst aus einem Teil eines Informationsblocks unter Verwendung
des. Chiffrierschlüssels durch kombinierte lineare und nichtlineare Transformierung eine ι ο
Produkt-Blockchiffre gebildet wird, die mit dem Rest des Informationsblocks zum Resultat einer ersten
Iteration verknüpft wird, daß danach aus dem Rest des Informationsblocks (oder dem Resultat der
jeweils vorletzten Iteration) unter Verwendung einer stellenverschobenen Version des Chiffrierschlüssels
durch kombinierte lineare und nichtlineare Transformierung eine weitere Produkt-Blockchiffre
gebildet wird, die mit dem Resultat der ersten Iteration zum Resultat einer weiteren Iteration
verknüpft wird, und daß die Resultate von zwei aufeinanderfolgenden Iterationen die chiffrierte
(bzw. dechiffrierte) Version des Informationsblocks darstellen.
2. Verfahren nach Anspruch 1, dadurch gekenn- ^ zeichnet, daß ein Informationsblock in zwei Hälften
unterteilt wird, die separat aufrufbar gespeichert werden, daß die erste Hälfte zusammen mit den
Chiffrierschlüsselbits einer Schaltung zur nichtlinearen Transformierung zugeführt werden, deren
Ergebnis in einer sich anschließenden Schaltung linear transformiert wird, und daß die Resultatsignale
der letzteren Schaltung zur arithmetisch/logischen Modifizierung der zweiten Hälfte des
Informationsblockes dienen.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Ergebnis der Modifizierung der
zweiten Hälfte anstelle der ersten Hälfte tritt und zusammen mit einer stellenverschobenen Version
der Chiffrierschlüsselbits zur Ausführung einer weiteren Iteration den Schaltungen zur kombinierten
nichtlinearen und linearen Transformierung zugeführt wird und daß das von diesen Schaltungen
erhaltene Ergebnis zur Modifizierung der ursprünglichen ersten Hilfe des Informationsblockes dient
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß mehrere Chiffrieriterationen
ausgeführt werden, wobei jeweils das Ausgangssignal der vorausgehenden Iteration als
Eingangssignal benutzt und das Eingangssignal der vorausgehenden Iteration mit dem Ergebnis der
kombinierten nichtlinearen/linearen Transformierung modifiziert wird, bis die Chiffrierschlüsselbits
um insgesamt einen Umlauf stellenverschoben worden sind, wonach das Resultat der letzten
Iteration zusammen mit dem Resultat der vorletzten Iteration die chiffrierte Version des Informationsblocks
darstellt.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Dechiffrierprozeß <«>
in der gleichen Weise mit dem gleichen Chiffrierschlüssel, jedoch mit Umkehrung der Stellenverschieberichtung
ausgeführt wird.
6. Verfahren nach einem der Ansprüche 1-5, dadurch gekennzeichnet, daß die Zahl der Chiffrier- (1>
schlüsselbits höher ist als die Zahl der Bits der zu chiffrierenden (dechiffrierenden) Information, daß
zunächst eine lineare Transformierung der Chiffrierschlüsselbits vorgenommen wird, daß danach die
Zahl der Bitstellen der Information erweitert wird durch Verdoppelung eines Teiles der Informationsbits, bis die Stellenzahl des Chiffrierahlüssels
erreicht ist, daß eine nichtlineare Transformierung der Informationsbits und der Schlüsselbits durch
Substitution ausgeführt wird, wobei das Substitutionsergebnis die gleiche Bitstellenzahl wie die zu
chiffrierende (dechiffrierende) Information aufweist, und daß dieses Resultat linear transformiert wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß zur nichtlinearen
Transformierung zunächst eine Modulo-2-Addition der Informationsb;ts und der diesen zugeordneten
Chiffrierschlüsselbits erfolgt und daß die Resultatbits zur Entnahme-Adressierung eines Speichers
benutzt werden, der den Adressen zugeordnete Sätze von Substitutionsbits enthält
8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Resultatbits der Modulo-2-Addition
in Gruppen zusammengefaßt werden, von denen jede die Adresse für den Zugriff einer
Speicherzelle darstellt, die Substitutionsbits in einer Anzahl enthält, welche um die erweiterte Bitstellenzahl
kleiner ist als die Bitstellenzahl der Adresse.
9. Einrichtung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 5, dadurch
gekennzeichnet, daß ein erster Speicher (200) zur Aufnahme einer Hälfte eines Informationsblocks
und ein zweiter Speicher (250) zur Aufnahme der zweiten Hälfte dieses Blocks ν orgesehen ist, daß ein
dritter Speicher (350, 400) zur Aufnahme der Chiffrierschlüsselbits vorgesehen ist, daß die Ausgänge
des ersten und des dritten Speichers an die Eingänge einer ersten arithmetischen/logischen
Verknüpfungsschaltung (500 bis 514) angeschlossen ist, deren Ausgangssignale als Adressen eines
vierten Speichers (584) dienen, der vorgegebene Substitutionswerte enthält, daß der Ausgang des
vierten Speichers über eine Permutationsschaltung (600) mit einem Eingang einer zweiten arithmetischen/logischen
Verknüpfungsschaltung (650 bis 664) verbunden ist, deren zweiter Eingang an den Ausgang des zweiten Speichers angeschlossen ist
und deren Ausgang wahlweise zum Eingang des ersten Speichers oder zum Ausgang der Einrichtung
durchschaltbar ist.
10. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, daß der erste Speicher (200) eine
Ausgangsverbindung (20Γ) zum zweiten Speicher (250) aufweist, die jeweils am Ende einer Iteration
wirksam wird, noch bevor die Ausgangssignale der zweiten arithmetischen/logischen Verknüpfungsschaltung
(650 bis 664) zum ersten Speicher durchgeschaltet übertragen worden sind.
11. Einrichtung nach Anspruch 9 oder 10, dadurch
gekennzeichnet, daß der dritte Speicher (350, 400) als Schieberegister ausgebildet ist und daß eine
Iterationssteuerschaltung (265) vorgesehen ist, die nach jeder Iteration eine Verschiebung des Chiffrierschlüssels
um eine vorgegebene Stellenzahl veranlaßt und nach einem vollständigen Umlauf des
Chiffrierschlüssels die Ausgänge des ersten Speichers (200) und der zweiten Verknüpfungsschaltung
(650 bis 664) zum Ausgang der Einrichtung durchschaltet.
12. Einrichtung nach einem der Ansprüche 9 bis 11,
dadurch gekennzeichnet, daß der Ausgang des
ersten Speichers (200) und der zweiten Verknüpfungsschaltung (650 bis 664) an je einen Ausgabepuffer
(700,750) angeschlossen ist, die beide gemeinsam
als Parallel/Serien-Umsetzer zur byteweisen Ausgabe des chiffrierten (dechiffrierten) Informationsblocks
dienen.
13. Einrichtung nach einem der Ansprüche 9 bis 12,
dadurch gekennzeichnet, daß zwischen den dritten Speicher (350, 400) und der ersten Verknüpfungsschaltung
(500 bis 514) eine Permutationsschaltung (450) angeordnet ist
14. Einrichtung nach einem der Ansprüche 9 bis 13,
dadurch gekennzeichnet, daß sie wahlweise am Informationssendeort als Chiffriereinrichtung und
am Informationsempfangsort als Dechiffriereinrichtung verwendbar ist, indem die Iterationssteuereinrichtung
(265) wahlweise Chiffrier-Taktsignale (SL) und Dechiffrier-Taktsignale (SRR) erzeugt, von
denen die einen eine Stellenverschiebung im dritten Speicher (350,400) in der einen Richtung bewirken
und die anderen eine Stellenverschiebung in der entgegengesetzten Richtung.
15. Einrichtung nach einem der Ansprüche 9 bis 14,
dadurch gekennzeichnet, daß die Iterationssteuerschaltung (265) am Anfang und/oder am Ende einer
Chiffrier- oder Dechiffrieroperation Ergänzungsverschiebungen im dritten Speicher (350,400) veranlaßt,
um einen Stellenverschiebeumlauf des Chiffrierschlüssels zu vervollständigen.
16. Einrichtung zur Ausführung des Verfahrens nach Anspruch 5, dadurch gekennzeichnet, daß ein
erster Speicher (200) zur Aufnahme der zu chiffrierenden Informationsbits und ein zweiter
Speicher (350, 400) zur Aufnahme der Chiffrierschlüsselbits vorgesehen ist, deren Stellenzahl höher
ist als die der Informationsbits im ersten Speicher, daß beide Speicher mit einer arithmetischen/logischen
Verknüpfungsschaltung (500 bis 514) verbunden sind, wobei ein Teil der Ausgangsbitleitungen
des ersten Speichers mit wenigstens zwei Eingangsbitleitungen der Verknüpfungsschaltung verbunden
ist, daß die Ausgangssignale der Verknüpfungsschaltung als Adressen eines dritten Speichers (584)
dienen, der vorgegebene Substitutionswerte enthält, und daß der Ausgang des dritten Speichers mit einer
Permutationsschaltung verbunden ist.
17. Einrichtung nach Anspruch 16, dadurch gekennzeichnet, daß die Stellenzahl de·· von den
Ausgangssignalen der Verknüpfungsschaltung (500 bis 514) parallel im dritten Speicher (584) aufrufbaren
Substitutionswerte der Bitstellenzahl der Informationsbits im ersten Speicher (200) entspricht
18. Einrichtung nach Anspruch 16 oder 17, dadurch gekennzeichnet, daß die Stellenzahl-Differenz
zwischen den zu chiffrierenden Informationsbits und den Chiffrierschlüsselbits in der Größenordnung
der halben Stellenzahl der Informationsbits liegt.
19. Einrichtung nach einem der Ansprüche 16 bis 18, dadurch gekennzeichnet, daß die Stufen der
Verknüpfungsschaltung {500 bis 514) in Gruppen unterteilt sind, von denen jede eine Adresse einer
mehrere Substitutionsbits enthaltende Speicherzelle (586 bis 589) liefert, und daß die vom ersten Speicher
(200) mehrfach zugeführten Eingänge jeweils mit den Stufen der Randbitstellen benachbarter Gruppen
(z. B. 500 und 502) verbunden sind.
20. Einrichtung nach einem der Ansprüche 9 bis 19,
dadurch gekennzeichnet, daß zwischen die Ausgangsleitungen
der arithmetischen/logischen Verknüpfungsschaltung (500 bis 514) und den die
Substitutionswerte enthaltenden Speicher (584) ein Dekodierer (552) geschaltet ist
21. Einrichtung nach einem der Ansprüche 8 bis 20, dadurch gekennzeichnet, daß als arithmetische/logische
Verknüpfungsschaltungen (500 bis 514 und 650 bis 664) mehrstufige ModuIo-2-Addierer dienen.
22 Einrichtung nach einem der Ansprüche 9 bis 21, dadurch gekennzeichnet, daß der die Substitutionswerte enthaltende Speicher (584) ein Festwertspeicher
ist
23. Einrichtung nach einem der Ansprüche 9 bis 22, dadurch gekennzeichnet, daß in den Permutationsschaltungen
(300, 450, 600, 800) jeweils die Zuordnung zwischen den Bitstellen der Eingangsleitungen
und den Bitstellen der Ausgangsleitungen nach einem vorgegebenen Schema geändert ist.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/552,685 US3958081A (en) | 1975-02-24 | 1975-02-24 | Block cipher system for data security |
US55268575 | 1975-02-24 | ||
US05/552,684 US3962539A (en) | 1975-02-24 | 1975-02-24 | Product block cipher system for data security |
US55268475 | 1975-02-24 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2558206A1 DE2558206A1 (de) | 1976-09-09 |
DE2558206B2 true DE2558206B2 (de) | 1977-04-21 |
DE2558206C3 DE2558206C3 (de) | 1977-12-15 |
Family
ID=
Also Published As
Publication number | Publication date |
---|---|
DE2558206A1 (de) | 1976-09-09 |
FR2301873A1 (fr) | 1976-09-17 |
FR2301873B1 (de) | 1978-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2715631C2 (de) | Verschlüsselung und Absicherung von Daten | |
DE2658065A1 (de) | Maschinelles chiffrieren und dechiffrieren | |
DE2510278C2 (de) | Pseudozufalls-Wortgenerator | |
DE69635651T2 (de) | Vorrichtung und Verfahren zur Datenumwandlung | |
EP0986872B1 (de) | Vorrichtung zur durchführung eines blockchiffrierverfahrens | |
DE2231849A1 (de) | Einrichtung zum chiffrieren oder dechiffrieren eines blocks binaerer daten | |
EP0012974B1 (de) | Verfahren zur Chiffrierung von Datenblöcken einer vorgegebenen Länge | |
DE1512617B1 (de) | Schaltungsanordnung zur Erzeugung eines Impulscodes aus einem eintreffenden Impulszug | |
EP2446580B1 (de) | Vorrichtung und verfahren zur bildung einer signatur | |
DE2154019B2 (de) | Zufallskodegenerator | |
DE10345378B4 (de) | Verfahren und Vorrichtung zur Ver-/Entschlüsselung | |
DE10324422B4 (de) | Verfahren und Vorrichtung zur Abbildung eines abzubildenden Eingangswertes auf einen verschlüsselten abgebildeten Ausgangswert | |
EP1668817B1 (de) | Verfahren und Vorrichtung zur Ver- und Entschlüsselung | |
EP1683029B1 (de) | Verfahren zur speicherung von daten in einem wahlzugriffspeicher und verschlüsselungs- und entschlüsselungsvorrichtung | |
DE2558206C3 (de) | Verfahren und Einrichtung zum Chiffrieren und autorisierten Dechiffrieren von Informationsblöcken | |
DE2558206B2 (de) | Verfahren und einrichtung zum chiffrieren und autorisierten dechiffrieren von informationsbloecken | |
DE602004012096T2 (de) | Verfahren und vorrichtung für eine hadwareimplementierung der schlüsselexpansionsfunktion mit wenig speicher | |
EP3127272B1 (de) | Verschlüsselungsverfahren und pseudo-zufallszahlengenerator | |
DE19757370C2 (de) | Verfahren zur taktilen Erzeugung pseudo-zufälliger Datenworte | |
DE1200868B (de) | Anordnung zur Chiffrierung von Signalen nach Art von Telegraphiesignalen | |
DE2450669A1 (de) | Verfahren und schaltungsanordnungen zur verschluesselung und entschluesselung | |
DE3331043C2 (de) | ||
DE2639806C2 (de) | Verfahren und Einrichtung zum Verschlüsseln oder Entschlüsseln von Datenblöcken in binärer Darstellung | |
DE1911175B2 (de) | Chiffriereinrichtung | |
DE3432651B3 (de) | Verfahren zur verschlüsselten Übertragung und Anordnung zur verschlüsselten Übertragung, in der dieses Verfahren angewendet wird |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 |