DE19936272C2

DE19936272C2 - Device for receiving digital signals and device for sending digital signals

Info

Publication number: DE19936272C2
Application number: DE19936272A
Authority: DE
Inventors: Gerald Spreitz
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1999-07-31
Filing date: 1999-07-31
Publication date: 2001-09-27
Anticipated expiration: 2019-08-01
Also published as: CA2380745C; CA2380745A1; DE19936272A1; EP1219055A2; WO2001010066A2; JP2003521141A; WO2001010066A3

Description

State of the art

Die Erfindung geht aus von einer Vorrichtung zum Empfang von digitalen Signalen bzw. einer Vorrichtung zum Senden von digitalen Signalen nach der Gattung der unabhängigen Patentansprüche.The invention relates to a device for receiving digital signals or a device for transmitting digital signals according to the genre of independent Claims.

Es ist bereits aus der Offenlegungsschrift WO 96/20536 A1 bekannt, daß für DAB sendeseitig ein Umsortierverfahren und empfängerseitig ein Sortierverfahren eingesetzt wird, um sogenannte Burstfehler im Empfänger korrigieren zu können. Beim Umsortieren bzw. Sortieren wird ein Speicher, der Speicherelemente aufweist, eines Senders bzw. eines Empfängers benutzt, wobei eine Zahl von Symbolen im allgemeinen nicht in ein Speicherelement paßt, d. h. die Zahl dieser DAB-Symbole ist von ihrer Länge her entweder zu groß oder zu klein für ein Speicherelement.It is already from WO 96/20536 A1 known that for DAB a re-sorting procedure and a sorting process is used at the receiver in order to to be able to correct so-called burst errors in the receiver. When sorting or sorting, a memory that Has memory elements, a transmitter or one Receiver used, with a number of symbols in the generally does not fit into a storage element, i. H. the number the length of these DAB symbols is either too large or too small for a storage element.

Aus der Offenlegungsschrift WO 98/21832 A1 ist ein Empfänger, Mittel zur Sortierung (Deinterleaving) und ein Verfahren für ein zeitoptimiertes Zeitdeinterleaving von DAB-Daten bekannt. Die Metrik der abgespeicherten Daten wird aufgrund der Speicherkapazität des vorhandenen Speichers und durch die Variation der abgespeicherten Zuverlässigkeitsbits in der Metrik angepaßt. Dadurch kann ein Kompromiß zur Speicherkapazität und Berechnungsqualität erreicht werden. Die Berechnungsqualität betrifft insbesondere die Decodierung von DAB-Daten, d. h. es wird gegebenenfalls eine höhere Bitfehlerrate in Kauf genommen.From the published patent application WO 98/21832 A1 is a Recipient, sorting means (deinterleaving) and a Process for a time optimized time interleaving of DAB data known. The metric of the stored data is due to the storage capacity of the available memory and by varying the stored reliability bits adjusted in the metric. This can be a compromise Storage capacity and calculation quality can be achieved. The calculation quality affects in particular the Decoding DAB data, i. H. it may become a higher bit error rate accepted.

Aus der Offenlegungsschrift EP 0 813 309 A2 ist sowohl ein Faltungsinterleaver (Faltungsumsortiereinheit) als auch ein Faltungsdeinterleaver (Faltungssortiereinheit) bekannt. Die Sortier- bzw. Umsortiereinheit verwendet einen Reed-Solomon- Code und verwendet Verzögerungselemente sowie eine spezielle Verdrahtung, um die Signale umzusortieren bzw. zu sortieren.From the published patent application EP 0 813 309 A2 is both a Convolutional interleaver (convolutional reordering unit) as well Folding deinterleaver (folding sorting unit) known. The Sorting or re-sorting unit uses a Reed-Solomon Code and uses delay elements as well as a special one Wiring to reorder or sort the signals.

In der europäischen Offenlegungsschrift EP 0 874 492 A2 wird ein Deinterleaver (Sortiereinheit) offenbart, wobei durch einen Adressierungsmechanismus und unter der Verwendung von zwei Speichern und einem Zwischenspeicher die umsortierten Daten sortiert werden.In European patent application EP 0 874 492 A2 a deinterleaver (sorting unit) disclosed, whereby by an addressing mechanism and using two stores and a buffer store the resorted Data are sorted.

Der Erfindung liegt die Aufgabe zugrunde, die Umsortierung bzw. Sortierung von Daten zu vereinfachen. Diese Aufgabe wird durch die Merkmale der unabhängigen Ansprüche 1 und 4 gelöst.The object of the invention is to rearrange or to simplify sorting of data. This task is solved by the features of independent claims 1 and 4.

Die erfindungsgemäße Vorrichtung zum Empfangen von digitalen Signalen bzw. die erfindungsgemäße Vorrichtung zum Senden von digitalen Signalen mit den Merkmalen der unabhängigen Patentansprüche hat gegenüber dem Stand der Technik den Vorteil, daß der Speicher des Empfängers bzw. des Senders durch eine Vorsortierung mittels eines Zwischenspeichers optimal ausgenutzt wird. Dadurch ist es möglich, den verfügbaren Speicher zu reduzieren, was zu Kostenvorteilen führt. Weiterhin ist es von Vorteil, daß durch die geringere Last, die der Datenbus des Empfängers bzw. Senders für die Speicherzugriffe trägt, dazu führt, daß andere Komponenten des Empfängers bzw. Senders auf den Datenbus zugreifen können, so daß die Prozessierungsgeschwindigkeit des Empfängers bzw. Senders erheblich erhöht wird. Darüber hinaus bedeutet eine geringere Zahl von Zugriffen auf den Speicher eine geringere Leistungsaufnahme.The inventive device for receiving digital Signals or the device according to the invention for transmitting digital signals with the characteristics of independent Claims has the advantage over the prior art that the Memory of the receiver or the transmitter by a Pre-sorting by means of a buffer is optimal is exploited. This makes it possible to use the available Reduce storage, which leads to cost advantages. It is also advantageous that the lower load, which the data bus of the receiver or transmitter for the Accessing memory leads to other components of the receiver or transmitter access the data bus can, so that the processing speed of the Receiver or transmitter is increased significantly. About that In addition, a lower number of accesses to the Memory a lower power consumption.

Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen der in den unabhängigen Ansprüchen angegebenen Vorrichtungen möglich.By those listed in the dependent claims Measures are advantageous training and Improvements in the independent claims specified devices possible.

Besonders vorteilhaft ist, daß ein Register im Empfänger die Symbole in der ursprünglichen Reihenfolge zwischenspeichert, so daß die Symbole dann in der ursprünglichen Reihenfolge zum Kanaldecodierer gelangen, so daß der Kanaldecodierer die Kanaldecodierung vornehmen kann.It is particularly advantageous that a register in the receiver Caches symbols in the original order, so the symbols are then in the original order get to the channel decoder so that the channel decoder Can make channel decoding.

Darüber hinaus ist von Vorteil, daß eine Sortiereinheit die Zeit bestimmt, wie lange die Speicherworte, die die Symbole mit gleicher Verzögerung beinhalten, im Speicher verbleiben, denn dadurch wird eine gleiche Gesamtverzögerung für alle Symbole erreicht, so daß die durch die Umsortierung bedingten Verzögerungen ausgeglichen werden.It is also advantageous that a sorting unit Time determines how long the memory words hold the symbols include with the same delay, remain in memory, because this creates an equal overall delay for everyone Symbols reached so that by the resort contingent delays.

Es ist für den Sender von Vorteil, daß eine Umsortiereinheit bestimmt, wie lange die einzelnen Speicherworte verzögert werden, denn dadurch wird erreicht, daß eine zyklische Verzögerung der einzelnen Symbole, die in den Speicherworten enthalten sind, erreicht wird, so daß dann im Empfänger unter Bezugnahme auf diese Verzögerungen diese Verzögerungen wieder durch weitere Verzögerungen ausgeglichen werden, wobei am Ende alle Symbole die gleiche Gesamtverzögerung aufweisen, so daß die ursprüngliche zeitliche Reihenfolge der Symbole wieder hergestellt wird.It is advantageous for the transmitter that a sorting unit determines how long the individual memory words are delayed be achieved, because it ensures that a cyclical Delay of the individual symbols in the memory words are contained, is reached, so that then in the receiver referring to these delays these delays be compensated for by further delays, where all symbols end up with the same total delay have so that the original chronological order of symbols is restored.

Es ist im Sender weiterhin von Vorteil, daß ein Register die Symbole in der durch die Verzögerung bedingten veränderten Reihenfolge zwischenspeichert, so daß dann in der für die Übertragung gedachten Reihenfolge ein Prozessor die Symbole zu einem Modulator überträgt und die Symbole dann gesendet werden. Dadurch wird erreicht, daß aufgrund der Umsortierung sogenannte Burstfehler auf den übertragenen Datenstrom keine fatale Auswirkung haben werden.It is also advantageous in the transmitter that a register Symbols in the changed due to the delay Order cached, so that then in the for Transfer imagined order a processor the symbols transmits to a modulator and then the symbols are sent become. This ensures that due to the resort so-called burst errors on the transmitted data stream none will have fatal effects.

drawing

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen Fig. 1 eine Sendevorrichtung für DAB- Signale, die an einen Datenbus angeschlossen ist und Fig. 2 einen Empfänger für DAB-Signale, der an einen Datenbus angeschlossen ist.Embodiments of the invention are shown in the drawing and explained in more detail in the following description. In the drawings Fig. 1 is a transmission apparatus for DAB signals, which is connected to a data bus and Fig. 2 shows a receiver for DAB signals, which is connected to a data bus.

Description of the embodiments

Wenn Sprache, wie z. B. beim Rundfunk, übertragen wird, wird ein Sprachcodierer verwendet, der die Sprachsignale in ein einheitliches und effizientes digitales Format umsetzt. Die codierten Daten, die Symbole, enthalten dann einen hohen Gehalt an Information und müssen vor Fehlern geschützt werden. Typischerweise erzeugt der Sprachcodierer wichtige Symbole hintereinander. Tritt bei der Übertragung der Sprachsignale ein Fehler auf, der mehrere Symbole hintereinander zerstört, können fehlerkorrigierende Maß nahmen die ursprünglichen Symbole nicht mehr rekonstruieren. Daher werden die Symbole im Sender umsortiert, so daß die Symbole, die im Datenstrom hintereinander waren, nun zeitlich voneinander getrennt sind. Im Englischen wird diese Umsortierung mit Interleaving bezeichnet.If language, such as B. broadcast, is transmitted a speech coder that uses the speech signals in a implements uniform and efficient digital format. The encoded data, the symbols, then contain a high Content of information and must be protected from errors become. Typically, the speech encoder produces important ones Symbols in a row. Occurs in the transfer of the Speech signals an error on the multiple symbols destroyed in a row, error corrective measure did not reconstruct the original symbols. Therefore, the symbols in the transmitter are rearranged so that the Icons that were in a row in the data stream, well are separated in time. In English this is Sorted interleaving.

Ein Fehler, der mehrere Symbole bei einer Übertragung hintereinander zerstört, wird mit dem englischen Wort Burst bezeichnet. Die Umsortierung der Symbole im Sender geschieht mittels einer zyklischen Verzögerung. Diese zyklische Verzögerung bewirkt, daß Symbole in der ursprünglichen Reihenfolge zunächst in Gruppen von z. B. sechzehn Symbolen aufgeteilt werden, wobei einer bestimmten Position in jeweils diesen sechzehn Symbolen einer bestimmten Verzögerung zugeordnet wird.A bug that has multiple symbols in one transfer destroyed in succession is burst with the English word designated. The symbols are re-sorted in the transmitter by means of a cyclical delay. This cyclical Delay causes symbols in the original Order first in groups of z. B. sixteen symbols be divided, taking a certain position in each of these sixteen symbols of a particular one Delay is assigned.

Die Regel, nach der diese Verzögerung den einzelnen Symbolpositionen zugeordnet wird, sorgt dafür, daß hintereinanderliegende Symbole zeitlich voneinander getrennt werden. Die Regel, wie diese Verzögerungen zugeordnet werden, ist auch im Empfänger bekannt, so daß der Empfänger die ursprüngliche Reihenfolge wieder herstellen kann, indem jedem Symbol eine weitere Verzögerung zugeordnet wird, so daß alle Symbole die gleiche Gesamtverzögerung erfahren haben, womit dann die ursprüngliche zeitliche Reihenfolge der Symbole wiederhergestellt wird.The rule according to which this delay is the individual Symbol positions is assigned ensures that consecutive symbols separated in time become. The rule of how these delays are mapped are also known in the receiver, so the receiver can restore the original order by a further delay is assigned to each symbol, so that all symbols experience the same total delay with which the original chronological order of symbols is restored.

Um Fehler im Empfänger wieder korrigieren zu können, wird eine sogenannte Kanalcodierung verwendet. Die Kanalcodierung fügt den Symbolen in der ursprünglichen Reihenfolge Redundanz hinzu, die es erlaubt, Fehler zu erkennen und auch zu korrigieren. Man unterscheidet im allgemeinen zwei Verfahren zur Kanalcodierung für fehlerkorrigierende Codes, das sind zum einen die sogenannte Blockcodes, wobei einem Block von Symbolen zusätzliche Bits hinzugefügt werden, die sogenannten Parity-Bits, die es ermöglichen, Fehler zu erkennen und auch zu korrigieren, zum anderen kennt man die sogenannte Faltungscodes, wobei die ursprüngliche Symbolfolge mittels einer Abbildungsvorschrift, die zusätzliche Bits hinzufügt in eine neue Symbolfolge abgebildet wird.To be able to correct errors in the receiver again, a so-called channel coding is used. The channel coding adds the Add redundancy to symbols in the original order it allows errors to be recognized and also corrected. Man generally distinguishes two Procedure for channel coding for error correcting codes, on the one hand there are the so-called block codes, whereby one Additional bits are added to the block of symbols so-called parity bits, which allow errors to be made recognize and correct it, on the other hand, you know it so-called convolutional codes, the original Symbol sequence by means of an illustration rule, the adds additional bits in a new symbol string is mapped.

Da die Kanalcodierung an der ursprünglichen zeitlichen Reihenfolge der Symbole vorgenommen wird, wird die Kanaldecodierung im Empfänger an der sortierten Reihenfolge, also nachdem die ursprüngliche zeitliche Reihenfolge der Symbole wiederhergestellt wurde, vorgenommen.Since the channel coding is based on the original temporal Order of symbols is made, the Channel decoding in the receiver in the sorted order, so after the original chronological order of the Symbols was restored.

Die Ausführungsbeispiele sollen anhand des DAB (Digital Audio Broadcasting) gezeigt werden. Bei DAB handelt es sich um ein Multifrequenzträgerübertragungsverfahren mit hoher Bandbreite. Innerhalb dieses digitalen terrestrischen Hörfunksystems kommt das Modulationsverfahren orthogonaler Frequenzmultiplex zum Einsatz. Das ist ein Modulationsverfahren, bei dem das zu übertragende Signal auf mehrere Unterträger verteilt wird, wobei sich die auf diese Unterträger verteilten Signale gegenseitig nicht stören. Dieses Verfahren wird mit orthogonal beschrieben.The exemplary embodiments should be based on the DAB (digital Audio broadcasting). DAB is a multi-frequency carrier transmission method with high Bandwidth. Within this digital terrestrial Radio system, the modulation method comes more orthogonal Frequency division multiplex used. That is a Modulation method in which the signal to be transmitted is based on several subcarriers are distributed, the being on these Distributed signals do not interfere with each other. This procedure is described as orthogonal.

Durch diese Verteilung auf mehrere Frequenzen wird ein sogenanntes Frequenzinterleaving erreicht. Dadurch wird es vermieden, daß eine starke Dämpfung bei einer Frequenz das Signal sehr starkt abschwächt. Wenn es auf mehrere Frequenzen verteilt wird, bewirkt diese Dämpfung keine fatale Störung des Signals. Neben diesem Frequenzinterleaving weist DAB aus den obengenannten Gründen auch das Zeitinterleaving auf, daß also Symbole, die ursprünglich zeitlich hintereinander erzeugt wurden, nun zeitlich voneinander getrennt sind, um die Auswirkungen von Burstfehlern zu minimieren.This distribution over several frequencies becomes a so-called frequency interleaving achieved. It will avoided that a strong attenuation at a frequency that Very strong signal weakens. If there are several Frequencies is distributed, this attenuation does not fatal signal interference. Besides this DAB exhibits frequency interleaving for the reasons mentioned above also the time interleaving, that is, symbols that were originally created in succession, well are separated in time to understand the effects of To minimize burst errors.

Die erfindungsgemäße Vorrichtungen sind auch für andere Übertragungsverfahren, die eine zeitliche Umsortierung vornehmen, geeignet. Beispiele für solche Übertragungsverfahren sind DVB (Digital Video Broadcasting) und DRM (Digital Radio Mondial). Diese beiden Verfahren benutzen wie DAB das Frequenzinterleaving, wesentliche Unterschiede bestehen in den Sendefrequenzen und der Signalbandbreite als auch der Rahmenstruktur.The devices according to the invention are also for others Transmission process that involves a time re-sorting make, suitable. Examples of such Transmission methods are DVB (Digital Video Broadcasting) and DRM (Digital Radio Mondial). These two procedures like DAB, use frequency interleaving, essential There are differences in the transmission frequencies and the Signal bandwidth as well as the frame structure.

In Fig. 1 ist eine Sendevorrichtung 34 zum Senden von DAB- Signalen gezeigt, die an einen Datenbus 33 angeschlossen ist. Zur Sendevorrichtung 33 gehört eine Datenquelle 25, z. B. ein Sprachcodierer, ein Kanalcodierer 22, ein Zwischenspeicher 23, ein Register 31, ein Prozessor 32, ein Register 26, ein Modulator 24, eine Sendeeinrichtung 21 und eine Antenne 20.In Fig. 1 a transmitting device 34 is shown for transmitting DAB signals, which is connected to a data bus 33rd The transmitting device 33 includes a data source 25 such. B. a speech encoder, a channel encoder 22 , a buffer 23 , a register 31 , a processor 32 , a register 26 , a modulator 24 , a transmitter 21 and an antenna 20th

Die von der Datenquelle 25 erzeugten Daten gehen an den Kanalcodierer 22. Der Kanalcodierer 22 führt die Kanalcodierung der Daten durch. Die kanalcodierten Daten gehen vom Kanalcodierer 22 zu einem ersten Dateneingang des Zwischenspeichers 23. Über einen ersten Adreßausgang des Prozessors 32 gelangen Informationen zu einem Adreßeingang des Zwischenspeichers 23, an welchen Speicheradressen der Zwischenspeicher 23 die vom Kanalcodierer 22 kommenden Daten abspeichern soll.The data generated by the data source 25 go to the channel encoder 22 . The channel encoder 22 performs channel coding of the data. The channel-coded data go from the channel encoder 22 to a first data input of the buffer store 23 . Access via a first address output of the processor 32 information to an address input of the buffer 23, to which memory addresses of the buffer memory 23 to store the data coming from the channel encoder 22 data.

Die Symbole werden so abgespeichert, daß die Symbole nebeneinander abgespeichert sind, die die gleiche Verzögerung haben werden. Der Prozessor 32 bewirkt über seinen ersten Adreßausgang, der zum Zwischenspeicher 23 führt, und seinen zweiten Adreßausgang, der zum Register 31 führt, daß über einen Datenausgang des Registers 31 die Symbole, die eine gleiche Verzögerung erfahren sollen, vom Zwischenspeicher 23 zum Register 31 übertragen werden und dort zu Speicherworten zusammengefaßt werden.The symbols are stored in such a way that the symbols that have the same delay are stored next to one another. The processor 32 , via its first address output, which leads to the buffer 23 , and its second address output, which leads to the register 31 , causes the symbols, which are to experience the same delay, to be transferred from the buffer 23 to the register 31 via a data output of the register 31 are and there summarized to memory words.

Das Register 31 ist über seinen Datenausgang an den Datenbus 33 angeschlossen. An den Datenbus 33 ist weiterhin ein Speicher 28 mit einer Umsortiereinheit 30 angeschlossen. Die Umsortiereinheit 30 ist ein programmierbares Bauelement, zum Beispiel ein Prozessor, der die Regel enthält, nach der die Symbole verzögert werden. Die Umsortiereinheit 30 kann alternativ in den Prozessor 32 integriert werden, wobei der Prozessor 32 dann eine Adreßleitung zum Speicher 28 aufweist, damit die einzelnen Speicherworte gemäß der Vorschrift, die die Unsortiereinheit aufweist, verzögert werden.Register 31 is connected to data bus 33 via its data output. A memory 28 with a reordering unit 30 is also connected to the data bus 33 . The reordering unit 30 is a programmable component, for example a processor, which contains the rule according to which the symbols are delayed. The sorting unit 30 can alternatively be integrated into the processor 32 , the processor 32 then having an address line to the memory 28 so that the individual memory words are delayed in accordance with the regulation which the unsorting unit has.

Die zu Speicherworten zusammengefassten Symbole werden vom Register 31 über den Datenbus 33 zum Speicher 28 übertragen, wo die Symbole in einem Speicherelement des Speichers 28 abgelegt werden.The symbols combined into memory words are transmitted from register 31 via data bus 33 to memory 28 , where the symbols are stored in a memory element of memory 28 .

Die Umsortiereinheit 30 veranlaßt, daß die Symbole, die in Speicherworten im Speicher 28 abgespeichert sind, solange verzögert werden, wie es vorgesehen ist. Die Information, wie lange die Speicherworte abgespeichert werden, ist sowohl der Umsortiereinheit 30, als auch dem Prozessor 32 bekannt, so daß die Symbole, die diese Verzögerung erfahren sollen, zunächst zu Speicherworten zusammengefaßt werden und dann diese Verzögerung erfahren werden.The rearrangement unit 30 causes the symbols which are stored in memory words in the memory 28 to be delayed as long as is provided. The information as to how long the memory words are stored is known both to the reordering unit 30 and to the processor 32 , so that the symbols which are to experience this delay are first combined into memory words and then this delay is experienced.

Wenn die Symbole in den Speicherworten die ihnen zugedachte Verzögerung im Speicher 28 erfahren haben, werden sie vom Speicher 28 über den Datenbus 33 an das Register 26, das über einen Dateneingang an den Datenbus 33 angeschlossen ist, übertragen.When the symbols in the memory words have experienced the intended delay in the memory 28 , they are transferred from the memory 28 via the data bus 33 to the register 26 , which is connected to the data bus 33 via a data input.

Über einen Adreßeingang wird das Register 26 von dem Prozessor 32 über seinen dritten Adreßausgang gesteuert. Im Register 26 werden die Symbole, die in einem Speicherwort vorliegen, wieder in Symbole aufgeteilt, zwischengespeichert und an den Modulator 24 über einen Datenausgang des Registers 26 an einen Dateneingang des Modulators 24 übertragen.Via an address input, the register 26 is controlled by the processor 32 via its third address output. In the register 26 , the symbols that are present in a memory word are again divided into symbols, temporarily stored and transmitted to the modulator 24 via a data output of the register 26 to a data input of the modulator 24 .

Der Modulator 24 faßt die Symbole zu DAB-Symbolen zusammen und moduliert die DAB-Symbole entsprechend des DAB-Standards und übergibt die modulierten DAB-Symbole der Sendeeinrichtung 21, die die modulierten DAB-Symbole auf die Sendefrequenz umsetzt, verstärkt und über die Antenne 20 abstrahlt.The modulator 24 combines the symbols into DAB symbols and modulates the DAB symbols in accordance with the DAB standard and transfers the modulated DAB symbols to the transmitting device 21 , which converts the modulated DAB symbols to the transmission frequency, amplifies them and uses the antenna 20 emits.

In Fig. 2 ist eine Empfangsvorrichtung dargestellt, die an einen Datenbus 8 angeschlossen ist. Die Empfangsvorrichtung 15 weist eine Antenne 1, eine Empfangseinrichtung 2, einen Demodulator 3, einen Zwischenspeicher 4, ein Register 7, ein Register 9, einen Prozessor 10, einen Kanaldecodierer 13, eine Signalverarbeitung 14 und einen Lautsprecher 16 auf.In FIG. 2, a receiving apparatus is shown, which is connected to a data bus 8. The receiving device 15 has an antenna 1 , a receiving device 2 , a demodulator 3 , an intermediate memory 4 , a register 7 , a register 9 , a processor 10 , a channel decoder 13 , a signal processing 14 and a loudspeaker 16 .

Die mittels der Antenne 1 empfangenen DAB-Signale werden in der Empfangseinrichtung 2 verstärkt, gefiltert und umgesetzt und gelangen dann in den Demodulator 3, wo die empfangenen DAB-Signale demoduliert werden. Vom Demodulator 3 gelangen die demodulierten DAB-Signale als Symbole in den Zwischenspeicher 4 und zwar über seinen Dateneingang. Der Prozessor 10 ist über seinen ersten Adreßausgang an einen Adreßeingang des Zwischenspeichers 4 angeschlossen. The DAB signals received by means of the antenna 1 are amplified, filtered and converted in the receiving device 2 and then reach the demodulator 3 , where the received DAB signals are demodulated. The demodulated DAB signals arrive from the demodulator 3 as symbols in the buffer memory 4 , specifically via its data input. The processor 10 is connected via its first address output to an address input of the buffer memory 4 .

Der Prozessor 10 bestimmt die Speicheradressen, an denen der Zwischenspeicher 4 die demodulierten Symbole abspeichert. Über einen zweiten Adreßausgang ist der Prozessor 10 an einen Adreßeingang des Registers 7 angeschlossen. Der Prozessor 10 veranlaßt, daß die Symbole, die eine gleiche Verzögerung im DAB-Sender erfahren haben in das Register 7 zusammen übertragen werden und dort zu Speicherworten zusammengefaßt werden.The processor 10 determines the memory addresses at which the buffer 4 stores the demodulated symbols. The processor 10 is connected to an address input of the register 7 via a second address output. The processor 10 causes the symbols which have experienced the same delay in the DAB transmitter to be transferred together into the register 7 , where they are combined into memory words.

Vom Register 7 über den Datenbus 8 gelangen die zu Speicherworten zusammengefaßten Symbole mit gleicher Verzögerung in den Speicher 11. Dort werden die zu Speicherworten zusammengefaßten Symbole so lange verzögert, bis sie eine Gesamtverzögerung erreicht haben, die für alle Symbole gleich ist. Diese Zeit bestimmt eine Sortiereinheit 6, die sich am Speicher 11 befindet. Die Sortiereinheit 6 kann alternativ mit dem Prozessor 10 integriert sein, wobei der Prozessor 10 eine Adreßleitung zum Speicher 11 aufweist, damit die Symbole im Speicher 11 entsprechend der Sortiereinheit 6 verzögert werden.From the register 7 via the data bus 8 , the symbols combined into memory words reach the memory 11 with the same delay. There the symbols combined into memory words are delayed until they have reached an overall delay which is the same for all symbols. This time is determined by a sorting unit 6 , which is located in the memory 11 . The sorting unit 6 can alternatively be integrated with the processor 10 , the processor 10 having an address line to the memory 11 so that the symbols in the memory 11 are delayed in accordance with the sorting unit 6 .

Haben die Symbole in einem Speicherwort die Gesamtverzögerung erreicht, werden sie über den Datenbus 8 zu dem Register 9 über einen Dateneingang übertragen. Im Register 9 werden die in Speicherworte zusammengefaßten Symbole wieder in einzelne Symbole aufgeteilt und zwischengespeichert, so daß sie vom Register 9 in der richtigen Reihenfolge zum Kanaldecodierer 13 gelangen, wobei der Prozessor 10 über seinen dritten Adreßausgang, der mit einem Adreßeingang des Registers 9 verbunden ist, diese Aufteilung in Symbole steuert.If the symbols in a memory word have reached the total delay, they are transmitted via the data bus 8 to the register 9 via a data input. In the register 9 , the symbols summarized in memory words are again divided into individual symbols and buffered, so that they arrive from the register 9 in the correct order to the channel decoder 13 , the processor 10 via its third address output, which is connected to an address input of the register 9 controls this division into symbols.

Der Kanaldecodierer 13 führt die Kanaldecodierung durch und übergibt die kanaldecodierten Signale an die Signalverarbeitung 14, die die Signale für den Lautsprecher 16 vorbereitet.The channel decoder 13 performs the channel decoding and transfers the channel decoded signals to the signal processor 14 , which prepares the signals for the loudspeaker 16 .

Zur Zwischenspeicherung weist das Register 9 einen zusätzlichen Speicher auf, der vom Prozessor 10 adressiert wird, so daß die Symbole in ihrer ursprünglichen zeitlichen Reihenfolge abgespeichert werden. Dem Prozessor 10 ist zum Beispiel bekannt, daß in einem Speicherwort das erste, das siebzehnte, das vierunddreißigste und das fünfzigste Symbol enthalten sind, da alle diese Symbole mit der gleichen Verzögerung im Sender umsortiert wurden. Darüber hinaus ist dem Prozessor 10 es bekannt, welche Position diese Symbole im Speicherwort einnehmen. Unter Ausnutzung dieses Wissens ordnet der Prozessor 10 die Symbole im Speicher des Registers 9 an jeweils der ersten, der siebzehnten, der vierunddreißigsten und der fünfzigsten Position an, so daß wenn der Speicher des Registers 9 gefüllt ist, die DAB- Symbole in ihrer ursprünglichen zeitlichen Reihenfolge zum Kanaldekodierer 13 gesendet werden.For temporary storage, register 9 has an additional memory which is addressed by processor 10 , so that the symbols are stored in their original chronological order. For example, processor 10 is aware that the first, seventeenth, thirty-fourth and fiftieth symbols are contained in a memory word since all of these symbols have been re-sorted in the transmitter with the same delay. In addition, the processor 10 knows which position these symbols occupy in the memory word. Using this knowledge, the processor 10 places the symbols in the memory of the register 9 in the first, seventeenth, thirty-fourth and fiftieth positions, respectively, so that when the register 9 memory is filled, the DAB symbols are in their original chronological order Sequence to the channel decoder 13 are sent.

Alternativ kann der Zwischenspeicher 4 zu dieser Sortierung verwendet werden, anstatt des zusätzlichen Speichers des Registers 9.Alternatively, the buffer 4 can be used for this sorting instead of the additional memory of the register 9 .

Claims

1. Device for receiving digital signals, the digital signals having symbols, the received symbols having a different order due to a cyclical delay in the transmitter, the device comprising a demodulator ( 3 ) for demodulating the received digital signals and a channel decoder ( 13 ) for channel decoding of the symbols, there being a memory ( 11 ) connected to a data bus ( 8 ), the device for receiving digital signals being connected to the data bus ( 8 ), characterized in that an intermediate memory ( 4 ) coming from the demodulator (3) symbols, caches that a first register (7), receives the symbols have the same delay from the intermediate storage (4) and summarizing to memory words that the memory (11) from the first register (7 ) memory words coming via the data bus ( 8 ) until the memory ( 11 ) di e transfers memory words into a second register ( 9 ) of the device for receiving digital signals, so that the symbols of the memory word have an overall delay which is the same for all symbols, that the second register ( 9 ) breaks the memory words into symbols and that a Processor ( 10 ) transmits the symbols in the original order to the channel decoder ( 13 ).

2. Device according to claim 1, characterized in that the second register ( 9 ) caches the symbols in the original order until the processor ( 10 ) transfers the symbols to the channel decoder ( 13 ).

3. Apparatus according to claim 2, characterized in that a sorting unit ( 6 ) determines the time how long the memory words remain in the memory ( 11 ) until the total delay is the same for all symbols.

4. Device for transmitting digital signals, the digital signals having symbols, the device having a modulator ( 24 ) for modulating the symbols and a channel encoder ( 22 ) for channel coding the symbols, a memory ( 28 ) being provided which is connected to a data bus ( 33 ), the device for transmitting digital signals being connected to the data bus ( 33 ), characterized in that an intermediate memory ( 23 ) temporarily stores the symbols coming from the channel encoder ( 22 ), that a first register ( 31 ) receives the symbols from the buffer store ( 23 ) and combines the symbols into memory words which the device for transmitting digital signals provides with the same delay that the memory ( 28 ) receives the data from the first register ( 31 ) via a data bus ( 33 ) upcoming memory words until the memory ( 28 ) stores the memory words via the data bus ( 33 ) in a second register r ( 26 ) transmits, so that the symbols in different memory words then have a different delay, and that a processor ( 32 ) transmits the symbols to the modulator ( 24 ) in a different order.

5. The device according to claim 4, characterized in that a re-sorting unit ( 30 ) determines how long the memory ( 28 ) delays the individual memory words.

6. The device according to claim 5, characterized in that the second register ( 26 ) buffers the symbols in the changed order until the processor ( 32 ) transfers the symbols to the modulator ( 24 ).