DE19645854A1 - Verfahren zur Herstellung von Leiterplatten - Google Patents

Verfahren zur Herstellung von Leiterplatten

Info

Publication number
DE19645854A1
DE19645854A1 DE19645854A DE19645854A DE19645854A1 DE 19645854 A1 DE19645854 A1 DE 19645854A1 DE 19645854 A DE19645854 A DE 19645854A DE 19645854 A DE19645854 A DE 19645854A DE 19645854 A1 DE19645854 A1 DE 19645854A1
Authority
DE
Germany
Prior art keywords
carrier substrate
mask layer
circuit board
conductive layer
applying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19645854A
Other languages
English (en)
Inventor
Siegfrid Dippon
Walter Olbrich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Priority to DE19645854A priority Critical patent/DE19645854A1/de
Priority to JP9303832A priority patent/JPH10190192A/ja
Priority to US08/965,853 priority patent/US6004619A/en
Publication of DE19645854A1 publication Critical patent/DE19645854A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/143—Masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/146—By vapour deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von gedruckten Leiterplatten auf denen entsprechend einem gewünschten Muster metallische Leiterstrukturen und Löcher auf einem Substrat aus isolierendem Material durch Laserablation hergestellt werden.
Aus der EP 0 677 985 A1 ist ein Verfahren bekannt, bei dem Leiterzüge und Durchgangslöcher mittels Laserablation in einem Trägersubstrat aus isolierendem Material hergestellt werden. Bei diesem bekannten Verfahren wird nach Generierung der Löcher und der Leiterzüge in dem Trägersubstrat eine dünne Metallschicht auf der gesamten Oberfläche des Trägersubstrats niedergeschlagen. Im Anschluß daran erfolgt die chemische Aufbringung einer zusätzlichen Metallschicht, um die erforderliche später gewünschte Dicke zu gewährleisten. Als nächstes wird die Oberfläche durch Abschleifen abgetragen, so daß lediglich die metallisierten Durchgangslöcher bzw. Leiterzüge oder Anschlußflächen übrigbleiben. Das Abschleifen als solches stellt ein relativ grob mechanischer Vorgang dar, der das Trägermaterial und auch die Umwelt belastet. Darüber hinaus geht ein großer Teil der aufgebrachten Metallschichten unwiederbringlich verloren.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Möglichkeit vorzuschlagen, die die erwähnten Nachteile beseitigt.
Diese Aufgabe wird erfindungsgemäß mit den Merkmalen des Hauptanspruchs gelöst. Weitere vorteilhafte Ausgestaltungen sind den Unteransprüchen zu entnehmen.
Gemäß der Erfindung erfolgt auf ein isolierendes Trägersubstrat, beispielsweise einer Folie, die Aufbringung einer Maskenschicht. Hierbei kann es sich um einen dünnen Resist entweder in flüssiger oder fester Form als Folie handeln. Anschließend werden vertiefte Strukturen in der Maskenschicht und im oberen Bereich des Trägersubstrats, z. B. für die Lotanschlußflächen, Leiterzüge und/oder Durchgangslöcher bzw. Sacklöcher, hergestellt. Die Herstellung der vertieften Strukturen und auch der Durchgangslöcher bzw. Sacklöcher in den bereits vorbereiteten Vertiefungen für Lotanschlußflächen erfolgt beispielsweise durch Laserablation. Auf die gesamte Oberfläche des Trägersubstrat und somit auch auf die Maskenschicht wird dann eine dünne leitende Schicht, beispielsweise durch PVD (Physical Vapor Deposition), PCVD (Plasma enhanced vapor deposition) oder andere Metallisierungsverfahren, aufgebracht. Die Dicke der leitenden Schicht, beispielsweise Kupfer, beträgt in einer Ausführungsform ca. 20 nm bis 1000 nm. Als nächstes wird die Maskenschicht einschließlich dem darauf abgeschiedenen elektrisch leitfähigen Material in der üblichen Art und Weise entfernt, wobei das Material an den nicht von der Maskenschicht bedeckten Stellen auf dem Trägersubstrat verbleibt. Abschließend werden die verbleibenden dünnen Strukturen des leitfähigen Materials chemisch nachverstärkt, so daß die Enddicke des Materials (Kupfer) ca. 5 bis 50 µm beträgt.
Dieses Verfahren hat gegenüber den bekannten Verfahren den Vorteil, daß mit wenigen Prozeßschritten vielfach hochdichte Strukturen leicht herstellbar sind und ein einfaches und billiges Material zur Verfügung steht. Darüber hinaus geht beim Entfernen der Maskenschicht und der darauf aufgebrachten Leitschicht nur wenig Material unwiederbringlich verloren.
Zur Herstellung einer Mehrlagenleiterplatte wird auf mindestens einer Seite einer herkömmlichen Leiterplatte oder einer gemäß der Erfindung hergestellten Leiterplatte ein Trägersubstrat, wie es als Ausgangsmaterial für die erste Lage verwendet wurde, auflaminiert und die vorstehend erwähnten Prozeßschritte durchgeführt. Insbesondere bei einer Mehrlagenleiterplatte werden dann Sacklöcher auszubilden sein.
Nachfolgend wird die Erfindung anhand eines Ausführungsbeispiels in Verbindung mit der einzigen Fig. näher erläutert.
Die Fig. a bis g zeigen das Verfahren gemäß der Erfindung zur Erzeugung von zwei Lagen auf beiden Seiten eines Trägersubstrats 1. Gemäß Fig. a wird als Ausgangsmaterial eine Folie aus einem dielektrischen Material, beispielsweise Polyimid, Polyester, Epoxy, Thermount, oder Liquid Christal Polymer verwendet. Die Dicke liegt dabei bevorzugt zwischen 15 µm und 80 µm.
Fig. b zeigt ein auf beiden Seiten des Trägermaterials 1 aufgebrachte Maskenschicht 2. Hierbei kann es sich um einen dünnen Resist entweder in flüssiger oder in fester Form als Folie handeln.
Fig. c zeigt das Trägersubstrat 1 und die Maskenschicht 2 mit eingravierten Öffnungen 3, die durch Laserablation bis eine bestimmte Tiefe, beispielsweise 20 µm, in das Trägersubstrat 1 hineinragen. Bei diesem Schritt wird sowohl das Maskenmaterial als auch das Trägermaterial abladiert. Im Anschluß daran werden gemäß Fig. c die Durchgangslöcher 4 durch Laserablation in dem Bereich der bereits geöffneten Maskenschicht 2 erzeugt.
Fig. e zeigt eine auf die gesamte Oberfläche des Trägersubstrats 1 aufgebrachte Metallschicht 5, die beispielsweise durch PVD/PCVD-Verfahren niedergeschlagen wurde.
In Fig. f wurde das Maskenmaterial mit der darauf aufgebrachten Metallschicht entfernt, so daß das Metall an den nicht von der Maskenschicht bedeckten Stellen erhalten bleibt. Im Anschluß daran wird auf die verbliebenen Metallstrukturen 6, im Ausführungsbeispiel Kupfer, beispielsweise durch chemischen Metallniederschlag oder durch einen galvanischen Prozeß aufgebracht, um eine resultierende Dicke der Schicht von ca. 5 bis 50 µm zu erhalten.
Diese derart hergestellte Leiterplatte kann nun als Ausgangsmaterial für eine Mehrlagenleiterplatte dienen, wobei auf beiden Seiten dieser Leiterplatte erneut Trägersubstrate 1 entsprechend Fig. a auflaminiert werden und die vorstehend beschriebenen Schritte wiederholt werden.

Claims (5)

1. Verfahren zur Herstellung von Leiterplatten mit den folgenden Schritten:
  • a) Aufbringen einer Maskenschicht (2) auf ein Trägersubstrat (1) aus isolierendem Material,
  • b) Herstellen von vertieften Strukturen (3) in der Maskenschicht (2) und im oberen Bereich des Trägersubstrats (1) für die Lotanschlußflächen und Leiterzügen und/oder für die Durchgangslöcher in der Maskenschicht (2) und dem Trägersubstrat (1),
  • c) Aufbringen einer dünnen Leitschicht (5) auf der Oberfläche des Trägersubstrat (1),
  • d) entfernen der Maskenschicht (2) mit der darauf aufgebrachten Leitschicht,
  • e) Aufbringen von Metall auf der noch existierenden Leitschicht (6) zur Erzielung der gewünschten Dicke.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Herstellung einer Mehrlagenleiterplatte mindestens auf einer Seiten einer Standardleiterplatte oder der gemäß Anspruch 1 hergestellten Leiterplatte ein Trägersubstrat auflaminiert und die Prozeßschritte a) bis e) durchgeführt werden.
3. Verfahren nach einem der vorangegegangenen Ansprüche, dadurch gekennzeichnet, daß die vertieften Strukturen mittels Laserablation hergestellt werden.
4. Verfahren nach einem der vorangegegangenen Ansprüche, dadurch gekennzeichnet, daß die Strukturtiefe im oberen Bereich des Trägersubstrats (1) gemäß Schritt b) ungefähr 20 µm beträgt.
5. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, daß die Aufbringung der Leitschicht (5) durch PVD- oder PCVD-Verfahren erfolgt.
DE19645854A 1996-11-07 1996-11-07 Verfahren zur Herstellung von Leiterplatten Ceased DE19645854A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19645854A DE19645854A1 (de) 1996-11-07 1996-11-07 Verfahren zur Herstellung von Leiterplatten
JP9303832A JPH10190192A (ja) 1996-11-07 1997-11-06 印刷回路板製造プロセス
US08/965,853 US6004619A (en) 1996-11-07 1997-11-07 Process for manufacturing printed circuit boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19645854A DE19645854A1 (de) 1996-11-07 1996-11-07 Verfahren zur Herstellung von Leiterplatten

Publications (1)

Publication Number Publication Date
DE19645854A1 true DE19645854A1 (de) 1998-05-14

Family

ID=7810880

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19645854A Ceased DE19645854A1 (de) 1996-11-07 1996-11-07 Verfahren zur Herstellung von Leiterplatten

Country Status (3)

Country Link
US (1) US6004619A (de)
JP (1) JPH10190192A (de)
DE (1) DE19645854A1 (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8240036B2 (en) 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
EP2469990A3 (de) * 2008-04-30 2012-09-19 Panasonic Corporation Verfahren zur Herstellung einer Leiterplatte mittels Additivverfahren und mit dem Verfahren hergestellte mehrschichtige Leiterplatte
US8272126B2 (en) 2008-04-30 2012-09-25 Panasonic Corporation Method of producing circuit board
US8698003B2 (en) 2008-12-02 2014-04-15 Panasonic Corporation Method of producing circuit board, and circuit board obtained using the manufacturing method
US8929092B2 (en) 2009-10-30 2015-01-06 Panasonic Corporation Circuit board, and semiconductor device having component mounted on circuit board
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
EP3621418A1 (de) * 2018-08-30 2020-03-11 Nichia Corporation Leiterplattenherstellungsverfahren und leiterplatte
WO2023091851A1 (en) * 2021-11-22 2023-05-25 Qualcomm Incorporated Integrated circuit (ic) packages employing a package substrate with a double side embedded trace substrate (ets), and related fabrication methods

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6484301B1 (en) 2001-05-25 2002-11-19 Hewlett-Packard Company System for and method of efficient contact pad identification
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US7334326B1 (en) 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
JP3631992B2 (ja) * 2001-11-13 2005-03-23 日東電工株式会社 配線回路基板
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US6930257B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laminated laser-embedded circuit layers
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US7028400B1 (en) * 2002-05-01 2006-04-18 Amkor Technology, Inc. Integrated circuit substrate having laser-exposed terminals
US7399661B2 (en) 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
US6822332B2 (en) * 2002-09-23 2004-11-23 International Business Machines Corporation Fine line circuitization
US7155819B2 (en) * 2003-06-30 2007-01-02 Intel Corporation System for making a conductive circuit on a substantially non-conductive substrate
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US7145238B1 (en) 2004-05-05 2006-12-05 Amkor Technology, Inc. Semiconductor package and substrate having multi-level vias
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
TWI334202B (en) * 2006-12-14 2010-12-01 Ase Electronics Inc Carrier and manufacturing process thereof
US7750250B1 (en) 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
TWI349974B (en) * 2007-07-06 2011-10-01 Unimicron Technology Corp Structure with embedded circuit
US8323771B1 (en) 2007-08-15 2012-12-04 Amkor Technology, Inc. Straight conductor blind via capture pad structure and fabrication method
US7738249B2 (en) * 2007-10-25 2010-06-15 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal cooling structure and electrical assembly utilizing same
US7749813B2 (en) * 2008-02-27 2010-07-06 Lumination Llc Circuit board for direct flip chip attachment
US8431831B2 (en) * 2008-10-08 2013-04-30 Oracle America, Inc. Bond strength and interconnection in a via
EP2367405A4 (de) * 2008-12-02 2012-06-27 Panasonic Corp Verfahren zur herstellung einer leiterplatte und auf diese weise hergestellte leiterplatte
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US9190325B2 (en) 2010-09-30 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. TSV formation
US8580682B2 (en) * 2010-09-30 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cost-effective TSV formation
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
CN103140089A (zh) * 2011-12-05 2013-06-05 深圳富泰宏精密工业有限公司 壳体的制备方法及由该方法制得的壳体
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
TWI462672B (zh) 2013-02-08 2014-11-21 Ichia Tech Inc 前驅基板、軟性印刷電路板及其製造方法
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9955590B2 (en) 2015-10-21 2018-04-24 Advanced Semiconductor Engineering, Inc. Redistribution layer structure, semiconductor substrate structure, semiconductor package structure, chip structure, and method of manufacturing the same
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0260514B1 (de) * 1986-09-15 1991-06-19 General Electric Company Verfahren zur photoselektiven Metallisierung
EP0677985A1 (de) * 1994-04-14 1995-10-18 Hewlett-Packard GmbH Verfahren zur Herstellung von Leiterplatten

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0260514B1 (de) * 1986-09-15 1991-06-19 General Electric Company Verfahren zur photoselektiven Metallisierung
EP0677985A1 (de) * 1994-04-14 1995-10-18 Hewlett-Packard GmbH Verfahren zur Herstellung von Leiterplatten

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 04118986 A (Japio/Abstr.) *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8240036B2 (en) 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
EP2469990A3 (de) * 2008-04-30 2012-09-19 Panasonic Corporation Verfahren zur Herstellung einer Leiterplatte mittels Additivverfahren und mit dem Verfahren hergestellte mehrschichtige Leiterplatte
US8272126B2 (en) 2008-04-30 2012-09-25 Panasonic Corporation Method of producing circuit board
EP2592912A1 (de) * 2008-04-30 2013-05-15 Panasonic Corporation Verfahren zur Herstellung einer Leiterplatte mittels Additivverfahren, Leiterplatte und mit dem Verfahren erhaltene mehrschichtige Leiterplatte
US9332650B2 (en) 2008-04-30 2016-05-03 Panasonic Corporation Method of producing multilayer circuit board
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
US8698003B2 (en) 2008-12-02 2014-04-15 Panasonic Corporation Method of producing circuit board, and circuit board obtained using the manufacturing method
US8929092B2 (en) 2009-10-30 2015-01-06 Panasonic Corporation Circuit board, and semiconductor device having component mounted on circuit board
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
US9351402B2 (en) 2009-10-30 2016-05-24 Panasonic Corporation Circuit board, and semiconductor device having component mounted on circuit board
EP3621418A1 (de) * 2018-08-30 2020-03-11 Nichia Corporation Leiterplattenherstellungsverfahren und leiterplatte
WO2023091851A1 (en) * 2021-11-22 2023-05-25 Qualcomm Incorporated Integrated circuit (ic) packages employing a package substrate with a double side embedded trace substrate (ets), and related fabrication methods
US11791320B2 (en) 2021-11-22 2023-10-17 Qualcomm Incorporated Integrated circuit (IC) packages employing a package substrate with a double side embedded trace substrate (ETS), and related fabrication methods

Also Published As

Publication number Publication date
JPH10190192A (ja) 1998-07-21
US6004619A (en) 1999-12-21

Similar Documents

Publication Publication Date Title
DE19645854A1 (de) Verfahren zur Herstellung von Leiterplatten
EP0361193B1 (de) Leiterplatte mit einem spritzgegossenen Substrat
DE19626977A1 (de) Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung
EP0466202A1 (de) Verfahren zur Herstellung von Leiterplatten
WO1998006243A1 (de) Verfahren zur herstellung von verbindungsleitern
EP0016925B1 (de) Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten
WO2000013129A2 (de) Verfahren zur herstellung metallischer feinstrukturen und anwendung des verfahrens bei der herstellung von sensoranordnungen zur erfassung von fingerabdrücken
EP0549791B1 (de) Mehrlagenleiterplatte und verfahren zu ihrer herstellung
DE3700912C2 (de)
EP0584386A1 (de) Leiterplatte und Herstellungsverfahren für Leiterplatten
DE2147573C2 (de) Verfahren zur Herstellung von mikroelektronischen Schaltungen
DE60211628T2 (de) Zusammengesetzte elektronische bauteile
EP0968631A1 (de) Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen
DE4131065A1 (de) Verfahren zur herstellung von leiterplatten
DE2251829A1 (de) Verfahren zur herstellung metallisierter platten
DE2949184A1 (de) Elektrische leiterplatte
EP0692178B1 (de) Strukturieren von leiterplatten
DE3006117C2 (de) Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen
DE69922271T2 (de) Leiterplattenherstellungsmethode
DE19753149C2 (de) Verfahren zum Herstellen eines Keramik-Metall-Substrates
EP0931439B1 (de) Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen
DE102009023629B4 (de) Leiterplatte und Herstellungsverfahren
DE1937508A1 (de) Verfahren zur Herstellung eines mit elektrischen Leitungsbahnen und/oder elektrischen Durchkontaktierungen versehenen Isolierstofftraegers
DE3914727A1 (de) Mehrlagen-leiterplatten fuer feinleiter und verfahren zu ihrer herstellung
DE19512272C2 (de) Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: HEWLETT-PACKARD CO. (N.D.GES.D.STAATES DELAWARE),

8131 Rejection