DE1449532B2 - Datenverarbeitungsanlage - Google Patents

Description

5 6

ordnete Speichereinheit nach einer vorgegebenen Soweit möglich, werden ferner die Begriffe nach

Ordnung mit diesem Prozessor oder dieser Eingabe- DIN 44 300, Entwurf vom 31. 1. 1969, verwendet.

Ausgabe-Steuereinheit verbindet. Die Schaltverriege- Nachfolgend wird ein Ausführugsbeispiel der Er-

lung ist hierbei auf die Anlage aufgeteilt, um dieser findung an Hand der Zeichnungen näher beschrieben,

einen modularen Aufbau zu geben, also z. B. das 5 In der Zeichnung ist

Hinzufügen weiterer, bei wachsendem Bedarf an F i g. 1 eine teilweise schaubildliche und teilweise

Rechenleistung, Speicherkapazität oder Eingabe- schematische Darstellung einer Ausführungsform der

Ausgabe-Datenfluß zu ermöglichen. Hierdurch er- Erfindung,

gibt sich ferner der große Vorteil, daß eine solche Fig. 2 ein Blochschaltbild einer Ausführungsform

Anlage auch dann noch weiter arbeitet, wenn eines io der Erfindung, in dem die Anlage nach F i g. 1 in

oder mehrere Geräte ausgefallen sind, solange wenig- ihrer Größe erweitert wiedergegeben ist und bei der

stens noch eine der gesonderten Schaltverriegelungen der Pfeil die Wählmöglichkeiten für einen vierten

funktionsfähig ist. Prozessor oder eine zweite E/A-Vermittlung mit bis

Ein sehr einfacher konstruktiver Aufbau einer sol- zu 10 zusätzlichen E/A-Steuereinheiten und bis zu

chen Datenverarbeitungsanlage ergibt sich nach einer 15 64 zusätzlichen Eingabe- und Ausgabegeräten dar-

Weiterbildung der Erfindung dadurch, daß die ein- stellt,

zelnen Schaltverriegelungen jeweils mit der zugeord- Fig. 3 die Zuordnung der Fig. 3A und 3B zuneten Menge von Speichereinheiten zu einer Spei- einander; dabei stellen die Fig. 3A und 3B gemeincher-Baueinheit vereinigt sind und daß Sammel- sam ein Verdrahtungs- und Blockschaltbild der An-Übertragungsleitungen von den einzelnen Prozesso- 20 lage nach Fig. 2 dar, welche die bevorzugte Ausren zu allen Speicher-Baueinheiten und von den führungsform der Erfindung wiedergibt,
Eingabe-Ausgabe-Steuereinheiten zu allen Speicher- Fig. 4 die Zuordnung der Fig. 4A und 4B zuBaueinheiten vorgesehen sind. Man erhält also Spei- einander; dabei stellen diese Figuren ein Blockschaltcher-Baueinheiten, von denen man bei einer gege- bild eines der bei der bevorzugten Ausführungsform benen Datenverarbeitungsanlage nach der Erfindung 25 der Erfindung verwendeten Prozessoren dar,
je nach Bedarf an Speicherkapazität eine oder meh- Fig. 5 die Zuordnung der Fig. 5A, 5B, 5C und rere verwenden kann, und von diesen Baueinheiten 5 D zueinander; dabei stellen diese Figuren ein Blockführen in einfacher Weise Sammel-Übertragungslei- schaltbild einer der Speichereinheiten dar, welche bei tungen zu allen Prozessoren und zu den Eingabe- der bevorzugten Ausführungsform der Erfindung ver-Ausgabe-Steuereinheiten. Man erhält hierdurch unter 30 wendet werden,

anderem eine sehr einfache Leitungsführung, was be- F i g. 6 ein Schaltbild der Schaltung für die Über-

sonders bei hohen Taktgeberfrequenzen wichtig ist. tragung zwischen Datenquellen und Empfängerein-

Bei einer erfindungsgemäßen Datenverarbeitungs- heiten und hierfür die Übertragung zwischen den

anlage sind die Eingabe-Ausgabe-Steuerfunktionen verschiedenen Baueinheiten,

nicht an einen besonderen Prozessor gebunden, wo- 35 Fig. 7 ein teilweise als Blockschaltbild dargestell-

durch der Wirkungsgrad wesentlich verbessert wird, tes Schaltbild der Takt- oder Zeitgeberanlage der

da für diese Funktion jeweils ein gerade freier Pro- dargestellten Ausführungsform der Erfindung, wel-

zessor verwendet werden kann und deshalb kein ches zur Vereinfachung Haupt- und Nebentaktgeber

Programm unterbrochen werden muß. Auch ist eine und Zwischenverbindungen für eine unvollständige

solche Anlage sehr flexibel und kann sich bei Ver- 40 Anlage darstellt,

Wendung eines geeigneten Organisationsprogramms F i g. 8 die Zuordnung der F i g. 8 A und 8 B zuleicht an vielfältige Aufgaben und Anforderungen an- einander; diese Figuren bilden gemeinsam ein Blockpassen, z. B. durch Parallelbearbeitung verschiedener schaltbild der beispielsweisen Ausführungsform der Programmabschnitte, wobei jeder Prozessor flexibel Anlage nach F i g. 2 und ihrer möglichen Zusammen- und entsprechend den jeweiligen Erfordernissen den 45 Stellungen, wobei das Blockschaltbild mehr Einzelanderen Prozessoren über- oder untergeordnet wer- heiten zeigt und auch die E/A-Vermittlung und die den kann. Umsetzer in Blockform wiedergibt;

Die Schaltverriegelung stellt den Brennpunkt des Fig. 9A ein Blockschaltbild der Speicher-Takt-Datenflusses in der erfindungsgemäßen Datenverar- geberleitungen, die die Baueinheiten einer Ausfühbeitungsanlage dar. Sie wird zur Sicherung dieser für 50 rungsform der Erfindung miteinander verbinden, wodie Anlage lebenswichtigen Funktionen zweckmäßig bei die dargestellte Anzahl der Baueinheiten geringer als passive Einrichtung (Schaltmatrix) aus logischen ist als diejenige in einer vollständigen Anlage, um die Verknüpfungsgliedern aufgebaut, welche sehr schnell zeichnerische Darstellung zu vereinfachen,
elektronisch durchschalten und die gewünschten Ver- Fig. 9B ein Blockschaltbild der Verbindungen bindungen herstellen, und zwar sowohl in Fällen ohne 55 der Prozessor-Taktgeberleitungen zwischen den Bau-Kollision wie beim Auftreten von Kollisionen. einheiten der Anlage gemäß F i g. 9 A,

Der erfindungsgemäße Aufbau ermöglicht es, bei F i g. 9 C zeigt die zugehörige Legende,
einer Erweiterung durch Hinzufügen weiterer Bau- Fig. 10 ein Blockschaltbild der Taktgeberanlage, einheiten die bisherigen Programme weiter zu ver- Fig. 11 ein Blockschaltbild zur Erläuterung der wenden. Eine solche Datenverarbeitungsanlage ist 60 örtlichen Leitungsführungen und Zwischenverbinalso sehr flexibel in der Anwendung, anpassungs- düngen zu den Flipflops der Anlage und des Abfähig an die verschiedensten Probleme des zivilen und Schlusses für eine Taktgeberanlage nach Fi g. 7, wodes militärischen Sektors, und sie ist erweiterungs- bei der Übersichtlichkeit halber eine geringere Anfähig und kann mit den Bedürfnissen ihres Benutzers zahl von Baueinheiten dargestellt ist als bei der vollwachsen. 65 ständigen Anlage vorhanden wäre,

In der folgenden Beschreibung werden statt des Fi g. 12 ein Schaltbild der Speicher-Diodenmatrix

Ausdrucks »Eingabe und/oder Ausgabe« die Ab- in der Speichereinheit nach der Erfindung,

kürzungenE/A verwendet, z.B. E/A-Steuereinheit. Fig. 13 ein Schalt-und Blockschaltbild des inne-

7 8

ren Speicheraufbaus der Speichereinheit nach Flusses von Befehlen und Daten zwischen einer

F i g. 5 A bis 5 D, E/A-Steuereinheit und den anderen Arten von Bau-

Fig. 14 die Zuordnung der Fig. 14A und 14B einheiten und Geräten in der Anlage, wobei die aus-

zueinander; hierbei bilden diese Figuren zusammen gezogenen Linien den Befehlsfluß und die gestrichel-

eine graphische Darstellung des zeitlichen Verlaufs 5 ten Linien den Datenfluß darstellen,

der Signale im Speicher für die dargestellte Ausfüh- Fig. 37A und 37B ein Blockschaltbild bzw. logi-

rungsform der Datenverarbeitungsanlage, sches Schaltbild der automatischen Unterbrechungs-

F i g. 15 ein Block- und logisches Schaltbild der anlage für die dargestellte Ausführungsform der erfin-

Empfängereinheiten im Eingangsteil der Speicher- dungsgemäßen Anlage und

einheit nach Fig. 5, io Fig. 38 ein vereinfachtes Blockschaltbild der

F i g. 16 ein logisches Schaltbild des Sammelüber- automatischen Unterbrechungsanlage nach den

tragungs-Mischkreises der Speichereinheit nach Fig. 37Aund37B.

F i g. 5, Die dargestellten Ausführungsformen der erfin-

Fig. 17 die Zuordnung der Fig. 17A und 17B dungsgemäßen Datenverarbeitungsanlage sind schau-

zueinander; diese Figuren stellen zusammen den 15 bildlich in Fig. 1, im Blockschaltbild in Fig. 2 und

Adressenwähler der Speichereinheit nach Fig. 5 dar, in ihren Verdrahtungs- und Verbindungsplänen in

Fig. 18 die Zuordnung der Fig. 18A und 18B Fig. 3 dargestellt. Im dargestellten Ausführungsbeizueinander; diese Figuren zeigen zusammen den KoI- spiel sind vier Prozessor-Moduleinheiten Pl, P 2, P 3 lisonslöser und die Sammelleitungs-Zähleinheit der und P 4, eine Schaltverriegelung 150, 16 Speicher-Speichereinheit nach Fig. 5A₅ 20 moduleinheitenMl bis M16, 10 Eingabe-Steuerein-

Fig. 19 die Zuordnung der Fig. 19A und 19B heitenE/Al bis E/AlO, 5 Verbindungssammellei-

zueinander; diese Figuren zeigen zusammen die Kreu- tungenöwsl bis busS, eine erste E/A-Vermittlungs-

zungspunkt-Sammel-Leitungs-Signalschaltungen der einheit 151 und eine Vielzahl von nicht bezifferten

Speichereinheit nach F i g. 5 A, Eingabe- und Ausgabeeinheiten vorgesehen. Eine

F i g. 20 ein logisches Schaltbild der Treiberschal- 25 zweite E/A-Steuermoduleinheitengruppe (nicht betungen für die Speichereinheit nach F i g. 5, ziffert) kann wechselweise uv die Anlage an Stelle

Fig. 21 ein logisches Schaltbild des Zeitzähler- des ProzessorsP4 angeschlossen werden. Die Pro-Steuerkreises der Speichereinheit nach F ig. 5 A, zessorenPl bis P4 stehen über die Schaltverriege-

F i g. 22 ein logisches Schaltbild des Speicher-Zeit- lung 150 mit den Speichermoduleinheiten Ml bis

Zählers der Speichereinheit nachFig. 5A, 30 M16 in Übermittlungsverbindung. Die E/A-Steuer-

F ig. 23 A und 23 B die Kern-, Lese- und Schreib- einheiten EMI bis E/AIO benutzen gemeinsam die

Zeitgebersteuerkreise der Speichereinheit nach Sammelleitung busl. Diese E/A-Steuereinheiten ste-

F i g. 5 C, wobei F i g. 23 A ein logisches Schaltbild hen ferner über die Schaltverriegelung mit den

der Schaltung für den Beginn des Speicherlesezyklus 16 Speichermoduleinheiten Ml bis M16 in Uber-

und Fig. 23B ein logisches Schaltbild der Schaltung 35 mittlungsverbindung. Wie durch die gestrichelten

für den Beginn des Speicherschreibzyklus darstellt, Linien in F i g. 1 gezeigt und wie in F i g. 2 und 3 an-

Fig. 24 ein logisches Schaltbild der Registersteuer- gegeben ist, kann der vierte Prozessor P4 und sein

einheit der Speichereinheit nach Fig. 5A, zugehöriger Sammelleitungsabschnitt, der zu ihm

Fig. 25 die Zuordnung der Fig. 25A und 25B führt, weggelassen und eine Sammelleitung vorge-

zueinander; dabei bilden diese Figuren zusammen die 40 sehen werden, durch die eine zweite Anzahl von

ersten sechs Bits der Speichereingangsmatrix der 10 E/A-Steuereinheiten mit den Speichermodulein-

Speichereinheit nach F i g. 5D, heitenMl bis MIO in Verbindung stehen. Zwischen

F i g. 26 ein logisches Schaltbild des Speicheradres- die 10 E/A-Steuereinheiten E/A 1 bis E/A 10 und die

senregisters der Speichereinheit nach Fig. 5C, 64 Eingabe- und Ausgabeeinheiten (nicht beziffert)

F i g. 27 ein logisches Schaltbild der sechs höchst- 45 ist die automatische E/A-Vermittlung 151 einge-

wertigen Bitschaltungen des Speicheradressenregister- schaltet.

Decodierers der Speichereinheit nach Fig. 5C, Die Organisation der Anlage nach der Erfindung

Fig. 28 ein logisches Schaltbild der zwölf höchst- gemäß Fig. 1, 2 und 3A mit 3B beruht auf dem

wertigen Bits des Speicherinformationsregisters, die Betriebssystem, das die Information verwendet, die

die Speieherinformationsregistersilbe,4 (MIRA) der 50 im vollständig gemeinsam benutzten Speicher ge-

Speichereinheit nach F i g. 5 D bilden, speichert ist. Das Betriebssystem wird durch die ein-

F i g. 29 ein logisches Schaltbild der Speicherinfor- zelnen Prozessoren jeweils insoweit betrieben, als

mationsausgangsschaltung mit der Silben-Informa- das zur Bestimmung der Arbeitsverteilungen not-

tionsausgangseinrichtung und der Informationsaus- wendig ist. Jeder Prozessor plant sich selbst, wobei

gangsmischstufe der Speichereinheit nach Fig. 5D, 55 er zeitweise Zwischenbeziehungen in der Zu- und

F i g. 30 ein Blockschaltbild einer E/A-Steuerein- Überordnung zu anderen Prozessoren herstellt, um

heit der dargestellten Ausführungsform der Erfindung, eine optimale Bearbeitung von Paralleloperationen

Fig. 31 eine schematische Darstellung des Auf- zu gewährleisten,

baus eines Befehlskennwortes, Die Schaltverriegelung 150 stellt den Brennpunkt

F i g. 32 eine schematische Darstellung des Auf- 60 des Datenflusses innerhalb der Anlage dar. Sie er-

baus eines In-Bearbeitung-Kennwortes, möglicht eine automatische Parallelführung und

F i g. 33 eine schematische Darstellung des Auf- Steuerung der Übermittlungen zwischen den Modulbaus eines Einstell-Kennwortes, einheiten und den Unterbrechungssignalen. Im folgen-

F i g. 34 eine schematische Darstellung des Auf- den sollen zum besseren Verständnis einige einfüh-

baus eines Freigabe-Kennwortes, 65 rende Bemerkungen zu den Prozessoren gemacht

F i g. 35 eine schematische Darstellung des Auf- werden,

baus eines Ergebnis-Kennwortes, Gemäß F i g. 4 arbeitet das Rechenwerk 3030 des

F i g. 36 ein vereinfachtes Ablaufdiagramm des Prozessors parallel, empfängt jedoch Daten von der

■3ΠΟ COTOOI

9 10

Schaltverriegelung 150 in serien-paralleler Form. Die Ausführungsform sieht ein binäres Datenwor Ein Dünnfilm-Speicherregister 3001 und Operanden- von ausreichender Länge (49 Bits einschließlich Vorstapel oder Kellerspeicher 3099 in jedem Prozessor zeichen und einem Paritätsbit) für fast alle Rechenarbeitet bei einer Taktfrequenz von 3 MHz und re- probleme vor, und zwar für eine zweckmäßige binäre duziert in großem Maße den erforderlichen Zugriff 5 Rechnung mit gleitendem Komma 36 Bits für die zu den SpeichereinheitenMl bis M16 (s. Fig. 2). Mantisse einschließlich Vorzeichen und 12 Bits füi Die Befehlsliste des Prozessors enthält binäre arith- den Exponenten einschließlich Vorzeichen. Dies stell¹ metische Befehle für festes und gleitendes Komma, eine bemerkenswerte Auflösung der Arithmetik mi wobei die Rechnerorganisation auf Rechnen mit gleitendem Koma dar. Die alphanumerischen Daten gleitendem Komma ausgerichtet ist. Der Adressier- io Wörter der Anlage enthalten acht Zeichen, aufbau des Rechners weist die gesamte Leistungs- Die einzelnen Moduleinheiten und ihre Zwischen fähigkeit eines 3-Adressen-Rechners auf, obwohl beziehungen werden im einzelnen noch genau be weniger als das Maximum von drei Adressen mit den schrieben; es folgt jetzt eine kurze Beschreibung de Befehlen verarbeitet werden kann, wodurch eine er- Moduleinheiten der Anlage zur Orientierung der An hebliche Ersparnis an Befehlszeit und an Programm- 15 lagendarstellung.

speicherung erzielt wird. Befehle werden angegeben Das Blockschaltbild eines Prozessors zeigen di

durch die Verwendung von Reihen oder Ketten aus Fig. 4A und 4B. Operanden können alternativ vor

12-Bit-Silben. Ein Programmbefehl kann entweder Speicher oder von einem 4-Stellungsstapel von Ope

aus einer einzigen Operatorsilbe oder aus einer korn- randenregistern 3099 innerhalb des Dünnfilmspeichei

plexen Silbenreihe bestehen. Vier Programmsilben ao 3001 abgerufen werden. Die Arbeitsergebnisse kör

werden in jeder Speicherzelle gespeichert, um eine nen im Speicher oder in dem Operandenstapel odc

maximale Programm-Packungsdichte zu erzielen, je- Kellerspeicher 3099 gespeichert werden für die nacl

doch brauchen die einzelnen Befehle einer solchen folgende Bearbeitung nach dem Programm. Befehlsreihe nicht mit den normalen Wortgrenzen Der Operandenstapel 3099 des Prozesses ist auße

zusammenfallen. 25 ordentlich zweckmäßig für arithmetische und B>

Die Anlage nach der Erfindung paßt sich sofort arbeitungsoperationen. Er reduziert die Anzahl ve

Grundtakteinflüssen, neuen Programmen, Wechseln Zugriffen zum Hauptspeicher dadurch, daß er Tei

in der Programmpriorität und manuellen oder auto- oder Zwischenergebnisse der Rechnung festhä

matischen Unterbrechungssignalen an. Dieser Kellerspeicher 3099 arbeitet im Normal- ur

Jedem Prozessor steht eine der Datenübertragungs- 30 im Haltebetrieb. Beim Normalbtrieb besteht die A

Sammelleitungen bus! bis bus5 (Fig. 5B) aus- beitsweise in einem Letzter-Hinein-, Erster-Hinau

schließlich zu, durch die er über die Schaltverriege- Verfahren, bei dem der letzte in die Liste oder di

lung 150 mit jeder Speichereinheit in der Anlage in Stapel eingegebene Posten der erste Posten ist, c

Verbindung treten kann. Die E/A-Steuereinheiten für die Wiederaufnahme zugänglich ist. Diese E

E/Al bis E/AlO einer E/A-Vermittlung teilen sich 35 triebsweise ist auch als »Nachschiebeliste« bekan:

in eine einzelne Sammelleitung. Es sind 10 E/A- Der Haltebetrieb ist zweckmäßig für eine Liste

Steuereinheiten je E/A-Vermittlung in der dargestell- bearbeitung und kann zum Quartieren von Zahl

ten Ausführungsform gemäß Fig. 1, 2 und 3 und verwendet werden.

zwei E/A-Vermittlungen vorhanden, davon jede auf Die erste Silbe eines Programmbefehls liefert d

einer besonderen Sammelleitung. Bei der dargestell- 40 Operationscode und drei Adressenindikatoren. I

ten Ausführungsform liegt die zweite E/A-Vermitt- Adressenindikatoren geben die Wahl zwischen di

lung an der Stelle eines vierten Prozessors und ist Holen oder dem Speichern im Operandenstapel 01

nach Wahl erhältlich. im Speicher. Sie zeigen ferner an, falls es sich

Der Speicher kann gleichzeitig von allen Prozes- den Stapel handelt, ob der Stapelbetrieb Norm

sor- und E/A-Vermittlungs-Sammelleitungen benutzt 45 oder Haltebetrieb sein soll, und sie zeigen an, ob

werden. Wenn zwei oder mehr Sammelleitungen Speicheradressen indiziert werden soll oder nie

gleichzeitig für dieselbe Speichermoduleinheit adres- Adressensilben der Silbenreihe folgen der Operat

sieren, löst die Schaltverriegelung 150 automatisch silbe, und zwar eine für jeden Speicherzugriff. J^

die Kollision entsprechend der Priorität und bringt Speicheradressensilbe enthält eine 11-Bit-Adresse ι

die Posten mit niedrigerer Priorität in eine Reihen- 50 ein Bit für indirektes Adressieren. Die Adresse w

folge. Eine Funktionssammelleitung erhält unmittel- zum Inhalt eines 16-Bit-Grundadressenregisters

baren Zugriff, während die anderen lediglich ver- Dünnfilmspeicher addiert, um auf einen Bereich

zögert werden, bis die erste Speicherübertragung be- verweisen, der als Direkt-Adressenbereich bezeicl

endet ist. werden kann.

Die Programmierstation, die aus dem Pulstasten- 55 Der Inhalt der Direkt-Adressenbereichsstelle k

feld und dem Überwachungsdrucker bestehen kann, entweder ein Operand oder eine andere Speie'

wird in der dargestellten Ausführungsform der Erfin- adresse sein. Auf diese Weise ist durch das bescl

dung als ein Eingabe/Ausgabe-Gerät behandelt. An- bene Verfahren eine indirekte Adressierung

fragen von dieser Station werden, wie noch beschrie- einer ersten zu einer zweiten und zu einer η-ten S ben wird, durch die Unterbrechungsmaßnahmen be- 60 möglich, wobei η irgendeine Zahl ist. arbeitet. Die Bedienungsperson hat daher Zugriff zu Jede der drei Operandenadressen, die für je

dem Zustand jeder Operation; sie kann die gesamte Befehl entwickelt werden kann, kann durch drei

Planung der Vorgänge prüfen und kann die Ein- 15 Dünnfilmindexregisteni modifiziert werden,

gabetastatur zum Eingeben von Informationen in im Prozessor vorgesehen sind. Diese Möglich die Anlage benutzen. Eine automatische Bearbeitung 65 verbunden mit der Möglichkeit indirekten Ac

von Vorgängen kann ebenfalls vorgesehen sein, wo- sierens in der Anlage, ergibt eine flexible Adres

bei der Überwachungsdrucker für Berichte an die steuerung. Bedienungsperson verwendet wird. Eine Unterbrechungsanlage ermöglicht eine Ui

11 12

brechung des »normalen« Datenverarbeitungsbetriebs Jeder Prozessor weist fünf Funktionsbereiche auf. der Rechenanlage. Sie erkennt Unterbrechungsbedin- Der erste besteht in einem Rechenwerk 3030, das aus gungen, die durch das Programm oder durch Bau- einem A-Register 3033, einem B-Register 3031, einem teile erzeugt werden, die ihrerseits durch bei der Aus- C-Register 3034 und einem Addierglied 3032 mit den führung des Programms auftretende Situationen ver- 5 zugehörigen Steuerungen aufgebaut ist. Der zweite ursacht werden. Sie erkennt manuell eingeleitete An- Bereich besteht aus einem Satz von Registern mit den rufe sowie äußere Anrufe für eine Verbindung mit Oktalcoden 001 bis 157, die in einem kleinen Dünnder Rechenanlage. Ferner erkennt sie Gerätefehler filmspeicher 3001 enthalten sind. Der dritte Funkwie z. B. Paritätsfehler, unzulässige Operationen und tionsbereich wird von dem Unterbefehlsmatrix- und Netzausfall. Zugriff zur Unterbrechungsanlage wird io Steuerbereich 3020 gebildet, der die Möglichkeit des gewonnen über ein Unterbrechungsregister 3002 Indizierens, der Adressenakkumulation, der indirek-(Fig. 4B), das ein Bit für jede einzelne Unter- ten Adressierung und des Phasenbetriebs einschließt, brechungsbedingung aufweist. Jeder Prozessor hat und aus Zeitgeberkreisen sowie logischen Kreisen Zugriff zum Unterbrechungsregister 3002 durch ein zur Erzeugung von Befehlen und Unterbefehlen. Der Maskenregister 3016. Das Unterbrechungs-Masken- 15 vierte Bereich besteht aus einem Speicheraustauschregister 3016 in jedem Prozessor ist durch die auto- bereich, der einen Dünnfilm-Pufferspeicher 3004, matische Arbeits- und Planungssteuerung einstellbar, 3005, einen zentralen oder Hauptpufferspeicher 3006, um anzuzeigen, welche Unterbrechungen ein Pro- 3007, Addierglieder 3008, 3009 und Uberwachungszessor jeweils bearbeiten wird. Wenn ein Prozessor kreise enthält. Ein fünfter Bereich dient dem Spei-> eine »Eins« in einer Unterbrechungsregisterstelle 20 cherschutz und weist Begrenzungsregister 3012 und durch sein Maskenregister abfühlt, führt er sofort die 3013 sowie Vergleichskreise 3010 und 3011 auf. Die entsprechende Unterbrechung aus. Schaltungsanordnung arbeitet bei einer Taktfrequenz

Eine Unterbrechungsbedingung verursacht die von 3 MHz. Der Hauptpufferspeicher 3006, 3007 ist

Übertragung der Steuerung des unterbrochenen Pro- als Vielzweckregister vorgesehen,

zessors von dem Objektprogramm auf das Betriebs- 25 Um eine Speicherübertragung einzuleiten, wird die

system. Indem es die Unterbrechungsbedingungen Speicheradresse zum zentralen Pufferspeicher 3006,

auswertet überträgt das Betriebssystem die Steuerung 3007 übertragen. Dieser stellt das L- und M-Register

auf ein entsprechendes Verfahren zur Bearbeitung des Prozessors dar. Der Abschnitt dieser Adresse, der

der Bedingung. Wenn der Unterbrechungsbedingung zur Bezeichnung einer Speichermoduleinheit verwen-

Rechnung getragen worden ist, führt es die Steue- 30 det wird, wird in Form von Gleichspannungspegeln

rung zurück auf das Objektprogramm. zur Schaltverriegelung des Speicherzweiges gesendet.

Falls ein Netzfehler auftritt (wenn die Eingangs- Adressendaten für die Speichermoduleinheit und Wechselspannung außerhalb der Toleranz liegt) Datenwörter, welche dem Prozessor von der Speihalten Speicherkreise die Speisespannung auf nor- chermoduleinheit her zugeführt werden, werden durch malen Weiten für eine Zeitspanne von 500 Mikro- 35 den zentralen Pufferspeicher 3006, 3007 mit jeweils Sekunden nach Fehleranzeige. Während dieser Zeit- 12 Bits übertragen.

spanne werden die Inhalte aller entsprechenden Das A-Register 3033, das B-Register 3031 und das

arithmetischen und Steuerregister einschließlich aller C-Register 3034 sind die arbeitenden Rechenregister

E/A-Kennwörter automatisch für späteren Wieder- des Prozessors. Das Addierglied 3032, das A- und

aufruf gespeichert. Wenn die Leistung wiederher- 40 das B-Register 3033 und 3031 mit der zugehörigen

gestellt ist, wird das Objektprogramm in geeigneter Komplett- und Datenschaltungsanordnung führen die

Weise wieder begonnen. tatsächlichen Rechenoperationen aus.

Unterbrechungsbedingungen, die gleichzeitig auftreten, werden in einer vorgeschriebenen Reihenfolge Speichermoduleinheit bearbeitet, Unterbrechungsbedingungen, die auf- 45

treten, während eine frühere Unterbrechung gerade Die Anlage kann bis zu 16 Speichermoduleinheiten

bearbeitet wird, werden in der Schwebe gehalten. aufnehmen. Da jede Moduleinheit 4096 49-Bit-Wör-

Unterbrechungsbedingungen, die erkannt werden, ter aufweist, hat die Anlage eine Speicherkapazität bestehen in programmeinstellbaren Unterbrechungen, von 65536 Wörtern. Zwei vollständige Speichermoäußeren Eingabeanforderungen, Beendigung des Be- 50 duleinheiten mit einem gemeinsamen Versorgungsteil triebs einer E/A-Steuereinheit, Versuch eines Ein- sind in einem Normgehäuse untergebracht. Jede Speischreibens in einen Speicherschutzbereich, arith- chermoduleinheit enthält zugehörige Adressier-, Abmetischem Überlauf und Unterlauf, Beendigung von fühl- und Lese-Schreib-Schaltungsanordnungen. Der Grundtakt-Rückzählen, inneren Paritätsfehlern, un- Speicher kann mit einer Taktfrequenz von 3 MHz arzulässigen Befehlen und Wiederbeginn nach Netz- 55 beiten und eine Lese-Schreib-Fähigkeit von 4 Mikroausf all. Sekunden haben.

Der Dünnfilmspeicher kann aus einem magne- E/A-Steuereinheit tischen Speicher von 128 Wörtern innerhalb des Prozessors bestehen, und zwar in einer wortorganisierten Die E/A-Steuereinheit sieht die Steuersignale, Pari-Ordnung. Der Dünnfilm-Lese-Schreib-Zyklus dauert 60 tätsprüfungen, Zeitgrenzen und Datentransforma-0,3 Mikrosekunden. Der Dünnfilmspeicher kann in tionen vor, die durch die Anschlußgeräte (Terminals), zwei Ebenen mit jeweils 1536 Bits aufgebaut sein. gefordert werden. Die Anlage nimmt bis zu 10 E/A-

Die Prozessoren gemeinsamer Speicher- und Steuereinheiten pro E/A-Sammelleitung auf. 20 E/A-E/A-Steuereinheiten sind in identischen Einheits- Steuereinheiten sind möglich, wenn das Maximum gehäusen untergebracht, die jeweils einen Prozessor 65 von zwei E/A-Sammelleitungen verwendet wird, oder zwei Speichermoduleinheiten oder auch zwei Wenn jedoch zwei E/A-Sammelleitungen in der An-E/A-Steuereinheiten enthalten können. Jedes Gehäuse lage verwendet werden, kann ein Prozessor aus der hat seinen eigenen Versorgungsteil. Gesamtzahl von vier nicht verwendet werden, damit

13 14

seine Daten-Ubertragungssammelleitung als zusatz- tet, vorgeht. Wenn eine anrufende Moduleinheit nicht

liehe E/A-Sammelleitung verwendet werden kann. sofort Zugriff erhält, wartet sie, bis unmittelbarer Zu-

Jede E/A-Steuereinheit kann jedes Anschlußgerät griff durch den Sammelleitungszuweiser zuerkannt

steuern, das seiner E/A-Vermittlung zugeordnet ist. wird.

Jeweils zwei E/A-Steuereinheiten sind in einem ge- 5 Eingabe-Ausgabe-Vermittlung
meinsamen Normgehäuse untergebracht. Die E/AEinheit weist ein Kennwortregister mit zugehöriger Hierzu werden die Fig. 8A und 8B betrachtet. Decodier-Schaltungsanordnung, ein Ganzwortdaten- Die E/A-Vermittlung gestattet Datenfluß zwischen jeregister und zwei Zeichen-Pufferspeicherregister mit der der E/A-Steuereinheiten und jedem der Anzugehörigen Synchronisierkreisen auf. io Schlußgeräte, das mit der E/A-Vermittlung durch die

Eine E/A-Steuereinheit steuert jeweils ein periphe- Umsetzer verbunden ist. Maximal 10 E/A-Steuerein-

res Eingabe/Ausgabegerät mit einer begrenzenden heiten, 32 Eingangskanäle und 32 Ausgangskanäle

Datengeschwindigkeit von 12 · 10⁶ Bits pro Sekunde sind für die E/A-Vermittlung 151 der dargestellten

in der Schaltverriegelung. Die maximale Datenüber- Ausführungsform vorgesehen. Nur eine E/A-Vermitt-

tragungsgeschwindigkeit der dargestellten Ausfüh- 15 lung ist für je eine E/A-Sammelleitung vorgesehen,

rungsform der Anlage nach der Erfindung beträgt auf Es können jedoch zwei E/A-Vermittlungen 151 in der

Grund der Speicher-Sammelleitungseigenschaften Anlage verwendet werden, wenn zwei E/A-Sammel-

250 000 Rechnerwörter pro Sekunde und über 12 Mil- leitungen verwendet werden. Auf Befehl vom Pro-

lionen Informationsbits pro Sekunde. Die E/A-Steuer- zessor verbindet die E/A-Vermittlung automatisch

einheiten E/Al bis E/AlO nutzen diese mögliche 20 E/A-Steuereinheiten mit bestimmten Anschlußgerä-

Datengeschwindigkeit dadurch aus, daß der gleich- ten. Zur Wahrung der Modularität der Anlage ist die

zeitige Betrieb von Eingabe/Ausgabe-Geräten ermög- E/A-Vermittlung auf die E/A-Steuereinheitengehäuse

licht wird. Zusätzlich ermöglichen die E/A-Steuer- und die E/A-Umsetzer aufgeteilt,

einheiten E/A 1 bis E/A 10 die gleichzeitige Eingabe Eingabe Auseabefferäte

von unbearbeiteten Daten und Ausgabe von bearbei- 25 nmgaoe Ausgaoegerate

teten Daten. Gemäß Fig. 8A und 8B kann jede Kombination

Eingabe/Ausgabe-Operationen in der Anlage wer- von E/A-Geräten, die nicht mehr als 32 Eingangsden eingeleitet durch einen Prozessor, verlaufen dann und 32 Ausgangskanäle verwenden, pro E/A-Verjedoch unabhängig unter der Steuerung der E/A- mittlung in der Anlage vorgesehen werden. Einige Steuereinheiten. Es können so viele gleichzeitige 3° Geräte, z. B. Magnetbandgeräte, erfordern sowohl E/A-Operationen vorliegen, wie E/A-Steuereinheiten einen Eingangs- als auch einen Ausgangskanal. Die vorhanden sind. Die Behandlung von Daten innerhalb Gesamtheit von Anschlußgeräten wird gebildet aus einer E/A-Steuereinheit ist so weit begrenzt, als sie Magnetbandgeräten, Magnettrommeln, Kartenlochern notwendig ist, um Rechnerwörter in das Format für und -lesern, Papierbandlochern und -lesern, Tastendie Anschlußgeräte umzusetzen und umgekehrt. Die 35 druckem, schnellen Blattschreibern, ausgewählten E/A-Steuereinheit kann für den Betrieb von Koaxial- Datenwandlern, Grundtakt-Zeitgebern und Datenleitungen mit einer Impedanz von 50 Ohm und einer verbindungen zwischen Anlagen. Der Tastendrucker Länge bis zu etwa 61 Metern geeignet sein. gestattet der Bedienungsperson, Untersuchungen und

„ , , . manuelle Unterbrechungen zu bewirken.

Schaltvernegelung ₄₀

Die Schaltverriegelung 150 dient für die Verbin- Umsetzer

düngen zwischen den Speichermoduleinheiten, den Es sind Fig. 8A, 8B und 8C zu betrachten. Die E/A-Steuereinheiten und den Prozessoren der An- Umsetzer die die E/A-Steuereinheiten mit den Anlage. Die Schaltverriegelung löst ferner alle zeitlichen Schlußgeräten verbinden, werden dazu verwendet, um Kollisionen, die sich durch gleichzeitige Anrufe von 45 die E/A-Geräte kompatibel mit den anderen Modul-Prozessoren und E/A-Steuereinheiten nach Zugriff einheiten der Anlage zu machen. Ein Umsetzer, von zur selben Speichermoduleinheit ergeben. Die Schalt- denen je einer für jedes E/A-Gerät vorgesehen ist, verriegelung weist eine Kreuzungs-Schaltmatrix auf, empfängt Daten in einem Format, das dem E/A-Gedie die jeweiligen Schaltvorgänge ausführt, sowie rät angepaßt ist, ändert falls erforderlich die Signaleinen Sammelleitungszuweiser, der sämtliche Kolli- 50 und logischen Pegel und führt jede Code-Transforsionen bestimmt und löst. Um die Modularität der mation durch, die für die Kompatibilität der Anlage Anlage in der dargestellten Ausführungsform zu be- notwendig ist. Jeder Umsetzer enthält die logischen wahren, enthält jede Moduleinheit ihren eigenen Ab- Schaltungen, die für eine Daten- und Befehlswortschnitt der Anlagenmatrix und wird jede Sammel- übersetzung zwischen der E/A-Steuereinheit und dem leitungszuweiser-Schaltlogik in jeder Speichermodul- 55 E/A-Gerät notwendig ist. Die Komplexheit der loeinheit wiederholt. gischen Schaltung innerhalb der Umsetzer hängt von

Wie die Fig. 3A und 3B zeigen, sind in der dem geforderten Aufwand an Steuerung ab.
Schaltverriegelung maximal 5 Daten-Übertragungs- _T. ^ , ., j ^, ^ · i_ «.
Sammelleitungen vorgesehen, und zwar die E/A-Sam- ^Kurze Beschreibung des Betriebsaufbaus
melleitung/i, die E/A- Sammelleitung B bzw. Sam- ⁶° Hierzu wird auf die Fig. 1 bis 4 und 8 Bezug gemelleitung für den Prozessor P 4, die Sammelleitung nommen. Die dargestellte Anlage ist eine synchronifür den Prozessor P 3, die Sammelleitung für den Pro- sierte, digitale Rechen- und Datenverarbeitungsanlage, zessor P 2 und die Prozessor-P 1-Sammelleitung. Mit- die bei 3 MHz arbeitet. Sie kann organisiert werden einander kollidierende Anrufe werden entsprechend in beliebiger Kombination aus den folgenden Modulden Prioritätsstufen aufgereiht, die jedem Anruf eigen 65 einheiten: 1 bis 4 Prozessoren (einer Leitung je Gesind. Die Prioritäten haben Vorrangverhältnis, so daß häuse); 1 bis 10 E/A-Steuereinheiten je E/A-Sammelein neuer Anruf mit einer hohen Priorität einem An- leitung (zwei je Gehäuse), 1 bis 32 Eingangskanäle ruf mit niedriger Priorität, der schon auf Zugriff war- und 1 bis 32 Ausgangskanäle je E/A-Vermittlung,

15 16

wobei einige Anschlußgeräte sowohl einen Eingangs- Adressierung eines vierstufigen Operandenstapels als einen Ausgangskanal erfordern; ein Umsetzer für (Kellerspeichers) im Prozessor. Das Grundwort bejedes Anschlußgerät; 1 bis 16 Speichermoduleinhei- steht aus 48 Bits plus einem Paritätsbit. Befehle werten (je zwei pro Gehäuse). den jedoch aufgebaut aus Reihen oder Ketten von Jeder Prozessor hat zur ausschließlichen Verfii- 5 12-Bit-Silben und brauchen nicht mit normalen Wortgung eine Datenübertragungssammelleitung, durch grenzen zusammenzufallen. Der Befehlsaufbau bedie er über die Schaltverriegelung 150 mit jeder Spei- steht aus einer Operationsteilsilbe, der 1 bis 6 Adreschermoduleinheit in der Anlage in Verbindung treten sen- oder andere Programmsilben folgen. Die Wortkann. Die 1 bis 10 E/A-Steuereinheiten E/Al bis Übertragungsfähigkeit der Anlage ist serienparallel, E/A 10 sind mit der Schaltverriegelung 150 über eine io mit einer Geschwindigkeit von 1 Rechnerwort je einzelne E/A-Sammelleitung verbunden. Verschie- 4 MikroSekunden und pro Sammelleitung. Die maxidene Speichermoduleinheiten können gleichzeitig von male Datenübertragungsgeschwindigkeit der beschriesämtlichen Prozessor-Sammelleitungen und E/A- benen Anlagenausführung von 250 000 Rechnerwör-Steuer-Sammelleitungen benutzt werden. Verschie- tern je Sekunde oder 12 Millionen Informationsbits je dene Eingabe-Ausgabe-Operationen können in der 15 Sekunde ist begrenzt durch den Speicher-Zeitzyklus Anlage gleichzeitig vor sich gehen. Es können so viele von 4 Mikrosekunden. Verschiedene E/A-Geräte gleichzeitige E/A-Operationen durchgeführt werden, können gleichzeitig arbeiten, wobei sie Register in wie E/A-Steuereinheiten vorhanden sind. ihrer zugehörigen E/A-Steuereinheit füllen, mitDaten-Die Prozessoren der Anlage weisen zwei Arten des übertragung zwischen den E/A-Steuereinheiten und Betriebs auf, und zwar Normalbetrieb und Steuerbe- 20 den Speichermoduleinheiten, die auf Grund einer Pritrieb. Im Normalbetrieb befindet sich ein Prozessor orität und einer Zeit-Aufteilbäsis (time-sharing) vor unter der Steuerung durch ein Objektprogramm. In sich geht.

den Steuerbetrieb wird ein Prozessor immer dann _. , . ., , „ . , ' . _. . , überführt, wenn sein Normalbetrieb unterbrochen Signalverteüung und Zwischenverbmdungen zwischen wird. Im Steuerbetrieb schreibt das Betriebssystem 35 Modulemheiten
vor, daß ein bestimmtes Arbeitsverfahren durchge- Innerhalb der Anlage bestehen zwei Signalverteiführt wird, um der Unterbrechungsbedingung zu ge- lungs-Unterlagen. Die eine besteht aus der Schaltnügen. Der Prozessor kann nur dann unterbrochen verriegelung 150, welche Zwischenverbindungen zwiwerden, wenn er sich in seinem Normalbetrieb befin- sehen den Speichermoduleinheiten, den Prozessoren det. Das Betriebssystem wird auf Befehl eines jeden 30 und den E/A-Steuereinheiten bildet. Die andere UnProzessors ausgeführt, soweit gesteuerte Operationen teranlage bildet die E/A-Vermittlung 151, die die ausgeführt zu werden brauchen und ist vollständig Verbindungen von den E/A-Steuereinheiten über die passiv, bis es angefordert wird. Mit Hilfe des Be- Umsetzer mit den E/A-Einheiten oder Anschlußgetriebssystems plant jeder Prozessor sich selbst und raten herstellt. Es bestehen gewisse Ähnlichkeiten stellt Zwischenbeziehungen über die Zu- oder Über- 35 zwischen der Wirkung der E/A-Vermittlungseinheit Ordnung mit anderen Prozessoren in der Anlage her, 151 und der Schaltverriegelung 150.
wenn das Betriebssystem eine geeignete Verzweigung Es wird Fig. 6 betrachtet. Bei der Übermittlung für eine Parallelverarbeitung anzeigt. zwischen den Moduleinheiten ergibt sich ein Schlüs-Eine automatische Unterbrechungsanlage bildet selproblem in der Notwendigkeit, eine Anzahl von einen Bestandteil der Anlage. Die Unterbrechungs- 40 Belastungen oder Verbrauchern von einer einzigen bedingung hält das Programm, das gerade ausgeführt Quelle her zu betreiben. Wenn dies auch durch erne wird, an, speichert genügend Register, um eine Fort- sternförmige Anordnung erreicht werden kann, wobei Setzung des unterbrochenen Programms zu späterer eine einzelne Leitung von jeder Quelle und für jedes Zeit zu gestatten, und überträgt die Steuerung auf das Signal zu jeder der Belastungen geführt wird, muß Betriebssystem, das dann bewirkt, daß der Unter- 45 bedacht werden, daß die Zeit eine äußerst wichtige brechung Rechnung getragen wird. Bedeutung hat, daß diese Zeit in Nanosekunden geAusfall von Bauteilen in der Anlage verhindert messen wird und daß die Leitungen in manchen nicht die normale Arbeitsweise der Anlage, sondern Fällen bis zu 12,2 m lang sind. Da die Leitungen aus reduziert nur die Konfiguration der aktiven Anlagen- Gründen geringen Rauschens koaxial ausgeführt werteile, ermöglicht jedoch, daß der normale Betrieb bei 50 den müssen, liegen, wenn eine sternförmige Anordeiner verringerten Geschwindigkeit fortgesetzt wird. ming verwendet wird, die Leitungen zu jeder Be-Das Gerät mit dem gestörten Teil kann außerhalb des lastung parallel, was eine sehr niedrige Impedanz für unmittelbaren Betriebs geprüft werden. Nachdem die den Treiber bzw. die Quelle darstellt. Einen ange-Störung korrigiert ist, wird das Gerät wieder in Be- messenen Signalpegel bei sehr hohen Geschwindigtrieb genommen. Zentralisierte Bauteile, wie z. B. der 55 keiten bzw. Frequenzen auf diese Art von Belastung gemeinsame Hauptzeitgeber, werden durch Verdopp- zu geben, ist sehr schwierig. Ferner treten bauliche lung gegen Verluste bei Echtzeitbetrieb geschützt. Schwierigkeiten auf, da ein großes Bündel von Dies wird später beschrieben. Kabeln erforderlich ist, wenn jede Verbindung Die Maschinensprachen-Befehlsliste für die An- zwischen einer Last (Bürde) und der Signalquelle ein lage kann 53 verschiedene Arten von Befehlscoden 60 gesonderter Draht ist.

enthalten, von denen 50 sowohl im Normal- als auch Die Erfindung überwindet diese Schwierigkeiten

im Steuerbetrieb ausgeführt werden, während die drei und schafft Mittel, bei denen lediglich zwei Kabel

anderen nur im Steuerbetrieb ausgeführt werden. Die von der Signalquelle aus betrieben werden und eine Programmausführung weist eine variable Befehls- Anzahl von Belastungen auf jedem Kabel vorgesehen wortlänge mit 0, 1, 2 und 3 Adressen auf, ferner 65 sind. Jede Leitung ist an der letzten Last abgeschlosmehrfaches Indizieren bis zu einem Maximum von sen, und jede Last wird so bemessen, daß sie als hohe drei für einen gegebenen Operanden, relative und in- Impedanz erscheint. In Richtung in die Übertragungsdirekte Adressierung des Speichers und gesteuerte leitung hinein sieht jedoch jeder Treiber den Wellen-

17 j8

oder charakteristischen Widerstand der Ubertragungs- drillten Paaren, die den Empfängereingängen zugeleitung, führt werden. Dies wird im einzelnen später beschrie-

In einer kleinen Anlage braucht nur eine einzige ben werden. Die 100-Ohm-Widerstände und die ver-

Leitung benutzt zu werden. In dem dargestellten um- drillten Paare zwischen der T-Verbindung der Ko-

fangreichen Ausführungsbeispiel jedoch sieht jeder 5 axialleitung und dem Eingang der Empfänger isolie-

Treiber in der Moduleinheit tatsächlich zwei Koaxial- ren die Kapazität des verdrillten Paares von der Ko-

leitungen, von denen jede den Wellenwiderstand der axialleitung. Dadurch wird ein Kurzschluß bei hohen

koaxialen Übertragungsleitung aufweist. Ein Grund- Frequenzen verhindert, der abhängt von dem niedri-

problem besteht darin, daß das Eingangssignal zu den gen kapazitiven Widerstand, wenn die Koaxialleitung

Treibern ein Signal mit bestimmten Festlegungen von io gezwungen ist, unmittelbar ein verdrilltes Paar und

hohen und niedrigen Werten ist, die einer »1« bzw. dessen Kapazität zwischen seinen Leitern zu sehen,

einer »0« entsprechen. Dieselben logischen Signal- Ferner wird das verdrillte Leiterpaar mit einer Impe-

pegel, und zwar bei Spannungspegeln, die die Ein- danz angeboten, die dicht bei seiner eigenen charak-

gangsspannungen zum Treiber darstellen, müssen teristischen Impedanz liegt. Das verdrillte Paar hat

beim Empfänger am Ende der Signalleitung auftreten. 15 eine charakteristische Impedanz zwischen 100 und

Es ist daher erwünscht, daß das Empfängersignal neu 200 Ohm. Der 100-Ohm-Widerstand in Reihe mit

geformt wird, d. h. verstärkt und in seinem Verlauf den 50 Ohm der Leitung stellen eine nahezu optimale

so geformt wird, daß es im wesentlichen identisch mit Impedanzanpassung an das verdrillte Leiterpaar dar.

den Signalen ist, die die Treiber erzeugen, was später Hieraus ergibt sich ein optimales Signal-Rausch-Ver-

erläutert wird. Zu Beginn befindet sich das Signal 20 hältnis. Zwischen dem verdrillten Leiterpaar und der

üblicherweise an seinem unteren Pegel auf der Null- Basis des Eingangstransistors eines Empfängers ist

bezugs- oder Massebezugsspannung, während sein ein 1500-Ohm-Widerstand eingeschaltet, um die Basis

oberer Pegel + 3 V beträgt. Die maximale Signal- des Transistors von dem Strom zu isolieren, der sich

toleranz liegt in ziemlich engen Grenzen. Da sich das normalerweise auf der Leitung befindet, wie später

Signal im logischen Teil der Anlage ausbreitet, wie 25 beschrieben wird. Dieser Widerstand ist ziemlich kri-

z. B. in einer Kette von Verknüpfungsschaltungen, tisch in seiner Bemessung, da er auch niedrig genug

kann entweder der hohe oder der niedrige Pegel sich sein muß, damit bei einem 3-V-Signal genügend Strom

um maximal 4/10 V in jeder Richtung verschieben. durch ihn hindurchfließt und er den Eingangstran-

Dies ist die Signalart, die auf den Treiber gegeben sistor treiben kann. Der 1500-Ohm-Widerstand ist

wird. Es ist erforderlich, daß am Empfänger ein Aus- 30 wesentlich wegen der logischen Eingangskreise zum

gangssignal auftritt, das innerhalb der ursprünglichen Treiber und wegen der logischen Ausgangskreise vom

Toleranz von + 3 V für ein »Eins«- und 0 V für ein Empfänger, die erfordern, daß die Treiber und die

»Null«-Signal liegt. Es ist daher eine Rückformung Empfänger das übertragene Signal vollständig isolie-

erforderlich, so daß man am Empfänger ein Aus- ren und verhindern, daß irgendein Rauschen inner-

gangssignal mit einem Nennpegel von Null für den 35 halb der Moduleinheiten erscheint. Die Signalpegel

unteren Pegel und von plus drei für den oberen Pegel auf der Koaxialleitung in der Verteileranlage sind

und mit einer sehr engen Toleranz erhält. daher nicht notwendigerweise die Signalpegel, die als

Die Koaxialleitungen sind mit 50-Ohm-Widerstän- logische Pegel der Treiber- oder Empfängerkreise den abgeschlossen mit einer Toleranz von ungefähr verwendet werden. Die Signalpegel können so liegen, 1 °/o. Die Widerstände erscheinen dem Treiber so, als 40 wie es zur Förderung einer genauen Übertragung der stellten sie die charakteristische Impedanz von 50 Signale günstig ist. Der Nennpegel von 3 V wird ge-Ohm für das verwendete RG58C/U-Koaxialkabel wählt wegen der Verluste, die durch Spannungsabdar. Ein erstes größeres Problem besteht in einer sol- fall am Treibertransistor in die Koaxialleitung, in der chen Verteilung, daß das Problem einer zu niedrigen Leitung selbst und auf Grund von Rauschreflexionen Impedanz für die Treiber und zu vieler Leitungen be- 45 auftreten, die von jedem der restlichen Empfänger seitigt wird. Dies wird nach der Erfindung dadurch der Leitung aufgenommen werden. Der Eingangstrangelöst, daß parallele Koaxialleitungen vorgesehen sistor des Empfängers muß imstande sein, von einem sind, die von Gehäuse zu Gehäuse durchgeschleift 2 V-Pegel in den leitenden Zustand getriggert zu wersind bzw. springen. Beim Springen von Gehäuse zu den. Dieser Transistor muß abgeschaltet werden kön-Gehäuse werden verschiedene Wege der Verteilung 50 nen durch jedes Signal unterhalb 1/2 V, welche Spanverwendet, die der Entscheidung des Konstrukteurs nung er als Null ansieht. Diese Bemessung wird vorunterliegen, z. B. ein Überspringen zwischen abwech- genommen wegen des Rauschens auf dem Masseselnden Gehäusen mit zunächst einer Leitung, wo- oder Bezugspegel, das in der Anlage auftritt. Um dienach die andere Leitung in irgendeiner anderen An- ses Rauschen soweit wie möglich zu verringern, werordnung verlegt werden kann. Von einigen Gehäusen, 55 den die 100-Ohm-Widerstände in der T-Verbindung die zentral gelegen sein können, gehen beide Leitun- und die verdrillten Leiterpaare verwendet, die in die gen in eine nahegelegene Einheit, danach in eine 1500-Ohm-Widerstände führen,
zweite nahegelegene Einheit und verzweigen sich Zur Vermeidung von Rauschen sind zwei weitere dann nach weiter entfernt liegenden Einheiten. Dinge von Vorteil. Der erste Punkt ist die Verwen-

Ein zweites größeres Problem besteht darin, ein ge- 60 dung einer Last mit nur einer Stromrichtung. Die eignetes Signal für die Empfänger in den einzelnen Richtbelastung bewirkt einen solchen Stromfluß, daß Einheiten bereitzustellen. Dieses Problem tritt im der Strom stets von der Treiberquelle zur Belastung wesentlichen da auf, wo die Signale von der Über- fließen muß. Jeder Strom in der anderen Richtung tragungsleitung abgenommen und auf den Eingang wird als Rauschen betrachtet. Dies wird dadurch erder Empfänger gegeben werden. Dies wird in der An- 65 reicht, daß eine positive Speisespannung an der Quelle lage nach der Erfindung dadurch gelöst, daß in den auf den Emitter des Treibertransistors gegeben wird, Koaxialleitungen T-Abschnitte vorgesehen sind, die der ein pnp-Transistor ist. Beim Einschalten treibt abzweigen in 100-Ohm-Widerstände in Serie mit ver- der Treibertransistor Strom in die Basis des Empfän-

19 20

ger-Eingangstransistors zum Emitter (F i g. 6). Der maximalen Ausführungsformen der Erfindung ausge-Eingangstransistor ist als npn-Transistor ausgebildet, geben werden, so ergeben sich eine Empfangsstelle damit Stromfluß in dieser Richtung gewährleistet ist. je Gehäuse und 5 Gehäuse je E/A-Vermittlung, d. h., Dies stellt daher keinen Gegentaktbetrieb, sondern eine Summe von 10 E/A-Gehäusen, die adressiert statt dessen einen Einwegbetrieb dar. Dies ist die Be- 5 würden. Zusätzlich wären 3 Prozessoren vorhanden, dingung für den Stromfluß im Eins-Zustand, d. h. die durch diesen Speicher adressiert werden könnten, vom Treiberkollektor in die Empfängerbasis. Wenn oder eine Summe von 10 + 3 = 13 verschiedenen der Treiber in seinen Null-Zustand schaltet, sieht die Empfängern. Für den Speicher sind daher 2 Leitun-Leitung einen offenen Kreis an der Quelle. Der gen je Treiber vorgesehen, die in 6 Empfänger, die Grund dafür, daß der Ausgangskreis der Treiber für io von der einen Leitung Zugriff erhalten, und 7 Empdie Koaxialleitungen als offen erscheint, wenn er sich fänger, die von der anderen Leitung Zugriff erhalten, im Null-Zustand befindet, liegt darin, daß kein Um- unterteilt werden können, d. h. für ein Maximum von kehrstrom gezogen wird, um den Rauschpegel zu 13 Empfängern. Es besteht daher Flexibilität von ändern, wenn der Null-Zustand vorliegt. Andererseits 1 bis 16. Es kann ein Empfänger je Treiber oder es hätte der Null-Zustand ein negativer Pegel sein kön- 15 können bis zu 16 Empfänger je Treiber vorgesehen nen. Dies stellt Gegentaktbetrieb dar, der bei seiner sein. Eine andere Begrenzung bei diesem Treiber-Verwendung Schalt-Einschwingvorgänge auf Grund Empfangs-System besteht darin, daß nicht mehr als des Einschaltens und Ausschaltens erzeugt hätte, die 8 Empfänger aus Gründen der optimalen Behandlung fehlerhafte Signale erzeugen könnten. Das Verfahren des Rauschens an eine Leitung angeschlossen sein nach der Erfindung verwendet ein Schalten des Krei- 20 sollten.

ses in den leitenden Zustand, jedoch kein Schalten in In F i g. 6 ist im einzelnen einer der Treiberkreise den abgeschalteten Zustand; das Feld bricht im aus- dargestellt. Eine der zwei Koaxialleitungen ist vollgeschalteten Zustand lediglich zusammen. Da ledig- ständig, die andere nur teilweise dargestellt. Die Zulich ein Treiber vorgesehen ist und dieser Treiber sammenstellung von drei Empfängern mit einem der einen Stromfluß nur in Richtung vom Treiber in die 25 Anschlüsse an eine empfangende Moduleinheit wird Koaxialleitung zuläßt, weil er am Ende eines solchen wiedergegeben. Der Treiber kann als npn-Transistor Stromflusses gesperrt wird, sieht die reflektierte Ener- ausgebildet sein, der wiederum ein Silicium-Flächengie auf dem Rückweg einen unendlichen Widerstand transistor der handelsüblichen Type 2 N 709 sein am Kollektor des Eingangstreibers. Infolgedessen kann.

wird das Signal, dessen Polarität bei der Reflexion 30 Das Signal wird der Basis des Treibertransistors zum Treiber umgekehrt wird, nicht erneut umgekehrt β 4701 über den Widerstand .R 4701 (1800 Ohm) zu- und erneut reflektiert als ein zweites Signal, das ahn- geführt. Parallel zum Widerstand R 4701 kann ein lieh dem tatsächlichen Signal erscheinen würde. Da- Kondensator C 4701 (15 pF) geschaltet sein. Eine her werden Fehlersignale vermieden. Der Rausch- Speisespannung von + 15 V wird an den Kollektor pegel auf dem Null-Pegel wird so niedrig wie möglich 35 des Transistors Q 4701 angelegt. Ein Kollektorwidergehalten, stand liegt zwischen dem Kollektor und der Speisein Fig. 6 ist schematisch die Einrichtung der er- spannung von + 15 V. Zwischen der Speisespannung findungsgemäßen Anlage dargestellt, die für die ty- von + 15 V und den Eingang des Basiswiderstands pische Zwischenverbindung zwischen Moduleinheiten R 4701 ist ein Belastungswiderstand für die Stromvorgesehen ist. F i g. 6 zeigt als Beispiel eine Schal- 40 speisung (6800 Ohm) geschaltet. Der Emitter des tung, bei der ein einzelner Treiber zwei Koaxialleitun- Transistors β 4701 kann an Masse liegen. Der Trangen speist, die ihrerseits verbunden mit drei Belastun- sistor β 4701 bewirkt eine Verstärkung und eine Umgen dargestellt sind. In Wirklichkeit sind bis zu acht kehrung des Ausgangssignals der übertragenden Mo-Empfängern je Leitung und zwei Leitungen je Treiber duleinheit. Ein zweiter Umkehrverstärker, der Tranvorgesehen. Jedem logischen Signal, das eine Modul- 45 sistor β 4702, führt eine erneute Umkehrung durch einheit verläßt, ist ein Treiber zugeordnet. Die An- und erzeugt eine Stromverstärkung. Dieser Transistor zahl der Empfänger hängt von der Anzahl von ver- kann ein pnp-Transistor sein und dient als schneller schiedenen Moduleinheiten ab, die dieses besondere Schalter. Wie früher angegeben, wird ein pnp-Tran-Treibersignal zu adressieren versucht. 8 Empfänger sistor verwendet, um eine positive Speisespannung je Leitung mit 2 Leitungen je Treiber sind für die 16 50 verwenden zu können, die auf die Leitungen geschal-Speichermoduleinheiten vorgesehen, die einzeln für tet wird, so daß stets bei einem Eingangssignal Strom sich betrieben werden sollen, d. h., es bestehen ein in die Koaxialleitungen gegeben wird. Der Transistor Empfänger je Signal und pro Speichermoduleinheit. kann ein 2N781-Transistor sein. Ein Basiswiderstand Dies ist die höchste Anzahl für irgendeine Art von 2? 4703 (300 Ohm) kann an der Basis des Transistors Moduleinheiten in der Anlage der dargestellten Aus- 55 β 4702 angeordnet sein. Parallel zum Widerstand führungsform der Erfindung und ist daher die maxi- /?4703 liegt ein Kondensator C4702 (z. B. 12OpF). male Anzahl von Empfängern für ein Signal. Obwohl Der Emitter des Transistors Q 4702 wird von einer 20 E/A-Steuereinheiten in zwei E/A-Vermittlungs- positiven 3-V-Spannung gespeist. Eine Begrenzungsgruppen vorgesehen sein könnten, werden die E/A- diode D 4701 ist zwischen den Kollektor des Tran-Steuereinheiten in Paaren je Gehäuse betrieben, so 60 sistors Q 4701 und die 3-V-Speisespannung am Emitdaß für die E/A-Steuereinheiten ein Empfänger je ter des Transistors β 4702 eingeschaltet, so daß der Signal und Gehäuse vorgesehen ist. Dies bedeutet von Kollektor des Transistors β 4701 nicht von +3V einem Datenstandpunkt her, daß ein Prozessor nur abweicht. Für Schaltzwecke sind die Kreise der Trandie 16 verschiedenen Speichermoduleinheiten auf sistoren β 4701 und β 4702 nicht linear. Beide Eineiner Datenleitung adressieren würde und daß er 2 · 8 65 heiten schalten vom gesperrten Zustand zur Sättigung, oder 16 Empfänger für seinen Treiber je Signal er- Die Schaltungsanordnung erzeugt eine Einschaltbefordern würde. Sollen Speicherdaten entweder an eine dingung- oder eine Eins-Bedingung von + 3 V und E/A-Steuereinheit oder einen Prozessor in einer der eine Null-Bedingung für den Abschaltzustand. Die

21 22

Koaxialleitung ist an ihrer Quelle an Masse gelegt, von 30 Nanosekunden wird für Verzerrungen und

jedoch nicht an ihrem anderen Ende, außer durch die Verzögerungen des Taktes zwischen Moduleinheiten

verdrillten Leiterpaare und den restlichen Empfänger- zugelassen. Die erwähnten 330 Nanosekunden sind

kreis. das Ergebnis der Zeitgeberfrequenz oder Taktfre-

Am anderen Ende der Übertragung in eine der 5 quenz von 3 MHz, bei der die logischen Schaltungen empfangenden Moduleinheiten liegt ein Empfänger. der dargestellten Ausführungsform der Erfindung ar-Jeder Empfänger kann aus einem Paar von Transisto- beiten. Es ist erwünscht, die Signale zwischen den ren bestehen, z. B. den Transistoren β 4703 und Moduleinheiten, d. h. zum Beispiel zwischen Spei- ß4704, die in Kaskade geschaltet sind. Der erste chermoduleinheitenMl bis M16 und den Prozessö-Transistor β4703 hat einen Basiswiderstand R 4704 10 ren PX bis F4, in einer möglichst kurzen Zeit zu (z. B. 2400 Ohm) und einen dazu parallelen Konden- übertragen. Zu diesem Zweck müssen die Kreise der satorC4703 (z. B. 3OpF). Der Transistor β4703 Schaltverriegelung ein Minimum an logischen Verkann ein 2N709-npn-Transistor sein. Der Kollektor zögerungen aufweisen. 15 Nanosekunden sind für des Transistors β 4703 kann an eine positive Span- eine Fortpflanzungsverzögerung durch den Leitungsnungsquelle von 15 V angeschlossen sein. Der Tran- 15 treiber zugelassen, der hier auch als DR-Kreis besistor β 4703 hat einen Kollektorwiderstand R 4705 zeichnet wird. 25 Nanosekunden werden für den von z. B. 2400 Ohm. Der Emitter des Transistors Leitungsempfänger oder RX-Kreis zugelassen. 40 Na- ß4703 ist an Masse gelegt. Zwischen dem Kollektor nosekunden werden also verbraucht als Fortpflandes Transistors β 4703 und der Basis des Transistors zungszeit in den Übertragungs- und Empfängerkrei-Q 4704 ist ein Basiswiderstand R 4706 (z. B. 2400 20 sen. Wenn Koaxialkabel für die Signalverteilung ver-Ohm) angeordnet. Parallel dazu liegt ein Kondensa- wendet werden, werden 2 Nanosekunden je 30,5 cm tor C 4706 (z. B. 30 pF). Jeder Kondensator C 4701, als maximale Fortpflanzungszeit angenommen. In der C4702, C4703 und C4706, die parallel zu den Basis- größten Ausführung mit 21 Gehäusen für die erfinwiderständen liegen, sind Kondensatoren zur Ge- dungsgemäße Anlage werden ungefähr 15 laufende schwindigkeitserhöhung, die einen anfänglichen vor- 35 Meter Koaxialkabel benutzt. Es könnten daher 100 übergehenden Strom beim Schaltvorgang erzeugen, Nanosekunden bei der Übertragung über die Leitung um die Schaltgeschwindigkeit zu erhöhen. Der Wider- selbst verbraucht werden. Die gesamte Verzögerung stand R 4707 (z. B. 100 Ohm) ist zwischen die posi- über die größte Schaltverriegelung wäre daher 140 tive 15-V-Stannungsquelle und die Basis des Tran- Nanosekunden. Dadurch, daß das Signal von der sistorsß4704 geschaltet und erzeugt einen umge- 30 Seite des Gehäuses, in der der T-Anschluß der Kokehrten Vorstrom zur Kompensation der Kollektor- axialleitung liegt, auf den Kartenschub, auf dem die streuung am Kollektor des Transistors β 4704. Empfangsschaltung angeordnet ist, geleitet wird mit

Die Transistoren müssen im Betrieb eine sehr kurze Hilfe von verdrillten Leiterpaaren und den 100-Ohm-Schaltzeit haben. Die Speisespannung von + 3 V am Widerständen zur Erzeugung optimaler Impedanz-Emitter des Transistors β 4704 ist über eine Diode 35 stufen in der Anlage und ferner in Verbindung mit D 4702 mit dem Kollektor des Transistors β 4703 dem 51-Ohm-Abschlußwiderstand, wird eine Überverbunden, die die Abweichung am Kollektor des tragung mit einem Minimum an Dämpfung und Transistors β 4703 auf +3V begrenzt. Eine Diode einem Minimum an Rauschpegel zwischen den Ge- D 4703 begrenzt das negative Ausweichen am Kollek- hausen ermöglicht, die bis zu 15 m voneinander enttor des Transistors β 4704 auf Masse. Ein Be- 40 fernt sein können.

lastungswiderstandi?4708 (z. B. 1500 Ohm) für den Fig. 7 zeigt das logische Schaltbild der Taktgeber-Transistor β 4704 ist an — 15 V angeschlossen. Der Verteilungsanlage der Anlage nach der Erfindung.
Kollektor des Transistors β 4704 erzeugt die die lo- Bei dem beschriebenen Ausführungsbeispiel sind gischeEins (»1«) darstellende Ausgangsspannung, die zwei Haupttaktgeber vorgesehen, und zwar ein Prodie »wahre« Ausgangsspannung mit derselben Polari- 45 zessor-Haupttaktgeber CL 2001 und ein Speichertät wie die Eingangsspannungen am Transistor β 4701 Haupttaktgeber CL 2002. In der Anlage enthält der darstellt. Eine umgekehrte Ausgangsspannung für die Prozessor P1 den Haupttaktgeber; das Gehäuse, das Null (»0«) wird vom Kollektor des Transistors β 4703 den Speicher-Haupttaktgeber enthält, kann zwei bedurch eine Pegelverschiebungsdiode D 4704 abgege- liebig gewählte Speichermoduleinheiten aufnehmen, ben. Ein Widerstand R 4709 (z. B. 1500 Ohm) ist 50 Zusätzlich ist noch eine Vielzahl von Nebentaktzwischen eine negative 15-V-Speisung und die Ka- gebern vorgesehen, und zwar die folgenden: Ein Nethode der Diode D 4704 geschaltet. Die Anode der bentaktgeber für jeden Prozessor einschließlich eines Diode D 4704 ist mit dem Kollektor des Transistors Nebenkontaktgebers für den den Haupttaktgeber entß4703 verbunden. Stromspeisung für die Diode haltenden Prozessor ein Nebentaktgeber für jede D 4704, die die Aufrechterhaltung des leitenden Zu- 55 E/A-Steuereinheit; ein Nebentaktgeber für jede Speistands gewährleistet, geschieht von der negativen chermoduleinheit, d. h. zwei Nebentaktgeber für jedes 15-V-Speisung über den Widerstand R 4709 zur Ka- der Speichergehäuse einschließlich des den Speicherthode der Diode D 4704. Die Koaxialleitungen, der haupttaktgeber enthaltenden Gehäuse. Da jede E/Aisolierende 100-Ohm-Widerstand R 4710, die verdrill- Steuereinheit einen Nebentaktgeber und ein Gehäuse ten Leiterpaare, nämlich das Leiterpaar TP 4700, und 60 für die E/A-Steuereinheiten zwei solche Moduleinder 51-Ohm-Abschlußwiderstand R 4715 am Ende heiten enthält, sind zwei Nebentaktgeber je E/A-Gealler Einheiten sind bereits früher beschrieben wor- häuse vorgesehen. In F i g. 7 sind zur Vereinfachung den. der Darstellung nur der Taktgeber für einen einzigen

Die Signalverteilungsanlage für die Schaltverriege- Prozessor, für eine einzige E/A-Steuereinheit und für

lung 150 sollte eine Übertragung für alle geforderten 65 vier Speichermoduleinheiten dargestellt. Die gesamte

Signale in einer Taktzeit zum Ziel haben. Die gesamte Anzahl von Taktgebern, die bei dem dargestellten

zulässige logische Zeit in der Rechenanlage wird zu Ausführungsbeispiel erforderlich ist, wird in F i g. 8

300 Nanosekunden angenommen. Eine restliche Zeit wiedergegeben.

23 24

Jeder Haupt- und Nebentaktgeber-Oszillator ist Speicher-Haupttaktgeber CL 2002 und aus der Veridentisch mit den anderen. Es unterscheiden sich je- zögerung in der Eingangsleitung des Pufferkreises doch die tatsächlich abgestimmten Frequenzen der 52002 gerade eine Taktimpulsdauer ausmacht, ge-Haupttakt- und der Nebentaktoszülatoren voneinan- rechnet vom Zeitpunkt des Austritts aus dem Pufferder. Der Prozessor-Haupttaktgeber CL 2001 kann auf 5 kreis B 2001 an. Nach Einschalten des Haupttakt-3 MHz plus 100 Hz abgestimmt sein (3 000100 Hz). gebers CL 2001 ist daher die Ausgangsspannung vom Der Speicher-Haupttaktgeber CL 2002 ist auf genau Pufferkreis B 2001 auf Leitung 2003 phasenstarr ge-3 MHz abgestimmt (3 000 000 Hz). Eine gewisse genüber der Ausgangsspannung des Pufferkreises Toleranz in der Frequenz in Folge der Konstruktion, B 2002, und zwar durch die Verzögerungsleitung der Art und der Umgebungsbedingungen für den 10 D 2001 in Verbindung mit der tatsächlichen Verzöge-Quarz wird zugelassen. rung durch den Speicher-Haupttaktgeber CL 2002

Sämtliche Nebentaktgeber arbeiten bei 3 MHz und die Eingangsleitung zum Pufferkreis B 2002 plus

minus 100 Hz (2999900Hz). Wenn die Taktgeber- der Verzögerung im Pufferkreis B 2002, so daß die

anlage in Betrieb ist, sollen die Frequenzen aller an- Ausgangsspannung vom Puff erkreis B 2002, die auf

deren Taktgeber abhängen von der tatsächlichen Fre- 15 der Leitung 2004 auftritt, bezüglich der Frequenz ge-

quenz, auf die der Haupttaktgeber CL 2001 abge- nau synchronisiert ist mit der Ausgangsspannung auf

stimmt ist. Das bedeutet, daß bei der Inbetrieb- Leitung 2003, jedoch im wesentlichen genau um eine

nähme ein Phasenmitnahmesystem für die Phasenver- Taktimpulsdauer oder 0,333 Mikrosekunden gegen-

riegelung eines jeden der Nebentaktgeber CL 2003 bis über der ersten Ausgangsspannung verzögert ist. Das

CL 2008 und der nicht dargestellten sorgt sowie auch 20 Ausgangssignal auf der Leitung 2004 ist daher leicht

für die Phasenverriegelung des Speicher-Haupttakt- phasenverzögert gegenüber dem Ausgangssignal auf

gebers CL 2002 auf die genaue Frequenz, auf der der der Leitung 2003. Leicht bedeutet in diesem Fall un-

Haupttaktgeber CL 2001 betrieben wird. gefahr 10 Nanosekunden. Die Ausgangssignale von

Pufferkreise B 2001 und B 2002 sind vorgesehen den Leitungen 2003 und 2004 werden auf jeden der

und so in die Schaltung eingefügt, daß sie auf die 25 Nebentaktgeber CL 2003 bis CL 2008 und auf die an-

Haupttaktgeber CL 2001 und CL 2002 ansprechen. In deren, nicht dargestellten Nebentaktgeber der voll-

der vereinfachten Darstellung der vollständigen An- ständigen Anlage gegeben. Die beiden Signale, näm-

lage gemäß F i g. 7 mit einem Prozessor, einer E/A- lieh das von der Leitung 2003 unmittelbar und das

Steuereinheit und vier Speichermoduleinheiten sieht von der Leitung 2004 werden in jedem der Neben-

der Pufferkreis B 2001 sieben Leitungen von seiner 30 taktgeber gemischt.

Ausgangsleitung 2003 her vor, und zwar eine zu je- Die Hauptimpulse vom Haupttaktgeber CL 2001, dem der Nebentaktgeber CL 2003 bis CL 2008 in der die in jedem der Nebentaktgeber CL 2003 bis CL 2008 Anlage. Außerdem führt eine der Ausgangsleitungen vorliegen und der Speicher-Haupttaktgeber CL 2002 vom Pufferkreis B 2001 zum Speicher-Haupttaktgeber verursachen, daß die Nebentaktgeber und der Spei- CL 2002. Die Pufferkreise, z. B. der Pufferkreis 35 cher-Haupttaktgeber CL 2002 starr auf der Frequenz B 2001, können weitere sieben Ausgangsleitungen auf gehalten werden, die im Haupttaktgeber CL 2001 erder Leitung 2001 antreiben, die in der vollständigen zeugt wird. Die Mischung in jedem der Nebentakt-Anlage zu weiteren Nebentaktgebern in anderen Mo- geber CL 2003 bis CL 2008 dient dazu, jeden Nebenduleinheiten geführt sind. Für die vollständige An- taktgeber auf dieselbe Frequenz und Phase festzulage weist der Taktgeber CL 2001 eine zusätzliche 40 legen.

Kapazität auf, um weitere Ausgangsleitungen vorzu- Durch die zwei Haupttaktgeber CL 2001 und sehen, die in Pufferkreise wie z. B. den Pufferkreis CL2002 und ihre beschriebene Wirkungsweise wird B 2001 führen und die jeweils 14 weitere Ausgangs- ein Sicherungssystem gegen Fehler erstellt, da ein leitungen zur Speisung weiterer Moduleinheiten be- Ausfall des Prozessor-Taktgebers nicht einmal den reitstellen. Die Ausführung gemäß F i g. 7 zeigt Ie- 45 Verlust eines einzigen Rechentakts bewirkt. Falls der diglich einen Ausschnitt der Anlage zur Verein- Haupttaktgeber CL 2001 ausfällt, schwingt der Speifachung der Erläuterung. Das Gesamtsystem, das in cher-Haupttaktgeber CL 2002 auf seinen 3 MHz und Fig. 3 A und 3B dargestellt ist, bietet die Möglich- erzeugt ein Ausgangssignal für jeden der Nebentaktkeit von insgesamt 98 koaxialen Ausgangsleitungen geber CL 2003 bis CL 2008, so daß die Nebentaktvon den Pufferkreisen in Abhängigkeit von einem 50 geber unmittelbar mit der Ausgangsspannung des Haupttaktgeber. Das geht über die in Fig. 1 darge- Speicher-Haupttaktgebers CL 2002 sowohl inderFrestellte Teilanlage hinaus. quenz als auch in der Phase synchronisiert sind. Die Die Ausgangsspannung des Pufferkreises B 2001 Anlage wird daher den Betrieb fortsetzen, auch wenn wird ferner über die Ausgangsleitung 2002 auf eine der Prozessor-Haupttaktgeber CL 2001 ausfällt. Diese T-Verzögerungsleitung D 2001 gegeben. Am Ausgang 55 Fortsetzung des Betriebes geschieht ohne Verlust des Speicher-Haupttaktgebers CL 2002 ist ein Puffer- auch nur einer Taktperiode. In ähnlicher Weise kreis B 2002 vorgesehen. Von der Verzögerungslei- übernimmt, wenn der Speicher-Haupttaktgeber tung D 2001 wird die Ausgangsspannung des Puffer- CL 2002 ausfällt, entweder durch langsame Verkreises Z? 2001 auf den Speicher-Haupttaktgeber schlechterung oder durch sofortigen vollständigen CL 2002 und danach auf den Pufferkreis B 2002 gege- 60 Ausfall, der Prozessor-Haupttaktgeber CL 2001 jeden ben. Die Verzögerungsleitung D 2001 kann z. B. eine der Nebentaktgeber und legt sie auf seine eigene Auseinfache Koaxialleitung mit einer Länge von 61 m gangsfrequenz und -phase fest, d. h., der Haupttaktsein (z. B. handelsüblicher Typ RG58C/U). Die Ver- geber CL 2001 setzt seinen Betrieb in normaler Weise zögerungsdauer innerhalb der Verzögerungsleitung fort und erzeugt wie vorher seine genaue Frequenz- D 2001 ist die Dauer eines Taktimpulses, 0,333 Mi- 65 _und Phasensynchronisation, außer daß er in diesem krosekunden, d. h., daß die Verzögerungsleitung Fall den Speicher-Hauptaktgeber CL 2002 nicht über- D 2001 so bemessen ist, daß die Summe aus ihrer nimmt. Die gemeinte Verschlechterung soll nicht die Verzögerungsdauer, aus der Verzögerung durch den Frequenz betreffen. Gemeint ist, daß die Verschlech-

25 26

terung langsam vor sich gehen könnte oder daß zustellen. Es ist jedoch klar, daß in einer Anlage,

andererseits ein plötzlicher Ausfall auftritt. Diesen in der schlechtestenfalls eine längere oder kürzere

beiden Situationen wird durch das beschriebene Entfernung zwischen den Gehäusen besteht, die

Sicherungssystem Rechnung getragen, und zwar größte erforderliche Länge für jede der Verbindun-

durch das Vorsehen der zwei Haupttaktgeber. 5 gen benutzt wird.

Es möge angenommen werden, daß ein Fehler in F i g. 9 A zeigt die Zwischenverbindungen der der Synchronisierleitung von der Ausgangsleitung Speichertaktgeber-Leitungen zwischen den Prozes- B2002 des Pufferkreises B 2001 einschließlich der sor-Taktgebern und den Speichertaktgebern und Verzögerungsleitung D 2001 auftritt. In einem sol- zwischen dem Speichertaktgeber und den Nebentaktchen Fall würden beide Haupttaktgeber CL 2001 und io gebern der E/A-Steuereinheiten für die Speicherzeit- CL 2002 außer Synchronisation sein. Dies ist nur gebung. F i g. 9 B erläutert die Prozessor-Haupttakteine sehr entfernte Möglichkeit, da die Betriebs- geberleitungen und die Leitungen zu den Nebentaktsicherheit der Koaxialleitung sehr groß ist. Selbst gebern in der Anlage nach Fig. 9A.
wenn jedoch diese Taktgeber außer Synchronisation Zur Vereinfachung sind in Fig. 9A und 9B zwei kommen, so ist ein Phasen-Warnanzeiger 2010 für den 15 Prozessoren 6 E/A-Steuereinheiten und 6 Speicher-Prozessor-Haupttaktgeber CL 2001 und ein zweiter moduleinheiten dargestellt. Wie in Fig. 9A und 9B Phasen-Warnanzeiger 2011 für den Speicherhaupt- gezeigt ist, hat jeder Prozessor sein eigenes Gehäuse, taktgeber CL 2002 vorgesehen. während jeweils 2 Speichermoduleinheiten bzw.

Wie bereits ausgeführt, sind in Folge des Mischens 2 E/A-Steuereinheiten sich in ein gemeinsames Ge-

die Ausgangsspannungen jedes der Nebentaktgeber 20 häuse teilen. Die Verzögerung um einen Takt (T-Im-

CL 2003 bis CL 2008 sowohl in der Frequenz als pulsverzögerung) von dem Prozessor-Haupttaktgeber

auch in der Phase im wesentlichen synchronisiert. CL 2001 zum Speicher-Haupttaktgeber CL 2002, der

Jeder der Nebentaktgeber CL 2003 bis CL 2008 kann z. B. in der Speichermoduleinheit Ml angeordnet ist,

sieben Leitungen betreiben; wie dargestellt ist, be- ist in F i g. 9 B dargestellt.

treiben sie jedoch lediglich die erforderlichen Leitun- 25 Fig. 10 zeigt das Anlagen-Zeitgeberdiagramm für

gen für jede der Moduleinheiten gemäß F i g. 7. Die die vollständige Anlage nach der Erfindung,

Taktgeber betreiben die Pufferkreise an ihren Aus- die 4 Prozessoren, 16 Speichermoduleinheiten und

gangsleitungen 2003. Ihrerseits treiben die Puffer- 10 E/A-Steuereinheiten in 5 Gehäusen enthält,

kreise B 2003 Bandleitungen, die schematisch durch Wegen des Konzepts vollständiger Modularität

die Widerstände an ihren Ausgangsleitungen dar- 3° in der Anlage nach der Erfindung bestehen beson-

gestellt sind, z. B. durch die Widerstände R 2001 und dere Zeitgeberprobleme, die für ein einwandfreies

R 2002. Tatsächlich sind die Bandleitungen parallele Arbeiten der Anlage bewältigt werden müssen. Wie

Leiter, deren einer Leiter an Masse gelegt ist, wäh- ausgeführt, weist jede Prozessor-, Speicher- und

rend der andere Leiter hoch liegt; beide Leiter sind E/A-Steuermoduleinheit ihre eigenen Zeitzähler auf.

an ihren Enden durch einen 10-Ohm-Widerstand ab- 35 Sämtliche Zeitzähler müssen für einen einwandfreien

geschlossen. Die kalte Seite ist elektrisch auf ihrer Anlagenbetrieb miteinander synchronisiert sein,

ganzen Länge mit Masse verkittet. Von den Band- Jeder Nebentaktgeber treibt ein Eingangssignal mit

leitungen, z.B. von den WiderständenR 2001 und 3 000100Hz zu lokalen Bandleitungspufferkreisen.

jR2002 und jeder der anderen Bandleitungen, wer- Dies wird im folgenden an Hand von Fig. 11 be-

den Eingangsspannungen abgegriffen für jeden der 4° schrieben. Diese zeigt die lokalen Bandleitungen, die

Flip-Flops in der Rechenanlage, der getriggert oder schematisch in F i g. 7 dargestellt sind. Ergänzend zu

abgeschaltet wird durch die 3 MHz-Impulse. Fig. 7 zeigt Fig. 11 die Abgriffe zu den Flip-Flops

Auf diese Weise sind sämtliche Flip-Flops der ge- der Anlage. Die Bandleitungen sind als flache Sandsamten Anlage, die auf die 3 MHz-Taktfrequenz an- wich-Kupferleitungen ausgebildet, deren Kupferstreisprechen, zeitlich miteinander verknüpft. Gleichfalls 45 fen durch Epoxydharzglas gegeneinander isoliert sind, ist jeder der Flip-Flops dieser Anlage mit den und erstrecken sich zwischen den Reihen von geanderen in seiner Phase verbunden, da alle Puffer- druckten Schaltungskarten zur Verteilung der Taktkreise B 2003, die auf die Nebentakte ansprechen, an impulse. Jeder Bandleitungspufferkreis kann über ihren Ausgängen in Phase sind. Am Ende jeder der eine Bandleitung 12 Flip-Flop-Karten betreiben, die Bandleitungen von den Taktgebern ist daher der 50 48 Flip-Flops aufweisen.
Forderung Rechnung getragen, daß die Leitungen . .
innerhalb 30 Nanosekunden der Ausgangsspan- Zwischenverbindungen in der Anlage
nungen der anderen Bandleitungen liegen. Die dar- Zwischenverbindungen für die Informationsübergestellte Ausführungsform der Anlage gestattet einen mittlung innerhalb der Anlage für die größeren Mo-Betrieb innerhalb einer Toleranz von 10 Nanosekun- 55 duleinheiten werden in die folgenden Bereiche unterden. Die Länge von 1,22 m zwischen jedem Neben- teilt: a) Eingabe-Ausgabe-, Speicher- und Prozessortaktgeber und dem zugehörigen Pufferkreis ist an- Datensammelleitungen, b) Eingabe-Ausgabe-, Speigegeben, weil dies der schlechtestmögliche Fall der eher- und Prozessor-Steuerleitungs-Sammelleitungen tatsächlichen Kabellänge ist, die zwischen jeder der und c) äußere Anrufleitungen.

Einheiten und jeder der Puffer-Schaltungskarten er- 6° Daten-Sammelleitungen für die Eingabe-Ausgabe-, forderlich ist. Vom Ausgang des Pufferkreises B 2002 . .
zu den Nebentaktgebern CL 2003 bis CL 2008 führt Speicher- und Prozessoreinheiten
ein Koaxialkabel (Typ RG58C/U) von einer Länge Es wird auf Fig. 3 A und 3 B Bezug genommen. In von genau 7,32 m. Dasselbe ist der Fall für die Aus- dem maximalen System, das hier beschrieben wird, gänge des Pufferkreises B 2001, von dem jeweils ein 65 ist eine Wahl in der Zusammenstellung der Modul-Kabel von 7,32 m zu jedem Nebentaktgeber führt. einheiten in der Anlage möglich. Das Ausführungs-Das heißt, daß jedes Kabel mit der gleichen Länge beispiel kann 5 E/A-Steuergehäuse mit 10 E/A-Steuversehen ist, um korrekte Phasenbeziehungen sicher- ereinheiten E/A 1 bis E/A 1 enthalten (2 E/A-Modul-

27 28

einheiten in jedem Gehäuse ICIA bis ICIF), 4 Prozes- det werden, um den verschiedenen Moduleinheiten soren Pl bis P 4, und 8 Speichergehäuse MCl bis zu gestatten, die Anlage so zu gestalten, daß sie als MC 8 mit 16 Speichermoduleinheiten Ml bis M16. eine einzige Anlage arbeitet. Diese Steuerleitungs-Die andere Wahlmöglichkeit für eine maximale An- Sammelleitungen sind die folgenden: Die E/A-Anruflage nach der Erfindung besteht in 10 E/A-Gehäusen, 5 Steuersammelleitung; die E/A-Priorität-A-Steuersamdie 20 E/A-Steuereinheiten E/A 1 bis E/A 10 und melleitung, die E/A-Priorität-B-Steuersammelleitung, E/AU bis E/A 20 enthalten, 3 Prozessoren Pl bis die E/A-Belegt-Steuersammelleitung; die E/A-Kenn- P 3 und 8 Speichergehäuse mit 16 Speichermodulein- wortrückkehr-Steuersammelleitung, die ProzessorheitenMl bis M16. Wenn die 4-Prosessoren-Anlage Unterbrechungssammelleitung und die Speichergewählt wird, steht nur eine einzige Datensammel- io Kennwort-Sperr-Steuersammelleitung. Einige dieser leitung für E/A-Operationen zur Verfügung. Diese Sammelleitungen sind in den F i g. 3 A und 3 B durch Sammelleitung E/A-busl kann 5 E/A-Steuergehäuse Benennungen angegeben.

mit 10 E/A-Steuereinheiten bedienen. Wenn die Damit eine E/A-Steuereinheit Zugriff zum Spei-

Anlage mit 10 E/A-Gehäusen gewählt wird, werden eher erhält, müssen zwei Bedingungen erfüllt werden.

2 E/A-Sammelleitungen für den Anlagenbetrieb er- 15 Es sind dies: a) keine andere Moduleinheit fordert

forderlich. Die zweite E/A-Sammelleitung EIA-bus2, Zugriff, und b) die Moduleinheit muß die Höchstprio-

ersetzt die Sammelleitung für den vierten Prozessor rität haben.

P 4 und bedient die 10 zusätzlichen E/A-Steuerein- Wenn einmal eine E/A-Steuereinheit Zugriff zur heiten E/A 11 bis E/A 20. In einer Anlage mit 2 E/A- E/A-Sammelleitung für Speicherbetrieb erhält, wird Sammelleitungen können daher nur 3 Prozessoren Pl ω durch diese Steuereinheit ein Pegel erzeugt und auf bis P 3 verwendet werden. Die Leitungsführung der alle anderen Steuermoduleinheiten auf der E/A-AnAnlage ist in F i g. 3 A und 3 B dargestellt. ruf-Steuersammelleitung übertragen. Dieser Pegel

Jede E/A-Gehäuse-Datensammelleitung busl bis wird verwendet, um alle Kollisionen zu sperren und

bus5 ist aus 18 Kabeln aufgebaut. Diese 18 Kabel die Priorität zu lösen, bis der Zugriff zum Speicher

werden zu jeder Speichermoduleinheit Ml bis M16 25 durch die E/A-Steuereinheit beendet ist.

der Anlage geleitet. Die 18 Kabel bilden 4 Leitungen Die logische Schaltung für die Lösung von Priori-

für die Adressierung der Speichermoduleinheiten, tätskonflikten, die bestimmt, welche Moduleinheiten

eine Leitung zur Bestimmung, ob die E/A-Operation Zugriff zum Speicher erhalten, kann nur arbeiten,

eine Lese- oder eine Schreiboperation sein soll, eine wenn sämtliche Pegel auf der Anrufsteuerung Null

Leitung zur Identifizierung des E/A-Gehäuses, das 30 sind.

Zugriff zum Speicher anruft, und 12 Leitungen zur Es bestehen zwei Prioritätspegel, die eine E/A-Übertragung von Daten vom E/A-Steuergehäuse. Steuereinheit beim Anruf nach Zugriff zur Speicher-Dies wird nachfolgend im einzelnen dargestellt in der moduleinheit haben kann. Die beiden Prioritätspegel Beschreibung der einzelnen Moduleinheiten und ins- werden Priorität A und Priorität B genannt. Jede besondere bei der Beschreibung der Speicher- und 35 E/A-Steuereinheit auf einer E/A-Sammelleitung emp-E/A-Steuermoduleinheiten. fängt die Prioritätspegel, wenn alle anderen E/A-

Jeder Prozessor Pl bis P 4 in der Anlage hat eine Steuereinheiten auf der E/A-Sammelschiene es eben-Prozessor-Datensammelleitung, die aus 20 Kabeln falls tun. Die Prioritätspegel werden durch die E/A-aufgebaut ist. Diese 20 Kabel werden zu jeder Spei- Priorität-A-Steuersammelleitung und die E/A-PriorichermoduleinheitMl bis M16 der Anlage geleitet; 40 tät-B-Steuersammelleitung zu allen E/A-Gehäusen gehiervon dienen 4 Leitungen für die Adressierung von leitet. Diese Priorität-Steuersammelleitungen werden Speichermoduleinheiten, eine Leitung zur Bestim- in der Anlage benutzt, um irgendwelche zeitlichen KoI-mung, ob der Prozessor Daten im Speicher speichern lisionen zu lösen, wenn zwei oder mehr E/A-Steuersoll oder Daten vom Speicher abrufen soll, eine Lei- einheiten gleichzeitig Zugriff zum Speicher fordern, tung zur Identifizierung desjenigen Prozessors, wel- 45 Sämtlichen Priorität-A-Anrufen wird vor irgendwelcher Zugriff zum Speicher fordert, 12 Leitungen zur chen Priorität B-Anrufen Zugriff zum Speicher geÜbertragung von Daten vom Prozessor, und 2 Lei- währt. Die am niedrigsten bezifferte E/A-Steuereintungen zur Identifizierung, welche E/A-Sammellei- heit mit einem Priorität-A-Anruf ist die nächstfoltung A oder B der Prozessor nach einem Kennwort gende, der Zugriff zum Speicher gewährt wird. In anruft. Bei einer Anlage mit 2 E/A-Sammelleitungen 50 einer Anlage mit zwei E/A-Sammelleitungen werden werden beide letztgenannten Leitungen benutzt. die E/A-Priorität-A- und die E/A-Priorität-B-Steuer-

Jede Speichermoduleinheit Ml bis M16 in der Sammelleitungen verdoppelt, so daß ein Satz für jede

Anlage hat eine Speicher-Datensammelleitung, die E/A-Sammelleitung vorhanden ist.

aus 13 Leitungen aufgebaut ist. Diese 13 Leitungen Die E/A-Belegt-Steuersammelleitung ist aus 5 Lei-

werden zu jedem Prozessor Pl bis P4 und zu jedem 55 tungen aufgebaut, die von jedem E/A-Gehäuse /Cl

E/A-Steuergehäuse /Cl bis /C 5 in der Anlage ge- bis /C 5 zu allen Prozessor- und E/A-Gehäusen IC 1

führt. 12 Leitungen werden für die Übertragung der bis /C 5 in der Anlage geführt sind. Bei einer Anlage

Daten von der Speichermoduleinheit verwendet. Eine mit zwei E/A-Sammelleitungen sind zwei unabhän-

weitere Leitung, die dreizehnte, wird verwendet, um gige Belegt-Steuersammelleitungen vorhanden. Diese

ein Signal »Zugriff erhalten« von jeder Speichermo- 60 Signale werden in der Anlage verwendet, um die erste

duleinheit Ml bis M16 zu führen; im folgenden wird nichtbelegte E/A-Steuereinheit auszuwählen.

dieses Signal auch als Kreuzungspunkt-Signal be- Eine E/A-Kennwort-Rückführungssteuersammel-

zeichnet. leitung weist 5 Leitungen auf. Jedes E/A-Gehäuse, das

„...,_o., , _ mit einer E/A-Sammelleitung verbunden ist, leitet ein

Eingabe-Ausgabe-, Speicher- und Prozessor- _{6g g}. _{χ zu jedem Prozessor P}1 bis P 4 in der Anlage.

Steuerleitungs-Sammelleitungen _{Bei einer Anlage mit zwei} E/A-Sammelleitungen gibt

Zusätzlich zu den Datensammelleitungen der An- es zwei unabhängige E/A-Kennwort-Rückführungslage müssen Steuerleitungs-Sammelleitungen verwen- Steuersammelleitungen, und zwar eine für jede E/A-

Sammelleitung A und B. Die Signale der E/A-Kennwort- und Führungssteuerung werden in der Anlage dazu verwendet, um Leitungswege zu schaffen, die die Beendigung einer E/A-Operation einem oder mehreren Prozessoren über die Unterbrechungsanlage zur Kenntnis bringen.

Die Prozessor-Unterbrechungs-Steuersammelleitung besteht aus Signalen von jedem Prozessor Pl bis P 3 bzw. falls vorhanden P 4, die zu sämtlichen anderen Prozessoren P1 bis P 4 in der Anlage führen. Diese Steuersammelleitung wird in der Anlage benutzt, um es einem Prozessor zu ermöglichen, sich selbst oder irgendeinen anderen Prozessor in der Anlage zu unterbrechen. Dei Speicher-Kennwort-Sperrsteuersammelleitung wird in der Anlage dazu verwendet, um den anderen Speichermoduleinheiten in der Anlage mitzuteilen, daß gerade ein Kennwort zu einer E/A-Sammelleitung gesendet wird. Während dieser Zeitspanne werden sämtliche E/A-Anrufe für diese Sammelleitung in der Schwebe gehalten. In einer Anlage mit zwei E/A-Sammelleitungen sind zwei unabhängige Speicher-Kennwort-Sperrsteuersammelleitungen vorgesehen, und zwar jeweils eine für jede E/A-Sammelleitung.

Äußere Anrufleitungen

Jeder Prozessor Pl bis P 4 in der Anlage kann Unterbrechungsanrufe von 16 äußeren Geräten empfangen (Fig. 4B). Ein äußeres Gerät ist im Stande, sämtliche Prozessoren in der Anlage anzurufen, um sie zu unterbrechen. Wenn die entsprechende Maske in einem der Prozessoren P1 bis P 4 gesetzt ist, verursacht der Anruf eine automatische Unterbrechung in diesem Prozessor.

Schaltverriegelung

Zu betrachten sind die Fig. 1, 2, 3A und 3B sowie 8. In der Anlage nach der Erfindung ist die Schaltverriegelung aufgeteilt und den Moduleinheiten der Anlage angepaßt, so daß das System vollständig modular ist.

Derjenige Abschnitt der logischen Schaltung in jeder Moduleinheit, der die Steuerung der Zwischenverbindungen von Prozessor-, Speicher- und E/ASteuereinheiten versieht, wird als Schaltverriegelung bezeichnet.

Die Schaltverriegelung hat folgende Aufgaben: Erstellung von Übertragungstorschaltungen für geeignete Steuersignale zur Datenübermittlung zwischen den Gehäusen, Schaffung von Steuersignalen für die Taktfrequenz-Phasengebung für sämtliche Moduleinheiten während der Übermittlungen zwischen den Gehäusen, Erstellung von ausreichenden Signalen zwischen den Gehäusen zur Lösung von Kollisionen, die zu einer modularen Rechenanlage gehören, und eine Verknüpfung aller dieser Aufgaben zur Wahrung der Modularität der Anlage.

Anlagenerfordernisse

Übermittlungen zwischen Prozessor und Speicher,
sowie zwischen Eingabe-Ausgabe und Speicher

Die Prozessoren P1 bis P 4 und die E/A-Steuereinheiten E/Al bis E/A 10 (bzw. auch E/AU bis E/A 20) stehen mit den Speichermoduleinheiten Ml bis M16 in Übermittlungsverbindung. Da die Prozessor- und die E/A-Steuereinheiten nach Zugriff zu den Speichermoduleinheiten Ml bis M16 anrufen, werden die Prozessor- und die E/A-Steuereinheiten Anrufeinheiten genannt.

Es sind fünf Grundoperationen vorhanden, die die Schaltverriegelung erfordern: 1. Ein Prozessor sucht Zugriff zu einer Speichermoduleinheit, um ein im Prozessor vorhandenes Wort in den Speicher zu schreiben; 2. ein Prozessor sucht Zugriff zu einer Speichermoduleinheit, um ein Wort aus dem Speicher zu lesen und es im Prozessor zu empfangen; 3. ein Prozessor sucht Zugriff zu einer Speichermoduleinheit, um ein Wort aus dem Speicher zu lesen, das ein E/A-Kennwort bildet, und es zu den E/A-Steuereinheiten übertragen zu lassen; 4. eine E/A-Steuereinheit sucht Zugriff zu einer Speichermöglichkeit, um das in der E/A-Steuereinheit befindliche Wort in den Speicher zu schreiben; 5. eine E/A-Steuereinheit sucht Zugriff zu einer Speichermoduleinheit, um ein Wort aus dem Speicher zu lesen und es in der E/A-Steuereinheit zu empfangen.

Steuerzeitgebung

Die Grundtaktgebung für die Anlage wird, wie bereits beschrieben, durch einen frei laufenden 3-MHz-Taktgeber vorgenommen. Jede Einheit in der Anlage arbeitet mit dem gemeinsamen Haupttaktgeber CL 2001. Auf diese Weise ist die Anlage synchron, obwohl allgemein die Modularbeitstakte nicht in Phase sind, da die Einheiten unabhängig arbeiten.

Wenn Moduleinheiten miteinander verbunden sind und in Gleichklang arbeiten, müssen sie sowohl in Phase als auch in Synchronismus sein, d. h., miteinander verbundene Moduleinheiten müssen in richtiger zeitlicher Beziehung zueinander arbeiten.

Es gibt zwei grundsätzliche Bereiche, in die sämtliche Operationen fallen, in denen die Phasenbeziehungen durch die Schaltverriegelung gesteuert werden, und zwar: 1. Die Anruf moduleinheit wird in Phase gebracht mit der vorgewählten Speichereinheit während einer Lese- oder Schreiboperation; 2. die ein Kennwort aufnehmenden E/A-Steuereinheiten werden in Phase gebracht mit der das Kennwort übertragenden Speichermoduleinheit während einer E/A-Kennwort-Ubertragungsoperation.

Kollisionslösung

Die modulare Organisation der Anlage nach der Erfindung gestattet eine gleichzeitige Berechnung und eine gleichzeitige Ausführung von Eingabe- und Ausgabeoperationen. Das heißt, Mehrfach-Ubertragungs-Sammelleitungen in der Schaltverriegelung können gleichzeitig benutzt werden. Die Schaltverriegelung sorgt für eine Ordnung beim Auftreten der folgenden Kollisionen: a) Eine Anrufmoduleinheit sucht Zugriff zu einer belegten Speichermoduleinheit; b) zwei oder mehr Anrufmoduleinheiten suchen gleichzeitig Zugriff zur selben Speichermoduleinheit; c) zwei oder mehr E/A-Steuereinheiten suchen gleichzeitig Zugriff zur Übertragungssammelleitung zu dem Speichermoduleinheiten-Komplex; d) ein Prozessor versucht, ein Kennwort zu der E/A-Steuereinheit zu senden, während die E/A-Steuereinheit Information von einer anderen Speichermoduleinheit empfängt, und e) eine E/A-Steuereinheit sucht Zugriff zu einer Speichermo-

31 32

duleinheit, während ein Kennwort gerade zu dieser für die E/A-Sammelleitung zum Speicher aufzustel-E/A-Steuereinheit von einer anderen Speichereinheit len; ferner wird ein Belegt-Pegelsignal verwendet zur gesendet wird. Feststellung, welche E/A-Einheit beim nächsten Befehlskennwort wirksam werden soll.
Organisation und Schnittstellen ⁵

Informationsübertragungssignale _ , . , ,

Funktionsbeschreibung

Die Übertragungssammelleitungen, die Anruf- und

Speichermoduleinheiten miteinander verbinden, sind Im allgemeinen gibt es zwei Bereiche, in denen die

derart ausgebildet, daß gleichzeitiger Betrieb aller io Schaltverriegelung in Tätigkeit ist. Einer betrifft den

Anrufeinheiten gestattet wird. Prozessoren erfordern Zugriff einer Anrufmoduleinheit zum Speicher. Der

außerordentlich häufigen Zugriff zum Speicher, im andere bezieht sich darauf, auf der zeitlich aufgeteil-

Gegensatz zu den E/A-Steuereinheiten. Die Kommu- ten (Zeitmultiplex) E/A-Übertragungssammelleitung

nikation einer E/A-Steuereinheit mit den peripheren eine Ordnung aufrechtzuerhalten.

Einrichtungen erfolgt mittels 6-Bit-Zeichen, und sie 15

muß eine Gruppe von acht Zeichen zusammenstellen, Betrachtung des Zugriffs zum Speicher
bevor sie nach Speicherzugriff anruft. Infolgedessen

ist die Datenübertragung zwischen einer E/A-Steuer- Wenn man den Speicherbereich der Schaltverriegeeinheit und dem Speicher verhältnismäßig gering. lung 150 betrachtet, können sämtliche E/A-Steuer-Dies rechtfertigt die Verwendung einer zeitlich auf- 20 einheiten auf einer einzelnen Sammelleitung (A geteilten (Zeitmultiplex) E/A-Übertragungssammel- oder B) angesehen werden als eine einzige Modulleitung zwischen den E/A-Steuereinheiten und dem einheit, die die Möglichkeit hat zu entscheiden, Speicher. Jeder Prozessor P1 bis P 4 hat seine eigene welche der Modulkomponenten die E/A-Sammellei-Übertragungssammelleitung, rung benutzen soll. Jede Anrufmpduleinheit kann

Eine Datenübertragung zwischen den Gehäusen 25 einen Anruf pegel und eine Speichermoduleinheiten-

(mit 48 Bits plus Paritätsbit) wird auf 12 Leitungen adresse an den Speichermoduleinheitenkomplex zu

in den folgenden Serienübertragungen vorgenommen: einer beliebigen Zeit ohne Rücksicht auf andere An-

1. 12 niedrigste Bits, 2. 12 zweitniedrigste Bits, rufer abgeben. Jede Speichermoduleinheit sieht alle

3. 12 drittniedrigste Bits, 4. 12 höchste Bits und an ihrem Eingang vorliegenden Anrufe jedesmal,

5. ein Paritätsbit auf der niedrigsten Bit-Leitung. 30 wenn der Speicher in seinem Nicht-Belegt-Zustand

Vor jeder Übertragung eines Datenwortes wird bei ist. Wenn die 4-Bit-Speichermoduleinheitenadresse der beschriebenen Ausführungsform der Erfindung des Anrufers mit der des betreffenden Speichers übereine 16-Bit-Speicheradresse vom Anrufer zum Spei- einstimmt, wird dieser Anrufer zur Bedienung ausgecher übertragen. Die vier höchsten Bits, die die Spei- wählt. Der Speicher nimmt dann das adressierte Wort chermoduleinheitenadresse enthalten, werden auf ge- 35 auf oder überträgt es zum Anrufer,
trennten Leitungen gesendet. Die niedrigsten 12 Bits, Jeder Anruf moduleinheit ist ein Kreuzungspunktdie die innere Speicheradresse enthalten, werden über Flip-Flop in jeder Speichermoduleinheit zugeordnet, dieselben Leitungen wie die Daten gesendet. Eine Speichermoduleinheit gewährt Zugriff zu dem

Kreuzungspunkt-Flip-Flop XP eines Anrufers. Sämt-40 liehe Datenübertragungen zu und von den Speicher-Informationsübertragungs-Steuersignale moduleinheitenMl bis M16 werden durch Kreuzungspunkte gesteuert, jedoch wird die gesamte Steu-

Mit der Speicheradresse muß der Anrufer einen erung ausgeführt an den Eingängen zu einer Spei-Anrufpegel und einen Lese-Schreibpegel erzeugen. chermoduleinheit. Ein Speicher spricht mit einem ZP In Abhängigkeit vom Speicherzugriff überträgt der 45 auf den Anrufer an, wenn Zugriff für den Anrufer erSpeicher ein »Zugriff erhalten«-Signal, das Kreu- halten wird. Während des Speicherlesens dient der zungspunkt genannt wird. Falls ein Prozessor anruft, Kreuzungspunkt dazu, dem Anrufer anzuzeigen, daß um ein Kennwort zur E/A-Steuereinheit zu senden, Daten vom angerufenen Speicher erscheinen. Wähmuß der Prozessor ferner einen Kennwortanruf pegel rend des Speicherschreibens wird der Kreuzungspunkt erzeugen. Die Speichermoduleinheit anwortet mit 50 verwendet, um dem Anrufer anzuzeigen, daß Daten einem »Zugriff erhalten für ein Kennwort«-Signal, gesendet werden sollen. Das XP-Signal wird ferner das als Kreuzungspunktkennwort bezeichnet wird, für verwendet zur Synchronisation des Anrufers mit dem die E/A-Steuereinheit. Speicher. Jede zeitabhängige Steuerung innerhalb des

Anrufers und des Speichers wird auf die Einstellung

Signal zwischen den Speichern 55 des Speicher-Kreuzungspunktes bezogen.

Sämtliche Kollisionssituationen werden dann am

Jede Speichermoduleinheit Ml bis M16 sendet zu einfachsten innerhalb der Speicher dadurch behan-

jeder anderen Speichermoduleinheit Ml bis M16 ein delt, daß eine logische Schaltung dem Abschnitt des

Signal, das anzeigt, daß ein Kennwort gerade zu den Speichers zugeordnet wird, der zur Einstellung der

E/A-Steuereinheiten E/A 1 bis E/A 10 gesendet wird. 60 Kreuzungspunkte verwendet wird.

Die grundlegenden Regeln, auf Grund derer ein Speicher seine Kreuzungspunkte einstellt, sind die

Zwischen-E/A-Signale folgenden: 1. In jedem Speicher kann zu einer bestimmten Zeit nur ein Kreuzungspunkt eingestellt

Jede E/A-Steuereinheit E/A 1 bis E/A 10 sendet 65 werden; 2. Kreuzungspunkte können nur dann zur

vier Steuersignale zu jeder anderen E/A-Steuereinheit Einstellung kommen, wenn der Speicher in seinem

E/A 1 bis E/A 10. Es werden zwei Prioritätspegel und nicht belegten Zustand ist oder in ihn zurückkehrt;

ein Anrufpegel benutzt, um eine Benutzungsordnung 3. wenn mehr als ein Anrufer Zugriff zu demselben,

nicht belegten Speicher sucht, ist die Bedienungsanordnung folgende:

a) Sammelleitung eins
E/A-Steuereinheit A (höchste Priorität),

b) Sammelleitung zwei
E/A-Steuereinheit B oder Prozessor P 4,

c) Sammelleitung drei
Prozessor P 3,

d) Sammelleitung vier
Prozessor P 2 und

e) Sammelleitung fünf

Prozessor Pl (niedrigste Priorität);

4. wenn eine E/A-Steuereinheit irgendeine Speichermoduleinheit anruft, muß ein Prozessor, der ein Kennwort anruft, das gerade zur E/A-Steuereinheit gesendet wird, gesperrt werden, bis die E/A-Steuereinheiten nicht anrufen; 5. wenn ein Prozessor Zugriff zu irgendeiner Speichermoduleinheit erhalten hat, damit diese ein Kennwort zu den E/A-Steuereinheiten sendet, müssen alle E/A-Anrufe zu irgendeinem Speicher gesperrt werden, bis die Übertragung des Kennwortes beendet ist.

Wenn eine der Moduleinheiten nicht mehr funktioniert, wird die Modularität erhalten, und die Schaltverriegelung arbeitet weiter, da jede Moduleinheit nur denjenigen Teil der Schaltverriegelung enthält, der für den Betrieb der Moduleinheit benötigt wird.

Betrachtungen zu den E/A-Sammelleitungen

In dem vorigen Abschnitt über den Speicherabschnitt der Schaltverriegelung wurden die E/A-Steuereinheiten als ein einziger Anrufer betrachtet. Soweit dies die Speichermoduleinheiten Ml bis M16 betrifft, stimmt dieses Bild. In dem E/A-Abschnitt der Schaltverriegelung muß eine logische Schaltung vorgesehen sein, die die E/A-Steuereinheiten zu einer zeitlichen Aufteilung der Benutzung der E/A-Sammelleitung veranlaßt. Diese logische Schaltung soll folgendes veranlassen: 1. Nur einer der E/A-Steuereinheiten E/Al bis E/A 10 (oder falls vorhanden der E/A- SteuereinheitenE/A 11 bis E/A20) gestatten, die Sammelleitung zum Speicher zu irgendeinem bestimmten Zeitpunkt zu benutzen; 2. Zugriff erteilen zu der Sammelleitung entsprechend der folgenden Ordnung: a) Priorität Α-Anrufe (höchste Priorität), b) Priorität B-Anrufe, c) im Fall kollidierender Anrufe mit derselben Priorität soll der Moduleinheit mit der niedrigsten Zahl Zugriff gegeben werden. Jeder E/A-Steuereinheit an der Sammelleitung ist eine E/A-Modulzahl von 1 bis 10 zugeordnet. Diese Zahl ist festgelegt und nicht durch Programm änderbar; 3. die erste nicht belegte (die am niedrigsten bezifferten E/A-Steuereinheiten E/A 1 bis E/A 10 ist die E/Al-Steuereinheit) E/A-Steuereinheiten veranlassen, Befehlskennwörter aufzunehmen, die auf der E/ASammelleitung gesendet werden; 4. Prioritäten erkennen, wenn sie in einem Kennwort durch das Programm enthalten sind; 5. die logische Schaltung sollte in der Weise modular sein, daß jede E/A-Steuereinheit sämtliche logischen Kreise enthält, die für ihren Anteil der Schaltverriegelung benötigt werden; 6. sie soll Null-Zeit benötigen, d. h., die logische Schaltung soll keinerlei Verzögerung zum normalen Anrufer-Speicherzyklus hinzufügen.

Die Grundlage, auf der die E/A-Steuereinheiten E/A 1 bis E/A 10 oder E/A 11 bis E/A 20 ihre Sammelleitung miteinander teilen, besteht einfach in der Verwendung einer Sammelleitung, wenn sie nicht durch eine andere E/A-Steuereinheit gehindert wird. Jede E/A-Steuereinheit empfängt von jeder anderen E/A-Steuereinheit diejenigen Signale, die anzeigen,

ίο daß eine E/A-Steuereinheit die Sammelleitung gerade benutzt oder daß eine E/A-Steuereinheit (mit der Priorität A oder B) die Benutzung der Sammelleitung fordert. Wenn eine E/A-Steuereinheit die folgenden Bedingungen erfüllen kann, benutzt sie die Sammelleitung:

Fall 1: Die betrachtete E/A-Steuereinheit hat Priorität Λ.

1. Keine andere niedriger bezifferte E/A-Steuereinheit mit der Priorität Λΐ fordert Zugriff zur Sammelleitung.

2. Keine andere E/A-Steuereinheit benutzt gerade die Sammelleitung.

Fall 2: Die betrachtete E/A-Steuereinheit hat Priorität B.

1. Keine andere E/A-Steuereinheit, die die Sammelleitung anruft, hat eine Priorität A.

2. Keine niedriger bezifferte E/A-Steuereinheit mit Priorität B fordert gerade Zugriff zur Sammelleitung an und

3. Keine andere E/A-Steuereinheit benutzt gerade die Sammelleitung.

Die Modularität wird gewahrt, indem nur Sperrsignale von den E/A-Steuereinheiten verwendet werden, welche gegenwärtig in der Anlage enthalten sind. Die Entscheidung, welche E/A-Steuereinheit Befehlskennwörter aufnehmen soll, ist in ähnlicher Weise realisiert. Jede Moduleinheit empfängt Belegtsignale von jeder niedriger bezifferten E/A-Steuereinheit auf ihrer Sammelleitung. Wenn sämtliche niedriger bezifferten Moduleinheiten ein Belegtsignal senden, nimmt die betrachtete Moduleinheit das nächste Befehlskennwort auf.

Jeder E/A-Abschnitt der Schaltverriegelung wird bewerkstelligt in Null-Zeit, da sämtliche Kollisionen innerhalb einer einzigen Taktzeit gelöst werden, bevor eine E/A-Steuereinheit ihren zugehörigen Speicher-Anruf-Flip-Flop setzt.

Prozessor

Es folgt jetzt die Betrachtung der Fig. 4A und 4 B, nämlich des Blockschaltbilds des Prozessors. Das Rechnersystem mit diesem Prozessor ist so ausgelegt, daß es mit einem für fast alle Rechenprobleme ausreichend langen Datenwort (49 Bits einschließlich Vorzeichen und Parität) arbeitet. Bei der Rechnung mit gleitendem Komma stehen 36 Bits der Mantisse und 12 Bits der Charakteristik zur Verfügung.

Ein Dünnfilm-Speicher ist mit 3001 bezeichnet. In der Dünnfilmabteilung 3001 ist ein Basis- oder Grundadressenregister 055 vorgesehen. Die Adressendaten werden zu dem Inhalt des 16-Bit-Basisadressen-

37 38

dem zunächst die Struktur der in Rechnerbefehlen verwendet, um die E/A-Sammelleitung auszuwählen verwendeten Programmsilben beschrieben worden ist. und die E/A-Kennworte zu steuern.
In der nun folgenden Beschreibung der Programmsilbenstruktur wird ein Holen vom Stapel in Bezie- Modulare Beschreibung
hung zur Operationsteilssilbe beschrieben werden. 5

Es wird erneut Bezug genommen auf das Block-Die Struktur der Programmsilben schaltbild des Prozessors in den Fig. 4A und 4B.

Ein Prozessor hat grundsätzlich drei Funktionen:

Beim Programmieren in der Maschinensprache des nämlich die Rechen-, die Steuer- und die Speicher-

erfindungsgemäßen Prozessors finden 18 Silbenarten io funktion. Weiterhin empfängt er Eingaben und gibt

Verwendung. Diese Silbenarten sind: Die Operations- Ausgaben aus. Der erfindungsgemäße Prozessor

teilssilbe, Indexsilbe, die Speicher- und die Verzwei- führt in Verbindung mit seinem Dünnfilm-Speicher,

gungsadressensilbe, die Dünnfilm-Adressensilbe, die dem mit anderen Bauteilen gemeinsam benutzten

Eingabeinkrement-Variantensilbe und die Eingabe- Speicher und anderen Systemeinheiten diese Funk-

inkrement-Betragssilbe, die Schiebesilbe, die Über- ₁₅ tionen aus. Jedoch kann man sich den Prozessor als

tragungsvariantensilbe, die Silbe für den logischen in fünf funktioneile Einheiten aufgeteilt vorstellen:

Zustand des Systems, die Gruppendefinierungssilbe, 1. Dünnfilm-Speicher; 2. Speicherschutz; 3. Speicher-

die Zeichensilbe, die Unterroutinen-Sprungadressen- vermittlung; 4. Leitwerk und 5. Rechenwerk,
und die Unterroutinen-Sprunginkrementsilbe, die

Zählungswiederholungs- und die Inkrementwieder- ao Dünnfilm-Speicher
holungssilbe, die E/A-Silbe und schließlich die

Sonderregister- und Prozessorunterbrechungsvari- Der Prozessor umfaßt einen Dünnfilm-Speicher

antensilbe. Jede Silbe umfaßt 12 Bits. 3001 für 128 Worte. Diese Dünnfilmworte sind mit

Die Operationsteilssilbe umfaßt Befehlsbits 1 bis 6, oktalen Adressen von 000 bis 177 versehen. Die

welche die fundamentale gewünschte Operation an- 25 Adressen 000 bis 077 umfassen 16 Bit-Worte, und

geben. Die nächstfolgenden 6 Bits umfassen die die Adressen 100 bis 177 umfassen 12 Bit-Worte.

Adressenmarken A₁, A₂ und A_z, welche je aus 2 Bits Dabei ist zu bemerken, daß in dem hier beschrie-

bestehen und anzeigen, wieviel Silben der Ope- benen Dünnfilm-Speicher, welcher eine Anzahl

rationsteilssilbe folgen. Letztere ist die einzige für Wort-Speicherzellen umfaßt, diese Worte gruppiert,

jeden Befehl erforderliche Silbe. Sie identifiziert jede 30 vom Prozessor adressiert und in Beziehung zum Pro-

etwa folgende Silbe und jeden Stapelgebrauch für zessor strukturell wie ein Register zusammengestellt

den Befehl. Diese Silbenart kann nicht indiziert werden. Dieser Ausdruck »Register« wird im fol-

werden. genden benutzt, um diese Worte zu beschreiben. Ein-

Jede der aus 4 Bits bestehenden Marken A₁, A₂ richtungen sind vorgesehen, wodurch jedes dieser

und Α_Ά hat vier mögliche Konstruktionen. Die Adres- 35 Worte entweder ein Register, einen Teil eines Re-

senmarke wird ignoriert, wenn die Adresse nicht für gisters oder ein Reserveregister bildet. Auf diese

einen Befehl verwendet wird. Die vier möglichen bi- Weise bilden einige der 16 Bit-Dünnfilmworte einen

nären Kombinationen sind: Teil größerer Register von 32 Bits, 48 Bits und

64 Bits, welche in 16 Bit-Registerteile unterteilt sind;

a) 00 — ein Operand wird dem Stapel zugeordnet: 40 einige der 12 Bit-Dünnfilmworte sind ein Teil größein der Silbenkette befindet sich keine Speicher- rer Register von 24 Bits, 36 Bits und 48 Bits, welche adressensilbe, welche sich auf den Operanden in 12 Bit-Registerteile aufgeteilt sind. Bei jedem Zubezieht. Der Stapel muß normal weitergeschaltet griff zum Dünnfilm-Speicher werden bei der Adressiewerden (Stapel-Normal-Betrieb). rung eines Registers mit mehr als einem Dünnfilm-

b) 01 — ein Operand wird dem Stapel zugeordnet: 45 wort die Teile von entweder 12 Bits oder 16 Bits In der Silbenkette befindet sich keine Speicher- jenes Registers nacheinander adressiert,
adressenselbe, welche sich auf diesen Operanden Die Dünnfilmregister umfassen 15 Indexregister bezieht. Der Stapel muß gehalten werden von je 16 Bits, welche im oktalen System mit 001 bis (Stapel-Halte-Betrieb). 017 beziffert sind. Es gibt ferner 15 Grenzregister

c) 10 — entweder eine Speichersilbe, welche ein 50 mit je 16 Bits, welche im oktalen System mit 021 bis Teil des Programms ist, oder ein Operand wird 037 beziffert sind. Ein 48-Bit-Unterbrechungs-Speiin Beziehung zum Kernspeicher gesetzt: Indi- cherungsregister ist vorgesehen und umfaßt drei zieren wird nicht verwendet. In der Silbenkette 16-Bit-Worte 040 bis 042. Drei 16-Bit-Register mit erscheint eine relative Speicheradressensilbe, einem Basisprogrammregister 054, einem Basisweiche sich auf diesen Operanden bezieht. Eine 55 adressenregister 055 und einem Programmzähl-Alternativmöglichkeit ist die, daß sich in der register 057 sind in dem Dünnfilm-Speicher 3001 Silbenkette eine nicht indizierte Sondersilbe be- vorgesehen. Für den Fall, daß in dem System eine findet. Unterbrechung auftritt, werden die Inhalte des

d) 11 — ein Operand wird zum Kernspeicher in Basisprogrammregisters 054, des Basisadressenregi-Beziehung gesetzt: Indizieren wird verwendet. 60 sters 055 und des Programmzählregisters 057 in dem Die Indexsilbe geht der relativen Adressensilbe Unterbrechungs-Speicherungsregister 040 bis 042 gein der Silbenkette voraus. Eine Alternativlösung speichert. Ein Wiederholungs-Programmregister von ist die, daß der Sondersilbe in der Silbenkette 64 Bits, welche die oktalen Adressen 044 bis 047 eine Indexsilbe vorausgeht. umfassen, ist zur Ausführung des Wiederholungs-

65 befehls vorgesehen. Während des Wiederholungs-

In den Befehlen werden verschiedene Silbenarten befehls ist der zu wiederholende Befehl in dem verwendet, darunter die Eingabe/Ausgabe-Silbe (10). Wiederholungs-Programmregister 044 bis 047gespei-Diese Silbe wird bei einem E/A-Ubermittlungsbefehl chert und nicht in den beiden Programmspeicher-

35 36

registers 055 hinzuaddiert, um sich dadurch auf einen wird, besteht die Alternative, den Stapel entweder zu

Speicherbereich zu beziehen, welcher als der direkte halten oder um einen Schritt weiterzudrehen. Die nor-

Adressenbereich bekannt ist. male Betriebsweise ist, den Stapel bei jedem Zugriff

Der Inhalt der direkten Adressenspeichersteile zum Stapel weiterzuschalten. In dem Dünnfilm-

kann entweder ein Operand oder eine andere Spei- 5 Speicher 3001 sind die Stapelregister 140 bis 143,

cheradresse sein. 144 bis 147, 150 bis 153 und 154 bis 157 dargestellt.

Durch diese Technik kann man mit jeder beliebigen Zum Zwecke der Erläuterung sei angenommen, daß

Anzahl von Ebenen indirekt adressieren (Adressen- sich das Stapelregister 1 (140 bis 143) zu einem be-

substitution). stimmten Zeitpunkt in der Lesestellung befindet.

In dem Dünnfilm-Speicher 3001 sind 15 Indexre- io Der Schrittschaltvorgang folgt auf jeden Holvorgister oktal 001 bis 017 vorgesehen. Einige oder alle gang vom Stapel 3099 und geht der in dem Stapel der 3 Operandenadressen, welche für jeden Befehl 3099 gemachten Eintragung voraus. Eine Leseoperaentwickelt werden können, können durch den Inhalt tion ist also ein Holvorgang von dem Stapel 3099, von 3 der 15 Dünnfilm-Indexregister 001 bis 017 mo- und ein Schrittschaltevorgang folgt einem derartigen difiziert werden. 15 Lese- oder Holvorgang vom Stapel 3099. Eine

Schreibeoperation ist eine in dem Stapel 3099 vor-

Operandenstapel (Kellerspeicher) nommene Eintragung, und der Schrittschaltevorgang

geht der in dem Stapel 3099 gemachten Eintragung

Eines der Merkmale dieser Erfindung ist der Dünn- voraus. Das Weiterschalten vollzieht sich nach einem film-Schnellzugriffs-Operandenstapel 3099 (Register 20 Lese- oder Holvorgang im Gegenzeigersinn und vor 140 bis 143, 144 bis 147, 150 bis 153 und 154 bis einer Eintragung im Uhrzeigersinn. Wie noch später 157 des Dünnfilm-Speichers 3001 in Fig. 4). ausgeführt werden wird, bezeichnen die Adressen-Operanden können von dem Hauptspeicher oder markenwerte 00 und 01 in der Operationsteilsilbe den dem Operandenstapel 3099 abgerufen werden. Auf Stapel 3099 als die beabsichtigte Operanden- oder Erdiese Weise verringert der Operandenstapel 3099 die 35 gebnisquelle oder -Speicherstelle. Die Kodes 10 und Anzahl der Zugriffe zum Hauptspeicher dadurch, 11 beziehen sich auf den Speicher als die Quelle oder daß er partielle oder Zwischenergebnisse der Berech- die Speicherstelle für Operanden oder ein Ergebnis, nung festhält. Der Stapel arbeitet in zwei Betriebs- Der Indikatorkode 00 bezeichnet das normale Fortweisen, nämlich in der Normal- und der Halte-Be- schalten des Stapels, und der Indikatorkode 01 gibt triebsweise. Die Halte-Betriebsweise ist nützlich bei 30 an, daß der Stapel gehalten und nicht weitergeschal-Listenhandhabung und wiederholter Verwendung tet werden soll. Wie später noch genauer beschrieben einer Zahl. wird, kann der Stapel durch die Befehle »Stapel hin-

Der Operandenstapel gemäß der Erfindung wird aufschalten«, Stapel hinunterschalten« und »Stapel verwendet, um bis zu 4 Datenworte zeitweilig zu umkehren« so gedreht werden, daß das Startregister, speichern, bei welchen es sich z. B. entweder um Zwi- 35 zu welchem Zugriff gewünscht wird, sich in »Stapelschenergebnisse oder um Datenworte handelt, welche spitzen«-Stellung befindet.

wiederholt gebraucht werden sollen. Diese Operan- Wie schon oben angedeutet wurde, kann man sich den, welche immer wieder verwendet werden, und die die Stapelregister 140 bis 143, 144 bis 147, 150 bis Zwischenergebnisse können in dem Stapel 3099 be- 153 und 154 bis 157 einfach als schrittweise schaltlassen und in kürzerer Zeit adressiert werden, als der- 40 baren, kreisförmigen Speicher mit vier Worten vorjenigen, welche zum Lesen eines Operanden aus dem stellen. Sobald der Stapel auf Holen adressiert wird Hauptspeicher erforderlich ist. Jedoch ist zu einem (Lesen eines Operanden), wird der Operand in dem gegebenen Zeitpunkt für eine Leseoperation nur die augenblicklich unter dem Lesekopf befindlichen Re-Spitze des Stapels 3099 zugänglich. Für eine Schreib- gister geholt, worauf der Stapel entweder in der Holoperation ist entweder die Spitze des Stapels oder das 45 richtung fortgeschaltet oder gehalten (nicht fortgenächstfolgende Niveau zugänglich. Der Programmie- schaltet) werden kann. Wenn der Stapel wegen des rer muß sich darüber im klaren sein, welche Werte in Speicherns (Schreibens) eines Operanden adressiert jedem Niveau des Stapels 3099 vorliegen und zu wel- wird, wird der Stapel zunächst entweder in der Speichern Niveau augenblicklich ein Zugriff möglich ist. cherrichtung fortgeschaltet oder aber gehalten (nicht Obwohl der Stapel 3099 eine Gruppe von 4 Registern, 50 fortgeschaltet), worauf der Operand in dem unter wie in F i g. 1A dargestellt, umfaßt, soll der Stapel dem Lesekopf befindlichen Register gespeichert (ein- 3099 zum Zwecke der besseren Erklärung, als ein geschrieben) wird. Auf diese Weise wird also entvier-Wortekreisförmiger Speicher mit einem Adres- weder ein Operand von der Stapelspitze geholt oder sierzähler betrachtet werden. Auf eines der vier an der gleichen Stelle ein Ergebnis gespeichert. Das Worte wird stets gezeigt (es befindet sich unter dem 55 Fortschalten des Stapels wird als Stapel-Normal-Be- »Lesekopf«). trieb bezeichnet, während das Nichtfortschalten des

Die erste Silbe eines Befehls liefert den Operations- Stapels als Stapel-Halte-Betrieb definiert wird,

kode und 3 Adressenindikatoren. Die Adressenindi- Wenn ein Operand oder ein Ergebnis dem Operan-

katoren ermöglichen die Wahl zwischen dem Holen denstapel zugeordnet wird, braucht keine Speicher-

des Operanden vom Operandenstapel oder aus dem 60 adresse errechnet zu werden, da der betreffende

Speicher und zeigen an, ob sich der Stapel in der Operand stets von der Stapelspitze geholt oder aber

Normal- oder Halte-Betriebsweise befindet und ob dort in einer »Adresse« gespeichert wird. Dement-

die Speicheradresse indiziert werden soll oder nicht. sprechend benötigt ein Operand oder ein Ergebnis,

Adressensilben oder -Silbenketten folgen der Opera- welches mit dem Stapel in Beziehung gebracht wer-

tionsteils-Silbe für jeden aufgerufenen Speicherzugriff. 65 den soll, keine Speicheradressensilbe in der Silben-

Jede Operandenspeicher-Adressensilbe enthält Adres- kette.

sendaten von 11 Bits und ein indirektes Adressenbit. Im folgenden wird der in Fig. 4A und 4B dar-

Sooft ein Zugriff zu dem Stapel 3099 durchgeführt gestellte Prozessor im einzelnen beschrieben, nach-

39 40

registernP5/?l, 100 bis 103 und PSR2, 104 bis 107. Ein 16-Bit-Unterbrechungs-Abwurfregister (IDR) Ein Unterroutinen-Speicherregister von 48 Bits, wel- 070 ist vorgesehen. Seine Verwendung ist ähnlich dies die Dünnfilmspeicher- 16-Bit-oktalen Worte 050 derjenigen des Leistungsausfalls-Abwurfregisters 064 bis 052 umfaßt, ist ebenfalls vorgesehen. und 065 mit der Ausnahme, daß es die Steuer-Flip-Seine Verwendung ist ähnlich derjenigen des 5 Flops enthält, welche (anders als bei einem Lei-Unterbrechungsspeicherregisters, und zwar deshalb, stungsausfall) bei einer normalen Unterbrechung weil beim Auftreten eines Unterroutinen-Sprungbe- dort gespeichert werden.

fehls dieses Register die Daten speichert, welche in Ein Programmspeicherregister PSR1 mit 48 Bits dem Basisprogrammregister 054, dem Basisadressen- einschließlich der Silbenregister 100 bis 103 und ein register 055 und dem Programmzählregister 057 ent- io Programmspeicherregister PSR 2 mit 48 Bits einhalten sind. schließlich der Silbenregister 104 bis 107 sind vorge-Das Basisprogrammregister (BPR) 054, das Basis- sehen. Das heißt, daß das Programmspeicherregister 1 Adressenregister (BAR) 055 und das Programmzähl- die 12 Bit-Register 100 bis 103 und das Programmregister (PCR) 057 sind vorgesehen, um die jeweili- Speicherregister 2 die 12-Bit-Register 104 bis 107 umgen Basen eines Programms und Daten zu speichern. 15 faßt.

Das Programmzählregister 057 schaltet das gerade Die erste Operation, welche von dem Prozessor im Prozessor laufende Programm fort. Für den Fall, durchgeführt werden muß, ist das Laden des Prodaß in dem Programm Sprünge vorkommen, erhält gramms in die Speicher-Moduleinheiten der Anlage, man die Sprungadresse durch Addition der relativen, Der Prozessor verwendet die Programmspeicherin dem Programm geforderten Verzweigungs- 20 register für diese Aufgabe.

adresse zu dem Inhalt des Basisprogrammregisters Normalerweise werden nur die Programmspeicher-054. In den Fällen, in denen Daten vom Speicher register PSR1100 bis 103 verwendet. Für den Fall geholt werden, ergibt sich die Datenadresse durch eines langen Befehls jedoch, bei dem die Speicher-Addition der relativen Speicherdatenadresse zu dem adressierungslogik bei der Ausführung des Befehls Inhalt des Basisadressenregisters 055. 25 nicht verwendet werden soll, wird eine »Uber-Ein Unterroutinen-Basisadressenregister (SAR) lappung« durchgeführt. Dies bedeutet, daß während 060 mit 16 Bits ist zur Ausführung eines Unter- der Ausführung eines langen Befehls und wenn die routinensprunges vorgesehen. Eine Speichersilbe Speicheradressierungslogik bei. der Ausführung des wird zum Inhalt des Unterroutinen-Basisadressen- Befehls nicht verwendet wird, ein weiteres Programmregisters 060 hinzuaddiert, um eine Adresse zu er- 30 wort vom Speicher gebracht und in dem Programmhalten, welche die Speicherzelle des Anfangswortes Speicherregister 2 (104 bis 107) gespeichert wird, der Unterroütine enthält. Ein Unterbrechungs-Basis- Dies ist der einzige "Weg, auf dem ein Programmwort adressenregister (IAR) 063 mit 16 Bits ist für das in dem Programmregister 2 (104 bis 107) gespeichert Unterbrechungssystem vorgesehen. werden kann.

Ein 16-Bit-Index-Inkrementregister (XIR) 062 ist 35 Ein Unterbrechungs-Programmregister (IPR), welin der 16-Bit-Abteilung des Dünnfilm-Speichers 3001 ches vier 12-Bit-Register 110 bis 113 mit einem Gezur Ausführung des Indexgrenzen- und Vergleichs- samtinhalt von 48 Bits umfaßt, ist vorgesehen. Das befehls vorgesehen. Es enthält das Inkrement, wel- Unterbrechungs-Programmregister 110 bis 113 wird ches zum Indexregister addiert werden soll. Wenn zur Speicherung desjenigen Inhalts des Programmder Indexgrenzen-Vergleichsbefehl verwendet wird, 4° Speicherregisters verwendet, welcher beim Auftreten werden die Inhalte der Index-Inkrementregister 062 einer Unterbrechung gerade verwendet wird (Prozu einem der 15 Indexregister 001 bis 017 hinzu- grammspeicherregister 100 bis 103 oder 104 bis 107). addiert. Danach wird ein Vergleich-ob-kleiner, Ein 24-Bit-Grundtaktfrequenz-(_JRTC)-Register 114 gleich, oder größer mit einem der 15 Grenzregister und 115 ist vorgesehen. Es handelt sich hierbei um 021 bis 037 je nach den Bestimmungen des Pro- 45 einen Zähler, welcher alle 10 ms inkrementiert wird, gramms vorgenommen, und eine Verzweigung er- Das Inkrementieren geschieht durch einen Oszillator, folgt, wenn die untersuchte Bedingung erfüllt ist. welcher seinen Inhalt alle 10 ms ausbringt, logisch Bei einer Unterbrechung wird ein der Unterbre- hinzuaddiert und ihn in das Grundtaktfrequenzchung entsprechendes Inkrement zum Inhalt des Register 114 und 115 zurückspeichert. Ein 12-Bit-Unterbrechungs-Basisadressenregisters 063 hinzuad- 50 Wiederholungszählregister (RCR) 120 ist zur Ausdiert, um diejenige Adresse im Speicher zu bestim- führung des Wiederholungsbefehls in einem Promen, welche einen Befehl zu einem unbedingten gramm vorgesehen. Es enthält die Zahl der Male, Sprung in einem Bereich des Programms, welches die die der Befehl wiederholt werden soll,
betreffende Unterbrechung bedient, enthält. Ein Ein Zeichenzählregister (CCR) 123 mit 12 Bits ist 32-Bit-Leistungsausfalls-Abwurfregister (PDR) 064 55 in dem Dünnfilm-Speicher 3001 zur Ausführung des und 065 ist für Leistungsausfall vorgesehen. Sobald Zeichensuchbefehls vorgesehen. Es sorgt dafür, daß ein Leistungsausfall eintritt, sendet eine Fühlvorrich- die Zeichenposition bei einem Zeichensuchvorgang tung an den Primär-Netzleitungen ein Signal zum ständig verglichen wird, wo ein Abtasten bewirkt Prozessor und gibt eine Leistungsausfallsunterbre- wird, um das Zeichen im Auge zu behalten, welches chung an. Dieses Leistungsausfallssignal gibt dem 60 in dem Abtastprozeß augenblicklich betrachtet wird. Prozessor 500 μβ, um die Ausführung des gerade Ein Dünnfilm-C-Register (TFC) 124 bis .127 ist vorlaufenden Befehls zu beenden und in dem Leistungs- gesehen, welches zusammengesetzte 12-Bit-Register ausfalls-Abwurfregister die für den erneuten und 124 bis 127 mit einer Gesamtzahl von 48 Bits umautomatischen Start des Prozessors vom Unter- faßt.

brechungspunkt an nötigen Informationen zu spei- 65 Das im folgenden beschriebene Rechenwerk weist

ehern. Diese Informationen werden u. a. gebildet ein 12-Bit-Flip-Flop-C-Register 3034 auf. Das

durch den Zustand gewisser Steuer-Flip-Flops und Dünnfilmregister 124 bis 127 wird in Verbindung mit

des Unterbrechungsregisters 3002. dem C-Register 3034 verwendet. Jedesmal, wenn sich

41 42

12 Bits in dem C-Register 3034 angesammelt haben, nicht dargestellt). Wie in Fig. 4A und 4B gezeigt,

werden sie in das Dünnfilm-C-Register 124 bis 127 speisen auch das Silbenregister 3017, das drei 4-Bit-

übertragen, und das C-Register 3034 beginnt dann Abschnitte (Abfühlen), 5 Bits, oder 7 Bits enthält,

mit der Ansammlung der nächsten 12 Bits. Am Ende und der Dünnfilm-Adressenschalter 3510 den Ko-

einer Rechenoperation hat sich dann ein vollständi- 5 dierer.

ges Wort oder eine Gesamtzahl von 48 Bits in dem Wenn jedes Dünnfilmregister mit einem Unter-

Dünnfilm-C-Register 124 bis 127 angesammelt. befehl adressiert wird, wird das 7-Bit-Dünnfilm-

Drei 12-Bit-Wiederholungsinkrementregister (RIR) Adressenregister 3510 entsprechend in seine Dünn-

130 bis 132 sind zur Ausführung eines Wieder- film-Adressenregisterbits 1 bis 7 eingestellt, um das-

holungsbefehls vorgesehen. Sie enthalten das Inkre- io jenige Dünnfilmregister im Dünnfilm-Speicher 3001

ment zu jeder Speichersilbe des wiederholten Befehls zu adressieren, welches durch die Adresse verlangt

das addiert wird. wird.

Vier Stapelregister mit je 48 Bits, nämlich 140 bis Eine Eins, welche in irgendeinem Dünnfilm-143, 144 bis 147, 150 bis 153 und 154 bis 157, Adressenbit eingestellt ist, genügt schon zur Einbilden den Stapel oder Kellerspeicher 3099, welcher 15 leitung des Dünnfilmzyklus, solange der Prozessor im einzelnen in der Beschreibung der F i g. 6 A und nicht in seiner Normalbetriebsweise arbeitet und 6B und der Operationsteilssilbe beschrieben worden nicht versucht, z.B. das Unterbrechungs-Basisadresist. Der Stapel 3099 bildet einen HilfsSpeicher. Ob- senregister 063 zu adressieren. Ein Dünnfilm-Einfüwohl nur vier Worte gleichzeitig gespeichert werden, gungs-Flip-Flop ist vorgesehen, der, wenn er geschalfindet der Stapel 3099 umfassende wiederholte Ver- 20 tet ist, einen Schreibvorgang bestimmt. Wenn dieser Wendung bei der Bildung eines Schnellzugriffsspei- Flip-Flop rückgeschaltet ist, bestimmt er entweder chers, welcher den Anlagenbetrieb beträchtlich be- »lies aus dem Dünnfilm« oder »der Dünnfilm wird schleunigt. nicht gebraucht«. »Leite einen Dünnfilmbefehl ein«

Ein K- und E-Register 3004 und 3005, dessen zeigt an, daß ein Schreibvorgang gewünscht ist und

K-Registerteil 3004 4 Bits und dessen E-Registerteil 25 daß der Dünnfilm-Einfügungs-Flip-Flop gesetzt ist.

3005 12 Bits enthält, ist im Prozessor vorgesehen. Der Dünnfilmzyklus wird jedoch nur dann eingelei-

Das K- und E-Register 3004 und 3005 ist in erster tet, wenn ein Adressenunterbefehl gegeben worden

Linie ein Lese-Schreib-Register für den Dünnfilm- ist. Im anderen Fall ist der Dünnfilm-Einfügungs-

Speicher 3001. Ein L- und M-Register 3006 und Flip-Flop rückgeschaltet, und ein Lesevorgang tritt

3007 mit einem 4-Bit-L-Register 3006 und einem 30 ein, wenn der Dünnfilmzyklus eingeleitet wird.
12-Bit-M-Register 3007 ist zur Erleichterung der Nach der Einleitung wird das Dünnfilm-Adressen-Übertragung von und zu den Speicher-Modulein- register 3510 gesetzt, und nach der Dekodierung in heiten vorgesehen. Ferner sind L- und M-Addierer einem Entkoderpaar, Treiben und Schalten wird ver-

3008 bzw. 3009 mit einem 4-Bit-Addierer 3008 und anlaßt, daß die oktalen Adressen in Speicherebenen einem 12-Bit-Addierer 3009 vorgesehen, um die In- 35 des Dünnfilm-Speichers 3001 eingeschrieben oder aus halte des K-Registers 3004 und der L-Registers 3006 diesen ausgelesen werden, und zwar entlang der rich- und ferner den Inhalt des E-Registers 3005 zu dem- tigen Informationsleitungen für die ungeraden und jenigen des M-Registers 3007 zu addieren und das die geraden Speicherebenen entlang den vorgesehe-Ergebnis jeweils in das L-Register 3006 bzw. M-Re- nen 128 Adressenleitungen. Von dem K- und E-Register 3007 einzubringen. Die wichtigste Funktion 40 gister 3004 und 3005 durch entsprechende Einfüder Addierer 3008 und 3009 ist die Durchführung gungs- oder Kopier-Verknüpfungsschaltung nach des Adressenrechners. Dieses wird verwendet, um einer Einfügungs-, Kopier-Auswertung verstärken die die Speichersilbe zu den Inhalten des Programm- Dünnfilm-Abfühlverstärker Signale nach der Erreadressenregisters 054 oder des Basisadressenregisters gung der Abfühlleitungen. Diese Signale durchlaufen 055 und der Eingaberegister hinzuzuaddieren und auf 45 die Einfügungs-Kopier-Schalrungen durch das Dünndiese Weise die absolute Adresse im Speicher bereit- film-Informationsregister und werden dann auf das zustellen. Die Addierer 3008 und 3009 werden auch K/E-Register 3004, 3005 angewandt oder in die zum Inkrementieren des Programmzählregisters 057 (nicht dargestellten) Schreibpolaritätstorschaltungen verwendet. und die Dünnfilm-Informationstreiber eingegeben,

Das K/E-Register 3004, 3005 bildet einen 16-Bit- 50 um die Information in den Dünnfilm-Speicher 3001 Puffer für Daten, und das 7-Bit-Dünnfilm-Adressen- einzugeben.

register 3510 (s. die Fig. 4A) dient zur Adressen- Die Ausgänge der Dünnfilm-Abfühlverstärker

speicherung. Da jedoch der Dünnfilm-Speicher für triggern (nicht numerierte) Univibratoren. In dem getrennte Register Verwendung findet, muß jede Ablesezyklus werden diese Univibratoren (welche Adresse, wenn sie gebraucht wird, errechnet werden. 55 sowohl Eins- als auch Null-Ausgänge haben) zum Einige Ein-Adressen-Register, wie z.B. das Basis- Umschreiben der Information in den Dünnfilmadressenregister 055, erfordern nur das direkte Ko- Speicher 3001 und zur Übertragung derselben Infordieren der 7-Bit-Adresse. Mehr-Adressen-Register mation in das K/E-Register unter Steuerung des (z. B. der Stapel 3099) erfordern ein Inkrementieren Unterbefehls TTFE, nämlich »übertrage Dünnfilm der Adresse, bis das gesamte Wort herausgegeben ist. 60 nach E«, verwendet. In dem Eingabezyklus werden Wenn der Dünnfilm-Speicher 3001 als Random- diese Univibrator-Ausgänge am Umschreiben ge-Wortspeicheir verwendet werden soll, müssen Vor- hindert, und die in dem K/E-Register 3004, 3005 kehrungen zur Übertragung einer 7-Bit-Adresse ge- stehende Information wird in den Dünnfilm-Speicher troffen werden. Es sind Register vorgesehen, die in 3001 eingeschrieben.

den Kodierer eingeben und aus einem 3-Bit-Pro- 65 Da der Ausgang des Dünnfilm-Speichers 3001 grammsilben-Adressenregister, einem 2-Bit-Stapel- durch Univibratoren geliefert wird, ist diese Infor-Adressenregister, einem 2-Bit-Silbenzähler und mation beim Betrieb mit Einzelimpulsen verloren, einem 2-Bit-Eingangssilbenzähler bestehen (sämtlich bevor sie noch sicher in das E-Register 3005 einge-

43 44

bracht werden kann. Deshalb werden jedesmal, wenn 3002. Ähnlich dem Vergleich mit dem unteren Gren-

während des Betriebs mit Einzelimpulsen ein »über- zenregister 3013 im Komparator 3011 werden die

trage Dünnfilm zum E-Register«-Unterbefehl gegeben 4 Bits des L-Registers 3006 und die vier höchsten

wird, die Inhalte der Dateneingabeschalter (nicht ge- Bits des M-Registers 3007 in dem Komparator 3010

zeigt) in das K/E-Register 3004, 3005 übertragen. 5 mit den 8 Bits des oberen Grenzenregisters 3012 verglichen. Für den Fall, daß die acht höchsten Bits des

Speicherschutzeinheit L/M-Registers 3006, 3007 den Wert der 8 Bits des

oberen Grenzenregisters 3012 übersteigen, liefert der

Die Speicherschutzeinheit speichert obere und Komparator 3010 einen Ausgang, welcher durch die untere Adressengrenzen, in denen Daten im Haupt- io Steuereinheit 3020 hindurchgeschickt wird, um das speicher gespeichert werden können. Die Speicher- Unterbrechungsregister 3002 für eine Unterbrechung schutzeinheit umfaßt zwei Speichergrenzenregister zu setzen. Der Ausdruck: »Setzen des Unterbrechungsund zwei Komparatoren. Jedesmal, wenn ein Ergeb- registers 3002«, wie er oben verwendet wurde, bedeunis in dem Hauptspeicher gespeichert (geschrieben) tet, daß in dem Unterbrechungsregister 3002 ein Bit werden soll, wird die Speicheradresse mit den oberen 15 gesetzt wird. Die Grenzenregister 3012 und 3013 wer- und unteren Adressengrenzen verglichen, und eine den bis zu jeder Grenze gelöscht. Das bedeutet, daß Speicherung wird nur dann erlaubt, wenn die Spei- das untere Grenzenregister 3013 auf Null zurückgecheradresse innerhalb dieser Grenzen liegt. schaltet und das obere Grenzenregister 3012 ganz auf

Ein 8-Bit-oberes-Grenzen-(X)-Flip-Flop-Register Einsen eingestellt wird. Die Register werden dann

3012 und ein 8-Bit-unteres-Grenzen-(Y)-Flip-Flop- 20 durch denjenigen Unterbefehl von dem A-Register

Register 3013 sind vorgesehen. Die Grenzenregister 3033 gesetzt, welcher den Inhalt des A-Registers

3012 und 3013 definieren die obere und die untere 3033 in das obere Grenzenregister 3012 und das unGrenze des Feldes, welches von dem Prozessor be- tere Grenzenregister 3013 überträgt. Die Null-Seiten schrieben werden kann. Die Grenzenregister 3012 der Bits A 33 bis A 40 des A-Registers 3033 werden und 3013 können durch ein Programm geladen wer- 25 in das obere Grenzenregister 3012 übertragen, und den, um auf diese Weise die Grenzen zu speichern, in die Eins-Seiten der Bits A 41 bis A 48 des A-Registers denen Informationen in den Hauptspeicher einge- 3033 werden in das untere Grenzenregister 3013 überschrieben werden können. Die Grenzenregister 3012 tragen.

und 3013 liefern ferner acht vorbestimmte obere und j-)_er K_omDarator

acht vorbestimmte untere Bits, welche mit den acht 30 ■ ·

höchsten Bits der direkten Speicheradresse (in dem Der Komparator 3011 ermittelt das niedrigste Ende

L/M-Register 3006, 3007) verglichen werden, welche des Registers, entwickelt ein Signal »A ist kleiner oder

für eine Schreiboperation gefordert werden. Die gleich B (A <Ξ Β)« und leitet dieses Signal zur näch-

Grenzenregister 3012 und 3013 befinden sich nur sten Stufe weiter. Durch Umkehr dieses Signals erhält

dann in wirksamem Betrieb, wenn der Prozessor in 35 man das Signal »A ist kleiner als B (A < B)«. Der

der Normalbetriebsart arbeitet; in der Steuerbetriebs- Komparator kann zwei Arten von Stromkreisen ver-

art sind sie dagegen wirkungslos. Ein 12-Bit-Flip- wenden, nämlich den Einleitungs- und den Weiter-

Flop-Unterbrechungsregister 3002 ist für den Fall leitungsstromkreis. Komparatoren dieser Art gehören

vorgesehen, daß ein Versuch vorliegt, über die durch zum Stand der Technik,

das obere und das untere Grenzenregister 3012 und 40 Zusammenfassend wird noch einmal festgestellt,

3013 festgelegten Grenzen hinauszuschreiben; dann daß der Dünnfilm-Speicher Speicherraum für 128 wird ein Unterbrechungsbit in dem Unterbrechungs- Worte in den Adressen 000 bis 177 bietet. In der register 3002 eingestellt. Das bedeutet, daß, wenn Zeichnung sind 38 Adressen Reserveadressen. Die die obere oder die untere Grenze während der verbleibenden 90 Adressen bilden Ein- oder Mehr-Normalbetriebsart des Prozessors verletzt wird, das 45 silben-Dünnfilmregister. Das 7 Bits umfassende Wort, Einschreiben in den Speicher verhindert und ein welches zur Adressierung eines Einsilben-Dünnfilm-Unterbrechungsbit gesetzt wird. Auf diese Weise ist registers oder einer gegebenen Silbe eines Mehrsilbender Speicher in Blocks zu 256 Worten geschützt. Die Dünnfilmregisters benötigt wird, wird durch die acht höchsten Bits einer Speicheradresse umfassen Steuereinheit 3020 an den Dünnfilm-Adressenstromdie 4 Bits, welche in dem L-Register 3006 und die 50 kreis 3S10 geliefert. Wenn die Operation ein Holen vier höchsten Bits, welche in dem M-Register 3007 ist, wird der Inhalt (Silbe) des adressierten Registers enthalten sind. Ein Komparator 3010 ist eingeschal- von dem Dünnfilmregister 3001 zum K/E-Register tet und empfängt Eingänge von dem oberen Grenzen- 3004, 3005 übertragen. Wenn die Operation eine register 3012 und dem L/M-Register 3006, 3007. Speicherung ist, wird der Inhalt des K/E-Registers Ebenso ist ein Komparator 3011 in den Prozessor 55 3004, 3005 in dem Register oder der Silbenstelle des eingebaut, welcher Eingänge von dem unteren Gren- adressierten Mehrsilbenregisters gespeichert. Ein zenregister 3013 und dem L/M-Register 3006 und Holen oder Speichern erfordert bei einem Einsilben-3007 empfängt. Die 8 Bits, welche die 4 Bits des register nur eine 7-Bit-Adresse, wohingegen ein Holen L-Registers 3006 und die vier höchsten Bits des oder ein Speichern bei einem Mehrsilbenregister eine M-Registers 3007 umfassen, werden dem Kompara- 60 Adresse für jede Silbe erforderlich macht (d. h. eine tor 3010 zugeleitet und mit den 8 Bits in dem unte- Aufeinanderfolge von Unterbefehlen, in welcher die ren Grenzenregister 3013 verglichen. Wenn diese Adresse nacheinander erneuert wird).

acht L/M-Registerbits den Wert der 8 Bits des unteren Grenzenregisters 3013 übersteigen, veranlaßt der Speicher-Vermittlungs-Einheit
Komparator, daß ein Signal zur Steuereinheit (Leit- 65

werk) 3020 gesandt wird. Die Steuereinheit 3020 Die Speicher-Vermittlungseinheit umfaßt ein Puf-

spricht auf dieses Komparator-Ausgangssignal an ferregister zum Dünnfilm-Speicher, das 16-Bit-K/E-

und bewirkt das Setzen des Unterbrechungsregisters Register 3004, 3005 und ein L/M-Register 3006,

45 46

3007 zuzüglich der Adressenaddierer 3008 und 3009, wird in das Speicherinformationsregister der festge-

welche zwischen den Registern (K/E 3004, 3005 und legten Speicher-Moduleinheit übertragen. Die übrigen

L/M3006, 3007) angeordnet sind. Die Einheit hat Silben werden nacheinander von dem »Quellen«-

zwei Hauptaufgaben: 1. Das Errechnen einer direkten Register des Prozessors in das M-Register 3007 und

Adresse, welche verwendet wird, wenn Verbindung 5 dann weiter in das Speicherinformationsregister über-

mit dem Haupt-Ferritkern-Speicher aufgenommen tragen usw. Als letztes wird die Parität erzeugt und

wird; 2. die Handhabung von Informationen, wenn als fünfte Silbe gesendet.

entweder mit dem Hauptspeicher oder mit dem Dünn- Für die Verbindungsaufnahme mit dem Dünnfilmfilm-Speicher 3001 Verbindung aufgenommen wird. Speicher 3001 ist keine Adressenberechnung erfor-

Eine direkte Adresse von 16 Bits wird benötigt, so- io derlich. Bei einem Holen von Daten aus dem Dünnoft Informationen aus dem Hauptspeicher geholt und film wird das betreffende Dünnfilm-Register, dessen zum Prozessor gebracht oder vom Prozessor im Inhalte verlangt werden, direkt durch die Steuerein-Hauptspeicher gespeichert werden müssen. Die direkte heit 3020 adressiert. Die Adresse besteht aus einem 16-Bit-Adresse wird dadurch errechnet, daß die rela- 7-Bit-Wort. Ein 12- oder 16-Bit-Wort wird dann von tive 12-Bit-Speicheradressensilbe zum L/M-Register 15 dem Register in den Dünnfilm übertragen, welcher 3006, 3007 und eine 16-Bit-Basisadresse von einem zum K/E-Register 3004, 3005 adressiert war. Bei Dünnfilm-Basisadressenregister 055 oder 057 zum Mehrsilben-Dünnfilmregistern wird die niedrigste K/E-Register 3004, 3005 übertragen werden. Eine Silbe als erste zu dem K/E-Register 3004, 3005 überdirekte 16-Bit-Adresse wird dann dadurch gebildet, tragen, woran sich die Übertragung der übrigen SiI-daß die relative und die Basisadresse addiert werden 20 ben nacheinander anschließt, wobei jede Silbe eine (Addition des K/E-Register-3004, 3005-Inhalts zum von der Steuereinheit 3020 gelieferte, berichtigte Inhalt des L/M-Registers 3006, 3007) und das Er- Adresse erfordert. Während jede Silbe nach der gebnis in dem L/M-Register 3006, 3007 gespeichert niedrigsten Silbe vom Dünnfilm-Speicher zum JSJE-wird. Die Funktion der Speicher-Vermittlungs- Register 3004, 3005 übertragen wird, wird die voreinheit während des indirekten Adressierens und/oder 25 hergehende Silbe vom K/E-Register 3004, 3005 zum Indizierens wird im folgenden beschrieben. Die vier »Bestimmungs«-Register übertragen. Für die Speichehöchsten Bits der resultierenden direkten 16-Bit- rung im Dünnfilm wird das zu speichernde 12- oder Adresse, welche in dem L-Registerteil 3006 des L/M- 16-Bit-Wort in das K/E-Register 3004,3005 gebracht, Registers 3006,3007 erscheinen, bilden eine Speicher- und das betreffende Dünnfilm-Register, in welchem Moduleinheiten-Adresse, während die 12 übrigen Bits, 30 eine Speicherung gewünscht wird, wird durch die welche in dem M-Teil 3007 stehen, eine interne Steuereinheit 3020 adressiert. Bei mehrsilbigen Wor-Adresse des adressierten Speichers darstellen. ten wird die niedrigste Silbe als erste gespeichert,

Wenn ein Wort (48 Bits plus Paritätsbit, dargestellt woran sich die Speicherung der verbleibenden Silben

als vier 12-Bit-Silben plus Paritätsbit) vom Haupt- anschließt. Jede Silbe erfordert eine erneuerte

Speicher zum Prozessor geholt werden soll, wird zu- 35 Adresse von der Unterbefehlsmatrix 3020.
nächst die direkte Adresse, wie oben beschrieben,

errechnet und in dem L/M-Register 3006, 3007 ge- Leitwerk 3020
speichert. Danach wird Zugriff zum Speicher verlangt. Wenn der Zugriff durch eine bestimmte adres- Es wird erneut auf F i g. 4 Bezug genommen. Das sierte Speicher-Moduleinheit gewährt wird, d. h. die 40 Leitwerk liefert die Zeitsteuerung und sonstige Steue-Moduleinheit, deren 4-Bit-Adresse in dem L-Regi- rung für den Betrieb des Prozessors. Ein Zeitsteuester 3006 enthalten ist, empfängt deren Speicher- rungs-Verteiler liefert den beim Betrieb des Prozessors adressenregister die moduleinheiteninterne 12-Bit- verwendeten Grundtaktfrequenz-Impuls. Wenn auf Adresse (von dem M-Register 3007), und ein Spei- den Hauptspeicher zum Zwecke des Holens oder cherlesezyklus wird eingeleitet. Das adressierte Spei- 45 Speicherns Zugriff genommen wird, wird die betrefcherwort wird abgefühlt und dann parallel in das fende Speicher-Moduleinheit, welche für diesen Zu-Speicherinformationsregister (nicht dargestellt) in griff zeitweilig dem Prozessor untergeordnet ist, durch dem M-Speicher übertragen. Das Wort wird in das einen Speicherzeitzähler (TM) betrieben. Ein Phasen-L/M-Register 3006, 3007 während vier aufeinander- verteiler ermöglicht die Auswahl der Reihenfolge, in folgender Taktgeber-Takten übertragen, wobei die 50 welcher die Betriebsphasen (1 bis 6) vor sich gehen, niedrigste Silbe als erste eingebracht wird. Die drei Der Multiplikations-Divisions-Zähler 3021 steuert die verbleibenden Silben werden in das M-Register 3007 Anzahl der Schiebevorgänge, welche während eines zu den Zeitpunkten η+1, rc+2 und n+3 übertragen. Befehls durchgeführt werden müssen, insbesondere Während die Silben nach der niedrigsten jeweils in die Anzahl der Additions- oder Subtraktionszyklen das M-Register3007 übertragen werden, wird die vor- 55 während Multiplikations- oder Divisionsoperationen, hergehende Silbe vom M-Register 3007 in ein »Be-

stirnmungs«-Register des Prozessors übertragen, wie Funktionsregister
das noch näher beschrieben werden wird. Während

eines fünften Zeitgeberfrequenz-Taktes wird die Ein 12-Bit-Flip-Flop-Funktions-(F)-Register 3015

Übertragung des Paritätsbits zur Überprüfung der 60 ist vorgesehen, um die Operationsteils-(Befehls)-Silbe

Parität vollzogen. des Programms zu speichern. Das Register 3015 hält

Zur Speicherung eines Wortes (48 Bits plus Pari- die Operationsteilsilbe, welche aus Bits zusammenge-

tätsbits) im Hauptspeicher wird eine direkte 16-Bit- schrieben ist, die vom E-Register 3005 übertragen

Adresse gebildet und Zugriff verlangt wie bei einem wurden. Ein 12-Bit-Flip-Flop-Silben-(S)-Register3017

Lesevorgang. Wenn der Zugriff gewährt worden ist, 65 speichert die Programm-Indexsilbe, falls indiziert

wird der Schreibeteil des Speicher-Lese-Schreib- wird. Wenn dieses Register nicht zum Halten von

Zyklus eingeleitet. Die niedrigste Silbe, welche in Indexsilben benötigt wird, findet es Verwendung beim

dem M-Register 3007 untergebracht worden war, Halten von Varianten-(Sonder)-Silben, welche Pro-

grammsilben darstellen, die zur Modifizierung desjenigen Programmbefehls verwendet werden, welcher gerade in dem Funktionsregister 3015 gehalten wird. Die Silben werden in einem völlig parallelen Übertragungsvorgang von dem E-Register 3005 oder dem M-Register 3007 eingeschrieben.

Unterbrechungsregister

Ferner ist ein Unterbrechungsregister 3002 vorgesehen, welches auf äußere und interne Unterbrechungsbedingungen anspricht. Ein Bit des Unterbrechungsregisters 3002 wird immer dann gesetzt, wenn seine Unterbrechungsbedingung eintritt. Bei der Abfragung des Unterbrechungsregisters kann es sich herausstellen, daß mehr als ein Unterbrechungsbit eingestellt ist. Jedes einzelne in dem Unterbrechungsregister 3002 eingestellte Bit schaltet den Unterbrechungs-Flip-Flop, worauf der Prozessor in die Steuerbetriebsart eintritt. Das höchste gesetzte Bit des Unterbrechungsregisters 3002 wird dann rückgestellt, wenn der zur Übertragung des Inhalts des Unterbrechungsregisters in das M-Register dienende Unterbefehl gegeben wird, während die Unterbrechung bedient wird.

Das 12-Bit-Flip-Flop-Unterbrechungsregister 3002 findet bei der Anzeige der verschiedenartigsten Unterbrechungen Verwendung. Wenn eine Unterbrechung auftritt, verursacht sie einen Unterbrechungsroutinen-Sprung. Dies ist ähnlich einem Unterroutinensprung, welcher die Steuerung auf einen anderen Programmbereich überträgt. Nach dem Setzen dieses Unterbrechungsregisters 3002 arbeitet, wie im folgenden noch beschrieben wird, der Prozessor in seiner Steuerbetriebsart und nicht in der Normalbetriebsart.

Maskenregister (P & Q)

35

Es ist außerdem ein 23-Bit-Maskenregister 3016 zwischen dem Rechenwerk 3030 und dem Unterbrechungsregister 3002 vorgesehen. Es umfaßt ein P-Register und ein Q-Register. Das Q-Register ist ein 16-Bit-Register, und das P-Register enthält die von 23 Bits verbleibenden 7 Bits. Das 23-Bit-Maskenregister 3016 (P & Q) blendet vorbestimmte Bits des Unterbrechungsregisters 3002 aus. Das Q-Register oder äußere-Unterbrechungsregister blendet 16 äußere Anfrageleitungen für äußere Unterbrechungen aus. Ein Einsen-Ubertragungssignal, TAQ, überträgt die Bits A 21 bis A 36 des A-Registers 3033 in die Bits El bis E16. Das SignalRQ stellt den Teil? des Registers 3016 zurück.

Das 12-Bit-Maskenregister 3016 hält Maskenbits für bestimmte Unterbrechungsbedingungen. In diesem Ausführungsbeispiel sind 5 Masken vorgesehen, nämlich die Bits 3, 5, 9, 11 und 12 (Masken für E/A-Kennwort-Wiederkehr, Überlauf der Grundtaktfrequenz, Rechenüberlauf, und zwei Reservebits). Ein Signal TAQ, »Übertragung von A nach g«, überträgt die Bits A 39, 41, 45, 47 und 48 in die entsprechenden Stellen 3, 5, 9, 11 und 12 des Teils Q des Maskenregisters 3016. Diese Bits werden durch einen RQ-Unterbefehl rückgeschaltet. Jedes der 16 Bits in dem Q-Register ist durch einen Flip-Flop gebildet, mit dessen Ausgang und einer bestimmten äußeren Anfrageleitung eine UND-Operation durchgeführt wird. Alle 6 dieser UND-Glieder durchlaufen ein ODER-Glied und stellen in dem Unterbrechungsregister 3002 ein Unterbrechungsregisterbit ein. In dem Unterbrechungsregister 3002 ist nur ein äußerer-Anfrage-Flip-Flop-Bit. Ein Ausgangssignal verläßt alle diejenigen der 16 Bits des P-Registers, welche sich in dem gesetzten Zustand befinden. Mit diesen Ausgangssignalen und den 16 äußeren Anfrageleitungen wird eine UND-Operation durchgeführt. Für den Fall, daß irgendeine äußere Anfrageleitung nicht für eine Unterbrechung bedient werden muß, wird der bestimmte entsprechende Flip-Flop zu dieser äußeren Anfrageleitung hin in dem Registerteil P des Maskenregisters 3016 rückgeschaltet, so daß selbst bei Vorliegen eines Signals auf der entsprechenden äußeren Anfrageleitung ein Ausgang selbst von seinem UND-Glied nicht auftritt. Das Setzen oder Rückschalten der Bits des Maskenregisters kann vom Programm her vorgenommen werden. Um herauszufinden, welche Unterbrechung tatsächlich aufgetreten ist, werden die auf den äußeren Anfrageleitüngen eintreffenden Signale mit einer Variante des »Sonderregister-Ladebefehls« gespeichert, welcher einer derjenigen Befehle ist, welche das Betriebssystem betreffen. Diese Speicherung kann im Stapel oder an jedem beliebigen Speicherplatz vorgenommen werden. Das 7-Bit-Q-Register im Maskenregister 3016 wird nur für bestimmte Bits des Unterbrechungsregisters 3002 verwendet. Bei Übereinstimmung mit dem Q-Register liegt eine Eins vor, und es gibt ein Unterbrechungsregister-3002-Bit für jedes Bit in dem P-Register des Maskenregisters 3016. Deshalb werden alle 16 Bits in dem Q-Register oder Maskenregister 3016 dazu verwendet, um ein einziges der 12 Bits des Unterbrechungsregisters 3002 zu ermitteln, aber jedes der 7 Bits in dem P-Register des Maskenregisters 3016 hat ein entsprechendes Bit in dem Unterbrechungsregister 3002. Es werden also insgesamt 8 Bits (7 für das P-Register plus 1 für alle 16 Bits des Q-Registers) des Unterbrechungsregisters 3002 von dem Maskenregister 3016 her zugeleitet.

Der Multiplikations-Divisions-Zähler

Zwischen der Steuereinheit 3020 und dem Rechenwerk ist ein Multiplikations-Divisions-Zähler (D) 3021 eingeschaltet. Bei dem Zähler 3021 handelt es sich um ein 6-Bit-Flip-Flop-Register. Es wird verwendet bei der Realisierung verschiedener Rechenbefehle. Eine seiner wichtigsten Funktionen ist die eines Schiebezählers während Schiebeoperationen. Wie schon sein Name sagt, dient der Multiplikations-Divisions-Zähler 3021 auch zur Zählung der Anzahl der Additionen oder Subtraktionen bei Multiplikationsoder Divisions-Operationen. Der Zähler 3021 kann in Vielfachen von 1, 6 und 12 abwärtszählen. Dies entspricht der Fähigkeit des A-Registers 3033 im Rechenwerk 3030, jeweils gleichzeitig entweder um ein, sechs oder zwölf Bits nach rechts zu verschieben. Der Zähler 3021 zählt jeweils um eine Einheit aufwärts. Das A-Akkumulator-Register 3033 kann jeweils nur um ein Bit nach links verschieben.

Das Dünnfilm-Adressentor 3018 ist ein 7-Bit-Adressenkodierer. Beim Empfang von Signalen von der Steuereinheit 3020 kodiert es die 7-Bit-Adresse von der Einheit 3020 und benutzt das kodierte Ausgangssignal, um den Dünnfilm-Speicher zu addressieren. 14 Leitungen am Ausgang des Dünnfilm-Torkodierers 3018 speisen in das Dünnfilm-Adressenregister 3510 ein.

Das Unterbrechungs-Speicherregister 040 bis 042

bietet Speicherraum für Daten in den arbeitenden Registern für den Fall, daß eine Unterbrechung eintritt. Das Unterbrechungs-Basisadressenregister 063 enthält die Basisadresse der Unterbrechungsroutinen; die Inhalte dieses Registers sind während des Normalbetriebs geschützt. Das Unterbrechungs-Speicherregister 040 bis 042 hält Unterbrechungs-Wiederkehr-Informationen (d. h. die früheren Inhalte des Basisadressenregisters 055, des Basisprogrammregisters 054 und des Programmzählregisters 057). Das Unterbrechungs-Programmregister 110 bis 113 bietet Speicherraum für den Inhalt des Programmspeicherregisters 100 bis 103 oder 104 bis 107, das bei einer Unterbrechung gerade verwendet wird. Das Unterbrechungs-Abwurfregister 070 hält die Inhalte der Steuer-Flip-Flops (s. Fig. 4), welche erforderlich sind, um nach Rückkehr von der Unterbrechungsroutine mit dem Programm wieder fortzufahren.

Ein Über-Unterspannungs-Detektor entdeckt und signalisiert Abweichungen der Primärleistung zwischen ao den festgelegten Spannungsgrenzen. Das »außerhalb der Toleranz«-Signal veranlaßt den Prozessor, genügend Informationen für die Wiederaufnahme des Programms ohne Datenverlust zu speichern.

Für eine automatische Wiederaufnahme des Programms sind dadurch Vorkehrungen getroffen, daß automatisch gespeicherte Daten wieder in die Flip-Flop-Register geladen werden. Die Netzteile selbst haben eine genügend lange Zeitkonstante, in die Bauelemente, das Programm und die Daten vor allen Unregelmäßigkeiten und Ausfällen der Primärleistung zu schützen und die Fortführung des Programms zu ermöglichen, sobald die Primärleistung wieder stabil ist.

Leitwerk 3020

35

Das Leitwerk, das auch als Steuereinheit bezeichnet wird, erzeugt Unterbefehle zur Durchführung aller Befehle. Die Steuereinheit 3020 enthält einen Zeitsteuerungsverteiler T von 15 Bits, bei welchem es sich eigentlich um ein 15-Bit-Phasenverteilungsregister handelt. Sie enthält weiterhin ein 6-Bit-Phasenverteilungsregister. Die Steuereinheit 3020 enthält außerdem einen Speicher-Zeitsteuerungszähler.

Der Zeitsteuerungsverteiler spricht auf den Nebentaktgeber in diesem Prozessor an. Der Speicher-Zeitsteuerungszähler in der Steuereinheit 3020 wird für die Zeitsteuerung bei Datenübertragungen zwischen den Speichermoduleinheiten und dem Prozessor verwendet. Die übrige Steuereinheit 3020 ist aus Decodierern aufgebaut, welche von dem Zeitsteuerungsverteiler, dem Phasenverteiler, dem Speicher-Zeitsteuerungszähler und dem dekodierten Ausgang des Funktionsregisters 3015 Gebrauch machen, um Unterbefehle für die Ausführung von Befehlen zu erzeugen. Die Unterbefehle, welche hauptsächlich von dem Funktionsregister und den drei Zeitsteuerungsverteilern aufgebaut werden, führen die Befehle in dem Programm aus. Von den Eingabeleitungen der Unterbrechungssignale, von denen 30 Leitungen in das Unterbrechungsregister 3002 hineingehen, sind 16 äußere Unterbrechungssignalleitungen, wie sie schon erwähnt wurden. Das Unterbrechungsregister 3002 erhält außerdem die verbleibenden 14 Unterbrechungssignale von äußeren Einheiten und empfängt sieben interne Leitungen einschließlich Paritätsfehlerleitungen, »kein Zugriff zum Speicher«-und andere automatische Unterbrechungsleitungen, welche auf automatische Unterbrechungsbedingungen innerhalb des Systems ansprechen.

Der Phasenverteiler

Von den sieben Arbeitsphasen, den Phasen PH 0 und PHl bis PH 6, werden alle außer PHO durch Flip-Flops dargestellt. PHO ist dadurch definiert, wenn alle anderen Phasen abgeschaltet sind. Zu einem bestimmten Zeitpunkt ist stets nur eine Phase eingeschaltet.

Zeitsteuerungsverteiler

Der Zeitsteuerungsverteiler besteht aus 15 Flip-Flops, welche die Intervalle der Zeit T von Tl bis Γ15 liefern. Wie in dem Phasenverteiler wird zu einem bestimmten Zeitpunkt stets nur ein Flip-Flop gesetzt. Der Zeitsteuerungsverteiler wird normalerweise schrittweise geschaltet, es sei denn, daß ein Sprung zu einem anderen Γ erforderlich ist.

Die Betriebsphasen

Bei der Ausführung jedes einzelnen Befehls finden mindestens eine, aber nicht mehr als 6 Phasen Verwendung. Jede Phase besorgt die Ausführung eines Teils des Befehls, so daß der gesamte Befehl mit diesen 6 Phasen vollständig ausführbar ist. Der gewöhnliche Weg ist von Phase 1 zu Phase 2, zu Phase 3, zu Phase 4, zu Phase 5 und schließlich zu Phase 6 überzugehen, wenn 6 Phasen erforderlich sind. Sämtliche Rechnerbefehle werden unter Verwendung von mindestens einer Phase bei einem Befehl mit keiner Adresse und höchstens 6 Phasen bei bestimmten Drei-Adressen-Befehlen ausgeführt. Allgemein haben die Phasen folgende Funktionen:

1. Phase Null (PH0): Diesen Zustand nimmt der Prozessor unmittelbar, nach dem der »Netz eingeschaltet«- oder »Freigabe«-Knopf gedrückt worden ist, an. Wenn der »automatischer Programmstart«- Schalter eingeschaltet ist, versucht der Prozessor automatisch zu starten. Diese Phase findet hauptsächlich Verwendung beim manuellen Auslesen aus dem oder Einschreiben in den Dünnfilm-Speicher 3001 beim Aufstellen des Programms.

2. Phase Eins (PiTl): Allgemein wird diese Phase zum Holen der Operationsteilsilbe aus dem Programmspeicherregister (PSR) 100 bis 103 oder 104 bis 107 und zur Speicherung dieser Silbe in dem Funktions-(F)-Register 3015 (s. Fig. 4B) verwendet. Ein nachfolgendes Kodieren dieser Silbe in dem Funktionsregister 3015 legt den auszuführenden Befehl fest. Wie Fig. 4B zeigt, erfolgt diese Silbenübertragung durch das E-Register 3005 in das Funktionsregister 3015.

3. Phase Zwei (PH2): Je nach dem Befehl wird diese Phase verwendet, um a) einen Operanden (48-Bit-Datenwort) aus dem Hauptspeicher oder dem Stapel 3099 zu holen und diesen Operanden in dem A-Register 3033 (s. Fig. 4B) zu speichern; b) ein Ergebnis (48-Bit-Datenwort) in dem Hauptspeicher oder dem Stapel 3099 zu speichern; c) ein Verzweigungsprogrammwort vom Hauptspeicher zu holen und dieses Verzweigungsprogrammwort im Programmspeicherregister (PSRl, 100 bis 103, oder PSR2, 104 bis 107) zu speichern; d) eine Sondersilbe vom Programmspeicherregister 100 bis 103 oder 104 bis 107 (PSRl oder PSR2) zu holen und diese

Sondersilbe in dem entsprechenden Arbeitsregister zu speichern.

4. Phase Drei (PH3): Ist reserviert für den »Ausführungs«-Teil einiger Befehle.

5. Phase Vier (PH 4): Ist ähnlich der Phase Zwei mit der Ausnahme, daß der zweite von dem Hauptspeicher oder dem Stapel 3099 geholte Operand in dem B-Register 3031 (s. F i g. 4) gespeichert wird.

6. Phase Fünf (PHS): Diese Phase ist ebenfalls für den »Ausführungs«-Teü einiger Befehle reserviert.

7. Phase Sechs (PH6): Je nach dem Befehl wird diese Phase verwendet, um: a) ein Ergebnis von dem A-Register 3033 zu speichern; b) ein Verzweigungsprogrammwort vom Hauptspeicher zu holen und dieses Verzweigungsprogrammwort im Programmspeicherregister (PSRl oder PSR2), 100 bis 103 oder 104 bis 107, zu speichern.

In jeder Phase wird der Zeitsteuerungsverteiler dazu verwendet, jeden aufeinanderfolgenden Schritt der Phase durchzuführen. Am Ende jeder Phase wird der Zeitsteuerungsverteiler auf den Takt Tl zurückgeschaltet. Der Zeitsteuerungsverteiler umfaßt

■ ein Schieberegister mit 15 Flip-Flops, welche jeweils ι den Takten Γ1 bis T15 entsprechen. Der Zeitsteue- ^! rungsverteiler arbeitet bei der Rechner-Taktfrequenz von 3 MHz, und jeder Takt T ist deshalb ¹Zs μβ lang. Es kann jedoch der Fall eintreten, daß es wünschenswert wird, beim Takt 7Ί langer als Vs μβ und unter Umständen beliebig lange zu verweilen. So kann es wünschenswert sein, im Takt Tl zu verweilen, um in einen Speicherzyklus zu springen und ein Programmwort zu holen und dieses dann in einem der beiden Programmspeicherregister 100 bis ; 103 oder 104 bis 107 zu speichern. Um in Tl bleiben zu können, wird das Zeitsteuerungsverteiler-Schieberegister daran gehindert, während der zur Durchführung der betreffenden gewünschten Funktion die erforderliche Anzahl von Taktgeberimpulsen zu verschieben. Dieses wird automatisch durch die Verdrahtung der Steuereinheit 3020 erreicht. In dem Fall, daß z. B. ein Programmwort vom Speicher geholt wird, wird der Speicher-Zeitsteuerungszähler (nicht beziffert) in Verbindung mit dem Zeitsteuerungsverteiler verwendet. Der Speicher-Zeitsteue- : rungszähler ist ein wirklicher Zähler, und jedesmal, wenn er um einen Zählwert aufwärts zählt, wird der Takt von dem Speicher-Zeitsteuerungszähler selbst ι dekodiert, und zwar als Takte TM 3 bis TM 8 für eine Schreiboperation und Takt TM15 oder ΓΜ19 j bis Takt TM 28 für eine Leseoperation. Ein Über-' gang zum Speicher-Zeitsteuerungszähler kann zu den ' Taktzeiten TM 3, TMlS oder TM 19 vorgenommen

■ werden und hängt von der jeweiligen durchzufüh- ^: renden Operation ab.

Zeichenwähllogik

Ein 48-Bit-Wort kann betrachtet werden als acht 6-Bit-Zeichen, die von 0 bis 7 in folgender Weise numeriert sind:

Bits: 123456, 7 ... 12, 13 ... 18, 19. ..24, Zeichen: 0 1 2 3

Bits: 25 ... 30, 31 ... 36, 37 ... 42, 43 ... 48

Zeichen: 4 . 5

Die Gruppensilbe (F) definiert die auszuwählende Gruppe. Diese Gruppe wird gehalten (Herausnahme) oder eliminiert (Eingabe), und zwar in Abhängigkeit von der Befehlsausführung.

Die Bits 10 bis 12 der Gruppensilbe (F) eines Befehls definieren die Anfangsstelle der Gruppe. Die Bits 6, 7 und 8 der Gruppensilbe definieren die Zeichenlänge der Gruppe.
Die Gruppenlänge und die Anfangsstelle sind codiert, um ein besonderes Zeichen oder einen besonderen Satz von Zeichen zu wählen. Es können entweder das oder die Zeichen der definierten Gruppe rückgestellt werden oder es können das oder die Zeichen außerhalb der definierten Gruppe rückgestellt werden; die beiden Möglichkeiten sind mit »Eingabe« bzw. »Herausnahme« bezeichnet. Ein Rückstellen der definierten Gruppe gibt eine Leerstelle von Nullen in die 8-Zeichen-Gruppe ein. Rückstellung der Zeichen außerhalb der definierten Gruppe

ao macht sämtliche Information, die die definierte Gruppe umgibt, zu Null.

Speichermoduleinheit

Hierzu werden die folgenden Figuren betrachtet: Fig. 5A bis 5D; Fig. 12, Fig. 13; Fig. 14A und 14B sowie Fig. 15 bis 29. In diesen Figuren sind der Aufbau und die zugehörigen Teile jeder Speichermoduleinheit der Anlage nach der Erfindung dargestellt. F i g. 5 A bis 5 D bilden gemeinsam ein Blockschaltbild einer Ausführungsform der Speichermoduleinheit nach der Erfindung. F i g. 12 ist eine schematische Darstellung der Kernmatrix, einschließlich der zwei Dioden für jedes Wort, der Schalter und der Lese- und Schreibtreiber. F i g. 13 ist eine vergrößerte Blockdarstellung des inneren Speicherabschnitts einer Moduleinheit. Fig. 14A und 14 B stellen grafisch die Speicher-Zeitgeberimpulse und die Zeitgeberbeziehungen der Schaltung dar. Alle 16 Speichermoduleinheiten sind identisch miteinander, außer daß eine den Speicher-Haupttaktgeber enthält. Fig. 15 bis 29 zeigen logische Schaltbilder der Speichereinheiten nach Fig. 5.

Die Grundeinheit für eine schnelle Speicherung in der Anlage ist der Random-Kernspeicher. Eine Kernspeichermoduleinheit besteht aus 1096 Wörtern von je 49 Bits, von denen 48 Bits die Information und das 49. Bit ein Paritätsbit darstellt. Die Zykluszeit des Speichers beträgt 4,0 Mikrosekunden, die Zugriffszeit 1 Mikrosekunde.

Gemäß F i g. 12 ist der Speicher wortorganisiert. Die Treiberwindungen sind in einer 64X64-Matrix angeordnet, wobei zwei Dioden je Wort verwendet werden, um einen Speicher zu schaffen, der in einer 64 · 64-Matrixanordnung von Oktalcode OO bis Oktalcode 77 organisiert und in F i g. 5 C mit 1028 bezeichnet ist. Ein Lesetreiber der Lesetreiber RD 00 bis RD Π und ein Schreibtreiber von den Schreibtreibern WDOO bis WDIl sowie ein Schalter von den Schaltern 5W00 bis SWIl, sind für jedes Speicherwort vorgesehen. Die Zahlen in den Schaltern 5W00 bis 5W 77 und in den Lese- und Schreibtreibern WDOO bis WD11 und AD 00 bis RD11 sind Zahlen im Oktalcode, die sich tatsächlich auf 64 dezimalcodierte Zahlen beziehen. Die dargestellte Ausführungsform der Anlage sieht bis zu 16 Speichermoduleinheiten vor, von denen jeweils zwei in

einem Gehäuse untergebracht sein können. Jede der Speichermoduleinheiten ist identisch mit den anderen. Wenn zwei Speichermoduleinheiten je Gehäuse vorgesehen sind, benutzen diese eine Stromversorgung gemeinsam.

Gemäß F i g. 5 weist eine Speichermoduleinheit einen inneren Speicher auf, der aus einem Stapel von Ferritkernen sowie zugehörigen Schaltungsanordnungen besteht. Der innere Speicher ist in F i g. 5 C und 5 D als Abschnitt mit 1010 bezeichnet und durch gestrichelte Linien umrahmt. Der übrige Teil der Speichermoduleinheit enthält sämtliche logische Schaltungen, die zum Betrieb des inneren Speichers nötig sind, sowie die Schaltungsanordnungen für die Zwischenverbindungen mit allen Moduleinheiten.

Die in der Spalte auf der linken Seite der F i g. 12 gezeigten Eingänge stellen Lese- und Schreibeingänge für die Matrix dar. Es stellen z. B. der Lesetreiber RD 00 und der Schreibtreiber WD 00 die entsprechenden Lese- und Schreibeingänge für das erste Wort in der Speichermoduleinheit dar. Der Schalter SWOO ist der Schalteingang für das erste Wort. Jedes der Paare von Lese- und Schreibtreibern RDXX und WDXX sorgen für den Eingang zu einem Wort von einer Zeile von 64 Wörtern. Jeder der Speicherschalter SW 00 bis SW 77 (Oktalcode) sorgt für den Eingang zu einer Spalte von 64 Speicherwörtern.

Für jede Kreuzungsstelle sind zur Vereinfachung des Schaltbildes nur zwei Kerne dargestellt. Wie jedoch durch die Klammer in F i g. 12 angegeben wird, auf die sich die Angabe 49 bezieht, enthält das Wort tatsächlich 49 solcher Kerne. Jede Kombination aus einem Lese- und Schreibtreiber und einem Schalter wählt ein Wort aus. Die 64-64-Matrix erstellt daher 4096 Wörter in jedem Speicher.

Während der Leseoperation fließt Strom vom Lesetreiber RDXX durch die Kerne des gewählten Wortes in den Arbeitsschalter SWXX. Während der Schreiboperation fließt der Strom aus dem Schreibtreiber WDXX durch den Schreibdraht des gewählten Wortes in den gewählten Schalter SWXX. Wie in Fig. 12 gezeigt ist, fließen die Lese- und Schreibströme wegen der Wicklungsart durch die zugehörigen Kerne in entsprechend entgegengesetzter Richtung. Die Kennzeichnung XX in RDXX, WDXX und SWXX bezeichnet die Oktalcodezahlen von oktal 00 bis oktal 77, die 64 Dezimalzahlen darstellen. Ein solcher Stromfluß tritt ein, wenn ein Lese- oder ein Schreibtreiber RDXX oder WDXX ausgewählt wird und der zugehörige Schalter für das gewählte Wort geschlossen wird und einen Stromfluß erlaubt. Es bestehen zwei Eingänge zu jedem der Treiber. Der eine Eingang ist ein logischer Eingang von einer Decodier-Matrix (Decodierer 1024 in Fig. 5C); dieser Eingang besteht aus einem gegebenen Spannungspegel. Der andere Eingang enthält eine Impulskette, die allen Treibern gemeinsam ist und die in jedem Speicherzyklus auftritt (von der Kern-Lese- und Schreib-Zeitgebersteuerung 1011 in F i g. 5 C). Zweck der beiden Dioden D 1701 und D1702 in jedem Speicherwort ist es, Fremdstromwege in der Speichermatrix zu verhüten. Das heißt, die Dioden D 1701 und D 1702 verhindern einen Stromfluß in umgekehrter Richtung durch die Dioden D 1701 und D1702. Ohne diese Dioden könnte ein solcher Umkehrstrom ein nicht gewähltes Speicherwort erregen. Auf Grund der Erregung durch einen entsprechenden Lesetreiber RDXX öder Schreibtreiber WDXX bei geschlossenem gewähltem Wortschalter SWXX wird jeder der Kerne 1001 in dem gewählten Wort in den NuIl-Zustand geschaltet, d. h., jeder der Kerne wird vom »Eins«-Zustand in den »Null«-Zustand ausgelesen.

Das Lesen ist löschend, d. h., sämtliche Kerne mit »Eins«-Zustand werden umgewandelt in den »Null«- Zustand auf Grund der Leseoperation. Das ursprüngliche Wort kann in dieselbe Speicheradresse rückgelesen werden, nachdem das Lesen stattgefunden

ίο hat. Die anderen zwei Speicherelemente, die in Fig. 12 nicht dargestellt sind, jedoch in dem Speicherkernstapel 1010 vorhanden sind, sind die Abfühl- und Informationswicklung. Es bestehen 49 Abfühl wicklungen; jede Abfühlwicklung durchsetzt 4096 der Kerne der Speichermoduleinheit. Zum Beispiel durchsetzt eine gegebene Abfühlwicklung den ersten Kern jedes der 4096 Wörter. Entsprechend durchsetzt eine zweite Abfühlwicklung jeden der 4096 zweiten Kerne. Entsprechend fühlt die 49. Wicklung den 49, Kern jedes der 4096 Wörter im Speicher ab. Da nur ein Wort zu einem Zeitpunkt abgefühlt wird, kann nur ein Wort ausgewählt werden; daher kann auch nur ein Signal in der Abfühlwicklung zu jedem Zeitpunkt auftreten. Es sind ferner 49 Informationswicklungen vorhanden, deren Leitungsführung genau der der Abfühlwicklungen entspricht.

Die Funktion der Abfühlwicklung ist es, die durch die Kerne erzeugten Spannungsänderungen zu dem zugehörigen Abfühlverstärker zu leiten (s. Abfühlverstärker 1031 in F i g. 5 C). Die Funktion der Informationswicklungen ist es, den erforderlichen Vorstrom zu führen, der zu dem Schreibstrom des gewählten Wortes während des Schreibzyklus addiert oder subtrahiert wird.

Beim Speicherbetrieb werden drei Strompegel verwendet.

Fig. 13 zeigt das Blockschaltbild des Randomspeichers, der den inneren Abschnitt der Speichermoduleinheit darstellt. Das Diagramm nach Fig. 14A und 14B zeigt die Kurven, die jedem der Abschnitte des inneren Speichers nach Fig. 13 zugeordnet sind.

Gemäß Fig. 13 treten in einem Speicherzyklus, der zur Zeit T₀ beginnt und in Fig. 14A mit MTOXP bezeichnet ist, die folgenden Operationen ein: Wenn eine Anrufmoduleinheit Speicherzugriff sucht, wird eine 12-Bit-Adresse durch den Eingangskanal in ein Speicheradressenregister 1021 übertragen. Gleichzeitig wird ein Lesebeginnsignal auf einen Kernlese-Zeitgeberkreis 1022 gegeben. Wenn die Speicheradresse im Speicheradressenregister 1021 empfangen wird, wird die Adresse logisch in Hälften decodiert, wobei die 6 weniger wichtigen Bits in dem Decodierer 1023 für die weniger wichtigen Bits (LSB) und die 6 wichtigsten Bits der Adresse in dem Decodierer 1024 für die wichtigsten Bits (MSB) decodiert werden. Ein SCF-Signal wird auf den MSB-Decodierer 1024 gegeben. Das SCF-Signal ist ein logisches Signal und zeigt an, daß der Speicher in Betrieb ist.

Der LSB-Decodierer 1023 gibt einen richtigen Pegel auf einen der 64 Lesetreiber 1025 und auf den entsprechenden Schreibtreiber der 64 Schreibtreiber, die allgemein mit 1026 bezeichnet sind. Ein Paar der Lesetreiber 1025 und der Schreibtreiber 1026 ist jeder der 64 Kombinationen zugeordnet, die durch die 6. weniger wichtigen Bits der Adresse vom LSB-Decodierer 1023 vorgesehen werden. Entsprechend sind 64 Lese-Schreib-(R/W)-Schalter 1027 in der

Lese-Schreib-(R/W)-Schalteinheit 1027 vorgesehen, die den 64 Kombinationen entsprechen, die durch die 6 wichtigsten Bits vorgesehen sind, die im MSB-Decodierer 1024 empfangen werden. In einer der Wirkungsweise des LSB-Decodierers 1023 ähnlichen Weise wählt der MSB-Decodierer 1024 einen der 64 R/W-Schalter 1027 aus. Wie bei der Beschreibung von Fig. 12 ausgeführt ist, befindet sich an der Kreuzungsstelle der ausgewählten Lese- und Schreibtreiber 1025 und 1026 und des ausgewählten Lese-Schreibschalters der Schalter 1027 jeweils ein gewähltes 49-Bit-Wort.

Das auf die Kernlese-Zeitgebereinheit 1022 gegebene Lesebeginnsignal triggert nach einer kurzen Verzögerung einen Multivibrator 1022 α, der einen Impuls von richtiger Dauer zum Triggern des Lesetreibers 1025 erzeugt. Dieser Impuls wird auf die Ausgangsleitung 1029 gegeben. Die Koinzidenz der Ausgangsspannung des Multivibrators 1022 a, die auf der Leitung 1029 erscheint, mit dem auf die Lesetreiber 1025 auf Leitung 1030 gegebenen Pegel veranlaßt den gewählten Lesetreiber, den Ausgangsstrom zu dem gewählten Wort in der Diodenmatrix 1028 zu leiten. Dieser Lesestrom durch das gewählte Wort bewirkt, daß das Wort aus den Kernen gelesen wird. Eine Abfühlverstärkereinheit 1031 mit 49 Abfühlverstärkern ist vorgesehen, die mit dem Ausgang der Diodenmatrix und Stapeleinheit 1028 verbunden ist. Sämtliche 49 Bits werden gemeinsam ausgelesen und auf alle 49 Abfühlverstärker der Abfühlverstärkereinheit 1031 gegeben. Die 98 Leitungen, die in dem Kreis zwischen der Diodenmatrix 1028 und den Abfühlverstärkern 1031 dargestellt sind, bestehen in zwei Leitungen für jeden der 49 Abfühlverstärker, und zwar eine zur Einspeisung in jeden Abfühlverstärker 1031 und die andere für die Rückgabe. Jeder Abfühlverstärker 1031 erzeugt einen Ausgangsimpuls für ein eine »Eins« darstellendes Signal an seinem Eingang. Es ist ein Abfühlverstärker für jede der 49 Abfühlwicklungen vorgesehen, die an Hand Fig. 12 bereits beschrieben sind. Ein Abfühlverstärker erzeugt für ein »Null«-Eingangssignal keinen Impuls.

Zu diesem Zeitpunkt wird das auf den Kernlese-Zeitgeberkreis 1022 gegebene Lesebeginnsignal verwendet, um ein spezielles Signal zu erzeugen, das als Auswertsignal bezeichnet wird. Dieses Auswertsignal wird verwendet, um die Ausgänge aller Abfühlverstärker 1031 abzutasten. Eine Anzahl von 49 monostabilen Multivibratoren in der Einheit 1032 sprechen auf die Ausgangssignale der 49 Abfühlverstärker der Einheit 1031 an. Das Auswertsignal wird auf jeden der 49 monostabilen Multivibratoren 1032 gegeben. Wenn gleichzeitig ein Ausgangssignal von einem der Abfühlverstärker 1031 und das Auswert-Ausgangssignal der Lesebeginneinheit 1022 vorhanden sind, ergibt sich ein Ausgangssignal aus einem monostabilen Multivibrator 1032. Die Funktion der Univibratoren 1032 ist es, einen hohen Pegel des Ausgangssignals der Abfühlverstärker 1031 zu erzeugen, welcher Pegel dazu benutzt werden kann, das Speicherinformationsregister 1033 zu aktivieren. Die Ausgangssignale mit hohem Pegel der Univibratoren 1032, welche auf das Speicherinformationsregister 1033 gegeben werden, müssen eine ausreichende Dauer aufweisen. Diese Dauer wird durch die Univibratoren 1032 erzeugt, um den nächsten Taktimpuls zeitlich zu überlappen, da Information nur zur Taktzeit in das Speicherinformationsregister 1033 übertragen wird.

Bei den meisten Operationen ist es erwünscht, das Wort, das löschend aus der Diodenmatrix 1028 ausgelesen worden ist, wiederherzustellen. Deshalb werden die Pegel der Univibratoren 1032 in das Speicherinformationsregister 1033 übertragen. In den Operationen mit Rückführung eines Wortes in die Diodenmatrix 1028 wird ein Übertragungssignal vorgesehen, das auf den Eingang gegeben wird, der in Fig. 13 mit »Übertragung« bezeichnet ist. Dieser Übertragungseingang in das Speicherinformationsregister 1033 veranlaßt, daß die Information über die 49 Ausgangsleitungen aus dem Speicherinformationsregister 1033 ausgelesen und auf die 49 Infonnationstreiber der Einheit 1034 gegeben wird, d. h., jede der 49 Ausgangsleitungen vom Speicherinformationsregister 1033 wird auf die Informationstreiber 1034 gegeben. Die Informationstreiber 1034 werden erregt, um entsprechend dem Ausgangssignal vom Speicherinformationsregister 1033 einen »Eins«- oder »Null«-Pegel zu erzeugen, während gleichzeitig ein Schreibsignal auf den Schreibtreiber 1026 gegeben wird. Die Schreibtreiber 1026, die den gerade vorher

as wirksam gemachten Lesetreibern 1025 entsprechen, werden jetzt ihrerseits wirksam gemacht, und die gerade vorher wirksam gemachten R/W-Schalter 1027 bleiben weiterhin wirksam. Demgemäß wird die Ausgangsinformation von den Informationstreibern 1034 in diejenige Adresse eingeschrieben oder eingegeben, aus der sie gerade ausgelesen worden war. Der Informationsstrom von den 49 Informationstreibern 1034 fließt in die Kerne der restlichen 4096 Wörter, jedoch reicht die Größe dieses Stromes nicht aus, um die Kerne ohne den angelegten Schreibstrom zu schalten. Zu einem Zeitpunkt von 1,333 (lV3)Mikrosekunden nach T₀, wo das Lesebeginnsignal ausgelöst war, wird ein Schreibbeginnsignal (in Fig. 13 angegeben) auf die Kernschreib-Zeitgebereinheit 1035 gegeben. Dieses Signal triggert nach einer geringen Verzögerung mehrere Multivibratoren, von denen einer auf Leitung 1036 auf sämtliche Schreibtreiber 1026 gelegt wird. Dieses Signal verursacht, daß der Schreibtreiber, der durch den LSB-Decodierer 1023 ausgewählt worden war, in Verbindung mit dem durch den MSB-Decodierer 1024 gewählten R/W-Schalter 1027 ein Ausgangssignal zu der gewählten Wortadresse im Stapel 1028 erzeugt. Dies ist dieselbe Wortadresse, die ursprünglich gewählt und aus dem Kernspeicher 1028 ausgelesen war. Der Univibrator 1035a wird ebenfalls durch das ungefähr um 0,15 Mikrosekunden verzögerte Schreibbeginnsignal getriggert, das zur Kernschreib-Zeitgebereinheit 1035 geleitet worden ist. Das Ausgangssignal des Univibrators 1035 a wird verstärkt durch den Informationspufferkreis (I-B) 1035 c, um ein Signal zu erzeugen, das groß genug ist, sämtliche 49 Informationstreiber 1034 zu triggern. Dieses geschieht gleichzeitig mit der Wirkung der Schreibtreiber 1026. Das erwähnte Ausgangssignal vom Informationspufferkreis 1035c wird auf 48 der 49 Informationstreiber der Einheit 1034 gegeben und gestattet diesen 48 Treibern, den Paritäts-Informationstreiber (nicht dargestellt) auszulassen, um dem Stapel 1028 anzuzeigen, ob jeder einzelne Treiber auf seinem hohen (»Eins«)- oder seinem niedrigen (»Null«)-Pegel ist. Der Paritäts-Informationstreiber wird von einem gesonderten Univibrator 1035 d und einem gesonderten

57 58

Informationspufferkreis 1035 e betrieben. Diese Bau- will. Die Sammelleitungsempfänger 10105,10104 und

teile sind auf einer Kernparitäts-Zeitgeberkarte 10350 10103 stellen Empfänger für die ersten drei Sammel-

angeordnet. leitungen von den Prozessoren P1, P 2 und F 3 dar.

Wenn eine neue Information in ein ausgewähltes Bei Adressierung empfängt jeder Sammelleitungs-Wort im Kernspeicher eingeschrieben werden soll, S empfänger 10105, 10104 oder 10103 eine 8-Bitwird das neue Datenwort zunächst in das Speicher- Adresse, von der 4 Bits die Speichennoduleinheitsinformationsregister 1033 eingegeben, und zwar adresse darstellen, und zwar im 8-4-2-1-Code, welche 12 Bits zur gleichen Zeit vom Eingangskanal. Das Bits anzeigen, welche der 16 Speichermoduleinheiten Eingangssignal des Eingangskanals ist beim Eintritt angerufen wird. Eines der 8 Bits ist das Lesepegelbit, in das Speicherinformationsregister 10335 der Lei- io das aussagt, ob ein Lesen aus dem Speicher oder ein tung 1010 rechts unten in Fig. 13 dargestellt. Schreiben in den Speicher ausgeführt werden soll.

Die Leseoperation dieser 12 Bits wird in der vor- Ein Bit ist ein Normanrufbit, das mit den Anrufen

stehend beschriebenen Weise ausgeführt, d. h., das durch die Anrufmoduleinheiten gesendet wird, und

alte Wort wird aus der gewählten Speicherstelle her- zwar bei Prozessor- als auch bei E/A-Steuereinheiten,

ausgelesen wie in dem Fall, wenn das Speicheradres- 15 um anzuzeigen, wenn ein Normanruf gesendet wird

senregister 1021 adressiert worden war. Unmittelbar und nicht ein Kennwortanruf. Zwei Bits der 8 einge-

beim Auslesen eines Wortes aus der Diodenmatrix henden Bits kommen allein von anrufenden Prozes-

1028 kann ein neues Wort über das Speicherinfor- soren. Diese 2 Bits geben an, ob der durchgeführte j

mationsregister 1033 in die Diodenmatrix 1028 ein- Anruf ein Kennwort-E/A-Anruf ist oder nicht. Das i

geschrieben werden. Ein Lesen von Information in 20 erste der zwei letztgenannten Bits zeigt an, ob der |

das Speicherinformationsregister 1033 beeinflußt den Kennwortanruf nach einer E/A-Steuereinheit der i

übrigen Teil der Schaltungsanordnung nicht. Das E/A-Vermittlung A anfragt, und der zweite dieser ,

Speicheradressenregister 1021 enthält 12 Flip-Flops. Bits gibt an, ob der Anruf ein Kennwortanruf nach j

Das Speicherinformationsregister 1033 enthält 49 Flip- den E/A-Steuereinheiten auf der E/A-Vermittlung B

Flops. Die Information, die vom Eingangskanal auf 25 ist.

Leitung 1010 in das Speicherinformationsregister In der Speichermoduleinheit sind Empfänger 10101 !

1033 gelesen wird, wird mit 12 Bits zu gleicher Zeit verbunden mit der Sammelleitung busl (die Gruppe

in jeden 1. bis 12., danach 13. bis 24., darauf 25. bis von E/A-Steuereinheiten zugeordnet zu der E/A-A-

36. und schließlich 37. bis 48. Flip-Flop des Spei- Vermittlungseinheit) und Empfänger 10102 verbun-

cherinformationsregisters 1033 eingelesen, wonach 30 den mit der Sammelleitung bus 2 vorgesehen (die

schließlich ein 49. Bit in den 49. Flip-Flop des Spei- Gruppe der E/A-Steuereinheiten zugeordnet zur

cherinformationsregisters 1033 eingeschrieben wird E/A-B-Vermittlungseinheit). Die Empfänger 10102

(F i g. 5 D). Das bedeutet eine Informationsübertra- und die Empfänger 10101 empfangen jeweils 6 Bits j

gung in fünf Serien, wobei die ersten vier Übertra- von dem Zugriff zum Speicher fordernden E/A-

gungen jeweils mit 12 Bits parallel in das Speicher- 35 Steuereinheitgehäuse oder-schrank,

informationsregister 1033 ausgeführt werden und Von den 6 Bits, die durch die Empfänger 10101

eine fünfte Übertragung eines Paritätsbits in den und 10102 auf den Leitungen busl und bus2 von

49. Flip-Flop des Registers 1033 durchgeführt wird. den entsprechenden E/A-Steuereinheiten in den ent-

Um zu ermöglichen, daß die neue Information, die sprechenden E/A-Vermittlungen E/A-Α- und E/A-B

vorher in das" Speicherinformationsregister 1033 vom 40 empfangen werden, geben die ersten 4 die Adresse

Eingangskanal 1010 her eingegeben worden war, in der adressierten Speichermoduleinheit an. Die Emp-

den Speicher gelesen wird, wird die alte Informa- fänger 10101 und 10102 empfangen ferner einen

tion, die vom Univibrator 1032 kam, nicht in das Lesepegelbit zur Feststellung, ob die Operation ein

Speicherinformationsregister 1033 übertragen. In- Lesen aus dem Speicher oder ein Schreiben in den

folgedessen wird während des Schreibzyklus die 45 Speicher betrifft. Das sechste Bit, das von den Emp-

neue Information, die in das Speicherinformations- fängern 10101 und 10102 empfangen wird, ist das

register 1033 gegeben worden war, in den Speicher Normanrufbit. Die E/A-Steuereinheiten können nur

zurückgeschrieben durch die Informationstreiber einen Normanruf vornehmen und können kein Kenn-

1034. Dies geschieht in der Weise, wie es für die wort senden.

Wiederherstellung der ausgelesenen Wörter durch 50 Wenn ein vierter Prozessor P 4 an Stelle der zwei-

Einleitung eines Schreibbeginnsignals in die Kern- ten Gruppe von E/A-Steuereinheiten vorgesehen ist,

schreib-Zeitgebereinheit 1035 beschrieben worden besteht die am Empfänger 10102 empfangene Adresse

ist. Die gesamte Operation kann zyklisch innerhalb aus 7 Bits und enthält vier Speicheradressenbits, ein

einer Periode von jeweils 4 Mikrosekunden vor sich Lesepegelbit, ein Normanrufbit und ein Kennwortbit,

gehen. 55 um anzuzeigen, ob der Anruf ein Kennwortanruf ist

Die Periode von 4 Mikrosekunden und die er- oder nicht. Jeder vorgenommene Anruf hat ein Normzeugten Signale sind in dem Kernspeicher-Zeitgeber- anrufbit, das einen hohen Spannungspegel in dieser diagramm der Fig. 14A und 14B dargestellt. Die Bit-Stelle aufweist. Falls ein Kennwortanruf vorliegt, Taktimpulse MTI, MT2, MT 3 usw. treten mit einer zeigt ein zusätzlicher hoher Spannungspegel an der Frequenz von 3 MHz auf. Die Zeiten, in denen die 60 Stelle des Kennwortbits an, daß ein Kennwortanruf verschiedenen Einheiten wirksam sind, sind aus den vorliegt.
Diagrammen der Fig. 14 zu entnehmen. Auf jeder ankommenden Leitung zu den Empfän-

Es wird Bezug genommen auf Fig. 5 und insbe- gern an der jeweiligen Anrufmoduleinheit wird ein

sondere auf Fig. 5A. Jede Anrufmoduleinheit sen- Treiber veranlaßt, am Ausgang den hohen Pegel an-

det, wenn sie Zugriff zum Speicher fordert, eine 65 zulegen, wo das Signal den hohen Pegel erfordert.

4-Bit-Speichermoduleinheitadresse, die die Speicher- Es sind z. B. am Ausgang jeder der Anrufeinheiten

moduleinheit bezeichnet, von der sie die geforderten acht Treiber vorgesehen, die in den Eingang der

Daten erhalten oder zu der sie diese Daten senden Sammelleitung 5 (Eingang bus S) am Empfänger

10105 in der Speichermoduleinheit in F i g. 5 speisen. Jeder Empfänger 10105, 10104 und 10103 enthält acht Empfänger für die zugehörigen Sammelleitungen bus5, bus4 und bus3. Der Empfänger 10102 enthält sieben bzw. acht Empfängergruppen, abhängig davon, ob an die Sammelleitung bus 2 ein Prozessor oder eine E/A-Steuereinheit-Vermittlung angeschlossen ist. Sechs Empfänger sind in der Empfängereinheit 10101 für die Sammelleitung busl vorgesehen. Es sind natürlich, wie durch die Zahl 30 im Kreis an den Ausgängen der Sammelleitungs-Empfängereinheiten 10101 und 10102 angegeben ist, tatsächlich 30 Empfänger in jeder Sammelleitungs-Empfängereinheit vorgesehen, und zwar sechs für jedes der fünf E/A-Gehäuse in einer E/A-Vermittlungsgruppe für E/A-Steuereinheiten. In der Sammelleitungsempfängereinheit 10105 sind insgesamt nur acht Empfänger vorgesehen, da von der Empfängereinheit 10105 Eingangsspannungen nur von dem Prozessor Fl empfangen werden können. Dies gilt entsprechend ebenso für die Sammelleitungsempfänger 10104 und 10103. Bei den Empfängerzusammenstellungen 10101 und 10102 sind fünf Empfänger für jedes E/A-Gehäuse von 2 E/A-Steuereinheiten (insgesamt 30 Empfänger) in der Empfängereinheit 10101 vorgesehen, und 30 Empfänger in der Empfängereinheit 10102, wenn sie als Empfängereinheit für die E/A-Vermittlung B benutzt wird. Wenn sie für den Prozessor P 4 benutzt wird, enthält die Empfängereinheit 10102 insgesamt acht Empfänger.

Fig. 15 zeigt den Aufbau der Empfänger 10105 und 10104 nach F i g. 5 A mit acht Empfängern je Empfängereinheit für jeden der Prozessoren P1 und P 2. Die ersten 4 Bits (Signale CIMM 8, CIMM 4, CIMM 2 und ClMM^l) beziehen sich auf die jeweilige Speichermoduleinheit, die in binärer, digitaler Weise angerufen wird. Im BCD-Code liegt der erste Empfänger (oder Treiber) in der 8-Spalte, der zweite Empfänger in der 4-Spalte, der dritte Empfänger in der 2-Spalte und der vierte Empfänger in der 1-Spalte, so daß beim binären Zählen jede Zahl vom Speicher 1 bis zum Speicher 16 angegeben werden kann. Der fünfte Empfänger zeigt die Lesepegel-Eingangsleitung vom Prozessor Pl. Die Empfänger sind tatsächlich doppelte Umkehrverstärker. Wenn der fünfte Empfänger eine Eingangsspannung mit hohem Pegel erhält, ist auch die Ausgangsspannung des Empfängers hoch, so daß in dieser Bit-Stelle eine »Eins« dargestellt wird. Die Normanrufe, nämlich der Kennwort-E/A-A-Anruf und der Kennwort-E/A-B-Anruf werden auf die Eingänge der Empfänger gelegt, die jeweils entsprechend in folgender Weise bezeichnet sind: ClSRQ für den Normanruf von ProzessorPl, ClDARQ für den Kennwortanruf vom Prozessor Pl nach der E/A-Sammelleitung A und ClDBRQ, der anzeigt, daß der Prozessor P1 einen Kennwortanruf nach der E/A-Sammelleitung B macht.

Es wird wieder F i g. 5 A betrachtet. Es führen 30 Ausgänge aus der Empfängereinheit 10101 für die Sammelleitung bus 1, und zwar 6 Ausgänge für jedes der 5 Gehäuse in der E/A-A-Vermittlung. Diese 30 Ausgänge werden auf die Mischer 10106 für die Sammelleitung busl gegeben. Wenn die E/A-Vermittlung B und ihre E/A-Steuereinheiten vorgesehen sind, werden 30 Ausgänge vom Empfänger 10102 für die Sammelleitung bus 2 entsprechend in die Mischer 10107 für die Sammelleitung bus 2 gelegt.

Fig. 16 zeigt die Mischereinheit 10106 für die Sammelleitung bus 1. Jedes der ODER-Glieder 01071 bis 01076 gehört zu einer der sechs Sammelleitungs-Mischschaltungen, die jeweils für jedes der E/A-Steuereinheitgehäuse in der E/A-Vermittlung A vorgesehen sind. Ferner sind 5 UND-Glieder A 1071 bis A1075 vorgesehen für jedes der ODER-Glieder, z.B. das ODER-Glied 01071, für eine der 6 Eingangsleitungen von jedem der 5 Gehäuse, wobei eine Lei- tung von jedem Gehäuse von jedem ODER-Glied vorgesehen wird. Als Beispiel wird auf die Schaltung des ODER-Glieds 01071 hingewiesen.

In den E/A-Steuereinheiten selbst, d. h. in den zugehörigen Gehäusen, ist eine solche Schaltungsanordnung vorgesehen, daß zu einem Zeitpunkt nur eine der 10 E/A-Steuereinheiten in jeder Vermittlungszusammenstellung, z. B. in der E/A-Vermittlungszusammenstellung A, eine Speichermoduleinheit anrufen darf. Daher kann zu irgendeinem bestimmten Zeitpunkt nur eine der 10 E/A-Steuereinheiten in Ubermittlungsverbindung mit dem Speicher stehen. Natürlich können andere E/A-Steuereinheiten in derselben E/A-Vermittlungseinheit mit peripheren Anschlußgeräten in Übermittlungsverbindung stehen.

Jedoch sind Multiplex-Übermittlungsverbindungen zwischen verschiedenen E/A-Steuereinheiten und dem Speicher möglich. Die Einschränkung liegt darin, daß zu genau demselben Zeitpunkt der Übermittlung zwischen einer E/A-Steuereinheit z. B. der Gruppe Λΐ und einer Speichermoduleinheit der Gruppe Ml bis M16 nur eine einzige E/A-Steuereinheit der Moduleinheiten E/A 1 bis E/A 10 in Übermittlungsverbindung mit irgendeiner Speichermoduleinheit Ml bis M16 stehen kann. Wie in Fig. 16 dargestellt, kann in der E/A-Gehäusedarstellung des ODER-Glieds 01077 nur eine der 2 E/A-Steuereinheiten in irgendeinem Gehäuse mit dem bus 1-Mischer 10106 verbunden sein. Das von daher kommende Ausgangssignal kann in dem ODER-Glied 01077 zusammengefaßt werden. Nach Leitung durch den Treiber D1077 und nach Empfang in dem zugehörigen Empfänger in der Empfängereinheit 10101, der in Fig. 16 mit RX1071 bezeichnet ist, kommt der Anruf in eine der Guppen von UND-Gliedern A1071 bis ,41075. Es wird z.B. angenommen, daß eine der beiden E/A-Steuereinheiten des ersten Gehäuses einen Anruf in den Empfänger RX1071 über die Leitung MMA 8 erzeugt. Aus Schaltungsgründen muß einem ODER-Glied ein

UND-Glied vorhergehen, wobei das UND-Glied A1071 die richtige Eingansspannung für das ODER-Glied 01071 erzeugt. Aus der Eingangsspannung vom UND-Glied A1071 erzeugt das ODER-Glied 01071 ein Ausgangssignal auf seiner Ausgangsleitung IAMMA 8, die zu der Moduladressen-Wähleinheit 10108 im Sammelleitungs-bus 1-Abschnitt gegeben wird (s. Fig. 5A). Nach Fig. 5 ist daher jeder der fünf Leitungsausgänge vom bus 1-Mischer 10106 eines der fünf ODER-Glieder 01071,01072,01073, 01074 oder 01076. Das sechste ODER-Glied 01075 empfängt ebenfalls Eingangsspannung von jedem der 5 Gehäuse; seine Ausgangsspannung wird vom bus 1-Mischer 10106 in die Hauptsteuerungseinheit 10115 geleitet, und zwar zu einem später beschriebenen Zweck.

Die Moduladressen-Wähleinheit 10108, in die die 5 Leitungen vom Mischer 10106 geführt werden, ist in Fig. 17 dargestellt. Es werden Fig. 17 A und 17B

61 62

in Verbindung mit der Einheit 10108 der F i g. 5 A Orientierung sind die Eingänge 10701 bis 10705 in betrachtet. Der Moduladressen-Wähler 10108 emp- Fig. 18A und 18B als angelegt an die Eingänge der fängt 5 Leitungen mit Eingangsspannung vom bus 1- Prior.-Steuerstufe dargestellt. Es wird z. B. angenom-Mischer 10106, vom bus 2-Mischer 10107 und ferner men, daß eine E/A-Einheit in der automatischen Vervon jeder der Empfängereinheiten der Sammelleitun- 5 mittlungsanordnung A den Speicher anruft und über geni>Hi3, bus4 und bus5, nämlich der Empfänger- die Empfänger 10101, den bus 1-Mischer 10106 und einheiten 10103, 10104 und 10105. Diese 5 Ein- den bus 1-Moduladressen-Wähler 10701 ein hohes Sigangsleitungen stellen 4 Bits für eine Speichermodul- gnal an den Eingang 10701 der Pr.-Steuerstufe 10109 einheit-Adresse und eine Anrufleitung von jeder der legt (s. Fig. 18A). Zugriff zur Speichermoduleinheit Empfängereinheiten 10101 bis 10105 dar. Jedes der io der Fig. 5 wird nur dann gewonnen, wenn die ODER-Glieder 01071 bis 01074 verarbeitet ein Bit voreingestellten Schalter im Eingangskreis zu den der 4-Bit-Speichermoduleinheit-Adresse, und das zugehörigen UND-Gliedern A1081 bis ^41085 des ODER-Glied 01075 empfängt die Normanrufleitung. Moduladressen-Wählers 10108 der Fig. 17 A und Die 5 Leitungsausgangssignale jedes der Mischer 17B so eingestellt sind, daß sie die Ausgangssignale 10106 und 10107 und jedes der 3 Empfänger für die 15 der besonderen Anrufmoduleinheit in Übereinstimzugehörigen Prozessoren enthalten diese 4 Speicher- mung mit der Adresse empfangen, die durch diese moduleinheit-Adressenbits und das Normanrufbit, angerufen wird. Wie in den eingestellten Schaltsteldas über die zur entsprechenden Sammelleitung ge- hingen der Schalter der Fig. 17A und 17B dargehörende Leitung von der entsprechenden Anruf- stellt ist, besteht ein Null-Eingang auf jeder der vier moduleinheit her empfangen wird. 20 Eingangsleitungen zu jedem der UND-Glieder A1081

Es werden erneut die Fig. 17A und 17B betrach- bis A1085. Wenn gewünscht wird, die Speichertet. Diese Figuren stellen die Moduladressen-Wähl- moduleinheit-Adresse auf einen anderen Adressenteil einheit dar. DieUND-Gliederyi 1081 bis .41085 emp- zu ändern, können die Schalter entsprechend eingefangen die Leitungseingänge von den zugehörigen stellt werden. Wenn z.B. gewünscht wird, daß die Sammelleitungen busl bis busS her. Es wird z.B. 25 Speichermoduleinheit als SpeichermoduleinheitM16 das UND-Glied A1081 betrachtet. Die Eingangs- oder binär 1111 bezeichnet wird, müßte jeder der Spannung zu diesem Abschnitt der Wähleinheit 10108 Schalter in die entgegengesetzte Stellung gegenüber wrrdüberzugehörigeLeitungen/^MM^48,/^[MM_J44, der in Fig. 17A und 17B dargestellten eingestellt IAMMA2, IAMMAl und IARQ geleitet. Die Lei- werden, so daß 4 Signale mit hohem Pegel oder tungen gehören zu den 4 Bits der Speichermodul- 30 4 Einsen am Ausgang einer besonderen Anrufmodul-Adresse, die aus dem bus 1-Mischer 10106 empfan- einheit gefordert würden, damit diese Anrufmodulgen wird, und zum Normanrufbit vom Mischer 10106. einheit durch den Speichermodulemheit-Adressen-Diese Leitungen werden über zugehörige NICHT- wähler 10108 dieser Speichermoduleinheit angenom-Glieder oder Inverter I (nicht beziffert) im Eingangs- men wird. Es bestehen 16 Möglichkeiten von Schaltkreis über die 4 dargestellten Schalter auf das UND- 35 Stellungseinstellungen der Schalter einschließlich der Glied A1081 geführt. Die Schalter sind vorgesehen, Stellung 0000, die zur Erläuterung in dem besondeum die Möglichkeit zu schaffen, die jeweilige Modul- ren Moduladressenwähler 10108 der Fig. 17A und adresse nach Wunsch zu verändern, und sind norma- 17 B der Speichermoduleinheit von F i g. 5 dargestellt lerweise voreingestellt auf eine gewünschte Modul- ist. Damit irgendeine der Leitungen 10701 bis 10705 adresse. Das Wirksammachen des UND-Glieds A1081 40 auf einem hohen Pegel liegt, ist es erforderlich, daß durch die 4 Speicheradressensignale und das Anruf- die anrufende Moduleinheit die besondere Speichersignal zeigt an, daß es sich um die E/A-Steuereinheit moduleinheit der Fig. 5 anruft,
von der Sammelleitung bus 1 handelt, die Speicher- Es wird angenommen, daß diese Speichermodulzugriff anruft. Entsprechend zeigt das Wirksam- einheit, ζ. B. Speichermoduleinheit Ml, angerufen machen der UND-Glieder A1082 bis A1085, daß 45 wird. Vier Kollisionen müssen gelöst werden, bevor der Speicher adressiert wird und ein Normanruf von eine der E/A 1-20-Steuereinheiten oder einer der den zugehörigen Sammelleitungen bus2 bis bus5 ge- ProzessorenPIbisP4 Zugriff zu der Speichermodulmacht wird, wodurch angezeigt wird, daß es sich ent- einheit erhalten kann. Zunächst besteht eine Prioriweder um die E/A-Steuereinheit B oder den Prozessor tätenfolge für gleichzeitige Anrufe. Diese Folge be-P 4, um den Prozessor P 3 oder P 2 oder Pl handelt, 50 steht bei der dargestellten Ausführungsform in folder Zugriff zum Speicher anruft. gendem: Eine E/A-Einheit der E/A-Vermittlungs-

Die Kanäle ECIA, ECC 4, ECC 3, ECC 2 und gruppe A erhält Priorität vor irgendeiner E/A-Einheit

ECC1 sehen normalerweise eine Eingangsspannung der E/A-Vermittlungsgruppe B, die ihrerseits Priori-

für die zugehörigen UND-Glieder A 1081 bis A1085 tat erhält gegenüber dem dritten Prozessor P3; letz-

vor und werden nur für Prüfzwecke benutzt. 55 terer erhält Priorität vor dem zweiten Prozessor P 2,

Nach Fig. 17A und 17B erscheint der Ausgang und sämtliche Anrufmoduleinheiten erhalten Priori-

10701 dieser Figur am Ausgang des Moduladressen- tat vor dem ersten ProzessorPl. Sammelleitung busl

Wählers 10108 bei busl in Fig. 5 A und ist dort hat also Priorität gegenüber Sammelleitung bus2,

ebenfalls mit 10701 bezeichnet. Der Ausgang 10702 diese gegenüber Sammelleitung bus 3, diese wiederum

erscheint unter derselben Bezeichnung am Ausgang 60 gegenüber Sammelleitung bus 4, und schließlich hat

des Moduladressen-Wählers 10108 in Fig. 5 A. Ent- letztere Priorität gegenüber der Sammelleitung bus5.

sprechend zeigen die Ausgänge der anderen 3 Aus- Diesen Prioritäten wird Rechnung getragen durch die

gänge 10703, 10704 und 10705 des Moduladressen- vier Inverter 71091 bis /1094 (Fig. 18A und 18B).

Wählers für jede Sammelleitung an, welcher Sammel- Wenn irgendein Anruf auf der Leitung 10701 er-

leitungsausgang an den Eingang des Kollisionslösers 65 scheint, die die Sammelleitungs-bus 1-Leitung mit

und Sammelleitungswählers 10109 gelegt wird. der höchsten Priorität von den E/A-Steuereinheiten

Fig. 18A und 18B bilden gemeinsam das logi- der E/A-Vermittlung A ist, gewährt das UND-Glied

sehe Schaltbild der Prioritätssteuerstufe 10109. Zur 10901, wie später ersichtlich wird, Zugriff zu dem

63 64

Kreuzungspunkt-Flip-Flop 10901 der Sammelleitung hoher Pegel von der Sammelleitung 1, der auf die bus 1. Daher besteht die erste der vier Kollisions- Leitung 10910 gegeben wird. Immer wenn ein Kennarten in Kollisionen, bei denen zwei Anruf-Sammel- wortanruf von einem der Prozessoren ausgeführt leitungen gleichzeitig Zugriff zur selben Speicher- wird, erscheint ein hoher Pegel, der diesem Prozessor moduleinheit suchen. Sollte irgendeine der anderen 5 entspricht, auf einer der Leitungen 10912 bis 10915. Anrufmoduleinheiten mit niedriger Priorität Zugriff Dies gilt für den Fall von vier Prozessoren; der Prozur Speichermoduleinheit suchen, so wird sie daran zessoranruf auf Leitung 10912 tritt nur auf, wenn gehindert. vier Prozessoren statt drei vorgesehen sind. Die

Die zweite Kollisionssituation tritt auf, wenn eine Koinzidenz von hohen Pegeln auf den Eingangslei-Sammelleitung mit niedriger Priorität bereits Zugriff io tungen, z. B. auf 10910 zur Anzeige eines E/A-Anerhalten hat und danach eine Sammelleitung mit rufs dieser Speichermoduleinheit und auf 10913 zur höherer Priorität Zugriff zu bekommen versucht. Für Anzeige, daß ein Kennwort vom Prozessor P 3 gediese Situation ist ein Signal, z. B. MTO-Nicht-Belegt sendet wird, veranlaßt das UND-Glied A 10910, oder MTONB am Eingang zum UND-Glied A 10901 einen hohen Pegel an seinem Ausgang zu liefern, und zu den anderen UND-Gliedern für jede Sammel- 15 Dieser hohe Pegel erscheint am Ausgang des ODER-Ieitung vorgesehen, nämlich zu den UND-Gliedern Gliedes 010910 und wird am Inverter (NICHT- A 10902, A10903 (nicht beziffert), .410904 und Glied) /10910 umgekehrt, wodurch eine niedrige A 10905. Dieses Signal bleibt niedrig, bis irgendeine Eingangsspannung am UND-Glied A 10911 erzielt Sammelleitung Zugriff erhält. Dieses Signal sperrt wird. Dadurch wird A109U abgeschaltet. Durch die UND-Glieder A 10901 bis A10905, bis das 20 Abschalten von A 10911 wird verhindert, daß der MTONB-Eingangssignal hoch ist. Das hohe Signal Flipflop FF10903 gesetzt wird, so daß der Kennzeigt an, daß diese Speichermoduleinheit (der F i g. 5) wortanruf gesperrt wird.

nicht belegt ist. Ist die Speichermoduleinheit belegt, Dies betraf den dritten Fall, bei dem die E/A-Ein-

so kann keine andere Anruf moduleinheit Zugriff er- heit anruft und es gewünscht ist, Kennwortanrufe

halten. Diese Maßnahme sorgt für die zweite Kolli- 25 von irgendeinem der Prozessoren her fernzuhalten,

sionssituation, d. h., keine Anrufmoduleinheit, die Der vierte Kollisionsfall tritt ein, wenn ein Kenn-

mit dem Speicher in Übermittlungsverbindung steht, wortanruf Zugriff erhalten hat und von einer E/A-

kann unterbrochen werden. Steuereinheit ein Anruf auf derselben Sammelleitung

Der dritte und vierte Kollisionsfall betrifft das der Gruppe A nach einer anderen Speichermodul-

Senden von Kennwörtern. Der dritte Fall tritt ein 30 einheit getätigt wird. Diesem Fall wird Rechnung

durch gleichzeitiges Erscheinen eines Kennwort- getragen durch die Einheiten, die in Fig. 13 A durch

anrufs nach einer ersten Speichermoduleinheit zur gestrichelte Linien 10920 und 10921 hervorgehoben

Übertragung von Information von dieser Speicher- sind.

moduleinheit zu einer E/A-Sammelleitung, wenn zu Wenn ein Kennwortanruf Zugriff zu einer Spei-

derselben Zeit diese E/A-Sammelleitung belegt ist 35 chermoduleinheit erhalten hat, wird von dieser

durch Information, die zwischen dieser E/A-Sam- Speichermoduleinheit ein Signal zu jeder anderen

melleitung und einer zweiten Speichermoduleinheit Speichermoduleinheit in der Anlage gesendet. Diese

übertragen wird, d. h., Kollision tritt auf durch Signale werden auf die Sammelleitungs-bus 2-Emp-

irgendeine E/A-Sammelleitung, die durch einen fängersperreinheit 10111 für die Speichermodulein-

Kennwort- oder Informationsanruf von einem Pro- 40 heit gegeben sowie auf die entsprechende Einheit

zessor zur selben Zeit in Übermittlungsverbindung 10112. Diese Einheiten sind in Fig. 5A dargestellt,

gebracht werden soll, in der diese E/A-Sammellei- Die Ausgangssignale dieser Empfängersperreinheiten

tung Information von einer anderen Speichermodul- 10111 und 10112 werden zur Prioritäts-Steuerstufe

einheit empfängt oder zu ihr sendet. Dies geschieht, 10109 geleitet, die in Fig. 18A als Einheiten 10921

wenn eine E/A-Steuereinheit versucht, mit einer 45 bzw. 10920 bezeichnet ist. Dadurch wird ein hohes

ersten Speichermoduleinheit in Verbindung zu treten, Ausgangssignal von dem ODER-Glied O10915 oder

und ein Prozessor versucht, ein diese E/A-Vermitt- von dem ODER-Glied O1091.6 ausgelöst,

lung betreffendes Kennwort von einer zweiten Spei- Wenn daher der Anruf ein Kennwortanruf für die

chermoduleinheit zu senden. Um diese Kollision zu Sammelleitung A ist, hat das ODER-Glied 010915

lösen, wird ein E/A-Anruf geeignet gemacht, einen 50 eine hohe Ausgangsspannung. Entsprechend fuhrt

Kennwortanruf eines Prozessors zu sperren. Dies das ODER-Glied 10916 eine hohe Ausgangsspan-

wird gemäß Fig. 18B für.eine Α-Sammelleitung nung, falls ein Kennwortanruf für die Sammellei-

durch die Schaltungsanordnung mit dem UND-Glied tung B vorliegt. Falls zwei Kennwortanrufe, nämlich

A 10910, das auf die Eingangsspannung auf der Lei- einer für jede Sammelleitung, gleichzeitig auftreten,

tung 10910 anspricht, und für eine B-Sammelleitung 55 geben das ODER-Glied 010915 und das ODER-

durch die auf die Eingangsspannung auf der Leitung Glied 10916 beide eine hohe Ausgangsspannung ab.

10911 ansprechende Schaltungsanordnung erreicht. Wenn in Abhängigkeit von den gesendeten Kenn-

In der Betrachtung dieser Schaltungsanordnungen Wörtern und dem entsprechend angezeigten Zustand

wird angenommen, daß zwei E/A-Vermittlungen vor- der Speichermoduleinheit ein solcher Fall vorliegt,

handen sind, so daß die Anordnung gemäß Fig. 1 60 wenn also z.B. eine hohe Ausgangsspannung von

verwendet wird, in der zwei Gruppen von 10 oder dem ODER-Glied 010915 angegeben wird, wird

weniger E/A-Steuereinheiten vorhanden sind. diese hohe Ausgangsspannung umgekehrt und sperrt

Die Eingangsspannung der Leitung 10190 wird als das UND-Glied A 10901, wodurch das Setzen des Beispiel für die Wirkungsweise in beiden Fällen be- Flip-Flop FF 10901 verhindert wird. Ist der Flipschrieben. 65 Flop FF 10901 am Setzen gehindert, so wird auch

Es werden wiederum Fig. 18 A und 18B betrach- eine E/A-Steuereinheit der Sammelleitung bus 1 an

tet. Immer wenn eine E/A-Einheit der E/A-Vermitt- einem Zugriff zum Speicher gehindert. Entsprechend

lung Λ (Sammelleitung bus!) anruft, erscheint ein verhindert der Flip-Flop FF10902 für das ODER-

Glied 010916 einen E/A-Zugriff zu der Sammelleitung B, wenn eine hohe Ausgangsspannung am ODER-Glied O10916 auftritt. Dies stellt die vierte Kollisionssituation dar.

Unter Bezugnahme auf F i g. 5 A ist jetzt zu ersehen, daß die Prioritäts-Steuerstufe 10109 sämtliche möglichen Kollisionen zwischen den Anrufmoduleinheiten löst und für den Fall Sorge trägt, wenn eine E/A-Vermittlungsverbindung gleichzeitig wie ein Kennwortanruf bewirkt wird.

Nach Fig. 18A und 18B senden die Ausgänge der Flip-Flops FF10901 bis FF10905, wenn diese Flip-Flops in den Eins-Zustand geschaltet sind, das Signal zurück zu den zugehörigen Anrufmoduleinheiten, um anzuzeigen, daß Zugriff zum Speicher empfangen worden ist.

Es werden jetzt Fig. 19A und 19B betrachtet. Die Signalausgänge der fünf in Fig. 18A und 18B dargestellten Flip-Flops FF10901 bis FF10905 erscheinen in Fig. 19A und 19B als die Eingänge XPBUSl, XPBUS 2, XPBUS 3, XPBUS 4 und XPBUS5 (s. Einheit 10110 in Fig. 5A). Die Bezeichnungen XPBUSl bis XPBUS5 bedeuten Kreuzungspunkt busl bis Kreuzungspunkt bus S. Die Ausgangsspannungen der Flip-Flops FF10901 bis FF10905 in Fig. 18 bilden Eingangsspannungen für zugehörige UND-Glieder A1101 UsA 1105 inFig. 19. Zugehörige ECI-Eingangsspannungen (Übermittlung gestattende Eingangssignale), nämlich ECIA, ECC4, ECC 3, ECC 2, ECCl werden ebenso auf die UND-Glieder A1101 bis A1105 gegeben als Übermittlungs-Erlaubnis-Signale für die E/A-Steuersammelleitung der A-Vermittlung und für jeden der Prozessoren P1 bis P 4 (in der Anordnung mit vier Prozessoren). Bei der Anordnung mit drei Prozessoren wird das Signal zur E/A-Vermittlung B zurückgesendet, wenn diese Anordnung verwendet wird. Diese Signale werden in derselben Leitung wie bei einem Normalbetrieb als ein hohes Signal auf das 6 · 1 (sechs auf eins)-UND-Glied der Fig. 16 gegeben, und ferner auf zugehörige UND-Glieder A1101 bis AUOS in Fig. 19B. Die Ausgangssignale der zugehörigen UND-Glieder A 1101 bis A1105 werden zu zugehörigen Treibern gesendet, die in F i g. 20 dargestellt sind. Diese Ausgangsspannungen sind in Fig. 19B mit MNXPIA, MNXPC4, MNXPC3, MNXPC 2 und MNXPCl bezeichnet.

Betrachtet wird Fig. 20. Zugehörige Treiber DR11101 bis DR11105 sind vorgesehen, in die die Ausgangssignale MNXPIA, MNXPC4, MNXPC3, MNXPC 2 und MNXPCl der UND-Glieder A1101 bis ,41105 der Fig. 19B geleitet werden. Von den Treibern DR11101 bis DR11105 werden die Signale zu den Empfängern in der zugehörigen Moduleinheit zurückgesendet, um anzuzeigen, daß Zugriff in den Speicher durch eine zugehörige Anrufmoduleinheit erhalten worden ist.

Wenn ein Prozessor anruft, daß ein Kennwort zu einer E/A-Steuereinheit einer E/A-Vermittlung A oder B gesendet werden soll, müssen die E/A-Steuereinheiten dieser Vermittlung informiert werden, daß ein Kennwort kommt, um die geeigneten Torschaltungen zu öffnen.

In den E/A-Steuereinheiten, die später beschrieben werden, sind jeweils zwei Register vorgesehen, nämlich ein Kennwortregister und ein Informationsregister. Vom Speicher kommende Information kann in jedes der beiden Register gehen. Welches Register die Information aufnimmt, wird von der Tatsache bestimmt, daß ein Kreuzungspunkt vom MNXPIA der Fig. 24B herüberkommt als Ergebnis des E/A-Anrufs zum Speicher, etwas zu senden. Wenn eine E/A-Steuereinheit anruft, muß sie Information anrufen. Wenn eine E/A-Steuereinheit nicht anruft, dann muß die Eingabe vom Speicher zum Kennwortregister führen. Wenn daher der Prozessor aus Pl bis P 4, der das Kennwort sendet, Zugriff zum

ίο Speicher erhält, muß er den Speicher veranlassen, die E/A-Steuereinheit zu infomieren, daß die Eingangssignale zum Kennwortregister gesetzt werden sollen, so daß in diesem Fall die Information vom Speicher in das Kennwortregister fließt. Die Information der E/A-Steuereinheit durch den Speicher wird mit Hilfe der Kreuzungspunkt-Sammelleitungssignal-Schaltungsanordnung der Fig. 19 durchgeführt, die die UND-Glieder A11006 bis A11009 und das ODER-Glied O11001 aufweist, das auf diese UND-Glieder anspricht. Die Eingangssignale zu diesen zugehörigen UND-Gliedern A11006 bis A11009 sind Kennwortanrufe C4 DARQ, C3DARQ, C2DARQ und ClDARQ von den zugehörigen Prozessoren P 4 (wenn eine Anlage mit vier Rechnern benutzt wird), P 3, P 2 und Pl (in einigen Fällen werden in der Beschreibung und den Zeichnungen für diese Prozessoren auch die Bezeichnungen C 4, C 3, C 2 und Cl an Stelle der P-Bezeichnungen verwendet). Die andere Eingangsspannung zu den UND-Gliedern A11006 bis A11009 ist ein Signal, das normalen Betrieb anzeigt und auf der Eingangsleitung MNORM auftritt. Die dritte Eingangsspannung zu jedem dieser UND-Glieder ist der Kreuzungspunkt der zugehörigen Sammelleitung, d. h. die Eingangssignale XPB US 2 (wenn Sammelleitung bus 2 an den Prozessor P4 angeschlossen ist), XPBUS3, XPBUS4 und XPBUS5 (s. Fig. 19A). Mit sämtlichen drei Eingangssignalen zu einem der UND-Glieder A11006 bis A11009 wird das ODER-Glied O11001 aktiviert und erzeugt das Signal MNXPDA, das zum Treiber DR11106 in F i g. 20 gelangt. Das Ausgangssignal dieses Treibers wird zur Sammelleitung der E/A-Vermittlung A gesendet und zeigt an, daß ein Kennwort kommt. Wenn eine zweite E/A-Vermittlung und E/A-Steuereinheiten B vorgesehen sind, führen die UND-Glieder A11010 bis A 11013 und das ODER-Glied 011002 (Fig. 19B) die Funktion für diese Gruppe von E/A-Steuereinheiten in ähnlicher Weise durch wie für die E/A-Vermittlung A.

Eine Beschreibung ist nicht erforderlich, da die Wirkungsweise identisch mit der für die Gruppe A ist.

Die Schaltungsanordnung, die auf das ODER-Glied OllOOl und die entsprechende zugehörige, nicht bezifferte Schaltung in der durch gestrichelte Linien umrahmten Einheit in Fig. 19 anspricht, wird für den oben beschriebenen Kollisionsfall verwendet, bei dem ein Prozessor Zugriff mit einem Kennwortanruf angerufen und erhalten hat und der E/A-Anruf gesperrt werden muß.

Bemerkt wird erneut, daß zwei Speichermoduleinheiten pro Gehäuse vorgesehen sind. Wenn Zugriff zu einer der Speichermoduleinheiten Ml bis M16 erlangt worden ist, muß ein Signal zu jeder der anderen 15 Speichermoduleinheiten gesendet werden, um anzuzeigen, daß diese Speichermoduleinheit ein Kennwort sendet. Dieses Signal wird für jedes der Gehäuse erzeugt. Das Eingangssignal MNXPDA * wird in der Speichermoduleinheit auf dem vorderen

Schub des Gehäuses erzeugt (s. Fig. 19B). Wenn das Eingangssignal MNXPDA * auf den Eingang des Glieds ;411014 gegeben wird, aktiviert es das ODER-Glied 011003, und dieses erzeugt dann ein Ausgangssignal, um die anderen Speichermoduleinheiten zu informieren, daß das Kennwort gesendet wird. Dadurch werden die anderen Speichermoduleinheiten veranlaßt, ihre E/A-Anrufe zur selben E/A-Vermittlungssammelleitung, hier zu derjenigen für die E/A-Vermittlung A, noch zurückzuhalten. In Fig. 18A, nicht jedoch in Fig. 19B, ist dargestellt (s. das ODER-Glied 010915 und den Eingang zum UND-Glied A10920), daß beim Aussenden des Signals MNXPDA * dieses Signal auch zu der im hinteren Schub angeordneten Speichermoduleinheit gelangt, um dieser mitzuteilen, daß ein Kennwort gesendet wird, und auch einen Anruf dieser Moduleinheit nach derselben E/A-Sammelleitung zurückzuhalten. Gemäß Fig. 19B wird das Ausgangssignal des Glieds 011003 auf einen Treiber DA 11107 gegeben (s. Fig. 20). Das Ausgangssignal dieses Treibers wird zu sämtlichen anderen Speichergehäusen gesendet, um die Speichermoduleinheiten zu informieren, daß ihre E/A-Anruf e nach dieser E/A-Steuersammelleitung A zurückgehalten werden müssen. Die Schaltung des ODER-Glieds 011104 arbeitet ähnlich für die E/A-Steuerleitung B.

Nach Fig. 5 ist die in Fig. 19B dargestellte, eben beschriebene Schaltungsanordnung ein Teil der Hauptsteuerung 10115, der von den Kreuzungspunkt-Sammelleitungen 10110 kommt. Die Hauptsteuerung 10115 stellt ihrerseits die Leitungstreiber-Steuerung 10111 ein.

Es werden Fig. 5A und Fig. 20 betrachtet. Die Leitungstreiber-Steuerung 10111 nach Fig. 20 hat 9 Ausgänge, wobei einer dieser Ausgänge ein Signal führt, das zu den anderen 7 Speichergehäusen gesendet wird, um den E/A-Anruf zu sperren. Dies ist der Fall, wenn ein Kennwortanruf nach einer E/A-Steuereinheit gerade bearbeitet wird und eine andere E/A-Steuereinheit versucht, zur gleichen Zeit die Speichermoduleinheit anzurufen. 7 Ausgänge der Leitungstreiber-Steuerung 10111 sind Ausgänge von Treibern DR11101 bis DR11107. Die übrigen zwei Treiber DR11108 und DR11109 haben ähnliche Funktionen wie die Treiber DR11106 und DR11107, außer daß sie die Signale zu den E/A-Steuereinheiten der E/A-Sammelleitung busB an Stelle der E/A-Sammelleitung bus A geben. Es sind dies die Leitungssteuertreiber 10111.

Es sind jetzt F i g. 5 A und insbesondere die Hauptsteuereinrichtung 10115 zu betrachten. Es folgt eine Betrachtung der für die Erzeugung der Signale, die zu einem Zeitzähler 10113 und zu Registersteuerungen 10114 gesendet werden, benutzten Zeiten oder Takte. Die genannten Schaltungen sind im einzelnen in Fig. 19A beschrieben. Es ist ein ODER-Glied 011005 vorgesehen, welches das MTONB-Signal (Speicherzeit-Null-Nichtbelegt-Signal) erzeugt, das dazu benutzt wird, die zweite Art von Kollisionen zu steuern, bei denen eine Speichermoduleinheit bereits belegt ist und einen Anruf bedient und danach ein Anruf mit hoher Priorität versucht, Zugriff zu derselben Speichermoduleinheit zu erhalten. Es wird jetzt die Schaltungsanordnung des Glieds 011006 betrachtet. Wenn eine anrufende Moduleinheit Zugriff erhalten hat, wird einer der Kreuzungspunkt-Flip-Flops gesetzt; infolgedessen ist eines der Signale XPBUSl bis XPBUS5 hoch. Diese Signale werden mit dem Signal MTO zusammen auf ein UND-Glied gegeben, wobei das Signal MTO das Ruhezustandssignal bei nicht belegten Speichern darstellt, um das UND-Glied zu aktivieren und ein Ausgangssignal von einem der UND-Glieder A 11Φ22 bis ^11026 zu erzeugen, wodurch das Glied 011006 ein Ausgangssignal abgibt, welches zusammen mit dem Speicherleistung-Bereit-Signal auf ein UND-Glied gegeben wird, um eine Ausgangsspannung auf der Leitung MTOXP-I zu erzeugen. Die Ausgangsspannung dieser Leitung zeigt an, daß die Zeit gleich der Taktzeit T₀ ist und daß ein Kreuzungspunkt gesetzt worden ist. Bei der nächsten Taktzeit wird der Flip-FlopFF11001 gesetzt. Wie in Fig. 19A dargestellt, ist der Flip-Flop FF11001 in seinen üblichen Zustand gesetzt. Das Auftreten eines hohen Ausgangssignals vom ODER-Glied 011006 stellt den Flip-Flop FFIlOOl zurück. Liegt kein Anruf vor, so

so befindet sich der Flip-Flop 11001 normalerweise in seinem rückgestellten Zustand, d. h. im Nicht-Belegt-Zustand der Speichermoduleinheit. Wenn das Signal vom ODER-Glied 011006 am »Eins«-Eingang des Flip-Flops FFIlOOl ankommt, wird dieser Flip-Flop bei der nächsten Taktimpulszeit gesetzt. Der Flip-Flop FFIlOOl ist der Schalter-Steueradressen-Flip-Flop und dient zu Verzögerungszwecken, nämlich um zu veranlassen, daß der Beginn des Ausschwingens der Schalter 10101 ein Überlappen der Schalterausgangssignale verhindert. Der Flip-Flop FFIlOOl wird mit dem MTNOB-Signal rückgestellt, das das zurückgeführte Nicht-Belegt-Signal zum UND-Glied Λ11027 darstellt. Es gibt zwei ΓΟ-Zustände. Der eine tritt auf, wenn bei TO der Speicher nicht belegt ist, wodurch der Flip-Flop FFIlOOl rückgestellt ist, und der andere Zustand besteht darin, wenn eine anrufende Moduleinheit gerade Zugriff bei TO erhalten hat und die Speichereinheit belegt ist. Dies ist am ΜΓΟΧΡ-1-Ausgang dargestellt. Dasselbe Ausgangssignal MTOXPl gelangt zur Zeitzählersteuerung 10112 in Fig. 5A.

Die Schaltung des ODER-Glieds 011007 in Fig. 19A bestimmt, ob die Operation ein Lesen aus dem Speicher oder ein Schreiben in den Speicher ist.

Die UND-Glieder A11032 bis 11036 erhalten die zugehörigen Kreuzungspunkt-Sammelleitungs-Eingangssignale XPBUSl bis XPBUS5, die aussagen, daß eine Anrufmoduleinheit Zugriff erhalten hat. Auf der anderen Seite der jeweiligen UND-Glieder A11032 bis A11036 erscheint der Lesepegel von der Anrufmoduleinheit, wenn eine Leseoperation aus dem Speicher gewünscht wird. Wenn solch ein Lesepegelanruf auftritt, wird die Ausgangsspannung des ODER-Glieds 011007 hoch, um an seinem Ausgang ein Speicher-Lesepegelsignal MRL-I zu erzeugen. Infolge des Inverters/11001 ist die Ausgangsspannung bei MRL1 hoch, wenn das Signal ein Lesepegelsignal ist; wenn es ein Schreibsignal ist, ist die Ausgangsspannug bei MWL nach Umkehrung des Signals durch den Inverter /11001 hoch. Die Schaltungsanordnung ist daher normalerweise im Schreibzustand und verharrt in dem Schreibzustand, wenn nicht eine Leseanzeige anlangt.

Fig. 21 zeigt den Zeitzähler-Steuerkreis 10112 der Fig. 5A. Die Schaltungen auf der linken Seite der gestrichelten Linie A-A sind Prüfkreise. Der Eingang zum UND-Glied A11202 wird nur für Prüfzwecke benutzt. Das Glied A 11201 spricht auf das

ΜΓΟ-ΧΡ-1-Signal an, das anzeigt, daß der Kreuzungspunkt in der betreffenden Speichermoduleinheit gesetzt worden ist und daß Zugriff erhalten worden ist. Das MTEST-Signal zeigt an, daß ein Prüfvorgang nicht bewirkt wird. Auf Grund der vorliegenden Bedingungen, nämlich daß Zugriff erhalten worden ist und die Speichennoduleinheit belegt ist, ist daher die Ausgangsspannung des ODER-Glieds 11201 hoch. Dies stellt das SMTC-Ausgangssignal dar, das den Speicher-Zeitzähler 10113 der F i g. 5 A in Betrieb setzt. Dieser Zeitzähler ist in F i g. 22 dargestellt und wird später beschrieben.

Das hohe Ausgangssignal des ODER-Glieds 011201 bildet ferner eines der Eingangssignale des UND-Glieds AU2Q3, die zum Aktivieren dieses UND-Glieds nötig sind. Eine weitere Eingangsspannung des UND-Glieds Λ11203 ist die MTOXP-I-Eingangsspannung, die anzeigt, daß die Speichermoduleinheit der Fig. 5 belegt ist und sich in ihrem TO-Zustand befindet. Zum Aktivieren des UND-Glieds .4 11203 ist ferner eine Eingangsspannung vom Kernschalt-Flip-Flop-Umkehrsignal CEF erforderlich; dieses UND-Glied wird aktiviert durch Auftreten eines Taktimpulses. Dabei handelt es sich um den Taktgeberimpuls, der im Speicher erzeugt wird. Infolge Aktivierens des UND-Glieds A11203 erscheint das Signal vom ODER-Glied 011205 auf der Ausgangsleitung STMRC; dieses Signal stellt das Speicherlesezyklus-Beginn-Impulsausgangssignal dar. In entsprechender Weise wird das UND-Glied A 11204 aktiviert, und zwar mit dem Umkehrsignal UEF, zur Taktimpulszeit und auf Grund des Aktivierens des Schalter-Steueradressen-Auswertsignals von den Flip-Flops Fi⁷IlOOl der Fig. 19A sowie zur ZeitMT4.

Das Auftreten dieser vier Signale führt zum Aktivieren des UND-Glieds ^t 11204, welches seinerseits das ODER-Glied 011206 ein Ausgangssignal abgeben läßt. Dieses Ausgangssignal ist das Speicher-Schreibzyklus-Beginnsignal STMWC. Die Schalter-Steueradressen-Auswertung ist der Ausgang des Flip-Flops FFIlOOl (Fig. 19A) und ist ein Teil des Hauptsteuerkreises 10115 (F i g. 5 A).

Das Lesebeginnsignal STMRC und das Schreibbeginnsignal STMWC als Ausgangsspannungen der zugehörigen ODER-Glieder 011205 bzw. 011206 werden an den Eingang der in F i g. 23 A dargestellten Schaltung gelegt, und an den Eingang der Schaltung gemäß Fig. 23B. Fig. 23A zeigt ein logisches Schaltbild des Speicher-Lesezyklus-Beginnkreises, die F ig. 23 B das logische Schaltbild des Speicherschreibzyklus-Beginnkreises. Das Beginnsignal STMRC führt zu den Lesetreibern und in den Univibrator-Auswerteingang. Das Signal STMCW wird zu den Schreibtreibern und zu den Speicher-Informationstreibern geleitet. Gemäß Fig. 21 ist das Ausgangssignal des ODER-Glieds 011201 das Speicher-Zeitzähler-Beginnsignal SMTC, das ganz links in F ig. 22 dargestellt ist. F i g. 22 zeigt ein logisches Schaltbild des Speicher-Zeitzählers 10113 (Fig. 5A).

Das Signal SMTC wird auf die »Null«-Seite des Flip-Flops FF11301 und auf die »Eins«-Seite des Flip-Flops FF11302 gegeben. Die Flip-Flops FF11301 bis FF11311 bilden die Flip-Flops des Speicher-Zeitzählers 10113 der Fig. 5A. Das Signal SMTC stellt den MT O-Flip-Flop FF11301 zurück und setzt den MTI -Flip-Flop FF11302. Zur nächsten Taktimpulszeit wird der Flip-Flop FF11303 über den Ausgang der Einsseite des Flip-Hops FF11302 und das UND-Glied A11303 in seinen Einszustand geschaltet. Dadurch wird das MT 2-Ausgangssignal des Flip-Flops FF11303 fortgezählt. In entsprechender Weise wird die »Eins« am Ringzähler der F i g. 22 durch die aufeinanderfolgenden Stufen FF11304 usw. entlang verschoben, wobei die »Eins« fortschreitet, bis der Flip-Flop FF11311 in den »Eins «-Zustand geschaltet wird. Durch Schalten des Flip-Flops FF11301 in seinen Einszustand zum Zeitpunkt ΜΓ10 tritt ein Rücklauf und Wiederbeginn über die Leitung 11301 zum Aktivieren des UND-Glieds A11304 ein. Dadurch wird erneut die Einsseite des Flip-Flops FF11301 gesetzt, um das Ausgangssignal MT 0 zu erzeugen. Nach dem Setzen des FF11301 bleibt dieser Flip-Flop in der Eins-Stufe gesetzt, bis ein weiterer Speicher-Zeitzähler-Beginnimpuls am Eingang der Nullseite auftritt.

Zusammenfassend betrachtet bewirkt das Setzen eines Kreuzungspunktes durch Erlangen des Zugriffs zum Speicher den Beginn des Speicher-Zeitgeberzyklus, der den Zähler von MTO bis ΜΓ10 zählen läßt, worauf der Flip-Flop FF11301 erneut gesetzt wird und im gesetzten Zustand verharrt, bis ein weiterer Kreuzungspunkt gesetzt wird und ein erneutes Zählen des Speicher-Zeitzählers 10113 erlaubt.

Fig. 23 A und 23B sind logische Schaltbilder des Kernlese- und -Schreib-Zeitgebersteuerkreises 1011 (s. den inneren Speicherabschnitt der F i g. 5 C). Der in Fig. 22 dargestellte Zeitzähler 10113 kann als ein Teil der Hauptsteuerungen 10115 gemäß Fig. 5A betrachtet werden; das Ausgangssignal SCAS nach F i g. 5 C tritt in den Zeitgebersteuerkreis 1011 der F i g. 23 A und 23 B ein. Das Speicher-Lesezyklus-Beginnsignal ist ein Eingangssignal für einen VerzögerungsunivibratorZ)2801. Das Speicher-Lesezyklus-Beginnsignal bewirkt das Schalten des Univibrators D 2801 und macht das Auswert- und das Leseimpuls-Zeitgebersignal wirksam. Der STRB- oder Auswertimpuls wird auf die Univibratoren 1032 gegeben

(s. Fig. 5C und 13). In einer Einheit 1032 sind 49 Univibratoren vorgesehen. Diese Univibratoren leiten die Information von den Speichern 1028 und den zugehörigen Abfühlverstärkern 1031 zu den Speicher-Informationsregistern MIRA, MIRB, MIRC_% MIRD und dem Paritätsregister (s. F i g. 5 D). Die Register MIRA bis MIRD bilden ein einziges Speicher-Informationsregister mit 48 Informationsbits, und zwar 12 Bits in jedem Speicher-Silbenunterregister MIRA bis MIRD und zusätzlich ein 49. Paritätsbit. Die Kernspeicher-Leseimpulse CMRP werden auf die Lesetreiber 1025 (Fig. 13) aus Treibern DR10106 (Fig. 5C) gegeben. Die Kernspeicher-Schreibimpulse CMWP werden zu den Schreibtreibern 1026 aus TreibernDR10106 gegeben (Fig. 13 und 5 C). Die Treiber DR10106 bestehen aus 64 Lesetreibern 1025 und 64 Schreibtreibern 1026. Diese Treiber DR10106 werden von den Speicheradressen-Register-Decodierern 1023 und 1024 erregt, die in Fig. 5A und 13 dargestellt sind. Das Speicher-Lesezyklus-Beginnsignal erregt daher die Verzögerungsunivibratoren D 2801 und D 2802 (Fig. 23A), um ein Auswert-AusgangssignalSTRB auszulösen. Das Auswertsignal STRB wird auf die Univibratoren 1032 (Fig. 5C) gegeben und erzeugt die Kernspeicher-Geschwindigkeitsimpulse, die auf die Lesetreiber 1025 in der Treibereinheit DR10106 gegeben werden. In entsprechender Weise wird das Speicher-Schreibzyklus-Beginnsignal auf die Univi-

bratoren 1035P und 1035C der Fig. 13 gegeben. Dadurch erscheint der Kernspeicher-Schreibimpuls CMWP (Fig. 23B) an den Schreibtreibern 1026, und die Kerninf ormations-Treiberimpulse CDIDP des Treibers 1034 an den Informationstreibern 1034 die im inneren Speicher 1010 der Fig. 5 C dargestellt sind. Es wird F i g. 24 betrachtet, die ein logisches bratoren 1035P und 1035C der Fig. 13 gegeben. Schaltbild der Registersteuereinheit 10114 (Fig. 5A) darstellt.

Das UND-Glied A11401 wird (in Abwesenheit eines Prüfvorganges) durch das Signal MTOXP-I geschaltet, das in den Hauptsteuerungen 10115 erzeugt wird. Diese Schaltung ist dazu bestimmt, ein Speicher-Adressenregister-Ladesignal LMAR zu erzeugen, um in das Speicheradressenregister die Speicheradresse zu übertragen, welche durch die Anrufmoduleinheit angerufen wird. Das Signal LMA R ist in Fig. 5A am Ausgang der Registereinheit 10114 dargestellt. Das Signal LMAR wird in die Speicheradressen-Eingangs- und -Zähleinheit 10116 gegeben . (Fig. 5C). Das Signal wird in der Registersteuer-■ und -Paritätsschaltung der F i g. 24 beim Aktivieren ; des UND-Glieds A11401 erzeugt.

Die Erzeugung des Signals LMAR ermöglicht es der Anrufmoduleinheit, 12 Bits über die entsprechenden zugehörigen Schaltungsempfänger 1&U7A, 101175, 10117C, 10118,4 oder 101185 (Fig. 5B) zu senden, wie später beschrieben wird. Die Registersteuerschaltung 0114 erzeugt ferner TCMIR-Signale, d.h. Signale zur Übertragung von den Kernen zum Speicherinforniationsregister. Die TCMIR-Signale treten zum Zeitpunkt MT 3 durch dasMT-Signal vom Zeitzähler 10113 auf, das mit dem Speicherlesepegelsignal und mit dem Kernerreger-Flip-Flop in seinem nicht gesetzten Zustand über UND-Glieder verknüpft : wird, wodurch ein Ausgangssignal von den UND- ' Gliedern A11402 und A11403 erzeugt wird, das jeweils ODER-Glieder 011405 und 011406 veranlaßt, die TCMIR-Ausgangssignale zu erzeugen.

Zum Zeitpunkt MT 3 erzeugt das UND-Glied /411402 ein hohes Ausgangssignal, wenn ein Speicherlesepegelsignal vorhanden ist, wenn der Kernerreger-Flip-Flop in rückgestellter Stellung ist und wenn Lesebetrieb vorliegt, in dem das MRL-Signal hoch ist. Das Ausgangssignal des UND-Glieds 11401 bildet das Signal LMAR in F i g. 24, das in das Speicheradressenregister 1021 gelangt. Die übrigen Ausgangssignale der Fig. 24 gelangen zum Speicherinformationsregister 1033 (s. Fig. 5D). Das erste dieser Signale ist das TCMIR-Signal (Übertragung vom Kern zum Speicherinformationsregister), das von den ODER-Gliedern 011405 und 011406 abgegeben wird.

Wenn kein Prüfvorgang vorliegt, liegt der rechtsseitige Eingang des UND-Glieds A11421 hoch. Um das UND-GLlied A11421 zu aktivieren, muß der Speicherschreibpegel hoch sein und dadurch anzeigen, daß eine Speicher-Schreiboperation vorliegt. In diesem Fall liegen sämtliche rechtsseitigen Eingänge der UND-Glieder A11404 bis A11408 hoch. Zum Zeitpunkt MTI aktiviert das Signal vom Zeitzähler 10113 das UND-Glied A11404 und bewirkt, daß das ODER-Glied 011402 ein Signal »Lade-Speicherinformationsregister-Silbe D« auf der Leitung LMIRD abgibt (s. Fig. 5D). Entsprechend aktiviert zum ZeitpunktMT2 der Zeitzähler 10113 das UND-Glied A11405, welches 011403 veranlaßt, ein Signal »Lade-Speicherinformationsregister-Silbe C« (LMIRC) abzugeben. In entsprechender Weise erzeugt zu den Zeitpunkten MT 3, MT 4 und MT 5 der Zeitzähler 10113 entsprechende Signale zum Aktivieren der jeweiligen UND-Glieder^ 11406, A11407 und^411408, um die Erzeugung entsprechender Ausgangssignale zu veranlassen, die Signale LMIRB, LMIRA und »Lade-das-Paritätsbit« angeben. Der Pufferkreis 511401 in Fig. 24 ist ein Normierungs-Pufferkreis,

ίο der aus einem doppelten Inverterkreis bestehen kann. Der rechtsliegende Abschnitt der Fig. 24 mit den Schaltungen der UND-Glieder A11409 bis A11413 erzeugt die Rückstellsignale zum Rückstellen der Unterregister für die D-, C-, B-, A- und Paritätssilben des Speicherinformationsregisters. Jedes Glied spricht auf ein Kein-Prüfungsvorgang-Eingangssignal und ein Leer-Null-Kreuzungspunktsignal an, das die jeweiligen UND-Glieder hoch legt und dadurch ein hohes Ausgangssignal von den zugehörigen ODER-Gliedern 011410 bis 11414 bewirkt. Die Aktivierung dieser ODER-Glieder erzeugt entsprechende Rückstell-Speicherinformationsregistersilben D, C, B und A, nämlich die Signale RMIRD, RMIRC, RMIRB und RMIRA, sowie ein Rückstell-Paritätsbit-Signal.

Fig. 24 zeigt die Erzeugng des Signals LMAR für das Laden des Speicheradressenregisters 1021. Während der Leseoperationen werden die Signale TCMIR (Signale für die Übertragung vom Kern zum Speicherinformationsregister) erzeugt und gestatten, daß Information von den Kernen in das Speicherinformationsregister 1033 übertragen wird.

Während der Schreiboperationen wird die Eingabe von Information in das Speicherinformationsregister 1033 (F i g. 5 D) von der Anrufmoduleinheit her auf Silben-Grundlage gesteuert durch die Signale LMIR D (bei MTI), LMIRC (bei MT2), LMIRB (bei MT3), LMIRA (beiMJ4) und das Signal zum Eingeben des Paritätsbits (bei MTS).

Zur MTO-Kreuzungspunkt-Zeit (MTOXP-I) wird das gesamte Speicherinformationsregister 1033 rückgestellt, und zwar über die zugehörigen Speicherinformationsregister-Rückstellsignale RMIRD (Silbe D), RMIRC (Silbe C), RMIRB (Silbe B), RMIRA (SiI-

be A), sowie »Rückstelle Paritätsbit«.

Es wird erneut F i g. 5 betrachtet. Die Eingangssignale zu den Empfängern für die Sammelleitungen busl bis bus 5 sind für den Steuersignaleingang beschrieben worden. Es sind zusätzlich eine Anzahl von Empfängern WlVJA, 101175,10117C, 10118,4 und 101185 vorgesehen, die Adressen- und Informationsbits von den jeweiligen Anrufmoduleinheiten Pl bis P 4 und E/A 1 bis E/A 20 aufnehmen. Es sind 12 Empfänger für jede der Prozessor-Sammelleitungen und 60 Empfänger für die E/A-Steuereinheiten-Sammelleitungen vorgesehen, d.h. 12 Empfänger von jedem der 5 Gehäuse mit zwei E/A-Steuereinheiten für die Sammelleitung busl der E/A-Vermittlung A und die Sammelleitung bus 2 der E/A-Vermittlung B.

Die Empfänger normieren die in die Gehäuse der Speichermoduleinheiten eintretenden Signale mit Hilfe doppelter Inversion durch ein Paar von Invertern. Die Eingangssignale für die Empfänger 10118 A und 101185 werden in den Mischkreis 10119Λ der Sammelleitung busl bzw. in den Mischkreis 101195 der Sammelleitung bus 2 gegeben. Die Mischkreise 10119.4 und 101195 können 1-5-Mischer sein (1 auf 5). Zu einem gegebenen Zeitpunkt wird nur

73 74

eine Gruppe von 12 Signalen von einem der E/A- erscheint ein entsprechendes Signal jetzt auf der Ein-Steuergehäuse auf den Empfängern 10118^4 der gangsleitung IUABl. Dies stellt die ankommende Sammelleitung busl oder 10118 B der Sammelleitung Adresse für das Informationsbit 1 von der E/A- busl empfangen. Die Mischkreise 10119,4 und Steuereinheit der E/A-Vermittlung A dar, die Zugriff 101195 gleichen den oben beschriebenen Mischkrei- 5 erhalten hat. Diese beiden Eingangssignale werden sen 10106 und 10107 für die Sammelleitungen bus 1 im UND-Glied A11501 verknüpft, und in Abhängigbzw, bus 2, die für die Steuerinformation vorgesehen keit davon, ob das ankommende Bit eine Null oder sind. Nur eines der E/A-Steuergehäuse sendet jeweils eine Eins ist, weist das UND-Glied A11501 ein niedzu einem Zeitpunkt; es werden jedoch von jedem der riges oder ein hohes Ausgangssignal auf. Daraufhin

5 Gehäuse für jede Torschaltung in dem Mischkreis io erzeugt das ODER-Glied O11501 ein entsprechen- 10119A 5 Eingangssignale empfangen, von denen des Ausgangssignal am Ausgang INBl. Dies ist das vier nicht aktiv sind. Die Mischer werden verwendet, Ausgangssignal vom Eingangsmischkreis 10127.

um eine Einengung der 5 Signale auf ein Signal her- Die Einheit 10125 der Eingangssammelleitung beizuführen. Die Ausgangssignale des Mischers busl enthält die 5 UND-Glieder A11501, A11506, 10119A enthalten daher 12 Gruppen von 5 Eingangs- i₅ A11508, A11509 und A 11510. Dies entspricht den Signalen von jedem der E/A-Gehäuse für die 12 Bits sechs der zwölf Ausgänge von der Eingangssammelder Information oder der Adresse. leitung busl, 10125. Die Ausgangssignale von jedem In Fig. 25A und 25B ist die Speichereingangs- der zugehörigen UND-Glieder werden auf den Einmatrix für die Bits 1 bis 6 dargestellt. Es wird noch gangsmischkreis 10127 gegeben. Der Mischkreis entauf Fig. 5D Bezug genommen. Die Zeichnungen 20 hält 12 ODER-Glieder, von denen sechs die ODER-enthalten die Schaltungsanordnungen für die ersten Glieder O11501 bis 11506 darstellen.

6 Bits vom Sammelleitungseingang bus 5 10121, Das Ausgangssignal INB1 ist das erste Bit, INB 2 Sammelleitungseingang bus 4 10122, Sammelleitungs- das zweite Bit, INB 3 das dritte Bit, INB 4 das vierte eingang bus 3 10123, Sammelleitungseingang bus 2 Bit, INB 5 das fünfte Bit, und INB 6 das sechste Bit 10124, Sammelleitungseingang bus 1 10125 und von 25 des Informations- oder Adressenausgangssignals vom dem Eingangsmischkreis 10127. Die Zeichnung ent- Eingangsmischkreis 10127.

hält ferner den Prüfkreis für die Eingangs-Simulier- Sechs weitere Bit-Schaltungen für die Bits 7 bis 12

Sammelleitung 10126. Es sind tatsächlich zwei Spei- der ersten 12 Bits der Information oder Adresse sind chereingangsmatrix-Einheiten vorgesehen. Eine nicht durch eine identische Einheit vorgesehen. Diese INB-dargestellte zweite Einheit ist für die Bits 7 bis 12 30 Ausgangssignale 1 bis 12 werden zu den Torschaltunvorgesehen, die im wesentlichen dieselbe Einheit sein gen des Speicheradressenregisters und der Speicherkann, wie die Speichereingangsmatrix für die ersten informationsregister übertragen.
6 Bits. Die Fig. 25 dient daher als Beispiel zur Be- In Fig. 26 ist das Speicheradressenregister darge-

schreibung beider Schaltungsanordnungen. stellt. Die Zeichnung zeigt das Speicheradressenregi-

Gemäß F i g. 25 A und 25 B ist jedes der ODER- 35 ster 1021 für die Bits 1 bis 6 und den Kernerreger-Glieder 011501 bis 011506 und deren zugehörige Flip-Flop-Kreis FF11620. Für die Bits 7 bis 12 ist UND-Glieder, die die ODER-Glieder jeweils speisen, ein zweiter Abschnitt des Adressenregisters 1021 voreinem der Bits der Adresse oder Information züge- gesehen, der im wesentlichen identisch mit dem für ordnet, die zum Adressenregister 1021 oder zum In- die ersten 6 Bits ist. Es ist jedoch nur ein Kernformationsregister 1033 übertragen werden soll. 40 erreger-Flip-Flop FF11620 vorgesehen. Dieses stellt

Es wird Bezug genommen z. B. auf das erste Bit eine Primärsteuerung zum Steuern des Speicherlese- und das ODER-Glied 011501. Abhängig davon, und des Speicherschreibzyklus dar. Im Normalbetrieb welche Moduleinheit Zugriff erhalten hat, erscheint befindet sich der Flip-Flop stets im rückgestellten ein Signal auf einem der Kreuzungspunkt-Sammel- Zustand. Immer wenn die Einrichtung im Betriebsleitungseingänge XPBUSl bis XPBUS5 (Fig. 25A). 45 zustand ist, befindet sich der Flip-Flop im rückge-Dieses Signal wird auf das jeweils zugeordnete UND- stellten Zustand; er wird lediglich für Prüfzwecke Glied A11501 bis A11505 gegeben. Ein zusätzliches gesetzt.

UND-Glied ist für Prüfzwecke vorgesehen und wird Das Speicheradressenregister 1021 wird niemals

nicht beschrieben. Entsprechend führt die erregte rückgestellt, sondern befindet sich immer in dem Steuerleitung zum zugehörigen UND-Glied, das das 50 Zustand der letzten Adresse, in die es eingegeben entsprechende ODER-Glied 011502 bis 011506 worden war. Daher muß das Speicheradressenregispeist. In Abhängigkeit davon, welches der UND- ster 1021 in den für jedes Bit geforderten Zustand Glieder durch das zugehörige Kreuzungspunkt-Sam- gezwungen werden. Dies wird ausgeführt durch die melleitungssignal XPBUSl bis XPBUSS erregt wor- Verwendung eines Paares von Torschaltungen, von den ist, wird das zugehörige der UND-Glieder 55 denen die eine die Nullseite des Flip-Flops eines A 11501 bis A11505 durch die Adresseninformation jeden Bits schaltet, und die andere die Einsseite aktiviert, welche von der entsprechenden Modulein- dieses Flip-Flops. Es wird z. B. die Schaltung des heit auf den Leitungen IUABl, dem E/A-Vermitt- Bits 1 betrachtet, die den Flip-Flop FF11601 entlung Α-Eingang, oder CU4B1, CU3B1, CU2B1 hält. Die Nullseite des Flip-Flops FF11601 wird ge- oder CUlBl, oder den Eingängen von den Prozes- 60 setzt durch ein ODER-Glied 011601, und die Einssoren Pl bis P 4 kommt. Wenn an Stelle des vierten seite durch ein ODER-Glied 011602. Das ODER-Prozessors eine zweite E/A-Vermittlung benutzt wird, Glied 11601 wird gesetzt durch das UND-Glied ändert sich der Eingang entsprechend. A11601, das ODER-Glied 011602 durch das UND-

Es wird angenommen, daß die Eingangssignale Glied A11602. Die Eingangssignale des UND-Glieds von der Sammelleitung bus 1 kommen, die die Sam- 65 /411601 sind das umgekehrt INBl-Signal, also das melleitung für die E/A-Steuereinheiten-Gruppe der Ausgangssignal des Eingangsmischkreises, sowie das Vermittlung^ darstellt. Es erscheinen dann Signale LMAR-Signal (Speicheradressenregister-Ladesignal), auf der mit XPBUSl bezeichneten Leitung, und es das zur KreuzungspunktzeitMTO auftritt. Das erste

Eingangssignal des UND-Glieds A11602 ist dasselbe Ausgangssignal INBl, das das erste ankommende Bit vom in F i g. 5 D dargestellten Eingangsmischkreis 10127 bildet, sein zweites Eingangssignal, das Signal LMAR zum Zeitpunkt MTOXP (Kreuzungspunktzeit MTO). Dieses Signal wird nicht umgekehrt. Wenn also das auf der Leitung INB1 ankommende Signal hoch ist, wird es am Inverter/11601 umgekehrt, wodurch das Eingangssignal am UND-Glied Λ11601 niedrig ist. In diesem Fall aktiviert das hohe Signal das UND-Glied A11602 zum Zeitpunkt MTOXP durch das SignalLM^Ä, worauf das ODER-Glied 011602 ein Ausgangssignal abgibt, das den Flip-Flop FF11601 in den Einszustand schaltet. Entsprechend ist dann, wenn das ankommende Bit eine Null darstellt, das Eingangssignal INBl niedrig. Dieses Eingangssignal wird am Inverter /11601 umgekehrt und über das UND-Glied A11601 und die ODER-Glieder 011601 übertragen, um die Nullseite des Flip-Flops FF11601 zu setzen. Dieses niedrige Signal aktiviert das UND-Glied A11602 nicht; daher wird die Einsseite des Flip-Flops FF11601 nicht gesetzt. In Abhängigkeit davon, ob das auf der Leitung INB1 vom Eingangsmischkreis 10127 ankommende Signal eine Null oder eine Eins ist, wird also der Zustand des Flip-Flops FF11601 entsprechend in bestimmter Weise gesetzt. Das gleiche geschieht für jeden der anderen Flip-Flops der ersten 6 Bits, nämlich für die Flip-Flops FF11602 bis FF11606. Das Ausgangssignal für das erste Bit des Flip-Flops FF11601 im Speicheradressenregister ist verschieden von den 5 anderen in Fig. 26 dargestellten Bits und unterscheidet sich ebenso von den 6 weniger wichtigen Bits des Speicheradressenregisters 1021. Das Ausgangssignal mit den wichtigsten Bits wird zu jeder der Decodier-Torschaltungen für die wichtigsten Bits der Decodierer 1023 und 1024 gegeben und von dort aus zu den Schaltern 1027 geleitet.

Gemäß F i g. 26 wird das Ausgangssignal des Flip-Flops FF11601, d.h. des höchsten Bits, auf zugehörige UND-Glieder A11610 und A11611 gegeben. Wenn der Flip-Flop FF11601 in den Einzustand gesetzt wird, wird ein hohes Signal auf das UND-Glied A 11610 gegeben. Wenn die Nullseite des Flip-Flops FF11601 hoch liegt, wird eine hohe Ausgangsspannung auf das UND-Glied A11611 gegeben. Bei Auftreten eines Schaltersteuer-Adressenauswert'.mpulses SCAS erzeugt dasjenige UND-Glied A 11610 oder /411611, das eine hohe Ausgangsspannung hat, ein entsprechendes Ausgangssignal MARlS oder MÄ~KYS. Der Strich oberhalb MARlS bedeutet M/4J? IS-NICHT. Dies zeigt an, daß entweder ein Ausgangssignal Eins oder Null vorliegt. Das Ausgangssignal der Nullseite MARTS wird auf 32 Sechs-Eingangs-Decodierkreise gegeben, die sämtlich im Decodierer 1024 für die weniger wichtigen Bits enthalten sind (s. Fig. 5C). Entsprechend wird das Signals MARlS der Einsseite des Flip-Flops FF11601 auf die anderen 32 Sechs-Eingangs-Torschaltungen in dem Decodierer 1023 für die wichtigsten Bits im Speicheradressenregister gegeben. Da 32 der Decodier-Schaltungen ein Eingangssignal von der Nullseite des Flip-Flops FF11601 für das erste Bit des Speicheradressenregisters 1021 und die anderen 32 Torschaltungen ein Eingangssignal von der Einsseite des Flip-Flops FF11601 erhalten, wird durch Anlegen des Schalter-Steueradressen-Auswertsignal SCAS an die UND-Glieder /411610 und A 11611 der Zustand übertragen, ohne die Notwendigkeit, ein gesondertes Auswert-Eingangssignal SCAR auf jede der Torschaltungen des Decodierers 1023 für die wichtigsten Bits einzugeben. Die Ausgangssignale der anderen 5 Flip-Flops FF11602 bis FF11606 werden auf die 64 Decodier-Torschaltungen 1023 für die wichtigsten Bits geleistet. Die Signale von diesen Decodier-Torschaltungen 1023 werden zu den Schaltern 1027 geleitet, wodurch einer

ίο der 64 Schalter eingeschaltet wird. Diese Schalter wählen in Verbindung mit den 64 Treibern der Treibereinheit DR10106 mit den Lesetreibern 1025 und den Schreibtreibern 1026 das jeweilige Wort aus, daß in der Kernmatrix 1028 gewünscht wird (s. F i g. 5 C).

In ähnlicher Weise erregen die weniger wichtigen Bits 7 bis 10 des Speicheradressenregisters 1021 die 64 Torschaltungeni des De|codierers 1024 für die weniger wichtigen Bits, damit entsprechend einer der 64 Treiber DR10106 gesetzt wird, die in Verbindung

ao mit den Schaltern zur Wortwahl in der Kernmatrix 1028 verwendet werden.

F i g. 27 zeigt den Adressenregister-Decodierer 1023 für die 6 wichtigstenBits. Dieser dient zur Decodierung für die Schalter SW 00 bis SW17. Die Schalternummern sind im Oktalcode wiedergegeben, so daß SJFOO bis SW17 die ersten die ersten 16 Schalter bilden. Es sind 8 Gruppen von Adressenregister-Decodierern vorgesehen; jede Gruppe entspricht der Gruppe gemäß Fig.27. Jedes der UND-Glieder,

z. B. A11701, 6 Eingänge; ihm folgt in der Schaltung ein ODER-Glied. A11701 speist demgemäß 011701. Das Ausgangssignal jedes der ODER-Glieder, z. B. von 011701, wird dem Eingang eines entsprechenden Schalters in der Schaltereinheit 1027 zugeführt.

Zum Beispiel wird das Ausgangssignal von 011701 auf den Schalter SWOO der Schaltereinheit 1027 gegeben. Diese Schalter arbeiten mit den Treibern DR 10106 zusammen, um das Wort in der Kernmatrix 1028 zu wählen, zu dem Zugriff gefordert wird. Die Eingangssignale zu den UND-Gliedern, z. B. zu A11701, werden entweder von den Nulloder von den Einsseiten der 6 wichtigsten Bits des Speicheradressenregisters (MAR) 1021 abgenommen. Die Eingangsspannungen beispielsweise für /411701 sind die Nullseiten der 6 wichtigsten Bits.

In Fig.28 sind die Bits 1 bis 12, nämlich die 12 höchsten Bits, des Speicherinformationsregisters 1033 dargestellt. Es sind dies die Bits für die Silbe A in dem mit MIRA bezeichneten Block in F i g. 5 D.

Im Gegensatz zum Speicheradressenregister 1021 wird beim Speicherinformationsregister 1033 dieses Register beim Beginn eines jeden Zyklus rückgestellt. Es wird angenommen, daß ein Informationswort in den Kernspeicher 1028 eingegeben werden soll. Für die Schreiboperation in den Speicher wird ein Satz von UND-Gliedern verwendet, der aus /411801 bis /411812 besteht. Ein Speicherinformationsregister-Ladesignal (LMIR) ist vorhanden. Im Beispiel gemäß F i g. 28 soll ein entsprechendes Signal LMIRA vorhanden sein. Es sind 5 solcher Speicherinformationsregister-Ladesignale LMIR vorhanden, und zwar für jeden der Silbenabschnitte A, B, C und D, sowie ein Signal für die Parität.

Diese Signale sind in Verbindung mit F i g. 24, den Speicherregistersteuerungen und dem Paritätskreis betrachtet worden. Bei Vorhandensein eines Speicherinformationsregister-Ladesignals LMIR werden die UND-Glieder A11801 bis A11812 wirksam gemacht

77 78

und durch die Signale aktiviert, die auf den 12 Lei- Die F i g. 29 zeigt das logische Schaltbild des Intungen zwischen dem Eingangsmischkreis 10127 und formationsausgangs- (nicht beziffert) und des Infordem Speicherinformationsregister 1033 (s. F i g. 5 D) mationsausgangsmischkreises 10151, die in F i g. 5 D erscheinen, wie z.B. das erste Bit-Signal INBl. In durch eine gestrichelte Umrahmung hervorgehoben F i g. 5 D ist das Speicherinformationsregister 1033 5 und mit 10153 bezeichnet sind, durch entsprechende A-, B-, C-, D- und Paritätslese- Die Schaltung nach Fig. 29 gibt den Inhalt des und -Schreibblocks dargestellt, die durch ODER- Speicherinformationsregisters 1033 Silbe für Silbe Glieder zusammengefaßt sind. Wenn das Bit eine aus. Zur Signalzeit MT 4 vom Zeitzähler 10113 Eins darstellt (»1«), wird AUSOl aktiviert und er- (s. Fig. 5A) werden die 12 Bits der SilbeD aus dem zeugt ein hohes Ausgangssignal am ODER-Glied io Speicherinformationsregister 1033 herausgelesen. Die 011801. Dieses Ausgangssignal setzt die Einsseite 12 Bits der Silbe D werden über zugehörige UND-des Flip-Flops FF11801. Die Leseeingangssignale Glieder A11901 bis Λ11912 gelesen. Entsprechend werden während der Leseoperation an die zugehöri- werden die zweiten 12 Bits aus dem Silbenabschnitt C gen UND-Glieder .411821 bis Λ11832 gelegt. Die zum Zeitpunkt MT 5 vom UND-Glied A11913 und UND-Glieder werden für die Leseoperation aktiviert 15 den zugehörigen UND-Gliedern in jedem der durch ein Ubertrag-Vom-Kern-In-Speicherinforma- Speicherinformations-Ausgangskreise mit den ODER-tionsregister-Signal, das Signal TCMIR-I oder Gliedern O11901 bis O11912 herausgelesen. Zum TCMIR-2. Diese werden gemäß Fig.28 eingeführt. Zeitpunkt MT6 wird der Inhalt der Silbe B im Es werden z. B. die ersten wichtigsten 12 Bits be- Speicherinfonnationsregister 1033 vom UND-Glied trachtet. Das UND-Glied A11821 wird aktiviert 20 A11925 und den entsprechenden UND-Gliedern in durch ein Eingangssignal vom Univibrator B1, der jedem der ODER-Glieder 011902 bis 011912 herdas Signal SSBl abgibt. Wenn das Signal eine Eins ausgelesen. Zum Zeitpunkt MT7 wird das UND-ist, die von der Kernmatrix 1028 über die Abfühlver- Glied A11937 durch das MT7-Signal aktiviert und stärker 1031 und die Univibratoren 1032 kommt, der Inhalt der Silbe A des Speicherinformationswird A11821 aktiviert und veranlaßt 011801, ein 25 registers 1033 wird von den UND-Gliedern entsprehohes Ausgangssignal abzugeben, das die Einsseite chend dem UND-Glied A11937 in jedem der ODER-des Flip-Flops FF11801 setzt. Entsprechend werden Glieder 011901 bis 011912 ebenfalls herausgelesen, die jeweiligen UND-Glieder beim Vorhandensein Schließlich wird zum Zeitpunkt MT 8 das Paritätsbit eines zugehörigen TCMIR-Signals und des Ausgangs- herausgelesen durch Aktivieren des UND-Glieds signals des zugehörigen Univibratorbits durchgeschal- 30 A11949 und entsprechende Aktivierung von 011912 tet, um die Einsseite eines zugehörigen Bit-Flip-Flops auf die Leitungstreiber 10152. Letztere entsprechen im Speicherinformationsregister 1033 zu setzen. Ob den Leitungstreibern 10111, außer daß die Leitungses sich um eine Lese- oder eine Schreiboperation treiber 10152 dem Informationsausgang zugeordnet während der ersten 6 Zeitpreioden MTO bis MT6 sind, während die Leitungstreiber DRlIlOl bis handelt, in jedem Fall wird während der Perioden 35 DR11109 in der Leitungstreibereinheit 10111 den MTI bis MT5 das Speicherinfonnationsregister 1033 Ausgängen der Hauptsteuereinheit 10115 zugeordgesetzt. Von der Periode MT 6 bis zur Periode MTlO net sind. Diese Daten werden in zugehörige Register wird die Information im Speicherinfonnationsregister in der Anrufmoduleinheit gegeben. Wenn z. B. ein 1033 in die Kerne 1028 zurückgeschrieben. Prozessor Pl bis P 4 Information aus einer Speicher-Bei der Schreiboperation wird alles, was in den 40 moduleinheit Ml bis M16 anfordert, wird die Inadressierten Kernen 1028 vorhanden ist, gelöscht, formation von der Leitungstreiber-Informationsund während MT 6 bis MTlO wird das Wort im ausgangseinheit 10152 in das M-Register 3007 der L-Speicherinformationsregister in die Kerne 1028 ein- und M-Register 3006 und 3007 in den Speichervergeschrieben. mittlungsabschnitten der Prozessoren gelesen.

Zusammenfassend gesagt muß also, um eine Eins 45

in das Speicherinformationsregister 1033 zu geben, E/A-Steuereinheiten entweder ein Lesesignal gleichzeitig mit einem Signal

vom Univibratorkreis für Bit 1 vorhanden sein, oder DieEingangs-Ausgangs(E/A)-SteuereinheitenEA41

es muß eine Schreiboperation gleichzeitig mit einer bis E/AlO und, falls vorhanden, E/All bis .EM20

eingeschriebenen Eins vorliegen, wie durch das Ein- 50 enthalten Steuer- und Datenbehandlungsregister so-

gangssignal INB1 angegeben wird. wie zugehörige Decodier und Zeitgebenegister. Jede

In F i g. 29 ist die Speicherinformations-Ausgangs- E/A-Steuereinheit kann irgendein Gerät des E/A-

schaltung 10153 dargestellt (s. auch Fig. 5D). In Komplements steuern, es können soviele gleichzeitige

jedem in Fig.28 möglichen Fall, nämlich bei einer E/A-Oprationen durchgeführt werden, wie E/ALese- oder bei einer Schreiboperation, wird die In- 55 Steuereinheiten vorhanden sind. Es werden 5 Arten

formation mit 12 Bits zur gleichen Zeit übertragen. von E/A-Steuereinheit-Befehlswörtern oder -Kenn-

Die anrufende Moduleinheit bestimmt, ob sie die In- Wörtern benutzt, und zwar Einstellen, Befehl, In-Be-

formation ansehen will oder nicht. Es wird erneut arbeitung, Ergebnis und Freigabe. Die Fig. 31 bis 35

F i g. 5 D betrachtet. Ob eine Leseoperation oder eine zeigen den Aufbau von Kennwörtern. Schreiboperation vor sich geht, in jedem Fall wird 60 Ein in der Steuerbetriebsart arbeitender Prozessor

die Information aus dem Speicherinfonnationsregister kann eine Speichermoduleinheit veranlassen, ein

1033 in den Informationsausgangsmischkreis 10151 Wort zur E/A-Steuereinheit zu übertragen, das als

und dann in den Leitungstreiber-Informationsaus- ein Einstell-Kennwort, als Freigabe-Kennwort oder

gangskreis 10152 ausgelesen. Im Fall einer Schreib- als Befehlskennwort interpretiert wird. Die E/A-operation würde die Anrufmoduleinheit die Infor- 65 Steuereinheiten geben zum Speicher In-Bearbeitung-

mation nicht ansehen wollen; es sind daher nicht und Freigabe-Kennwörter zurück,

dargestellte Mittel vorgesehen, die ermöglichen, daß Es wird ein TI O-Befehl mit den Einstell-, Befehls-

dies nicht nötig wird. und Freigabe-Kennwörtern verwendet. Der TI 0-Be-

fehl, der nur gegeben wird, wenn sich ein Prozessor im Steuerbetrieb befindet, sendet das Einstell-Kennwort, das Befehlskennwort oder das Freigabe-Kennwort (das von der Speicherstelle erhalten wird, die durch A₂ bezeichnet ist) zu den E/A-Steuereinheiten. Dieser Befehl kann ein Befehl-ΊΊΟ oder ein unbedingter Γ/0 sein.

Die Befehlsvariation überträgt ein Befehls-Kennwort zu einer E/A-Steuereinheit, falls eine solche zugänglich ist. Falls keine E/A-Steuereinheit zugänglich ist, entnimmt der Prozessor seinen nächsten Befehl aus der Speicherstelle, die mit A₃ bezeichnet ist.

Einstell-Kennwort

In Fig. 33 ist der Aufbau des Einstell-Kennworts dargestellt. Das Einstellkennwort setzt die Grundadresse der Kennwörter fest (In-Bearbeitung und Ergebnis), die zur Speichermoduleinheit von der E/ASteuereinheit zurückgegeben wird.

Das Kennwort wird zu allen E/A-Steuereinheiten gleichzeitig übertragen, gewöhnlich als das Ergebnis eines unbedingten TIO-Befehls. Die erste nicht belegte E/A-Steuereinheit spricht an und gibt ein ganzes In-Bearbeitungs-Kennwort zurück. Falls kein Paritätsfehler besteht, liegt die Speicherstelle dieses In-Bearbeitungs-Kennwortes im Speicherbereich, der durch den Kenn-Grundadressenabschnitt des Einstellkennwortes bezeichnet ist.

Befehlskennwort

In Fig. 31 ist der Aufbau des Befehlskennwortes dargestellt. Ein TIO-Befehl mit einem Befehlskennwort leitet jede E/A-Operation ein. Alle Datenübertragungen oder die Einleitung von Wirkungen an einem Anschlußgerät werden durch ein Befehlskennwort gesteuert, das normalerweise durch einen der Prozessoren P1 bis P 4 übertragen wird, der einen bedingten TIO-Befehl ausführt.

In-Bearbeitungs-Kennwort

In Fig. 32 ist der Aufbau des In-Bearbeitungs-Kennwortes dargestellt. Die normale Konsequenz des Senders eines Befehls-Kennwortes zur ersten nicht belegten E/A-Steuereinheit ist es, diese zu veranlassen, das bezeichnete Anschlußgerät anzuschließen und ein In-Bearbeitungs-Kennwort mit 000 bis 000 im Zustandsbereich zurückzugeben. Außer dem Zustandsbereich sind alle Bits des In-Bearbeitungs-Kennwortes identisch mit denen des Befehls-Kennwortes, das die E/A-Operation eingeleitet hat.

Ergebnis-Kennwort

Die Fig. 35 zeigt den Aufbau des Ergebnis-Kennwortes. Ein Ergebnis-Kennwort wird zurückgegeben auf Grund der Beendigung oder einer Unterbrechung eines Anschlußgeräts. Die ersten 16 Bits enthalten das Wortzählen und Aufzeichnungszählen der Operation, die zu der Zeit vor sich ging, als die Operation beendet war oder durch ein Freigabe-Kennwort unterbrochen wurde. Die Bits 21 bis 36 enthalten die Speicheradresse, die der letzten in der E/A-Operation verwendeten Adresse folgt. Zu ungefähr derselben Zeit, zu der das Kennwort zum Speicher zurückgeführt wird, sendet di E/ASteuereinheit (eine der E/A 1 bis E/A 10, oder E/A 10 bis E/A20, falls vorhanden) ein Unterbrechungssignal zu dem oder den Prozessoren und löst die Verbindung vom Anschlußgerät. Die E/A-Steuereinheit bleibt belegt, wenn nicht die Ursache der Beendigung ein Freigabe-Kennwort war. Sonst bleibt sie belegt, bis ein Freigabe-Kennwort empfangen wird.

Freigabe-Kennwort

In Fig. 34 ist der Aufbau des Freigabe-Kennwortes dargestellt. Das Freigabe-Kennwort, das einer E/A-Steuereinheit erlaubt, ein neues Befehlskennwort anzunehmen, wird auf diejenige E/A-Steuereinheit übertragen, die durch die E/A-Steuereinheitnummer in den Bits 39 bis 42 bezeichnet ist. Es wird ein unbedingter TIO-Befehl verwendet, um dieses Kennwort zu senden.

Ein Freigabe-Kennwort unterbricht eine E/A-Operation oder gestattet, falls die Operation beendet ist, daß die E/A-Steuereinheit ein neues Befehlskennwort annimmt, wenn sie die nächste nicht belegte Steuereinheit ist.

Ein Freigabe-Kennwort wird von allen nicht belegten E/A-Steuereinheiten und von allen solchen Einheiten ignoriert, deren Nummern nicht mit dem L/A-Steuereinheiten-Nummerbereich des Freigabe-Kennwortes übereinstimmt.

Eine E/A-Steuereinheit bleibt belegt, nachdem eine Operation beendet ist. Der Prozessor muß veranlassen, daß ein Freigabe-Kennwort nach dem Lesen des Ergebnis-Kennwortes zu allen E/A-Steuereinheiten gesendet wird, damit neue Befehlskennwörter angenommen werden.

Signahluß

F i g. 30 zeigt ein Blockschaltbild der Eingabe/ Ausgabe-Steuereinheit als Unteranlage der modularen datenverarbeitenden Anlage nach der Erfindung.

Eine E/A-Moduleinheit führt das folgende aus: 45

1. Laden des Kennwort-Basisadressenregisters, wenn ein Einstell-Kennwort empfangen wird.

2. E/A-Operationen einschalten, wenn ein Befehlskennwort empfangen wird: Die Moduleinheit geht in den Belegt-Zustand über.

3. Rückführen eines In-Bearbeitungs-Kennwortes zur Α-Liste, die im Speicher durch das Betriebssystem bestimmt ist.

4. Senden eines Ergebnis-Kennwortes zur C-Liste des Betriebssystems. Das Ergebnis kann ein vollständiges oder ein Teilergebnis sein mit der Vorsorge der Beendigung der Bearbeitung zu einem späteren Zeitpunkt.

5. In den nicht belegten Zustand übergehen, wenn ein Freigabe-Kennwort empfangen wird.

6. Schaffung einer ungeraden Paritätserzeugung und -prüfung.

7. Einschalten eines Anschlußgeräts, wenn die richtigen Bedingungen vorhanden sind.

8. Anrufe nach Daten (zu Eingangsgeräten) abgeben.

9. Anrufe nach Daten (von Ausgangsgeräten) beantworten.

10. Zustandsinfonnation eingeben, wenn ein Zustandssignal von einem E/A-Gerät kommt.

11. Zeitgebung und Steuerung für ladende und entladende Kennwörter und Daten vorsehen.

12. Umwandlung von Asynchron- zum Synchronbetrieb für Synchronisieroperationen mit der E/A-Gerät-Zeitgebung schaffen.

13. Bereitstellung der erforderlichen logischen Schaltungen für Schaltverriegelungsfunktionen.

Es folgt eine kurze Betrachtung jede der Einheiten im Blockschaltbild nach F i g. 30:

E/A-Moduleinheit-Empfänger

Diese nehmen Eingangsinformations-, Informations-Kreuzungspunkt- und Kennwort-Kreuzungspunktleitungen von den Speichermoduleinheiten Ml bis M16 auf. Außerdem nehmen die Empfänger Zeichenauswert-, Zustands-, Gerät-Bereit,- und Datenleitungen auf, die die Anschlußgeräte und die E/A-Steuereinheiten miteinander verbinden, sowie Zugriffssignale von den anderen E/A-Gehäusen. Die Ausgangssignale sind die gleichen wie die Eingangssignale.

Speicher-Eingangs-Wähler

Der Speicher-Eingangs-Wähler 516 erzeugt \6 normierte Speicherwählsignale, wie das durch die Anwesenheit von Informations- und/oder Kennwort-Kreuzungspunkten bestimmt wird.

Speicher-Eingangs-Wähltorschaltungen

Die Speicher-Eingangs-Wähltorschaltungen 517 bilden die Eingangsdatenkanalsignale von den Bits von den Speichermoduleinheiten Ml bis M 8 und von den Bits von den Speichermoduleinheiten M 9 bis M16 unter der Steuerung der Ausgangssignale vom Speicher-Eingangs-Wähler 516.

Kennwortkanaleingänge

Die Kennwortkanaleingänge 519 nehmen Kennwort-Informationsbits vom Speicher auf und bilden die 12 Kennwortkanaleingangsbits aus den Speichersignalen. Dieser Abschnitt nimmt ferner Simulierschalter für Datensignale SBBl bis SBB 12 auf. Die Ausgangssignale stellen die Kennwortkanaleingangsbits zum Speicher dar.

Eingangsparitätsprüfer

Der Eingangsparitätsprüfer 534 prüft die Parität der Zeichen von den Eingabegeräten und erzeugt ein Signal (PET), wenn die Parität nicht korrekt ist.

Informationskanaleingänge

Die Informationskanaleingänge 541 nehmen Informationsbits von den Speichermoduleinheiten Ml bis M16 auf und bilden die 12 Informationskanaleingangsbits aus den Speichersignalen. Dieser Abschnitt nimmt ferner Simulierschalter für Datensignale SBB1 bis SBB 12 auf. Die Ausgangssignale sind die Inf ormationskanaleingangsbits zum Speicher.

Ausgangsparitätsgenerator

Der Ausgangsparitätsgenerator erzeugt Parität für den Zeichenausgang zu einem Anschlußgerät. Die Eingangssignale bestehen aus den ersten 6 Datenausgangskanalbits.

Ausgangswähltorschaltungen zum Speicher

Die Ausgangswähltorschaltungen zum Speicher 526 wählen Silben des Kennwortregisters oder des Informationsregisters für die Übertragung aus. Informationseingangssignale sind die 48 Bits vom Informationsregister und die 48 Bits vom Kennwortregister.

Ausgangsregister E/A zum Speicher

Das Ausgangsregister 527 hält die Ausgangsregisterbits, welche Speicheradressen, Kennwörter oder Information sein können, fest, bis sie zu den E/A-Steuereinheit-Leitungstreibern 528 für die Übertragung zu der gewählten Speichermoduleinheit der Einheiten Ml bis M16 gesendet werden.

Die Eingangsinformations-Signale bestehen aus der Ausgangssilbenwahl vom Kennwortregister oder vom Informationsregister und aus der Speicheradresse. Eingangssteuersignale bestehen aus einer Anzeige, daß die Schalterlogik in Moduleinheiten, in denen Zugriff gestattet wird, wirksam ist oder daß Zugriffe zu einer der Speichermoduleinheiten Ml bis M16 gewährt werden.

Gerätewahl

Der Gerätewahlblock 530 enthält den Gerätedecodierer (nicht dargestellt) und die Zugänglichkeitsmatrix (nicht dargestellt).
Anschlußeinrichtungs-Eingangswähltorschaltungen Die Anschlußeinrichtungs - Eingangswähltorschal-

tungen 532 erzeugen die 7 Anschluß-Dateneingangskanalbits, die sich aus den Bit-Eingängen von den E/A-Eingabegeräteempfängern und aus dem Gerätewählnetzwerk ergeben.

Moduleinheit-Komparator

Der Moduleinheit-Komparator 521 vergleicht die Moduleinheitnummer vom Einheitbezeichner mit dem E/A-Einheit-Bereich eines Freigabe-Kennwortes.

Informationsregister

Das Informationsregister (IR) 524 speichert 48-Bit-Informationswörter während der Übertragung von den Speichermoduleinheiten zu den Anschlußgeräten, und Informationswörter als 6-Bit-Zeichen während der Übertragung von den Anschlußgeräten zu den Speichermoduleinheiten. Die Eingangssignale bestehen aus den Informationskanaleingangsbits, den Simuliersignalen und zwei Zeichenpufferkreisausgangsbits. Die Zeichen im Informationsregister werden mit 6 Bits zu gleicher Zeit im Register nach links verschoben, und zwar zu jedem Zeitpunkt, zu dem ein Zeichen eingeht. Simuliersilben können im Informationsregister eingestellt werden.

83 84

Paritätsgenerator und -prüfer ist aus 48 Flip-Flops und zugehörigen Torschaltun

gen aufgebaut. Eingangssignale werden aufgereiht

Der Paritätsgenerator und -prüfer 520 erzeugt ein entsprechend einer Bereichsunterbrechung.
Ausgangssignal, das als das Paritätsfehlersignal beim

Eingang vom Speicher oder als Paritätsbit beim Aus- 5 Wortzähler

gang zum Speicher verwendet wird.

Der nicht dargestellte Wortzähler wird einmal für jede Datenübertragung zum oder vom Speicher her-

Speichermoduleinheitsadressen- und untergezählt. Er enthält die Anzahl von Wörtern, die

Paritätswähltorschaltungen _{10 zu} der bestimmten Operation gehört, und wenn er

auf Null heruntergezählt worden ist, ist die Operation

Die Speichermoduleinheitadressentorschaltungen beendet. Der Zähler kann inkrementiert werden für 523 steuern die Übertragung der Speicheradresse zum eine bestirnte Operation unter Steuerung durch ein Ausgangsregister. Das Netzwerk wählt die Adresse Anschlußgerät,
entweder vom BAR511 oder von den Kennwort- 15

registern 514. Die Paritätswähltorschaltungen über- Blockzähler

tragen das Paritätsbit zum Ausgangsregister als

5. Silbenübertragung. Der Blockzähler (nicht dargestellt) arbeitet ähnlich

wie der Wortzähler; er enthält die Anzahl von

Anschlußeinrichtungs- ²⁰ Blöcken von Wörtern, die zu einer bestimmten Ope-

Ausgangsdatentorschaltungen 3Bits (DR20, DR37, DR38) unterliegen der Steue

rung durch ein Anschlußgerät, und wenn er auf Null

Die Anschlußeinrichtungs-Ausgangsdatentorschal- dekrementiert ist, ist die Operation beendet.
tungen543 steuern den Datenausgang zu den Anschlußgeräten. 25 Zustand

Steuer- und Paritätsregister Dem Zustandsabschnitt des Kennwortregisters 514

ist die Aufzeichnung der erfolgreichen Beendigung

Das Steuer- und Paritätsregister 512 hat drei Funk- einer Operation oder des Grundes für eine nicht er-

tionen: Die Speicherung in Silbenform von Speicher- 30 folgreiche Beendigung zugewiesen. 3 Bits (Di? 17 bis

eingangssignalen, Kennwörtern und Information, die DR19) stehen unter der Steuerung durch logische

Paritätsprüfung von Eingangssignalen vom Speicher Schaltungen innerhalb der E/A-Steuereinheit, und

zur E/A-Einheit und die Paritätserzeugung für Aus- 3 Bits (DR 20, DR 37, DJ? 38) unterliegen der Steue-

gangssignale von der E/A-Einheit zum Speicher. rung durch logische Schaltungen innerhalb des An-

35 Schlußgeräts.

Zweizeichenpufferspeicher

Adressenzahler

Der Zweizeichenpufferspeicher (TCB) 523 nimmt

Eingangssignale von der Anschlußeinrichtung auf Der nicht dargestellte Adressenzähler wird einmal

zur Übertragung zum Informationsregister 524, oder 40 für jede Datenübertragung zum oder vom Speicher Eingangssignale vom Informationsregister 524 zur hinaufgezählt. Er enthält die laufende Speicherstelle Übertragung auf die Anschlußeinrichtung-Daten- und Moduleinheitennummer zu oder von denen eine ausgangsleitungen 522 zur Erweiterung der verfüg- Datenübertragung geschehen soll,
baren Speicherzugriffszeit.

45 E/A-Einheitbezeichner

Informationsregister-Zur-Anschlußeinrichtung-

Ausgangstorschaltungen Der E/A-Einheitbezeichner 550 erzeugt die Steuer

signale, die die Prioritätslösung zwischen Modulein-

Dielnformationsregister-Zur-Anschlußeinrichtung- heiten in einem Gehäuse gestatten. Er erzeugt ferner Ausgangstorschaltungen 525 wählen geeignete Bits 50 die Nummer der E/A-Steuereinheit, die die zwei aus dem Informationsregister 524 und dem Zwei- Speicherstellen in der der E/A-Steuereinheit zugeteilzeichenpufferspeicher 523 in Abhängigkeit von einem ten Kennwortliste wählt.

Zähler (nicht dargestellt), der die Übertragung für die Es werden erneut Fig. 3 A und 3B betrachtet, die

Übermittlung an die Anschlußgeräte steuert. das Leitungsführungsschaltbild der Anlage wieder-

55 geben. Fig. 3A und 3B stellen ein Blockschaltbild

Treiber der bevorzugten Ausführungsform der erfmdungs-

gemäßen Anlage mit maximalem Aufbau dar und

Die Treiber 528 und 544 normieren alle Signale, erläutern die Steuer- und Datensignale. Eine Anlage bevor sie die E/A-Steuereinheit verlassen. in ihrem maximalen Aufbau weist 4 Prozessoren P1

60 bisP4,10E/A-SteuereinheitenEA4-;41bisEA4-;410,

Kennwortregister nämlich jeweils 2 Moduleinheiten in jedem der 5 Ge

häuse/Cl bis /C 5, sowie 8 Speichermoduleinheiten-

Das Kennwortregister 514 speichert das E/A-Be- gehäuse MC 1 bis MC 8 auf, die 16 Speichermoduleinfehlswort (Kennwort), das zu irgendeiner gegebenen heiten Ml bis M16 enthalten. Mit der E/A-Sammel-Zeit verwendet wird. Nachdem es ein Befehlswort 65 leitung busl der E/A-Vermittlung A sind 32Einvom Speicher aufgenommen hat, steuert das Kenn- gangsgerätekanäle und 32 Ausgangsgerätekanäle verwortregister die Operation der E/A-Steuereinheit, bis bindbar. Die Schaltverriegelung 150 erstellt Zwischendie Operation beendet ist. Das Kennwortregister 514 verbindungen zwischen jedem der 4 Prozessoren P1

85 86

bis P 4 und jedem der 8 die Speichermoduleinhiten einheiten-Adressenleitungen, 12 Adressen- oder Daenthaltenden Gehäuse MCl bis MC 8. Zusätzlich teninformationsleitungen, einer Lese/Schreib-Pegelsieht die Schaltverriegelung 150 Verbindungen vor leitung und einer Anrufleitung. Wie aus den Kabeln, zwischen den 5 /C-Gehäusen in dem E/A-Vermitt- die durch die Pfeilköpfe als Eingangsleitungen zu lung-A-Abschnitt durch die Sammelleitung busl. Die 5 den Gehäusen/Cl bis IC 5 bezeichnet sind, ersicht-5/C-Gehäuse /Cl bis /C 5 benutzen die Sammellei- lieh ist, führt in der Schaltung vom Speicher zur tang zu jedem der 8 Speichergehäuse MCl bis MC 8 E/A-Steuereinheit eine Leitung von jedem der gemeinsam. Es ist also eine Sammelleitung für die 8 Speichergehäuse in jedes der E/A-Steuermodulein-E/A-Steuereinheiten und je eine Sammelleitung für heiten-Gehäuse/Cl bis /C 5. Die Übermittlungsleijeden der 4 Prozessoren P1 bis P 4 vorgesehen. Zwi- io tungen vom Speicher zu den E/A-Einheiten enthalten sehen den vier Prozessoren P1 bis P 4 und den ein- 14 Leitungen für jede der 16 Speichermoduleinheiten zelnen E/A-Steuergehäusen/C1 bis /C5 ist Ver- Ml bis M 6, d. h., es gehen 14· 16 Leitungen von den bindung geschaffen für die zwei Signale, die E/A- Speichern aus, die in die 5 E/A-Gehäuse /Cl bis IC S Belegt und Kennwortrückführungs-Unterbrechung abzweigen. Diese 14 Leitungen bestehen aus 12 Daanzeigen. Jedes der E/A-Steuereinheitengehäuse ist mit 15 tenleitangen, einer Kreuzungspunktleitung und einer den 32 Eingangskanälen und den 32 Ausgangskanä- Kreuzungspunkt-Kennwortleitung. In der Zeichnung len über 32 Gruppen von Leitungen verbunden. Jede stellt das Kabel 102 14 · 16 Leitungen dar, und jedes Gruppe weist 12 Leitungen auf. Für die Eingabe- der Kabel 103 bis 110 enthält 13 Leitungen, geräte führen 10 Leitungen in jedes der einzelnen von denen 12 die Informationsleitungen von E/A-Steuereinheitengehäuse/Cl bis /C 5 und 2 Lei- 20 jeder Speichermoduleinheit her sind und eine Leitungen von jedem dieser Gehäuse /Cl bis /C 2 zu tang für »Zugriff-Erhalten« vorgesehen ist. Die den einzelnen Eingabekanälen. »Zugriff-Erhalten«-Leitung ist die XP- oder Kreu-

Es sind also im Eingang zu den Anschlußgeräten zungspunktleitung. Die XPD-Leitungen oder Kreuzwischen jedem E/A-Gehäuse und jedem Anschluß- zungspunkt-D-Leitangen enthalten die erste Leitung gerät 12 Leitungen vorhanden, von denen 10 Ein- 25 rechts, die aus jedem Speichergehäuse MC 1 bis MC 8 gangsleitungen und 2 Ausgangsleitungen darstellen. kommt; es sind dies die Leitungen 1011 bis 1018. Die Die Eingangsleitungen bestehen aus 7 Datenleitun- zweite jeder dieser Leitungen, z. B. 1019 und 1010, gen, einer Zeichenauswertleitung, einer Einheit-Be- sind Leitungen, die eine für jede Speichermoduleinreit-Leitung und einer Zustandsleitung. Die Aus- heitMl bis M16 für jede XPD- oder Kreuzungsgangsleitangen bestehen aus einer Zeichenanruf-Lei- 30 punkt-Kennwort-Übertragung für die E/A-Vermitttang und einer Start-Stop-Leitung. Für die Zwischen- lung B enthalten, falls diese benutzt wird. In dem verbindung zwischen den Ausgangsgeräten und den Anlagenaufbau, bei dem ein vierter Prozessor vor-E/A-Gehäusen IC 1 bis /C 5 sind 12 Leitungen für gesehen ist, werden diese Leitungen nicht verwendet, jedes Ausgabegerät vorgesehen. Die drei Leitungen Zwischen jedem E/A-Gehäuse IC 1 bis /C 5 und jevom Ausgabegerät zu den E/A-Gehäusen/Cl bis 35 dem der anderen vier E/A-Gehäuse sind 3 Leitungen /C 5 bestehen aus einer Zeichen-Anruf-Leitung, einer eingeschaltet, und zwar eine Leitung für den Priorität Zustands-Leitang und einer Einheit-Bereit-Leitung. Α-Anruf, eine Verbindungsleitung für den Priorität Die 9 Ausgangsleitungen bestehen aus 7 Datenleitun- B-Anruf und eine Leitung für Speicherzugriff-Erhalgen, einer Start-Stop-Leitung und einer Zeichen- ten (RQ). Jedes der E/A-Gehäuse /Cl bis IC 5 sen-Auswertleitang. 4° det auf diesen Leitungen zu jedem der anderen

Zwischen den E/A-Steuereinheiten E/A-A1 bis 4 Gehäuse. Jedes der 5 E/A-Gehäuse IC 1 bis IC S E/A-A10 und den Prozessoren P1 bis P 4 sind keine hat daher 12 Eingänge, und zwar 3 für jedes der an-Leitungen vorhanden, die von den Prozessoren zu den deren 4 E/A-Gehäuse. Von jedem Prozessor P1 bis E/A-Steuereinheiten führen. Es sind jedoch zwei P 4 zu jeder der Speichermoduleinheiten führen nicht bezeichnete Leitungen von den E/A-Steuerein- 45 19 Leitungen, d. h., es sind 19 ■ 4 Leitungen vorhanheiten zu den Prozessoren vorgesehen. Zwischen je- den, wenn 4 Prozessoren verwendet werden, und dem E/A-Gehäuse/Cl bis IC 5 und jedem Prozes- 19 · 3 Leitungen, wenn 3 Prozessoren verwendet wersor Pl bis P 4 ist eine Kennwort-Rückführungs- den. Diese Leitungen enthalten 4 Speichermodulein-Unterbrechungsleitang und eine Leitung für Gehäuse- heiten-Adressenleitungen, 12 Adressen- oder Daten-Belegt vorgesehen. Der Übermittlungsfluß auf den 50 Leitungen, eine Lese-Schreib-Pegelleitung, eine AnKabeln geschieht auf einer »Von der Speichermodul- ruf-Zugriff-Leitung und eine Kennwort-Anruf-Leieinheit zur E/A-Gehäuse-Basis«, Übermittlungsnuß tang. Die Kennwort-Anruf-Leitung überträgt die Anvom E/A-Gehäuse zum Speicher jedoch auf einer zeige der TlO-Steuerleitung, die aussagt, daß ein »E/A-Gehäuse zur Speichermoduleinheit-Basis«. Kennwort zu der E/A übertragen werden soll. Der

Von den E/A-Steuereinheiten-Gehäusen zu den 55 Grund, warum 19 an Stelle von 18 Leitungen von

Speichergehäusen führen 18 Leitungen von jedem den Prozessoren her erforderlich sind, liegt darin, |

E/A-Gehäuse zu jedem Speichergehäuse oder 18 Lei- daß im Falle einer E/A-Steuereinheit diese nur

tungen-8 Speichergehäuse. Jede der 18 Leitungen wünscht, eine bestimmte Adresse zu schreiben oder i

von jedem E/A-Gehäuse IC 1 bis /C 5 führt zu allen zu lesen. ImFaIIe eines eine Speichermoduleinheit an- j

8 Speichergehäusen MCl bis MC 8. Es sind zwei 60 rufenden Prozessors muß dieser jedoch ferner anzei-

Speichermoduleinheiten in jedem Speichergehäuse gen, ob die Daten in den Prozessor zurückgelesen j

vorgesehen. Die 18 Leitungen von jedem E/A-Ge- oder zu der E/A-Sammelleitang als ein Kennwort ^;

häuse verzweigen sich am Speichergehäuse zu 36 Lei- gesendet werden sollen. Bei der Betrachtung einer

tungen, und zwar 18 zu jeder Speichermoduleinheit. typischen Leitung vom Speicher zum Prozessor, der

Die Leitung 101 vom /Cl-Gehäuse führt z. B. in je- 65 Leitung 103 vom Speicher-1-Gehäuse, ist zu ersehen,

des der Speichergehäuse MCl bis MC 8. Die 18 Lei- daß 13 Leitungen für jede Speichermoduleinheit vor-

tungen vom E/A-Gehäuse zum Speicher (Kabel 101 gesehen sind, wobei 13 Leitungen zu allen 5 Sam-

in Fig. 4A und 4B) bestehen aus 4 Speichermodul- melleitangen führen, von denen vier die Prozessor-

87 88

Sammelleitungen und eine die E/A-Vermittlungs- und 3005 im Prozessor darstellen (s. Fig. 4A

Sammelleitung bilden können. Es ergeben sich daher und 4B).

13 Leitungen von jeder der Speichermoduleinheiten Die Angaben, die oben auf den Fig. 37A und oder 13 · 16 Leitungen zu der Sammelleitung eines 37B gezeigt sind, stellen die Unterbrechungsbedinjeden der Prozessoren. Diese 13 Leitungen von jeder 5 gungen dar. Es sind dies: Leistungsausfall, Grund-Speichermoduleinheit enthalten 12 Datenleitungen taktzählen, Wiederbeginn, äußerer Anruf 1, äußere und eine Kreuzungspunktleitung zur Anzeige, daß Anrufe 2 bis 16, E/A-Beendigung, Unterbrechung Zugriff erhalten worden ist. Prozessor n, Grundtakt, über die Grenzen schreiben,

unzulässiger Befehl, Paritätsfehler, arithmetischer

Jedes Prozessorgehäuse enthält einen Prozessor. "> Überlauf, und kein Speicherzugriff. Diese Bedingungen sind tatsächlich bei der beschriebenen Ausfüh-

Es ist nur eine Leitung zwischen jedem Prozessor- rungsform der Erfindung vorhanden; es können jegehäuse und jedem der anderen Prozessorgehäuse doch weitere Bedingungen hinzugefügt werden oder vorgesehen. Diese Leitung stellt die Prozessor-Unter- andere Bedingungen ersetzen, die ebenfalls Unterbrechungsleitung dar. Auf ihr erscheint ein Steuer- 15 brechungen verursachen, z.B. ProzessorPl, Prosignal, das während des Steuerbetriebs verwendet zessorP2 oder Prozessor P 3 angehalten,
wird und durch das ein Prozessor Pl, Pl, P 3 oder Es wird angenommen, daß Leistungsausfall auf- P 4 einen der anderen Prozessoren P1 bis P 4 in Be- getreten ist. Auf Grund des Auf tretens der Leistungstrieb setzen oder anhalten kann. Mit Hilfe dieser ausfalls-Bedingungen erscheint ein Unterbrechungs-Maßnahme kann irgendeiner der Prozessoren P1 bis 20 signal und wird in den Inverter / 6001 gegeben. Das P 4, der sich im Steuerbetrieb befindet, irgendeinen Signal wird darin umgekehrt. Das sich ergebende der anderen Prozessoren unterbrechen, um diesen Ausgangssignal vom Inverter 7 6001 sperrt die Anein- oder auszuschalten. erkennung aller anderen Unterbrechungsbedingun-

In Fig. 37A und 37B ist die automatische Unter- gen. Zum Beispiel sperrt das Ausgangssignal des Inbrechungsanlage dargestellt. Es bestehen eine An- 25 verters /6001 auf Grund der Leistungsausfallszahl von Unterbrechungsbedingungen; zum Zwecke Unterbrechung den Empfang von Signalen durch der Beschreibung werden jedoch hier nur die Netz- die Grundtaktzähl-Steuerung,, und zwar dadurch, ausfalls-Unterbrechung und die Grundtakt-Unterbre- daß der Ausgang des Inverters/6001 einen Eingang chung im einzelnen beschrieben. In der Darstellung zum UND-Glied A 6010 aufweist, um dieses beim der Fig. 37A und 37B wurde die übliche Darstel- 30 Vorhandensein eines Leistungsausfalls-Unterbrelungsart gewählt, bei der die Verknüpfungsglieder, chungssignals zu sperren. Dieses Signal sperrt wiedie als üblich gezeichnete Halbkreise mit dünn aus- derum die schaltungsabhängige Kette von Prioritätsgezogenen Eingangsleitungen dargestellt sind (z. B. Steuertorschaltungen gegen das Erregen des ODER-Verknüpfungsglied A 6001), tatsächlich Verknüp- Glieds O 6001. Ohne Ausgangssignal vom ODER-fungsglieder sind, während die als Halbkreise dar- 35 Glied O 6001 kann eine Unterbrechungssteuerung in gestellten Schaltungen, die als abhängig von den dick der Unterbrechungs-Steuereinheit 6008 nicht einausgezogenen Leitungen mit Pfeilen dargestellt sind treten. Es wird daher auf Grund des Auftretens eines (z.B. SchaltungP6002), den Übertragungsweg dar- Leistungsausfalls keine andere Unterbrechungsbestellen, der tatsächlich durch einige logische Schal- dingung anerkannt. Leistungsausfall und Wiedertungen führt, die nicht dargestellt sind; dabei stehen 40 beginn nach Leistungsausfall, der durch Wirksamdiese sogenannten Torschaltungen für tatsächliche machen der Wiederbeginn-Steuereinheit 6005 ein-Schaltungen im Übertragungsweg. In Fig. 37A und tritt, sind einander gegenseitig ausschließende Be-37 B stellen die in Mehrzahl vorhandenen Glieder dingungen, d. h., wenn ein Leistungsausfall auftritt, 6002 tatsächlich die Steuerglieder des Prozessor- kann Wiederbeginn nicht eintreten, bis der Lei-Unterbrechungsregisters 3002 (s. Fig. 4B) dar, das in 45 stungsausfall behoben ist. Wenn der Leistungsaus-Fig. 37A und 37B in Phantomdarstellung durch fall auftritt, wird die Leistungssteuereinheit 6006 umrahmende gestrichelte Linien dargestellt ist, wo- wirksam gemacht. Daher wird eine Folge von Unbei diese Phantom-Registerdarstellung hier als Regi- terbefehlen erzeugt, die bei der Beendigung des Bester 6002 bezeichnet ist. Das Maskenregister 3016, fehls ausgeführt werden müssen, der gerade zum das ebenfalls in Fig. 4B dargestellt ist, enthält eine 50 Zeitpunkt des Leistungsausfalls behandelt wurde. AnZaUVOnFIiP-FIOPS₁Z-B₁FIiP-FlOpFFoOOl₅FIiP- Die verwendeten Unterbefehle übertragen den InFlop FF 6019 und die anderen nicht bezifferten Flip- halt einiger wichtiger Flip-Flops in das Leistungs-Flops. Das Unterbrechungsregister wird durch die ausfalls-Abwerfregister 064 und 065 (s. auch Flip-Flops zwischen Flip-FlopFF 6010 A und Flip- Fig. 4A) (PDR). Die Eingabe in das Leistungsaus-Flop 6039 in dem Phantombereich 3002 gebildet. 55 falls-Abwerfregister 064 erfolgt über die Leitung Prioritäts-Steuerglieder sind im Phantombereich 6003 L 064 die Eingabe in das Abwerf register 065 über und die selektiven Rückstellglieder im Bereich 6004 die Leitung L 065. Außerhalb der Leistungsausfallsin Phantomdarstellung gezeichnet. Die Steuereinheit Steuerung 6006 wird das Abwerfen ausgeführt durch 3020 (s. auch Fig. 4A und 4B) enthält einen Wie- die Schaltungswege, die zur Beschreibung als ein derbeginn-Steuerkreis 6005, der einen Abschnitt der 60 Weg durch das UND-Glied P 6064 und ein Weg Steuereinheit 3020 darstellt. Die Steuereinheit 3020 durch das UND-Glied P 6065 dargestellt sind. Dieenthält ferner einen Leistungsausfall-Steuerkreis ser Schaltungsweg enthält den Inhalt des Zustandes 6006, einen Grundtaktzähl-Steuerkreis 6007 und einen von Steuer-Flip-Flops 6009, die die Flip-Flops PSl, Unterbrechungssteuerkreis 6008. PS 2 und PS 3 der Programmsilben-Flip-Flops P51,

Wie oben bereits bemerkt wurde, zeigen die dik- 65 PS 2 und PS 3 enthalten, des Wiederholungs-Flipken mit Pfeil versehenen Eingangsleitungen, daß die Flops RPF und des ersten Wiederholungs-Flip-Flops

Halbkreissymbole, in die sie zeigen, tatsächlich einen FRP, der Programm-Voll-Flip-Flops PFl und PF 2, Übertragungsweg durch die K- und E-Register 3004 der Überlauf-, Unterlauf- und Nicht-Normalisiert-

Flip-Flops POV, PUN und PNN, den Inhalt der SA 1- und SA 2-Flip-Flops und den Inhalt des Unterbrechungs-, Leistungsausfalls-Einleitungs- und des Stapelumkehr-Flip-Flops INP, IPF und RSF; diese Inhalte werden in das Leistungsausfalls-AbwerfregisterO64 abgeworfen (s. Fig. 4A und 4B).

Die nächste Serie von Unterbefehlen, die infolge ihres Wirksammachens durch den Leistungsausfall von der Leistungsausfalls-Steuereinheit 6006 abgegeben werden, überträgt den Zustand des Unterbrechungsregisters 3002 in das Leistungsausfalls-Abwerfregister 065. Dies wird durch den Schaltungsweg des UND-Glieds P 6065 bewirkt, der vom Unterbrechungsregister 3002 kommt, und zwar mit Hilfe einer Parallelübertragung, die durch die dicke mit Pfeil versehene Linie in den Schaltungsweg des UND-Glieds P 6065 dargestellt ist. Schließlich veranlaßt der Leistungsausfall den Prozessor anzuhalten durch ein Ausgangssignal von der Leistungsausfalls-Steuereinheit 6006, das in Fig. 37A durch den Halte-Ausgang der Leistungsausfalls-Steuereinheit 6006 angedeutet ist. Der Haltebefehl, der als Ergebnis der Leistungsausfalls-Steuerung auftritt, veranlaßt die Steuereinheit 3020, in den Haltezustand überzugehen (nicht dargestellt); dadurch wird der Prozessor abgeschaltet.

Nachdem die Störung, die den Leistungsausfall verursacht hatte, beseitigt worden ist, kann ein Wiederbeginn bewirkt werden, wenn der automatische Leistungsbeginnschalter (nicht dargestellt) eingeschaltet ist. Wenn die Leistung (Versorgung) wieder hergestellt wird, geht die Wiederbeginn-Steuerschaltung 6005 in den Wiederbeginnzustand über. Der Wiederbeginn-Steuerzustand der Wiederbeginn-Steuerschaltung 6005 verursacht einen Informationsfluß durch den Schaltungsweg des UND-Glieds F 6001, und zwar dadurch, daß der Inhalt der Leistungsausfalls-Abwerfregister 064 und 065 über diesen Schaltungsweg ausgeleert wird. Dadurch werden die obenerwähnten Steuer-Flip-Flops PSl, PS 2, PS3, RPF, FRP, PFl, PFl, POV, PUN, PNN, SA1, SA 2, INP, IPF und RSF in denjenigen zugehörigen Zustand rückgestellt, der zur Zeit des Leistungsausfalls wirksam war. Der nächste Schritt in der Wiederbeginnsteuerung veranlaßt die Übertragung des Inhalts der Leistungsausfalls-Abwerfregister 064 und 065 über den Schaltungsweg des UND-Glieds P 602, so daß das Unterbrechungsregister 3002 in den Zustand zurückgeführt wird, in dem es sich befand, bevor Leistungsausfall auftrat, als es seine Information in das Leistungsausfalls-Abwerfregister 065 ausgab. Die Beginn-Steuerung 6005 schaltet dann den Wiederbeginn-Flip-Flop FF 6010 A im Unterbrechungsregister 3002 ein.

Die Einstellung des Flip-Flops FF 6010A im Unterbrechungsregister 3002 auf den Einszustand veranlaßt ihn, das UND-Glied A 6020 in Abwesenheit eines Leistungsausfallssignals zu aktivieren und das UND-Glied A 6041 zu sperren, so daß letzteres die Anerkennung einer Bedingung mit niedrigerer Priorität in den Prioritäts-Steuergliedern 6003 verhindert. Die Wiederbeginnsteuerung 6005 geht dann auf die Unterbrechungssteuerung 6008 über, und zwar dadurch, daß sie die Unterbrechungssteuerung auf den Zustand zurückführt, den sie zu Befehlsbeginn hatte, und daß sie gestattet, daß das Unterbrechungsbit im gerade gesetzten Flip-Flop FF6010^4 durch die Unterbrechungs-Steuereinheit 6008 anerkannt wird.

Dies ist durch den Pfeil in die Unterbrechungs-Steuereinheit 6040 dargestellt.

Bei der Einleitung des Wiederbeginns und für jede der anderen Unterbrechungsbedingungen mit niedrigerer Priorität veranlaßt die Unterbrechungs-Steuereinheit 6008 eine Serie von Vorgängen, die Funktionen der Unterbrechungs-Steueranlage sind. Es sind dies:

ίο 1. Zunächst veranlaßt die Unterbrechungs-Steuerung 6008 eine Übertragung der Steuer-Flip-Flops 6009 über den Schaltungsweg des UND-Glieds P 6004 in das Unterbrechungs-Abwerf Register/DjR070 (s. auch Fig. 4A).

2. Als zweites wird der Inhalt der in Benutzung befindlichen Programmspeicherregister 100 bis 103 oder 104 bis 107 über den Schaltungsweg des UND-Glieds P 6005 in das Unterbrechungs-Programmregister 110 bis 113 übertragen.

Wenn das verbleibende Programmsilbenregister (PSR), nämlich ein anderes als dasjenige, das in das Unterbrechungsprogrammregister 110 bis 113 (IPR) abgeworfen ist, d. h., das andere der Register PSR100 bis 103 oder 104 bis 107, auch gefüllt ist, muß der Befehl im anderen P&R-Register vom Speicher her erhalten werden, wenn das Programm auf die Stelle zurückgeführt wird, an der die Unterbrechung auftrat.

3. Der dritte Schritt in der Unterbrechungssteuerung besteht darin, daß der Inhalt des Basisadressenregisters 055 über den Schaltungsweg des UND-Glieds P 6006 veranlaßt wird, die Übertragung des Inhaltes des Basisadressenregisters 055 in die Unterbrechungsspeicherregister 040 bis 042 zu bewirken.

4. Der vierte Schritt besteht darin, daß der Inhalt des Basisprogrammregisters 054 über dem Schaltungsweg des UND-Glieds P 6008 in die Unterbrechungsspeicherregister 040 bis 042 übertragen wird. Dadurch werden zwei Gruppen von 16 Bits in das Unterbrechungsspeicherregister 040 bis 042 eingegeben, welches insgesamt 48 Bits hat. Wenn das zweite Programmsilbenregister 100 bis 103 oder 104 bis 107 gefüllt ist, wird das Programmzählregister 057 durch den Unterbrechungs-Steuerkreis 6008 heruntergezählt; sein Inhalt wird über den Schaltungsweg des UND-Glieds P 6006 in das dritte Register der Unterbrechungsspeicherregister 040 bis 042 übertragen. Wenn die Programmspeicherregister 100 bis 103 und 104 bis 107 nicht gefüllt sind, dann wird der Inhalt des Programmzählregisters 057 unmittelbar ohne Herunterzählen in die Unterbrechungsspeicherregister 040 bis 042 übertragen.

Es werden nur 48 Bits des Programmspeicherregisters bewahrt; wenn weitere 48 Bits im zweiten Speicherregister geladen sind, müssen diese durch Zurückführung vom Kernspeicher wieder eingegeben werden, wenn das Steuerprogramm zum unterbrochenen Programm zurückkehrt.

. 5. Im fünften Schritt, der durch die Unterbrechungs-Steuereinheit 6008 veranlaßt wird, wird das Unterbrechungs-Adressenregister 063 veranlaßt, seinen Inhalt über den Schaltungsweg des UND-Glieds P6007 in das Basisadressenregister 055 auszugeben.

6. Als sechster Schritt veranlaßt die Unterbrechungssteuereinheit 6008 das Unterbrechungs-Adressenregister 063, denselben Inhalt über den Schaltungsweg des UND-Glieds P 6009 in das Basisprogrammregister 054 zu senden.

Es werden jetzt die umrahmten Leitungen Addl bis AddlQ betrachtet. Diese Leitungen dienen dazu, die Erläuterung der nächsten auftretenden Bedingung zu ermöglichen. Jede der Bedingungen außer Leistungsausfall undGrundtaktzählen sind mit diesen Nummern A ddl bis AddlO bezeichnet.

7. Die siebente Bedingung, die durch die Unterbrechungssteuerung 6008 auftritt, besteht darin, daß die Unterbrechungssteuerung 6008 veranlaßt, daß der Inhalt des Unterbrechungsadressenregisters 063 zu der Add-Nummer addiert wird, die durch die Bedingung, bestimmt ist, die im Addierer 3032 anerkannt wird. Die addierte Nummer wird über den Schaltungsweg des UND-Glieds P 6010 in das Programmzählregister 057 übertragen. Diese Steuerung wird wirksam gemacht durch die Unterbrechungssteuerung 6008 über die Schaltungswege der UND-Glieder P 6011 und P 6012. Die Addier-Unterbrechungsnummer.<4Ail bis AddlO wird durch die jeweils auftretende Bedingung getriggert, wie in dem Addier-Unterbrechungsnummernblock 6031 dargestellt ist. In dem Verfahren des Addierens der Unterbrechungsnummer wird das gerade bediente Unterbrechungsbit, in diesem Fall der Flip-Flop FF 6010 A, auf den Nullzustand rückgestellt. Die Unterbrechungssteuerung 6008 zweigt dann auf die Unterbrechungsadresse ab unter Rückkehr auf den Anfang des Befehlszustandes des Unterprogramms, d. h., sie kehrt auf die Phase 1, Zeit T₁ zurück. Die Abzweigung auf die Unterbrechungsadresse bedeutet daher Rückkehr auf Phase 1, Zeit T₀. Dies wird durch die Abzweigung -Auf - Unterbrechungsadressen-Einrichtung 6041 bewirkt.

Es wird jetzt die Unterbrechungsbedingung Grundtaktzählen der Fig. 37A und 37B betrachtet. Zusätzlich zu den 3 MHz-Haupt- und Nebentaktgebern in den Prozessor-, Speicher- und E/A-Steuereinheiten ist ein zusätzlicher Taktgeber in jedem Prozessor vorgesehen, der als Grundtaktgeber bezeichnet wird. Dieser Taktgeber soll eine Genauigkeit von. 1 in 000 000 aufweisen, wie das für manche Echtzeitberechnungen (Flugbahnen) wichtig ist. Die Steuereinheit 3020 (Fig. 4B) ist so aufgebaut, daß sie auf Phase 1, Zeit T₁ ihres Betriebs in einer Periode zurückkehrt, die wesentlich geringer ist, als die Millisekunden, die zwischen den Zählschritten des Grundtaktgebers auftreten. Jedesmal, wenn ein Zählschritt des Grundtaktgebers auftritt, sendet dieser ein Signal, das durch die Steuereinheit 3020 beim Beginn aufeinanderfolgender Befehle erkannt wird. Dieses Signal setzt die Grundtakt-Zählsteuerung 6007 in Betrieb. Das Einschalten der Grundtaktzählsteuerung veranlaßt die Addition einer Eins zum Inhalt der Grundtaktregister 114 und 115 im Dünnfilmspeicher. Dies wird durch Addition der Eins in dem Addierer 3032 zu dem Inhalt des Grundtaktregisters durchgeführt. Danach kehrt die Grundtakt-Zählsteuerung zurück zum nächsten Befehl durch Einstellung der Steuereinheit 3020 auf den Zustand Phase PH1, Zeit T₁. Dies ist angedeutet durch den Rückkehr-Auf-Nächsten-Befehl-Block 6042.

In Fig. 38 ist ein vereinfachtes Block-Flußdiagramm der automatischen Unterbrechungsanlage dargestellt. Danach wird das Signal, wenn Unterbrechungsbedingungen auftreten, und bei Erlaubnis durch das Maskenregister 3016, durch die Verknüpfungsglieder 6002 und das Unterbrechungsregister

ίο 3002 zur Prioritätswählmatrix 6003 geleitet. In der Ordnung der durch die Matrix 6003 aufgestellten Prioritäten wird dann veranlaßt, daß das Signal entsprechend den Schritten im Speicher bedient wird, die durch die dargestellten Adressenbestimmungsmittel bestimmt sind.

Die bereits erwähnten Anwendungen der Anlage nach der Erfindung machen eine Betriebsart unmöglich, die bei Maschinen früherer Bauart üblicherweise angewendet wurde, bei der ein »Hauptprogramm« und dessen Hilfsroutinen zusammengefaßt werden, und zwar entweder von Hand oder automatisch, um einen Programmsatz zu bilden, der für jeden Durchlauf in den Rechner eingegeben und zur Steuerung freigegeben wird. Bei der Rechenanlage nach der Erfindung werden im Hinblick auf die beabsichtigten Benutzungsformen Mittel und ein Arbeitsverfahren vorgesehen, bei dem viele mehr oder weniger unabhängige Bearbeitungsaufgaben zu gleicher Zeit durchgeführt werden, viele geringere Normarbeiten in Abhängigkeit von äußeren Anregungen durchgeführt werden und komplizierte Anordnungen erstellt werden (möglicherweise in Abhängigkeit von hereinkommenden Daten), um große Bearbeitungsaufgaben zu behandeln. Zur Abkürzung des Ausdrucks »automatische Arbeits- und Planungssteueranlage und -Verfahren« wird die Abkürzung »AOSP« verwendet; wenn auf den Ausdruck AOSP Bezug genommen wird, sollen darunter sowohl die Anlage bzw. Mittel als auch das Verfahren gemeinsam oder einzeln verstanden werden. Unter solchen Umständen muß die AOSP, um das Potential der Maschine voll auszunutzen, Zugriff zu einem sehr großen Satz von Programmen und Datenkomplexen haben, die sie sämtlich ohne irgendeinen Eingriff von Menschenhand aufrufen kann. Infolgedessen wird bei der Gestaltung der AOSP angenommen, daß während der Durchlaufzeit eine Datei von Programmen und Daten zugänglich ist, die nicht nur die unbearbeiteten Posten, sondern auch eine wesentliche Menge von Information über deren Natur, Zwischenbeziehungen, Forderungen und Grenzbedingungen enthalten. Es ist klar, daß der größere Teil dieser Information gesammelt und automatisch jedem Programm (oder Datenkomplex) angefügt werden kann durch die programmierende Anlage — hauptsächlich durch den Kompilierer oder Assemblierer im Fall von Programmen —, die diese Posten aus den äußeren Sprachen übersetzt und sie in die Datei einordnet.

Die AOSP ist nicht ein Paket von passiven Gebrauchsroutinen; sie enthält nur einige sogenannte Routinen. Sie ist eine Steueranlage und ein Steuerverfahren, die dynamisch auf die wechselnden Erfordernisse des Rechnerkomplexes anspricht. Dies hat notwendigerweise zur Folge, daß für die AOSP Information über die Programme und Daten zugänglich sein muß, deren Operation sie beaufsichtigen soll. Beim Eintritt in die Anlage kann ein Programm

93 94

oder, für einen entsprechenden Zweck, ein Daten- stand für zusätzliche Programme oder Datenobjekte block nicht als ein monolithischer Block aus binären haben kann, und danach die Verkettungen zwischen Wörtern behandelt werden, sondern muß von einer diesem Gegenstand und den Programmen herzustelgewissen Menge von identifizierender und beschrei- len, die sich auf ihn beziehen,
bender Information begleitet werden. Diese von 5 Sämtliche E/A-Anforderungen der laufenden Proaußen zugeführte Information und die von der gramme werden durch die AOSP behandelt, so daß AOSP selbst im Lauf ihrer Tätigkeit erzeugte zu- sie die Eingabe und Ausgabe planen kann, jedem sätzliche Information bilden die internen Buchfüh- Prozessor, dessen laufendes Programm angehalten rungs-Auf zeichnungen, mit Hilfe derer die AOSP ist, bis zur Beendigung einer E/A-Operation nutzihre Entscheidungen über die Zuweisung von Spei- io bare Arbeit zuteilen kann, und so daß sie anderercherraum, die Zuordnung von Prozessoren zu den seits den Kontakt der Programme mit den Sekundärverschiedenen Programmen und andere fällt. speichern der Maschine behandeln kann.

Wenn ein Prozessor keine Arbeit in der Arbeits- Die AOSP reagiert auf alle Äußere-Anrufleitungstabelle findet, muß er bestimmen, ob die Anlage Unterbrechungen durch Ausführung eines Anspreüberfüllt ist. Ist sie es, muß irgendeine Bearbeitung 15 cher-Programms, das zur Interpretierung von Nachentfernt werden, damit den anderen gestattet wird, richten von den äußeren Leitungen in Übereinstimin der Bearbeitung fortzufahren. Ist sie es nicht, ver- mung mit den Nachrichtenarten und dem Aufbau sucht die AOSP erneut, auszuführende Arbeit zu der Nachrichten aufgebaut wird, die in einer befinden, stimmten Anlage verwendet werden. Es wird ange-Allgemeine Beschreibung der AOSP ²° ?^omm %> fl ^d.^as Ansprecher-Programm, wenn es und ihrer Wirkung feststellt, daß eine äußere Nachricht die Ausfuh-

rung eines Programms durch die Maschine steuert,

In Zusammenfassung der vorstehenden Ausfüh- den zugehörigen Anruf nach dem Bereitsteller auf-

rungen läßt sich sagen, daß zu irgendeinem Zeit- baut und ausführt.

punkt, an dem die Anlage in Betrieb ist, im Kern- 25 Das Ansprecher-Programm stellt ein Programm speicher eine Sammlung von Programmen in ver- dar, das der Prozessor ausführt und das die Einschiedenen Zuständen der Vollendung vorhanden gangsdaten von einer äußeren Leitung her abfühlt, sind, und zwar gemeinsam mit zahlreichen mit ihnen Das Ansprecherprogramm wird automatisch wirkin Beziehung stehenden Datenblöcken. Im Speicher sam gemacht. Es wird wirksam gemacht, wenn die befindet sich ferner ein Satz von Aufzeichnungen, 30 Taste gedrückt wird oder immer dann, wenn ein die für die AOSP zugriffsbereit sind, sich auf diese Signal in einer automatischen Leitung auftritt, das Programme und Datenobjekte beziehen und die der die Einfügung von Daten in den Speicher der Ma- AOSP gestatten, deren Zustände und Verknüpfun- schine betrifft. Die Stellen im Speicher, wohin diese gen miteinander zu bestimmen. Auf einem sekun- Daten gehen, sind vorher festgelegt worden, so daß dären Speichermedium (wahrscheinlich auf Band 35 immer genügend Speicherraum für die hereinkom- oder Platte) befindet sich eine Datei von Program- mende Nachricht vorhanden ist, d. h., es wird die men und Daten, die durch die programmierende An- erwartete maximale Nachricht vorgesehen. Sollte lage geschaffen worden ist. Der Ablage ist eine In- dieser Speicherraum aufgebraucht werden und Überhaltstabelle oder Hinweisliste zugeordnet, die für je- lauf auftreten, so ist ein zweiter Speicherraum zuden Gegenstand in der Datei dessen Stelle in der 40 gewiesen worden, um diesen Abschnitt der herein-Datei und dessen Größe (oder die Größe der Korn- kommenden Daten aufzunehmen. Das Ansprecherponentenabschnitte des Gegenstandes) angibt. Falls programm selbst ist im Kernspeicher immer bereitdie Hinweisliste oder der Hinweis zu groß ist, um gestellt für den Durchlauf. Es wird als Teil des AOSP im Kernspeicher gespeichert zu werden, wird sie auf angesehen. Das Ansprecherprogramm fragt nach aneinem möglichst schnellen sekundären Medium fest- 45 deren durchzuführenden Programmen an. Es wird gehalten. Um einen Gegenstand in der Datei aufzu- angenommen, daß irgend etwas auf dem Bedienungsfinden oder festzustellen, und zwar für die Einbrin- feld eingegeben wird, was anzeigt, daß diese bestimmte gung in den Kernspeicher, ruft die AOSP — nach- Information eingeführt werden soll. Die Information, dem sie'zunächst geprüft hat, daß der Gegenstand wie z.B. ein Befehlsdurchlauf, wird dahingehend sich nicht schon im Kernspeicher befindet — ein 50 interpretiert, daß das zum Durchlauf bestimmte Pro-Feststellungs-Programm mit dem Namen des Ge- gramm ausgeführt werden soll. Das zum Durchlauf genstandes als Argument auf, welches Programm bestimmte Programm muß in den Dateien vorhandas Suchprogramm genannt wird, und empfängt als den sein, die aufrechterhalten werden, und es muß Ausgangssignal die Größe des Gegenstandes und bestimmte Information über dieses Programm beseine Stelle in der Datei. Die AOSP ruft danach die 55 kannt sein. Eines der ersten durchzuführenden Pro-Zuweisungs- und Eingaberoutine (ALOCINP) auf, gramme ist ein Programm, das die Dateien vergröum einen Speicherblock zu finden, der groß genug ßert, die zugänglich sind. Es wird z. B. angenommen, ist, um den Gegenstand aufzunehmen. Wenn das daß eine Reihe von Karten zugänglich ist, die be-Suchprogramm mit der von ihm gewählten Adresse stimmte Information enthält, die in den Dateien der Stelle zurückberichtet, gestattet es diese Adresse, 60 untergebracht werden soll zusammen mit Informazusammen mit der anderen vom Suchprogramm er- tion, die die Bedeutung der auf der Reihe von Karhaltenen Information, die Zuweisungs- und Eingabe- ten befindlichen Information beschreibt. Dann muß routine zu veranlassen, daß Eingabekennwörter auf- in den Prozessor eingegeben werden, daß sich an gebaut werden, um den Gegenstand in den Speicher einer bestimmten Stelle eine Reihe von Karten befineinzulesen. Die beschreibende Information, die den 65 det, deren Information in der Datei untergebracht Gegenstand oder Posten beim Einlesen begleitet, ge- werden soll. Eine Datei stellt eine Liste, eine Hinstattet der AOSP, ihn »bereitzustellen«, d. h. irgend- weisliste oder ein Inventar von Gegenständen dar, welchen Anforderungen zu genügen, die der Gegen- von denen bestimmte Dinge bekannt sind, d. h. z. B.,

95 96

daß eine Liste vorhanden sein kann und daß Infor- trachtet. Es wird dem Prozessor gestattet durchzumation zugänglich sein kann, da sie sich auf dem laufen, und der codierte Befehl veranlaßt ferner die Band befindet, und es können die Länge und die Maschine, in die Hinweislisten zu sehen, bis sie das Stellen auf dem Band bekannt sein. Dann handelt Programm »Joe« rindet. Das heißt, es wird eine es sich um eine Hinweisliste (directory). Die Datei 5 Nummer mit einer anderen verglichen, bis die überist die Information selbst, die Hinweisliste stellt die einstimmenden Nummern gefunden sind; dies stellt Tabelle dar, die die Information beschreibt. dann »Joe« dar, nach dem gesucht worden war.

Ursprünglich ist daher in die AOSP ein Programm »Joe« wird dann aus der äußeren Hinweisliste, in gegeben worden, das Information zur Datei hinzu- der er gefunden war, in den Hauptkernspeicher gefügt. Jetzt kann äußere Information aufgenommen io bracht. Wenn er in die Rechenanlage eingegeben ist, und zur Datei hinzugefügt werden. Auf dieses Weise wird die Steuerung auf das »Joe«-Programm überkann eine Erneuerung der Information bis zu dem tragen. Wenn das »Joe«-Programm ausgeführt worerforderlichen Betrag bewirkt werden. den ist, erzeugt es eine bestimmte Art von Unter-

Die AOSP verwendet daher einen Satz von Ver- brechung, die »Anhalten« genannt wird und die dem fahrensschritten im Aufbau eines Satzes von Befeh- 15 dieses »Anhalten« interpretierenden Prozessor anlen einschließlich Übertragungsbefehlen, die bei Auf- zeigt, daß die Operation beendet ist. Daraufhin wird treten eines Vorganges die Steuerung eines Prozessors »Joe« aus dem Kernspeicher gelöscht, und die Aufübertragen, um eine Folge von Verfahrensschritten zeichnungen in der AOSP, das »Joe« durchläuft, als Gruppe von »Befehlen« auszuführen, beginnend werden modifiziert (Prinzip des virtuellen Speichers), bei einer bestimmten Stelle im Speicher. Zusätzlich 20 Viele der notwendigen ÄOSP-Operationen treten enthält sie einen Satz von Nummern im Speicher, die »hinter dem Rücken« des Benutzerprogramms und laufende Zusammenstellungen spiegeln und ferner, des Programmierers auf. Die Erstellung der richtigen wie die Dateien aussehen, was die Prozessoren aus- Verkettungen zwischen Programmen, Unterprogramfiihren, welche Moduleinheiten im Betrieb sind und men und Daten geschieht automatisch; die Planung welche nicht, sowie die grundsätzliche Beschreibung 25 der E/A-Operationen und die Aufrechterhaltung der gerade durchlaufenden Programme. Die Be- einer Anlagenbuchführung werden ohne explizite Erschreibung der gerade durchlaufenden Programme wähnung in den laufenden Programmen ausgeführt; enthält Gegenstände wie z. B. Priorität, Stelle des das Ansprechen auf Unterbrechungsbedingungen ist Beginns, Länge des Programms, Zustand der Be- natürlich unabhängig von irgendeinem Vorherwissen arbeitung, die gerade durchläuft, Information dar- 30 auf sehen des unterbrochenen Programms. Es sind über, was jetzt im Kernspeicher ist und wo es ist, so- jedoch viele der AOSP-Funktionen für den Programwie welche Programme welche Teile von Daten ge- mierer auf dessen Anruf hin zugänglich, und zwar rade benutzen. Räumlich erscheint sie als ein Satz über »Steuermakroanrufe«, die im wesentlichen subvon Speicherstellen im Kernspeicher, die Einsen und routinenähnliche Anrufe auf seiten der AOSP-An-Nullen enthalten, von denen mehrere als Befehle aus- 35 Ordnungen sind. Typische Darstellungen dieser Funkgeführt werden und von denen manche codiert sind, tionen sind: Bringe ein beliebiges in der Datei gefunum anzuzeigen, was in der Maschine vor sich geht. denes Programm zur Bereitstellung und führe es da-Obgleich bei der beschriebenen Ausführungsform nach aus; halte die Durchführung dieses Programms der Erfindung das Verfahren der AOSP codiert und auf, bis eine bestimmte Bedingung auftritt^ wie z. B. im Kernspeicher untergebracht ist, können die ge- 40 Beendigung einer E/A-Operation, Beendigung eines schriebenen AOSP-Verfahren natürlich in einer anderen Programms usw.; richte eine Folge von außerhalb der Maschine hegenden Eingabeeinheit Operationen als einen Parallelprozeß aus, der unenthalten sein und eingegeben werden, bevor Pro- abhängig von dem arbeitenden Programm auf einem grammoperationen der Prozessor-Register ausgeführt anderen Prozessor durchgeführt werden soll (falls werden. Es wird angenommen, daß die AOSP nicht 45 ein solcher zugänglich ist).

in die Maschine geladen ist, und ferner, daß eine Eine weitere Fähigkeit der AOSP ist es, bestimmte äußere Anruf-Unterbrechung auftritt. Ein Beispiel Bauteilstörungen oder Ausfall zu erkennen, aufzufür eine solche äußere Anrufunterbrechung ist eine suchen und deren Behebung zu versuchen. Die AOSP Anzeige der Bedienungsperson, die eine Taste drückt, macht es leicht, unterschiedliche Unterbrechungen um zu zeigen, daß neue Information in die Maschine 50 bedienende oder behebende Routinen einzufügen, eingegeben werden soll. An dieser Stelle ist das An- Das Betriebssystem AOSP nach der Erfindung ist sprecher-Programm eine Gruppe von sogenannten offenbart worden als eine Einrichtung, die Mittel »Befehlen«, die bei ihrer Ausführung den Prozessor und ein Verfahren vorsieht, die unter Zusammenveranlassen, die hereinkommenden Informationsteile arbeit mit dem übrigen Teil der Anlage und dem abzufühlen und sie zu interpretieren. 55 Verfahren nach der Erfindung, eine überwachende

Es wird z. B. angenommen, daß die Bedienungs- Ausführungssteuerung der unabhängigen Moduleinperson »Durchlaufen« eintastet; dadurch wird ver- heiten der Anlage einschließlich mehrerer Prozessoanlaßt, daß bestimmte Bits im Kernspeicher unter- ren ausübt. Die AOSP schafft Mittel und ein Verfahgebracht werden. Wenn das Programm diese Bits ren, um außerdem die folgenden Funktionen auszuprüft, vergleicht es sie mit einer Tabelle aus bekann- 60 führen: 1. Verteilung der Arbeitsbelastung auf die ten Bit-Gruppen. Diese Nachrichten können ver- Prozessoren; 2. Prüfung des Zustande der Einrichschiedene Bedeutungen haben. Zum Beispiel kann tungen; 3. Überwachung des Betriebs der Anlage, eine Bit-Gruppe als »Durchlaufen« decodiert werden, Die AOSP ermöglicht die tatsächliche Modularität die zweite Gruppe als »Auffinden« und die dritte der Anlage.

Gruppe als »Drucken«; unter Ansprechen auf diese 65 Zusammenfassung ■ Art von Befehl wechselt diese Art von Maschine

automatisch auf die Verfolgung dieser Information. Die hier beschriebene Erfindung gibt infolgedessen

Es wird z.B. der Befehl »Durchlauf Joe« be- eine modulare Anlage an, die eine natürliche Lösung

97 98

des Problems darstellt, eine größere Rechenkapazi- und das entsprechende Verfahren (»Organisationstät zu erhalten, und zwar eine natürlichere Lösung, programm«) eingeleitete Bearbeitungsverfahren ist als einfach größere und schnellere Maschinen zu jedoch ebenfalls eine Verbesserung, da die Vorteile bauen. Der organisatorische Aufbau der Anlage nach des Anlagenaufbaues ausgenutzt werden, um bisher der Erfindung zeigt eine geeignete Grundlage für die 5 nicht realisierbare und realisierte Funktionen durch-Datenbearbeitungsfähigkeit für Befehl und Steuerung. zuführen; die Erfindung geht also über die Verbesse-Es ist ersichtlich, daß die diesem Anwendungsbereich rangen an den Baueinheiten hinaus. Das Konzept eigentümlichen Erfordernisse tatsächlich Aspekte einer »fließenden« AOSP als das Merkmal, das die einer einzigen charakteristischen Eigenschaft sind, die Moduleinheiten einer Anlage zu einem System verbauliche Freiheit genannt werden könnte, und die io schmelzen läßt, ist ein wichtiges Prinzip, das eine durch die Erfindung geschaffen wird. Eine einmalige Wirkung über die Bewerkstelligung der anderen charakteristische Eigenschaft des durch die Erfindung Merkmale der Anlage nach der Erfindung hinaus hat. realisierten Aufbaues, nämlich integrierter Betrieb mit Das Verfahren und die Anlage der AOSP in Verbinfrei miteinander in Verbindung tretenden, vollständig dung mit der Gesamtanlage stellt eine Veränderung modularen Bauteilen schafft die Mittel, die bauliche 15 der Anschauungsweise dar. Es wird der Gedanke einFreiheit zu erzielen. geführt, der in der Beschreibung sehr klar zum Aus-

Die Erfindung erfüllt die Forderung, daß ein be- druck gebracht wird, daß Datenverarbeitungsanlagen stimmtes Minimum an Datenbearbeitungsfähigkeit Programme nicht einfach sklavisch ausführen, sonstets vorhanden sein soll oder daß unter irgendwel- dem, daß Programme mit dem geeigneten Verfallenen Bedingungen einer Verschlechterung der Anlage ao ren und der geeigneten Anlage zur Steuerung von infolge eines Ausfalls oder einer Wartung die im Be- Datenverarbeitungsanlagen dienen können,
trieb bleibende Einrichtung noch ausreicht, um pri- Die hier beschriebenen Mittel und Verfahren nach märe Anlagenfunktionen durchzuführen. Bei der An- der Erfindung schaffen daher eine vollständig modulage nach der Erfindung ergibt sich bei einem Ausfall lare Rechenanlage, die für eingebauten Potentialeiner Moduleinheit eine Reduktion der im Betrieb as Zuwachs ausgelegt und für Anwendungsfälle mit befindlichen Einrichtungszusammenstellung; die An- komplexen und umfangreichen Datenbearbeitungen lage gestattet jedoch, im normalen Betrieb fortzufah- und Rechenoperationen gut geeignet ist. Die Erfinren, möglicherweise mit einer verringerten Geschwin- dung schafft eine modulare Datenverarbeitungsdigkeit. Die einzelnen Moduleinheiten sind so gestal- anlage, die leicht für spezielle Anwendungen organitet, daß sie höchst betriebssicher und leicht instand 30 sierbar ist und geeignete komplementäre Prozessorzu halten sind, jedoch hängt die Verfügbarkeit der einheiten, Speichermoduleinheiten, Eingabe/Ausgabe-Anlage nicht allein hiervon ab, wie das notwendiger- Steuereinheiten, Eingabe- und Ausgabegeräte, eine weise bei den bekannten Anlagen der Fall ist. Der gemeinsame Vermittlung zwischen den E/A-Steuermodulare Aufbau erlaubt tatsächlich eine Operation einheiten und den E/A-Geräten, eine Schaltverriegemit aktiven Reserven, wobei die Notwendigkeit einer 35 lung zur Steuerung der Ubermittlungsverbindungen totalen Redundanz ausgeschaltet wird. zwischen den E/A-Steuereinheiten bzw. den Prozes-

Die Anlage nach der Erfindung erfüllt eine zweite soren auf der einen Seite und den Speichereinheiten Forderung, nämlich daß der arbeitende Aufbau der auf der anderen Seite sowie Umsetzer aufweist, welch Anlage zu einem gegebenen Zeitpunkt sofort auf letztere zwischen den Vermittlungen und den E/Aneue Formen umgestaltet werden kann, die für eine 40 Geräten vorgesehen sind, um eine einfache Übermittdynamische und unvorhersehbare Änderung der lung zu bewirken. Die Grundlage der modularen Arbeitsbelastung besser geeignet sind. Die hier be- Rechenanlage nach der hier beschriebenen Erfindung schriebene Erfindung schafft eine Anlage, in der alle ist die automatische Arbeits- und Planungssteuer-Übermittlungsverbindungswege gemeinsam sind, in anlage und das entsprechende Verfahren, wobei der sämtliche Moduleinheiten funktionsmäßig ent- 45 codierte Verfahren zur Planung und zur Operation koppelt sind, in der alle Zuordnungen dynamisch auf Grund des Auftretens bestimmter Vorfälle in geplant werden und in der Zuordnungsmuster voll- einem vollständig aufgeteilten bzw. gemeinsam beständig im Fluß sind. Das System von Unterbrechun- nutzten Speicher gespeichert werden, der durch die gen und Prioritäten, das durch die AOSP und die einzelnen Prozessoren jeweils nur soweit bearbeitet Schaltverriegelung nach der Erfindung gesteuert wird, 50 wird, als es zur Bestimmung von Arbeitszuteilungen erlaubt eine sofortige Anpassung auf jede Arbeits- notwendig ist, und wobei jeder Prozessor sich selbst belastung ohne Zerstörung von unterbrochenen Pro- plant, indem über- oder unterordnende Zwischengrammen, beziehungen mit anderen Prozessoren zur optimalen

Die Forderung nach Erweiterungsfähigkeit erfor- Behandlung von parallelen Operationen erstellt werdert nur einfach die Anpassung an eine größere Zeit- 55 den. Die automatische Arbeits- und Planungssteuerskala. Da sämtliche Moduleinheiten der erfindungs- anlage und deren Verfahren arbeiten in Verbindung gemäßen Anlage funktionsmäßig entkoppelt sind, mit der Schaltverriegelung, um ihre Funktionen können Moduleinheiten jeder Art zu der Anlage hin- durchzuführen und tatsächliche Modularität zu erzugefügt werden, und zwar einfach durch Anschlie- zielen. Das vollständig modulare Bearbeitungssystem ßen an die Schaltverriegelung oder die E/A-Vermitt- 60 nach der Erfindung, wie es hier beschrieben ist, ist lung. Eine Erweiterung in allen funktioneilen Be- derart aufgebaut, daß Ausfall von Bauteilen einfach reichen kann entsprechend den Lehren der Erfin- die im aktiven Betrieb befindliche Einrichtungsdung vorgenommen werden, und zwar weit über das Zusammenstellung reduziert, so daß in normalem Behinaus, was mit bekannten Anlagen möglich ist. trieb bei reduzierter Geschwindigkeit fortgefahren

Es ist klar, daß die Anlage nach der Erfindung die 65 werden kann. Es sind keine zentralen Bauteile in der

Ziele anderer Anlagen überschreitet, selbst wenn man Anlage vorgesehen, deren Ausfall die gesamte Anlage

nur die Schaltungsanordnung betrachtet. Das durch stillsetzen könnte. Die modulare Datenverarbeitungs-

die automatische Arbeits- und Planungssteueranlage anlage nach der Erfindung reagiert sofort auf

Grundtakteinflüsse, auf neue Programme, auf Änderungen in den Programmprioritäten, und paßt sich manuellen oder automatischen Unterbrechungssignalen an. Die Anlage weist einen Speicher auf, der in Moduleinheiten unterteilt ist, die gleichzeitig von allen Prozessoren und E/A-Steuereinheiten auf E/A-Vermittlungs-Sammelleitungen benutzt werden, so daß ein gemeinsam benutzter Speicher geschaffen wird; die Anlage enthält ferner Mittel zur Lösung von Kollisionen bei der Gewinnung von Zugriff zum Speicher, und zwar entsprechend der Priorität. Die beschriebene modulare Bearbeitungsanlage nach der Erfindung weist Prozessoren und E/A-Steuereinheiten auf, die ihrerseits Eingabe- und Ausgabeeinheiten steuern. Dabei benutzt die Anlage eine zeitlich verzahnte Benutzung des Speichers und eine automatische Unterbrechungsfähigkeit, um programmierte und von Bauteilen erzeugte Unterbrechungsbedingungen, manuell ausgelöste Anrufe und automatisierte äußere Anrufe nach Verbindung mit der Rechenanlage zu erkennen. Die beschriebene erfindungsgemäße Anlage erkennt ferner Gerätefehler und veranlaßt die Übertragung der Steuerung des unterbrochenen Prozessors vom Objektprogramm auf eine AOSP, die die Bedingung bearbeitet und, nachdem der Unterbrechungsbedingung Rechnung getragen worden ist, die Steuerung auf das Programm zurückführt. Die beschriebene Erfindung schafft daher eine modulare Rechenanlage mit einer sowohl auf militärische als auch auf industrielle Anwendungen zugeschnittenen Ausrichtung. Die Anlage nach der Erfindung verwendet fortschrittliche Schaltungstechniken, Zusammenstellungen und logische Techniken. Sie ist geeignet für flexible Programmierung und ist mit einer automatischen Arbeite- und/oder Planungssteueranlage und einem entsprechenden Verfahren versehen, wobei die erstere im Normalbetrieb und zur Durchführung von Objektprogrammen und das letztgenannte während eines Steuerbetriebs zur Ausführung einer Arbeits- und Planungssteuerung wirksam ist sowie zu einer Bedienung, die einen im wesentlichen kontinuierlichen Betrieb mit einem

ao Minimum an Arbeitsunterbrechung ermöglicht. Wie ersichtlich, sind Modifizierungen und Veränderungen der vorliegenden Erfindung im Hinblick auf die gegebenen Lehren möglich.

Hierzu 14 Blatt Zeichnungen

Claims (17)

Patentansprüche:

1. Datenverarbeitungsanlage mit mindestens zwei im wesentlichen gleichen Prozessoren sowie mit mindestens einer diesen Prozessoren zugeordneten Speichereinheiten, dadurch gekennzeichnet, daß mehrere Speichereinheiten (M 1 bis M16, Fig. 2) und mehrere Eingabe-Ausgabe-Steuereinheiten {ElAl bis EIAlQ, Fig. 2, 30) vorgesehen sind und daß mindestens eine Schaltverriegelung (Fig. 1: 150, Fig. 5A: 10108,

10109, 10110, Fig. 17, 18) vorgesehen ist, die auf Anforderungssignale von Seiten eines Prozessors (Pl bis P 4, Fig. 2) oder einer Eingabe-Ausgabe-Steuereinheit nach einer vorgegebenen Ordnung die angeforderte Speichereinheit mit diesem Prozessor oder dieser Eingabe-Ausgabe-Steuereinheit verbindet.

2. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß einer bestimmten Menge von Speichereinheiten jeweils eine gesonderte Schaltverriegelung (Fig. 5A: 10106 bis

10110, Fig. 16 bis 18) zugeordnet ist, die bei Vorliegen von Anforderungssignalen von Seiten eines Prozessors oder einer Eingabe-Ausgabe-Steuereinheit eine ihr zugeordnete Speichereinheit nach einer vorgegebenen Ordnung mit diesem Prozessor oder dieser Eingabe-Ausgabe-Einheit verbindet.

3. Datenverarbeitungsanlage nach Anspruch 2, dadurch gekennzeichnet, daß die einzelnen Schaltverriegelungen jeweils mit der zugeordneten Menge von Speichereinheiten zu einer Speicherbaueinheit (MC 1 bis MC 8, Fi g. 3 A) vereinigt sind und daß Sammel-Übertragungsleitungen (busl bis bus S) von den einzelnen Prozessoren zu allen Speicher-Baueinheiten und von den Eingabe-Ausgabe-Steuereinheiten zu allen Speicher-Baueinheiten vorgesehen sind.

4. Datenverarbeitungsanlage nach Anspruch 3, dadurch gekennzeichnet, daß jeder Prozessor (P 1 bis P 3) über eine getrennte Sammel-Übertragungsleitung (bus 2 bis bus 4) mit allen Speicher-Baueinheiten (MCl bis MC8, Fig. 3A) verbunden ist.

5. Datenverarbeitungsanlage nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß mehrere Eingabe-Ausgabe-Steuereinheiten jeweils über eine im Parallelbetrieb (Zeitmultiplexbetrieb) benutzte gemeinsame Sammel-Übertragungsleitung (busS) mit allen Speicher-Baueinheiten (MCl bis MC 8) verbunden sind.

6. Datenverarbeitungsanlage nach Anspruch 5, dadurch gekennzeichnet, daß jeweils zwei Eingabe-Ausgabe-Steuereinheiten zu einer Baueinheit zusammengefaßt sind und daß diese Baueinheiten Schaltelemente (Fig. 16: 01077) aufweisen, welche einen gleichzeitigen Zugriff dieser beiden Eingabe-Ausgabe-Steuereinheiten zur gemeinsamen benutzten Sammelübertragungsleitung (bus S) verriegeln.

7. Datenverarbeitungsanlage nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß mindestens eine der Schaltverriegelungen (Fig. 5A: 10106 bis 10110, Fig. 16 bis 18) auch zur Steuerung des Parallelbetriebs auf der gemeinsam benutzten Sammelübertragungsleitung (bus 5) ausgebildet ist.

8. Datenverarbeitungsanlage nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, daß mindestens eine mit allen Speicher-Baueinheiten verbundene Sammel-Übertragungsleitung (bus 2, Fig. 3A und 3B) zum wahlweisen Anschluß eines Prozessors (P 4) oder mindestens einer Eingabe-Ausgabe-Steuereinheit (F i g. 1, unten) ausgebildet ist.

9. Datenverarbeitungsanlage nach einem der Ansprüche 3 bis 8, dadurch gekennzeichnet, daß die Übertragungs-Sammelleitungen aus Koaxialleitungen aufgebaut sind, die jeweils von einer Datenquelle (DR) in einer ersten Baueinheit der Anlage zu einem ersten Datenempfänger (RX) in einer zweiten Baueinheit, von diesem Datenempfänger zu einem zweiten Datenempfänger (RX) in einer dritten Baueinheit, von diesem Datenempfänger zu einem dritten Datenempfänger (RX) in einer vierten Baueinheit usw. durchgeschleift sind (F i g. 6).

10. Datenverarbeitungsanlage nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Schaltverriegelungen jeweils eine Prioritätssteuerstufe (Fig. 5A: 10109, Fig. 18) aufweisen, die nach einer vorgegebenen Prioritätsordnung die Anforderungssignale von den Prozessoren (Pl bis P 4) und den Eingabe-Ausgabe-Steuereinheiten (I/O bis I/O, 10, Fi g. 2) ordnet.

11. Datenverarbeitungsanlage nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Schaltverriegelungen jeweils einen Speicheradressenwähler (Fig. 5A: 10108, Fig. 17) aufweisen, welcher anzeigt, welcher Sammelübertragungsleitungsausgang an den Eingang der Prioritätssteuerstufe (Fig. 18) gelegt wird.

12. Datenverarbeitungsanlage nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein Taktgebersystem (Fig. 7, 9, 10) vorgesehen ist, welches eine Übernahme der Taktsteuerung des Systems durch einen Reserve-Taktgeber (CL 2002) ohne Verlust eines einzigen Taktintervalls ermöglicht, daß hierfür an einer ersten Stelle in der Datenverarbeitungsanlage, vorzugsweise in einem der Prozessoren (Pl), ein erster, auf eine erste Frequenz abgestimmter Haupttaktgeber (CL 2001) vorgesehen ist, daß an einer zweiten Stelle der Datenverarbeitungsanlage, vorzugsweise in einer der Speichereinheiten (Ml) ein zweiter, auf eine zweite Frequenz abgestimmter Haupttaktgeber (CL 2002) vorgesehen ist, wobei die zweite Frequenz so gewählt ist, daß der Betrag des Unterschieds zwischen den Reziprokwerten der ersten urid der zweiten Frequenz kleiner ist als ein halbes Taktintervall der Datenverarbeitungsanlage, daß ferner eine Phasensynchronisierschaltung (F i g. 7: B 2001, D 2001) vorgesehen ist, die außerhalb der Schaltverriegelung den ersten Haupttaktgeber (CL 2001) ständig mit dem zweiten Haupttaktgeber (CL 2002) verbindet und bewirkt, daß der zweite Haupttaktgeber synchron und in Phase mit der ersten Frequenz arbeitet, daß die einzelnen Einheiten der Datenverarbeitungsanlage jeweils einen Nebentaktgeber (Fig. 7: CL2003 bis CL2008) aufweisen, der außerhalb der Schaltverriegelung mit dem ersten und dem zweiten Haupttaktgeber ständig verbunden ist und der so abgestimmt ist, daß er

3 4

im unsynchronisierten Zustand mit einer dritten Eingabe-Ausgabe-Geräten vorhanden, die von beiFrequenz arbeitet, die kleiner ist als die zweite den Prozessoren gemeinsam benutzt werden. — Im Frequenz, und daß alle Nebentaktgeber (CL 2003 Betrieb werden die beiden Prozessoren dieser bekannbis CL 2008) mit der ersten Frequenz synchroni- ten Anlage entweder dazu verwendet, um aus Grünsiert sind, wenn der erste Haupttaktgeber im Be- 5 den der erhöhten Sicherheit dieselben Berechnungen trieb ist, oder mit der zweiten Frequenz, wenn doppelt auszuführen, oder sie arbeiten in einer Art der erste Haupttaktgeber ausfällt, so daß ein von Parallelbetrieb, wobei ein Prozessor dem ande-Ausfall des ersten oder des zweiten Haupttakt- ren übergeordnet wird. Wie auf Seite 106 der Literagebers keinen Verlust auch nur eines Taktinter- turstelle ausgeführt wird, wäre es bei dieser Datenvalls zur Folge hat. io Verarbeitungsanlage schwierig, die Anzahl der Pro-

13. Datenverarbeitungsanlage nach Anspruch zessoren über zwei hinaus zu erhöhen, da durch den 12, dadurch gekennzeichnet, daß die zweite Fre- Zeitmultiplexbetrieb auf der gemeinsamen Sammelquenz (3 000 000 Hz) kleiner ist als die erste Fre- leitung hierbei schwierige Probleme entstehen. Auch quenz (3 000100 Hz). wird bei Ausfall der Steuerung des Zeitmultiplexers

14. Datenverarbeitungsanlage nach Anspruch 15 die gesamte Anlage lahmgelegt. Ferner liegt ein we-12 oder 13, dadurch gekennzeichnet, daß der sentlicher Nachteil dieser bekannten Datenverarbei-Unterschied zwischen der ersten und der zweiten tungsanlage darin, daß beim Ausfall eines Prozessors Frequenz und der zweiten und der dritten Fre- auch der gesamte Inhalt seines »privaten« Kernspeiquenz jeweils etwa gleich groß ist. chers bzw. seiner »privaten« Kernspeicher ver-

15. Datenverarbeitungsanlage nach einem der 20 lorengeht, und daß ein Zugriff des einen Prozessors Ansprüche 12 bis 14, dadurch gekennzeichnet, zu einem Kernspeicher des anderen Prozessors daß die den ersten Haupttaktgeber (CL 2001) mit nur dadurch möglich ist, daß man die gedem zweiten Haupttaktgeber (CL 2002) verbin- wünschte Information aus diesem Kernspeicher zudende Phasensynchronisierschaltung eine Verzö- nächst auf ein äußeres Speichermedium, z. B. ein gerungsleitung(Fig.7: D 2001,Fig. 10:55,94m) 95 Magnetband, überträgt, und dann von diesem Maaufweist. gnetband eine Rückübertragung zum Kernspeicher

16. Datenverarbeitungsanlage nach einem der des einen Prozessors vornimmt (S. 105 der Literatur-Ansprüche 12 bis 15, dadurch gekennzeichnet, stelle). Eine solche Übertragung erfordert ersichtlich daß die Ausgangssignale des ersten und des zwei- sehr viel Zeit und zwingt deshalb in der Praxis dazu, ten Haupttaktgebers (CL 2001 und CL 2002) je- 30 alle wichtigen und häufig benötigten Daten doppelt zu weils parallel den Synchronisiereingängen der speichern, damit jeder Prozessor einen direkten Ein-Nebentaktgeber (CL 2003 bis CL 2008) zuführbar griff zu ihnen hat. Dies stellt aber eine sehr schlechte sind. Ausnutzung der Kernspeicher dar.

17. Datenverarbeitungsanlage nach Anspruch Es ist deshalb eine Aufgabe der Erfindung, Nach-16, dadurch gekennzeichnet, daß die Verbindun- 35 teile der bekannten Datenverarbeitungsanlage zu vergen (F i g. 10) von den einzelnen Haupttaktge- meiden und insbesondere bei einer Anlage mit mehr bern zu den einzelnen Nebentaktgebern jeweils als einem Prozessor und mehr als einem Speicher jeetwa die gleiche elektrische Länge (z. B. je dem Prozessor einen direkten Zugang zu allen in 7,3 m) aufweisen. den Speichern gespeicherten Daten zu ermöglichen.

40 Erfindungsgemäß wird dies bei einer eingangs ge-

nannten Datenverarbeitungsanlage dadurch erreicht,

daß mehrere Speichereinheiten und mehrere Eingabe-Ausgabe-Steuereinheiten vorgesehen sind und daß

Die Erfindung betrifft eine Datenverarbeitungs- mindestens eine Schaltverriegelung vorgesehen ist, anlage mit mindestens zwei im wesentlichen gleichen 45 die auf Anforderungssignale von Seiten eines ProProzessoren sowie mit mindestens einer diesen Pro- zessors oder einer Eingabe-Ausgabe-Steuereinheit zessoren zugeordneten Speichereinheit. nach einer vorgegebnen Ordnung die angeforderte

Eine Datenverarbeitungsanlage mit zwei gleichen Speichereinheit mit diesem Prozessor oder dieser Prozessoren, denen jeweils zwei Speicher zugeordnet Eingabe-Ausgabe-Steuereinheit verbindet. Auf diese sind, ist bekannt aus der Literaturstelle »The Organi- 5° Weise stehen die Speichereinheiten allen Prozessoren zation of MOBIDIC Β« in »1959, Proceedings of und allen Eingabe-Ausgabe-Steuergeräten zur Verthe Eastern Joint Computer Conference«, S. 101 bis fügung, und es ist ein gleichzeitiger Betrieb aller 107. Dort ist auf Seite 103 ein Blockschaltbild einer Prozessoren und Eingabe-Ausgabe-Steuergeräte mög-Datenverarbeitungsanlage dargestellt, welche zwei lieh, wobei z. B. die verschiedenen Prozessoren gleiche Prozessoren aufweist, die von einem gemein- 55 gleichzeitig direkte Zugriffe zu verschiedenen Speisamen Taktgeber gesteuert werden, wenn sie zusam- chereinheiten durchführen können. Bei gleichzeitimenarbeiten. Jeder dieser Prozessoren hat mindestens gern Aufruf mehrerer anfragender Einheiten (woreinen »privaten« Kernspeicher, der auch die meisten unter Prozessoren oder Eingabe-Ausgabe-Steuerein-Register dieses Prozessors enthält, z. B. den Akku- heiten verstanden werden sollen) zu einer bestimmten nullator, den Programmzähler und die Indexregister. 60 Speichereinheit werden diese Anrufe nach der vor-Gegebenenfalls können auch bis zu vier solcher Kern- gegebenen Ordnung nacheinander behandelt, so daß speicher pro Prozessor verwendet werden. Beide Pro- keine Kollisionen entstehen können,
zessoren arbeiten über eine gemeinsame System- In vorteilhafter Weiterbildung der Erfindung geht

Sammelleitung, die im Zeitmultiplexverfahren ge- man dabei so vor, daß einer bestimmten Menge von meinsam benutzt wird, und zwar wird diese Sammel- 65 Speichereinheiten jeweils eine gesonderte Schaltverleitung jeweils zwei Mikrosekunden lang vom einen riegelung zugeordnet ist und bei Vorliegen von An- und zwei Mikrosekunden lang vom anderen Prozes- forderungssignalen von Seiten eines Prozessors oder sor benutzt. Ferner ist eine Anzahl von gemeinsamen einer Eingabe-Ausgabe-Steuereinheit eine ihr züge-