DE102018112828A1 - Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip - Google Patents

Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip Download PDF

Info

Publication number
DE102018112828A1
DE102018112828A1 DE102018112828.2A DE102018112828A DE102018112828A1 DE 102018112828 A1 DE102018112828 A1 DE 102018112828A1 DE 102018112828 A DE102018112828 A DE 102018112828A DE 102018112828 A1 DE102018112828 A1 DE 102018112828A1
Authority
DE
Germany
Prior art keywords
metal receiving
conductive
insulating layer
receiving portions
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018112828.2A
Other languages
English (en)
Other versions
DE102018112828B4 (de
Inventor
Tieh-Chin HSIEH
Yu-Yin Kuo
Hsi-Yang Huang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATP Electronics Taiwan Inc
Original Assignee
ATP Electronics Taiwan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATP Electronics Taiwan Inc filed Critical ATP Electronics Taiwan Inc
Publication of DE102018112828A1 publication Critical patent/DE102018112828A1/de
Application granted granted Critical
Publication of DE102018112828B4 publication Critical patent/DE102018112828B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/0355—Selective modification
    • H01L2224/03552—Selective modification using a laser or a focussed ion beam [FIB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip, wobei mehrere erste Lötstellen vom ersten integrierten Schaltungschip entfernt werden, woraufhin auf dem ersten integrierten Schaltungschip Variationsisolierschichten ausgebildet werden. Anschließend werden mehrere Metallaufnahmeabschnitte durch Laserstrahl auf den Variationsisolierschichten ausgebildet. Dann werden mehrere leitfähige Chipstrukturen auf den Metallaufnahmeabschnitten ausgebildet. Daraufhin werden mehrere Lötstellen auf den leitfähigen Chipstrukturen ausgebildet, wobei ein zweiter integrierter Schaltungschip auf den leitfähigen Chipstrukturen bereitgestellt wird. Die Lötstellen des zweiten integrierten Schaltungschip sind mit dem leitfähigen Chipstrukturen so verbunden, dass sich ein gestapelter integrierter Schaltungschip ergibt, der schließlich mit einer Speichersubstrat-Baueinheit verbunden wird, um einen Speicher mit dem gestapelten integrierten Schaltungschip zu bilden.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen eines Speichers, insbesondere ein Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip unter Verwendung eines Laserstrahls zum Ausbilden von Metallaufnahmeabschnitten.
  • Seit Beginn der Informationsrevolution in den 1980er Jahren ist die Geschwindigkeit der Informationsübermittlung dramatisch angestiegen und die Kosten für die Bereitstellung von Informationen sind gesunken. Die Leute müssen nur einen PC und Internet haben, um Informationen mit Menschen in jeder Ecke der Welt auszutauschen. Auf diese Weise wird das Leben der Menschen deutlich verändert.
  • Durch Personalcomputer können neben den über das Internet übertragenen Informationen auch Textverarbeitungs-, Spielunterhaltungs- und Betriebsprogramme durchgeführt werden. Um die obigen Funktionen zu erreichen, ist es notwendig, einen Speicher auf der Hauptplatine des Computers zu installieren, um die während des Betriebs des Computers erzeugten Daten vorübergehend zu speichern. Daher ist der Speicher ein unverzichtbares elektronisches Bauelement für Computer.
  • Beim Herstellen von Speichern wird eine Mehrzahl von Speicherchips auf einer Speicherleiterplatte platzieren. Um die Speicherkapazität zu erhöhen, ist das Verfahren von Dual-Die-Package (DDP) am weitesten verbreitete eingesetzt worden. Um es durchzuführen, werden Re-Distribution-Layer (RDL) und Flip-Chip-Verfahren bei Chip-Scale-Package (CSP) eingesetzt. Aufgrund der hohen Präzision und der komplizierten Schritte von RDL und Flip-Chip-Verfahren der Drahtumverteilung und der Flip-Chip-Technologie können jedoch zusätzliche Kosten entstehen.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip zu schaffen, das durch einfache Maßnahmen die oben genannten Nachteile vermeidet.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip, das die im Anspruch 1 angegebenen Merkmale aufweist. Weitere vorteilhafte Weiterbildungen der Erfindung gehen aus den Unteransprüchen hervor.
  • Gemäß der Erfindung wird ein Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip geschaffen. Zunächst wird ein integrierter Schaltungschip bereitgestellt, der mit einer ersten Montagefläche und einer mehrere erste Bondinseln aufweisenden, zweiten Montagefläche versehen ist, wobei auf der zweiten Montagefläche eine Mehrzahl von Lötstellen angeordnet ist, die elektrisch mit ersten Bondinseln verbunden sind. Danach werden die Lötstellen von der zweiten Montagefläche entfernt. Danach wird eine erste Variationsisolierschicht auf der ersten Montagefläche und eine zweite Variationsisolierschicht auf der zweiten Montagefläche gebildet, wobei die zweite Montagefläche die ersten Bondinseln nicht bedeckt.
  • Daraufhin wird ein Laserstrahl auf die erste Variationsisolierschicht und die zweite Variationsisolierschicht bestrahlt, sodass auf der ersten Variationsisolierschicht mehrere erste Metallaufnahmeabschnitte ausgebildet werden, die leicht mit Metall plattiert werden können, wobei auf der zweiten Variationsisolierschicht im Bereich der ersten Bondinseln mehrere zweite Metallaufnahmeabschnitte ausgebildet werden, die elektrisch mit den ersten Bondinseln verbunden und leicht mit Metall plattiert werden können, und wobei die ersten Metallaufnahmeabschnitte und die zweiten Metallaufnahmeabschnitte über Metallaufnahme-Verbindungsabschnitte verbunden werden. Danach wird eine Vielzahl von leitfähigen Chipstrukturen gebildet, die aus einer Mehrzahl von leitfähigen Materialien hergestellt und auf den ersten Bondinseln, den ersten Metallaufnahmeabschnitten, den zweiten Metallaufnahmeabschnitten und den Metallaufnahme-Verbindungsabschnitten angeordnet werden.
  • Anschließend wird eine Mehrzahl von Lötstellen gebildet, die auf den leitfähigen Chipstrukturen im Bereich der zweiten Metallaufnahmeabschnitte und der ersten Bondinseln angeordnet werden. Dann wird ein zweiter integrierter Schaltungschip bereitgestellt, der eine Mehrzahl von Lötstellen aufweist, wobei die Lötstellen der zweite integrierte Schaltungschip mit den leitfähigen Chipstrukturen der ersten Metallaufnahmeabschnitte des ersten integrierten Schaltungschips verbunden werden, wodurch sich ein gestapelter integrierter Schaltungschip ergibt. Schließlich werden die Lötstellen des gestapelten integrierten Schaltungschips mit einer Speichersubstrat-Baueinheit verbunden, wodurch sich der Speicher mit dem gestapelten integrierten Schaltungschip ergibt.
  • Gemäß der Erfindung ist die Lötstelle als BGA-Ball (Ball Grid Array ball; BGA Ball) ausgeführt ist.
  • Gemäß der Erfindung sind die zweiten Metallaufnahmeabschnitte mit Schrägwänden versehen sind, die jeweils zwischen den Metallaufnahme-Verbindungsabschnitten und den ersten Bondinseln angeordnet werden, wobei die jeweiligen leitfähigen Chipstrukturen Folgendes aufweisen:
    • eine Verbindungsleitung, die den jeweiligen Metallaufnahme-Verbindungsabschnitten zugeordnet ist;
    • ein schräges Kontaktstück, das mit der Verbindungsleitung verbunden und an der Schrägwand angeordnet ist, um die auf den leitfähigen Chipstrukturen der zweiten Metallaufnahmeabschnitte befindlichen Lötstellen zu kontaktieren; und
    • ein Lötpad, das mit dem schrägen Kontaktstück in Berührung kommt und elektrisch mit ersten Bondinseln verbunden ist, um die jeweiligen zweiten Metallaufnahmeabschnitte und die jeweils auf den leitfähigen Chipstrukturen der ersten Bondinseln befindlichen Lötstellen zu verbinden.
  • Gemäß der Erfindung werden die leitfähigen Chipstrukturen auf den ersten Metallaufnahmeabschnitten, den zweiten Metallaufnahmeabschnitten, den ersten Bondinseln und den Metallaufnahme-Verbindungsabschnitten elektroplattiert.
  • Gemäß der Erfindung weisen die leitfähigen Materialien ein erstes leitfähiges Material, ein zweites leitfähiges Material und ein drittes leitfähiges Material auf. Es ist eine erste leitfähige Schicht vorgesehen, die aus dem ersten leitfähigen Material hergestellt ist und sich auf den ersten Metallaufnahmeabschnitten, den zweiten Metallaufnahmeabschnitten, den ersten Bondinseln und den Metallaufnahme-Verbindungsabschnitten befindet. Es ist eine zweite leitfähige Schicht vorgesehen, die aus dem zweiten leitfähigen Material hergestellt ist und sich auf der ersten leitfähigen Schicht befindet. Es ist eine dritte leitfähige Schicht vorgesehen, die aus dem dritten leitfähigen Material hergestellt ist und sich auf der zweiten leitfähigen Schicht befindet, wodurch sich die leitfähigen Chipstrukturen ergeben. Es handelt sich beim ersten leitfähigen Material um Kupfer, beim zweiten leitfähigen Material um Nickel und beim dritten leitfähigen Material um Gold.
  • Gemäß der Erfindung werden die erste Variationsisolierschicht und die zweite Variationsisolierschicht aus einem Variationsisoliermaterial hergestellt, auf dem das Metall schwierig zu plattieren ist, so dass die ersten Metallaufnahmeabschnitte und die zweiten Metallaufnahmeabschnitte nach dem Bestrahlen der ersten Variationsisolierschicht und der zweiten Variationsisolierschicht mit dem Laserstrahl ausgebildet sind.
  • Gemäß der Erfindung ist das Variationsisoliermaterial mindestens ein thermoplastisches Polymer, das mit mindestens einem leitfähigen Metall gemischt ist, so dass, wenn die erste Variationsisolierschicht und die zweite Variationsisolierschicht durch den Laserstrahl bestrahlt werden, das thermoplastische Polymer auf eine Thermoplasttemperatur so erwärmt wird, dass das mindestens eine leitfähige Metall jeweils in die ersten Metallaufnahmeabschnitte und die zweiten Metallaufnahmeabschnitte konvergiert.
  • Gemäß der Erfindung ist das thermoplastische Polymer aus einer Gruppe ausgewählt, die Polykarbonat [PC], Acrylnitril-Butadien-Styrol [ABS], Polyamid [PA], Polyphthalamid [Polybutylenterephthalat] [PBT], Cycloolefinpolymer [COP], Polyphenylenether [PPE], Flüssigkristallpolymer [LCP], mindestens eines von Polyetherimid [PEI], Polyetheretherketon [PEEK] und Polyphenylensulfid [PPS] aufweist.
  • Gemäß der Erfindung handelt es sich beim Variationsisoliermaterial um ein Katalysatorisoliermaterial, wobei, nachdem die erste Variationsisolierschicht und die zweite Variationsisolierschicht mit dem Laserstrahl bestrahlt worden sind, diese einer katalytischen Operation unterworfen werden, sodass die ersten Metallaufnahmeabschnitte und die zweiten Metallaufnahmeabschnitte ausgebildet sind.
  • Es handelt sich beim Katalysatorisoliermaterial um wenigstens eines von Photokatalysatormaterial und thermischem Katalysatormaterial.
  • Gemäß der Erfindung weist der erste integrierte Schaltungschip eine seitliche Verbindungsfläche auf, die mit der ersten Montagefläche und der zweiten Montagefläche verbunden ist. Auf der seitlichen Verbindungsfläche ist eine Seitenvariationsisolierschicht ausgebildet. Der Laserstrahl wird auf die Seitenvariationsisolierschicht so projiziert, dass auf der ersten Variationsisolierschicht, der zweiten Variationsisolierschicht und der Seitenvariationsisolierschicht die Metallaufnahme-Verbindungsabschnitte ausgebildet werden, die leicht mit Metall plattiert und mit den ersten Metallaufnahmeabschnitten und den zweiten Metallaufnahmeabschnitten verbunden sind.
  • Gemäß der obigen Beschreibung des erfindungsgemäßen Verfahrens zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip werden die ersten Metallaufnahmeabschnitte und die zweiten Metallaufnahmeabschnitte und die Metallaufnahme-Verbindungsabschnitten durch den Laserstrahl auf dem ersten integrierten Schaltungschip ausgebildet. Außerdem wird der erste integrierte Schaltungschip über die Lötstellen mit dem zweiten integrierten Schaltungschip verbunden, wobei der erste integrierte Schaltungschip auch über die Lötstellen mit der Speichersubstrat-Baueinheit verbunden ist.
  • Im Vergleich zum Stand der Technik verwendet das erfindungsgemäße Verfahren zum Herstellen des Speichers mit dem gestapelten integrierten Schaltungschip einen Laserstrahl zum Bestrahlen der ersten Variationsisolationsschicht und der zweiten Variationsisolationsschicht, um die ersten Metallaufnahmeabschnitte sowie die zweiten Metallaufnahmeabschnitte zu bilden. Damit werden die leitfähigen Chipstrukturen plattiert. Auf diese Weise werden Nachteile der hohen Herstellungskosten beim herkömmlichen Verfahren vermieden, bei dem eine kostaufwendige Chip-Package durch präzise und hochkomplexe Drahtumverteilung und Flip-Chip-Technologie möglich ist.
  • Im Folgenden werden die Erfindung und ihre Ausgestaltungen anhand der Zeichnung näher erläutert. In der Zeichnung zeigt:
    • 1 eine schematische Darstellung eines ersten integrierten Schaltungschips mit den ersten Lötstellen gemäß einem ersten Ausführungsbeispiel des erfindungsgemäßen Verfahrens zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip;
    • 2 eine schematische Darstellung des ersten integrierten Schaltungschips nach dem Entfernen der ersten Lötstellen gemäß dem ersten Ausführungsbeispiel des erfindungsgemäßen Verfahrens zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip;
    • 3 einen Schnitt entlang der Linie A-A in 2;
    • 4 einen Schnitt durch den ersten integrierten Schaltungschip gemäß dem ersten Ausführungsbeispiel des erfindungsgemäßen Verfahrens zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip, wobei der erste integrierte Schaltungschip mit Variationsisoliermaterial plattiert ist;
    • 5 einen Schnitt durch den ersten integrierten Schaltungschip gemäß dem ersten Ausführungsbeispiel des erfindungsgemäßen Verfahrens zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip, wobei der erste integrierte Schaltungschip mit Variationsisoliermaterial plattiert und mit Laserstrahl bestrahlt wird;
    • 6 eine schematische Darstellung des ersten integrierten Schaltungschip gemäß dem ersten Ausführungsbeispiel des erfindungsgemäßen Verfahrens zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip, wobei der erste integrierte Schaltungschip mit Variationsisoliermaterial plattiert und mit Laserstrahl bestrahlt worden ist;
    • 7 einen Schnitt durch den ersten integrierten Schaltungschip gemäß dem ersten Ausführungsbeispiel des erfindungsgemäßen Verfahrens zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip, wobei der erste integrierte Schaltungschip mit leitfähigen Chipstrukturen versehen ist;
    • 8 einen Schnitt durch den ersten integrierten Schaltungschip gemäß dem ersten Ausführungsbeispiel des erfindungsgemäßen Verfahrens zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip, wobei der erste integrierte Schaltungschip mit Lötstellen versehen ist;
    • 9 einen Schnitt durch den gestapelten integrierten Schaltungschip gemäß dem ersten Ausführungsbeispiel des erfindungsgemäßen Verfahrens zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip;
    • 10 einen Schnitt durch den gestapelten integrierten Schaltungschip auf einem Substrat gemäß dem ersten Ausführungsbeispiel des erfindungsgemäßen Verfahrens zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip;
    • 11 einen Schnitt durch einen Speicher mit einem gestapelten integrierten Schaltungschip gemäß dem ersten Ausführungsbeispiel des erfindungsgemäßen Verfahrens zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip;
    • 12 eine schematische Darstellung eines ersten integrierten Schaltungschips mit Lötstellen gemäß einem zweiten Ausführungsbeispiel des erfindungsgemäßen Verfahrens zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip; und
    • 13 einen Schnitt durch einen gestapelten integrierten Schaltungschip auf dem Substrat gemäß dem zweiten Ausführungsbeispiel des erfindungsgemäßen Verfahrens zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip.
  • Wie aus 1 bis 3 ersichtlich, wird gemäß dem ersten Ausführungsbeispiel ein Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip bereitgestellt. Zuerst wird ein erster integrierter Schaltungschip 11 bereitgestellt, der eine erste Montagefläche 111, eine zweite Montagefläche 112, eine die erste Montagefläche 111 und die zweite Montagefläche 112 verbindende, seitliche Verbindungsfläche 113 und einen einstückig an der zweiten Montagefläche 112 ausgebildeten Chip-Vorsprung 114 aufweist. An der zweiten Montagefläche 112 sind mehrere erste Bondinseln 1121 angeordnet. Eine Lötstelle 12 ist auf den ersten Bondinseln 1121 montiert und elektrisch mit dem ersten integrierten Schaltungschip 11 verbunden. Anschließend wird die Lötstelle 12 von der zweiten Montagefläche 112 entfernt.
  • Im dargestellten Ausführungsbeispiel ist der erste integrierte Schaltungschip 11 als SDP-Chip [Single Die Package, SDP] ausgeführt. Daher wird der Chip-Vorsprung 114 bereitgestellt, ist jedoch nicht darauf in anderen Ausführungsbeispielen beschränkt. Außerdem ist die Lötstelle 12 in diesem Ausführungsbeispiel als BGA-Ball [Ball Grid Array ball, BGA Ball] ausgeführt, ist jedoch in anderen Ausführungsbeispielen nicht darauf beschränkt.
  • Wie in 3 bis 5 gezeigt, ist eine erste Variationsisolierschicht 13 auf der ersten Montagefläche 111 ausgebildet. Eine zweite Variationsisolierschicht 14 ist an mindestens einem Abschnitt der zweiten Montagefläche 112 ausgebildet. Die ersten Bondinseln 1121 sind auf der zweiten Variationsisolierschicht 14 freigelegt. Eine Seitenvariationsisolierschicht 15 ist an der seitlichen Verbindungsfläche 113 ausgebildet. Die erste Variationsisolierschicht 13, die zweite Variationsisolierschicht 14 und die Seitenvariationsisolierschicht 15 sind aus einer Variationsisoliermaterial hergestellt.
  • Im dargestellten Ausführungsbeispiel kann das Variationsisoliermaterial mindestens ein thermoplastisches Polymer sein, das mit mindestens einem leitfähigen Metall dotiert ist. Wird es mit einem Laserstrahl L bestrahlt, wird das thermoplastische Polymer auf eine Thermoplasttemperatur erwärmt, um das leitfähige Metall zu einer Vielzahl von ersten Metallaufnahmeabschnitten 131, einer Vielzahl von den ersten Bondinseln 1121 benachbarten, zweiten Metallaufnahmeabschnitten 141 und einer Mehrzahl von Metallaufnahme-Verbindungsabschnitten 151 zu kondensieren, die alle leicht mit Metall plattiert sind.
  • Vereinfacht ausgedrückt handelt es sich bei dem Variationsisoliermaterial ein Material, das in Anpassung an das LDS-Verfahren [Laser Direct Structuring, LDS] verwendet wird. Das thermoplastische Polymer ist aus einer Gruppe ausgewählt, die Polykarbonat [PC], Acrylnitril-Butadien-Styrol [ABS], Polyamid [PA], Polyphthalamid [Polybutylenterephthalat] [PBT], Cycloolefinpolymer [COP], Polyphenylenether [PPE], Flüssigkristallpolymer [LCP], mindestens eines von Polyetherimid [PEI], Polyetheretherketon [PEEK] und Polyphenylensulfid [PPS] aufweist. Da die Thermoplasttemperatur je nach thermoplastischen Polymeren unterschiedlich ist, wird sie hier nicht näher erläutert.
  • In anderen Ausführungsbeispielen kann das Variationsisoliermaterial ein Katalysatorisoliermaterial sein, wobei das Katalysatorisolationsmaterial ein Photokatalysatormaterial oder ein thermisches Katalysatormaterial sein kann. Wird die erste Variationsisolierschicht 13, die zweite Variationsisolierschicht 14 und die Seitenvariationsisolierschicht 15 mit einem Laserstrahl L bestrahlt und einer katalytischen Operation unterworfen, sodass sich die ersten Metallaufnahmeabschnitte 131, die zweiten Metallaufnahmeabschnitte 141 und die Metallaufnahme-Verbindungsabschnitte 151 ergeben. Bei der katalytischen Operation handelt es sich um ein photokatalytisches Verfahren, ein thermisch katalytisches Verfahren, ein katalytische Eintauchverfahren oder ein katalytische Nassverfahren.
  • Wie in 5 und 6 gezeigt, wird der Laserstrahl L auf die erste Variationsisolierschicht 13, die zweite Variationsisolierschicht 14 und die Seitenvariationsisolierschicht 15 projiziert, so dass die erste Variationsisolierschicht 13 den ersten Metallaufnahmeabschnitt 131 bildet, wobei die zweite Variationsisolierschicht 14 die zweiten Metallaufnahmeabschnitte 141 bilden, die elektrisch mit den jeweiligen ersten Bondinseln 1121 verbunden ist. Die Seitenvariationsisolierschicht 15 bildet die Metallaufnahme-Verbindungsabschnitte 151, die die ersten Metallaufnahmeabschnitte 131 der ersten Variationsisolierschicht 13 und die zweiten Metallaufnahmeabschnitte 141 der zweiten Variationsisolierschicht 14 verbinden. Die ersten Metallaufnahmeabschnitte 131, die zweiten Metallaufnahmeabschnitte 141 und die Metallaufnahme-Verbindungsabschnitte 151 sind im LDS-Verfahren [Laser Direct Structuring] hergestellt.
  • Jeder der zweiten Metallaufnahmeabschnitte 141 weist eine mit dem Metallaufnahme-Verbindungsabschnitt 151 verbundene Schrägwand 1411 auf. Der zweite Metallaufnahmeabschnitt 141 ist tropfenförmig ausgebildet. In anderen Ausführungsbeispielen können die Schrägwände 1411 rund oder elliptisch ausgebildet sein. Der erste Metallaufnahmeabschnitt 131 ist tropfenförmig ausgebildet. In anderen Ausführungsbeispielen kann dieser rund oder elliptisch ausgebildet sein. Zu erwähnen ist, dass der Metallaufnahme-Verbindungsabschnitt 151 an einer an die zweiten Montagefläche 112 und die seitliche Verbindungsfläche 113 angrenzenden Stelle als abgerundete Ecke ausgebildet ist, was jedoch in anderen Ausführungsbeispielen nicht darauf beschränkt ist.
  • Wie aus 7 ersichtlich, sind die ersten Metallaufnahmeabschnitte 131, die zweiten Metallaufnahmeabschnitte 141, die ersten Bondinseln 1121 und die Metallaufnahme-Verbindungsabschnitte 151 jeweils mit einer leitfähigen Chipstruktur 16 versehen, die mit drei leitfähigen Materialien plattiert ist und eine Verbindungsleitung 161, ein schräges Kontaktstück 162 und ein Lötpad 163 enthält.
  • Dem Metallaufnahme-Verbindungsabschnitt 151 ist die Verbindungsleitung 161 zugeordnet, die an der Schrägwand (1411) angeordnet ist. Das Lötpad 163 ist mit dem schrägen Kontaktstück 162 verbunden und im Bereich der ersten Bondinsel 1121 angeordnet. Da der Metallaufnahme-Verbindungsabschnitt 151 an einer an die zweiten Montagefläche 112 und die seitliche Verbindungsfläche 113 angrenzenden Stelle als abgerundete Ecke ausgebildet ist, kann daher die Bruchwahrscheinlichkeit der Verbindungsleitung 161 verringert werden.
  • Das leitfähige Material umfasst ein erstes leitfähiges Material, ein zweites leitfähiges Material und ein drittes leitfähiges Material. Zunächst wird eine aus einem ersten leitfähigen Material hergestellte, erste leitfähige Schicht M1 auf dem ersten Metallaufnahmeabschnitt 131, dem zweiten Metallaufnahmeabschnitte 141, der ersten Bondinsel 1121 und dem Metallaufnahme-Verbindungsabschnitt 151 ausgebildet. In diesem Ausführungsbeispiel handelt es sich beim ersten leitfähigen Material um Kupfer. Anschließend wird eine aus einem zweiten leitfähigen Material hergestellte, zweite leitfähige Schicht M2 auf der ersten leitfähigen Schicht M1 ausgebildet. In diesem Ausführungsbeispiel handelt es sich beim zweiten leitfähigen Material um Nickel. Danach wird eine aus einem dritten leitfähigen Material hergestellte, dritte leitfähige Schicht M3 auf der zweiten leitfähigen Schicht M2 ausgebildet. Hierdurch ergibt sich die leitfähige Chipstruktur 16. In diesem Ausführungsbeispiel handelt es sich beim dritten leitfähigen Material um Gold.
  • Wie in 8 gezeigt, ist den leitfähigen Chipstrukturen 16 je eine Lötstelle 17 zugeordnet, die an den zweiten Metallaufnahmeabschnitt 141 und die erste Bondinsel 1121 angrenzt. Die Lötstelle 17 kommt mit dem schrägen Kontaktstück 162 und dem Lötpad 163 in Berührung. In diesem Ausführungsbeispiel ist die Lötstelle 17 als Ball-Grid-Array-Kugelstruktur ausgeführt. Die anderen Ausführungsbeispiele sollen jedoch nicht darauf beschränkt sein. Da der zweite Metallaufnahmeabschnitt 141 tropfenförmig ausgebildet ist, wird die Kontaktfläche der leitfähigen Chipstruktur 16 mit der Lötstelle 17 vergrößert, wodurch ein schlechter Kontakt oder eine Trennung zwischen der leitfähigen Chipstruktur 16 und der Lötstelle 17 vermieden wird.
  • In 9 ist ein zweiter integrierter Schaltungschip 19 dargestellt, der mit einer Mehrzahl von Lötstellen 18 versehen ist, die benachbart zum ersten Metallaufnahmeabschnitt 131 mit der leitfähigen Chipstruktur 16 verbunden, wodurch sich ein gestapelter integrierter Schaltungschip 1 ergibt.
  • Der zweite integrierte Schaltungschip 19 ist mit einer Mehrzahl von zweiten Bondinseln 191 versehen, mit denen die Lötstellen 18 elektrisch verbunden sind. Im dargestellten Ausführungsbeispiel ist der zweite integrierte Schaltungschip 19 als SDP-Chip [Single Die Package, SDP] ausgeführt, jedoch in anderen Ausführungsbeispiel nicht darauf beschränkt. Außerdem ist die Lötstelle 18 in diesem Ausführungsbeispiel als BGA-Ball [Ball Grid Array ball, BGA Ball] ausgeführt. Jedoch ist die in anderen Ausführungsbeispiele nicht darauf beschränkt.
  • 10 und 11 zeigen das Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip, der auf einer Speichersubstrat-Baueinheit aufgebracht ist. Wie gezeigt, werden die obigen Schritte wiederholt, um eine Mehrzahl von gestapelten integrierten Schaltungschips 1 zu bilden.
  • Anschließend werden die gestapelten integrierten Schaltungschips 1 über die Lötstellen 17 mit einer einen Speicherchip 3 aufweisenden Speichersubstrat-Baueinheit 2 verbunden, wodurch sich ein Speicher 100 mit den gestapelten integrierten Schaltungschips 1 ergibt. In diesem Ausführungsbeispiel handelt es sich bei dem Speicherchip 3 um Advanced-Memory-Buffer [AMB], wobei der die gestapelten integrierten Schaltungschips 1 aufweisende Speicher 100 ein dynamischer Direktzugriffsspeicher [Dynamic Random Access Memory; DRAM] ist. Jedoch ist dies in anderen Ausführungsformen nicht darauf beschränkt.
  • 12 und 13 zeigen ein zweites Ausführungsbeispiel des erfindungsgemäßen Verfahrens, das vom Grundsatz her das gleiche Ausführungsbeispiel ist, jedoch mit dem Unterschied, dass die erster integrierter Schaltungschip 11a und der zweite integrierte Schaltungschip 19a als DDP-Chip [Dual Die Package ; DDP] ausgeführt sind, sodass der dem ersten Ausführungsbeispiel zugeordnete Chip-Vorsprung 114 [siehe 1 bis 11] nicht vorhanden ist.
  • Zusammenfassend werden in dem Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip, der durch das bevorzugte Ausführungsbeispiel der vorliegenden Erfindung bereitgestellt wird, eine erste Variationsisolierschicht 13, eine zweite Variationsisolierschicht 14 und eine Seitenvariationsisolierschicht 15 auf dem gestapelten integrierten Schaltungschip 1 ausgebildet, die drei aus einem Variationsisoliermaterial hergestellt sind. Als Nächstes werden die erste Variationsisolierschicht, die zweite Variationsisolierschicht und die Seitenvariationsisolierschicht mit einem Laserstrahl bestrahlt, um den ersten Metallaufnahmeabschnitt 131, den zweiten Metallaufnahmeabschnitt 141 und den Metallaufnahme-Verbindungsabschnitt 151 zu bilden. Kupfer, Nickel und Gold werden nacheinander auf den ersten Metallaufnahmeabschnitt 131, den zweiten Metallaufnahmeabschnitt 141, die erste Bondinsel 1121 und den Metallaufnahme-Verbindungsabschnitt 151 aufgebracht, wodurch sich eine leitfähige Chipstruktur ergibt.
  • Anschließend wird die Lötstelle an den zweiten Metallaufnahmeabschnitt 141 und die auf der ersten Bondinseln 1121 befindliche, leitfähige Chipstruktur 16 angelötet, wobei der erste Metallaufnahmeabschnitt 141 über die Lötstelle mit dem zweiten integrierten Schaltungschip 19 verbunden, wodurch sich eine gestapelte integrierte Schaltungschip ergibt. Schließlich werden mehrere gestapelte integrierte Schaltungschips über die an den zweiten Metallaufnahmeabschnitten 141 angeordneten Lötstellen der leitfähigen Chipstrukturen 16 mit der Speichersubstrat-Baueinheit 2 verbunden. Damit ist der Speicher mit dem gestapelten integrierten Schaltungschip ausgebildet.
  • Im Vergleich zum Stand der Technik kann das erfindungsgemäßen Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip das herkömmliche Verfahren ersetzen, bei dem Re-Distribution-Layer RDL und Flip-Chip-Verfahren bei Chip-Scale-Package CSP eingesetzt werden und das aufgrund der hohen Präzision und der komplizierten Schritte hohe Kosten verursachen kann. Durch das erfindungsgemäße Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip kann der Nachteil der hohen Kosten vermieden werden.
  • Die vorstehende Beschreibung stellt die Ausführungsbeispiele der Erfindung dar und soll nicht die Ansprüche beschränken. Alle gleichwertigen Änderungen und Modifikationen, die gemäß der Beschreibung und den Zeichnungen der Erfindung von einem Fachmann vorgenommen werden können, gehören zum Schutzbereich der vorliegenden Erfindung.
  • Bezugszeichenliste
    • 100
    Speicher mit einem gestapelten integrierten Schaltungschip
    1, 1a
    gestapelter integrierter Schaltungschip
    11, 11a
    erster integrierter Schaltungschip
    111
    erste Montagefläche
    112
    zweite Montagefläche
    1121
    erste Bondinsel
    113
    seitliche Verbindungsfläche
    114
    Chip-Vorsprung
    12, 17, 18
    Lötstelle
    13
    erste Variationsisolierschicht
    131
    erster Metallaufnahmeabschnitt
    14
    zweiter Variationsisolierschicht
    141
    zweiter Metallaufnahmeabschnitt
    1411
    Schrägwand
    15
    Seitenvariationsisolierschicht
    151
    Metallaufnahme-Verbindungsabschnitt
    16
    leitfähige Chipstruktur
    161
    Verbindungsleitung
    162
    schräges Kontaktstück
    163
    Lötpad
    19, 19a
    zweiter integrierter Schaltungschip
    191
    zweites Lötpad
    2
    Speichersubstrat-Baueinheit
    3
    Speicherchip
    L
    Laserstrahl
    M1
    erste leitfähige Schicht
    M2
    zweite leitfähige Schicht
    M3
    dritte leitfähige Schicht

Claims (14)

  1. Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip, das die folgenden Schritte aufweist: (a) Bereitstellen eines ersten integrierten Schaltungschips (11, 11a), der mit einer ersten Montagefläche (111) und einer mehrere erste Bondinseln (1121) aufweisenden, zweiten Montagefläche (112) versehen ist, wobei auf der zweite Montagefläche (112) eine Mehrzahl von Lötstellen (12) angeordnet ist, die elektrisch mit ersten Bondinseln (1121) verbunden sind; (b) Entfernen der Lötstellen (12) von der zweiten Montagefläche (112); (c) Bilden einer ersten Variationsisolierschicht (13) auf der ersten Montagefläche (111) und einer zweiten Variationsisolierschicht (14) auf der zweiten Montagefläche (112), wobei die zweite Montagefläche (112) die ersten Bondinseln (1121) nicht bedeckt; (d) Projizieren eines Laserstrahls (L) auf die erste Variationsisolierschicht (13) und die zweite Variationsisolierschicht (14), so dass auf der ersten Variationsisolierschicht (13) mehrere erste Metallaufnahmeabschnitte (131) ausgebildet werden, die leicht mit Metall plattiert werden können, wobei auf der zweiten Variationsisolierschicht (14) im Bereich der ersten Bondinseln (1121) mehrere zweite Metallaufnahmeabschnitte (141) ausgebildet werden, die elektrisch mit den ersten Bondinseln (1121) verbunden und leicht mit Metall plattiert werden können, und wobei die ersten Metallaufnahmeabschnitten (131) und die zweiten Metallaufnahmeabschnitten (141) über Metallaufnahme-Verbindungsabschnitte (151) verbunden werden; (e) Bilden einer Vielzahl von leitfähigen Chipstrukturen (16), die aus einer Mehrzahl von leitfähigen Materialien hergestellt und auf den ersten Bondinseln (1121), den ersten Metallaufnahmeabschnitten (131), den zweiten Metallaufnahmeabschnitten (141) und den Metallaufnahme-Verbindungsabschnitten (151) angeordnet werden; (f) Bilden einer Mehrzahl von Lötstellen (17), die auf den leitfähigen Chipstrukturen (16) im Bereich der zweiten Metallaufnahmeabschnitte (141) und der ersten Bondinseln (1121) angeordnet werden; (g) Bereitstellen eines zweiten integrierten Schaltungschips (19, 19a), der eine Mehrzahl von Lötstellen (12, 17, 18) aufweist, wobei die Lötstellen (12, 17, 18) der zweiten integrierten Schaltungschip (19, 19a) mit den leitfähigen Chipstrukturen (16) der ersten Metallaufnahmeabschnitte (131) des ersten integrierten Schaltungschips (11) verbunden werden, wodurch sich ein gestapelter integrierter Schaltungschip ergibt; und (h) Verbinden des gestapelten integrierten Schaltungschips mit einer Speichersubstrat-Baueinheit (2) durch die zweiten Metallaufnahmeabschnitte (141) und die auf den leitfähigen Chipstrukturen (16) befindlichen Lötstellen (12, 17, 18) der ersten Bondinseln (1121), wodurch sich der Speicher mit dem gestapelten integrierten Schaltungschip ergibt.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass in den Schritten (a), (b), (f) und (g) wenigstens eine der Lötstellen (12, 17, 18) als BGA-Ball (Ball Grid Array ball ; BGA Ball) ausgeführt ist.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass im Schritt (d) die zweiten Metallaufnahmeabschnitte (141) mit Schrägwänden (1411) versehen sind, die jeweils zwischen den Metallaufnahme-Verbindungsabschnitten (151) und den ersten Bondinseln (1121) angeordnet werden, wobei im Schritt (e) die jeweiligen leitfähigen Chipstrukturen (16) Folgendes aufweisen: eine Verbindungsleitung (161), die den jeweiligen Metallaufnahme-Verbindungsabschnitte (151) zugeordnet ist; ein schräges Kontaktstück (162), das mit der Verbindungsleitung (161) verbunden und an der Schrägwand (1411) angeordnet ist, um die auf den leitfähigen Chipstrukturen (16) der zweiten Metallaufnahmeabschnitte (141) befindlichen Lötstellen (12, 17, 18) zu kontaktieren; und ein Lötpad (163), das mit dem schrägen Kontaktstück (162) in Berührung kommt und elektrisch mit ersten Bondinseln (1121) verbunden ist, um die jeweiligen zweiten Metallaufnahmeabschnitte (141) und die jeweils auf den leitfähigen Chipstrukturen (16) der ersten Bondinseln (1121) befindlichen Lötstellen (12, 17, 18) zu verbinden.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass im Schritt (e) die leitfähigen Chipstrukturen (16) auf den ersten Metallaufnahmeabschnitten (131), den zweiten Metallaufnahmeabschnitten (141), den ersten Bondinseln (1121) und den Metallaufnahme-Verbindungsabschnitten (151) elektroplattiert werden.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass im Schritt (e) die leitfähigen Materialien ein erstes leitfähiges Material, ein zweites leitfähiges Material und ein drittes leitfähiges Material umfassen, wobei der Schritt (e) ferner die folgenden Schritte aufweist: (e1) Bilden einer ersten leitfähigen Schicht (M1), die aus dem ersten leitfähigen Material hergestellt ist und sich auf den ersten Metallaufnahmeabschnitten (131), den zweiten Metallaufnahmeabschnitten (141), den ersten Bondinseln (1121) und den Metallaufnahme-Verbindungsabschnitten (151) befindet; (e2) Bilden einer zweiten leitfähigen Schicht (M2), die aus dem zweiten leitfähigen Material hergestellt ist und sich auf der ersten leitfähigen Schicht befindet; (e3) Bilden einer dritten leitfähigen Schicht, die aus dem dritten leitfähigen Material hergestellt ist und sich auf der zweiten leitfähigen Schicht befindet, wodurch sich jede der leitfähigen Chipstrukturen (16) ergibt.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass es sich beim ersten leitfähigen Material im Schritt (e1) um Kupfer handelt.
  7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass es sich beim zweiten leitfähigen Material im Schritt (e2) um Nickel handelt.
  8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass es sich beim dritten leitfähigen Material im Schritt (e2) um Gold handelt.
  9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass in dem Schritt (c) die erste Variationsisolierschicht (13) und die zweite Variationsisolierschicht (14) aus einem Variationsisoliermaterial hergestellt werden, auf dem das Metall schwierig zu plattieren ist, so dass die ersten Metallaufnahmeabschnitte (131) und die zweiten Metallaufnahmeabschnitte (141) nach dem Bestrahlen der ersten Variationsisolierschicht (13) und der zweiten Variationsisolierschicht (14) mit dem Laserstrahl (L) ausgebildet sind.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass in dem Schritt (c) das Variationsisoliermaterial mindestens ein thermoplastisches Polymer ist, das mit mindestens einem leitfähigen Metall gemischt ist, so dass, wenn die erste Variationsisolierschicht (13) und die zweite Variationsisolierschicht (14) durch den Laserstrahl (L) bestrahlt werden, das thermoplastische Polymer auf eine Thermoplasttemperatur so erwärmt wird, dass das mindestens eine leitfähige Metall jeweils in die ersten Metallaufnahmeabschnitte (131) und die zweite Metallaufnahmeabschnitte (141) konvergiert.
  11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass das thermoplastische Polymer aus einer Gruppe ausgewählt ist, die Polykarbonat [PC], Acrylnitril-Butadien-Styrol [ABS], Polyamid [PA], Polyphthalamid [Polybutylenterephthalat] [PBT], Cycloolefinpolymer [COP], Polyphenylenether [PPE], Flüssigkristallpolymer [LCP], mindestens eines von Polyetherimid [PEI], Polyetheretherketon [PEEK] und Polyphenylensulfid [PPS] aufweist.
  12. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass es sich beim Variationsisoliermaterial im Schritt (b) um ein Katalysatorisoliermaterial handelt, wobei, nachdem die erste Variationsisolierschicht (13) und die zweite Variationsisolierschicht (14) mit dem Laserstrahl (L) bestrahlt worden sind, diese einer katalytischen Operation unterworfen werden, sodass die ersten Metallaufnahmeabschnitte (131) und die zweiten Metallaufnahmeabschnitte (141) ausgebildet sind.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass es sich beim Katalysatorisoliermaterial um wenigstens eines von Photokatalysatormaterial und thermischem Katalysatormaterial handelt.
  14. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass im Schritt (a) der erste integrierte Schaltungschip (11) eine seitliche Verbindungsfläche (113) aufweist, die mit der ersten Montagefläche (111) und der zweiten Montagefläche (112) verbunden ist, wobei der Schritt (c) einen weiteren Schritt (c1) und der Schritt (d) einen weiteren Schritt (d1) aufweist: (c1) Bilden einer Seitenvariationsisolierschicht (15) auf der seitlichen Verbindungsfläche (113); und (d1) Projizieren des Laserstrahls (L) auf die Seitenvariationsisolierschicht (15), so dass auf der ersten Variationsisolierschicht (13), der zweiten Variationsisolierschicht (14) und der Seitenvariationsisolierschicht (15) die Metallaufnahme-Verbindungsabschnitte (151) ausgebildet werden, die leicht mit Metall plattiert und mit den ersten Metallaufnahmeabschnitten (131) und den zweiten Metallaufnahmeabschnitten (141) verbunden sind.
DE102018112828.2A 2017-07-20 2018-05-29 Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip Active DE102018112828B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106124397A TWI616999B (zh) 2017-07-20 2017-07-20 具有堆疊式積體電路晶片之記憶體製作方法
TW106124397 2017-07-20

Publications (2)

Publication Number Publication Date
DE102018112828A1 true DE102018112828A1 (de) 2019-01-24
DE102018112828B4 DE102018112828B4 (de) 2020-12-03

Family

ID=62125485

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018112828.2A Active DE102018112828B4 (de) 2017-07-20 2018-05-29 Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip

Country Status (3)

Country Link
US (1) US9978736B1 (de)
DE (1) DE102018112828B4 (de)
TW (1) TWI616999B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020112879A1 (de) 2020-05-12 2021-11-18 Lpkf Laser & Electronics Aktiengesellschaft Verbundstruktur mit zumindest einer elektronischen Komponente sowie ein Verfahren zur Herstellung einer solchen Verbundstruktur

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109714891B (zh) 2018-11-06 2019-11-08 庆鼎精密电子（淮安）有限公司 连接基板以及应用该连接基板的电路板连接方法
CN114071014B (zh) * 2021-11-01 2022-08-05 深圳市卡博尔科技有限公司 一种提高ic载板线路图形成像精度的方法及系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020074637A1 (en) * 2000-12-19 2002-06-20 Intel Corporation Stacked flip chip assemblies
JP2011061004A (ja) * 2009-09-10 2011-03-24 Elpida Memory Inc 半導体装置及びその製造方法
KR101906408B1 (ko) * 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US8642387B2 (en) * 2011-11-01 2014-02-04 Flextronics Ap, Llc Method of fabricating stacked packages using laser direct structuring
DE102012105765A1 (de) * 2012-06-19 2013-12-19 Lpkf Laser & Electronics Ag Verfahren zur Herstellung einer dreidimensionalen Leiterbahnstruktur sowie eine nach diesem Verfahren hergestellte Leiterbahnstruktur
TWI508255B (zh) * 2013-07-01 2015-11-11 Powertech Technology Inc 散熱型覆晶封裝構造
TWI529892B (zh) * 2014-05-09 2016-04-11 精材科技股份有限公司 晶片封裝體及其製造方法
US9412675B2 (en) * 2014-05-19 2016-08-09 Micron Technology, Inc. Interconnect structure with improved conductive properties and associated systems and methods
TWI558288B (zh) * 2014-09-10 2016-11-11 恆勁科技股份有限公司 中介基板及其製法
JP2016058655A (ja) * 2014-09-11 2016-04-21 株式会社ジェイデバイス 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020112879A1 (de) 2020-05-12 2021-11-18 Lpkf Laser & Electronics Aktiengesellschaft Verbundstruktur mit zumindest einer elektronischen Komponente sowie ein Verfahren zur Herstellung einer solchen Verbundstruktur

Also Published As

Publication number Publication date
US9978736B1 (en) 2018-05-22
TW201909363A (zh) 2019-03-01
TWI616999B (zh) 2018-03-01
DE102018112828B4 (de) 2020-12-03

Similar Documents

Publication Publication Date Title
DE112009005519B4 (de) Mikroelektronischer Baustein, der Silliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE10222678A1 (de) Halbleitervorrichtung
DE102018112828B4 (de) Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip
DE102008022352A1 (de) Stapelartige Chip-Package-Struktur
DE112010004254B4 (de) Mikroelektronische Baugruppe
DE4230187A1 (de) Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit
DE112016007578T5 (de) Verbindungstruktur für einen gestapelten Die in einem mikroelektronischen Bauelement
DE10234951A1 (de) Halbleiterschaltungsmodul und Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE102018123837A1 (de) Halbleiterpackage und Halbleitermodul mit demselben
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE69722661T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
EP1620893A2 (de) Halbleiterwafer, nutzen und elektronisches bauteil mit gestapelten halbleiterchips, sowie verfahren zur herstellung derselben
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
EP0152557B1 (de) Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung
DE112018001137T5 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102019117079A1 (de) Verfahren zum herstellen einer hochfrequenzschaltungs-leiterplatte und hochfrequenzschaltungs-leiterplatte
DE102019109200A1 (de) Halbleitervorrichtungen mit nicht-galvanischer verbindung
DE10302022A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE10223203B4 (de) Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung
DE102005013500A1 (de) Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
WO2007014800A1 (de) Chipmodul zum einbau in sensorchipkarten für fluidische anwendungen sowie verfahren zur herstellung eines derartigen chipmoduls
EP1116420B1 (de) Leiterplatte zur verwendung bei der prüfung von elektrischen bauteilen
DE10345395B4 (de) Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
DE102018116563A1 (de) Leiterplatten mit verkrümmungsfesten formteilabschnitten und zugehörige halbleiterpackages und herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final