DE102006003835A1 - Fabrication method for semiconductor modules and components for substrates e.g. coils and antennas, involves pressing wafer on to substrate, with welding by ultrasound - Google Patents

Fabrication method for semiconductor modules and components for substrates e.g. coils and antennas, involves pressing wafer on to substrate, with welding by ultrasound Download PDF

Info

Publication number
DE102006003835A1
DE102006003835A1 DE102006003835A DE102006003835A DE102006003835A1 DE 102006003835 A1 DE102006003835 A1 DE 102006003835A1 DE 102006003835 A DE102006003835 A DE 102006003835A DE 102006003835 A DE102006003835 A DE 102006003835A DE 102006003835 A1 DE102006003835 A1 DE 102006003835A1
Authority
DE
Germany
Prior art keywords
substrate
aluminum
metallic
semiconductor wafer
welding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006003835A
Other languages
German (de)
Inventor
Wolfgang Reinert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102006003835A priority Critical patent/DE102006003835A1/en
Publication of DE102006003835A1 publication Critical patent/DE102006003835A1/en
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G06K19/07752—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna using an interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

A method for fabricating a semiconductor module with a contacted active structure involves preparing a semiconductor wafer, locating at least one thin aluminum-contact elevation into conducting connection with the one of the metallic contacts and aligning the surface of the wafer parallel to and towards the upper face of a substrate having a metallic structure, and pressing the wafer on to the substrate and welding the wafer on to the substrate by ultrasound. An independent claim is given for a semiconductor component/module.

Description

Die vorliegende Erfindung betrifft eine Verbindungstechnik zum Verbinden von Halbleiterwafern mit geöffneten Kontaktfenstern mit metallischen oder auf ihrer Oberseite metallische Strukturen aufweisenden Substraten wie z.B. Spulen/Antennen. Insbesondere betrifft die Erfindung eine kostengünstige Bumpingtechnik von Halbleiterwafern mit z.B. Abmessungen von 200 mm oder 300 mm im CMOS-Prozess der Halbleiterfabrik. Gut geeignet ist das erfindungsgemäße Verfahren zur Herstellung von impedanzkontrollierten elektronischen Schaltungen, z.B. Flip Chip Direktkontaktierungen an geätzten Aluminiumspulen für passive und aktive Transponder im Radiofrequenz- (13,56 MHz) oder UHF-Bereich (860–900 MHz).The The present invention relates to a connection technique for connection of semiconductor wafers with open Contact windows with metallic or metallic on their top Having structures such as e.g. Coil / antenna. Especially The invention relates to a low-cost bumping technique of semiconductor wafers with e.g. Dimensions of 200 mm or 300 mm in the CMOS process of Semiconductor factory. The process according to the invention is well suited for the production of impedance-controlled electronic circuits, e.g. Flip Chip direct contacts on etched aluminum coils for passive and active transponders in the radio frequency (13.56 MHz) or UHF range (860-900 MHz).

Der breite Einsatz der passiven Transpondertechnik zum Ersatz oder der Erweiterung von Barcodes zur Produktauszeichnung wird immer noch stark von den Aufbaukosten begrenzt. Die Chipkosten selbst sind durch extreme Miniaturisierung auf ca. 0,3 mm2 und die Herstellung der ICs auf 200 mm bzw. 300 mm schon stark verringert worden. Die Aufbautechnik selbst stellt derzeit einen großen Kostenfaktor dar, weil die ICs auf hochwertige, temperaturbeständige Zwischenträger mit Edelmetall-Deckschicht der Leiterbahnen montiert werden müssen, die erst nachfolgend mit den Antennen verbunden werden. Die Kontaktierung der ICs wird wegen der geringen Aufbauhöhe in der Regel als Flip Chip ausgeführt. Die eingesetzten Kontaktierungstechniken (leitfähiges Kleben, Presskontaktierung, Lötung) setzen alle eine Kontakterhebungsstruktur (Kontaktbump) auf den ICs voraus. Diese Kontaktbumps werden derzeit überwiegend von externen Dienstleistern aufgebracht, was Nachteile hinsichtlich der Transport- und anderer Kosten und der Verlagerung von Verantwortlichkeit auf Dritte nach sich zieht. Die Wafer müssen danach gedünnt und elektrisch getestet werden. Kontaktbumps aus galvanisch abgeschiedenen Edel- und Buntmetallen kommen ebenso zum Einsatz wie aufgeschweißte Goldkugeln (Stud Bumps) und außenstromlos abgeschiedene Nickelbumps mit Au- bzw. PdAu- Deckschicht. Es sind auch Lotbumps in unterschiedlichen Lotlegierungen im Einsatz. Alle Kontaktierungsverfahren streben flache Aufbauten an, mit zuverlässig niedrigem Kontaktwiderstand und Feuchtresistenz.The widespread use of passive transponder technology to replace or extend bar codes for product labeling is still severely limited by the cost of assembly. The chip costs themselves have been greatly reduced by extreme miniaturization to about 0.3 mm 2 and the production of the ICs to 200 mm and 300 mm. The construction technique itself is currently a major cost factor, because the ICs must be mounted on high-quality, temperature-resistant intermediate carrier with noble metal cover layer of the tracks, which are only subsequently connected to the antennas. The contacting of the ICs is usually performed as a flip chip because of the low height. The contacting techniques used (conductive bonding, press contacting, soldering) all require a contact bump structure (contact bump) on the ICs. These contact bumps are currently mostly sourced from external service providers, which entails disadvantages in terms of transportation and other costs and the transfer of responsibility to third parties. The wafers must then be thinned and electrically tested. Contact bumps made of electroplated precious and non-ferrous metals are also used, as are welded gold balls (stud bumps) and electrolessly deposited nickel bumps with Au or PdAu cover layers. There are also solder bumps in different solder alloys in use. All contacting methods aim at flat constructions with reliably low contact resistance and moisture resistance.

Der Markt wird auf einige Milliarden Transponder pro Jahr in Europa geschätzt. Die akzeptablen Aufbaukosten für das Bumping und die Chipkontaktierung liegen derzeit im Bereich von 2,3 Eurocent.Of the Market will be on several billion transponders per year in Europe estimated. The acceptable construction costs for Bumping and chip contacting are currently in the range from 2,3 eurocent.

Aufgabe der vorliegenden Erfindung ist es, ein Verfahren bereitzustellen, mit dem derartige Strukturen kostengünstig realisiert werden können. Vorzugsweise bietet das Verfahren zusätzliche technische Vorteile. Aufgabe der vorliegenden Erfindung ist ferner die Bereitstellung solcher Strukturen mit vorzugsweise besonders stabilen Kontaktmetallisierungen.task the present invention is to provide a method can be realized inexpensively with such structures. Preferably the procedure offers additional technical advantages. Object of the present invention is further the provision of such structures preferably with particular stable contact metallizations.

Die Aufgabe wird dadurch gelöst, dass ein Verfahren bereitgestellt wird, umfassend die folgenden Schritte:

  • (1) Bereitstellen eines Halbleiterwafers, dessen Oberseite mit einem oder mehreren nach oben offenen metallischen Kontakten (Kontaktfenstern) versehen ist,
  • (2) Aufbringen mindestens einer dünnen Aluminium-Kontakterhebung in leitender Verbindung mit jeweils einem der metallischen Kontakte,
  • (3) Ausrichten der Oberseite des Halbleiterwafers parallel und zur Oberseite ("Landefläche") eines metallischen oder auf dieser Oberseite metallische Strukturen aufweisenden Substrats hin, und zwar ggf, derart, dass die Aluminium-Kontakterhebung(en) auf dem Halbleiterwafer mit (einer) metallischen Strukturen) des Substrats fluchtet/fluchten, oder vice versa,
  • (4) Anpressen des Halbleiterwafers an das Substrat,
  • (5) Anschweißen des Halbleiterwafers an das Substrat mittels Ultraschall.
The object is achieved by providing a method comprising the following steps:
  • (1) providing a semiconductor wafer whose upper side is provided with one or more upwardly open metallic contacts (contact windows),
  • (2) applying at least one thin aluminum contact bump in conductive communication with each of the metallic contacts,
  • (3) aligning the top surface of the semiconductor wafer parallel and to the top surface (\ "landing surface \") of a metallic or metallic substrate, if necessary, such that the aluminum contact bump (s) on the semiconductor wafer are aligned with (a) metallic structures) of the substrate are aligned, or vice versa,
  • (4) pressing the semiconductor wafer against the substrate,
  • (5) Welding the semiconductor wafer to the substrate by means of ultrasound.

Mit Hilfe des erfindungsgemäßen Verfahrens erhält man ein Halbleiterbauteil mit einer aluminiumgebondeten aktiven Struktur, z.B. einer Spule/Antenne.With Aid of the process according to the invention is obtained Semiconductor device having an aluminum-bonded active structure, e.g. a coil / antenna.

Das Verfahren zeichnet sich dadurch aus, dass es sehr schnell ist, bei Raumtemperatur durchgeführt werden kann und den Einsatz von Edelmetallen unnötig macht. Das erhaltene Halbleiter-Bauteil besitzt eine Kontaktmetallisierung, die thermisch sehr belastbar ist. Insbesondere dann, wenn das Metall des Substrats Aluminium ist und/oder der zu verbindende Kontakt im IC aus Aluminium besteht, ist die erhaltene Aluminium-Aluminium(-Aluminium)-Kontaktmetallisierung thermodynamisch und elektrochemisch sehr stabil. Weil sich das Ultraschallkontaktierungsverfahren vor allem für ICs mit geringer Kontaktanzahl eignet, ist es insbesondere für die Herstellung von Transpondern ideal, denn diese weisen in der Regel nur zwei Kontakte und zwei Hilfskontakte auf. Im Vergleich zum leitfähigen Kleben und Löten besteht kein Problem mit Kurzschlüssen durch verdrängtes Kontaktierungsmaterial. Hierdurch können kleine Transponder ICs direkt auf geätzte Spulen mit sehr schmalen Trenngräben zwischen den Spulenenden kontaktiert werden.The Method is characterized by the fact that it is very fast at Room temperature performed can be and makes the use of precious metals unnecessary. The obtained semiconductor device has a contact metallization, which is thermally very resilient. Especially when the metal of the substrate is aluminum and / or the one to connecting contact in the IC is made of aluminum, the obtained Aluminum-aluminum (-aluminium) -Kontaktmetallisierung thermodynamically and electrochemically very stable. Because the ultrasonic contacting process especially for It is particularly suitable for the manufacture of low-contact ICs of transponders ideal, because these usually have only two Contacts and two auxiliary contacts. Compared to conductive bonding and soldering there is no problem with short circuits due to displaced contacting material. This allows small transponder ICs directly on etched coils with very narrow separating trenches be contacted between the coil ends.

Nachstehend soll die Erfindung unter Bezugnahme auf die beigefügten Figuren anhand eines Ausführungsbeispiels näher erläutert werden.below the invention is with reference to the accompanying figures based on an embodiment be explained in more detail.

1 zeigt einen Halbleiterwafer 1 mit offenliegender Drahtbondfläche 2, auf die eine Aluminium-Kontakterhebung 3 aufgebracht ist. 1 shows a semiconductor wafer 1 with exposed wire bonding surface 2 to which an aluminum contact elevation 3 is applied.

2 zeigt eine Spule 4, die um ein Substrat 5 gewickelt ist. Zwischen zwei Spulenabschnitten befindet sich Klebstoff 6. 2 shows a coil 4 that is around a substrate 5 is wound. Between two coil sections is adhesive 6 ,

3 zeigt den "kopfüber" auf die Spule gepressten IC 7, der über Aluminiumkontakte 8 mit der Spule verschweißt ist. Der Klebstoff 9 ist breit gedrückt und füllt den verbleibenden Spalt zumindest teilweise. 3 shows the "upside down" on the coil pressed IC 7 that has aluminum contacts 8th is welded to the coil. The adhesive 9 is pressed wide and fills the remaining gap at least partially.

Das Beispiel zeigt eine Flip-Chip Montage, die bevorzugt ist. Gegebenenfalls kann das erfindungsgemäße Verfahren aber auch für eine Montage eines metallischen bzw. metallische Strukturen aufweisenden Substrats auf der Oberseite eines ICs eingesetzt werden.The Example shows a flip-chip mounting, which is preferred. Possibly can the inventive method but also for a mounting of a metallic or metallic structures having Substrate can be used on the top of an IC.

Ein Halbleiterwafer 1 ist auf bekannte Weise mit elektrisch leitenden, metallischen Kontaktierungen, z.B. Drahtbondflächen 2 versehen, die z.B. oberhalb einer Passivierungsschicht auf dem Silizium angeordnet sind. Mindestens ein, vorzugsweise zwei bis vier, ggf. aber auch mehr (z.B. bis zu 16) Kontaktfenster sind vorgesehen, um die Ankontaktierung mit einer aktiven Bauteilstruktur zu ermöglichen. Vorzugsweise im Prozessschritt nach dem Kontaktfensteröffnen werden lokale Aluminium-Kontakterhebungen 3 erzeugt. Dies kann beispielsweise dadurch geschehen, dass eine dünne Aluminiumschicht auf der Oberfläche des Halbleiterwafers aufgebracht und so strukturiert wird, dass eine bzw. mehrere Erhebungen verbleiben, die in leitfähiger Verbindung mit dem oder den Kontaktfenstern stehen. Unter "leitfähiger Verbindung" ist dabei zu verstehen, dass die Erhebungen teilweise oder ganz auf den Kontaktfenstern angeordnet sind, ggf. aber stattdessen auch teilweise oder vollständig neben bzw. beabstandet zu den Kontaktfenstern liegen, in welchem Falle sie mit diesen über eine elektrisch leitfähige Struktur verbunden sein müssen, beispielsweise über eine Umverdrahtung.A semiconductor wafer 1 is in a known manner with electrically conductive, metallic contacts, eg Drahtbondflächen 2 provided, which are arranged above a passivation layer on the silicon, for example. At least one, preferably two to four, but possibly also more (eg up to 16) contact windows are provided to allow Ankontaktierung with an active component structure. Preferably, in the process step after the contact window opening are local aluminum contact elevations 3 generated. This can be done, for example, by applying a thin aluminum layer to the surface of the semiconductor wafer and patterning such that one or more elevations remain which are in conductive connection with the contact window (s). By "conductive connection" is to be understood that the elevations are arranged partially or completely on the contact windows, but possibly also partially or completely adjacent to or spaced from the contact windows, in which case they are with these via an electrically conductive structure must be connected, for example via a rewiring.

Die Aluminiumdünnschicht wird in besonders geeigneter Weise durch Sputtern oder Hochratensputtern mit einer Schichtdicke von vorzugsweise etwa 3 μm bis 15 μm abgeschieden. Ein Sputterätzprozess kann zuvor in situ angewendet werden, um die Drahtbondflächen zu reinigen und einen niedrigen Kontaktwiderstand zu gewährleisten. Alternativ kann die Aluminiumschicht auch anders, z.B. aufgedampft, galvanisch abgeschieden oder mittels Kaltgasspritzen aufgebracht werden. Die Strukturierung der Schicht erfolgt vorzugsweise jeweils lithographisch. Die Kontakterhebungen können aber auch mit Hilfe einer Maske direkt strukturiert aufgebracht werden. Geeignete Verfahren hierfür sind z.B. das Arbeiten mit einer Lift-Off Lackmaske oder einer Schattenmaske. Besonders günstig ist es, wenn die Kontakterhebungen dabei eine pyramidale Struktur erhalten. Diese Struktur kann man in natürlicher Weise durch Ätzen der Aluminiumstrukturen erreichen. Bevorzugt lassen sich hierfür nasschemische Ätzverfahren einsetzen, aber natürlich können auch Trockenätzverfahren geeignet sein. Die pyramidale Struktur verteilt die eingeleitete mechanische Belastung während der Kontaktierungsphase auf eine größere Chipfläche und schützt so den Chip vor mechanischer Überbeanspruchung.The aluminum thin film is particularly suitable by sputtering or high rate sputtering deposited with a layer thickness of preferably about 3 microns to 15 microns. A sputter etching process can be previously applied in situ to the wire bonding surfaces too clean and to ensure a low contact resistance. Alternatively, the aluminum layer may be different, e.g. evaporated, galvanically deposited or applied by means of cold gas spraying become. The structuring of the layer is preferably carried out in each case lithographically. The Kontakterhebungen can also with the help of a Mask applied directly structured. Suitable methods therefor are e.g. working with a lift-off paint mask or a shadow mask. Very cheap it is when the contact elevations receive a pyramidal structure. This structure can be found in natural Way by etching reach the aluminum structures. For this purpose, preference can be given to wet-chemical etching processes use, but of course can also dry etching be suitable. The pyramidal structure distributes the initiated mechanical stress during the contacting phase on a larger chip area and thus protects the chip from mechanical overstress.

Es ist möglich, die zu verbindende aktive Struktur (im vorliegenden Beispiel die um das Substrat 5 gewickelte, planare oder planar geätzte Spule 4, die bevorzugt aus Aluminium, aber auch aus anderen Materialien (Metallen) wie beispielsweise Kupfer bestehen kann) mit einer kleinen Menge an Fixierungsklebstoff zu versehen, beispielsweise einem Epoxy- oder Acrylatkleber, der natürlich so angeordnet werden muss, dass er auch während der Ankontaktierung nicht über die vorgesehenen Kontaktstellen laufen kann.It is possible to combine the active structure to be connected (in the present example, around the substrate 5 wound, planar or planar etched coil 4 , which may preferably be made of aluminum, but also of other materials (metals) such as copper) with a small amount of fixing adhesive to provide, for example, an epoxy or acrylate adhesive, which of course must be arranged so that it does not even during Ankontaktierung can run over the designated contact points.

Der Halbleiterwafer, in 3 noch schematischer dargestellt und mit 7 bezeichnet, wird kopfüber auf die Landefläche des Substrates bzw. der Spule ausgerichtet und mit einem definierten Anpressdruck, in der Regel im Bereich von insgesamt 10–300g, vorzugsweise etwa 10g pro Kontakt, abgesetzt. Im angedrückten Zustand wird der Chip mittels Ultraschall an die Substratmetallisierung angeschweißt, siehe Bezugszeichen 8. Der Ultraschall wird dabei vorzugsweise über ein DIE-Collet eingeleitet oder optional durch Ultraschall-Sonotroden unter dem Substrat eingekoppelt. Unabhängig davon ist es bevorzugt, eine laterale Ultraschall-Bewegung zu verwenden, jedoch ist eine rotatorische oder sogar vertikale Ultraschall-Bewegung auch möglich. Die Haltezeit beträgt vorzugsweise etwa 15–40 ms. Die Verschweißung erfolgt in günstiger Weise bei Raumtemperatur, kann aber natürlich auch bei anderen Temperaturen durchgeführt werden, wenn weitere Verfahrensschritte dies erfordern oder günstig erscheinen lassen, z.B. im Bereich bis zu 80°C. Nach der Kontaktierungsschweißung ist der Chip elektrisch und mechanisch kontaktiert. Der ggf. vorhandene Fixierungsklebstoff kann danach gegebenenfalls noch mit Hilfe von Strahlung (z.B. UV) oder thermisch ausgehärtet werden.The semiconductor wafer, in 3 Shown more schematically and with 7 is directed upside down on the landing surface of the substrate or the coil and with a defined contact pressure, usually in the range of a total of 10-300g, preferably about 10g per contact deposited. In the pressed-on state, the chip is ultrasonically welded to the substrate metallization, see reference numeral 8th , The ultrasound is preferably introduced via a DIE-Collet or optionally coupled by ultrasonic sonotrodes under the substrate. Regardless, it is preferred to use lateral ultrasound motion, but rotational or even vertical ultrasound motion is also possible. The hold time is preferably about 15-40 ms. The welding takes place in a favorable manner at room temperature, but of course can also be carried out at other temperatures, if further process steps require this or make it appear favorable, for example in the range up to 80 ° C. After Kontaktierungsschweißung the chip is electrically and mechanically contacted. The fixation adhesive which may be present may then optionally be cured by means of radiation (eg UV) or thermally cured.

In einer speziellen Ausführungsform der Erfindung wird das Verfahren zum Ankontaktieren eines Zwischenträgers an einen Halbleiterwafer eingesetzt. Zwischenträger können dazu beitragen, die Chipkosten zu senken, indem sie in Verbindung mit sehr kleinen Chips eingesetzt werden, die beispielsweise Abmessungen von nur ca. 0,2 bis 1mm aufweisen. Mit Hilfe der – deutlich größeren – Zwischenträger können die Abstände zwischen den Kontakten, die auf dem Chip notgedrungen sehr gering sind, gegenüber der Spule oder sonstigen aktiven Struktur deutlich vergrößert werden. Hierfür besitzt der Zwischenträger geeignete Kontakte zur Kontaktierung mit dem Chip. Diese Kontakte sind über geeignete Leiterbahnen mit weiter außenliegenden Kontakten zur Kontaktierung mit der Spule oder der anderen aktiven Struktur verbunden. Diese Kontakt- und Leiterstrukturen befinden sich auf einer geeigneten Trägerfolie. Die Leiterstrukturen können ggf. nach außen hin isoliert sein, um einen ungewollten Kontakt mit Leiterstrukturen wie Spulenwindungen auf der Spule oder dgl. zu vermeiden. Für die Trägerfolie können kostengünstige, elektrisch nicht leitende Trägermaterialien mit niedrigen Glasübergangstemperaturen eingesetzt werden, beispielsweise High Density Polyethylen (HDPE), Polyimid (PI), PVC, PC, ABS.In a specific embodiment of the invention, the method for contacting ei nes intermediate carrier to a semiconductor wafer. Intermediate carriers can help reduce chip costs by using them in conjunction with very small chips, for example, having dimensions of only about 0.2 to 1 mm. With the help of the - much larger - intermediate carrier, the distances between the contacts, which are necessarily very small on the chip, compared to the coil or other active structure can be significantly increased. For this purpose, the intermediate carrier has suitable contacts for contacting the chip. These contacts are connected via suitable tracks with more external contacts for contacting with the coil or the other active structure. These contact and conductor structures are located on a suitable carrier foil. The conductor structures may possibly be insulated to the outside in order to avoid unwanted contact with conductor structures such as coil windings on the coil or the like. For the carrier film inexpensive, electrically non-conductive substrates with low glass transition temperatures can be used, for example, high density polyethylene (HDPE), polyimide (PI), PVC, PC, ABS.

Der Zwischenträger wird dann seinerseits mit Hilfe eines gängigen Verfahrens an eine Spule oder dergleichen ankontaktiert, derart, dass der Transponder IC sandwichartig zwischen Spule und Zwischenträger zu liegen kommt. Der Zwischenträger kann ggf. Aluminium-Leiterbahnen für Cross-Over über Spulenwindungen aufweisen.Of the subcarrier is then in turn by means of a common method to a coil or the like, such that the transponder IC is sandwiched between coil and intermediate carrier to come to rest. The intermediate carrier If necessary, aluminum tracks can be used for cross-over coil turns exhibit.

Das Verfahren besticht neben den bereits weiter oben erwähnten Vorteilen durch die relativ kurze Haltezeit und die Möglichkeit, bei Raumtemperatur arbeiten zu können.The Process stands out in addition to the advantages already mentioned above due to the relatively short holding time and the possibility of room temperature to work.

Claims (18)

Verfahren zum Herstellen eines Halbleiterbauteils mit einer ankontaktierten aktiven Struktur, umfassend die folgenden Schritte: (1) Bereitstellen eines Halbleiterwafers, dessen Oberseite mit einem oder mehreren nach oben offenen metallischen Kontakten (Kontaktfenstern) versehen ist, (2) Aufbringen mindestens einer dünnen Aluminium-Kontakterhebung in leitender Verbindung mit jeweils einem der metallischen Kontakte, (3) Ausrichten der Oberseite des Halbleiterwafers parallel und zur Oberseite ("Landefläche") eines metallischen oder auf dieser Oberseite metallische Strukturen aufweisenden Substrats hin, und zwar ggf. derart, dass die Aluminium-Kontakterhebung(en) auf dem Halbleiterwafer mit (einer) metallischen Struktur(en) des Substrats fluchtet/fluchten, oder vice versa, (4) Anpressen des Halbleiterwafers an das Substrat, (5) Anschweißen des Halbleiterwafers an das Substrat mittels Ultraschall.Method for producing a semiconductor device with an ankontaktierten active structure, comprising the following Steps: (1) Providing a semiconductor wafer whose top surface with one or more upwardly open metallic contacts Is provided (contact windows), (2) Apply at least one thin Aluminum contact elevation in conductive communication with one of the metallic contacts, (3) Align the top of the semiconductor wafer parallel and to the top ("Landing area") of a metallic or on this top side having metallic structures substrate if necessary, in such a way that the aluminum contact elevation (s) on the semiconductor wafer is aligned / aligned with (a) metallic structure (s) of the substrate, or vice versa, (4) Pressing the semiconductor wafer to the substrate (5) welding of the semiconductor wafer to the substrate by means of ultrasound. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Haltezeit beim Anschweißen des Halbleiterwafers gemäß Schritt (5) 15 bis 40 ms beträgt.A method according to claim 1, characterized in that the holding time when welding the semiconductor wafer according to step ( 5 ) Is 15 to 40 ms. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Anschweißen des Halbleiterwafers gemäß Schritt (5) bei Raumtemperatur erfolgt.A method according to claim 1 or 2, characterized in that the welding of the semiconductor wafer according to step ( 5 ) at room temperature. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass für das Anschweißen des Halbleiterwafers gemäß Schritt (5) der Ultraschall über ein DIE-Collet eingeleitet oder durch Ultraschall-Sonotroden unter dem Substrat eingekoppelt wird.Method according to one of the preceding claims, characterized in that for the welding of the semiconductor wafer according to step ( 5 ) The ultrasound is introduced via a DIE collet or coupled by ultrasonic sonotrodes under the substrate. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass das Anschweißen des Halbleiterwafers gemäß Schritt (5) mit Hilfe einer lateralen Ultraschall-Bewegung erfolgt.Method according to one of the preceding claims, characterized in that the welding of the semiconductor wafer according to step ( 5 ) by means of a lateral ultrasound movement. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass an einer oder mehreren Stellen des Substrats Klebstoff aufgebracht wird, bevor der Halbleiterwafer und das Substrat aneinander gepresst werden.Method according to one of the preceding claims, characterized characterized in that at one or more locations of the substrate Adhesive is applied before the semiconductor wafer and the substrate pressed together. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass die Aluminium-Kontakterhebung dadurch erzeugt wird, dass eine Aluminium-Dünnschicht auf der Oberseite des Halbleiterwafers aufgebracht und anschließend strukturiert wird.Method according to one of the preceding claims, characterized characterized in that the aluminum contact elevation generated thereby will that be an aluminum thin film applied on top of the semiconductor wafer and then patterned becomes. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Aluminium-Dünnschicht durch Sputtern oder Hochratensputtern mit einer Schichtdicke von vorzugsweise etwa 3 μm bis 15 μm abgeschieden wird.Method according to claim 7, characterized in that that the aluminum thin film by sputtering or high rate sputtering with a layer thickness of preferably about 3 microns up to 15 μm is deposited. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass vor dem Sputtern oder Hochratensputtern mit Aluminium eine Ätzung durchgeführt wird, mit der die metallischen Kontakte gereinigt werden, um einen niedrigen Kontaktwiderstand zu gewährleisten.Method according to claim 8, characterized in that that etching is carried out before sputtering or high rate sputtering with aluminum, with the metallic contacts are cleaned to a low level To ensure contact resistance. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Aluminiumschicht aufgedampft, galvanisch abgeschieden oder mittels Kaltgasspritzen aufgebracht wird.Method according to claim 7, characterized in that that the aluminum layer is vapor-deposited, electrodeposited or is applied by cold gas spraying. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Aluminium-Kontakterhebungen mit Hilfe einer Maske direkt strukturiert aufgebracht werden.Method according to one of claims 1 to 6, characterized that the aluminum contact elevations with the help of a mask directly be applied structured. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass die Aluminium-Kontakterhebung eine pyramidale Struktur erhält, vorzugsweise durch nasschemisches Ätzen.Method according to one of the preceding claims, characterized characterized in that the aluminum contact elevation is a pyramidal Structure receives, preferably by wet-chemical etching. Halbleiterbauteil, umfassend: – ein Siliziumsubstrat, dessen Oberseite mit einem oder mehreren nach oben offenen metallischen Kontakten (Kontaktfenstern) versehen ist, sowie – ein metallisches oder auf seiner dem Siliziumsubstrat zugewandten Seite metallische Strukturen aufweisendes Substrat, dadurch gekennzeichnet, dass der oder die nach oben offenen metallischen Kontakte des Siliziumsubstrats über Aluminium-Kontakte in leitender Verbindung mit dem Metall bzw. mit metallischen Strukturen des Substrats stehen.Semiconductor device comprising: A silicon substrate, the top with one or more upwardly open metallic Contacts (contact windows) is provided, as well - a metallic one or metallic on its side facing the silicon substrate Structured substrate, characterized in that the or the upwardly open metallic contacts of the silicon substrate via aluminum contacts in conductive Connection with the metal or with metallic structures of the substrate stand. Halbleiterbauteil nach Anspruch 13, dadurch gekennzeichnet, dass die metallischen Kontakte auf dem Siliziumsubstrat aus Aluminium bestehen.Semiconductor component according to Claim 13, characterized that the metallic contacts on the silicon substrate made of aluminum consist. Halbleiterbauteil nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass das Metall bzw. die metallischen Strukturen des Substrats aus Aluminium besteht/bestehen.Semiconductor component according to claim 13 or 14, characterized characterized in that the metal or the metallic structures of the substrate is made of aluminum. Halbleiterbauteil nach einem der Ansprüche 13 bis 15, worin es sich bei dem mit einem oder mehreren nach oben offenen metallischen Kontakten versehenen Siliziumsubstrat um eine integrierte Schaltung handelt.Semiconductor component according to one of Claims 13 to 15, wherein it is in the one or more upwardly open metallic contacts provided silicon substrate around an integrated Circuit acts. Halbleiterbauteil nach einem der Ansprüche 13 bis 16, dadurch gekennzeichnet, dass das auf seiner dem Siliziumsubstrat zugewandten Seite metallische Strukturen aufweisende Substrat eine Spule ist.Semiconductor component according to one of Claims 13 to 16, characterized in that on its the silicon substrate facing side metallic structures having a substrate Coil is. Halbleiterbauteil nach einem der Ansprüche 13 bis 17 in Form eines passiven oder aktiven Transponders im Radiofrequenz- oder UHS-Bereich.Semiconductor component according to one of Claims 13 to 17 in the form of a passive or active transponder in the radio frequency or UHS range.
DE102006003835A 2005-08-18 2006-01-26 Fabrication method for semiconductor modules and components for substrates e.g. coils and antennas, involves pressing wafer on to substrate, with welding by ultrasound Ceased DE102006003835A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006003835A DE102006003835A1 (en) 2005-08-18 2006-01-26 Fabrication method for semiconductor modules and components for substrates e.g. coils and antennas, involves pressing wafer on to substrate, with welding by ultrasound

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005039477.9 2005-08-18
DE102005039477 2005-08-18
DE102006003835A DE102006003835A1 (en) 2005-08-18 2006-01-26 Fabrication method for semiconductor modules and components for substrates e.g. coils and antennas, involves pressing wafer on to substrate, with welding by ultrasound

Publications (1)

Publication Number Publication Date
DE102006003835A1 true DE102006003835A1 (en) 2007-02-22

Family

ID=37697470

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006003835A Ceased DE102006003835A1 (en) 2005-08-18 2006-01-26 Fabrication method for semiconductor modules and components for substrates e.g. coils and antennas, involves pressing wafer on to substrate, with welding by ultrasound

Country Status (1)

Country Link
DE (1) DE102006003835A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006037532A1 (en) * 2006-08-10 2008-02-14 Siemens Ag Method for producing an electrical functional layer on a surface of a substrate
EP1958131A2 (en) * 2005-12-05 2008-08-20 Smartrac IP B.V. Chip card and method for production of a chip card
DE102008002102A1 (en) 2008-05-30 2009-12-03 Robert Bosch Gmbh Isolated retaining flange for an electrical machine

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347086A (en) * 1992-03-24 1994-09-13 Microelectronics And Computer Technology Corporation Coaxial die and substrate bumps
EP1050903A1 (en) * 1999-04-21 2000-11-08 TDK Corporation Ultrasonic bonding method and ultrasonic bonding apparatus
EP1432021A2 (en) * 2002-12-17 2004-06-23 Omron Corporation Manufacturing method for electronic component module and electromagnetically readable data carrier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347086A (en) * 1992-03-24 1994-09-13 Microelectronics And Computer Technology Corporation Coaxial die and substrate bumps
EP1050903A1 (en) * 1999-04-21 2000-11-08 TDK Corporation Ultrasonic bonding method and ultrasonic bonding apparatus
EP1432021A2 (en) * 2002-12-17 2004-06-23 Omron Corporation Manufacturing method for electronic component module and electromagnetically readable data carrier

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1958131A2 (en) * 2005-12-05 2008-08-20 Smartrac IP B.V. Chip card and method for production of a chip card
DE102006037532A1 (en) * 2006-08-10 2008-02-14 Siemens Ag Method for producing an electrical functional layer on a surface of a substrate
US8395257B2 (en) 2006-08-10 2013-03-12 Siemens Aktiengesellschaft Electronic module and method for producing an electric functional layer on a substrate by blowing powder particles of an electrically conductive material
DE102008002102A1 (en) 2008-05-30 2009-12-03 Robert Bosch Gmbh Isolated retaining flange for an electrical machine

Similar Documents

Publication Publication Date Title
DE60033901T2 (en) Package for semiconductor device and its manufacturing method
DE10031204A1 (en) System carrier for semiconductor chips and electronic components and manufacturing method for a system carrier and for electronic components
DE102008019336A1 (en) Semiconductor package to improve the function of heat dissipation and ground shielding
DE102005047856A1 (en) Semiconductor component has component parts comprising a wiring substrate with structured metallization, a ceramic substrate with a structured metal layer, flat conductor framework, a semiconductor chip and bond wires
DE10033977A1 (en) Intermediate coupling structure for mounting semiconductor chip on printed circuit board has conductor paths between contact pads and bonding pads on opposite sides of dielectric body
EP3401950B1 (en) Method of manufacturing a power semiconductor module
DE102012213548A1 (en) Bond pad for thermocompression bonding, method of making a bond pad and device
WO2000021028A1 (en) Method for producing a microtransponder
DE10238781A1 (en) Semiconductor device
DE10223738B4 (en) Method for connecting integrated circuits
EP1597755A2 (en) Self-supporting contacting structures that are directly produced on components without housings
DE102006003835A1 (en) Fabrication method for semiconductor modules and components for substrates e.g. coils and antennas, involves pressing wafer on to substrate, with welding by ultrasound
WO2004086502A1 (en) Arrangement composed of an electrical component on a substrate, and method for the production of said arrangement
DE10011005B4 (en) Multichip module and method for producing a multichip module
DE112005003629T5 (en) IC package and method of manufacturing an IC package
DE102015114645B4 (en) SMART CARD, DEVICE AND METHOD
DE10317731A1 (en) Transponder and method for its production
DE102009040627A1 (en) Method of manufacturing an electronic system
WO2006000291A1 (en) Process for producing a ceramic printed-circuit board
DE10210841B4 (en) Module and method for the production of electrical circuits and modules
DE19535282A1 (en) Connecting electronic component to substrate with several contact faces
DE10063914A1 (en) Bump structure for establishing a connection structure between substrate connection areas
WO1992013319A1 (en) Process for making a portable data support
DE102017102035A1 (en) A semiconductor device, method of manufacturing a semiconductor device, and method of amplifying a die in a semiconductor device
DE19945914C1 (en) Process for producing precise soldering areas on a circuit carrier, in particular thin film substrate

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final