CN1947130B - 卡与主装置 - Google Patents

卡与主装置 Download PDF

Info

Publication number
CN1947130B
CN1947130B CN2005800131327A CN200580013132A CN1947130B CN 1947130 B CN1947130 B CN 1947130B CN 2005800131327 A CN2005800131327 A CN 2005800131327A CN 200580013132 A CN200580013132 A CN 200580013132A CN 1947130 B CN1947130 B CN 1947130B
Authority
CN
China
Prior art keywords
voltage
card
main device
response
voltage range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005800131327A
Other languages
English (en)
Other versions
CN1947130A (zh
Inventor
藤本曜久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1947130A publication Critical patent/CN1947130A/zh
Application granted granted Critical
Publication of CN1947130B publication Critical patent/CN1947130B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K17/00—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F2003/0697—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers device management, e.g. handlers, drivers, I/O schedulers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2206/00—Indexing scheme related to dedicated interfaces for computers
    • G06F2206/10—Indexing scheme related to storage interfaces for computers, indexing schema related to group G06F3/06
    • G06F2206/1014—One time programmable [OTP] memory, e.g. PROM, WORM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L2001/0092—Error control systems characterised by the topology of the transmission link
    • H04L2001/0094—Bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)
  • Selective Calling Equipment (AREA)
  • Storage Device Security (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明涉及卡与主装置，其中主装置(2)从一个卡(1)读出信息，并在卡中写入信息。该主装置可提供一该电源电压，该电压或者属于第一电压范围或小于第一电压范围的第二电压范围，并向卡发出电压区分命令(CMDV)。电压区分命令包含电压范围区分部分(VOLS)、差错检测部分(ED)、及检验模式部分(CPS)。电压范围区分部分包含指示电源电压属于哪个范围即第一范围还是第二范围的信息。差错检测部分具有配置的模式，以允许接收电压区分命令的卡检测电压区分命令的差错。检验模式部分检验事先设置的模式。

Description

卡与主装置
技术领域
本发明涉及卡和主装置，并涉及例如存储卡和主装置的工作电压和容量的检验。
背景技术
近年来，作为一类可移动存储装置的存储卡已大量用于各种便携式电子装置，诸如个人计算机、PDA、照相机、和移动电话。PC卡和小尺寸的SD(商标)卡作为存储卡引起了很大注意。SD(商标)卡是一种具有内置的快闪存储器，卡控制器等的卡，并具体设计为满足增加的小型化，大容量和较高速度的要求。
传统上，存储卡及其主装置的工作电压为3.3V(高电压)的范围并支持从2.7V到3.6V的电压范围。已提出以较低电压操作的要求，例如1.8V(低电压)范围，换言之例如其支持1.65V到1.95V的电压范围。
此外，传统存储卡的容量不足以存储大量的数据，因而需要存储大量数据的SD(商标)卡。
发明内容
根据本发明的一种方式，提供了一种主装置，配置为从卡读和向卡写信息，并提供属于第一电压范围或低于第一电压范围的第二电压范围的供电电压，该主装置配置为向卡发出电压识别命令，该命令包含电压范围识别部分、差错检测部分、及检验模式部分，其中电压范围识别部分包括指示供电电压属于第一电压范围和第二电压范围中的哪一个的信息，差错检测部分具有一种模式，其配置为使得已收到电压识别命令的卡能够检测电压识别命令中的差错，且检验模式部分具有预置的模式。
根据本发明的一种方式，提供了一种卡，该卡包括存储信息的存储器及控制存储器的控制器，该卡可只处于第一电压范围内的电压操作，或可在处于第一电压范围的电压和处于低于第一电压范围的第二电压范围内的电压操作，且对该卡提供电压识别命令，该命令包括电压范围识别部分、差错检测部分、及检验模式部分，其中卡响应电压识别命令发出包括电压范围识别部分和差错检测部分或检验模式部分的响应，响应的电压范围识别部分与电压识别命令的电压范围识别部分具有相同的模式，响应的差错检测部分的模式配置为，能够使已收到响应的装置检测响应中的差错，且响应的检验模式部分与电压识别命令的检验模式有相同的模式。
附图说明
图1的图示示意表示根据本发明第一实施例的卡和主装置的主要部件。
图2的图示表示根据第一实施例的存储器卡中NAND型快闪存储器的数据排布。
图3表示在存储器初始化前夕由主装置发出的命令的一例。
图4的图示表示电压检验命令内容的主要部件。
图5的图示表示响应电压检验命令的内容的主部件。
图6是一流程图，表示在主装置操作在高电压范围的情形下检验操作电压范围的过程。
图7是主装置操作在低电压范围的情形下检验操作电压范围过程的流程图。
图8的图示示意表示根据本发明第二实施例的存储器初始化命令内容的主要部件。
图9的图示表示根据第二实施例响应存储器初始化命令的内容的主要部件。
图10是一流程图，表示根据本发明第二实施例存储器的初始化过程。
具体实施方式
以下将参照附图说明本发明的实施例。注意，在以下说明中对实质上具有相同功能和配置的结构元件，指定相同的标号，并只在必要时提供重复的说明。
(第一实施例)
第一实施例涉及主装置和和卡支持的操作电压范围交互检验。
预期当实现以低电压操作的卡时，在市场上存在只支持高电压存在的卡(高电压卡)，支持高电压和低电压的卡(双电压卡)，及提供低电压的主装置与提供高电压的主装置。
结果是，当一同使用提供低电压的主装置(低电压主装置)和高电压卡时，则引起以下问题。当卡插入到主装置时，其被来自主装置的命令初始化。在初始化时，主装置向卡发出命令以便获取寄存器中的信息，该寄存器存储关于卡中提供的操作状态的信息。主装置可从该信息获取卡所支持的电压的信息。
当获得关于操作状态的信息时，高电压卡按主装置提供的低电压供电操作，并从操作状态寄存器输出信息，虽然其不支持低电压操作。然而，这不能保证操作状态寄存器的发送/接收的有效性，这是因为卡是按它不支持的电压操作的。因此，主装置试图初始化插入的卡，并在初始化失败的情形下，知道卡不支持低电压操作。
注意当一同使用传统的支持高电压的主装置和两电压卡时，则没有特别的问题，因为两者都能够以高电压操作。
图1图示出根据本发明第一实施例的卡和主装置的主要部件。如图1中所示，卡1包括存储器3和卡控制器4。
卡1只支持高电压操作(例如3.3V)，或既支持高电压又支持低电压(例如1.8V)操作。注意，低电压操作实际上是指，卡1和主装置2配置为支持包括1.8V的电压范围(诸如1.65V到1.95V)。类似地，高电压操作是指卡1和主装置2配置为支持包括3.3V的电压范围(诸如2.7V到3.6V)。一般来说，操作电压范围本身对于卡1和主装置2两者是相同的。在低电压范围与高电压范围之间设置一个不使用的电压区。
主装置2包括电压提供部分5、读/写部分6、及命令控制部分7。电压提供部分5以高电压或低电压电源电位Vdd操作，且电源电位Vdd和公共电位Vss提供给卡。读/写部分6从卡1读取数据，并向卡1写数据。命令控制部分7发送并接收命令并往来于卡进行响应。标号11、12、13、14和17将在第二实施例中说明。
NAND型快闪存储器可用作为存储器3。图2示出数据在NAND型快闪存储器中的排布。NAND型快闪存储器11的每一页具有2122个字节((512个字节数据存储器段+16字节冗余段)x4)，以及128页形成一个可擦除单元(256k字节+8k字节)。
此外，NAND型快闪存储器21具有一个页面缓冲器21A，用于往来于快闪存储器输入和输出数据。页面缓冲器21A的存储容量为2112字节(2048字节+64字节)。在数据写入等时，页面缓冲器21A在对应于其自身容量的1个页面单元，进行往来于快闪存储器的输入和输出数据的处理。
当NAND型快闪存储器21的存储容量例如为1吉比特时，256-k字节块(可擦除单元)的数目为512。此外，例如使用0.09μm工艺技术制造NAND型快闪存储器21。就是说，NAND型快闪存储器21的设计规则小于0.1μm。
同时，该实施例示出可擦除单元是一个256k字节块的情形，但诸如例如可擦除单元为16k字节块的构成实际使用中也是有利的。这种情形下，每一页面具有528字节(512字节数据存储器段+16字节冗余段)，以及32个页面形成一个删除单元(16k字节+0.5k字节(k是1024))。此外，NAND快闪存储器21可以是一个二进制存储器，其在一个存储单元中存储1位信息，或可以是多值存储器，其在一个存储单元中存储2位或多位信息。
以下，将参照图3到7说明使用图1中卡1和主装置2的初始化方法。初始化过程包括各种处理。首先描述由主装置2在存储器初始化前发出的命令的要点。图3示出由主装置2在存储器初始化前发出的命令的一例。注意，卡1和存储器2以操作电压操作，直到通过以下所述的存储器初始化命令从存储器2的操作状态寄存器获得信息为止。这期间，卡1必须是可通过操作电压操作的。
如图3所示，当初始化开始时，主装置2发出复位命令CMDR，使卡1中的电路复位。
然后，主装置2发出电压检验命令CMDV。该命令在本实施例中是新引进的命令。因此，传统的卡1不认识电压检验命令CMDV，而且即使其收到这一命令，它也不会向主装置2发回响应。主装置2和卡1使用电压检验命令CMDV能够检验彼此支持的操作电压(操作电压范围)。以下将详细说明交互检验方法。
然后，例如如果卡1支持从数据存储扩展的各种I/O功能，主装置2向卡1发出初始化命令CMDIO。随之，提供用于存储器1的初始化命令。将使用第二实施例说明存储器初始化。
现在将说明电压检验命令CMDV。图4示出电压检验命令CMDV内容的主要部件。如图4所示，电压检验命令CMDV具有至少一个检验模式部分CPS和电压范围识别部分VOLS。电压范围识别部分VOLS具有一个模式，其唯一示出主装置2是支持低电压操作还是支持高电压操作。
检验模式部分CPS和电压范围识别部分VOLS可能具有任何位数。然而最好满足以下的条件。即如以下所述，主装置2和卡1的操作检验电压范围识别部分VOLS的位模式是否彼此匹配检验操作电压范围。因此，检验模式部分CPS例如可以是大约8位，而电压范围识别部分VOLS例如可以是大约4位，以避免当这部分的模式由于噪声而改变时不正确的识别。命令部分CM具有用于识别这一命令的指标。
往来检验命令是否从主装置2向卡1被正确传送，电压检验命令CMDV具有差错检测代码部分ED，其使用差错代码部分ED，使用诸如CRC(循环冗余校验)差错检测代码等。卡1能够使用差错检验代码检测电压检验命令CMDV内的差错。
图5示出对电压检验命令CMDV响应内容的主要部件。如图5所示，对电压检验命令的响应至少包括检验模式部分CPA和电压范围识别部分VOLA。卡1在检验模式部分CPA中形成与电压检验命令CMDV相同的比特模式，并在电压范围识别部分VOLA中形成与电压范围识别部分VOLS相同的比特模式，以便向主装置发送一个响应。如同在电压检验命令CMDV的情形那样，该响应可具有差错检测代码部分ED。主装置2可使用差错检测代码或比较该响应与命令而确定它们是否匹配，以便检测电压检验命令CMDV的响应中的差错。
以下，将对主装置2和卡1使用电压检验命令CMDV检验彼此支持的操作电压范围的方法给出说明。该过程依赖于高电压范围操作和低电压范围操作而不同。首先将说明高电压范围操作的过程。图6是一流程图，表示当主装置2操作在高电压范围时检验操作电压范围的过程。如图6所示，在步骤ST1主装置2向卡1发出电压检验命令CMDV。
在步骤ST2，主装置2确定对电压检验命令CMDV是否有响应。如上所述，传统的卡不识别电压检验命令CMDV，因而不发出对该命令的响应。因此，主装置2确定卡1不是低电压卡，或换言之确定了按高电压操作的过程可继续进行，并进行存储器初始化过程。存储器初始化过程将在第二实施例中说明。
同时，当处于初始化下的卡1是这一实施例的卡时，卡1向主装置2发回图5所示的响应。在这一步骤，卡1首先观察电压检验命令CMDV的电压范围识别部分VOLS的比特模式。然后，卡1发回与电压范围识别部分VOLA中这一比特模式有相同比特模式的响应。
然后在步骤ST3，主装置2检验响应中的电压范围识别部分VOLA的模式，与电压检验命令CMDV中的电压范围识别部分VOLS的模式是否匹配。当这些模式匹配时，主装置2确定卡1是一个新的卡，对于此卡电压检验命令CMDV可被检验且主装置2的操作电压范围可被支持。
同时，主装置2执行CRC检验，或检验响应的比特模式匹配命令的比特模式。接下来，能够确认电压检验命令CMDV的发送和接收是可靠的。
在命令中带有差错检测代码的总线模式的情形下，响应中的差错检测代码部分ED的模式例如形成为CRC代码，以检验响应的有效性。在电压检验命令CMDV中没有差错检测代码部分ED的总线模式的情形下，命令和响应的电压范围识别部分VOLS与电压范围识别部分VOLA，以及检验模式部分CPS和CPA分别匹配，并确定响应正常。如果确定响应正常，电压检验过程结束。然后该流程转移到存储器初始化过程。这将在第二实施例中说明。
另一方面，如果电压范围识别部分VOLS与电压范围识别部分VOLA不匹配，和/或检验模式部分CPS和检验模式部分CPA不匹配，并通过差错检测代码检测出差错，则检验操作电压范围的过程结束。结果是，初始化过程停止。
图7是一流程图，表示当主装置2的操作电压处于低电压范围内时检验操作电压的过程。低电压操作与高电压操作之间的差别只依赖于以下这点。就是说，如果在步骤ST2没有来自卡1的响应，这意味着卡1不是以低电压操作。这样，初始化过程停止，以避免通过操作在低电压范围的主装置2对高电压卡初始化。
根据本发明第一实施例的卡1和主装置2，卡1和主装置2基于新提供的命令的发送/接收，能够知道彼此支持的操作电压范围。因此，通过使用卡1和主装置2都支持的操作电压范围的正常操作，能够进行接下来的初始化过程。此外，当两者都支持的操作电压范围不匹配时，主装置2可检测到这一点，并取消初始化过程。结果是，能够避免诸如在非正常状态的初始化这样的无用的过程及主装置的故障。
此外，根据第一实施例，电压检验命令CMDV具有一种检验模式，且卡1形成与对电压检验命令CMDV响应中检验模式相同的模式。比较这些检验模式能够对电压检验命令CMDV的发送和接收的可靠性提供保证。因而，即使当每一命令中没有代码差错检测部分的总线模式时，也能够在响应中检测差错。
(第二实施例)
第二实施例涉及存储器初始化方法，该方法依赖于卡中加载的存储器为大容量还是小容量。
随着能够存储大量信息的卡(大容量卡)的实现，必须新设置对应于大容量卡的格式。新格式的文件系统不同于传统的低容量格式的系统。此外，使用低容量格式的传统的主装置能够识别大容量卡的文件系统。因此，如果传统的主装置初始化大容量卡，卡上的数据就会被破坏。
根据主装置是否支持大容量，以及被初始化的卡是否支持大容量，可以有以下四种组合。
(1)传统的主装置(其不支持大容量)+小容量卡
(2)传统的主装置+大容量卡
(3)大容量支持主装置(也支持小容量)+小容量卡
(4)大容量支持主装置+大容量卡。
希望主装置和/或卡检测采用以上情形哪一个并据此作出响应。
如图1所示，根据本发明第二实施例的卡11加载有小容量或大容量存储器13，以及卡控制器14。主装置12包括命令控制部分17。命令控制部分17配置为支持所述第二实施例的存储器初始化命令，以及小容量卡和大容量卡以及第一实施例命令控制部分7的功能。
存储器初始化命令的内容取决于第一实施例流程图中过程到达哪里而不同。如果操作电压范围检验的结果确定过程已到达图6中的A，则主装置12具有发出电压检验命令CMDV的功能，并于是非传统格式，或换言之，其支持大容量。此外，在被初始化的卡为小容量卡的情形下，以上的情形(3)适用。这种情形下，主装置12发出传统的存储器初始化命令。卡1的卡控制器14接收传统存储器初始化命令，以便把存储器初始化为符合先有技术的模式。
另一方面，如果过程到达图6或图7中的B，则主装置12使用以下所示的新的初始化命令进行存储器初始化。图8示出根据本发明第二实施例新的存储器初始化命令内容的主要部件。如图8所示，存储器初始化命令包括第一电压识别部分V1S、第二电压识别部分V2S、容量识别部分HCS、以及占用通知部分BS。第二电压识别部分V2S可省略，且只定义第一电压识别部分V1S。
第一电压识别部分V1S例如通过多比特配置，且每一个比特对应于特定的电压宽度(诸如0.1V)。由第一电压识别部分V1S支持的电压范围与第一实施例的高电压操作范围相同。表示当前在主装置12所施加的电压的比特设置为“1”。
第二电压识别部分V2S可按1比特配置。其还可以由多比特形成。如果主装置12采用低电压范围的电压，则设置该比特。当第二电压识别部分V2S通过多比特配置时，第二电压识别部分V2S中每一比特覆盖的电压宽度可小于第一电压识别部分V1S的宽度，且例如可以为0.05V单位。这样，即使主装置和卡的操作电压在未来进一步降低，主装置也能够更详细地表示其自身的操作电压。第二电压识别部分V2S支持的电压范围与第一实施例的低电压范围相同。
在由第一电压识别部分V1S覆盖的电压范围和由第二电压识别部分V2S覆盖的电压范围之间，提供了一个中间电压范围部分VM。主装置12不支持对应于中间电压范围部分VM的电压范围，且因而中间电压范围部分VM中的所有比特都不显示“1”。
提供中间电压范围部分VM获得了以下的优点。卡控制器14具有电压调节器，以便卡11能够对应于两个操作电压范围。该电压调节器确定来自主装置12的供电电压是高电压还是低电压，并改变向卡11的操作电压的供电电压。这时，如果两个操作电压范围是连续的，电压调节器发现难以确定基本上处于两个操作电压范围中间的电压。其结果，操作缓慢进行。未来避免这种情形，提供了一种不使用的区域，以帮助电压调节器易于确定供电电压范围。
容量识别部分HCS具有一种模式，其指示主装置12是只支持小容量还是既支持小容量又支持大容量。占用通知部分BS在响应中设置为0或1，并在命令中不变(例如0)。新的存储器初始化命令可具有由CRC代码等构成的差错检测部分ED。
图9示出根据第二实施例的存储器初始化命令的响应内容的主要部件。如图9所示，存储器初始化命令的响应内容的每一部件具有与命令相同的格式，并包括第一电压识别部分V1A、第二电压识别部分V2A、容量识别部分HCA、及占用通知信号BA。
第一电压识别部分V1A具有与命令中的第一电压识别部分V1S相同的比特数，且对应于卡11本身支持的操作电压的所有比特例如可以是“1”。
类似地，第二电压识别部分V2A具有与命令中的第一电压识别部分V2S相同的比特数。对应于卡11本身支持的操作电压的所有比特例如可以是“1”。
容量识别部分HCA指示卡11是小容量卡还是大容量卡。占用通知部分BS在存储器初始化期间形成一种比特模式，该比特模式指示这一事实。
以下将参照图10说明存储器初始化的方法。图10是一流程图，表示根据本发明第二实施例的存储器初始化过程。图10示出图6和7中A和B随后的部分。为了发出存储器新的初始化命令，至少卡11和主装置12两者都必须支持发出电压检验命令CMDV。此外，当卡11为大容量卡时，必须发出新的存储器初始化命令。
如图10所示，在步骤ST11，主装置12发出图8所示的新的存储器初始化命令。如果主装置12支持大容量卡，则这一命令的容量识别部分HCS设置为一种比特模式，其指示主装置12支持大容量卡。
注意，当主装置是传统类型时，不发出根据本实施例的电压检验命令CMDV和存储器初始化命令(新的存储器初始化命令)。除此之外，当被初始化的卡为对应于以上(1)的小容量卡时，借助于传统的初始化命令，卡11按与先有技术兼容的模式被初始化(包括卡11发回响应的操作)。
当主装置是传统类型，且被初始化的卡11是对应于以上(2)的大容量卡时，没有收到电压检验命令CMDV的卡11不完成由存储器初始化命令指令的初始化，以便删除初始化过程。然后该主装置基于时间限制检验检测到初始化不能进行。这使得能够防止大容量卡错误地按小容量卡初始化。
然后在步骤STR12，主装置12确定对新的存储器初始化命令的响应是否存在。当没有收到响应时，认为发生差错并结束处理。当收到响应时，主装置12在步骤ST13检验响应中的占用通知部分BA的比特模式。主装置12不断发出存储器初始化命令，直到存储器初始化结束，且比特模式指示存储器初始化已结束(步骤ST14)。存储器13的初始化一旦开始，卡只发送回响应并忽略存储器初始化命令参数中已设置的内容。主装置12检验存储器13被初始化的时间限制。
当存储器13的初始化完成时，在步骤ST15主装置12检验容量识别部分HCA的比特模式。当初始化结束时，检验容量识别部分HCA起作用。如果被初始化的卡11是新的卡且为小容量的卡，则显示HCA＝0，这对应于以上的情形(3)。结果是，主装置12知道卡已作为小容量卡被初始化。如果是大容量卡，则显示HCA＝1，这对应于以上的情形(4)。结果是，主装置12知道卡已作为大容量卡被初始化。然后该过程转移到一个附加过程(例如卡11的ID获取)。
在根据本发明第二实施例的主装置12和卡11中，存储器初始化命令和响应包括对于小容量卡或大容量卡的支持信息和识别信息。主装置12和卡11使用其检验通信中使用的主装置是否支持大容量。高容量卡11只在主装置12和卡11两者都支持高容量时才被初始化。小容量卡只在主装置12和卡11两者都支持小容量时才被初始化。而且，因为支持大容量的主装置12必须也支持小容量，当小容量主装置试图初始化大容量卡11时，初始化过程被取消。因而，即使新的或老的主装置与新的或老的卡一同使用，也能够防止操作中的差错。
此外，对于业内专业人员可能出现在本发明范围内的各种修改和调整，并且这被理解为这些修改和调整包含在本发明的范围内。
工业应用
根据本发明，能够提供卡和主装置，其中能够交互检验操作电压和容量。

Claims (12)

1.一种主装置，配置为从卡读和向卡写信息，并提供属于第一电压范围或低于第一电压范围的第二电压范围的供电电压，该主装置配置为向卡发出电压识别命令，该命令包含电压范围识别部分、差错检测部分及检验模式部分，其中
电压范围识别部分包括指示供电电压属于第一电压范围和第二电压范围中的哪一个的信息，
差错检测部分具有一种模式，其配置为使得已收到电压识别命令的卡能够检测电压识别命令的差错，以及
检验模式部分具有预置的模式。
2.根据权利要求1的主装置，其特征在于
主装置接收对电压识别命令的响应，
该响应包括电压范围识别部分、差错检测部分和检验模式部分，
差错检测部分具有一种模式，其配置为使得已收到来自卡的响应的主装置能够检测响应中的差错，
当电压识别命令的电压范围识别部分和响应的电压范围识别部分具有相同的模式，并且使用差错检测部分和检验模式中的至少一个确认响应有效时，主装置发出下一个命令。
3.根据权利要求1的主装置，其特征在于，当主装置没有收到对电压识别命令的响应时，主装置提供属于第一电压范围的电压。
4.根据权利要求1的主装置，其特征在于
该主装置发出初始化命令，其包括指令卡初始化卡所具有的存储器的信息，以及
该主装置根据主装置是否收到对电压识别命令的响应而改变初始化命令定义。
5.根据权利要求4的主装置，其特征在于，当主装置收到电压识别命令的响应时，初始化命令包括指示主装置仅支持小容量或主装置既支持小容量又支持大容量的信息。
6.根据权利要求4的主装置，其特征在于
初始化命令包括第一操作电压识别部分或第二操作电压识别部分，
第一操作电压识别部分包括第一比特，其对应于第一宽度电压，以及
第二操作电压识别部分包括第二比特，其对应于小于第一宽度电压的第二宽度电压。
7.一种卡，其特征在于包括存储信息的存储器及控制存储器的控制器，该卡只能在处于第一电压范围内的电压操作，或在处于第一电压范围内的电压和处于低于第一电压范围的第二电压范围内的电压操作，并且该卡配置为确认电压识别命令，该命令包括电压范围识别部分、差错检测部分及检验模式部分，其中
卡响应电压识别命令发出包括电压范围识别部分、差错检测部分和检验模式部分的响应，
当卡能在识别命令规定的电压范围内操作时，响应的电压范围识别部分与电压识别命令的电压范围识别部分具有相同的模式，
响应的差错检测部分的模式配置为，能够使已收到响应的装置检测响应中的差错，以及
响应的检验模式部分与电压识别命令的检验模式部分具有相同的模式。
8.根据权利要求7的卡，其特征在于
当卡接收电压识别命令后接收初始化命令并且卡具有小容量时，卡发出指示卡的初始化完成的响应，以及
当卡接收指示主装置只支持小容量的初始化命令并且卡具有大容量时，初始化被取消。
9.根据权利要求7的卡，其特征在于
当卡接收电压识别命令后接收指示主装置既支持小容量又支持大容量的初始化命令时，当卡具有小容量时，卡发出指示使用小容量初始化完成的响应，或者当卡具有大容量时，卡发出指示使用大容量初始化完成的响应。
10.根据权利要求7的卡，其特征在于
当卡不接收电压识别命令而接收初始化命令以及卡具有小容量时，卡发出指示卡的初始化完成的响应，以及
当卡不接收电压识别命令而接收初始化命令以及卡具有大容量时，初始化被取消。
11.一种主装置能访问的卡，其特征在于：所述卡包括存储信息的存储器和控制所述存储器的控制器，
通过提供处于电压范围内的电压而操作，
配置为响应电压识别命令的接收而发出指示卡的操作电压属于所述电压范围的第一响应，所述第一响应至少包括检验模式部分和电压范围识别部分，并且响应的电压范围识别部分形成为与电压识别命令的电压范围识别部分具有相同的比特模式，响应的检验模式形成为与电压识别命令的检验模式具有相同的比特模式，
配置为确认指示主装置支持大容量和小容量中之一或两者的初始化命令，以及
配置为初始化完成后发出指示卡支持小容量或大容量的第二响应。
12.根据权利要求11的卡，其特征在于：当满足没有提供电压识别命令并且卡具有大容量，以及主装置支持的容量和卡支持的容量之间不匹配中的至少一个时，卡放弃初始化。
CN2005800131327A 2004-11-26 2005-11-25 卡与主装置 Active CN1947130B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/JP2004/017627 WO2006057049A1 (ja) 2004-11-26 2004-11-26 カードおよびホスト機器
JPPCT/JP2004/017627 2004-11-26
PCT/JP2005/021689 WO2006057340A1 (ja) 2004-11-26 2005-11-25 カードおよびホスト機器

Publications (2)

Publication Number Publication Date
CN1947130A CN1947130A (zh) 2007-04-11
CN1947130B true CN1947130B (zh) 2010-09-29

Family

ID=36497798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800131327A Active CN1947130B (zh) 2004-11-26 2005-11-25 卡与主装置

Country Status (10)

Country Link
US (14) US7353993B2 (zh)
EP (2) EP1816590B1 (zh)
JP (1) JP4620049B2 (zh)
KR (2) KR20070047735A (zh)
CN (1) CN1947130B (zh)
BR (1) BRPI0510243B1 (zh)
CA (1) CA2563281C (zh)
RU (1) RU2365996C2 (zh)
TW (2) TW200617797A (zh)
WO (2) WO2006057049A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006057049A1 (ja) * 2004-11-26 2006-06-01 Kabushiki Kaisha Toshiba カードおよびホスト機器
JP4817836B2 (ja) 2004-12-27 2011-11-16 株式会社東芝 カードおよびホスト機器
US7581678B2 (en) 2005-02-22 2009-09-01 Tyfone, Inc. Electronic transaction card
EP1876509A1 (en) * 2005-04-27 2008-01-09 Matsushita Electric Industrial Co., Ltd. Card electronic device and host device
WO2008130959A2 (en) * 2007-04-17 2008-10-30 Ridemakerz, Llc Programmable toy sound module
US8548819B2 (en) * 2007-04-17 2013-10-01 Ridemakerz, Llc Method of providing a consumer profile accessible by an on-line interface and related to retail purchase of custom personalized toys
US9741027B2 (en) 2007-12-14 2017-08-22 Tyfone, Inc. Memory card based contactless devices
JP5106219B2 (ja) 2008-03-19 2012-12-26 株式会社東芝 メモリデバイス、ホストデバイス、メモリシステム、メモリデバイスの制御方法、ホストデバイスの制御方法、およびメモリシステムの制御方法
US20100033310A1 (en) * 2008-08-08 2010-02-11 Narendra Siva G Power negotation for small rfid card
US7961101B2 (en) 2008-08-08 2011-06-14 Tyfone, Inc. Small RFID card with integrated inductive element
US8451122B2 (en) 2008-08-08 2013-05-28 Tyfone, Inc. Smartcard performance enhancement circuits and systems
TWI420398B (zh) 2009-02-24 2013-12-21 Tyfone Inc 具有微型天線的無接觸裝置
JP5390709B2 (ja) 2009-12-17 2014-01-15 株式会社東芝 半導体システム、半導体装置、及び電子デバイスの初期化方法
US8880747B2 (en) * 2012-05-15 2014-11-04 Dell Products, L.P. Endpoint device discovery system
JP6300202B2 (ja) * 2014-03-03 2018-03-28 パナソニックＩｐマネジメント株式会社 メモリカード及びメモリカード制御装置
JP2016029556A (ja) * 2014-07-15 2016-03-03 株式会社東芝 ホスト機器および拡張性デバイス
JP6413077B2 (ja) * 2014-10-10 2018-10-31 パナソニックＩｐマネジメント株式会社 ホスト装置、スレーブ装置、インターフェイス半導体装置及びリムーバブルシステム
JP2017097825A (ja) 2015-11-16 2017-06-01 株式会社東芝 ホスト機器および拡張デバイス
US10235312B2 (en) 2016-10-07 2019-03-19 Samsung Electronics Co., Ltd. Memory system and host device that maintain compatibility with memory devices under previous standards and/or versions of standards
KR20180101760A (ko) * 2017-03-06 2018-09-14 에스케이하이닉스 주식회사 저장 장치, 데이터 처리 시스템 및 이의 동작 방법
US10418115B2 (en) 2017-07-07 2019-09-17 Micron Technology, Inc. Managed NAND performance throttling
JP6854407B2 (ja) 2017-08-08 2021-04-07 パナソニックＩｐマネジメント株式会社 カード装置、ホスト装置および通信方法
US11714576B2 (en) * 2020-10-29 2023-08-01 Micron Technology, Inc. Memory bus drive defect detection
US11605408B1 (en) * 2021-11-03 2023-03-14 Micron Technology, Inc. Merged command decoder for half-frequency circuits of a memory device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6279114B1 (en) * 1998-11-04 2001-08-21 Sandisk Corporation Voltage negotiation in a single host multiple cards system

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4827109A (en) 1987-02-18 1989-05-02 Fuji Photo Film Co., Ltd. Photographic printing system
JP2580160B2 (ja) * 1987-04-18 1997-02-12 富士写真フイルム株式会社 Ｌｓｉカ−ドのリ−ドライタ−
FR2654235B1 (fr) * 1989-11-07 1992-01-17 Europ Rech Electr Lab Lecteur de carte a circuit integre a contacts.
TW199216B (en) 1991-12-02 1993-02-01 Jin-Shan Li Card identification system
JPH0612537A (ja) 1992-06-25 1994-01-21 Fuji Photo Film Co Ltd Ｉｃメモリカード
DE4243108A1 (de) 1992-12-18 1994-06-23 Eurosil Electronic Gmbh IC-Karte
JP3480746B2 (ja) 1993-11-11 2003-12-22 株式会社東芝 携帯可能電子装置
US5404460A (en) 1994-01-28 1995-04-04 Vlsi Technology, Inc. Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus
JP3209634B2 (ja) 1994-03-28 2001-09-17 株式会社日立製作所 計算機システム
JP3545045B2 (ja) * 1994-05-18 2004-07-21 大日本印刷株式会社 Ｉｃカードアクセス用パターンファイルの作成方法
FR2730328B1 (fr) * 1995-02-03 1997-04-04 Connectors Pontarlier Connecteur pour appareil lecteur de carte a microcircuit et appareil lecteur de carte a microcircuit le comprenant
JP3337050B2 (ja) * 1995-12-27 2002-10-21 日本電信電話株式会社 Ｉｃカード
JPH09282426A (ja) * 1996-04-17 1997-10-31 Dainippon Printing Co Ltd Ｉｃカード及びその通信方法
SG101460A1 (en) 1997-02-14 2004-01-30 Canon Kk Data communication apparatus and method
FR2764073B1 (fr) 1997-05-30 1999-07-16 Sgs Thomson Microelectronics Protocole de communication pour carte a memoire asynchrone
JP3364133B2 (ja) * 1997-10-16 2003-01-08 富士通株式会社 カード、ホスト装置、及び、ドライブ装置
TW364102B (en) 1997-10-24 1999-07-11 Soulstar Technology Corp Method for storing and playing sound cards and device thereof
JPH11212887A (ja) * 1998-01-30 1999-08-06 Ntt Data Corp 通信システム
JP2000010668A (ja) * 1998-06-18 2000-01-14 Hitachi Ltd メモリカード供給電圧制御方式
JP3593460B2 (ja) 1998-07-29 2004-11-24 富士通株式会社 メモリカード
US6230274B1 (en) 1998-11-03 2001-05-08 Intel Corporation Method and apparatus for restoring a memory device channel when exiting a low power state
JP2000250665A (ja) * 1999-02-26 2000-09-14 Hitachi Ltd 半導体集積回路及びメモリカード
JP2000250661A (ja) * 1999-02-26 2000-09-14 Hitachi Ltd 半導体集積回路及びメモリカード
US6364208B1 (en) 1999-03-29 2002-04-02 Transmo Limited Card changing system
US7788553B2 (en) 2000-01-06 2010-08-31 Super Talent Electronics, Inc. Mass production testing of USB flash cards with various flash memory cells
US6820148B1 (en) 2000-08-17 2004-11-16 Sandisk Corporation Multiple removable non-volatile memory cards serially communicating with a host
JP4676600B2 (ja) * 2000-10-02 2011-04-27 大日本印刷株式会社 Ｉｃカード、リーダライタ、ｉｃカードシステム及びｉｃカードの動作条件設定方法
US6753758B2 (en) 2001-01-03 2004-06-22 Gerald Adolph Colman System and method for switching voltage
TW561414B (en) * 2001-12-24 2003-11-11 Winbond Electronics Corp Universal memory card reader
JP4204226B2 (ja) 2001-12-28 2009-01-07 日本テキサス・インスツルメンツ株式会社 デバイス識別方法、データ伝送方法、デバイス識別子付与装置、並びにデバイス
KR100440969B1 (ko) 2002-05-23 2004-07-21 삼성전자주식회사 네트워킹 방법 및 그 장치
KR100440972B1 (ko) * 2002-07-27 2004-07-21 삼성전자주식회사 카드 삽입 인식에 의한 데이터 전송 상태 자동 설정 장치및 방법
JP3806077B2 (ja) 2002-08-26 2006-08-09 株式会社東芝 メモリカード認識システム、容量切り替え型メモリカード・ホスト機器、容量切り替え型メモリカード、記憶容量設定方法及び記憶容量設定プログラム
JP3866635B2 (ja) 2002-08-26 2007-01-10 株式会社東芝 メモリカード及び記憶領域切り替え方法
DE10261174B3 (de) 2002-12-20 2004-06-17 Daimlerchrysler Ag Automatische Adressierung auf Bussystemen
US7296097B2 (en) * 2003-03-20 2007-11-13 Renesas Technology Corp. Memory card and initialization setting method thereof to avoid initializing operation failure in a memory card
KR100524988B1 (ko) * 2003-10-02 2005-10-31 삼성전자주식회사 Ｕｓｂ 인터페이스 기능을 가지는 ｍｍｃ 장치 및 이에대한 인터페이스 방법
US7441053B2 (en) * 2003-12-15 2008-10-21 Nokia Corporation Support of an interaction between a host device and a peripheral device
US7492763B1 (en) 2004-07-16 2009-02-17 Applied Micro Circuits Corporation User-specified key creation from attributes independent of encapsulation type
JP4637526B2 (ja) * 2004-07-28 2011-02-23 ルネサスエレクトロニクス株式会社 メモリカードおよび不揮発性記憶装置
US20060044926A1 (en) * 2004-08-27 2006-03-02 Nokia Corporation Method and system for accessing performance parameters in memory devices
US7196958B2 (en) * 2004-08-31 2007-03-27 Micron Technology, Inc. Power efficient memory and cards
WO2006057049A1 (ja) * 2004-11-26 2006-06-01 Kabushiki Kaisha Toshiba カードおよびホスト機器
TWI319160B (en) * 2005-07-11 2010-01-01 Via Tech Inc Memory card capable of supporting various voltage supply and control chip and method of supporting voltage thereof
US20070076502A1 (en) 2005-09-30 2007-04-05 Pyeon Hong B Daisy chain cascading devices
US8364861B2 (en) 2006-03-28 2013-01-29 Mosaid Technologies Incorporated Asynchronous ID generation
US8700818B2 (en) 2006-09-29 2014-04-15 Mosaid Technologies Incorporated Packet based ID generation for serially interconnected devices
US7925854B2 (en) 2006-12-06 2011-04-12 Mosaid Technologies Incorporated System and method of operating memory devices of mixed type
US8984249B2 (en) 2006-12-20 2015-03-17 Novachips Canada Inc. ID generation apparatus and method for serially interconnected devices
US8010710B2 (en) 2007-02-13 2011-08-30 Mosaid Technologies Incorporated Apparatus and method for identifying device type of serially interconnected devices
JP2009026296A (ja) 2007-06-21 2009-02-05 Toshiba Corp 電子デバイス、メモリデバイス、ホスト装置
WO2009027802A1 (en) 2007-08-28 2009-03-05 Nokia Corporation Method for bus testing and addressing in mass memory components
US20100169535A1 (en) 2008-12-30 2010-07-01 Celio Technology Corporation Data stream management
TWM364102U (en) 2009-05-13 2009-09-01 Shen Chuen Entpr Co Ltd Corner joint
US8392614B2 (en) 2009-07-27 2013-03-05 Sandisk Il Ltd. Device identifier selection

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6279114B1 (en) * 1998-11-04 2001-08-21 Sandisk Corporation Voltage negotiation in a single host multiple cards system

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP特开2000-10668A 2000.01.14
JP特开2000-250665A 2000.09.14
JP特开平11-212887A 1999.08.06
JP特开平9-179947A 1997.07.11

Also Published As

Publication number Publication date
RU2365996C2 (ru) 2009-08-27
US7353993B2 (en) 2008-04-08
US20150234596A1 (en) 2015-08-20
US20090224042A1 (en) 2009-09-10
US8827167B2 (en) 2014-09-09
US20130166843A1 (en) 2013-06-27
US9052843B2 (en) 2015-06-09
US20140068111A1 (en) 2014-03-06
TW200617797A (en) 2006-06-01
US20120176855A1 (en) 2012-07-12
KR20070047735A (ko) 2007-05-07
US8397990B2 (en) 2013-03-19
USRE48772E1 (en) 2021-10-12
CN1947130A (zh) 2007-04-11
BRPI0510243A (pt) 2007-10-23
CA2563281C (en) 2011-11-15
EP1816590B1 (en) 2018-03-07
US8596548B2 (en) 2013-12-03
WO2006057340A1 (ja) 2006-06-01
US20130013882A1 (en) 2013-01-10
BRPI0510243B1 (pt) 2018-03-13
RU2006137709A (ru) 2008-04-27
TW200638271A (en) 2006-11-01
KR20090047545A (ko) 2009-05-12
US20080149715A1 (en) 2008-06-26
US20100322017A1 (en) 2010-12-23
US9417798B2 (en) 2016-08-16
JP4620049B2 (ja) 2011-01-26
JPWO2006057340A1 (ja) 2008-06-05
US7549580B2 (en) 2009-06-23
TWI311284B (zh) 2009-06-21
US20070051806A1 (en) 2007-03-08
EP3330895A1 (en) 2018-06-06
US8162216B2 (en) 2012-04-24
EP1816590A1 (en) 2007-08-08
EP1816590A4 (en) 2015-05-27
US7810727B2 (en) 2010-10-12
WO2006057049A1 (ja) 2006-06-01
US7891566B2 (en) 2011-02-22
CA2563281A1 (en) 2006-06-01
US20110114737A1 (en) 2011-05-19
US8286874B2 (en) 2012-10-16
US20140351514A1 (en) 2014-11-27
USRE47543E1 (en) 2019-07-30
USRE49643E1 (en) 2023-09-05
KR100919072B1 (ko) 2009-09-28

Similar Documents

Publication Publication Date Title
CN1947130B (zh) 卡与主装置
CN101655775B (zh) 卡和主机设备
JPS61501176A (ja) 衝突時に保存可能な航空機のフライトデ−タレコ−ダシステムのための固体メモリ
JPWO2018186456A1 (ja) ホスト装置及びリムーバブルシステム
CN109582508B (zh) 用于nvdimm的数据备份和恢复方法、nvdimm控制器以及nvdimm
US20080114935A1 (en) Memory Card System and Method Transmitting Host Identification Information Thereof
CN105320620A (zh) 存储器存储装置及控制方法、存储器控制电路单元及模块
CN110764693A (zh) 一种提高Nand flash数据稳定性的方法以及装置
EP0784325A1 (en) Flash memory system
KR20230069657A (ko) 메모리 시스템, 그것의 동작 방법 및 데이터 처리 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170802

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20211202

Address after: Tokyo

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right