CN107481953A - 层叠发热体 - Google Patents

Abstract

本发明提供一种能够抑制供电路径的发热的层叠发热体。该层叠发热体(1)包括陶瓷基板(3)、电极(4)、加热器(5、7)、端子(11、13、15、17)以及供电路径(19)，该层叠发热体的特征在于，在构成供电路径的贯通路中，至少存在1个满足以下条件(1)和条件(2)的贯通路α、β、γ、δ的组合。条件(1)：在自表面(3a)侧朝向背面(3b)侧观察陶瓷基板时，贯通路δ位于与贯通路β重叠的位置或位于贯通路β的附近。条件(2)：在自表面侧朝向背面侧观察陶瓷基板时，贯通路γ位于贯通路α与贯通路δ之间的位置、或位于与贯通路α重叠的位置、或者位于贯通路α的附近。

Description

层叠发热体

技术领域

本发明涉及一种层叠发热体。

背景技术

以往，例如，在半导体制造装置中，出于固定半导体晶圆(例如硅晶圆)并对其进行干蚀刻等加工或者吸附固定半导体晶圆并矫正其翘曲或者吸附半导体晶圆并对其进行输送等目的而使用静电卡盘。

在半导体制造装置的干蚀刻装置中使用静电卡盘的情况下，固定于静电卡盘的半导体晶圆的温度会因部位的不同而产生偏差，从而导致蚀刻的加工精度变差。因此，为了提高半导体晶圆的加工精度，需要使半导体晶圆的温度均匀。因此，想要在静电卡盘的内部设置加热器，以利用该加热器均匀地加热半导体晶圆。

内置有加热器的静电卡盘具有供电路径，能够通过该供电路径自安装于静电卡盘的背面侧的一端的端子向加热器供电，该供电路径具有将多个导电层和多个贯通路(日文：スルービア)交替层叠而成的构造。供电路径中的、与加热器相邻的导电层的发热量变大，该导电层的发热使静电卡盘的表面的温度变得不均匀，结果，导致半导体晶圆的温度变得不均匀。

因此，提出通过在与加热器相邻的导电层附近将供电路径分成多层并降低各层中的电流密度来抑制发热的方法(参照专利文献1)。

专利文献1：日本特开2014－75525号公报

发明内容

发明要解决的问题

在专利文献1所述的技术中，存在不能充分地抑制供电路径中的发热的情况。本发明是鉴于以上方面而做出的，其目的在于提供一种能够解决所述问题的层叠发热体。

用于解决问题的方案

本发明提供一种层叠发热体，该层叠发热体包括：陶瓷基板，其具有表面和背面，能够在所述表面支承被处理物；电极，其设于所述陶瓷基板，用于吸附所述被处理物；加热器，其设于所述陶瓷基板，用于加热所述被处理物；端子，其安装于所述陶瓷基板的所述背面侧的一端；以及供电路径，通过该供电路径自所述端子向所述加热器供电，该层叠发热体的特征在于，所述供电路径是将设于所述陶瓷基板内的多个导电层和多个贯通路组合而成的，所述多个贯通路包含以下定义的贯通路α、贯通路β、贯通路γ以及贯通路δ，至少存在1个满足以下条件(1)和条件(2)的、贯通路α、贯通路β、贯通路γ以及贯通路δ的组合。

贯通路α是将所述加热器与所述多个导电层之一的导电层X连接起来的贯通路。

贯通路β和贯通路γ是将所述多个导电层之一的导电层Y与所述导电层X连接起来的贯通路，

贯通路δ是将所述多个导电层之一的导电层Z与所述导电层Y连接起来或将所述端子与所述导电层Y连接起来的贯通路。

条件(1)：在自所述表面侧朝向所述背面侧观察所述陶瓷基板时，所述贯通路δ位于与所述贯通路β重叠的位置或位于所述贯通路β的附近。

条件(2)：在自所述表面侧朝向所述背面侧观察所述陶瓷基板时，所述贯通路γ位于所述贯通路α与所述贯通路δ之间的位置、或位于与所述贯通路α重叠的位置、或者位于所述贯通路α的附近。

在本发明的层叠发热体中，至少1个组合中的贯通路β、δ的位置关系满足所述条件(1)。因此，导电层Y中的自贯通路δ起到贯通路β为止的部分的电阻变低。由此，能够抑制导电层Y的发热。

另外，在本发明的层叠发热体中，在供电路径上并列地设有经过贯通路β的路径和经过贯通路γ的路径。并且，至少1个组合中的贯通路α、γ、δ的位置关系满足所述条件(2)，因此，电流不仅在经过贯通路β的路径中充分地流动，还在经过贯通路γ的路径中充分地流动。其结果，能够抑制在经过贯通路β的路径中流动的电流，从而能够抑制该路径的发热。

附图说明

图1是表示静电卡盘1的结构的侧剖视图。

图2是表示静电卡盘1的结构的俯视图。

图3是表示静电卡盘1中的贯通路α、β、γ、δ附近的结构的剖视图。

图4是表示自陶瓷基板3的厚度方向观察贯通路α、β、γ、δ时的位置关系的说明图。

图5是表示静电卡盘1中的贯通路α、β、γ、δ附近的结构的剖视图。

图6是表示静电卡盘1中的贯通路α、β、γ、δ附近的结构的剖视图。

图7是表示静电卡盘1中的贯通路α、β、γ、δ附近的结构的剖视图。

图8是表示静电卡盘1中的贯通路αI、αO、β、γ、δ附近的结构的剖视图。

图9是表示静电卡盘1中的贯通路αI、αO、β、γ、δ附近的结构的剖视图。

图10是表示静电卡盘1中的贯通路α、β、γ、δ附近的结构的剖视图。

图11是表示静电卡盘1中的贯通路α、β、γ、δ附近的结构的剖视图。

图12是表示静电卡盘1中的贯通路α、β、γ、δ附近的结构的剖视图。

图13是表示自陶瓷基板3的厚度方向观察贯通路α、β、γ、δ时的位置关系的说明图。

图14是表示自陶瓷基板3的厚度方向观察贯通路α、β、γ、δ时的位置关系的说明图。

图15是表示静电卡盘1中的贯通路α、β、γ、δ附近的结构的剖视图。

图16是表示贯通路α、β、γ、δ的另一形态的剖视图。

附图标记说明

1、静电卡盘；3、陶瓷基板；3a、表面；3b、背面；4、吸附电极；5、内侧加热器；5a、5aI、5aO、5b、端部；7、外侧加热器；7a、7b、端部；9、11、13、15、17、端子；19、供电路径；21、23、27、29、连接部；25、31、区域；L、直线；X1、X2、X3、X4、Y1、Y2、Y3、Y4、导电层。

具体实施方式

说明本发明的实施方式。

第1实施方式

1.静电卡盘1的结构

基于图1～图4来说明作为层叠发热体的一实施方式的静电卡盘1的结构。静电卡盘1包括圆盘状的陶瓷基板3和设于该陶瓷基板3的内部的吸附电极4、内侧加热器5、外侧加热器7以及导电层X1、X2、X3、X4、Y1、Y2、Y3、Y4。另外，静电卡盘1包括端子9、11、13、15、17。

陶瓷基板3是将由陶瓷和有机成分构成的层(生坯片)层叠、烧制而成的圆盘状的构件。陶瓷基板3具有表面3a和背面3b。表面3a是用于吸附并支承作为被处理物的半导体晶圆(例如硅晶圆)的面。以下，将自表面3a朝向背面3b去的方向作为厚度方向。另外，将表面3a侧作为上侧，将背面3b侧作为下侧。构成陶瓷基板3的生坯片沿厚度方向层叠。

吸附电极4是由W、Mo、Pt等构成的金属化层。吸附电极4以与表面3a平行的方式设于陶瓷基板3的靠近表面3a的位置。吸附电极4通过供电路径19连接于端子9。吸附电极4是用于将被处理物吸附于表面3a的电极。

内侧加热器5是用于加热被处理物的加热器。内侧加热器5是由W、Mo、Pt等构成的金属化层，亦是位于比吸附电极4靠下侧的位置的漩涡型的加热器。如图2所示，自上方(自陶瓷基板3的厚度方向)观察时，内侧加热器5的中心与陶瓷基板3的中心一致，内侧加热器5扩展到周长是陶瓷基板3的周长一半的位置。内侧加热器5的内周侧的端部5a位于导电层X1之上，内侧加热器5的外周侧的端部5b位于导电层X2之上。

外侧加热器7是用于加热被处理物的加热器。外侧加热器7是由W、Mo、Pt等构成的金属化层，该外侧加热器7处于与内侧加热器5相同的平面，且该外侧加热器7是位于比内侧加热器5靠外侧的位置的漩涡状的加热器。如图2所示，自上方观察时，外侧加热器7的中心与陶瓷基板3的中心一致，外侧加热器7在内侧加热器5的最外周与陶瓷基板3的外周端之间扩展。外侧加热器7的内周侧的端部7a位于导电层X3之上，外周侧的端部7b位于导电层X4之上。

导电层X1、X2、X3、X4均是在比内侧加热器5和外侧加热器7靠下侧的位置处与这些加热器相邻的、由W、Mo、Pt等构成的金属化层。导电层X1、X2、X3、X4分别具有将圆四等分后的形状并配置成自上方观察时如图2所示那样。

如图1、图3所示，导电层X1和端部5a通过贯通路α连接起来。贯通路α是将以W、Mo、Pt等为主要成分的金属化物填充于在构成陶瓷基板3的陶瓷层形成的通孔中而成的。后述的贯通路β、γ、δ也是同样的。

另外，导电层X2与端部5b之间、导电层X3与端部7a之间以及导电层X4与端部7b之间也同样通过贯通路α连接起来。此外，以下，为了区分贯通路α，有时还将连接于导电层Xi的贯通路α称作贯通路αi(i＝1～4)。

导电层Y1、Y2、Y3、Y4分别是在比导电层X1、X2、X3、X4靠下侧的位置处与导电层X1、X2、X3、X4相邻的、由W、Mo、Pt等构成的金属化层。导电层Y1、Y2、Y3、Y4分别具有与导电层X1、X2、X3、X4相同的形状并配置成自上方观察时如图2所示那样。在此，导电层Y1位于导电层X1的下侧，导电层Y2位于导电层X2的下侧，导电层Y3位于导电层X3的下侧，导电层Y4位于导电层X4的下侧。

如图1和图3所示，导电层X1和导电层Y1通过贯通路β、γ连接起来。

另外，导电层X2与导电层Y2之间、导电层X3与导电层Y3之间以及导电层X4与导电层Y4之间也同样通过贯通路β、γ连接起来。此外，以下，为了区分贯通路β、γ，有时还将将导电层Xi与导电层Yi之间连接起来的贯通路β、γ称作贯通路βi、γi(i＝1～4)。

端子9是设于陶瓷基板3的背面3b侧的一端的、由导电性的材料构成的棒状的端子。端子9如所述那样通过供电路径19电连接于吸附电极4。供电路径19是由导电层和贯通路构成的公知构造的供电路径。

端子11、13、15、17是设于陶瓷基板3的背面3b侧的一端的、由导电性的材料构成的棒状的端子，并以成为自上方观察时如图2所示的配置的方式设于端子9的周围。

如图3所示，端子11通过贯通路δ与导电层Y1相连接。同样地，端子13、15、17也通过贯通路δ分别与导电层Y2、Y3、Y4相连接。此外，以下，为了区分贯通路δ，有时还将与导电层Yi相连接的贯通路δ称作贯通路δi(i＝1～4)

在具有所述结构的静电卡盘1中，针对内侧加热器5，形成有这样的电流路径，即，端子11→贯通路δ1→导电层Y1→贯通路β1、γ1→导电层X1→贯通路α1→内侧加热器5→贯通路α2→导电层X2→贯通路β2、γ2→导电层Y2→贯通路δ2→端子13。

另外，针对外侧加热器7，形成有这样的电流路径，即，端子15→贯通路δ3→导电层Y3→贯通路β3、γ3→导电层X3→贯通路α3→外侧加热器7→贯通路α4→导电层X4→贯通路β4、γ4→导电层Y4→贯通路δ4→端子17。

此外，所述“端子11→贯通路δ1→导电层Y1→贯通路β1、γ1→导电层X1→贯通路α1→内侧加热器5”、“内侧加热器5→贯通路α2→导电层X2→贯通路β2、γ2→导电层Y2→贯通路δ2→端子13”、“端子15→贯通路δ3→导电层Y3→贯通路β3、γ3→导电层X3→贯通路α3→外侧加热器7”、“外侧加热器7→贯通路α4→导电层X4→贯通路β4、γ4→导电层Y4→贯通路δ4→端子17”分别是供电路径的一实施方式。

在自陶瓷基板3的厚度方向观察构成各供电路径的贯通路α、β、γ、δ时，贯通路α、β、γ、δ的位置关系成为图4所示的位置关系。图4是将贯通路α、β、γ、δ的位置投影到与陶瓷基板3的厚度方向正交的面(例如，导电层X1、Y1的面)上的图。

贯通路δ位于贯通路β的附近。在此，贯通路δ位于贯通路β的附近的意思是指，在所述正交的面中，自贯通路δ起到贯通路β为止的距离D为贯通路δ的最大直径r_max的20倍以内。距离D是自贯通路β的最外周部起到贯通路δ的最外周部为止的最短距离。

在贯通路δ为多个的情况下，只要至少1个贯通路δ位于贯通路β的附近即可，其他贯通路δ也可以均不位于贯通路β的附近。另外，在贯通路β为多个的情况下，贯通路δ只要位于至少1个贯通路β的附近即可，贯通路δ也可以不位于其他贯通路β的附近。

另外，如图4所示，贯通路γ位于贯通路α与贯通路δ之间。贯通路γ既可以位于将贯通路α和贯通路δ连结起来的直线L上，也可以位于偏离该直线L的位置。

因此，在自陶瓷基板3的厚度方向观察构成各供电路径的贯通路α、β、γ、δ时，贯通路α、β、γ、δ的位置关系满足以下条件(1)、(2)。

条件(1)：在自表面3a侧朝向背面3b侧观察陶瓷基板3时，贯通路δ位于与贯通路β重叠的位置或位于贯通路β的附近。

条件(2)：在自表面3a侧朝向背面3b侧观察陶瓷基板3时，贯通路γ位于贯通路α与贯通路δ之间的位置或位于与贯通路α重叠的位置或者位于贯通路α的附近。

2.静电卡盘1的制造方法

能够通过以下的步骤(i)～步骤(viii)的顺序来制造静电卡盘1。

(i)制作以陶瓷、烧结助剂、有机粘结剂等为原料的公知组成的生坯片(陶瓷层)。

(ii)将生坯片切断成期望的尺寸。

(iii)对生坯片上的、之后要形成贯通路的部分进行打孔从而形成通孔。

(iv)将以W、Mo、Pt等为主要成分的金属化物填充到通孔中从而形成贯通路。

(v)使用丝网印刷的方法在生坯片上涂敷以W、Mo、Pt等为主要成分的金属化物，从而形成吸附电极4、内侧加热器5、外侧加热器7、导电层X1、X2、X3、X4、Y1、Y2、Y3、Y4等。

(vi)利用钻孔加工在生坯片上形成用于安装端子9、11、13、15、17的孔等。另外，与静电卡盘1的形状相对应地对生坯片的外径进行调整。

(vii)将陶瓷生坯片彼此层叠压接起来从而制作陶瓷基板3。

(viii)将得到的层叠体脱脂、烧制并安装端子9、11、13、15、17，从而完成静电卡盘1。

3.静电卡盘1的作用效果

(1A)在静电卡盘1中，贯通路β、δ的位置关系满足所述条件(1)。因此，导电层Y1、Y2、Y3、Y4中的自贯通路δ起到贯通路β为止的部分的电阻变低。由此，能够抑制导电层Y1、Y2、Y3、Y4的发热。

(1B)在静电卡盘1中，在供电路径上并列地设有经过贯通路β的路径和经过贯通路γ的路径。并且，由于贯通路α、γ、δ的位置关系满足所述条件(2)，因此，电流不仅在经过贯通路β的路径中充分地流动，还在经过贯通路γ的路径中充分地流动。其结果，能够抑制在经过贯通路β的路径中流动的电流，从而能够抑制该路径的发热。

4.贯通路α、β、γ、δ的位置关系的确认方法

静电卡盘1中的贯通路α、β、γ、δ的位置关系能够通过以下方式进行确认。

(i)首先，使用透射式X射线来确定贯通路α、β、γ、δ的大致位置。

(ii)接下来，自表面3a侧对静电卡盘1进行研磨。每一次的研磨深度为远小于贯通路α、β、γ、δ的在轴线方向上的长度的值。

(iii)对研磨后的表面上的、通过所述(i)确定了的位置的周围进行观察，并寻找贯通路α、β、γ、δ。

之后，交替地重复进行所述(ii)和(iii)，以确定贯通路α、β、γ、δ的详细的位置关系。即使在后述的第2实施方式～第11实施方式中，也能够同样地确定贯通路α、β、γ、δ的位置关系。

第2实施方式

1.静电卡盘1的结构

本实施方式的静电卡盘1的结构基本上与所述第1实施方式相同。以下，以不同点为中心进行说明。

如图5所示，在自厚度方向观察陶瓷基板3时，贯通路δ位于与贯通路β重叠的位置。在本实施方式中，构成各供电路径的贯通路α、β、γ、δ的位置关系也满足所述条件(1)、(2)。

2.静电卡盘1的作用效果

本实施方式的静电卡盘1除了发挥所述第1实施方式的效果(1A)、(1B)之外，还发挥以下的效果。

(2A)在静电卡盘1中，在自厚度方向观察陶瓷基板3时，贯通路δ位于与贯通路β重叠的位置。因此，导电层Y1、Y2、Y3、Y4中的自贯通路δ起到贯通路β为止的部分的电阻进一步变低。由此，能够进一步抑制导电层Y1、Y2、Y3、Y4的发热。

第3实施方式

1.静电卡盘1的结构

本实施方式的静电卡盘1的结构基本上与所述第2实施方式相同。以下，以不同点为中心进行说明。

如图6所示，在自厚度方向观察陶瓷基板3时，贯通路γ位于与贯通路α重叠的位置。在本实施方式中，构成各供电路径的贯通路α、β、γ、δ的位置关系也满足所述条件(1)、(2)。

2.静电卡盘1的作用效果

本实施方式的静电卡盘1发挥与所述第2实施方式的效果(1A)、(1B)、(2A)相同的效果。

第4实施方式

1.静电卡盘1的结构

本实施方式的静电卡盘1的结构基本上与所述第2实施方式相同。以下，以不同点为中心进行说明。

如图7所示，静电卡盘1具有多个贯通路γ。即使选择多个贯通路γ中的、任意一个贯通路γ，该选择出的贯通路γ与贯通路α、β、δ之间的位置关系也满足所述条件(1)、(2)。

2.静电卡盘1的作用效果

本实施方式的静电卡盘1除了发挥所述第2实施方式的效果(1A)、(1B)、(2A)之外，还发挥以下的效果。

(4A)静电卡盘1具有多个满足所述条件(1)、(2)的贯通路γ。因此，能够使在供电路径中流动的电流进一步分散，从而能够进一步抑制发热。

第5实施方式

1.静电卡盘1的结构

本实施方式的静电卡盘1的结构基本上与所述第2实施方式相同。以下，以不同点为中心进行说明。

静电卡盘1具有两个并列的内侧加热器5，如图8所示，一个内侧加热器5的端部5aI和另一个内侧加热器5的端部5aO分别通过贯通路α连接于导电层X1。以下，将连接于端部5aI的贯通路α称作贯通路αI，将连接于端部5aO的贯通路α称作贯通路αO。

在自厚度方向观察陶瓷基板3时，贯通路αI、β、γ、δ的位置关系与所述第2实施方式中的贯通路α、β、γ、δ的位置关系相同。另外，贯通路αO、β、γ、δ的位置关系也与所述第2实施方式中的贯通路α、β、γ、δ的位置关系相同。

因此，贯通路αI、β、γ、δ的组合和贯通路αO、β、γ、δ的组合均满足所述条件(1)、(2)。

2.静电卡盘1的作用效果

本实施方式的静电卡盘1发挥与所述第2实施方式的效果(1A)、(1B)、(2A)相同的效果。

第6实施方式

1.静电卡盘1的结构

本实施方式的静电卡盘1的结构基本上与所述第5实施方式相同。以下，以不同点为中心进行说明。

如图9所示，在自厚度方向观察陶瓷基板3时，贯通路γ不位于贯通路αI与贯通路δ之间。即，贯通路αI、β、γ、δ的组合不满足所述条件(2)。

另一方面，在自厚度方向观察陶瓷基板3时，贯通路αO、β、γ、δ的位置关系与所述第2实施方式中的贯通路α、β、γ、δ的位置关系相同。因此，贯通路αO、β、γ、δ的组合满足所述条件(1)、(2)。

2.静电卡盘1的作用效果

本实施方式的静电卡盘1发挥与所述第2实施方式的效果(1A)、(1B)、(2A)相同的效果。

第7实施方式

1.静电卡盘1的结构

本实施方式的静电卡盘1的结构基本上与所述第2实施方式相同。以下，以不同点为中心进行说明。

如图10所示，导电层X1具有膜厚比周围部分的膜厚大的区域25，该区域25包含与贯通路β相连接的连接部21和与贯通路γ相连接的连接部23。区域25在导电层X1上自连接部21起连续地延伸到连接部23。即，区域25是与贯通路β相连接且膜厚比周围部分的膜厚大的区域。

另外，导电层Y1具有膜厚比周围部分的膜厚大的区域31，该区域31包含与贯通路δ相连接的连接部27和与贯通路γ相连接的连接部29。区域31在导电层Y1上自连接部27连续地延伸到连接部29。即，区域31是与贯通路δ相连接且膜厚比周围部分的膜厚大的区域。

能够对区域25、31的、在自厚度方向观察陶瓷基板3时的形状进行适当设定，例如，能够使区域25、31的、在自厚度方向观察陶瓷基板3时的形状为带形、圆形、椭圆形、矩形、梯形、三角形等。导电层X2、X3、X4、Y1、Y2、Y3、Y4也具有与导电层X1相同的结构。

区域25能够通过以下方式形成。在要形成陶瓷基板3时，在位于导电层X1下侧的生坯片的上表面涂敷与导电层X1的整个区域相对应的金属化物。另外，在位于导电层X1上侧的生坯片的下表面涂敷与导电层X1的区域25相对应的金属化物。通过将位于导电层X1下侧的生坯片和位于导电层X1上侧的生坯片叠合起来，从而形成区域25的膜厚比周围部分的膜厚大的导电层X1。另外，区域31也能够同样地形成。

此外，如图10所示，区域25既可以是导电层X1的上表面比周围隆起一级而成的区域，也可以是导电层X1的下表面比周围隆起一级而成的区域，还可以是导电层X1的上表面和下表面这两个表面均比周围隆起一级而成的区域。区域31也是同样的。

2.静电卡盘1的作用效果

本实施方式的静电卡盘1除了发挥所述第2实施方式的效果(1A)、(1B)、(2A)之外，还发挥以下的效果。

(7A)导电层X1具有作为与贯通路β相连接的区域的、膜厚比周围部分的膜厚大的区域25。因此，能够进一步抑制自贯通路β导入到导电层X1的电流所引起的发热。

另外，导电层Y1具有作为与贯通路δ相连接的区域的、膜厚比周围部分部分的膜厚大的区域31。因此，能够进一步抑制自贯通路δ导入到导电层Y1中的电流所引起的发热。

(7B)区域25连续地延伸到与贯通路γ连接的连接部23。因此，抑制导电层X1的发热的效果更显著。另外，区域31连续地延伸到与贯通路γ连接的连接部29。因此，抑制导电层Y1的发热的效果更显著。

第8实施方式

1.静电卡盘1的结构

本实施方式的静电卡盘1的结构基本上与所述第7实施方式相同。以下，以不同点为中心进行说明。

如图11所示，导电层X1的区域25包含与贯通路β连接的连接部21，但没有延伸到贯通路γ。另外，导电层Y1的区域31包含与贯通路δ连接的连接部27，但没有延伸到贯通路γ。导电层X2、X3、X4、Y1、Y2、Y3、Y4也具有与导电层X1相同的结构。

2.静电卡盘1的作用效果

本实施方式的静电卡盘1发挥与所述第7实施方式的效果(1A)、(1B)、(2A)、(7A)相同的效果。

第9实施方式

1.静电卡盘1的结构

本实施方式的静电卡盘1的结构基本上所述第1实施方式相同。以下，以不同点为中心进行说明。

如图12所示，存在多个将端部5a与导电层X1连接起来的贯通路α。另外，也分别存在多个将导电层X1与导电层Y1连接起来的贯通路β、γ。另外，还存在多个将导电层Y1与端子11连接起来的贯通路δ。

在自陶瓷基板3的厚度方向观察贯通路α、β、γ、δ时，贯通路α、β、γ、δ的位置关系成为图13所示的位置关系。

多个贯通路δ中的、至少1个贯通路δ位于一部分或全部的贯通路β的附近。因此，贯通路β、δ满足所述条件(1)。另外，自多个贯通路α、γ、δ选择出的至少一组贯通路α、γ、δ满足所述条件(2)。

2.静电卡盘1的作用效果

本实施方式的静电卡盘1除了发挥所述第1实施方式的效果(1A)、(1B)之外，还发挥以下的效果。

(9A)静电卡盘1分别具有多个贯通路α、β、γ、δ，因此，能够使电流路径进一步分散，从而能够进一步抑制导电层X1、Y1的发热。

第10实施方式

1.静电卡盘1的结构

本实施方式的静电卡盘1的结构基本上与所述第1实施方式相同。以下，以不同点为中心进行说明。

在自陶瓷基板3的厚度方向观察贯通路α、β、γ、δ时，贯通路α、β、γ、δ的位置关系成为图14所示的位置关系。图14是将贯通路α、β、γ、δ的位置投影到与陶瓷基板3的厚度方向正交的面(例如，导电层X1、Y1的面)上的图。

在图14中，虽然贯通路γ不位于经过贯通路α和贯通路δ的直线L上，但贯通路γ在直线L的延伸方向上的位置位于贯通路α与贯通路δ之间。

另外，自贯通路α经由贯通路γ到达贯通路δ的路径的长度L₁(将贯通路α和贯通路γ连结起来的线段的长度L1a与将贯通路γ和贯通路δ连结起来的线段的长度L1b之和)为自贯通路α直接到达贯通路δ的直线路径的长度L₂的1.3倍以内。长度L₁优选为长度L₂的1.2倍以内，进一步优选为长度L₂的1.1倍以内。贯通路β、δ的位置关系与所述第1实施方式相同。

因此，在自陶瓷基板3的厚度方向观察贯通路α、β、γ、δ时，贯通路α、β、γ、δ的位置关系满足所述条件(1)、(2)。

2.静电卡盘1的作用效果

本实施方式的静电卡盘1发挥与所述第1实施方式的效果(1A)、(1B)相同的效果。

第11实施方式

1.静电卡盘1的结构

本实施方式的静电卡盘1的结构基本上与所述第1实施方式相同。以下，以不同点为中心进行说明。

如图15所示，贯通路δ将在端子11侧与导电层Y1相邻的导电层Z1和导电层Y1连接起来。同样地，贯通路δ也将导电层Y2、Y3、Y4与导电层Z2、Z3、Z4相连接。

2.静电卡盘1的作用效果

本实施方式的静电卡盘1发挥与所述第1实施方式的效果(1A)、(1B)相同的效果。

另外，不言而喻，本发明丝毫不限定于所述实施方式，能够在不脱离本发明的主旨的范围内以各种实施方式来实施。

(1)在所述第1实施方式～第11实施方式中，导电层X1、X2、X3、X4也可以不是与内侧加热器5和外侧加热器7相邻的导电层。例如，也可以是，在导电层X1、X2、X3、X4与内侧加热器5之间和外侧加热器7之间，存在其他的导电层、构成贯通路α的导电盘(后述)。

另外，在所述第1实施方式～第11实施方式中，导电层Y1、Y2、Y3、Y4也可以不是与导电层X1、X2、X3、X4相邻的导电层。例如，也可以是，在导电层Y1、Y2、Y3、Y4与导电层X1、X2、X3、X4之间，存在其他导电层、构成贯通路β、γ的导电盘。

另外，在所述第1实施方式～第10实施方式中，导电层Y1、Y2、Y3、Y4也可以不是与端子11、13、15、17相邻的导电层。例如，也可以是，在导电层Y1、Y2、Y3、Y4与端子11、13、15、17之间，存在其他的导电层、构成贯通路δ的导电盘。

另外，在所述第11实施方式中，导电层Y1、Y2、Y3、Y4也可以不是与导电层Z1、Z2、Z3、Z4相邻的导电层。例如，也可以是，在导电层Y1、Y2、Y3、Y4与导电层Z1、Z2、Z3、Z4之间，存在其他的导电层、构成贯通路δ的导电盘。

(2)在所述第1实施方式～第11实施方式中，如图16所示，贯通路α也可以是将贯通路α_h、导电盘α_m以及贯通路α_X串联连接而成的贯通路。贯通路α_h是将加热器和导电盘α_m连接起来的贯通路。导电盘α_m是导电层的1种，其能够与导电层X、Y同样地形成。贯通路α_X是将导电盘α_m与导电层X连接起来的贯通路。贯通路α_h和贯通路α_X在与厚度方向正交的方向上的位置相互错开。

同样地，贯通路β也可以是将贯通路β_X、导电盘β_m以及贯通路β_Y串联连接而成的贯通路。贯通路β_X是将导电层X与导电盘β_m连接起来的贯通路。导电盘β_m与导电层α_m相同。贯通路β_Y是将导电盘β_m与导电层Y连接起来的贯通路。

同样地，贯通路γ也可以是将贯通路γ_X、导电盘γ_m以及贯通路γ_Y串联连接而成的贯通路。贯通路γ_X是将导电层X和导电盘γ_m连接起来的贯通路。导电盘γ_m与导电层α_m相同。贯通路γ_Y是将导电盘γ_m和导电层Y连接起来的贯通路。

同样地，贯通路δ也可以是将贯通路δ_Y、导电盘δ_m以及贯通路δ_Z串联连接而成的贯通路。贯通路δ_Y是将导电层Y和导电盘δ_m连接起来的贯通路。导电盘δ_m与导电层α_m相同。贯通路δ_Z是将导电盘δ_m与导电层Z或是将导电盘δ_m与端子连接起来的贯通路。

在贯通路β、δ为所述串联连接而成的贯通路的情况下，“贯通路δ位于贯通路β的附近”的意思是指，贯通路β_Y和贯通路δ_Y之间为所述的附近的位置关系。

(3)在所述第1实施方式～第11实施方式中，在自厚度方向观察陶瓷基板3时，贯通路γ的位置也可以位于贯通路α的附近。在此，“附近”是与贯通路β、δ之间的附近关系相同的意思。即，贯通路γ位于贯通路α的附近的意思是指，自贯通路γ起到贯通路α为止的距离为贯通路γ的最大直径的20倍以内。在此，自贯通路γ起到贯通路α为止的距离是自贯通路γ的最外周部起到贯通路α的最外周部为止的最短距离。

(4)也可以将第1实施方式～第11实施方式中的一部分结构或全部结构适当组合。

(5)也可以制造具有与第1实施方式～第11实施方式基本相同的结构的陶瓷加热器。该陶瓷加热器能够为自第1实施方式～第11实施方式中的静电卡盘1去除吸附电极4、端子9以及供电路径19后的结构。

(6)也可以是，静电卡盘1具有单个加热器来代替内侧加热器5和外侧加热器7。另外，静电卡盘1也可以具有3个以上的加热器。

Claims (9)

1.一种层叠发热体，该层叠发热体包括：陶瓷基板，其具有表面和背面，能够在所述表面支承被处理物；电极，其设于所述陶瓷基板，用于吸附所述被处理物；加热器，其设于所述陶瓷基板，用于加热所述被处理物；端子，其安装于所述陶瓷基板的所述背面侧的一端；以及供电路径，通过该供电路径自所述端子向所述加热器供电，该层叠发热体的特征在于，

所述供电路径是将设于所述陶瓷基板内的多个导电层和多个贯通路组合而成的，

所述多个贯通路包含以下定义的贯通路α、贯通路β、贯通路γ以及贯通路δ，

至少存在1个满足以下条件(1)和条件(2)的、贯通路α、贯通路β、贯通路γ以及贯通路δ的组合，

贯通路α是将所述加热器与所述多个导电层之一的导电层X连接起来的贯通路，

贯通路β和贯通路γ是将所述多个导电层之一的导电层Y与所述导电层X连接起来的贯通路，

贯通路δ是将所述多个导电层之一的导电层Z与所述导电层Y连接起来或将所述端子与所述导电层Y连接起来的贯通路，

条件(1)：在自所述表面侧朝向所述背面侧观察所述陶瓷基板时，所述贯通路δ位于与所述贯通路β重叠的位置或位于所述贯通路β的附近，

条件(2)：在自所述表面侧朝向所述背面侧观察所述陶瓷基板时，所述贯通路γ位于所述贯通路α与所述贯通路δ之间的位置、或位于与所述贯通路α重叠的位置、或者位于所述贯通路α的附近。

2.根据权利要求1所述的层叠发热体，其特征在于，

所述贯通路δ位于所述贯通路β的附近是指，自所述贯通路δ起到任意一个所述贯通路β为止的距离为所述贯通路δ的最大直径的20倍以内的长度范围。

3.根据权利要求1或2所述的层叠发热体，其特征在于，

在将所述贯通路α、所述贯通路γ以及所述贯通路δ的位置投影到与自所述表面侧朝向所述背面侧去的方向正交的面上时，自所述贯通路α经由所述贯通路γ到达所述贯通路δ的路径的长度L₁为自所述贯通路α直接到达所述贯通路δ的路径的长度L₂的1.3倍以内。

4.根据权利要求1或2所述的层叠发热体，其特征在于，

所述导电层X具有与所述贯通路β相连接且膜厚比周围部分的膜厚大的区域。

5.根据权利要求3所述的层叠发热体，其特征在于，

所述导电层X具有与所述贯通路β相连接且膜厚比周围部分的膜厚大的区域。

6.根据权利要求1或2所述的层叠发热体，其特征在于，

所述导电层Y具有与所述贯通路δ相连接且膜厚比周围部分的膜厚大的区域。

7.根据权利要求3所述的层叠发热体，其特征在于，

所述导电层Y具有与所述贯通路δ相连接且膜厚比周围部分的膜厚大的区域。

8.根据权利要求4所述的层叠发热体，其特征在于，

所述导电层Y具有与所述贯通路δ相连接且膜厚比周围部分的膜厚大的区域。

9.根据权利要求5所述的层叠发热体，其特征在于，

所述导电层Y具有与所述贯通路δ相连接且膜厚比周围部分的膜厚大的区域。