CN104681410A - 形成图案的机制 - Google Patents

形成图案的机制 Download PDF

Info

Publication number
CN104681410A
CN104681410A CN201410693637.3A CN201410693637A CN104681410A CN 104681410 A CN104681410 A CN 104681410A CN 201410693637 A CN201410693637 A CN 201410693637A CN 104681410 A CN104681410 A CN 104681410A
Authority
CN
China
Prior art keywords
pattern
distance piece
distance
paster
axle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410693637.3A
Other languages
English (en)
Other versions
CN104681410B (zh
Inventor
刘如淦
林仲德
谢铭峰
高蔡胜
张世明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104681410A publication Critical patent/CN104681410A/zh
Application granted granted Critical
Publication of CN104681410B publication Critical patent/CN104681410B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供了在半导体器件中形成图案的方法。根据一些实施例，该方法包括提供衬底和位于衬底上方的图案化目标层；在图案化目标层上方形成一个或多个心轴图案；通过去除第一心轴图案以及去除光刻胶层的覆盖第一心轴图案的部分，在光刻胶层中形成开口；形成邻近第二心轴图案的侧壁的间隔件；去除第二心轴图案以暴露间隔件；在间隔件上方形成与开口对准的贴片图案；将贴片图案和间隔件用作掩模元件，蚀刻图案化目标层以形成最终图案；以及去除贴片图案和间隔件以暴露最终图案。

Description

形成图案的机制
技术领域
本发明涉及集成电路器件，更具体地，涉及形成图案的机制。
背景技术
半导体集成电路(IC)工业已经经历了指数增长。IC材料和设计中的技术进步已经产生了多代IC，其中，每一代都具有比前一代更小和更复杂的电路。在IC演化过程中，功能密度(即，每芯片面积的互连器件的数量)普遍增大，而几何尺寸(即，使用制造工艺可以产生的最小组件)减小。这种按比例缩小的工艺通常通过提高生产效率和降低相关成本来提高益处。这种按比例缩小也增加了加工和制造IC的复杂度，并且为了实现这些进步，需要IC加工和制造中的类似发展。
在这些受益的过程中，对发展制造方法已经做出了努力以实现对更小部件尺寸的期望。例如，已经发展了在不改变使用的光刻技术的情况下减小衬底上的部件的节距的方法。然而，现有的方法不是在所有方面都已令人满意。例如，临界尺寸(CD)均一性控制的工艺窗口和形成特定部件的工艺灵活性可能是不够的。
发明内容
为了解决现有技术中存在的问题，本发明提供了一种在半导体器件中形成图案的方法，包括：提供衬底和位于所述衬底上方的图案化目标层；在所述图案化目标层上方形成一个或多个心轴图案；通过去除第一心轴图案以及光刻胶层的覆盖所述第一心轴图案的部分，在所述光刻胶层中形成开口；形成邻近第二心轴图案的侧壁的间隔件；去除所述第二心轴图案以暴露所述间隔件；在所述间隔件上方形成与所述开口对准的贴片图案；将所述贴片图案和所述间隔件用作掩模元件，蚀刻所述图案化目标层以形成最终图案；以及去除所述贴片图案和所述间隔件以暴露所述最终图案，其中，第一最终图案位于远离邻近的第二最终图案一定距离处，所述距离在从约(n+0.3)倍节距至约(n+0.8)倍节距的范围内，其中，n是整数，并且其中，所述节距是两个邻近的间隔件之间的距离加上间隔件的宽度。
在上述方法中，其中，所述第一最终图案形成为位于远离所述邻近的第二最终图案一定距离处，所述距离在从约1.3倍节距至约1.8倍节距的范围内。
在上述方法中，其中，所述贴片图案形成为位于在平面方向上远离邻近的间隔件从约(n+0.3)倍节距至约(n+0.8)倍节距的范围内的距离处，其中，n是整数。
在上述方法中，其中，所述图案化目标层具有在从约至约的范围内的厚度。
在上述方法中，其中，所述心轴图案具有在从约至约的范围内的高度。
在上述方法中，其中，所述间隔件具有在从约5nm至约30nm的范围内的宽度。
在上述方法中，其中，所述贴片图案具有在从约至约的范围内的高度。
在上述方法中，其中，在形成所述开口之前，还包括：在所述图案化目标层上方形成所述光刻胶层以覆盖所述一个或多个心轴图案。
在上述方法中，其中，在形成所述开口之前，还包括：在所述图案化目标层上方形成所述光刻胶层以覆盖所述一个或多个心轴图案，其中，所述光刻胶层具有在从约至约的范围内的厚度。
在上述方法中，其中，在形成所述贴片图案之前，还包括：在所述图案化目标层上方形成中间层以覆盖所述间隔件。
在上述方法中，其中，在形成所述贴片图案之前，还包括：在所述图案化目标层上方形成中间层以覆盖所述间隔件，其中，所述中间层具有在从约至约的范围内的厚度。
在上述方法中，其中，去除所述第二心轴图案包括选择性蚀刻所述第二心轴图案，其中，所述第二心轴图案的蚀刻速率大于所述间隔件的蚀刻速率。
在上述方法中，其中，去除所述贴片图案和所述间隔件包括选择性蚀刻所述贴片图案和所述间隔件，其中，所述贴片图案和所述间隔件的蚀刻速率大于所述图案化目标层的蚀刻速率。
根据本发明的另一方面，提供了一种在半导体器件中形成图案的方法，包括：提供衬底和位于所述衬底上方的图案化目标层；在所述图案化目标层上方形成一个或多个心轴图案；形成邻近所述心轴图案的侧壁的间隔件；去除所述心轴图案以暴露所述间隔件；通过去除第一间隔件以及去除光刻胶层的覆盖所述第一间隔件的部分，在所述光刻胶层中形成开口；在第二间隔件上方形成与所述开口对准的贴片图案；将所述贴片图案和所述第二间隔件用作掩模元件，蚀刻所述图案化目标层以形成最终图案；以及去除所述贴片图案和所述第二间隔件以暴露所述最终图案，其中，第一最终图案位于远离邻近的第二最终图案一定距离处，所述距离在从约(n+0.3)倍节距至约(n+0.8)倍节距的范围内，其中，n是整数，并且其中，所述节距是两个邻近的间隔件之间的距离加上间隔件的宽度。
在上述方法中，其中，所述第一最终图案形成为位于远离所述邻近的第二最终图案一定距离处，所述距离在从约1.3倍节距至约1.8倍节距的范围内。
在上述方法中，其中，在形成所述开口之前，还包括：在所述图案化目标层上方形成所述光刻胶层以覆盖所述一个或多个心轴图案。
在上述方法中，其中，在形成所述贴片图案之前，还包括：在所述图案化目标层上方形成中间层以覆盖所述间隔件。
根据本发明的又一方面，提供了一种在半导体器件中形成图案的方法，包括：提供衬底和位于所述衬底上方的图案化目标层；在所述图案化目标层上方形成一个或多个心轴图案；形成邻近所述心轴图案的侧壁的间隔件；通过去除第一心轴图案和第一间隔件以及去除光刻胶层的覆盖所述第一心轴图案和所述第一间隔件的部分，在所述光刻胶层中形成开口；在第二间隔件上方形成与所述开口对准的贴片图案；形成邻近所述贴片图案的侧壁的一个或多个贴片间隔件；将所述一个或多个贴片间隔件和所述第二间隔件用作掩模元件，蚀刻所述图案化目标层以形成最终图案；以及去除所述一个或多个贴片间隔件和所述第二间隔件以暴露所述最终图案，其中，第一最终图案位于远离邻近的第二最终图案一定距离处，所述距离在从约(n+0.3)倍节距至约(n+0.8)倍节距的范围内，其中，n是整数，并且其中，所述节距是两个邻近的间隔件之间的距离加上间隔件的宽度。
在上述方法中，其中，在形成所述开口之后，还包括：去除第二心轴图案以暴露所述第二间隔件。
在上述方法中，其中，在形成所述贴片间隔件之后，还包括：去除所述贴片图案以暴露所述贴片间隔件。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1、图11和图16是根据本发明的一些实施例的示出形成半导体器件的图案的方法的流程图。
图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A和图10A是处于根据图1的方法构建的各个图案形成步骤中的半导体器件200的顶视图。
图2B、图3B、图4B、图5B、图6B、图7B、图8B、图9B和图10B分别是沿着图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A和图10A的虚线的半导体器件200的截面图。
图12A、图13A、图14A和图15A是处于根据图11的方法构建的各个图案形成步骤中的半导体器件300的顶视图。
图12B、图13B、图14B和图15B分别是沿着图12A、图13A、图14A和图15A的虚线的半导体器件300的截面图。
图17A、图18A、图19A、图20A和图21A是处于根据图16的方法构建的各个图案形成步骤中的半导体器件400的顶视图。
图17B、图18B、图19B、图20B和图21B分别是沿着图17A、图18A、图19A、图20A和图21A的虚线的半导体器件400的截面图。
具体实施方式
应该理解，以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简化和清楚，各个部件可以以不同比例任意地绘制。
图1示出了根据本发明的一些实施例的在半导体器件200中形成图案的方法100A(图2A/图2B至图10A/图10B)。参照图1和图2A至图2B，方法100A开始于步骤102，其中，提供了衬底202和设置在衬底202上方的图案化目标层204。衬底202可以是诸如半导体晶圆的半导体衬底。衬底202可以包括晶体结构的硅。在一些实施例中，衬底202可以包括锗、硅锗、碳化硅、砷化镓、砷化铟、磷化铟和/或其他合适的材料。在一些实施例中，衬底202可以是绝缘体上硅(SOI)衬底。衬底202还可以包括额外的部件和/或材料层，诸如形成在衬底中的各个隔离部件。在一些实施例中，衬底202可以包括各种掺杂区，诸如配置并且连接以形成各种器件和功能部件的p型掺杂区和/或n型掺杂区。所有掺杂部件均可以使用诸如各个步骤和技术中的离子注入的合适的工艺来实现。在一些实施例中，衬底202可以包括诸如浅沟槽隔离(STI)的其他部件。衬底202还可以包括诸如栅极材料层的各个材料层。
参照图2A和图2B，图案化目标层204可以形成在衬底202上方。在一些实施例中，图案化目标层204是最终图案形成在衬底202上方的层。在一些实施例中，图案化目标层204可以具有在从约至约的范围内的厚度。在一些实施例中，可以使用诸如化学汽相沉积(CVD)、旋涂方法、溅射、氧化、物理汽相沉积(PVD)、原子层沉积(ALD)、原子层CVD(ALCVD)、热氧化和/或其他合适的工艺的本领域已知的传统工艺来形成图案化目标层204。在一些实施例中，图案化目标层204可以包括诸如氧化硅(SiO2)、氮化硅(Si3N4)和/或氮氧化硅(SiON)的介电材料。在一些实施例中，图案化目标层204可以包括金属材料。在一些实施例中，图案化目标层204可以是衬底202的上部。
参照图1和图3A至图3B，方法100A进行至步骤104，在图案化目标层204上方形成一个或多个心轴图案206a-d。心轴图案206可以是牺牲或伪部件。在一些实施例中，心轴图案206可以形成为图案化目标层204上方的周期图案。例如，可以使用光学光刻工艺、电子束直写(EBDW)技术、纳米压印工艺或直接自组装(DSA)工艺形成周期心轴图案206。
参照图3A至图3B，为了形成一个或多个心轴图案206，可以首先在图案化目标层204上方形成心轴层(未示出)。在一些实施例中，心轴层可以包括诸如含硅聚合物的材料。在一些实施例中，心轴层可以是具有单晶或多晶结构的半导体层。例如，心轴层可以包括单晶硅、多晶硅和/或其他合适的材料。可以使用诸如旋涂工艺、CVD、PVD或ALD工艺的任何合适的沉积方法形成心轴层。在一些实施例中，心轴层可以具有在从约 至约的范围内的厚度。
然后可以使用诸如光刻工艺和蚀刻工艺的任何合适的工艺图案化心轴层以形成一个或多个心轴图案206。例如，在心轴层上方形成光敏材料层(例如，光刻胶层)。使用具有限定用于心轴图案206的特定图案(例如，一维周期图案)的掩模，将光刻胶层暴露于合适的辐射(例如，紫外(UV)光)。显影图案化的光刻胶层，并且将图案化的光刻胶层用作掩蔽元件以蚀刻心轴层。可以使用诸如干蚀刻、等离子体蚀刻、反应离子蚀刻、离子束蚀刻和/或其他合适的技术的任何合适的蚀刻工艺来蚀刻心轴层。在图案化目标层204上方可以形成一个或多个心轴图案206。在一些实施例中，心轴图案可以具有在从约至约的范围内的高度。
参见图3A，一个或多个心轴图案206具有节距(P)。为了本发明的目的，节距包括一个部件的宽度加上至邻近部件的一个间隔的宽度。这种度量也可以表示为线/间隔，其中，“线”包括任何部件(例如，线)的宽度，并且间隔包括邻近的两个部件之间的一个间隔的宽度。心轴图案206的节距可以由光刻工具限定。在一些实施例中，心轴图案206的节距在从约10nm至约90nm的范围内。在一些实例中，由浸没式光刻工具形成的心轴图案206的节距可以大于约70nm。在一些实例中，由远紫外(EUV)光刻工具形成的心轴图案206的节距可以在从约10nm至约30nm的范围内。在一些实施例中，每个心轴图案206的宽度基本上等于在从约10nm至约30nm的范围内的临界尺寸(CD)。
参照图1和图4A至图4B，方法100A进行至步骤106，在光刻胶层208中形成开口210以去除预定的心轴图案206c。为了去除预定的心轴图案，可以在一个或多个心轴图案206a-d上形成光刻胶层208。可以使用旋涂方法形成光刻胶层208。在一些实施例中，光刻胶层208具有在从约至约的范围内的厚度。在如图4B所示的一些实施例中，光刻胶层208的厚度大于心轴图案206的高度，从而使得光刻胶层208覆盖心轴图案206。然后使用光刻工艺加工光刻胶层208以在光刻胶层208中形成开口210。例如，使用具有开口210的图案的掩模，将光刻胶层208暴露于UV光。在一些实施例中，开口210的图案对应于光刻胶层208的覆盖预定的心轴图案206c的部分。然后显影光刻胶层208以在光刻胶层208中形成开口210。在显影工艺期间，随着开口210的形成，也去除由对应于开口210的光刻胶层208的部分覆盖的心轴图案206c。如图4B所示，在一些实施例中，开口210设置在将去除的心轴图案206c的左边的心轴图案206b和右边的心轴图案206d之间。然后可以去除光刻胶层208以暴露心轴图案206a、206b和206d。
参照图1和图5A至图5B，方法100A进行至步骤108，形成分别邻近心轴图案206a、206b和206d的侧壁的间隔件212a、212b和212d。在一些实施例中，通过沉积间隔件层以及之后的各向异性蚀刻工艺形成间隔件212。例如，可以沉积间隔件层(未示出)以覆盖心轴图案206a、206b和206d。间隔件层可以包括诸如SiO2、Si3N4和/或SiON的介电材料。可以使用诸如CVD或PVD工艺的任何适当的沉积工艺形成间隔件层。在沉积间隔件层之后，可以去除间隔件层的部分以形成间隔件。在一些实施例中，这通过实施各向异性蚀刻工艺来完成，从而使得仅邻近心轴图案206的侧壁的间隔件层材料保留以形成间隔件212a、212b和212d。在一些实施例中，每个间隔件212的宽度在从约5nm至约30nm的范围内。例如，每个间隔件212的宽度为约20nm。蚀刻工艺可以包括诸如等离子体蚀刻、反应离子蚀刻(RIE)、离子束蚀刻和/或任何其他合适的蚀刻技术的任何合适的各向异性蚀刻工艺。在一些实施例中，可以使用心轴图案的氧化以及之后的蚀刻工艺来形成间隔件212。在美国专利申请13/804,679(代理人案号24061.2386)中提供了使用氧化工艺形成间隔件的又一实例，其全部内容结合于此作为参考。
参照图1和图6A至图6B，方法100A进行至步骤110，去除心轴图案206以暴露图案化目标层204。可以通过实施湿蚀刻、干蚀刻或它们的组合去除心轴图案206。例如，通过选择性湿蚀刻、选择性干蚀刻或它们的组合去除心轴图案206。心轴图案206的蚀刻速率可以大于间隔件和图案化目标层204的蚀刻速率，从而使得去除心轴图案206，而间隔件和图案化目标层204保留。示例性选择性干蚀刻工艺包括等离子体蚀刻、RIE、离子束蚀刻和/或其他合适的技术，并且蚀刻剂气体可以包括诸如CF4、CH2F2或CHF3的含氟气体。
参照图1和图7A至图7B，方法100A进行至步骤112，在图案化目标层204上方沉积中间层214以填充开口210并覆盖间隔件212。在一些实施例中，中间层214可以包括诸如碳化硅的含碳材料。在一些实施例中，中间层214可以具有从约至约的范围内的厚度。
参照图1和图7A至图7B，方法100A进行至步骤113，在中间层214上方形成贴片图案(patch pattern)216。在一些实施例中，贴片图案216与开口210对准。可以使用诸如CVD、PVD或ALD工艺的任何合适的沉积方法形成中间层214。
在步骤112中在间隔件212上形成中间层214之后，为了形成贴片图案216，可以首先在中间层214上方形成贴片层(未示出)。在一些实施例中，贴片层可以具有在从约至约的范围内的厚度。在一些实施例中，贴片层可以包括诸如SiO2、Si3N4和/或SiON的材料。可以使用诸如CVD、PVD或ALD工艺的任何合适的沉积方法形成贴片层。然后使用光刻工艺加工贴片层以在中间层214上方形成贴片图案216。例如，使用具有贴片图案216的图案的掩模，将贴片层暴露于UV光。然后显影贴片层，从而使得贴片图案216保留，而贴片层的其他部分被去除。在一些实施例中，贴片图案216具有在从约至约的范围内的高度。在一些实施例中，贴片图案216可以与如图4B和图7B所示的开口210对准。在一些实施例中，贴片图案216可以形成在中间层214上的任何期望的位置处并且形成为具有任何合适的宽度。在一些实施例中，贴片图案216位于在沿着层平面的方向上远离邻近的间隔件212一定距离处，该距离在从约(n+0.3)倍节距至约(n+0.8)倍节距的范围内，其中n是整数。在一些实施例中，贴片图案216形成为位于在沿着层平面的方向上远离邻近的间隔件212一定距离处，该距离在从约1.3倍节距至约1.8倍节距的范围内。
参照图1和图8A至图8B，方法100A进行至步骤114，去除中间层214。去除中间层214以暴露间隔件212。如图8B所示，在一些实施例中，由贴片图案216覆盖的部分(214a)保留，而中间层214的其他部分被去除。在一些实施例中，可以使用诸如选择性湿蚀刻、选择性干蚀刻或它们的组合的任何合适的蚀刻工艺去除中间层214。中间层214的蚀刻速率可以大于间隔件212和图案化目标层204的蚀刻速率，从而使得去除中间层214，而间隔件212和图案化目标层204保留。示例性选择性干蚀刻工艺包括等离子体蚀刻、RIE、离子束蚀刻和/或其他合适的技术，并且蚀刻剂气体可以包括诸如CF4、CH2F2或CHF3的含氟气体。在如图8B所示的一些实施例中，通过形成贴片图案216，奇数个部件可以添加至位于图案化目标层204上方的间隔件212。
参照图1和图9A至图9B，方法100A进行至步骤116，蚀刻图案化目标层204以形成最终图案218。间隔件212和贴片图案216可以用作掩模元件以蚀刻图案化目标层204，从而形成最终图案218。在一些实施例中，可以使用诸如湿蚀刻、干蚀刻或它们的组合的任何合适的蚀刻工艺来蚀刻图案化目标层204。在一些实施例中，可以使用诸如等离子体蚀刻、反应离子蚀刻、离子束蚀刻和/或其他合适的技术的任何合适的各向异性蚀刻工艺来蚀刻图案化目标层204。
参照图1和图10A至图10B，方法100A进行至步骤118，去除间隔件212、贴片图案216以及中间层214a部分以暴露衬底202上的最终图案218。在一些实施例中，可以使用诸如选择性湿蚀刻、选择性干蚀刻和它们的组合的任何适当的蚀刻工艺去除间隔件212、贴片图案216以及中间层214a部分。在一些实施例中，间隔件212、贴片图案216以及中间层214a部分的蚀刻速率可以大于图案化目标层204的蚀刻速率，从而使得蚀刻掉间隔件212、贴片图案216以及中间层214a部分，而最终图案218保留。如图10B所示，在一些实施例中，将贴片图案216和间隔件212用作掩模元件，可以在衬底202上方形成奇数个部件。因此，本发明提供了在半导体器件中形成不同数量(包括偶数或奇数)的部件的灵活性。
如本发明的一个或多个实施例中讨论的，通过形成与开口对准的贴片图案，可以通过提供更大且更可控的覆盖误差预算来避免由有限的覆盖误差预算带来的问题。例如，当CD为约20nm并且两个邻近的心轴图案之间的节距为约80nm时，覆盖误差预算可以小于约10nm。在本发明的一些实施例中，可以提供小于约30nm的较大的覆盖误差预算。
此外，在如上讨论的本实施例中，可以在更灵活的位置(诸如对应于不是节距(P)值的整数倍的位置的冲突位置和/或禁用位置)处形成贴片图案。因此，最终图案可以形成在更灵活的位置处。在一些实施例中，最终图案可以以任何合适的宽度形成在任何期望的位置处。在一些实施例中，最终图案218c位于远离邻近的最终图案218d一定距离处，该距离在从约(n+0.3)倍节距至约(n+0.8)倍节距的范围内，其中n是整数。在一些实施例中，最终图案218c形成为位于远离邻近的最终图案218d一定距离处，该距离在从约1.3倍节距至约1.8倍节距的范围内。例如，最终图案可以形成在离邻近的部件节距的整数倍加上约一半节距(诸如约1.5P)的位置处。例如，如图10B所示，当CD为约20nm并且两个邻近的部件(例如，两个邻近的间隔件212或两个邻近的最终图案218a和218b)之间的节距值为约40nm时，在本实施例中可以形成远离邻近的部件约60nm(例如，两个最终图案218c和218d之间的距离)的部件。
参照图11，示出了根据本发明的一些实施例的在半导体器件300中形成图案的方法100B。方法100B开始于步骤102，提供衬底202和设置在衬底202上方的图案化目标层204。方法100B进行至步骤204，在图案化目标层204上方形成一个或多个心轴图案206a-d。在一些实施例中，方法100B的步骤102和104基本上类似于方法100A的步骤102和104(图2A至图2B以及图3A至图3B)。
参照图11和图12A至图12B，方法100B进行至步骤120，形成邻近心轴图案的侧壁的间隔件312。用于形成间隔件312的形成工艺和材料可以基本上类似于如图5A至图5B和方法100A的步骤108中讨论的形成间隔件212的形成工艺和材料。
仍参照图11和图12A至图12B，方法100B进行至步骤122，去除心轴图案以暴露图案化目标层204上方的间隔件312。去除心轴图案的方法基本上类似于如图6A至图6B和方法100A的步骤110中讨论的去除心轴图案206的方法。
参照图11和图13A至图13B，方法100B进行至步骤124，在光刻胶层308中形成开口以去除一个或多个预定的间隔件。为了去除预定的间隔件，可以形成光刻胶层308以覆盖间隔件312。在一些实施例中，光刻胶层308的材料、厚度和形成工艺可以基本上类似于如参照方法100A的步骤106讨论的光刻胶层208的材料、厚度和形成工艺。在一些实施例中，开口310对应于光刻胶层308的部分，光刻胶层308的该部分覆盖如图12B所示的将去除的预定的一个或多个间隔件312。可以使用基本上类似于如参照图4A至图4B和方法100A的步骤106讨论的形成并图案化光刻胶层208的工艺来形成并图案化光刻胶层308。然后可以去除光刻胶层308以暴露剩余的间隔件312。
参照图11和图14A至图14B，方法100B进行至步骤126，在图案化目标层204上方沉积中间层314以填充开口310并且覆盖剩余的间隔件312。在一些实施例中，中间层314的形成方法和材料以及厚度基本上类似于在方法100A的步骤112中形成的中间层214的形成方法和材料以及厚度。
参照图11和图14A至图14B，方法100B进行至步骤128，在中间层314上方形成贴片图案316。在一些实施例中，贴片图案316的形成方法和材料以及高度基本上类似于在方法100A的步骤113中形成的贴片图案216的形成方法和材料以及厚度。在一些实施例中，贴片图案316可以与如图14B所示的开口310对准。在一些实施例中，贴片图案316可以以任何合适的宽度形成在中间层314上方的任何期望的位置处。
参照图11和图15A至图15B，方法100B进行至步骤114，去除中间层314，进行至步骤116，蚀刻图案化目标层204以形成最终图案318，以及进行至步骤118，去除贴片图案316、中间层314和间隔件312以暴露最终图案318。在一些实施例中，方法100B的步骤114、116和118基本上类似于方法100A的步骤114、116和118。在一些实施例中，可以将贴片图案316和剩余的间隔件312用作掩模元件，通过蚀刻图案化目标层204来形成最终图案318。
如之前关于方法100A在本发明中讨论的，由方法100B形成的最终图案可以以任何适合的宽度形成在任何期望的位置处。在一些实施例中，最终图案位于远离邻近的最终图案一定距离处，该距离在从约(n+0.3)倍节距至约(n+0.8)倍节距的范围内，其中n是整数。在一些实施例中，最终图案形成为位于远离邻近的最终图案一定距离处，该距离在从约1.3倍节距至约1.8倍节距的范围内。
参照图16，示出了根据本发明的一些实施例的在半导体器件400中形成图案的另一方法100C。方法100C开始于步骤102，提供衬底202和设置在衬底202上方的图案化目标层204。方法100C进行至步骤104，在图案化目标层204上方形成一个或多个心轴图案406。在一些实施例中，方法100C的步骤102和104基本上类似于方法100A的步骤102和104(图2A至图2B以及图3A至图3B)。
参照图16和图17A至图17B，方法100C进行至步骤130，形成邻近心轴图案406的侧壁的间隔件412。用于形成间隔件412的形成工艺和材料可以基本上类似于如图5A至图5B和方法100A的步骤108中讨论的形成间隔件212的形成工艺和材料。
参照图16和图18A至图18B，方法100C进行至步骤132，在光刻胶层408中形成开口410以去除一个或多个预定的心轴图案406和一个或多个预定的间隔件412。一个或多个预定的心轴图案可以邻近一个或多个预定的间隔件。为了去除预定的心轴图案和间隔件，可以形成光刻胶层408以覆盖间隔件412。在一些实施例中，光刻胶层408的材料、厚度和形成工艺可以基本上类似于如参照方法100A的步骤106讨论的光刻胶层208的材料、厚度和形成工艺。在一些实施例中，开口410对应于光刻胶层408的部分，光刻胶层408的该部分覆盖如图18B所示的将去除的预定的一个或多个间隔件412和预定的心轴图案406。
可以使用基本上类似于如参照图4A至图4B和方法100A的步骤106讨论的形成并图案化光刻胶层208的工艺来形成并图案化光刻胶层408。然后可以去除光刻胶层408以暴露剩余的心轴图案406和剩余的间隔件412。
仍参照图16和图18A至图18B，方法100C进行至步骤134，去除剩余的心轴图案406以暴露图案化目标层204上方的剩余的间隔件412。去除心轴图案的方法基本上类似于如图6A至图6B和方法100A的步骤110中讨论的去除心轴图案206的方法。
参照图16和图19A至图19B，方法100C进行至步骤136，在图案化目标层204上方沉积中间层414以填充开口410并且覆盖剩余的间隔件412。在一些实施例中，中间层414的形成方法和材料以及厚度基本上类似于在方法100A的步骤112中形成的中间层214的形成方法和材料以及厚度。
参照图16和图19A至图19B，方法100C进行至步骤138，在中间层414上方形成贴片图案416。在一些实施例中，贴片图案416的形成方法和材料以及高度基本上类似于在方法100A的步骤113中形成的贴片图案216的形成方法和材料以及厚度。在一些实施例中，贴片图案416可以与如图18B所示的开口410对准。在一些实施例中，贴片图案416可以以任何合适的宽度形成在中间层414上方的任何期望的位置处。
参照图16和图20A至图20B，方法100C进行至步骤140，形成邻近贴片图案416的侧壁的贴片间隔件412p。用于形成间隔件412p的形成工艺和材料可以基本上类似于如图5A至图5B和方法100A的步骤108中讨论的形成间隔件212的形成工艺和材料。在一些实施例中，可以在形成贴片间隔件412p之后去除贴片图案416。
参照图16和图21A至图21B，方法100C进行至步骤114，去除中间层414，进行至步骤116，蚀刻图案化目标层204以形成最终图案418，以及进行至步骤118，去除贴片图案416、中间层414、贴片间隔件412p和间隔件412以暴露最终图案418。在一些实施例中，方法100C的步骤114、116和118基本上类似于如图8至图10和方法100A中讨论的方法100A的步骤114、116和118。在一些实施例中，可以将剩余的间隔件412和间隔件412p用作掩模元件，通过蚀刻图案化目标层204来形成最终图案418。
如之前关于方法100A在本发明中讨论的，由方法100C形成的最终图案可以以任何适合的宽度形成在任何期望的位置处。在一些实施例中，最终图案位于远离邻近的最终图案一定距离处，该距离在从约(n+0.3)倍节距至约(n+0.8)倍节距的范围内，其中n是整数。在一些实施例中，最终图案形成为位于远离邻近的最终图案一定距离处，该距离在从约1.3倍节距至约1.8倍节距的范围内。
本发明描述了用于在半导体器件中形成一个或多个部件的一个或多个可制造和低成本的机制。该机制使能够在衬底上方的各个位置处形成部件，包括其他方法中的冲突位置和/或禁用位置。该机制也使能够在半导体器件中形成不同密度和/或不同宽度的部件。该机制包括通过去除一个或多个贴片图案和/或一个或多个间隔件形成开口。该机制也包括在开口上方的各个位置处形成具有不同宽度的一个或多个贴片图案，从而使得在本实施例中，在各个位置处形成具有不同尺寸的任意数量(奇数或偶数)的部件。
本发明提供一种用于在半导体器件中形成图案的方法。根据一些实施例，该方法包括提供衬底和位于衬底上方的图案化目标层；在图案化目标层上方形成一个或多个心轴图案；通过去除第一心轴图案以及去除光刻胶层的覆盖第一心轴图案的部分，在光刻胶层中形成开口；形成邻近第二心轴图案的侧壁的间隔件；去除第二心轴图案以暴露间隔件；在间隔件上方形成与开口对准的贴片图案；将贴片图案和间隔件用作掩模元件，蚀刻图案化目标层以形成最终图案；以及去除贴片图案和间隔件以暴露最终图案。在一些实施例中，第一最终图案位于远离邻近的第二最终图案一定距离处，该距离在从约(n+0.3)倍节距至约(n+0.8)倍节距的范围内，其中n是整数。节距是两个邻近的间隔件之间的距离加上间隔件的宽度。
本发明提供了用于在半导体器件中形成图案的又另一实施例。根据一些实施例，该方法包括提供衬底和位于衬底上方的图案化目标层；在图案化目标层上方形成一个或多个心轴图案；形成邻近心轴图案的侧壁的间隔件；去除心轴图案以暴露间隔件；通过去除第一间隔件以及去除光刻胶层的覆盖第一间隔件的部分，在光刻胶层中形成开口；在第二间隔件上方形成与开口对准的贴片图案；将贴片图案和第二间隔件用作掩模元件，蚀刻图案化目标层以形成最终图案；以及去除贴片图案和第二间隔件以暴露最终图案。在一些实施例中，第一最终图案位于远离邻近的第二最终图案一定距离处，该距离在从约(n+0.3)倍节距至约(n+0.8)倍节距的范围内，其中n是整数。节距是两个邻近的间隔件之间的距离加上间隔件的宽度。
本发明提供了用于在半导体器件中形成图案的又另一实施例。根据一些实施例，该方法包括提供衬底和位于衬底上方的图案化目标层；在图案化目标层上方形成一个或多个心轴图案；形成邻近心轴图案的侧壁的间隔件；通过去除第一心轴图案和第一间隔件以及去除光刻胶层的覆盖第一心轴图案和第一间隔件的部分，在光刻胶层中形成开口；在第二间隔件上方形成与开口对准的贴片图案；形成邻近贴片图案的侧壁的一个或多个贴片间隔件；将一个或多个贴片间隔件和第二间隔件用作掩模元件，蚀刻图案化目标层以形成最终图案；以及去除一个或多个贴片间隔件和第二间隔件以暴露最终图案。在一些实施例中，第一最终图案位于远离邻近的第二最终图案一定距离处，该距离在从约(n+0.3)倍节距至约(n+0.8)倍节距的范围内，其中n是整数。节距是两个邻近的间隔件之间的距离加上间隔件的宽度。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种在半导体器件中形成图案的方法，包括：
提供衬底和位于所述衬底上方的图案化目标层；
在所述图案化目标层上方形成一个或多个心轴图案；
通过去除第一心轴图案以及光刻胶层的覆盖所述第一心轴图案的部分，在所述光刻胶层中形成开口；
形成邻近第二心轴图案的侧壁的间隔件；
去除所述第二心轴图案以暴露所述间隔件；
在所述间隔件上方形成与所述开口对准的贴片图案；
将所述贴片图案和所述间隔件用作掩模元件，蚀刻所述图案化目标层以形成最终图案；以及
去除所述贴片图案和所述间隔件以暴露所述最终图案，
其中，第一最终图案位于远离邻近的第二最终图案一定距离处，所述距离在从约(n+0.3)倍节距至约(n+0.8)倍节距的范围内，其中，n是整数，并且其中，所述节距是两个邻近的间隔件之间的距离加上间隔件的宽度。
2.根据权利要求1所述的方法，其中，所述第一最终图案形成为位于远离所述邻近的第二最终图案一定距离处，所述距离在从约1.3倍节距至约1.8倍节距的范围内。
3.根据权利要求1所述的方法，其中，所述贴片图案形成为位于在平面方向上远离邻近的间隔件从约(n+0.3)倍节距至约(n+0.8)倍节距的范围内的距离处，其中，n是整数。
4.根据权利要求1所述的方法，其中，所述图案化目标层具有在从约50至约500的范围内的厚度。
5.根据权利要求1所述的方法，其中，所述心轴图案具有在从约100至约800的范围内的高度。
6.根据权利要求1所述的方法，其中，所述间隔件具有在从约5nm至约30nm的范围内的宽度。
7.根据权利要求1所述的方法，其中，所述贴片图案具有在从约50至约500的范围内的高度。
8.根据权利要求1所述的方法，在形成所述开口之前，还包括：
在所述图案化目标层上方形成所述光刻胶层以覆盖所述一个或多个心轴图案。
9.一种在半导体器件中形成图案的方法，包括：
提供衬底和位于所述衬底上方的图案化目标层；
在所述图案化目标层上方形成一个或多个心轴图案；
形成邻近所述心轴图案的侧壁的间隔件；
去除所述心轴图案以暴露所述间隔件；
通过去除第一间隔件以及去除光刻胶层的覆盖所述第一间隔件的部分，在所述光刻胶层中形成开口；
在第二间隔件上方形成与所述开口对准的贴片图案；
将所述贴片图案和所述第二间隔件用作掩模元件，蚀刻所述图案化目标层以形成最终图案；以及
去除所述贴片图案和所述第二间隔件以暴露所述最终图案，
其中，第一最终图案位于远离邻近的第二最终图案一定距离处，所述距离在从约(n+0.3)倍节距至约(n+0.8)倍节距的范围内，其中，n是整数，并且其中，所述节距是两个邻近的间隔件之间的距离加上间隔件的宽度。
10.一种在半导体器件中形成图案的方法，包括：
提供衬底和位于所述衬底上方的图案化目标层；
在所述图案化目标层上方形成一个或多个心轴图案；
形成邻近所述心轴图案的侧壁的间隔件；
通过去除第一心轴图案和第一间隔件以及去除光刻胶层的覆盖所述第一心轴图案和所述第一间隔件的部分，在所述光刻胶层中形成开口；
在第二间隔件上方形成与所述开口对准的贴片图案；
形成邻近所述贴片图案的侧壁的一个或多个贴片间隔件；
将所述一个或多个贴片间隔件和所述第二间隔件用作掩模元件，蚀刻所述图案化目标层以形成最终图案；以及
去除所述一个或多个贴片间隔件和所述第二间隔件以暴露所述最终图案，
其中，第一最终图案位于远离邻近的第二最终图案一定距离处，所述距离在从约(n+0.3)倍节距至约(n+0.8)倍节距的范围内，其中，n是整数，并且其中，所述节距是两个邻近的间隔件之间的距离加上间隔件的宽度。
CN201410693637.3A 2013-11-26 2014-11-26 形成图案的机制 Expired - Fee Related CN104681410B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/090,848 US9070630B2 (en) 2013-11-26 2013-11-26 Mechanisms for forming patterns
US14/090,848 2013-11-26

Publications (2)

Publication Number Publication Date
CN104681410A true CN104681410A (zh) 2015-06-03
CN104681410B CN104681410B (zh) 2017-09-19

Family

ID=53183022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410693637.3A Expired - Fee Related CN104681410B (zh) 2013-11-26 2014-11-26 形成图案的机制

Country Status (3)

Country Link
US (2) US9070630B2 (zh)
KR (1) KR101609479B1 (zh)
CN (1) CN104681410B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107204279A (zh) * 2016-03-18 2017-09-26 台湾积体电路制造股份有限公司 形成半导体器件的方法
CN107479338A (zh) * 2016-06-08 2017-12-15 力晶科技股份有限公司 结构上的光致抗蚀剂图案制作工艺
TWI645516B (zh) * 2016-07-08 2018-12-21 美商格羅方德半導體公司 形成ｓａｄｐ於ｓｒａｍ上及ｓａｑｐ於邏輯上的裝置及方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070630B2 (en) 2013-11-26 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming patterns
DE102016114435B4 (de) 2016-03-18 2024-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Gerichteter Selbstanordnungsprozess mit größenbegrenzten Leitstrukturen
KR20190005475A (ko) 2017-07-06 2019-01-16 이동원 가변용량 냉매 저장수단을 구비한 고효율 히트 펌프
KR20190005471A (ko) 2017-07-06 2019-01-16 이동원 가변용량 냉매 저장수단을 구비한 히트 펌프
US10325777B2 (en) * 2017-08-30 2019-06-18 International Business Machines Corporation Utilizing multiple layers to increase spatial frequency
US10269576B1 (en) 2017-11-15 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Etching and structures formed thereby
US10573528B2 (en) 2017-12-14 2020-02-25 Tessera, Inc. Two-color self-aligned double patterning (SADP) to yield static random access memory (SRAM) and dense logic

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6955961B1 (en) * 2004-05-27 2005-10-18 Macronix International Co., Ltd. Method for defining a minimum pitch in an integrated circuit beyond photolithographic resolution
CN101315515A (zh) * 2007-06-01 2008-12-03 应用材料公司 利用具有插入区域的间隔物掩模的频率三倍化
CN101542685A (zh) * 2006-11-29 2009-09-23 美光科技公司 减小半导体装置的临界尺寸的方法和具有减小的临界尺寸的部分制造的半导体装置
US8298943B1 (en) * 2011-05-27 2012-10-30 International Business Machines Corporation Self aligning via patterning

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100899397B1 (ko) 2008-03-05 2009-05-27 주식회사 하이닉스반도체 스페이서 패터닝 기술을 이용한 미세 패턴 형성 방법
US9070630B2 (en) 2013-11-26 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming patterns

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6955961B1 (en) * 2004-05-27 2005-10-18 Macronix International Co., Ltd. Method for defining a minimum pitch in an integrated circuit beyond photolithographic resolution
CN101542685A (zh) * 2006-11-29 2009-09-23 美光科技公司 减小半导体装置的临界尺寸的方法和具有减小的临界尺寸的部分制造的半导体装置
CN101315515A (zh) * 2007-06-01 2008-12-03 应用材料公司 利用具有插入区域的间隔物掩模的频率三倍化
US8298943B1 (en) * 2011-05-27 2012-10-30 International Business Machines Corporation Self aligning via patterning

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107204279A (zh) * 2016-03-18 2017-09-26 台湾积体电路制造股份有限公司 形成半导体器件的方法
CN107204279B (zh) * 2016-03-18 2019-12-27 台湾积体电路制造股份有限公司 形成半导体器件的方法
CN107479338A (zh) * 2016-06-08 2017-12-15 力晶科技股份有限公司 结构上的光致抗蚀剂图案制作工艺
CN107479338B (zh) * 2016-06-08 2020-12-15 力晶积成电子制造股份有限公司 结构上的光致抗蚀剂图案制作工艺
TWI645516B (zh) * 2016-07-08 2018-12-21 美商格羅方德半導體公司 形成ｓａｄｐ於ｓｒａｍ上及ｓａｑｐ於邏輯上的裝置及方法

Also Published As

Publication number Publication date
US9214356B2 (en) 2015-12-15
US20150147887A1 (en) 2015-05-28
KR101609479B1 (ko) 2016-04-05
KR20150060594A (ko) 2015-06-03
US9070630B2 (en) 2015-06-30
CN104681410B (zh) 2017-09-19
US20150303067A1 (en) 2015-10-22

Similar Documents

Publication Publication Date Title
CN104681410A (zh) 形成图案的机制
US7709275B2 (en) Method of forming a pattern for a semiconductor device and method of forming the related MOS transistor
KR101091298B1 (ko) 반도체 디바이스의 임계 치수를 축소하는 방법 및 축소된 임계 치수를 갖는 부분적으로 제조된 반도체 디바이스
US9875906B2 (en) Mechanisms for forming patterns using multiple lithography processes
CN101315515B (zh) 利用具有插入区域的间隔物掩模的频率三倍化
US8951918B2 (en) Method for fabricating patterned structure of semiconductor device
US10763113B2 (en) Lithographic technique for feature cut by line-end shrink
US11507725B2 (en) Integrated circuit layouts with line-end extensions
US9564371B2 (en) Method for forming semiconductor device
US20220044933A1 (en) Semiconductor device with reduced critical dimensions
US7687403B2 (en) Method of manufacturing flash memory device
US10734284B2 (en) Method of self-aligned double patterning
US20150340296A1 (en) Planar metrology pad adjacent a set of fins of a fin field effect transistor device
US8349528B2 (en) Semiconductor devices and methods of manufacturing thereof
CN111668093A (zh) 半导体器件及其形成方法
CN115775726A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170919