CN100403654C - 产生信号的数字描述的方法和设备 - Google Patents
产生信号的数字描述的方法和设备 Download PDFInfo
- Publication number
- CN100403654C CN100403654C CNB018116116A CN01811611A CN100403654C CN 100403654 C CN100403654 C CN 100403654C CN B018116116 A CNB018116116 A CN B018116116A CN 01811611 A CN01811611 A CN 01811611A CN 100403654 C CN100403654 C CN 100403654C
- Authority
- CN
- China
- Prior art keywords
- signal
- threshold level
- numeral
- predetermined threshold
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Abstract
本发明提出了一种产生信号(19)的数字描述的设备,它对信号本身是自适应的。一个诸如模拟数字变换器(2)之类的的恒定速率采样装置以恒定速率对信号(10)采样,产生信号的第一数字描述(12)。变换装置(14)响应第一数字描述(12)根据信号的演变产生第二数字描述。变换装置可以确定信号越过一个预定门限电平的时间和测量在越过预定门限电平之间的时间间隔。变换装置(14)可以包括一个逻辑电路和一个定时计数器,按从驱动采样装置的同一个时钟(6)得出的时钟信号(16)工作。本发明还提供了一种通过添加一个按与ADC(2)相同的时钟(6)工作的变换装置(14)将传统的ADC(2)调整成对信号(10)进行自适应采样的方法。
Description
技术领域
本发明涉及产生信号的数字描述(digital depiction)特别是产生自适应的数字描述的方法和设备。
背景技术
传统的模拟数字变换器(ADC)为众所周知。这些模拟数字变换器能将模拟输入信号变换成输入信号的数字描述。
已知有各种类型的ADC。可能最简单的是过零鉴别器,在输出越过零伏特的基准电压时输出从逻辑0改变为逻辑1。较为复杂的ADC包括若干个各有自己的基准电压的过门限鉴别器,相邻的基准电压相差一个共同的量,或者具有其他措施实现同等的效用。例如表示为一个二进制码的16个鉴别器的输出就表示输入电压处在两个特定的基准电压之间的某个电压。然而,对于在输入端有明显的噪声的情况,就不能将输入信号认为在变换过程期间是不变的,这使输出的数字描述迅速改变,因此几乎是不确定的。为了克服这个问题,用一个“跟踪保持”电路将输入信号保持不变,而在“保持阶段”期间得到的不模糊的输出数字描述由按等时间间隔出现的采样脉冲锁存入一个寄存器。
将输入模拟信号以预定的恒定速率周期性采样后变换成数字描述的模拟数字变换是标准的模拟数字变换。为了变换一个具有高频分量的模拟信号,必须采用较高的采样率,从而增加输出的数字信息量。此外,高采样率导致增加了对于模拟输入的具有比较低的频率的部分的不必要的数字信息量。对于具有高低两种频率分量的模拟信号来说,用低的采样率是不适当的,因为这样不能正确地标识那些高频分量。在传统上,固定采样率的选择服从众所周知的奈奎斯特采样准则,即采样率应该大于信号的最高频率分量的两倍。
在传统上,固定采样率的选择服从众所周知的奈奎斯特采样准则,即采样率应该大于信号的最高频率分量的两倍。
在国际专利申请No.PCT/US98/27592中揭示了一种可以代替以恒定速率采样的方式。输入信号在幅度上改变超过一个预定门限电平时输出一个数字消息,它含有有关改变的幅度、极性和改变所经过的时间的信息。因此,只是在信号本身改变了一个预定量时进行采样,这样的采样率由信号本身确定。这是自适应采样技术的一个例子。如在本说明书中所用的那样,所谓“自适应”用来表明采样系统根据信号的演变产生数字输出。
此外,在PCT/US98/27592中所揭示的系统是一个需要反馈的系统。越过一个门限电平将使设备的这些电平复位。需要这样改变电平意味着这种系统天生比诸如传统的ADC之类的流经系统(flow throughsystem)慢。
美国专利No.4,680,797揭示了一种用于语音保密通信的编码器,它可以确定信号内的一定关键点和确定在关键点之间的向量以及发送这些向量。Balasubramanian K等人的论文“最佳采样数据的选择、传输和重建的新颖方法”(“A Novel Method for Optimal Sampled DataSelection,Transmission and Reconstruction:A Proposal”1995IEEE Instrumentation and Measurement Technology Conference.IMTC/95 Waltham Ma.Apr 23-28,1995 Proceedings of theinstrumentation and Measurement Technology Conference)类似地揭示了一种系统,这种系统可以识别信号内的一些关键点和发送只在这些关键点上的样值。然而这两种系统都需要分析信号,以便确定关键点。
Honary B等人的“语音波形高效率编码的自适应速率采样”(“Adaptive-Rate Sampling Applied to the Efficient Encodingof Speech Waveforms”National Conference onTelecommunications,York,2-5 April,1989,London IEE,vol.CONF 2,2 April 1989,pages 352-357)提出了一种系统,在这种系统中对信号进行分析,根据分析改变采样率,因此保证了精确的采样。然而,所得到的信号复杂,而且信号的带宽需要迅速估定。
发明内容
因此,本发明的一个目的是提供一种产生信号的数字描述的方法和设备,这种方法和设备是自适应的,可以减小前面所提到的至少一些缺点。
因此,按照本发明,提供了一种产生信号的数字描述的设备,包括:采样装置,用于以由一个时钟确定的恒定速率对信号采样,并且提供含有与在各个采样时刻的信号幅度有关的信息的第一数字描述;以及变换装置,用于响应第一数字描述产生第二数字描述,其特征在于,所述变换装置能确定信号已经经过了多个预定阈值电平之一,并且确定经过第一预定阈值电平和第二个不同的预定阈值电平之间的时间间隔,并且根据阈值电平经过之间的时间产生信号的第二数字描述,其中所述采样装置以这样一个采样率运行,使得在相继的采样之间信号不经过多于一个预定阈值电平。
自适应采样的一个例子是用如由第一数字描述表示的信号演变来确定输出什么自适应描述。
利用信号本身的演变产生第二数字描述可以使第二数字信号显著地比第一数字描述慢。例如,在信号的变化率低时,这个实况可用来产生信息比第一数字描述少的更为紧凑的数字描述。第一数字描述是以恒定速率采样,因此会对信号的低频分量过采样,但第二数字描述可以避免这种情况。
此外,第二数字描述可以用更适合具体应用的形式给出有关信号的信息。例如,在波形匹配应用中可能希望对一些以不同的时间比例演变的类似波形进行匹配。恒定采样的第一数字描述在时间上依赖于采样过程,而利用信号演变的第二数字描述可以避免这种情况。
此外,由于用以恒定速率工作的采样装置产生第一数字描述,因此可以应用高速器件和传统的数字采样技术,而采样的自适应部分可以在数字域执行。
可取的是,第二数字描述是一个数字表示(digitalrepresentation)。如在本说明书中所用的那样,所谓“数字描述”是指任何含有信号信息的数字输出。然而,“数字表示”是指这样的数字描述信号的表示法,使信号可以通过将这描述直接馈给一个适当的重构器(例如数模转换器)重放而不需要任何预处理。例如,在PCT/US98/27592中提出的数字消息需要预处理,因此不是数字表示。
在一个方便的实施例中,变换装置能确定信号越过预定门限电平和确定越过一个第一预定门限电平到越过一个与第一预定门限电平不同的第二预定门限电平之间的时间间隔,产生信号的第二数字描述。方便的是,变换装置包括一个通过对时钟信号的周期进行计数确定越过预定门限电平之间的时间间隔的定时计数装置。
通过测量信号越过预定门限电平之间的时间间隔,可以用信号的变化率来确定进行采样的时间。例如,在信号变化缓慢时,就没有多余的采样,仅仅以较长的时间间隔进行录取。这使第二数字描述具有比第一数字描述少得多的数字输出。
采样装置以由时钟确定的固定速率采样。采样装置的输出给出了信号在采样时刻的幅度的估计。变换装置监视第一数字描述,根据这信号确定越过一个预定门限电平的时间和启动对到变换装置确定越过另一个不同的预定门限电平的时间间隔的计时。
不会确切知道信号越过预定门限电平的时间。然而,时间间隔是通过对在越过电平之间出现的时钟脉冲进行计数以数字方式测量的。这样处理固有的时间间隔测量误差最大等于时钟周期。在测量时间间隔中这项误差比在确定越过预定门限的时间中出现的任何误差都要大得多,将起主要作用。由于有这项误差,确切知道越过预定门限电平的时间就是不必要的。
可取的是,驱动采样装置和变换装置的时钟信号是从同一个时钟得出的。用从同一个时钟得出的信号驱动采样装置和变换装置保证了不会由于时钟不同步而引入误差,从而与用完全独立的时钟信号相比减小了系统的误差。如果采样装置和变换装置用独立的时钟信号,最好变换装置的时钟信号比采样装置的快。如果时钟信号从同一个时钟得出,时钟信号最好以同一速率工作。然而,这将给出一个为1或0的最小时间间隔指示,这取决于系统建立情况。如果最小时间间隔要是不同的数,变换装置的时钟可以快到K倍,K为最小时间间隔所希望的数。
最好,采样装置包括一个模拟数字变换器。快速ADC是可以很容易得到的。很方便的是,所用的ADC可以是一个闪速采样ADC(sampledflash ADC)。
最好,采样装置包括一个抗混叠滤波器,用来限制输入信号的最快变化率。
方便的是,变换装置包括一个逻辑门电路。也可以是变换装置包括一个经适当编程的现场可编程门阵列(FPGA)或专用集成电路(ASIC)。
第二数字描述可以包括有关越过预定门限电平之间所经过的时间的信息。有益的是,变换装置还可以包括确定信号越过预定门限电平的方向的装置,而第二数字描述包括一个指出信号是向上(UP)还是向下(DOWN)越过预定门限电平的方向的UP/DOWN数字输出信号。
就本发明的第二方面来说,提供了一种产生信号的数字描述的方法,包括下列步骤:以由第一时钟信号确定的恒定速率对信号进行采样,提供具有有关信号在每个采样时刻的幅度的信息的第一数字描述,其特征是所述方法还包括下列步骤:监视所述第一数字描述,用一个第二时钟信号确定信号经过第一预定阈值电平和经过第二不同的预定阈值电平之间的时间期间;根据信号要经过第二域值电平时所过去的时间,产生第二数字描述,并且其中对信号采样的步骤包括,以这样一个速率对信号采样,使得信号在采样装置的连续采样之间不会经过多于一个阈值电平。
可取的是,第二数字描述是一个数字表示。
在一个具体实施例中,这种方法包括下列步骤:确定越过一个预定门限电平的时间;用一个第二时钟信号确定信号越过一个第一预定门限电平到越过一个与第一预定门限电平不同的第二预定门限电平之间所经过的时间;以及提供信号的第二数字描述。
最好,信号的采样率足够高,使得信号在相继采样之间不会越过一个以上的预定门限电平。这在需要产生数字表示时是很重要的。
方便的是,这种方法包括确定信号在越过一个预定门限电平时改变的方向和在第二数字描述中提供一个是向上(UP)还是向下(DOWN)改变的方向的数字输出。
最好,第二时钟信号与第一时钟信号从同一个时钟得出。方便的是,第一和第二时钟信号以同样的速率工作。作为一个不很可取的备选方案,第一和第二时钟信号可以从不同的时钟得出,在这种情况下,第二时钟信号工作在比第一时钟信号快是有益的。
本发明可以用于现有的传统ADC,使它可以自适应采样。因此就本发明的第三方面来说,提供了一种调整恒定采样率的ADC执行自适应采样的方法,所述方法包括下列步骤:取一个响应一个时钟信号以恒定速率对信号进行采样的模拟数字变换器;以及将模拟数字变换器的输出引入一个变换装置,其特征是:所述变换装置响应模拟数字变换器的输出能确定信号在幅度改变了一个一定的门限量的时间和确定信号改变了所述量所经过的时间,根据信号改变了预定量所经过的时间产生第二数字描述;以及所述采样率设置成使得信号在相继采样之间改变小于预定量。
可取的是,第二数字描述是一个数字表示。
在一个实例中,变换装置能确定信号越过一个预定门限电平的时间、确定信号越过这个预定门限电平到越过另一个预定门限电平之间所经过的时间和产生信号的数字描述。
方便的是,这种方法包括用控制模拟数字变换的采样率的同一个时钟为变换装置提供时钟信号的步骤。
可取的是,变换装置包括一个逻辑门电路。方便的是,变换装置包括一个定时计数器。
最好,将模拟数字变换装置的采样率调整成使信号在相继采样之间越过最多一个预定门限电平。
附图说明
下面将结合附图就实例对本发明进行进一步说明,在这些附图中:
图1a示出了传统的以固定时间间隔对信号采样的模拟数字采样过程;
图1b示出了对信号高度过采样的传统采样过程;
图2示出了本发明的一个实施例的方框图;
图3例示了模拟数字变换器的处在最大振幅的带限输入信号;以及
图4示出了确定信号越过一个预定门限电平的时间和测量越过预定门限电平之间所经过的时间的逻辑电路。
具体实施方式
在传统的ADC中,以固定的速率对输入模拟系统采样,样点经变换后给出原始信号的数字描述(实际上是数字表示)。图1例示了这种采样过程。因此,为了变换具有高频分量的模拟信号,必须采用比较短的采样周期。然而,这导致输出的数字码的速率提高。此外,高采样率导致增加了对于模拟输入的具有比较低的频率的部分的不必要的数字码量。传统上,如果不知道模拟信号的最高频率分量,采样频率由加到输入的带限滤波器确定,采样频率必须至少为带限滤波器的带宽的两倍。
在图1a中,以速率稍大于由尼奎斯特准则确定的最小采样率进行采样。可以看到,信号在采样之间可以越过ADC的许多电平。图1b例示了一个传统的采样过程,信号高度过采样,即采样率比由尼奎斯特准则确定的最低速率大得多。可以看到,ADC在各个时刻t1...tn进行采样。ADC具有若干不同的门限电压,示为电平N0...Nm。在每个采样时刻,ADC的读数给出信号幅度在这个时刻处在任何两个特定的电平之间的指示。每个电平与相邻的电平之差为一个固定的量ΔV。
因此,ADC输出的数字描述将是信号在采样时处在哪两个电压电平之间的数字描述。由于每次采样在都相隔固定的时间,因此可用这信息来重构信号。
然而,在本发明中实现了可以用信号本身来确定应该采样的时间而不是只是以固定速率进行采样。还可以看到,由于由传统的ADC产生的数字描述确切是信号的数字描述,因此可以用这个数字描述作为自适应采样的基础。
图2示出了本发明的一个实施例的原理图。传统的ADC 2由第一时钟信号4驱动以恒定速率进行采样。ADC还有一个抗混叠滤波器8,用来限制输入信号10的可以传送给ADC的最高频率。ADC对输入信号10进行采样,产生第一数字描述12。以上所述的配置是传统的配置。
然而,设备还包括逻辑电路14。这个逻辑电路响应第一数字描述12,确定越过预定门限电平的时间。逻辑电路还包括一个定时计数器。
再来看图1b,对于图中所示的信号来说,可以将ADC输出的数字描述看作只是信号在采样时刻出现的电平的数字序列。在这个例子中这个数字序列可以表示为N1,N1,N2,N2,N2,N3,N3,N2,N1。
可以看到,在采样周期t2与采样周期t3之间ADC输出的电平从N1改变为N2。这可用来表示信号越过了一个预定门限电平,这个预定门限为电平N2。由于ADC的输出是数字码,因此每个电平表示为一个数。这样,将在任何采样时间的输出减去在前一采样时间的输出就可以揭示是否越过了一个预定门限电平。在这个简单的例子中,结果为零为没有越过电平,而如果越过的只是一个电平,结果就为+1或-1。
再来看图2,在逻辑电路14确定越过了一个预定门限电平时它就开始对到下一次出现越过电平的时间间隔进行计时。逻辑电路14对从时钟6得出的第二时钟信号16的时钟周期进行计数。
然后,可以看到,在图1b所示的这个例子中在时间周期t5与t6之间ADC输出的电平再次改变,从N2改变为N3。同样,逻辑电路14确定这个改变。此时逻辑电路将已计了若干个第二时钟信号16的周期,因此输出这个数作为越过电平N1到越过电平N2之间的时间间隔的描述。同时将定时计数器复位,开始对下个时间间隔进行计数。
还可以确定越过电平的方向,作为第二数字描述的一部分。再来看图1,可见将在上一个采样点的电平减去在当前采样点的电平的操作将导致在时间周期t3为+1,这表示越过了一个电平,而且信号是向上越过这个电平的。在时间周期t4,结果将为零,表示没有越过电平。然而,在时间周期t9操作将给出为-1的结果,表示越过了一个电平,而且信号是向下越过的。
可以纳入越过电平的方向的信息作为设备输出的第二数字描述的一部分。
所关注的预定门限电平可以是ADC的一个以上的电平,从而配置相应的逻辑。例如,如果所关注的预定门限电平相隔2ΔV,逻辑电路就必须能确定越过所关注的一个预定门限电平的时间而忽略越过不是所关注的门限电平的ADC电平。在图1b中,如果电平N1和N3是所关注的预定门限电平而N2不是,逻辑就必须能确定从电平N1到电平N2的穿越不表示越过预定门限电平,而从电平N2到N3的穿越表示越过预定门限电平。所属技术领域的专业人员会很清楚怎样取得这样的结果,例如,可以将在所关注的一个预定门限电平的值存储在逻辑电路内,直到这个电平与当前所采样的电平之间的差为±2时才检测到越过另一个预定门限电平。
此外,逻辑电路最好调整成在越过所关注的一个特定的预定门限电平时开始对一个时间间隔计时而直到越过所关注的一个不同的电平时才停止。因此,如果ADC的每个电平都是预定门限电平,逻辑电路就会在时间t6检测到越过预定门限值,因为信号将从电平N2穿越到电平N3。然而对时间间隔的计时一直要继续到时间t9信号从电平N2穿越到电平N1。因此,系统将忽略信号重复越过同一个门限电平N2。
这样做的原因是输入信号实际上几乎都有一定的噪声。这噪声将以滤波器所允许的最快变化率对信号调制。因此,对于一个有噪声的信号来说,信号通常将连续迅速地越过和再次越过同一个门限电平若干次,然而“真实的”信号实际上只越过一次。因此,为了避免得到多个虚假的读数,系统只记录在越过一个不同的预定门限电平时的时间间隔。
再来看图1b,应注意的是,并不是确切测量越过一个特定的预定门限的绝对时间。因此,从第一数字描述得出的越过电平的指示只是近似的。
因此,就有一项误差引入时间间隔测量,它与超出某个最低频率的采样频率成正比,而且取决于ΔV。然而,穿越电平之间的时间间隔的测量通过对时钟信号在穿越电平之间的周期进行计数用数字方式执行。这种处理固有地引入了一项等于时间间隔计时器的一个时钟周期的误差。
这项误差,在时间间隔测量的误差中,将比不能确切检测越过预定门限电平的时间引入的误差大得多,占支配地位,因此就没有必要确切知道越过预定门限电平的时间。为了产生一个有用的第二数字描述和产生信号的数字表示,重要的是保证信号在相继采样之间的这段时间内不越过一个以上的预定门限电平。因此,在信号移动2ΔV的这段时间内系统应该取两样点,这是确定最小采样频率的准则。
大多数ADC都有一个对输入信号进行滤波的滤波器,用来限制可以传送给ADC的最大或者说带限频率fbi。ADC能识别N个相隔ΔV的电平,因此最大幅度为NΔV。
设想有一个如图3所示的处在频带极限频率、幅度等于NΔV的正弦波输入。可以看到,信号变化最快的是在越过N/2电平的区域。因此,为了在每改变ΔV中至少有一个样点,ADC必须以时间间隔S1或更快的速度采样,其中
S1=sin-1(2/N)/(2πfbi)
因此最小采样频率fsam为
Fsam=(2πfbi)/sin-1(2/N)
以这种速度采样应该保证检测到越过每个电平。当然,不是ADC的每个电平都可以是一个所关注的门限电平,如果要求每隔三个电平或说3ΔV一个预定门限,ADC进行工作所需的采样率就要相应减小。
再来看图2,逻辑装置通过对与用来控制ADC采样的相同的时钟得出的时钟信号的周期进行计数确定越过预定门限电平之间所经过的时间。因此,时钟6为逻辑电路提供一个时钟信号,而逻辑电路为ADC 2提供第一时钟信号4。由于保证这两个时钟信号都是从同一个时钟得出,可以对它们进行锁相。这保证了不会由于时间间隔测量开始时间与实际采样时间的差异而引入误差。因此,误差固定为计数器时钟的一个时钟周期。
如果用不同的时钟信号,两个不同的信号之间的拍频会将一些误差引入系统。然而,如果一个时钟信号用于逻辑电路的定时计数器,最好它来自一个以比ADC快的速度工作的稳定的时钟系统,以便减小在时间间隔测量中的误差。
在上面所述的系统采用一个通常需要有一个抗混叠滤波器配合的传统ADC时,为了产生第一数字描述可以调整现有的执行传统的恒定速率采样的ADC来产生一个自适应的数字描述。
参见图2,现有的ADC12使一定的逻辑14处理来自ADC的数字描述。很可能现有的ADC电路不会过采样,足以达到上面所述的最小采样频率。
因此,或者可以用一个不同的时钟信号使ADC可以更快采样或者可以改变滤波器使可以传送给ADC的带限频率减小。如果需引入一个新的时钟信号,现有的采样时钟可以用一个更快的时钟代替,而这个时钟还将一个信号提供给逻辑电路14。或者,也可以用现有的ADC时钟,从中得出一个更快的时钟信号。为ADC提供一个较快的采样信号比较简单,避免了需要改变滤波器,因为改变滤波器可能较为复杂而且不经济。此外,采用较高的采样率,ADC能应付的带宽较大。如果ADC不能用较高的采样率,较容易的通常是升级ADC而不是改变滤波器。然而,如果ADC不能再工作得快,也不用较快的ADC代替,就必需限制可以传送给ADC的最高频率,以得到足够的过采样。这可以通过代替或改变现有的滤波器或者再添加另一个滤波器来实现。在这个实施例中,ADC时钟可以传送给逻辑电路,逻辑电路可以用这个信号进行控制。
图4示出了一个适合实现上面所述的自适应采样的系统,其中同样的成分标以同样的数字。ADC 2接收输入信号10,产生第一数字描述12。它的输出传送给延迟前一个数字输出的延迟电路20、22,因此减法器24可以在输出端将差值传送给逻辑26。逻辑26于是产生表示电平改变的方向28和时间间隔30的输出。
熟悉该技术领域的人员清楚,有不同类型的ADC输出。例如,输出可以是二进制码、二进制编码的十进制或温度计编码(thermometercoding)。所用的逻辑电路将按所用的编码而不同,这是熟悉该技术领域的人员容易理解的。
应注意的是,上述说明集中在自适应采样的一种有用的形式上,但是熟悉该技术领域的人员清楚其他方式也是可行的。例如可以利用信号的较长的过去历史,即与最近越过的几个所关注的预定电平有关的信息。不应该将本发明看作局限于任何一种自适应采样形式。
Claims (18)
1.一种产生信号(10)的数字描述的设备,包括:
采样装置(2),用于以由一个时钟(6)确定的恒定速率对信号采样,并且提供含有与在各个采样时刻的信号幅度有关的信息的第一数字描述(12);以及
变换装置(14),用于响应第一数字描述产生第二数字描述,
其特征在于,
所述变换装置(14)能确定信号已经经过了多个预定阈值电平之一,并且确定经过第一预定阈值电平和第二个不同的预定阈值电平之间的时间间隔,并且根据阈值电平经过之间的时间产生信号的第二数字描述,其中
所述采样装置以这样一个采样率运行,使得在相继的采样之间信号不经过多于一个预定阈值电平。
2.按照权利要求1所述的设备,其中所述第二数字描述具有比第一数字描述少的数字输出。
3.按照权利要求1或2所述的设备,其中所述变换装置(14)能确定信号越过一个预定门限电平和确定越过一个第一预定门限电平与越过一个与第一预定门限电平不同的第二预定门限电平之间的时间间隔,以便确定信号改变了预定量。
4.按照权利要求3所述的设备,其中所述变换装置(14)包括一个对一个时钟信号(16)的周期进行计数以确定越过预定门限电平之间的时间间隔的定时计数装置。
5.按照权利要求4所述的设备,其中所述驱动采样装置(2)和变换装置(14)的时钟信号(16)是从同一个时钟(6)得出的。
6.按照权利要求3所述的设备,其中所述变换装置(14)包括确定信号越过一个预定门限电平的方向的装置(20,22,24,26),而所述第二数字描述包括表示信号是向上还是向下越过预定门限电平的方向的UP/DOWN数字输出信号。
7.按照权利要求1或2所述的设备,其中所述采样装置(2)包括一个模拟数字变换器。
8.按照权利要求7所述的设备,其中所述模拟数字变换器包括一个闪速模拟数字变换器。
9.按照权利要求1或2所述的设备,其中所述采样装置(2)包括一个抗混叠滤波器(8),用来限制输入信号的最快变化率。
10.按照权利要求1或2所述的设备,其中所述变换装置(14)包括一个逻辑门电路(24,26)。
11.一种产生信号的数字描述的方法,包括下列步骤:
以由第一时钟信号(4)确定的恒定速率对信号进行采样,提供具有有关信号在每个采样时刻的幅度的信息的第一数字描述,
其特征是所述方法还包括下列步骤:
监视所述第一数字描述,用一个第二时钟信号确定信号经过第一预定阈值电平和经过第二不同的预定阈值电平之间的时间期间;
根据信号要经过第二域值电平时所过去的时间,产生第二数字描述,并且其中
对信号采样的步骤包括,以这样一个速率对信号采样,使得信号在采样装置的连续采样之间不会经过多于一个阈值电平。
12.按照权利要求11所述的方法,其中所述方法还包括下列步骤:
确定越过一个预定门限电平的时间;
用一个第二时钟信号(16)确定信号越过一个第一预定门限电平到越过一个与第一预定门限电平不同的第二预定门限电平之间所经过的时间;以及
用越过门限电平来确定信号改变了一个预定量,提供信号的第二数字描述。
13.按照权利要求12所述的方法,其中所述方法还包括确定信号在越过一个预定门限电平时改变的方向、在第二数字描述中提供是向上还是向下改变的方向的数字输出的步骤。
14.按照权利要求12或13所述的方法,其中所述第二时钟信号是从得出第一时钟信号的同一个时钟(6)得出的。
15.一种调整恒定采样率的ADC执行自适应采样的方法,所述方法包括下列步骤:
取一个响应一个时钟信号(16)以恒定速率对信号进行采样的模拟数字变换器(2);以及
将模拟数字变换器的输出引入一个变换装置(14),
其特征是:
所述变换装置响应模拟数字变换器(2)的输出能确定信号在幅度改变了一个一定的门限量的时间和确定信号改变了所述量所经过的时间,根据信号改变了预定量所经过的时间产生第二数字描述;以及
所述采样率设置成使得信号在相继采样之间改变小于预定量。
16.按照权利要求15所述的方法,其中所述变换装置(14)能确定信号越过一个预定门限电平的时间、确定信号越过这个预定门限电平到越过另一个预定门限电平之间所经过的时间和产生信号的一个数字描述。
17.按照权利要求15所述的方法,其中所述方法还包括为变换装置提供一个从控制模拟数字变换的采样率的同一个时钟(6)得出的时钟信号的步骤。
18.按照权利要求15-17中任一权利要求所述的方法,其中所述变换装置包括一个逻辑门电路(24,26)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0015148.0 | 2000-06-21 | ||
GBGB0015148.0A GB0015148D0 (en) | 2000-06-21 | 2000-06-21 | Method and apparatus for producing a digital depiction of a signal |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1437796A CN1437796A (zh) | 2003-08-20 |
CN100403654C true CN100403654C (zh) | 2008-07-16 |
Family
ID=9894074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB018116116A Expired - Fee Related CN100403654C (zh) | 2000-06-21 | 2001-06-20 | 产生信号的数字描述的方法和设备 |
Country Status (11)
Country | Link |
---|---|
US (1) | US6803868B2 (zh) |
EP (1) | EP1295399B1 (zh) |
JP (1) | JP2003536344A (zh) |
KR (1) | KR100787789B1 (zh) |
CN (1) | CN100403654C (zh) |
AT (1) | ATE336827T1 (zh) |
AU (1) | AU2001274254A1 (zh) |
CA (1) | CA2410422A1 (zh) |
DE (1) | DE60122334T2 (zh) |
GB (1) | GB0015148D0 (zh) |
WO (1) | WO2001099286A1 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101017048B1 (ko) * | 2004-03-03 | 2011-02-23 | 매그나칩 반도체 유한회사 | 아날로그/디지탈 변환 장치 |
CN1330094C (zh) * | 2004-10-10 | 2007-08-01 | 中兴通讯股份有限公司 | 一种滤除低速时钟信号毛刺干扰的方法 |
JP4182448B2 (ja) * | 2006-07-27 | 2008-11-19 | ソニー株式会社 | 受信装置、受信方法、プログラム、並びに、記録媒体 |
JP4304632B2 (ja) * | 2006-10-12 | 2009-07-29 | ソニー株式会社 | 受信装置、受信方法、プログラム、並びに、記録媒体 |
DE102012208281A1 (de) * | 2012-05-16 | 2013-11-21 | Robert Bosch Gmbh | Verfahren zur Entstörung eines Abtastprozesses sowie eine Vorrichtung zur Durchführung des Verfahrens |
US8698663B2 (en) * | 2012-08-29 | 2014-04-15 | Telefonaktiebolaget L M Ericsson (Publ) | Digital analog converter |
CN103884929B (zh) * | 2013-12-05 | 2017-06-16 | 国家电网公司 | 一种基于iec61850的采样率自适应电能质量监测装置 |
CN104935346B (zh) * | 2015-05-08 | 2018-08-03 | 上海交通大学 | 一种超低功耗事件驱动型模/数转换器及其压缩采样方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4680797A (en) * | 1984-06-26 | 1987-07-14 | The United States Of America As Represented By The Secretary Of The Air Force | Secure digital speech communication |
US6020840A (en) * | 1997-12-24 | 2000-02-01 | Ong; Lance | Method and apparatus for representing analog waveforms in digital form based on a multiplier, elapsed time and polarity |
CN1253684A (zh) * | 1997-04-25 | 2000-05-17 | 西门子公司 | 数据再生的方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1601749A (en) | 1978-05-25 | 1981-11-04 | Kazmin E V | Digital computing device |
JPS6037660B2 (ja) * | 1980-05-06 | 1985-08-27 | 日本ビクター株式会社 | 音声信号の近似圧縮方式 |
HU189722B (en) * | 1983-06-20 | 1986-07-28 | Nehezipari Mueszaki Egyetem,Hu | Method and circuit arrangement for sampling according to the value of signal independent of the frequency range of the signal recorded |
JPH0644712B2 (ja) * | 1984-05-22 | 1994-06-08 | 株式会社アドバンス | 信号処理方式 |
GB8520943D0 (en) | 1985-08-21 | 1985-09-25 | Gen Electric | Analogue-to-digital conversion |
EP0349664A1 (en) * | 1988-07-06 | 1990-01-10 | R. R. Donnelley & Sons Company | Digital method and system for reproducing analog data |
JPH0630443B2 (ja) | 1987-01-16 | 1994-04-20 | ヤマハ株式会社 | デジタル・フエイズ・ロツクド・ル−プ用入力回路 |
US4712087A (en) | 1987-02-09 | 1987-12-08 | Tektronix, Inc. | Analog-to-digital converter error correction circuit |
DE8717485U1 (zh) | 1987-10-06 | 1989-04-06 | Ant Nachrichtentechnik Gmbh, 7150 Backnang, De |
-
2000
- 2000-06-21 GB GBGB0015148.0A patent/GB0015148D0/en not_active Ceased
-
2001
- 2001-06-20 CA CA002410422A patent/CA2410422A1/en not_active Abandoned
- 2001-06-20 JP JP2002504028A patent/JP2003536344A/ja not_active Abandoned
- 2001-06-20 CN CNB018116116A patent/CN100403654C/zh not_active Expired - Fee Related
- 2001-06-20 AT AT01940752T patent/ATE336827T1/de not_active IP Right Cessation
- 2001-06-20 US US10/311,887 patent/US6803868B2/en not_active Expired - Lifetime
- 2001-06-20 AU AU2001274254A patent/AU2001274254A1/en not_active Abandoned
- 2001-06-20 KR KR1020027017502A patent/KR100787789B1/ko not_active IP Right Cessation
- 2001-06-20 EP EP01940752A patent/EP1295399B1/en not_active Expired - Lifetime
- 2001-06-20 DE DE60122334T patent/DE60122334T2/de not_active Expired - Fee Related
- 2001-06-20 WO PCT/GB2001/002691 patent/WO2001099286A1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4680797A (en) * | 1984-06-26 | 1987-07-14 | The United States Of America As Represented By The Secretary Of The Air Force | Secure digital speech communication |
CN1253684A (zh) * | 1997-04-25 | 2000-05-17 | 西门子公司 | 数据再生的方法 |
US6020840A (en) * | 1997-12-24 | 2000-02-01 | Ong; Lance | Method and apparatus for representing analog waveforms in digital form based on a multiplier, elapsed time and polarity |
Also Published As
Publication number | Publication date |
---|---|
WO2001099286A1 (en) | 2001-12-27 |
DE60122334D1 (de) | 2006-09-28 |
ATE336827T1 (de) | 2006-09-15 |
EP1295399A1 (en) | 2003-03-26 |
EP1295399B1 (en) | 2006-08-16 |
GB0015148D0 (en) | 2000-08-09 |
US6803868B2 (en) | 2004-10-12 |
CA2410422A1 (en) | 2001-12-27 |
KR100787789B1 (ko) | 2007-12-21 |
AU2001274254A1 (en) | 2002-01-02 |
DE60122334T2 (de) | 2007-09-13 |
CN1437796A (zh) | 2003-08-20 |
JP2003536344A (ja) | 2003-12-02 |
US20030179018A1 (en) | 2003-09-25 |
KR20030043796A (ko) | 2003-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100403654C (zh) | 产生信号的数字描述的方法和设备 | |
US4377759A (en) | Offset compensating circuit | |
US5208595A (en) | Digitally controlled adaptive slew rate delta modulator | |
CN104410419A (zh) | 带有数字可编程选通窗的模数转换器 | |
CA2138730A1 (en) | Clock Signal Regeneration Method and Apparatus | |
US20100194613A1 (en) | Method and apparatus for analog-to-digital conversion using asynchronous sigma-delta modulation | |
WO1989012891A1 (en) | Three-part decoder circuit | |
US7075475B1 (en) | Correlated double sampling modulation system with reduced latency of reference to input | |
JP3347848B2 (ja) | 多値信号復号回路 | |
US20160301399A1 (en) | Baseline restore sampling method | |
RU2449470C1 (ru) | Интегрирующий аналого-цифровой преобразователь | |
US4251804A (en) | Delta modulation utilizing selectable piecewise linear waveform approximation | |
US5396240A (en) | Missing pulse generator for gray code decoding | |
KR0155586B1 (ko) | 임계 전이 시간의 비동기 검출 방법 및 비동기 디지탈 임계치 검출기 | |
EP0238646B1 (en) | Dual slope converter with large apparent integrator swing | |
NZ241490A (en) | Data extraction after demodulation: time monitoring of signal deviation from mean | |
US6097322A (en) | Device and method for controlling the sampling of a signal conveying binary information coded according to a two-phase code | |
JPH0429258B2 (zh) | ||
SU1712961A1 (ru) | Устройство дл поиска зон информации на магнитном носителе | |
WO1989012894A1 (en) | Three-part decoder circuit | |
JPH0533342B2 (zh) | ||
SU1548844A1 (ru) | Устройство дл селекции импульсов | |
RU83673U1 (ru) | Импульсно-кодовая передающая система | |
RU1798491C (ru) | Способ передачи информации с глубинного прибора | |
SU467320A1 (ru) | Импульсный нуль орган |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080716 Termination date: 20100620 |