WO2026014138A1 - 光検出装置および光検出システム - Google Patents

光検出装置および光検出システム

Info

Publication number
WO2026014138A1
WO2026014138A1 PCT/JP2025/021247 JP2025021247W WO2026014138A1 WO 2026014138 A1 WO2026014138 A1 WO 2026014138A1 JP 2025021247 W JP2025021247 W JP 2025021247W WO 2026014138 A1 WO2026014138 A1 WO 2026014138A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
pixel
circuit
conversion circuit
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/021247
Other languages
English (en)
French (fr)
Inventor
賢哉 林
一樹 芥川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of WO2026014138A1 publication Critical patent/WO2026014138A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/08—Systems determining position data of a target for measuring distance only
    • G01S17/10—Systems determining position data of a target for measuring distance only using transmission of interrupted, pulse-modulated waves
    • G01S17/18—Systems determining position data of a target for measuring distance only using transmission of interrupted, pulse-modulated waves wherein range gates are used
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/481—Constructional features, e.g. arrangements of optical elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/705—Pixels for depth measurement, e.g. RGBZ
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N25/773—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters comprising photon counting circuits, e.g. single photon detection [SPD] or single photon avalanche diodes [SPAD]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array

Definitions

  • This disclosure relates to an optical detection device and an optical detection system.
  • a light receiving device includes a memory unit that stores correction values (correction amounts) corresponding to pixel positions, and an in-plane delay correction unit that performs correction processing on a histogram created by a histogram creation unit based on the correction values stored in the memory unit (Patent Document 1).
  • a photodetector device includes a plurality of pixels including a first pixel and a second pixel, each having a light-receiving element capable of receiving light and outputting a current, and each capable of outputting a first signal based on the current of the light-receiving element, a first switching circuit capable of switching a path of the first signal, and a plurality of conversion circuits including a first conversion circuit and a second conversion circuit capable of converting the first signal input via the first switching circuit into a second signal, which is a digital signal.
  • the first switching circuit is capable of outputting the first signal from the first pixel to the first conversion circuit or a conversion circuit different from the first conversion circuit, and is capable of outputting the first signal from the second pixel to the second conversion circuit or a conversion circuit different from the second conversion circuit.
  • a light detection system including a light source capable of irradiating light onto an object and a light detection device configured to receive light from the object.
  • the light detection device includes a plurality of pixels including a first pixel and a second pixel, each having a light receiving element configured to receive light and output a current, and each capable of outputting a first signal based on the current of the light receiving element, a first switching circuit configured to switch the path of the first signal, and a plurality of conversion circuits including a first conversion circuit and a second conversion circuit configured to convert the first signal input via the first switching circuit into a second signal, which is a digital signal.
  • the first switching circuit is configured to output the first signal from the first pixel to the first conversion circuit or a conversion circuit different from the first conversion circuit, and to output the first signal from the second pixel to the second conversion circuit or a conversion circuit different from the second conversion circuit.
  • FIG. 1 is a block diagram illustrating an example of a schematic configuration of a light detection system according to an embodiment of the present disclosure.
  • FIG. 2 is a diagram illustrating an example of the configuration of a pixel of a photodetector according to an embodiment of the present disclosure.
  • FIG. 3 is a diagram illustrating another example of the configuration of a pixel of a photodetector according to an embodiment of the present disclosure.
  • FIG. 4 is a diagram illustrating an example of the configuration of a photodetector according to an embodiment of the present disclosure.
  • FIG. 5 is a diagram illustrating a configuration example of a signal processing unit of a photodetector according to an embodiment of the present disclosure.
  • FIG. 1 is a block diagram illustrating an example of a schematic configuration of a light detection system according to an embodiment of the present disclosure.
  • FIG. 2 is a diagram illustrating an example of the configuration of a pixel of a photodetector according to an embodiment of the present disclosure.
  • FIG. 6 is a diagram illustrating a configuration example of a signal processing unit of a photodetector according to an embodiment of the present disclosure.
  • FIG. 7 is a diagram illustrating an example of signal processing by the signal processing unit of the photodetector according to the embodiment of the present disclosure.
  • FIG. 8 is a diagram illustrating an example of signal processing by the signal processing unit of the photodetector according to the embodiment of the present disclosure.
  • FIG. 9 is a diagram illustrating an example of the operation of the photodetector according to the embodiment of the present disclosure.
  • FIG. 10 is a diagram illustrating an example of the operation of the photodetector according to the embodiment of the present disclosure.
  • FIG. 10 is a diagram illustrating an example of the operation of the photodetector according to the embodiment of the present disclosure.
  • FIG. 11 is a diagram illustrating an example of the operation of the photodetector according to the embodiment of the present disclosure.
  • FIG. 12 is a diagram illustrating an example of the operation of the photodetector according to the embodiment of the present disclosure.
  • FIG. 13 is a diagram illustrating a configuration example of a photodetector according to an embodiment of the present disclosure.
  • FIG. 14 is a diagram illustrating another configuration example of a photodetector according to an embodiment of the present disclosure.
  • FIG. 15 is a diagram illustrating a configuration example of a switching circuit of a photodetector according to an embodiment of the present disclosure.
  • FIG. 16 is a diagram illustrating another example configuration of the switching circuit of the photodetector according to the embodiment of the present disclosure.
  • FIG. 17 is a diagram illustrating a configuration example of a photodetector according to the first modification of the present disclosure.
  • FIG. 18 is a diagram illustrating a configuration example of a photodetector according to the first modification of the present disclosure.
  • FIG. 19 is a diagram illustrating a configuration example of a photodetector according to the second modification of the present disclosure.
  • FIG. 20 is a diagram illustrating a configuration example of a photodetector according to a third modification of the present disclosure.
  • FIG. 21 is a diagram illustrating a configuration example of a photodetector according to the fourth modification of the present disclosure.
  • FIG. 22 is a diagram illustrating a configuration example of a photodetector according to a fifth modification of the present disclosure.
  • FIG. 23 is a block diagram showing an example of a schematic configuration of a vehicle control system.
  • FIG. 24 is an explanatory diagram showing an example of the installation positions of the outside-of-vehicle information detection unit
  • Embodiment 1 is a block diagram showing an example of a schematic configuration of a light detection system according to an embodiment of the present disclosure.
  • the light detection system 300 includes a light detection device 1 and a light emitting device 2.
  • the light detection device 1 and the light detection system 300 can be configured as a device capable of performing distance measurement, i.e., a distance measurement device or a distance measurement system.
  • the light detection system 300 is configured to be capable of performing distance measurement using, for example, a time-of-flight (TOF) method.
  • TOF time-of-flight
  • the photodetector 1 is a device capable of detecting incident light.
  • the photodetector 1 has multiple pixels P, each containing a light-receiving element, and is configured to receive incident light and generate a signal.
  • the photodetector 1 is a device capable of receiving light and generating a signal, and can also be called a light-receiving device.
  • the photodetector 1 can be configured as a distance sensor, image sensor, etc., capable of measuring distance using the TOF method.
  • the pixels P of the photodetector 1 include, for example, an APD (Avalanche Photo Diode) as a light-receiving element, and are configured to receive light and output a current.
  • the light-receiving element (light-receiving section) of each pixel P can be configured to generate a signal in response to receiving photons.
  • the photodetector 1 generates a signal by receiving light that has passed through an optical system (not shown) including, for example, an optical lens.
  • the photodetector 1 is configured, for example, using a semiconductor substrate (e.g., a Si (silicon) substrate, an SOI (silicon on insulator) substrate, etc.) on which the light-receiving elements of each pixel P are provided.
  • the photodetector 1 has an area (pixel section 100) in which multiple pixels P are provided.
  • the photodetector 1 is provided with a pixel section 100 in which multiple pixels P are arranged two-dimensionally in a matrix.
  • the pixel section 100 can also be considered a pixel array in which multiple pixels P are arranged.
  • the light-receiving element of each pixel P may be composed of a SPAD (single-photon avalanche diode).
  • the photodetector 1 captures incident light from the object to be measured via an optical system including, for example, an optical lens.
  • the light-receiving element of pixel P receives light from the object to be measured (e.g., infrared light, visible light, etc.) and generates an electric charge through photoelectric conversion, thereby generating a photocurrent.
  • the light-emitting device 2 has a light source unit 200 and a control unit 220.
  • the light source unit 200 is configured to be able to generate light (optical signals).
  • the light source unit 200 has, for example, one or more light-emitting elements, and is configured to be able to irradiate light onto the measurement object.
  • the light-emitting elements are LDs (Laser Diodes), LEDs (Light Emitting Diodes), etc., and can output light (infrared light, visible light, etc.) to the outside.
  • the light source unit 200 can, for example, generate laser light and emit the laser light to the outside.
  • the light source unit 200 can be configured using a semiconductor laser element, for example a vertical cavity surface emitting laser (VCSEL).
  • VCSEL vertical cavity surface emitting laser
  • the light emitting device 2 has a light source unit that includes a light emitting element (i.e., a light emitting region), and can also be called a light source device.
  • the control unit 220 is configured to be able to control the light source unit 200.
  • the control unit 220 is a control circuit, and is configured to be able to control the light emitting elements of the light source unit 200.
  • the control unit 220 can also be considered a drive unit (drive circuit) configured to be able to drive the light source unit 200 (or the light emitting elements).
  • the control unit 220 is configured from multiple circuits including, for example, a timing generator, a DA conversion circuit (DAC: Digital to Analog Converter), an amplifier circuit, etc., and can control the operation of the light source unit 200.
  • the control unit 220 is configured to be able to control, for example, the current and voltage to the light-emitting elements of the light source unit 200.
  • the control unit 220 supplies the light source unit 200 with the current and voltage for driving the light-emitting elements of the light source unit 200, and can control the light emission by the light-emitting elements (for example, the light emission timing, light emission duration, etc.).
  • the control unit 220 can also be referred to as a light source control unit or light source driving unit.
  • the optical detection system 300 can irradiate an object with light (e.g., laser light) using the light source unit 200 and receive the light reflected by the object.
  • light e.g., laser light
  • reflected light (returned light) reflected by the object to be measured is incident on the pixel unit 100, and an electrical signal corresponding to the received reflected light is detected.
  • the electrical signal generated by receiving the reflected light from the object to be measured is a signal corresponding to the distance to the object to be measured.
  • the light detection system 300 transmits and receives light and can measure the distance to an object to be measured.
  • the light detection device 1 is configured to detect the distance to the object (subject) to be measured for each pixel P and generate image data (distance image data) related to the distance to the object.
  • the light detection device 1 can generate a depth map, for example.
  • the optical detection device 1 and optical detection system 300 can also be applied to sensors capable of detecting events, such as event-driven sensors (also known as EVS (Event Vision Sensor), EDS (Event Driven Sensor), DVS (Dynamic Vision Sensor), etc.).
  • event-driven sensors also known as EVS (Event Vision Sensor), EDS (Event Driven Sensor), DVS (Dynamic Vision Sensor), etc.
  • the optical detection device 1 and optical detection system 300 can be applied to a variety of electronic devices.
  • the light detection device 1 has a pixel unit 100, a pixel control unit 110, a signal processing unit 120, and a control unit 150, as shown in the example of FIG. 1. At least a portion of the light detection device 1 and the light emitting device 2 may be configured integrally. For example, a portion or all of the control unit 150 and the control unit 220 may be configured integrally.
  • the light source unit 200 may be mounted on the light detection device 1, or may be provided external to the light detection device 1.
  • the pixel control unit 110 is configured to be able to control each pixel P of the pixel unit 100.
  • the pixel control unit 110 is a control circuit and is configured from multiple circuits including, for example, a buffer, a shift register, an address decoder, etc.
  • the pixel control unit 110 generates signals for controlling the pixels P and outputs them to each pixel P of the pixel unit 100.
  • the pixel control unit 110 is controlled by the control unit 150 and controls the pixels P of the pixel unit 100.
  • the pixel control unit 110 generates signals for controlling the pixels P, such as signals for controlling the readout circuit of the pixel P, and supplies these to each pixel P.
  • the pixel control unit 110 can also control the reading out of pixel signals from each pixel P.
  • the pixel control unit 110 can also be considered a pixel drive unit (pixel drive circuit) configured to be able to drive each pixel P.
  • the control unit 150 is configured to be able to control each part of the photodetector 1.
  • the control unit 150 receives externally provided clocks, data instructing the operating mode, etc., and can also output data such as internal information of the photodetector 1.
  • the control unit 150 is a control circuit, and has, for example, a timing generator configured to be able to generate various timing signals.
  • the control unit 150 controls the operation of the pixel control unit 110 and signal processing unit 120 based on various timing signals (pulse signals, clock signals, etc.) generated by the timing generator.
  • the control unit 150 may include circuits such as a PLL (Phase Locked Loop) and a DAC (Digital to Analog Converter).
  • the control unit 150 is configured, for example, to supply a signal for controlling the control unit 220 to the control unit 220 and control the operation of the control unit 220.
  • the control unit 150 can be configured to be able to control the generation process of pixel signals by the pixels P of the pixel unit 100, the timing of light irradiation by the light source unit 200, etc.
  • the signal processing unit 120 is a signal processing circuit configured to be able to perform signal processing.
  • the signal processing unit 120 is made up of circuits that perform various types of signal processing on the signals output from each pixel P.
  • the signal processing unit 120 is configured to include an arithmetic circuit, a memory circuit, etc., and can perform various types of signal processing such as noise reduction processing, TD (Time to Digital) conversion processing, and counting (accumulation) processing.
  • the signal processing unit 120 is configured to acquire the signal of each pixel P and generate a signal related to the distance to the measurement target.
  • the signal processing unit 120 may, for example, perform various signal processing on the signal of each pixel P, and generate and output distance image data representing the distance to the measurement target.
  • the signal processing unit 120 and control unit 150 may be configured integrally.
  • the signal processing unit 120 and control unit 150 may include a processor and memory.
  • the signal processing unit 120 generates a signal (distance signal) related to the distance to the measurement object based on the pixel signal.
  • a signal distance signal
  • the light source unit 200 repeatedly starts and stops emitting light, and the pixel P repeatedly detects reflected light (i.e., light reflected from the measurement object).
  • the signal processing unit 120 can generate and output image data (distance image data) including a distance signal for each pixel P, for example, by analyzing the pixel signals output sequentially from each pixel P through multiple distance measurements.
  • the pixel unit 100, pixel control unit 110, signal processing unit 120, control unit 150, etc. described above may be provided on a single substrate, or may be provided separately on multiple substrates.
  • the photodetector 1 may have, for example, a structure (layered structure) formed by stacking multiple semiconductor layers. Furthermore, at least one of the light source unit 200 and the control unit 220 may be provided on the same substrate as the pixel unit 100, etc.
  • FIG. 2 is a diagram illustrating an example of the configuration of a pixel of a photodetector according to an embodiment.
  • a pixel P of the photodetector 1 has a light-receiving element 10 and a readout circuit 20.
  • a readout circuit 20 is provided for each light-receiving element 10, for example. Note that a readout circuit 20 may be provided for multiple light-receiving elements 10.
  • the photodetector 1 may also have a configuration in which multiple pixels P share a single readout circuit 20.
  • the photodetector 10 is configured to receive light and generate a signal.
  • the photodetector 10 is, for example, a SPAD (Single Photon Avalanche Diode) and has a multiplication region (multiplication section) capable of avalanche multiplication.
  • the photodetector 10 can convert incident photons into electric charges and output an electrical signal (signal S1 in Figure 2) corresponding to the incident photons.
  • the photodetector 10 can also be considered a photoelectric conversion element (photoelectric conversion section) configured to be able to photoelectrically convert light.
  • the light receiving element 10 is electrically connected to, for example, the supply circuit 21 and the output circuit 25.
  • one electrode of the light receiving element 10, the cathode is electrically connected to node N1, which is connected to the supply circuit 21 and the output circuit 25.
  • the other electrode of the light receiving element 10, the anode is electrically connected to, for example, wiring, an electrode, etc., to which a relatively low voltage is supplied.
  • the anode of the light receiving element 10 is electrically connected to potential line L2, which serves as a power supply line.
  • a voltage VSPAD is applied to the anode of the light receiving element 10 via potential line L2 from a power supply unit (voltage source) capable of supplying voltage.
  • the voltage VSPAD is, for example, a negative voltage.
  • the readout circuit 20 is configured to be able to output a signal based on the current of the light-receiving element 10.
  • the readout circuit 20 is configured to include circuits for reading out a signal based on the photocurrent flowing through the light-receiving element 10, such as a supply circuit 21 and an output circuit 25. Note that the configuration of the readout circuit 20 is not limited to the example shown in the figure and can be modified as appropriate.
  • the supply circuit 21 is configured to be able to supply current and voltage to the light receiving element 10.
  • the supply circuit 21 (supply unit) is electrically connected to the potential line L1 and is able to supply current and voltage to the light receiving element 10.
  • the supply circuit 21 is configured, for example, by a current source that can supply current to the light receiving element 10.
  • the potential line L1 is a wiring that is supplied with a predetermined potential (voltage). In the example shown in FIG. 2, the potential line L1 is a power supply line that is supplied with the power supply voltage VH.
  • the supply circuit 21 is, as an example, composed of a transistor M1.
  • the transistor M1 is, for example, a MOS transistor (MOSFET) having gate, source, and drain terminals.
  • MOSFET MOS transistor
  • the transistor M1 is a P-type transistor (for example, a PMOS transistor).
  • One of the source and drain of the transistor M1, which serves as a current source, is electrically connected to the potential line L1 to which the power supply voltage VH is applied, and the other of the source and drain of the transistor M1 is electrically connected to the light receiving element 10.
  • Transistor M1 of supply circuit 21 generates a current corresponding to the signal level of a signal input to its gate, and can supply the generated current to light receiving element 10.
  • supply circuit 21 (supply unit) may be configured using a resistive element.
  • Supply circuit 21 may also be configured with a switch that electrically connects or disconnects potential line L1 and light receiving element 10.
  • a voltage that results in a potential difference greater than the breakdown voltage of the light receiving element 10 can be applied between the cathode and anode of the light receiving element 10 by combining the voltage supplied via the supply circuit 21 and the voltage VSPAD supplied by the potential line L2.
  • the potential difference across the light receiving element 10 can be set to a potential difference greater than the breakdown voltage.
  • a reverse bias voltage greater than the breakdown voltage When a reverse bias voltage greater than the breakdown voltage is applied to the photodetector 10, it enters a state in which it can operate in Geiger mode. In Geiger mode, the photodetector 10 can undergo avalanche multiplication in response to incident photons, generating a pulsed current. In pixel P, a signal S1 corresponding to the photocurrent flowing through the photodetector 10 due to the incident photons is output to the output circuit 25.
  • the supply circuit 21 supplies current to the light receiving element 10, for example, when avalanche multiplication occurs and the potential difference between the electrodes of the light receiving element 10 is small.
  • the supply circuit 21 recharges the light receiving element 10, making it possible for the light receiving element 10 to operate in Geiger mode again.
  • the supply circuit 21 can recharge the light receiving element 10 with an electric charge and recharge the voltage of the light receiving element 10.
  • the output circuit 25 is configured to generate a signal Sp1 based on the signal S1 generated by the light receiving element 10.
  • the output circuit 25 can output the signal Sp1 as a voltage signal based on the current of the light receiving element 10.
  • the output circuit 25 is configured using an inverter (INV).
  • the output circuit 25 has, for example, an input section 26 and an output section 27, and can output an inverted signal of the input signal.
  • the output circuit 25 is composed of an INV circuit (inverter circuit).
  • the INV circuit is composed, for example, of a PMOS transistor and an NMOS transistor connected in series between the potential line L1 and a reference potential line.
  • the reference potential line is, for example, a wiring to which 0 V is applied as a GND voltage, i.e., a ground line (earth line).
  • the input section 26 of the output circuit 25 is electrically connected to, for example, the cathode of the light receiving element 10 and the supply circuit 21.
  • the input section 26 of the output circuit 25 i.e., the INV circuit
  • node N1 which connects the light receiving element 10 and the supply circuit 21.
  • the output circuit 25 receives the signal S1 from the light receiving element 10.
  • the signal level of the signal S1 i.e., the voltage (potential) of the signal S1
  • the INV circuit which is the output circuit 25, transitions the voltage of the signal Sp1 from low to high when the voltage of the signal S1 becomes smaller than the threshold voltage of the INV circuit due to the reception of photons by the light receiving element 10. Furthermore, when the voltage of the signal S1 becomes larger than the threshold voltage of the INV circuit due to the recharging of the light receiving element 10 by the supply circuit 21, the output circuit 25 transitions the voltage of the signal Sp1 from high to low.
  • the output circuit 25 can output the signal Sp1, which becomes a pulse signal, as a pixel signal to the signal processing unit 120 (see Figure 1).
  • the signal Sp1 which becomes a pulse signal based on the voltage of the signal S1 is output by the readout circuit 20 to the signal processing unit 120 as a pixel signal.
  • the output circuit 25 may be configured with a buffer circuit, an AND circuit, a NAND circuit, an OR circuit, a NOR circuit, etc.
  • the readout circuit 20 may include a circuit that controls the supply circuit 21.
  • FIG. 3 is a diagram illustrating another example configuration of a pixel of a photodetector device according to an embodiment.
  • the readout circuit 20 may have a level conversion circuit 28 (level shifter).
  • the readout circuit 20 includes, for example, a level-down circuit (level-down unit) as the level conversion circuit 28, and is configured to convert and output the voltage level of the signal Sp1.
  • the output circuit 25 may also be configured to include the level conversion circuit 28.
  • FIG. 4 is a diagram illustrating an example configuration of a photodetector according to an embodiment.
  • the signal processing unit 120 of the photodetector 1 includes, for example, a switching circuit 121, multiple conversion circuits 125, and an arithmetic circuit 130, as shown in the example of FIG. 4.
  • the switching circuit 121 is configured to be able to switch the path of a signal from pixel P.
  • the switching circuit 121 is, for example, electrically connected between each pixel P of the pixel unit 100 and each conversion circuit 125, and is configured to be able to switch the transmission path of the signal output from the pixel P.
  • the switching circuit 121 can be configured to be able to change the connection state between each pixel P and each conversion circuit 125.
  • the switching circuit 121 can also be called a signal switching circuit or a path switching circuit.
  • the switching circuit 121 switches the transmission path for each period (unit time) and can transmit the pixel signal of each pixel P to each conversion circuit 125.
  • the switching circuit 121 is composed of, for example, a multiplexer circuit (also called a selector), a switch circuit, a buffer circuit, etc.
  • the switching circuit 121 is configured to switch the signal path of the pixel signal (i.e., signal Sp1) input from the pixel P at predetermined intervals (e.g., every frame or every subframe), and change the output destination of each pixel signal.
  • the switching circuit 121 can use a multiplexer (MUX) and a switch to control to which of multiple conversion circuits 125 the pixel signal of the pixel P is output.
  • MUX multiplexer
  • the switching circuit 121 switches the signal path, and for example, the conversion circuit 125 to which the pixel signal of each pixel P is output is set.
  • the switching circuit 121 changes the signal path of the pixel signal Sp1 in a time-division manner (at each time interval) and outputs the signal Sp1 to the conversion circuit 125. It can be said that the switching circuit 121 distributes the pixel signals input from the multiple pixels P of the pixel unit 100 to each conversion circuit 125.
  • the conversion circuit 125 is configured to be able to perform TD (Time to Digital) conversion, and converts the input pixel signal into a digital signal.
  • the conversion circuit 125 is provided, for example, for each pixel P or for each set of pixels P.
  • the conversion circuit 125 is a TDC (Time to Digital Converter).
  • the conversion circuit 125 is configured to be able to convert the input pixel signal into a digital signal related to the timing of light reception at the pixel P.
  • the conversion circuit 125 is configured as a TD conversion circuit (TD conversion unit) using, for example, a flip-flop circuit, a counter circuit, etc.
  • the conversion circuit 125 (conversion unit) is configured to convert, for example, a pixel signal, which is a pulse signal generated by the pixel P, into a digital signal corresponding to the elapsed time from when light is emitted by the light source unit 200 (its light-emitting element) to when light is received by the light-receiving element 10 of the pixel P.
  • the conversion circuit 125 receives pixel signals from each pixel P of the pixel unit 100 via the switching circuit 121.
  • the conversion circuit 125 performs TD conversion processing on the pixel signals, which are pulse signals sequentially read out from each pixel P.
  • the signal Sp1 which is the pixel signal transmitted via the switching circuit 121, is subjected to TD conversion processing by the conversion circuit 125 and converted into a digital signal that indicates, for example, the timing of receiving reflected light from the object to be measured.
  • the conversion circuit 125 is configured to be able to output a digital signal corresponding to the time from when the light source unit 200 emits light to when the light receiving element 10 receives reflected light (returned light) as a converted pixel signal (signal Sp2).
  • the conversion circuit 125 converts the pixel signal Sp1, which is a pulse signal, into signal Sp2, which is a digital signal with a predetermined number of bits, and outputs it as a signal indicating the round-trip time of light (i.e., time of flight).
  • the conversion circuit 125 may, for example, measure the time from the emission of light by the light source unit 200 to the transition timing (rising edge or falling edge) of the pixel signal corresponding to the reception of reflected light as a count value, and generate a signal indicating the count value as a converted pixel signal. Based on signal Sp1, the conversion circuit 125 may output signal Sp2 indicating a count value corresponding to the period from the start of irradiation of light onto the measurement object to the reception of reflected light from the measurement object as a converted pixel signal.
  • the switching operation of the switching circuit 121 described above causes, for example, pixel signals from the same pixel P to be transmitted via different paths and to different conversion circuits 125 for each period and converted into digital signals.
  • the pixel signals of each pixel P can be TD converted via different signal paths for each predetermined period and output to the arithmetic circuit 130.
  • the arithmetic circuit 130 is configured to acquire pixel signals converted into digital signals and perform arithmetic processing.
  • the arithmetic circuit 130 (arithmetic unit) is configured to include, for example, a logic circuit and memory.
  • the arithmetic circuit 130 generates data regarding the light reception timing for each pixel P based on the pixel signals (i.e., signal Sp2) output by each conversion circuit 125, and calculates the distance to the measurement target.
  • the arithmetic circuit 130 is configured to generate a histogram of the signal values (i.e., count values) of the pixel signals for each pixel or for a predetermined number of pixels during each period (e.g., subframe) for which the signal path is set by the switching circuit 121.
  • the arithmetic circuit 130 can, for example, integrate histograms obtained for each pixel during different periods and use the integrated histogram to calculate the distance to the measurement target.
  • the arithmetic circuit 130 has a switching circuit 131 and multiple generation circuits 135.
  • the switching circuit 131 is configured to be able to switch the path of the signal from the conversion circuit 125.
  • the arithmetic circuit 130 has, for example, a number of generation circuits 135 corresponding to the number of conversion circuits 125.
  • the switching circuit 131 can also be referred to as a signal switching circuit or a path switching circuit.
  • the switching circuit 131 is, for example, electrically connected between multiple conversion circuits 125 and multiple generation circuits 135, and is configured to be able to switch the path of pixel signals transmitted from the conversion circuits 125.
  • the switching circuit 131 can be configured to be able to change the connection state between each conversion circuit 125 and each generation circuit 135.
  • the switching circuit 131 switches the transmission path every predetermined period (unit period) and can transmit the pixel signal of each pixel P converted by each conversion circuit 125 to each generation circuit 135.
  • the switching circuit 131 is composed of, for example, a multiplexer circuit, a switch circuit, a buffer circuit, etc.
  • the switching circuit 131 is configured to switch the signal path of the pixel signal (i.e., signal Sp2) input via the conversion circuit 125 for each period (e.g., each frame or each subframe), and change the output destination of each pixel signal.
  • the switching circuit 131 can use a multiplexer (MUX) and a switch to control to which of multiple generation circuits 135 the pixel signal of pixel P is output.
  • MUX multiplexer
  • the signal path is switched by the switching circuit 131, and the generation circuit 135 to which the pixel signal of each pixel P is output is set.
  • the switching circuit 131 changes the signal path of the pixel signal, signal Sp2, to time division and outputs signal Sp2 to the generation circuit 135. It can be said that the switching circuit 131 distributes the pixel signals of each pixel P converted by the multiple conversion circuits 125 to each generation circuit 135.
  • the signal processing unit 120 is configured, for example, to set the pixel signal path in the switching circuit 121 as well as the pixel signal path in the switching circuit 131.
  • the signal processing unit 120 can be configured to switch the signal path in the switching circuit 131 in conjunction with switching the signal path in the switching circuit 121.
  • FIGS. 5 and 6 are diagrams illustrating an example configuration of a signal processing unit of a photodetector device according to an embodiment.
  • Each of FIGS. 5 and 6 schematically illustrates the signal paths of pixel signals from six pixels P (referred to as pixels Pa to Pf) to six generation circuits 135 (referred to as generation circuits 135a to 135f). Also illustrated are six conversion circuits 125 (conversion circuits 125a to 125f) between each pixel P and each generation circuit 135.
  • FIG. 5 shows one example of a path setting (path setting A)
  • FIG. 6 shows another example of a path setting (path setting B).
  • the signal paths in switching circuit 121 and switching circuit 131 are not limited to the examples shown in FIG. 5 or FIG. 6, and can be set arbitrarily.
  • the signal processing unit 120 sets a signal path between the switching circuit 121 and the switching circuit 131 as path setting A, as shown schematically by the dashed lines in Figure 5. Furthermore, during the next period (e.g., the second subframe), the signal processing unit 120 sets a signal path between the switching circuit 121 and the switching circuit 131 as path setting B, as shown schematically by the dashed lines in Figure 6.
  • the switching circuit 131 changes the signal path in the switching circuit 131 according to the signal path in the switching circuit 121 so that, for example, pixel signals read out from the same pixel P for each period are input to the same generation circuit 135.
  • the pixel signals output from the pixel P are transmitted to different paths and different conversion circuits 125 for each period, converted into digital signals, and transmitted to the same generation circuit 135 via the switching circuit 131.
  • the generation circuit 135 is configured to generate a histogram of count values corresponding to the signal values of pixel signals, i.e., the round-trip time of light.
  • the generation circuit 135 can generate histogram data that shows the correspondence between count values corresponding to the round-trip time of light and the frequency of the count values (i.e., the frequency (number) of the count values). As an example, the generation circuit 135 classifies the count values into predetermined intervals (ranges), i.e., into bins, and generates histogram data that shows the distribution of count values according to the distance to the measurement target.
  • the generation circuit 135 receives pixel signals from the same pixel P repeatedly during each period (e.g., subframe) via the switching circuit 131, for example.
  • the generation circuit 135 can count multiple pixel signals (i.e., count values) measured during each period collectively for each BIN, and generate histogram data indicating the frequency (number) of the count values. For example, the pixel count values acquired via different signal paths for each specified period are integrated (summed) for each BIN, and histogram data is generated.
  • the calculation circuit 130 is configured to be able to calculate the distance to the measurement target based on the peak value (maximum value) in the histogram of pixel signal values. For example, the calculation circuit 130 calculates the difference between the start time of light irradiation and the arrival time of reflected light, i.e., the round-trip time (time of flight) of light, based on the count value (or BIN) at which the frequency (frequency) in the histogram of pixel signals indicates the peak value.
  • the arithmetic circuit 130 is configured to calculate (estimate) the distance between the light detection device 1 (or light detection system 300) and the object to be measured, for example, using the round-trip time calculated using the integrated histogram. As an example, the arithmetic circuit 130 calculates the distance to the object for each pixel P and generates a distance signal related to the distance to the object.
  • the distance to the object to be measured is determined based on the time it takes for light emitted from the light source unit 200 to reflect off the object to reach the light detection device 1.
  • the signal processing unit 120 can generate distance image data including a distance signal for each pixel P as depth map data, for example, and output this data externally from the light detection device 1.
  • skew will occur due to differences in propagation delay, and even for pixel signals that indicate the same light reception timing (i.e., reaction timing), there may be differences in the count values after TD conversion. This can lead to errors in the count values due to propagation delay, which can reduce ranging accuracy.
  • the photodetector 1 is provided with a switching circuit 121. This allows a histogram of pixel signals from pixel P to be generated using multiple paths and the conversion circuit 125. The integrated histogram can be used to determine the distance to the measurement target, making it possible to prevent a decrease in distance measurement accuracy.
  • FIGS. 7 and 8 are diagrams illustrating an example of signal processing by the signal processing unit of the photodetector device according to the embodiment.
  • FIG. 7 shows an example of a histogram generated by one of the multiple generation circuits 135 in the signal processing unit 120 (for example, generation circuit 135a corresponding to pixel Pa shown in FIGS. 5 and 6) and another generation circuit 135 (for example, generation circuit 135b corresponding to pixel Pb shown in FIGS. 5 and 6).
  • Figures 7 and 8 show an example where the light reception timing (i.e., the response timing of the light receiving element 10) at each of pixel Pa and pixel Pb is the same. They also show the distance measurement value DP, which indicates the count value (i.e., BIN value) corresponding to the peak value in each histogram, and the skews Sa and Sb between the distance measurement values. These skews are caused by, for example, differences in propagation delay, and represent the difference (amount of deviation) between the distance measurement values.
  • the generation circuit 135 is configured to integrate histograms obtained for each period during which the signal path is set by the switching circuit 121, and generate an integrated histogram.
  • the generation circuit 135a generates histogram data D1 during a certain period, for example, during the period during which path setting A shown in Figure 5 is set.
  • the generation circuit 135a adds (integrates) histogram data D1 with histogram data D2 obtained during the next period, for example, the period during which path setting B shown in FIG. 6 is set, to generate histogram data D5.
  • the generation circuit 135a can calculate histogram data D5, for example, by accumulating (accumulating) count values (i.e., time information), which are pixel signals converted by multiple conversion circuits 125 during the respective setting periods of path setting A and path setting B.
  • Generation circuit 135b generates histogram data D3 during a certain period, i.e., the period when route setting A is set. Furthermore, generation circuit 135b sums (adds) histogram data D4 obtained during the next period, i.e., the period when route setting B is set, to histogram data D3 to generate histogram data D6.
  • the generation circuit 135b can calculate histogram data D6, for example, by accumulating count values, which are pixel signals converted by multiple conversion circuits 125, during the respective setting periods of route setting A and route setting B.
  • skew Sa occurs between distance measurements DP1a to DP4a obtained from histogram data D1 to D4 due to differences in propagation delay between the routes.
  • the distance values DP1a to DP4a and distance values DP1b to DP4b that include variations depending on VT (Voltage Temperature) conditions (i.e., variations in characteristics due to voltage and temperature).
  • the distance values DP1a to DP4a and DP1b to DP4b are distance values under different VT conditions (VT condition C A , VT condition C B ).
  • the distance values DP1a to DP4a change to distance values DP1b to DP4b depending on the voltage and temperature, and a skew Sb occurs between the distance values DP1b to DP4b.
  • the arithmetic circuit 130 of the signal processing unit 120 is configured to be able to generate the integrated histogram data D5 and D6 using the generation circuits 135a and 135b, as described above. For example, as shown in the example in FIG. 7, the arithmetic circuit 130 can generate histogram data D5 (and histogram data D6) that has the average value of the count values for route setting A and route setting B as the centroid value of the histogram.
  • an integrated histogram is generated, making it possible to reduce the skew between distance measurements.
  • the skew between distance measurements DP5a and DP6a obtained from histogram data D5 and D6 can be set to skew Sa', which is smaller than skew Sa. This makes it possible to reduce errors in the count values caused by differences in propagation delay.
  • the skew between the distance measurements can be suppressed, as shown by the white arrows in Figure 8.
  • the skew between the distance measurements DP5a and DP6a can be set to skew Sb', which is smaller than skew Sb.
  • the photodetector 1 can reduce skew caused by differences in propagation delay, improving distance measurement accuracy.
  • This embodiment can reduce the amount of skew variation that occurs with voltage and temperature changes. Therefore, even when correcting distance measurement values by shifting the histogram after its creation, the correction process can be performed with high accuracy.
  • skew can be reduced by utilizing path switching. This allows the size of the drivers (buffers) provided on each path to be reduced, and the wiring width to be narrowed. This allows the circuit area of the switching circuit 121, conversion circuit 125, etc. to be reduced, and also makes it possible to reduce power consumption.
  • FIGS. 9 to 12 are diagrams illustrating an example of the operation of a photodetector according to an embodiment.
  • FIG. 10 is a timing chart showing an example of operation for path setting A shown in FIG. 9.
  • FIG. 12 is a timing chart showing an example of operation for path setting B shown in FIG. 11. Note that the path settings shown are merely examples and can be changed as appropriate.
  • FIGS. 9 and 11 each show four pixels P (pixel Pa to pixel Pd), four conversion circuits 125 (conversion circuits 125a to 125d), and four generation circuits 135 (generation circuits 135a to 135d). Note that the delay times TpdA to TpdD and delay times TpdA' to TpdD' shown in FIGS. 9 to 12 are the delay amounts (i.e., signal delay amounts) on each path from each pixel P to each conversion circuit 125.
  • the signal Sp1 (signal Sp1a) output from pixel Pa, the signal Sp1 (signal Sp1b) output from pixel Pb, the signal Sp1 (signal Sp1a', signal Sp1b') input to conversion circuits 125a and 125b, and the BIN values counted in generation circuits 135a and 135b are shown on the same time axis.
  • Figures 10 and 12 show the signal SLT indicating the light emission timing by the light source unit 200 on the same time axis.
  • Figures 10 and 12 show an example where the light reception timing (i.e., reaction timing) of pixel Pa and pixel Pb is the same.
  • Figure 10 is a timing chart for the period of the first subframe
  • Figure 11 is a timing chart for the period of the second subframe after the first subframe.
  • the light source unit 200 irradiates the measurement object with light based on the light emission timing signal SLT.
  • pixels Pa and Pb transition the voltages of signals Sp1a and Sp1b from low to high in response to receiving light from the measurement object.
  • Pixels Pa and Pb output signals Sp1a and Sp1b, which become pulse signals, respectively.
  • signal Sp1a' which is signal Sp1a delayed by delay time TpdA, is input from pixel Pa to conversion circuit 125a via switching circuit 121. After undergoing TD conversion by conversion circuit 125a, signal Sp1a' is output to generation circuit 135a via switching circuit 131.
  • signal Sp1b' which is signal Sp1b delayed by delay time TpdB, is input to conversion circuit 125b from pixel Pb via switching circuit 121. After being TD converted by conversion circuit 125b, signal Sp1b' is output to generation circuit 135b via switching circuit 131.
  • signals Sp1a' and Sp1b' are converted into different count values and counted (counted) into different BINs depending on the difference between delay times TpdA and TpdB (i.e., the propagation delay difference).
  • generation circuit 135a counts signal Sp1a' as BIN "4
  • generation circuit 135b counts signal Sp1b' as BIN "5.”
  • the light source unit 200 irradiates the measurement object with light in response to the light emission timing signal SLT.
  • pixels Pa and Pb transition the voltages of signals Sp1a and Sp1b from low to high in response to receiving light from the measurement object.
  • Pixels Pa and Pb output signals Sp1a and Sp1b, which become pulse signals, respectively.
  • signal Sp1b' which is signal Sp1b delayed by delay time TpdB'
  • conversion circuit 125a After undergoing TD conversion by conversion circuit 125a, signal Sp1b' is output to generation circuit 135b via switching circuit 131.
  • signal Sp1a' which is signal Sp1a delayed by delay time TpdA', is input to conversion circuit 125b from pixel Pa via switching circuit 121. After being TD converted by conversion circuit 125b, signal Sp1a' is output to generation circuit 135a via switching circuit 131.
  • signals Sp1a' and Sp1b' are converted into different count values and counted into different BINs depending on the difference (propagation delay difference) between delay times TpdA' and TpdB'.
  • generation circuit 135a counts signal Sp1a' as BIN "5
  • generation circuit 135b counts signal Sp1b' as BIN "4.”
  • the signal processing unit 120 of the photodetector 1 can add up the count values (time information) for each subframe using different paths and different conversion circuits 125, and generate an integrated histogram. Using the integrated histogram makes it possible to accurately measure the distance to the measurement target. This improves the detection accuracy of the distance signal (distance information).
  • FIG. 13 is a diagram illustrating an example configuration of a photodetector according to an embodiment.
  • the conversion circuit 125 has, for example, multiple flip-flops C1, as shown in the example of FIG. 13.
  • the counter 126 (counter circuit) is configured to count pulses of the signal CLK, which is an input clock signal, and output a signal Sout indicating the count value to each flip-flop C1 (flip-flop circuit).
  • the counter 126 is provided in common to multiple conversion circuits 125 (conversion circuits 125a to 125n). In the example shown in FIG. 13, one counter 126 is provided for conversion circuits 125a to 125n.
  • the counter 126 is connected in common to each conversion circuit 125, and can generate a signal Sout used for TD conversion and supply it to each conversion circuit 125.
  • the conversion circuit 125 may be configured to include the counter 126.
  • Flip-flop C1 receives, for example, signal Sp1 from pixel P via switching circuit 121, and signal Sout from counter 126. As an example, flip-flop C1 converts signal Sp1, which is a pulse signal, into signal Sp2 related to the timing of light reception at pixel P in accordance with signal Sout, which indicates the count value.
  • Conversion circuit 125 includes multiple flip-flops C1, and can convert signal Sp1, which is a pulse signal, into signal Sp2, which is a digital signal with a predetermined number of bits, and output it.
  • conversion circuit 125n is located close to counter 126, and conversion circuit 125a is located far from counter 126.
  • the delay time (propagation delay) of signal Sout from counter 126 to conversion circuit 125a is longer (larger) than the delay time of signal Sout from counter 126 to conversion circuit 125n.
  • the photodetector 1 is provided with a switching circuit 121, which allows a histogram of the signal from pixel P to be generated using multiple paths and the conversion circuit 125. This makes it possible to suppress deviations (errors) in the count value caused by delay time differences in the signal Sout, and to suppress deterioration in distance measurement accuracy.
  • FIG. 14 is a diagram illustrating another example configuration of a photodetector according to an embodiment.
  • the conversion circuit 125 may include a flip-flop C2 (flip-flops C2a to C2n in FIG. 14).
  • the flip-flop C2 is configured to hold (sample) the signal Sp1 of the pixel P in accordance with the input signal CLK and output it to the flip-flop C1.
  • Flip-flop C2 is configured to sample signal Sp1 in synchronization with signal CLK, which is a clock signal, and output it to flip-flop C1. Data signals are exchanged between flip-flop C1 and flip-flop C2, allowing timing adjustments to be made.
  • Flip-flop C2 can also be considered a synchronization circuit (synchronization unit).
  • a histogram of the signal from pixel P can be generated using multiple paths and the conversion circuit 125. This makes it possible to suppress discrepancies in the count value caused by delay time differences in the signal CLK, and to suppress any deterioration in distance measurement accuracy.
  • FIG. 15 is a diagram illustrating an example configuration of a switching circuit in a photodetector device according to an embodiment.
  • the switching circuit 121 has multiple buffers 122 and multiple switches SW, and is configured to be able to switch the path of a signal from a pixel P. By switching the connection state of each switch SW in the switching circuit 121, it is possible to change the path of the pixel signal for each pixel P.
  • FIG. 16 is a diagram illustrating another example configuration of a switching circuit in a photodetector according to an embodiment.
  • multiple conversion circuits 125 are provided corresponding to the number of pixel signals transmitted via the switching circuit 121.
  • a conversion circuit 125 may be provided for each predetermined number of pixels P.
  • the number of conversion circuits 125 may be less than the number of pixels P in the pixel section 100. Note that a conversion circuit 125 may be provided for each pixel P.
  • the photodetector includes a plurality of pixels (pixels P) including a first pixel and a second pixel, each of which has a light-receiving element (light-receiving element 10) capable of receiving light and outputting a current and is capable of outputting a first signal (e.g., signal Sp1) based on the current of the light-receiving element, a first switching circuit (switching circuit 121) capable of switching the path of the first signal, and a plurality of conversion circuits (conversion circuits 125) including a first conversion circuit and a second conversion circuit capable of converting the first signal input via the first switching circuit into a second signal (signal Sp2), which is a digital signal.
  • pixels P including a first pixel and a second pixel, each of which has a light-receiving element (light-receiving element 10) capable of receiving light and outputting a current and is capable of outputting a first signal (e.g., signal Sp1) based on
  • the first switching circuit is capable of outputting the first signal from the first pixel to the first conversion circuit or a conversion circuit different from the first conversion circuit, and is capable of outputting the first signal from the second pixel to the second conversion circuit or a conversion circuit different from the second conversion circuit.
  • the photodetector 1 has a switching circuit 121 that can switch signal paths.
  • the switching circuit 121 is configured to, for example, output signal Sp1 from pixel Pa to conversion circuit 125a or a conversion circuit 125 different from conversion circuit 125a, and to output signal Sp1 from pixel Pb to conversion circuit 125b or a conversion circuit 125 different from conversion circuit 125b. This makes it possible to reduce skew caused by differences in propagation delay. It is possible to realize a photodetector that can suppress a decrease in detection accuracy.
  • Modified Examples (2-1. Modification 1) 17 and 18 are diagrams for explaining a configuration example of a photodetector according to Modification 1 of the present disclosure.
  • a configuration example of the photodetector 1 has been described, but the configuration of the photodetector 1 is not limited to the above-described example.
  • the configuration of the switching circuit 121 of the photodetector 1 is not limited to the example shown in the drawings and can be modified as appropriate.
  • the switching circuit 121 has multiple demultiplexers 123 and multiple tri-state buffers 124, and is configured to be able to switch the path of the signal from the pixel P.
  • the signal processing unit 120 can change the path of the pixel signal for each pixel P by controlling each demultiplexer 123 (DEMUX) and each tri-state buffer 124 of the switching circuit 121.
  • the switching circuit 121 may be configured using multiple buffers 122 and multiple multiplexers 127, as in the example shown in Figure 18.
  • the multiplexer 127 is configured to be able to select and output some of the signals input from each of the multiple buffers 122.
  • the multiplexer 127 can also be considered a selection circuit (selection unit). By controlling each multiplexer 127 in the switching circuit 121, the path of the pixel signal for each pixel P can be changed.
  • Fig. 19 is a diagram illustrating an example configuration of a photodetector according to Modification 2.
  • the arithmetic circuit 130 of the signal processing unit 120 may have a plurality of memories 136, as in the example shown in Fig. 19.
  • the memories 136 are storage units (storage circuits) and, as an example, are configured using static random access memories (SRAMs).
  • SRAMs static random access memories
  • the memories 136 are configured to be able to store histogram data.
  • the arithmetic circuit 130 has memories 136 in a number corresponding to the number of generation circuits 135, for example.
  • the switching circuit 131 is electrically connected between each generation circuit 135 and each memory 136, and is configured to be able to switch the path of the signal from the generation circuit 135.
  • the signal processing unit 120 is configured, for example, to set the signal path in the switching circuit 131 along with the signal path in the switching circuit 121.
  • the signal processing unit 120 can be configured to switch the transmission path in the switching circuit 131 in conjunction with switching the transmission path in the switching circuit 121.
  • the switching circuit 131 changes the signal path in the switching circuit 131 according to the signal path in the switching circuit 121, so that, for example, the count value of the same pixel P is input to and stored in the same memory 136.
  • the pixel signal output from the pixel P is transmitted to a different path and a different conversion circuit 125 for each period, converted into a count value, and transmitted to the same memory 136 via the generation circuit 135 and switching circuit 131.
  • the arithmetic circuit 130 is configured to store (accumulate) in memory 136 the histogram data obtained for each period during which the signal path is set by the switching circuit 121, and generate integrated histogram data.
  • This modified example also makes it possible to prevent a decrease in detection accuracy. The same effects as those of the above-described embodiment can be achieved.
  • (2-3. Modification 3) 20 is a diagram illustrating a configuration example of a photodetector according to Modification 3. At least one of the switching circuit 131 and the memory 136 may be provided outside the photodetector 1. In the example shown in Fig. 20, the switching circuit 131 and the memory 136 are provided on a chip 3.
  • the chip 3 is a semiconductor chip, such as an application processor (AP).
  • the photodetector 1 has an interface circuit 160.
  • the interface circuit 160 (interface unit) is configured to be able to transmit input signals.
  • the interface circuit 160 can be configured to output histogram data generated by the generation circuit 135 to the chip 3, for example.
  • Chip 3 is configured to generate integrated histogram data, for example, by storing (retaining) histogram data obtained for each predetermined period (e.g., subframe) in memory 136. This modification also makes it possible to suppress a decrease in detection accuracy.
  • the optical detection system 300 may be configured to include chip 3.
  • the arithmetic circuit 130 may include an adder circuit 137.
  • the adder circuit 137 (adder) is configured to be able to perform addition processing of signals Sp2 (i.e., count values) input from a plurality of conversion circuits 125.
  • the generation circuit 135 receives the added signal Sp2 via the adder circuit 137, for example.
  • the generation circuit 135 can generate histogram data using the signal Sp2 added by the adder circuit 137.
  • (2-5. Modification 5) 22 is a diagram illustrating a configuration example of a photodetector according to Modification 5.
  • the light receiving element 10, the readout circuit 20, and the like of each pixel P of the photodetector 1 may be provided separately on multiple substrates (or semiconductor layers).
  • the photodetector 1 may have a stacked structure formed by stacking multiple substrates.
  • the photodetector 1 may be configured by stacking a substrate 101 and a substrate 102.
  • the light receiving element 10 for each pixel P may be arranged on the substrate 101, and the readout circuit 20 for each pixel P may be arranged on the substrate 102.
  • the pixel control unit 110, signal processing unit 120, control unit 150, etc. described above may be provided on the substrate 102, for example.
  • the above-described light detection device 1 and light detection system 300 can be used in various cases for sensing light such as visible light, infrared light, ultraviolet light, and X-rays, for example, as described below.
  • - Devices for taking images for viewing such as digital cameras and mobile devices with camera functions.
  • - Devices for traffic purposes such as in-vehicle sensors that take images of the front, rear, surroundings, and interior of a vehicle for safe driving such as automatic stopping and for recognizing the driver's state, surveillance cameras that monitor moving vehicles and roads, and distance measuring sensors that measure distances between vehicles.
  • - Devices for home appliances such as televisions, refrigerators, and air conditioners that take images of users' gestures and operate the equipment according to those gestures.
  • - Devices for medical and healthcare purposes such as endoscopes and devices that take images of blood vessels by receiving infrared light.
  • - Devices for security purposes such as surveillance cameras for crime prevention and cameras for person authentication.
  • - Devices for beauty purposes such as skin measuring devices that take images of the skin and microscopes that take images of the scalp.
  • - Devices for sports such as action cameras and wearable cameras for sports.
  • - Devices for agriculture such as cameras to monitor the condition of fields and crops.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure may be realized as a device mounted on any type of moving body, such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, personal mobility, an airplane, a drone, a ship, or a robot.
  • Figure 23 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile object control system to which the technology disclosed herein can be applied.
  • the vehicle control system 12000 includes multiple electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside vehicle information detection unit 12030, an inside vehicle information detection unit 12040, and an integrated control unit 12050.
  • the functional configuration of the integrated control unit 12050 also includes a microcomputer 12051, an audio/video output unit 12052, and an in-vehicle network I/F (interface) 12053.
  • the drivetrain control unit 12010 controls the operation of devices related to the vehicle's drivetrain in accordance with various programs.
  • the drivetrain control unit 12010 functions as a control device for a driveforce generating device such as an internal combustion engine or drive motor that generates vehicle driveforce, a driveforce transmission mechanism that transmits driveforce to the wheels, a steering mechanism that adjusts the vehicle's steering angle, and a braking device that generates vehicle braking force.
  • the body system control unit 12020 controls the operation of various devices installed in the vehicle body according to various programs.
  • the body system control unit 12020 functions as a control device for a keyless entry system, a smart key system, a power window device, or various lamps such as headlamps, backup lamps, brake lamps, turn signals, and fog lamps.
  • radio waves transmitted from a portable device that serves as a key or signals from various switches can be input to the body system control unit 12020.
  • the body system control unit 12020 accepts these radio waves or signal inputs and controls the vehicle's door lock device, power window device, lamps, etc.
  • the outside vehicle information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the outside vehicle information detection unit 12030 is connected to an imaging unit 12031.
  • the outside vehicle information detection unit 12030 causes the imaging unit 12031 to capture images outside the vehicle and receives the captured images.
  • the outside vehicle information detection unit 12030 may perform object detection processing or distance detection processing for people, cars, obstacles, signs, characters on the road surface, etc. based on the received images.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of light received.
  • the imaging unit 12031 can output the electrical signal as an image, or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light, or may be invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects information inside the vehicle. Connected to the in-vehicle information detection unit 12040 is, for example, a driver state detection unit 12041 that detects the driver's state.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 may calculate the driver's level of fatigue or concentration based on the detection information input from the driver state detection unit 12041, or may determine whether the driver is dozing off.
  • Microcomputer 12051 can calculate control target values for the driving force generating device, steering mechanism, or braking device based on information inside and outside the vehicle acquired by external vehicle information detection unit 12030 or internal vehicle information detection unit 12040, and output control commands to drivetrain control unit 12010.
  • microcomputer 12051 can perform cooperative control aimed at realizing the functions of an ADAS (Advanced Driver Assistance System), including vehicle collision avoidance or impact mitigation, following based on inter-vehicle distance, maintaining vehicle speed, vehicle collision warning, or vehicle lane departure warning.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, steering mechanism, braking device, etc. based on information about the vehicle's surroundings acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, thereby enabling cooperative control aimed at autonomous driving, which allows the vehicle to travel autonomously without relying on driver operation.
  • the microcomputer 12051 can output control commands to the body system control unit 12020 based on information outside the vehicle acquired by the vehicle exterior information detection unit 12030.
  • the microcomputer 12051 can control the headlamps according to the position of a preceding vehicle or an oncoming vehicle detected by the vehicle exterior information detection unit 12030, and perform cooperative control aimed at preventing glare, such as switching from high beams to low beams.
  • the audio/video output unit 12052 transmits at least one audio and/or video output signal to an output device capable of visually or audibly notifying vehicle occupants or the outside of the vehicle of information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • Figure 24 shows an example of the installation position of the imaging unit 12031.
  • vehicle 12100 has imaging units 12101, 12102, 12103, 12104, and 12105 as imaging unit 12031.
  • Imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, on the front nose, side mirrors, rear bumper, back door, and the top of the windshield inside the vehicle cabin of vehicle 12100.
  • Imaging unit 12101 provided on the front nose and imaging unit 12105 provided on the top of the windshield inside the vehicle cabin mainly capture images of the front of vehicle 12100.
  • Imaging units 12102 and 12103 provided on the side mirrors mainly capture images of the sides of vehicle 12100.
  • Imaging unit 12104 provided on the rear bumper or back door mainly captures images of the rear of vehicle 12100.
  • the forward images captured by imaging units 12101 and 12105 are mainly used to detect preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, etc.
  • Imaging range 12111 indicates the imaging range of imaging unit 12101 provided on the front nose
  • imaging ranges 12112 and 12113 indicate the imaging ranges of imaging units 12102 and 12103 provided on the side mirrors, respectively
  • imaging range 12114 indicates the imaging range of imaging unit 12104 provided on the rear bumper or back door.
  • At least one of the image capturing units 12101 to 12104 may have a function for acquiring distance information.
  • at least one of the image capturing units 12101 to 12104 may be a stereo camera consisting of multiple image capturing elements, or an image capturing element having pixels for phase difference detection.
  • the microcomputer 12051 can calculate the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and the change in this distance over time (relative speed with respect to the vehicle 12100), thereby extracting as a preceding vehicle, in particular, the closest three-dimensional object on the path of the vehicle 12100 that is traveling in approximately the same direction as the vehicle 12100 at a predetermined speed (e.g., 0 km/h or higher). Furthermore, the microcomputer 12051 can set the inter-vehicle distance that should be maintained in advance in front of the preceding vehicle, and perform automatic braking control (including follow-up stop control) and automatic acceleration control (including follow-up start control). In this way, cooperative control can be performed for the purpose of autonomous driving, which allows the vehicle to travel autonomously without relying on driver operation.
  • automatic braking control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 can classify and extract three-dimensional object data regarding three-dimensional objects into categories such as motorcycles, standard vehicles, large vehicles, pedestrians, utility poles, and other three-dimensional objects, and use this data for automatic obstacle avoidance. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into those that are visible to the driver of the vehicle 12100 and those that are difficult to see.
  • the microcomputer 12051 determines the collision risk, which indicates the risk of collision with each obstacle, and when the collision risk is equal to or exceeds a set value and a collision is possible, it can provide driving assistance to avoid a collision by outputting an alarm to the driver via the audio speaker 12061 or the display unit 12062, or by performing forced deceleration or evasive steering via the drivetrain control unit 12010.
  • At least one of the image capturing units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize pedestrians by determining whether or not a pedestrian is present in the images captured by the image capturing units 12101 to 12104. Such pedestrian recognition is performed, for example, by extracting feature points in the images captured by the image capturing units 12101 to 12104 as infrared cameras, and performing pattern matching processing on a series of feature points that indicate the outline of an object to determine whether or not the object is a pedestrian.
  • the audio/video output unit 12052 controls the display unit 12062 to superimpose a rectangular outline on the recognized pedestrian for emphasis.
  • the audio/video output unit 12052 may also control the display unit 12062 to display an icon or the like indicating the pedestrian in a desired position.
  • the technology disclosed herein can be applied to, for example, the image capture unit 12031.
  • the light detection device 1 can be applied to the image capture unit 12031.
  • a photodetector comprises a plurality of pixels including a first pixel and a second pixel, each having a light-receiving element capable of receiving light and outputting a current, and each capable of outputting a first signal based on the current of the light-receiving element; a first switching circuit capable of switching the path of the first signal; and a plurality of conversion circuits including a first conversion circuit and a second conversion circuit capable of converting the first signal input via the first switching circuit into a second signal, which is a digital signal.
  • the first switching circuit is capable of outputting the first signal from the first pixel to the first conversion circuit or a conversion circuit different from the first conversion circuit, and outputting the first signal from the second pixel to the second conversion circuit or a conversion circuit different from the second conversion circuit. This makes it possible to realize a photodetector capable of suppressing a decrease in detection accuracy.
  • a plurality of pixels including a first pixel and a second pixel, each having a light receiving element capable of receiving light and outputting a current, and each capable of outputting a first signal based on the current of the light receiving element; a first switching circuit capable of switching a path of the first signal; a plurality of conversion circuits including a first conversion circuit and a second conversion circuit capable of converting the first signal input via the first switching circuit into a second signal which is a digital signal; the first switching circuit is capable of outputting the first signal from the first pixel to the first conversion circuit or to the conversion circuit different from the first conversion circuit, and outputting the first signal from the second pixel to the second conversion circuit or to the conversion circuit different from the second conversion circuit.
  • the plurality of conversion circuits include the first conversion circuit, the second conversion circuit, and a third conversion circuit;
  • the photodetector device according to (1), wherein the first switching circuit is capable of outputting the first signal from the first pixel to the first conversion circuit or the second conversion circuit, and is capable of outputting the first signal from the second pixel to the second conversion circuit or the third conversion circuit.
  • TDC Time to Digital Converter
  • the first switching circuit includes: a first operation of outputting the first signal of the first pixel to the first conversion circuit and outputting the first signal of the second pixel to the second conversion circuit;
  • the photodetector device according to any one of (1) to (4), wherein the photodetector device is capable of performing a second operation of outputting the first signal of the first pixel to the conversion circuit different from the first conversion circuit and outputting the first signal of the second pixel to the conversion circuit different from the second conversion circuit.
  • a first generation circuit capable of generating first data relating to a light receiving timing of the first pixel based on the second signal of the first pixel input via the second switching circuit; and a second generation circuit capable of generating second data relating to a light reception timing of the second pixel based on the second signal of the second pixel input via the second switching circuit.
  • the second switching circuit includes: a first operation of outputting the second signal of the first pixel converted by the first conversion circuit to the first generation circuit and outputting the second signal of the second pixel converted by the second conversion circuit to the second generation circuit;
  • the pixel has a readout circuit provided on the second substrate,
  • the photodetector device a plurality of pixels including a first pixel and a second pixel, each having a light receiving element capable of receiving light and outputting a current, and each capable of outputting a first signal based on the current of the light receiving element; a first switching circuit capable of switching a path of the first signal; a plurality of conversion circuits including a first conversion circuit and a second conversion circuit capable of converting the first signal input via the first switching circuit into a second signal which is a digital signal; the first switching circuit is capable of outputting the first signal from the first pixel to the first conversion circuit or to the conversion circuit different from the first conversion circuit, and outputting the first signal from the second pixel to the second conversion circuit or to the conversion circuit different from the second conversion circuit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Electromagnetism (AREA)
  • Optical Radar Systems And Details Thereof (AREA)

Abstract

本開示の一実施形態の光検出装置は、受光素子をそれぞれ有し、前記受光素子の電流に基づく第１信号をそれぞれ出力可能な第１画素及び第２画素を含む複数の画素と、前記第１信号の経路を切り替え可能な第１の切り替え回路と、前記第１の切り替え回路を介して入力される前記第１信号をデジタル信号である第２信号に変換可能な第１変換回路及び第２変換回路を含む複数の変換回路とを備える。前記第１の切り替え回路は、前記第１画素からの前記第１信号を前記第１変換回路又は前記第１変換回路とは異なる前記変換回路へ出力すると共に、前記第２画素からの前記第１信号を前記第２変換回路又は前記第２変換回路とは異なる前記変換回路へ出力可能である。

Description

光検出装置および光検出システム
　本開示は、光検出装置および光検出システムに関する。
　画素の位置に対応した補正値（補正量）を記憶する記憶部と、記憶部に記憶された補正値に基づいて、ヒストグラム作成部により作成されたヒストグラムに対して補正処理を行う面内遅延補正部とを備えた受光装置が提案されている（特許文献１）。
国際公開第２０２０／０２２１３７号
　光を検出する装置では、検出精度の低下を抑えることが望ましい。
　検出精度の低下を抑制可能な光検出装置を提供することが望まれる。
　本開示の一実施形態の光検出装置は、光を受光して電流を出力可能な受光素子をそれぞれ有し、受光素子の電流に基づく第１信号をそれぞれ出力可能な第１画素及び第２画素を含む複数の画素と、第１信号の経路を切り替え可能な第１の切り替え回路と、第１の切り替え回路を介して入力される第１信号をデジタル信号である第２信号に変換可能な第１変換回路及び第２変換回路を含む複数の変換回路とを備える。第１の切り替え回路は、第１画素からの第１信号を第１変換回路又は第１変換回路とは異なる変換回路へ出力すると共に、第２画素からの第１信号を第２変換回路又は第２変換回路とは異なる変換回路へ出力可能である。
　本開示の一実施形態の光検出システムは、対象に対して光を照射可能な光源と、対象からの光を受光する光検出装置とを備える。光検出装置は、光を受光して電流を出力可能な受光素子をそれぞれ有し、受光素子の電流に基づく第１信号をそれぞれ出力可能な第１画素及び第２画素を含む複数の画素と、第１信号の経路を切り替え可能な第１の切り替え回路と、第１の切り替え回路を介して入力される第１信号をデジタル信号である第２信号に変換可能な第１変換回路及び第２変換回路を含む複数の変換回路とを有する。第１の切り替え回路は、第１画素からの第１信号を第１変換回路又は第１変換回路とは異なる変換回路へ出力すると共に、第２画素からの第１信号を第２変換回路又は第２変換回路とは異なる変換回路へ出力可能である。
図１は、本開示の実施の形態に係る光検出システムの概略構成の一例を示すブロック図である。 図２は、本開示の実施の形態に係る光検出装置の画素の構成例を説明するための図である。 図３は、本開示の実施の形態に係る光検出装置の画素の別の構成例を説明するための図である。 図４は、本開示の実施の形態に係る光検出装置の構成例を説明するための図である。 図５は、本開示の実施の形態に係る光検出装置の信号処理部の構成例を説明するための図である。 図６は、本開示の実施の形態に係る光検出装置の信号処理部の構成例を説明するための図である。 図７は、本開示の実施の形態に係る光検出装置の信号処理部による信号処理の一例を説明するための図である。 図８は、本開示の実施の形態に係る光検出装置の信号処理部による信号処理の一例を説明するための図である。 図９は、本開示の実施の形態に係る光検出装置の動作例を説明するための図である。 図１０は、本開示の実施の形態に係る光検出装置の動作例を説明するための図である。 図１１は、本開示の実施の形態に係る光検出装置の動作例を説明するための図である。 図１２は、本開示の実施の形態に係る光検出装置の動作例を説明するための図である。 図１３は、本開示の実施の形態に係る光検出装置の構成例を説明するための図である。 図１４は、本開示の実施の形態に係る光検出装置の別の構成例を説明するための図である。 図１５は、本開示の実施の形態に係る光検出装置の切り替え回路の構成例を説明するための図である。 図１６は、本開示の実施の形態に係る光検出装置の切り替え回路の別の構成例を説明するための図である。 図１７は、本開示の変形例１に係る光検出装置の構成例を説明するための図である。 図１８は、本開示の変形例１に係る光検出装置の構成例を説明するための図である。 図１９は、本開示の変形例２に係る光検出装置の構成例を説明するための図である。 図２０は、本開示の変形例３に係る光検出装置の構成例を説明するための図である。 図２１は、本開示の変形例４に係る光検出装置の構成例を説明するための図である。 図２２は、本開示の変形例５に係る光検出装置の構成例を説明するための図である。 図２３は、車両制御システムの概略的な構成の一例を示すブロック図である。 図２４は、車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
　１．実施の形態
　２．変形例
　３．使用例
　４．応用例
＜１．実施の形態＞
　図１は、本開示の実施の形態に係る光検出システムの概略構成の一例を示すブロック図である。光検出システム３００は、光検出装置１と、発光装置２とを含む。光検出装置１及び光検出システム３００は、測距を実行可能な装置、即ち測距装置又は測距システムとして構成され得る。光検出システム３００は、例えば、ＴＯＦ（Time Of Flight）方式の測距を実行可能に構成される。
　光検出装置１は、入射する光を検出可能な装置である。光検出装置１は、受光素子を含む複数の画素Ｐを有し、入射光を受光して信号を生成するように構成される。光検出装置１は、光を受光して信号を生成可能な装置であり、受光装置ともいえる。光検出装置１は、ＴＯＦ方式の距離計測が可能な測距センサ、イメージセンサ等として構成され得る。
　光検出装置１の画素Ｐは、例えば、受光素子としてＡＰＤ（Avalanche Photo Diode：アバランシェフォトダイオード）を含み、光を受光して電流を出力可能に構成される。各画素Ｐの受光素子（受光部）は、光子の受光に応じて信号を生成するように構成され得る。光検出装置１は、例えば、光学レンズを含む光学系（不図示）を透過した光を受光して信号を生成する。
　光検出装置１は、例えば、各画素Ｐの受光素子が設けられた半導体基板（例えば、Ｓｉ（シリコン）基板、ＳＯＩ（Silicon On Insulator）基板等）を用いて構成される。光検出装置１は、複数の画素Ｐが設けられる領域（画素部１００）を有する。図１に示す例のように、光検出装置１には、複数の画素Ｐが行列状に２次元配置された画素部１００が設けられる。画素部１００は、複数の画素Ｐが配置される画素アレイともいえる。
　各画素Ｐの受光素子は、ＳＰＡＤ（単一光子アバランシェダイオード）により構成され得る。光検出装置１は、例えば光学レンズを含む光学系を介して、計測対象からの入射光を取り込む。画素Ｐの受光素子は、計測対象からの光（例えば赤外光、可視光等）を受光して、光電変換によって電荷を生じ、光電流を生成し得る。
　発光装置２は、光源部２００と、制御部２２０とを有する。光源部２００は、光（光信号）を生成可能に構成される。光源部２００は、例えば、１つ又は複数の発光素子を有し、計測対象に対して光を照射可能に構成される。発光素子は、ＬＤ（Laser Diode）、ＬＥＤ（Light Emitting Diode）等であり、外部へ光（赤外光、可視光等）を出力し得る。
　光源部２００（光源）は、一例として、レーザ光を発生し、外部へレーザ光を出射し得る。光源部２００は、半導体レーザ素子、例えば垂直共振器型面発光レーザ（ＶＣＳＥＬ：Vertical Cavity Surface Emitting Laser）を用いて構成されてよい。なお、発光装置２は、発光素子（即ち発光領域）を含む光源部を有し、光源装置ともいえる。
　制御部２２０は、光源部２００を制御可能に構成される。制御部２２０は、制御回路であり、光源部２００の発光素子を制御可能に構成される。制御部２２０は、光源部２００（又は発光素子）を駆動可能に構成された駆動部（駆動回路）ともいえる。制御部２２０は、例えば、タイミングジェネレータ、ＤＡ変換回路（ＤＡＣ：Digital to Analog Converter）、アンプ回路等を含む複数の回路によって構成され、光源部２００の動作の制御を行い得る。
　制御部２２０は、例えば、光源部２００の発光素子への電流、電圧を制御可能に構成される。制御部２２０は、光源部２００の発光素子を駆動するための電流及び電圧を光源部２００に供給し、発光素子による発光（例えば発光タイミング、発光時間等）を制御し得る。なお、制御部２２０は、光源制御部または光源駆動部ともいえる。
　光検出システム３００は、光源部２００によって対象に光（例えばレーザ光）を照射し、対象で反射された光を受光し得る。光検出装置１では、例えば、計測対象で反射された反射光（戻り光）が画素部１００に入射され、反射光の受光に応じた電気信号が検出される。計測対象からの反射光を受光して生成される電気信号は、計測対象までの距離に応じた信号となる。
　光検出システム３００は、光の送受信を行い、計測対象物までの距離を計測し得る。光検出装置１は、一例として、画素Ｐ毎に計測対象である物体（被写体）までの距離を検出し、物体までの距離に関する画像データ（距離画像データ）を生成可能に構成される。光検出装置１は、例えば、デプスマップ（深度マップ）を生成し得る。
　なお、光検出装置１及び光検出システム３００は、イベントを検出可能なセンサ、例えば、イベント駆動型のセンサ（ＥＶＳ（Event Vision Sensor）、ＥＤＳ（Event Driven Sensor）、ＤＶＳ（Dynamic Vision Sensor）等と呼ばれる）にも適用され得る。光検出装置１及び光検出システム３００は、様々な電子機器に適用可能である。
　光検出装置１は、一例として、図１に示す例のように、画素部１００と、画素制御部１１０と、信号処理部１２０と、制御部１５０とを有する。なお、光検出装置１及び発光装置２の少なくとも一部は、一体的に構成されてもよい。例えば、制御部１５０及び制御部２２０の一部又は全部は、一体的に構成されていてもよい。また、光源部２００は、光検出装置１に搭載されてもよく、光検出装置１の外部に設けられてもよい。
　画素制御部１１０は、画素部１００の各画素Ｐを制御可能に構成される。画素制御部１１０は、制御回路であり、例えば、バッファ、シフトレジスタ、アドレスデコーダ等を含む複数の回路によって構成される。画素制御部１１０は、画素Ｐを制御するための信号を生成し、画素部１００の各画素Ｐへ出力する。画素制御部１１０は、制御部１５０により制御され、画素部１００の画素Ｐの制御を行う。
　画素制御部１１０は、例えば、画素Ｐの読み出し回路を制御する信号など、画素Ｐを制御するための信号を生成し、各画素Ｐに供給する。画素制御部１１０は、各画素Ｐから、画素の信号を読み出す制御を行い得る。画素制御部１１０は、各画素Ｐを駆動可能に構成された画素駆動部（画素駆動回路）ともいえる。
　制御部１５０は、光検出装置１の各部を制御可能に構成される。制御部１５０は、外部から与えられるクロック、動作モードを指令するデータ等を受け取り、また、光検出装置１の内部情報等のデータを出力し得る。制御部１５０は、制御回路であり、例えば、各種のタイミング信号を生成可能に構成されたタイミングジェネレータを有する。
　制御部１５０は、タイミングジェネレータで生成された各種のタイミング信号（パルス信号、クロック信号等）に基づき、画素制御部１１０及び信号処理部１２０等の駆動制御を行う。制御部１５０は、ＰＬＬ（Phase Locked Loop）、ＤＡＣ（Digital to Analog Converter）等の回路を含み得る。
　制御部１５０は、例えば、制御部２２０を制御するための信号を制御部２２０に供給し、制御部２２０の動作を制御するように構成される。制御部１５０は、画素部１００の画素Ｐによる画素信号の生成処理、光源部２００による光の照射タイミング等を制御可能に構成され得る。
　信号処理部１２０は、信号処理回路であり、信号処理を実行可能に構成される。信号処理部１２０は、各画素Ｐから出力される信号に対して各種の信号処理を施す回路により構成される。信号処理部１２０は、演算回路、メモリ回路等を含んで構成され、ノイズ低減処理、ＴＤ（Time to Digital）変換処理、計数（累積）処理等の各種の信号処理を行い得る。
　信号処理部１２０は、各画素Ｐの信号を取得し、計測対象までの距離に関する信号を生成可能に構成される。信号処理部１２０は、例えば、各画素Ｐの信号に対して各種の信号処理を行い、計測対象までの距離を表す距離画像データを生成して出力し得る。なお、信号処理部１２０及び制御部１５０は、一体的に構成されていてもよい。信号処理部１２０及び制御部１５０は、プロセッサ及びメモリを含んでいてもよい。
　信号処理部１２０は、画素信号に基づいて、計測対象物までの距離に関する信号（距離信号）を生成する。一例として、光検出システム３００では、光源部２００による光の照射と停止が繰り返し行われ、画素Ｐによる反射光（即ち計測対象からの反射光）の検出が繰り返し行われる。信号処理部１２０は、例えば、複数回の測距によって各画素Ｐから順次出力される画素信号を解析することで、画素Ｐ毎の距離信号を含む画像データ（距離画像データ）を生成して出力し得る。
　なお、上述した画素部１００、画素制御部１１０、信号処理部１２０、制御部１５０等は、１つの基板に設けられてもよく、複数の基板に分けて設けられてもよい。光検出装置１は、例えば、複数の半導体層を積層して構成された構造（積層構造）を有し得る。また、光源部２００及び制御部２２０の少なくとも一方は、画素部１００等と共に同じ基板上に設けられてもよい。
　図２は、実施の形態に係る光検出装置の画素の構成例を説明するための図である。光検出装置１の画素Ｐは、受光素子１０と読み出し回路２０を有する。読み出し回路２０は、例えば、受光素子１０毎に設けられる。なお、読み出し回路２０は、複数の受光素子１０に対して設けられてもよい。光検出装置１は、複数の画素Ｐが１つの読み出し回路２０を共有する構成を有していてもよい。
　受光素子１０は、光を受光して信号を生成するように構成される。受光素子１０は、例えば、ＳＰＡＤ（Single Photon Avalanche Diode）であり、アバランシェ増倍が可能な増倍領域（増倍部）を有する。受光素子１０は、入射する光子を電荷に変換し、入射した光子に応じた電気信号（図２では信号Ｓ１）を出力し得る。なお、受光素子１０は、光を光電変換可能に構成された光電変換素子（光電変換部）ともいえる。
　受光素子１０は、例えば、供給回路２１及び出力回路２５と電気的に接続される。図２に示す例では、受光素子１０の一方の電極であるカソードは、供給回路２１及び出力回路２５に接続されるノードＮ１と電気的に接続される。受光素子１０の他方の電極であるアノードは、例えば、相対的に低い電圧が供給される配線、電極等と電気的に接続される。
　図２に示す例では、受光素子１０のアノードは、電源線としての電位線Ｌ２と電気的に接続される。受光素子１０のアノードには、電位線Ｌ２を介して、電圧を供給可能な電源部（電圧源）から、電圧ＶＳＰＡＤが与えられる。電圧ＶＳＰＡＤは、例えば負（マイナス）の電圧である。
　読み出し回路２０は、受光素子１０の電流に基づく信号を出力可能に構成される。読み出し回路２０は、受光素子１０を流れる光電流に基づく信号を読み出すための回路、例えば、供給回路２１、出力回路２５等を含んで構成される。なお、読み出し回路２０の構成は、図示した例に限らず、適宜変更可能である。
　供給回路２１は、受光素子１０に電流及び電圧を供給可能に構成される。供給回路２１（供給部）は、電位線Ｌ１と電気的に接続され、受光素子１０に電流及び電圧を供給し得る。供給回路２１は、例えば、受光素子１０に電流を供給可能な電流源により構成される。電位線Ｌ１は、所定の電位（電圧）が与えられる配線である。図２に示す例では、電位線Ｌ１は、電源電圧ＶＨが与えられる電源線である。
　供給回路２１は、一例として、トランジスタＭ１により構成される。トランジスタＭ１は、例えば、ゲート、ソース、ドレインの端子を有するＭＯＳトランジスタ（ＭＯＳＦＥＴ）である。図２に示す例では、トランジスタＭ１は、Ｐ型トランジスタ（例えばＰＭＯＳトランジスタ）である。電流源としてのトランジスタＭ１のソース及びドレインの一方は、電源電圧ＶＨが与えられる電位線Ｌ１と電気的に接続され、トランジスタＭ１のソース及びドレインの他方は、受光素子１０と電気的に接続される。
　供給回路２１のトランジスタＭ１は、そのゲートに入力される信号の信号レベルに応じた電流を生成し、生成した電流を受光素子１０に供給し得る。なお、供給回路２１（供給部）は、抵抗素子を用いて構成されてもよい。供給回路２１は、電位線Ｌ１と受光素子１０とを電気的に接続または切断するスイッチにより構成されてもよい。
　受光素子１０のカソード及びアノード間には、供給回路２１を介して供給される電圧と、電位線Ｌ２によって供給される電圧ＶＳＰＡＤとによって、受光素子１０のブレークダウン電圧（降伏電圧）よりも大きい電位差となる電圧が印加され得る。即ち、受光素子１０の両端の電位差は、ブレークダウン電圧よりも大きい電位差に設定され得る。
　受光素子１０は、ブレークダウン電圧よりも大きい逆バイアス電圧が与えられた場合、ガイガーモードで動作可能な状態となる。ガイガーモード時の受光素子１０では、光子の入射に応じてアバランシェ増倍現象を生じ、パルス状の電流を生じ得る。画素Ｐでは、光子の入射に起因して受光素子１０を流れる光電流に応じた信号Ｓ１が、出力回路２５へ出力される。
　供給回路２１は、例えば、アバランシェ増倍が生じて受光素子１０の電極間の電位差が小さい場合、受光素子１０に対して電流を供給する。供給回路２１は、受光素子１０のリチャージを行い、受光素子１０を再びガイガーモードでの動作が可能な状態にさせる。供給回路２１は、受光素子１０に電荷をリチャージし、受光素子１０の電圧をリチャージし得る。
　出力回路２５は、受光素子１０により生成された信号Ｓ１に基づく信号Ｓｐ１を生成するように構成される。出力回路２５は、受光素子１０の電流に基づく電圧信号となる信号Ｓｐ１を出力し得る。出力回路２５は、一例として、インバータ（ＩＮＶ）を用いて構成される。出力回路２５は、例えば、入力部２６及び出力部２７を有し、入力された信号の反転信号を出力し得る。
　図２に示す例では、出力回路２５は、ＩＮＶ回路（インバータ回路）により構成される。ＩＮＶ回路は、例えば、電位線Ｌ１と基準電位線との間に直列に接続されたＰＭＯＳトランジスタ及びＮＭＯＳトランジスタにより構成される。基準電位線は、例えば、ＧＮＤ電圧として０Ｖが与えられる配線、即ちグランド線（接地線）である。
　出力回路２５の入力部２６は、例えば、受光素子１０のカソード、及び供給回路２１と電気的に接続される。図２に示す例では、出力回路２５（即ちＩＮＶ回路）の入力部２６は、受光素子１０と供給回路２１とを接続するノードＮ１に電気的に接続される。
　出力回路２５には、受光素子１０からの信号Ｓ１が入力される。信号Ｓ１の信号レベル、即ち信号Ｓ１の電圧（電位）は、受光素子１０を流れる電流に応じて変化する。出力回路２５は、例えば、信号Ｓ１の電圧が閾値よりも高い場合、ローレベルの信号Ｓｐ１を出力する。また、出力回路２５は、信号Ｓ１の電圧が閾値よりも低い場合、ハイレベルの信号Ｓｐ１を出力する。
　図２に示す例では、出力回路２５であるＩＮＶ回路は、受光素子１０における光子の受光に起因して、信号Ｓ１の電圧がＩＮＶ回路の閾値電圧より小さくなると、信号Ｓｐ１の電圧をローレベルからハイレベルに遷移させる。また、出力回路２５は、供給回路２１による受光素子１０のリチャージに伴って、信号Ｓ１の電圧がＩＮＶ回路の閾値電圧より大きくなると、信号Ｓｐ１の電圧をハイレベルからローレベルに遷移させる。
　出力回路２５は、パルス信号となる信号Ｓｐ１を画素信号として、信号処理部１２０（図１参照）へ出力し得る。光検出装置１では、例えば、画素信号として、信号Ｓ１の電圧に基づくパルス信号となる信号Ｓｐ１が、読み出し回路２０によって信号処理部１２０へ出力される。
　なお、出力回路２５の構成は、上述した例に限られず、適宜変更可能である。出力回路２５は、バッファ回路、ＡＮＤ回路、ＮＡＮＤ回路、ＯＲ回路、ＮＯＲ回路等により構成されてもよい。読み出し回路２０は、供給回路２１を制御する回路を含んでいてもよい。
　図３は、実施の形態に係る光検出装置の画素の別の構成例を説明するための図である。読み出し回路２０は、図３に示す例のように、レベル変換回路２８（レベルシフタ）を有していてよい。読み出し回路２０は、例えば、レベル変換回路２８としてレベルダウン回路（レベルダウン部）を含み、信号Ｓｐ１の電圧レベルを変換して出力するように構成される。なお、出力回路２５は、レベル変換回路２８を含んで構成されてもよい。
　図４は、実施の形態に係る光検出装置の構成例を説明するための図である。光検出装置１の信号処理部１２０は、例えば、図４に示す例のように、切り替え回路１２１と、複数の変換回路１２５と、演算回路１３０とを有する。切り替え回路１２１は、画素Ｐからの信号の経路を切り替え可能に構成される。
　切り替え回路１２１は、例えば、画素部１００の各画素Ｐと各変換回路１２５との間に電気的に接続され、画素Ｐから出力される信号の伝送経路を切り替え可能に構成される。切り替え回路１２１は、各画素Ｐと各変換回路１２５との接続状態を変更可能に構成され得る。切り替え回路１２１は、信号切り替え回路、又は経路切り替え回路ともいえる。
　切り替え回路１２１は、期間（単位時間）毎に伝送経路を切り替え、各画素Ｐの画素信号を各変換回路１２５へ伝送し得る。切り替え回路１２１は、例えば、マルチプレクサ回路（セレクタとも呼ばれる）、スイッチ回路、バッファ回路等により構成される。
　切り替え回路１２１は、所定の期間毎（例えばフレーム毎、又はサブフレーム毎等）に、画素Ｐから入力される画素信号（即ち信号Ｓｐ１）の信号経路を切り替え、各画素信号の出力先を変更するように構成される。切り替え回路１２１は、一例として、マルチプレクサ（ＭＵＸ）及びスイッチ等によって、画素Ｐの画素信号を複数の変換回路１２５のうちのいずれに出力するかを制御し得る。
　信号処理部１２０では、切り替え回路１２１によって信号経路が切り替えられ、例えば、各画素Ｐの画素信号の出力先となる変換回路１２５が設定される。切り替え回路１２１は、画素信号である信号Ｓｐ１の信号経路を時分割に（時間間隔毎に）変更し、信号Ｓｐ１を変換回路１２５へ出力する。切り替え回路１２１は、画素部１００の複数の画素Ｐから入力される画素信号を、各変換回路１２５に振り分けるともいえる。
　変換回路１２５は、ＴＤ（Time to Digital）変換を実行可能に構成され、入力される画素の信号をデジタル信号に変換する。変換回路１２５は、例えば、画素Ｐ毎または複数の画素Ｐ毎に設けられる。変換回路１２５は、ＴＤＣ（Time to Digital Converter）である。変換回路１２５は、入力される画素の信号を、画素Ｐにおける受光タイミングに関するデジタル信号に変換可能に構成される。
　変換回路１２５は、ＴＤ変換回路（ＴＤ変換部）として、例えば、フリップフロップ回路、カウンタ回路等を用いて構成される。変換回路１２５（変換部）は、例えば、画素Ｐにより生成されるパルス信号となる画素信号を、光源部２００（の発光素子）による発光時から画素Ｐの受光素子１０による受光時までの経過時間に応じたデジタル信号に変換するように構成される。
　変換回路１２５には、画素部１００の各画素Ｐから、切り替え回路１２１を介して画素信号が入力される。変換回路１２５は、各画素Ｐから順次に読み出されるパルス信号となる画素信号に対して、ＴＤ変換処理を行う。切り替え回路１２１を介して伝送される画素信号である信号Ｓｐ１は、変換回路１２５によってＴＤ変換処理が施され、例えば、計測対象からの反射光の受光タイミングを示すデジタル信号として変換される。
　変換回路１２５は、光源部２００による発光タイミングから、受光素子１０による反射光（戻り光）の受光タイミングまでの時間に対応するデジタル信号を、変換後の画素信号（信号Ｓｐ２）として出力可能に構成される。変換回路１２５は、一例として、パルス信号である画素の信号Ｓｐ１を所定のビット数のデジタル信号である信号Ｓｐ２に変換し、光の往復時間（即ち飛行時間）を示す信号として出力する。
　変換回路１２５は、例えば、光源部２００による光の出射タイミングから、反射光の受光に応じた画素信号の遷移タイミング（立ち上がりエッジ、又は立ち下がりエッジ）までの時間をカウント値として計測し、カウント値を示す信号を、変換後の画素信号として生成してよい。変換回路１２５は、信号Ｓｐ１に基づき、計測対象に対する光の照射開始から、計測対象からの反射光の受光までの期間に応じたカウント値を示す信号Ｓｐ２を、変換後の画素信号として出力し得る。
　信号処理部１２０では、上述した切り替え回路１２１による切り替え動作によって、例えば、同じ画素Ｐからの画素信号が、期間毎に異なる経路及び異なる変換回路１２５に伝送されデジタル信号に変換される。各画素Ｐの画素信号は、それぞれ、所定期間毎に異なる信号経路を経由してＴＤ変換され、演算回路１３０へ出力され得る。
　演算回路１３０は、デジタル信号に変換された画素信号を取得し、演算処理を実行可能に構成される。演算回路１３０（演算部）は、例えば、ロジック回路及びメモリ等を含んで構成される。演算回路１３０は、一例として、各変換回路１２５により出力される画素信号（即ち信号Ｓｐ２）に基づいて、画素Ｐ毎の受光タイミングに関するデータを生成し、計測対象までの距離を演算する。
　演算回路１３０は、切り替え回路１２１によって信号経路が設定される各期間（例えばサブフレーム）において、画素信号の信号値（即ちカウント値）のヒストグラムを、画素毎または所定数の画素毎に生成するように構成される。演算回路１３０は、例えば、各画素につき、異なる期間に得られるヒストグラムを統合し、統合したヒストグラムを利用して計測対象までの距離を算出し得る。
　図４に示す例では、演算回路１３０は、切り替え回路１３１と、複数の生成回路１３５とを有する。切り替え回路１３１は、変換回路１２５からの信号の経路を切り替え可能に構成される。演算回路１３０は、例えば、変換回路１２５の数に応じた数の生成回路１３５を有する。なお、切り替え回路１３１は、信号切り替え回路、又は経路切り替え回路ともいえる。
　切り替え回路１３１は、例えば、複数の変換回路１２５と複数の生成回路１３５の間に電気的に接続され、変換回路１２５から伝送される画素信号の経路を切り替え可能に構成される。切り替え回路１３１は、各変換回路１２５と各生成回路１３５との接続状態を変更可能に構成され得る。
　切り替え回路１３１は、所定の期間（単位期間）毎に伝送経路を切り替え、各変換回路１２５で変換された各画素Ｐの画素信号を各生成回路１３５へ伝送し得る。切り替え回路１３１は、例えば、マルチプレクサ回路、スイッチ回路、バッファ回路等によって構成される。
　切り替え回路１３１は、期間毎（例えばフレーム毎、又はサブフレーム毎等）に、変換回路１２５を介して入力される画素信号（即ち信号Ｓｐ２）の信号経路を切り替え、各画素信号の出力先を変更するように構成される。切り替え回路１３１は、一例として、マルチプレクサ（ＭＵＸ）及びスイッチ等によって、画素Ｐの画素信号を複数の生成回路１３５のうちのいずれに出力するかを制御し得る。
　信号処理部１２０では、例えば、切り替え回路１３１によって信号経路が切り替えられ、各画素Ｐの画素信号の出力先となる生成回路１３５が設定される。切り替え回路１３１は、画素信号である信号Ｓｐ２の信号経路を時分割に変更し、信号Ｓｐ２を生成回路１３５へ出力する。切り替え回路１３１は、複数の変換回路１２５で変換された各画素Ｐの画素信号を、各生成回路１３５に振り分けるともいえる。
　信号処理部１２０は、例えば、切り替え回路１２１における画素信号の経路と共に、切り替え回路１３１における画素信号の経路を設定するように構成される。信号処理部１２０は、一例として、切り替え回路１２１内の信号経路の切り替えに伴って、切り替え回路１３１内の信号経路を切り替えるように構成され得る。
　図５及び図６は、実施の形態に係る光検出装置の信号処理部の構成例を説明するための図である。図５及び図６では、それぞれ、６つの画素Ｐ（画素Ｐａ～画素Ｐｆと称する）から６つの生成回路１３５（生成回路１３５ａ～生成回路１３５ｆと称する）への画素信号の信号経路を模式的に表している。また、各画素Ｐと各生成回路１３５の間の６つの変換回路１２５（変換回路１２５ａ～変換回路１２５ｆ）を図示している。
　図５においては、経路設定の一例（経路設定Ａ）を示し、図６では、経路設定の別の例（経路設定Ｂ）を示している。なお、切り替え回路１２１における信号経路と、切り替え回路１３１における信号経路は、図５又は図６に示した例に限られず、任意に設定可能である。
　信号処理部１２０は、例えば、或る期間（例えば第１サブフレーム）において、経路設定Ａとして、図５において破線で模式的に示すように、切り替え回路１２１と切り替え回路１３１における信号経路を設定する。また、信号処理部１２０は、次の期間（例えば第２サブフレーム）において、経路設定Ｂとして、図６において破線で模式的に示すように、切り替え回路１２１と切り替え回路１３１における信号経路を設定する。
　切り替え回路１３１は、図５及び図６に示す例のように、例えば、期間毎に同じ画素Ｐから読み出される画素信号が同じ生成回路１３５へ入力されるように、切り替え回路１２１における信号経路に応じて切り替え回路１３１における信号経路を変更する。画素Ｐから出力される画素信号は、期間毎に異なる経路及び異なる変換回路１２５に伝送されてデジタル信号に変換され、切り替え回路１３１を介して同じ生成回路１３５へ伝送される。
　図４及び図５等に示す生成回路１３５は、例えば、加算回路、乗算回路、メモリ回路等を含み、画素信号のヒストグラムを生成可能なヒストグラム生成回路（ヒストグラム生成部）として構成される。生成回路１３５は、一例として、画素信号の信号値、即ち光の往復時間に応じたカウント値のヒストグラムを生成するように構成される。
　生成回路１３５は、光の往復時間に対応するカウント値と、カウント値の頻度（即ちカウント値の度数（数））との対応関係に関するデータを、ヒストグラムデータとして生成し得る。一例として、生成回路１３５は、所定の区間（範囲）毎、即ち階級（ＢＩＮ）毎のカウント値に分類し、計測対象までの距離に応じたカウント値の分布を示すヒストグラムデータを生成する。
　生成回路１３５には、例えば、切り替え回路１３１を介して、各期間（例えばサブフレーム）において、同じ画素Ｐからの画素信号が繰り返し入力される。生成回路１３５は、各期間において計測される複数個の画素信号（即ちカウント値）をＢＩＮ毎にそれぞれまとめて計数し、カウント値の頻度（数）を示すヒストグラムデータを生成し得る。例えば、所定の期間毎に異なる信号経路を介して取得される画素のカウント値がＢＩＮ毎にそれぞれ積算（合算）され、ヒストグラムデータが生成される。
　演算回路１３０は、画素信号の値のヒストグラムにおけるピーク値（極大値）に基づいて、計測対象までの距離を算出可能に構成される。演算回路１３０は、例えば、画素信号のヒストグラムにおける頻度（度数）がピーク値を示すカウント値（又はＢＩＮ）に基づいて、光の照射の開始時刻と反射光の到達時刻との差、即ち光の往復時間（飛行時間）を算出する。
　演算回路１３０は、例えば、統合されたヒストグラムを利用して算出される往復時間を用いて、光検出装置１（又は光検出システム３００）と計測対象物との距離を演算（推定）するように構成される。演算回路１３０は、一例として、画素Ｐ毎に対象物までの距離を算出し、対象物までの距離に関する距離信号を生成する。
　光検出システム３００では、光源部２００から照射された光が計測対象物で反射して光検出装置１に到達する時間に基づき、計測対象物までの距離が求められる。信号処理部１２０は、例えば、深度マップデータとして、画素Ｐ毎の距離信号を含む距離画像データを生成し、光検出装置１の外部へ出力し得る。
　各画素から各ＴＤＣに至る各経路における遅延量（即ち遅延時間）が異なる場合、伝搬遅延差に起因するスキューが生じ、同じ受光タイミング（即ち反応タイミング）を示す画素信号であってもＴＤ変換後のカウント値に差異が生じる場合がある。伝搬遅延に起因するカウント値の誤差が生じ、測距精度が低下するおそれがある。
　本実施の形態に係る光検出装置１では、上述のように、切り替え回路１２１が設けられる。このため、複数の経路及び変換回路１２５を利用して、画素Ｐからの画素信号のヒストグラムを生成することができる。統合したヒストグラムを用いて計測対象までの距離を求めることができ、測距精度の低下を抑制することが可能となる。
　図７及び図８は、実施の形態に係る光検出装置の信号処理部による信号処理の一例を説明するための図である。図７では、信号処理部１２０の複数の生成回路１３５のうち、或る生成回路１３５（例えば、図５及び図６に示す画素Ｐａに対応する生成回路１３５ａ）と、他の生成回路１３５（例えば、図５及び図６に示す画素Ｐｂに対応する生成回路１３５ｂ）により生成されるヒストグラムの一例を示している。
　図７及び図８は、画素Ｐａ及び画素Ｐｂの各々における受光タイミング（即ち受光素子１０の反応タイミング）が同一である場合の例を示している。また、各ヒストグラムにおけるピーク値に対応するカウント値（即ちＢＩＮ値）を示す測距値ＤＰと、測距値間のスキューＳａ，Ｓｂとを示している。これらスキュー（Ｓｋｅｗ）は、例えば、伝搬遅延差に起因して生じるスキューであり、測距値間の差（ずれ量）を表している。
　生成回路１３５は、切り替え回路１２１によって信号経路が設定される期間毎に得られるヒストグラムを統合し、統合されたヒストグラムを生成可能に構成される。図７に示す例では、生成回路１３５ａは、或る期間、例えば図５に示す経路設定Ａが設定される期間において、ヒストグラムデータＤ１を生成する。
　生成回路１３５ａは、図７に模式的に示すように、ヒストグラムデータＤ１に対して、次の期間、例えば図６に示す経路設定Ｂが設定される期間に得られるヒストグラムデータＤ２を合算（統合）し、ヒストグラムデータＤ５を生成する。生成回路１３５ａは、例えば、経路設定Ａと経路設定Ｂの各々の設定期間において複数の変換回路１２５で変換された画素信号であるカウント値（即ち時刻情報）を積算（蓄積）する処理を行うことで、ヒストグラムデータＤ５を演算し得る。
　生成回路１３５ｂは、或る期間、即ち経路設定Ａが設定される期間において、ヒストグラムデータＤ３を生成する。また、生成回路１３５ｂは、ヒストグラムデータＤ３に対して、次の期間、即ち経路設定Ｂが設定される期間に得られるヒストグラムデータＤ４を合算（加算）し、ヒストグラムデータＤ６を生成する。
　生成回路１３５ｂは、例えば、経路設定Ａと経路設定Ｂの各々の設定期間において複数の変換回路１２５で変換された画素信号であるカウント値を積算する処理を行うことで、ヒストグラムデータＤ６を演算し得る。図７に示す例では、ヒストグラムデータＤ１～Ｄ４により得られる測距値ＤＰ１ａ～ＤＰ４ａ間には、各経路の伝搬遅延差に起因してスキューＳａが生じる。
　また、図８では、測距値ＤＰ１ａ～ＤＰ４ａと、ＶＴ(Voltage Temperature)条件（即ち電圧、温度に起因する特性バラつき）に応じた変化量を含む測距値ＤＰ１ｂ～ＤＰ４ｂとを示している。測距値ＤＰ１ａ～ＤＰ４ａとＤＰ１ｂ～ＤＰ４ｂは、互いに異なるＶＴ条件（ＶＴ条件ＣＡ、ＶＴ条件ＣＢ）の場合の測距値となる。測距値ＤＰ１ａ～ＤＰ４ａは電圧及び温度に応じて測距値ＤＰ１ｂ～ＤＰ４ｂに変化し、測距値ＤＰ１ｂ～ＤＰ４ｂ間にはスキューＳｂが生じる。
　信号処理部１２０の演算回路１３０は、生成回路１３５ａ，１３５ｂによって、上述のように、統合されたヒストグラムデータＤ５，Ｄ６を生成可能に構成される。例えば、図７に示す例のように、演算回路１３０は、経路設定Ａの場合のカウント値と経路設定Ｂの場合のカウント値との平均値をヒストグラムの重心値として有するようなヒストグラムデータＤ５（及びヒストグラムデータＤ６）を生成し得る。
　このように、本実施の形態では、統合したヒストグラムを生成し、測距値間のスキューを小さくすることが可能となる。図７及び図８に示す例では、ヒストグラムデータＤ５，Ｄ６により得られる測距値ＤＰ５ａ及び測距値ＤＰ６ａ間のスキューを、スキューＳａよりも小さいスキューＳａ’とすることができる。伝搬遅延差に起因するカウント値の誤差を低減させることが可能となる。
　また、電圧（例えば電源電圧）や温度が変化した場合も、図８において白抜き矢印で示す例のように、測距値間のスキューを抑制することができる。図８に示す例では、Ｖ(電圧)・Ｔ(温度)条件が変化した場合における測距値ＤＰ５ａ及び測距値ＤＰ６ａ間のスキューを、スキューＳｂよりも小さいスキューＳｂ’とすることができる。
　このように、本実施の形態に係る光検出装置１では、伝搬遅延差に起因するスキューを低減することができ、測距精度の向上を図ることができる。本実施の形態では、電圧及び温度変化に伴うスキューの変動量を低減させることができる。このため、ヒストグラム作成後にヒストグラムのシフト等によって測距値の補正を行う場合も、精度よく補正処理を行うことが可能となる。
　また、本実施の形態では、ＶＴ条件毎の多数の補正値を記憶するための多数のメモリ回路を設ける場合と比較して、光検出装置１のチップ面積を低減させることが可能となる。また、ＶＴ条件毎の多数の補正値を予め取得するために製造工程時間が増加し、製造コストが増大してしまうことを回避することが可能となる。
　本実施の形態では、上述のように、経路切り替えを利用してスキューを低減させることができる。このため、各経路に設けるドライバ（バッファ）のサイズを小さくしてもよく、配線幅を縮小してもよい。切り替え回路１２１及び変換回路１２５等の回路面積を小さくすることができ、また、消費電力を低減させることが可能となる。
　図９～図１２は、実施の形態に係る光検出装置の動作例を説明するための図である。図１０は、図９に示す経路設定Ａの場合の動作例を示すタイミングチャートである。また、図１２は、図１１に示す経路設定Ｂの場合の動作例を示すタイミングチャートである。なお、図示した経路設定は、あくまでも一例であって、適宜変更可能である。
　図９及び図１１では、それぞれ、４つの画素Ｐ（画素Ｐａ～画素Ｐｄ）と、４つの変換回路１２５（変換回路１２５ａ～変換回路１２５ｄ）と、４つの生成回路１３５（生成回路１３５ａ～生成回路１３５ｄ）を図示している。なお、図９～図１２に示す遅延時間ＴｐｄＡ～ＴｐｄＤ、遅延時間ＴｐｄＡ’～ＴｐｄＤ’は、各画素Ｐから各変換回路１２５に至る各経路における遅延量（即ち信号遅延量）である。
　図１０及び図１２では、同一の時間軸上に、画素Ｐａから出力される信号Ｓｐ１（信号Ｓｐ１ａ）と、画素Ｐｂから出力される信号Ｓｐ１（信号Ｓｐ１ｂ）と、変換回路１２５ａ，１２５ｂに入力される信号Ｓｐ１(信号Ｓｐ１ａ’、信号Ｓｐ１ｂ’)と、生成回路１３５ａ，１３５ｂにおいてカウントされるＢＩＮの値とを図示している。
　また、図１０及び図１２では、同一の時間軸上において、光源部２００による発光タイミングを示す信号ＳＬＴを図示している。図１０及び図１２は、画素Ｐａ及び画素Ｐｂの各々における受光タイミング（即ち反応タイミング）が同一である場合の例を示している。図１０は、第１サブフレームの期間におけるタイミングチャートであり、図１１は、第１サブフレームの後の第２サブフレームの期間におけるタイミングチャートである。
　第１サブフレーム期間の時刻ｔ１において、光源部２００は、発光タイミング信号である信号ＳＬＴに基づき、計測対象へ光を照射する。時刻ｔ２では、画素Ｐａ，Ｐｂは、それぞれ、計測対象からの光の受光に応じて、信号Ｓｐ１ａ，Ｓｐ１ｂの電圧をローレベルからハイレベルへ遷移させる。画素Ｐａ，Ｐｂは、それぞれ、パルス信号となる信号Ｓｐ１ａ，Ｓｐ１ｂを出力する。
　第１サブフレームにおいて経路設定Ａが設定されることで、変換回路１２５ａには、画素Ｐａから切り替え回路１２１を介して、信号Ｓｐ１ａを遅延時間ＴｐｄＡ遅延した信号Ｓｐ１ａ’が入力される。信号Ｓｐ１ａ’は、変換回路１２５ａによってＴＤ変換された後、切り替え回路１３１を介して生成回路１３５ａへ出力される。
　また、変換回路１２５ｂには、画素Ｐｂから切り替え回路１２１を介して、信号Ｓｐ１ｂを遅延時間ＴｐｄＢ遅延した信号Ｓｐ１ｂ’が入力される。信号Ｓｐ１ｂ’は、変換回路１２５ｂによってＴＤ変換された後、切り替え回路１３１を介して生成回路１３５ｂへ出力される。
　信号処理部１２０では、遅延時間ＴｐｄＡと遅延時間ＴｐｄＢとの差（即ち伝搬遅延差）に応じて、信号Ｓｐ１ａ’及び信号Ｓｐ１ｂ’は、異なるカウント値に変換され、異なるＢＩＮにカウント（計数）される。図１０に示す例では、生成回路１３５ａは、信号Ｓｐ１ａ’をＢＩＮ「４」としてカウントし、生成回路１３５ｂは、信号Ｓｐ１ｂ’をＢＩＮ「５」としてカウントする。
　図１２に示す第２サブフレーム期間の時刻ｔ１１において、光源部２００は、発光タイミング信号である信号ＳＬＴに応じて、計測対象へ光を照射する。時刻ｔ１２では、画素Ｐａ，Ｐｂは、それぞれ、計測対象からの光の受光に応じて、信号Ｓｐ１ａ，Ｓｐ１ｂの電圧をローレベルからハイレベルへ遷移させる。画素Ｐａ，Ｐｂは、それぞれ、パルス信号となる信号Ｓｐ１ａ，Ｓｐ１ｂを出力する。
　第２サブフレームにおいて経路設定Ｂが設定されることで、変換回路１２５ａには、画素Ｐｂから切り替え回路１２１を介して、信号Ｓｐ１ｂを遅延時間ＴｐｄＢ’遅延した信号Ｓｐ１ｂ’が入力される。信号Ｓｐ１ｂ’は、変換回路１２５ａによってＴＤ変換された後、切り替え回路１３１を介して生成回路１３５ｂへ出力される。
　また、変換回路１２５ｂには、画素Ｐａから切り替え回路１２１を介して、信号Ｓｐ１ａを遅延時間ＴｐｄＡ’遅延した信号Ｓｐ１ａ’が入力される。信号Ｓｐ１ａ’は、変換回路１２５ｂによってＴＤ変換された後、切り替え回路１３１を介して生成回路１３５ａへ出力される。
　信号処理部１２０では、遅延時間ＴｐｄＡ’と遅延時間ＴｐｄＢ’との差（伝搬遅延差）に応じて、信号Ｓｐ１ａ’及び信号Ｓｐ１ｂ’は、異なるカウント値に変換され、異なるＢＩＮにカウントされる。図１２に示す例では、生成回路１３５ａは、信号Ｓｐ１ａ’をＢＩＮ「５」としてカウントし、生成回路１３５ｂは、信号Ｓｐ１ｂ’をＢＩＮ「４」としてカウントする。
　このように、光検出装置１の信号処理部１２０は、サブフレーム毎に異なる経路及び異なる変換回路１２５を利用してカウント値（時刻情報）を合算し、統合したヒストグラムを生成し得る。統合したヒストグラムを用いることで、計測対象までの距離を精度よく計測することが可能となる。距離信号（距離情報）の検出精度を向上させることができる。
　図１３は、実施の形態に係る光検出装置の構成例を説明するための図である。変換回路１２５は、例えば、図１３に示す例のように、複数のフリップフロップＣ１を有する。カウンタ１２６（カウンタ回路）は、例えば、入力されるクロック信号である信号ＣＬＫのパルスのカウントを行い、カウント値を示す信号Ｓｏｕｔを各フリップフロップＣ１（フリップフロップ回路）へ出力するように構成される。
　カウンタ１２６は、一例として、複数の変換回路１２５（変換回路１２５ａ～変換回路１２５ｎ）に対して共通に設けられる。図１３に示す例では、変換回路１２５ａ～変換回路１２５ｎに対して、１つのカウンタ１２６が設けられる。カウンタ１２６は、各変換回路１２５に共通に接続され、ＴＤ変換に用いる信号Ｓｏｕｔを生成し、各変換回路１２５に供給し得る。なお、変換回路１２５は、カウンタ１２６を含んで構成されてもよい。
　フリップフロップＣ１には、例えば、画素Ｐから切り替え回路１２１を介して信号Ｓｐ１が入力され、カウンタ１２６から信号Ｓｏｕｔが入力される。フリップフロップＣ１は、一例として、カウント値を示す信号Ｓｏｕｔに応じて、パルス信号である信号Ｓｐ１を、画素Ｐにおける受光タイミングに関する信号Ｓｐ２に変換する。変換回路１２５は、複数のフリップフロップＣ１を含み、パルス信号である信号Ｓｐ１を所定のビット数のデジタル信号である信号Ｓｐ２に変換して出力し得る。
　図１３に示す例では、変換回路１２５ｎは、カウンタ１２６から近い位置にあり、変換回路１２５ａは、カウンタ１２６から遠い位置にある。カウンタ１２６から変換回路１２５ａへの信号Ｓｏｕｔの遅延時間（伝搬遅延）は、カウンタ１２６から変換回路１２５ｎへの信号Ｓｏｕｔの遅延時間よりも長く（大きく）なる。
　カウンタから各ＴＤＣに至る各経路における遅延量（即ち遅延時間）が異なる場合、伝搬遅延差に起因するスキューが生じ、同じ受光タイミング（反応タイミング）を示す画素信号であってもＴＤ変換後のカウント値に差異が生じるおそれがある。伝搬遅延に起因するカウント値のズレが生じ、測距精度が低下し得る。
　本実施の形態に係る光検出装置１では、上述したように、切り替え回路１２１が設けられることで、複数の経路及び変換回路１２５を利用して、画素Ｐの信号のヒストグラムを生成することができる。このため、信号Ｓｏｕｔの遅延時間差に起因するカウント値のズレ（誤差）を抑制し、測距精度の低下を抑制することが可能となる。
　図１４は、実施の形態に係る光検出装置の別の構成例を説明するための図である。変換回路１２５は、フリップフロップＣ２（図１４では、フリップフロップＣ２ａ～フリップフロップＣ２ｎ）を有していてもよい。フリップフロップＣ２は、入力される信号ＣＬＫに応じて、画素Ｐの信号Ｓｐ１を保持（サンプリング）し、フリップフロップＣ１へ出力可能に構成される。
　フリップフロップＣ２は、クロック信号である信号ＣＬＫに同期して、信号Ｓｐ１をサンプリングし、フリップフロップＣ１へ出力するように構成される。フリップフロップＣ１及びフリップフロップＣ２において、データ信号の受け渡しが行われ、タイミング調整を行うことができる。フリップフロップＣ２は、同期化回路（同期化部）ともいえる。
　図１４に示す例では、フリップフロップＣ２ａへの信号ＣＬＫの伝搬遅延（遅延時間）と、フリップフロップＣ２ｎへの信号ＣＬＫの伝搬遅延との差に起因して、カウント値のズレが生じるおそれがある。伝搬遅延に起因するカウント値のズレが生じ、測距精度が悪化するおそれがある。
　本実施の形態では、切り替え回路１２１が設けられることで、複数の経路及び変換回路１２５を利用して、画素Ｐの信号のヒストグラムを生成することができる。これにより、信号ＣＬＫの遅延時間差に起因するカウント値のズレを抑制し、測距精度の低下を抑制することが可能となる。
　図１５は、実施の形態に係る光検出装置の切り替え回路の構成例を説明するための図である。切り替え回路１２１は、例えば、図１５に示す例のように、複数のバッファ１２２及び複数のスイッチＳＷを有し、画素Ｐからの信号の経路を切り替え可能に構成される。切り替え回路１２１の各スイッチＳＷの接続状態を切り替えることで、各画素Ｐの画素信号の経路を変更することが可能となる。
　図１６は、実施の形態に係る光検出装置の切り替え回路の別の構成例を説明するための図である。光検出装置１では、切り替え回路１２１を介して伝送される画素信号の数に対応して、複数の変換回路１２５が設けられる。変換回路１２５は、一例として、所定数の画素Ｐ毎に設けられてよい。変換回路１２５の数は、画素部１００における画素Ｐの数よりも少なくてよい。なお、変換回路１２５は、１つの画素Ｐ毎に設けられてもよい。
［作用・効果］
　本実施の形態に係る光検出装置は、光を受光して電流を出力可能な受光素子（受光素子１０）をそれぞれ有し、受光素子の電流に基づく第１信号（例えば信号Ｓｐ１）をそれぞれ出力可能な第１画素及び第２画素を含む複数の画素（画素Ｐ）と、第１信号の経路を切り替え可能な第１の切り替え回路（切り替え回路１２１）と、第１の切り替え回路を介して入力される第１信号をデジタル信号である第２信号（信号Ｓｐ２）に変換可能な第１変換回路及び第２変換回路を含む複数の変換回路（変換回路１２５）とを備える。第１の切り替え回路は、第１画素からの第１信号を第１変換回路又は第１変換回路とは異なる変換回路へ出力すると共に、第２画素からの第１信号を第２変換回路又は第２変換回路とは異なる変換回路へ出力可能である。
　本実施の形態に係る光検出装置１は、信号経路を切り替え可能な切り替え回路１２１を有する。切り替え回路１２１は、例えば、画素Ｐａからの信号Ｓｐ１を変換回路１２５ａ又は変換回路１２５ａとは異なる変換回路１２５へ出力すると共に、画素Ｐｂからの信号Ｓｐ１を変換回路１２５ｂ又は変換回路１２５ｂとは異なる変換回路１２５へ出力可能に構成される。このため、伝搬遅延差に起因するスキューを低減させることが可能となる。検出精度の低下を抑制可能な光検出装置を実現することが可能となる。
　次に、本開示の変形例について説明する。以下では、上記実施の形態と同様の構成要素については同一の符号を付し、適宜説明を省略する。
＜２．変形例＞
（２－１．変形例１）
　図１７及び図１８は、本開示の変形例１に係る光検出装置の構成例を説明するための図である。上述した実施の形態では、光検出装置１の構成例について説明したが、光検出装置１の構成は、上述した例に限られない。例えば、光検出装置１の切り替え回路１２１の構成は、図示した例に限られず、適宜変更可能である。
　図１７に示す例では、切り替え回路１２１は、複数のデマルチプレクサ１２３及び複数のトライステートバッファ１２４を有し、画素Ｐからの信号の経路を切り替え可能に構成される。例えば、信号処理部１２０は、切り替え回路１２１の各デマルチプレクサ１２３（ＤＥＭＵＸ）及び各トライステートバッファ１２４を制御することで、各画素Ｐの画素信号の経路を変更し得る。
　切り替え回路１２１は、図１８に示す例のように、複数のバッファ１２２及び複数のマルチプレクサ１２７を用いて構成されてもよい。マルチプレクサ１２７は、複数のバッファ１２２の各々から入力される信号のうち、一部の信号を選択して出力可能に構成される。マルチプレクサ１２７は、選択回路（選択部）ともいえる。切り替え回路１２１の各マルチプレクサ１２７を制御することで、各画素Ｐの画素信号の経路を変更することができる。
（２－２．変形例２）
　図１９は、変形例２に係る光検出装置の構成例を説明するための図である。信号処理部１２０の演算回路１３０は、図１９に示す例のように、複数のメモリ１３６を有し得る。メモリ１３６は、記憶部（記憶回路）であり、一例として、ＳＲＡＭ（Static Random Access Memory）により構成される。メモリ１３６は、ヒストグラムデータを記憶可能に構成される。演算回路１３０は、例えば、生成回路１３５の数に応じた数のメモリ１３６を有する。
　図１９に示す例では、切り替え回路１３１は、各生成回路１３５と各メモリ１３６との間に電気的に接続され、生成回路１３５からの信号の経路を切り替え可能に構成される。信号処理部１２０は、例えば、切り替え回路１２１における信号経路と共に、切り替え回路１３１における信号経路を設定するように構成される。信号処理部１２０は、一例として、切り替え回路１２１内の伝送経路の切り替えに伴って、切り替え回路１３１内の伝送経路を切り替えるように構成され得る。
　切り替え回路１３１は、例えば、同じ画素Ｐのカウント値が同じメモリ１３６へ入力されて保持されるように、切り替え回路１２１における信号経路に応じて切り替え回路１３１における信号経路を変更する。画素Ｐから出力される画素信号は、期間毎に異なる経路及び異なる変換回路１２５に伝送されてカウント値に変換され、生成回路１３５及び切り替え回路１３１を介して同じメモリ１３６へ伝送される。
　演算回路１３０は、例えば、切り替え回路１２１によって信号経路が設定される期間毎に得られるヒストグラムデータをメモリ１３６に記憶（蓄積）し、統合されたヒストグラムデータを生成するように構成される。本変形例の場合も、検出精度の低下を抑制することが可能となる。上記した実施の形態と同様の効果を得ることができる。
（２－３．変形例３）
　図２０は、変形例３に係る光検出装置の構成例を説明するための図である。切り替え回路１３１及びメモリ１３６の少なくとも一方は、光検出装置１の外部に設けてもよい。図２０に示す例では、切り替え回路１３１及びメモリ１３６は、チップ３に設けられる。チップ３は、半導体チップであり、例えばアプリケーションプロセッサ（AP：Application Processor）である。
　図２０に示す例では、光検出装置１は、インタフェース回路１６０を有する。インタフェース回路１６０（インタフェース部）は、入力される信号を伝送可能に構成される。インタフェース回路１６０は、例えば、生成回路１３５により生成されるヒストグラムデータをチップ３へ出力するように構成され得る。
　チップ３は、例えば、所定の期間（例えばサブフレーム）毎に得られるヒストグラムデータをメモリ１３６に記憶（保持）させることで、統合されたヒストグラムデータを生成するように構成される。本変形例の場合も、検出精度の低下を抑制することが可能となる。なお、光検出システム３００は、チップ３を含んで構成されてもよい。
（２－４．変形例４）
　図２１は、変形例４に係る光検出装置の構成例を説明するための図である。演算回路１３０は、加算回路１３７を有していてもよい。加算回路１３７（加算部）は、複数の変換回路１２５から入力される信号Ｓｐ２（即ちカウント値）の加算処理を実行可能に構成される。生成回路１３５には、例えば、加算回路１３７を介して、加算された信号Ｓｐ２が入力される。生成回路１３５は、加算回路１３７により加算された信号Ｓｐ２を用いて、ヒストグラムデータを生成し得る。
（２－５．変形例５）
　図２２は、変形例５に係る光検出装置の構成例を説明するための図である。光検出装置１の各画素Ｐの受光素子１０、読み出し回路２０等は、複数の基板（又は半導体層）に分けて設けられてもよい。例えば、光検出装置１は、複数の基板を積層して構成された積層構造を有していてもよい。
　光検出装置１は、一例として、基板１０１と基板１０２とを積層して構成されてもよい。例えば、基板１０１には、各画素Ｐの受光素子１０を配置し、基板１０２には、各画素Ｐの読み出し回路２０を配置してもよい。上述した画素制御部１１０、信号処理部１２０、制御部１５０等は、例えば、基板１０２に設けられ得る。
＜３．使用例＞
　上述した光検出装置１及び光検出システム３００は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビジョンや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
＜４．応用例＞
（移動体への応用例）
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２３は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２３に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２３の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２４は、撮像部１２０３１の設置位置の例を示す図である。
　図２４では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２４には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、例えば、光検出装置１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、高精細な撮影画像を得ることができ、移動体制御システムにおいて撮影画像を利用した高精度な制御を行うことができる。
　以上、実施の形態、変形例および使用例ならびに応用例を挙げて本開示を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々の変形が可能である。例えば、上述した変形例は、上記実施の形態の変形例として説明したが、各変形例の構成を適宜組み合わせることができる。
　本開示の一実施形態の光検出装置は、光を受光して電流を出力可能な受光素子をそれぞれ有し、受光素子の電流に基づく第１信号をそれぞれ出力可能な第１画素及び第２画素を含む複数の画素と、第１信号の経路を切り替え可能な第１の切り替え回路と、第１の切り替え回路を介して入力される第１信号をデジタル信号である第２信号に変換可能な第１変換回路及び第２変換回路を含む複数の変換回路とを備える。第１の切り替え回路は、第１画素からの第１信号を第１変換回路又は第１変換回路とは異なる変換回路へ出力すると共に、第２画素からの第１信号を第２変換回路又は第２変換回路とは異なる変換回路へ出力可能である。このため、検出精度の低下を抑制可能な光検出装置を実現することが可能となる。
　なお、本明細書中に記載された効果はあくまで例示であってその記載に限定されるものではなく、他の効果があってもよい。また、本開示は以下のような構成をとることも可能である。
（１）
　光を受光して電流を出力可能な受光素子をそれぞれ有し、前記受光素子の電流に基づく第１信号をそれぞれ出力可能な第１画素及び第２画素を含む複数の画素と、
　前記第１信号の経路を切り替え可能な第１の切り替え回路と、
　前記第１の切り替え回路を介して入力される前記第１信号をデジタル信号である第２信号に変換可能な第１変換回路及び第２変換回路を含む複数の変換回路と
　を備え、
　前記第１の切り替え回路は、前記第１画素からの前記第１信号を前記第１変換回路又は前記第１変換回路とは異なる前記変換回路へ出力すると共に、前記第２画素からの前記第１信号を前記第２変換回路又は前記第２変換回路とは異なる前記変換回路へ出力可能である
　光検出装置。
（２）
　前記複数の変換回路は、前記第１変換回路と前記第２変換回路と第３変換回路を含み、
　前記第１の切り替え回路は、前記第１画素からの前記第１信号を前記第１変換回路又は前記第２変換回路へ出力可能であると共に、前記第２画素からの前記第１信号を前記第２変換回路又は前記第３変換回路へ出力可能である
　前記（１）に記載の光検出装置。
（３）
　前記変換回路は、前記第１信号を受光タイミングに関する前記第２信号に変換可能である
　前記（１）または（２）に記載の光検出装置。
（４）
　前記変換回路は、ＴＤＣ（Time to Digital Converter）である
　前記（１）から（３）のいずれか１つに記載の光検出装置。
（５）
　前記第１の切り替え回路は、
　前記第１画素の前記第１信号を前記第１変換回路へ出力すると共に前記第２画素の前記第１信号を前記第２変換回路へ出力する第１動作と、
　前記第１画素の前記第１信号を前記第１変換回路とは異なる前記変換回路へ出力すると共に前記第２画素の前記第１信号を前記第２変換回路とは異なる前記変換回路へ出力する第２動作とを行うことが可能である
　前記（１）から（４）のいずれか１つに記載の光検出装置。
（６）
　前記第１の切り替え回路は、前記第１動作及び前記第２動作の一方を行った後に前記第１動作及び前記第２動作の他方を行うことが可能である
　前記（５）に記載の光検出装置。
（７）
　前記第１変換回路により変換された前記第１画素の前記第２信号と、前記第１変換回路とは異なる前記変換回路により変換された前記第１画素の前記第２信号とに基づいて、前記第１画素の受光タイミングに関する第１データを生成可能な演算回路をさらに備える
　前記（１）から（６）のいずれか１つに記載の光検出装置。
（８）
　前記演算回路は、第１期間において前記第１変換回路により変換される前記第１画素の前記第２信号と、第２期間において前記第１変換回路とは異なる前記変換回路により変換される前記第１画素の前記第２信号とに基づいて、前記第１データを生成可能である
　前記（７）に記載の光検出装置。
（９）
　前記演算回路は、前記第２変換回路により変換された前記第２画素の前記第２信号と、前記第２変換回路とは異なる前記変換回路により変換された前記第２画素の前記第２信号とに基づいて、前記第２画素の受光タイミングに関する第２データを生成可能である
　前記（７）または（８）に記載の光検出装置。
（１０）
　前記演算回路は、第１期間において前記第２変換回路により変換される前記第２画素の前記第２信号と、第２期間において前記第２変換回路とは異なる前記変換回路により変換される前記第２画素の前記第２信号とに基づいて、前記第２データを生成可能である
　前記（９）に記載の光検出装置。
（１１）
　前記第２信号の経路を切り替え可能な第２の切り替え回路をさらに備える
　前記（１）から（１０）のいずれか１つに記載の光検出装置。
（１２）
　前記第２の切り替え回路を介して入力される前記第１画素の前記第２信号に基づいて、前記第１画素の受光タイミングに関する第１データを生成可能な第１生成回路と、
　前記第２の切り替え回路を介して入力される前記第２画素の前記第２信号に基づいて、前記第２画素の受光タイミングに関する第２データを生成可能な第２生成回路と
　をさらに備える
　前記（１１）に記載の光検出装置。
（１３）
　前記第２の切り替え回路は、前記第１変換回路又は前記第１変換回路とは異なる前記変換回路により変換された前記第１画素の前記第２信号を前記第１生成回路へ出力可能であると共に、前記第２変換回路又は前記第２変換回路とは異なる前記変換回路により変換された前記第２画素の前記第２信号を前記第２生成回路へ出力可能である
　前記（１２）に記載の光検出装置。
（１４）
　前記第２の切り替え回路は、
　前記第１変換回路により変換された前記第１画素の前記第２信号を前記第１生成回路へ出力すると共に、前記第２変換回路により変換された前記第２画素の前記第２信号を前記第２生成回路へ出力する第１動作と、
　前記第１変換回路とは異なる前記変換回路により変換された前記第１画素の前記第２信号を前記第１生成回路へ出力すると共に、前記第２変換回路とは異なる前記変換回路により変換された前記第２画素の前記第２信号を前記第２生成回路へ出力する第２動作とを行うことが可能である
　前記（１２）または（１３）に記載の光検出装置。
（１５）
　前記第２の切り替え回路は、前記第１動作及び前記第２動作の一方を行った後に前記第１動作及び前記第２動作の他方を行うことが可能である
　前記（１４）に記載の光検出装置。
（１６）
　前記受光素子は、アバランシェフォトダイオードである
　前記（１）から（１５）のいずれか１つに記載の光検出装置。
（１７）
　前記受光素子を有する第１基板と、
　前記第１の切り替え回路と前記変換回路を有し、前記第１基板と積層される第２基板と
　をさらに備える
　前記（１）から（１６）のいずれか１つに記載の光検出装置。
（１８）
　前記画素は、前記第２基板に設けられる読み出し回路を有し、
　前記読み出し回路は、前記受光素子の電流に基づく前記第１信号を出力可能である
　前記（１７）に記載の光検出装置。
（１９）
　対象に対して光を照射可能な光源と、
　前記対象からの光を受光する光検出装置と
　を備え、
　前記光検出装置は、
　光を受光して電流を出力可能な受光素子をそれぞれ有し、前記受光素子の電流に基づく第１信号をそれぞれ出力可能な第１画素及び第２画素を含む複数の画素と、
　前記第１信号の経路を切り替え可能な第１の切り替え回路と、
　前記第１の切り替え回路を介して入力される前記第１信号をデジタル信号である第２信号に変換可能な第１変換回路及び第２変換回路を含む複数の変換回路と
　を有し、
　前記第１の切り替え回路は、前記第１画素からの前記第１信号を前記第１変換回路又は前記第１変換回路とは異なる前記変換回路へ出力すると共に、前記第２画素からの前記第１信号を前記第２変換回路又は前記第２変換回路とは異なる前記変換回路へ出力可能である
　光検出システム。
　本出願は、日本国特許庁において２０２４年７月９日に出願された日本特許出願番号２０２４－１１００３１号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (19)

  1. 　光を受光して電流を出力可能な受光素子をそれぞれ有し、前記受光素子の電流に基づく第１信号をそれぞれ出力可能な第１画素及び第２画素を含む複数の画素と、
    　前記第１信号の経路を切り替え可能な第１の切り替え回路と、
    　前記第１の切り替え回路を介して入力される前記第１信号をデジタル信号である第２信号に変換可能な第１変換回路及び第２変換回路を含む複数の変換回路と
    　を備え、
    　前記第１の切り替え回路は、前記第１画素からの前記第１信号を前記第１変換回路又は前記第１変換回路とは異なる前記変換回路へ出力すると共に、前記第２画素からの前記第１信号を前記第２変換回路又は前記第２変換回路とは異なる前記変換回路へ出力可能である
    　光検出装置。
  2. 　前記複数の変換回路は、前記第１変換回路と前記第２変換回路と第３変換回路を含み、
    　前記第１の切り替え回路は、前記第１画素からの前記第１信号を前記第１変換回路又は前記第２変換回路へ出力可能であると共に、前記第２画素からの前記第１信号を前記第２変換回路又は前記第３変換回路へ出力可能である
    　請求項１に記載の光検出装置。
  3. 　前記変換回路は、前記第１信号を受光タイミングに関する前記第２信号に変換可能である
    　請求項１に記載の光検出装置。
  4. 　前記変換回路は、ＴＤＣ（Time to Digital Converter）である
    　請求項１に記載の光検出装置。
  5. 　前記第１の切り替え回路は、
    　前記第１画素の前記第１信号を前記第１変換回路へ出力すると共に前記第２画素の前記第１信号を前記第２変換回路へ出力する第１動作と、
    　前記第１画素の前記第１信号を前記第１変換回路とは異なる前記変換回路へ出力すると共に前記第２画素の前記第１信号を前記第２変換回路とは異なる前記変換回路へ出力する第２動作とを行うことが可能である
    　請求項１に記載の光検出装置。
  6. 　前記第１の切り替え回路は、前記第１動作及び前記第２動作の一方を行った後に前記第１動作及び前記第２動作の他方を行うことが可能である
    　請求項５に記載の光検出装置。
  7. 　前記第１変換回路により変換された前記第１画素の前記第２信号と、前記第１変換回路とは異なる前記変換回路により変換された前記第１画素の前記第２信号とに基づいて、前記第１画素の受光タイミングに関する第１データを生成可能な演算回路をさらに備える
    　請求項１に記載の光検出装置。
  8. 　前記演算回路は、第１期間において前記第１変換回路により変換される前記第１画素の前記第２信号と、第２期間において前記第１変換回路とは異なる前記変換回路により変換される前記第１画素の前記第２信号とに基づいて、前記第１データを生成可能である
    　請求項７に記載の光検出装置。
  9. 　前記演算回路は、前記第２変換回路により変換された前記第２画素の前記第２信号と、前記第２変換回路とは異なる前記変換回路により変換された前記第２画素の前記第２信号とに基づいて、前記第２画素の受光タイミングに関する第２データを生成可能である
    　請求項７に記載の光検出装置。
  10. 　前記演算回路は、第１期間において前記第２変換回路により変換される前記第２画素の前記第２信号と、第２期間において前記第２変換回路とは異なる前記変換回路により変換される前記第２画素の前記第２信号とに基づいて、前記第２データを生成可能である
    　請求項９に記載の光検出装置。
  11. 　前記第２信号の経路を切り替え可能な第２の切り替え回路をさらに備える
    　請求項１に記載の光検出装置。
  12. 　前記第２の切り替え回路を介して入力される前記第１画素の前記第２信号に基づいて、前記第１画素の受光タイミングに関する第１データを生成可能な第１生成回路と、
    　前記第２の切り替え回路を介して入力される前記第２画素の前記第２信号に基づいて、前記第２画素の受光タイミングに関する第２データを生成可能な第２生成回路と
    　をさらに備える
    　請求項１１に記載の光検出装置。
  13. 　前記第２の切り替え回路は、前記第１変換回路又は前記第１変換回路とは異なる前記変換回路により変換された前記第１画素の前記第２信号を前記第１生成回路へ出力可能であると共に、前記第２変換回路又は前記第２変換回路とは異なる前記変換回路により変換された前記第２画素の前記第２信号を前記第２生成回路へ出力可能である
    　請求項１２に記載の光検出装置。
  14. 　前記第２の切り替え回路は、
    　前記第１変換回路により変換された前記第１画素の前記第２信号を前記第１生成回路へ出力すると共に、前記第２変換回路により変換された前記第２画素の前記第２信号を前記第２生成回路へ出力する第１動作と、
    　前記第１変換回路とは異なる前記変換回路により変換された前記第１画素の前記第２信号を前記第１生成回路へ出力すると共に、前記第２変換回路とは異なる前記変換回路により変換された前記第２画素の前記第２信号を前記第２生成回路へ出力する第２動作とを行うことが可能である
    　請求項１２に記載の光検出装置。
  15. 　前記第２の切り替え回路は、前記第１動作及び前記第２動作の一方を行った後に前記第１動作及び前記第２動作の他方を行うことが可能である
    　請求項１４に記載の光検出装置。
  16. 　前記受光素子は、アバランシェフォトダイオードである
    　請求項１に記載の光検出装置。
  17. 　前記受光素子を有する第１基板と、
    　前記第１の切り替え回路と前記変換回路を有し、前記第１基板と積層される第２基板と
    　をさらに備える
    　請求項１に記載の光検出装置。
  18. 　前記画素は、前記第２基板に設けられる読み出し回路を有し、
    　前記読み出し回路は、前記受光素子の電流に基づく前記第１信号を出力可能である
    　請求項１７に記載の光検出装置。
  19. 　対象に対して光を照射可能な光源と、
    　前記対象からの光を受光する光検出装置と
    　を備え、
    　前記光検出装置は、
    　光を受光して電流を出力可能な受光素子をそれぞれ有し、前記受光素子の電流に基づく第１信号をそれぞれ出力可能な第１画素及び第２画素を含む複数の画素と、
    　前記第１信号の経路を切り替え可能な第１の切り替え回路と、
    　前記第１の切り替え回路を介して入力される前記第１信号をデジタル信号である第２信号に変換可能な第１変換回路及び第２変換回路を含む複数の変換回路と
    　を有し、
    　前記第１の切り替え回路は、前記第１画素からの前記第１信号を前記第１変換回路又は前記第１変換回路とは異なる前記変換回路へ出力すると共に、前記第２画素からの前記第１信号を前記第２変換回路又は前記第２変換回路とは異なる前記変換回路へ出力可能である
    　光検出システム。
PCT/JP2025/021247 2024-07-09 2025-06-12 光検出装置および光検出システム Pending WO2026014138A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024-110031 2024-07-09
JP2024110031 2024-07-09

Publications (1)

Publication Number Publication Date
WO2026014138A1 true WO2026014138A1 (ja) 2026-01-15

Family

ID=98386411

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/021247 Pending WO2026014138A1 (ja) 2024-07-09 2025-06-12 光検出装置および光検出システム

Country Status (1)

Country Link
WO (1) WO2026014138A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020022137A1 (ja) * 2018-07-27 2020-01-30 ソニーセミコンダクタソリューションズ株式会社 受光装置及び測距装置
WO2021261079A1 (ja) * 2020-06-25 2021-12-30 ソニーセミコンダクタソリューションズ株式会社 光検出装置および測距システム
WO2024009343A1 (ja) * 2022-07-04 2024-01-11 ソニーセミコンダクタソリューションズ株式会社 光検出装置
WO2024084792A1 (ja) * 2022-10-17 2024-04-25 ソニーセミコンダクタソリューションズ株式会社 光検出装置、測距装置、および、光検出装置の制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020022137A1 (ja) * 2018-07-27 2020-01-30 ソニーセミコンダクタソリューションズ株式会社 受光装置及び測距装置
WO2021261079A1 (ja) * 2020-06-25 2021-12-30 ソニーセミコンダクタソリューションズ株式会社 光検出装置および測距システム
WO2024009343A1 (ja) * 2022-07-04 2024-01-11 ソニーセミコンダクタソリューションズ株式会社 光検出装置
WO2024084792A1 (ja) * 2022-10-17 2024-04-25 ソニーセミコンダクタソリューションズ株式会社 光検出装置、測距装置、および、光検出装置の制御方法

Similar Documents

Publication Publication Date Title
US12270911B2 (en) Light receiving element and ranging system
US20240027585A1 (en) Light receiving device, control method of light receiving device, and ranging system
US12578441B2 (en) Sensing device and distance measuring apparatus
US12203807B2 (en) Light receiving element and ranging system
US20250258283A1 (en) Photodetection device, distance measuring device, and electronic device
EP3933359B1 (en) Measurement device, rangefinding device, electronic apparatus, and measurement method
WO2025177720A1 (ja) 光検出装置および光検出システム
US20240302504A1 (en) Photodetection device and photodetection system
US20240056700A1 (en) Photodetection device and photodetection system
US20260122375A1 (en) Photodetection device, distance measuring device, and method for controlling photodetection device
WO2026014138A1 (ja) 光検出装置および光検出システム
US20240111033A1 (en) Photodetection device and photodetection system
US20250040269A1 (en) Photodetection device and distance measuring system
CN115211102B (zh) 固态成像元件和电子装置
US20230417921A1 (en) Photodetection device and photodetection system
US20230228875A1 (en) Solid-state imaging element, sensing system, and control method of solid-state imaging element
WO2022239418A1 (ja) 測距センサ及び測距装置
WO2025018385A1 (en) Photodetector and photodetection system
WO2025204246A1 (ja) 光検出装置および光検出システム
WO2026014139A1 (ja) 光検出装置および光検出システム
WO2025239104A1 (ja) 光検出装置および光検出システム
WO2025263207A1 (ja) 電圧検出回路および光検出装置
WO2025120830A1 (ja) 光検出素子
JP2025135117A (ja) 光検出装置および電子機器
WO2023085143A1 (ja) 光検出素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25836700

Country of ref document: EP

Kind code of ref document: A1