WO2025249199A1 - 検査システム、および検査システムの組立方法 - Google Patents

検査システム、および検査システムの組立方法

Info

Publication number
WO2025249199A1
WO2025249199A1 PCT/JP2025/017749 JP2025017749W WO2025249199A1 WO 2025249199 A1 WO2025249199 A1 WO 2025249199A1 JP 2025017749 W JP2025017749 W JP 2025017749W WO 2025249199 A1 WO2025249199 A1 WO 2025249199A1
Authority
WO
WIPO (PCT)
Prior art keywords
module board
interface
module
units
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/017749
Other languages
English (en)
French (fr)
Inventor
顕太朗 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of WO2025249199A1 publication Critical patent/WO2025249199A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices

Definitions

  • This disclosure relates to an inspection system and a method for assembling an inspection system.
  • Patent Document 1 discloses an inspection system (wafer inspection device) equipped with multiple inspection cells (cells) for inspecting substrates.
  • This type of inspection system is equipped with a tester for each inspection cell that actually inspects the substrate.
  • the tester is equipped with hardware such as a motherboard and modules for performing the inspection.
  • This disclosure provides technology that can reduce costs by being scalable according to the device being tested.
  • an inspection system for inspecting a substrate having a plurality of devices under test, the inspection system including: a probe card having a plurality of contact probes connected to the plurality of devices under test; an interface unit electrically connected to the probe card and having relay units equal to or greater than the number of devices under test; a module board for inspecting devices under test equal to or less than the number of relay units of the interface unit; and an interface sheet stacked between the interface unit and the module board and/or between the plurality of module boards, wherein the interface unit is capable of arranging the plurality of module boards on the surface opposite the connection side of the probe card in a first direction perpendicular to the opposite surface or a second direction along the opposite surface, and the interface sheet electrically connects the plurality of relay units of the interface unit to the module boards arranged on the interface unit.
  • costs can be reduced by providing scalability according to the device being tested.
  • FIG. 1 is a diagram illustrating an overall configuration of an inspection system according to an embodiment of the present disclosure.
  • 2 is a schematic cross-sectional view of the inspection system of FIG. 1 taken along a horizontal direction;
  • FIG. 2 is a schematic enlarged vertical cross-sectional view showing an inspection cell.
  • FIG. 2 is a side view schematically showing the configuration of a tester in an inspection cell.
  • 10 is a diagram illustrating an example of the relationship between each relay unit of the interface section and each DUT on the wafer.
  • FIG. FIG. 2 is an exploded side view showing the interface unit and the test head.
  • 1 is a flowchart illustrating a method for assembling an inspection system according to an embodiment.
  • FIG. 10 is a longitudinal sectional view schematically illustrating a state of an inspection cell according to a second embodiment.
  • FIG. 11 is a longitudinal sectional view schematically illustrating a state of an inspection cell according to a third embodiment.
  • FIG. 10 is a vertical cross-sectional view showing an example of a stacked state of two module boards in an inspection cell according to a fourth embodiment.
  • FIG. 11 is a vertical cross-sectional view showing an example of a stacked state of nine module boards in an inspection cell according to a fourth embodiment.
  • FIG. 1 is a diagram showing the overall configuration of an inspection system 100 according to an embodiment of the present disclosure.
  • FIG. 2 is a schematic cross-sectional view taken along the horizontal direction of the inspection system 100 of FIG. 1.
  • the inspection system 100 is configured as a multi-inspection system capable of simultaneously inspecting multiple substrates using multiple inspection cells 10.
  • An example of a substrate inspected by the inspection system 100 is a wafer W having multiple semiconductor devices such as LSIs and semiconductor memories, which are devices under test (Device Under Test).
  • the devices under test on the wafer W will also be referred to as DUTs.
  • the substrate is not limited to a wafer W, and may be a carrier on which a DUT is placed, a glass substrate, a single chip, an electronic circuit board, etc.
  • the inspection system 100 has a cell row in which six inspection cells 10 are lined up along the horizontal direction (X-axis direction), and by stacking four of these cell rows along the vertical direction (Z-axis direction), it has a total of 24 matrix-shaped inspection cells 10. It goes without saying that there are no limitations on the number and arrangement of the inspection cells 10.
  • the inspection system 100 may have a configuration in which multiple inspection cells 10 are lined up horizontally rather than stacked.
  • the inspection system 100 may have the expandability to allow the number of inspection cells 10 to be increased or decreased after the system is installed.
  • the inspection system 100 includes a housing 11 that houses each of the matrix-shaped inspection cells 10, forming a cell tower.
  • the inspection system 100 also includes a control device 90 inside the housing 11 that controls the operation of the inspection system 100.
  • the control device 90 may also be provided outside the housing 11.
  • the housing 11 of the inspection system 100 is divided into a loading/unloading area 12 for loading and unloading wafers W, a transfer area 13 for transferring wafers W, and an inspection area 14 which has multiple inspection cells 10 and inspects wafers W.
  • the loading/unloading area 12 is provided with a load port 15, an aligner 16, etc.
  • a container C such as a FOUP (Front Opening Unified Pod) that can accommodate multiple wafers W, is set in the load port 15.
  • the aligner 16 adjusts the attitude of the wafer W (aligning the center position, circumferential position, etc.) before transferring the wafer W to the inspection cell 10.
  • the loading/unloading area 12 or the transfer area 13 may also be provided with a loader device (not shown) that transfers the wafer W to and from the container C.
  • the transfer area 13 has one or more transfer devices 18 capable of transferring wafers W.
  • the transfer devices 18 are equipped with a movement mechanism (not shown) that is movable in three dimensions (X-axis, Y-axis, and Z-axis directions), for example, and move between the transfer area 12 and the inspection area 14 within the housing 11 under the control of the control device 90.
  • the transfer device 18 holds the mounting table 18a at its standby position (not shown), and, under the operation of the loader device, places a wafer W from a container C on the load port 15 onto the mounting table 18a, and transfers the wafer W to the target inspection cell 10 in the inspection area 14.
  • the transfer device 18 also transfers a wafer W placed on the mounting table 18a from one inspection cell 10 to another inspection cell 10. Furthermore, the transfer device 18 transfers a wafer W that has completed inspection from the inspection area 14 to the load/unload area 12 and stores it in the container C.
  • the transfer device 18 may also transfer the probe card 22 between the load/unload area 12 and the inspection area 14 when replacing the probe card 22 in the inspection cell 10, as described below.
  • the inspection area 14 includes multiple inspection cells 10 and imaging devices 19 that capture images of wafers W being transported to the inspection cells 10.
  • an imaging device 19 is provided for each of multiple cell rows and is configured to be movable horizontally. Based on the control of the control device 90, the imaging device 19 captures an image of the wafer W being transported to the target inspection cell 10. The control device 90 uses the imaging information from the imaging device 19 to adjust the position of the wafer W relative to the inspection cell 10.
  • FIG 3 is a schematic vertical cross-sectional view showing an enlarged view of an inspection cell 10.
  • each inspection cell 10 has a tester 20 that controls the inspection of the wafer W, and a probe card 22 that contacts the wafer W below the tester 20.
  • the tester 20 is supported via a frame (not shown) within the housing 11.
  • the probe card 22 is removably attached below the tester 20.
  • the inspection cell 10 is able to inspect the wafer W by electrically connecting the tester 20 and the wafer W via the probe card 22.
  • the probe card 22 has a disk-shaped main body 221, a number of electrodes 222 arranged on the upper surface of the main body 221, and a number of contact probes 223 connected to each electrode 222 and protruding downward from the underside of the main body 221.
  • Each contact probe 223 electrically contacts the electrode pads and solder bumps of each DUT on the wafer W transported by the transport device 18.
  • Each contact probe 223 can, for example, contact all of the DUTs on the wafer W at once, allowing all of the DUTs to be tested simultaneously.
  • the tester 20 has an interface unit 21, a lower connection unit 23 that electrically connects the interface unit 21 and the probe card 22, and a test head 26 that is mounted on the interface unit 21.
  • the interface unit 21 is a structural unit that electrically connects the lower connection unit 23 and the test head 26 and performs basic control of the tester 20.
  • the interface unit 21 has a base body 211 and a motherboard 29 inside (or on) the base body 211. The configuration of this interface unit 21 and the test head 26 will be described in detail later.
  • the lower connection section 23 has a fixed frame 231 and a pogo frame 232 supported by the fixed frame 231 and having multiple through holes 231h near the center.
  • a pogo block 233 having multiple pogo pins (not shown) is inserted into each through hole 231h.
  • the upper surface of the pogo block 233 electrically connects each pogo pin to the interface section 21.
  • the lower surface of the pogo block 233 electrically connects each pogo pin to each electrode 222 of the probe card 22.
  • the lower connection portion 23 also has a vacuum mechanism 25 that creates a vacuum between the mounting table 18a holding the wafer W.
  • the vacuum mechanism 25 includes a flange 25a that engages with the pogo frame 232 so that it can move up and down, a bellows 25b that encloses the space between the pogo frame 232 and the flange 25a, and seal members 25c and 25d that enclose the spaces between the fixed frame 231, the pogo frame 232, and the probe card 22.
  • a contact member 25e that can airtightly contact the mounting table 18a holding the wafer W is provided on the lower end surface of the flange 25a.
  • the vacuum mechanism 25 uses a vacuum pump (not shown) to evacuate the space enclosed by the bellows 25b and the seal members 25c and 25d. This allows the vacuum mechanism 25 to secure the fixed frame 231 and the pogo frame 232 together, and to integrate the mounting table 18a, the probe card 22, and the pogo frame 232.
  • the motherboard 29 of each tester 20 is connected to each pogo pin of each pogo block 233.
  • the motherboard 29 has a processor 29a, memory 29b, and computer electronic circuits including an input/output interface and a communication interface (not shown).
  • the processor 29a is a combination of one or more of the following: a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), an ASIC (Application Specific Integrated Circuit), an FPGA (Field-Programmable Gate Array), and a circuit made up of multiple discrete semiconductors.
  • the memory 29b includes a main memory device and an auxiliary memory device, and stores programs and other data that operate each tester 20. The memory 29b also temporarily stores information required while the processor 29a is executing a program.
  • the motherboard 29 of the tester 20 and the control device 90 of the inspection system 100 are connected so that they can communicate with each other.
  • the motherboard 29 receives a control command from the control device 90, it controls each component of the tester 20 to inspect the wafer W and transmits the inspection results to the control device 90.
  • the control device 90 of the inspection system 100 is a computer that controls the entire inspection system 100 and has a processor 91, memory 92, input/output interface 93, and communication interface 94.
  • the processor 91 is a combination of one or more of the following: a CPU, GPU, ASIC, FPGA, and a circuit made up of multiple discrete semiconductors.
  • the memory 92 includes a main memory device and an auxiliary memory device, and forms the storage section of the control device 90.
  • the control device 90 is connected to each inspection cell 10, load port 15, aligner 16, transport device 18, imaging device 19, etc. via an input/output interface 93.
  • the control device 90 is also connected to a user interface (not shown) provided on the housing 11 of the inspection system 100, etc., via the input/output interface 93.
  • the user interface can be, for example, a monitor, speaker, keyboard, mouse, or touch panel.
  • the control device 90 acquires information entered by the user via the user interface, and based on this information, outputs control commands to each component of the inspection system 100 to inspect the wafer W. Furthermore, when the control device 90 receives inspection results for the wafer W from each inspection cell 10, it notifies the user of the inspection results via the user interface.
  • the control device 90 of the inspection system 100 controls, for example, the transport device 18 to transport the wafer W and position it below the probe card 22 of the target inspection cell 10.
  • the control device 90 then controls the vacuum mechanism 25 of the tester 20 to evacuate the space sealed by the bellows 25b, sealing members 25c and 25d, contact member 25e, etc., thereby holding the wafer W and mounting table 18a at the lower connection portion 23.
  • the electrode pads and solder bumps of each DUT on the wafer W come into contact with the contact probes 223 of the probe card 22.
  • the tester 20 of each inspection cell 10 outputs power and signals from the interface portion 21 to each DUT on the wafer W, acquires signals returned from the wafer W, and performs electrical testing of the wafer W.
  • Figure 4A is a side view that shows a schematic configuration of the tester 20 of the inspection cell 10.
  • Figure 4B is a diagram illustrating the relationship between each relay unit 215 of the interface section 21 and each DUT on the wafer W. As shown in Figure 4A, the lower surface of the interface section 21 is electrically connected to the lower connection section 23, for example, via an interface sheet 24.
  • the interface sheet 24 is sandwiched between the base body 211 of the interface unit 21 and the fixed frame 231 of the lower connection unit 23.
  • This interface sheet 24 electrically connects each pogo pin of the pogo block 233 that passes through the fixed frame 231 to the first conductive section 212 of the interface unit 21.
  • the interface sheet 24 has a plurality of first pads on its underside that contact each pogo pin, a plurality of second pads on its upper surface that contact each first conductive section 212, and wiring that connects each of the first pads to each of the second pads (all not shown).
  • the first pads, second pads, and wiring are made of a conductive material such as copper.
  • the first pads, second pads, and wiring are also covered with an insulating material.
  • the interface sheet 24 is formed to be more flexible than the base body 211 of the interface unit 21 and the fixed frame 231 of the lower connection unit 23.
  • the interface sheet 24 has flexibility that allows it to be sandwiched between the base body 211 and the fixed frame 231 and deformed into an appropriate shape. This allows the tester 20 to have a degree of freedom in the connection between the interface unit 21 and the lower connection unit 23.
  • the interface sheet 24 is not limited to a flexible configuration and may also be rigid.
  • the tester 20 may be configured to directly connect the interface unit 21 and the lower connection unit 23, omitting the interface sheet 24.
  • the interface unit 21 includes a base body 211, which is provided with a plurality of first conductive parts 212 and a plurality of second conductive parts 213.
  • the base body 211 is formed in a flat (block) plate shape with a certain thickness from an insulating resin material.
  • the base body 211 has, for example, a rectangular shape in a plan view, and is rigid enough to maintain its shape when the lower connection part 23 and test head 26 are mounted thereon.
  • the interface unit 21 may include a supply part inside or on the outer surface of the base body 211 that supplies power and a clock to the wafer W via the interface sheet 24, the lower connection part 23, and the probe card 22.
  • Each first conductive portion 212 is provided on the surface (bottom surface) of the base body 211 that connects to the probe card 22, and is electrically connected to the interface sheet 24 described above.
  • Each second conductive portion 213 is provided on the surface (top surface) of the base body 211 opposite the surface that connects to the probe card 22, and is electrically connected to the interface sheet 28 of the test head 26 described below.
  • Each first conductive portion 212 and each second conductive portion 213 is formed, for example, in the shape of a pin that protrudes slightly from the base body 211.
  • Wiring (not shown) that is connected to each first conductive portion 212 and each second conductive portion 213 is formed inside the interface portion 21.
  • Each first conductive portion 212 is positioned opposite each second pad of the interface sheet 24, and comes into contact with each second pad as the interface sheet 24 is stacked.
  • test head 26 When the test head 26 is mounted (stacked) on the upper surface of the interface section 21, the pads of the test head 26 (interface sheet 28) come into contact with each second conductive section 213 of the base body 211.
  • the tester 20 executes multiple testing processes (test resources) in testing each DUT on the wafer W based on the operation of the test head 26 mounted on the interface section 21.
  • the interface unit 21 includes a DUT relay unit 214 on the base body 211 that connects the test head 26 and the wafer W so that the wafer W can be tested during testing.
  • the DUT relay unit 214 functions as a DUT board that transmits signals required for testing between each DUT on the wafer W and the test head 26.
  • the DUT relay section 214 has multiple relay units 215 that are connected to each of the DUTs on the wafer W via the lower connection section 23 and the probe card 22.
  • a relay unit 215 is the name given to a unit of the DUT relay section 214 that electrically connects one DUT to one test unit 275 and relays signal transmission between them, thereby enabling the test unit 275 to test the DUT.
  • the DUT relay section 214 connects each of the multiple DUTs on the wafer W to each of the multiple test units 275 (described below) (see Figure 5) provided on the test head 26 so that signals can be transmitted.
  • Each relay unit 215 may be formed as a connector (hardware) that simply connects each DUT and each test unit 275.
  • multiple relay units 215 are arranged in a matrix in the planar direction of the DUT relay unit 214 and are electrically connected to each first conductive portion 212 of the base body 211.
  • Each relay unit 215 is electrically connected to each second pad of the interface sheet 24 via each first conductive portion 212, and is further connected to all DUTs on the wafer W via the lower connection portion 23 (each pogo block 233) and the probe card 22.
  • each relay unit 215 may form a connection between each DUT and each test unit 275 through software operation on the motherboard 29.
  • the software has a function that allows the connection configuration between each DUT and each test unit 275 to be set. This allows the user to easily create and modify the connection configuration between each DUT and each test unit 275.
  • the interface section 21 is provided with a large number of relay units 215 so that the number is equal to or greater than the number of DUTs on the wafer W to be inspected. In other words, it is advisable to prepare a large number of relay units 215 in advance, anticipating the number of DUTs that will increase when inspecting each DUT on the wafer W in the future. In recent years, each DUT has become smaller, and the number of DUTs formed on a single wafer W has tended to increase. For this reason, it is desirable for the interface section 21 to not only have the number of relay units 215 required to inspect each current DUT, but also a number that anticipates an increase in the number of DUTs in the future. As an example, if the number of DUTs on the wafer W to be inspected currently is 64, it is possible to prepare at least twice (128) or four times (256) the number of relay units 215.
  • FIG. 5 is an exploded side view of the interface section 21 and test head 26. As shown in FIG. 5, the test head 26 is stacked on top of the interface section 21. When the interface section 21 and test head 26 are stacked, appropriate inspection units 275 of the test head 26 are connected to each of the multiple relay units 215 of the interface section 21.
  • the test head 26 is a structural section for executing test resources for inspecting a wafer W.
  • the test head 26 according to the embodiment is constructed by combining one or more module boards 27 and one or more interface sheets 28.
  • FIGS. 4A and 5 show a tester 20 in which two module boards 27 and two interface sheets 28 are stacked.
  • the module board 27 includes a module body 271, multiple conductive sections 272, and multiple signal transmission sections 273.
  • the module body 271 is formed in the shape of a flat plate (block) with a certain thickness from an insulating resin material.
  • the module body 271 has, for example, a rectangular shape in a plan view, and is formed thinner than the base body 211.
  • the size of the module body 271 in the planar direction is smaller than the size of the base body 211 of the interface unit 21 in the planar direction.
  • the area of the module body 271 in a planar view is set to be smaller than half the area of the base body 211 in a planar view.
  • the interface unit 21 according to the embodiment is configured to be able to mount two module boards 27 in the planar direction of its upper surface.
  • the area of the module boards 27 and the area of the interface unit 21 may be the same.
  • the module board 27 has a dedicated circuit (electronic circuit 274) including equipment, electronic components, etc. for testing each DUT on the wafer W.
  • the electronic circuit 274 of the module board 27 has multiple test units 275 that test each DUT using electronic components such as processors (microcomputers) and discrete devices.
  • Each of the multiple test units 275 has test resources capable of testing each of the multiple DUTs and has the same functions. In other words, one test unit 275 constitutes a unit test function section that tests one DUT. Therefore, the number of DUTs on the wafer W that can be tested on the module board 27 is determined by the number of test units 275 installed.
  • Each of the multiple test units 275 is individually (independently) connected to each of the multiple conductive sections 272.
  • the multiple conductive sections 272 are individually (independently) connected to the multiple relay units 215 of the interface section 21 via the interface sheet 28.
  • the multiple signal transmission units 273 of the module board 27 are capable of transmitting electrical signals in the thickness direction, separately from the electronic circuit 274 including each inspection unit 275.
  • each signal transmission unit 273 is provided in the margin 276 surrounding the electronic circuit 274 within the module main body 271.
  • each signal transmission unit 273 enables signals to be transmitted between the interface unit 21 and a module board 27 that is positioned away from the interface unit 21 when multiple module boards 27 are stacked.
  • each signal transmission section 273 is formed by a via that penetrates the module body 271 and a conductive member that fits into this via and protrudes slightly from one side and the other side of the module body 271 (both not shown).
  • This conductive member electrically contacts the pads (first pad, second pad) of the adjacent interface sheet 28, thereby realizing signal transmission in the thickness direction.
  • the signal transmission section 273 may be formed by pads (first pad, second pad) provided on each of the one side and the other side of the module body 271 and a plurality of wirings that respectively connect the multiple pads on one side to the multiple pads on the other side.
  • the tester 20 has multiple module boards 27 of the test head 26 stacked vertically (first direction).
  • the module board 27 stacked adjacent to the interface section 21 will be referred to as the first module board 27A
  • the module board 27 stacked on this first module board 27A and located away from the interface section 21 will be referred to as the second module board 27B.
  • the first module board 27A is stacked on the interface section 21 with the first interface sheet 28A, which is the interface sheet 28, sandwiched between them.
  • the second module board 27B is stacked on the first module board 27A with the second interface sheet 28B, which is the interface sheet 28, sandwiched between them.
  • the first module board 27A is capable of testing a number of DUTs corresponding to the number of test units 275 possessed by the electronic circuit 274.
  • the second module board 27B is capable of testing a number of DUTs corresponding to the number of test units 275 possessed by the electronic circuit 274.
  • the number of test units 275 on the first module board 27A is fewer than the number of DUTs on the wafer W.
  • the first module board 27A alone cannot test all of the DUTs on the wafer W.
  • the tester 20 can test all of the DUTs on the wafer W by using the second module board 27B in addition to the first module board 27A.
  • the first module board 27A and the second module board 27B can have the same configuration (having the same multiple conductive sections 272, the same multiple signal transmission sections 273, and the same electronic circuit 274).
  • the connection between each test unit 275 on the first module board 27A and each DUT on the wafer W, and the connection between each test unit 275 on the second module board 27B and each other DUT on the wafer W, can be changed by wiring each interface sheet 28. This allows the first module board 27A and the second module board 27B to perform the same test on each DUT on the wafer W.
  • the first module board 27A and the second module board 27B may be configured so that each of the test units 275 can test all of the DUTs on the wafer W, and have different tests (test resources).
  • the first module board 27A and the second module board 27B have test units 275 equal to or greater than the number of DUTs on the wafer W.
  • the interface sheet 28 applied to the test head 26 is formed in substantially the same manner as the interface sheet 24 described above.
  • the interface sheet 28 has a plurality of first pads (not shown) provided on its underside, a plurality of second pads (not shown) provided on its upper surface, and wiring 281 connecting each of the first pads to each of the second pads.
  • the first pads, second pads, and wiring 281 are formed from a conductive material such as copper.
  • the first pads, second pads, and wiring 281 are also covered with an insulating material.
  • the interface sheet 28 be more flexible than the base body 211 of the interface unit 21 and the module body 271 of the module board 27.
  • the interface sheet 28 has the flexibility to be sandwiched between the base body 211 and the module body 271 and deform into an appropriate shape. This allows the interface sheet 28 to provide flexibility in the connection between the interface unit 21 and the module body 271, and between two module bodies 271.
  • the interface sheet 28 is not limited to a flexible configuration and may also be rigid.
  • the first interface sheet 28A electrically connects each second pad on the upper surface of the interface section 21 to the conductive sections 272 and/or signal transmission sections 273 of the first module board 27A.
  • the wiring 281 of the first interface sheet 28A has a main wiring 282 that connects each of the multiple second pads to each of the multiple conductive sections 272, and sub-wiring 283 that connects each of the other multiple second pads to each of the multiple signal transmission sections 273.
  • the main wiring 282 is connected to each test unit 275 on the first module board 27A.
  • the sub-wiring 283 is connected to the second interface sheet 28B via each signal transmission unit 273 on the first module board 27A. This sub-wiring 283 enables some relay units 215 of the interface section 21 to transmit signals to the second interface sheet 28B and second module board 27B via each signal transmission unit 273 on the first module board 27A.
  • the second interface sheet 28B electrically connects each signal transmission section 273 on the top surface of the first module board 27A to the conductive sections 272 of the second module board 27B.
  • the wiring 281 of the second interface sheet 28B has bypass wiring 284 that connects each signal transmission section 273 of the first module board 27A to each conductive section 272 of the second module board 27B.
  • bypass wiring 284 connects each signal transmission section 273 on the first module board 27A to each inspection unit 275 on the second module board 27B.
  • each inspection unit 275 on the second module board 27B is connected to each relay unit 215 of the interface section 21 via the second interface sheet 28B, the first module board 27A, and the first interface sheet 28A.
  • the tester 20 preferably includes a fixing mechanism 30 for fixing one or more module boards 27 and one or more interface sheets 28 to the interface section 21.
  • An example of this fixing mechanism 30 is a mechanical mechanism 31 that mechanically engages the interface section 21 with one or more module boards 27.
  • the mechanical mechanism 31 fixes the module board 27 to the interface section 21 in a manner that presses it against the interface section 21, thereby fixing the module board 27 and the interface sheet 28 together.
  • the mechanical mechanism 31 may be configured to be expandable and contractible in the stacking direction, thereby enabling multiple module boards 27 and multiple interface sheets 28 to be fixed together.
  • the fixing mechanism 30 is not particularly limited to the mechanical mechanism 31 described above.
  • the fixing mechanism 30 may be a suction mechanism that applies the suction force of a suction pump via the interface unit 21 to vacuum-suck one or more module boards 27 and one or more interface sheets 28.
  • the inspection system 100 is basically configured as described above, and the method for assembling the inspection system 100 (tester 20 of the inspection cell 10) will be described below with reference to Figure 6.
  • Figure 6 is a flowchart showing the method for assembling the inspection system 100 according to the embodiment.
  • the method for assembling the inspection system 100 begins by providing the module boards 27 and interface sheets 28 required for inspecting the wafer W (step S101).
  • the user (or manufacturer) of the inspection system 100 manufactures, purchases, etc. the module boards 27 and interface sheets 28 based on the number of DUTs on the wafer W and the inspection details of each DUT.
  • the user also prepares an appropriate number of module boards 27 and interface sheets 28 to be installed on each tester 20 of each inspection cell 10.
  • the interface sheet 28 can be manufactured inexpensively because it has a simple configuration consisting of first pads, second pads, and wiring 281.
  • multiple module boards 27 with the same configuration (specifications) can be used, thereby reducing costs.
  • step S102 the user removes the tester 20 to be assembled from the cell tower, exposing the top surface of the interface unit 21 that has been pre-installed inside the tester 20 (step S102). This prepares the tester 20 for stacking the module board 27 and interface sheet 28 on the interface unit 21.
  • the user then first stacks the first interface sheet 28A on the interface unit 21, and then mounts the first module board 27A on the interface unit 21 via the first interface sheet 28A (step S103).
  • the fixing mechanism 30 engages the first module board 27A with the interface unit 21.
  • each relay unit 215 of the interface section 21 is electrically connected to each test unit 275 of the first module board 27A via the first interface sheet 28A. This makes it possible to test each DUT on the wafer W using the first module board 27A.
  • step S104 The user determines whether all DUTs on the wafer W can be tested using the module board 27 mounted on the interface section 21 (step S104). For example, with only the first module board 27A mounted on the interface section 21, the user determines whether the first module board 27A has the test units 275 corresponding to the number of DUTs. Of course, this determination can be made before assembly, and the required number of module boards 27 and interface sheets 28 can be prepared. In the assembly method, if it is not possible to test all DUTs (step S104: NO), the process proceeds to step S105.
  • step S105 the user mounts another module board 27 on top of the stacked module board 27 with the interface sheet 28 interposed between them.
  • the user stacks the second interface sheet 28B on the first module board 27A, and then stacks the second module board 27B on the second interface sheet 28B.
  • the user then uses the fixing mechanism 30 to press the second module board 27B against the interface section 21.
  • the tester 20 is assembled with the first interface sheet 28A, first module board 27A, second interface sheet 28B, and second module board 27B stacked in that order from the interface section 21 side.
  • each relay unit 215 of the interface section 21 and each test unit 275 of the second module board 27B are electrically connected via the first interface sheet 28A, the first module board 27A, and the second interface sheet 28B. This makes it possible to test each DUT on the wafer W using the second module board 27B.
  • step S105 the assembly method returns to step S104, and the determination in step S104 is repeated again.
  • step S104 If all DUTs are testable in step S104 (step S104: YES), this means that the module boards 27 required for testing have been mounted on the interface section 21. Therefore, in the assembly method, assembly of one tester 20 (test head 26) is completed (step S106). In the assembly method, by performing the above assembly method for all test cells 10 of the test system 100, the testers 20 of all test cells 10 will be able to test wafers W. Note that even if the number of testable DUTs is less than the number of DUTs on the wafer W, the test system 100 can test all DUTs on the wafer W by performing multiple contacts. Therefore, in step S104, it is possible to determine whether the target number of DUTs can be tested, and switch between mounting and halting module boards 27 based on this determination.
  • the inspection system 100 if the number of DUTs on the wafer W to be inspected changes, the above assembly method can be used to add or remove module boards 27 and interface sheets 28. In this case, the inspection system 100 can reuse each module board 27 while replacing only the inexpensive interface sheet 28. This allows the inspection system 100 to reduce the cost impact associated with the change.
  • the inspection system 100 can replace each module board 27 and each interface sheet 28 using the above assembly method. In this case, if the number of DUTs on the wafer W does not change, the module boards 27 can be replaced while the interface sheets 28 can be reused. In this case, the inspection system 100 can also reduce the cost impact associated with the change.
  • each module board 27 and interface sheet 28 may be transported by a transport device (not shown) and assembled by stacking them on the interface section 21.
  • each module board 27 and each interface sheet 28 may be rearranged on the interface section 21, or may be removed and applied to a different device.
  • the assembly method may involve transporting and replacing each module board 27 and each interface sheet 28 that has been partially or fully assembled. In short, the assembly method is not limited to the above, and each module board 27 and each interface sheet 28 can be assembled using a variety of procedures.
  • the inspection system 100 and inspection method are not limited to the above embodiment and can take various modified forms.
  • a configuration in which two module boards 27 and two interface sheets 28 are stacked vertically (first direction) as the test head 26 was described.
  • the test head 26 is not limited to this, and three or more module boards 27 and three or more interface sheets 28 may be stacked depending on the number of DUTs on the wafer W, the inspection content, etc.
  • the test head 26 may be configured with just one module board 27 and one interface sheet 28 stacked depending on the number of DUTs on the wafer W, the inspection content, etc.
  • the first module board 27A and the first interface sheet 28A are first stacked on the interface section 21, and then the second module board 27B and the second interface sheet 28B are stacked.
  • the assembly method is not limited to this, and the first module board 27A and the second module board 27B may be assembled first to form a stack of the test head 26, and this test head 26 may then be stacked on the interface section 21.
  • the user may form a stack of the first interface sheet 28A, the first module board 27A, the second interface sheet 28B, and the second module board 27B, and mount this stack on the interface section 21.
  • the user may form a stack of the first module board 27A, the second interface sheet 28B, and the second module board 27B, and mount this stack on the interface section 21 in which the first interface sheet 28A is arranged.
  • the inspection system 100 may directly connect the interface unit 21 and the module board 27.
  • the interface sheet 28 may not be formed in a sheet shape, but may be in the shape of a thick board or block.
  • the term "interface sheet" in this disclosure includes the concepts of a board, block, etc. in addition to the concept of a sheet.
  • the interface sheet 28 may be a structural part that only has a fixing mechanism 30 that fixes the module board 27 to the interface unit 21 or the module board 27 to be stacked.
  • the inspection system 100 is not limited to a multi-inspection system having multiple inspection cells 10 (testers), but may also be a single inspection system equipped with one tester 20.
  • Figure 7 is a longitudinal cross-sectional view schematically illustrating the state of the inspection cell 10A according to the second embodiment.
  • the tester 20 of the inspection cell 10A according to the second embodiment differs from the inspection cell 10 according to the first embodiment in that two module boards 27 and two interface sheets 28 are mounted side by side in the plane direction (horizontal direction: second direction) of the interface section 21.
  • the first module board 27A is stacked on the left side of the interface section 21 via the first interface sheet 28A.
  • the first module board 27A is equipped with test units 275 (see FIG. 5) equal to or less than the number of DUTs on the wafer W.
  • the second module board 27B is stacked on the right side of the first module board 27A via the second interface sheet 28B.
  • the second module board 27B also is equipped with test units 275 (see FIG. 5) equal to or less than the number of DUTs on the wafer W.
  • the total number of test units 275 on the first module board 27A and the second module board 27B is set to be equal to or less than the number of relay units 215 (see FIG. 5) in the interface section 21.
  • the first pads of the first interface sheet 28A are electrically connected to each relay unit 215 via the second conductive portions 213 of the interface section 21.
  • the second pads of the first interface sheet 28A are electrically connected to each testing unit 275 via the conductive portions 272 of the first module board 27A. This allows the first module board 27A to test each DUT on the wafer W via the first interface sheet 28A, interface section 21, lower connection portion 23, and probe card 22.
  • the first pads of the second interface sheet 28B are electrically connected to each relay unit 215 via the second conductive portions 213 of the interface section 21.
  • the second pads of the second interface sheet 28B are electrically connected to each testing unit 275 via the conductive portions 272 of the second module board 27B. This allows the second module board 27B to also test each DUT on the wafer W via the second interface sheet 28B, interface section 21, lower connection portion 23, and probe card 22.
  • the tester 20 of the inspection cell 10A can test all of the DUTs on the wafer W even if the first module board 27A and the second module board 27B are mounted adjacent to each other in the planar direction of the upper surface of the interface section 21.
  • the height (size) of the tester 20 can be prevented from increasing.
  • the number of module boards 27 mounted in the planar direction on the top surface of the interface unit 21 is not limited to two, and may be three or more. Furthermore, when multiple module boards 27 are arranged in the planar direction on the top surface of the interface unit 21, a single, continuous interface sheet 28 may be used along this planar direction to electrically connect the multiple module boards 27 to the interface unit 21. Therefore, the number of module boards 27 and the number of interface sheets 28 do not have to match.
  • Figure 8 is a longitudinal cross-sectional view schematically illustrating the state of an inspection cell 10B according to the third embodiment.
  • the tester 20 of the inspection cell 10B according to the third embodiment differs from the inspection cells 10 and 10A described above in that four module boards 27 and four interface sheets 28 are mounted in the stacking direction (first direction) and the surface direction (second direction) of the interface section 21.
  • the first module board 27A is stacked on the left side of the interface section 21 via the first interface sheet 28A.
  • the second module board 27B is stacked on the right side of the interface section 21 via the second interface sheet 28B.
  • the third module board 27C is stacked on the first module board 27A via the third interface sheet 28C.
  • the fourth module board 27D is stacked on the second module board 27B via the fourth interface sheet 28D.
  • the total number of inspection units 275 on the first module board 27A, the second module board 27B, the third module board 27C, and the fourth module board 27D is set to be less than or equal to the number of relay units 215 in the interface section 21.
  • the first interface sheet 28A provides electrical continuity between each inspection unit 275 on the first module board 27A and each relay unit 215 on the interface section 21.
  • the first interface sheet 28A is also connected to the signal transmission section 273 on the first module board 27A, providing electrical continuity between each relay unit 215 on the interface section 21 and the third interface sheet 28C.
  • the third interface sheet 28C provides electrical continuity between each inspection unit 275 on the third module board 27C and each relay unit 215 on the interface section 21.
  • the second interface sheet 28B provides electrical continuity between each inspection unit 275 on the second module board 27B and each relay unit 215 on the interface section 21.
  • the second interface sheet 28B is also connected to the signal transmission section 273 on the second module board 27B, providing electrical continuity between each relay unit 215 on the interface section 21 and the fourth interface sheet 28D.
  • the fourth interface sheet 28D provides electrical continuity between each inspection unit 275 on the fourth module board 27D and each relay unit 215 on the interface section 21.
  • the tester 20 of the above-described inspection cell 10B can appropriately connect each inspection unit 275 of the first module board 27A to the fourth module board 27D to each relay unit 215 of the interface section 21.
  • the first module board 27A to the fourth module board 27D can inspect each DUT on the wafer W via the interface section 21, the lower connection section 23, and the probe card 22.
  • Figure 9A is a longitudinal cross-sectional view showing an example of the stacking state of two module boards 27 in an inspection cell 10C according to the fourth embodiment.
  • Figure 9B is a longitudinal cross-sectional view showing an example of the stacking state of nine module boards 27 in an inspection cell 10C according to the fourth embodiment.
  • the inspection cell 10C according to the fourth embodiment differs from the inspection cells 10, 10A, and 10B described above in that three module boards 27 can be arranged along the surface direction of the interface section 21, and three levels of module boards 27 can be stacked in the stacking direction.
  • interface sheets 28 are also prepared corresponding to the number of module boards 27, and are stacked between the interface unit 21 and the module board 27, and/or between multiple module boards 27.
  • Each interface sheet 28 electrically connects each relay unit 215 of the interface unit 21 to the module board 27.
  • the inspection system 100 is not particularly limited in terms of the number of module boards 27 or the number of interface sheets 28, and the number of module boards 27 and interface sheets 28 can be increased or decreased depending on the number of DUTs on the wafer W to be inspected and the inspection content. For example, if the number of DUTs on the wafer W is small, the number of module boards 27 and interface sheets 28 can be reduced, and if the number of DUTs on the wafer W is large, the number of module boards 27 and interface sheets 28 can be increased.
  • a first test can be performed using three module boards 27 on the first row adjacent to the interface section 21
  • a second test can be performed using three module boards 27 on the second row
  • a third test can be performed using three module boards 27 on the third row.
  • the tester 20 can easily perform the desired test on the wafer W by designing the number of module boards 27, the number of interface sheets 28, and their stacking state according to the number of DUTs on the wafer W and the test content.
  • a first aspect of the present disclosure is an inspection system 100 for inspecting a substrate (wafer W) having a plurality of devices under test (DUTs), comprising: a probe card 22 having a plurality of contact probes 223 connected to the plurality of devices under test; an interface section 21 electrically connected to the probe card 22 and having a number of relay units 215 equal to or greater than the number of devices under test; a module board 27 for inspecting a number of devices under test equal to or less than the number of relay units 215 of the interface section 21; and an interface sheet 28 stacked between the interface section 21 and the module board 27 and/or between the plurality of module boards 27; the interface section 21 is capable of arranging the plurality of module boards 27 on the surface opposite the connection side of the probe card 22 in a first direction perpendicular to the opposite surface or a second direction along the opposite surface; and the interface sheet 28 electrically connects the plurality of relay units 215 of the interface section 21 to the module boards 27 arranged on the interface section 21.
  • the inspection system 100 has high scalability, allowing the number of module boards 27 to be increased or decreased depending on the DUTs on the substrate (wafer W) by stacking and electrically connecting the module boards 27 and interface sheets 28 to the interface section 21.
  • the inspection unit 275 for inspecting the DUTs can be easily increased by adding module boards 27 and interface sheets 28 mounted on the interface section 21, thereby enabling inspection of the substrate. In this way, even if the number of DUTs on the substrate changes, the inspection system 100 does not require changes to the basic configuration of the interface section 21, etc., thereby reducing costs.
  • the inspection system 100 has a scalable configuration that allows module boards 27 to be easily added or removed, thereby improving compatibility with the number of DUTs on the current wafer W and the number of DUTs on future wafers W, enabling the system to operate for a long period of time.
  • the multiple module boards 27 include a first module board 27A stacked on the interface section 21 and a second module board 27B stacked on the first module board 27A
  • the interface sheet 28 includes a first interface sheet 28A arranged between the interface section 21 and the first module board 27A, and a second interface sheet 28B arranged between the first module board 27A and the second module board 27B.
  • the first module board 27A and the second module board 27B have multiple test units 275 that are connected to each of multiple devices under test (DUTs) to perform the test, and the total number of the multiple test units 275 on the first module board 27A and the multiple test units 275 on the second module board 27B is less than or equal to the number of relay units 215 in the interface section 21.
  • each test unit 275 on the first module board 27A and each test unit 275 on the second module board 27B can be stably connected to each DUT via each relay unit 215, making it possible to perform successful testing of the wafer W.
  • the multiple module boards 27 include a first module board 27A stacked on the interface section 21 and a second module board 27B adjacent to the first module board 27A and stacked on the interface section 21, and the interface sheet 28 includes a first interface sheet 28A arranged between the interface section 21 and the first module board 27A, and a second interface sheet 28B arranged between the interface section 21 and the second module board 27B.
  • the first module board 27A and the second module board 27B have multiple test units 275 that are connected to multiple devices under test (DUTs) to perform tests, and the total number of the multiple test units 275 on the first module board 27A and the multiple test units 275 on the second module board 27B is less than or equal to the number of relay units 215 in the interface section 21.
  • the test system 100 allows each test unit 275 on the first module board 27A and each test unit 275 on the second module board 27B to stably connect to each DUT via each relay unit 215. Therefore, the test system 100 can perform successful board tests.
  • the multiple module boards 27 include a first module board 27A stacked on the interface section 21, a second module board 27B adjacent to the first module board 27A and stacked on the interface section 21, a third module board 27C stacked on the first module board 27A, and a fourth module board 27D stacked on the second module board 27B.
  • the interface sheets 28 include a first interface sheet 28A arranged between the interface section 21 and the first module board 27A, a second interface sheet 28B arranged between the interface section 21 and the second module board 27B, a third interface sheet 28C arranged between the first module board 27A and the third module board 27C, and a fourth interface sheet 28D arranged between the second module board 27B and the fourth module board 27D. This allows the inspection system 100 to mount many module boards 27 on the interface section 21, further increasing its scalability.
  • the first module board 27A, the second module board 27B, the third module board 27C, and the fourth module board 27D have multiple test units 275 that are connected to each of multiple devices under test (DUTs) to perform the test, and the total number of the multiple test units 275 on the first module board 27A, the multiple test units 275 on the second module board 27B, the multiple test units 275 on the third module board 27C, and the multiple test units 275 on the fourth module board 27D is less than or equal to the number of relay units 215 in the interface section 21.
  • the module board 27 has a plurality of signal transmission units 273 that connect the interface sheet 28 stacked on one side of the module board 27 to the interface sheet 28 stacked on the other side of the module board 27 so that signals can be transmitted between them.
  • the inspection system 100 can easily establish an electrical connection between the interface unit 21 and the module board 27 by connecting the interface sheets 28 together via the signal transmission units 273.
  • the interface sheet 28 has main wiring 282 that electrically connects the multiple relay units 215 of the interface section 21 to the multiple inspection units 275 of the module board 27, and sub-wiring 283 that electrically connects the multiple relay units 215 of the interface section 21 to the multiple signal transmission sections 273 of the module board 27.
  • the inspection system 100 can easily connect each relay unit 215 to each inspection unit 275 using the interface sheet 28, even when multiple module boards 27 are stacked.
  • the interface section 21 also includes a fixing mechanism 30 that fixes the module board 27 and interface sheet 28 together. This allows the inspection system 100 to reliably fix multiple module boards 27 and multiple interface sheets 28 to the interface section 21, maintaining their connection configuration.
  • the module board 27 is formed to be harder than the interface sheet 28. This allows the user of the inspection system 100 to easily connect the module board 27 and the interface sheet 28 when installing the module board 27.
  • the multiple module boards 27 arranged in the interface section 21 can perform the same test on multiple devices under test (DUTs) on the substrate (wafer W). This allows the test system 100 to successfully perform the same test on each DUT by increasing the number of module boards 27 corresponding to the number of DUTs.
  • DUTs devices under test
  • the multiple module boards 27 arranged in the interface section 21 can perform different tests on multiple devices under test (DUTs) on the substrate (wafer W). This allows the testing system 100 to effectively perform different tests on each DUT by increasing the number of module boards 27.
  • DUTs devices under test
  • a second aspect of the present disclosure is a method for assembling an inspection system 100 for inspecting a substrate (wafer W) having a plurality of devices under test (DUTs), the inspection system 100 including a probe card 22 having a plurality of contact probes 223 connected to the plurality of devices under test, and an interface section 21 electrically connected to the probe card 22 and having a number of relay units 215 equal to or greater than the number of devices under test, the assembly method including: (A) connecting an interface 21 to the surface of the interface section 21 opposite the connection side of the probe card 22 via an interface sheet 28; (B) stacking module boards 27 for testing devices to be tested equal to or less than the number of relay units 215 of the interface section 21, and electrically connecting the module boards 27 to the multiple relay units 215 of the interface section 21; and (C) stacking another module board 27 via an interface sheet 28 on the opposite side of the interface section 21 in the stacking direction of the module boards 27 stacked in step (A) or in a direction parallel to the module boards 27, and electrically connecting the
  • the inspection system 100 and the method of assembling the inspection system 100 are illustrative in all respects and are not limiting.
  • the embodiments may be modified and improved in various ways without departing from the spirit and scope of the appended claims.
  • the matters described in the above multiple embodiments may be configured in other ways as long as they are not inconsistent, and may be combined as long as they are not inconsistent.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

検査システムは、複数のＤＵＴを有するウエハＷを検査する。検査システムは、プローブカードと、複数の検査対象デバイスの数以上の中継単位部を有するインタフェース部と、を含む。検査システムは、中継単位部の数以下のＤＵＴを検査するモジュールボードと、インタフェース部とモジュールボードの間、および／または複数のモジュールボード同士の間に積層されるインタフェースシートと、を含む。インタフェース部は、プローブカードの反対面に複数のモジュールボードを配置可能である。インタフェースシートは、インタフェース部の複数の中継単位部と、インタフェース部に配置されたモジュールボードと、を電気的に接続する。

Description

検査システム、および検査システムの組立方法
　本開示は、検査システム、および検査システムの組立方法に関する。
　特許文献１には、基板の検査を行う複数の検査セル（セル）を備えた検査システム（ウエハ検査装置）が開示されている。この種の検査システムは、実際に基板に検査を行うテスタを検査セル毎に備える。例えば、テスタは、マザーボード、検査を行うためのモジュール等のハードウェアを備えている。
　近年、基板に形成される複数の検査対象デバイスは、小型化される傾向にある。この小型化に伴って、基板は、内部の検査対象デバイスの数が増加する場合もあれば、数を変えずに検査対象デバイス間の幅が広がる場合もある。基板内の検査対象デバイスが増加した場合、テスタは、通常、ハードウェアを一式交換して対応している。
特開２０２０－１４５４４６号公報
　本開示は、検査対象デバイスに応じた拡張性を有することで、コストを低減できる技術を提供する。
　本開示の一態様によれば、複数の検査対象デバイスを有する基板を検査する検査システムであって、前記複数の検査対象デバイスに接続される複数のコンタクトプローブを有するプローブカードと、前記プローブカードに電気的に接続され、かつ前記複数の検査対象デバイスの数以上の中継単位部を有するインタフェース部と、前記インタフェース部の前記中継単位部の数以下の検査対象デバイスを検査するモジュールボードと、前記インタフェース部と前記モジュールボードの間、および／または複数の前記モジュールボード同士の間に積層されるインタフェースシートと、を含み、前記インタフェース部は、前記プローブカードの接続側の反対面において当該反対面に直交する第１方向または当該反対面に沿った第２方向に複数の前記モジュールボードを配置可能であり、前記インタフェースシートは、前記インタフェース部の複数の前記中継単位部と、前記インタフェース部に配置された前記モジュールボードと、を電気的に接続する、検査システムが提供される。
　一態様によれば、検査対象デバイスに応じた拡張性を有することで、コストを低減できる。
本開示の実施形態に係る検査システムの全体構成を示す図である。 図１の検査システムの水平方向に沿った概略断面図である。 検査セルを拡大して示す概略縦断面図である。 検査セルのテスタの構成を概略的に示す側面図である。 インタフェース部の各中継単位部とウエハの各ＤＵＴの関係を例示する図である。 インタフェース部およびテストヘッドを分解して示す側面図である。 実施形態に係る検査システムの組立方法を示すフローチャートである。 第２実施形態に係る検査セルの状態を概略的に示す縦断面図である。 第３実施形態に係る検査セルの状態を概略的に示す縦断面図である。 第４実施形態に係る検査セルにおいて２つのモジュールボードの積層状態の一例を示す縦断面図である。 第４実施形態に係る検査セルにおいて９つのモジュールボードの積層状態の一例を示す縦断面図である。
　以下、図面を参照して本開示を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
　図１は、本開示の実施形態に係る検査システム１００の全体構成を示す図である。図２は、図１の検査システム１００の水平方向に沿った概略断面図である。図１および図２に示すように、検査システム１００は、複数の検査セル１０を使用して複数の基板を同時に検査可能なマルチ検査システムとして構成される。検査システム１００が検査する基板の一例としては、検査対象デバイス（Device Under Test）であるＬＳＩ、半導体メモリ等の半導体デバイスを複数有するウエハＷがあげられる。以下では、ウエハＷの検査対象デバイスについてＤＵＴとも略称する。なお、基板は、ウエハＷに限定されず、ＤＵＴが配置されたキャリア、ガラス基板、チップ単体、電子回路基板等でもよい。
　例えば、検査システム１００は、水平方向（Ｘ軸方向）に沿って検査セル１０を６つ並べたセル列を有すると共に、このセル列を鉛直方向（Ｚ軸方向）に沿って４つ積層することで、合計２４個のマトリックス状の検査セル１０を有する。なお、検査セル１０の数および配置形態について、限定されないことは勿論である。例えば、検査システム１００は、複数の検査セル１０を積層せずに水平方向に並べた形態でもよい。また、検査システム１００は、システムの設置後に、検査セル１０の数を増減可能な拡張性を有してもよい。
　検査システム１００は、マトリックス状の各検査セル１０を一体に収容する筐体１１を備え、セルタワーを形成している。また、検査システム１００は、当該検査システム１００の動作を制御する制御装置９０を筐体１１の内部に備える。なお、制御装置９０は、筐体１１の外部に設けられてもよい。
　検査システム１００の筐体１１内は、ウエハＷを搬入出する搬入出領域１２と、ウエハＷを搬送する搬送領域１３と、複数の検査セル１０を有しウエハＷを検査する検査領域１４と、に区画される。
　搬入出領域１２には、ロードポート１５、アライナ１６等が設けられる。ロードポート１５には、複数のウエハＷを収容可能なＦＯＵＰ（Front Opening Unified Pod）等の容器Ｃがセットされる。一方、アライナ１６は、検査セル１０にウエハＷを搬送する前にウエハＷの姿勢調整（中心位置や周方向位置の位置合わせ等）を行う。なお、搬入出領域１２または搬送領域１３には、容器Ｃとの間でウエハＷを搬入出する図示しないローダ装置等が設けられてもよい。
　搬送領域１３は、ウエハＷを搬送可能な１以上の搬送装置１８を有する。搬送装置１８は、例えば、３次元方向（Ｘ軸方向、Ｙ軸方向、Ｚ軸方向）に移動可能な図示しない移動機構を備え、制御装置９０の制御に基づいて筐体１１内の搬入出領域１２および検査領域１４の間を移動する。
　搬送装置１８は、載置台１８ａの待機位置（不図示）において載置台１８ａを保持し、ローダ装置の動作下でロードポート１５の容器Ｃから載置台１８ａにウエハＷを載置し、検査領域１４の目標の検査セル１０にウエハＷを搬送する。また、搬送装置１８は、載置台１８ａに載置したウエハＷを、一の検査セル１０から他の検査セル１０に搬送する。さらに、搬送装置１８は、検査が終了したウエハＷを検査領域１４から搬入出領域１２へ搬送して容器Ｃに収容する。なお、搬送装置１８は、後述する検査セル１０のプローブカード２２を交換する場合に、搬入出領域１２と検査領域１４との間でプローブカード２２の搬送を行ってもよい。
　検査領域１４は、上記したように複数の検査セル１０と、検査セル１０に搬送するウエハＷを撮像する撮像装置１９と、を備える。例えば、撮像装置１９は、複数のセル列毎に設けられ、水平方向に移動可能に構成される。撮像装置１９は、制御装置９０の制御に基づいて、目標の検査セル１０に搬送するウエハＷを撮像する。制御装置９０は、撮像装置１９の撮像情報を利用して、検査セル１０に対するウエハＷの位置を調整する。
　図３は、検査セル１０を拡大して示す概略縦断面図である。図３に示すように、各検査セル１０は、ウエハＷの検査を制御するテスタ２０と、テスタ２０の下側においてウエハＷに接触するプローブカード２２と、を有する。テスタ２０は、筐体１１内の図示しないフレームを介して支持される。また、プローブカード２２は、テスタ２０の下方において離脱可能に装着される。検査セル１０は、プローブカード２２を介してテスタ２０とウエハＷとが電気的に接続されることで、ウエハＷを検査することが可能となる。
　プローブカード２２は、円板形状の本体２２１と、本体２２１の上面に配置される多数の電極２２２と、各電極２２２に接続され本体２２１の下面から下方へ向かって突出する複数のコンタクトプローブ２２３と、を有する。各コンタクトプローブ２２３は、搬送装置１８により搬送されたウエハＷの各ＤＵＴの電極パッドや半田バンプに電気的に接触する。各コンタクトプローブ２２３は、例えば、ウエハＷの各ＤＵＴ全体に対して一括して接触することで、全ての各ＤＵＴを同時に検査可能とする。
　テスタ２０は、インタフェース部２１と、インタフェース部２１およびプローブカード２２の間を電気的に接続する下側接続部２３と、インタフェース部２１に搭載されるテストヘッド２６とを有する。インタフェース部２１は、下側接続部２３およびテストヘッド２６を電気的に接続すると共に、テスタ２０の基本的な制御を行う構造部である。インタフェース部２１は、ベース体２１１を有すると共に、ベース体２１１の内部（または表面）にマザーボード２９を有する。このインタフェース部２１およびテストヘッド２６の構成については、後に詳述する。
　下側接続部２３は、固定フレーム２３１と、この固定フレーム２３１に支持されて中央部近辺に複数の貫通孔２３１ｈを有するポゴフレーム２３２と、を有する。各貫通孔２３１ｈには、多数のポゴピン（不図示）を有するポゴブロック２３３が挿入されている。ポゴブロック２３３の上面は、各ポゴピンとインタフェース部２１とを電気的に接続している。ポゴブロック２３３の下面は、各ポゴピンとプローブカード２２の各電極２２２とを電気的に接触している。
　また、下側接続部２３は、ウエハＷを有する載置台１８ａとの間で真空を形成する真空機構２５を有する。真空機構２５は、ポゴフレーム２３２に対して上下動可能に係合するフランジ２５ａ、ポゴフレーム２３２とフランジ２５ａの間を囲うベローズ２５ｂ、および固定フレーム２３１、ポゴフレーム２３２およびプローブカード２２の各間を囲うシール部材２５ｃ、２５ｄ等を含む。さらに、フランジ２５ａの下端面には、ウエハＷを載置している載置台１８ａに気密に接触可能な接触部材２５ｅが設けられている。真空機構２５は、図示しない真空ポンプによりベローズ２５ｂ、シール部材２５ｃ、２５ｄで囲った空間を真空引きする。これにより、真空機構２５は、固定フレーム２３１とポゴフレーム２３２を固定し、かつ載置台１８ａ、プローブカード２２およびポゴフレーム２３２とを一体化することができる。
　各テスタ２０のマザーボード２９は、各ポゴブロック２３３の各ポゴピンに接続される。マザーボード２９は、プロセッサ２９ａ、メモリ２９ｂ、図示しない入出力インタフェースおよび通信インタフェース等を有するコンピュータ用の電子回路を有する。プロセッサ２９ａは、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field-Programmable Gate Array）、複数のディスクリート半導体からなる回路等のうち１つまたは複数を組み合わせたものである。メモリ２９ｂは、主記憶装置および補助記憶装置を含み、各テスタ２０を動作させるプログラム等を記憶している。また、メモリ２９ｂは、プロセッサ２９ａによるプログラムの実行中に必要な情報を一時的に保持する。
　また、テスタ２０のマザーボード２９と検査システム１００の制御装置９０とは、相互に通信可能に接続される。マザーボード２９は、制御装置９０から制御指令を受信すると、テスタ２０の各構成を制御してウエハＷの検査を実行し、その検査結果を制御装置９０に送信する。
　検査システム１００の制御装置９０は、プロセッサ９１、メモリ９２、入出力インタフェース９３および通信インタフェース９４を有する検査システム１００全体の制御用コンピュータである。プロセッサ９１は、ＣＰＵ、ＧＰＵ、ＡＳＩＣ、ＦＰＧＡ、複数のディスクリート半導体からなる回路等のうち１つまたは複数を組み合わせたものである。メモリ９２は、主記憶装置および補助記憶装置を含み、制御装置９０の記憶部を形成している。
　制御装置９０は、入出力インタフェース９３を介して、各検査セル１０、ロードポート１５、アライナ１６、搬送装置１８、撮像装置１９等に接続されている。また、制御装置９０は、入出力インタフェース９３を介して、検査システム１００の筐体１１等に設けられた図示しないユーザインタフェースに接続されている。ユーザインタフェースは、例えば、モニタ、スピーカ、キーボード、マウスまたはタッチパネル等を適用できる。制御装置９０は、ユーザインタフェースを介してユーザが入力した内容を取得し、この内容に基づき検査システム１００の各構成に制御指令を出力し、ウエハＷの検査を行う。また、制御装置９０は、各検査セル１０からウエハＷの検査結果を受信した場合に、ユーザインタフェースを介してユーザに検査結果を報知する。
　検査システム１００の制御装置９０は、例えば、搬送装置１８を制御してウエハＷを搬送し、目標の検査セル１０のプローブカード２２の下方にウエハＷを配置する。そして、制御装置９０は、テスタ２０の真空機構２５を制御して、ベローズ２５ｂ、シール部材２５ｃ、２５ｄ、接触部材２５ｅ等によって封止された空間を真空引きすることで、下側接続部２３にウエハＷおよび載置台１８ａを保持する。この保持に伴って、ウエハＷの各ＤＵＴの各電極パッドや各半田バンプと、プローブカード２２の各コンタクトプローブ２２３とが接触する。この状態で、各検査セル１０のテスタ２０は、インタフェース部２１からウエハＷの各ＤＵＴに電力および信号を出力し、ウエハＷから戻る信号を取得してウエハＷの電気的検査を行う。
　図４Ａは、検査セル１０のテスタ２０の構成を概略的に示す側面図である。図４Ｂは、インタフェース部２１の各中継単位部２１５とウエハＷの各ＤＵＴの関係を例示する図である。図４Ａに示すように、インタフェース部２１の下面側は、例えば、インタフェースシート２４を介して下側接続部２３に電気的に接続される。
　インタフェースシート２４は、インタフェース部２１のベース体２１１と、下側接続部２３の固定フレーム２３１との間に挟まれる。このインタフェースシート２４は、固定フレーム２３１を挿通するポゴブロック２３３の各ポゴピンと、インタフェース部２１の第１導通部２１２との間を電気的に接続する。例えば、インタフェースシート２４は、下面において各ポゴピンに接触する複数の第１パッド、上面において各第１導通部２１２に接触する複数の第２パッド、および各第１パッドと各第２パッドをそれぞれ接続する配線を有する（共に不図示）。第１パッド、第２パッドおよび配線は、銅等の導電性材料により形成されている。また、第１パッド、第２パッドおよび配線の周囲は、絶縁性材料により被覆されている。
　インタフェースシート２４は、インタフェース部２１のベース体２１１や下側接続部２３の固定フレーム２３１よりも柔軟性を有するように形成される。例えば、インタフェースシート２４は、ベース体２１１および固定フレーム２３１の間に挟まれて適宜の形状に変形可能な可撓性を有する。これにより、テスタ２０は、インタフェース部２１と下側接続部２３と間に接続の自由度を持たせることができる。ただし、インタフェースシート２４は、可撓性を有する構成に限定されず、硬質性を有してもよい。あるいは、テスタ２０は、インタフェースシート２４を省いて、インタフェース部２１と下側接続部２３とを直接接続する構成でもよい。
　インタフェース部２１は、上記したようにベース体２１１を備えると共に、このベース体２１１に複数の第１導通部２１２および複数の第２導通部２１３を備える。ベース体２１１は、絶縁性を有する樹脂材料により、一定の厚みを有する平板状（ブロック状）に形成されている。ベース体２１１は、例えば、平面視で矩形状を呈しており、また下側接続部２３やテストヘッド２６が搭載された状態でその形状を維持可能な硬質性を有している。インタフェース部２１は、インタフェースシート２４、下側接続部２３およびプローブカード２２を介してウエハＷに電力やクロックを供給する供給部を、ベース体２１１の内部または外面に備えてもよい。
　各第１導通部２１２は、ベース体２１１のプローブカード２２の接続側の面（下面）に設けられ、上記したインタフェースシート２４に電気的に接続する。各第２導通部２１３は、ベース体２１１のプローブカード２２の接続側の反対面（上面）に設けられ、後記のテストヘッド２６のインタフェースシート２８に電気的に接続する。各第１導通部２１２および各第２導通部２１３は、例えば、ベース体２１１から僅かに突出するピン形状に形成されている。インタフェース部２１の内部には、各第１導通部２１２および各第２導通部２１３にそれぞれ接続される配線（不図示）が形成されている。各第１導通部２１２は、インタフェースシート２４の各第２パッドの対向位置に配置され、インタフェースシート２４の積層に伴って各第２パッドに接触する。
　そして、インタフェース部２１は、その上面にテストヘッド２６が搭載（積層）される際に、ベース体２１１の各第２導通部２１３に対してテストヘッド２６（インタフェースシート２８）のパッドが接触する。テスタ２０は、インタフェース部２１に搭載されたテストヘッド２６の動作に基づいて、ウエハＷの各ＤＵＴの検査における複数の検査工程（テストリソース）を実行する。
　図４Ｂに示すように、インタフェース部２１は、ウエハＷの検査において、テストヘッド２６とウエハＷとを検査可能に接続するＤＵＴ中継部２１４をベース体２１１に備える。言い換えれば、ＤＵＴ中継部２１４は、ウエハＷの各ＤＵＴとテストヘッド２６との間で、検査に必要な信号を伝達するＤＵＴボードの機能を有する。
　ＤＵＴ中継部２１４は、下側接続部２３およびプローブカード２２を介してウエハＷの各ＤＵＴの各々に接続される複数の中継単位部２１５を有する。中継単位部２１５とは、１つのＤＵＴと１つの検査ユニット２７５との間を電気的に接続して、相互間の信号伝達を中継することで、検査ユニット２７５によるＤＵＴの検査を可能にするＤＵＴ中継部２１４の単位当たりの呼称である。すなわち、ＤＵＴ中継部２１４は、ウエハＷの複数のＤＵＴの各々と、テストヘッド２６に設けられる後記の複数の検査ユニット２７５（図５参照）の各々とを信号伝達可能に接続する。
　各中継単位部２１５は、各ＤＵＴと各検査ユニット２７５とを単純に接続するコネクタ（ハードウェア）に形成され得る。例えば、複数の中継単位部２１５は、ＤＵＴ中継部２１４の面方向においてマトリックス状に並び、ベース体２１１の各第１導通部２１２に導通している。各中継単位部２１５は、各第１導通部２１２を介してインタフェースシート２４の各第２パッドに導通し、さらに下側接続部２３（各ポゴブロック２３３）およびプローブカード２２を介してウエハＷの全てのＤＵＴに接続される。あるいは、各中継単位部２１５は、コネクタに加えて、マザーボード２９のソフトウェアの動作により、各ＤＵＴと各検査ユニット２７５との接続を形成してもよい。ソフトウェアは、各ＤＵＴと各検査ユニット２７５の接続形態を設定可能な機能を有する。これにより、ユーザは、各ＤＵＴと各検査ユニット２７５との接続形態を容易に作成および修正できる。
　また、インタフェース部２１は、検査するウエハＷの各ＤＵＴの数以上となるように、多数の中継単位部２１５を備える。すなわち、中継単位部２１５の数は、将来的にウエハＷの各ＤＵＴを検査する際に増加するＤＵＴの数を想定して、予め多く用意しておくとよい。近年は、各ＤＵＴの小型化が進み、１枚のウエハＷに形成される各ＤＵＴの数が増加する傾向にある。このため、インタフェース部２１は、現在の各ＤＵＴの検査に必要な数の中継単位部２１５を備えるだけではなく、将来的にＤＵＴの数が増加することを見越した数を備えることが望ましい。一例として、現在において検査するウエハＷのＤＵＴの数が６４個の場合に、２倍（１２８個）以上または４倍（２５６個）以上の中継単位部２１５を用意することがあげられる。
　図５は、インタフェース部２１およびテストヘッド２６を分解して示す側面図である。図５に示すように、インタフェース部２１の上面には、テストヘッド２６が積層される。インタフェース部２１とテストヘッド２６の積層状態において、テストヘッド２６の適宜の検査ユニット２７５が、インタフェース部２１の複数の中継単位部２１５の各々に接続される。テストヘッド２６は、ウエハＷの検査のテストリソースを実行するための構造部である。実施形態に係るテストヘッド２６は、１つまたは複数のモジュールボード２７、および１つまたは複数のインタフェースシート２８を組み合わせることで構成される。図４Ａおよび図５では、２つのモジュールボード２７および２つのインタフェースシート２８を積層したテスタ２０を示している。
　モジュールボード２７は、モジュール本体２７１と、複数の導通部２７２と、複数の信号伝達部２７３と、を含む。モジュール本体２７１は、インタフェース部２１のベース体２１１と同様に、絶縁性を有する樹脂材料により、一定の厚みを有する平板状（ブロック状）に形成される。モジュール本体２７１は、例えば、平面視で矩形状を呈しており、またベース体２１１よりも薄く形成されている。
　モジュール本体２７１の面方向のサイズは、インタフェース部２１のベース体２１１の面方向のサイズよりも小さい。例えば、モジュール本体２７１の平面視の面積は、ベース体２１１の平面視の面積の１／２よりも小さく設定される。これにより、実施形態に係るインタフェース部２１は、その上面の面方向において２つのモジュールボード２７を搭載可能に構成される。ただし、複数のモジュールボード２７を鉛直方向（第１方向）に積層する場合には、モジュールボード２７の面積と、インタフェース部２１の面積とが同じでもよい。
　モジュールボード２７は、ウエハＷの各ＤＵＴを検査するための機器、電子部品等を含む専用の回路（電子回路２７４）を有している。モジュールボード２７の電子回路２７４は、プロセッサ（マイコン）やディスクリートデバイス等の電子部品によって各ＤＵＴを検査する複数の検査ユニット２７５を備える。複数の検査ユニット２７５の各々は、複数のＤＵＴの各々を検査可能なテストリソースを有し、同じ機能を有している。つまり、１つの検査ユニット２７５は、１つのＤＵＴに対して検査を行う単位テスト機能部を構成している。このため、モジュールボード２７は、検査ユニット２７５の設置数によってウエハＷのＤＵＴを検査する数が規定される。複数の検査ユニット２７５の各々は、複数の導通部２７２の各々に個別に（独立して）接続されている。複数の導通部２７２は、インタフェースシート２８を介してインタフェース部２１の複数の中継単位部２１５に個別に（独立して）接続される。
　さらに、モジュールボード２７の複数の信号伝達部２７３は、各検査ユニット２７５を含む電子回路２７４とは別に、電気信号を厚み方向に伝達可能としている。一例として、各信号伝達部２７３は、モジュール本体２７１内において電子回路２７４の周囲の余白部２７６に設けられる。各信号伝達部２７３は、電子回路２７４から独立して電気信号を伝達可能とすることで、複数のモジュールボード２７の積層状態でインタフェース部２１から離れて配置されるモジュールボード２７と、インタフェース部２１との間で信号を伝達可能にする。
　例えば、各信号伝達部２７３は、モジュール本体２７１を貫通するビアと、このビアに嵌合してモジュール本体２７１の一方面および他方面から僅かに突出する導電性部材と、により形成される（共に不図示）。この導電性部材が隣接するインタフェースシート２８のパッド（第１パッド、第２パッド）に電気的に接触することで、厚み方向の信号伝達を実現できる。あるいは、信号伝達部２７３は、モジュール本体２７１の一方面および他方面の各々に設けられたパッド（第１パッド、第２パッド）と、一方面の複数のパッドと他方面の複数のパッドとをそれぞれ接続する複数の配線と、により形成されてもよい。
　図４Ａおよび図５の例において、テスタ２０は、テストヘッド２６のモジュールボード２７を鉛直方向（第１方向）に複数積層している。以下、インタフェース部２１の隣接位置に積層されるモジュールボード２７を第１モジュールボード２７Ａといい、この第１モジュールボード２７Ａに積層されインタフェース部２１から離れた位置のモジュールボード２７を第２モジュールボード２７Ｂという。詳細には、第１モジュールボード２７Ａは、インタフェースシート２８である第１インタフェースシート２８Ａを間に挟んでインタフェース部２１に積層される。第２モジュールボード２７Ｂは、インタフェースシート２８である第２インタフェースシート２８Ｂを間に挟んで第１モジュールボード２７Ａに積層される。
　第１モジュールボード２７Ａは、電子回路２７４において所有する各検査ユニット２７５の数に対応した数のＤＵＴを検査することが可能である。同様に、第２モジュールボード２７Ｂは、電子回路２７４において所有する各検査ユニット２７５の数に対応した数のＤＵＴを検査することが可能である。例えば、第１モジュールボード２７Ａの各検査ユニット２７５の数は、ウエハＷの各ＤＵＴの数よりも少ない。この場合、第１モジュールボード２７Ａだけでは、ウエハＷの各ＤＵＴの全てを検査することができない。このため、テスタ２０は、第１モジュールボード２７Ａに加えて第２モジュールボード２７Ｂを使用することで、ウエハＷの各ＤＵＴの全てを検査可能とすることができる。
　第１モジュールボード２７Ａと第２モジュールボード２７Ｂは、同じ構成（同じ複数の導通部２７２、同じ複数の信号伝達部２７３、同じ電子回路２７４を有するもの）を適用できる。第１モジュールボード２７Ａの各検査ユニット２７５とウエハＷの各ＤＵＴとの接続、および第２モジュールボード２７Ｂの各検査ユニット２７５とウエハＷの別の各ＤＵＴとの接続は、各インタフェースシート２８の配線により変えることができる。これにより、第１モジュールボード２７Ａと第２モジュールボード２７Ｂは、ウエハＷの各ＤＵＴに対して同じ検査を行うことが可能となる。
　あるいは、第１モジュールボード２７Ａおよび第２モジュールボード２７Ｂは、それぞれの各検査ユニット２７５によりウエハＷの各ＤＵＴの全てを検査可能とし、かつ相互に異なる検査（テストリソース）を有する構成でもよい。つまりこの場合は、第１モジュールボード２７Ａおよび第２モジュールボード２７Ｂは、ウエハＷの各ＤＵＴの数以上の各検査ユニット２７５を備える。
　テストヘッド２６に適用されるインタフェースシート２８は、上記したインタフェースシート２４と略同様に形成される。インタフェースシート２８は、下面に設けられる複数の第１パッド（不図示）、上面に設けられる複数の第２パッド（不図示）、および各第１パッドと各第２パッド間をそれぞれ接続する配線２８１を有する。第１パッド、第２パッドおよび配線２８１は、銅等の導電性材料により形成されている。また、第１パッド、第２パッドおよび配線２８１の周囲は、絶縁性材料により被覆されている。
　インタフェースシート２８も、インタフェースシート２４と同様に、インタフェース部２１のベース体２１１やモジュールボード２７のモジュール本体２７１よりも柔軟性を有することが好ましい。例えば、インタフェースシート２８は、ベース体２１１およびモジュール本体２７１の間に挟まれて適宜の形状に変形する可撓性を有する。これにより、インタフェースシート２８は、インタフェース部２１とモジュール本体２７１との間、および２つのモジュール本体２７１の間に接続の自由度を持たせることができる。ただし、インタフェースシート２８も、可撓性を有する構成に限定されず、硬質性を有してもよい。
　複数のインタフェースシート２８のうち第１インタフェースシート２８Ａは、インタフェース部２１の上面の各第２パッドと、第１モジュールボード２７Ａの導通部２７２および／または信号伝達部２７３と、を電気的に接続する。詳細には、第１インタフェースシート２８Ａの配線２８１は、複数の第２パッドの各々と複数の導通部２７２の各々とを接続するメイン配線２８２、および別の複数の第２パッドの各々と複数の信号伝達部２７３の各々とを接続するサブ配線２８３を有する。
　つまり、メイン配線２８２は、第１モジュールボード２７Ａの各検査ユニット２７５に接続されるものである。これにより、第１モジュールボード２７Ａの各検査ユニット２７５がインタフェース部２１の各中継単位部２１５にそれぞれ接続される。一方、サブ配線２８３は、第１モジュールボード２７Ａの各信号伝達部２７３を経由して第２インタフェースシート２８Ｂに接続されるものである。このサブ配線２８３によって、インタフェース部２１の一部の中継単位部２１５が第１モジュールボード２７Ａの各信号伝達部２７３を通して、第２インタフェースシート２８Ｂおよび第２モジュールボード２７Ｂに信号伝達可能となる。
　また、複数のインタフェースシート２８のうち第２インタフェースシート２８Ｂは、第１モジュールボード２７Ａの上面の各信号伝達部２７３と、第２モジュールボード２７Ｂの導通部２７２と、を電気的に接続する。詳細には、第２インタフェースシート２８Ｂの配線２８１は、第１モジュールボード２７Ａの各信号伝達部２７３の各々と、第２モジュールボード２７Ｂの各導通部２７２の各々と、を接続するバイパス配線２８４を有する。
　つまり、バイパス配線２８４は、第１モジュールボード２７Ａの各信号伝達部２７３から第２モジュールボード２７Ｂの各検査ユニット２７５を接続する。これにより、第２モジュールボード２７Ｂの各検査ユニット２７５が、第２インタフェースシート２８Ｂ、第１モジュールボード２７Ａ、第１インタフェースシート２８Ａを介して、インタフェース部２１の各中継単位部２１５にそれぞれ接続される。
　また図４Ａに示すように、テスタ２０は、インタフェース部２１に対して１以上のモジュールボード２７および１以上のインタフェースシート２８を固定するための固定機構３０を備えることが好ましい。この固定機構３０としては、例えば、インタフェース部２１と１以上のモジュールボード２７とを機械的に係合するメカニカル機構３１があげられる。メカニカル機構３１は、モジュールボード２７をインタフェース部２１に押圧するように固定することで、モジュールボード２７およびインタフェースシート２８を一体に固定する。また例えば、メカニカル機構３１は、積層方向に伸縮可能に構成されることで、複数のモジュールボード２７および複数のインタフェースシート２８をまとめて固定可能に構成されるとよい。
　なお、固定機構３０は、上記のようなメカニカル機構３１に特に限定されない。例えば、固定機構３０は、インタフェース部２１を介して吸引ポンプの吸引力を付与することで、１以上のモジュールボード２７および１以上のインタフェースシート２８を真空吸着する吸引機構を適用してもよい。
　実施形態に係る検査システム１００は、基本的には以上のように構成され、以下、検査システム１００（検査セル１０のテスタ２０）の組立方法について、図６を参照しながら説明する。図６は、実施形態に係る検査システム１００の組立方法を示すフローチャートである。
　検査システム１００の組立方法では、まずウエハＷの検査において必要なモジュールボード２７およびインタフェースシート２８を提供する（ステップＳ１０１）。例えば、検査システム１００のユーザ（または製造者）は、ウエハＷの各ＤＵＴの数、各ＤＵＴの検査内容に基づいたモジュールボード２７およびインタフェースシート２８を、製造、購入等する。またこの際、ユーザは、モジュールボード２７およびインタフェースシート２８について、各検査セル１０のテスタ２０毎に設置するように適宜の数を用意する。ただし、インタフェースシート２８は、各第１パッド、各第２パッドおよび各配線２８１等の簡単な構成であるため安価に製造可能である。また、複数のモジュールボード２７は、同じ構成（規格）のものを使用できるので、コストの低減を図ることができる。
　次に、ユーザは、組み立てるテスタ２０をセルタワーから取り出して、テスタ２０内に予め設置されているインタフェース部２１の上面を露出する（ステップＳ１０２）。これにより、テスタ２０は、インタフェース部２１にモジュールボード２７およびインタフェースシート２８を積層可能な状態となる。
　そして、ユーザは、第１インタフェースシート２８Ａを先にインタフェース部２１に積層し、さらに第１インタフェースシート２８Ａを介して第１モジュールボード２７Ａをインタフェース部２１に搭載する（ステップＳ１０３）。第１モジュールボード２７Ａの搭載時には、固定機構３０によりインタフェース部２１に対して第１モジュールボード２７Ａを係合する。
　第１モジュールボード２７Ａの搭載状態では、第１インタフェースシート２８Ａを介して、インタフェース部２１の各中継単位部２１５と、第１モジュールボード２７Ａの各検査ユニット２７５とが電気的に接続される。これにより、第１モジュールボード２７ＡによりウエハＷの各ＤＵＴを検査することが可能となる。
　ユーザは、インタフェース部２１に搭載したモジュールボード２７によって、ウエハＷの全てのＤＵＴについて検査可能か否かを判断する（ステップＳ１０４）。例えば、ユーザは、第１モジュールボード２７Ａのみをインタフェース部２１に搭載している状態で、第１モジュールボード２７Ａが各ＤＵＴの数に対応する各検査ユニット２７５を有しているか否かを判断する。なお、この判断は組立前に行うことで、必要な数のモジュールボード２７およびインタフェースシート２８を用意してよいことは勿論である。組立方法では、全てのＤＵＴを検査できない場合（ステップＳ１０４：ＮＯ）にはステップＳ１０５に進む。
　ステップＳ１０５において、ユーザは、インタフェースシート２８を介して積層されているモジュールボード２７の上に別のモジュールボード２７を搭載する。例えば、ユーザは、第２インタフェースシート２８Ｂを第１モジュールボード２７Ａに積層し、次に第２モジュールボード２７Ｂを第２インタフェースシート２８Ｂに積層する。さらに、ユーザは、固定機構３０により第２モジュールボード２７Ｂをインタフェース部２１に押し付けるように固定する。この結果、テスタ２０は、インタフェース部２１側から順に、第１インタフェースシート２８Ａ、第１モジュールボード２７Ａ、第２インタフェースシート２８Ｂ、および第２モジュールボード２７Ｂが積層された状態に組み立てられる。
　この組立状態では、インタフェース部２１の各中継単位部２１５と、第２モジュールボード２７Ｂの各検査ユニット２７５とが、第１インタフェースシート２８Ａ、第１モジュールボード２７Ａ、第２インタフェースシート２８Ｂを介して電気的に接続される。これにより、第２モジュールボード２７ＢによりウエハＷの各ＤＵＴを検査することが可能となる。組立方法は、以上のステップＳ１０５の後にステップＳ１０４に戻り、ステップＳ１０４の判断を再び繰り返す。
　ステップＳ１０４において全てのＤＵＴが検査可能となった場合（ステップＳ１０４：ＹＥＳ）には、検査に必要なモジュールボード２７をインタフェース部２１に搭載し終わったことになる。このため組立方法では、１つのテスタ２０（テストヘッド２６）の組立を終了する（ステップＳ１０６）。組立方法では、検査システム１００の全部の検査セル１０について、上記の組立方法を行うことで、全部の検査セル１０のテスタ２０がウエハＷを検査可能な状態となる。なお、検査システム１００は、検査可能なＤＵＴの数がウエハＷのＤＵＴの数より少なくても、複数回のコンタクトを行うことでウエハＷの全てのＤＵＴを検査することもできる。したがって、ステップＳ１０４では、目標のＤＵＴの数だけ検査可能となったことを判定し、これに基づいてモジュールボード２７の搭載または搭載の停止を切り替えてもよい。
　また、検査システム１００では、検査するウエハＷの各ＤＵＴの数が変更になった場合に、上記の組立方法を用いて、各モジュールボード２７および各インタフェースシート２８を追加するまたは削減することができる。この際、検査システム１００は、各モジュールボード２７を再利用する一方で、安価なインタフェースシート２８のみを変更することができる。これにより、検査システム１００は、変更に伴うコストインパクトを低減できる。あるいは、検査システム１００は、ウエハＷの検査内容が変更になった場合に、上記の組立方法を用いて、各モジュールボード２７および各インタフェースシート２８を交換する。この際、ウエハＷの各ＤＵＴの数が変わらない場合には、各モジュールボード２７を交換する一方で、各インタフェースシート２８を再利用してもよい。この場合でも、検査システム１００は、変更に伴うコストインパクトを低減できる。
　上記の組立方法では、ユーザが各モジュールボード２７およびインタフェースシート２８を組み立てる例を説明した。ただし、これに限らず、組立方法は、一部または全部の工程がユーザの手動によらず、自動化されてもよい。例えば、図示しない搬送装置によりモジュールボード２７、インタフェースシート２８を搬送して、インタフェース部２１上に積層するように組み付ける構成としてよい。また、各モジュールボード２７および各インタフェースシート２８は、インタフェース部２１上で組み替えてもよく、取り出されて別の装置に適用されてもよい。さらに、組立方法は、一部または全部が組み立てられた各モジュールボード２７および各インタフェースシート２８を搬送して交換を行う等の手順をとってもよい。要するに、組立方法は、上記に限定されず、各モジュールボード２７および各インタフェースシート２８を種々の手順で組み立てることができる。
　なお、検査システム１００および検査方法は、上記の実施形態に限らず、種々の変形例をとり得る。例えば、上記の実施形態では、テストヘッド２６として２つのモジュールボード２７および２つのインタフェースシート２８を鉛直方向（第１方向）に積層した形態について説明した。しかしながら、テストヘッド２６は、これに限定されず、ウエハＷのＤＵＴの数や検査内容等に応じて、３つ以上のモジュールボード２７および３つ以上のインタフェースシート２８を積層してもよい。逆に、テストヘッド２６は、ウエハＷのＤＵＴの数や検査内容等に応じて、１つのモジュールボード２７および１つのインタフェースシート２８を積層しただけでもよい。
　また、検査システム１００の組立方法では、第１モジュールボード２７Ａおよび第１インタフェースシート２８Ａをインタフェース部２１に先に積層した後に、第２モジュールボード２７Ｂおよび第２インタフェースシート２８Ｂを積層した。しかしながら、組立方法は、これに限らず、第１モジュールボード２７Ａおよび第２モジュールボード２７Ｂを先に組み立ててテストヘッド２６の積層体を形成し、このテストヘッド２６をインタフェース部２１に積層する構成としてもよい。この場合、ユーザは、第１インタフェースシート２８Ａ、第１モジュールボード２７Ａ、第２インタフェースシート２８Ｂ、第２モジュールボード２７Ｂの積層体を形成して、インタフェース部２１に搭載することがあげられる。あるいは、ユーザは、第１モジュールボード２７Ａ、第２インタフェースシート２８Ｂ、第２モジュールボード２７Ｂの積層体を形成して、第１インタフェースシート２８Ａが配置されたインタフェース部２１にこの積層体を搭載してもよい。
　さらに、検査システム１００は、インタフェース部２１とモジュールボード２７とを直接接続してもよい。この場合、インタフェースシート２８は、シート状に形成されずに、厚みを持ったボード状やブロック状でもよい。つまり、本開示の「インタフェースシート」との表現には、シートの概念を有する他に、ボード、ブロック等の概念を含むものである。インタフェース部２１とモジュールボード２７とを直接接続した構造では、インタフェースシート２８は、インタフェース部２１または積層対象のモジュールボード２７に対してモジュールボード２７を固定する固定機構３０のみを有する構造部であってもよい。
　また、検査システム１００は、複数の検査セル１０（テスタ）を有するマルチ検査システムに限定されず、テスタ２０を１つ備えたシングル検査システムであってもよい。
　図７は、第２実施形態に係る検査セル１０Ａの状態を概略的に示す縦断面図である。第２実施形態に係る検査セル１０Ａのテスタ２０は、２つのモジュールボード２７および２つのインタフェースシート２８を、インタフェース部２１の面方向（水平方向：第２方向）に並べて搭載した点で、第１実施形態に係る検査セル１０とは異なる。
　具体的には、第１モジュールボード２７Ａは、第１インタフェースシート２８Ａを介してインタフェース部２１の左側に積層されている。第１モジュールボード２７Ａは、ウエハＷの各ＤＵＴの数以下の検査ユニット２７５（図５参照）を備える。一方、第２モジュールボード２７Ｂは、第２インタフェースシート２８Ｂを介して第１モジュールボード２７Ａの右側に積層されている。第２モジュールボード２７Ｂも、ウエハＷの各ＤＵＴの数以下の検査ユニット２７５（図５参照）を備える。さらに、検査セル１０Ａでは、第１モジュールボード２７Ａの各検査ユニット２７５の数と、第２モジュールボード２７Ｂの各検査ユニット２７５の数との合計が、インタフェース部２１の中継単位部２１５（図５参照）の数以下に設定されている。
　第１インタフェースシート２８Ａの第１パッドは、インタフェース部２１の第２導通部２１３を介して各中継単位部２１５に導通する。第１インタフェースシート２８Ａの第２パッドは、第１モジュールボード２７Ａの導通部２７２を介して各検査ユニット２７５に導通する。これにより、第１モジュールボード２７Ａは、第１インタフェースシート２８Ａ、インタフェース部２１、下側接続部２３およびプローブカード２２を介して、ウエハＷの各ＤＵＴを検査することができる。
　同様に、第２インタフェースシート２８Ｂの第１パッドは、インタフェース部２１の第２導通部２１３を介して各中継単位部２１５に導通する。第２インタフェースシート２８Ｂの第２パッドは、第２モジュールボード２７Ｂの導通部２７２を介して各検査ユニット２７５に導通する。これにより、第２モジュールボード２７Ｂも、第２インタフェースシート２８Ｂ、インタフェース部２１、下側接続部２３およびプローブカード２２を介してウエハＷの各ＤＵＴを検査することができる。
　以上のように、検査セル１０Ａのテスタ２０は、インタフェース部２１の上面の面方向に第１モジュールボード２７Ａおよび第２モジュールボード２７Ｂを隣接するように搭載しても、ウエハＷの各ＤＵＴの全てを検査することができる。特に、第１モジュールボード２７Ａおよび第２モジュールボード２７Ｂがインタフェース部２１の上面の面方向に並ぶことで、テスタ２０が高くなる（大型化する）ことを抑制できる。
　なお、インタフェース部２１の上面の面方向に搭載するモジュールボード２７の数は、２つに限定されず、３つ以上でもよい。また、インタフェース部２１の上面の面方向に複数のモジュールボード２７を並べる場合、この面方向に沿って一連に連続する１枚のインタフェースシート２８を適用して、複数のモジュールボード２７とインタフェース部２１とを電気的に接続してもよい。したがって、モジュールボード２７の数と、インタフェースシート２８の数とは一致してなくてもよい。
　図８は、第３実施形態に係る検査セル１０Ｂの状態を概略的に示す縦断面図である。第３実施形態に係る検査セル１０Ｂのテスタ２０は、４つのモジュールボード２７および４つのインタフェースシート２８を、インタフェース部２１の積層方向（第１方向）かつ面方向（第２方向）に搭載した点で、上記の検査セル１０、１０Ａとは異なる。
　例えば、第１モジュールボード２７Ａは、第１インタフェースシート２８Ａを介してインタフェース部２１の左側に積層されている。第２モジュールボード２７Ｂは、第２インタフェースシート２８Ｂを介してインタフェース部２１の右側に積層されている。第３モジュールボード２７Ｃは、第３インタフェースシート２８Ｃを介して第１モジュールボード２７Ａに積層されている。第４モジュールボード２７Ｄは、第４インタフェースシート２８Ｄを介して第２モジュールボード２７Ｂに積層されている。さらに、第１モジュールボード２７Ａの各検査ユニット２７５の数と、第２モジュールボード２７Ｂの各検査ユニット２７５の数と、第３モジュールボード２７Ｃの各検査ユニット２７５の数と、第４モジュールボード２７Ｄの各検査ユニット２７５の数との合計が、インタフェース部２１の中継単位部２１５の数以下に設定されている。
　第１インタフェースシート２８Ａは、第１モジュールボード２７Ａの各検査ユニット２７５とインタフェース部２１の各中継単位部２１５とを導通させる。また第１インタフェースシート２８Ａは、第１モジュールボード２７Ａの信号伝達部２７３に接続して、インタフェース部２１の各中継単位部２１５と第３インタフェースシート２８Ｃとを導通させる。これにより、第３インタフェースシート２８Ｃは、第３モジュールボード２７Ｃの各検査ユニット２７５と、インタフェース部２１の各中継単位部２１５とを導通させる。
　一方、第２インタフェースシート２８Ｂは、第２モジュールボード２７Ｂの各検査ユニット２７５とインタフェース部２１の各中継単位部２１５とを導通させる。また第２インタフェースシート２８Ｂは、第２モジュールボード２７Ｂの信号伝達部２７３に接続して、インタフェース部２１の各中継単位部２１５と第４インタフェースシート２８Ｄとを導通させる。これにより、第４インタフェースシート２８Ｄは、第４モジュールボード２７Ｄの各検査ユニット２７５と、インタフェース部２１の各中継単位部２１５とを導通させる。
　以上の検査セル１０Ｂのテスタ２０は、第１モジュールボード２７Ａ～第４モジュールボード２７Ｄの各検査ユニット２７５を、インタフェース部２１の各中継単位部２１５の各々に適切に接続することができる。このため、第１モジュールボード２７Ａ～第４モジュールボード２７Ｄは、インタフェース部２１、下側接続部２３およびプローブカード２２を介してウエハＷの各ＤＵＴを検査することができる。
　図９Ａは、第４実施形態に係る検査セル１０Ｃにおいて２つのモジュールボード２７の積層状態の一例を示す縦断面図である。図９Ｂは、第４実施形態に係る検査セル１０Ｃにおいて９つのモジュールボード２７の積層状態の一例を示す縦断面図である。第４実施形態に係る検査セル１０Ｃは、インタフェース部２１の面方向に沿って３つのモジュールボード２７を配置可能とし、また積層方向に３段のモジュールボード２７を積層可能としている点で、上記の検査セル１０、１０Ａ、１０Ｂとは異なる。
　この場合、インタフェースシート２８も、モジュールボード２７の数に対応して用意され、インタフェース部２１とモジュールボード２７の間、および／または複数のモジュールボード２７同士の間に積層される。各インタフェースシート２８は、インタフェース部２１の各中継単位部２１５と、モジュールボード２７とを電気的に接続する。
　要するに、検査システム１００は、モジュールボード２７の数、およびインタフェースシート２８の数について、特に限定されず、検査予定のウエハＷの各ＤＵＴの数や検査内容に応じて、モジュールボード２７およびインタフェースシート２８を増減できる。例えば、ウエハＷの各ＤＵＴが少ない場合には、モジュールボード２７およびインタフェースシート２８の数を少なくし、ウエハＷの各ＤＵＴが多い場合には、モジュールボード２７およびインタフェースシート２８の数を多くする。
　また例えば、ウエハＷの各ＤＵＴに異なる検査（テストリソース）を行う場合には、異なる検査を実行可能な複数種類のモジュールボード２７を搭載すればよい。例えば、図９Ｂの形態では、インタフェース部２１に隣接する１段目の３つのモジュールボード２７により第１検査を行い、２段目の３つのモジュールボード２７により第２検査を行い、３段目の３つのモジュールボード２７により第３検査を行うことができる。このように、テスタ２０は、ウエハＷの各ＤＵＴの数や検査内容に応じて、モジュールボード２７の数、インタフェースシート２８の数およびこれらの積層状態を設計することで、ウエハＷに対する所望の検査を簡単に行うことができる。
　以上の実施形態で説明した本開示の技術的思想および効果について以下に記載する。
　本開示の第１の態様は、複数の検査対象デバイス（ＤＵＴ）を有する基板（ウエハＷ）を検査する検査システム１００であって、複数の検査対象デバイスに接続される複数のコンタクトプローブ２２３を有するプローブカード２２と、プローブカード２２に電気的に接続され、かつ複数の検査対象デバイスの数以上の中継単位部２１５を有するインタフェース部２１と、インタフェース部２１の中継単位部２１５の数以下の検査対象デバイスを検査するモジュールボード２７と、インタフェース部２１とモジュールボード２７の間、および／または複数のモジュールボード２７同士の間に積層されるインタフェースシート２８と、を含み、インタフェース部２１は、プローブカード２２の接続側の反対面において当該反対面に直交する第１方向または当該反対面に沿った第２方向に複数のモジュールボード２７を配置可能であり、インタフェースシート２８は、インタフェース部２１の複数の中継単位部２１５と、インタフェース部２１に配置されたモジュールボード２７と、を電気的に接続する。
　上記によれば、検査システム１００は、モジュールボード２７およびインタフェースシート２８をインタフェース部２１に積層および電気的に接続することで、基板（ウエハＷ）のＤＵＴに応じてモジュールボード２７を増減可能な高い拡張性が得られる。例えば、ＤＵＴの数が多い場合には、インタフェース部２１に搭載するモジュールボード２７およびインタフェースシート２８を追加することで、ＤＵＴを検査する検査ユニット２７５を簡単に増やして、基板の検査を行うことができる。このように検査システム１００は、基板のＤＵＴの数が変化しても、インタフェース部２１等の基本的な構成を変えずに済み、コストを低減することが可能となる。さらに、検査システム１００は、モジュールボード２７を簡単に追加または削減するスケーラブルな構成とすることで、現在のウエハＷのＤＵＴ数および将来のウエハＷのＤＵＴ数に対する適合性を高めて、システムの長期運用を実現することができる。
　また、複数のモジュールボード２７は、インタフェース部２１に積層される第１モジュールボード２７Ａと、第１モジュールボード２７Ａに積層される第２モジュールボード２７Ｂと、を含み、インタフェースシート２８は、インタフェース部２１および第１モジュールボード２７Ａの間に配置される第１インタフェースシート２８Ａと、第１モジュールボード２７Ａおよび第２モジュールボード２７Ｂの間に配置される第２インタフェースシート２８Ｂと、を含む。これにより、検査システム１００は、複数のモジュールボード２７を積層方向に増やすことができる。この結果、テスタ２０の水平方向のサイズを小さくすることができ、検査システム１００全体の小型化を図ることも可能となる。
　また、第１モジュールボード２７Ａおよび第２モジュールボード２７Ｂは、複数の検査対象デバイス（ＤＵＴ）の各々に接続されて検査を行う複数の検査ユニット２７５を有し、第１モジュールボード２７Ａの複数の検査ユニット２７５の数と、第２モジュールボード２７Ｂの複数の検査ユニット２７５の数との合計が、インタフェース部２１の中継単位部２１５の数以下である。これにより、第１モジュールボード２７Ａの各検査ユニット２７５および第２モジュールボード２７Ｂの各検査ユニット２７５の各々は、各中継単位部２１５を介して各ＤＵＴに安定的に接続でき、ウエハＷの検査を良好に実行することが可能となる。
　また、複数のモジュールボード２７は、インタフェース部２１に積層される第１モジュールボード２７Ａと、第１モジュールボード２７Ａに隣接しかつインタフェース部２１に積層される第２モジュールボード２７Ｂと、を含み、インタフェースシート２８は、インタフェース部２１および第１モジュールボード２７Ａの間に配置される第１インタフェースシート２８Ａと、インタフェース部２１および第２モジュールボード２７Ｂの間に配置される第２インタフェースシート２８Ｂと、を含む。これにより、検査システム１００は、複数のモジュールボード２７をインタフェース部２１の面方向に増やすことができ、テスタ２０が鉛直方向に大型化することを抑制できる。
　また、第１モジュールボード２７Ａおよび第２モジュールボード２７Ｂは、複数の検査対象デバイス（ＤＵＴ）の各々に接続されて検査を行う複数の検査ユニット２７５を有し、第１モジュールボード２７Ａの複数の検査ユニット２７５の数と、第２モジュールボード２７Ｂの複数の検査ユニット２７５の数との合計が、インタフェース部２１の中継単位部２１５の数以下である。この場合でも、検査システム１００は、第１モジュールボード２７Ａの各検査ユニット２７５および第２モジュールボード２７Ｂの各検査ユニット２７５の各々が各中継単位部２１５を介して各ＤＵＴに安定的に接続できる。よって、検査システム１００は、基板の検査を良好に実行することが可能となる。
　また、複数のモジュールボード２７は、インタフェース部２１に積層される第１モジュールボード２７Ａと、第１モジュールボード２７Ａに隣接しかつインタフェース部２１に積層される第２モジュールボード２７Ｂと、第１モジュールボード２７Ａに積層される第３モジュールボード２７Ｃと、第２モジュールボード２７Ｂに積層される第４モジュールボード２７Ｄと、を含み、インタフェースシート２８は、インタフェース部２１および第１モジュールボード２７Ａの間に配置される第１インタフェースシート２８Ａと、インタフェース部２１および第２モジュールボード２７Ｂの間に配置される第２インタフェースシート２８Ｂと、第１モジュールボード２７Ａおよび第３モジュールボード２７Ｃの間に配置される第３インタフェースシート２８Ｃと、第２モジュールボード２７Ｂおよび第４モジュールボード２７Ｄの間に配置される第４インタフェースシート２８Ｄと、を含む。これにより、検査システム１００は、多くのモジュールボード２７をインタフェース部２１に搭載でき、その拡張性を一層高めることが可能となる。
　また、第１モジュールボード２７Ａ、第２モジュールボード２７Ｂ、第３モジュールボード２７Ｃおよび第４モジュールボード２７Ｄは、複数の検査対象デバイス（ＤＵＴ）の各々に接続されて検査を行う複数の検査ユニット２７５を有し、第１モジュールボード２７Ａの複数の検査ユニット２７５の数と、第２モジュールボード２７Ｂの複数の検査ユニット２７５の数と、第３モジュールボード２７Ｃの複数の検査ユニット２７５の数と、第４モジュールボード２７Ｄの複数の検査ユニット２７５の数との合計が、インタフェース部２１の中継単位部２１５の数以下である。これにより、検査システム１００は、各モジュールボード２７の各検査ユニット２７５の各々が各中継単位部２１５を介して各ＤＵＴに安定的に接続でき、基板の検査を良好に実行することが可能となる。
　また、モジュールボード２７は、当該モジュールボード２７の一方面に積層されるインタフェースシート２８と、当該モジュールボード２７の他方面に積層されるインタフェースシート２８と、を信号伝達可能に接続する複数の信号伝達部２７３を有する。これにより、検査システム１００は、モジュールボード２７を積層した形態でも、信号伝達部２７３を介してインタフェースシート２８同士を接続して、インタフェース部２１とモジュールボード２７との電気的な接続を簡単に構築できる。
　また、モジュールボード２７が第１方向に積層される場合に、インタフェースシート２８は、インタフェース部２１の複数の中継単位部２１５とモジュールボード２７の複数の検査ユニット２７５とをそれぞれ電気的に接続するメイン配線２８２と、インタフェース部２１の複数の中継単位部２１５とモジュールボード２７の複数の信号伝達部２７３とを電気的に接続するサブ配線２８３と、を有する。これにより、検査システム１００は、複数のモジュールボード２７を積層した構成でもインタフェースシート２８を利用して各中継単位部２１５と各検査ユニット２７５とを簡単に接続できる。
　また、インタフェース部２１に対して、モジュールボード２７およびインタフェースシート２８を一体に固定する固定機構３０を備える。これにより、検査システム１００は、複数のモジュールボード２７および複数のインタフェースシート２８をインタフェース部２１に確実に固定して、その接続形態を維持することが可能となる。
　また、インタフェースシート２８は、可撓性を有する一方で、モジュールボード２７は、インタフェースシート２８よりも硬質性を有するように形成されている。これにより、検査システム１００のユーザは、モジュールボード２７を搭載する際に、モジュールボード２７とインタフェースシート２８とを容易に接続することができる。
　また、インタフェース部２１に配置される複数のモジュールボード２７は、基板（ウエハＷ）の複数の検査対象デバイス（ＤＵＴ）に対して同じ検査を実行可能である。これにより、検査システム１００は、各ＤＵＴの数に対応してモジュールボード２７を増やしていくことで、各ＤＵＴに対して同じ検査を良好に行うことができる。
　また、インタフェース部２１に配置される複数のモジュールボード２７は、基板（ウエハＷ）の複数の検査対象デバイス（ＤＵＴ）に対して異なる検査を実行可能である。これにより、検査システム１００は、モジュールボード２７を増やすことで、各ＤＵＴに対して異なる検査を良好に行うことができる。
　また、本開示の第２の態様は、複数の検査対象デバイス（ＤＵＴ）を有する基板（ウエハＷ）を検査する検査システム１００の組立方法であって、検査システム１００は、複数の検査対象デバイスに接続される複数のコンタクトプローブ２２３を有するプローブカード２２と、プローブカード２２に電気的に接続され、かつ複数の検査対象デバイスの数以上の中継単位部２１５を有するインタフェース部２１と、を含み、組立方法では、（Ａ）インタフェース部２１のプローブカード２２の接続側の反対面において、インタフェースシート２８を介してインタフェース部２１の中継単位部２１５の数以下の検査対象デバイスを検査するモジュールボード２７を積層して、当該モジュールボード２７とインタフェース部２１の複数の中継単位部２１５と、を電気的に接続する工程と、（Ｂ）インタフェース部２１の反対面における（Ａ）の工程で積層したモジュールボード２７の積層方向またはモジュールボード２７と並ぶ方向に、インタフェースシート２８を介して別のモジュールボード２７を積層して、当該別のモジュールボード２７とインタフェース部２１の複数の中継単位部２１５と、を電気的に接続する工程と、を有する。この場合でも、組立方法は、基板の検査対象デバイスに応じた拡張性を有することで、コストを低減できる。
　今回開示された実施形態に係る検査システム１００および検査システム１００の組立方法は、すべての点において例示であって制限的なものではない。実施形態は、添付の請求の範囲およびその主旨を逸脱することなく、様々な形態で変形および改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で他の構成も取り得ることができ、また、矛盾しない範囲で組み合わせることができる。
　本願は、日本特許庁に２０２４年５月２９日に出願された基礎出願である特願２０２４－０８７００２号の優先権を主張するものであり、その全内容を参照によりここに援用する。
２１　　　　インタフェース部
　２１５　　中継単位部
２２　　　　プローブカード
　２２３　　コンタクトプローブ
２７　　　　モジュールボード
２８　　　　インタフェースシート
１００　　　検査システム
Ｗ　　　　　ウエハ

Claims (14)

  1. 　複数の検査対象デバイスを有する基板を検査する検査システムであって、
    　前記複数の検査対象デバイスに接続される複数のコンタクトプローブを有するプローブカードと、
    　前記プローブカードに電気的に接続され、かつ前記複数の検査対象デバイスの数以上の中継単位部を有するインタフェース部と、
    　前記インタフェース部の前記中継単位部の数以下の検査対象デバイスを検査するモジュールボードと、
    　前記インタフェース部と前記モジュールボードの間、および／または複数の前記モジュールボード同士の間に積層されるインタフェースシートと、を含み、
    　前記インタフェース部は、前記プローブカードの接続側の反対面において当該反対面に直交する第１方向または当該反対面に沿った第２方向に複数の前記モジュールボードを配置可能であり、
    　前記インタフェースシートは、前記インタフェース部の複数の前記中継単位部と、前記インタフェース部に配置された前記モジュールボードと、を電気的に接続する、
    　検査システム。
  2. 　複数の前記モジュールボードは、
    　前記インタフェース部に積層される第１モジュールボードと、前記第１モジュールボードに積層される第２モジュールボードと、を含み、
    　前記インタフェースシートは、
    　前記インタフェース部および前記第１モジュールボードの間に配置される第１インタフェースシートと、前記第１モジュールボードおよび前記第２モジュールボードの間に配置される第２インタフェースシートと、を含む、
    　請求項１に記載の検査システム。
  3. 　前記第１モジュールボードおよび前記第２モジュールボードは、前記複数の検査対象デバイスの各々に接続されて検査を行う複数の検査ユニットを有し、
    　前記第１モジュールボードの前記複数の検査ユニットの数と、前記第２モジュールボードの前記複数の検査ユニットの数との合計が、前記インタフェース部の前記中継単位部の数以下である、
    　請求項２に記載の検査システム。
  4. 　複数の前記モジュールボードは、
    　前記インタフェース部に積層される第１モジュールボードと、前記第１モジュールボードに隣接しかつ前記インタフェース部に積層される第２モジュールボードと、を含み、
    　前記インタフェースシートは、
    　前記インタフェース部および前記第１モジュールボードの間に配置される第１インタフェースシートと、前記インタフェース部および前記第２モジュールボードの間に配置される第２インタフェースシートと、を含む、
    　請求項１に記載の検査システム。
  5. 　前記第１モジュールボードおよび前記第２モジュールボードは、前記複数の検査対象デバイスの各々に接続されて検査を行う複数の検査ユニットを有し、
    　前記第１モジュールボードの前記複数の検査ユニットの数と、前記第２モジュールボードの前記複数の検査ユニットの数との合計が、前記インタフェース部の前記中継単位部の数以下である、
    　請求項４に記載の検査システム。
  6. 　複数の前記モジュールボードは、
    　前記インタフェース部に積層される第１モジュールボードと、前記第１モジュールボードに隣接しかつ前記インタフェース部に積層される第２モジュールボードと、前記第１モジュールボードに積層される第３モジュールボードと、前記第２モジュールボードに積層される第４モジュールボードと、を含み、
    　前記インタフェースシートは、
    　前記インタフェース部および前記第１モジュールボードの間に配置される第１インタフェースシートと、前記インタフェース部および前記第２モジュールボードの間に配置される第２インタフェースシートと、前記第１モジュールボードおよび前記第３モジュールボードの間に配置される第３インタフェースシートと、前記第２モジュールボードおよび前記第４モジュールボードの間に配置される第４インタフェースシートと、を含む、
    　請求項１に記載の検査システム。
  7. 　前記第１モジュールボード、前記第２モジュールボード、前記第３モジュールボードおよび前記第４モジュールボードは、前記複数の検査対象デバイスの各々に接続されて検査を行う複数の検査ユニットを有し、
    　前記第１モジュールボードの前記複数の検査ユニットの数と、前記第２モジュールボードの前記複数の検査ユニットの数と、前記第３モジュールボードの前記複数の検査ユニットの数と、前記第４モジュールボードの前記複数の検査ユニットの数との合計が、前記インタフェース部の前記中継単位部の数以下である、
    　請求項６に記載の検査システム。
  8. 　前記モジュールボードは、当該モジュールボードの一方面に積層される前記インタフェースシートと、当該モジュールボードの他方面に積層される前記インタフェースシートと、を信号伝達可能に接続する複数の信号伝達部を有する、
    　請求項１乃至７のいずれか１項に記載の検査システム。
  9. 　前記モジュールボードが前記第１方向に積層される場合に、前記インタフェースシートは、前記インタフェース部の複数の前記中継単位部と前記モジュールボードの前記複数の検査ユニットとをそれぞれ電気的に接続するメイン配線と、前記インタフェース部の複数の前記中継単位部と前記モジュールボードの前記複数の信号伝達部とを電気的に接続するサブ配線と、を有する、
    　請求項８に記載の検査システム。
  10. 　前記インタフェース部に対して、前記モジュールボードおよび前記インタフェースシートを一体に固定する固定機構を備える、
    　請求項１乃至７のいずれか１項に記載の検査システム。
  11. 　前記インタフェースシートは、可撓性を有する一方で、
    　前記モジュールボードは、前記インタフェースシートよりも硬質性を有するように形成されている、
    　請求項１乃至７のいずれか１項に記載の検査システム。
  12. 　前記インタフェース部に配置される複数の前記モジュールボードは、前記基板の前記複数の検査対象デバイスに対して同じ検査を実行可能である、
    　請求項１乃至７のいずれか１項に記載の検査システム。
  13. 　前記インタフェース部に配置される複数の前記モジュールボードは、前記基板の前記複数の検査対象デバイスに対して異なる検査を実行可能である、
    　請求項１乃至７のいずれか１項に記載の検査システム。
  14. 　複数の検査対象デバイスを有する基板を検査する検査システムの組立方法であって、
    　前記検査システムは、
    　前記複数の検査対象デバイスに接続される複数のコンタクトプローブを有するプローブカードと、
    　前記プローブカードに電気的に接続され、かつ前記複数の検査対象デバイスの数以上の中継単位部を有するインタフェース部と、を含み、
    　前記組立方法では、
    　（Ａ）前記インタフェース部の前記プローブカードの接続側の反対面において、インタフェースシートを介して前記インタフェース部の前記中継単位部の数以下の検査対象デバイスを検査するモジュールボードを積層して、当該モジュールボードと前記インタフェース部の複数の前記中継単位部と、を電気的に接続する工程と、
    　（Ｂ）前記インタフェース部の前記反対面における前記（Ａ）の工程で積層した前記モジュールボードの積層方向または前記モジュールボードと並ぶ方向に、前記インタフェースシートを介して別のモジュールボードを積層して、当該別のモジュールボードと前記インタフェース部の複数の前記中継単位部と、を電気的に接続する工程と、を有する、
    　検査システムの組立方法。
PCT/JP2025/017749 2024-05-29 2025-05-15 検査システム、および検査システムの組立方法 Pending WO2025249199A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024-087002 2024-05-29
JP2024087002A JP2025179987A (ja) 2024-05-29 2024-05-29 検査システム、および検査システムの組立方法

Publications (1)

Publication Number Publication Date
WO2025249199A1 true WO2025249199A1 (ja) 2025-12-04

Family

ID=97870432

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/017749 Pending WO2025249199A1 (ja) 2024-05-29 2025-05-15 検査システム、および検査システムの組立方法

Country Status (2)

Country Link
JP (1) JP2025179987A (ja)
WO (1) WO2025249199A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297887A (ja) * 2002-04-01 2003-10-17 Hitachi Ltd 半導体集積回路装置の製造方法および半導体検査装置
WO2011030379A1 (ja) * 2009-09-10 2011-03-17 株式会社アドバンテスト 通電部材、接続部材、試験装置および接続部材を修繕する方法
JP2011169670A (ja) * 2010-02-17 2011-09-01 Advanced Systems Japan Inc プローブ装置
JP2013088288A (ja) * 2011-10-18 2013-05-13 Fujitsu Semiconductor Ltd 検査装置及び検査システム
JP2014107509A (ja) * 2012-11-29 2014-06-09 Advantest Corp プローブ装置、試験装置、及び、プローブ方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297887A (ja) * 2002-04-01 2003-10-17 Hitachi Ltd 半導体集積回路装置の製造方法および半導体検査装置
WO2011030379A1 (ja) * 2009-09-10 2011-03-17 株式会社アドバンテスト 通電部材、接続部材、試験装置および接続部材を修繕する方法
JP2011169670A (ja) * 2010-02-17 2011-09-01 Advanced Systems Japan Inc プローブ装置
JP2013088288A (ja) * 2011-10-18 2013-05-13 Fujitsu Semiconductor Ltd 検査装置及び検査システム
JP2014107509A (ja) * 2012-11-29 2014-06-09 Advantest Corp プローブ装置、試験装置、及び、プローブ方法

Also Published As

Publication number Publication date
JP2025179987A (ja) 2025-12-11

Similar Documents

Publication Publication Date Title
TWI797879B (zh) 具有堆疊式封裝(pop)結構的裝置之攜載式大量系統級測試技術
JP5690321B2 (ja) プローブ装置および試験装置
TWI400764B (zh) 試驗裝置
CN101344571A (zh) 插座以及使用该插座的测试设备和方法
CN104465436B (zh) 衬底检查装置
KR20200013729A (ko) 검사 장치, 검사 시스템, 및 위치 맞춤 방법
US7956632B2 (en) Socket, module board, and inspection system using the module board
JP4398513B1 (ja) 配線基板ユニットおよび試験装置
KR102243840B1 (ko) 회로 장치, 테스터, 검사 장치 및 회로 기판의 휨 조정 방법
US11408926B2 (en) Electrical connecting device, inspection apparatus, and method for electrical connection between contact target and contact member
JP4482707B1 (ja) 試験装置
JP2025179987A (ja) 検査システム、および検査システムの組立方法
US20070063718A1 (en) Contact assembly and LSI chip inspecting device using the same
KR102319587B1 (ko) 검사 시스템
JP5314683B2 (ja) プローブウエハ、プローブ装置および試験システム
KR102894655B1 (ko) 접속 조립체 및 검사 장치
JP2021028993A (ja) 検査システム
WO2026018739A1 (ja) 検査装置、および検査用治具
JP5619855B2 (ja) プローブ装置、試験装置、及び、プローブ方法
TW202605386A (zh) 檢查系統及檢查方法
JP2026031072A (ja) 検査装置、及び検査方法
JP2010204080A (ja) 試験装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25815621

Country of ref document: EP

Kind code of ref document: A1