WO2025239481A1 - 인버터를 제어하는 방법 및 장치 - Google Patents

인버터를 제어하는 방법 및 장치

Info

Publication number
WO2025239481A1
WO2025239481A1 PCT/KR2024/012771 KR2024012771W WO2025239481A1 WO 2025239481 A1 WO2025239481 A1 WO 2025239481A1 KR 2024012771 W KR2024012771 W KR 2024012771W WO 2025239481 A1 WO2025239481 A1 WO 2025239481A1
Authority
WO
WIPO (PCT)
Prior art keywords
sampling points
memory
processor
sampling
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/KR2024/012771
Other languages
English (en)
French (fr)
Inventor
김영진
조준성
배기웅
정경수
박기엽
강윤종
이수창
윤주환
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hanwha Solutions Corp
Original Assignee
Hanwha Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hanwha Solutions Corp filed Critical Hanwha Solutions Corp
Publication of WO2025239481A1 publication Critical patent/WO2025239481A1/ko
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for AC mains or AC distribution networks
    • H02J3/001—Arrangements for handling faults or abnormalities, e.g. emergencies or contingencies
    • H02J3/0014—Arrangements for handling faults or abnormalities, e.g. emergencies or contingencies for preventing or reducing power oscillations in networks
    • H02J3/00142—Oscillations concerning frequency
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for AC mains or AC distribution networks
    • H02J3/001—Arrangements for handling faults or abnormalities, e.g. emergencies or contingencies
    • H02J3/0014—Arrangements for handling faults or abnormalities, e.g. emergencies or contingencies for preventing or reducing power oscillations in networks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for AC mains or AC distribution networks
    • H02J3/38—Arrangements for feeding a single network from two or more generators or sources in parallel; Arrangements for feeding already energised networks from additional generators or sources in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for AC mains or AC distribution networks
    • H02J3/38—Arrangements for feeding a single network from two or more generators or sources in parallel; Arrangements for feeding already energised networks from additional generators or sources in parallel
    • H02J3/381—Dispersed generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2101/00—Supply or distribution of decentralised, dispersed or local electric power generation
    • H02J2101/20—Dispersed power generation using renewable energy sources
    • H02J2101/22—Solar energy
    • H02J2101/24—Photovoltaics
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S10/00—Systems supporting electrical power generation, transmission or distribution
    • Y04S10/12—Monitoring or controlling equipment for energy generation units, e.g. distributed energy generation [DER] or load-side generation
    • Y04S10/123—Monitoring or controlling equipment for energy generation units, e.g. distributed energy generation [DER] or load-side generation the energy generation units being or involving renewable energy sources

Definitions

  • the present disclosure relates to a method and device for controlling an inverter.
  • conventional techniques detect grid frequency by sampling a number of grid voltage points, storing them in memory, and then taking an average of these values at regular intervals.
  • conventional techniques suffer from the problem of excessively long time required to detect grid frequency.
  • the background technology described above is technical information that the inventor possessed for the purpose of deriving the present invention or acquired in the process of deriving the present invention, and cannot necessarily be considered as publicly known technology disclosed to the general public prior to the application for the present invention.
  • the present invention provides a method and device for controlling an inverter. Furthermore, the present invention provides a computer-readable recording medium having recorded thereon a program for executing the method on a computer.
  • a first aspect of the present disclosure may provide a method, including the steps of: obtaining an n+1-th sampling point number for an n+1-th period based on voltage data; storing the n+1-th sampling point number in a memory based on a comparison of the n+1-th sampling point number and the n-th sampling point number; and calculating a frequency based on the number of sampling points stored in the memory, wherein n is a natural number greater than or equal to 1.
  • a second aspect of the present disclosure may provide a device comprising: at least one memory; and at least one processor; wherein the at least one processor obtains an n+1-th sampling point number for an n+1-th period based on voltage data, stores the n+1-th sampling point number in the memory based on a comparison of the n+1-th sampling point number and the n-th sampling point number, and calculates a frequency based on the number of sampling points stored in the memory, wherein n is a natural number greater than or equal to 1.
  • a third aspect of the present disclosure can provide a computer-readable recording medium having recorded thereon a program for executing the method according to the first aspect on a computer.
  • the present disclosure obtains the number of n+1-th sampling points for the n+1-th cycle based on voltage data, stores the number of n+1-th sampling points in a memory based on a comparison of the number of n+1-th sampling points and the number of n-th sampling points, and calculates the frequency based on the number of sampling points stored in the memory, thereby enabling detection of a rapidly changing frequency in a short period of time.
  • the present disclosure can detect a rapidly changing frequency and immediately control the inverter.
  • the present disclosure can improve the response speed of the inverter without affecting the frequency droop control of the inverter.
  • FIG. 1 is a drawing for explaining an example of a system for controlling an inverter according to one embodiment.
  • FIG. 2A is a configuration diagram illustrating an example of a user terminal according to one embodiment.
  • FIG. 2b is a configuration diagram illustrating an example of a server according to one embodiment.
  • FIG. 3 is a flowchart illustrating an example of a method for controlling an inverter according to one embodiment.
  • FIG. 4 is a diagram illustrating an example in which a processor according to one embodiment obtains the number of n+1 sampling points for the n+1-th cycle based on voltage data.
  • Figure 5 is a diagram illustrating an example of calculating a frequency.
  • FIG. 6 is a diagram illustrating an example of a processor storing the number of sampling points in memory according to one embodiment.
  • FIG. 7 is a diagram illustrating another example of a processor storing the number of sampling points in memory according to one embodiment.
  • FIG. 8 is a diagram illustrating an example of a processor detecting and calculating a rapidly changing frequency according to one embodiment.
  • FIG. 9 is a diagram illustrating another example of a system for controlling an inverter according to one embodiment.
  • a method can obtain the number of n+1-th sampling points for an n+1-th cycle based on voltage data. Furthermore, the method can store the number of n+1-th sampling points in a memory based on a comparison of the number of n+1-th sampling points and the number of n-th sampling points. Furthermore, the method can calculate a frequency based on the number of sampling points stored in the memory.
  • expressions such as “includes” or “may include” indicate the presence of the disclosed function, operation, or component, etc., and do not limit one or more additional functions, operations, or components, etc.
  • terms such as “includes” or “has” should be understood to indicate the presence of a feature, number, step, operation, component, part, or combination thereof described in the specification, but do not exclude in advance the possibility of the presence or addition of one or more other features, numbers, steps, operations, components, parts, or combinations thereof.
  • the expression “or” includes any and all combinations of the words listed together.
  • “A or B” may include A, may include B, or may include both A and B.
  • Expressions such as “first,” “second,” “first,” or “second” used in various embodiments of the present disclosure may modify various components of the various embodiments, but do not limit the components.
  • the expressions do not limit the order and/or importance of the components.
  • the expressions may be used to distinguish one component from another.
  • a first user device and a second user device are both user devices, and represent different user devices.
  • a first component may be referred to as a second component, and similarly, a second component may also be referred to as a first component.
  • modules such as “module,” “unit,” “part,” etc. are terms used to refer to components that perform at least one function or operation, and such components may be implemented as hardware or software, or a combination of hardware and software.
  • a plurality of “modules,” “units,” “parts,” etc. may be integrated into at least one module or chip and implemented as at least one processor, except in cases where each needs to be implemented as a separate, specific hardware.
  • FIG. 1 is a drawing for explaining an example of a system for controlling an inverter according to one embodiment.
  • the system (1) includes a user terminal (10) and a server (20).
  • the user terminal (10) and the server (20) may be connected via wired or wireless communication to transmit and receive data between each other.
  • FIG. 1 illustrates that the system (1) includes a user terminal (10) and a server (20), but is not limited thereto.
  • the system (1) may include other external devices (not shown), and the operations of the user terminal (10) and the server (20) described below may be implemented by a single device (e.g., the user terminal (10) or the server (20)) or multiple devices.
  • the user terminal (10) may be a device including memory and a processor.
  • the user terminal (10) may be a microcontroller (MCU) that controls the inverter based on the operation of the processor.
  • the user terminal (10) may be a device included in the inverter.
  • examples of the user terminal (10) are not limited to those described above. That is, the user terminal (10) may be a device configured separately from the inverter.
  • the user terminal (10) may be a computing device including a display device and a device for receiving user input (e.g., a keyboard, a mouse, etc.), and including a memory and a processor.
  • the display device may be implemented as a touch screen and may receive user input.
  • the user terminal (10) may be, but is not limited to, a notebook PC, a desktop PC, a laptop, a tablet computer, a smart phone, etc.
  • the server (20) may be a device that communicates with an external device (not shown), including a user terminal (10).
  • the server (20) may be a device that stores various data, including voltage data, the number of sampling points, etc.
  • the server (20) may be a computing device that includes a memory and a processor and has its own computational capabilities.
  • the server (20) may perform at least some of the operations of the user terminal (10) described below with reference to FIGS. 1 to 9.
  • the server (20) may be a cloud server, but is not limited thereto.
  • the user terminal (10) can obtain the number of sampling points per cycle based on voltage data.
  • the user terminal (10) can obtain the number of n+1 sampling points for the n+1 cycle based on voltage data.
  • n can be a natural number greater than or equal to 1.
  • the user terminal (10) may store the number of sampling points per cycle in memory after comparing the number of sampling points per cycle. For example, the user terminal (10) may store the number of n+1-th sampling points in memory based on a comparison of the number of n+1-th sampling points and the number of n-th sampling points.
  • the user terminal (10) can calculate a frequency based on the number of sampling points stored in the memory. For example, the user terminal (10) can obtain the number of sampling points for a preset frequency calculation cycle based on the number of sampling points stored in the memory, and calculate a frequency based on the number of sampling points for the preset frequency calculation cycle.
  • the user terminal (10) can control the inverter based on the calculated frequency.
  • the user terminal (10) can immediately control the inverter by calculating and detecting a rapidly changing frequency.
  • the user terminal (10) obtains the number of n+1-th sampling points for the n+1-th cycle based on voltage data, stores the number of n+1-th sampling points in memory based on a comparison of the number of n+1-th sampling points and the number of n-th sampling points, and calculates the frequency based on the number of sampling points stored in the memory, but it is not limited thereto.
  • the operations performed by the user terminal (10) may be performed by the server (20).
  • the server (20) may obtain the number of n+1-th sampling points for the n+1-th period based on voltage data, store the number of n+1-th sampling points in a memory based on a comparison of the number of n+1-th sampling points and the number of n-th sampling points, and calculate a frequency based on the number of sampling points stored in the memory.
  • FIG. 2A is a configuration diagram illustrating an example of a user terminal according to one embodiment.
  • the user terminal (100) includes a processor (110), a memory (120), an input/output interface (130), and a communication module (140).
  • a processor 110
  • a memory 120
  • an input/output interface 130
  • a communication module 140
  • FIG. 2A For convenience of explanation, only components related to the present invention are illustrated in FIG. 2A. Therefore, in addition to the components illustrated in FIG. 2A, other general-purpose components may be further included in the user terminal (100).
  • the processor (110), memory (120), input/output interface (130), and communication module (140) illustrated in FIG. 2A may be implemented as independent devices.
  • the processor (110) can process computer program commands by performing basic arithmetic, logic, and input/output operations.
  • the commands can be provided from memory (120) or an external device (e.g., a server (20), etc.).
  • the processor (110) can generally control the operations of other components included in the user terminal (100).
  • the processor (110) can obtain the number of n+1-th sampling points for the n+1-th cycle based on voltage data. For example, the processor (110) can sample voltage data for the n+1-th cycle based on a preset sampling cycle and obtain the number of n+1-th sampling points based on the sampling result.
  • the processor (110) can store the n+1-th sampling point number in the memory based on the comparison between the n+1-th sampling point number and the n-th sampling point number. For example, the processor (110) can calculate a difference value between the n+1-th sampling point number and the n-th sampling point number, and store the n+1-th sampling point number in the memory based on the comparison between the difference value and the preset point number. In addition, the processor (110) can reset the memory and store the n+1-th sampling point number in the reset memory when the difference value exceeds the preset point number.
  • the processor (110) can calculate a frequency based on the number of sampling points stored in the memory. For example, the processor (110) can obtain the number of sampling points for a preset frequency operation cycle based on the number of sampling points stored in the memory, and calculate a frequency based on the number of sampling points for the preset frequency operation cycle.
  • the processor (110) can control the inverter based on the frequency.
  • the inverter can perform power conversion to supply power generated from one or more PV modules included in the solar power generation system to a load or the grid.
  • the inverter can include a microinverter connected to one or more PV modules.
  • inverters are not limited to those described above, and may include string inverters, hybrid inverters, battery inverters, central inverters, etc.
  • the processor (110) may control the string inverter based on frequency.
  • the processor (110) may be implemented as an array of a plurality of logic gates, or may be implemented as a combination of a general-purpose microprocessor and a memory storing a program that can be executed on the microprocessor.
  • the processor (110) may include a general-purpose processor, a central processing unit (CPU), a microprocessor, a digital signal processor (DSP), a controller, a microcontroller, a state machine, etc.
  • the processor (110) may include an application-specific integrated circuit (ASIC), a programmable logic device (PLD), a field programmable gate array (FPGA), etc.
  • ASIC application-specific integrated circuit
  • PLD programmable logic device
  • FPGA field programmable gate array
  • the processor (110) may refer to a combination of processing devices, such as a combination of a digital signal processor (DSP) and a microprocessor, a combination of a plurality of microprocessors, a combination of one or more microprocessors coupled with a digital signal processor (DSP) core, or any other such combination of configurations.
  • DSP digital signal processor
  • DSP digital signal processor
  • the processor (110) may be included in a microcontroller (MCU).
  • the microcontroller (MCU) may control the inverter based on the operation of the processor (110).
  • examples of the processor (110) are not limited to those described above.
  • the memory (120) may include any non-transitory computer-readable recording medium.
  • the memory (120) may include a non-permanent mass storage device such as a random access memory (RAM), a read only memory (ROM), a disk drive, a solid state drive (SSD), a flash memory, etc.
  • the non-permanent mass storage device such as a ROM, an SSD, a flash memory, a disk drive, etc. may be a separate permanent storage device distinct from the memory.
  • the memory (120) may store an operating system (OS) and at least one program code (e.g., code for the processor (110) to perform an operation to be described later with reference to FIGS. 3 to 9).
  • OS operating system
  • program code e.g., code for the processor (110) to perform an operation to be described later with reference to FIGS. 3 to 9).
  • the memory (120) may be a buffer that temporarily stores input/output data.
  • the buffer may be included in a microcontroller (MCU) or an inverter.
  • MCU microcontroller
  • inverter examples of the memory (120) are not limited to those described above.
  • These software components may be loaded from a computer-readable recording medium separate from the memory (120).
  • This separate computer-readable recording medium may be a recording medium that can be directly connected to the user terminal (100), and may include, for example, a computer-readable recording medium such as a floppy drive, a disk, a tape, a DVD/CD-ROM drive, a memory card, etc.
  • the software components may be loaded into the memory (120) through a communication module (140) other than a computer-readable recording medium.
  • at least one program may be loaded into the memory (120) based on a computer program (e.g., a computer program for the processor (110) to perform the operations described below with reference to FIGS. 3 to 9) that is installed by files provided by developers or a file distribution system that distributes installation files of applications through the communication module (140).
  • the input/output interface (130) may be a means for interfacing with a device (e.g., a keyboard, a mouse, etc.) for input or output that may be connected to or included in the user terminal (100).
  • a device e.g., a keyboard, a mouse, etc.
  • the input/output interface (130) may be configured separately from the processor (110), but is not limited thereto, and the input/output interface (130) may also be configured to be included in the processor (110).
  • the communication module (140) may provide a configuration or function for the server (20) and the user terminal (100) to communicate with each other via a network.
  • the communication module (140) may provide a configuration or function for the user terminal (100) to communicate with other external devices. For example, control signals, commands, data, etc. provided under the control of the processor (110) may be transmitted to the server (20) and/or the external device via the communication module (140) and the network.
  • FIG. 2b is a configuration diagram illustrating an example of a server according to one embodiment.
  • the server (200) includes a processor (210), a memory (220), and a communication module (230).
  • a processor 210
  • a memory 220
  • a communication module 230
  • FIG. 2B For convenience of explanation, only components related to the present invention are illustrated in FIG. 2B. Therefore, in addition to the components illustrated in FIG. 2B, other general-purpose components may be further included in the server (200). Furthermore, it will be apparent to those skilled in the art that the processor (210), memory (220), and communication module (230) illustrated in FIG. 2B may be implemented as independent devices.
  • the processor (210) can obtain the number of sampling points for the n+1-th cycle based on voltage data.
  • the processor (110) can store the number of n+1-th sampling points in memory based on a comparison of the number of n+1-th sampling points and the number of n-th sampling points.
  • the processor (210) can calculate a frequency based on the number of sampling points stored in the memory.
  • the processor (110) described above with reference to FIG. 2A may be performed by the processor (210).
  • the user terminal (100) may output information transmitted from the server (200) through a separate display device (not shown).
  • the memory (220) may store various data, such as data required for the operation of the processor (210) and data generated according to the operation of the processor (210).
  • the memory (220) may store an operating system (OS) and at least one program (e.g., a program required for the operation of the processor (210).
  • OS operating system
  • program e.g., a program required for the operation of the processor (210).
  • the implementation example of the memory (220) is the same as the implementation example of the memory (120) described above with reference to FIG. 2a, so a detailed description is omitted.
  • the communication module (230) may provide a configuration or function for the server (200) and the user terminal (100) to communicate with each other via a network.
  • the communication module (140) may provide a configuration or function for the server (200) to communicate with other external devices. For example, control signals, commands, data, etc. provided under the control of the processor (210) may be transmitted to the user terminal (100) and/or the external device via the communication module (230) and the network.
  • FIG. 3 is a flowchart illustrating an example of a method for controlling an inverter according to one embodiment.
  • the method for controlling an inverter is composed of steps that are processed in time series in the user terminal (10, 100) or processor (110) illustrated in FIGS. 1 and 2A. Therefore, even if the content is omitted below, the content described above with respect to the user terminal (10, 100) or processor (110) illustrated in FIGS. 1 and 2A can also be applied to the method for controlling the inverter of FIG. 3.
  • At least one of the steps of the method for controlling the inverter of FIG. 3 may be processed in the server (20, 200) or the processor (210).
  • the processor (110) obtains the number of n+1 sampling points for the n+1 system cycle based on the voltage data.
  • the processor (110) can sample voltage data for the n+1-th cycle based on a preset sampling cycle. Then, the processor (110) can obtain the number of n+1-th sampling points based on the sampling result.
  • the processor (110) stores the n+1-th sampling point number in the memory based on a comparison of the n+1-th sampling point number and the n-th sampling point number.
  • the operation of comparing the number of n+1-th sampling points and the number of n-th sampling points of the processor (110) may include an operation of calculating a difference value between the number of n+1-th sampling points and the number of n-th sampling points.
  • the processor (110) may calculate a difference value between the number of n+1-th sampling points and the number of n-th sampling points.
  • the processor (110) may store the number of n+1-th sampling points in a memory based on the comparison of the difference value and a preset number of points.
  • the processor (110) may reset the memory if the difference value exceeds a preset number of points. In this case, at least one sampling point number stored in the memory may be deleted. In addition, the processor (110) may store the n+1-th sampling point number in the reset memory. Only the n+1-th sampling point number may be stored in the memory.
  • examples of the operation of comparing the number of n+1-th sampling points and the number of n-th sampling points of the processor (110) are not limited to those described above. That is, the operation of comparing the number of n+1-th sampling points and the number of n-th sampling points of the processor (110) may include an operation of calculating comparison values of the number of n+1-th sampling points and the number of n-th sampling points according to arithmetic including the four basic operations.
  • the processor (110) calculates a frequency based on the number of sampling points stored in the memory.
  • the processor (110) can obtain the number of sampling points for a preset frequency operation cycle based on the number of sampling points stored in the memory. Then, the processor (110) can calculate a frequency based on the number of sampling points for the preset frequency operation cycle.
  • the processor (110) can control the inverter based on the calculated frequency.
  • the processor (110) can immediately detect a rapidly changing frequency and control the inverter to maintain a stable power system.
  • the inverter may be a device that performs power conversion to supply power generated from at least one PV module included in a solar power generation system to one or more loads or the grid.
  • the inverter may include at least one microinverter connected to one or more PV modules.
  • examples of the inverter are not limited to those described above.
  • FIG. 4 is a diagram illustrating an example in which a processor according to one embodiment obtains the number of n+1 sampling points for the n+1-th cycle based on voltage data.
  • the processor (110) can sample voltage data (40) and obtain a number of sampling points (43) as a sampling result. For example, the processor (110) can sample voltage data for the n+1-th cycle (42) based on a preset sampling cycle. Then, the processor (110) can obtain the number of n+1-th sampling points based on the sampling result. When the processor (110) samples AC voltage data of one cycle of 60 Hz at 25 kHz, the processor (110) can obtain approximately 416.666 sampling points through an operation of 25000 / 60.
  • the processor (110) can set a frequency operation cycle (41) for voltage data (40).
  • the processor (110) can calculate a frequency based on the number of sampling points for the frequency operation cycle (41). A detailed description thereof will be provided later with reference to FIG. 5.
  • Figure 5 is a diagram illustrating an example of calculating a frequency.
  • the preset frequency operation cycle (51) can be composed of a first cycle (T1), a second cycle (T2), a third cycle (T3), and a fourth cycle (T4).
  • the processor (110) can obtain 1666.66 sampling points for the frequency operation cycle (51) composed of the first cycle (T1) to the fourth cycle (T4).
  • FIG. 6 is a diagram illustrating an example of a processor storing the number of sampling points in memory according to one embodiment.
  • the processor (110) can obtain the number of sampling points for the frequency calculation cycle by storing the number of sampling points for each cycle in the memory.
  • the processor (110) can sequentially store the number of sampling points (A) for the first cycle, the number of sampling points (B) for the second cycle, the number of sampling points (C) for the third cycle, and the number of sampling points (D) for the fourth cycle in the memory (61). Based on the number of sampling points stored in the memory (61), the processor (110) can obtain the number of sampling points for the first cycle of the frequency calculation.
  • the processor (110) can obtain the number of sampling points (E) for the fifth cycle and store it in the memory (62). In this case, the processor (110) can delete the number of sampling points (A) for the oldest first cycle and then store the number of sampling points (E) for the fifth cycle in the memory (62). Based on the number of sampling points stored in the memory (62), the processor (110) can obtain the number of sampling points for the second cycle of frequency calculation.
  • the processor (110) can obtain the number of sampling points (F) for the sixth cycle and store it in the memory (63). In this case, the processor (110) can delete the number of sampling points (B) for the second cycle with the oldest time, and then store the number of sampling points (F) for the sixth cycle in the memory (63). Based on the number of sampling points stored in the memory (63), the processor (110) can obtain the number of sampling points for the third cycle of frequency calculation.
  • the processor (110) can obtain the number of sampling points (G) for the seventh cycle and store it in the memory (64). In this case, the processor (110) can delete the number of sampling points (C) for the third cycle, which is the oldest, and then store the number of sampling points (G) for the seventh cycle in the memory (64). Based on the number of sampling points stored in the memory (64), the processor (110) can obtain the number of sampling points for the fourth cycle of frequency calculation.
  • the processor (110) can obtain the number of sampling points (H) for the 8th cycle and store it in the memory (65). In this case, the processor (110) can delete the number of sampling points (D) for the 4th cycle, which is the oldest, and then store the number of sampling points (H) for the 8th cycle in the memory (65). Based on the number of sampling points stored in the memory (65), the processor (110) can obtain the number of sampling points for the 5th cycle of the frequency calculation.
  • the processor (110) can obtain the number of sampling points (I) for the 9th cycle and store it in the memory (66). In this case, the processor (110) can delete the number of sampling points (E) for the 5th cycle, which is the oldest, and then store the number of sampling points (E) for the 5th cycle in the memory (66). Based on the number of sampling points stored in the memory (66), the processor (110) can obtain the number of sampling points for the 6th cycle of the frequency operation.
  • the processor (110) can delete the number of sampling points stored first among the numbers of sampling points stored in the memory and store the n+1-th number of sampling points in the memory. Then, the processor (110) can obtain the number of sampling points for a preset frequency operation cycle based on the number of sampling points stored in the memory.
  • FIG. 7 is a diagram illustrating another example of a processor storing the number of sampling points in memory according to one embodiment.
  • the processor (110) can obtain the number of sampling points for the frequency calculation cycle by storing the number of sampling points for each cycle in the memory.
  • the processor (110) can sequentially store the number of sampling points (A) for the first cycle, the number of sampling points (B) for the second cycle, the number of sampling points (C) for the third cycle, and the number of sampling points (D) for the fourth cycle in the memory (71). Based on the number of sampling points stored in the memory (71), the processor (110) can obtain the number of sampling points for the first cycle of the frequency calculation.
  • the processor (110) can obtain the number of sampling points (E) for the fifth cycle.
  • the processor (110) can store the number of sampling points (E) for the fifth cycle in the memory (72) based on a comparison between the number of sampling points (E) for the fifth cycle and the number of sampling points (D) for the fourth cycle.
  • the processor (110) can calculate a difference between the number of sampling points (E) for the fifth cycle and the number of sampling points (D) for the fourth cycle.
  • the processor (110) can store the number of sampling points (E) for the fifth cycle in the memory (72) based on a comparison between the difference and a preset number of points.
  • the processor (110) can store the number of sampling points (E) for the fifth cycle in the memory (72) using the method described with reference to FIG. 6. In this case, the processor (110) can delete the number of sampling points (A) for the oldest first cycle and then store the number of sampling points (E) for the fifth cycle in the memory (72). Based on the number of sampling points stored in the memory (72), the processor (110) can obtain the number of sampling points for the second cycle of frequency calculation.
  • the processor (110) can obtain the number of sampling points (F) for the sixth cycle.
  • the processor (110) can store the number of sampling points (F) for the sixth cycle in the memory (73) based on a comparison between the number of sampling points (F) for the sixth cycle and the number of sampling points (E) for the fifth cycle.
  • the processor (110) can calculate a difference between the number of sampling points (F) for the sixth cycle and the number of sampling points (E) for the fifth cycle.
  • the processor (110) can store the number of sampling points (F) for the sixth cycle in the memory (73) based on a comparison between the difference value and a preset number of points.
  • the processor (110) can reset the memory (72) and then store the number of sampling points (F) for the sixth cycle in the memory (73).
  • the memory (73) refers to the reset memory (72). Based on the number of sampling points stored in the memory (73), the processor (110) can obtain the number of sampling points for the third cycle of frequency operation.
  • n+1-th sampling point number in memory based on a comparison of the n-th sampling point number and the n-th sampling point number, a rapidly changing frequency can be detected in a short period of time.
  • FIG. 7 an example of a method for storing the n+1-th sampling point number in memory based on a comparison between the n+1-th sampling point number and the n-th sampling point number by the processor (110) is described, but the method for storing the n+1-th sampling point number in memory based on a comparison between the n+1-th sampling point number and the n-th sampling point number is not limited to the above.
  • FIG. 8 is a diagram illustrating an example of a processor detecting and calculating a rapidly changing frequency according to one embodiment.
  • a graph (80) includes voltage data including an AC voltage that fluctuates at a constant cycle.
  • the voltage data may include a voltage that fluctuates from 60 Hz to 66 Hz based on 0.5 seconds.
  • a graph (81) includes a number of sampling points acquired based on voltage data whose frequency changes.
  • a graph (82) compares and shows examples of calculating a frequency based on voltage data.
  • a difference value between the number of n+1-th sampling points and the number of n-th sampling points is calculated, and when the difference value exceeds a preset number of points, the memory is reset, so that a frequency of 66 Hz can be immediately calculated based on the number of sampling points for a preset frequency calculation cycle.
  • FIG. 9 is a diagram illustrating another example of a system for controlling an inverter according to one embodiment.
  • a system for controlling an inverter can be configured to include a PV module (9), a string (90), and a micro inverter (900).
  • a string (90) can be configured by connecting multiple PV modules (9) in series via a power line.
  • a plurality of such strings (90) can be provided and connected in parallel.
  • a micro inverter (900) can be provided in each of a plurality of PV modules (9), and can convert direct current power generated in the PV module (9) into alternating current and output it to the grid (91).
  • the micro inverter (900) may be controlled based on the operation of the processor (110) described above.
  • the processor (110) may be a device included in the micro inverter (900) or a device included in a microcontroller (MCU) constituting the micro inverter (900).
  • the processor (110) may be a device configured separately from the micro inverter (900).
  • the inverter included in the system for controlling the inverter has been described as including a micro inverter (900), but is not limited thereto.
  • the inverter included in the system for controlling the inverter may include a string inverter.
  • FIG. 9 Another example of a system for controlling an inverter according to one embodiment is described with reference to FIG. 9, but examples of a system for controlling an inverter are not limited to those described above.
  • the number of n+1-th sampling points for the n+1-th cycle is acquired based on voltage data, the number of n+1-th sampling points is stored in a memory based on a comparison of the number of n+1-th sampling points and the number of n-th sampling points, and the frequency is calculated based on the number of sampling points stored in the memory, thereby detecting a rapidly changing frequency in a short time.
  • the inverter can be immediately controlled while detecting a rapidly changing frequency.
  • the response speed of the inverter can be improved without affecting the frequency droop control of the inverter.
  • the above-described method can be written as a program that can be executed on a computer, and can be implemented on a general-purpose digital computer that runs the program using a computer-readable recording medium.
  • the structure of the data used in the above-described method can be recorded on a computer-readable recording medium through various means.
  • the computer-readable recording medium includes storage media such as magnetic storage media (e.g., ROM, RAM, USB, floppy disk, hard disk, etc.) and optical reading media (e.g., CD-ROM, DVD, etc.).
  • the above-described method may be provided as included in a computer program product.
  • the computer program product may be traded between sellers and buyers as a commodity.
  • the computer program product may be distributed in the form of a machine-readable storage medium (e.g., compact disc read only memory (CD-ROM)), or may be distributed online (e.g., downloaded or uploaded) via an application store (e.g., Play StoreTM) or directly between two user devices.
  • an application store e.g., Play StoreTM
  • at least a part of the computer program product may be at least temporarily stored or temporarily created in a machine-readable storage medium, such as a memory of a manufacturer's server, an application store's server, or an intermediary server.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

본 개시는 인버터를 제어하는 방법 및 장치에 관한 것이다. 본 개시의 일 실시 예에 따른 방법은, 전압 데이터에 기초하여 제n+1차 주기에 대한 제n+1차 샘플링 포인트 수를 획득할 수 있다. 또한, 방법은, 제n+1차 샘플링 포인트 수 및 제n차 샘플링 포인트 수의 비교에 기초하여, 제n+1차 샘플링 포인트 수를 메모리에 저장할 수 있다. 또한, 방법은, 메모리에 저장된 샘플링 포인트 수에 기초하여 주파수를 산출할 수 있다.

Description

인버터를 제어하는 방법 및 장치
본 개시는, 인버터를 제어하는 방법 및 장치에 관한 것이다.
전력 시스템의 규모가 증가하고 복잡해짐에 따라 전력 계통의 안정적인 운영에 대한 중요성이 강조되고 있다. 예를 들어, 계통 주파수 변화에 따라 인버터의 출력 전력을 제어할 수 있다.
한편, 종래 기술에 따르면, 샘플링을 통해 계통 전압의 포인트 수를 메모리에 저장한 후, 이를 일정한 주기로 평균 값을 취하여 계통 주파수를 감지할 수 있다. 다만, 종래 기술은 계통 주파수를 감지함에 있어서 소요되는 시간이 너무 크다는 문제점이 있다.
또한, 인버터의 표준 규격(예를 들어, IEEE 1547 등)의 일부 조건에서는 주파수 변화에 따른 인버터의 출력 전력을 변화를 확인하는 인증을 요구하고 있다.
따라서, 계통 주파수가 변화됨을 단시간에 감지하여 인버터를 제어할 수 있는 방법이 요구되고 있는 실정이다.
전술한 배경기술은 발명자가 본 발명의 도출을 위해 보유하고 있었거나, 본 발명의 도출 과정에서 습득한 기술 정보로서, 반드시 본 발명의 출원 전에 일반 공중에게 공개된 공지기술이라 할 수는 없다.
본 발명은 인버터를 제어하는 방법 및 장치를 제공하는 데 있다. 또한, 상기 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는 데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 한정되지 않으며, 언급되지 않은 본 발명의 다른 과제 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시 예에 의해보다 분명하게 이해될 것이다. 또한, 본 발명이 해결하고자 하는 과제 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 알 수 있을 것이다.
상술한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본 개시의 제1 측면은, 전압 데이터에 기초하여 제n+1차 주기에 대한 제n+1차 샘플링 포인트 수를 획득하는 단계; 상기 제n+1차 샘플링 포인트 수 및 제n차 샘플링 포인트 수의 비교에 기초하여, 상기 제n+1차 샘플링 포인트 수를 메모리에 저장하는 단계; 및 메모리에 저장된 샘플링 포인트 수에 기초하여 주파수를 산출하는 단계를 포함하고, 상기 n은 1 이상의 자연수인, 방법을 제공할 수 있다.
본 개시의 제2 측면은, 적어도 하나의 메모리; 및 적어도 하나의 프로세서;를 포함하고, 상기 적어도 하나의 프로세서는, 전압 데이터에 기초하여 제n+1차 주기에 대한 제n+1차 샘플링 포인트 수를 획득하고, 상기 제n+1차 샘플링 포인트 수 및 제n차 샘플링 포인트 수의 비교에 기초하여, 상기 제n+1차 샘플링 포인트 수를 메모리에 저장하고, 메모리에 저장된 샘플링 포인트 수에 기초하여 주파수를 산출하고, 상기 n은 1 이상의 자연수인, 장치를 제공할 수 있다.
본 개시의 제3 측면은, 제1 측면에 따른 방법을 컴퓨터에서 실행하기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공할 수 있다.
이 외에도, 본 발명을 구현하기 위한 다른 방법, 다른 시스템 및 상기 방법을 실행하기 위한 컴퓨터 프로그램이 저장된 컴퓨터로 판독 가능한 기록매체가 더 제공될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
전술한 본 개시의 과제 해결 수단에 의하면, 본 개시에서는 전압 데이터에 기초하여 제n+1차 주기에 대한 제n+1차 샘플링 포인트 수를 획득하고, 제n+1차 샘플링 포인트 수 및 제n차 샘플링 포인트 수의 비교에 기초하여 제n+1차 샘플링 포인트 수를 메모리에 저장하고, 메모리에 저장된 샘플링 포인트 수에 기초하여 주파수를 산출함으로써, 급변하는 주파수를 단시간에 감지할 수 있다.
또한, 본 개시에서는 급변하는 주파수를 감지함과 동시에 인버터를 즉시 제어할 수 있다.
또한, 본 개시에서는 인버터의 Frequency Droop 제어에 영향을 주지 않으면서 인버터의 응답속도를 향상시킬 수 있다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 일 실시예에 따른 인버터를 제어하는 시스템의 일 예를 설명하기 위한 도면이다.
도 2a는 일 실시예에 따른 사용자 단말의 일 예를 도시한 구성도이다.
도 2b는 일 실시예에 따른 서버의 일 예를 도시한 구성도이다.
도 3은 일 실시예에 따른 인버터를 제어하는 방법의 일 예를 설명하기 위한 흐름도이다.
도 4는 일 실시예에 따른 프로세서가 전압 데이터에 기초하여 제n+1차 주기에 대한 제n+1차 샘플링 포인트 수를 획득하는 일 예를 설명하기 위한 도면이다.
도 5는 주파수를 산출하는 일 예를 설명하기 위한 도면이다.
도 6은 일 실시예에 따른 프로세서가 메모리에 샘플링 포인트 수를 저장하는 일 예를 설명하기 위한 도면이다.
도 7은 일 실시예에 따른 프로세서가 메모리에 샘플링 포인트 수를 저장하는 다른 예를 설명하기 위한 도면이다.
도 8은 일 실시예에 따른 프로세서가 급변하는 주파수를 산출하여 감지하는 일 예를 설명하기 위한 도면이다.
도 9는 일 실시예에 따른 인버터를 제어하는 시스템의 다른 예를 설명하기 위한 도면이다.
본 개시의 일 실시 예에 따른 방법은, 전압 데이터에 기초하여 제n+1차 주기에 대한 제n+1차 샘플링 포인트 수를 획득할 수 있다. 또한, 방법은, 제n+1차 샘플링 포인트 수 및 제n차 샘플링 포인트 수의 비교에 기초하여, 제n+1차 샘플링 포인트 수를 메모리에 저장할 수 있다. 또한, 방법은, 메모리에 저장된 샘플링 포인트 수에 기초하여 주파수를 산출할 수 있다.
이하, 본 개시의 다양한 실시예가 첨부된 도면과 연관되어 기재된다. 본 개시의 다양한 실시예는 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는바, 특정 실시예들이 도면에 예시되고 관련된 상세한 설명이 기재되어 있다. 그러나 이는 본 개시의 다양한 실시예를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 개시의 다양한 실시예의 사상 및 기술 범위에 포함되는 모든 변경 및/또는 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용되었다.
본 개시의 다양한 실시예에서 사용될 수 있는 "포함한다." 또는 "포함할 수 있다." 등의 표현은 개시(disclosure)된 해당 기능, 동작 또는 구성요소 등의 존재를 가리키며, 추가적인 하나 이상의 기능, 동작 또는 구성요소 등을 제한하지 않는다. 또한, 본 개시의 다양한 실시예에서, "포함하다." 또는 "가지다." 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 개시의 다양한 실시예에서 "또는" 등의 표현은 함께 나열된 단어들의 어떠한, 그리고 모든 조합을 포함한다. 예를 들어, "A 또는 B"는, A를 포함할 수도, B를 포함할 수도, 또는 A 와 B 모두를 포함할 수도 있다.
본 개시의 다양한 실시예에서 사용된 "제1", "제2", "첫째", 또는 "둘째" 등의 표현들은 다양한 실시예들의 다양한 구성요소들을 수식할 수 있지만, 해당 구성요소들을 한정하지 않는다. 예를 들어, 상기 표현들은 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 상기 표현들은 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 수 있다. 예를 들어, 제1 사용자 기기와 제2 사용자 기기는 모두 사용자 기기이며, 서로 다른 사용자 기기를 나타낸다. 예를 들어, 본 개시의 다양한 실시예의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 개시의 실시 예에서 "모듈", "유닛", "부(part)" 등과 같은 용어는 적어도 하나의 기능이나 동작을 수행하는 구성요소를 지칭하기 위한 용어이며, 이러한 구성요소는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다. 또한, 복수의 "모듈", "유닛", "부(part)" 등은 각각이 개별적인 특정한 하드웨어로 구현될 필요가 있는 경우를 제외하고는, 적어도 하나의 모듈이나 칩으로 일체화되어 적어도 하나의 프로세서로 구현될 수 있다.
본 개시의 다양한 실시예에서 사용한 용어는 단지 특정일 실시예를 설명하기 위해 사용된 것으로, 본 개시의 다양한 실시예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 개시의 다양한 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 개시의 다양한 실시예에서 명백하게 정의되지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하에서, 첨부된 도면을 이용하여 본 발명의 다양한 실시 예들에 대하여 구체적으로 설명한다.
도 1은 일 실시예에 따른 인버터를 제어하는 시스템의 일 예를 설명하기 위한 도면이다.
도 1을 참조하면, 시스템(1)은 사용자 단말(10) 및 서버(20)를 포함한다. 예를 들어, 사용자 단말(10)과 서버(20)는 유선 또는 무선 통신 방식으로 연결되어 상호 간에 데이터를 송수신할 수 있다.
설명의 편의를 위하여, 도 1에는 시스템(1)에 사용자 단말(10) 및 서버(20)가 포함되는 것으로 도시하였으나, 이에 한정되지 않는다. 예를 들어, 시스템(1)에는 다른 외부 디바이스(미도시)가 포함될 수 있으며, 이하에서 설명될 사용자 단말(10) 및 서버(20)의 동작이 단일 디바이스(예를 들어, 사용자 단말(10) 또는 서버(20)) 또는 다수의 디바이스들에 의하여 구현될 수도 있다.
사용자 단말(10)은 메모리와 프로세서를 포함하는 장치일 수 있다. 예를 들어, 사용자 단말(10)은 프로세서의 동작에 기초하여 인버터를 제어하는 마이크로 컨트롤러(Micro Controller Unit;MCU)일 수 있다. 한편, 사용자 단말(10)은 인버터에 포함된 장치일 수 있다. 다만, 사용자 단말(10)의 예는 상술한 바에 한정되지 않는다. 즉, 사용자 단말(10)은 인버터와 별도로 구성된 장치일 수 있다.
또한, 사용자 단말(10)은 디스플레이 장치 및 사용자 입력을 수신하는 장치(예를 들어, 키보드, 마우스 등)를 구비하고, 메모리와 프로세서를 포함하는 컴퓨팅 장치일 수 있다. 예를 들어, 디스플레이 장치는 터치 스크린으로 구현되어 사용자 입력을 수신할 수 있다. 예를 들어, 사용자 단말(10)은 노트북(notebook) PC, 데스크탑(desktop) PC, 랩탑(laptop), 테블릿 컴퓨터(tablet computer), 스마트 폰 등이 해당될 수 있으나, 이에 한정되지 않는다.
서버(20)는 사용자 단말(10)을 포함하여 외부 디바이스(미도시)와 통신하는 장치일 수 있다. 일 예로서, 서버(20)는 전압 데이터, 샘플링 포인트 수 등을 포함하는 다양한 데이터를 저장하는 장치일 수 있다. 또는, 서버(20)는 메모리와 프로세서를 포함하고, 자체적인 연산 능력을 갖춘 컴퓨팅 장치일 수 있다. 일 예로서, 서버(20)는 도 1 내지 도 9을 참조하여 후술할 사용자 단말(10)의 동작들 중 적어도 일부를 수행할 수 있다. 예를 들어, 서버(20)는 클라우드(cloud) 서버일 수도 있으나, 이에 한정되지 않는다.
사용자 단말(10)은 전압 데이터에 기초하여 주기별 샘플링 포인트 수를 획득할 수 있다. 예를 들어, 사용자 단말(10)은 전압 데이터에 기초하여 제n+1차 주기에 대한 제n+1차 샘플링 포인트 수를 획득할 수 있다. 여기에서, n은 1 이상의 자연수일 수 있다.
또한, 사용자 단말(10)은 주기별 샘플링 포인트 수들 각각을 비교한 후, 주기별 샘플링 포인트 수를 메모리에 저장할 수 있다. 예를 들어, 사용자 단말(10)은 제n+1차 샘플링 포인트 수 및 제n차 샘플링 포인트 수의 비교에 기초하여 제n+1차 샘플링 포인트 수를 메모리에 저장할 수 있다.
또한, 사용자 단말(10)은 메모리에 저장된 샘플링 포인트 수에 기초하여 주파수를 산출할 수 있다. 예를 들어, 사용자 단말(10)은 메모리에 저장된 샘플링 포인트 수에 기초하여 기설정된 주파수 연산 주기에 대한 샘플링 포인트 수를 획득하고, 기설정된 주파수 연산 주기에 대한 샘플링 포인트 수에 기초하여 주파수를 산출할 수 있다.
한편, 사용자 단말(10)은 산출한 주파수에 기초하여 인버터를 제어할 수 있다. 사용자 단말(10)은 급변하는 주파수를 산출하여 감지함으로써 인버터를 즉시 제어할 수 있다.
한편, 설명의 편의를 위하여, 명세서의 전반에 걸쳐 사용자 단말(10)이 전압 데이터에 기초하여 제n+1차 주기에 대한 제n+1차 샘플링 포인트 수를 획득하고, 제n+1차 샘플링 포인트 수 및 제n차 샘플링 포인트 수의 비교에 기초하여 제n+1차 샘플링 포인트 수를 메모리에 저장하고, 메모리에 저장된 샘플링 포인트 수에 기초하여 주파수를 산출하는 것으로 설명하였으나, 이에 한정되지 않는다. 예를 들어, 사용자 단말(10)에 의하여 수행되는 동작들의 적어도 일부는 서버(20)에 의하여 수행될 수 있다.
다시 말해, 이하에서 도 1 내지 도 9을 참조하여 설명되는 사용자 단말(10)의 동작들 중 적어도 일부는 서버(20)에 의하여 수행될 수 있다. 예를 들어, 서버(20)는 전압 데이터에 기초하여 제n+1차 주기에 대한 제n+1차 샘플링 포인트 수를 획득하고, 제n+1차 샘플링 포인트 수 및 제n차 샘플링 포인트 수의 비교에 기초하여 제n+1차 샘플링 포인트 수를 메모리에 저장하고, 메모리에 저장된 샘플링 포인트 수에 기초하여 주파수를 산출할 수 있다.
도 2a는 일 실시예에 따른 사용자 단말의 일 예를 도시한 구성도이다.
도 2a를 참조하면, 사용자 단말(100)은 프로세서(110), 메모리(120), 입출력 인터페이스(130) 및 통신 모듈(140)을 포함한다. 설명의 편의를 위하여, 도 2a에는 본 발명과 관련된 구성요소들 만이 도시되어 있다. 따라서, 도 2a에 도시된 구성요소들 외에 다른 범용적인 구성요소들이 사용자 단말(100)에 더 포함될 수 있다. 또한, 도 2a에 도시된 프로세서(110), 메모리(120), 입출력 인터페이스(130) 및 통신 모듈(140)은 독립된 장치로 구현될 수도 있음은 본 발명과 관련된 기술 분야에서의 통상의 지식을 가진 자에게 자명하다.
프로세서(110)는 기본적인 산술, 로직 및 입출력 연산을 수행함으로써, 컴퓨터 프로그램의 명령을 처리할 수 있다. 여기에서, 명령은 메모리(120) 또는 외부 장치(예를 들어, 서버(20) 등)로부터 제공될 수 있다. 또한, 프로세서(110)는 사용자 단말(100)에 포함된 다른 구성요소들의 동작을 전반적으로 제어할 수 있다.
먼저, 프로세서(110)는 전압 데이터에 기초하여 제n+1차 주기에 대한 제n+1차 샘플링 포인트 수를 획득할 수 있다. 예를 들어, 프로세서(110)는 기설정된 샘플링 주기에 기초하여 제n+1차 주기에 대한 전압 데이터를 샘플링하고, 샘플링 결과에 기초하여 제n+1차 샘플링 포인트 수를 획득할 수 있다.
그리고, 프로세서(110)는 제n+1차 샘플링 포인트 수 및 제n차 샘플링 포인트 수의 비교에 기초하여, 상기 제n+1차 샘플링 포인트 수를 메모리에 저장할 수 있다. 예를 들어, 프로세서(110)는 제n+1차 샘플링 포인트 수 및 제n차 샘플링 포인트 수의 차이값을 산출하고, 차이값과 기설정된 포인트 수의 비교에 기초하여 제n+1차 샘플링 포인트 수를 메모리에 저장할 수 있다. 또한, 프로세서(110)는 차이값이 기설정된 포인트 수를 초과하는 경우, 메모리를 리셋하고, 리셋된 메모리에 제n+1차 샘플링 포인트 수를 저장할 수 있다.
그리고, 프로세서(110)는 메모리에 저장된 샘플링 포인트 수에 기초하여 주파수를 산출할 수 있다. 예를 들어, 프로세서(110)는 메모리에 저장된 샘플링 포인트 수에 기초하여 기설정도 주파수 연산 주기에 대한 샘플링 포인트 수를 획득하고, 기설정된 주파수 연산 주기에 대한 샘플링 포인트 수에 기초하여 주파수를 산출할 수 있다.
한편, 프로세서(110)는 주파수에 기초하여 인버터를 제어할 수 있다. 인버터는 태양광 발전 시스템에 포함된 하나 이상의 PV 모듈에서 생성된 전력을 부하 또는 그리드로 공급하기 위해 전력 변환을 수행할 수 있다. 예를 들어, 인버터는 하나 이상의 PV 모듈에 연결된 마이크로 인버터를 포함할 수 있다.
다만, 인버터의 예는 상술한 바에 한정되지 않으며, 스트링 인버터, 하이브리드 인버터, 배터리 인버터, 중앙 인버터 등을 포함할 수 있다. 예를 들어, 프로세서(110)는 주파수에 기초하여 스트링 인버터를 제어할 수 있다.
일 실시예에 따른 프로세서(110)가 동작하는 구체적인 예들은 도 3 내지 도 9을 참조하여 설명한다.
프로세서(110)는 다수의 논리 게이트들의 어레이로 구현될 수도 있고, 범용적인 마이크로 프로세서와 이 마이크로 프로세서에서 실행될 수 있는 프로그램이 저장된 메모리의 조합으로 구현될 수도 있다. 예를 들어, 프로세서(110)는 범용 프로세서, 중앙 처리 장치(CPU), 마이크로프로세서, 디지털 신호 프로세서(DSP), 제어기, 마이크로제어기, 상태 머신 등을 포함할 수 한다. 일부 환경에서, 프로세서(110)는 주문형 반도체(ASIC), 프로그램 가능 로직 디바이스(PLD), 필드 프로그램 가능 게이트 어레이(FPGA) 등을 포함할 수도 있다. 예를 들어, 프로세서(110)는 디지털 신호 프로세서(DSP)와 마이크로프로세서의 조합, 복수의 마이크로프로세서들의 조합, 디지털 신호 프로세서(DSP) 코어와 결합된 하나 이상의 마이크로프로세서들의 조합, 또는 임의의 다른 그러한 구성들의 조합과 같은 처리 디바이스들의 조합을 지칭할 수도 있다.
한편, 프로세서(110)는 마이크로 컨트롤러(MCU)에 포함될 수 있다. 마이크로 컨트롤러(MCU)는 프로세서(110)의 동작에 기초하여 인버터를 제어할 수 있다. 다만, 프로세서(110)의 예는 상술한 바에 한정되지 않는다.
메모리(120)는 비-일시적인 임의의 컴퓨터 판독 가능한 기록매체를 포함할 수 있다. 일 예로서, 메모리(120)는 RAM(random access memory), ROM(read only memory), 디스크 드라이브, SSD(solid state drive), 플래시 메모리(flash memory) 등과 같은 비소멸성 대용량 저장 장치(permanent mass storage device)를 포함할 수 있다. 다른 예로서, ROM, SSD, 플래시 메모리, 디스크 드라이브 등과 같은 비소멸성 대용량 저장 장치는 메모리와는 구분되는 별도의 영구 저장 장치일 수 있다. 또한, 메모리(120)에는 운영체제(OS)와 적어도 하나의 프로그램 코드(예를 들어, 도 3 내지 도 9을 참조하여 후술할 동작을 프로세서(110)가 수행하기 위한 코드)가 저장될 수 있다.
한편, 메모리(120)는 입출력하는 데이터를 일시적으로 저장하는 버퍼일 수 있다. 버퍼는, 마이크로 컨트롤러(MCU) 또는 인버터에 포함된 것일 수 있다. 다만, 메모리(120)의 예는 상술한 바에 한정되지 않는다.
이러한 소프트웨어 구성요소들은 메모리(120)와는 별도의 컴퓨터에서 판독 가능한 기록매체로부터 로딩될 수 있다. 이러한 별도의 컴퓨터에서 판독 가능한 기록매체는 사용자 단말(100)에 직접 연결될 수 있는 기록 매체일 수 있고, 예를 들어, 플로피 드라이브, 디스크, 테이프, DVD/CD-ROM 드라이브, 메모리 카드 등의 컴퓨터에서 판독 가능한 기록매체를 포함할 수 있다. 또는, 소프트웨어 구성요소들은 컴퓨터에서 판독 가능한 기록매체가 아닌 통신 모듈(140)을 통해 메모리(120)에 로딩될 수도 있다. 예를 들어, 적어도 하나의 프로그램은 개발자들 또는 어플리케이션의 설치 파일을 배포하는 파일 배포 시스템이 통신 모듈(140)을 통해 제공하는 파일들에 의해 설치되는 컴퓨터 프로그램(예를 들어, 도 3 내지 도 9을 참조하여 후술할 동작을 프로세서(110)가 수행하기 위한 컴퓨터 프로그램 등)에 기반하여 메모리(120)에 로딩될 수 있다.
입출력 인터페이스(130)는 사용자 단말(100)과 연결되거나 사용자 단말(100)에 포함될 수 있는 입력 또는 출력을 위한 장치(예를 들어, 키보드, 마우스 등)와의 인터페이스를 위한 수단일 수 있다. 입출력 인터페이스(130)가 프로세서(110)와 별도로 구성될 수 있으나, 이에 한정되지 않으며, 입출력 인터페이스(130)가 프로세서(110)에 포함되도록 구성될 수도 있다.
통신 모듈(140)은 네트워크를 통해 서버(20)와 사용자 단말(100)이 서로 통신하기 위한 구성 또는 기능을 제공할 수 있다. 또한, 통신 모듈(140)은 사용자 단말(100)이 다른 외부 디바이스와 통신하기 위한 구성 또는 기능을 제공할 수 있다. 예를 들어, 프로세서(110)의 제어에 따라 제공되는 제어 신호, 명령, 데이터 등이 통신 모듈(140)과 네트워크를 거쳐 서버(20) 및/또는 외부 디바이스로 전송될 수 있다.
도 2b는 일 실시예에 따른 서버의 일 예를 도시한 구성도이다.
도 2b를 참조하면, 서버(200)는 프로세서(210), 메모리(220) 및 통신 모듈(230)을 포함한다. 설명의 편의를 위하여, 도 2b에는 본 발명과 관련된 구성요소들만이 도시되어 있다. 따라서, 도 2b에 도시된 구성요소들 외에 다른 범용적인 구성요소들이 서버(200)에 더 포함될 수 있다. 또한 도 2b에 도시된 프로세서(210), 메모리(220) 및 통신 모듈(230)은 독립된 장치로 구현될 수 있음은 본 발명과 관련된 기술 분야에서의 통상의 지식을 가진 자에게 자명하다.
프로세서(210)는 전압 데이터에 기초하여 제n+1차 주기에 대한 샘플링 포인트 수를 획득할 수 있다. 또한, 프로세서(110)는 제n+1차 샘플링 포인트 수 및 제n차 샘플링 포인트 수의 비교에 기초하여, 제n+1차 샘플링 포인트 수를 메모리에 저장할 수 있다. 또한, 프로세서(210)는 메모리에 저장된 샘플링 포인트 수에 기초하여 주파수를 산출할 수 있다.
다시 말해, 도 2a를 참조하여 상술한 프로세서(110)의 동작 중 적어도 하나가 프로세서(210)에 의하여 수행될 수 있다. 이 경우, 사용자 단말(100)은 서버(200)로부터 전송된 정보를 별도의 디스플레이 장치(미도시)를 통하여 출력할 수 있다.
한편, 프로세서(210)의 구현 예는 도 2a를 참조하여 상술한 프로세서(110)의 구현 예와 동일하므로, 구체적인 설명은 생략한다.
메모리(220)에는 프로세서(210)의 동작에 필요한 데이터, 프로세서(210)의 동작에 따라 생성된 데이터 등 다양한 데이터가 저장될 수 있다. 또한, 메모리(220)에는 운영체제(OS)와 적어도 하나의 프로그램(예를 들어, 프로세서(210)가 동작하는데 필요한 프로그램 등)이 저장될 수 있다.
한편, 메모리(220)의 구현 예는 도 2a를 참조하여 상술한 메모리(120)의 구현 예와 동일하므로, 구체적인 설명은 생략한다.
통신 모듈(230)은 네트워크를 통해 서버(200)와 사용자 단말(100)이 서로 통신하기 위한 구성 또는 기능을 제공할 수 있다. 또한, 통신 모듈(140)은 서버(200)가 다른 외부 디바이스와 통신하기 위한 구성 도는 기능을 제공할 수 있다. 예를 들어, 프로세서(210)의 제어에 따라 제공되는 제어 신호, 명령, 데이터 등이 통신 모듈(230)과 네트워크를 거쳐 사용자 단말(100) 및/또는 외부 디바이스로 전송될 수 있다.
도 3은 일 실시예에 따른 인버터를 제어하는 방법의 일 예를 설명하기 위한 흐름도이다.
도 3을 참조하면, 인버터를 제어하는 방법은 도 1 및 도 2a에 도시된 사용자 단말(10, 100) 또는 프로세서(110)에서 시계열적으로 처리되는 단계들로 구성된다. 따라서, 이하에서 생략된 내용이라고 하더라도 도 1 및 도 2a에 도시된 사용자 단말(10, 100) 또는 프로세서(110)에 관하여 이상에서 기술된 내용은 도 3의 인버터를 제어하는 방법에도 적용될 수 있다.
또한, 도 1 및 도 2b를 참조하여 상술한 바와 같이, 도 3의 인버터를 제어하는 방법의 단계들 중 적어도 하나는 서버(20, 200) 또는 프로세서(210)에서 처리될 수 있다.
S310 단계에서, 프로세서(110)는 전압 데이터에 기초하여 제n+1차 계통 주기에 대한 제n+1차 샘플링 포인트 수를 획득한다.
예를 들어, 프로세서(110)는 기설정된 샘플링 주기에 기초하여 제n+1차 주기에 대한 전압 데이터를 샘플링할 수 있다. 그리고, 프로세서(110)는 샘플링 결과에 기초하여 제n+1차 샘플링 포인트 수를 획득할 수 있다.
S320 단계에서, 프로세서(110)는 제n+1차 샘플링 포인트 수 및 제n차 샘플링 포인트 수의 비교에 기초하여, 제n+1차 샘플링 포인트 수를 메모리에 저장한다.
프로세서(110)의 제n+1차 샘플링 포인트 수 및 제n차 샘플링 포인트 수의 비교하는 동작은, 제n+1차 샘플링 포인트 수 및 제n차 샘플링 포인트 수의 차이값을 산출하는 동작을 포함할 수 있다. 예를 들어, 프로세서(110)는 제n+1차 샘플링 포인트 수 및 제n차 샘플링 포인트 수의 차이값을 산출할 수 있다. 그리고, 프로세서(110)는 차이값과 기설정된 포인트 수의 비교에 기초하여 제n+1차 샘플링 포인트 수를 메모리에 저장할 수 있다.
한편, 프로세서(110)는 차이값이 기설정된 포인트 수를 초과하는 경우, 메모리를 리셋할 수 있다. 이 경우, 메모리에 저장된 적어도 하나의 샘플링 포인트 수는 모두 삭제될 수 있다. 그리고, 프로세서(110)는 리셋된 메모리에 제n+1차 샘플링 포인트 수를 저장할 수 있다. 메모리에는, 제n+1차 샘플링 포인트 수만이 저장될 수 있다.
다만, 프로세서(110)의 제n+1차 샘플링 포인트 수 및 제n차 샘플링 포인트 수의 비교하는 동작의 예는 상술한 바에 한정되지 않는다. 즉, 프로세서(110)의 제n+1차 샘플링 포인트 수 및 제n차 샘플링 포인트 수의 비교하는 동작은, 사칙연산을 포함하는 산술에 따라 제n+1차 샘플링 포인트 수 및 제n차 샘플링 포인트 수의 비교값을 산출하는 동작을 포함할 수 있다.
S330 단계에서, 프로세서(110)는 메모리에 저장된 샘플링 포인트 수에 기초하여 주파수를 산출한다.
예를 들어, 프로세서(110)는 메모리에 저장된 샘플링 포인트 수에 기초하여 기설정된 주파수 연산 주기에 대한 샘플링 포인트 수를 획득할 수 있다. 그리고, 프로세서(110)는 기설정된 주파수 연산 주기에 대한 샘플링 포인트 수에 기초하여 주파수를 산출할 수 있다.
한편, 프로세서(110)는 산출된 주파수에 기초하여 인버터를 제어할 수 있다. 프로세서(110)는 급변하는 주파수를 즉시 감지하여 안정적인 전력 계통을 유지할 수 있도록 인버터를 제어할 수 있다.
여기에서, 인버터는 태양광 발전 시스템에 포함된 적어도 하나의 PV 모듈에서 생성된 전력을 부하 또는 그리드 중 하나 이상에 공급하기 위해 전력 변환을 수행하는 장치일 수 있다. 예를 들면, 인버터는 하나 이상의 PV 모듈에 연결된 적어도 하나의 마이크로 인버터를 포함할 수 있다. 다만, 인버터의 예는 상술한 바에 한정되지 않는다.
도 4는 일 실시예에 따른 프로세서가 전압 데이터에 기초하여 제n+1차 주기에 대한 제n+1차 샘플링 포인트 수를 획득하는 일 예를 설명하기 위한 도면이다.
도 4를 참조하면, 프로세서(110)는 전압 데이터(40)를 샘플링하여 샘플링 결과로 샘플링 포인트 수(43)를 획득할 수 있다. 예를 들어, 프로세서(110)는 기설정된 샘플링 주기에 기초하여 제n+1차 주기(42)에 대한 전압 데이터를 샘플링할 수 있다. 그리고, 프로세서(110)는 샘플링 결과에 기초하여 제n+1차 샘플링 포인트 수를 획득할 수 있다. 프로세서(110)는 60 Hz 한 주기의 AC 전압 데이터를 25 kHz로 샘플링하는 경우, 25000 / 60 의 연산을 통해 약 416.666 개의 샘플링 포인트 수를 획득할 수 있다.
한편, 프로세서(110)는 전압 데이터(40)에 대해 주파수 연산 주기(41)를 설정할 수 있다. 프로세서(110)는 주파수 연산 주기(41)에 대한 샘플링 포인트 수에 기초하여 주파수를 산출할 수 있다. 이에 관한 구체적인 설명은 도 5와 함께 후술하도록 한다.
도 4를 참조하여 프로세서(110)가 제n+1차 샘플링 포인트 수를 획득하는 방법의 일 예를 설명하였으나, 전압 데이터에 기초하여 제n+1차 주기에 대한 제n+1차 샘플링 포인트 수를 획득하는 방법은 상술한 바에 한정되지 않는다.
도 5는 주파수를 산출하는 일 예를 설명하기 위한 도면이다.
도 5를 참조하면, 프로세서(110)는 전압 데이터(50)에 기초하여 획득한 샘플링 포인트 수(52)에 기초하여 기설정된 주파수 연산 주기(51)에 대한 샘플링 포인트 수를 획득할 수 있다. 예를 들어, 기설정된 주파수 연산 주기(51)가 4주기인 경우, 프로세서(110)는 한주기당 416.666 개의 샘플링 포인트 수를 이용하여 기설정된 주파수 연산 주기(51)에 대한 샘플링 포인트 수로 416.666 * 4 = 1666.66 개를 획득할 수 있다. 다시 말해, 기설정된 주파수 연산 주기(51)은 제1 주기(T1), 제2 주기(T2), 제3 주기(T3) 및 제4 주기(T4)로 구성될 수 있다. 프로세서(110)는 제1 주기(T1) 내지 제4 주기(T4)로 구성된 주파수 연산 주기(51)에 대한 샘플링 포인트 수로 1666.66 개를 획득할 수 있다.
그리고, 프로세서(110)는 기설정된 주파수 연산 주기에 대한 샘플링 포인트 수에 기초하여 주파수를 산출할 수 있다. 예를 들어, 프로세서(110)는 기설정된 주파수 연산 주기 구간에서의 샘플링 횟수인 25000 * 4 = 100000 개를 기설정된 주파수 연산 주기에 대한 샘플링 포인트 수인 1666.66 개로 나누어 주파수 60 Hz를 산출할 수 있다.
도 5를 참조하여 프로세서(110)가 주파수를 산출하는 방법의 일 예를 설명하였으나, 샘플링 포인트 수에 기초하여 주파수를 산출하는 방법은 상술한 바에 한정되지 않는다.
도 6은 일 실시예에 따른 프로세서가 메모리에 샘플링 포인트 수를 저장하는 일 예를 설명하기 위한 도면이다.
도 6을 참조하면, 프로세서(110)는 각각의 주기에 대한 샘플링 포인트 수를 메모리에 저장하여 주파수 연산 주기에 대한 샘플링 포인트 수를 획득할 수 있다. 프로세서(110)는 제1 주기에 대한 샘플링 포인트 수(A), 제2 주기에 대한 샘플링 포인트 수(B), 제3 주기에 대한 샘플링 포인트 수(C) 및 제4 주기에 대한 샘플링 포인트 수(D)를 순차적으로 메모리(61)에 저장할 수 있다. 메모리(61)에 저장된 샘플링 포인트 수에 기초하여, 프로세서(110)는 주파수 연산 제1 주기에 대한 샘플링 포인트 수를 획득할 수 있다.
그리고, 프로세서(110)는 제5 주기에 대한 샘플링 포인트 수(E)를 획득하고, 메모리(62)에 저장할 수 있다. 이 경우, 프로세서(110)는 가장 시간이 오래된 제1 주기에 대한 샘플링 포인트 수(A)를 삭제한 후, 제5 주기에 대한 샘플링 포인트 수(E)를 메모리(62)에 저장할 수 있다. 메모리(62)에 저장된 샘플링 포인트 수에 기초하여, 프로세서(110)는 주파수 연산 제2 주기에 대한 샘플링 포인트 수를 획득할 수 있다.
그리고, 프로세서(110)는 제6 주기에 대한 샘플링 포인트 수(F)를 획득하고, 메모리(63)에 저장할 수 있다. 이 경우, 프로세서(110)는 가장 시간이 오래된 제2 주기에 대한 샘플링 포인트 수(B)를 삭제한 후, 제6 주기에 대한 샘플링 포인트 수(F)를 메모리(63)에 저장할 수 있다. 메모리(63)에 저장된 샘플링 포인트 수에 기초하여, 프로세서(110)는 주파수 연산 제3 주기에 대한 샘플링 포인트 수를 획득할 수 있다.
그리고, 프로세서(110)는 제7 주기에 대한 샘플링 포인트 수(G)를 획득하고, 메모리(64)에 저장할 수 있다. 이 경우, 프로세서(110)는 가장 시간이 오래된 제3 주기에 대한 샘플링 포인트 수(C)를 삭제한 후, 제7 주기에 대한 샘플링 포인트 수(G)를 메모리(64)에 저장할 수 있다. 메모리(64)에 저장된 샘플링 포인트 수에 기초하여, 프로세서(110)는 주파수 연산 제4 주기에 대한 샘플링 포인트 수를 획득할 수 있다.
그리고, 프로세서(110)는 제8 주기에 대한 샘플링 포인트 수(H)를 획득하고, 메모리(65)에 저장할 수 있다. 이 경우, 프로세서(110)는 가장 시간이 오래된 제4 주기에 대한 샘플링 포인트 수(D)를 삭제한 후, 제8 주기에 대한 샘플링 포인트 수(H)를 메모리(65)에 저장할 수 있다. 메모리(65)에 저장된 샘플링 포인트 수에 기초하여, 프로세서(110)는 주파수 연산 제5 주기에 대한 샘플링 포인트 수를 획득할 수 있다.
그리고, 프로세서(110)는 제9 주기에 대한 샘플링 포인트 수(I)를 획득하고, 메모리(66)에 저장할 수 있다. 이 경우, 프로세서(110)는 가장 시간이 오래된 제5 주기에 대한 샘플링 포인트 수(E)를 삭제한 후, 제5 주기에 대한 샘플링 포인트 수(E)를 메모리(66)에 저장할 수 있다. 메모리(66)에 저장된 샘플링 포인트 수에 기초하여, 프로세서(110)는 주파수 연산 제6 주기에 대한 샘플링 포인트 수를 획득할 수 있다.
다시 말해, 프로세서(110)는 메모리에 저장된 샘플링 포인트 수들 중 가장 먼저 저장된 샘플링 포인트 수를 삭제하고, 제n+1차 샘플링 포인트 수를 메모리에 저장할 수 있다. 그리고, 프로세서(110)는 메모리에 저장된 샘플링 포인트 수에 기초하여 기설정된 주파수 연산 주기에 대한 샘플링 포인트 수를 획득할 수 있다.
도 6을 참조하여 프로세서(110)가 샘플링 포인트 수를 메모리에 저장하는 방법의 일 예를 설명하였으나, 샘플링 포인트 수를 메모리에 저장하는 방법은 상술한 바에 한정되지 않는다.
도 7은 일 실시예에 따른 프로세서가 메모리에 샘플링 포인트 수를 저장하는 다른 예를 설명하기 위한 도면이다.
도 7을 참조하면, 프로세서(110)는 각각의 주기에 대한 샘플링 포인트 수를 메모리에 저장하여 주파수 연산 주기에 대한 샘플링 포인트 수를 획득할 수 있다. 프로세서(110)는 제1 주기에 대한 샘플링 포인트 수(A), 제2 주기에 대한 샘플링 포인트 수(B), 제3 주기에 대한 샘플링 포인트 수(C) 및 제4 주기에 대한 샘플링 포인트 수(D)를 순차적으로 메모리(71)에 저장할 수 있다. 메모리(71)에 저장된 샘플링 포인트 수에 기초하여, 프로세서(110)는 주파수 연산 제1 주기에 대한 샘플링 포인트 수를 획득할 수 있다.
그리고, 프로세서(110)는 제5 주기에 대한 샘플링 포인트 수(E)를 획득할 수 있다. 프로세서(110)는 제5 주기에 대한 샘플링 포인트 수(E)와 제4 주기에 대한 샘플링 포인트 수(D)의 비교에 기초하여 제5 주기에 대한 샘플링 포인트 수(E)를 메모리(72)에 저장할 수 있다. 예를 들면, 프로세서(110)는 제5 주기에 대한 샘플링 포인트 수(E)와 제4 주기에 대한 샘플링 포인트 수(D)의 차이값을 산출할 수 있다. 그리고, 프로세서(110)는 차이값과 기설정된 포인트 수의 비교에 기초하여 제5 주기에 대한 샘플링 포인트 수(E)를 메모리(72)에 저장할 수 있다. 프로세서(110)는 차이값이 기설정된 포인트 수를 초과하지 않는 경우, 도 6을 참조하여 설명한 방법으로 제5 주기에 대한 샘플링 포인트 수(E)를 메모리(72)에 저장할 수 있다. 이 경우, 프로세서(110)는 가장 시간이 오래된 제1 주기에 대한 샘플링 포인트 수(A)를 삭제한 후, 제5 주기에 대한 샘플링 포인트 수(E)를 메모리(72)에 저장할 수 있다. 메모리(72)에 저장된 샘플링 포인트 수에 기초하여, 프로세서(110)는 주파수 연산 제2 주기에 대한 샘플링 포인트 수를 획득할 수 있다.
그리고, 프로세서(110)는 제6 주기에 대한 샘플링 포인트 수(F)를 획득할 수 있다. 프로세서(110)는 제6 주기에 대한 샘플링 포인트 수(F)와 제5 주기에 대한 샘플링 포인트 수(E)의 비교에 기초하여 제6 주기에 대한 샘플링 포인트 수(F)를 메모리(73)에 저장할 수 있다. 예를 들면, 프로세서(110)는 제6 주기에 대한 샘플링 포인트 수(F)와 제5 주기에 대한 샘플링 포인트 수(E)의 차이값을 산출할 수 있다. 그리고, 프로세서(110)는 차이값과 기설정된 포인트 수의 비교에 기초하여 제6 주기에 대한 샘플링 포인트 수(F)를 메모리(73)에 저장할 수 있다. 프로세서(110)는 차이값이 기설정된 포인트 수를 초과하는 경우, 메모리(72)를 리셋한 후, 제6 주기에 대한 샘플링 포인트 수(F)를 메모리(73)에 저장할 수 있다. 메모리(73)는 리셋한 메모리(72)를 지칭한다. 메모리(73)에 저장된 샘플링 포인트 수에 기초하여, 프로세서(110)는 주파수 연산 제3 주기에 대한 샘플링 포인트 수를 획득할 수 있다.
본 발명의 일 실시예에 따르면, 제n+1차 샘플링 포인트 수 및 제n차 샘플링 포인트 수의 비교에 기초하여, 제n+1차 샘플링 포인트 수를 메모리에 저장함으로써, 급변하는 주파수를 단시간에 감지할 수 있다.
도 7을 참조하여 프로세서(110)가 제n+1차 샘플링 포인트 수 및 제n차 샘플링 포인트 수의 비교에 기초하여 제n+1차 샘플링 포인트 수를 메모리에 저장하는 방법의 일 예를 설명하였으나, 제n+1차 샘플링 포인트 수 및 제n차 샘플링 포인트 수의 비교에 기초하여 제n+1차 샘플링 포인트 수를 메모리에 저장하는 방법은 상술한 바에 한정되지 않는다.
도 8은 일 실시예에 따른 프로세서가 급변하는 주파수를 산출하여 감지하는 일 예를 설명하기 위한 도면이다.
도 8을 참조하면, 그래프(80)는 일정한 주기로 변동하는 AC 전압을 포함하는 전압 데이터를 포함한다. 전압 데이터는, 0.5 초를 기준으로 60 Hz에서 66 Hz로 변동하는 전압을 포함할 수 있다. 그래프(81)는 주파수가 변화하는 전압 데이터에 기초하여 획득되는 샘플링 포인트 수를 포함한다. 그래프(82)는 전압 데이터에 기초하여 주파수를 산출하는 예들을 비교하여 나타낸다. 도 6과 같이 샘플링 포인트 수를 획득하여 메모리에 저장하는 경우, 기설정된 주파수 연산 주기에 대한 샘플링 포인트 수에 기초하여 66 Hz의 주파수를 산출하기까지 약 4주기 정도의 시간이 소요된다. 반면에, 도 7과 같이 샘플링 포인트 수를 획득하여 메모리를 저장하는 경우, 제n+1차 샘플링 포인트 수 및 제n차 샘플링 포인트 수의 차이값을 산출하고, 차이값이 기설정된 포인트 수를 초과하면 메모리를 리셋하기 때문에, 기설정된 주파수 연산 주기에 대한 샘플링 포인트 수에 기초하여 66 Hz의 주파수를 즉시 산출할 수 있다.
도 9는 일 실시예에 따른 인버터를 제어하는 시스템의 다른 예를 설명하기 위한 도면이다.
도 9를 참조하면, 인버터를 제어하는 시스템은 PV 모듈(9), 스트링(90) 및 마이크로 인버터(900)을 포함하여 구성될 수 있다.
스트링(90)은 전력선을 통해 복수의 PV 모듈(9)이 직렬로 연결되어 구성될 수 있다. 이러한 스트링(90)은 복수 개로 구비되어 병렬로 연결될 수 있다.
마이크로 인버터(900)는, 복수의 PV 모듈(9)에 각각 구비될 수 있으며, PV 모듈(9)에서 발전되는 직류 전력을 교류로 변환하여 그리드(91)로 출력할 수 있다.
한편, 마이크로 인버터(900)은 상술한 프로세서(110)의 동작에 기초하여 제어될 수 있다. 프로세서(110)는 마이크로 인버터(900)에 포함된 장치이거나, 마이크로 인버터(900)을 구성하는 마이크로 컨트롤러(MCU)에 포함된 장치일 수 있다. 또는, 프로세서(110)는 마이크로 인버터(900)와는 별도로 구성된 장치일 수 있다.
한편, 인버터를 제어하는 시스템에 포함된 인버터는 마이크로 인버터(900)를 포함하는 것으로 설명하였으나, 이에 한정되지 않는다. 다시 말해, 인버터를 제어하는 시스템에 포함된 인버터는 스트링 인버터를 포함할 수 있다.
도 9를 참조하여 일 실시예에 따른 인버터를 제어하는 시스템의 다른 예를 설명하였으나, 인버터를 제어하는 시스템의 예는 상술한 바에 한정되지 않는다.
상술한 바에 따르면, 본 개시에서는 전압 데이터에 기초하여 제n+1차 주기에 대한 제n+1차 샘플링 포인트 수를 획득하고, 제n+1차 샘플링 포인트 수 및 제n차 샘플링 포인트 수의 비교에 기초하여 제n+1차 샘플링 포인트 수를 메모리에 저장하고, 메모리에 저장된 샘플링 포인트 수에 기초하여 주파수를 산출함으로써, 급변하는 주파수를 단시간에 감지할 수 있다. 또한, 본 개시에서는 급변하는 주파수를 감지함과 동시에 인버터를 즉시 제어할 수 있다. 또한, 본 개시에서는 인버터의 Frequency Droop 제어에 영향을 주지 않으면서 인버터의 응답속도를 향상시킬 수 있다.
한편, 상술한 방법은 컴퓨터에서 실행될 수 있는 프로그램으로 작성 가능하고, 컴퓨터로 읽을 수 있는 기록매체를 이용하여 상기 프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다. 또한, 상술한 방법에서 사용된 데이터의 구조는 컴퓨터로 읽을 수 있는 기록매체에 여러 수단을 통하여 기록될 수 있다. 상기 컴퓨터로 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들어, 롬, 램, USB, 플로피 디스크, 하드 디스크 등), 광학적 판독 매체(예를 들어, 시디롬, 디브이디 등)와 같은 저장매체를 포함한다.
한편, 상술한 방법은　컴퓨터　프로그램　제품(computer program product)에 포함되어 제공될 수 있다.　컴퓨터　프로그램　제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다.　컴퓨터　프로그램　제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들 간에 직접, 온라인으로 배포(예: 다운부하 또는 업부하)될 수 있다. 온라인 배포의 경우에,　컴퓨터　프로그램　제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
본 실시예와 관련된 기술 분야에서 통상의 지식을 가진 자는 상기된 기재의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 방법들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하며, 권리 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점을 포함하는 것으로 해석되어야 할 것이다.

Claims (17)

  1. 전압 데이터에 기초하여 제n+1차 주기에 대한 제n+1차 샘플링 포인트 수를 획득하는 단계;
    상기 제n+1차 샘플링 포인트 수 및 제n차 샘플링 포인트 수의 비교에 기초하여, 상기 제n+1차 샘플링 포인트 수를 메모리에 저장하는 단계; 및
    메모리에 저장된 샘플링 포인트 수에 기초하여 주파수를 산출하는 단계를 포함하고,
    상기 n은 1 이상의 자연수인, 방법.
  2. 제1 항에 있어서,
    상기 제n+1차 샘플링 포인트 수를 획득하는 단계는,
    기설정된 샘플링 주기에 기초하여 상기 제n+1차 주기에 대한 상기 전압 데이터를 샘플링하고, 샘플링 결과에 기초하여 제n+1차 샘플링 포인트 수를 획득하는 단계를 포함하는, 방법.
  3. 제1 항에 있어서,
    상기 저장하는 단계는,
    상기 제n+1차 샘플링 포인트 수 및 제n차 샘플링 포인트 수의 차이값을 산출하는 단계; 및
    상기 차이값과 기설정된 포인트 수의 비교에 기초하여 상기 제n+1차 샘플링 포인트 수를 메모리에 저장하는 단계를 포함하는, 방법.
  4. 제3 항에 있어서,
    상기 저장하는 단계는,
    상기 차이값이 기설정된 포인트 수를 초과하는 경우, 상기 메모리를 리셋하는 단계; 및
    리셋된 상기 메모리에 제n+1차 샘플링 포인트 수를 저장하는 단계를 포함하는, 방법.
  5. 제1 항에 있어서,
    상기 주파수를 산출하는 단계는,
    메모리에 저장된 샘플링 포인트 수에 기초하여, 기설정된 주파수 연산 주기에 대한 샘플링 포인트 수를 획득하는 단계; 및
    상기 기설정된 주파수 연산 주기에 대한 샘플링 포인트 수에 기초하여 주파수를 산출하는 단계를 포함하는, 방법.
  6. 제1 항에 있어서,
    상기 주파수에 기초하여 인버터를 제어하는 단계를 더 포함하는, 방법.
  7. 제6 항에 있어서,
    상기 인버터는,
    태양광 발전 시스템에 포함된 적어도 하나의 PV 모듈에서 생성된 전력을 부하 또는 그리드로 공급하기 위해 전력 변환을 수행하는, 방법.
  8. 제7 항에 있어서,
    상기 인버터는,
    상기 적어도 하나의 PV 모듈에 연결된 적어도 하나의 마이크로 인버터를 포함하는, 방법.
  9. 적어도 하나의 메모리; 및
    적어도 하나의 프로세서;를 포함하고,
    상기 적어도 하나의 프로세서는,
    전압 데이터에 기초하여 제n+1차 주기에 대한 제n+1차 샘플링 포인트 수를 획득하고,
    상기 제n+1차 샘플링 포인트 수 및 제n차 샘플링 포인트 수의 비교에 기초하여, 상기 제n+1차 샘플링 포인트 수를 메모리에 저장하고,
    메모리에 저장된 샘플링 포인트 수에 기초하여 주파수를 산출하고,
    상기 n은 1 이상의 자연수인, 장치.
  10. 제9 항에 있어서,
    상기 적어도 하나의 프로세서는,
    기설정된 샘플링 주기에 기초하여 상기 제n+1차 주기에 대한 상기 전압 데이터를 샘플링하고, 샘플링 결과에 기초하여 제n+1차 샘플링 포인트 수를 획득하는, 장치.
  11. 제9 항에 있어서,
    상기 적어도 하나의 프로세서는,
    상기 n+1차 샘플링 포인트 수 및 제n차 샘플링 포인트 수의 차이값을 산출하고,
    상기 차이값과 기설정된 포인트 수의 비교에 기초하여 상기 제n+1차 샘플링 포인트 수를 메모리에 저장하는, 장치.
  12. 제11 항에 있어서,
    상기 적어도 하나의 프로세서는,
    상기 차이값이 기설정된 포인트 수를 초과하는 경우, 상기 메모리를 리셋하고,
    리셋된 상기 메모리에 제n+1차 샘플링 포인트 수를 저장하는, 장치.
  13. 제9 항에 있어서,
    상기 적어도 하나의 프로세서는,
    메모리에 저장된 샘플링 포인트 수에 기초하여, 기설정된 주파수 연산 주기에 대한 샘플링 포인트 수를 획득하고,
    상기 기설정된 주파수 연산 주기에 대한 샘플링 포인트 수에 기초하여 주파수를 산출하는, 장치.
  14. 제9 항에 있어서,
    상기 적어도 하나의 프로세서는,
    상기 주파수에 기초하여 인버터를 제어하는, 장치.
  15. 제14 항에 있어서,
    상기 인버터는,
    태양광 발전 시스템에 포함된 적어도 하나의 PV 모듈에서 생성된 전력을 부하 또는 그리드로 공급하기 위해 전력 변환을 수행하는, 장치.
  16. 제15 항에 있어서,
    상기 인버터는,
    상기 적어도 하나의 PV 모듈에 연결된 적어도 하나의 마이크로 인버터를 포함하는, 장치.
  17. 제1 항에 따른 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
PCT/KR2024/012771 2024-05-13 2024-08-27 인버터를 제어하는 방법 및 장치 Pending WO2025239481A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2024-0062477 2024-05-13
KR1020240062477A KR102925646B1 (ko) 2024-05-13 2024-05-13 인버터를 제어하는 방법 및 장치

Publications (1)

Publication Number Publication Date
WO2025239481A1 true WO2025239481A1 (ko) 2025-11-20

Family

ID=97720256

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2024/012771 Pending WO2025239481A1 (ko) 2024-05-13 2024-08-27 인버터를 제어하는 방법 및 장치

Country Status (2)

Country Link
KR (1) KR102925646B1 (ko)
WO (1) WO2025239481A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050074698A (ko) * 2004-01-14 2005-07-19 삼성전자주식회사 계통연계 자가발전시스템
JP2018152953A (ja) * 2017-03-10 2018-09-27 富士電機株式会社 検出装置、パワーコンディショナ、検出方法、および検出プログラム
US20180375336A1 (en) * 2015-12-22 2018-12-27 Sinewatts, Inc. Systems and methods for advanced grid integration of distributed generators and energy resources
KR20210000109A (ko) * 2019-06-24 2021-01-04 인천대학교 산학협력단 입력 클럭 신호의 주파수 범위에 따라 결정된 서로 다른 샘플링 클럭 신호를 기초로 상기 입력 클럭 신호의 주파수 정보를 생성할 수 있는 주파수 정보 생성 처리 장치 및 그 동작 방법
US20220037890A1 (en) * 2019-04-17 2022-02-03 Huawei Technologies Co., Ltd. Photovoltaic inverter and corresponding switching frequency control method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101761033B1 (ko) * 2015-12-31 2017-07-24 주식회사 포스코아이씨티 계통 연계 인버터의 옵셋 보상 장치 및 이를 포함하는 계통 연계 전력 관리 장치
KR101967734B1 (ko) * 2018-08-08 2019-04-10 성신전기공업(주) 위상기반 주파수 적응형 반복제어기를 이용한 고조파 제어 장치
KR102577911B1 (ko) * 2018-11-16 2023-09-14 상라오 징코 솔라 테크놀러지 디벨롭먼트 컴퍼니, 리미티드 전력변환장치, 이를 구비하는 태양광 모듈, 및 태양광 시스템
KR102545156B1 (ko) * 2022-12-20 2023-06-20 엔라이튼 주식회사 태양광 발전 이상 탐지 방법 및 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050074698A (ko) * 2004-01-14 2005-07-19 삼성전자주식회사 계통연계 자가발전시스템
US20180375336A1 (en) * 2015-12-22 2018-12-27 Sinewatts, Inc. Systems and methods for advanced grid integration of distributed generators and energy resources
JP2018152953A (ja) * 2017-03-10 2018-09-27 富士電機株式会社 検出装置、パワーコンディショナ、検出方法、および検出プログラム
US20220037890A1 (en) * 2019-04-17 2022-02-03 Huawei Technologies Co., Ltd. Photovoltaic inverter and corresponding switching frequency control method
KR20210000109A (ko) * 2019-06-24 2021-01-04 인천대학교 산학협력단 입력 클럭 신호의 주파수 범위에 따라 결정된 서로 다른 샘플링 클럭 신호를 기초로 상기 입력 클럭 신호의 주파수 정보를 생성할 수 있는 주파수 정보 생성 처리 장치 및 그 동작 방법

Also Published As

Publication number Publication date
KR102925646B1 (ko) 2026-02-11
KR20250163057A (ko) 2025-11-20

Similar Documents

Publication Publication Date Title
WO2018155963A1 (en) Method of accelerating execution of machine learning based application tasks in a computing device
WO2014088265A1 (ko) 다채널 초전도양자간섭장치를 조절하기 위한 디지털 신호 전송 장치
WO2020233089A1 (zh) 测试用例生成方法、装置、终端及计算机可读存储介质
WO2017034123A1 (ko) 하나의 핀으로 센서의 식별 값을 출력하는 착탈식 센서 모듈, 착탈식 센서 모듈의 센서를 하나의 핀으로써 식별하는 센서 식별 장치 및 센서 식별 방법
WO2019054613A1 (ko) 바이너리 파일에 기초하여 오픈소스 소프트웨어 패키지를 식별하는 방법 및 시스템
WO2014025212A1 (en) Method and apparatus for modelling power consumption of integrated circuit
WO2011055971A2 (ko) 난수 생성 방법 및 시스템
WO2023277274A1 (ko) Gnn 기반의 plc 제어 로직 자동 검수 방법
WO2011065660A4 (ko) 계산 시뮬레이션 모사 시스템 및 그 방법
WO2022010064A1 (ko) 전자 장치 및 그의 제어 방법
WO2013165188A1 (ko) 컴퓨팅 장치에서 수행되는 자원 모니터링 방법 및 컴퓨팅 장치
WO2018076635A1 (zh) 一种语言文本加载方法和装置
WO2025230050A1 (ko) 인버터를 제어하는 방법 및 장치
CN117148022B (zh) 一种光伏储能逆变器用定时自测试系统及其测试方法
WO2024090932A1 (ko) 수집 데이터 자동 처리를 위한 데이터 적재 프로파일링 장치 및 방법
KR102925646B1 (ko) 인버터를 제어하는 방법 및 장치
WO2024205187A2 (ko) 배터리 싸이클러에서 생성된 이진 파일을 텍스트 파일로 변환하는 시스템 및 방법
WO2025023579A1 (ko) 태양광 발전 시스템의 정보를 관리하는 장치
WO2016137035A1 (ko) 테스트 케이스 생성 장치와 방법 및 이를 실행하기 위한 프로그램을 기록한 컴퓨터로 판독가능한 기록매체
WO2023171908A1 (ko) 웹 기반 데이터 관리 인터페이스를 통해 공장 데이터 수집 장치로부터 수집된 데이터를 관리하는 데이터 관리 시스템 및 그 방법
WO2025192795A1 (ko) 태양광 발전 시스템을 모니터링하는 방법 및 장치
WO2022186450A1 (ko) 전자 장치 및 그 제어 방법
WO2024186091A1 (ko) 디바이스를 검사하는 방법 및 시스템
WO2024034850A1 (ko) 전자 장치 및 그의 전압 감지 방법
WO2019216551A1 (ko) 대화문장 생성 장치, 이를 포함하는 대화로봇 및 대화문장 생성 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24938985

Country of ref document: EP

Kind code of ref document: A1