WO2025200051A1 - 显示面板及显示装置 - Google Patents

显示面板及显示装置

Info

Publication number
WO2025200051A1
WO2025200051A1 PCT/CN2024/086705 CN2024086705W WO2025200051A1 WO 2025200051 A1 WO2025200051 A1 WO 2025200051A1 CN 2024086705 W CN2024086705 W CN 2024086705W WO 2025200051 A1 WO2025200051 A1 WO 2025200051A1
Authority
WO
WIPO (PCT)
Prior art keywords
sub
opening
layer
light
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/CN2024/086705
Other languages
English (en)
French (fr)
Inventor
余海军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to US18/705,480 priority Critical patent/US20250311551A1/en
Publication of WO2025200051A1 publication Critical patent/WO2025200051A1/zh
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • H10K50/131—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit with spacer layers between the electroluminescent layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/32—Stacked devices having two or more layers, each emitting at different wavelengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8723—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED

Definitions

  • the present application relates to the field of display technology, and in particular to a display panel and a display device.
  • OLED Organic Light-Emitting Diode
  • Tandem devices offer higher brightness, longer lifespan, and lower power consumption, and are currently experiencing strong market demand.
  • a charge generation layer is often added to stacked OLED devices to improve device performance.
  • the charge generation layer has a strong ability to generate and separate electrons, which can easily lead to the phenomenon of stealing light between adjacent pixels.
  • the stealing light phenomenon between adjacent pixels is avoided by isolating the charge generation layer.
  • Embodiments of the present application provide a display panel and a display device, which can reduce the probability of hidden light in the display panel and reduce the probability of short circuit between the charge generation layer and the second electrode layer.
  • An embodiment of the present application provides a display panel, comprising:
  • a first electrode layer is provided on one side of the substrate, wherein the first electrode layer comprises a plurality of first electrodes arranged at intervals;
  • a pixel definition layer disposed on a side of the first electrode layer away from the substrate, the pixel definition layer comprising: a plurality of pixel openings disposed corresponding to the first electrodes and a first opening disposed between adjacent pixel openings;
  • partition structure disposed between the substrate and the pixel definition layer and corresponding to the first opening;
  • the partition structure comprising: a first partition layer and a second partition layer stacked together, the second partition layer being located between the substrate and the first partition layer, the first partition layer comprising a first sub-opening corresponding to the first opening, the second partition layer comprising a second sub-opening corresponding to the first sub-opening, the minimum opening area of the second sub-opening being greater than the minimum opening area of the first sub-opening, and the second sub-opening being connected to the first opening through the first sub-opening;
  • a first light-emitting layer is provided on a side of the pixel definition layer away from the substrate and is disconnected at the partition structure;
  • a charge generation layer disposed on a side of the first light-emitting layer away from the pixel definition layer and disconnected from the partition structure;
  • a second light-emitting layer disposed on a side of the charge generation layer away from the first light-emitting layer
  • a second electrode layer disposed on a side of the second light-emitting layer away from the substrate, the second electrode layer being continuously disposed at the partition structure;
  • the opening area of the first sub-opening at a side away from the substrate is larger than the opening area of the first sub-opening at a side close to the substrate.
  • an embodiment of the present application further provides a display device, wherein the display device includes a display panel, and the display panel includes:
  • a first electrode layer is provided on one side of the substrate, wherein the first electrode layer comprises a plurality of first electrodes arranged at intervals;
  • a pixel definition layer disposed on a side of the first electrode layer away from the substrate, the pixel definition layer comprising: a plurality of pixel openings disposed corresponding to the first electrodes and a first opening disposed between adjacent pixel openings;
  • partition structure disposed between the substrate and the pixel definition layer and corresponding to the first opening;
  • the partition structure comprising: a first partition layer and a second partition layer stacked together, the second partition layer being located between the substrate and the first partition layer, the first partition layer comprising a first sub-opening corresponding to the first opening, the second partition layer comprising a second sub-opening corresponding to the first sub-opening, the minimum opening area of the second sub-opening being greater than the minimum opening area of the first sub-opening, and the second sub-opening being connected to the first opening through the first sub-opening;
  • the second electrode layer continuously covers the third recess and the fourth recess.
  • the display panel includes a substrate 10, a driving circuit layer 70 arranged on the substrate 10, a pixel definition layer 20 arranged on the side of the driving circuit layer 70 away from the substrate 10, and a light-emitting device layer arranged on the side of the pixel definition layer 20 away from the driving circuit layer 70.
  • the light-emitting device layer is a stacked light-emitting device, that is, the light-emitting device layer has multiple light-emitting layers, which can effectively improve the luminous efficiency and life of the light-emitting device layer.
  • the light-emitting device layer also includes a first light-emitting layer 41 arranged on the pixel definition layer 20, a charge generation layer 50 arranged on the side of the first light-emitting layer 41 away from the pixel definition layer 20, a second light-emitting layer 42 arranged on the side of the charge generation layer 50 away from the first light-emitting layer 41, and a second electrode layer 61 arranged on the side of the second light-emitting layer 42 away from the charge generation layer 50.
  • the partition structure 30 includes a first partition layer 31 and a second partition layer 32 that are stacked, and the second partition layer 32 is located between the first partition layers 31; wherein, the first partition layer 31 includes a first sub-opening 311 corresponding to the first opening 201, and the second partition layer 32 includes a second sub-opening 321 corresponding to the first opening 201, the minimum opening area of the second sub-opening 321 is larger than the minimum opening area of the first sub-opening 311, and the second sub-opening 321 is connected to the first opening 201 through the first sub-opening 311; that is, the inner wall of the first sub-opening 311 protrudes from the inner wall of the second sub-opening 321 to form an undercut structure at the first sub-opening 311 and the second sub-opening 321, that is, an undercut structure surrounding the first sub-opening 311 and the second sub-opening 321 is formed in the partition structure 30.
  • the opening area of the first sub-opening 311 on the side away from the substrate 10 is larger than the opening area of the first sub-opening 311 on the side close to the substrate 10; further, the angle between the inner wall 310 of the first sub-opening 311 and the first direction X is less than 90°, the first direction X is the direction in which the center of the first sub-opening 311 is close to the inner wall 310 of the first sub-opening 311, and the first direction X is parallel to the substrate 10; in one embodiment, the inner wall 310 of the first sub-opening 311 is in the shape of a side waist of a right trapezoid.
  • the first light-emitting layer 41 and the charge generation layer 50 are both disconnected at the partition structure 30, while the second light-emitting layer 42 and the second electrode layer 61 are both continuously arranged at the partition structure 30; that is, in the embodiment of the present application, the inner wall 310 of the first partition layer 31 is designed so that the opening area of the first sub-opening 311 away from the substrate 10 is larger than the opening area of the first sub-opening 311 close to the substrate 10, that is, the angle between the inner wall 310 of the first sub-opening 311 and the first direction X is less than 90°, which can not only isolate the charge generation layer 50, but also make the second light-emitting layer 42 and the second electrode layer 61 continuously cover the side of the charge generation layer 50 away from the substrate 10, and further, on the basis of solving the phenomenon of stealing light, the probability of short circuit between the charge generation layer 50 and the second electrode layer 61 can be reduced, thereby improving the yield rate and display effect of the display panel.
  • the charge generation layer 50 includes at least an n-type charge generation layer. Since the n-type charge generation layer is formed by doping an electron transport material with an n-dopant (n dopant), it has a higher electron mobility. Therefore, in the embodiment of the present application, the n-type charge generation layer is isolated to improve the phenomenon of adjacent pixel elements in the display panel being brightly lit.
  • n dopant n-dopant
  • the charge generation layer 50 includes an n-type charge generation layer
  • the second light-emitting layer 42 includes a p-type charge generation layer located between the n-type charge generation layer and the second organic light-emitting layer.
  • the n-type charge generation layer is isolated.
  • the charge generation layer 50 includes an n-type charge generation layer and a p-type charge generation layer. In this embodiment, both the n-type charge generation layer and the p-type charge generation layer are isolated.
  • the angle c between the inner wall 310 of the first sub-opening 311 and the first direction X is greater than or equal to 10° and less than or equal to 70°; further preferably, the angle c between the inner wall 310 of the first sub-opening 311 and the first direction X is greater than or equal to 50° and less than or equal to 60°.
  • the sum of the thickness a of the first isolation layer 31 and the thickness b of the second isolation layer 32 is greater than or equal to the sum of the thickness of the first light-emitting layer 41 and the thickness of the charge generation layer 50, and is less than or equal to the sum of the thickness of the first light-emitting layer 41, the thickness of the charge generation layer 50, and the thickness of the second light-emitting layer 42; thereby, the first light-emitting layer 41 and the charge generation layer 50 can be effectively isolated, and the second light-emitting layer 42 and the second electrode layer 61 can be avoided from being isolated, which effectively ensures that on the basis of improving the phenomenon of stealing light between adjacent pixels, the probability of short circuit between the charge generation layer 50 and the second electrode layer 61 is also reduced.
  • the light-emitting device layer includes a first pixel, a second pixel, and a third pixel
  • the first light-emitting layer 41 includes a first light-emitting sublayer 411 corresponding to the first pixel, a second light-emitting sublayer 412 corresponding to the second pixel, and a third light-emitting sublayer 413 corresponding to the third pixel
  • the second light-emitting layer 42 includes a fourth light-emitting sublayer 421 corresponding to the first pixel, a fifth light-emitting sublayer 422 corresponding to the second pixel, and a sixth light-emitting sublayer 423 corresponding to the third pixel
  • the thickness of the first light-emitting sublayer 411 is greater than the thickness of the second light-emitting sublayer 412
  • the thickness of the second light-emitting sublayer 412 is greater than the thickness of the third light-emitting sublayer 413
  • the thickness of the fifth light-emitting sublayer 422 is greater than the thickness of the sixth light-emitting sublayer 423; therefore, in an embodiment of the present application, in order to isolate the first pixel, the third pixel and the charge generation layer 50 corresponding to the third pixel, the sum of the thickness a of the first isolation layer 31 and the thickness b of the second isolation layer 32 needs to be greater than or equal to the sum of the thickness of the first light-emitting sublayer 411 corresponding to the first pixel and the thickness of the charge generation layer 50.
  • the sum of the thickness a of the first isolation layer 31 and the thickness b of the second isolation layer 32 needs to be less than or equal to the sum of the thickness of the third light-emitting sublayer 413 corresponding to the third pixel, the thickness of the charge generation layer 50, and the thickness of the sixth light-emitting sublayer 423.
  • the first pixel is a red pixel
  • the second pixel is a green pixel
  • the third pixel is a blue pixel
  • the thickness b of the first partition layer 31 is greater than or equal to 0.01 microns and less than or equal to 0.2 microns, and the distance d from one end of the inner wall 310 of the first sub-opening 311 close to the center of the first sub-opening 311 to the side wall of the first opening 201 along the first direction X is greater than or equal to 0.1 microns, so as to reduce the impact of process precision deviation on the formation of the partition structure 30.
  • the partition structure 30 also includes a third partition layer 33 arranged between the second partition layer 32 and the substrate 10 and stacked with the second partition layer 32, and the third partition layer 33 is located at the bottom of the second sub-opening 321 and does not penetrate the third partition layer 33.
  • the second sub-opening 321 can pass through part of the third partition layer 33. Since the partition structure 30 needs to be etched to form the second opening 301 and the bottom cut structure, in the embodiment of the present application, a third partition layer 33 is added between the second partition layer 32 and the driving circuit layer 70 as an etching stop layer to avoid damage to the driving circuit layer 70 during the etching process.
  • the material of the first isolation layer 31 is the same as the material of the third isolation layer 33, and the material of the first isolation layer 31 is different from the material of the second isolation layer 32.
  • the etching selectivity between the materials can be used to obtain an undercut structure.
  • the material of the first isolation layer 31 and the material of the third isolation layer 33 can include silicon oxide
  • the material of the second isolation layer 32 can include silicon nitride.
  • the inner wall 310 of the first sub-opening 311 is a plane, and the first light-emitting layer 41 is separated on the side of the inner wall 310 of the first sub-opening 311 close to the center of the first sub-opening 311, and a depression is formed; then the charge generation layer 50 is separated at the depression, that is, it is also separated on the side of the inner wall 310 of the first sub-opening 311 close to the center of the first sub-opening 311.
  • the second light-emitting layer 42 and the second electrode layer 61 both continuously cover the side of the inner wall 310 of the first sub-opening 311 close to the first sub-opening 311 and the inner wall 310 of the first sub-opening 311, and the second light-emitting layer 42 is separated between the second electrode layer 61 and the charge generation layer 50, which can effectively avoid short circuit between the second electrode layer 61 and the charge generation layer 50.
  • the inner wall 310 of the first sub-opening 311 includes multiple sub-surfaces, and the angle between the sub-surface on the side away from the center of the first sub-opening 311 and the first direction X is smaller than the angle between the sub-surface on the side close to the center of the first sub-opening 311 and the first direction X; that is, the inner wall 310 of the first sub-opening 311 is formed with multiple sub-surfaces with different slope angles, and the slope angles of the multiple sub-surfaces increase along the direction of the inner wall of the first sub-opening 311 close to the center of the first sub-opening 311.
  • the plurality of sub-surfaces include a first sub-surface 3101 close to the center of the first sub-opening 311 and a second sub-surface 3102 away from the center of the first sub-opening 311 .
  • the first sub-surface 3101 is connected to the second sub-surface 3102 .
  • the first light-emitting layer 41 includes a first recess 4101 arranged on the center side of the first sub-surface 3101 close to the first sub-opening 311, and a second recess 4102 arranged at the connection between the first sub-surface 3101 and the second sub-surface 3102, and the first light-emitting layer 41 is separated at the first recess 4101, and the first light-emitting layer 41 is continuously arranged at the second recess 4102.
  • the charge generation layer 50 includes a first sub-portion 51 located in the first sub-opening 311, a second sub-portion 52 located on the side of the inner wall 310 of the first sub-opening 311 away from the substrate 10, and a third sub-portion 53 located on the side of the second sub-portion 52 close to the center away from the first sub-opening 311; wherein, the first sub-portion 51 and the second sub-portion 52 are spaced apart at the first recess 4101, and the second sub-portion 52 and the third sub-portion 53 are connected.
  • the second light-emitting layer 42 includes a third recess 4201 and a fourth recess 4202.
  • the third recess 4201 and the first recess 4101 are aligned along the second direction Y
  • the fourth recess 4202 and the second recess 4102 are aligned along the second direction Y.
  • the second direction Y is the direction in which the substrate 10 approaches the pixel definition layer 20.
  • the second electrode layer 61 continuously covers the third recess 4201 and the fourth recess 4202.
  • the inner wall 310 of the first sub-opening 311 is designed so that the inner wall 310 of the first sub-opening 311 forms multiple sub-surfaces with different slope angles, thereby allowing the first light-emitting layer 41 and the second light-emitting layer 42 to form a concave and convex morphology above the inner wall 310 of the first sub-opening 311, thereby increasing the extension path of the second electrode layer 61 at the inner wall 310 of the first sub-opening 311, and increasing the resistance of the second electrode layer 61 at the inner wall 310 of the first sub-opening 311, thereby reducing the probability of short circuit between the second electrode layer 61 and the charge generation layer 50.
  • the inner wall 310 of the first sub-opening 311 is designed so that the inner wall 310 of the first sub-opening 311 forms multiple sub-surfaces with different slope angles, thereby allowing the first light-emitting layer 41 and the second light-emitting layer 42 to form a concave and convex film above the inner wall 310 of the first sub-opening 311, thereby increasing the extension path of the second electrode layer 61 at the inner wall 310 of the first sub-opening 311, and increasing the resistance of the second electrode layer 61 at the inner wall 310 of the first sub-opening 311, so as to reduce the probability of short circuit between the second electrode layer 61 and the charge generation layer 50; in addition, in this embodiment, the charge generation layer 50 can be further isolated above the inner wall 310 of the first sub-opening 311, thereby further reducing the probability of short circuit between the second electrode layer 61 and the charge generation layer 50, thereby improving the light extraction efficiency and display effect of the display panel.
  • an embodiment of the present application further provides a display device, which includes the display panel described in the above embodiment.
  • the display device includes the display panel described in the above embodiment, the display device has the same beneficial effects as the display panel described in the above embodiment, which will not be described in detail here.

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请公开了一种显示面板及显示装置；其中，隔断结构包括第一隔断层和第二隔断层，第二隔断层中第二子开口的最小开口面积大于第一隔断层中第一子开口的最小开口面积，第一发光层和电荷生成层在隔断结构处隔断；第二电极层在隔断结构处连续设置，第一子开口远离基板一侧的开口面积大于第一子开口靠近基板一侧的开口面积。

Description

显示面板及显示装置 技术领域
本申请涉及显示技术领域，尤其涉及一种显示面板及显示装置。
 背景技术
有机发光二极管（Organic Light-Emitting Diode，OLED）器件具有低功耗、响应速度快、广视角等特点，应用前景广阔。目前OLED显示技术已经广泛地应用到各种电子产品中，小到智能手环、智能手表、智能手机、平板电脑等电子产品，大到笔记本电脑、台式电脑、电视机等电子产品。为了进一步提升OLED器件的效率和寿命，叠层发光技术（Tandem显示技术）应运而生。Tandem器件具有更高亮度、更长寿命、更低功耗的优点，目前有很强的市场需求。
目前，常在叠层OLED器件中增加电荷生成层以提高器件性能，但是，电荷生成层具有较强的电子生成和分离的能力，容易导致相邻的像素之间发生偷亮的现象，一般通过将电荷生成层隔断来避免相邻像素之间的偷亮现象，但是，在隔断电荷生成层时，容易在隔断处导致电荷生成层和阴极之间发生短接。
 发明概述
本申请实施例提供一种显示面板及显示装置，能够降低显示面板中发生偷亮的概率、以及降低电荷生成层和第二电极层之间短接的概率。
本申请实施例提供一种显示面板，其包括：
基板；
第一电极层，设置于所述基板的一侧，所述第一电极层包括多个间隔设置的第一电极；
像素定义层，设置于所述第一电极层远离所述基板的一侧，所述像素定义层包括：多个与所述第一电极对应设置的像素开口和设置在相邻所述像素开口之间的第一开口；
隔断结构，设置在所述基板和所述像素定义层之间，并与所述第一开口对应设置；所述隔断结构包括：层叠设置的第一隔断层和第二隔断层，所述第二隔断层位于所述基板和所述第一隔断层之间，所述第一隔断层包括对应所述第一开口设置的第一子开口，所述第二隔断层包括对应所述第一子开口设置的第二子开口，所述第二子开口的最小开口面积大于所述第一子开口的最小开口面积，所述第二子开口通过所述第一子开口与所述第一开口连通；
第一发光层，设置于所述像素定义层远离所述基板的一侧，并在所述隔断结构处断开设置；
电荷生成层，设置于所述第一发光层远离所述像素定义层的一侧，并在所述隔断结构处断开设置；
第二发光层，设置于所述电荷生成层远离所述第一发光层的一侧；
第二电极层，设置于所述第二发光层远离所述基板的一侧，所述第二电极层在所述隔断结构处连续设置；
其中，所述第一子开口远离所述基板一侧的开口面积大于所述第一子开口靠近所述基板一侧的开口面积。
根据本申请的上述目的，本申请实施例还提供一种显示装置，所述显示装置包括显示面板，所述显示面板包括：
基板；
第一电极层，设置于所述基板的一侧，所述第一电极层包括多个间隔设置的第一电极；
像素定义层，设置于所述第一电极层远离所述基板的一侧，所述像素定义层包括：多个与所述第一电极对应设置的像素开口和设置在相邻所述像素开口之间的第一开口；
隔断结构，设置在所述基板和所述像素定义层之间，并与所述第一开口对应设置；所述隔断结构包括：层叠设置的第一隔断层和第二隔断层，所述第二隔断层位于所述基板和所述第一隔断层之间，所述第一隔断层包括对应所述第一开口设置的第一子开口，所述第二隔断层包括对应所述第一子开口设置的第二子开口，所述第二子开口的最小开口面积大于所述第一子开口的最小开口面积，所述第二子开口通过所述第一子开口与所述第一开口连通；
第一发光层，设置于所述像素定义层远离所述基板的一侧，并在所述隔断结构处断开设置；
电荷生成层，设置于所述第一发光层远离所述像素定义层的一侧，并在所述隔断结构处断开设置；
第二发光层，设置于所述电荷生成层远离所述第一发光层的一侧；
第二电极层，设置于所述第二发光层远离所述基板的一侧，所述第二电极层在所述隔断结构处连续设置；
其中，所述第一子开口远离所述基板一侧的开口面积大于所述第一子开口靠近所述基板一侧的开口面积。
 附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为相关技术中的显示面板的一种结构示意图；
图2为相关技术中发光器件的一种等效电路图；
图3为相关技术中发光器件的另一种等效电路图；
图4为本申请实施例提供的显示面板的一种结构示意图；
图5为本申请实施例提供的图4中A处的一种放大结构示意图；
图6为本申请实施例提供的显示面板中隔断结构的参数示意图；
图7为本申请实施例提供的显示面板中第一发光层和第二发光层的结构示意图；
图8为本申请实施例提供的图4中A处的另一种放大结构示意图；
图9为本申请实施例提供的图4中A处的另一种放大结构示意图。
 本发明的实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
请结合图1、图2以及图3，相关技术提供的显示面板包括OLED发光器件，且OLED发光器件包括阳极1、设置于阳极1上的空穴传输层2、设置于空穴传输层2上的第一发光层3、设置于第一发光层3上的n型电荷生成层4、设置于n型电荷生成层4上的p型电荷生成层5、设置于p型电荷生成层5上的第二发光层6以及设置于第二发光层6上的阴极层7；由于n型电荷生成层4具有较强的电子生成和分离的能力，容易导致相邻的像素之间发生偷亮的现象，因此，相关技术中常采用底切结构来将相邻像素之间的n型电荷生成层4隔断，以降低偷亮的概率，例如将底切结构中的悬浮部分制备为具有倒梯形的侧腰状的结构，以更有利于将第一发光层3和n型电荷生成层4进行隔断，但是，该隔断过程也容易使得n型电荷生成层4和阴极层7之间发生短接，进而使得第二发光层6无法起到应有的发光效果，降低了发光效率，影响了显示面板的显示效果。
请结合图4以及图5，本申请实施例提供一种显示面板，该显示面板包括基板10、第一电极层620、像素定义层20、隔断结构30、第一发光层41、电荷生成层50、第二发光层42以及第二电极层61。
其中，第一电极层620设置于基板10上，第一电极层620包括多个间隔设置的第一电极62。
像素定义层20设置于第一电极层620远离基板10的一侧，像素定义层20包括：多个与第一电极62对应设置的像素开口202和设置在相邻像素开口202之间的第一开口201。
隔断结构30设置在基板10和像素定义层20之间，并与第一开口201对应设置，隔断结构30包括层叠设置的第一隔断层31和第二隔断层32，第二隔断层32位于基板10和第一隔断层31之间，第一隔断层31包括对应第一开口201设置的第一子开口311，第二隔断层32包括对应第一子开口311设置的第二子开口321，第二子开口321的最小开口面积大于第一子开口311的最小开口面积，第二子开口321通过第一子开口311与第一开口201连通。
第一发光层41设置于像素定义层20远离基板10的一侧，并在隔断结构30处断开设置。
电荷生成层50设置于第一发光层41远离像素定义层20的一侧，并在隔断结构30处断开设置。
第二发光层42设置于电荷生成层50远离第一发光层41的一侧。
第二电极层61设置于第二发光层42远离基板10的一侧，第二电极层61在隔断结构30处连续设置。
进一步地，第一子开口311远离基板10一侧的开口面积大于第一子开口311靠近基板10一侧的开口面积。
在实施应用过程中，本申请实施例通过对第一隔断层31第一子开口311的开口面积进行设计，使得第一子开口311远离基板10一侧的开口面积大于第一子开口311靠近基板10一侧的开口面积，可以将电荷生成层50隔断，且第二发光层42位于电荷生成层50远离第一发光层41的一侧，而第二电极层61连续地覆盖第二发光层42远离基板10的一侧，进而在解决偷亮现象的基础上，还可以降低电荷生成层50和第二电极层61之间发生短接的概率，提高了显示面板的良品率和显示效果。
在本申请的一种实施例中，所述第二发光层在所述隔断结构处连续设置。
在本申请的一种实施例中，所述第一子开口的内壁与第一方向之间的夹角小于90°，所述第一方向为所述第一子开口的中心靠近所述第一子开口的内壁的方向，且所述第一方向平行于所述基板。
在本申请的一种实施例中，所述第一子开口的内壁包括多个子面，远离所述第一子开口的中心一侧的所述子面与所述第一方向之间的夹角小于靠近所述第一子开口的中心一侧的所述子面与所述第一方向之间的夹角。
在本申请的一种实施例中，多个所述子面包括靠近所述第一子开口的中心一侧的第一子面以及远离所述第一子开口的中心一侧的第二子面，所述第一子面与所述第二子面相连接；
其中，所述第一发光层包括设置于所述第一子面靠近所述第一子开口的中心一侧的第一凹陷、以及设置于所述第一子面和所述第二子面相连接处的第二凹陷。
在本申请的一种实施例中，所述电荷生成层包括位于所述第一子开口内的第一子部、位于所述第一子开口的内壁远离所述基板一侧的第二子部、以及位于所述第二子部远离所述第一子开口的中心一侧的第三子部；
其中，所述第一子部和所述第二子部在所述第一凹陷处间隔设置；
所述第二子部和所述第三子部相连接，或者，所述第二子部和所述第三子部在所述第二凹陷处间隔设置。
在本申请的一种实施例中，所述第二发光层包括第三凹陷和第四凹陷，所述第三凹陷与所述第一凹陷沿第二方向上对位设置，所述第四凹陷与所述第二凹陷沿所述第二方向上对位设置，所述第二方向为所述基板靠近所述像素定义层的方向。
在本申请的一种实施例中，所述第二电极层连续地覆盖所述第三凹陷以及所述第四凹陷。
在本申请的一种实施例中，所述第一子开口的内壁与所述第一方向之间的夹角大于或等于10°，且小于或等于70°。
在本申请的一种实施例中，所述第一隔断层的厚度和所述第二隔断层的厚度之和大于或等于所述第一发光层的厚度和所述电荷生成层的厚度之和，且小于或等于所述第一发光层的厚度、所述电荷生成层的厚度、以及所述第二发光层的厚度之和。
在本申请的一种实施例中，所述隔断结构还包括第三隔断层，所述第三隔断层设置于所述第二隔断层和所述基板之间并与所述第二隔断层层叠设置。
具体地，请继续参照图1以及图2，该显示面板包括基板10、设置于基板10上的驱动电路层70、设置于驱动电路层70远离基板10一侧的像素定义层20、以及设置于像素定义层20远离驱动电路层70一侧的发光器件层。
在一种实施例中，显示面板还包括设置于发光器件层远离像素定义层20一侧的光取出层以及封装层，图中并未示出。
在一种实施例中，驱动电路层70包括设置于基板10上的缓冲层71、设置于缓冲层71上的第一绝缘层72、设置于第一绝缘层72上的第二绝缘层73、设置于第二绝缘层73上的第一栅极绝缘层74、设置于第一栅极绝缘层74上的第二栅极绝缘层75、设置于第二栅极绝缘层75上的第一有机平坦层76、以及设置于第一有机平坦层76上的第二有机平坦层77；进一步地，驱动电路层70还包括设置于基板10上的薄膜晶体管78，该薄膜晶体管78包括设置于第一绝缘层72上并被第二绝缘层73覆盖的有源层、设置于第二绝缘层73上并被第一栅极绝缘层74覆盖的第一栅极、设置于第一栅极绝缘层74上并被第二栅极绝缘层75覆盖的第二栅极、设置于第二栅极绝缘层75上并被第一有机平坦层76覆盖的源极和漏极；此外，驱动电路层70还包括设置于有源层和基板10之间的遮光层以及连接于遮光层并用于为遮光层提供稳定电压的信号线，且遮光层位于缓冲层71上，并被第一绝缘层72覆盖，信号线位于第二栅极绝缘层75上并穿过第二栅极绝缘层75、第一栅极绝缘层74、第二绝缘层73以及第一绝缘层72与遮光层搭接；进一步地，驱动电路层70还包括设置于第一有机平坦层76上并与漏极搭接的转接线，且转接线用于将漏极与发光器件层进行连接，以实现信号的传输。
发光器件层包括设置于第二有机平坦层77上的第一电极层620，而第一电极层620包括多个第一电极62，像素定义层20设置于第二有机平坦层77上，且像素定义层20包括多个像素开口202，一个像素开口202与一个第一电极62对应设置，第一电极62可以与漏极相连接。
在本申请实施例中，发光器件层为叠层发光器件，即发光器件层具有多个发光层，可以有效起到发光器件层的发光效率和寿命。
在一种实施例中，发光器件层还包括设置于像素定义层20上的第一发光层41、设置于第一发光层41远离像素定义层20一侧的电荷生成层50、设置于电荷生成层50远离第一发光层41一侧的第二发光层42、以及设置于第二发光层42远离电荷生成层50一侧的第二电极层61。
需要说明的是，第一发光层41可以包括由第一电极62靠近第二电极层61的方向上依次层叠设置的空穴注入层、空穴传输层以及第一有机发光层，第二发光层42可以包括由第一电极62靠近第二电极层61的方向上依次层叠设置的第二有机发光层、电子传输层以及电子注入层；其中，第一有机发光层和第二有机发光层对应多个像素开口202设置，而空穴注入层、空穴传输层、电子传输层以及电子注入层可以覆盖于像素定义层20远离驱动电路层70的一侧。
进一步地，像素定义层20中开设有第一开口201，且第一开口201位于相邻的像素开口202之间。
在本申请实施例中，显示面板还包括设置于驱动电路层70远离基板10一侧的隔断结构30，且隔断结构30可以与第一电极62同层设置，即隔断结构30位于第二有机平坦层77远离第一有机平坦层76一侧的表面上，隔断结构30对应第一开口201设置。
隔断结构30包括层叠设置的第一隔断层31和第二隔断层32，且第二隔断层32位于第一隔断层31之间；其中，第一隔断层31包括对应第一开口201设置的第一子开口311，第二隔断层32包括对应第一开口201设置的第二子开口321，第二子开口321的最小开口面积大于第一子开口311的最小开口面积，且第二子开口321通过第一子开口311与第一开口201连通；即第一子开口311的内壁凸出于第二子开口321的内壁，以在第一子开口311和第二子开口321处形成底切结构，即在隔断结构30中形成环绕第一子开口311和第二子开口321的底切结构。
其中，第一子开口311远离基板10一侧的开口面积大于第一子开口311靠近基板10一侧的开口面积；进一步地，第一子开口311的内壁310与第一方向X之间的夹角小于90°，第一方向X为第一子开口311的中心靠近第一子开口311的内壁310的方向，且第一方向X平行于基板10；在一种实施例中，第一子开口311的内壁310呈正梯形的侧腰状。
第一发光层41和电荷生成层50均在隔断结构30处断开设置，而第二发光层42和第二电极层61均在隔断结构30处连续设置；即本申请实施例中通过对第一隔断层31的内壁310进行设计，使得第一子开口311远离基板10一侧的开口面积大于第一子开口311靠近基板10一侧的开口面积，即使得第一子开口311的内壁310与第一方向X之间的夹角小于90°，既可以将电荷生成层50隔断，还可以使得第二发光层42和第二电极层61连续地覆盖电荷生成层50远离基板10的一侧，进而在解决偷亮现象的基础上，还可以降低电荷生成层50和第二电极层61之间发生短接的概率，提高了显示面板的良品率和显示效果。
需要说明的是，在本申请实施例中，电荷生成层50至少包括n型电荷生成层，由于n型电荷生成层采用电子传输材料掺杂n掺杂剂(n dopant)形成，具有较高的电子迁移率，因此，本申请实施例中通过将n型电荷生成层隔断，以改善显示面板中相邻像素件偷亮的现象。
在一种实施例中，电荷生成层50包括n型电荷生成层，则第二发光层42包括位于n型电荷生成层和第二有机发光层之间的p型电荷生成层，则本实施例中将n型电荷生成层进行隔断。
在另一种实施例中，电荷生成层50包括n型电荷生成层以及p型电荷生成层，则本实施例中将n型电荷生成层以及p型电荷生成层均隔断。
请结合图4、图5以及图6，在一种实施例中，第一子开口311的内壁310与第一方向X之间的夹角c大于或等于10°，且小于或等于70°；进一步优选地，第一子开口311的内壁310与第一方向X之间的夹角c大于或等于50°，且小于或等于60°。
进一步地，第一隔断层31的厚度a和第二隔断层32的厚度b之和大于或等于第一发光层41的厚度和电荷生成层50的厚度之和，且小于或等于第一发光层41的厚度、电荷生成层50的厚度、以及第二发光层42的厚度之和；进而可以有效将第一发光层41以及电荷生成层50隔断，又可以避免将第二发光层42以及第二电极层61隔断，有效保证了在改善相邻像素之间偷亮现象的基础上，还降低了电荷生成层50和第二电极层61之间发生短接的概率。
请结合图4、图5以及图7，在一种实施例中，发光器件层包括第一像素、第二像素以及第三像素，其中，第一发光层41包括对应第一像素的第一发光子层411、对应第二像素的第二发光子层412以及对应第三像素的第三发光子层413，第二发光层42包括对应第一像素的第四发光子层421、对应第二像素的第五发光子层422以及对应第三像素的第六发光子层423，且第一发光子层411的厚度大于第二发光子层412的厚度，第二发光子层412的厚度大于第三发光子层413的厚度，第四发光子层421的厚度大于第五发光子层422的厚度，第五发光子层422的厚度大于第六发光子层423的厚度；因此，在本申请实施例中，为了使得第一像素、第三像素以及第三像素对应的电荷生成层50隔断，则第一隔断层31的厚度a和第二隔断层32的厚度b之和需要大于或等于第一像素对应的第一发光子层411的厚度与电荷生成层50的厚度之和，同时，为例避免第一像素、第三像素以及第三像素对应的第二发光层42隔断，第一隔断层31的厚度a和第二隔断层32的厚度b之和需要小于或等于第三像素对应的第三发光子层413的厚度、电荷生成层50的厚度、以及第六发光子层423的厚度之和。
在一种实施例中，第一像素为红色像素，第二像素为绿色像素，第三像素为蓝色像素。
在一种实施例中，第一隔断层31的厚度b大于或等于0.01微米，且小于或等于0.2微米，第一子开口311的内壁310靠近第一子开口311的中心的一端沿第一方向X到第一开口201侧壁的距离d大于或等于0.1微米，以降低工艺精度偏移对隔断结构30的形成的影响。
在一种实施例中，隔断结构30还包括设置于第二隔断层32和基板10之间并与第二隔断层32层叠设置的第三隔断层33，且第三隔断层33位于第二子开口321的底部，并未贯穿第三隔断层33，在一种实施例中，第二子开口321可以穿过部分第三隔断层33，其中，由于需要对隔断结构30进行蚀刻形成第二开口301以及底切结构，因此，本申请实施例中通过在第二隔断层32和驱动电路层70之间增设第三隔断层33，以作为蚀刻停止层，以避免蚀刻过程中对驱动电路层70造成损伤。
在一种实施例中，第一隔断层31的材料和第三隔断层33的材料相同，第一隔断层31的材料与第二隔断层32的材料不同，进而可以利用材料之间的蚀刻选择性，以得到底切结构，例如第一隔断层31的材料和第三隔断层33的材料可以包括氧化硅，第二隔断层32的材料可以包括氮化硅。
在本申请的一种实施例中，请结合图4和图5，在本实施例中，第一子开口311的内壁310为一个平面，且第一发光层41在第一子开口311的内壁310靠近第一子开口311的中心的一侧被隔断，并形成凹陷；进而电荷生成层50在该凹陷处被隔断，即同样在第一子开口311的内壁310靠近第一子开口311的中心的一侧被隔断。
其中，第二发光层42以及第二电极层61皆连续地覆盖与第一子开口311的内壁310靠近第一子开口311的一侧以及第一子开口311的内壁310，且第二电极层61和电荷生成层50之间间隔有第二发光层42，可以有效避免第二电极层61和电荷生成层50之间发生短接。
在本申请的另一种实施中，请结合图4和图8，第一子开口311的内壁310包括多个子面，远离第一子开口311的中心一侧的子面与第一方向X之间的夹角小于靠近第一子开口311的中心一侧的子面与第一方向X之间的夹角；即第一子开口311的内壁310形成有坡度角不同的多个子面，且多个子面的坡度角沿第一子开口311的内壁靠近第一子开口311的中心的方向上增大。
具体地，多个子面包括靠近第一子开口311的中心一侧的第一子面3101以及远离第一子开口311的中心一侧的第二子面3102，第一子面3101与第二子面3102相连接。
其中，第一发光层41包括设置于第一子面3101靠近第一子开口311的中心一侧的第一凹陷4101、以及设置于第一子面3101和第二子面3102相连接处的第二凹陷4102，且第一发光层41在第一凹陷4101处隔断，第一发光层41在第二凹陷4102处为连续设置。
电荷生成层50包括位于第一子开口311内的第一子部51、位于第一子开口311的内壁310远离基板10一侧的第二子部52、以及位于第二子部52靠近远离第一子开口311的中心一侧的第三子部53；其中，第一子部51和第二子部52在第一凹陷4101处间隔设置，第二子部52和第三子部53相连接。
可以理解的是，本申请实施例中以多个子面的数量为两个为例进行说明，且子面的数量还可以为更多，例如三个、四个或者五个等。
第二发光层42包括第三凹陷4201和第四凹陷4202，第三凹陷4201与第一凹陷4101沿第二方向Y上对位设置，第四凹陷4202与第二凹陷4102沿第二方向Y上对位设置，第二方向Y为基板10靠近像素定义层20的方向；而第二电极层61连续地覆盖第三凹陷4201以及第四凹陷4202。
承上，本申请实施中通过对第一子开口311的内壁310进行设计，使得第一子开口311的内壁310形成坡度角不同的多个子面，进而可以使得第一发光层41和第二发光层42在第一子开口311的内壁310的上方形成凹凸的形貌，进而可以增加第二电极层61在第一子开口311的内壁310处的延伸路径，增加第二电极层61的在第一子开口311的内壁310处的电阻，以降低第二电极层61和电荷生成层50之间发生短接的概率。
在本申请的另一种实施例中，请结合图4和图9，本实施例与图8所示实施例的区别之处在于：第二子部52和第三子部53在第二凹陷4102处间隔设置，即电荷生成层50除了在第一子开口311的内壁310靠近第一子开口311的中心的一端被隔断之外，还可以在第一子开口311的内壁310的上方被再次隔断，且被再次隔断的次数可以根据子面的数量而定，在此不作限定。
承上，本申请实施中通过对第一子开口311的内壁310进行设计，使得第一子开口311的内壁310形成坡度角不同的多个子面，进而可以使得第一发光层41和第二发光层42在第一子开口311的内壁310的上方形成凹凸的型膜，进而可以增加第二电极层61在第一子开口311的内壁310处的延伸路径，增加第二电极层61的在第一子开口311的内壁310处的电阻，以降低第二电极层61和电荷生成层50之间发生短接的概率；此外，本实施例中电荷生成层50在第一子开口311的内壁310的上方还可以被再次隔断，进而进一步减小了第二电极层61和电荷生成层50之间发生短接的概率，提高了显示面板的出光效率和显示效果。
另外，本申请实施例还提供一种显示装置，该显示装置包括上述实施例中所述的显示面板。
可以理解的是，由于该显示装置包括上述实施例中所述的显示面板，因此，该显示装置具有与上述实施例中所述的显示面板相同的有益效果，在此不再赘述。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种显示面板及显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (20)

  1. 一种显示面板，其包括：
    基板；
    第一电极层，设置于所述基板的一侧，所述第一电极层包括多个间隔设置的第一电极；
    像素定义层，设置于所述第一电极层远离所述基板的一侧，所述像素定义层包括：多个与所述第一电极对应设置的像素开口和设置在相邻所述像素开口之间的第一开口；
    隔断结构，设置在所述基板和所述像素定义层之间，并与所述第一开口对应设置；所述隔断结构包括：层叠设置的第一隔断层和第二隔断层，所述第二隔断层位于所述基板和所述第一隔断层之间，所述第一隔断层包括对应所述第一开口设置的第一子开口，所述第二隔断层包括对应所述第一子开口设置的第二子开口，所述第二子开口的最小开口面积大于所述第一子开口的最小开口面积，所述第二子开口通过所述第一子开口与所述第一开口连通；
    第一发光层，设置于所述像素定义层远离所述基板的一侧，并在所述隔断结构处断开设置；
    电荷生成层，设置于所述第一发光层远离所述像素定义层的一侧，并在所述隔断结构处断开设置；
    第二发光层，设置于所述电荷生成层远离所述第一发光层的一侧；
    第二电极层，设置于所述第二发光层远离所述基板的一侧，所述第二电极层在所述隔断结构处连续设置；
    其中，所述第一子开口远离所述基板一侧的开口面积大于所述第一子开口靠近所述基板一侧的开口面积。
  2. 根据权利要求1所述的显示面板，其中，所述第二发光层在所述隔断结构处连续设置。
  3. 根据权利要求1所述的显示面板，其中，所述第一子开口的内壁与第一方向之间的夹角小于90°，所述第一方向为所述第一子开口的中心靠近所述第一子开口的内壁的方向，且所述第一方向平行于所述基板。
  4. 根据权利要求3所述的显示面板，其中，所述第一子开口的内壁包括多个子面，远离所述第一子开口的中心一侧的所述子面与所述第一方向之间的夹角小于靠近所述第一子开口的中心一侧的所述子面与所述第一方向之间的夹角。
  5. 根据权利要求3所述的显示面板，其中，多个所述子面包括靠近所述第一子开口的中心一侧的第一子面以及远离所述第一子开口的中心一侧的第二子面，所述第一子面与所述第二子面相连接；
    其中，所述第一发光层包括设置于所述第一子面靠近所述第一子开口的中心一侧的第一凹陷、以及设置于所述第一子面和所述第二子面相连接处的第二凹陷。
  6. 根据权利要求5所述的显示面板，其中，所述电荷生成层包括位于所述第一子开口内的第一子部、位于所述第一子开口的内壁远离所述基板一侧的第二子部、以及位于所述第二子部远离所述第一子开口的中心一侧的第三子部；
    其中，所述第一子部和所述第二子部在所述第一凹陷处间隔设置；
    所述第二子部和所述第三子部相连接，或者，所述第二子部和所述第三子部在所述第二凹陷处间隔设置。
  7. 根据权利要求5所述的显示面板，其中，所述第二发光层包括第三凹陷和第四凹陷，所述第三凹陷与所述第一凹陷沿第二方向上对位设置，所述第四凹陷与所述第二凹陷沿所述第二方向上对位设置，所述第二方向为所述基板靠近所述像素定义层的方向。
  8. 根据权利要求7所述的显示面板，其中，所述第二电极层连续地覆盖所述第三凹陷以及所述第四凹陷。
  9. 根据权利要求3所述的显示面板，其中，所述第一子开口的内壁与所述第一方向之间的夹角大于或等于10°，且小于或等于70°。
  10. 根据权利要求1所述的显示面板，其中，所述第一隔断层的厚度和所述第二隔断层的厚度之和大于或等于所述第一发光层的厚度和所述电荷生成层的厚度之和，且小于或等于所述第一发光层的厚度、所述电荷生成层的厚度、以及所述第二发光层的厚度之和。
  11. 根据权利要求1所述的显示面板，其中，所述隔断结构还包括第三隔断层，所述第三隔断层设置于所述第二隔断层和所述基板之间并与所述第二隔断层层叠设置。
  12. 一种显示装置，所述显示装置包括显示面板，所述显示面板包括：
    基板；
    第一电极层，设置于所述基板的一侧，所述第一电极层包括多个间隔设置的第一电极；
    像素定义层，设置于所述第一电极层远离所述基板的一侧，所述像素定义层包括：多个与所述第一电极对应设置的像素开口和设置在相邻所述像素开口之间的第一开口；
    隔断结构，设置在所述基板和所述像素定义层之间，并与所述第一开口对应设置；所述隔断结构包括：层叠设置的第一隔断层和第二隔断层，所述第二隔断层位于所述基板和所述第一隔断层之间，所述第一隔断层包括对应所述第一开口设置的第一子开口，所述第二隔断层包括对应所述第一子开口设置的第二子开口，所述第二子开口的最小开口面积大于所述第一子开口的最小开口面积，所述第二子开口通过所述第一子开口与所述第一开口连通；
    第一发光层，设置于所述像素定义层远离所述基板的一侧，并在所述隔断结构处断开设置；
    电荷生成层，设置于所述第一发光层远离所述像素定义层的一侧，并在所述隔断结构处断开设置；
    第二发光层，设置于所述电荷生成层远离所述第一发光层的一侧；
    第二电极层，设置于所述第二发光层远离所述基板的一侧，所述第二电极层在所述隔断结构处连续设置；
    其中，所述第一子开口远离所述基板一侧的开口面积大于所述第一子开口靠近所述基板一侧的开口面积。
  13. 根据权利要求12所述的显示装置，其中，所述第二发光层在所述隔断结构处连续设置。
  14. 根据权利要求12所述的显示装置，其中，所述第一子开口的内壁与第一方向之间的夹角小于90°，所述第一方向为所述第一子开口的中心靠近所述第一子开口的内壁的方向，且所述第一方向平行于所述基板。
  15. 根据权利要求14所述的显示装置，其中，所述第一子开口的内壁包括多个子面，远离所述第一子开口的中心一侧的所述子面与所述第一方向之间的夹角小于靠近所述第一子开口的中心一侧的所述子面与所述第一方向之间的夹角。
  16. 根据权利要求14所述的显示装置，其中，多个所述子面包括靠近所述第一子开口的中心一侧的第一子面以及远离所述第一子开口的中心一侧的第二子面，所述第一子面与所述第二子面相连接；
    其中，所述第一发光层包括设置于所述第一子面靠近所述第一子开口的中心一侧的第一凹陷、以及设置于所述第一子面和所述第二子面相连接处的第二凹陷。
  17. 根据权利要求16所述的显示装置，其中，所述电荷生成层包括位于所述第一子开口内的第一子部、位于所述第一子开口的内壁远离所述基板一侧的第二子部、以及位于所述第二子部远离所述第一子开口的中心一侧的第三子部；
    其中，所述第一子部和所述第二子部在所述第一凹陷处间隔设置；
    所述第二子部和所述第三子部相连接，或者，所述第二子部和所述第三子部在所述第二凹陷处间隔设置。
  18. 根据权利要求16所述的显示装置，其中，所述第二发光层包括第三凹陷和第四凹陷，所述第三凹陷与所述第一凹陷沿第二方向上对位设置，所述第四凹陷与所述第二凹陷沿所述第二方向上对位设置，所述第二方向为所述基板靠近所述像素定义层的方向。
  19. 根据权利要求18所述的显示装置，其中，所述第二电极层连续地覆盖所述第三凹陷以及所述第四凹陷。
  20. 根据权利要求14所述的显示装置，其中，所述第一子开口的内壁与所述第一方向之间的夹角大于或等于10°，且小于或等于70°。
PCT/CN2024/086705 2024-03-29 2024-04-09 显示面板及显示装置 Pending WO2025200051A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/705,480 US20250311551A1 (en) 2024-03-29 2024-04-09 Display panel and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202410381143.5 2024-03-29
CN202410381143.5A CN118265362A (zh) 2024-03-29 2024-03-29 显示面板及显示装置

Publications (1)

Publication Number Publication Date
WO2025200051A1 true WO2025200051A1 (zh) 2025-10-02

Family

ID=91607387

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2024/086705 Pending WO2025200051A1 (zh) 2024-03-29 2024-04-09 显示面板及显示装置

Country Status (2)

Country Link
CN (1) CN118265362A (zh)
WO (1) WO2025200051A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119136587B (zh) * 2024-08-30 2025-10-10 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN119255641B (zh) * 2024-09-19 2026-02-06 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN119486510B (zh) * 2024-11-12 2026-01-13 京东方科技集团股份有限公司 显示面板、显示面板的制备方法以及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114361222A (zh) * 2021-12-30 2022-04-15 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN117320492A (zh) * 2023-09-26 2023-12-29 京东方科技集团股份有限公司 显示面板及显示装置
CN117460307A (zh) * 2023-08-30 2024-01-26 武汉华星光电半导体显示技术有限公司 显示面板
CN117479611A (zh) * 2023-05-26 2024-01-30 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114361222A (zh) * 2021-12-30 2022-04-15 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN117479611A (zh) * 2023-05-26 2024-01-30 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
CN117460307A (zh) * 2023-08-30 2024-01-26 武汉华星光电半导体显示技术有限公司 显示面板
CN117320492A (zh) * 2023-09-26 2023-12-29 京东方科技集团股份有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
CN118265362A (zh) 2024-06-28

Similar Documents

Publication Publication Date Title
WO2025200051A1 (zh) 显示面板及显示装置
CN113991041B (zh) 一种显示基板及显示装置
CN105895664B (zh) 一种显示面板、制作方法以及电子设备
CN207116483U (zh) 一种阵列基板及显示装置
CN102629621B (zh) 一种电路、阵列基板及制作方法、显示器
CN111430438A (zh) 降低横向漏流的有机发光显示装置
US12543445B2 (en) Display substrate
CN112703615B (zh) 显示基板及其制作方法
CN115666164A (zh) 显示面板及显示装置
CN115968588B (zh) 显示基板及电子装置
WO2023098298A9 (zh) 显示基板和显示装置
CN118922029A (zh) 显示面板、显示装置和显示面板的制备方法
WO2023108765A1 (zh) 一种显示背板及移动终端
US20240179954A1 (en) Display panel and manufacturing method thereof, and display device
CN121398377A (zh) 显示基板及电子装置
CN219019445U (zh) 显示基板及显示装置
CN118660573A (zh) 显示面板及显示装置
CN110854172A (zh) 半导体器件、像素电路、显示面板及显示装置
US20250311551A1 (en) Display panel and display device
WO2024250987A1 (zh) 一种显示基板及其制备方法、显示装置
TW202510714A (zh) 有機發光顯示裝置
CN118804648A (zh) 显示面板及其制作方法、显示装置
WO2021035420A1 (zh) 显示面板及其制造方法、显示装置
WO2025065463A1 (zh) 显示面板及显示装置
WO2023159501A1 (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
WWP Wipo information: published in national office

Ref document number: 18705480

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24932406

Country of ref document: EP

Kind code of ref document: A1