WO2025192166A1 - 送信回路およびそれを搭載した通信装置 - Google Patents

送信回路およびそれを搭載した通信装置

Info

Publication number
WO2025192166A1
WO2025192166A1 PCT/JP2025/004957 JP2025004957W WO2025192166A1 WO 2025192166 A1 WO2025192166 A1 WO 2025192166A1 JP 2025004957 W JP2025004957 W JP 2025004957W WO 2025192166 A1 WO2025192166 A1 WO 2025192166A1
Authority
WO
WIPO (PCT)
Prior art keywords
amplifier
line
circuit
signal
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/004957
Other languages
English (en)
French (fr)
Inventor
健二 田原
佳依 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of WO2025192166A1 publication Critical patent/WO2025192166A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits

Definitions

  • This disclosure relates to a transmission circuit and a communication device equipped with the same, and more specifically to technology for improving the efficiency of a power amplifier circuit included in the transmission circuit.
  • Patent Document 1 JP 2018-137566 A discloses an amplifier circuit equipped with a first differential amplifier (carrier amplifier) and a second differential amplifier (peak amplifier) that amplify signals distributed from an input signal, and transformers (first transformer, second transformer) individually provided for each differential amplifier.
  • the first differential amplifier operates in a range where the power level of the input signal is at or above a first level
  • the second differential amplifier operates in a range where the power level of the input signal is at or above a second level that is higher than the first level.
  • the first transformer and second transformer receive and combine the signals output from the first differential amplifier and the second differential amplifier, respectively, and output the combined output signal to a load.
  • the present disclosure has been made to solve the above-mentioned problems, and its purpose is to improve the efficiency of power amplifier circuits included in transmission circuits.
  • the transmission circuit comprises an input terminal, a first amplifier circuit, a second amplifier circuit, and an output terminal.
  • the first amplifier circuit and the second amplifier circuit amplify an input signal, which is a high-frequency signal received at the input terminal.
  • the output terminal outputs the amplified signal to the antenna.
  • the second amplifier circuit includes a first amplifier, a second amplifier, and a balun that converts the pair of balanced lines into unbalanced lines.
  • the pair of balanced lines includes a first line and a second line. One end of the first line is connected to the output terminal of the first amplifier, and the other end is connected to ground potential. One end of the second line is connected to the output terminal of the second amplifier, and the other end is connected to ground potential.
  • One end of the unbalanced line is connected to the output terminal of the first amplifier circuit, and the other end is connected to the output terminal.
  • the drive states of the first amplifier and the second amplifier are switched depending on the power level of the input signal.
  • an amplifier is connected to each of a pair of balanced lines in the balun of the second amplifier circuit, and an output terminal is connected to one end of the unbalanced terminal of the balun.
  • the signal amplified by the first amplifier circuit is supplied to the other end of the unbalanced terminal.
  • the drive state of the two amplifiers in the second amplifier circuit is switched depending on the power level of the input signal. With this configuration, the number of amplifiers used can be adjusted depending on the input signal, thereby improving the efficiency of the power amplifier circuit.
  • FIG. 1 is a schematic configuration diagram of a communication device to which a transmission circuit according to a first embodiment is applied;
  • FIG. 2 is a diagram showing a detailed configuration of a power amplifier circuit in FIG. 1 .
  • 10A and 10B are diagrams for explaining the operating state and impedance of the amplifier in a second state.
  • 10A and 10B are diagrams for explaining the operating state and impedance of the amplifier in a third state.
  • 4 is a diagram for explaining the relationship between output power and efficiency of the power amplifier circuit according to the first embodiment.
  • FIG. FIG. 10 is a diagram showing a detailed configuration of a power amplifier circuit in a transmission circuit according to a modified example.
  • FIG. 10 is a diagram illustrating a detailed configuration of a power amplifier circuit in a transmission circuit according to a second embodiment.
  • FIG. 4 is a diagram illustrating an operating state of the amplifier in a first state.
  • FIG. 10 is a diagram illustrating an operating state of the amplifier in a second state.
  • FIG. 10 is a diagram illustrating the operating state of the amplifier in a third state.
  • FIG. 10 is a diagram illustrating the operating state of the amplifier in a fourth state. 10 is a diagram for explaining the relationship between the output power and the efficiency of the power amplifier circuit according to the second embodiment.
  • FIG. 4 is a diagram illustrating an operating state of the amplifier in a first state.
  • FIG. 10 is a diagram illustrating an operating state of the amplifier in a second state.
  • FIG. 10 is a diagram illustrating the operating state of the amplifier in a third state.
  • FIG. 1 is a schematic configuration diagram of a communication device 1 to which a power amplifier circuit 100 according to embodiment 1 is applied.
  • the communication device 1 is, for example, a mobile terminal such as a mobile phone, a smartphone, or a tablet, or a personal computer with a communication function.
  • the communication device 1 includes an antenna ANT, a transmission circuit 10, a BBIC (Baseband Integrated Circuit) 20 constituting a baseband signal processing circuit, an RFIC (Radio Frequency Integrated Circuit) 30, and a power supply circuit 40.
  • the transmission circuit 10 includes input terminals T1, T3, and T4, an output terminal T2, a bias control circuit 50, and a power amplifier circuit 100.
  • the communication device 1 upconverts an intermediate frequency (IF) signal transmitted from the BBIC 20 to a high frequency (radio frequency, RF) signal using the RFIC 30, amplifies the high frequency signal using the power amplifier circuit 100, and radiates it from the antenna ANT.
  • IF intermediate frequency
  • RF radio frequency
  • the RFIC 30 is an example of a signal processing circuit that processes high-frequency signals.
  • the RFIC 30 upconverts the intermediate frequency signal transmitted from the BBIC 20 into a high-frequency signal, and outputs the generated high-frequency signal to the transmission circuit 10 via the input terminal T1.
  • the RFIC 30 generates a control signal CON for controlling the power amplifier circuit 100 based on the information transmitted from the BBIC 20.
  • the generated control signal CON is transmitted to the bias control circuit 50 via the input terminal T3.
  • the bias control circuit 50 receives a control signal CON from the RFIC 30 via input terminal T3. Based on this control signal CON, the bias control circuit 50 generates a bias signal BS and outputs it to the power amplifier circuit 100.
  • the bias signal BS is a signal used to control the magnitude and supply timing of the bias current of the amplifier included in the power amplifier circuit 100.
  • the power supply circuit 40 is an example of a so-called digital tracker, and is capable of supplying power supply voltages Vcc of multiple different voltage levels to the power amplifier circuit 100.
  • the power supply circuit 40 includes a multilevel power converter (MPC) 410, a power supply selection circuit 420, and a digital envelope tracker (digital ET) 430.
  • MPC multilevel power converter
  • PLC power supply selection circuit
  • digital ET digital envelope tracker
  • MPC 410 includes multiple DC/DC converters. MPC 410 converts the battery voltage VB supplied from an external battery into multiple different voltage levels and supplies them to the power supply selection circuit 420.
  • the digital ET 430 receives the I and Q waveform signals of the transmit signal from the BBIC 20 and tracks the envelope of the transmit signal in digital ET mode.
  • the digital ET 430 generates a selection signal SEL corresponding to the voltage level of the envelope of the transmit signal and outputs it to the power supply selection circuit 420.
  • the power supply selection circuit 420 selects a voltage corresponding to the selection signal SEL from the multiple voltage levels supplied by the MPC 410, and generates the power supply voltage Vcc to be supplied to the power amplifier circuit 100.
  • the generated power supply voltage Vcc is supplied to the power amplifier circuit 100 via the input terminal T4.
  • the power amplifier circuit 100 amplifies the input signal Pin received from the RFIC 30 via the input terminal T1 to generate the output signal Pout.
  • Antenna ANT is connected to output terminal T2 of transmission circuit 10.
  • Antenna ANT emits output signal Pout, a high-frequency signal output from transmission circuit 10, as radio waves.
  • the power amplifier circuit 100 includes a branch circuit 110, a phase shift circuit 120, amplifier circuits 130 and 140, and a transformer TR1.
  • the branch circuit 110 includes a phase adjuster 121 and a hybrid coupler 122.
  • the amplifier circuit 130 includes amplifiers 131 and 132 and a phase shift line 135.
  • the amplifier circuit 140 includes amplifiers 141 and 142, a balun 150, and capacitors C1 and C2.
  • the branch circuit 110 branches the input signal Pin received from the RFIC 30 at the input terminal T1 into two paths with a phase difference, and outputs the branched signals to the phase shift circuit 120 and the transformer TR1, respectively.
  • Phase adjuster 121 adjusts the phase of the high-frequency signal supplied from branch circuit 110. Note that phase adjuster 121 is not necessarily a required element, and the configuration may not include phase adjuster 121.
  • Hybrid coupler 122 includes two input terminals and two output terminals. A signal from phase adjuster 121 is supplied to one input terminal of hybrid coupler 122. The other input terminal of hybrid coupler 122 is connected to ground potential GND.
  • Hybrid coupler 122 branches the signal from phase adjuster 121 into two signal paths with a phase difference of 90°.
  • the two output terminals of hybrid coupler 122 are connected to amplifiers 131 and 132 in amplifier circuit 130, respectively.
  • the signal supplied to amplifier 131 and the signal supplied to amplifier 132 differ in phase by 90°. More specifically, amplifier 131 is supplied with a signal whose phase is 90° ahead of the signal supplied to amplifier 132.
  • phase shift line 135 is connected to the output terminal of amplifier 131, and the other end is connected to the output terminal of amplifier 132.
  • connection node N1 between the output terminal of amplifier 132 and phase shift line 135 is connected to balun 150 in amplifier circuit 140.
  • amplifiers 131, 132 and phase shift line 135 form a Doherty amplifier in which amplifier 131 serves as a carrier amplifier and amplifier 132 serves as a peak amplifier.
  • Transformer TR1 converts the input signal from branch circuit 110 into a pair of balanced lines.
  • One end of the primary winding of transformer TR1 is connected to branch circuit 110, and the other end is connected to ground potential GND.
  • One end of the secondary winding of transformer TR1 is connected to amplifier 141, and the other end is connected to amplifier 142.
  • the signal supplied to amplifier 142 and the signal supplied to amplifier 141 are 180° out of phase. More specifically, amplifier 142 is supplied with a signal that is 180° ahead of the signal supplied to amplifier 141.
  • Balun 150 is a conversion element for converting a pair of balanced lines into an unbalanced line.
  • Balun 150 in embodiment 1 is a so-called Marchand balun, and includes lines 151 and 152 corresponding to the pair of balanced lines, and line 153 corresponding to the unbalanced line.
  • balun 150 may be a balun other than a Marchand balun.
  • MCTs magnetic coupling transformers
  • baluns require quarter-wavelength lines
  • MCTs generally can be made smaller in element size than baluns.
  • the area occupied by quarter-wavelength lines on the board is smaller, so size constraints are relaxed.
  • lines 151 and 152 have a line length of 1/4 wavelength ( ⁇ /4), and line 153 has a line length of 1/2 wavelength ( ⁇ /2).
  • line 151 is connected to the output terminal of amplifier 141, and the other end is connected to ground potential GND via capacitor C1.
  • the other end of line 151 is also supplied with power supply voltage Vcc.
  • line 152 is connected to the output terminal of amplifier 142, and the other end is connected to ground potential GND via capacitor C2.
  • the other end of line 152 is also supplied with power supply voltage Vcc.
  • Line 153 has a configuration in which a first portion 1531 that couples with line 151 and a second portion 1532 that couples with line 152 are connected in series. Each of first portion 1531 and second portion 1532 has a line length of ⁇ /4.
  • One end of the first portion 1531 is connected to the output terminal (i.e., connection node N1) of the amplifier 132 in the amplifier circuit 130.
  • the other end of the first portion 1531 is connected to one end of the second portion 1532.
  • the other end of the second portion 1532 is connected to the antenna ANT via the output terminal T2.
  • Second portion 1532 is coupled to line 152 in antiphase with the coupling between first portion 1531 and line 151.
  • balun 150 the signal amplified in amplifier 141 and the signal amplified in amplifier 142 are combined in phase on line 153.
  • line 153 which is an unbalanced line, to the output end of amplifier circuit 130, the signal amplified in amplifier circuit 130 is combined with the signals amplified in amplifiers 141 and 142.
  • the combined signal is transmitted to antenna ANT via output terminal T2 and radiated as radio waves from antenna ANT.
  • the balun 150 combines signals amplified by multiple amplifiers, thereby improving the signal amplification efficiency.
  • a digital ET mode is generally used, which sets the power supply voltage at multiple discrete voltage levels within one frame.
  • a common characteristic of amplifiers is that efficiency tends to decrease as the power level of the input signal decreases. Therefore, when the power level of the input signal decreases in digital ET mode, the amplifier's efficiency can decrease.
  • losses in the signal path tend to be greater than for signals in millimeter waves and lower frequency bands, so the impact of decreased amplifier efficiency can be more pronounced.
  • the back-off amount is increased by switching the amplifiers included in each amplifier circuit, further improving efficiency in the low power level range of the input signal. Specifically, power efficiency is improved by switching between a first state (FIG. 2) in which all amplifiers included in amplifier circuits 130 and 140 are driven, a second state (FIG. 3) in which only amplifier circuit 130 is driven and the amplifier in amplifier circuit 140 is not driven (stopped), and a third state (FIG. 4) in which only amplifier 131 in amplifier circuit 130 is driven, depending on the power level of the input signal Pin.
  • FIG. 3 is a diagram illustrating the operating state and impedance of the amplifier in the second state.
  • FIG. 4 is a diagram illustrating the operating state and impedance of the amplifier in the third state. Note that in FIGS. 3 and 4, the phase shift circuit 120 and transformer TR1 in the power amplifier circuit 100 are omitted.
  • the operating state of the power amplifier circuit 100 changes depending on the power supply voltage Vcc.
  • the digital ET 430 of the power supply circuit 40 switches the power supply voltage Vcc between three levels: V1, V2, and V3 (V1 > V2 > V3).
  • the first state is a state in which the power level of the input signal Pin is greater than the first power value, and the power supply voltage Vcc is set to V1.
  • amplifiers 131 and 132 in amplifier circuit 130 and amplifiers 141 and 142 in amplifier circuit 140 are both driven, and the input signal is amplified using the four amplifiers.
  • the second state corresponds to a state in which the power level of the input signal Pin is a second power value that is smaller than the first power value.
  • amplifiers 141 and 142 in the amplifier circuit 140 are in a non-driven state.
  • the impedance at the output end (i.e., connection node N1) of the amplifier circuit 130 is also Z0 because the line length of the line 153 in the balun 150 is 1 ⁇ 2 wavelength.
  • the impedance of the phase-shift line 135 is set to 2Z0 , the impedance when looking at the load side from each of the amplifiers 131 and 132 is 2Z0 .
  • the impedance state of the amplifier circuit 130 in the second state also does not change.
  • the third state corresponds to a state in which the power level of the input signal Pin is a third power value that is even smaller than the second power value.
  • amplifier 132 in amplifier circuit 130 is also in a non-driven state.
  • the impedance when looking at the load side from the output end of amplifier circuit 130 remains unchanged at Z0 , but because amplifier 132 is stopped, the impedance when looking at the load side from the branch path branching from connection node N1 to phase shift line 135 changes from 2Z0 to Z0 . As a result, the impedance when looking at the load side from amplifier 131 becomes 4Z0 , which is twice the impedance in the first and second states.
  • amplifiers have the characteristic that efficiency tends to increase as the load impedance increases.
  • the number of amplifiers is halved compared to the second state, and the load impedance of the operating amplifiers is doubled. Therefore, an additional 6 dB of back-off can be obtained from the second state, for a total of 9 dB of back-off.
  • FIG. 5 is a diagram illustrating the relationship between the output power and efficiency of the power amplifier circuit 100 of embodiment 1.
  • the horizontal axis represents the power level of the output signal Pout output from the output terminal T2 to the antenna ANT
  • the vertical axis represents the efficiency of the power amplifier circuit 100.
  • the solid line LN10 is a graph showing the case where the first, second, and third states are switched depending on the power level of the input signal Pin, as in embodiment 1.
  • Dotted line LN11 is a graph showing the results when amplifiers 131, 132, 141, and 142 are driven in the first state, and the four class AB amplifiers corresponding to these amplifiers are driven in average power tracking (APT) mode.
  • APT mode is a mode in which the power supply voltage level is set based on the average output power over a specified period of time.
  • the dashed-dotted line LN12 is a graph showing the results when switching between the first state and the second state in which amplifiers 131 and 132 are driven and amplifiers 141 and 142 are not driven.
  • the region until the amplifier reaches saturation is designated RG3, in the second state, the region until the amplifier reaches saturation is designated RG2, and in the first state, the region until the amplifier reaches saturation is designated RG1.
  • the power supply voltage Vcc in the first state is set to V1, in the second state, the power supply voltage Vcc is set to V2, and in the third state, the power supply voltage Vcc is set to V3 (V1 > V2 > V3).
  • region RG1 parallel operation of all amplifiers in amplifier circuits 130 and 140 improves efficiency compared to a class AB amplifier (dashed line LN11).
  • region RG2 where the power level of input signal Pin drops from the first power value to the second power value, amplifiers 141 and 142 in amplifier circuit 140 are stopped, improving efficiency.
  • region RG3 where the power level of input signal Pin drops further to a third power value, amplifier 132 in amplifier circuit 130 is stopped, increasing the impedance of amplifier 131 in the driven state. This improves the efficiency of amplifier 141.
  • a back-off amount of 9 dB can be achieved by stopping some of the amplifiers as the power level of the input signal Pin decreases.
  • the efficiency of the power amplifier circuit can be improved.
  • “Amplifier circuit 130" and “amplifier circuit 140" in embodiment 1 correspond to the “first amplifier circuit” and “second amplifier circuit,” respectively, in this disclosure.
  • “Amplifier 141” and “Amplifier 142” in embodiment 1 correspond to the “first amplifier” and “second amplifier,” respectively, in this disclosure.
  • “Amplifier 131” and “Amplifier 132” in embodiment 1 correspond to the “third amplifier” and “fourth amplifier,” respectively, in this disclosure.
  • “Lines 151” to “Lines 153" in embodiment 1 correspond to the "first line” to "third line,” respectively, in this disclosure.
  • the amplifier circuit 130 is configured as a Doherty amplifier having two amplifiers, but the amplifier circuit 130 does not necessarily have to be a Doherty amplifier.
  • FIG. 6 is a diagram showing the detailed configuration of a power amplifier circuit 100A in a transmission circuit according to a modified example.
  • the amplifier circuit 130 of the first embodiment shown in FIG. 2 is replaced with an amplifier circuit 130A composed of a single amplifier, and accordingly, the hybrid coupler 122 in the phase shift circuit 120 has been deleted.
  • FIG. 6 descriptions of elements that overlap with those in FIG. 2 will not be repeated.
  • Amplifier circuit 130A amplifies the signal from phase adjuster 121 and supplies it to first portion 1531 of line 153 in balun 150 of amplifier circuit 140.
  • power amplifier circuit 100A when the power level of input signal Pin is greater than a predetermined value, all amplifiers in amplifier circuits 130A and 140 are driven, and when the power level of input signal Pin falls below the predetermined value, amplifiers 141 and 142 in amplifier circuit 140 are stopped.
  • the "amplifier circuit 130A" in the modified example corresponds to the "first amplifier circuit” in this disclosure.
  • FIG. 7 is a diagram showing the detailed configuration of a power amplifier circuit 100B in a transmission circuit according to embodiment 2.
  • amplifier circuit 130 in embodiment 1 shown in FIG. 2 is replaced with amplifier circuit 130B.
  • amplifier 133 is added to amplifiers 131 and 132 and phase shift line 135 in amplifier circuit 130.
  • FIG. 7 descriptions of elements that overlap with those in FIG. 2 will not be repeated.
  • the branch circuit 110 branches the input signal Pin into three paths, and supplies the branched signals to the phase shift circuit 120, the transformer TR1, and the amplifier 133 in the amplifier circuit 130B, respectively.
  • the output terminal of amplifier 133 is connected to line 153 in balun 150.
  • Amplifier 133 has the characteristic of being most efficient when the power level of input signal Pin is a specific power level in region RG3 of Figure 5. Therefore, amplifier 133 is in a non-driven state when input signal Pin is greater than this specific power level, and is in a driven state when input signal Pin is less than this specific power level. Note that when amplifier 133 is driven, amplifiers 131, 132, 141, and 142 are in a non-driven state. The operating state in which only amplifier 133 is driven is referred to as the "fourth state.”
  • FIG. 8 is a diagram illustrating the operating state of the amplifiers in the first state.
  • amplifiers 131 and 132 in amplifier circuit 130B and amplifiers 141 and 142 in amplifier circuit 140 are driven, and amplifier 133 in amplifier circuit 130B is dedriven.
  • the characteristics are the same as those in the first state of embodiment 1.
  • FIG. 9 is a diagram illustrating the operating state of the amplifiers in the second state.
  • amplifiers 131 and 132 in amplifier circuit 130B are driven, and amplifier 133 in amplifier circuit 130B and amplifiers 141 and 142 in amplifier circuit 140 are dedriven.
  • the characteristics are the same as those in the second state of embodiment 1.
  • FIG. 10 is a diagram illustrating the operating state of the amplifiers in the third state.
  • amplifier 131 in amplifier circuit 130B is driven, and amplifiers 132 and 133 in amplifier circuit 130B and amplifiers 141 and 142 in amplifier circuit 140 are dedriven.
  • the characteristics are the same as those in the third state of embodiment 1.
  • FIG. 11 is a diagram illustrating the operating state of the amplifier in the fourth state.
  • amplifier 133 in amplifier circuit 130B is driven, and amplifiers 131 and 132 in amplifier circuit 130B and amplifiers 141 and 142 in amplifier circuit 140 are dedriven.
  • amplifier 131 and 132 in amplifier circuit 130B and amplifiers 141 and 142 in amplifier circuit 140 are dedriven.
  • the output power characteristics are those of amplifier 131.
  • FIG. 12 is a diagram illustrating the relationship between output power and efficiency of the power amplifier circuit 100B of the second embodiment.
  • the region until the amplifier reaches saturation in the fourth state is designated as RG4
  • the region until the amplifier reaches saturation in the third state is designated as RG3
  • the region until the amplifier reaches saturation in the second state is designated as RG2
  • the region until the amplifier reaches saturation in the first state is designated as RG1.
  • the power supply voltage Vcc in the first state is set to V1
  • the power supply voltage Vcc in the second state is set to V2
  • the power supply voltage Vcc in the third state is set to V3
  • the power supply voltage Vcc in the fourth state is set to V4 (V1>V2>V3>V4).
  • the solid line LN10A is a graph showing the case where states 1 to 4 are switched depending on the power level of the input signal Pin.
  • the dashed line LN13 is a graph showing the case where amplifier 131 is used alone.
  • amplifier 133 is deactivated, and the other amplifiers are switched in the same manner as in embodiment 1. Then, when the power level of input signal Pin decreases to region RG4, amplifiers 131 and 132 in amplifier circuit 130 and amplifiers 141 and 142 in amplifier circuit 140 are deactivated, and amplifier 133 is activated. As a result, amplifier 133, which has characteristics that result in high efficiency at low input power, is used in region RG4. Therefore, in power amplifier circuit 100B, as shown by solid line LN10A, the efficiency in region RG4 can be further improved compared to embodiment 1.
  • the “amplifier circuit 130B" in embodiment 2 corresponds to the "first amplifier circuit” in this disclosure.
  • the “amplifier 133" in embodiment 2 corresponds to the "fifth amplifier” in this disclosure.
  • Communication device 10. Transmission circuit, 20. BBIC, 30. RFIC, 40. Power supply circuit, 50. Bias control circuit, 100, 100A, 100B. Power amplifier circuit, 110. Branch circuit, 120. Phase shift circuit, 121. Phase adjuster, 122. Hybrid coupler, 130, 130A, 130B, 140. Amplification circuit, 131-133, 141, 142.
  • Amplifier 135 Phase shift line, 150 balun, 151-153 lines, 410 MPC, 420 power supply selection circuit, 430 digital ET, 1531 first part, 1532 second part, ANT antenna, C1, C2 capacitor, GND ground potential, N1 connection node, T1, T3, T4 input terminal, T2 output terminal, TR1 transformer, VB battery voltage, Vcc power supply voltage.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

送信回路(10)は、入力端子(T1)と、増幅回路(130,140)と、出力端子(T2)とを備える。増幅回路(130,140)は、入力端子(T1)で受けた高周波信号である入力信号を増幅する。出力端子(T2)は、増幅された信号をアンテナ(ANT)へと出力する。増幅回路(140)は、アンプ(141,142)と、一対の平衡線路から不平衡線路に変換するバラン(150)とを含む。一対の平衡線路は、線路(151,152)を含む。線路(151)の一方端はアンプ(141)の出力端に接続され、他方端は接地電位(GND)に接続される。線路(152)の一方端はアンプ(142)の出力端に接続され、他方端は接地電位(GND)に接続される。不平衡線路(153)の一方端は増幅回路(130)の出力端に接続されており、他方端は出力端子(T2)に接続されている。入力信号の電力レベルに応じて、アンプ(141,142)の駆動状態が切換えられる。

Description

送信回路およびそれを搭載した通信装置
 本開示は、送信回路およびそれを搭載した通信装置に関し、より特定的には、送信回路に含まれる電力増幅回路の効率を向上させる技術に関する。
 特開2018-137566号公報(特許文献1)には、入力信号から分配された信号を増幅する第1差動アンプ(キャリアアンプ)および第2差動アンプ(ピークアンプ)と、各差動アンプに対して個別に設けられたトランス(第1トランス,第2トランス)とを備えた増幅回路が開示されている。第1差動アンプは入力信号の電力レベルが第1レベル以上の領域で動作し、第2差動アンプは入力信号の電力レベルが第1レベルよりも高い第2レベル以上の領域で動作する。第1トランスおよび第2トランスは、第1差動アンプおよび第2差動アンプから出力された信号をそれぞれ受けて合成し、合成された出力信号が負荷へと出力される。
特開2018-137566号公報
 一般的に、電力増幅回路においては、広い変調帯域幅の入力信号に対して増幅回路の効率を向上させることが求められている。特に、近年では、大容量かつ高速通信を目的として、サブテラヘルツ周波数帯域を使用した通信システムの開発が進められており、このようなシステムにおいては、ミリ波およびそれより低い周波数帯域の信号に比べて信号経路における損失が大きくなりやすく、増幅器の効率低下の影響がより顕著になる傾向にある。
 本開示は、上記のような課題を解決するためになされたものであって、その目的は、送信回路に含まれる電力増幅回路の効率を向上させることである。
 本開示に係る送信回路は、入力端子と、第1増幅回路および第2増幅回路と、出力端子とを備える。第1増幅回路および第2増幅回路は、入力端子で受けた高周波信号である入力信号を増幅する。出力端子は、増幅された信号をアンテナへと出力する。第2増幅回路は、第1アンプおよび第2アンプと、一対の平衡線路から不平衡線路に変換するバランとを含む。一対の平衡線路は、第1線路および第2線路を含む。第1線路の一方端は第1アンプの出力端に接続され、他方端は接地電位に接続される。第2線路の一方端は第2アンプの出力端に接続され、他方端は接地電位に接続される。不平衡線路の一方端は第1増幅回路の出力端に接続されており、他方端は出力端子に接続されている。入力信号の電力レベルに応じて、第1アンプおよび第2アンプの駆動状態が切換えられる。
 本開示に係る送信回路は、第2増幅回路のバランにおける一対の平衡線路の各々にアンプが接続されており、バランの不平衡端子の一方端に出力端子が接続されている。当該不平衡端子の他方端には、第1増幅回路で増幅された信号が供給される。そして、第2増幅回路の2つのアンプの駆動状態が、入力信号の電力レベルに応じて切換えられる。このような構成によって、入力信号に応じて使用されるアンプの数を調整できるため、電力増幅回路の効率を向上させることが可能となる。
実施の形態1に係る送信回路が適用された通信装置の概略構成図である。 図1における電力増幅回路の詳細構成を示す図である。 第2状態におけるアンプの動作状態とインピーダンスを説明するための図である。 第3状態におけるアンプの動作状態とインピーダンスを説明するための図である。 実施の形態1の電力増幅回路の出力電力と効率との関係を説明するための図である。 変形例に係る送信回路における電力増幅回路の詳細構成を示す図である。 実施の形態2に係る送信回路における電力増幅回路の詳細構成を示す図である。 第1状態におけるアンプの動作状態を説明するための図である。 第2状態におけるアンプの動作状態を説明するための図である。 第3状態におけるアンプの動作状態を説明するための図である。 第4状態におけるアンプの動作状態を説明するための図である。 実施の形態2の電力増幅回路の出力電力と効率との関係を説明するための図である。
 以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
 [実施の形態1]
 (通信装置の構成)
 図1は、実施の形態1に係る電力増幅回路100が適用される通信装置1の概略構成図である。通信装置1は、たとえば、携帯電話、スマートフォンあるいはタブレットなどの携帯端末、あるいは、通信機能を備えたパーソナルコンピュータなどである。
 図1を参照して、通信装置1は、アンテナANTと、送信回路10と、ベースバンド信号処理回路を構成するBBIC(Baseband Integrated Circuit)20と、RFIC(Radio Frequency Integrated Circuit)30と、電源回路40とを備える。送信回路10は、入力端子T1,T3,T4と、出力端子T2と、バイアス制御回路50と、電力増幅回路100とを含む。通信装置1は、概略的には、BBIC20から伝達された中間周波数(IF:Intermediate Frequency)信号をRFIC30にて高周波(無線周波数 RF:Radio Frequency)信号にアップコンバートし、当該高周波信号を電力増幅回路100で増幅してアンテナANTから放射する。
 RFIC30は、高周波信号を処理する信号処理回路の一例である。RFIC30は、BBIC20から伝達された中間周波数信号を高周波信号にアップコンバートし、生成された高周波信号を入力端子T1を介して送信回路10に出力する。
 また、RFIC30は、BBIC20からの送信情報に基づいて、電力増幅回路100を制御するための制御信号CONを生成する。生成された制御信号CONは、入力端子T3を介してバイアス制御回路50に送信される。
 バイアス制御回路50は、RFIC30から入力端子T3を介して制御信号CONを受ける。バイアス制御回路50は、当該制御信号CONに基づいて、バイアス信号BSを生成し、電力増幅回路100へ出力する。バイアス信号BSは、電力増幅回路100に含まれる増幅器のバイアス電流の大きさおよび供給タイミングを制御するための信号である。
 電源回路40は、いわゆるデジタルトラッカの一例であり、複数の異なる電圧レベルの電源電圧Vccを電力増幅回路100に供給することができる。電源回路40は、マルチレベル電力変換器(MPC:Multilevel Power Converter)410と、電源選択回路420と、デジタルエンベロープトラッカ(デジタルET)430とを含む。
 MPC410は、図1には示されていないが、複数のDC/DCコンバータを含む。MPC410は、外部のバッテリから供給されるバッテリ電圧VBを複数の異なる電圧レベルに変換して、電源選択回路420に供給する。
 デジタルET430は、BBIC20から送信信号のI,Q波形信号を受けて、デジタルETモードによって送信信号の包絡線を追跡する。デジタルET430は、送信信号の包絡線の電圧レベルに対応した選択信号SELを生成し、電源選択回路420に出力する。
 電源選択回路420は、MPC410から供給された複数の電圧レベルから、選択信号SELに対応した電圧を選択し、電力増幅回路100に供給する電源電圧Vccを生成する。生成された電源電圧Vccは、入力端子T4を介して電力増幅回路100に供給される。
 電力増幅回路100は、RFIC30から入力端子T1を介して受けた入力信号Pinを増幅して出力信号Poutを生成する。
 アンテナANTは、送信回路10の出力端子T2に接続される。アンテナANTは、送信回路10から出力された高周波信号である出力信号Poutを電波として放射する。
 (電力増幅回路の詳細構成)
 次に図2を用いて、送信回路10における電力増幅回路100の詳細構成について説明する。
 図2を参照して、電力増幅回路100は、分岐回路110と、移相回路120と、増幅回路130,140と、トランスTR1とを含む。分岐回路110は、位相調整器121と、ハイブリッドカプラ122とを含む。増幅回路130は、アンプ131,132と、移相線路135とを含む。増幅回路140は、アンプ141,142と、バラン150と、キャパシタC1,C2とを含む。
 分岐回路110は、RFIC30から入力端子T1で受けた入力信号Pinを、位相差をつけて2つの経路に分岐し、分岐した信号を移相回路120およびトランスTR1にそれぞれ出力する。
 位相調整器121は、分岐回路110から供給された高周波信号の位相を調整する。なお、位相調整器121は必ずしも必要な要素ではなく、位相調整器121のない構成であってもよい。
 ハイブリッドカプラ122は、2つの入力端子と2つの出力端子とを含む。ハイブリッドカプラ122の一方の入力端子には、位相調整器121からの信号が供給される。ハイブリッドカプラ122の他方の入力端子は、接地電位GNDに接続される。
 ハイブリッドカプラ122は、位相調整器121からの信号を、90°の位相差を伴って2つの信号経路に分岐する。ハイブリッドカプラ122の2つの出力端子は、増幅回路130におけるアンプ131,132にそれぞれ接続される。アンプ131に供給される信号とアンプ132に供給される信号の位相は、90°異なっている。より具体的には、アンプ131には、アンプ132に供給される信号に対して位相が90°進んだ信号が供給される。
 増幅回路130において、移相線路135の一方端はアンプ131の出力端に接続され、他方端はアンプ132の出力端に接続される。後述するように、アンプ132の出力端と移相線路135との接続ノードN1は、増幅回路140におけるバラン150に接続される。すなわち、アンプ131,132および移相線路135によって、アンプ131をキャリアアンプとし、アンプ132をピークアンプとするドハティ増幅器が構成される。
 トランスTR1は、分岐回路110からの入力信号を、一対の平衡線路に変換する。トランスTR1の一次巻線の一方端は分岐回路110に接続されており、他方端は接地電位GNDに接続されている。トランスTR1の二次巻線の一方端はアンプ141に接続されており、他方端はアンプ142に接続されている。なお、アンプ142に供給される信号とアンプ141に供給される信号の位相は、180°異なっている。より具体的には、アンプ142には、アンプ141に供給される信号に対して位相が180°進んだ信号が供給される。
 バラン150は、一対の平衡線路から不平衡線路に変換するための変換素子である。実施の形態1におけるバラン150は、いわゆるマーチャントバランでああり、一対の平衡線路に対応する線路151,152と、不平衡線路に対応する線路153とを含む。なお、バラン150は、マーチャントバラン以外のバランであってもよい。
 ここで、平衡線路と不平衡線路との変換には、バラン以外に磁気結合トランス(Magnet Coupling Transformer:MCT)を用いることもできる。バランには1/4波長線路が必要であるため、素子サイズとしては、一般的にはMCTの方がバランよりも小型化が可能である。しかしながら、サブテラヘルツの周波数帯域では、基板上での1/4波長線路の専有面積が小さくなるため、サイズ的な制約が緩和される。
 一方で、サブテラヘルツの周波数帯域でMCTを使用した場合、小型であるが故に磁気結合が所望よりも大きくなってしまい、かえって損失が増えて、帯域幅が減少してしまう場合が生じ得る。そのため、サブテラヘルツの周波数帯域の信号を対象とする場合には、平衡-不平衡変換として、MCTよりもバランを用いることで、損失の増加を抑制することができる。
 送信回路10の送信対象の高周波信号の中心周波数における波長をλとした場合、線路151,152は1/4波長(λ/4)の線路長を有しており、線路153は1/2波長(λ/2)の線路長を有している。
 線路151の一方端はアンプ141の出力端に接続されており、他方端はキャパシタC1を介して接地電位GNDに接続されている。また、線路151の他方端には電源電圧Vccが供給されている。
 同様に、線路152の一方端はアンプ142の出力端に接続されており、他方端はキャパシタC2を介して接地電位GNDに接続されている。また、線路152の他方端には電源電圧Vccが供給されている。
 線路153は、線路151と結合する第1部分1531と、線路152と結合する第2部分1532とが、直列に接続された構成を有している。第1部分1531および第2部分1532の各々はλ/4の線路長を有している。
 第1部分1531の一方端は、増幅回路130におけるアンプ132の出力端(すなわち、接続ノードN1)に接続されている。第1部分1531の他方端は、第2部分1532の一方端に接続されている。第2部分1532の他方端は、出力端子T2を介してアンテナANTに接続されている。
 第2部分1532は、第1部分1531と線路151との結合とは逆位相で線路152と結合している。バラン150によって、アンプ141において増幅された信号と、アンプ142において増幅された信号とが、線路153において同位相で合成される。さらに、不平衡線路である線路153を増幅回路130の出力端と接続することによって、増幅回路130において増幅された信号が、アンプ141,142において増幅された信号と合成される。合成された信号は、出力端子T2を介してアンテナANTに伝達され、アンテナANTから電波として放射される。
 このように、実施の形態1の電力増幅回路100においては、複数のアンプで増幅された信号をバラン150によって合成することによって、信号の増幅効率を向上させている。
 (バックオフ量の拡大)
 電力増幅回路においては、広い変調帯域幅の入力信号の変化に対して電源電圧を追従させることが必要である。このような要求を満たすために、一般的には、1フレーム内で複数の離散的な異なる電圧レベルの電源電圧を設定するデジタルETモードが用いられる。
 一方で、一般的な増幅器の特性として、入力信号の電力レベルが低下するに従って効率が低下する傾向がある。そのため、デジタルETモードにより入力信号の電力レベルが低下すると増幅器の効率が低下し得る。特に、近年、大容量かつ高速通信を目的として開発が進められている、サブテラヘルツ周波数帯域を使用した通信システムにおいては、ミリ波およびそれより低い周波数帯域の信号に比べて信号経路における損失が大きくなりやすいため、増幅器の効率低下の影響がより顕著になり得る。
 そこで、実施の形態1に係る送信回路10においては、各増幅回路に含まれるアンプを切換えることによってバックオフ量を拡大し、入力信号の電力レベルが低い領域における効率をさらに向上させる。具体的には、増幅回路130,140に含まれる全てのアンプを駆動状態とした第1状態(図2)、増幅回路130のみを駆動状態して増幅回路140のアンプを非駆動状態(停止)とした第2状態(図3)、および、増幅回路130におけるアンプ131のみを駆動状態とした第3状態(図4)を、入力信号Pinの電力レベルに応じて切換えることによって、電力効率を向上させる。
 図3は、第2状態におけるアンプの動作状態とインピーダンスを説明するための図である。また、図4は、第3状態におけるアンプの動作状態とインピーダンスを説明するための図である。なお、図3および図4においては、電力増幅回路100における移相回路120およびトランスTR1は省略されている。
 電力増幅回路100の動作状態は、電源電圧Vccにより変化する。実施の形態1の例においては、電源回路40のデジタルET430によって、電源電圧Vccは、V1,V2,V3(V1>V2>V3)の3段階で切換えられる。Vcc=V1の場合を第1状態とし、Vcc=V2の場合を第2状態とし、Vcc=V3の場合を第3状態とする。
 第1状態は、入力信号Pinの電力レベルが第1電力値よりも大きい値である場合の状態であり、電源電圧VccはV1に設定される。この場合、図2のように、増幅回路130におけるアンプ131,132、および、増幅回路140におけるアンプ141,142はいずれも駆動状態とされ、4つの増幅器を用いて入力信号の増幅が行なわれる。
 第2状態は、入力信号Pinの電力レベルが第1電力値よりも小さい第2電力値である場合の状態に対応する。この場合、図3に示されるように、増幅回路140におけるアンプ141,142が非駆動状態とされる。
 このとき、アンテナANTの負荷インピーダンスRをZとすると、バラン150における線路153の線路長が1/2波長であるため、増幅回路130の出力端(すなわち、接続ノードN1)におけるインピーダンスもZとなる。ここで、移相線路135のインピーダンスを2Zに設定していると、アンプ131,132の各々から負荷側を見たときのインピーダンスはいずれも2Zとなる。増幅回路140の動作状態によって、増幅回路130の出力端から負荷側を見たときのインピーダンス変化はないため、第2状態の場合における増幅回路130のインピーダンス状態も変化しない。
 したがって、第2状態の場合においては、動作するアンプの数が半減することにより、3dBのバックオフ量を得ることができる。
 第3状態は、入力信号Pinの電力レベルが第2電力値よりもさらに小さい第3電力値である場合の状態に対応する。この場合、図4に示されるように、増幅回路140におけるアンプ141,142に加えて、増幅回路130におけるアンプ132が非駆動状態とされる。
 このとき、増幅回路130の出力端から負荷側を見たときのインピーダンスはZで変わらないが、アンプ132が停止されることによって、接続ノードN1から移相線路135へ分岐する分岐経路から負荷側を見たときのインピーダンスが、2ZからZに変化する。これにより、アンプ131から負荷側を見たときのインピーダンスが4Zとなり、第1状態および第2状態の場合と比べてインピーダンスが2倍になる。
 一般的に、増幅器の特性として、負荷インピーダンスが増加すると効率が増加する傾向がある。第3状態においては、第2状態の場合と比べて、アンプの数が半減するとともに、動作するアンプの負荷インピーダンスが2倍となる。したがって、第2状態からさらに6dBのバックオフ量を得ることができ、トータルとして9dBのバックオフ量を得ることができる。
 図5は、実施の形態1の電力増幅回路100の出力電力と効率との関係を説明するための図である。図5においては、横軸には出力端子T2からアンテナANTに出力される出力信号Poutの電力レベルが示されており、縦軸には電力増幅回路100の効率が示されている。
 図5において、実線LN10は、実施の形態1のように入力信号Pinの電力レベルに応じて、第1状態、第2状態および第3状態を切換えた場合のグラフである。
 破線LN11は、アンプ131,132,141,142を駆動した第1状態の場合に、これらのアンプに対応する4つのAB級増幅器を平均電力トラッキング(APT:Average Power Tracking)モードで駆動した場合のグラフである。ここで、APTモードは、所定期間における平均出力電力に基づいて電源電圧のレベルが設定されるモードである。
 一点鎖線LN12は、アンプ131,132を駆動状態とし、アンプ141,142を非駆動状態とした第2状態と、第1状態とを切換えた場合のグラフである。
 第3状態において増幅器が飽和状態となるまでの領域をRG3とし、第2状態において増幅器が飽和状態となるまでの領域をRG2とし、第1状態において増幅器が飽和状態となるまでの領域をRG1とする。第1状態における電源電圧VccはV1に設定され、第2状態における電源電圧VccはV2に設定され、第3状態における電源電圧VccはV3に設定されている(V1>V2>V3)。
 領域RG1においては、増幅回路130,140のすべてのアンプの並列動作によって、AB級増幅器の場合(破線LN11)に比べて効率が向上する。入力信号Pinの電力レベルが第1電力値から第2電力値へと低下した領域RG2においては、増幅回路140におけるアンプ141,142が停止されることにより効率が向上する。入力信号Pinの電力レベルが第3電力値にさらに低下した領域RG3においては、増幅回路130のアンプ132が停止されるため、駆動状態の131のインピーダンスが増加する。これにより、アンプ141の効率が高められる。
 したがって、実施の形態1の電力増幅回路100においては、入力信号Pinの電力レベルの低下に伴って、一部のアンプを停止させることによって、9dBのバックオフ量を実現することが可能となる。
 以上のように、マーチャントバランの各平衡線路に接続されたアンプを不平衡線路で合成するとともに、別の増幅回路で増幅した信号を不平衡線路に合成する構成を採用し、かつ、入力信号の電力レベルに応じて一部のアンプを非駆動状態とすることによって、電力増幅回路の効率を向上させることができる。
 実施の形態1における「増幅回路130」および「増幅回路140」は、本開示における「第1増幅回路」および「第2増幅回路」にそれぞれ対応する。実施の形態1における「アンプ141」および「アンプ142」は、本開示における「第1アンプ」および「第2アンプ」にそれぞれ対応する。実施の形態1における「アンプ131」および「アンプ132」は、本開示における「第3アンプ」および「第4アンプ」にそれぞれ対応する。実施の形態1における「線路151」~「線路153」は、本開示における「第1線路」~「第3線路」にそれぞれ対応する。
 <変形例>
 実施の形態1の電力増幅回路100においては、増幅回路130が2つのアンプを有するドハティ増幅器で構成された例について説明したが、増幅回路130は必ずしもドハティ増幅器でなくてもよい。
 図6は、変形例に係る送信回路における電力増幅回路100Aの詳細構成を示す図である。電力増幅回路100Aにおいては、図2で示した実施の形態1の増幅回路130が、単独のアンプで構成された増幅回路130Aに置き換わっており、それに伴って、移相回路120におけるハイブリッドカプラ122が削除された構成となっている。図6において、図2と重複する要素の説明は繰り返さない。
 増幅回路130Aは、位相調整器121からの信号を増幅して、増幅回路140のバラン150における線路153の第1部分1531に供給する。電力増幅回路100Aにおいては、入力信号Pinの電力レベルが所定値よりも大きい場合には、増幅回路130A,140のすべてのアンプが駆動状態とされ、入力信号Pinの電力レベルが所定値よりも小さくなると、増幅回路140のアンプ141,142が停止される。
 これによって、図5における一点鎖線LN12のような効率となり、3dBのバックオフ量を得ることができる。
 変形例における「増幅回路130A」は、本開示における「第1増幅回路」に対応する。
 [実施の形態2]
 実施の形態2においては、実施の形態1の電力増幅回路100の構成に加えて、低電力モード用の増幅回路が設けられる構成について説明する。
 図7は、実施の形態2に係る送信回路における電力増幅回路100Bの詳細構成を示す図である。電力増幅回路100Bにおいては、図2で示した実施の形態1における増幅回路130が増幅回路130Bに置き換わった構成となっている。増幅回路130Bにおいては、増幅回路130におけるアンプ131,132および移相線路135に加えて、アンプ133が追加された構成となっている。図7において、図2と重複する要素の説明は繰り返さない。
 図7を参照して、電力増幅回路100Bにおいては、分岐回路110は、入力信号Pinを3つの経路に分岐し、分岐した信号を移相回路120、トランスTR1,および、増幅回路130Bにおけるアンプ133にそれぞれ供給する。
 アンプ133の出力端は、アンプ132の出力端と同様に、バラン150における線路153に接続されている。アンプ133は、入力信号Pinの電力レベルが、図5の領域RG3における特定の電力レベルの場合に効率が最大となる特性を有する。そのため、アンプ133は、入力信号Pinが当該特定の電力レベルよりも大きい場合には非駆動状態とされ、当該特定の電力レベルよりも小さくなった場合に駆動状態とされる。なお、アンプ133が駆動される場合には、アンプ131,132,141,142は非駆動状態とされる。アンプ133のみが駆動される動作状態を「第4状態」と称する。
 (電力増幅回路の動作)
 次に、図8~図11を用いて、実施の形態2における、第1状態、第2状態、第3状態および第4状態の場合の、各アンプの動作状態についてそれぞれ説明する。
 図8は、第1状態におけるアンプの動作状態を説明するための図である。第1状態においては、増幅回路130Bにおけるアンプ131,132および増幅回路140におけるアンプ141,142が駆動状態とされ、増幅回路130Bにおけるアンプ133が非駆動状態とされる。この場合は、実施の形態1の第1状態と同様の特性となる。
 図9は、第2状態におけるアンプの動作状態を説明するための図である。第2状態においては、増幅回路130Bにおけるアンプ131,132が駆動状態とされ、増幅回路130Bにおけるアンプ133ならびに増幅回路140におけるアンプ141,142が非駆動状態とされる。この場合は、実施の形態1の第2状態と同様の特性となる。
 図10は、第3状態におけるアンプの動作状態を説明するための図である。第3状態においては、増幅回路130Bにおけるアンプ131が駆動状態とされ、増幅回路130Bにおけるアンプ132,133ならびに増幅回路140におけるアンプ141,142が非駆動状態とされる。この場合は、実施の形態1の第3状態と同様の特性となる。
 図11は、第4状態におけるアンプの動作状態を説明するための図である。第4状態においては、増幅回路130Bにおけるアンプ133が駆動状態とされ、増幅回路130Bにおけるアンプ131,132ならびに増幅回路140におけるアンプ141,142が非駆動状態とされる。この場合は、アンプ131で増幅された信号のみが、バラン150の線路153を通ってアンテナANTに出力される。そのため、出力電力の特性は、アンプ131の特性になる。
 図12は、実施の形態2の電力増幅回路100Bの出力電力と効率との関係を説明するための図である。図12においては、第4状態において増幅器が飽和状態となるまでの領域をRG4とし、第3状態において増幅器が飽和状態となるまでの領域をRG3とし、第2状態において増幅器が飽和状態となるまでの領域をRG2とし、第1状態において増幅器が飽和状態となるまでの領域をRG1とする。第1状態における電源電圧VccはV1に設定され、第2状態における電源電圧VccはV2に設定され、第3状態における電源電圧VccはV3に設定され、第4状態における電源電圧VccはV4に設定されている(V1>V2>V3>V4)。
 図12において、実線LN10Aは、入力信号Pinの電力レベルに応じて、第1状態~第4状態を切換えた場合のグラフである。破線LN13は、アンプ131が単独の場合のグラフである。
 図12に示されるように、領域RG1,RG2,RG3においては、アンプ133が非駆動状態とされ、実施の形態1と同様に他の各アンプが切換えられる。そして、入力信号Pinの電力レベルが低下して領域RG4になると、増幅回路130におけるアンプ131,132および増幅回路140における141,142が非駆動状態とされるとともに、アンプ133が駆動状態とされる。これにより、領域RG4においては、低い入力電力に対して高効率となる特性を有するアンプ133が用いられる。したがって、電力増幅回路100Bにおいては、実線LN10Aに示されるように、実施の形態1の場合に比べて、領域RG4の効率をさらに向上させることができる。
 実施の形態2における「増幅回路130B」は、本開示における「第1増幅回路」に対応する。実施の形態2における「アンプ133」は、本開示における「第5アンプ」に対応する。
 今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
 1 通信装置、10 送信回路、20 BBIC、30 RFIC、40 電源回路、50 バイアス制御回路、100,100A,100B 電力増幅回路、110 分岐回路、120 移相回路、121 位相調整器、122 ハイブリッドカプラ、130,130A,130B,140 増幅回路、131~133,141,142 アンプ、135 移相線路、150 バラン、151~153 線路、410 MPC、420 電源選択回路、430 デジタルET、1531 第1部分、1532 第2部分、ANT アンテナ、C1,C2 キャパシタ、GND 接地電位、N1 接続ノード、T1,T3,T4 入力端子、T2 出力端子、TR1 トランス、VB バッテリ電圧、Vcc 電源電圧。

Claims (10)

  1.  アンテナに信号を伝達する送信回路であって、
     入力端子と、
     前記入力端子で受けた高周波信号である入力信号を増幅するように構成された第1増幅回路および第2増幅回路と、
     増幅された信号を前記アンテナへと出力するための出力端子とを備え、
     前記第2増幅回路は、
      第1アンプおよび第2アンプと、
      一対の平衡線路から不平衡線路に変換するバランとを含み、
     前記一対の平衡線路は、第1線路および第2線路を含み、
     前記第1線路の一方端は前記第1アンプの出力端に接続され、他方端は接地電位に接続され、
     前記第2線路の一方端は前記第2アンプの出力端に接続され、他方端は前記接地電位に接続され、
     前記不平衡線路の一方端は前記第1増幅回路の出力端に接続され、他方端は前記出力端子に接続され、
     入力信号の電力レベルに応じて、前記第1アンプおよび前記第2アンプの駆動状態が切換えられる、送信回路。
  2.  前記バランは、前記不平衡線路として、前記第1線路および前記第2線路に結合する第3線路をさらに含むマーチャントバランであり、
     送信対象の高周波信号の波長をλとした場合、
      前記第1線路および前記第2線路は、λ/4の線路長を有し、
      前記第3線路は、λ/2の線路長を有する、請求項1に記載の送信回路。
  3.  前記第3線路は、
      前記第1線路に結合する第1部分と、
      前記第2線路に結合する第2部分とを含み、
     前記第1部分および前記第2部分の各々は、λ/4の線路長を有する、請求項2に記載の送信回路。
  4.  前記第1増幅回路は、
      第3アンプおよび第4アンプと、
      前記第3アンプの出力端と前記第4アンプの出力端との間に接続された移相線路とを含み、
     前記第4アンプの出力端は、前記不平衡線路の他方端に接続されている、請求項1~請求項3のいずれか1項に記載の送信回路。
  5.  前記第3アンプおよび前記第4アンプに位相差を伴って前記入力信号を供給する移相回路をさらに備え、
     前記第3アンプに供給される信号と前記第4アンプに供給される信号の位相は90°異なる、請求項4に記載の送信回路。
  6.  前記移相回路は、
      前記入力信号の位相を調整する位相調整器と、
      前記位相調整器からの信号を前記第3アンプおよび前記第4アンプに供給するハイブリッドカプラとを含む、請求項5に記載の送信回路。
  7.  一次巻線および二次巻線を有し、前記入力信号を前記第1アンプおよび前記第2アンプに供給するトランスをさらに備え、
     前記一次巻線の一方端は前記入力端子に接続され、他方端は前記接地電位に接続され、
     前記二次巻線の一方端は前記第1アンプに接続され、他方端は前記第2アンプに接続され、
     前記第2アンプに供給される信号と前記第1アンプに供給される信号の位相は180°異なる、請求項1~請求項6のいずれか1項に記載の送信回路。
  8.  前記入力信号の電力レベルが第1しきい値以上の場合には、前記第1アンプ、前記第2アンプ、前記第3アンプおよび前記第4アンプが駆動状態とされ、
     前記入力信号の電力レベルが第1しきい値未満であって、かつ、第2しきい値以上の場合には、前記第3アンプおよび前記第4アンプが駆動状態とされる一方で、前記第1アンプおよび前記第2アンプが非駆動状態とされ、
     前記入力信号の電力レベルが第2しきい値未満の場合には、前記第3アンプが駆動状態とされる一方で、前記第1アンプ、前記第2アンプおよび前記第4アンプが非駆動状態とされる、請求項4に記載の送信回路。
  9.  前記第2増幅回路は、前記入力信号を増幅するように構成された第5アンプをさらに含み、
     前記第5アンプの出力端は、前記不平衡線路の一方端に接続され、
     前記入力信号の電力レベルが第2しきい値よりも小さい第3しきい値未満の場合には、前記第5アンプが駆動状態とされる一方で、前記第1アンプ、前記第2アンプ、前記第3アンプおよび前記第4アンプが非駆動状態とされ、
     前記入力信号の電力レベルが前記第3しきい値以上の場合には、前記第5アンプは非駆動状態とされる、請求項8に記載の送信回路。
  10.  請求項1~請求項9のいずれか1項に記載の送信回路と、
     前記アンテナと、
     前記入力信号を前記送信回路に供給するように構成された信号処理回路とを備える、通信装置。
PCT/JP2025/004957 2024-03-15 2025-02-14 送信回路およびそれを搭載した通信装置 Pending WO2025192166A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024041184 2024-03-15
JP2024-041184 2024-03-15

Publications (1)

Publication Number Publication Date
WO2025192166A1 true WO2025192166A1 (ja) 2025-09-18

Family

ID=97063552

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/004957 Pending WO2025192166A1 (ja) 2024-03-15 2025-02-14 送信回路およびそれを搭載した通信装置

Country Status (1)

Country Link
WO (1) WO2025192166A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018078390A (ja) * 2016-11-07 2018-05-17 富士通株式会社 位相切り替え機能付き可変増幅装置及びフェーズシフタ
JP2018093490A (ja) * 2016-11-30 2018-06-14 住友電工デバイス・イノベーション株式会社 ドハティアンプ
CN111342787A (zh) * 2020-05-07 2020-06-26 优镓科技(北京)有限公司 一种负载调制差分功率放大器、基站和移动终端
WO2023286492A1 (ja) * 2021-07-14 2023-01-19 株式会社村田製作所 電力増幅回路及び電力増幅方法
WO2023007996A1 (ja) * 2021-07-29 2023-02-02 株式会社村田製作所 電力増幅回路および通信装置
WO2023157725A1 (ja) * 2022-02-17 2023-08-24 株式会社村田製作所 高周波回路および通信装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018078390A (ja) * 2016-11-07 2018-05-17 富士通株式会社 位相切り替え機能付き可変増幅装置及びフェーズシフタ
JP2018093490A (ja) * 2016-11-30 2018-06-14 住友電工デバイス・イノベーション株式会社 ドハティアンプ
CN111342787A (zh) * 2020-05-07 2020-06-26 优镓科技(北京)有限公司 一种负载调制差分功率放大器、基站和移动终端
WO2023286492A1 (ja) * 2021-07-14 2023-01-19 株式会社村田製作所 電力増幅回路及び電力増幅方法
WO2023007996A1 (ja) * 2021-07-29 2023-02-02 株式会社村田製作所 電力増幅回路および通信装置
WO2023157725A1 (ja) * 2022-02-17 2023-08-24 株式会社村田製作所 高周波回路および通信装置

Similar Documents

Publication Publication Date Title
US6262629B1 (en) High efficiency power amplifier having reduced output matching networks for use in portable devices
JP5687760B2 (ja) マルチバンド高効率ドハティ増幅器
US12155352B2 (en) Power amplifier arrangement
US7570111B1 (en) Apparatus and method for wideband amplification of RF signals
US7489910B2 (en) Wireless transmitter and amplifier
CN114050792A (zh) 一种新型宽带多赫蒂射频功率放大器
US9331836B2 (en) De-multiplexing a radio frequency input signal using output transformer circuitry
US20240162860A1 (en) Power amplifier circuit and power amplification method
WO2009045686A2 (en) Inverted doherty amplifier with increased off-state impedence
JP4248367B2 (ja) 電力合成形高効率増幅器
KR102165176B1 (ko) 도허티 전력 증폭 장치 및 이 장치의 부하 임피던스 변조 방법
US11482974B2 (en) Radio-frequency amplifier
CN117795846A (zh) 功率放大电路和通信装置
WO2012061253A1 (en) Power amplifiers
KR20210014358A (ko) 다중 모드 기반의 전력 증폭 장치
CN118337156A (zh) 多赫蒂射频功率放大器
US10063190B2 (en) Broadband Doherty power amplifier
JP4282655B2 (ja) 無線送信機および増幅器
WO2023157702A1 (ja) 高周波回路および通信装置
US20240305247A1 (en) Power amplifier circuit
WO2025177798A1 (ja) 送信回路およびそれを搭載した通信装置
KR102546533B1 (ko) 쉬프만 위상 천이기를 이용한 다중 대역 도허티 증폭기
WO2025182398A1 (ja) 高周波モジュールおよびそれを搭載した通信装置
JP2005086447A (ja) 電力合成形増幅器
WO2024045144A1 (zh) 一种功率放大电路和射频收发装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25770014

Country of ref document: EP

Kind code of ref document: A1