WO2025186901A1 - Ｌｓｉ内部情報出力方法 - Google Patents

Ｌｓｉ内部情報出力方法

Info

Publication number
WO2025186901A1
WO2025186901A1 PCT/JP2024/008281 JP2024008281W WO2025186901A1 WO 2025186901 A1 WO2025186901 A1 WO 2025186901A1 JP 2024008281 W JP2024008281 W JP 2024008281W WO 2025186901 A1 WO2025186901 A1 WO 2025186901A1
Authority
WO
WIPO (PCT)
Prior art keywords
information
lsi
die
internal information
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2024/008281
Other languages
English (en)
French (fr)
Other versions
WO2025186901A8 (ja
Inventor
信一 丸井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Priority to PCT/JP2024/008281 priority Critical patent/WO2025186901A1/ja
Publication of WO2025186901A1 publication Critical patent/WO2025186901A1/ja
Publication of WO2025186901A8 publication Critical patent/WO2025186901A8/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning

Definitions

  • This disclosure relates to a method for outputting internal information from an LSI (Large Scale Integration circuit).
  • LSI Large Scale Integration circuit
  • one method is for the LSI to output information in response to an inquiry from outside the LSI, using the scan path used during testing.
  • the analysis server needs to consider not only current monitoring results but also accumulated past monitoring results, such as whether the current monitoring results are worsening compared to the LSI's past state. It is also assumed that a single analysis server will analyze LSIs installed in multiple products. Furthermore, a single LSI may contain multiple dies, each with its own monitoring location, meaning that multiple monitoring results can be output from a single LSI. For this reason, the analysis server needs to accurately identify which monitoring location on the LSI the monitoring results sent to it refer to.
  • the external device inquires about the internal information beforehand, so the external device can identify in advance what information it will receive from the LSI.
  • conventional methods cannot identify each piece of internal information.
  • Patent Documents 1 to 3 only disclose cases where there is a one-to-one relationship between an external device and an LSI. For this reason, the technologies disclosed in Patent Documents 1 to 3 cannot be applied when analyzing multiple LSIs using a single analysis server.
  • the present disclosure therefore aims to provide a method for outputting internal information about an LSI that enables the internal information of an LSI containing multiple dies to be analyzed using a single analysis server.
  • an LSI internal information output method outputs internal information of an LSI packaged with multiple dies, wherein the multiple dies include a first die and a second die different from the first die, and the LSI internal information output method includes an internal information acquisition step of acquiring first internal information within the first die, an ID acquisition step of acquiring a first ID that is identification information for the first die in the first internal information, a die ID acquisition step of acquiring a first die ID that is identification information for the first die by associating the first internal information with the first internal information, a hierarchical information generation step of generating first hierarchical information that associates the first internal information with the first ID and the first die ID, and an output step of outputting the first hierarchical information from the LSI, wherein information associating the first internal information with the first ID and information associating the first die with the first die ID does not exist within the first die.
  • This disclosure provides a method for outputting internal information about an LSI that enables the internal information of an LSI containing multiple dies to be analyzed using a single analysis server.
  • 1 is a block diagram showing an overview of an information processing system to which an LSI internal information output method according to an embodiment is applied; 1 is a block diagram showing a configuration of functions related to a method for outputting LSI internal information of a first LSI according to an embodiment; 10A and 10B are diagrams showing information included in each piece of layered information generated by a layered information generating unit according to an embodiment; 1 is a block diagram showing a configuration of functions related to an LSI internal information output method of a communication interface according to an embodiment; 10A and 10B are diagrams illustrating information included in each piece of LSI layered information according to an embodiment. 1 is a flowchart illustrating an LSI internal information output method according to an embodiment.
  • FIG. 10 is a diagram showing information included in first layered information according to a first modification of the embodiment.
  • FIG. 10 is a diagram showing information included in the first LSI layered information according to the second modification of the embodiment;
  • the LSI internal information output method according to this embodiment is a method for outputting internal information of an LSI that includes multiple dies and is packaged as one package.
  • the LSI internal information output method according to this embodiment is a method for outputting internal information of an LSI that includes multiple dies and is packaged as one package.
  • Fig. 1 is a block diagram showing an overview of an information processing system 1 to which the LSI internal information output method according to this embodiment is applied.
  • Fig. 1 also shows an analysis server 2.
  • the analysis server 2 is a server that acquires internal information of one or more LSIs included in the information processing system 1 and analyzes the state of each LSI based on the internal information.
  • Information processing system 1 is a system that includes an LSI and performs information processing.
  • information processing system 1 includes one or more LSIs and a communication interface 80, as shown in FIG. 1.
  • the communication interface may be referred to as a communication I/F, as shown in FIG. 1.
  • the one or more LSIs include a first LSI 11, a second LSI 12, and a third LSI 13.
  • Each LSI includes multiple dies.
  • Each of the multiple dies included in each LSI may or may not be packaged.
  • the multiple dies may be mounted on a single mounting substrate, or one of the multiple dies may have another die mounted on it.
  • Each LSI outputs internal information for at least one of the multiple dies included in that LSI.
  • internal information refers to information that indicates the internal state of the die.
  • internal information may include information that indicates the deterioration state of the die.
  • the internal information may include at least one of information corresponding to the operating voltage of each die and information corresponding to the temperature of the die.
  • the internal information may also include signal delays, clock jitter, etc. within the die.
  • Figure 2 is a block diagram showing the functional configuration related to the LSI internal information output method of the first LSI 11 according to this embodiment.
  • the second LSI 12 and third LSI 13 also have the same configuration as the first LSI 11, and therefore a description of their detailed configuration will be omitted.
  • the first LSI 11 includes an information generating die 20, a first die 30, and a second die 40.
  • the first LSI 11 may include other dies in addition to these dies.
  • data communication is performed between the communication interface 80 (see FIG. 1), the information generating die 20, the first die 30, and the second die 40 using a serial transmission method.
  • the first die 30 is an element on which a semiconductor integrated circuit is formed.
  • the first die 30 has input ports Pi11 and Pi12, output ports Po11 and Po12, a first information output unit 31, and a second information output unit 32.
  • the input port Pi11 is a port to which a signal output from the information generating die 20 is input.
  • the signal input to the input port Pi11 is transmitted directly to the output port Po12.
  • the input port Pi12 is a port to which a signal output from the second die 40 is input.
  • the signal input to the input port Pi12 is transmitted to the second information output unit 32.
  • the output port Po11 is a port that outputs a signal from the first die 30 to the information generating die 20.
  • the signal output from the first information output unit 31 is output to the information generating die 20 via the output port Po11.
  • the output port Po12 is a port that outputs a signal from the first die 30 to the second die 40.
  • the signal input to the input port Pi11 is output directly from the output port Po12 to the second die 40.
  • the first information output unit 31 is a processing unit that outputs first internal information in the first die 30.
  • the first information output unit 31 acquires the first internal information and outputs it to the output port Po11.
  • the first information output unit 31 has, for example, a monitor circuit (not shown) that includes a sensor that acquires information corresponding to the first internal information.
  • the first information output unit 31 is configured to generate first internal information based on the output signal of the sensor and store it in a shift register or the like within the first information output unit 31.
  • the first internal information may be generated, for example, immediately after the first LSI 11 is started up. Specifically, the first internal information may be generated in the first test routine executed after the first LSI 11 is started up. The first internal information may also be generated immediately before the first LSI 11 stops operating. Specifically, the first internal information may be generated after a signal to stop the operation of the first LSI 11 is input to the first LSI 11 or the information processing system 1.
  • the first information output unit 31 receives a signal from the second information output unit 32 and outputs the signal as is to the output port Po11.
  • the first information output unit 31 includes, for example, a shift register using a flip-flop circuit. Furthermore, if the first die 30 has a scan path for test mode, part of the scan path may be used in the first information output unit 31.
  • the second information output unit 32 is a processing unit that outputs second internal information within the first die 30.
  • the second internal information is internal information different from the first internal information.
  • the second internal information may, for example, correspond to information about the same inspection target as the first internal information, acquired by a sensor other than the sensor used to acquire the first internal information.
  • the second information output unit 32 acquires the second internal information and outputs it to the first information output unit 31.
  • the second information output unit 32 has, for example, a monitor circuit (not shown) including a sensor that acquires information corresponding to the second internal information.
  • the second information output unit 32 is configured to generate second internal information based on the output signal of the sensor and store it in a shift register or the like within the second information output unit 32.
  • the second information output unit 32 receives a signal from the input port Pi12 and outputs the signal as is to the first information output unit 31.
  • the third internal information and fourth internal information of the second die 40 are input to the second information output unit 32 via the input port Pi12.
  • the second information output unit 32 includes, for example, a shift register using a flip-flop circuit.
  • the first die 30 has a scan path for test mode, part of the scan path may be used in the second information output unit 32.
  • the second die 40 is an element on which a semiconductor integrated circuit is formed, and is different from the first die 30.
  • the second die 40 may be a die separate from the first die 30, and may have the same configuration as the first die 30.
  • the second die 40 has an input port Pi21, an output port Po21, a third information output unit 43, and a fourth information output unit 44.
  • the input port Pi21 is a port to which a signal output from the first die 30 is input.
  • the signal input to the input port Pi21 is transmitted directly to the fourth information output unit 44.
  • the output port Po21 is a port that outputs a signal from the second die 40 to the first die 30.
  • the signal output from the third information output unit 43 is output to the first die 30 via the output port Po21.
  • the fourth information output unit 44 is a processing unit that outputs fourth internal information within the second die 40.
  • the fourth internal information is internal information different from the third internal information.
  • the fourth internal information may, for example, correspond to information about the same inspection target as the third internal information, acquired by a sensor other than the sensor used to acquire the third internal information.
  • the fourth information output unit 44 acquires the fourth internal information and outputs it to the third information output unit 43.
  • the fourth information output unit 44 has, for example, a monitor circuit (not shown) including a sensor that acquires information corresponding to the fourth internal information.
  • the fourth information output unit 44 is configured to generate fourth internal information based on the output signal of the sensor and store it in a shift register or the like within the fourth information output unit 44.
  • the fourth information output unit 44 receives a signal from the input port Pi21 and outputs the signal as is to the third information output unit 43.
  • the fourth information output unit 44 includes, for example, a shift register using a flip-flop circuit. Furthermore, if the second die 40 has a scan path for test mode, part of the scan path may be used in the fourth information output unit 44.
  • the information generating die 20 is a processing unit that generates first hierarchical information including first internal information.
  • the information generating die 20 further generates second hierarchical information including second internal information, third hierarchical information including third internal information, and fourth hierarchical information including fourth internal information.
  • the information generating die 20 outputs the first hierarchical information, second hierarchical information, third hierarchical information, and fourth hierarchical information to the communication interface 80 (see Figure 1).
  • the information generating die 20 may be capable of generating hierarchical information by a sequencer incorporated into the information generating die 20 at the circuit design stage, or may be capable of generating hierarchical information programmably using a processor or the like.
  • the information generation die 20 has input ports Pi01 and Pi02, output ports Po01 and Po02, an acquisition unit 21, a memory unit 26, and a hierarchical information generation unit 28.
  • the input port Pi01 is a port to which a signal input to the first LSI 11 is input.
  • the signal input to the input port Pi01 is transmitted directly to the output port Po02.
  • the input port Pi02 is a port to which a signal output from the first die 30 is input.
  • the signal input to the input port Pi02 is transmitted to the acquisition unit 21.
  • the output port Po01 is a port that outputs a signal from the information generating die 20 to the outside of the first LSI 11.
  • the signal output from the hierarchical information generating unit 28 is output to the communication interface 80 (see Figure 1) via the output port Po01.
  • the output port Po02 is a port that outputs a signal from the information generating die 20 to the first die 30.
  • the signal input to the input port Pi01 is output directly from the output port Po02 to the first die 30.
  • the storage unit 26 stores information necessary to extract the first internal information from the signal input to the information generating die 20. Specifically, the storage unit 26 stores information indicating the bit position indicating the first internal information in the bit string indicated by the signal input from input port Pi02 of the information generating die 20. In this embodiment, the storage unit 26 also stores information indicating the bit positions indicating each of the second internal information, third internal information, and fourth internal information in the bit string indicated by the signal input from input port Pi02 of the information generating die 20.
  • the memory unit 26 stores a first ID (Identification Data), which is the identification information of the first die 30 for the first internal information.
  • the memory unit 26 also stores a second ID, which is the identification information of the first die 30 for the second internal information, a third ID, which is the identification information of the second die 40 for the third internal information, and a fourth ID, which is the identification information of the second die 40 for the fourth internal information.
  • the first ID is identification information for identifying the first internal information from among the multiple pieces of internal information in the first die 30.
  • the first ID may be identification information that can identify the first internal information from the first internal information and the second internal information.
  • the first ID may be 1, and the second ID, which is identification information in the first die 30 for the second internal information, may be 0.
  • a third ID which is identification information of the third internal information in the second die 40
  • a fourth ID which is identification information of the fourth internal information in the second die 40
  • the third ID is identification information for identifying the third internal information from among the multiple pieces of internal information in the second die 40.
  • the third ID may be identification information that can identify the third internal information from the third internal information and the fourth internal information.
  • the third ID may be 1, and the fourth ID, which is identification information of the fourth internal information in the second die 40, may be 0.
  • the storage unit 26 stores information associating the first internal information with the first ID, information associating the second internal information with the second ID, information associating the third internal information with the third ID, and information associating the fourth internal information with the fourth ID. Note that the information associating the first internal information with the first ID and the information associating the second internal information with the second ID do not exist in the first die 30 (and the second die 40), and the information associating the third internal information with the third ID and the information associating the fourth internal information with the fourth ID do not exist in the second die 40 (and the first die 30).
  • the memory unit 26 stores a first die ID, which is identification information for the first die 30.
  • the memory unit 26 also stores a second die ID, which is identification information for the second die 40.
  • the memory unit 26 stores information associating the first die 30 with the first die ID, and information associating the second die 40 with the second die ID. Note that the information associating the first die 30 with the first die ID and the information associating the second die 40 with the second die ID do not exist within the first die 30 and the second die 40.
  • the acquisition unit 21 is a processing unit that acquires information including the first internal information.
  • a signal input to the input port Pi02 of the information generating die 20 is transmitted, and information including the first internal information is acquired from the signal.
  • the signal transmitted to the acquisition unit 21 includes the first internal information and second internal information of the first die 30, and the third internal information and fourth internal information of the second die 40.
  • the acquisition unit 21 outputs information including the first internal information to the hierarchical information generating unit 28. Specifically, the acquisition unit 21 outputs the first internal information, second internal information, third internal information, fourth internal information, first ID, second ID, third ID, fourth ID, first die ID, and second die ID to the hierarchical information generating unit 28.
  • the acquisition unit 21 has an internal information acquisition unit 22, an ID acquisition unit 23, and a die ID acquisition unit 24.
  • the internal information acquisition unit 22 is a processing unit that acquires first internal information from the first die 30. In this embodiment, the internal information acquisition unit 22 also acquires second internal information from the first die 30, and third internal information and fourth internal information from the second die 40. The internal information acquisition unit 22 extracts the first internal information from the signal input from the input port Pi02 of the information generating die 20 based on the information stored in the memory unit 26. In this embodiment, the internal information acquisition unit 22 acquires the second internal information, third internal information, and fourth internal information as well as the first internal information. The first internal information and second internal information may be included, for example, in the signal output from the first die 30. Furthermore, the third internal information and fourth internal information may be included, for example, in the signal output from the second die 40. In this case, the internal information acquisition unit 22 may acquire the first internal information, second internal information, third internal information, and fourth internal information by extracting them from the signal input to the information generating die 20.
  • the ID acquisition unit 23 is a processing unit that acquires the first ID, which is identification information for the first die 30 of the first internal information.
  • the first ID is stored in the memory unit 26 as information associated with the first internal information.
  • the ID acquisition unit 23 acquires the first ID from the memory unit 26.
  • the second ID, third ID, and fourth ID are stored in the memory unit 26 as information associated with the second internal information, third internal information, and fourth internal information, respectively.
  • the ID acquisition unit 23 acquires the second ID, third ID, and fourth ID from the memory unit 26 in the same way as the first ID.
  • the die ID acquisition unit 24 is a processing unit that acquires a first die ID, which is identification information of the first die 30, in association with the first internal information.
  • the first die ID is stored in the storage unit 26 in association with the first internal information.
  • the die ID acquisition unit 24 acquires the first die ID from the storage unit 26.
  • the first die ID is stored in the storage unit 26 in association with the first internal information and the second internal information.
  • the second die ID is stored in the storage unit 26 in association with the third internal information and the fourth internal information.
  • the die ID acquisition unit 24 acquires the first die ID from the storage unit 26 in association with the first internal information and the second internal information.
  • the die ID acquisition unit 24 also acquires the second die ID from the storage unit 26 in association with the third internal information and the fourth internal information.
  • the hierarchical information generation unit 28 generates first hierarchical information that associates the first internal information with the first ID and the first die ID. Each piece of hierarchical information generated by the hierarchical information generation unit 28 will be explained using Figure 3.
  • Figure 3 is a diagram showing information included in each piece of hierarchical information generated by the hierarchical information generation unit 28 according to this embodiment.
  • the hierarchical information generation unit 28 in addition to the first hierarchical information, the hierarchical information generation unit 28 generates second hierarchical information that associates the second internal information with the second ID and the first die ID, third hierarchical information that associates the third internal information with the third ID and the second die ID, and fourth hierarchical information that associates the fourth internal information with the fourth ID and the second die ID (see Figure 3).
  • the hierarchical information generation unit 28 outputs the generated first hierarchical information, second hierarchical information, third hierarchical information, and fourth hierarchical information from output port Po01 to the communication interface 80 (see Figure 1).
  • the hierarchical information generating unit 28 may generate each piece of hierarchical information each time a piece of internal information is generated and output, or it may not generate it. For example, if it determines based on a predetermined rule that output of the first internal information is unnecessary, it may not generate the first hierarchical information, or it may reduce the amount of information in the first hierarchical information. For example, if the hierarchical information generating unit 28 determines that output of the first internal information is unnecessary, it may generate first hierarchical information that does not include information corresponding to the first internal information. The hierarchical information generating unit 28 may determine whether output of the first internal information is unnecessary based on a comparison between the value corresponding to the first internal information and a reference value. The reference value may, for example, be stored in the storage unit 26, or may be input to the first LSI 11 from outside.
  • first die 30, second die 40, and information generating die 20 described above have functional configurations other than those shown in FIG. 2.
  • FIG. 2 shows only the functional configurations related to the LSI internal information output method, and other functional configurations are not shown.
  • the communication interface 80 is an interface that communicates with communication devices external to the information processing system 1.
  • the communication interface 80 transmits analysis information including the first hierarchical information to the analysis server 2, which analyzes the state of the first LSI 11.
  • the communication interface 80 according to this embodiment will be described using Figure 4.
  • Figure 4 is a block diagram showing the functional configuration related to the LSI internal information output method of the communication interface 80 according to this embodiment.
  • the communication interface 80 has input ports Pi81, Pi82, Pi83, and Pi84, output ports Po81, Po82, Po83, and Po84, an acquisition unit 81, a storage unit 86, an LSI hierarchical information generation unit 88, and a communication unit 89.
  • the input port Pi81 is a port to which a signal output from the first LSI 11 is input.
  • the signal input to the input port Pi81 is transmitted to the acquisition unit 81.
  • the input port Pi82 is a port to which a signal output from the second LSI 12 is input.
  • the signal input to the input port Pi82 is transmitted to the acquisition unit 81.
  • the input port Pi83 is a port to which a signal output from the third LSI 13 is input.
  • the signal input to the input port Pi83 is transmitted to the acquisition unit 81.
  • the input port Pi84 is a port through which signals are input from outside the information processing system 1. In this embodiment, signals input to the input port Pi84 are transmitted to the communication unit 89.
  • the output port Po81 is a port that outputs a signal to the first LSI 11.
  • the signal output from the communication unit 89 is output to the first LSI 11 via the output port Po81.
  • the output port Po82 is a port that outputs a signal to the second LSI 12.
  • the signal output from the communication unit 89 is output to the second LSI 12 via the output port Po82.
  • the output port Po83 is a port that outputs a signal to the third LSI 13.
  • the signal output from the communication unit 89 is output to the third LSI 13 via the output port Po83.
  • Output port Po84 is a port that outputs a signal to the outside of information processing system 1.
  • the signal output from communication unit 89 is transmitted to analysis server 2 via output port Po84.
  • the memory unit 86 stores information associating the first LSI 11 with a first LSI ID, which is identification information for the first LSI 11.
  • the memory unit 86 stores the first LSI ID, and also stores information associating the first LSI ID with information contained in the signal from the first LSI 11 input from input port Pi81.
  • the memory unit 86 stores the second LSI ID and the third LSI ID, and also stores information associating the second LSI ID with information contained in the signal from the second LSI 12 input from input port Pi82, and information associating the third LSI ID with information contained in the signal from the third LSI 13 input from input port Pi83.
  • information associating the first LSI 11 with the first LSI ID does not exist within the first LSI 11. Furthermore, information associating the second LSI 12 with the second LSI ID does not exist within the second LSI 12, and information associating the third LSI 13 with the third LSI ID does not exist within the third LSI 13.
  • the acquisition unit 81 is a processing unit that acquires first hierarchical information.
  • the acquisition unit 81 further acquires a first LSI ID, which is identification information of the first LSI 11, in association with the first hierarchical information.
  • the acquisition unit 81 acquires second hierarchical information, third hierarchical information, and fourth hierarchical information in addition to the first hierarchical information.
  • the acquisition unit 81 acquires the first LSI ID, which is identification information of the first LSI 11, in association with the first hierarchical information, second hierarchical information, third hierarchical information, and fourth hierarchical information.
  • the acquisition unit 81 further acquires hierarchical information (i.e., the first hierarchical information, etc.) from the second LSI 12 in the same way as the first LSI 11, and acquires the second LSI ID, which is identification information of the second LSI 12, in association with the hierarchical information.
  • the acquisition unit 81 further acquires hierarchical information from the third LSI 13, similar to the first LSI 11, and acquires a third LSI ID, which is identification information for the third LSI 13, in association with the hierarchical information.
  • the acquisition unit 81 has a hierarchical information acquisition unit 82 and an LSI ID acquisition unit 84.
  • the hierarchical information acquisition unit 82 acquires first hierarchical information.
  • the hierarchical information acquisition unit 82 acquires hierarchical information from each LSI.
  • the hierarchical information acquisition unit 82 acquires first hierarchical information, second hierarchical information, third hierarchical information, and fourth hierarchical information from the first LSI 11.
  • the hierarchical information acquisition unit 82 acquires the first hierarchical information, etc. from the signal from the first LSI 11 input to the input port Pi81.
  • the hierarchical information acquisition unit 82 also acquires the hierarchical information of the second LSI 12 from the signal from the second LSI 12 input to the input port Pi82, and acquires the hierarchical information of the third LSI 13 from the signal from the third LSI 13 input to the input port Pi83.
  • the LSI ID acquisition unit 84 is a processing unit that acquires the first LSI ID, which is identification information of the first LSI 11, in association with the first hierarchical information.
  • the LSI ID acquisition unit 84 acquires the first LSI ID, which is identification information of the first LSI 11, in association with the first hierarchical information, the second hierarchical information, the third hierarchical information, and the fourth hierarchical information.
  • the LSI ID acquisition unit 84 acquires the second LSI ID, which is identification information of the second LSI 12, and the third LSI ID, which is identification information of the third LSI 13.
  • the LSI ID acquisition unit 84 acquires the first LSI ID, the second LSI ID, and the third LSI ID from the memory unit 86.
  • the LSI ID acquisition unit 84 outputs the first hierarchical information and first LSI ID, which are associated with each other, to the LSI hierarchical information generation unit 88.
  • the LSI ID acquisition unit 84 also outputs the second hierarchical information and second LSI ID, which are associated with each other, and the third hierarchical information and third LSI ID, which are associated with each other, to the LSI hierarchical information generation unit 88.
  • the LSI hierarchical information generation unit 88 is a processing unit that generates first LSI hierarchical information that associates the first hierarchical information with the first LSI ID.
  • the LSI hierarchical information of this embodiment will be described using Figure 5.
  • Figure 5 is a diagram showing the information contained in each LSI hierarchical information of this embodiment.
  • the LSI hierarchical information generation unit 88 generates second LSI hierarchical information that associates the second hierarchical information with the first LSI ID, third LSI hierarchical information that associates the third hierarchical information with the first LSI ID, and fourth LSI hierarchical information that associates the fourth hierarchical information with the first LSI ID (see Figure 5).
  • the LSI layered information generation unit 88 also generates LSI layered information that associates layered information related to the second LSI 12 with the second LSI ID, and LSI layered information that associates layered information related to the third LSI 13 with the third LSI ID.
  • the LSI layered information generation unit 88 outputs each piece of LSI layered information to the communication unit 89.
  • the communication unit 89 is a processing unit that communicates with the outside of the information processing system 1.
  • the communication unit 89 communicates with the analysis server 2. Specifically, it transmits analysis information indicating the state of each LSI included in the information processing system 1 to the analysis server 2.
  • the communication mode used by the communication unit 89 is not particularly limited.
  • the communication unit 89 may communicate with the analysis server 2 via wired or wireless communication.
  • the analysis information includes first hierarchical information.
  • the analysis information includes each LSI hierarchical information related to the first LSI 11, each LSI hierarchical information related to the second LSI 12, and each LSI hierarchical information related to the third LSI 13.
  • the communication unit 89 adds to the analysis information a sender ID, which is identification information of the communication interface 80 that sends the analysis information, and time information related to the time when the first internal information (or other internal information) was acquired.
  • the time information is information corresponding to any time between the time when the first internal information (or other internal information) was generated and the time when the analysis information was sent to the analysis server 2.
  • the sender ID is, for example, an ID corresponding to the MAC address associated with the communication interface 80.
  • the analysis server 2 is a server that analyzes the state of each of one or more LSIs included in the information processing system 1.
  • the analysis server 2 for example, acquires internal information for each of the multiple dies included in each LSI and analyzes the state of each of the multiple dies based on the internal information.
  • the analysis server 2 for example, stores the acquired internal information and analyzes the deterioration state of each of the multiple dies included in each LSI.
  • the analysis server 2 may, for example, analyze changes in the internal information over time based on the accumulated internal information, and analyze the deterioration of each die based on the analysis results.
  • the analysis server 2 may also, for example, acquire internal information from LSIs included in devices other than the information processing system 1. In this way, the analysis server 2 can acquire and analyze internal information from multiple LSIs in parallel.
  • the LSI internal information output method according to this embodiment is a method for outputting internal information of an LSI that includes multiple dies and is packaged as a single package.
  • FIG. 6 is a flowchart showing the LSI internal information output method according to this embodiment. Note that the following description will focus on the operation of the first LSI 11 of the information processing system 1. The operations of the second LSI 12 and third LSI 13 are similar to those of the first LSI 11, and therefore will not be described here.
  • the internal information acquisition unit 22 of the information generating die 20 acquires first internal information in the first die 30 (internal information acquisition step S10).
  • the first information output unit 31 of the first die 30 generates the first internal information.
  • the internal information acquisition unit 22 of the information generating die 20 further acquires second internal information from the first die 30, which is different from the first internal information.
  • the second information output unit 32 of the first die 30 generates the second internal information.
  • the internal information acquisition unit 22 further acquires third internal information in the second die 40 and fourth internal information in the second die 40.
  • the third information output unit 43 of the second die 40 generates the third internal information
  • the fourth information output unit 44 generates the fourth internal information.
  • each piece of internal information may be generated immediately after the first LSI 11 starts up, or immediately before the first LSI 11 stops operating.
  • each piece of internal information may be generated periodically, or may be generated based on an external instruction.
  • the ID acquisition unit 23 of the information generating die 20 acquires a first ID, which is identification information for the first die 30 of the first internal information (ID acquisition step S12).
  • the ID acquisition unit 23 further acquires a second ID, which is identification information for the first die 30 of the second internal information, a third ID, which is identification information for the second die 40 of the third internal information, and a fourth ID, which is identification information for the second die 40 of the fourth internal information.
  • information associating the first internal information with the first ID, information associating the second internal information with the second ID, information associating the third internal information with the third ID, and information associating the fourth internal information with the fourth ID do not exist within the first die 30 or the second die 40.
  • the ID acquisition unit 23 associates each piece of internal information with each ID based on the information stored in the memory unit 26.
  • the die ID acquisition unit 24 of the information generation die 20 acquires a first die ID, which is identification information of the first die 30, in association with the first internal information (die ID acquisition step S14).
  • the die ID acquisition unit 24 acquires a first die ID, which is identification information of the first die 30, in association with the second internal information, and acquires a second die ID, which is identification information of the second die 40, in association with each of the third internal information and the fourth internal information.
  • the die ID acquisition unit 24 associates each die with each die ID based on information stored in the storage unit 26.
  • the hierarchical information generation unit 28 of the information generation die 20 generates first hierarchical information that associates the first internal information with the first ID and the first die ID (hierarchical information generation step S16).
  • the hierarchical information generation unit 28 further generates second hierarchical information that associates the second internal information with the second ID and the first die ID, generates third hierarchical information that associates the third internal information with the third ID and the second die ID, and generates fourth hierarchical information that associates the fourth internal information with the fourth ID and the second die ID.
  • the hierarchical information generation step S16 if it is determined based on predetermined rules that output of each piece of internal information is unnecessary, the hierarchical information may not be generated, or the amount of information in each piece of hierarchical information may be reduced. For example, in the hierarchical information generation step S16, it may be determined whether output of each piece of internal information is unnecessary based on a comparison between the value corresponding to each piece of internal information and a reference value.
  • the hierarchical information generation unit 28 outputs the first hierarchical information from the first LSI 11 (output step S18).
  • the hierarchical information generation unit 28 further outputs the second hierarchical information, the third hierarchical information, and the fourth hierarchical information.
  • the hierarchical information generation unit 28 also outputs each piece of hierarchical information to the communication interface 80.
  • the LSI ID acquisition unit 84 of the communication interface 80 acquires the first LSI ID, which is identification information for the first LSI 11, in association with the first hierarchical information input from the first die 30 (LSI ID acquisition step S20).
  • the LSI ID acquisition unit 84 acquires the first LSI ID, which is identification information for the first LSI 11, in association with the first hierarchical information, second hierarchical information, third hierarchical information, and fourth hierarchical information. Note that each LSI ID does not exist inside each LSI.
  • each LSI ID is stored in the storage unit 86.
  • the LSI hierarchical information generation unit 88 generates first LSI hierarchical information that associates the first hierarchical information with the first LSI ID (LSI hierarchical information generation step S22).
  • LSI hierarchical information generation step S22 of this embodiment LSI hierarchical information is generated that associates the first hierarchical information, second hierarchical information, third hierarchical information, and fourth hierarchical information with the first LSI ID.
  • the LSI hierarchical information generation unit 88 generates second LSI hierarchical information that associates the second hierarchical information with the first LSI ID, third LSI hierarchical information that associates the third hierarchical information with the first LSI ID, and fourth LSI hierarchical information that associates the fourth hierarchical information with the first LSI ID. Note that information associating each LSI with each LSI ID does not exist within each LSI. In this embodiment, the LSI ID acquisition unit 84 associates each LSI with each LSI ID based on information stored in the storage unit 86.
  • the communication interface 80 transmits the analysis information including the first hierarchical information to the analysis server 2, which analyzes the state of the first LSI 11 (transmission step S24).
  • the analysis information includes first LSI hierarchical information including the first hierarchical information, second LSI hierarchical information including the second hierarchical information, third LSI hierarchical information including the third hierarchical information, and fourth LSI hierarchical information including the fourth hierarchical information.
  • the communication interface 80 may add to the analysis information a sender ID, which is identification information of the communication interface 80 that sends the analysis information, and time information related to the time when the first internal information was acquired.
  • the sender ID may correspond to a MAC address related to the communication interface 80.
  • the time information is information corresponding to any time between the time when the first internal information was generated and the time when the analysis information is sent to the analysis server 2.
  • the communication interface 80 may add to the analysis information time information related to the time when the second internal information was acquired, time information related to the time when the third internal information was acquired, and time information related to the time when the fourth internal information was acquired.
  • the above-described LSI internal information output method makes it possible to output to an analysis server analysis information that includes information that associates each piece of internal information with the die identification information (die ID) and LSI identification information (LSI ID) that corresponds to that internal information. This makes it possible to analyze the internal information of multiple LSIs using a single analysis server.
  • the LSI internal information output method is an LSI internal information output method that outputs internal information of a first LSI 11, which is an example of an LSI that includes multiple dies and is configured as a single package, and the multiple dies include a first die 30 and a second die 40 that is different from the first die 30.
  • the LSI internal information output method includes an internal information acquisition step S10 that acquires first internal information in the first die 30, an ID acquisition step S12 that acquires a first ID, which is identification information for the first die 30 in the first internal information, a die ID acquisition step S14 that acquires a first die ID, which is identification information for the first die 30, in association with the first internal information, a hierarchical information generation step S16 that generates first hierarchical information that associates the first internal information with the first ID and the first die ID, and an output step S18 that outputs the first hierarchical information from the first LSI 11.
  • Information associating the first internal information with the first ID, and information associating the first die 30 with the first die ID do not exist inside the first die 30.
  • first hierarchical information is output that associates first internal information, which is internal information related to the first die 30, a first die ID, which is identification information for the first die 30, and a first ID, which is identification information for the first die 30 in the first internal information. Therefore, for example, when the analysis server 2 acquires the first hierarchical information, it can identify which die in the first LSI 11 the first internal information included in the first hierarchical information belongs to. Therefore, it becomes possible to analyze the internal information of a first LSI 11 that includes multiple dies using a single analysis server 2.
  • second internal information different from the first internal information in the first die 30 is acquired; in the ID acquisition step S12, a second ID is acquired, which is identification information for the first die 30 of the second internal information; in the hierarchical information generation step S16, second hierarchical information is generated that associates the second internal information with the second ID and the first die ID; and in the output step S18, the second hierarchical information may be output.
  • each piece of internal information is output as hierarchical information including identification information for the first die 30 and identification information for the first die 30, so that the analysis server 2 can identify which internal information belongs to which die included in the first LSI 11.
  • third internal information in the second die 40 is acquired; in the ID acquisition step S12, a third ID is acquired, which is identification information for the second die 40 of the third internal information; in the die ID acquisition step S14, a second die ID is acquired, which is identification information for the second die 40, in association with the third internal information; in the hierarchical information generation step S16, third hierarchical information is generated that associates the third internal information with the third ID and the second die ID; and in the output step S18, the third hierarchical information may be output.
  • the LSI internal information output method includes an LSI ID acquisition step S20 for acquiring a first LSI ID, which is identification information for the first LSI 11, in association with the first hierarchical information, and an LSI hierarchical information generation step S22 for generating first LSI hierarchical information that associates the first hierarchical information with the first LSI ID; the information associating the first LSI 11 with the first LSI ID does not need to exist inside the first LSI 11.
  • the first hierarchical information is output as first LSI hierarchical information that associates the first hierarchical information with the first LSI ID, allowing the analysis server 2 to identify which internal information of which die contained in which LSI the first internal information is.
  • the LSI internal information output method includes an LSI ID acquisition step S20 for acquiring a first LSI ID, which is identification information for the first LSI 11, in association with the first hierarchical information and the second hierarchical information, and an LSI hierarchical information generation step S22 for generating LSI hierarchical information (first LSI hierarchical information and second LSI hierarchical information) that associates the first hierarchical information and the second hierarchical information with the first LSI ID; the first LSI ID does not have to exist inside the first LSI 11.
  • the analysis server 2 can identify which internal information each piece of internal information belongs to which die contained in which LSI.
  • the LSI internal information output method includes an LSI ID acquisition step S20 for acquiring a first LSI ID, which is identification information for the first LSI 11, in association with the first hierarchical information and the third hierarchical information, and an LSI hierarchical information generation step S22 for generating LSI hierarchical information (first LSI hierarchical information and third LSI hierarchical information) that associates the first hierarchical information and the third hierarchical information with the first LSI ID, and the first LSI ID does not have to exist inside the first LSI 11.
  • the analysis server 2 can identify which internal information belongs to which die in which LSI.
  • the first hierarchical information generation step S16 of the LSI internal information output method if it is determined based on predetermined rules that output of the first internal information is unnecessary, the first hierarchical information may not be generated, or the amount of information in the first hierarchical information may be reduced.
  • the amount of information output can be reduced. This reduces the amount of information handled by the analysis server 2, thereby reducing the processing volume and storage capacity of the analysis server 2.
  • the hierarchical information generation step S16 of the LSI internal information output method it may be determined whether or not output of the first internal information is necessary based on a comparison between the value corresponding to the first internal information and a reference value.
  • the first hierarchical information is output to the communication interface 80, and the LSI internal information output method further includes a transmission step S24 in which the communication interface 80 transmits analysis information including the first hierarchical information to the analysis server 2 that analyzes the state of the LSI.
  • the communication interface 80 may add to the analysis information a sender ID, which is identification information for the communication interface 80, and time information regarding the time when the first internal information was acquired.
  • the analysis server 2 can identify which communications device sent the analysis information. Furthermore, by adding time information to the analysis information, the analysis server 2 can analyze the state of the first LSI 11 using information about the time the internal information was acquired.
  • the time information may be information corresponding to any time between the time the first internal information is generated and the time the analysis information is transmitted to the analysis server 2.
  • the sender ID may correspond to a MAC address associated with the communication interface 80.
  • MAC address is typically the identification information assigned to a communication interface 80
  • using this MAC address as the identification information for the communication interface 80 eliminates the need to generate separate identification information. This simplifies the method for outputting LSI internal information.
  • the first internal information may be generated immediately after the first LSI 11 is started up.
  • the first internal information can be output each time the first LSI 11 is started, allowing the first internal information to be output according to the frequency of use of the first LSI 11. Furthermore, since the first internal information can be output immediately after use of the first LSI 11 begins, if a problem is discovered in the state of the first LSI 11, it is possible to quickly stop the first LSI 11 without continuing to use it.
  • the first internal information may be generated immediately before the first LSI 11 stops operating.
  • the first internal information can be acquired in a state close to normal usage conditions immediately after the first LSI 11 is started. Therefore, it becomes possible to analyze a state close to normal usage conditions of the first LSI 11.
  • the first internal information may include at least one of information corresponding to the operating voltage of the first die 30 and information corresponding to the temperature of the first die 30.
  • FIG. 7 is a diagram showing the information included in the first hierarchical information according to Variation 1.
  • the first hierarchical information may include, in addition to the first internal information, the first ID associated with the first internal information, and the first die ID, the second internal information and the second ID associated with the second internal information.
  • the third hierarchical information may include, in addition to the third internal information, the third ID associated with the third internal information, and the second die ID, the fourth internal information and the fourth ID associated with the fourth internal information.
  • first hierarchical information including the second internal information and a second ID associated with the second internal information may be output.
  • third hierarchical information including the fourth internal information and a fourth ID associated with the fourth internal information may be output.
  • the amount of information to be output can be reduced compared to when the first hierarchical information and the second hierarchical information according to the above embodiment are output separately (see Figure 3). Furthermore, by outputting the third hierarchical information according to Variation 1, the amount of information to be output can be reduced compared to when the third hierarchical information and the fourth hierarchical information according to the above embodiment are output separately (see Figure 3).
  • Figure 8 is a diagram showing information included in the first LSI layered information according to Variation 2.
  • the first LSI hierarchical information may include second hierarchical information in addition to the first hierarchical information and the first LSI ID. Furthermore, the first LSI hierarchical information may further include third hierarchical information and fourth hierarchical information.
  • the first LSI layered information including the second layered information may be output.
  • the amount of information to be transmitted can be reduced compared to when the first LSI layered information and the second LSI layered information according to the above embodiment are output separately (see Figure 5).
  • first LSI layered information including second layered information, third layered information, and fourth layered information may be output.
  • the size of the LSI disclosed herein is not particularly limited.
  • the LSI may be a VLSI (Very Large Scale Integration circuit), a ULSI (Ultra-Large Scale Integration circuit), or another type of LSI.
  • IDs such as the first ID and first die ID are stored inside the first LSI 11, but IDs such as the first ID and first die ID do not necessarily have to be stored inside the first LSI 11.
  • the first LSI 11 may obtain IDs such as the first ID and first die ID from outside the first LSI 11.
  • the first LSI 11 has the information generation die 20, but the first LSI 11 does not have to have the information generation die 20.
  • the acquisition unit 21 and the hierarchical information generation unit 28 may be included in the first die 30 or the second die 40.
  • the memory unit 26 may be provided in the first LSI 11, or may be external to the first LSI 11.
  • data communication is performed within the LSI using a serial transmission method, but data communication may also be performed using a parallel transmission method.
  • Some of the components making up the information processing system 1 described above may be a computer system consisting of a microprocessor, ROM, RAM, etc.
  • a computer program is stored in the RAM.
  • the microprocessor achieves its functions by operating in accordance with the computer program.
  • a computer program is composed of a combination of multiple instruction codes that indicate commands to a computer to achieve a specified function.
  • a system LSI is an ultra-multifunctional LSI manufactured by integrating multiple components on a single chip, and specifically, is a computer system comprising a microprocessor, ROM, RAM, etc.
  • a computer program is stored in the RAM. The system LSI achieves its functions when the microprocessor operates in accordance with the computer program.
  • This disclosure can be used as an information system that outputs internal information of an LSI to an analysis server, for example, in an in-vehicle control system.
  • Information processing system 2 Analysis server 11 First LSI 12 Second LSI 13 The third LSI 20 Information generating die 21, 81 Acquisition unit 22 Internal information acquisition unit 23 ID acquisition unit 24 Die ID acquisition unit 26, 86 Storage unit 28 Hierarchical information generating unit 30 First die 31 First information output unit 32 Second information output unit 40 Second die 43 Third information output unit 44 Fourth information output unit 80 Communication interface 82 Hierarchical information acquisition unit 84 LSI ID acquisition unit 88 LSI hierarchical information generating unit 89 Communication unit

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

ＬＳＩ内部情報出力方法は、複数のダイを含むＬＳＩの内部情報を出力するＬＳＩ方法であって、複数のダイは、第１のダイ（３０）と、第２のダイ（４０）とを含み、ＬＳＩ内部情報出力方法は、第１のダイ（３０）中の第１の内部情報を取得する内部情報取得ステップ（Ｓ１０）と、第１の内部情報の第１のダイ（３０）における識別情報である第１のＩＤを取得するＩＤ取得ステップ（Ｓ１２）と、第１のダイ（３０）の識別情報である第１のダイＩＤを取得するダイＩＤ取得ステップ（Ｓ１４）と、第１の内部情報と第１のＩＤ及び第１のダイＩＤとを関連付けた第１の階層付き情報を生成する階層付き情報生成ステップ（Ｓ１６）と、ＬＳＩから第１の階層付き情報を出力する出力ステップ（Ｓ１８）とを含み、第１の内部情報と第１のＩＤとを関連付ける情報、及び、第１のダイと第１のダイＩＤとを関連付ける情報は、第１のダイ（３０）の内部には存在しない。

Description

ＬＳＩ内部情報出力方法
　本開示は、ＬＳＩ（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ　ｃｉｒｃｕｉｔ：大規模集積回路）内部情報出力方法に関する。
　従来、ＬＳＩの信頼性に関しては、製造後、出荷前にスクリーニング検査を行い、経年劣化を考慮して、検査に合格したものだけを出荷することで担保されていた。しかし、ＬＳＩが車載用途など、より高い信頼性が求められる用途で使用されることが多くなったことから、ＬＳＩが実際に使用されている状態でも、故障の有無、故障の予測の解析を行うことが検討されている。これらの解析のために、ＬＳＩ内部で信号遅延などをモニタし、そのモニタ結果をネットワークを通じて解析サーバに送り、解析サーバで解析を行う技術が開示されている（特許文献１～３など参照）。
　また、ＬＳＩ内部の情報を外部へ取り出す方法は知られている。例えば、検査時に使用されるスキャンパスを使用して、ＬＳＩ外部からの問い合わせに応じてＬＳＩが情報を出力する方法などがある。
特開２０２２－１７２２０６号公報 特表２０２３－５３２９４２号公報 特表２０２１－５０３０９１号公報
　解析サーバは、ＬＳＩの過去の状態に対して、現在のモニタ結果が悪化している等、現在のモニタ結果のみならず、蓄積された過去のモニタ結果を考慮することが必要になっている。また、１台の解析サーバで、複数の製品の各々に搭載されたＬＳＩの解析をすると想定される。さらに、１個のＬＳＩの中には複数のダイが含まれている場合があり、各ダイにモニタ箇所があり得るため、１個のＬＳＩから複数のモニタ結果が出力され得る。このため、解析サーバは、送られてきたモニタ結果が、ＬＳＩのどのモニタ箇所のモニタ結果であるのかを正確に特定する必要がある。
　従来のＬＳＩの内部情報の出力に関しては、外部機器があらかじめ内部の情報を問い合わせているため、ＬＳＩから受け取る情報が何であるかを外部機器はあらかじめ特定できている。しかしながら、上述したように複数のＬＳＩが個々に解析サーバへ内部情報を出力する場合には、従来の方法では、個々の内部情報を特定することができない。
　また、特許文献１～３などには、外部機器とＬＳＩとが１対１の場合しか開示されていない。このため、特許文献１～３などに開示された技術は、１台の解析サーバで、複数のＬＳＩの解析をする場合には適用できない。
　そこで、本開示は、複数のダイを含むＬＳＩの内部情報を１台の解析サーバで解析することを可能とするＬＳＩ内部情報出力方法を提供することを目的とする。
　上記目的を達成するために、本開示の一形態に係るＬＳＩ内部情報出力方法は、複数のダイを含み、一つのパッケージとしたＬＳＩの内部情報を出力するＬＳＩ内部情報出力方法であって、前記複数のダイは、第１のダイと、前記第１のダイと異なる第２のダイとを含み、前記ＬＳＩ内部情報出力方法は、前記第１のダイ中の第１の内部情報を取得する内部情報取得ステップと、前記第１の内部情報の前記第１のダイにおける識別情報である第１のＩＤを取得するＩＤ取得ステップと、前記第１の内部情報に関連付けて、前記第１のダイの識別情報である第１のダイＩＤを取得するダイＩＤ取得ステップと、前記第１の内部情報と前記第１のＩＤ及び前記第１のダイＩＤとを関連付けた第１の階層付き情報を生成する階層付き情報生成ステップと、前記ＬＳＩから前記第１の階層付き情報を出力する出力ステップとを含み、前記第１の内部情報と前記第１のＩＤとを関連付ける情報、及び、前記第１のダイと前記第１のダイＩＤとを関連付ける情報は、前記第１のダイの内部には存在しない。
　なお、これらの包括的又は具体的な態様は、システム、方法、集積回路、コンピュータプログラム又は非一時的なコンピュータ読み取り可能なＣＤ－ＲＯＭ等の記録媒体で実現されてもよく、システム、方法、集積回路、コンピュータプログラム及び記録媒体の任意な組み合わせで実現されてもよい。
　本開示により、複数のダイを含むＬＳＩの内部情報を１台の解析サーバで解析することを可能とするＬＳＩ内部情報出力方法を提供できる。
実施の形態に係るＬＳＩ内部情報出力方法が適用される情報処理システムの概要を示すブロック図である。 実施の形態に係る第１のＬＳＩのＬＳＩ内部情報出力方法に関連する機能の構成を示すブロック図である。 実施の形態に係る階層付き情報生成部が生成する各階層付き情報に含まれる情報を示す図である。 実施の形態に係る通信インターフェースのＬＳＩ内部情報出力方法に関連する機能の構成を示すブロック図である。 実施の形態に係る各ＬＳＩ階層付き情報に含まれる情報を示す図である。 実施の形態に係るＬＳＩ内部情報出力方法を示すフローチャートである。 実施の形態の変形例１に係る第１の階層付き情報に含まれる情報を示す図である。 実施の形態の変形例２に係る第１のＬＳＩ階層付き情報に含まれる情報を示す図である。
　以下、本開示の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本開示の一具体例を示す。以下の実施の形態で示される数値、形状、材料、規格、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序等は、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、各図は、必ずしも厳密に図示したものではない。各図において、実質的に同一の構成については同一の符号を付し、重複する説明は省略又は簡略化する場合がある。
　（実施の形態）
　実施の形態に係るＬＳＩ内部情報出力方法について説明する。本実施の形態に係るＬＳＩ内部情報出力方法は、複数のダイを含み、一つのパッケージとしたＬＳＩの内部情報を出力する方法である。以下では、本実施の形態に係るＬＳＩ内部情報出力方法が適用される機器構成例、及び、ＬＳＩ内部情報出力方法の詳細について説明する。
　［１．機器構成例］
　まず、本実施の形態に係るＬＳＩ内部情報出力方法が適用される機器構成例について、図１を用いて説明する。図１は、本実施の形態に係るＬＳＩ内部情報出力方法が適用される情報処理システム１の概要を示すブロック図である。図１には、解析サーバ２も併せて示されている。解析サーバ２は、情報処理システム１が備える１個以上のＬＳＩの内部情報を取得し、当該内部情報に基づいて各ＬＳＩの状態を解析するサーバである。
　本実施の形態に係るＬＳＩ内部情報出力方法が適用される機器構成の一例である情報処理システム１について説明する。情報処理システム１は、ＬＳＩを含み、情報処理を行うシステムである。本実施の形態では、情報処理システム１は、図１に示されるように、１個以上のＬＳＩと、通信インターフェース８０とを備える。なお、以下では、図１に示されるように、通信インターフェースのことを通信Ｉ／Ｆと表記する場合がある。
　図１に示される情報処理システム１においては、１個以上のＬＳＩは、第１のＬＳＩ１１、第２のＬＳＩ１２、及び第３のＬＳＩ１３を含む。各ＬＳＩは、複数のダイを含む。各ＬＳＩに含まれる複数のダイの各々は、パッケージ化されていてもよいし、パッケージ化されていなくてもよい。また、複数のダイは、一つの実装基板に実装されていてもよいし、複数のダイのうち一つのダイに他のダイが実装されていてもよい。
　各ＬＳＩは、当該ＬＳＩに含まれる複数のダイのうち少なくとも一つのダイの内部情報を出力する。ここで、内部情報とは、ダイの内部状態を示す情報である。内部情報は、例えば、ダイの劣化状態を示す情報などである。具体的には、内部情報は、各ダイにおける動作電圧に対応する情報、及び、ダイの温度に対応する情報の少なくとも一方を含んでもよい。また、内部情報は、ダイの内部における信号遅延、クロックのジッタなどを含んでもよい。
　情報処理システム１が備える１以上のＬＳＩの詳細構成について図２を用いて説明する。図２は、本実施の形態に係る第１のＬＳＩ１１のＬＳＩ内部情報出力方法に関連する機能の構成を示すブロック図である。本実施の形態では、第２のＬＳＩ１２及び第３のＬＳＩ１３も、第１のＬＳＩ１１と同様の構成を有するため、それらの詳細構成の説明を省略する。
　図２に示されるように、第１のＬＳＩ１１は、情報生成ダイ２０と、第１のダイ３０と、第２のダイ４０とを備える。なお、第１のＬＳＩ１１は、これらのダイの他に、さらに他のダイを備えてもよい。本実施の形態では、通信インターフェース８０（図１参照）と、情報生成ダイ２０と、第１のダイ３０と、第２のダイ４０との間で、シリアル伝送方式でデータ通信が行われる。
　第１のダイ３０は、半導体集積回路が形成された素子である。第１のダイ３０は、入力ポートＰｉ１１、Ｐｉ１２と、出力ポートＰｏ１１、Ｐｏ１２と、第１の情報出力部３１と、第２の情報出力部３２とを備える。
　入力ポートＰｉ１１は、情報生成ダイ２０から出力された信号が入力されるポートである。本実施の形態では、入力ポートＰｉ１１に入力された信号は、そのまま出力ポートＰｏ１２へ伝送される。
　入力ポートＰｉ１２は、第２のダイ４０から出力された信号が入力されるポートである。本実施の形態では、入力ポートＰｉ１２に入力された信号は、第２の情報出力部３２へ伝送される。
　出力ポートＰｏ１１は、第１のダイ３０から情報生成ダイ２０へ信号を出力するポートである。本実施の形態では、第１の情報出力部３１から出力された信号が出力ポートＰｏ１１を介して情報生成ダイ２０へ出力される。
　出力ポートＰｏ１２は、第１のダイ３０から第２のダイ４０へ信号を出力するポートである。本実施の形態では、入力ポートＰｉ１１に入力された信号が、そのまま出力ポートＰｏ１２から第２のダイ４０へ出力される。
　第１の情報出力部３１は、第１のダイ３０中の第１の内部情報を出力する処理部である。本実施の形態では、第１の情報出力部３１は、第１の内部情報を取得し、出力ポートＰｏ１１へ出力する。第１の情報出力部３１は、例えば、第１の内部情報に対応する情報を取得するセンサを含むモニタ回路（不図示）を有する。第１の情報出力部３１は、センサの出力信号に基づいて第１の内部情報を生成し、第１の情報出力部３１内のシフトレジスタなどに格納するように設定されている。
　第１の内部情報は、例えば、第１のＬＳＩ１１が起動した直後に生成されてもよい。具体的には、第１のＬＳＩ１１が起動した後、最初に実行されるテストルーチンにおいて、第１の内部情報が生成されてもよい。また、第１の内部情報は、第１のＬＳＩ１１が動作を停止する直前に生成されてもよい。具体的には、第１のＬＳＩ１１の動作を停止する信号が第１のＬＳＩ１１、又は、情報処理システム１に入力された後に、第１の内部情報が生成されてもよい。
　また、第１の情報出力部３１は、第２の情報出力部３２から信号が入力され、当該信号をそのまま出力ポートＰｏ１１へ出力する。第１の情報出力部３１は、例えば、フリップフロップ回路を用いたシフトレジスタを含む。また、第１のダイ３０がテストモード用のスキャンパスを有する場合には、スキャンパスの一部が第１の情報出力部３１において用いられてもよい。
　第２の情報出力部３２は、第１のダイ３０中の第２の内部情報を出力する処理部である。第２の内部情報は、第１の内部情報と異なる内部情報である。第２の内部情報は、例えば、第１の内部情報と同じ検査対象の情報を、第１の内部情報を取得するために用いたセンサとは別のセンサによって取得された情報に対応してもよい。本実施の形態では、第２の情報出力部３２は、第２の内部情報を取得し、第１の情報出力部３１へ出力する。第２の情報出力部３２は、例えば、第２の内部情報に対応する情報を取得するセンサを含むモニタ回路（不図示）を有する。第２の情報出力部３２は、センサの出力信号に基づいて第２の内部情報を生成し、第２の情報出力部３２内のシフトレジスタなどに格納するように設定されている。
　また、第２の情報出力部３２は、入力ポートＰｉ１２から信号が入力され、当該信号をそのまま第１の情報出力部３１へ出力する。本実施の形態では、第２の情報出力部３２には、第２のダイ４０の第３の内部情報及び第４の内部情報が、入力ポートＰｉ１２を介して入力される。第２の情報出力部３２は、第１の情報出力部３１と同様に、例えば、フリップフロップ回路を用いたシフトレジスタを含む。また、第１のダイ３０がテストモード用のスキャンパスを有する場合には、スキャンパスの一部が第２の情報出力部３２において用いられてもよい。
　第２のダイ４０は、半導体集積回路が形成された素子であり、第１のダイ３０とは異なる。第２のダイ４０は、第１のダイ３０とは別のダイであればよく、第１のダイ３０と同じ構成を有してもよい。第２のダイ４０は、入力ポートＰｉ２１と、出力ポートＰｏ２１と、第３の情報出力部４３と、第４の情報出力部４４とを備える。
　入力ポートＰｉ２１は、第１のダイ３０から出力された信号が入力されるポートである。本実施の形態では、入力ポートＰｉ２１に入力された信号は、そのまま第４の情報出力部４４へ伝送される。
　出力ポートＰｏ２１は、第２のダイ４０から第１のダイ３０へ信号を出力するポートである。本実施の形態では、第３の情報出力部４３から出力された信号が出力ポートＰｏ２１を介して第１のダイ３０へ出力される。
　第３の情報出力部４３は、第２のダイ４０中の第３の内部情報を出力する処理部である。本実施の形態では、第３の情報出力部４３は、第３の内部情報を取得し、出力ポートＰｏ２１へ出力する。第３の情報出力部４３は、例えば、第３の内部情報に対応する情報を取得するセンサを含むモニタ回路（不図示）を有する。第３の情報出力部４３は、センサの出力信号に基づいて第３の内部情報を生成し、第３の情報出力部４３内のシフトレジスタなどに格納するように設定されている。
　また、第３の情報出力部４３は、第４の情報出力部４４から信号が入力され、当該信号をそのまま出力ポートＰｏ２１へ出力する。第３の情報出力部４３は、例えば、フリップフロップ回路を用いたシフトレジスタを含む。また、第２のダイ４０がテストモード用のスキャンパスを有する場合には、スキャンパスの一部が第３の情報出力部４３において用いられてもよい。
　第４の情報出力部４４は、第２のダイ４０中の第４の内部情報を出力する処理部である。第４の内部情報は、第３の内部情報と異なる内部情報である。第４の内部情報は、例えば、第３の内部情報と同じ検査対象の情報を、第３の内部情報を取得するために用いたセンサとは別のセンサによって取得された情報に対応してもよい。本実施の形態では、第４の情報出力部４４は、第４の内部情報を取得し、第３の情報出力部４３へ出力する。第４の情報出力部４４は、例えば、第４の内部情報に対応する情報を取得するセンサを含むモニタ回路（不図示）を有する。第４の情報出力部４４は、センサの出力信号に基づいて第４の内部情報を生成し、第４の情報出力部４４内のシフトレジスタなどに格納するように設定されている。
　また、第４の情報出力部４４は、入力ポートＰｉ２１から信号が入力され、当該信号をそのまま第３の情報出力部４３へ出力する。第４の情報出力部４４は、第３の情報出力部４３と同様に、例えば、フリップフロップ回路を用いたシフトレジスタを含む。また、第２のダイ４０がテストモード用のスキャンパスを有する場合には、スキャンパスの一部が第４の情報出力部４４において用いられてもよい。
　情報生成ダイ２０は、第１の内部情報を含む第１の階層付き情報を生成する処理部である。本実施の形態では、情報生成ダイ２０は、さらに、第２の内部情報を含む第２の階層付き情報、第３の内部情報を含む第３の階層付き情報、及び第４の内部情報を含む第４の階層付き情報を生成する。情報生成ダイ２０は、第１の階層付き情報、第２の階層付き情報、第３の階層付き情報、及び第４の階層付き情報を通信インターフェース８０へ出力する（図１参照）。情報生成ダイ２０は、情報生成ダイ２０の回路設計段階で組み込まれたシーケンサによって階層付き情報の生成が可能となっていてもよいし、プロセッサなどを用いてプログラマブルに階層付き情報の生成が可能となっていてもよい。
　図２に示されるように、情報生成ダイ２０は、入力ポートＰｉ０１、Ｐｉ０２と、出力ポートＰｏ０１、Ｐｏ０２と、取得部２１と、記憶部２６と、階層付き情報生成部２８とを有する。
　入力ポートＰｉ０１は、第１のＬＳＩ１１に入力された信号が入力されるポートである。本実施の形態では、入力ポートＰｉ０１に入力された信号は、そのまま出力ポートＰｏ０２へ伝送される。
　入力ポートＰｉ０２は、第１のダイ３０から出力された信号が入力されるポートである。本実施の形態では、入力ポートＰｉ０２に入力された信号は、取得部２１へ伝送される。
　出力ポートＰｏ０１は、情報生成ダイ２０から第１のＬＳＩ１１の外部へ信号を出力するポートである。本実施の形態では、階層付き情報生成部２８から出力された信号が出力ポートＰｏ０１を介して通信インターフェース８０（図１参照）へ出力される。
　出力ポートＰｏ０２は、情報生成ダイ２０から第１のダイ３０へ信号を出力するポートである。本実施の形態では、入力ポートＰｉ０１に入力された信号が、そのまま出力ポートＰｏ０２から第１のダイ３０へ出力される。
　記憶部２６は、情報生成ダイ２０に入力される信号から第１の内部情報を抽出するために必要な情報を記憶する。具体的には、記憶部２６は、情報生成ダイ２０の入力ポートＰｉ０２から入力された信号が示すビット列における、第１の内部情報を示すビット位置などを示す情報を記憶する。本実施の形態では、記憶部２６は、情報生成ダイ２０の入力ポートＰｉ０２から入力された信号が示すビット列における、第２の内部情報、第３の内部情報、及び第４の内部情報の各々を示すビット位置などを示す情報も記憶する。
　本実施の形態では、記憶部２６は、第１の内部情報の第１のダイ３０における識別情報である第１のＩＤ（Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ　Ｄａｔａ）を記憶する。また、記憶部２６は、第２の内部情報の第１のダイ３０における識別情報である第２のＩＤ、第３の内部情報の第２のダイ４０における識別情報である第３のＩＤ、第４の内部情報の第２のダイ４０における識別情報である第４のＩＤを記憶する。
　第１のＩＤは、第１のダイ３０における複数の内部情報の中から第１の内部情報を識別するための識別情報である。本実施の形態では、第１のＩＤは、第１の内部情報及び第２の内部情報の中から第１の内部情報を識別できる識別情報であればよい。例えば、第１のＩＤは、１であってもよく、第２の内部情報の第１のダイ３０における識別情報である第２のＩＤは、０であってもよい。
　また、第１のＩＤ及び第２のＩＤと同様に、第３の内部情報の第２のダイ４０における識別情報である第３のＩＤ、及び、第４の内部情報の第２のダイ４０における識別情報である第４のＩＤが設定される。第３のＩＤは、第２のダイ４０における複数の内部情報の中から第３の内部情報を識別するための識別情報である。本実施の形態では、第３のＩＤは、第３の内部情報及び第４の内部情報の中から第３の内部情報を識別できる識別情報であればよい。例えば、第３のＩＤは、１であってもよく、第４の内部情報の第２のダイ４０における識別情報である第４のＩＤは、０であってもよい。
　また、記憶部２６は、第１の内部情報と第１のＩＤとを関連付ける情報、第２の内部情報と第２のＩＤとを関連付ける情報、第３の内部情報と第３のＩＤとを関連付ける情報、及び、第４の内部情報と第４のＩＤとを関連付ける情報を記憶する。なお、第１の内部情報と第１のＩＤとを関連付ける情報、及び、第２の内部情報と第２のＩＤとを関連付ける情報は、第１のダイ３０（及び第２のダイ４０）には存在せず、第３の内部情報と第３のＩＤとを関連付ける情報、及び、第４の内部情報と第４のＩＤとを関連付ける情報は、第２のダイ４０（及び第１のダイ３０）には存在しない。
　本実施の形態では、記憶部２６は、第１のダイ３０の識別情報である第１のダイＩＤを記憶する。記憶部２６は、第２のダイ４０の識別情報である第２のダイＩＤも記憶する。記憶部２６は、第１のダイ３０と、第１のダイＩＤとを関連付ける情報、及び、第２のダイ４０と、第２のダイＩＤとを関連付ける情報を記憶する。なお、第１のダイ３０と、第１のダイＩＤとを関連付ける情報、及び、第２のダイ４０と、第２のダイＩＤとを関連付ける情報は、第１のダイ３０及び第２のダイ４０の内部には存在しない。
　取得部２１は、第１の内部情報を含む情報を取得する処理部である。情報生成ダイ２０の入力ポートＰｉ０２に入力された信号が伝送され、当該信号から第１の内部情報を含む情報を取得する。取得部２１に伝送される信号には、第１のダイ３０の第１の内部情報及び第２の内部情報、並びに、第２のダイ４０の第３の内部情報及び第４の内部情報が含まれる。取得部２１は、第１の内部情報を含む情報を階層付き情報生成部２８へ出力する。具体的には、取得部２１は、第１の内部情報、第２の内部情報、第３の内部情報、第４の内部情報、第１のＩＤ、第２のＩＤ、第３のＩＤ、第４のＩＤ、第１のダイＩＤ、及び、第２のダイＩＤを階層付き情報生成部２８へ出力する。本実施の形態では、取得部２１は、内部情報取得部２２と、ＩＤ取得部２３と、ダイＩＤ取得部２４とを有する。
　内部情報取得部２２は、第１のダイ３０中の第１の内部情報を取得する処理部である。本実施の形態では、内部情報取得部２２は、第１のダイ３０中の第２の内部情報、並びに、第２のダイ４０中の第３の内部情報及び第４の内部情報も取得する。内部情報取得部２２は、記憶部２６に記憶された情報に基づいて、情報生成ダイ２０の入力ポートＰｉ０２から入力された信号から第１の内部情報を抽出する。本実施の形態では、内部情報取得部２２は、第１の内部情報と同様に、第２の内部情報、第３の内部情報、及び第４の内部情報も取得する。第１の内部情報及び第２の内部情報は、例えば、第１のダイ３０から出力される信号に含まれていてもよい。また、第３の内部情報及び第４の内部情報は、例えば、第２のダイ４０から出力される信号に含まれていてもよい。この場合、内部情報取得部２２は、情報生成ダイ２０に入力される信号から、第１の内部情報、第２の内部情報、第３の内部情報、及び第４の内部情報を抽出することにより取得してもよい。
　ＩＤ取得部２３は、第１の内部情報の第１のダイ３０における識別情報である第１のＩＤを取得する処理部である。本実施の形態では、第１のＩＤは、第１の内部情報に関連付けられる情報として記憶部２６に記憶されている。ＩＤ取得部２３は、第１のＩＤを記憶部２６から取得する。本実施の形態では、第２のＩＤ、第３のＩＤ、及び第４のＩＤは、それぞれ、第２の内部情報、第３の内部情報、及び第４の内部情報に関連付けられる情報として記憶部２６に記憶されている。ＩＤ取得部２３は、第１のＩＤと同様に、第２のＩＤ、第３のＩＤ、及び第４のＩＤを記憶部２６から取得する。
　ダイＩＤ取得部２４は、第１の内部情報に関連付けて、第１のダイ３０の識別情報である第１のダイＩＤを取得する処理部である。本実施の形態では、第１のダイＩＤは、第１の内部情報に関連付けて記憶部２６に記憶されている。ダイＩＤ取得部２４は、第１のダイＩＤを記憶部２６から取得する。本実施の形態では、第１のダイＩＤは、第１の内部情報及び第２の内部情報に関連付けて記憶部２６に記憶されている。また、第２のダイＩＤは、第３の内部情報及び第４の内部情報に関連付けて記憶部２６に記憶されている。ダイＩＤ取得部２４は、第１の内部情報及び第２の内部情報と関連付けて第１のダイＩＤを記憶部２６から取得する。また、ダイＩＤ取得部２４は、第３の内部情報及び第４の内部情報と関連付けて第２のダイＩＤを記憶部２６から取得する。
　階層付き情報生成部２８は、第１の内部情報と第１のＩＤ及び第１のダイＩＤとを関連付けた第１の階層付き情報を生成する。階層付き情報生成部２８が生成する各階層付き情報について、図３を用いて説明する。図３は、本実施の形態に係る階層付き情報生成部２８が生成する各階層付き情報に含まれる情報を示す図である。
　本実施の形態では、階層付き情報生成部２８は、第１の階層付き情報に加えて、第２の内部情報と第２のＩＤ及び第１のダイＩＤとを関連付けた第２の階層付き情報と、第３の内部情報と第３のＩＤ及び第２のダイＩＤとを関連付けた第３の階層付き情報と、第４の内部情報と第４のＩＤ及び第２のダイＩＤとを関連付けた第４の階層付き情報とを生成する（図３参照）。階層付き情報生成部２８は、生成した第１の階層付き情報、第２の階層付き情報、第３の階層付き情報、及び第４の階層付き情報を出力ポートＰｏ０１から通信インターフェース８０（図１参照）へ出力する。
　階層付き情報生成部２８は、各内部情報が生成及び出力される度に各階層付き情報を生成してもよいし、生成しない場合があってもよい。例えば、所定のルールに基づいて第１の内部情報の出力が不要と判断した場合は、第１の階層付き情報を生成しない、又は、第１の階層付き情報の情報量を削減してもよい。例えば、階層付き情報生成部２８が第１の内部情報の出力が不要と判断した場合は、階層付き情報生成部２８は、第１の内部情報に対応する情報を含まない第１の階層付き情報を生成してもよい。階層付き情報生成部２８は、第１の内部情報に対応する値と基準値との比較に基づいて、第１の内部情報の出力が不要か否かを判断してもよい。基準値は、例えば、記憶部２６に記憶されていてもよいし、外部から、第１のＬＳＩ１１へ入力されてもよい。
　なお、上述した第１のダイ３０、第２のダイ４０、及び情報生成ダイ２０は、図２に示される機能構成以外の機能構成を有する。図２には、第１のダイ３０、第２のダイ４０、及び情報生成ダイ２０の機能構成のうち、ＬＳＩ内部情報出力方法に関連する機能構成だけが示されており、他の機能構成については、図示が省略されている。
　通信インターフェース８０は、情報処理システム１の外部の通信機器との間で通信を行うインターフェースである。通信インターフェース８０は、第１の階層付き情報を含む解析用情報を、第１のＬＳＩ１１の状態を解析する解析サーバ２へ送信する。本実施の形態に係る通信インターフェース８０について、図４を用いて説明する。図４は、本実施の形態に係る通信インターフェース８０のＬＳＩ内部情報出力方法に関連する機能の構成を示すブロック図である。
　図４に示されるように、本実施の形態に係る通信インターフェース８０は、入力ポートＰｉ８１、Ｐｉ８２、Ｐｉ８３、Ｐｉ８４と、出力ポートＰｏ８１、Ｐｏ８２、Ｐｏ８３、Ｐｏ８４と、取得部８１と、記憶部８６と、ＬＳＩ階層付き情報生成部８８と、通信部８９とを有する。
　入力ポートＰｉ８１は、第１のＬＳＩ１１から出力された信号が入力されるポートである。本実施の形態では、入力ポートＰｉ８１に入力された信号は、取得部８１へ伝送される。
　入力ポートＰｉ８２は、第２のＬＳＩ１２から出力された信号が入力されるポートである。本実施の形態では、入力ポートＰｉ８２に入力された信号は、取得部８１へ伝送される。
　入力ポートＰｉ８３は、第３のＬＳＩ１３から出力された信号が入力されるポートである。本実施の形態では、入力ポートＰｉ８３に入力された信号は、取得部８１へ伝送される。
　入力ポートＰｉ８４は、情報処理システム１の外部からの信号が入力されるポートである。本実施の形態では、入力ポートＰｉ８４に入力された信号は、通信部８９へ伝送される。
　出力ポートＰｏ８１は、第１のＬＳＩ１１へ信号を出力するポートである。本実施の形態では、通信部８９から出力された信号が出力ポートＰｏ８１を介して第１のＬＳＩ１１へ出力される。
　出力ポートＰｏ８２は、第２のＬＳＩ１２へ信号を出力するポートである。本実施の形態では、通信部８９から出力された信号が出力ポートＰｏ８２を介して第２のＬＳＩ１２へ出力される。
　出力ポートＰｏ８３は、第３のＬＳＩ１３へ信号を出力するポートである。本実施の形態では、通信部８９から出力された信号が出力ポートＰｏ８３を介して第３のＬＳＩ１３へ出力される。
　出力ポートＰｏ８４は、情報処理システム１の外部へ信号を出力するポートである。本実施の形態では、通信部８９から出力された信号が出力ポートＰｏ８４を介して解析サーバ２へ送信される。
　記憶部８６は、第１のＬＳＩ１１と、第１のＬＳＩ１１の識別情報である第１のＬＳＩＩＤとを関連付ける情報を記憶する。本実施の形態では、記憶部８６は、第１のＬＳＩＩＤを記憶し、かつ、入力ポートＰｉ８１から入力される第１のＬＳＩ１１からの信号に含まれる情報と、第１のＬＳＩＩＤとを関連付ける情報を記憶する。本実施の形態では、記憶部８６は、第２のＬＳＩＩＤ及び第３のＬＳＩＩＤを記憶し、かつ、入力ポートＰｉ８２から入力される第２のＬＳＩ１２からの信号に含まれる情報と、第２のＬＳＩＩＤとを関連付ける情報、及び、入力ポートＰｉ８３から入力される第３のＬＳＩ１３からの信号に含まれる情報と、第３のＬＳＩＩＤとを関連付ける情報を記憶する。なお、第１のＬＳＩ１１と、第１のＬＳＩＩＤとを関連付ける情報は、第１のＬＳＩ１１の内部には存在しない。また、第２のＬＳＩ１２と、第２のＬＳＩＩＤとを関連付ける情報は、第２のＬＳＩ１２の内部には存在せず、第３のＬＳＩ１３と、第３のＬＳＩＩＤとを関連付ける情報は、第３のＬＳＩ１３の内部には存在しない。
　取得部８１は、第１の階層付き情報を取得する処理部である。取得部８１は、さらに、第１の階層付き情報に関連付けて、第１のＬＳＩ１１の識別情報である第１のＬＳＩＩＤを取得する。本実施の形態では、取得部８１は、第１の階層付き情報に加えて、第２の階層付き情報、第３の階層付き情報、及び第４の階層付き情報を取得する。取得部８１は、第１の階層付き情報、第２の階層付き情報、第３の階層付き情報、及び第４の階層付き情報に関連付けて、第１のＬＳＩ１１の識別情報である第１のＬＳＩＩＤを取得する。取得部８１は、さらに、第１のＬＳＩ１１と同様に第２のＬＳＩ１２からも階層付き情報（つまり、第１の階層付き情報など）を取得し、当該階層付き情報に関連付けて第２のＬＳＩ１２の識別情報である第２のＬＳＩＩＤを取得する。取得部８１は、さらに、第１のＬＳＩ１１と同様に第３のＬＳＩ１３から階層付き情報を取得し、当該階層付き情報に関連付けて第３のＬＳＩ１３の識別情報である第３のＬＳＩＩＤを取得する。取得部８１は、図４に示されるように、階層付き情報取得部８２と、ＬＳＩＩＤ取得部８４とを有する。
　階層付き情報取得部８２は、第１の階層付き情報を取得する。本実施の形態では、階層付き情報取得部８２は、各ＬＳＩから、階層付き情報を取得する。例えば、階層付き情報取得部８２は、第１のＬＳＩ１１から、第１の階層付き情報、第２の階層付き情報、第３の階層付き情報、及び第４の階層付き情報を取得する。本実施の形態では、階層付き情報取得部８２は、入力ポートＰｉ８１に入力される第１のＬＳＩ１１からの信号から第１の階層付き情報などを取得する。また、階層付き情報取得部８２は、入力ポートＰｉ８２に入力される第２のＬＳＩ１２からの信号から第２のＬＳＩ１２の階層付き情報を取得し、入力ポートＰｉ８３に入力される第３のＬＳＩ１３からの信号から第３のＬＳＩ１３の階層付き情報を取得する。
　ＬＳＩＩＤ取得部８４は、第１の階層付き情報に関連付けて、第１のＬＳＩ１１の識別情報である第１のＬＳＩＩＤを取得する処理部である。本実施の形態では、ＬＳＩＩＤ取得部８４は、第１の階層付き情報、第２の階層付き情報、第３の階層付き情報、及び第４の階層付き情報に関連付けて、第１のＬＳＩ１１の識別情報である第１のＬＳＩＩＤを取得する。また、ＬＳＩＩＤ取得部８４は、同様に、第２のＬＳＩ１２の識別情報である第２のＬＳＩＩＤ、及び、第３のＬＳＩ１３の識別情報である第３のＬＳＩＩＤを取得する。ＬＳＩＩＤ取得部８４は、記憶部８６から第１のＬＳＩＩＤ、第２のＬＳＩＩＤ、及び第３のＬＳＩＩＤを取得する。ＬＳＩＩＤ取得部８４は、互いに関連付けられた第１の階層付き情報及び第１のＬＳＩＩＤを、ＬＳＩ階層付き情報生成部８８へ出力する。また、ＬＳＩＩＤ取得部８４は、互いに関連付けられた第２の階層付き情報及び第２のＬＳＩＩＤ、並びに、互いに関連付けられた第３の階層付き情報及び第３のＬＳＩＩＤをＬＳＩ階層付き情報生成部８８へ出力する。
　ＬＳＩ階層付き情報生成部８８は、第１の階層付き情報と第１のＬＳＩＩＤとを関連付けた第１のＬＳＩ階層付き情報を生成する処理部である。本実施の形態に係るＬＳＩ階層付き情報について図５を用いて説明する。図５は、本実施の形態に係る各ＬＳＩ階層付き情報に含まれる情報を示す図である。本実施の形態では、ＬＳＩ階層付き情報生成部８８は、第２の階層付き情報と第１のＬＳＩＩＤとを関連付けた第２のＬＳＩ階層付き情報、第３の階層付き情報と第１のＬＳＩＩＤとを関連付けた第３のＬＳＩ階層付き情報、及び、第４の階層付き情報と第１のＬＳＩＩＤとを関連付けた第４のＬＳＩ階層付き情報を生成する（図５参照）。また、ＬＳＩ階層付き情報生成部８８は、第２のＬＳＩ１２に係る階層付き情報と第２のＬＳＩＩＤとを関連付けたＬＳＩ階層付き情報、及び、第３のＬＳＩ１３に係る階層付き情報と第３のＬＳＩＩＤとを関連付けたＬＳＩ階層付き情報も生成する。ＬＳＩ階層付き情報生成部８８は、各ＬＳＩ階層付き情報を通信部８９へ出力する。
　通信部８９は、情報処理システム１の外部との通信を行う処理部である。本実施の形態では、通信部８９は、解析サーバ２との間で通信を行う。具体的には、情報処理システム１に含まれる各ＬＳＩの状態を示す解析用情報を解析サーバ２へ送信する。通信部８９が用いる通信態様は、特に限定されない。通信部８９は、例えば、解析サーバ２との間で有線通信を行ってもよいし、無線通信を行ってもよい。解析用情報は、第１の階層付き情報を含む。本実施の形態では、解析用情報は、第１のＬＳＩ１１に係る各ＬＳＩ階層付き情報と、第２のＬＳＩ１２に係る各ＬＳＩ階層付き情報と、第３のＬＳＩ１３に係る各ＬＳＩ階層付き情報とを含む。
　また、本実施の形態では、通信部８９は、解析用情報に、解析用情報を送信する通信インターフェース８０の識別情報である送信元ＩＤと、第１の内部情報（又は、他の内部情報）を取得した時間に関する時間情報とを付加する。ここで、時間情報は、第１の内部情報（又は他の内部情報）が生成された時間から解析用情報が解析サーバ２に送信される時間の間のいずれかの時間に対応する情報である。送信元ＩＤは、例えば、通信インターフェース８０に関連したＭＡＣアドレスに対応するＩＤである。
　解析サーバ２は、情報処理システム１が備える１以上のＬＳＩの各々の状態の解析を行うサーバである。解析サーバ２は、例えば、各ＬＳＩに含まれる複数のダイの各々の内部情報を取得し、当該内部情報に基づいて複数のダイの各々の状態を解析する。解析サーバ２は、例えば、取得した内部情報を蓄積し、各ＬＳＩに含まれる複数のダイの各々の劣化状態などを解析する。解析サーバ２は、例えば、蓄積された内部情報に基づいて内部情報の経時変化を解析し、解析結果に基づいて、各ダイの劣化を解析してもよい。また、解析サーバ２は、例えば、情報処理システム１以外の機器が備えるＬＳＩからの内部情報を取得してもよい。このように、解析サーバ２は、並行して複数のＬＳＩからの内部情報を取得し、解析し得る。
　［２．ＬＳＩ内部情報出力方法］
　本実施の形態に係るＬＳＩ内部情報出力方法について説明する。本実施の形態に係るＬＳＩ内部情報出力方法は、複数のダイを含み、一つのパッケージとしたＬＳＩの内部情報を出力する方法である。以下、上述した情報処理システム１（図１～図５参照）を用いる場合のＬＳＩ内部情報出力方法について図６を用いて説明する。図６は、本実施の形態に係るＬＳＩ内部情報出力方法を示すフローチャートである。なお、以下では、情報処理システム１の第１のＬＳＩ１１の動作を中心に説明する。第２のＬＳＩ１２及び第３のＬＳＩ１３の動作については、第１のＬＳＩ１１の動作と同様であるため、説明を省略する。
　図６に示されるように、本実施の形態に係るＬＳＩ内部情報出力方法では、まず、情報生成ダイ２０の内部情報取得部２２が、第１のダイ３０中の第１の内部情報を取得する（内部情報取得ステップＳ１０）。本実施の形態では、第１のダイ３０の第１の情報出力部３１が第１の内部情報を生成する。
　本実施の形態に係る内部情報取得ステップＳ１０では、さらに、情報生成ダイ２０の内部情報取得部２２が、第１のダイ３０中の、第１の内部情報とは異なる第２の内部情報を取得する。本実施の形態では、第１のダイ３０の第２の情報出力部３２が第２の内部情報を生成する。
　また、本実施の形態に係る内部情報取得ステップＳ１０では、さらに、内部情報取得部２２が、第２のダイ４０中の第３の内部情報と、第２のダイ４０中の第４の内部情報とを取得する。本実施の形態では、第２のダイ４０の第３の情報出力部４３が第３の内部情報を生成し、第４の情報出力部４４が第４の内部情報を生成する。
　第１の内部情報～第４の内部情報の各内部情報が生成されるタイミングは特に限定されない。各内部情報は、例えば、第１のＬＳＩ１１が起動した直後に生成されてもよいし、第１のＬＳＩ１１が動作を停止する直前に生成されてもよい。また、各内部情報は、定期的に生成されてもよいし、外部からの指示に基づいて生成されてもよい。
　続いて、情報生成ダイ２０のＩＤ取得部２３が、第１の内部情報の第１のダイ３０における識別情報である第１のＩＤを取得する（ＩＤ取得ステップＳ１２）。本実施の形態に係るＩＤ取得ステップＳ１２では、さらに、ＩＤ取得部２３が、第２の内部情報の第１のダイ３０における識別情報である第２のＩＤを取得し、第３の内部情報の第２のダイ４０における識別情報である第３のＩＤを取得し、第４の内部情報の第２のダイ４０における識別情報である第４のＩＤを取得する。なお、第１の内部情報と第１のＩＤとを関連付ける情報、第２の内部情報と第２のＩＤとを関連付ける情報、第３の内部情報と第３のＩＤとを関連付ける情報、及び、第４の内部情報と第４のＩＤとを関連付ける情報は、第１のダイ３０及び第２のダイ４０の内部には存在しない。本実施の形態では、ＩＤ取得部２３は、記憶部２６に記憶された情報に基づいて、各内部情報と各ＩＤとを関連付ける。
　続いて、情報生成ダイ２０のダイＩＤ取得部２４が、第１の内部情報に関連付けて、第１のダイ３０の識別情報である第１のダイＩＤを取得する（ダイＩＤ取得ステップＳ１４）。本実施の形態に係るダイＩＤ取得ステップＳ１４では、ダイＩＤ取得部２４が、第２の内部情報に関連付けて、第１のダイ３０の識別情報である第１のダイＩＤを取得し、第３の内部情報及び第４の内部情報の各々に関連付けて、第２のダイ４０の識別情報である第２のダイＩＤを取得する。なお、第１のダイ３０と第１のダイＩＤとを関連付ける情報、及び、第２のダイ４０と第２のダイＩＤとを関連付ける情報は、第１のダイ３０及び第２のダイ４０の内部には存在しない。本実施の形態では、ダイＩＤ取得部２４は、記憶部２６に記憶された情報に基づいて、各ダイと各ダイＩＤとを関連付ける。
　続いて、情報生成ダイ２０の階層付き情報生成部２８が、第１の内部情報と第１のＩＤ及び第１のダイＩＤとを関連付けた第１の階層付き情報を生成する（階層付き情報生成ステップＳ１６）。本実施の形態に係る階層付き情報生成ステップＳ１６では、さらに、階層付き情報生成部２８が、第２の内部情報と第２のＩＤ及び第１のダイＩＤとを関連付けた第２の階層付き情報を生成し、第３の内部情報と第３のＩＤ及び第２のダイＩＤとを関連付けた第３の階層付き情報を生成し、第４の内部情報と第４のＩＤ及び第２のダイＩＤとを関連付けた第４の階層付き情報を生成する。
　階層付き情報生成ステップＳ１６では、所定のルールに基づいて各内部情報の出力が不要と判断した場合は、各階層付き情報を生成しない、又は、各階層付き情報の情報量を削減してもよい。例えば、階層付き情報生成ステップＳ１６では、各内部情報に対応する値と基準値との比較に基づいて、各内部情報の出力が不要か否かを判断してもよい。
　続いて、階層付き情報生成部２８が、第１のＬＳＩ１１から第１の階層付き情報を出力する（出力ステップＳ１８）。本実施の形態に係る出力ステップＳ１８では、さらに、階層付き情報生成部２８が、第２の階層付き情報、第３の階層付き情報、及び第４の階層付き情報を出力する。また、階層付き情報生成部２８は、各階層付き情報を通信インターフェース８０へ出力する。
　続いて、通信インターフェース８０のＬＳＩＩＤ取得部８４が、第１のダイ３０から入力された第１の階層付き情報に関連付けて、第１のＬＳＩ１１の識別情報である第１のＬＳＩＩＤを取得する（ＬＳＩＩＤ取得ステップＳ２０）。本実施の形態に係るＬＳＩＩＤ取得ステップＳ２０では、ＬＳＩＩＤ取得部８４が、第１の階層付き情報、第２の階層付き情報、第３の階層付き情報、及び第４の階層付き情報に関連させて、第１のＬＳＩ１１の識別情報である第１のＬＳＩＩＤを取得する。なお、各ＬＳＩＩＤは、各ＬＳＩの内部には存在しない。本実施の形態では、各ＬＳＩＩＤは、記憶部８６に記憶されている。
　続いて、ＬＳＩ階層付き情報生成部８８が、第１の階層付き情報と第１のＬＳＩＩＤとを関連付けた第１のＬＳＩ階層付き情報を生成する（ＬＳＩ階層付き情報生成ステップＳ２２）。本実施の形態に係るＬＳＩ階層付き情報生成ステップＳ２２では、第１の階層付き情報、第２の階層付き情報、第３の階層付き情報、及び第４の階層付き情報と、第１のＬＳＩＩＤとを関連付けたＬＳＩ階層付き情報を生成する。ＬＳＩ階層付き情報生成部８８が、第２の階層付き情報と、第１のＬＳＩＩＤとを関連付けた第２のＬＳＩ階層付き情報、第３の階層付き情報と、第１のＬＳＩＩＤとを関連付けた第３のＬＳＩ階層付き情報、第４の階層付き情報と、第１のＬＳＩＩＤとを関連付けた第４のＬＳＩ階層付き情報を生成する。なお、各ＬＳＩと各ＬＳＩＩＤとを関連付ける情報は、各ＬＳＩの内部には存在しない。本実施の形態では、ＬＳＩＩＤ取得部８４は、記憶部８６に記憶された情報に基づいて、各ＬＳＩと各ＬＳＩＩＤとを関連付ける。
　続いて、通信インターフェース８０にて、第１の階層付き情報を含む解析用情報を、第１のＬＳＩ１１の状態を解析する解析サーバ２へ送信する（送信ステップＳ２４）。本実施の形態では、解析用情報は、第１の階層付き情報を含む第１のＬＳＩ階層付き情報、第２の階層付き情報を含む第２のＬＳＩ階層付き情報、第３の階層付き情報を含む第３のＬＳＩ階層付き情報、及び第４の階層付き情報を含む第４のＬＳＩ階層付き情報を含む。
　また、送信ステップＳ２４において、通信インターフェース８０にて、解析用情報に、解析用情報を送信する通信インターフェース８０の識別情報である送信元ＩＤと、第１の内部情報を取得した時間に関する時間情報とを付加してもよい。ここで、送信元ＩＤは、通信インターフェース８０に関連したＭＡＣアドレスに対応してもよい。また、時間情報は、第１の内部情報が生成された時間から解析用情報が解析サーバ２に送信される時間の間のいずれかの時間に対応する情報である。さらに、通信インターフェース８０にて、解析用情報に、第２の内部情報を取得した時間に関する時間情報、第３の内部情報を取得した時間に関する時間情報、及び第４の内部情報を取得した時間に関する時間情報を付加してもよい。
　以上のようなＬＳＩ内部情報出力方法により、各内部情報に、当該内部情報に対応するダイの識別情報（ダイＩＤ）、及び、ＬＳＩの識別情報（ＬＳＩＩＤ）を関連付けた情報を含む解析用情報を解析サーバへ出力できる。これにより、複数のＬＳＩの内部情報を１台の解析サーバで解析することが可能となる。
　［３．効果など］
　本実施の形態に係るＬＳＩ内部情報出力方法の効果などについて説明する。
　本実施の形態に係るＬＳＩ内部情報出力方法は、複数のダイを含み、一つのパッケージとしたＬＳＩの一例である第１のＬＳＩ１１の内部情報を出力するＬＳＩ内部情報出力方法であって、複数のダイは、第１のダイ３０と、第１のダイ３０と異なる第２のダイ４０とを含む。ＬＳＩ内部情報出力方法は、第１のダイ３０中の第１の内部情報を取得する内部情報取得ステップＳ１０と、第１の内部情報の第１のダイ３０における識別情報である第１のＩＤを取得するＩＤ取得ステップＳ１２と、第１の内部情報に関連付けて、第１のダイ３０の識別情報である第１のダイＩＤを取得するダイＩＤ取得ステップＳ１４と、第１の内部情報と第１のＩＤ及び第１のダイＩＤとを関連付けた第１の階層付き情報を生成する階層付き情報生成ステップＳ１６と、第１のＬＳＩ１１から第１の階層付き情報を出力する出力ステップＳ１８とを含む。第１の内部情報と第１のＩＤとを関連付ける情報、及び、第１のダイ３０と第１のダイＩＤとを関連付ける情報は、第１のダイ３０の内部には存在しない。
　本実施の形態に係るＬＳＩ内部情報出力方法によれば、第１のダイ３０に係る内部情報である第１の内部情報と、第１のダイ３０の識別情報である第１のダイＩＤと、第１の内部情報の第１のダイ３０における識別情報である第１のＩＤとを関連付けた第１の階層付き情報を出力する。このため、例えば、解析サーバ２が、第１の階層付き情報を取得した場合、第１の階層付き情報に含まれる第１の内部情報が第１のＬＳＩ１１に含まれるどのダイのどの内部情報であるのかを識別できる。したがって、複数のダイを含む第１のＬＳＩ１１の内部情報を、１台の解析サーバ２で解析することが可能となる。
　本実施の形態に係るＬＳＩ内部情報出力方法の内部情報取得ステップＳ１０では、さらに、第１のダイ３０中の、第１の内部情報とは異なる第２の内部情報を取得し、ＩＤ取得ステップＳ１２では、さらに、第２の内部情報の第１のダイ３０における識別情報である第２のＩＤを取得し、階層付き情報生成ステップＳ１６では、さらに、第２の内部情報と第２のＩＤ及び第１のダイＩＤとを関連付けた第２の階層付き情報を生成し、出力ステップＳ１８では、さらに、第２の階層付き情報を出力してもよい。
　このように、第１のダイ３０から二つの内部情報を出力する場合に、各内部情報を、第１のダイ３０における識別情報及び第１のダイ３０の識別情報を含む階層付き情報として出力することで、解析サーバ２において、各内部情報が第１のＬＳＩ１１に含まれるどのダイのどの内部情報であるのかを識別できる。
　本実施の形態に係るＬＳＩ内部情報出力方法の内部情報取得ステップＳ１０では、さらに、第２のダイ４０中の第３の内部情報を取得し、ＩＤ取得ステップＳ１２では、さらに、第３の内部情報の第２のダイ４０における識別情報である第３のＩＤを取得し、ダイＩＤ取得ステップＳ１４では、さらに、第３の内部情報に関連付けて、第２のダイ４０の識別情報である第２のダイＩＤを取得し、階層付き情報生成ステップＳ１６では、さらに、第３の内部情報と第３のＩＤ及び第２のダイＩＤとを関連付けた第３の階層付き情報を生成し、出力ステップＳ１８では、さらに、第３の階層付き情報を出力してもよい。
　このように、第１のＬＳＩ１１の各ダイから内部情報を出力する場合に、各内部情報を、当該内部情報の各ダイにおける識別情報、及び、各ダイの識別情報を含む階層付き情報として出力することで、解析サーバ２において、各内部情報が第１のＬＳＩ１１に含まれるどのダイのどの内部情報であるのかを識別できる。
　本実施の形態に係るＬＳＩ内部情報出力方法は、第１の階層付き情報に関連付けて、第１のＬＳＩ１１の識別情報である第１のＬＳＩＩＤを取得するＬＳＩＩＤ取得ステップＳ２０と、第１の階層付き情報と第１のＬＳＩＩＤとを関連付けた第１のＬＳＩ階層付き情報を生成するＬＳＩ階層付き情報生成ステップＳ２２とを含み、第１のＬＳＩ１１と第１のＬＳＩＩＤとを関連付ける情報は、第１のＬＳＩ１１の内部には存在しなくてもよい。
　このように、第１のＬＳＩ１１から第１の内部情報を出力する場合に、第１の階層付き情報と、第１のＬＳＩＩＤとを関連付けた第１のＬＳＩ階層付き情報として出力することで、解析サーバ２において、第１の内部情報がどのＬＳＩに含まれるどのダイのどの内部情報であるのかを識別できる。
　本実施の形態に係るＬＳＩ内部情報出力方法は、第１の階層付き情報及び第２の階層付き情報に関連させて、第１のＬＳＩ１１の識別情報である第１のＬＳＩＩＤを取得するＬＳＩＩＤ取得ステップＳ２０と、第１の階層付き情報及び第２の階層付き情報と、第１のＬＳＩＩＤとを関連付けたＬＳＩ階層付き情報（第１のＬＳＩ階層付き情報及び第２のＬＳＩ階層付き情報）を生成するＬＳＩ階層付き情報生成ステップＳ２２と含み、第１のＬＳＩＩＤは、第１のＬＳＩ１１の内部には存在しなくてもよい。
　このように、第１のＬＳＩ１１から第１の内部情報及び第２の内部情報を出力する場合に、第１の階層付き情報と、第１のＬＳＩＩＤとを関連付けた第１のＬＳＩ階層付き情報、及び、第２の階層付き情報と、第１のＬＳＩＩＤとを関連付けた第２のＬＳＩ階層付き情報を出力することで、解析サーバ２において、各内部情報がどのＬＳＩに含まれるどのダイのどの内部情報であるのかを識別できる。
　本実施の形態に係るＬＳＩ内部情報出力方法は、第１の階層付き情報及び第３の階層付き情報に関連させて、第１のＬＳＩ１１の識別情報である第１のＬＳＩＩＤを取得するＬＳＩＩＤ取得ステップＳ２０と、第１の階層付き情報及び第３の階層付き情報と、第１のＬＳＩＩＤとを関連付けたＬＳＩ階層付き情報（第１のＬＳＩ階層付き情報及び第３のＬＳＩ階層付き情報）を生成するＬＳＩ階層付き情報生成ステップＳ２２とを含み、第１のＬＳＩＩＤは、第１のＬＳＩ１１の内部には存在しなくてもよい。
　このように、第１のＬＳＩ１１の各ダイから内部情報を出力する場合にも、第１の階層付き情報と、第１のＬＳＩＩＤとを関連付けた第１のＬＳＩ階層付き情報、及び、第３の階層付き情報と、第１のＬＳＩＩＤとを関連付けた第３のＬＳＩ階層付き情報を出力することで、解析サーバ２において、各内部情報がどのＬＳＩに含まれるどのダイのどの内部情報であるのかを識別できる。
　本実施の形態に係るＬＳＩ内部情報出力方法の階層付き情報生成ステップＳ１６では、所定のルールに基づいて第１の内部情報の出力が不要と判断した場合は、第１の階層付き情報を生成しない、又は、第１の階層付き情報の情報量を削減してもよい。
　このように、内部情報の値が所定の範囲内であるような、解析が不要な状態におけるＬＳＩの内部情報の生成をしない、又は、情報量を削減することで、出力する情報量を低減できる。これにより、解析サーバ２で取り扱う情報量を削減できるため、解析サーバ２における処理量、及び記憶容量を削減できる。
　本実施の形態に係るＬＳＩ内部情報出力方法の階層付き情報生成ステップＳ１６では、第１の内部情報に対応する値と基準値との比較に基づいて、第１の内部情報の出力が不要か否かを判断してもよい。
　本実施の形態に係るＬＳＩ内部情報出力方法の出力ステップＳ１８において、第１の階層付き情報を通信インターフェース８０へ出力し、ＬＳＩ内部情報出力方法は、さらに、通信インターフェース８０にて、第１の階層付き情報を含む解析用情報を、ＬＳＩの状態を解析する解析サーバ２へ送信する送信ステップＳ２４を含む。通信インターフェース８０にて、解析用情報に、通信インターフェース８０の識別情報である送信元ＩＤと、第１の内部情報を取得した時間に関する時間情報とを付加してもよい。
　このように解析用情報に送信元ＩＤが付加されることで、解析サーバ２にて、解析用情報がどの通信機器から送信されたものであるのかを識別できる。また、解析用情報に時間情報が付加されることで、内部情報が取得された時間の情報を利用して解析サーバ２が第１のＬＳＩ１１の状態を解析できる。
　本実施の形態に係るＬＳＩ内部情報出力方法において、時間情報は、第１の内部情報が生成された時間から解析用情報が解析サーバ２に送信される時間の間のいずれかの時間に対応する情報であってもよい。
　これにより、第１の内部情報が生成された時間の情報を利用して解析サーバ２が第１のＬＳＩ１１の状態を解析できる。
　本実施の形態に係るＬＳＩ内部情報出力方法において、送信元ＩＤは、通信インターフェース８０に関連したＭＡＣアドレスに対応してもよい。
　ＭＡＣアドレスは、通常、通信インターフェース８０に付与される識別情報であるため、このＭＡＣアドレスを通信インターフェース８０の識別情報として用いることで、別途識別情報を生成する必要がない。したがって、ＬＳＩ内部情報出力方法を簡素化することができる。
　本実施の形態に係るＬＳＩ内部情報出力方法において、第１の内部情報は、第１のＬＳＩ１１が起動した直後に生成されてもよい。
　これにより、第１のＬＳＩ１１を起動する度に、第１の内部情報を出力できるため、第１のＬＳＩ１１の使用頻度に応じて第１の内部情報を出力できる。また、第１の内部情報を第１のＬＳＩ１１の使用開始直後に出力できるため、第１のＬＳＩ１１の状態に問題が発見された場合に、第１のＬＳＩ１１を使用し続けることなく、速やかに停止させることが可能となる。
　本実施の形態に係るＬＳＩ内部情報出力方法において、第１の内部情報は、第１のＬＳＩ１１が動作を停止する直前に生成されてもよい。
　これにより、例えば、第１のＬＳＩ１１の起動直後より、通常の使用状況に近い状態における第１の内部情報を取得できる。したがって、第１のＬＳＩ１１の通常の使用状況に近い状態を解析することが可能となる。
　本実施の形態に係るＬＳＩ内部情報出力方法において、第１の内部情報は、第１のダイ３０における動作電圧に対応する情報、及び、第１のダイ３０の温度に対応する情報の少なくとも一方を含んでもよい。
　これにより、第１のダイ３０の劣化状態を解析することが可能となる。
　［４．変形例］
　本実施の形態の変形例に係る情報処理システム、及び、ＬＳＩ内部情報出力方法について説明する。
　本実施の形態の変形例１に係る階層付き情報生成方法について、図７を用いて説明する。図７は、変形例１に係る第１の階層付き情報に含まれる情報を示す図である。
　図７に示されるように、第１の階層付き情報は、第１の内部情報と第１の内部情報に関連付けられた第１のＩＤと第１のダイＩＤに加えて、第２の内部情報と第２の内部情報に関連付けられた第２のＩＤとを含んでもよい。また、第３の階層付き情報は、第３の内部情報と第３の内部情報に関連付けられた第３のＩＤと第２のダイＩＤに加えて、第４の内部情報と第４の内部情報に関連付けられた第４のＩＤとを含んでもよい。
　この場合、出力ステップＳ１８では、第２の内部情報と第２の内部情報に関連付けられた第２のＩＤとを含む第１の階層付き情報を出力してもよい。出力ステップＳ１８では、第４の内部情報と第４の内部情報に関連付けられた第４のＩＤとを含む第３の階層付き情報を出力してもよい。
　変形例１に係る第１の階層付き情報を出力することで、上記実施の形態に係る第１の階層付き情報と、第２の階層付き情報とを別々に出力する場合（図３参照）より、出力する情報量を削減することができる。また、変形例１に係る第３の階層付き情報を出力することで、上記実施の形態に係る第３の階層付き情報と、第４の階層付き情報とを別々に出力する場合（図３参照）より、出力する情報量を削減することができる。
　次に、本実施の形態の変形例２に係る階層付き情報生成方法について図８を用いて説明する。図８は、変形例２に係る第１のＬＳＩ階層付き情報に含まれる情報を示す図である。
　図８に示されるように、第１のＬＳＩ階層付き情報は、第１の階層付き情報と第１のＬＳＩＩＤに加えて、第２の階層付き情報を含んでもよい。また、第１のＬＳＩ階層付き情報は、さらに、第３の階層付き情報及び第４の階層付き情報を含んでもよい。
　この場合、送信ステップＳ２４では、第２の階層付き情報を含む第１のＬＳＩ階層付き情報を出力してもよい。
　変形例２に係る第１のＬＳＩ階層付き情報を出力することで、上記実施の形態に係る第１のＬＳＩ階層付き情報と、第２のＬＳＩ階層付き情報とを別々に出力する場合（図５参照）より、送信する情報量を削減することができる。
　また、送信ステップＳ２４では、第２の階層付き情報、第３の階層付き情報、及び第４の階層付き情報を含む第１のＬＳＩ階層付き情報を出力してもよい。
　これにより、送信する情報量をさらに削減することができる。
　（その他の変形例など）
　以上、本開示に係る受信方法などについて、各実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を各実施の形態に施したものや、各実施の形態における一部の構成要素を組み合わせて構築される別の形態も、本開示の範囲内に含まれる。
　例えば、本開示に係るＬＳＩの規模は、特に限定されない。ＬＳＩは、ＶＬＳＩ（Ｖｅｒｙ　Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ　ｃｉｒｃｕｉｔ）であってもよいし、ＵＬＳＩ（Ｕｌｔｒａ－Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ　ｃｉｒｃｕｉｔ）であってもよいし、他のＬＳＩであってもよい。
　また、上記実施の形態及び各変形例では、第１のＩＤ、第１のダイＩＤなどのＩＤは、第１のＬＳＩ１１の内部に記憶されていたが、第１のＩＤ、第１のダイＩＤなどのＩＤは、必ずしも、第１のＬＳＩ１１の内部に記憶されていなくてもよい。例えば、第１のＬＳＩ１１は、第１のＬＳＩ１１の外部から第１のＩＤ、第１のダイＩＤなどのＩＤを取得してもよい。
　また、上記実施の形態では、第１のＬＳＩ１１は、情報生成ダイ２０を有したが、第１のＬＳＩ１１は、情報生成ダイ２０を有さなくてもよい。この場合、例えば、取得部２１及び階層付き情報生成部２８は、第１のダイ３０、又は第２のダイ４０に含まれてもよい。また、記憶部２６は、第１のＬＳＩ１１が備えてもよいし、第１のＬＳＩ１１の外部にあってもよい。
　また、上記実施の形態及び各変形例では、ＬＳＩ内でシリアル伝送方式でデータ通信が行われたが、パラレル伝送方式でデータ通信が行われてもよい。
　また、以下に示す形態も、本開示の一つ又は複数の態様の範囲内に含まれてもよい。
　上記の情報処理システム１を構成する構成要素の一部は、マイクロプロセッサ、ＲＯＭ、ＲＡＭなどから構成されるコンピュータシステムであってもよい。前記ＲＡＭには、コンピュータプログラムが記憶されている。前記マイクロプロセッサが、前記コンピュータプログラムにしたがって動作することにより、その機能を達成する。ここでコンピュータプログラムは、所定の機能を達成するために、コンピュータに対する指令を示す命令コードが複数個組み合わされて構成されたものである。
　上記の情報処理システム１のそれぞれを構成する構成要素の一部は、１個のシステムＬＳＩから構成されているとしてもよい。システムＬＳＩは、複数の構成部を１個のチップ上に集積して製造された超多機能ＬＳＩであり、具体的には、マイクロプロセッサ、ＲＯＭ、ＲＡＭなどを含んで構成されるコンピュータシステムである。前記ＲＡＭには、コンピュータプログラムが記憶されている。前記マイクロプロセッサが、前記コンピュータプログラムにしたがって動作することにより、システムＬＳＩは、その機能を達成する。
　本開示は、ＬＳＩの内部情報を解析サーバなどへ出力する情報システムとして、例えば、車載用の制御システムなどにおいて利用できる。
　１　情報処理システム
　２　解析サーバ
　１１　第１のＬＳＩ
　１２　第２のＬＳＩ
　１３　第３のＬＳＩ
　２０　情報生成ダイ
　２１、８１　取得部
　２２　内部情報取得部
　２３　ＩＤ取得部
　２４　ダイＩＤ取得部
　２６、８６　記憶部
　２８　階層付き情報生成部
　３０　第１のダイ
　３１　第１の情報出力部
　３２　第２の情報出力部
　４０　第２のダイ
　４３　第３の情報出力部
　４４　第４の情報出力部
　８０　通信インターフェース
　８２　階層付き情報取得部
　８４　ＬＳＩＩＤ取得部
　８８　ＬＳＩ階層付き情報生成部
　８９　通信部

Claims (15)

  1. 　複数のダイを含み、一つのパッケージとしたＬＳＩ（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ　ｃｉｒｃｕｉｔ）の内部情報を出力するＬＳＩ内部情報出力方法であって、
    　前記複数のダイは、第１のダイと、前記第１のダイと異なる第２のダイとを含み、
    　前記ＬＳＩ内部情報出力方法は、
    　前記第１のダイ中の第１の内部情報を取得する内部情報取得ステップと、
    　前記第１の内部情報の前記第１のダイにおける識別情報である第１のＩＤを取得するＩＤ取得ステップと、
    　前記第１の内部情報に関連付けて、前記第１のダイの識別情報である第１のダイＩＤを取得するダイＩＤ取得ステップと、
    　前記第１の内部情報と前記第１のＩＤ及び前記第１のダイＩＤとを関連付けた第１の階層付き情報を生成する階層付き情報生成ステップと、
    　前記ＬＳＩから前記第１の階層付き情報を出力する出力ステップとを含み、
    　前記第１の内部情報と前記第１のＩＤとを関連付ける情報、及び、前記第１のダイと前記第１のダイＩＤとを関連付ける情報は、前記第１のダイの内部には存在しない
    　ＬＳＩ内部情報出力方法。
  2. 　前記内部情報取得ステップでは、さらに、前記第１のダイ中の、前記第１の内部情報とは異なる第２の内部情報を取得し、
    　前記ＩＤ取得ステップでは、さらに、前記第２の内部情報の前記第１のダイにおける識別情報である第２のＩＤを取得し、
    　前記階層付き情報生成ステップでは、さらに、前記第２の内部情報と前記第２のＩＤ及び前記第１のダイＩＤとを関連付けた第２の階層付き情報を生成し、
    　前記出力ステップでは、さらに、前記第２の階層付き情報を出力する
    　請求項１に記載のＬＳＩ内部情報出力方法。
  3. 　前記内部情報取得ステップでは、さらに、前記第１のダイ中の、前記第１の内部情報とは異なる第２の内部情報を取得し、
    　前記ＩＤ取得ステップでは、さらに、前記第２の内部情報の前記第１のダイにおける識別情報である第２のＩＤを取得し、
    　前記出力ステップでは、前記第２の内部情報と前記第２の内部情報に関連付けられた前記第２のＩＤとを含む前記第１の階層付き情報を出力する
    　請求項１に記載のＬＳＩ内部情報出力方法。
  4. 　前記内部情報取得ステップでは、さらに、前記第２のダイ中の第３の内部情報を取得し、
    　前記ＩＤ取得ステップでは、さらに、前記第３の内部情報の前記第２のダイにおける識別情報である第３のＩＤを取得し、
    　前記ダイＩＤ取得ステップでは、さらに、前記第３の内部情報に関連付けて、前記第２のダイの識別情報である第２のダイＩＤを取得し、
    　前記階層付き情報生成ステップでは、さらに、前記第３の内部情報と前記第３のＩＤ及び前記第２のダイＩＤとを関連付けた第３の階層付き情報を生成し、
    　前記出力ステップでは、さらに、前記第３の階層付き情報を出力する
    　請求項１に記載のＬＳＩ内部情報出力方法。
  5. 　前記第１の階層付き情報に関連付けて、前記ＬＳＩの識別情報であるＬＳＩＩＤを取得するＬＳＩＩＤ取得ステップと、
    　前記第１の階層付き情報と前記ＬＳＩＩＤとを関連付けたＬＳＩ階層付き情報を生成するＬＳＩ階層付き情報生成ステップとを含み、
    　前記ＬＳＩと前記ＬＳＩＩＤとを関連付ける情報は、前記ＬＳＩの内部には存在しない
    　請求項１に記載のＬＳＩ内部情報出力方法。
  6. 　前記第１の階層付き情報及び前記第２の階層付き情報に関連させて、前記ＬＳＩの識別情報であるＬＳＩＩＤを取得するＬＳＩＩＤ取得ステップと、
    　前記第１の階層付き情報及び前記第２の階層付き情報と、前記ＬＳＩＩＤとを関連付けたＬＳＩ階層付き情報を生成するＬＳＩ階層付き情報生成ステップと含み、
    　前記ＬＳＩＩＤは、前記ＬＳＩの内部には存在しない
    　請求項２に記載のＬＳＩ内部情報出力方法。
  7. 　前記第１の階層付き情報及び前記第３の階層付き情報に関連させて、前記ＬＳＩの識別情報であるＬＳＩＩＤを取得するＬＳＩＩＤ取得ステップと、
    　前記第１の階層付き情報及び前記第３の階層付き情報と、前記ＬＳＩＩＤとを関連付けたＬＳＩ階層付き情報を生成するＬＳＩ階層付き情報生成ステップとを含み、
    　前記ＬＳＩＩＤは、前記ＬＳＩの内部には存在しない
    　請求項４に記載のＬＳＩ内部情報出力方法。
  8. 　前記階層付き情報生成ステップでは、所定のルールに基づいて前記第１の内部情報の出力が不要と判断した場合は、前記第１の階層付き情報を生成しない、又は、前記第１の階層付き情報の情報量を削減する
    　請求項１に記載のＬＳＩ内部情報出力方法。
  9. 　前記階層付き情報生成ステップでは、前記第１の内部情報に対応する値と基準値との比較に基づいて、前記第１の内部情報の出力が不要か否かを判断する
    　請求項８に記載のＬＳＩ内部情報出力方法。
  10. 　前記出力ステップにおいて、前記第１の階層付き情報を通信インターフェースへ出力し、
    　前記ＬＳＩ内部情報出力方法は、さらに、
    　前記通信インターフェースにて、前記第１の階層付き情報を含む解析用情報を、前記ＬＳＩの状態を解析する解析サーバへ送信する送信ステップを含み、
    　前記通信インターフェースにて、前記解析用情報に、前記通信インターフェースの識別情報である送信元ＩＤと、前記第１の内部情報を取得した時間に関する時間情報とを付加する
    　請求項１に記載のＬＳＩ内部情報出力方法。
  11. 　前記時間情報は、前記第１の内部情報が生成された時間から前記解析用情報が前記解析サーバに送信される時間の間のいずれかの時間に対応する情報である
    　請求項１０に記載のＬＳＩ内部情報出力方法。
  12. 　前記送信元ＩＤは、前記通信インターフェースに関連したＭＡＣアドレスに対応する
    　請求項１０に記載のＬＳＩ内部情報出力方法。
  13. 　前記第１の内部情報は、前記ＬＳＩが起動した直後に生成される
    　請求項１に記載のＬＳＩ内部情報出力方法。
  14. 　前記第１の内部情報は、前記ＬＳＩが動作を停止する直前に生成される
    　請求項１に記載のＬＳＩ内部情報出力方法。
  15. 　前記第１の内部情報は、前記第１のダイにおける動作電圧に対応する情報、及び、前記第１のダイの温度に対応する情報の少なくとも一方を含む
    　請求項１に記載のＬＳＩ内部情報出力方法。
PCT/JP2024/008281 2024-03-05 2024-03-05 Ｌｓｉ内部情報出力方法 Pending WO2025186901A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2024/008281 WO2025186901A1 (ja) 2024-03-05 2024-03-05 Ｌｓｉ内部情報出力方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2024/008281 WO2025186901A1 (ja) 2024-03-05 2024-03-05 Ｌｓｉ内部情報出力方法

Publications (2)

Publication Number Publication Date
WO2025186901A1 true WO2025186901A1 (ja) 2025-09-12
WO2025186901A8 WO2025186901A8 (ja) 2025-10-02

Family

ID=96990231

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/008281 Pending WO2025186901A1 (ja) 2024-03-05 2024-03-05 Ｌｓｉ内部情報出力方法

Country Status (1)

Country Link
WO (1) WO2025186901A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080023700A1 (en) * 2006-07-28 2008-01-31 Gschwind Michael K Scan testing in single-chip multicore systems
US20100023807A1 (en) * 2008-07-23 2010-01-28 Industrial Technology Research Institute Test device and method for the soc test architecture
US20130031418A1 (en) * 2011-07-26 2013-01-31 International Business Machines Corporation Testing and operating a multiprocessor chip with processor redundancy
WO2018217434A1 (en) * 2017-05-24 2018-11-29 Qualcomm Incorporated Efficient test architecture for multi-die chips
US20210193525A1 (en) * 2019-12-24 2021-06-24 SK Hynix Inc. Semiconductor device and test method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080023700A1 (en) * 2006-07-28 2008-01-31 Gschwind Michael K Scan testing in single-chip multicore systems
US20100023807A1 (en) * 2008-07-23 2010-01-28 Industrial Technology Research Institute Test device and method for the soc test architecture
US20130031418A1 (en) * 2011-07-26 2013-01-31 International Business Machines Corporation Testing and operating a multiprocessor chip with processor redundancy
WO2018217434A1 (en) * 2017-05-24 2018-11-29 Qualcomm Incorporated Efficient test architecture for multi-die chips
US20210193525A1 (en) * 2019-12-24 2021-06-24 SK Hynix Inc. Semiconductor device and test method thereof

Also Published As

Publication number Publication date
WO2025186901A8 (ja) 2025-10-02

Similar Documents

Publication Publication Date Title
US20160321594A1 (en) Correlation between manufacturing segment and end- user device performance
US7904872B2 (en) System-on-chip (SOC), design structure and method
US20070214397A1 (en) Method for testing non-deterministic device data
US20200021397A1 (en) SAFETY INTEGRITY LEVEL OF SERVICE (SILoS) SYSTEM
US8307245B2 (en) Scenario creating apparatus, scenario creating method, and storage medium storing scenario creating program
US5960188A (en) Method for modeling electrical interconnections in a cycle based simulator
WO2025186901A1 (ja) Ｌｓｉ内部情報出力方法
US7904873B2 (en) System-on-chip (SOC), design structure and method
CN112925682B (zh) 具有内建自测试逻辑的测试装置及方法
CN117271178A (zh) 一种参数配置方法、一种板卡故障诊断的方法
US20070280014A1 (en) Semiconductor device
US20030225559A1 (en) Verification of multi-cycle paths
US7865785B2 (en) System and method for improving communications for systems having communications protocol enabled devices
JPH05308401A (ja) 通信プロトコルの管理用に供せられる回路の代表的モジュールの標準への適合を点検する方法、およびそれを実施するシステム
CN120110609B (zh) 一种显示接口辅助通道逻辑的测试电路、芯片及测试方法
US6941496B2 (en) Error detecting circuit for detecting the location of error
US20250370887A1 (en) Clock protection circuit, clock protection method, storage medium and electronic device
KR20040080957A (ko) 칩렛, 작동성 칩렛 및 칩
US7496792B2 (en) Repeat digital message transmission between a microprocessor monitoring circuit and an analyzing tool
CN114065675A (zh) 仿真系统及其方法
CN119271300B (zh) 参数转换方法、装置、设备、计算机存储介质及程序产品
US6674301B2 (en) Method and system of evaluating PLL built-in circuit
US20180191557A1 (en) Notification method relating to at least one operation implemented by a device forming a node of a network
CN119064759A (zh) 一种jtag信号处理方法、系统、设备及计算机介质
CN120407024A (zh) 一种指令序列的验证方法、装置、电子设备和存储介质

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24928561

Country of ref document: EP

Kind code of ref document: A1