WO2025150445A1 - 光検出装置、電子機器 - Google Patents

光検出装置、電子機器

Info

Publication number
WO2025150445A1
WO2025150445A1 PCT/JP2024/046157 JP2024046157W WO2025150445A1 WO 2025150445 A1 WO2025150445 A1 WO 2025150445A1 JP 2024046157 W JP2024046157 W JP 2024046157W WO 2025150445 A1 WO2025150445 A1 WO 2025150445A1
Authority
WO
WIPO (PCT)
Prior art keywords
transfer
line
pixel
transfer gate
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2024/046157
Other languages
English (en)
French (fr)
Inventor
浩史 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of WO2025150445A1 publication Critical patent/WO2025150445A1/ja
Anticipated expiration legal-status Critical
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors

Definitions

  • CMOS Complementary Metal Oxide Semiconductor
  • CCD Charge Coupled Device
  • CMOS image sensors Photoelectrically converted in the PD (Photodiode) of the pixel.
  • the charge generated in the PD is then transferred via a transfer transistor to the FD (Floating Diffusion), where it is converted into a pixel signal at a level corresponding to the amount of light received, and then read out.
  • FD Floating Diffusion
  • Patent Document 1 proposes providing two photodiodes in one pixel and using the two photodiodes as a pair of phase difference detection pixels to detect the phase difference and achieve autofocus.
  • the first electronic device is an electronic device that includes a photoelectric conversion unit formed in a semiconductor substrate that converts light into electric charges, a storage unit that temporarily stores the electric charges, and a transfer unit configured to transfer the electric charges to the storage unit, the transfer unit having a transfer gate at least a portion of which is provided in the semiconductor substrate, and an extension line of the direction of movement of the electric charges at a point of the highest electric potential among the portion of the semiconductor substrate whose electric potential is modulated by the transfer unit intersects with the storage unit in a plan view, the electronic device includes a light detection device, and a processing unit that processes a signal from the light detection device.
  • a second electronic device is an electronic device that includes a photoelectric conversion unit formed in a semiconductor substrate that converts light into electric charges, a storage unit that temporarily stores the electric charges, and a transfer unit configured to transfer the electric charges to the storage unit, the transfer unit including a transfer gate at least a portion of which is provided in the semiconductor substrate, and a first line passing through one surface of the transfer gate intersects with the storage unit in a plan view, a light detection device, and a processing unit that processes signals from the light detection device.
  • a photoelectric conversion section formed in a semiconductor substrate for converting light into electric charge, a storage section for temporarily storing the electric charge, and a transfer section configured to transfer the electric charge to the storage section are provided, and the transfer section is provided with two transfer gates, at least a portion of which is provided in the semiconductor substrate, and a first line passing through the center between the two transfer gates and perpendicular to the arrangement direction of the two transfer gates intersects with the storage section in a planar view.
  • FIG. 13 is a diagram illustrating an example of a planar configuration of a pixel in the embodiment 4-2.
  • FIG. 13 is a diagram illustrating an example of a planar configuration of a pixel in the fourth embodiment.
  • FIG. 13 is a diagram illustrating an example of a planar configuration of a pixel in the fifth embodiment;
  • FIG. 5 is a diagram illustrating an example of a cross-sectional configuration of a pixel according to the embodiment 5-1.
  • FIG. 13 is a diagram illustrating an example of a planar configuration of a pixel in the fifth embodiment;
  • FIG. 13 is a diagram illustrating an example of a planar configuration of a pixel in the fifth embodiment;
  • FIG. 13 is a diagram illustrating an example of a planar configuration of a pixel in the embodiment 6-1.
  • the control circuit unit 25 receives an input clock and data instructing the operating mode, etc., and outputs data such as internal information of the photodetector 1. That is, the control circuit unit 25 generates clock signals and control signals that serve as the basis for the operation of the vertical drive circuit unit 21, column signal processing circuit unit 22, horizontal drive circuit unit 23, etc., based on the vertical synchronization signal, horizontal synchronization signal, and master clock. The control circuit unit 25 outputs the generated clock signals and control signals to the vertical drive circuit unit 21, column signal processing circuit unit 22, horizontal drive circuit unit 23, etc.
  • the column signal processing circuit unit 22 is arranged for each column of pixels 100, and performs signal processing such as noise removal for each pixel column on the signals output from one row of pixels 100.
  • the column signal processing circuit unit 22 performs signal processing such as CDS (Correlated Double Sampling) or DDS (double data sampling) to remove pixel-specific fixed pattern noise, and AD conversion.
  • the horizontal drive circuit unit 23 is configured, for example, by a shift register, and sequentially outputs horizontal scanning pulses to select each of the column signal processing circuit units 22 in turn, causing each of the column signal processing circuit units 22 to output a pixel signal to the horizontal signal line 28.
  • the output circuit section 24 processes and outputs the signals sequentially supplied from each of the column signal processing circuit sections 22 through the horizontal signal line 28.
  • the output circuit section 24 may perform only buffering, or may perform black level adjustment, column variation correction, various digital signal processing, etc.
  • the input/output terminal 29 exchanges signals with the outside.
  • the first substrate 50 has a plurality of pixels 100 that perform photoelectric conversion on the semiconductor substrate 51.
  • the plurality of pixels 100 are arranged in a matrix in the pixel array section 20 of the first substrate 50.
  • the second substrate 60 has a readout circuit section 62 on the semiconductor substrate 61 for every four pixels 100, which outputs a pixel signal based on the charge output from the pixel 100. Note that, although the explanation will be continued here using an example in which there is one readout circuit section 62 for every four pixels 100, a configuration in which there is one readout circuit section 62 for every two pixels 100 may also be used.
  • the second substrate 60 has a plurality of pixel drive lines 26 extending in the row direction and a plurality of vertical signal lines 27 extending in the column direction.
  • the third substrate 70 has a logic circuit 72 for processing pixel signals on a semiconductor substrate 71.
  • the logic circuit 72 has, for example, a vertical drive circuit section 21, a column signal processing circuit section 22, a horizontal drive circuit section 23, and a control circuit section 25.
  • the logic circuit 72 (specifically, the horizontal drive circuit section 23) outputs an output signal Dout converted into a digital signal for each pixel 100 to the outside.
  • a low-resistance region made of silicide formed using a self-aligned silicide process such as CoSi2 or NiSi may be formed on the surface of the impurity diffusion region in contact with the source electrode and the drain electrode.
  • FIG. 3 shows an example of a pixel 100 and a readout circuit unit 62.
  • a case is described in which four pixels 100 share one readout circuit unit 62.
  • “shared” refers to the fact that the outputs of the four pixels 100 are input to a common readout circuit unit 62.
  • Each pixel 100 has components in common.
  • an identification number (1, 2, 3, 4) is added to the end of the reference number of the component of each pixel 100.
  • an identification number is added to the end of the reference number of the component of each pixel 100, but when it is not necessary to distinguish the components of each pixel 100 from one another, the identification number at the end of the reference number of the component of each pixel 100 is omitted.
  • Each pixel 100 has, for example, a photodiode PD, a transfer transistor TR electrically connected to the photodiode PD, and a floating diffusion FD that temporarily holds the charge output from the photodiode PD via the transfer transistor TR.
  • the photodiode PD performs photoelectric conversion to generate a charge according to the amount of light received.
  • the cathode of the photodiode PD is electrically connected to the source of the transfer transistor TR, and the anode of the photodiode PD is electrically connected to a reference potential line (for example, ground).
  • the drain of the transfer transistor TR is electrically connected to the floating diffusion FD, and the gate of the transfer transistor TR is electrically connected to the pixel drive line 26.
  • the transfer transistor TR is, for example, a CMOS (Complementary Metal Oxide Semiconductor) transistor.
  • the floating diffusions FD of the pixels 100 that share one readout circuit unit 62 are electrically connected to each other and to the input terminal of the common readout circuit unit 62.
  • the readout circuit unit 62 has, for example, a reset transistor RST, a selection transistor SEL, and an amplification transistor AMP. Note that the selection transistor SEL may be omitted as necessary.
  • the source of the reset transistor RST (the input terminal of the readout circuit unit 62) is electrically connected to the floating diffusion FD, and the drain of the reset transistor RST is electrically connected to the power supply line VDD and the drain of the amplification transistor AMP.
  • the gate of the reset transistor RST is electrically connected to the vertical signal line 27.
  • the source of the amplification transistor AMP is electrically connected to the drain of the selection transistor SEL, and the gate of the amplification transistor AMP is electrically connected to the source of the reset transistor RST.
  • the source of the selection transistor SEL (the output terminal of the readout circuit unit 62) is electrically connected to the vertical signal line 27, and the gate of the selection transistor SEL is electrically connected to the pixel drive line 26.
  • the transfer transistor TR When the transfer transistor TR is turned on, it transfers the charge of the photodiode PD to the floating diffusion FD.
  • the gate (transfer gate TG) of the transfer transistor TR extends from the surface of the semiconductor substrate 51 to a depth that penetrates the well layer 42 and reaches the PD 41, for example, as shown in FIG. 12 described later.
  • the reset transistor RST resets the potential of the floating diffusion FD to a predetermined potential. When the reset transistor RST is turned on, it resets the potential of the floating diffusion FD to the potential of the power supply line VDD.
  • the selection transistor SEL controls the output timing of the pixel signal from the readout circuit unit 62.
  • the amplification transistor AMP generates a pixel signal whose voltage corresponds to the level of the charge held in the floating diffusion FD.
  • the amplification transistor AMP constitutes a source-follower type amplifier, and outputs a pixel signal whose voltage corresponds to the level of the charge generated in the photodiode PD.
  • the selection transistor SEL When the selection transistor SEL is turned on, the amplification transistor AMP amplifies the potential of the floating diffusion FD, and outputs a voltage corresponding to the potential to the column signal processing circuit 34 via the vertical signal line 27.
  • the reset transistor RST, the amplification transistor AMP, and the selection transistor SEL are, for example, CMOS transistors.
  • FIG. 4 is a diagram showing another circuit configuration of the photodetector 1.
  • the photodetector 1 shown in FIG. 4 shows a circuit configuration in which two subpixels are arranged in parallel within one pixel 100.
  • a pixel having two subpixels arranged in parallel within one pixel 100 is used, for example, when performing autofocus (AF) operations.
  • AF autofocus
  • a color filter of the same color and one on-chip lens are provided on a photodiode (one pixel) composed of two divided photodiodes, and each of the divided photodiodes receives light that has passed through a part of the imaging optical system.
  • the pixel circuit has a photodiode PD_L and a photodiode PD_R.
  • the unit pixel is composed of one pixel 100 (two sub-pixels).
  • the photodiode PD_L and the photodiode PD_R may have the same characteristics, or may have different characteristics.
  • one of the photodiode PD_L and the photodiode PD_R may perform photoelectric conversion on incident light in a wavelength band different from that of the other.
  • the floating diffusion (FD), reset transistor RST, amplifying transistor AMP, and selection transistor SEL are all shared within a unit pixel.
  • the pixel signals of each pixel (photodiode PD_L and photodiode PD_R) are transmitted to each other via the same vertical signal line.
  • FIG. 5 shows another example of the circuit configuration of the photodetector 1.
  • the pixel circuit has photodiode PD1_L, photodiode PD1_R, photodiode PD2_L, and photodiode PD2_R.
  • the unit pixel is composed of two pixels 100 (four sub-pixels).
  • the photodiode PD1_L, photodiode PD1_R, photodiode PD2_L, and photodiode PD2_R may have the same characteristics as each other, or may have different characteristics from each other.
  • photodiodes PD1_L, photodiode PD1_R, photodiode PD2_L, and photodiode PD2_R may perform photoelectric conversion on incident light in a wavelength band different from the others.
  • the unit pixel has a transfer gate TG1_L, a transfer gate TG1_R, a transfer gate TG2_L, and a transfer gate TG2_R.
  • the pixel circuit shown in FIG. 5 controls the readout of photocharges from the photodiodes PD1_L, PD1_R, PD2_L, and PD2_R based on the transfer gates TG1_L, TG1_R, TG2_L, and TG2_R.
  • the capacitance Cfd is the capacitance of the floating diffusion.
  • the floating diffusion (FD), reset transistor, amplification transistor, and selection transistor are all shared within a unit pixel.
  • the pixel signals of each pixel (photodiode PD1_L, photodiode PD1_R, photodiode PD2_L, and photodiode PD2_R) are transmitted to each other via the same vertical signal line.
  • the photodiode PD1_L, photodiode PD1_R, photodiode PD2_L, photodiode PD2_R, photodiode PD3_L, photodiode PD3_R, photodiode PD4_L, and photodiode PD4_R may have the same characteristics as one another, or may have different characteristics from one another.
  • the floating diffusion (FD), reset transistor, amplification transistor, and selection transistor are all shared within a unit pixel.
  • the pixel signals of each pixel (photodiode PD1_L, photodiode PD1_R, photodiode PD2_L, photodiode PD2_R, photodiode PD3_L, photodiode PD3_R, photodiode PD4_L, and photodiode PD4_R) are transmitted to each other via the same vertical signal line.
  • a slit 312 (FIG. 9) corresponding to the space between the two protrusions 304 is provided near the center of the pixel 100.
  • a P-type impurity is diffused through the protrusion 304 by conformal doping to form a diffusion region 306.
  • Fig. 9 is a diagram showing an example of a planar configuration of a pixel 100 in the embodiment 1-1.
  • the planar configuration example shown in Fig. 9 is a diagram of the pixel 100 viewed from the front surface 11b side.
  • Fig. 12 is a diagram showing an example of a cross-sectional configuration of the pixel 100 taken along line segment A-A' in Fig. 9.
  • the upper direction in the figure is the front surface 11b side
  • the lower direction in the figure is the light receiving surface 11a side.
  • Photodiode 300a and photodiode 300b are separated by a protrusion 304 formed integrally with inter-pixel separation section 310.
  • inter-pixel separation section 310 has two protrusions 304 that protrude along the column direction toward the center of pixel 100 and face each other when viewed from surface 11b.
  • the region between the two protrusions 304 located near the center of pixel 100 is described as slit 312.
  • the two protrusions 304 are provided at the center of the pixel 100 in the row direction, and their protruding lengths (lengths in the column direction) are approximately the same.
  • the width of the protrusions 304 is not particularly limited as long as it can separate the pair of photodiodes 300a, 300b.
  • the slit 312 is located near the center of the pixel 100, light scattering by the protrusion 304 is suppressed. Therefore, light that is incident on the center of the pixel 100 can be incident on the photodiodes 300a and 300b without being scattered. As a result, the pixel 100 can more reliably capture the light that is incident on the center of the pixel 100, thereby preventing degradation of the imaging pixel.
  • the pixel separation section 310 has a conductor section formed of, for example, polysilicon. At the intersection of the protrusion 304 and the pixel separation section 310, on the upper side in the figure, an N+ conductor section 351 formed of N-type doped polysilicon is formed. Referring to the cross-sectional configuration example of FIG. 12, the N+ conductor section 351 is on the surface 11b side of the semiconductor substrate 51, is formed at the upper part of the pixel separation section 310 in the figure, and is configured to contact the FD 251a.
  • the FD is composed of the FD 251a and the N+ conductor section 351.
  • the N+ conductor section 351 is connected to a wiring 355 (FIG. 12), and is configured to supply a signal from the FD 251a to the logic circuit 72 of the third substrate 70 (FIG. 2) via the pixel circuit of the second substrate 60 (FIG. 2).
  • FD251a is formed on the lower left side of N+ conductor portion 351.
  • FD251a is formed on the right side adjacent to N+ conductor portion 351.
  • Charges accumulated in photodiode 300a are transferred to FD251a.
  • FD251a can be formed, for example, by thermal diffusion of donors from N+ conductor portion 351 when forming N+ conductor portion 351.
  • FD251a is formed in a triangular shape.
  • FD251a includes sides that include shapes other than straight lines, such as a shape that includes a curve
  • the side that is the base can be set as the end, or a tangent that passes through part of the curve can be set as the end.
  • an FD251 having a triangular shape with both vertices cut away and a recessed central portion is also included in the triangular shape.
  • the end portion is the base, or the line connecting the points (vertices) of the side closest to the transfer gate 400 is the end portion.
  • the end portion has an arc shape
  • the tangent line passing through the point of the arc closest to the transfer gate 400 is regarded as the end portion, or the line connecting the end points of the arc is regarded as the end portion.
  • Fig. 18 is a diagram showing a planar configuration example of a pixel 100 in the embodiment 1-3.
  • parts similar to those of the pixel 100 in the embodiment 1-1 shown in Fig. 9 are denoted by the same reference numerals, and descriptions thereof will be omitted as appropriate.
  • the transfer direction (not shown) of the transfer gate 400 is perpendicular to the bottom side (end) of the FD 251, as in the case described with reference to FIG. 14. This allows the transfer path to be the shortest, improving transfer efficiency.
  • Fig. 25 is a diagram showing a planar configuration example of a pixel 100 in the embodiment 3-2.
  • parts similar to those of the pixel 100 in the embodiment 3-1 shown in Fig. 23 are denoted by the same reference numerals, and descriptions thereof will be omitted as appropriate.
  • the pixel 100 in the embodiment 3-2 shown in FIG. 25 is basically the same as the pixel 100 in the embodiment 3-1 shown in FIG. 23, except that the FD 261 is larger than the FD 251 (FIG. 23), has a polygonal shape, and the transfer gate 410 has a gentler inclination.
  • the transfer direction (not shown) of the transfer gate 400 is perpendicular to the bottom side (end) of the FD 261, as in the case described with reference to FIG. 14. This allows the transfer path to be the shortest, improving transfer efficiency.
  • line L51 If the line passing through the side of FD271a on the transfer gate 400a side, in other words the line passing through the longest side among the sides forming FD271a, is taken as line L51, the inclination of line L51 is gentler than the inclination of line L31 shown in FIG. 23.
  • the angle between line L51 and inter-pixel separation section 310 is, for example, about 0 degrees, that is, line L51 and inter-pixel separation section 310 are in a positional relationship in which they are parallel.
  • Transfer gates 400a-1 and 400a-2 are arranged so that line L51 and line L22 connecting transfer gates 400a-1 and 400a-2 are parallel.
  • Transfer gates 400b-1 and 400b-2 are arranged so that line L51 and line L22 connecting transfer gates 400b-1 and 400b-2 are parallel.
  • line L22 passes through the centers of transfer gates 400a-1, 400a-2, 400b-1, and 400b-2, and transfer gates 400 are arranged so that line L22 is parallel to line L51.
  • the distance L23 (not shown) between the transfer gate 400a-1 and the FD271a and the distance L24 (not shown) between the transfer gate 400a-2 and the FD271a can be made equal.
  • the transfer efficiency can be improved and the occurrence of white spots and the like can be suppressed.
  • the transfer direction (not shown) of the transfer gate 400 is perpendicular to the bottom side (end) of the FD 271, as in the case described with reference to FIG. 14. This allows the transfer path to be the shortest, improving transfer efficiency.
  • the pixel 100 in the embodiment 4-1 shown in FIG. 27 is different from the pixel 100 in the embodiment 3-1 shown in FIG. 23 in the shape of the transfer gate 410 and the shape of the insulating film 411 formed around the transfer gate 410, but is otherwise basically the same.
  • the transfer gate 410a-1 in the embodiment 4-1 has a rectangular electrode that reaches a part of the photodiode 300a in the cross-sectional view shown in FIG. 28, and a vertical electrode formed in the vertical direction is connected to the rectangular electrode.
  • the bottom of the transfer gate 410a-1 is formed larger than the top.
  • the insulating film 411a-1 is formed to cover the side of the vertical electrode portion of the transfer gate 410a-1, in other words, the upper side of the transfer gate 400a-1.
  • Transfer gate 410a-2, transfer gate 410b-1, and transfer gate 410b-2 each have the same configuration as transfer gate 410a-1. Also, insulating film 411a-2, insulating film 411b-1, and insulating film 411b-2 each have the same configuration as insulating film 411a-1.
  • the parallel direction of the transfer gates 410a-1 and 410a-2 is arranged so as to be inclined diagonally with respect to the lattice of the inter-pixel separation section 310. If the line connecting the center of the transfer gate 410a-1 and the center of the transfer gate 410a-2 is taken as line L1, then line L1 is a line inclined diagonally with respect to the inter-pixel separation section 310.
  • the angle between line L1 and the inter-pixel separation section 310 is, for example, approximately 45 degrees.
  • the pixel 100 in the embodiment 4-2 shown in FIG. 29 is basically the same as the pixel 100 in the embodiment 4-1 shown in FIG. 27, except that the FD 261 is larger than the FD 251 (FIG. 27), has a polygonal shape, and the transfer gate 410 has a gentler slope.
  • Transfer gates 410a-1 and 410a-2 are arranged so that line L51 is parallel to line L22 connecting transfer gates 410a-1 and 410a-2.
  • Transfer gates 410b-1 and 410b-2 are arranged so that line L51 is parallel to line L22 connecting transfer gates 410b-1 and 410b-2.
  • line L22 is a line that passes through the centers of transfer gates 410a-1, 410a-2, 410b-1, and 410b-2, and line L22 is parallel to line L51.
  • the distance L23 (not shown) between the transfer gate 410a-1 and the FD 271a and the distance L24 (not shown) between the transfer gate 410a-2 and the FD 271a can be made equal.
  • Making the distance L23 and the distance L24 equal improves the transfer efficiency and suppresses the occurrence of white spots and the like.
  • an N-type layer 501 doped with N-type impurities is provided on the upper side of the photodiode 300a in the figure, between the transfer gate 400a-1 and the P+ region 252a, and a P-type layer 502 doped with P-type impurities is provided above the N-type layer 501.
  • N-type layer 501 is formed so that there is a region that partially overlaps with transfer gate 400a-1 and transfer gate 400a-2.
  • P-type layer 502 is formed so that there is no region that overlaps with transfer gate 400a-1 or transfer gate 400a-2, and so that there is no region that overlaps with insulating film 401a-1 or insulating film 401a-2.
  • the depletion potential of the N-type layer 501 is set to be the same as or slightly higher than the depletion potential of the N-type layer that constitutes the photodiode 300a.
  • the distance L3 (not shown) between the transfer gate 410a-1 and the FD 251a and the distance L4 (not shown) between the transfer gate 410a-2 and the FD 251a can be made equal.
  • the transfer efficiency can be improved and the occurrence of white spots can be suppressed.
  • the transfer direction (not shown) of the transfer gate 400 is in a positional relationship perpendicular to the line L2 of the N+ conductor portion 351, as in the case described with reference to FIG. 14, and is also in a positional relationship perpendicular to the bottom side (end) of the FD 251a. Therefore, the transfer path can be made the shortest, and the transfer efficiency can be improved.
  • the pixel 100 is also configured to be able to fully avoid both an increase in dark noise due to the generation of dark electrons and an increase in dark noise due to transfer failure.
  • the depletion potential of the signal storage layer can be increased, and the number of saturated electrons can be increased.
  • Fig. 33 is a diagram showing a planar configuration example of a pixel 100 in the embodiment 5-2.
  • parts similar to those of the pixel 100 in the embodiment 5-1 shown in Fig. 31 are given the same reference numerals, and descriptions thereof will be omitted as appropriate.
  • the pixel 100 in the embodiment 5-2 shown in FIG. 33 is different from the pixel 100 in the embodiment 5-1 shown in FIG. 31 in that the N+ conductor portion 361 is formed larger than the N+ conductor portion 351 (FIG. 31), and accordingly the inclination of the transfer gate 400 is gentler, but otherwise is basically the same.
  • the end of the N-type layer 501 is formed parallel to the line L11 and the line L12.
  • the length between the horizontal ends of the N+ conductor portion 361 is different from the length between the vertical ends, and the line L11 connecting the two ends has a gentler inclination than the line L2 shown in FIG. 31.
  • the angle between the line L11 and the inter-pixel separation portion 310 is, for example, about 30 degrees.
  • Transfer gate 400a-1 and transfer gate 400a-2 are arranged so that line L11 and line L12 connecting transfer gate 400a-1 and transfer gate 400a-2 are parallel to each other.
  • Line L11 and line L12 are in a parallel positional relationship.
  • FD 261a is formed by doping through thermal diffusion from N+ conductor portion 351, it becomes polygonal as shown in FIG. 33, and the longest side (end) of the polygon is at approximately 30 degrees to inter-pixel separation portion 310. Therefore, line L11, line L12, and the base of FD 261a are in a parallel positional relationship.
  • the distance L13 (not shown) between transfer gate 400a-1 and FD261a and the distance L14 (not shown) between transfer gate 400a-2 and FD261a can be made equal.
  • distance L13 and distance L14 equal, the transfer efficiency can be improved and the occurrence of white spots and the like can be suppressed.
  • the transfer direction (not shown) of the transfer gate 400 is in a positional relationship perpendicular to the line L11 of the N+ conductor portion 361, as in the case described with reference to FIG. 14, and is also in a positional relationship perpendicular to the bottom side (end) of the FD 261. Therefore, the transfer path can be made the shortest, and the transfer efficiency can be improved.
  • the N-type layer 501 is formed so that there is an area that overlaps with the transfer gate 400a-1 and the transfer gate 400a-2.
  • the P-type layer 502 is formed so that there is no area that overlaps with the transfer gate 400a-1 and the transfer gate 400a-2, and no area that overlaps with the insulating film 401a-1 and the insulating film 401a-2.
  • the N-type layer 501 is also provided, so that sufficient transfer efficiency can be ensured, the depletion potential of the signal storage layer can be increased, and the number of saturated electrons can be increased.
  • Fig. 34 is a diagram showing a planar configuration example of a pixel 100 in the embodiment 5-3.
  • parts similar to those of the pixel 100 in the embodiment 5-1 shown in Fig. 31 are denoted by the same reference numerals, and descriptions thereof will be omitted as appropriate.
  • the pixel 100 in the embodiment 5-3 shown in FIG. 34 is different from the pixel 100 in the embodiment 5-1 shown in FIG. 31 in that the N+ conductor portion 351 (FIG. 31) is divided into N+ conductor portion 371a and N+ conductor portion 371b, which are provided in the sub-pixel 100a and the sub-pixel 100b, respectively, and accordingly the inclination of the transfer gate 400 is 0 degrees, but other points are basically the same.
  • N+ conductor portion 371a is provided on the upper side of the sub-pixel 100a in the figure, and an N+ conductor portion 371b is provided on the upper side of the sub-pixel 100b in the figure.
  • the N+ conductor portion 371a and the N+ conductor portion 371b are each configured in a rectangular shape and are formed so as to straddle the inter-pixel separation portion 310.
  • the line connecting the centers of the N+ conductor portion 371a and the N+ conductor portion 371b is line L21, which is parallel to the lattice of the inter-pixel separation portion 310.
  • the line L21 is parallel to the inter-pixel separation portion 310, and the angle between them is approximately 0 degrees.
  • Transfer gates 400a-1 and 400a-2 are arranged so that line L21 is parallel to line L22 connecting transfer gates 400a-1 and 400a-2.
  • Transfer gates 400b-1 and 400b-2 are arranged so that line L21 is parallel to line L22 connecting transfer gates 400b-1 and 400b-2.
  • line L22 passes through the centers of transfer gates 400a-1, 400a-2, 400b-1, and 400b-2, and line L22 is parallel to line L21 passing through the N+ conductor portion 371.
  • Lines L21 and L22 are in a parallel positional relationship.
  • FD271a is formed, for example, by doping through thermal diffusion from the N+ conductor portion 351, and is formed in a polygonal shape as shown in FIG. 34.
  • One side of FD271a contacts the N+ conductor portion 371a, and the side facing that side (referred to as the end) is at approximately 0 degrees with respect to the inter-pixel separation portion 310. Therefore, lines L21, L22, and the end of FD271a are in a parallel positional relationship.
  • the distance L23 (not shown) between the transfer gate 400a-1 and the FD271a and the distance L24 (not shown) between the transfer gate 400a-2 and the FD271a can be made equal.
  • Making the distance L23 and the distance L24 equal improves the transfer efficiency and suppresses the occurrence of white spots and the like.
  • the transfer direction (not shown) of the transfer gate 400 is in a positional relationship perpendicular to the line L21 of the N+ conductor portion 371, as in the case described with reference to FIG. 14, and is also in a positional relationship perpendicular to the bottom side (end) of the FD 271. Therefore, the transfer path can be made the shortest, and the transfer efficiency can be improved.
  • the N-type layer 501 is formed so that there is an area that overlaps with the transfer gate 400a-1 and the transfer gate 400a-2.
  • the P-type layer 502 is formed so that there is no area that overlaps with the transfer gate 400a-1 and the transfer gate 400a-2, and no area that overlaps with the insulating film 401a-1 and the insulating film 401a-2.
  • the N-type layer 501 is also provided, so that sufficient transfer efficiency can be ensured, the depletion potential of the signal storage layer can be increased, and the number of saturated electrons can be increased.
  • the pixel 100 is also configured to be able to fully avoid both an increase in dark noise due to the generation of dark electrons and an increase in dark noise due to transfer failure.
  • the fifth embodiment has been described as being applied to the first embodiment, but the fifth embodiment can also be applied in combination with any of the second to fourth embodiments.
  • one subpixel 100 is configured to have two transfer gates, 400-1 and 400-2, but in the sixth embodiment, one subpixel 100 is configured to have one transfer gate 600, which is different from the other embodiments.
  • Subpixel 100a has a transfer gate 600a, and an insulating film 601a is provided on the side of the transfer gate 600a.
  • Subpixel 100b has a transfer gate 600b, and an insulating film 601b is provided on the side of the transfer gate 600b. The following explanation will continue using subpixel 100a as an example.
  • Line L5 is a line that passes through the end of the insulating film 601a.
  • the end of the insulating film 601a is the same as that described with reference to Figure 14, and may be, for example, the center of the side that corresponds to the bottom side of the insulating film 601a, part of the side where the transfer gate 600a and the insulating film 601a meet, or part of the side of the transfer gate 600a, and the line that passes through such an end is line L5.
  • Line L5, which connects position P5 to position P6, is a line that represents the transfer direction.
  • Line L5, which represents the transfer direction, and line L2, which connects the center of the end of the N+ conductor portion 351, are in a perpendicular positional relationship.
  • Line L2 and the base (end) of FD251a are in a parallel positional relationship. Therefore, line L5, which is the transfer direction of transfer gate 600a, and the end of FD251a are in a perpendicular positional relationship.
  • the N-type layer 501 by providing the N-type layer 501, it is possible to ensure sufficient transfer efficiency, increase the depletion potential of the signal storage layer, and increase the number of saturated electrons.
  • Fig. 36 is a diagram showing a planar configuration example of a pixel 100 in the embodiment 6-2.
  • parts similar to those of the pixel 100 in the embodiment 6-1 shown in Fig. 35 are given the same reference numerals, and descriptions thereof will be omitted as appropriate.
  • the pixel 100 in the embodiment 6-2 shown in FIG. 36 has an N+ conductor portion 361 formed to be larger than the N+ conductor portion 351 (FIG. 35), and accordingly the transfer direction of the transfer gate 600 is different, but otherwise is basically the same.
  • the length between the horizontal ends of the N+ conductor portion 361 is different from the length between the vertical ends, and the line L11 connecting the two ends has a gentler inclination than the line L2 shown in FIG. 35.
  • the angle between the line L11 and the inter-pixel separation portion 310 is, for example, about 30 degrees.
  • the N-type layer 501 by providing the N-type layer 501, it is possible to ensure sufficient transfer efficiency, increase the depletion potential of the signal storage layer, and increase the number of saturated electrons.
  • the sixth embodiment is a case where the sixth embodiment is applied to the fifth embodiment, and the sixth embodiment is a case where the sixth embodiment is applied to the fifth embodiment.
  • the sixth embodiment can also be applied to the fifth embodiment.
  • the sixth embodiment can also be applied in combination with any of the first to fourth embodiments. That is, the first to fifth embodiments show a configuration having two transfer gates 400, but the present technology can also be applied to a configuration having one transfer gate in each of the first to fifth embodiments.
  • Fig. 37 is a diagram showing an example of a planar configuration of a pixel 100 in the seventh embodiment.
  • Fig. 38 is a diagram showing an example of a cross-sectional configuration of the pixel 100 taken along line segment AA' in Fig. 37.
  • the pixel 100 in the first to sixth embodiments has been described as a pixel included in the photodetector 1 having a stacked structure as described with reference to FIG. 2. This description does not indicate that the present technology can be applied only to a photodetector 1 having a stacked structure, but can also be applied to a configuration in which a transistor is disposed on the surface 11b of the semiconductor substrate 51 on which the pixel 100 is formed, as described as the seventh embodiment.
  • the pixel 100 in the seventh embodiment shown in Figures 37 and 38 shows a configuration in which the seventh embodiment is applied to the pixel 100 in the embodiment 3-1 shown in Figure 23.
  • the pixel 100 in the seventh embodiment shown in Figures 37 and 38 is configured such that the N+ conductor portion 351, the P+ conductor portion 352, and the P+ conductor portion 353 are not formed in the inter-pixel separation portion 310.
  • An STI (Shallow Trench Isolation) 705 is provided between the slit 312 between the subpixels 100a and 100b, and between the transistor 701a and the active region in which the transfer gate 400a is formed.
  • the STI 705 is formed on the right side of the transfer gate 400a-1 in the figure.
  • An N+ region 702a that constitutes a transistor is formed on the right side of the STI 705 in the figure.
  • a gate electrode 701a of the transistor To the right of the N+ region 702a in the figure, on the surface 11b of the semiconductor substrate 51, is formed a gate electrode 701a of the transistor. To the right of the gate electrode 701a in the figure, within the semiconductor substrate 51, is formed an N+ region 703b that constitutes a transistor.
  • the angle between line L41 and the inter-pixel separation section 310 is, for example, about 30 degrees.
  • Transfer gates 400a-1 and 400a-2 are arranged so that line L41 is parallel to line L12 connecting transfer gates 400a-1 and 400a-2. Lines L11 and L12 are in a parallel positional relationship.
  • line L12 passing through transfer gate 400 parallel to line L41 passing through the end of FD261a it is possible to make distance L13 (not shown) between transfer gate 410a-1 and FD261a equal to distance L14 (not shown) between transfer gate 410a-2 and FD261a. Making distance L13 and distance L14 equal improves transfer efficiency and suppresses the occurrence of white spots and the like.
  • the transfer direction (not shown) of the transfer gate 400 is perpendicular to the bottom side (end) of the FD 251, as in the case described with reference to FIG. 14. This allows the transfer path to be the shortest, improving transfer efficiency.
  • the pixel 100 can be configured to be capable of sufficiently avoiding both an increase in dark noise due to the generation of dark electrons and an increase in dark noise due to transfer failure.
  • the seventh embodiment can be applied in combination with any of the first to sixth embodiments.
  • the first to seventh embodiments have been described by taking as an example a case where the pixel 100 has a structure including two photodiodes (photoelectric conversion units) in one pixel.
  • the present technology can be applied to pixels 100 other than those having a structure including two photodiodes in one pixel, and can also be applied to, for example, the photodetector 1 having the circuit configuration shown in Fig. 3.
  • Fig. 39 is a diagram showing an example of a planar configuration of the photodetector 1 corresponding to the circuit configuration shown in Fig. 3.
  • FDs 251-1 to 251-4 are formed adjacent to the N+ conductor portion 351.
  • FDs 251-1 to 251-4 are formed by doping through thermal diffusion from the N+ conductor portion 351 when the N+ conductor portion 351 is formed. Since FDs 251-1 to 251-4 are connected to the N+ conductor portion 351, they can function as a single FD 251, and can be configured to be shared by four pixels 100.
  • the eighth embodiment can be applied in combination with any of the first to seventh embodiments.
  • the photodetector 1 as described above can be applied to various electronic devices, such as imaging systems such as digital still cameras and digital video cameras, mobile phones with imaging functions, and other devices with imaging functions.
  • the optical system 1002 is composed of one or more lenses, and guides image light (incident light) from the subject to the light detection device 1003, forming an image on the light receiving surface (sensor section) of the light detection device 1003.
  • a photodetector 1 including a pixel 100 of any of the configuration examples described above is applied.
  • electrons are accumulated for a certain period of time according to an image formed on the light receiving surface via the optical system 1002. Then, a signal according to the electrons accumulated in the photodetector 1003 is supplied to the DSP 1004.
  • the DSP 1004 performs various signal processing on the signal from the light detection device 1003 to obtain an image, and temporarily stores the image data in the memory 1008.
  • the image data stored in the memory 1008 is recorded in the recording device 1009 or supplied to the display device 1005 to display the image.
  • the operation system 1006 accepts various operations by the user and supplies operation signals to each block of the electronic device 1001, and the power supply system 1010 supplies the power necessary to drive each block of the electronic device 1001.
  • the technology according to the present disclosure (the present technology) can be applied to various products.
  • the technology according to the present disclosure may be applied to an endoscopic surgery system.
  • FIG. 42 is a diagram showing an example of the general configuration of an endoscopic surgery system to which the technology disclosed herein (the present technology) can be applied.
  • the endoscope 11100 is composed of a lens barrel 11101, the tip of which is inserted into the body cavity of the patient 11132 at a predetermined length, and a camera head 11102 connected to the base end of the lens barrel 11101.
  • the endoscope 11100 is configured as a so-called rigid scope having a rigid lens barrel 11101, but the endoscope 11100 may also be configured as a so-called flexible scope having a flexible lens barrel.
  • An optical system and an image sensor are provided inside the camera head 11102, and reflected light (observation light) from the object being observed is focused onto the image sensor by the optical system.
  • the image sensor converts the observation light into an electric signal corresponding to the observation light, i.e., an image signal corresponding to the observed image.
  • the image signal is sent to the camera control unit (CCU: Camera Control Unit) 11201 as RAW data.
  • CCU Camera Control Unit
  • the CCU 11201 is composed of a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), etc., and controls the overall operation of the endoscope 11100 and the display device 11202. Furthermore, the CCU 11201 receives an image signal from the camera head 11102, and performs various types of image processing on the image signal, such as development processing (demosaic processing), in order to display an image based on the image signal.
  • a CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • the display device 11202 under the control of the CCU 11201, displays an image based on the image signal that has been subjected to image processing by the CCU 11201.
  • the light source device 11203 is composed of a light source such as an LED (light emitting diode) and supplies illumination light to the endoscope 11100 when photographing the surgical site, etc.
  • a light source such as an LED (light emitting diode)
  • the input device 11204 is an input interface for the endoscopic surgery system 11000.
  • a user can input various information and instructions to the endoscopic surgery system 11000 via the input device 11204.
  • the user inputs an instruction to change the imaging conditions (type of irradiation light, magnification, focal length, etc.) of the endoscope 11100.
  • the treatment tool control device 11205 controls the operation of the energy treatment tool 11112 for cauterizing tissue, incising, sealing blood vessels, etc.
  • the insufflation device 11206 sends gas into the body cavity of the patient 11132 via the insufflation tube 11111 to inflate the body cavity in order to ensure a clear field of view for the endoscope 11100 and to ensure a working space for the surgeon.
  • the recorder 11207 is a device capable of recording various types of information related to the surgery.
  • the printer 11208 is a device capable of printing various types of information related to the surgery in various formats such as text, images, or graphs.
  • the light source device 11203 that supplies irradiation light to the endoscope 11100 when photographing the surgical site can be composed of a white light source composed of, for example, an LED, a laser light source, or a combination of these.
  • a white light source composed of, for example, an LED, a laser light source, or a combination of these.
  • the white light source is composed of a combination of RGB laser light sources, the output intensity and output timing of each color (each wavelength) can be controlled with high precision, so that the white balance of the captured image can be adjusted in the light source device 11203.
  • the light source device 11203 may be controlled to change the intensity of the light it outputs at predetermined time intervals.
  • the image sensor of the camera head 11102 may be controlled to acquire images in a time-division manner in synchronization with the timing of the change in the light intensity, and the images may be synthesized to generate an image with a high dynamic range that is free of so-called blackout and whiteout.
  • the light source device 11203 may be configured to supply light of a predetermined wavelength band corresponding to special light observation.
  • special light observation for example, by utilizing the wavelength dependency of light absorption in body tissue, a narrow band of light is irradiated compared to the light irradiated during normal observation (i.e., white light), and a specific tissue such as blood vessels on the surface of the mucosa is photographed with high contrast, so-called narrow band imaging is performed.
  • fluorescence observation may be performed in which an image is obtained by fluorescence generated by irradiating excitation light.
  • the lens unit 11401 is an optical system provided at the connection with the lens barrel 11101. Observation light taken in from the tip of the lens barrel 11101 is guided to the camera head 11102 and enters the lens unit 11401.
  • the lens unit 11401 is composed of a combination of multiple lenses including a zoom lens and a focus lens.
  • the driving unit 11403 is composed of an actuator, and moves the zoom lens and focus lens of the lens unit 11401 a predetermined distance along the optical axis under the control of the camera head control unit 11405. This allows the magnification and focus of the image captured by the imaging unit 11402 to be adjusted appropriately.
  • the communication unit 11411 is configured with a communication device for transmitting and receiving various information to and from the camera head 11102.
  • the communication unit 11411 receives an image signal transmitted from the camera head 11102 via the transmission cable 11400.
  • the image processing unit 11412 performs various image processing operations on the image signal, which is the RAW data transmitted from the camera head 11102.
  • FIG. 44 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile object control system to which the technology disclosed herein can be applied.
  • the outside-vehicle information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image capturing unit 12031 is connected to the outside-vehicle information detection unit 12030.
  • the outside-vehicle information detection unit 12030 causes the image capturing unit 12031 to capture images outside the vehicle and receives the captured images.
  • the outside-vehicle information detection unit 12030 may perform object detection processing or distance detection processing for people, cars, obstacles, signs, characters on the road surface, etc. based on the received images.
  • the microcomputer 12051 can also perform cooperative control for the purpose of autonomous driving, which allows the vehicle to travel autonomously without relying on the driver's operation, by controlling the driving force generating device, steering mechanism, braking device, etc. based on information about the surroundings of the vehicle acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040.
  • the microcomputer 12051 can also output control commands to the body system control unit 12030 based on information outside the vehicle acquired by the outside information detection unit 12030. For example, the microcomputer 12051 can control the headlamps according to the position of a preceding vehicle or an oncoming vehicle detected by the outside information detection unit 12030, and perform cooperative control aimed at preventing glare, such as switching high beams to low beams.
  • the audio/image output unit 12052 transmits at least one output signal of audio and image to an output device capable of visually or audibly notifying the occupants of the vehicle or the outside of the vehicle of information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at the front nose, side mirrors, rear bumper, back door, and upper part of the windshield inside the vehicle cabin of the vehicle 12100.
  • the imaging unit 12101 provided at the front nose and the imaging unit 12105 provided at the upper part of the windshield inside the vehicle cabin mainly acquire images of the front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided at the side mirrors mainly acquire images of the sides of the vehicle 12100.
  • the imaging unit 12104 provided at the rear bumper or back door mainly acquires images of the rear of the vehicle 12100.
  • the imaging unit 12105 provided at the upper part of the windshield inside the vehicle cabin is mainly used to detect leading vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, etc.
  • the microcomputer 12051 classifies and extracts three-dimensional object data on three-dimensional objects, such as two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, utility poles, and other three-dimensional objects, based on the distance information obtained from the imaging units 12101 to 12104, and can use the data to automatically avoid obstacles.
  • the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see.
  • the microcomputer 12051 determines the collision risk, which indicates the risk of collision with each obstacle, and when the collision risk is equal to or exceeds a set value and there is a possibility of a collision, it can provide driving assistance for collision avoidance by outputting an alarm to the driver via the audio speaker 12061 or the display unit 12062, or by performing forced deceleration or avoidance steering via the drive system control unit 12010.
  • the audio/image output unit 12052 controls the display unit 12062 to superimpose a rectangular contour line for emphasis on the recognized pedestrian.
  • the audio/image output unit 12052 may also control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • a photoelectric conversion unit formed in a semiconductor substrate for converting light into electric charges; a storage section for temporarily storing the electric charge; a transfer section configured to transfer the charges to the storage section, the transfer unit includes two transfer gates, at least a portion of each of which is provided within the semiconductor substrate; a first line that passes through a center between the two transfer gates and is perpendicular to an arrangement direction of the two transfer gates intersects with the accumulation portion in a plan view; Light detection device.
  • the transfer unit includes a first transfer gate and a second transfer gate;
  • the photodetector according to (11) or (12), wherein the line perpendicular to the first line is a line passing through a center of the first transfer gate and a center of the second transfer gate.
  • a photoelectric conversion unit formed in a semiconductor substrate for converting light into electric charges; a storage section for temporarily storing the electric charge; a transfer section configured to transfer the charges to the storage section, the transfer unit includes two transfer gates, at least a portion of each of which is provided within the semiconductor substrate; a line passing through a center between the two transfer gates and perpendicular to an arrangement direction of the two transfer gates intersects with the accumulation portion in a plan view; A photodetector; and a processing unit that processes a signal from the light detection device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本技術は、転送効率を最適化することができるようにする光検出装置、電子機器に関する。 半導体基板内に形成された光を電荷に変換する光電変換部と、電荷を一時的に蓄積する蓄積部と、蓄積部に電荷を転送するように構成された転送部とを備え、転送部は、少なくとも一部が半導体基板内に設けられた転送ゲートを備え、半導体基板の、転送部により電位が変調される部分のうち、最も電位が高くなる点における電荷の移動方向の延長線は、平面視において、蓄積部と交わる。本技術は、例えば、位相差を検出する光検出装置に適用できる。

Description

光検出装置、電子機器
　本技術は、光検出装置、電子機器に関し、例えば、フォトダイオードに蓄積された電荷の転送効率を最適化できるようにした光検出装置、電子機器に関する。
　一般的に、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサやCCD（Charge Coupled Device）などの光検出装置は、デジタルスチルカメラやデジタルビデオカメラなどに広く用いられている。例えば、CMOSイメージセンサに入射した入射光は、画素が有するＰＤ（Photodiode：フォトダイオード）において光電変換される。そして、ＰＤで発生した電荷が、転送トランジスタを介してＦＤ（Floating Diffusion：フローティングディフュージョン）に転送され、ＦＤにおいて受光量に応じたレベルの画素信号に変換され、読み出される。
　特許文献１では、１画素に２つのフォトダイオードを備え、その２つのフォトダイオードを１組の位相差検出用の画素として用いて、位相差を検出し、オートフォーカスを実現することが提案されている。
国際公開第2021/193915号
　フォトダイオードからの電荷の転送を最適化し、転送効率を向上させることが望まれている。
　本技術は、このような状況に鑑みてなされたものであり、転送効率を最適化できるようにするものである。
　本技術の一側面の第１の光検出装置は、半導体基板内に形成された光を電荷に変換する光電変換部と、前記電荷を一時的に蓄積する蓄積部と、前記蓄積部に前記電荷を転送するように構成された転送部とを備え、前記転送部は、少なくとも一部が前記半導体基板内に設けられた転送ゲートを備え、前記半導体基板の、前記転送部により電位が変調される部分のうち、最も電位が高くなる点における前記電荷の移動方向の延長線は、平面視において、前記蓄積部と交わる、光検出装置である。
　本技術の一側面の第１の電子機器は、半導体基板内に形成された光を電荷に変換する光電変換部と、前記電荷を一時的に蓄積する蓄積部と、前記蓄積部に前記電荷を転送するように構成された転送部とを備え、前記転送部は、少なくとも一部が前記半導体基板内に設けられた転送ゲートを備え、前記半導体基板の、前記転送部により電位が変調される部分のうち、最も電位が高くなる点における前記電荷の移動方向の延長線は、平面視において、前記蓄積部と交わる、光検出装置と、前記光検出装置からの信号を処理する処理部とを備える電子機器である。
　本技術の一側面の第２の光検出装置は、半導体基板内に形成された光を電荷に変換する光電変換部と、前記電荷を一時的に蓄積する蓄積部と、前記蓄積部に前記電荷を転送するように構成された転送部とを備え、前記転送部は、少なくとも一部が前記半導体基板内に設けられた転送ゲートを備え、前記転送ゲートの一つの面を通る第１の線は、平面視において、前記蓄積部と交わる、光検出装置である。
　本技術の一側面の第２の電子機器は、半導体基板内に形成された光を電荷に変換する光電変換部と、前記電荷を一時的に蓄積する蓄積部と、前記蓄積部に前記電荷を転送するように構成された転送部とを備え、前記転送部は、少なくとも一部が前記半導体基板内に設けられた転送ゲートを備え、前記転送ゲートの一つの面を通る第１の線は、平面視において、前記蓄積部と交わる、光検出装置と、前記光検出装置からの信号を処理する処理部とを備える電子機器である。
　本技術の一側面の第３の光検出装置は、半導体基板内に形成された光を電荷に変換する光電変換部と、前記電荷を一時的に蓄積する蓄積部と、前記蓄積部に前記電荷を転送するように構成された転送部とを備え、前記転送部は、それぞれの少なくとも一部が前記半導体基板内に設けられた２つの転送ゲートを備え、前記２つの転送ゲート間の中心を通り、前記２つの転送ゲートの並び方向と直交する第１の線は、平面視において、前記蓄積部と交わる、光検出装置である。
　本技術の一側面の第３の電子機器は、半導体基板内に形成された光を電荷に変換する光電変換部と、前記電荷を一時的に蓄積する蓄積部と、前記蓄積部に前記電荷を転送するように構成された転送部とを備え、前記転送部は、それぞれの少なくとも一部が前記半導体基板内に設けられた２つの転送ゲートを備え、前記２つの転送ゲート間の中心を通り、前記２つの転送ゲートの並び方向と直交する線は、平面視において、前記蓄積部と交わる、光検出装置と、前記光検出装置からの信号を処理する処理部とを備える電子機器である。
　本技術の一側面の第１の光検出装置においては、半導体基板内に形成された光を電荷に変換する光電変換部と、電荷を一時的に蓄積する蓄積部と、蓄積部に電荷を転送するように構成された転送部とが備えられ、転送部には、少なくとも一部が半導体基板内に設けられた転送ゲートが備えられ、半導体基板の、転送部により電位が変調される部分のうち、最も電位が高くなる点における電荷の移動方向の延長線は、平面視において、蓄積部と交わる。
　本技術の一側面の第１の電子機器においては、前記第１の光検出装置が含まれる構成とされている。
　本技術の一側面の第２の光検出装置においては、半導体基板内に形成された光を電荷に変換する光電変換部と、電荷を一時的に蓄積する蓄積部と、蓄積部に電荷を転送するように構成された転送部とが備えられ、転送部には、少なくとも一部が半導体基板内に設けられた転送ゲートが備えられ、転送ゲートの一つの面を通る第１の線は、平面視において、蓄積部と交わる。
　本技術の一側面の第２の電子機器においては、前記第２の光検出装置が含まれる構成とされている。
　本技術の一側面の第３の光検出装置においては、半導体基板内に形成された光を電荷に変換する光電変換部と、電荷を一時的に蓄積する蓄積部と、蓄積部に電荷を転送するように構成された転送部とが備えられ、転送部には、それぞれの少なくとも一部が半導体基板内に設けられた２つの転送ゲートが備えられ、２つの転送ゲート間の中心を通り、２つの転送ゲートの並び方向と直交する第１の線は、平面視において、蓄積部と交わる。
　本技術の一側面の第３の電子機器においては、前記第３の光検出装置が含まれる構成とされている。
　なお、電子機器は、独立した装置であっても良いし、１つの装置を構成している内部ブロックであっても良い。
本技術を適用した光検出装置の一実施の形態の構成を示す図である。 光検出装置の積層構造について説明するための図である。 画素の回路構成例を示す図である。 画素の他の回路構成例を示す図である。 画素の他の回路構成例を示す図である。 画素の他の回路構成例を示す図である。 画素の断面構成例を示す図である。 画素の断面構成例を示す図である。 第１－１の実施の形態における画素の平面構成例を示す図である。 第１－１の実施の形態における画素の平面構成例を示す図である。 第１－１の実施の形態における画素の平面構成例を示す図である。 第１－１の実施の形態における画素の断面構成例を示す図である。 転送ゲートの配置位置について説明するための図である。 転送ゲートの配置位置について説明するための図である。 転送面について説明するための図である。 転送面について説明するための図である。 第１－２の実施の形態における画素の平面構成例を示す図である。 第１－３の実施の形態における画素の平面構成例を示す図である。 第２－１の実施の形態における画素の平面構成例を示す図である。 第２－１の実施の形態における画素の断面構成例を示す図である。 第２－２の実施の形態における画素の平面構成例を示す図である。 第２－３の実施の形態における画素の平面構成例を示す図である。 第３－１の実施の形態における画素の平面構成例を示す図である。 第３－１の実施の形態における画素の断面構成例を示す図である。 第３－２の実施の形態における画素の平面構成例を示す図である。 第３－３の実施の形態における画素の平面構成例を示す図である。 第４－１の実施の形態における画素の平面構成例を示す図である。 第４－１の実施の形態における画素の断面構成例を示す図である。 第４－２の実施の形態における画素の平面構成例を示す図である。 第４－３の実施の形態における画素の平面構成例を示す図である。 第５－１の実施の形態における画素の平面構成例を示す図である。 第５－１の実施の形態における画素の断面構成例を示す図である。 第５－２の実施の形態における画素の平面構成例を示す図である。 第５－３の実施の形態における画素の平面構成例を示す図である。 第６－１の実施の形態における画素の平面構成例を示す図である。 第６－２の実施の形態における画素の平面構成例を示す図である。 第７の実施の形態における画素の平面構成例を示す図である。 第７の実施の形態における画素の断面構成例を示す図である。 第８の実施の形態における画素の平面構成例を示す図である。 第８の実施の形態における他の画素の平面構成例を示す図である。 電子機器の構成例を示すブロック図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下に、本技術を実施するための形態（以下、実施の形態という）について説明する。
　＜光検出装置の概略構成例＞
　図１は、本技術を適用した光検出装置の一実施の形態における構成例を示している。図１の光検出装置１は、例えばシリコンからなる半導体基板１０上に複数の画素１００が２次元アレイ状に配列された画素アレイ部２０と、その周辺の周辺回路部とを有して構成される。周辺回路部には、垂直駆動回路部２１、カラム信号処理回路部２２、水平駆動回路部２３、出力回路部２４、制御回路部２５などが含まれる。
　画素１００は、光電変換素子としてのフォトダイオードと、複数の画素トランジスタを有して成る。複数の画素トランジスタは、例えば、転送トランジスタ、選択トランジスタ、リセットトランジスタ、増幅トランジスタなどであり、MOSトランジスタで構成される。
　制御回路部２５は、入力クロックと、動作モードなどを指令するデータを受け取り、また光検出装置１の内部情報などのデータを出力する。すなわち、制御回路部２５は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路部２１、カラム信号処理回路部２２及び水平駆動回路部２３などの動作の基準となるクロック信号や制御信号を生成する。制御回路部２５は、生成したクロック信号や制御信号を、垂直駆動回路部２１、カラム信号処理回路部２２及び水平駆動回路部２３等に出力する。
　垂直駆動回路部２１は、例えばシフトレジスタによって構成され、所定の画素駆動線２６を選択し、選択された画素駆動線２６に画素１００を駆動するためのパルスを供給し、行単位で画素１００を駆動する。すなわち、垂直駆動回路部２１は、画素アレイ部２０の各画素１００を行単位で順次垂直方向に選択走査し、各画素１００の光電変換部において受光量に応じて生成された信号電荷に基づく画素信号を、垂直信号線２７を通してカラム信号処理回路部２２に供給させる。
　カラム信号処理回路部２２は、画素１００の列ごとに配置されており、１行分の画素１００から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。例えば、カラム信号処理回路部２２は、画素固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling)またはDDS(double data sampling)、およびAD変換等の信号処理を行う。
　水平駆動回路部２３は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路部２２の各々を順番に選択し、カラム信号処理回路部２２の各々から画素信号を水平信号線２８に出力させる。
　出力回路部２４は、カラム信号処理回路部２２の各々から水平信号線２８を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路部２４は、例えば、バッファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子２９は、外部と信号のやりとりをする。
　以上のように構成される光検出装置１は、CDS処理またはDDS処理、およびAD変換処理を行うカラム信号処理回路部２２が画素列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサである。
　＜積層構造＞
　光検出装置１は、図２に示すように、積層構造とすることができる。光検出装置１は、第１基板５０、第２基板６０、第３基板７０の３つの基板を備えている。光検出装置１は、第１基板５０、第２基板６０、第３基板７０の３つの基板を貼り合わせて構成された３次元構造とすることができる。第１基板５０、第２基板６０および第３基板７０は、この順に積層されている。
　第１基板５０は、半導体基板５１に、光電変換を行う複数の画素１００を有している。複数の画素１００は、第１基板５０における画素アレイ部２０内に行列状に設けられている。第２基板６０は、半導体基板６１に、画素１００から出力された電荷に基づく画素信号を出力する読み出し回路部６２を４つの画素１００ごとに１つずつ有している。なお、ここでは、読み出し回路部６２が４つの画素１００ごとに１つずつ有している場合を例に挙げて説明を続けるが、２つの画素１００ごとに１つずつ有している構成であっても良い。第２基板６０は、行方向に延在する複数の画素駆動線２６と、列方向に延在する複数の垂直信号線２７とを有している。
　第３基板７０は、半導体基板７１に、画素信号を処理するロジック回路７２を有している。ロジック回路７２は、例えば、垂直駆動回路部２１、カラム信号処理回路部２２、水平駆動回路部２３および制御回路部２５を有している。ロジック回路７２（具体的には水平駆動回路部２３）は、画素１００ごとのデジタル信号に変換された出力信号Ｄｏｕｔを外部に出力する。ロジック回路７２では、例えば、ソース電極およびドレイン電極と接する不純物拡散領域の表面に、ＣｏＳｉ2やＮｉＳｉなどのサリサイド (Self Aligned Silicide)プロセスを用いて形成されたシリサイドからなる低抵抗領域が形成されていてもよい。
　垂直駆動回路部２１は、例えば、複数の画素１００を行単位で順に選択する。カラム信号処理回路部２２は、例えば、垂直駆動回路部２１によって選択された行の各画素１００から出力される画素信号に対して、相関二重サンプリング処理を施す。カラム信号処理回路部２２は、例えば、ＣＤＳ処理を施すことにより、画素信号の信号レベルを抽出し、各画素１００の受光量に応じた画素データを保持する。水平駆動回路部２３は、例えば、カラム信号処理回路部２２に保持されている画素データを順次、外部に出力する。制御回路部２５は、例えば、ロジック回路７２内の各ブロック（垂直駆動回路部２１、カラム信号処理回路部２２および水平駆動回路部２３）の駆動を制御する。
　図３は、画素１００および読み出し回路部６２の一例を表したものである。図３では、４つの画素１００が１つの読み出し回路部６２を共有している場合について説明する。ここで、「共有」とは、４つの画素１００の出力が共通の読み出し回路部６２に入力されることを指している。
　各画素１００は、互いに共通の構成要素を有している。図３には、各画素１００の構成要素を互いに区別するために、各画素１００の構成要素の符号の末尾に識別番号（１，２，３，４）が付与されている。以下では、各画素１００の構成要素を互いに区別する必要のある場合には、各画素１００の構成要素の符号の末尾に識別番号を付与するが、各画素１００の構成要素を互いに区別する必要のない場合には、各画素１００の構成要素の符号の末尾の識別番号を省略するものとする。
　各画素１００は、例えば、フォトダイオードＰＤと、フォトダイオードＰＤと電気的に接続された転送トランジスタＴＲと、転送トランジスタＴＲを介してフォトダイオードＰＤから出力された電荷を一時的に保持するフローティングディフュージョンＦＤとを有している。フォトダイオードＰＤは、光電変換を行って受光量に応じた電荷を発生する。フォトダイオードＰＤのカソードが転送トランジスタＴＲのソースに電気的に接続されており、フォトダイオードＰＤのアノードが基準電位線（例えばグランド）に電気的に接続されている。転送トランジスタＴＲのドレインがフローティングディフュージョンＦＤに電気的に接続され、転送トランジスタＴＲのゲートは画素駆動線２６に電気的に接続されている。転送トランジスタＴＲは、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）トランジスタである。
　１つの読み出し回路部６２を共有する各画素１００のフローティングディフュージョンＦＤは、互いに電気的に接続されるとともに、共通の読み出し回路部６２の入力端に電気的に接続されている。読み出し回路部６２は、例えば、リセットトランジスタＲＳＴと、選択トランジスタＳＥＬと、増幅トランジスタＡＭＰとを有している。なお、選択トランジスタＳＥＬは、必要に応じて省略してもよい。リセットトランジスタＲＳＴのソース（読み出し回路部６２の入力端）がフローティングディフュージョンＦＤに電気的に接続されており、リセットトランジスタＲＳＴのドレインが電源線ＶＤＤおよび増幅トランジスタＡＭＰのドレインに電気的に接続されている。
　リセットトランジスタＲＳＴのゲートは垂直信号線２７に電気的に接続されている。増幅トランジスタＡＭＰのソースが選択トランジスタＳＥＬのドレインに電気的に接続されており、増幅トランジスタＡＭＰのゲートがリセットトランジスタＲＳＴのソースに電気的に接続されている。選択トランジスタＳＥＬのソース（読み出し回路部６２の出力端）が垂直信号線２７に電気的に接続されており、選択トランジスタＳＥＬのゲートが画素駆動線２６に電気的に接続されている。
　転送トランジスタＴＲは、転送トランジスタＴＲがオン状態となると、フォトダイオードＰＤの電荷をフローティングディフュージョンＦＤに転送する。転送トランジスタＴＲのゲート（転送ゲートＴＧ）は、例えば、後述の図１２に示したように、半導体基板５１の表面からウェル層４２を貫通してＰＤ４１に達する深さまで延在している。リセットトランジスタＲＳＴは、フローティングディフュージョンＦＤの電位を所定の電位にリセットする。リセットトランジスタＲＳＴがオン状態となると、フローティングディフュージョンＦＤの電位を電源線ＶＤＤの電位にリセットする。
　選択トランジスタＳＥＬは、読み出し回路部６２からの画素信号の出力タイミングを制御する。増幅トランジスタＡＭＰは、画素信号として、フローティングディフュージョンＦＤに保持された電荷のレベルに応じた電圧の信号を生成する。増幅トランジスタＡＭＰは、ソースフォロア型のアンプを構成しており、フォトダイオードＰＤで発生した電荷のレベルに応じた電圧の画素信号を出力するものである。増幅トランジスタＡＭＰは、選択トランジスタＳＥＬがオン状態となると、フローティングディフュージョンＦＤの電位を増幅して、その電位に応じた電圧を、垂直信号線２７を介してカラム信号処理回路３４に出力する。リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬは、例えば、ＣＭＯＳトランジスタである。
　図４は、光検出装置１の他の回路構成を示す図である。図４に示した光検出装置１は、１つの画素１００内に２つのサブ画素が並列に配列された構造を有する場合の回路構成を示している。１つの画素１００内に２つのサブ画素が並列に配列された構造の画素は、例えば、オートフォーカス（ＡＦ）動作を行う場合に用いられる。オートフォーカスで動作させる場合、二つの分割されたフォトダイオードで構成されたフォトダイオード（一つの画素）上に、同色のカラーフィルタ及び一つのオンチップレンズが設けられた構成とされ、分割されたフォトダイオードのそれぞれが、結像光学系の一部分を通過した光を受光する構成とされる。
　オートフォーカス動作を行う場合、光検出装置１は、各分割フォトダイオードの像ズレを検出して被写体までの距離を測り、その測距情報を用いた信号処理によって、像を合焦させる。
　同様の構成を有する光検出装置１において、サブ画素間で異なる露光時間制御を行い、露光時間の異なる信号を信号処理で合成して広い露光領域での画像構築を行い、ダイナミックレンジを拡げるＨＤＲ（High Dynamic Range）動作を行うように構成することもできる。
　図４に示した光検出装置１の回路構成例では、画素回路は、フォトダイオードPD_LとフォトダイオードPD_Rを有している。この場合、単位画素は、１画素１００（２つのサブ画素）により構成されている。フォトダイオードPD_LとフォトダイオードPD_Rは、互いに同一の特性を有するようにしてもよいが、互いに異なる特性を有するようにしてもよい。例えば、これらのフォトダイオードPD_LとフォトダイオードPD_Rのうちの一方が、他方と異なる波長帯域の入射光を光電変換するようにしてもよい。
　図４では、単位画素は、転送ゲートTG_Lと転送ゲートTG_Rを有している。図４に示す画素回路は、転送ゲートTG_Lと転送ゲートTG_Rに基づいて、フォトダイオードPD_LとフォトダイオードPD_Rのそれぞれからの光電荷の読み出しを制御する。容量Ｃfdは、フローティングディフュージョンの持つ容量である。
　フローティングディフュージョン（ＦＤ）、リセットトランジスタRST、増幅トランジスタAMP、及び選択トランジスタSEL等の構成は、単位画素内で共有される。そして、各画素（フォトダイオードPD_LとフォトダイオードPD_R）の画素信号は、互いに同一垂直信号線を介して伝送される。
　図５に光検出装置１の他の回路構成例を示す。図５に示した光検出装置１の回路構成例では、画素回路は、フォトダイオードPD1_L、フォトダイオードPD1_R、フォトダイオードPD2_L及びフォトダイオードPD2_Rを有している。この場合、単位画素は、２画素１００（４つのサブ画素）により構成されている。フォトダイオードPD1_L、フォトダイオードPD1_R、フォトダイオードPD2_L及びフォトダイオードPD2_Rは、互いに同一の特性を有するようにしてもよいが、互いに異なる特性を有するようにしてもよい。例えば、これらのフォトダイオードPD1_L、フォトダイオードPD1_R、フォトダイオードPD2_L及びフォトダイオードPD2_Rのうち、一部若しくは全部が、他と異なる波長帯域の入射光を光電変換するようにしてもよい。
　図５では、単位画素は、転送ゲートTG1_L、転送ゲートTG1_R、転送ゲートTG2_L及び転送ゲートTG2_Rを有している。
　図５に示す画素回路は、転送ゲートTG1_L、転送ゲートTG1_R、転送ゲートTG2_L及び転送ゲートTG2_Rに基づいて、フォトダイオードPD1_L、フォトダイオードPD1_R、フォトダイオードPD2_L及びフォトダイオードPD2_Rからの光電荷の読み出しを制御する。容量Ｃfdは、フローティングディフュージョンの持つ容量である。
　フローティングディフュージョン（ＦＤ）、リセットトランジスタ、増幅トランジスタ、及び選択トランジスタ等の構成は、単位画素内で共有される。そして、各画素（フォトダイオードPD1_L、フォトダイオードPD1_R、フォトダイオードPD2_L及びフォトダイオードPD2_R）の画素信号は、互いに同一垂直信号線を介して伝送される。
　図６に光検出装置１の他の回路構成例を示す。図６に示した光検出装置１の回路構成例では、画素回路は、フォトダイオードPD1_L、フォトダイオードPD1_R、フォトダイオードPD2_L、フォトダイオードPD2_R、フォトダイオードPD3_L、フォトダイオードPD3_R、フォトダイオードPD4_L及びフォトダイオードPD4_Rを有している。この場合、単位画素は、４画素１００（８つのサブ画素）により構成されている。
　フォトダイオードPD1_L、フォトダイオードPD1_R、フォトダイオードPD2_L、フォトダイオードPD2_R、フォトダイオードPD3_L、フォトダイオードPD3_R、フォトダイオードPD4_L及びフォトダイオードPD4_Rは、互いに同一の特性を有するようにしてもよいが、互いに異なる特性を有するようにしてもよい。例えば、これらのフォトダイオードPD1_L、フォトダイオードPD1_R、フォトダイオードPD2_L、フォトダイオードPD2_R、フォトダイオードPD3_L、フォトダイオードPD3_R、フォトダイオードPD4_L及びフォトダイオードPD4_Rのうち、一部若しくは全部が、他と異なる波長帯域の入射光を光電変換するようにしてもよい。
　図６では、単位画素は、転送ゲートTG1_L、転送ゲートTG1_R、転送ゲートTG2_L、転送ゲートTG2_R、転送ゲートTG3_L、転送ゲートTG3_R、転送ゲートTG4_L及び転送ゲートTG4_Rを有している。
　図６に示す画素回路は、転送ゲートTG1_L、転送ゲートTG1_R、転送ゲートTG2_L、転送ゲートTG2_R、転送ゲートTG3_L、転送ゲートTG3_R、転送ゲートTG4_L及び転送ゲートTG4_Rに基づいて、フォトダイオードPD1_L、フォトダイオードPD1_R、フォトダイオードPD2_L、フォトダイオードPD2_R、フォトダイオードPD3_L、フォトダイオードPD3_R、フォトダイオードPD4_L及びフォトダイオードPD4_Rからの光電荷の読み出しを制御する。容量Ｃfdは、フローティングディフュージョンの持つ容量である。
　フローティングディフュージョン（ＦＤ）、リセットトランジスタ、増幅トランジスタ、及び選択トランジスタ等の構成は、単位画素内で共有される。そして、各画素（フォトダイオードPD1_L、フォトダイオードPD1_R、フォトダイオードPD2_L、フォトダイオードPD2_R、フォトダイオードPD3_L、フォトダイオードPD3_R、フォトダイオードPD4_L及びフォトダイオードPD4_R）の画素信号は、互いに同一垂直信号線を介して伝送される。
　以下に説明する実施の形態においては、図４に示した１つの画素１００内に２つのサブ画素が並列に配列された構造の画素１００を例に挙げて説明を続けるが、上記したいずれの回路構成に対しても、またここでは説明していない回路構成に対しても、本技術を適宜適用できる。
　＜光検出装置の断面構成例＞
　図７は、図１０に示した画素１００の平面構成例の線分Ｂ－Ｂ’における断面構成例を示し、図８は、線分Ｃ－Ｃ’における断面構成例を示す図であり、詳細には、画素１００を半導体基板５１の厚み方向に沿って、切断した断面に対応する。画素１００の断面構成例については、以下に説明する各実施の形態においても、適宜説明を加える。
　図７、図８に示すように、画素１００は、オンチップレンズ２００と、カラーフィルタ２０２と、遮光部（遮光膜）２０４と、半導体基板５１と、転送ゲート４００ａ、４００ｂとを有する。半導体基板５１は、フォトダイオード３００をそれぞれ有する一対のフォトダイオード３００ａ、３００ｂを有する。また、半導体基板５１は、これら一対のフォトダイオード３００ａ、３００ｂを分離する突出部３０４を有し、フォトダイオード３００ａ、３００ｂを取り囲む画素間分離部３１０と、突出部３０４及び画素間分離部３１０の周囲に設けられた拡散領域３０６とを含む。
　以下の説明においては、図７中の上側（受光面１１ａ側）から下側に向かう順に従って説明する。図７、図８に示すように、画素１００は、半導体基板５１の受光面１１ａの上方に設けられ、入射光をフォトダイオード３００に集光する１つのオンチップレンズ２００を有する。当該画素１００においては、１つのオンチップレンズ２００に対し、一対のフォトダイオード３００ａ、３００ｂが設けられた構造を持つ。すなわち、オンチップレンズ２００は、２つのフォトダイオード３００ａ、３００ｂにより共有されている。オンチップレンズ２００は、例えば、シリコン窒化膜（ＳｉＮ）、又は、スチレン系樹脂、アクリル系樹脂、スチレン－アクリル共重合系樹脂、もしくは、シロキサン系樹脂等の樹脂系材料によって形成することができる。
　オンチップレンズ２００により集光された入射光は、オンチップレンズ２００の下方に設けられたカラーフィルタ２０２を介して、一対のフォトダイオード３００ａ、３００ｂのそれぞれに照射される。当該カラーフィルタ２０２は、赤色の波長成分を透過するカラーフィルタ、緑色の波長成分を透過するカラーフィルタ、又は、青色の波長成分を透過するカラーフィルタのいずれかとすることができる。また赤外光を透過するフィルタ、透明（白色）のフィルタ、イエロー、マゼンタ、シアンなどのフィルタなどであっても良い。カラーフィルタ２０２は、例えば、シリコン等の透明バインダ中に顔料又は染料が分散させた材料から形成することができる。
　カラーフィルタ２０２を取り囲むように、半導体基板５１の受光面１１ａ上に、遮光部２０４が設けられている。当該遮光部２０４は、隣り合う画素１００の間に設けられることにより、隣り合う画素１００間でのクロストークを抑制し、位相差検出の際の精度をより向上させたり、画質を向上させたりするために、画素１００の間の遮光を行うことができる。遮光部２０４は、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）等を含む金属材料等から形成することができる。
　フォトダイオード３００は、例えば、第２の導電型（例えばＰ型）の半導体基板５１内に、第１の導電型（例えばＮ型）の不純物を持つ領域である。フォトダイオード３００は、先に説明したように、カラーフィルタ２０２を介して入射された光を吸収して、電荷を生成する。
　フォトダイオード３００ａとフォトダイオード３００ｂは、突出部３０４によって物理的に分離されている。突出部３０４は、半導体基板５１を、半導体基板５１の厚み方向に沿って貫通または非貫通するように設けられた溝部（トレンチ）（図示省略）と、そのトレンチに埋め込まれた、シリコン酸化膜（ＳｉＯ）、シリコン窒化膜、アモルファスシリコン、多結晶シリコン、チタン酸化膜（ＴｉＯ）、アルミニウム、タングステン等の酸化膜や金属膜からなる材料とからなる。突出部３０４を設けることで、フォトダイオード３００ａと３００ｂを効果的に物理的に分離することができ、その結果、混色の発生を抑えることができる。
　受光面１１ａ側から画素１００を見た場合、画素１００の中心近傍に、２つの突出部３０４の間に対応するスリット３１２（図９）が設けられている。図７、図８に示すように、半導体基板５１内の、当該スリット３１２の領域（突出部３０４の周囲に位置して半導体基板５１の厚み方向に延伸する領域の一例）には、コンフォーマルドーピングにより、突出部３０４を介して、例えばＰ型の不純物が拡散され、拡散領域３０６が形成される。
　拡散領域３０６は、一対のフォトダイオード３００ａ、３００ｂを電気的に分離し、混色を起こさないようにすることができる。突出部３０４は半導体基板５１を貫通することから、突出部３０４を介したコンフォーマルドーピングによって、半導体基板５１内の深く（ここで、深さとは、半導体基板５１の厚さ方向に沿って、当該半導体基板５１の受光面１１ａ及び表面１１ｂに対する距離）に拡散領域３０６を形成することができる。従って、混色の発生を抑え、位相差検出の精度をより向上させることができる。また図８に示すように、スリット３１２間の拡散領域３０６で挟まれる領域は、拡散領域３０６よりもＰ型の不純物が低い拡散領域３１３が形成され、その拡散領域の３１３の一部にはＮ型（図中Ｎ－）の不純物が拡散された拡散領域３１５が形成されている。
　半導体基板５１内には、フォトダイオード３００ａ、３００ｂを取り囲み、隣り合う画素１００を物理的に分離する、画素間分離部３１０が設けられている。画素間分離部３１０は、半導体基板５１を、当該半導体基板５１の厚み方向に沿って貫通するように設けられた溝部（トレンチ）（図示省略）と、トレンチに埋め込まれた、シリコン酸化膜、シリコン窒化膜、アモルファスシリコン、多結晶シリコン、チタン酸化膜、アルミニウム、タングステン等の酸化膜や金属膜からなる材料とからなる。すなわち、突出部３０４と画素間分離部３１０とは、同一の材料から形成されてもよい。なお、画素間分離部３１０と突出部３０４とは、同様の構成を持つことから、両者が一体となった形態を持つことができ、同時に形成することができる。
　フォトダイオード３００ａとフォトダイオード３００ｂで生成された電荷は、半導体基板５１の受光面１１ａとは反対側に位置する表面１１ｂ上に設けられた転送トランジスタの転送ゲート４００ａ、４００ｂを介して、転送される。転送ゲート４００ａ、４００ｂは、例えば金属膜から形成することができる。図７に示した転送ゲート４００ａ，４００ｂは、表面１１ｂ上に金属膜で形成されている場合を示しているが、図１２を参照して説明するように、半導体基板５１内に縦方向に設けられた縦型電極を有する構造とすることもできる。
　フォトダイオード３００ａ，３００ｂに蓄積された電荷は、例えば、半導体基板５１内に設けられた第１の導電型（例えばＮ型）を持つ半導体領域に設けられたフローティングディフュージョン部（電荷蓄積部）（図示省略）に蓄積されてもよい。
　＜第１－１の実施の形態における画素の平面構成例、断面構成例＞
　図９は、第１－１の実施の形態における画素１００の平面構成例を示す図である。図９に示した平面構成例は、表面１１ｂ側から画素１００を見たときの図である。図１２は、図９の線分Ａ－Ａ’における画素１００の断面構成例を示す図である。図１２では、図中上方向が表面１１ｂ側であり、図中下方向が受光面１１ａ側である。
　図９を参照するに、画素１００は、サブ画素１００ａとサブ画素１００ｂを含む構成とされ、サブ画素１００ａとサブ画素１００ｂは、互いに隣接する構成とされている。サブ画素１００ａは、フォトダイオード３００ａを含み、サブ画素１００ｂは、フォトダイオード３００ｂを含む構成とされている。
　フォトダイオード３００ａとフォトダイオード３００ｂは、画素間分離部３１０と一体となって形成された突出部３０４によって分離されている。詳細には、画素間分離部３１０は、表面１１ｂから見た場合、画素１００の中心に向かって、列方向に沿って突出し、互いに向かい合う２つの突出部３０４を有している。ここで、表面１１ｂ側から画素１００を見た場合、画素１００の中心近傍に位置する、２つの突出部３０４の間の領域をスリット３１２と記述する。
　２つの突出部３０４は、画素１００を表面１１ｂの上方から見た場合、行方向における画素１００の中心に設けられており、突出する長さ（列方向の長さ）は互いに略同一である。突出部３０４の幅は、一対のフォトダイオード３００ａ、３００ｂを分離できれば、特に限定されるものではない。
　画素１００の中心近傍にスリット３１２があることから、突出部３０４による光の散乱が抑えられる。従って、画素１００の中心に入射した光は、散乱されることなくフォトダイオード３００ａ，３００ｂに入射することができる。その結果、画素１００は、画素１００の中心に入射する光をより確実に捉えることができることから、撮像画素の劣化を避けることができる。
　画素間分離部３１０には、例えば、ポリシリコンで形成された導体部が形成されている。突出部３０４と画素間分離部３１０が交差する部分であり、図中上側には、Ｎ型にドープされたポリシリコンで形成されたＮ＋導体部３５１が形成されている。図１２の断面構成例を参照するに、Ｎ＋導体部３５１は、半導体基板５１の表面１１ｂ側であり、画素間分離部３１０の図中上部に形成され、ＦＤ２５１ａと接するように構成されている。ＦＤは、ＦＤ２５１ａとＮ＋導体部３５１から構成されている。Ｎ＋導体部３５１には、配線３５５（図１２）が接続され、ＦＤ２５１ａからの信号を第２基板６０（図２）の画素回路を介して第３基板７０（図２）のロジック回路７２に供給する構成とされている。
　図９に示した平面構成例においてＮ＋導体部３５１の左下側には、ＦＤ２５１ａが形成されている。図１２に示した断面構成例においては、Ｎ＋導体部３５１に隣接する右側に、ＦＤ２５１ａが形成されている。ＦＤ２５１ａには、フォトダイオード３００ａで蓄積された電荷が転送される。ＦＤ２５１ａは、例えば、Ｎ＋導体部３５１を形成するときにＮ＋導体部３５１からドナーが熱拡散することに形成されるようにすることができる。ＦＤ２５１ａは、三角形状で形成されている。
　なお、三角形状で形成されているＦＤ２５１ａの底辺に該当する辺は、直線形状ではない場合も本実施の形態に含まれる。例えば、底辺が湾曲している、一部湾曲している形状なども、ここでは、三角形状に含まれるとして説明を続ける。ＦＤ２５１ａの領域と判断でき、ＦＤ２５１ａの頂点と判断できる部分を結んだ線のうち、最も長い線をＦＤ２５１ａの底辺（端部）とする。また、ＦＤ２５１ａが曲線を含む形状など、直線以外の形状を含む辺が含まれる場合、ＦＤ２５１ａの形状を三角形状に類似させたときに、底辺となる辺を端部としたり、曲線の一部を通る接線を端部としたりすることができる。
　例えば、図１０に示すように、三角形状の両端の頂点が削れ、中央部分が凹部となっているような形状のＦＤ２５１も三角形状に含まれるとする。図１０に示したようなＦＤ２５１の形状の場合、例えば三角形状にした場合に底辺となる部分が端部とする、または転送ゲート４００に近い辺の点（頂点）を結んだ線を端部とする。
　例えば、図１１に示すように、円弧形状の端部を有する場合、この円弧のうち、最も転送ゲート４００に近い点を通る接線を端部とする、または円弧の端点を結んだ線を端部とする。
　転送トランジスタの転送ゲート４００ａ－１と転送ゲート４００ａ－２が、ＦＤ２５１ａの図９中、左下側、図１２中、右側に形成されている。転送トランジスタの転送ゲートは、２つゲート電極を有し、ツインゲートなどと称されるゲート電極構造を有する。また、図１２に示したように、転送ゲート４００ａ－１は、半導体基板５１の表面１１ｂに平面状に設けられている電極と半導体基板５１内に縦型に設けられている電極とが組み合わされた縦型電極で構成されている。第１の実施の形態においては、１つの転送トランジスタの転送ゲート４００は、２つの縦型電極で構成されるツインゲートである場合を例に挙げて説明する。
　転送トランジスタの転送ゲート４００ａ－１の一部は、絶縁膜４０１ａ－１覆われている。図９に示した平面構成例においては、表面１１ｂから見た場合、例えば、転送ゲート４００ａ－１の図中右下側は、絶縁膜４０１ａ－１で覆われている。図１２に示した断面構成例においては、転送ゲート４００ａ－１の縦型電極が斜めに形成され、その縦型電極の図中右側に側面は、絶縁膜４０１ａ－１で覆われている。
　図１２に示した断面構成例を参照するに、半導体基板５１の表面１１ｂには、絶縁膜４０２が形成されている。絶縁膜４０２と絶縁膜４０１ａ－１は、説明のため異なる符号を付し、分けて記載しているが、同じ材料で一体型に形成することができる。絶縁膜４０１ａ－１は、図９に示したように平面視において転送ゲート４００ａ－１の平面方向に形成されている平面電極と重畳せずに見える領域であり、図１２に示したように断面視において半導体基板５１内に形成され、縦型電極の周り（の一部）に形成されている絶縁膜である。
　転送ゲート４００ａ－２も、転送ゲート４００ａ－１と同様の構成を有し、縦型電極を備え、その縦型電極の側壁の少なくとも一部は、絶縁膜４０１ｂ－１で覆われている。Ｎ＋導体部３５１、ＦＤ２５１ａ、および転送ゲート４００ａの位置関係については、図１３、図１４を参照して後述するが、転送効率を向上させる位置関係となるように、それぞれ配置されている。
　図９に示した平面構成例においてＮ＋導体部３５１の右下側には、ＦＤ２５１ｂが形成されている。ＦＤ２５１ｂには、フォトダイオード３００ｂで蓄積された電荷が転送される。転送トランジスタの転送ゲート４００ｂ－１と転送ゲート４００ｂ－２が、ＦＤ２５１ｂの図９中、右下側に形成されている。
　サブ画素１００ｂに含まれるＦＤ２５１ｂ、転送ゲート４００ｂ－１、転送ゲート４００ｂ－２は、それぞれサブ画素１００ａに含まれるＦＤ２５１ａ、転送ゲート４００ａ－１、転送ゲート４００ａ－２と同様の構成を有し、それらの位置関係も、ＦＤ２５１ａ、転送ゲート４００ａ－１、転送ゲート４００ａ－２と基本的に同様であるため、以下の説明では、サブ画素１００ａに含まれるＦＤ２５１ａ、転送ゲート４００ａ－１、転送ゲート４００ａ－２を例に挙げて説明する。すなわち、サブ画素１００ａとサブ画素１００ｂの構成は同様であるため、ここでは、サブ画素１００ａを例に挙げて説明を続ける。
　フォトダイオード３００ａを囲む画素間分離部３１０であり、図中左下側に位置し、画素間分離部３１０が交差する部分には、Ｐ型にドープされたポリシリコンで形成されたＰ＋導体部３５２が形成されている。図１２の断面構成例を参照するに、Ｐ＋導体部３５２は、半導体基板５１の表面１１ｂ側であり、画素間分離部３１０の図中上部に形成されている。
　Ｐ＋導体部３５２の図中右上側には、Ｐ＋領域２５２ａが設けられている。図１２に示した断面構成例においては、Ｐ＋導体部３５２に隣接する左側に、Ｐ＋領域２５２ａが形成されている。Ｐ＋領域２５２ａには、配線３５６（図１２）が接続されている。Ｐ＋領域２５２aは、基準電位印加用に設けられている領域であり、配線３５６は、例えばグランド（GND）に接続されている。
　Ｐ＋領域２５２ａは、例えば、Ｐ＋導体部３５２を形成するときにＰ＋導体部３５２からドナーが熱拡散することに形成されるようにすることができる。Ｐ＋領域２５２ａは、三角形状で形成されている。なお、三角形状で形成されているＰ＋領域２５２ａの底辺に該当する辺は、直線形上ではない場合も本実施の形態に含まれる。例えば、底辺が湾曲している形状なども、ここでは、三角形状に含まれるとして説明を続ける。
　フォトダイオード３００ｂを囲む画素間分離部３１０であり、図中右下側に位置し、画素間分離部３１０が交差する部分には、Ｐ型にドープされたポリシリコンで形成されたＰ＋導体部３５３が形成されている。Ｐ＋導体部３５３の図中左上側には、Ｐ＋領域２５２ｂが設けられている。Ｐ＋領域２５２ｂには、グランドに接続されている配線（不図示）が接続されている。
　図１２に示した断面構成例を参照するに、画素間分離部３１０は、半導体基板５１内に形成されたトレンチと、そのトレンチの側面に形成された例えばＰ型の不純物がドーピングされたＰ型領域３２１と、Ｐ型領域３２１の内部に例えばポリシリコンを材料とする充填物３２２とから構成される。また画素間分離部３１０の図中上部であり、例えばＮ＋導体部３５１側には、酸化物で形成された酸化物領域３２３が形成されている。
　＜転送ゲートの位置＞
　図１３は、Ｎ＋導体部３５１、ＦＤ２５１、転送ゲート４００、絶縁膜４０１の位置関係に付いて説明するための図である。上記したように、転送ゲート４００は、縦型電極を有する形状で形成されている。転送ゲート４００の材料としては、例えばポリシリコン（poly-Si）を用いることができ、転送ゲート４００の縦型電極の側面には、例えば、シリコン酸化膜、シリコン窒化膜等で形成された絶縁膜４０１が形成されている。転送ゲート４００の側面を絶縁膜４０１で囲むことで、高い電圧が印加されるＦＤ２５１と転送ゲート（縦型電極の部分）とが近接することがなくなるので、縦型電極の部分の近傍で高電界が発生することを抑制することができる。
　図１３に示したように平面視において、転送ゲート４００ａ－１と転送ゲート４００ａ－２の並列方向は画素間分離部３１０の格子に対して斜め方向に傾いた配置とされている。転送ゲート４００ａ－１の中心Ｐ１と転送ゲート４００ａ－２の中心Ｐ２を結ぶ線を線Ｌ１とした場合、線Ｌ１は、画素間分離部３１０に対して斜め方向に傾いた線となる。線Ｌ１と画素間分離部３１０とのなす角は、例えば約４５度となる。
　ＦＤ２５１ａに接し画素間分離部３１０上部にあるＮ＋導体部３５１は、直交する十字形状で形成されている。この十字形状のＮ＋導体部３１の横方向の端部間の長さと縦方向の端部間の長さは略等しく形成され、二つの端部間を結ぶ線はおよそ４５度となる。十字形状のＮ＋導体部３５１の横方向の端部の中心を中心Ｐ３とし、縦方向の端部の中心を中心Ｐ４とし、中心Ｐ３と中心Ｐ４を結ぶ線を線Ｌ２とした場合、線Ｌ２は、画素間分離部３１０に対して、約４５度の角度となる。
　線Ｌ２は、十字型に形成されているＮ＋導体部３５１の一辺の中心と、その一辺と直交する位置関係にある他辺の中心とを結んだ線となる。この線Ｌ２が、画素間分離部３１０に対して、約４５度の角度を有している。
　線Ｌ１と線Ｌ２は、平行となる位置関係にある。ＦＤ２５１ａは、Ｎ＋導体部３５１からの熱拡散によるドープで形成され、図１３に示したように三角形状になり、三角形の底辺（端部）は、画素間分離部３１０に対して略４５度となる。よって、線Ｌ１、線Ｌ２、およびＦＤ２５１ａの底辺は、平行となる位置関係にある。
　なお、三角形状で形成されているＦＤ２５１ａの底辺に該当する辺は、直線形状ではない場合も本実施の形態に含まれる。例えば、底辺が湾曲している、一部湾曲している形状なども、ここでは、三角形状に含まれるとして説明を続ける。また後述するように、ＦＤ２５１ａは、三角形状以外の形状で形成されていても良く、例えば四角形状で形成されているような場合、ＦＤ２５１ａの領域と判断でき、ＦＤ２５１ａの頂点と判断できる部分を結んだ線のうち、最も長い線をＦＤ２５１ａの底辺（端部）とする。またＦＤ２５１ａの底辺（端部）は、転送ゲート４００aに近い側の辺、Ｎ＋導体部３５１から離れている辺、画素間分離部３１０と離れている辺の少なくとも１つに該当する辺である。
　線Ｌ１とＦＤ２５１ａの端部が平行となることで、転送ゲート４００ａ－１とＦＤ２５１ａとの距離Ｌ３（不図示）と、転送ゲート４００ａ－２とＦＤ２５１ａとの距離Ｌ４（不図示）を等しくすることができる。距離Ｌ３と距離Ｌ４が等しくなることで、転送効率を向上させ、白点などの発生を抑制することができる。
　仮に、距離Ｌ３と距離Ｌ４が異なり、例えば距離Ｌ３の方が距離Ｌ４よりも短い場合を想定する。この場合、転送ゲート４００ａ－１の方が、転送ゲート４００ａ－２よりもＦＤ２５１ａに近い位置にあることになる。転送ゲート４００とＦＤ２５１との距離の差は、転送効率の差とし現れる。この場合、転送ゲート４００ａ－１と転送ゲート４００ａ－２との間で転送効率の差が生じることになる。
　ＦＤ２５１ａに近い側に配置されている転送ゲート４００ａ－１においては、転送ゲート４００ａ－１がオフ状態で印加される電圧とＦＤ２５１ａの電圧との電圧差による電界が高くなり、暗電子が発生し、雑音が発生してしまう可能性がある。ＦＤ２５１ａから遠い側に配置されている転送ゲート４００ａ－２においては、信号電荷の転送に必要な電位勾配が低下することで転送不良が発生してしまう可能性がある。
　このように二つの転送ゲート４００ａ－１，４００ａ－２とＦＤ２５１ａとの距離が異なると特性の最適化ができず、暗電子の発生による暗時雑音の増加、転送不良による暗時雑音の増加の両方を十分に回避することが難しくなる。
　図１３を参照して説明したように、本実施の形態によると、転送ゲート４００ａ－１とＦＤ２５１ａとの距離Ｌ３と転送ゲート４００ａ－２とＦＤ２５１ａとの距離Ｌ４との距離を略等しくすることができるため、暗電子の発生による暗時雑音の増加、転送不良による暗時雑音の増加の両方を十分に回避することができる構成とすることができる。
　サブ画素１００ｂの転送ゲート４００ｂ－１、転送ゲート４００ｂ－２、ＦＤ２５１ｂ、Ｎ＋導体部３５１の位置関係は、サブ画素１００ａの転送ゲート４００ａ－１、転送ゲート４００ａ－２、ＦＤ２５１ａ、Ｎ＋導体部３５１の位置関係と同様であり、サブ画素１００ｂにおいても、暗電子の発生による暗時雑音の増加、転送不良による暗時雑音の増加の両方を十分に回避することができる構成とされている。
　なお図１３では、線Ｌ１は、転送ゲート４００ａ－１の中心Ｐ１と転送ゲート４００ａ－２の中心Ｐ２を通る線として説明したが、線Ｌ１は、転送ゲート４００の他の位置を通る線として定義しても良い。例えば、転送ゲート４００ａ－１のＦＤ２５１ａに近い側に位置する辺と転送ゲート４００ａ－２のＦＤ２５１ａに近い側に位置する辺を結ぶ直線を線Ｌ１としたり、転送ゲート４００ａ－１のＦＤ２５１ａに遠い側に位置する辺と転送ゲート４００ａ－２のＦＤ２５１ａに遠い側に位置する辺を結ぶ直線を線Ｌ１としたりした場合も、上述した位置関係を満たすように転送ゲート４００は配置されている。
　転送ゲート４００とＦＤ２５１との関係を、電荷の転送方向に着目した場合について、図１４を参照して説明する。図１４は、図１３と同じく、転送ゲート４００ａ－１、転送ゲート４００ａ－２、ＦＤ２５１ａ、Ｎ＋導体部３５１の部分を拡大した図である。Ｎ＋導体部３５１の横方向の端部と縦方向の端部を結んだ線Ｌ２は、図１３に示した場合と同じである。
　図１４においては、フォトダイオード３００ａから転送トランジスタにより読み出された電荷がＦＤ２５１ａへと転送される方向を、線Ｌ５、線Ｌ６で表した。線Ｌ５は、絶縁膜４０１ａ－１の端部を通る線であり、端部に沿った線である。絶縁膜４０１ａ－１の端部は、図１２に示した画素１００の断面構成例を再度参照するに、例えば、絶縁膜４０１ａ－１の底辺に該当する辺の中心とすることができる。また転送ゲート４００ａ－１と絶縁膜４０１ａ－１が接する辺の一部、換言すれば、転送ゲート４００ａ－１の側面の一部、例えば側面の中心線を線Ｌ５としても良い。なお、絶縁膜４０１ａ－１の端部が曲線形状であるような場合、端部の少なくとも一部に接し、ＦＤ２５１ａ側に向く方向の線が線Ｌ５に該当する。
　線Ｌ５のうち、フォトダイオード３００ａの中心に近い側を位置Ｐ５とし、ＦＤ２５１ａに近い側を位置Ｐ６とする。位置Ｐ５側は、転送トランジスタのソースに該当する領域側であり、位置Ｐ６側は、ドレインに該当する領域側である。フォトダイオード３００ａから読み出される電荷は、転送ゲート４００ａ－１の位置Ｐ５（ソース）から転送ゲート４００ａ－１を介し、転送ゲート４００ａ－１の位置Ｐ６（ドレイン）側に転送され、ＦＤ２５１ａに供給される。
　よって、位置Ｐ５から位置Ｐ６を結ぶ線Ｌ５は、転送方向を表す線となる。線Ｌ５と線Ｌ２は、直交する位置関係にある。線Ｌ２とＦＤ２５１ａの底辺は平行となる位置関係にあるため、線Ｌ５とＦＤ２５１ａの底辺とは直交する位置関係にある。なお、ＦＤ２５１ａの底辺が曲線形状であるような場合、底辺の少なくとも一部に接し、ＦＤ２５１ａ側に向く方向の線が線Ｌ５に該当する。
　転送ゲート４００ａ－１の転送方向とＦＤ２５１ａの底辺（端部）は直交する位置関係にある。また転送ゲート４００ａ－１の転送方向とＮ＋導体部３５１の横方向と縦方向のそれぞれの端部の中心を結ぶ線Ｌ２は、直交する位置関係にある。
　転送ゲート４００ａ－２側に図示した線Ｌ６は、絶縁膜４０１ａ－２の端部を通る線である。線Ｌ６も、線Ｌ５と同じく、Ｎ＋導体部３５１の線Ｌ３と直交する位置関係にあり、ＦＤ２５１ａの底辺（端部）とも直交する位置関係にある。
　線Ｌ５と線Ｌ６との中心を通る線Ｌcを設定する。線Ｌｃは、転送ゲート４００ａ－１と転送ゲート４００ａ－２との間の中心を通る線となる。また線Ｌｃは、転送ゲート４００ａ－１と転送ゲート４００ａ－２の並び方向にある線Ｌ１（図１３）と直交する線となる。よって、線Ｌｃも、線Ｌ５や線Ｌ６と同じく、Ｎ＋導体部３５１の線Ｌ３と交わる位置関係にあり、ＦＤ２５１ａの底辺（端部）とも交わる位置関係にある。
　２つの転送ゲート４００間の中心を通り、２つの転送ゲート４００の並び方向と直交する線Ｌｃは、平面視において、ＦＤ２５１と交わる位置関係となる。
　このように転送ゲート４００の転送方向とＦＤ２５１ａの底辺が直交する関係にある場合にも、図１３を参照して説明した場合と同じく、暗電子の発生による暗時雑音の増加、転送不良による暗時雑音の増加の両方を十分に回避することができる構成とされている。また、転送不良を回避するためにフォトダイオードの空乏化電位を下げる必要もなく飽和電子数を十分得ることができ、再生画像上で低雑音の画像を得ることができ、ダイナミックレンジの高い画像を得ることができる。
　＜電荷の移動方向について＞
　図１４を参照した説明においては、電荷の転送方向（移動方向）を例えば直線Ｌ５で表し、絶縁膜４０１ａ－１の端部を通る線であるとして説明した。電荷の移動方向について、図１５、図１６を参照しさらに説明を加える。図１５は、図１２などを参照して説明した半導体基板５１の表面だけでなく内部にもゲートが形成されている転送ゲート４００であり、その半導体基板１０内の転送ゲート４００の周りに絶縁膜４０１が形成されている場合の移動方向について説明するため図である。
　図１５のＡからＥに示した転送ゲート４００は、６角形状で形成されている。図１５のＡに示した絶縁膜４０１は、８角形状で形成されている。図１５のＡに示した転送ゲート４００が半導体基板５１上に形成されているゲート形状を表すとした場合、移動方向を表す直線Ｌ５は、転送ゲート４００の一辺に沿った方向とすることができる。図１５のＡに示した転送ゲート４００が半導体基板５１内に形成されているゲート形状を表すとした場合、移動方向を表す直線Ｌ５は、転送ゲート４００と絶縁膜４０１が接する一辺に沿った方向、または転送ゲート４００と絶縁膜４０１が接している面に沿った方向を、移動方向とすることもできる。いずれの場合も、画素間分離部３１０がある側の辺と対向する側の辺が、移動方向となる。
　図１５のＢに示した絶縁膜４０１は、扇形状とされている。図１５のＢに示した絶縁膜４０１の場合も、図１５のＡと同じく、移動方向を表す直線Ｌ５は、転送ゲート４００の画素間分離部３１０側がある辺（図中左側の辺）と対向する一辺（図中右側の辺）に沿った方向とすることができ、その線は転送ゲート４００と絶縁膜４０１が接する一辺（この一辺を含む面）に沿った方向とすることができる。
　絶縁膜４０１の形状としては、図１５のＣに示すように、扇形状の円弧の部分が欠けているような形状であっても良いし、図１５のＤに示したように、８角形状であるが、図１５のＡに示した絶縁膜４０１よりも大きく形成され、図中斜め方向に長く形成されているような形状であっても良い。このような場合も、図１５のＡと同じく、移動方向を表す直線Ｌ５は、転送ゲート４００の一辺（この一辺を含む面）に沿った方向とすることができ、その線は転送ゲート４００と絶縁膜４０１が接する一辺に沿った方向とすることができる。
　絶縁膜４０１の形状としては、図１５のＤに示すように、円形状であっても良い。このような場合も、図１５のＡと同じく、移動方向を表す直線Ｌ５は、転送ゲート４００の一辺（面）に沿った方向とすることができる。また転送ゲート４００と絶縁膜４０１が接する一辺に沿った方向とすることができる。
　このように絶縁膜４０１の形状は、どのような形状であっても、転送ゲート４００の一辺や、転送ゲート４００と絶縁膜４０１が接する一辺を、移動方向と定義することができる。この移動方向は、転送ゲート４００を備える転送トランジスタにより電位が変調される部分のうち、最も電位が高くなる部分を含む方向である。
　このような移動方向は、図１４を参照して説明したように、電荷を蓄積するＦＤ２５１と交わる方向である。すなわち、電荷の移動方向の延長線、例えば、図１４に示した直線Ｌ５は、電荷を蓄積するＦＤ２５１ａと交わる位置関係にある。その交わる角度は略直角となる。
　図１５を参照して説明した転送ゲート４００は、６角形状である場合を例に挙げて説明したが、他の形状であっても良い。また半導体基板５０内の転送ゲート４００の周りに形成されている絶縁膜４０１が形成されていない構成とすることもできる。絶縁膜４０１を備えない転送ゲート４００の形状と、転送方向について、図１６を参照して説明する。なお、絶縁膜４０１が形成されていない構成は、上記および以下に説明する実施の形態に適宜適用可能である。
　図１６のＡに示した転送ゲート４００のうち半導体基板５１内に位置する部分の形状は、平面視において扇形に形成されている。図１６のＡに示した転送ゲート４００の場合、扇形状の円弧の部分に、電荷の移動方向を定義することができる。この移動方向は、転送ゲート４００を備える転送トランジスタにより電位が変調される部分のうち、最も電位が高くなる方向となる。
　図１６のＢに示した転送ゲート４００のうち半導体基板５１内に位置する部分の形状は、平面視において扇形の円弧がある部分が欠けているような形状で形成されている。図１６のＢに示した転送ゲート４００の場合、円弧がある部分が欠けているような形状の窪んでいる部分の両端を結んだ方向に、電荷の移動方向を定義することができる。この移動方向は、転送ゲート４００を備える転送トランジスタにより電位が変調される部分のうち、最も電位が高くなる方向となる。
　図１６のＣに示した転送ゲート４００のうち半導体基板５１内に位置する部分の形状は、平面視において８角形状で形成され、図中斜め方向の長さが長い形状で形成されている。図１６のＣに示した転送ゲート４００の場合、８角形状の一辺が位置する方向に、電荷の移動方向を定義することができる。図１６のＣに示した例では、８角形状の辺のうち最も長い辺の一方の辺に沿った方向が、移動方向とされている。この移動方向は、転送ゲート４００を備える転送トランジスタにより電位が変調される部分のうち、最も電位が高くなる方向となる。
　図１６のＤに示した転送ゲート４００のうち半導体基板５１内に位置する部分は、平面視において円形状で形成されている。図１６のＤに示した転送ゲート４００の場合、円の接線を電荷の移動方向を定義することができる。転送ゲート４００を備える転送トランジスタにより電位が変調される部分のうち、最も電位が高くなる方向となる円の接線を移動方向とすることができる。
　このような移動方向は、図１４を参照して説明したように、電荷を蓄積するＦＤ２５１と交わる方向である。すなわち、電荷の移動方向の延長線、例えば、図１４に示した直線Ｌ５は、電荷を蓄積するＦＤ２５１ａと交わる位置関係にある。その交わる角度は略直角となる。
　以下の各実施の形態における説明では、図１３を参照して説明した、転送ゲート同士を結ぶ線Ｌ１を例に挙げて説明を続けるが、電荷が移動する移動方向（電荷が転送される転送方向）を表す線Ｌ５、線Ｌ６との関係も以下に説明する各実施の形態においても成り立っている。
　＜第１－２の実施の形態における画素の平面構成例、断面構成例＞
　図１７は、第１－２の実施の形態における画素１００の平面構成例を示す図である。図１７に示した平面構成例のうち、図９に示した第１－１の実施の形態における画素１００と同様の部分には、同様の符号を付し、その説明は適宜省略する。
　図１７に示した第１－２の実施の形態における画素１００は、図９に示した第１－１の実施の形態における画素１００と比較して、Ｎ＋導体部３５２が、Ｎ＋導体部３５１（図９）よりも大きく形成され、それに伴い、転送ゲート４００の傾きが緩やかになっている点が異なり他の点は基本的に同様である。
　Ｎ＋導体部３６１の図中横方向に形成されている領域が大きく（長く）なっているため、Ｎ＋導体部３６１の横方向の端部間の長さと縦方向の端部間の長さが異なり、２つの端部間を結ぶ線Ｌ１１は、図９に示した線Ｌ２よりも傾きが緩くなっている。線Ｌ１１と画素間分離部３１０とがなす角は、例えば、３０度程度になっている。
　この線Ｌ１１と、転送ゲート４００ａ－１と転送ゲート４００ａ－２を結ぶ線Ｌ１２が平行になるように、転送ゲート４００ａ－１と転送ゲート４００ａ－２はそれぞれ配置されている。線Ｌ１１と線Ｌ１２は、平行となる位置関係にある。ＦＤ２６１ａは、Ｎ＋導体部３５１からの熱拡散によるドープで形成されると、図１７に示したように三角形状になり、三角形の底辺（端部）は、画素間分離部３１０に対して略３０度となる。よって、線Ｌ１１、線Ｌ１２、およびＦＤ２６１ａの底辺は、平行となる位置関係にある。
　線Ｌ１２とＦＤ２６１ａの端部が平行となることで、転送ゲート４００ａ－１とＦＤ２６１ａとの距離Ｌ１３（不図示）と、転送ゲート４００ａ－２とＦＤ２６１ａとの距離Ｌ１４（不図示）を等しくすることができる。距離Ｌ１３と距離Ｌ１４が等しくなることで、転送効率を向上させ、白点などの発生を抑制することができる。
　転送ゲート４００ａ－１の転送方向（不図示）は、図１４を参照して説明した場合と同じく、Ｎ＋導体部３６１の線Ｌ１１と直交する位置関係にあり、ＦＤ２６１ａの底辺（端部）とも直交する位置関係にある。よって、転送経路を最短にすることができ、転送効率を向上させることができる。
　第１－２の実施の形態においても、画素１００の構成は、暗電子の発生による暗時雑音の増加、転送不良による暗時雑音の増加の両方を十分に回避することができる構成とされている。また、転送不良を回避するためにフォトダイオードの空乏化電位を下げる必要もなく飽和電子数を十分得ることができ、再生画像上で低雑音の画像を得ることができ、ダイナミックレンジの高い画像を得ることができる。
　＜第１－３の実施の形態における画素の平面構成例、断面構成例＞
　図１８は、第１－３の実施の形態における画素１００の平面構成例を示す図である。図１８に示した平面構成例のうち、図９に示した第１－１の実施の形態における画素１００と同様の部分には、同様の符号を付し、その説明は適宜省略する。
　図１８に示した第１－３の実施の形態における画素１００は、図９に示した第１－１の実施の形態における画素１００と比較して、Ｎ＋導体部３５１（図９）がＮ＋導体部３７１ａとＮ＋導体部３７１ｂとに分割され、サブ画素１００ａとサブ画素１００ｂにそれぞれ設けられた構成とされている。またそれに伴い、転送ゲート４００の傾きが０度となっている点が異なり、他の点は基本的に同様である。
　サブ画素１００ａの図中上側には、Ｎ＋導体部３７１ａが設けられ、サブ画素１００ｂの図中上側には、Ｎ＋導体部３７１ｂが設けられている。Ｎ＋導体部３７１ａとＮ＋導体部３７１ｂは、それぞれ四角形状で構成され、画素間分離部３１０を跨ぐように形成されている。
　Ｎ＋導体部３７１ａの画素間分離部３１０上にある２辺のそれぞれの中心を結んだ線Ｌ２１は、Ｎ＋導体部３７１ａが跨いでいる画素間分離部３１０と平行になり、それらのなす角の角度は、略０度となる。Ｎ＋導体部３７１ｂの画素間分離部３１０上にある２辺のそれぞれの中心を結んだ線Ｌ２１は、Ｎ＋導体部３７１ｂが跨いでいる画素間分離部３１０と平行になり、それらのなす角の角度は、略０度となる。Ｎ＋導体部３７１ａとＮ＋導体部３７１ｂの中心を結んだ線は、線Ｌ２１となり、線Ｌ２１は、画素間分離部３１０の格子と平行となる。
　この線Ｌ２１と、転送ゲート４００ａ－１と転送ゲート４００ａ－２を結ぶ線Ｌ２２が平行になるように、転送ゲート４００ａ－１と転送ゲート４００ａ－２はそれぞれ配置されている。線Ｌ２１と、転送ゲート４００ｂ－１と転送ゲート４００ｂ－２を結ぶ線Ｌ２２が平行になるように、転送ゲート４００ｂ－１と転送ゲート４００ｂ－２はそれぞれ配置されている。すなわち線Ｌ２２は、転送ゲート４００ａ－１、転送ゲート４００ａ－２、転送ゲート４００ｂ－１、及び転送ゲート４００ｂ－２のそれぞれの中心を通る線となる。
　線Ｌ２１と線Ｌ２２は、平行となる位置関係にある。ＦＤ２７１ａは、Ｎ＋導体部３５１からの熱拡散によるドープで形成されると、図１８に示したように多角形になる。図２１では四角形でＦＤ２７１ａが形成されている例を示した。ＦＤ２７１ａの一辺は、Ｎ＋導体部３７１ａと接し、その辺と対向する辺（底辺、端部に該当する辺）は、画素間分離部３１０に対して略０度となる。よって、線Ｌ２１、線Ｌ２２、およびＦＤ２７１ａの端部は、平行となる位置関係にある。
　線Ｌ２２とＦＤ２７１ａの端部が平行となることで、転送ゲート４００ａ－１とＦＤ２７１ａとの距離Ｌ２３（不図示）と、転送ゲート４００ａ－２とＦＤ２７１ａとの距離Ｌ２４（不図示）を等しくすることができる。距離Ｌ２３と距離Ｌ２４が等しくなることで、転送効率を向上させ、白点などの発生を抑制することができる。
　転送ゲート４００ａ－１の転送方向（不図示）は、図１４を参照して説明した場合と同じく、Ｎ＋導体部３７１ａの線Ｌ２１と直交する位置関係にあり、ＦＤ２７１ａの底辺（端部）とも直交する位置関係にある。よって、転送経路を最短にすることができ、転送効率を向上させることができる。
　第１－３の実施の形態においても、画素１００の構成は、暗電子の発生による暗時雑音の増加、転送不良による暗時雑音の増加の両方を十分に回避することができる構成とされている。また、転送不良を回避するためにフォトダイオードの空乏化電位を下げる必要もなく飽和電子数を十分得ることができ、再生画像上で低雑音の画像を得ることができ、ダイナミックレンジの高い画像を得ることができる。
　＜第２－１の実施の形態における画素の平面構成例、断面構成例＞
　図１９は、第２－１の実施の形態における画素１００の平面構成例を示す図である。図２０は、図１９の線分Ａ－Ａ’における画素１００の断面構成例を示す図である。図１９に示した平面構成例および図２０に示した断面構成例のうち、図９、図１２に示した第１－１の実施の形態における画素１００と同様の部分には、同様の符号を付し、その説明は適宜省略する。
　図１９に示した第２－１の実施の形態における画素１００は、図９に示した第１－１の実施の形態における画素１００と比較して、転送ゲート４１０の形状と、転送ゲート４１０の周りに形成されている絶縁膜４１１の形状が異なり他の点は基本的に同様である。
　第２－１の実施の形態における転送ゲート４１０ａ－１は、図２０に示した断面視において、フォトダイオード３００ａ内の一部まで達した四角形状の電極と、縦方向に形成された縦型電極とから構成されている。転送ゲート４１０ａ－１は、例えば、図１２に示した転送ゲート４００ａ－１よりも底面積が大きく形成されている。転送ゲート４１０ａ－１は、全体が半導体基板５１内に形成されている。転送ゲート４１０ａ－１には、駆動信号が供給される配線３５７が接続されている。
　転送ゲート４１０ａ－１の縦型電極の部分の側面、換言すれば、転送ゲート４００ａ－１の上側の側面には、側面を覆うように絶縁膜４１１ａ－１が形成されている。
　転送ゲート４１０ａ－２、転送ゲート４１０ｂ－１、転送ゲート４１０ｂ－２のそれぞれも、転送ゲート４１０ａ－１と同様の構成とされている。また絶縁膜４１１ａ－２、絶縁膜４１１ｂ－１、絶縁膜４１１ｂ－２のそれぞれも、絶縁膜４１１ａ－１と同様の構成とされている。
　このような構成とすることで、ＦＤ２５１ａの端部の位置が、例えば加工形状のバラつき、ＦＤ２５１ａの層と酸化物領域３２３の層のパターン形成時の合わせズレ、熱工程の変更等で多少変化したとしても安定的にＦＤ２５１ａと転送ゲート４１０ａとが近接することを防げるので、転送ゲート４１０ａの近傍で高電界が発生することを抑制することができる。
　図１９に示したように平面視において、転送ゲート４１０ａ－１と転送ゲート４１０ａ－２の並列方向は画素間分離部３１０の格子に対して斜め方向に傾いた配置とされている。転送ゲート４１０ａ－１の中心と転送ゲート４１０ａ－２の中心を結ぶ線を線Ｌ１とした場合、線Ｌ１は、画素間分離部３１０に対して斜め方向に傾いた線となる。線Ｌ１と画素間分離部３１０とのなす角は、例えば約４５度となる。
　ＦＤ２５１ａに接し画素間分離部３１０の上部にあるＮ＋導体部３５１は、直交する十字形状で形成されている。この十字形状のＮ＋導体部３１の横方向の端部間の長さと縦方向の端部間の長さは略等しく形成され、二つの端部間を結ぶ線はおよそ４５度となる。十字形状のＮ＋導体部３１の横方向の端部の中心を中心Ｐ３とし、縦方向の端部の中心を中心Ｐ４とし、中心Ｐ３と中心Ｐ４を結ぶ線を線Ｌ２とした場合、線Ｌ２は、画素間分離部３１０に対して、約４５度の角度となる。
　線Ｌ１と線Ｌ２は、平行となる位置関係にある。ＦＤ２５１ａは、例えばＮ＋導体部３５１からの熱拡散によるドープで形成され、図１９に示したように三角形状で形成される。ＦＤ２５１ａの三角形の底辺（端部）は、画素間分離部３１０に対して略４５度となる。よって、線Ｌ１、線Ｌ２、およびＦＤ２５１ａの端部は、平行となる位置関係にある。
　線Ｌ１とＦＤ２５１ａの端部が平行となることで、転送ゲート４１０ａ－１とＦＤ２５１ａとの距離Ｌ３（不図示）と、転送ゲート４１０ａ－２とＦＤ２５１ａとの距離Ｌ４（不図示）を等しくすることができる。距離Ｌ３と距離Ｌ４が等しくなることで、転送効率を向上させ、白点などの発生を抑制することができる。
　転送ゲート４００ａ－１の転送方向（不図示）は、図１４を参照して説明した場合と同じく、Ｎ＋導体部３５１の線Ｌ１と直交する位置関係にあり、ＦＤ２５１ａの底辺（端部）とも直交する位置関係にある。よって、転送経路を最短にすることができ、転送効率を向上させることができる。
　第２－１の実施の形態においても、画素１００の構成は、暗電子の発生による暗時雑音の増加、転送不良による暗時雑音の増加の両方を十分に回避することができる構成とされている。また、転送不良を回避するためにフォトダイオードの空乏化電位を下げる必要もなく飽和電子数を十分得ることができ、再生画像上で低雑音の画像を得ることができ、ダイナミックレンジの高い画像を得ることができる。
　＜第２－２の実施の形態における画素の平面構成例、断面構成例＞
　図２１は、第２－２の実施の形態における画素１００の平面構成例を示す図である。図２１に示した平面構成例のうち、図１９に示した第２－１の実施の形態における画素１００と同様の部分には、同様の符号を付し、その説明は適宜省略する。
　図２１に示した第２－２の実施の形態における画素１００は、図１９に示した第２－１の実施の形態における画素１００と比較して、Ｎ＋導体部３５２が、Ｎ＋導体部３５１（図１９）よりも大きく形成され、それに伴い、転送ゲート４１０の傾きが緩やかになっている点が異なり他の点は基本的に同様である。
　Ｎ＋導体部３６１の図中横方向に形成されている領域が大きく（長く）なっているため、Ｎ＋導体部３６１の横方向の端部間の長さと縦方向の端部間の長さが異なり、２つの端部間を結ぶ線Ｌ１１は、図１９に示した線Ｌ２よりも傾きが緩くなっている。線Ｌ１１と画素間分離部３１０とがなす角は、例えば、３０度程度になっている。
　Ｎ＋導体部３６１の線Ｌ１１と、転送ゲート４１０ａ－１と転送ゲート４１０ａ－２を結ぶ線Ｌ１２が平行になるように、転送ゲート４１０ａ－１と転送ゲート４１０ａ－２はそれぞれ配置されている。線Ｌ１１と線Ｌ１２は、平行となる位置関係にある。ＦＤ２６１ａは、例えばＮ＋導体部３５１からの熱拡散によるドープで形成され、図２１に示したように三角形状で形成される。ＦＤ２６１ａの三角形の底辺（端部）は、画素間分離部３１０に対して略３０度となる。よって、線Ｌ１１、線Ｌ１２、およびＦＤ２６１ａの底辺は、平行となる位置関係にある。
　線Ｌ１２とＦＤ２６１ａの端部が平行となることで、転送ゲート４１０ａ－１とＦＤ２６１ａとの距離Ｌ１３（不図示）と、転送ゲート４１０ａ－２とＦＤ２６１ａとの距離Ｌ１４（不図示）を等しくすることができる。距離Ｌ１３と距離Ｌ１４が等しくなることで、転送効率を向上させ、白点などの発生を抑制することができる。
　転送ゲート４００ａ－１の転送方向（不図示）は、図１４を参照して説明した場合と同じく、Ｎ＋導体部３６１の線Ｌ１１と直交する位置関係にあり、ＦＤ２６１ａの底辺（端部）とも直交する位置関係にある。よって、転送経路を最短にすることができ、転送効率を向上させることができる。
　第２－２の実施の形態においても、画素１００の構成は、暗電子の発生による暗時雑音の増加、転送不良による暗時雑音の増加の両方を十分に回避することができる構成とされている。また、転送不良を回避するためにフォトダイオードの空乏化電位を下げる必要もなく飽和電子数を十分得ることができ、再生画像上で低雑音の画像を得ることができ、ダイナミックレンジの高い画像を得ることができる。
　＜第２－３の実施の形態における画素の平面構成例、断面構成例＞
　図２２は、第２－３の実施の形態における画素１００の平面構成例を示す図である。図２２に示した平面構成例のうち、図１９に示した第２－１の実施の形態における画素１００と同様の部分には、同様の符号を付し、その説明は適宜省略する。
　図２２に示した第２－３の実施の形態における画素１００は、図１９に示した第２－１の実施の形態における画素１００と比較して、Ｎ＋導体部３５１（図１９）がＮ＋導体部３７１ａとＮ＋導体部３７１ｂとに分割され、サブ画素１００ａとサブ画素１００ｂにそれぞれ設けられた構成とされ、それに伴い、転送ゲート４１０の傾きが０度となっている点が異なり、他の点は基本的に同様である。
　サブ画素１００ａの図中上側には、Ｎ＋導体部３７１ａが設けられ、サブ画素１００ｂの図中上側には、Ｎ＋導体部３７１ｂが設けられている。Ｎ＋導体部３７１ａとＮ＋導体部３７１ｂは、それぞれ四角形状で構成され、画素間分離部３１０を跨ぐように形成されている。
　Ｎ＋導体部３７１ａとＮ＋導体部３７１ｂのそれぞれの中心を結んだ線Ｌ２１は、画素間分離部３１０と平行になり、それらのなす角の角度は、略０度となる。線Ｌ２１は、画素間分離部３１０の格子と平行となる。
　Ｎ＋導体部３７１ａ，３７１ｂを通る線Ｌ２１と、転送ゲート４１０ａ－１と転送ゲート４１０ａ－２を結ぶ線Ｌ２２が平行になるように、転送ゲート４１０ａ－１と転送ゲート４１０ａ－２はそれぞれ配置されている。線Ｌ２１と、転送ゲート４１０ｂ－１と転送ゲート４１０ｂ－２を結ぶ線Ｌ２２が平行になるように、転送ゲート４１０ｂ－１と転送ゲート４１０ｂ－２はそれぞれ配置されている。線Ｌ２２は、転送ゲート４１０ａ－１、転送ゲート４１０ａ－２、転送ゲート４１０ｂ－１、及び転送ゲート４１０ｂ－２のそれぞれの中心を通る線である。
　線Ｌ２１と線Ｌ２２は、平行となる位置関係にある。ＦＤ２７１ａは、例えばＮ＋導体部３５１からの熱拡散によるドープで形成され、図２２に示したように四角形状で形成される。ＦＤ２７１ａの一辺は、Ｎ＋導体部３７１ａと接し、その辺と対向する辺（端部とする）は、画素間分離部３１０に対して略０度となる。よって、線Ｌ２１、線Ｌ２２、およびＦＤ２７１ａの端部は、平行となる位置関係にある。
　転送ゲート４１０ａ－１と転送ゲート４１０ａ－２を通る線Ｌ２２とＦＤ２７１ａの端部が平行となることで、転送ゲート４１０ａ－１とＦＤ２７１ａとの距離Ｌ２３（不図示）と、転送ゲート４１０ａ－２とＦＤ２７１ａとの距離Ｌ２４（不図示）を等しくすることができる。距離Ｌ２３と距離Ｌ２４が等しくなることで、転送効率を向上させ、白点などの発生を抑制することができる。
　転送ゲート４１０の転送方向（不図示）は、図１４を参照して説明した場合と同じく、Ｎ＋導体部３７１の線Ｌ２１と直交する位置関係にあり、ＦＤ２７１ａの底辺（端部）とも直交する位置関係にある。よって、転送経路を最短にすることができ、転送効率を向上させることができる。
　第２－３の実施の形態においても、画素１００の構成は、暗電子の発生による暗時雑音の増加、転送不良による暗時雑音の増加の両方を十分に回避することができる構成とされている。また、転送不良を回避するためにフォトダイオードの空乏化電位を下げる必要もなく飽和電子数を十分得ることができ、再生画像上で低雑音の画像を得ることができ、ダイナミックレンジの高い画像を得ることができる。
　＜第３－１の実施の形態における画素の平面構成例、断面構成例＞
　図２３は、第３－１の実施の形態における画素１００の平面構成例を示す図である。図２４は、図２３の線分Ａ－Ａ’における画素１００の断面構成例を示す図である。図２３に示した平面構成例および図２４に示した断面構成例のうち、図９、図１２に示した第１－１の実施の形態における画素１００と同様の部分には、同様の符号を付し、その説明は適宜省略する。
　図２３に示した第３－１の実施の形態における画素１００は、図９に示した第１－１の実施の形態における画素１００と比較して、Ｎ＋導体部３５１、Ｐ＋導体部３５２、およびＰ＋導体部３５３が削除された構成とされている点が異なり他の点は基本的に同様である。
　図２３に示した平面構成例を参照するに、画素間分離部３１０の交差する領域に、Ｎ＋導体部３５１、Ｐ＋導体部３５２、およびＰ＋導体部３５３は形成されていない。ＦＤ２５１ａ，２５１ｂのＮ＋領域や、基準電位供給用のＰ＋領域２５２ａ，２５１ｂは、例えばイオン注入により形成される。
　図２４に示した断面構成例における画素１００においては、図１２に示した第１－１の実施の形態における画素間分離部３１０に設けられていたＮ＋導体部３５１はなく、その領域には、酸化物領域３２３が形成されている。同じく、図２４に示した断面構成例における画素１００においては、図１２に示した第１－１の実施の形態における画素間分離部３１０に設けられていたＰ＋導体部３５２はなく、その領域には、酸化物領域３２３が形成されている。配線３５５は、ＦＤ２５１ａに接続され、配線３５６は、Ｐ＋領域２５２ａに接続されている。
　図２３に示した平面視において、転送ゲート４００ａ－１と転送ゲート４００ａ－２の並列方向は画素間分離部３１０の格子に対して斜め方向に傾いた配置とされている。転送ゲート４００ａ－１の中心と転送ゲート４００ａ－２の中心を結ぶ線を線Ｌ１とした場合、線Ｌ１は、画素間分離部３１０に対して斜め方向に傾いた線となる。線Ｌ１と画素間分離部３１０とのなす角は、例えば約４５度となる。
　ＦＤ２５１ａは、図２３に示したように、サブ画素１００ａの図中右上の角の部分に三角形状で形成されている。三角形の底辺（端部）を線Ｌ３１とした場合、線Ｌ３１と画素間分離部３１０とがなす角は約４５度となる。転送ゲート４００の線Ｌ１とＦＤ２５１の線Ｌ３１は、平行となる位置関係にある。
　線Ｌ１と線Ｌ３１が平行となることで、転送ゲート４００ａ－１とＦＤ２５１ａとの距離Ｌ３（不図示）と、転送ゲート４００ａ－２とＦＤ２５１ａとの距離Ｌ４（不図示）を等しくすることができる。距離Ｌ３と距離Ｌ４が等しくなることで、転送効率を向上させ、白点などの発生を抑制することができる。
　転送ゲート４００の転送方向（不図示）は、図１４を参照して説明した場合と同じく、ＦＤ２５１の底辺（端部）と直交する位置関係にある。よって、転送経路を最短にすることができ、転送効率を向上させることができる。
　第３－１の実施の形態においても、画素１００の構成は、暗電子の発生による暗時雑音の増加、転送不良による暗時雑音の増加の両方を十分に回避することができる構成とされている。また、転送不良を回避するためにフォトダイオードの空乏化電位を下げる必要もなく飽和電子数を十分得ることができ、再生画像上で低雑音の画像を得ることができ、ダイナミックレンジの高い画像を得ることができる。
　＜第３－２の実施の形態における画素の平面構成例、断面構成例＞
　図２５は、第３－２の実施の形態における画素１００の平面構成例を示す図である。図２５に示した平面構成例のうち、図２３に示した第３－１の実施の形態における画素１００と同様の部分には、同様の符号を付し、その説明は適宜省略する。
　図２５に示した第３－２の実施の形態における画素１００は、図２３に示した第３－１の実施の形態における画素１００と比較して、ＦＤ２６１がＦＤ２５１（図２３）よりも大きく形成され、その形状は多角形状となり、転送ゲート４１０の傾きが緩やかになっている点が異なり他の点は基本的に同様である。
　ＦＤ２６１ａの転送ゲート４００ａ側の辺を通る線、換言すると、ＦＤ２６１ａを形成している辺のうち、最も長い辺を通る線を線Ｌ４１とした場合、線Ｌ４１の傾きは、図２３に示したＦＤ２５１ａを通る線Ｌ３１の傾きよりも緩くなっている。線Ｌ４１と画素間分離部３１０とがなす角は、例えば、３０度程度になっている。
　この線Ｌ４１と、転送ゲート４００ａ－１の中心と転送ゲート４００ａ－２の中心を結ぶ線Ｌ１２が平行になるように、転送ゲート４００ａ－１と転送ゲート４００ａ－２はそれぞれ配置されている。線Ｌ４１と線Ｌ１２は、平行となる位置関係にある。線Ｌ１２と線Ｌ４１（ＦＤ２６１ａの端部）が平行となることで、転送ゲート４００ａ－１とＦＤ２６１ａとの距離Ｌ１３（不図示）と、転送ゲート４００ａ－２とＦＤ２６１ａとの距離Ｌ１４（不図示）を等しくすることができる。距離Ｌ１３と距離Ｌ１４が等しくなることで、転送効率を向上させ、白点などの発生を抑制することができる。
　転送ゲート４００の転送方向（不図示）は、図１４を参照して説明した場合と同じく、ＦＤ２６１の底辺（端部）と直交する位置関係にある。よって、転送経路を最短にすることができ、転送効率を向上させることができる。
　第３－２の実施の形態においても、画素１００の構成は、暗電子の発生による暗時雑音の増加、転送不良による暗時雑音の増加の両方を十分に回避することができる構成とされている。また、転送不良を回避するためにフォトダイオードの空乏化電位を下げる必要もなく飽和電子数を十分得ることができ、再生画像上で低雑音の画像を得ることができ、ダイナミックレンジの高い画像を得ることができる。
　＜第３－３の実施の形態における画素の平面構成例、断面構成例＞
　図２６は、第３－３の実施の形態における画素１００の平面構成例を示す図である。図２６に示した平面構成例のうち、図２３に示した第３－１の実施の形態における画素１００と同様の部分には、同様の符号を付し、その説明は適宜省略する。
　図２６に示した第３－２の実施の形態における画素１００は、図２３に示した第３－１の実施の形態における画素１００と比較して、ＦＤ２７１がＦＤ２５１（図２３）よりも大きく形成され、その形状は多角形状となり、転送ゲート４００の傾きが略０度になっている点が異なり他の点は基本的に同様である。
　ＦＤ２７１ａの転送ゲート４００ａ側の辺を通る線、換言すると、ＦＤ２７１ａを形成している辺のうち、最も長い辺を通る線を線Ｌ５１とした場合、線Ｌ５１の傾きは、図２３に示した線Ｌ３１の傾きよりも緩くなっている。線Ｌ５１と画素間分離部３１０とがなす角は、例えば、０度程度、すなわち線Ｌ５１と画素間分離部３１０は平行となる位置関係となっている。
　この線Ｌ５１と、転送ゲート４００ａ－１と転送ゲート４００ａ－２を結ぶ線Ｌ２２が平行になるように、転送ゲート４００ａ－１と転送ゲート４００ａ－２はそれぞれ配置されている。線Ｌ５１と、転送ゲート４００ｂ－１と転送ゲート４００ｂ－２を結ぶ線Ｌ２２が平行になるように、転送ゲート４００ｂ－１と転送ゲート４００ｂ－２はそれぞれ配置されている。すなわち線Ｌ２２は、転送ゲート４００ａ－１、転送ゲート４００ａ－２、転送ゲート４００ｂ－１、及び転送ゲート４００ｂ－２のそれぞれの中心を通る線となり、この線Ｌ２２は、線Ｌ５１と平行となるように、転送ゲート４００は配置されている。
　線Ｌ２２とＦＤ２７１ａの端部（線Ｌ５１）が平行となることで、転送ゲート４００ａ－１とＦＤ２７１ａとの距離Ｌ２３（不図示）と、転送ゲート４００ａ－２とＦＤ２７１ａとの距離Ｌ２４（不図示）を等しくすることができる。距離Ｌ２３と距離Ｌ２４が等しくなることで、転送効率を向上させ、白点などの発生を抑制することができる。
　転送ゲート４００の転送方向（不図示）は、図１４を参照して説明した場合と同じく、ＦＤ２７１の底辺（端部）と直交する位置関係にある。よって、転送経路を最短にすることができ、転送効率を向上させることができる。
　第３－３の実施の形態においても、画素１００の構成は、暗電子の発生による暗時雑音の増加、転送不良による暗時雑音の増加の両方を十分に回避することができる構成とされている。また、転送不良を回避するためにフォトダイオードの空乏化電位を下げる必要もなく飽和電子数を十分得ることができ、再生画像上で低雑音の画像を得ることができ、ダイナミックレンジの高い画像を得ることができる。
　＜第４－１の実施の形態における画素の平面構成例、断面構成例＞
　図２７は、第４－１の実施の形態における画素１００の平面構成例を示す図である。図２８は、図２７の線分Ａ－Ａ’における画素１００の断面構成例を示す図である。図２７に示した平面構成例および図２８に示した断面構成例のうち、図２３、図２４に示した第３－１の実施の形態における画素１００と同様の部分には、同様の符号を付し、その説明は適宜省略する。
　図２７に示した第４－１の実施の形態における画素１００は、図２３に示した第３－１の実施の形態における画素１００と比較して、転送ゲート４１０の形状と、転送ゲート４１０の周りに形成されている絶縁膜４１１の形状が異なり他の点は基本的に同様である。
　第４－１の実施の形態における転送ゲート４１０ａ－１は、図２８に示した断面視において、フォトダイオード３００ａ内の一部まで達した四角形状の電極を有し、その四角形状の電極に縦方向に形成された縦型電極が接続された構成とされている。転送ゲート４１０ａ－１の底部は、上部よりも大きく形成されている。
　転送ゲート４１０ａ－１の縦型電極の部分の側面、換言すれば、転送ゲート４００ａ－１の上側の側面を覆うように絶縁膜４１１ａ－１は形成されている。
　転送ゲート４１０ａ－２、転送ゲート４１０ｂ－１、転送ゲート４１０ｂ－２のそれぞれも、転送ゲート４１０ａ－１と同様の構成とされている。また絶縁膜４１１ａ－２、絶縁膜４１１ｂ－１、絶縁膜４１１ｂ－２のそれぞれも、絶縁膜４１１ａ－１と同様の構成とされている。
　このような構成とすることで、ＦＤ２５１ａの端部の位置が、例えば加工形状のバラつき、ＦＤ２５１ａの層と酸化物領域３２３の層のパターン形成時の合わせズレ、熱工程の変更等で多少変化したとしても安定的にＦＤ２５１ａと転送ゲート４１０ａとが近接することを防ぐことができ、転送ゲート４１０ａの近傍で高電界が発生すること抑制することができる。
　図２７に示したように平面視において、転送ゲート４１０ａ－１と転送ゲート４１０ａ－２の並列方向は画素間分離部３１０の格子に対して斜め方向に傾いた配置とされている。転送ゲート４１０ａ－１の中心と転送ゲート４１０ａ－２の中心を結ぶ線を線Ｌ１とした場合、線Ｌ１は、画素間分離部３１０に対して斜め方向に傾いた線となる。線Ｌ１と画素間分離部３１０とのなす角は、例えば約４５度となる。
　ＦＤ２５１ａは、図２７に示したように、サブ画素１００ａの図中右上の角に三角形状で形成されている。三角形の底辺（端部）を線Ｌ３１とした場合、線Ｌ３１と画素間分離部３１０とがなす角は約４５度となる。よって、線Ｌ１と線Ｌ３１は、平行となる位置関係にある。
　線Ｌ１と線Ｌ３１が平行となることで、転送ゲート４１０ａ－１とＦＤ２５１ａとの距離Ｌ３（不図示）と、転送ゲート４１０ａ－２とＦＤ２５１ａとの距離Ｌ４（不図示）を等しくすることができる。距離Ｌ３と距離Ｌ４が等しくなることで、転送効率を向上させ、白点などの発生を抑制することができる。
　転送ゲート４１０の転送方向（不図示）は、図１４を参照して説明した場合と同じく、ＦＤ２５１の底辺（端部）とも直交する位置関係にある。よって、転送経路を最短にすることができ、転送効率を向上させることができる。
　第４－１の実施の形態においても、画素１００の構成は、暗電子の発生による暗時雑音の増加、転送不良による暗時雑音の増加の両方を十分に回避することができる構成とされている。また、転送不良を回避するためにフォトダイオードの空乏化電位を下げる必要もなく飽和電子数を十分得ることができ、再生画像上で低雑音の画像を得ることができ、ダイナミックレンジの高い画像を得ることができる。
　＜第４－２の実施の形態における画素の平面構成例、断面構成例＞
　図２９は、第４－２の実施の形態における画素１００の平面構成例を示す図である。図２９に示した平面構成例のうち、図２７に示した第４－１の実施の形態における画素１００と同様の部分には、同様の符号を付し、その説明は適宜省略する。
　図２９に示した第４－２の実施の形態における画素１００は、図２７に示した第４－１の実施の形態における画素１００と比較して、ＦＤ２６１がＦＤ２５１（図２７）よりも大きく形成され、その形状は多角形状となり、転送ゲート４１０の傾きが緩やかになっている点が異なり他の点は基本的に同様である。
　ＦＤ２６１ａの転送ゲート４１０ａ側の辺を通る線、換言すると、ＦＤ２６１ａを形成している辺のうち、最も長い辺を通る線を線Ｌ４１とした場合、線Ｌ４１の傾きは、図２７に示した線Ｌ３１の傾きよりも緩くなっている。線Ｌ４１と画素間分離部３１０とがなす角は、例えば、３０度程度になっている。
　この線Ｌ４１と、転送ゲート４１０ａ－１と転送ゲート４１０ａ－２を結ぶ線Ｌ１２が平行になるように、転送ゲート４１０ａ－１と転送ゲート４１０ａ－２はそれぞれ配置されている。線Ｌ４１と線Ｌ１２は、平行となる位置関係にある。転送ゲート４１０の線Ｌ１２とＦＤ２６１ａの端部の線Ｌ４１が平行になることで、転送ゲート４１０ａ－１とＦＤ２６１ａとの距離Ｌ１３（不図示）と、転送ゲート４１０ａ－２とＦＤ２６１ａとの距離Ｌ１４（不図示）を等しくすることができる。距離Ｌ１３と距離Ｌ１４が等しくなることで、転送効率を向上させ、白点などの発生を抑制することができる。
　転送ゲート４１０の転送方向（不図示）は、図１４を参照して説明した場合と同じく、ＦＤ２６１の底辺（端部）とも直交する位置関係にある。よって、転送経路を最短にすることができ、転送効率を向上させることができる。
　第４－２の実施の形態においても、画素１００の構成は、暗電子の発生による暗時雑音の増加、転送不良による暗時雑音の増加の両方を十分に回避することができる構成とされている。また、転送不良を回避するためにフォトダイオードの空乏化電位を下げる必要もなく飽和電子数を十分得ることができ、再生画像上で低雑音の画像を得ることができ、ダイナミックレンジの高い画像を得ることができる。
　＜第４－３の実施の形態における画素の平面構成例、断面構成例＞
　図３０は、第４－３の実施の形態における画素１００の平面構成例を示す図である。図３０に示した平面構成例のうち、図２７に示した第４－１の実施の形態における画素１００と同様の部分には、同様の符号を付し、その説明は適宜省略する。
　図３０に示した第３－２の実施の形態における画素１００は、図２７に示した第３－１の実施の形態における画素１００と比較して、ＦＤ２７１がＦＤ２５１（図２７）よりも大きく形成され、その形状は多角形状となり、転送ゲート４１０の傾きが略０度になっている点が異なり他の点は基本的に同様である。
　ＦＤ２７１ａの転送ゲート４１０ａ側の辺を通る線、換言すると、ＦＤ２７１ａを形成している辺のうち、最も長い辺を通る線を線Ｌ５１とした場合、線Ｌ５１の傾きは、図２７に示した線Ｌ３１の傾きよりも緩くなっている。線Ｌ５１と画素間分離部３１０とがなす角は、例えば、０度程度、すなわち線Ｌ５１と画素間分離部３１０は平行となる位置関係となっている。
　この線Ｌ５１と、転送ゲート４１０ａ－１と転送ゲート４１０ａ－２を結ぶ線Ｌ２２が平行になるように、転送ゲート４１０ａ－１と転送ゲート４１０ａ－２はそれぞれ配置されている。線Ｌ５１と、転送ゲート４１０ｂ－１と転送ゲート４１０ｂ－２を結ぶ線Ｌ２２が平行になるように、転送ゲート４１０ｂ－１と転送ゲート４１０ｂ－２はそれぞれ配置されている。すなわち線Ｌ２２は、転送ゲート４１０ａ－１、転送ゲート４１０ａ－２、転送ゲート４１０ｂ－１、及び転送ゲート４１０ｂ－２のそれぞれの中心を通る線であり、その線Ｌ２２は、線Ｌ５１と平行となる。
　転送ゲート４１０ａ－１，４１０ａ－２を通る線Ｌ２２とＦＤ２７１ａの端部（線Ｌ５１）が平行となることで、転送ゲート４１０ａ－１とＦＤ２７１ａとの距離Ｌ２３（不図示）と、転送ゲート４１０ａ－２とＦＤ２７１ａとの距離Ｌ２４（不図示）を等しくすることができる。距離Ｌ２３と距離Ｌ２４が等しくなることで、転送効率を向上させ、白点などの発生を抑制することができる。
　転送ゲート４１０の転送方向（不図示）は、図１４を参照して説明した場合と同じく、ＦＤ２７１の底辺（端部）とも直交する位置関係にある。よって、転送経路を最短にすることができ、転送効率を向上させることができる。
　第４－３の実施の形態においても、画素１００の構成は、暗電子の発生による暗時雑音の増加、転送不良による暗時雑音の増加の両方を十分に回避することができる構成とされている。また、転送不良を回避するためにフォトダイオードの空乏化電位を下げる必要もなく飽和電子数を十分得ることができ、再生画像上で低雑音の画像を得ることができ、ダイナミックレンジの高い画像を得ることができる。
　＜第５－１の実施の形態における画素の平面構成例、断面構成例＞
　図３１は、第５－１の実施の形態における画素１００の平面構成例を示す図である。図３２は、図３１の線分Ａ－Ａ’における画素１００の断面構成例を示す図である。図３１に示した平面構成例および図３２に示した断面構成例のうち、図９、図１２に示した第１－１の実施の形態における画素１００と同様の部分には、同様の符号を付し、その説明は適宜省略する。
　第５－１の実施の形態における画素１００は、第１－１の実施の形態における画素１００と比較して、Ｎ型層５０１とＰ型層５０２が追加された構成とされ、Ｎ型層５０１の端部が、線Ｌ１や線Ｌ２と平行に形成されている点が異なり他の点は基本的に同様である。
　図３２に示した画素１００の断面構成例を参照するに、フォトダイオード３００ａの図中上側であり、転送ゲート４００ａ－１とＰ＋領域２５２ａとの間に、Ｎ型の不純物がドーピングされたＮ型層５０１が設けられ、そのＮ型層５０１の上側にＰ型の不純物がドーピングされたＰ型層５０２が設けられている。
　Ｎ型層５０１は、信号蓄積層として機能し、一部が転送ゲート４００ａ－１の縦型電極と接するように形成されている。Ｐ型層５０２は、暗電流の発生を抑制する層として機能し、転送ゲート４００ａ－１とは接する箇所がないように形成されている。
　図３１に示した画素１００の平面構成例には、表面１１ｂ側から見たときのＮ型層５０１が位置する領域と、Ｐ型層５０２が位置する領域とを合わせて図示してある。Ｎ型層５０１は、転送ゲート４００ａ－１や転送ゲート４００ａ－２と一部重畳する領域があるように形成されている。Ｐ型層５０２は、転送ゲート４００ａ－１や転送ゲート４００ａ－２と重畳する領域がないように、また絶縁膜４０１ａ－１や絶縁膜４０１ａ－２とも重畳する領域がないように形成されている。
　Ｎ型層５０１の空乏化電位は、フォトダイオード３００ａを構成するＮ－型層の空乏化電位と同じか、やや高く設定されている。
　なお、Ｐ型層５０２が設けられていない構成とすることもできる。
　図３１に示したように平面視において、転送ゲート４００ａ－１と転送ゲート４００ａ－２の並列方向は画素間分離部３１０の格子に対して斜め方向に傾いた配置とされている。転送ゲート４００ａ－１の中心と転送ゲート４００ａ－２の中心を結ぶ線を線Ｌ１とした場合、線Ｌ１は、画素間分離部３１０に対して斜め方向に傾いた線となる。線Ｌ１と画素間分離部３１０とのなす角は、例えば約４５度となる。
　十字形状のＮ＋導体部３１の横方向の端部の中心と、縦方向の端部の中心を結ぶ線を線Ｌ２とした場合、線Ｌ２は、画素間分離部３１０に対して、約４５度の角度となる。線Ｌ１と線Ｌ２は、平行となる位置関係にある。ＦＤ２５１ａは三角形状で形成され、三角形の底辺（端部）は、画素間分離部３１０に対して略４５度となる。よって、線Ｌ１、線Ｌ２、およびＦＤ２５１ａの底辺は、平行となる位置関係にある。
　転送ゲート４００aを通る線Ｌ１とＦＤ２５１ａの端部が平行となることで、転送ゲート４１０ａ－１とＦＤ２５１ａとの距離Ｌ３（不図示）と、転送ゲート４１０ａ－２とＦＤ２５１ａとの距離Ｌ４（不図示）を等しくすることができる。距離Ｌ３と距離Ｌ４が等しくなることで、転送効率を向上させ、白点などの発生を抑制することができる。
　転送ゲート４００の転送方向（不図示）は、図１４を参照して説明した場合と同じく、Ｎ＋導体部３５１の線Ｌ２と直交する位置関係にあり、ＦＤ２５１ａの底辺（端部）とも直交する位置関係にある。よって、転送経路を最短にすることができ、転送効率を向上させることができる。
　第５－１の実施の形態においても、画素１００の構成は、暗電子の発生による暗時雑音の増加、転送不良による暗時雑音の増加の両方を十分に回避することができる構成とされている。また、転送不良を回避するためにフォトダイオードの空乏化電位を下げる必要もなく飽和電子数を十分得ることができ、再生画像上で低雑音の画像を得ることができ、ダイナミックレンジの高い画像を得ることができる。
　第５－１の実施の形態においては、Ｎ型層５０１を設けることで、例えば画素サイズが縮小され、それに伴い転送ゲート４００の縦型電極が浅くなったとしても、短チャネル効果は劣化せず、転送効率を十分に確保することができる。そのため信号蓄積層の空乏化電位を高くできるので飽和電子数を増やすことができる。
　＜第５－２の実施の形態における画素の平面構成例、断面構成例＞
　図３３は、第５－２の実施の形態における画素１００の平面構成例を示す図である。図３３に示した平面構成例のうち、図３１に示した第５－１の実施の形態における画素１００と同様の部分には、同様の符号を付し、その説明は適宜省略する。
　図３３に示した第５－２の実施の形態における画素１００は、図３１に示した第５－１の実施の形態における画素１００と比較して、Ｎ＋導体部３６１が、Ｎ＋導体部３５１（図３１）よりも大きく形成され、それに伴い、転送ゲート４００の傾きが緩やかになっている点が異なり他の点は基本的に同様である。Ｎ型層５０１の端部は、線Ｌ１１や線Ｌ１２と平行に形成されている。
　Ｎ＋導体部３６１の図中横方向に形成されている領域が大きく（長く）なっているため、Ｎ＋導体部３６１の横方向の端部間の長さと縦方向の端部間の長さが異なり、２つの端部間を結ぶ線Ｌ１１は、図３１に示した線Ｌ２よりも傾きが緩くなっている。線Ｌ１１と画素間分離部３１０とがなす角は、例えば、３０度程度になっている。
　この線Ｌ１１と、転送ゲート４００ａ－１と転送ゲート４００ａ－２を結ぶ線Ｌ１２が平行になるように、転送ゲート４００ａ－１と転送ゲート４００ａ－２はそれぞれ配置されている。線Ｌ１１と線Ｌ１２は、平行となる位置関係にある。ＦＤ２６１ａは、Ｎ＋導体部３５１からの熱拡散によるドープで形成されると、図３３に示したように多角形状になり、多角形の最も長い辺（端部）は、画素間分離部３１０に対して略３０度となる。よって、線Ｌ１１、線Ｌ１２、およびＦＤ２６１ａの底辺は、平行となる位置関係にある。
　線Ｌ１２とＦＤ２６１ａの端部が平行となることで、転送ゲート４００ａ－１とＦＤ２６１ａとの距離Ｌ１３（不図示）と、転送ゲート４００ａ－２とＦＤ２６１ａとの距離Ｌ１４（不図示）を等しくすることができる。距離Ｌ１３と距離Ｌ１４が等しくなることで、転送効率を向上させ、白点などの発生を抑制することができる。
　転送ゲート４００の転送方向（不図示）は、図１４を参照して説明した場合と同じく、Ｎ＋導体部３６１の線Ｌ１１と直交する位置関係にあり、ＦＤ２６１の底辺（端部）とも直交する位置関係にある。よって、転送経路を最短にすることができ、転送効率を向上させることができる。
　第５－１の実施の形態（図３１）と同じく、Ｎ型層５０１は、転送ゲート４００ａ－１や転送ゲート４００ａ－２と一部重畳する領域があるように形成されている。Ｐ型層５０２は、転送ゲート４００ａ－１や転送ゲート４００ａ－２と重畳する領域がないように、また絶縁膜４０１ａ－１や絶縁膜４０１ａ－２とも重畳する領域がないように形成されている。第５－２の実施の形態においても、Ｎ型層５０１が設けられていることで、転送効率を十分に確保することができ、信号蓄積層の空乏化電位を高くでき、飽和電子数を増やすことができる。
　第５－２の実施の形態においても、画素１００の構成は、暗電子の発生による暗時雑音の増加、転送不良による暗時雑音の増加の両方を十分に回避することができる構成とされている。また、転送不良を回避するためにフォトダイオードの空乏化電位を下げる必要もなく飽和電子数を十分得ることができ、再生画像上で低雑音の画像を得ることができ、ダイナミックレンジの高い画像を得ることができる。
　＜第５－３の実施の形態における画素の平面構成例、断面構成例＞
　図３４は、第５－３の実施の形態における画素１００の平面構成例を示す図である。図３４に示した平面構成例のうち、図３１に示した第５－１の実施の形態における画素１００と同様の部分には、同様の符号を付し、その説明は適宜省略する。
　図３４に示した第５－３の実施の形態における画素１００は、図３１に示した第５－１の実施の形態における画素１００と比較して、Ｎ＋導体部３５１（図３１）がＮ＋導体部３７１ａとＮ＋導体部３７１ｂとに分割され、サブ画素１００ａとサブ画素１００ｂにそれぞれ設けられた構成とされ、それに伴い、転送ゲート４００の傾きが０度となっている点が異なり、他の点は基本的に同様である。
　サブ画素１００ａの図中上側には、Ｎ＋導体部３７１ａが設けられ、サブ画素１００ｂの図中上側には、Ｎ＋導体部３７１ｂが設けられている。Ｎ＋導体部３７１ａとＮ＋導体部３７１ｂは、それぞれ四角形状で構成され、画素間分離部３１０を跨ぐように形成されている。
　Ｎ＋導体部３７１ａとＮ＋導体部３７１ｂの中心を結んだ線は、線Ｌ２１であり、線Ｌ２１は、画素間分離部３１０の格子と平行となる。線Ｌ２１は、画素間分離部３１０と平行になり、それらのなす角の角度は、略０度となる。
　この線Ｌ２１と、転送ゲート４００ａ－１と転送ゲート４００ａ－２を結ぶ線Ｌ２２が平行になるように、転送ゲート４００ａ－１と転送ゲート４００ａ－２はそれぞれ配置されている。線Ｌ２１と、転送ゲート４００ｂ－１と転送ゲート４００ｂ－２を結ぶ線Ｌ２２が平行になるように、転送ゲート４００ｂ－１と転送ゲート４００ｂ－２はそれぞれ配置されている。すなわち線Ｌ２２は、転送ゲート４００ａ－１、転送ゲート４００ａ－２、転送ゲート４００ｂ－１、及び転送ゲート４００ｂ－２のそれぞれの中心を通る線となり、この線Ｌ２２は、Ｎ＋導体部３７１を通る線Ｌ２１と平行となる。
　線Ｌ２１と線Ｌ２２は、平行となる位置関係にある。ＦＤ２７１ａは、例えばＮ＋導体部３５１からの熱拡散によるドープで形成され、図３４に示したように多角形状で形成される。ＦＤ２７１ａの一辺は、Ｎ＋導体部３７１ａと接し、その辺と対向する辺（端部とする）は、画素間分離部３１０に対して略０度となる。よって、線Ｌ２１、線Ｌ２２、およびＦＤ２７１ａの端部は、平行となる位置関係にある。
　転送ゲート４００を通る線Ｌ２２とＦＤ２７１ａの端部が平行となることで、転送ゲート４００ａ－１とＦＤ２７１ａとの距離Ｌ２３（不図示）と、転送ゲート４００ａ－２とＦＤ２７１ａとの距離Ｌ２４（不図示）を等しくすることができる。距離Ｌ２３と距離Ｌ２４が等しくなることで、転送効率を向上させ、白点などの発生を抑制することができる。
　転送ゲート４００の転送方向（不図示）は、図１４を参照して説明した場合と同じく、Ｎ＋導体部３７１の線Ｌ２１と直交する位置関係にあり、ＦＤ２７１の底辺（端部）とも直交する位置関係にある。よって、転送経路を最短にすることができ、転送効率を向上させることができる。
　第５－１の実施の形態（図３１）と同じく、Ｎ型層５０１は、転送ゲート４００ａ－１や転送ゲート４００ａ－２と一部重畳する領域があるように形成されている。Ｐ型層５０２は、転送ゲート４００ａ－１や転送ゲート４００ａ－２と重畳する領域がないように、また絶縁膜４０１ａ－１や絶縁膜４０１ａ－２とも重畳する領域がないように形成されている。第５－２の実施の形態においても、Ｎ型層５０１が設けられていることで、転送効率を十分に確保することができ、信号蓄積層の空乏化電位を高くでき、飽和電子数を増やすことができる。
　第５－３の実施の形態においても、画素１００の構成は、暗電子の発生による暗時雑音の増加、転送不良による暗時雑音の増加の両方を十分に回避することができる構成とされている。また、転送不良を回避するためにフォトダイオードの空乏化電位を下げる必要もなく飽和電子数を十分得ることができ、再生画像上で低雑音の画像を得ることができ、ダイナミックレンジの高い画像を得ることができる。
　ここでは、第５の実施の形態を、第１の実施の形態に適用した場合を例に挙げて説明したが、第５の実施の形態と第２から第４の実施の形態のいずれか組み合わせて適用することもできる。
　＜第６－１の実施の形態における画素の平面構成例、断面構成例＞
　図３５は、第６－１の実施の形態における画素１００の平面構成例を示す図である。図３５に示した平面構成例のうち、図３１に示した第５－１の実施の形態における画素１００と同様の部分には、同様の符号を付し、その説明は適宜省略する。
　上述した第１から第５の実施の形態における１つのサブ画素１００は、２つの転送ゲート４００－１と転送ゲート４００－２を備えている構成であったが、第６－１の実施の形態における１つのサブ画素１００は、１つの転送ゲート６００を備える点で他の実施の形態とは異なる。
　サブ画素１００ａは、転送ゲート６００ａを備え、転送ゲート６００ａの側面には、絶縁膜６０１ａが設けられている。サブ画素１００ｂは、転送ゲート６００ｂを備え、転送ゲート６００ｂの側面には、絶縁膜６０１ｂが設けられている。以下、サブ画素１００ａを例に挙げて説明を続ける。
　サブ画素１００ａは、第５－１の実施の形態と同じくＮ型層５０１とＰ型層５０２を備える構成とされている。Ｎ型層５０１は、転送ゲート６００ａと一部重畳する領域があるように形成されている。Ｐ型層５０２は、転送ゲート６００ａおよび絶縁膜６０１ａと重畳する領域がないように形成されている。
　十字形状のＮ＋導体部３１の横方向の端部の中心と、縦方向の端部の中心を結ぶ線を線Ｌ２とした場合、線Ｌ２は、画素間分離部３１０に対して、約４５度の角度となる。
　図３５においては、フォトダイオード３００ａから転送トランジスタにより読み出された電荷がＦＤ２５１ａへと転送される方向を、線Ｌ５で表した。線Ｌ５は、絶縁膜６０１ａの端部を通る線である。絶縁膜６０１ａの端部については、図１４を参照して説明した場合と同様であり、例えば、絶縁膜６０１ａの底辺に該当する辺の中心や、転送ゲート６００ａと絶縁膜６０１ａが接する辺の一部、転送ゲート６００ａの側面の一部であり、そのような端部を通る線が線Ｌ５となる。
　線Ｌ５のうち、フォトダイオード３００ａの中心に近い側を位置Ｐ５とし、ＦＤ２５１ａに近い側を位置Ｐ６とする。位置Ｐ５側は、転送トランジスタのソースに該当する領域側であり、位置Ｐ６側は、ドレインに該当する領域側である。フォトダイオード３００ａから読み出される電荷は、転送ゲート６００ａの位置Ｐ５（ソース）から転送ゲート６００ａを介し、転送ゲート６００ａの位置Ｐ６（ドレイン）側に転送され、ＦＤ２５１ａに供給される。
　位置Ｐ５から位置Ｐ６を結ぶ線Ｌ５は、転送方向を表す線となる。転送方向を表す線Ｌ５とＮ＋導体部３５１の端部の中心を結ぶ線Ｌ２は、直交する位置関係にある。線Ｌ２とＦＤ２５１ａの底辺（端部）は平行となる位置関係にある。よって転送ゲート６００ａの転送方向である線Ｌ５とＦＤ２５１ａの端部とは直交する位置関係にある。
　このように転送ゲート６００の転送方向とＦＤ２５１ａの底辺が直交する関係にある場合、暗電子の発生による暗時雑音の増加、転送不良による暗時雑音の増加の両方を十分に回避することができる構成となっている。転送不良を回避するためにフォトダイオードの空乏化電位を下げる必要もなく飽和電子数を十分得ることができ、再生画像上で低雑音の画像を得ることができ、ダイナミックレンジの高い画像を得ることができる。
　第６－１の実施の形態においては、Ｎ型層５０１を設けることで、転送効率を十分に確保することができ、信号蓄積層の空乏化電位を高くでき、飽和電子数を増やすことができる。
　＜第６－２の実施の形態における画素の平面構成例、断面構成例＞
　図３６は、第６－２の実施の形態における画素１００の平面構成例を示す図である。図３６に示した平面構成例のうち、図３５に示した第６－１の実施の形態における画素１００と同様の部分には、同様の符号を付し、その説明は適宜省略する。
　図３６に示した第６－２の実施の形態における画素１００は、図３５に示した第６－１の実施の形態における画素１００と比較して、Ｎ＋導体部３６１が、Ｎ＋導体部３５１（図３５）よりも大きく形成され、それに伴い転送ゲート６００の転送方向が異なり、他の点は基本的に同様である。
　Ｎ＋導体部３６１の図中横方向に形成されている領域が大きく（長く）なっているため、Ｎ＋導体部３６１の横方向の端部間の長さと縦方向の端部間の長さが異なり、２つの端部間を結ぶ線Ｌ１１は、図３５に示した線Ｌ２よりも傾きが緩くなっている。線Ｌ１１と画素間分離部３１０とがなす角は、例えば、３０度程度になっている。
　この線Ｌ１１と、転送ゲート６００の転送方向を表す線Ｌ７が直交するように、転送ゲート６００は配置されている。線Ｌ１１と線Ｌ７は、直交する位置関係にある。ＦＤ２６１ａの転送ゲート６００ａ側の辺（端部）は、画素間分離部３１０に対して例えば３０度程度となる。よって、転送ゲート６００ａの転送方向を表す線Ｌ７とＦＤ２６１ａの端部は、直交する位置関係にある。
　このように転送ゲート６００の転送方向とＦＤ２６１ａの端部が直交する関係にある場合、暗電子の発生による暗時雑音の増加、転送不良による暗時雑音の増加の両方を十分に回避することができる構成とすることができる。転送不良を回避するためにフォトダイオードの空乏化電位を下げる必要もなく飽和電子数を十分得ることができ、再生画像上で低雑音の画像を得ることができ、ダイナミックレンジの高い画像を得ることができる。
　第６－１の実施の形態においては、Ｎ型層５０１を設けることで、転送効率を十分に確保することができ、信号蓄積層の空乏化電位を高くでき、飽和電子数を増やすことができる。
　第６－１の実施の形態は、第５－１の実施の形態に第６の実施の形態を適用した場合であり、第６－２の実施の形態は、第５－２の実施の形態に第６の実施の形態を適用した場合である。ここでは図示しないが、第６の実施の形態を、第５－３の実施の形態に適用する構成とすることも可能である。第６の実施の形態と第１から第４の実施の形態のいずれかと組み合わせて適用することもできる。すなわち、第１から第５の実施の形態は、２本の転送ゲート４００を有する構成を示したが、第１から第５の実施の形態のそれぞれの形態において１本の転送ゲート有する構成とした場合にも本技術を適用できる。
　＜第７の実施の形態における画素の平面構成例、断面構成例＞
　図３７は、第７の実施の形態における画素１００の平面構成例を示す図である。図３８は、図３７の線分Ａ－Ａ’における画素１００の断面構成例を示す図である。
　第１から第６の実施の形態における画素１００は、図２を参照して説明した積層構造の光検出装置１に含まれる画素である場合を例に挙げて説明した。本技術は、積層構造の光検出装置１にのみ適用できることを示す記載ではなく、第７の実施の形態として説明するように、画素１００が形成されている半導体基板５１の表面１１ｂに、トランジスタが配置されているような構成の場合にも適用できる。
　図３７、図３８に示した第７の実施の形態における画素１００は、図２３に示した第３－１の実施の形態における画素１００に対して第７の実施の形態を適用した場合の構成を示す。図３７、図３８に示した第７の実施の形態における画素１００は、画素間分離部３１０にＮ＋導体部３５１、Ｐ＋導体部３５２、およびＰ＋導体部３５３は形成されていない構成とされている。
　サブ画素１００ａの図中上部には、ＦＤ２５１ａ、転送ゲート４００ａ－１、転送ゲート４００ａ－２が形成されている。サブ画素１００ａの図中下部には、トランジスタのゲート電極７０１aが形成され、半導体基板５１内には、ソース又はドレインとなるＮ＋領域７０２ａとドレイン又はソースとなるＮ＋領域７０３ａが形成されている。トランジスタは、読み出し回路部６２（図２）用のトランジスタとすることができる。
　サブ画素１００ａとサブ画素１００ｂの間にあるスリット３１２や、トランジスタ７０１aと転送ゲート４００aが形成されているアクティブ領域との間にはSTI（Shallow Trench Isolation）７０５が設けられている。図３８の断面構成例においては、転送ゲート４００ａ－１の図中右側には、STI７０５が形成されている。STI７０５の図中右側には、トランジスタを構成するＮ＋領域７０２ａが形成されている。
　Ｎ＋領域７０２ａの図中右側であり、半導体基板５１の表面１１ｂ上には、トランジスタのゲート電極７０１aが形成されている。ゲート電極７０１aの図中右側であり、半導体基板５１内には、トランジスタを構成するＮ＋領域７０３bが形成されている。
　ＦＤ２６１ａの転送ゲート４００ａ側の辺を通る線、換言すると、ＦＤ２６１ａを形成している辺のうち、最も長い辺を通る線を線Ｌ４１とした場合、線Ｌ４１と画素間分離部３１０とがなす角は、例えば、３０度程度になっている。
　この線Ｌ４１と、転送ゲート４００ａ－１と転送ゲート４００ａ－２を結ぶ線Ｌ１２が平行になるように、転送ゲート４００ａ－１と転送ゲート４００ａ－２はそれぞれ配置されている。線Ｌ１１と線Ｌ１２は、平行となる位置関係にある。転送ゲート４００を通る線Ｌ１２とＦＤ２６１ａの端部を通る線Ｌ４１が平行となることで、転送ゲート４１０ａ－１とＦＤ２６１ａとの距離Ｌ１３（不図示）と、転送ゲート４１０ａ－２とＦＤ２６１ａとの距離Ｌ１４（不図示）を等しくすることができる。距離Ｌ１３と距離Ｌ１４が等しくなることで、転送効率を向上させ、白点などの発生を抑制することができる。
　転送ゲート４００の転送方向（不図示）は、図１４を参照して説明した場合と同じく、ＦＤ２５１の底辺（端部）と直交する位置関係にある。よって、転送経路を最短にすることができ、転送効率を向上させることができる。
　第７の実施の形態においても、すなわち、トランジスタを半導体基板５１に配置したとしても、画素１００の構成は、暗電子の発生による暗時雑音の増加、転送不良による暗時雑音の増加の両方を十分に回避できる構成とすることができる。また、転送不良を回避するためにフォトダイオードの空乏化電位を下げる必要もなく飽和電子数を十分得ることができ、再生画像上で低雑音の画像を得ることができ、ダイナミックレンジの高い画像を得ることができる。
　第７の実施の形態は、第１から第６の実施の形態のいずれの実施の形態とも組み合わせて適用することが可能である。
　＜第８の実施の形態における画素の平面構成例＞
　第１から第７の実施の形態は、画素１００が１画素内にフォトダイオード（光電変換部）を２つ有する構造である場合を例に挙げて説明した。本技術は、２つのフォトダイオードを１画素に含む構造以外の画素１００に対しても適用でき、例えば、図３に示した回路構成を有する光検出装置１に対しても適用できる。図３９は、図３に示した回路構成に対応する光検出装置１の平面構成例を示す図である。
　図３に示した光検出装置１は、４画素１００がＦＤ以下を共有する構成とされている。図３９に示した光検出装置１の平面構成例は、図中左上に画素１００－１が位置し、図中右上に画素１００－２が位置し、図中左下に画素１００－３が位置し、図中右下に画素１００－４が位置している。画素１００－１から画素１００－４の中央部に、Ｎ＋導体部３５１が形成されている。
　画素１００－１の左上側には、Ｐ＋導体部３５２－１が形成され、Ｐ＋導体部３５２－１からの熱拡散によるドープで形成されたＰ＋領域２５２－１が形成されている。画素１００－２の右上側には、Ｐ＋導体部３５２－２が形成され、Ｐ＋導体部３５２－２からの熱拡散によるドープで形成されたＰ＋領域２５２－２が形成されている。画素１００－３の左下側には、Ｐ＋導体部３５２－３が形成され、Ｐ＋導体部３５２－３からの熱拡散によるドープで形成されたＰ＋領域２５２－３が形成されている。画素１００－２の右下側には、Ｐ＋導体部３５２－４が形成され、Ｐ＋導体部３５２－４からの熱拡散によるドープで形成されたＰ＋領域２５２－４が形成されている。
　各画素１００内には、Ｎ＋導体部３５１に隣接してＦＤ２５１－１から２５１－４がそれぞれ形成されている。ＦＤ２５１－１から２５１－４は、Ｎ＋導体部３５１を形成するときに、Ｎ＋導体部３５１からの熱拡散によるドープで形成される。ＦＤ２５１－１から２５１－４は、Ｎ＋導体部３５１と接続されているため、１つのＦＤ２５１として機能させることができ、４画素１００で共有する構成とすることができる。
　画素１００－１から１００－４は、それぞれ同一の構成を有するため、画素１００－１を例に挙げて説明を続ける。画素１００－１には、転送ゲート４００－１と転送ゲート４００－２が備えられ、転送ゲート４００－１の縦型電極の部分（不図示）には絶縁膜４０１－１が設けられ、転送ゲート４００－２の縦型電極の部分（不図示）には絶縁膜４０１－２が設けられている。
　Ｎ＋導体部３５１、転送ゲート４００－１，４００－２、ＦＤ２５１－１の端部は、図１３、図１４を参照して説明した位置関係を有している。よって、上述した実施の形態と同じく、暗電子の発生による暗時雑音の増加、転送不良による暗時雑音の増加の両方を十分に回避することができる構成とされ、飽和電子数を十分得ることができ、再生画像上で低雑音の画像を得ることができ、ダイナミックレンジの高い画像を得ることができる構成とされている。
　図４０に示すように、トランジスタ７１１が半導体基板５１の表面１１ｂに形成されている構成とすることもできる。図３７、図３８を参照してトランジスタが半導体基板５１の表面１１ｂに形成されている第７の実施の形態について説明したが、第７の実施の形態を、第８の実施の形態と組み合わせて実施することも可能である。
　図４０に示した例では、画素１００－１には、トランジスタ７１１－１が形成され、画素１００－２には、トランジスタ７１１－２が形成され、画素１００－３には、トランジスタ７１１－３が形成され、画素１００－４には、トランジスタ７１１－４が形成されている。
　図４０に示した実施の形態においても、Ｎ＋導体部３５１、転送ゲート４００－１，４００－２、ＦＤ２５１－１の端部は、図１３、図１４を参照して説明した位置関係を有している。よって、上述した実施の形態と同じく、暗電子の発生による暗時雑音の増加、転送不良による暗時雑音の増加の両方を十分に回避することができる構成とされ、飽和電子数を十分得ることができ、再生画像上で低雑音の画像を得ることができ、ダイナミックレンジの高い画像を得ることができる構成とされている。
　第８の実施の形態は、第１から第７の実施の形態のいずれとも組み合わせて適用することができる。
　＜電子機器の構成例＞
　上述したような光検出装置１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
　図４１は、電子機器の構成例を示すブロック図である。
　図４１に示すように、電子機器１００１は、光学系１００２、光検出装置１００３、ＤＳＰ（Digital Signal Processor）１００４を備えており、バス１００７を介して、ＤＳＰ１００４、表示装置１００５、操作系１００６、メモリ１００８、記録装置１００９、および電源系１０１０が接続されて構成され、静止画像および動画像を撮像可能である。
　光学系１００２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を光検出装置１００３に導き、光検出装置１００３の受光面（センサ部）に結像させる。
　光検出装置１００３としては、上述したいずれかの構成例の画素１００を含む光検出装置１が適用される。光検出装置１００３には、光学系１００２を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、光検出装置１００３に蓄積された電子に応じた信号がＤＳＰ１００４に供給される。
　ＤＳＰ１００４は、光検出装置１００３からの信号に対して各種の信号処理を施して画像を取得し、その画像のデータを、メモリ１００８に一時的に記憶させる。メモリ１００８に記憶された画像のデータは、記録装置１００９に記録されたり、表示装置１００５に供給されて画像が表示されたりする。また、操作系１００６は、ユーザによる各種の操作を受け付けて電子機器１００１の各ブロックに操作信号を供給し、電源系１０１０は、電子機器１００１の各ブロックの駆動に必要な電力を供給する。
　＜内視鏡手術システムへの応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
　図４２は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図４２では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ: Camera Control Unit）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図４３は、図４２に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　＜移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図４４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図４４に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図４４の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図４５は、撮像部１２０３１の設置位置の例を示す図である。
　図４５では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図４５には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
　なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　なお、本技術は以下のような構成も取ることができる。
（１）
　半導体基板内に形成された光を電荷に変換する光電変換部と、
　前記電荷を一時的に蓄積する蓄積部と、
　前記蓄積部に前記電荷を転送するように構成された転送部と
　を備え、
　前記転送部は、少なくとも一部が前記半導体基板内に設けられた転送ゲートを備え、
　前記半導体基板の、前記転送部により電位が変調される部分のうち、最も電位が高くなる点における前記電荷の移動方向の延長線は、平面視において、前記蓄積部と交わる、
　光検出装置。
（２）
　前記延長線と、前記蓄積部の前記転送部側の辺は、略直交する
　前記（１）に記載の光検出装置。
（３）
　前記延長線は、前記転送部の転送ゲートの側壁に設けられている絶縁膜の端部の一部に少なくとも沿った方向である
　前記（１）または（２）に記載の光検出装置。
（４）
　前記延長線は、前記転送部の転送ゲートの一辺の位置に少なくとも沿った方向である
　前記（１）から（３）のいずれかに記載の光検出装置。
（５）
　前記転送部は、２つの転送ゲートを備え、
　前記２つの転送ゲートのそれぞれの前記移動方向が、前記蓄積部と交わる
　前記（１）から（４）のいずれかに記載の光検出装置。
（６）
　画素間を分離する画素間分離部と、
　前記画素間分離部上であり、前記蓄積部と接する導体部をさらに備え、
　前記導体部の一辺の中心を通り、前記一辺と直交する他辺の中心を通る線に対して、前記延長線は交わる
　前記（１）から（５）のいずれかに記載の光検出装置。
（７）
　前記導体部を通る前記線は、前記蓄積部の辺と平行である
　前記（６）に記載の光検出装置。
（８）
　半導体基板内に形成された光を電荷に変換する光電変換部と、
　前記電荷を一時的に蓄積する蓄積部と、
　前記蓄積部に前記電荷を転送するように構成された転送部と
　を備え、
　前記転送部は、少なくとも一部が前記半導体基板内に設けられた転送ゲートを備え、
　前記半導体基板の、前記転送部により電位が変調される部分のうち、最も電位が高くなる点における前記電荷の移動方向の延長線は、平面視において、前記蓄積部と交わる、
　光検出装置と、
　前記光検出装置からの信号を処理する処理部と
　を備える電子機器。
（９）
　半導体基板内に形成された光を電荷に変換する光電変換部と、
　前記電荷を一時的に蓄積する蓄積部と、
　前記蓄積部に前記電荷を転送するように構成された転送部と
　を備え、
　前記転送部は、少なくとも一部が前記半導体基板内に設けられた転送ゲートを備え、
　前記転送ゲートの一つの面を通る第１の線は、平面視において、前記蓄積部と交わる、
　光検出装置。
（１０）
　半導体基板内に形成された光を電荷に変換する光電変換部と、
　前記電荷を一時的に蓄積する蓄積部と、
　前記蓄積部に前記電荷を転送するように構成された転送部と
　を備え、
　前記転送部は、少なくとも一部が前記半導体基板内に設けられた転送ゲートを備え、
　前記転送ゲートの一つの面を通る第１の線は、平面視において、前記蓄積部と交わる、
　光検出装置と、
　前記光検出装置からの信号を処理する処理部と
　を備える電子機器。
（１１）
　半導体基板内に形成された光を電荷に変換する光電変換部と、
　前記電荷を一時的に蓄積する蓄積部と、
　前記蓄積部に前記電荷を転送するように構成された転送部と
　を備え、
　前記転送部は、それぞれの少なくとも一部が前記半導体基板内に設けられた２つの転送ゲートを備え、
　前記２つの転送ゲート間の中心を通り、前記２つの転送ゲートの並び方向と直交する第１の線は、平面視において、前記蓄積部と交わる、
　光検出装置。
（１２）
　画素間を分離する画素間分離部と、
　前記画素間分離部が交差する領域に前記蓄積部と接し、前記蓄積部と同じ導電型の導体部と
　をさらに備え、
　前記２つの転送ゲートを通る前記第１の線と、前記導体部の一辺の中心を通り、前記一辺と直交する他辺の中心を通る第２の線は、平行となる
　前記（１１）に記載の光検出装置。
（１３）
　前記転送部は、第１の転送ゲートと第２の転送ゲートを備え、
　前記第１の線と直交する線は、前記第１の転送ゲートの中心と前記第２の転送ゲートの中心を通る線である
　前記（１１）または（１２）に記載の光検出装置。
（１４）
　前記転送ゲートは、前記半導体基板内に形成された縦型電極を備え、
　前記縦型電極の少なくとも一部は、絶縁膜に覆われている
　前記（１１）から（１３）のいずれかに記載の光検出装置。
（１５）
　前記導体部は、十字形状に形成され、
　前記第２の線は、前記十字形状の前記導体部の縦方向の辺の中心と横方向の辺の中心とを通る線である
　前記（１２）に記載の光検出装置。
（１６）
　前記導体部は、四角形状で形成され、
　前記第２の線は、前記四角形状の前記導体部の前記画素間分離部を跨ぐ２辺のそれぞれの中心を通る線である
　前記（１２）に記載の光検出装置。
（１７）
　前記第１の線と前記画素間分離部の一辺がなす角は、略４５度、略３０度、または略０度である
　前記（１２）に記載の光検出装置。
（１８）
　前記光電変換部に積層され、前記光電変換部と同じ導電型の第１の導体層を備え、
　前記転送ゲートは、前記第１の導体層に接する位置まで設けられている
　前記（１１）から（１６）のいずれかに記載の光検出装置。
（１９）
　前記第１の導体層には、前記第１の導体層と異なる導電型の第２の導体層が積層されている
　前記（１８）に記載の光検出装置。
（２０）
　半導体基板内に形成された光を電荷に変換する光電変換部と、
　前記電荷を一時的に蓄積する蓄積部と、
　前記蓄積部に前記電荷を転送するように構成された転送部と
　を備え、
　前記転送部は、それぞれの少なくとも一部が前記半導体基板内に設けられた２つの転送ゲートを備え、
　前記２つの転送ゲート間の中心を通り、前記２つの転送ゲートの並び方向と直交する線は、平面視において、前記蓄積部と交わる、
　光検出装置と、
　前記光検出装置からの信号を処理する処理部と
　を備える電子機器。
　１　光検出装置，　１０　半導体基板，　２０　画素アレイ部，　２１　垂直駆動回路部，　２２　カラム信号処理回路部，　２３　水平駆動回路部，　２４　出力回路部，　２５　制御回路部，　２６　素駆動線，　２７　垂直信号線，　２８　水平信号線，　２９　入出力端子，　３１　導体部，　３４　カラム信号処理回路，　４２　ウェル層，　５０　第１基板，　５１　半導体基板，　６０　第２基板，　６１　半導体基板，　６２　読み出し回路部，　７０　第３基板，　７１　半導体基板，　７２　ロジック回路，　１００　画素，　２００　オンチップレンズ，　２０２　カラーフィルタ，　２０４　遮光部，　２５１　領域，　３００　フォトダイオード，　３０４　突出部，　３０６　拡散領域，　３１０　画素間分離部，　３１２　スリット，　３２１　Ｐ型領域，　３２２　充填物，　３２３　酸化膜，　３５１　導体部，　３５２　導体部，　３５３　導体部，　３５５　配線，　３５６　配線，　３６１　導体部，　３７１　導体部，　４００　転送ゲート，　４０１　絶縁膜，　４０２　絶縁膜，　４１０　転送ゲート，　４１１　絶縁膜，　５０１　Ｎ型層，　５０２　Ｐ型層，　６００　転送ゲート，　６０１　絶縁膜，　７０１　ゲート電極，　７１１　トランジスタ

Claims (20)

  1. 　半導体基板内に形成された光を電荷に変換する光電変換部と、
    　前記電荷を一時的に蓄積する蓄積部と、
    　前記蓄積部に前記電荷を転送するように構成された転送部と
    　を備え、
    　前記転送部は、少なくとも一部が前記半導体基板内に設けられた転送ゲートを備え、
    　前記半導体基板の、前記転送部により電位が変調される部分のうち、最も電位が高くなる点における前記電荷の移動方向の延長線は、平面視において、前記蓄積部と交わる、
    　光検出装置。
  2. 　前記延長線と、前記蓄積部の前記転送部側の辺は、略直交する
    　請求項１に記載の光検出装置。
  3. 　前記延長線は、前記転送部の転送ゲートの側壁に設けられている絶縁膜の端部の一部に少なくとも沿った方向である
    　請求項１に記載の光検出装置。
  4. 　前記延長線は、前記転送部の転送ゲートの一辺の位置に少なくとも沿った方向である
    　請求項１に記載の光検出装置。
  5. 　前記転送部は、２つの転送ゲートを備え、
    　前記２つの転送ゲートのそれぞれの前記移動方向が、前記蓄積部と交わる
    　請求項１に記載の光検出装置。
  6. 　画素間を分離する画素間分離部と、
    　前記画素間分離部上であり、前記蓄積部と接する導体部をさらに備え、
    　前記導体部の一辺の中心を通り、前記一辺と直交する他辺の中心を通る線に対して、前記延長線は交わる
    　請求項１に記載の光検出装置。
  7. 　前記導体部を通る前記線は、前記蓄積部の辺と平行である
    　請求項６に記載の光検出装置。
  8. 　半導体基板内に形成された光を電荷に変換する光電変換部と、
    　前記電荷を一時的に蓄積する蓄積部と、
    　前記蓄積部に前記電荷を転送するように構成された転送部と
    　を備え、
    　前記転送部は、少なくとも一部が前記半導体基板内に設けられた転送ゲートを備え、
    　前記半導体基板の、前記転送部により電位が変調される部分のうち、最も電位が高くなる点における前記電荷の移動方向の延長線は、平面視において、前記蓄積部と交わる、
    　光検出装置と、
    　前記光検出装置からの信号を処理する処理部と
    　を備える電子機器。
  9. 　半導体基板内に形成された光を電荷に変換する光電変換部と、
    　前記電荷を一時的に蓄積する蓄積部と、
    　前記蓄積部に前記電荷を転送するように構成された転送部と
    　を備え、
    　前記転送部は、少なくとも一部が前記半導体基板内に設けられた転送ゲートを備え、
    　前記転送ゲートの一つの面を通る第１の線は、平面視において、前記蓄積部と交わる、
    　光検出装置。
  10. 　半導体基板内に形成された光を電荷に変換する光電変換部と、
    　前記電荷を一時的に蓄積する蓄積部と、
    　前記蓄積部に前記電荷を転送するように構成された転送部と
    　を備え、
    　前記転送部は、少なくとも一部が前記半導体基板内に設けられた転送ゲートを備え、
    　前記転送ゲートの一つの面を通る第１の線は、平面視において、前記蓄積部と交わる、
    　光検出装置と、
    　前記光検出装置からの信号を処理する処理部と
    　を備える電子機器。
  11. 　半導体基板内に形成された光を電荷に変換する光電変換部と、
    　前記電荷を一時的に蓄積する蓄積部と、
    　前記蓄積部に前記電荷を転送するように構成された転送部と
    　を備え、
    　前記転送部は、それぞれの少なくとも一部が前記半導体基板内に設けられた２つの転送ゲートを備え、
    　前記２つの転送ゲート間の中心を通り、前記２つの転送ゲートの並び方向と直交する第１の線は、平面視において、前記蓄積部と交わる、
    　光検出装置。
  12. 　画素間を分離する画素間分離部と、
    　前記画素間分離部が交差する領域に前記蓄積部と接し、前記蓄積部と同じ導電型の導体部と
    　をさらに備え、
    　前記２つの転送ゲートを通る前記第１の線と、前記導体部の一辺の中心を通り、前記一辺と直交する他辺の中心を通る第２の線は、平行となる
    　請求項１１に記載の光検出装置。
  13. 　前記転送部は、第１の転送ゲートと第２の転送ゲートを備え、
    　前記第１の線と直交する線は、前記第１の転送ゲートの中心と前記第２の転送ゲートの中心を通る線である
    　請求項１１に記載の光検出装置。
  14. 　前記転送ゲートは、前記半導体基板内に形成された縦型電極を備え、
    　前記縦型電極の少なくとも一部は、絶縁膜に覆われている
    　請求項１１に記載の光検出装置。
  15. 　前記導体部は、十字形状に形成され、
    　前記第２の線は、前記十字形状の前記導体部の縦方向の辺の中心と横方向の辺の中心とを通る線である
    　請求項１２に記載の光検出装置。
  16. 　前記導体部は、四角形状で形成され、
    　前記第２の線は、前記四角形状の前記導体部の前記画素間分離部を跨ぐ２辺のそれぞれの中心を通る線である
    　請求項１２に記載の光検出装置。
  17. 　前記第１の線と前記画素間分離部の一辺がなす角は、略４５度、略３０度、または略０度である
    　請求項１２に記載の光検出装置。
  18. 　前記光電変換部に積層され、前記光電変換部と同じ導電型の第１の導体層を備え、
    　前記転送ゲートは、前記第１の導体層に接する位置まで設けられている
    　請求項１１に記載の光検出装置。
  19. 　前記第１の導体層には、前記第１の導体層と異なる導電型の第２の導体層が積層されている
    　請求項１８に記載の光検出装置。
  20. 　半導体基板内に形成された光を電荷に変換する光電変換部と、
    　前記電荷を一時的に蓄積する蓄積部と、
    　前記蓄積部に前記電荷を転送するように構成された転送部と
    　を備え、
    　前記転送部は、それぞれの少なくとも一部が前記半導体基板内に設けられた２つの転送ゲートを備え、
    　前記２つの転送ゲート間の中心を通り、前記２つの転送ゲートの並び方向と直交する線は、平面視において、前記蓄積部と交わる、
    　光検出装置と、
    　前記光検出装置からの信号を処理する処理部と
    　を備える電子機器。
PCT/JP2024/046157 2024-01-11 2024-12-26 光検出装置、電子機器 Pending WO2025150445A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024-002589 2024-01-11
JP2024002589 2024-01-11

Publications (1)

Publication Number Publication Date
WO2025150445A1 true WO2025150445A1 (ja) 2025-07-17

Family

ID=96386754

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/046157 Pending WO2025150445A1 (ja) 2024-01-11 2024-12-26 光検出装置、電子機器

Country Status (1)

Country Link
WO (1) WO2025150445A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014141900A1 (ja) * 2013-03-14 2014-09-18 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
JP2021101491A (ja) * 2021-03-31 2021-07-08 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2021186911A1 (ja) * 2020-03-18 2021-09-23 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
WO2022124131A1 (ja) * 2020-12-11 2022-06-16 ソニーセミコンダクタソリューションズ株式会社 受光素子、受光装置及び電子機器
JP2022146934A (ja) * 2021-03-22 2022-10-05 三星電子株式会社 イメージセンサ
WO2023153108A1 (ja) * 2022-02-14 2023-08-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
WO2023153107A1 (ja) * 2022-02-14 2023-08-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014141900A1 (ja) * 2013-03-14 2014-09-18 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
WO2021186911A1 (ja) * 2020-03-18 2021-09-23 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
WO2022124131A1 (ja) * 2020-12-11 2022-06-16 ソニーセミコンダクタソリューションズ株式会社 受光素子、受光装置及び電子機器
JP2022146934A (ja) * 2021-03-22 2022-10-05 三星電子株式会社 イメージセンサ
JP2021101491A (ja) * 2021-03-31 2021-07-08 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2023153108A1 (ja) * 2022-02-14 2023-08-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
WO2023153107A1 (ja) * 2022-02-14 2023-08-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Similar Documents

Publication Publication Date Title
US12211875B2 (en) Imaging element having p-type and n-type solid phase diffusion layers formed in a side wall of an interpixel light shielding wall
JP7558805B2 (ja) 撮像素子、電子機器
KR102805549B1 (ko) 촬상 소자 및 반도체 소자
JP7692840B2 (ja) 撮像素子、撮像素子の駆動方法および電子機器
JP7736670B2 (ja) 撮像装置及び電子機器
JP7620005B2 (ja) 撮像装置及び電子機器
US20250133847A1 (en) Imaging apparatus and electronic device
WO2024142627A1 (en) Photodetector and electronic apparatus
WO2024262205A1 (ja) 半導体装置
JP7848214B2 (ja) 撮像装置及び電子機器
WO2025150445A1 (ja) 光検出装置、電子機器
WO2021140958A1 (ja) 撮像素子、製造方法、並びに電子機器
JP7781739B2 (ja) 撮像装置、電子機器
WO2025028016A1 (ja) 半導体装置、半導体装置の製造方法及び光検出装置
WO2026078901A1 (ja) 光検出装置および電子機器
WO2024154666A1 (ja) 半導体装置
JP2024111649A (ja) 光検出装置及び電子機器
WO2025069737A1 (ja) 光検出装置及び電子機器
WO2025110004A1 (ja) 光検出装置および電子機器
WO2025121221A1 (ja) 光検出装置
WO2024241851A1 (ja) 光検出装置、電子機器
WO2026088885A1 (ja) 光検出装置および電子機器
WO2025032987A1 (ja) 光検出装置および電子機器
WO2025028015A1 (ja) 光検出装置及び半導体装置
WO2024127853A1 (ja) 光検出装置及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24916947

Country of ref document: EP

Kind code of ref document: A1