WO2025142160A1 - 光検出装置および電子機器 - Google Patents

光検出装置および電子機器 Download PDF

Info

Publication number
WO2025142160A1
WO2025142160A1 PCT/JP2024/040034 JP2024040034W WO2025142160A1 WO 2025142160 A1 WO2025142160 A1 WO 2025142160A1 JP 2024040034 W JP2024040034 W JP 2024040034W WO 2025142160 A1 WO2025142160 A1 WO 2025142160A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
isolation region
pixel
photoelectric conversion
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2024/040034
Other languages
English (en)
French (fr)
Inventor
遥介 佐竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of WO2025142160A1 publication Critical patent/WO2025142160A1/ja
Anticipated expiration legal-status Critical
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors

Definitions

  • This disclosure relates to a light detection device and electronic equipment.
  • a photodetector device has been proposed that includes multiple photoelectric conversion cells, each of which includes two photoelectric conversion elements and two transfer transistors (Patent Document 1).
  • the first gate electrode is arranged between a region between the first isolation region and the second isolation region and the pixel isolation region.
  • An electronic device includes an optical system and a photodetector that receives light transmitted through the optical system.
  • the photodetector includes a semiconductor layer, a plurality of pixels including a first pixel having a first photoelectric conversion element and a second photoelectric conversion element arranged in a first direction in the semiconductor layer, and a pixel isolation region arranged around the pixel in the semiconductor layer.
  • FIG. 1 is a block diagram illustrating an example of a schematic configuration of an imaging device that is an example of a light detection device according to an embodiment of the present disclosure.
  • FIG. 2 is a diagram illustrating an example of pixel arrangement of an imaging device according to an embodiment of the present disclosure.
  • FIG. 3 is a diagram for explaining an example of a circuit configuration of a pixel of an imaging device according to an embodiment of the present disclosure.
  • FIG. 4A is a diagram for explaining another example of a circuit configuration of a pixel of an imaging device according to an embodiment of the present disclosure.
  • FIG. 4B is a diagram for explaining another example of a circuit configuration of a pixel of an imaging device according to an embodiment of the present disclosure.
  • FIG. 1 is a block diagram illustrating an example of a schematic configuration of an imaging device that is an example of a light detection device according to an embodiment of the present disclosure.
  • FIG. 2 is a diagram illustrating an example of pixel arrangement of an imaging device according to an embodiment of the present disclosure.
  • FIG. 9 is a diagram for explaining a configuration example of an imaging device according to an embodiment of the present disclosure.
  • FIG. 10 is a diagram for explaining a configuration example of an imaging device according to an embodiment of the present disclosure.
  • FIG. 11 is a diagram for explaining a configuration example of an imaging device according to an embodiment of the present disclosure.
  • FIG. 12 is a diagram illustrating an example of the configuration of an imaging device according to an embodiment of the present disclosure.
  • FIG. 13 is a diagram illustrating an example of a cross-sectional configuration of an imaging device according to an embodiment of the present disclosure.
  • FIG. 14 is a diagram illustrating another example of a cross-sectional configuration of an imaging device according to an embodiment of the present disclosure.
  • FIG. 19B is a diagram for explaining a configuration example of an imaging device according to Modification 3 of the present disclosure.
  • FIG. 19C is a diagram for explaining a configuration example of an imaging device according to Modification 3 of the present disclosure.
  • FIG. 19D is a diagram for explaining a configuration example of an imaging device according to Modification 3 of the present disclosure.
  • FIG. 20A is a diagram for explaining another configuration example of an imaging device according to the third modification of the present disclosure.
  • FIG. FIG. 20B is a diagram for explaining another configuration example of the imaging device according to the third modification of the present disclosure.
  • FIG. 21A is a diagram for explaining a configuration example of an imaging device according to Modification 4 of the present disclosure.
  • FIG. 24A is a diagram for explaining a configuration example of an imaging device according to Modification 7 of the present disclosure.
  • FIG. FIG. 24B is a diagram for explaining a configuration example of an imaging device according to Modification Example 7 of the present disclosure.
  • FIG. 25 is a diagram for explaining a configuration example of an imaging device according to Modification 8 of the present disclosure.
  • FIG. 26 is a block diagram illustrating an example of the configuration of an electronic device having an imaging device.
  • FIG. 27 is a block diagram showing an example of a schematic configuration of a vehicle control system.
  • FIG. 28 is an explanatory diagram showing an example of the installation positions of the outside-vehicle information detection unit and the imaging unit.
  • FIG. 29 is a diagram showing an example of a schematic configuration of an endoscopic surgery system.
  • FIG. 30 is a block diagram showing an example of the functional configuration of the camera head and the CCU.
  • the multiple control lines Lread for each pixel row of the imaging device 1 include, for example, wiring for transmitting a signal that controls a transfer transistor, wiring for transmitting a signal that controls a selection transistor, wiring for transmitting a signal that controls a reset transistor, etc.
  • the control lines Lread can also be considered as drive lines (pixel drive lines) that transmit signals that drive the pixels P.
  • the signal line VSL is a signal line capable of transmitting a signal from a pixel P, and is connected to the pixel P of the pixel unit 100 and the signal processing unit 112.
  • a signal line VSL is wired for each pixel column made up of a plurality of pixels P aligned in the vertical direction (column direction).
  • the signal line VSL is a vertical signal line, and is configured to transmit a signal output from the pixel P.
  • the signal processing unit 112 may have an amplifier circuit configured to amplify a signal read from the pixel P via the signal line VSL.
  • a load circuit, an amplifier circuit, an AD conversion circuit, etc. are provided for each of the multiple signal lines VSL, for example.
  • a load circuit, an amplifier circuit, an AD conversion circuit, etc. may be provided for each pixel column of the pixel unit 100.
  • the signal output from each pixel P selected and scanned by the pixel driving unit 105 is input to the signal processing unit 112 via the signal line VSL.
  • the signal processing unit 112 can perform signal processing such as AD conversion of the pixel P signal and CDS (Correlated Double Sampling).
  • the signal of each pixel P transmitted through each of the signal lines VSL is subjected to signal processing by the signal processing unit 112 and output to the processing unit 114.
  • the control unit 113 is configured to be able to control each unit of the imaging device 1.
  • the control unit 113 receives an externally provided clock, data instructing the operation mode, and the like, and can also output data such as internal information of the imaging device 1.
  • the control unit 113 is a control circuit, and has, for example, a timing generator configured to be able to generate various timing signals.
  • the control unit 113 controls the driving of the pixel driving unit 105 and the signal processing unit 112 based on various timing signals (pulse signals, clock signals, etc.) generated by the timing generator. Note that the control unit 113 and the processing unit 114 may be configured as an integrated unit.
  • the pixel driving unit 105, the signal processing unit 112, the control unit 113, the processing unit 114, etc. may be provided on one semiconductor substrate, or may be provided separately on multiple semiconductor substrates. Some or all of the signal processing unit 112, the control unit 113, and the processing unit 114 may be configured integrally.
  • FIG. 2 is a diagram showing an example of pixel arrangement of an imaging device according to an embodiment.
  • a pixel P of the imaging device 1 has a photoelectric conversion unit 12, a lens 31, and a filter 32.
  • the incident direction of light from the subject is the Z-axis direction
  • the left-right direction on the paper perpendicular to the Z-axis direction is the X-axis direction
  • the up-down direction on the paper perpendicular to the Z-axis and X-axis directions is the Y-axis direction.
  • directions may be indicated based on the directions of the arrows in FIG. 2.
  • a pixel P of the imaging device 1 may have multiple photoelectric conversion units 12 (in the example shown in FIG. 2, a first photoelectric conversion unit 12a and a second photoelectric conversion unit 12b).
  • multiple photoelectric conversion units 12 are arranged adjacent to each other.
  • the second photoelectric conversion unit 12b is provided next to the first photoelectric conversion unit 12a. It can also be said that a pixel having a first photoelectric conversion unit 12a and a pixel having a second photoelectric conversion unit 12b are provided.
  • a lens 31 and a filter 32 are provided on the side where light is incident from an optical system such as an imaging lens.
  • the lens 31 (lens unit) is a lens that collects light, and is an optical member also known as an on-chip lens.
  • the lens 31 is provided above the first photoelectric conversion unit 12a and the second photoelectric conversion unit 12b, for example, for each pixel P or for each set of pixels P.
  • the lens 31 guides the incident light to the photoelectric conversion unit 12 side of the pixel P.
  • the first photoelectric conversion unit 12a and the second photoelectric conversion unit 12b of the pixel P photoelectrically convert the light incident via the lens 31 and the filter 32, respectively.
  • the filter 32 is configured to selectively transmit light of a specific wavelength range from the incident light.
  • the filter 32 is an RGB color filter, a filter that transmits infrared light, etc.
  • the filter 32 is provided above the first photoelectric conversion unit 12a and the second photoelectric conversion unit 12b, for example, for each pixel P or for each set of pixels P.
  • the multiple pixels P provided in the pixel section 100 of the imaging device 1 include, as an example, a pixel (R pixel) provided with a filter 32 that transmits red (R) light, a pixel (G pixel) provided with a filter 32 that transmits green (G) light, and a pixel (B pixel) provided with a filter 32 that transmits blue (B) light.
  • a pixel (R pixel) provided with a filter 32 that transmits red (R) light
  • a pixel (G pixel) provided with a filter 32 that transmits green (G) light
  • a pixel (B pixel) provided with a filter 32 that transmits blue (B) light.
  • multiple R pixels, multiple G pixels, and multiple B pixels are repeatedly arranged.
  • the R, G, and B pixels are arranged according to a Bayer array, as an example.
  • the R, G, and B pixels can generate an R component pixel signal, a G component pixel signal, and a B component pixel signal, respectively.
  • the imaging device 1 can obtain RGB pixel signals. Note that the arrangement of the pixels P is not limited to the above example, and can be set arbitrarily.
  • the R pixels, G pixels, and B pixels may each be arranged in 2 x 2 pixel units.
  • the pixel section 100 for example, four adjacent R pixels, four adjacent G pixels, and four adjacent B pixels may be arranged repeatedly. It can also be said that the R pixels, G pixels, and B pixels are each arranged periodically in 2 rows x 2 columns.
  • the filter 32 provided in the pixel P of the pixel unit 100 is not limited to a primary color (RGB) color filter, but may be a complementary color filter such as Cy (cyan), Mg (magenta), or Ye (yellow).
  • a filter corresponding to W (white), that is, a filter that transmits light of all wavelengths of incident light, may also be disposed.
  • the filter 32 may be a filter that transmits infrared light.
  • the filter 32 may be omitted as necessary.
  • the filter 32 may not be provided in some or all of the pixels P of the imaging device 1.
  • the filter 32 may not be provided in pixels that receive white (W) light and perform photoelectric conversion.
  • one lens 31 may be provided for two photoelectric conversion units 12 (first photoelectric conversion unit 12a, second photoelectric conversion unit 12b).
  • the first photoelectric conversion unit 12a and the second photoelectric conversion unit 12b receive light that has passed through different regions of an optical system such as an imaging lens, and perform pupil division.
  • phase difference data (phase difference information) can be obtained.
  • phase difference AF Auto Focus
  • the pixels P (R pixels, G pixels, B pixels, etc.) of the imaging device 1 are pixels that can be used for phase difference detection, and can also be called phase difference pixels (or phase difference detection pixels).
  • FIG. 3 is a diagram for explaining an example of the circuit configuration of a pixel of an imaging device according to an embodiment.
  • a pixel P of the imaging device 1 has a plurality of photoelectric conversion units 12 (in FIG. 3, a first photoelectric conversion unit 12a and a second photoelectric conversion unit 12b), a plurality of transistors TG (in FIG. 3, a transistor TG1 and a transistor TG2), a floating diffusion FD, and a readout circuit 20.
  • the photoelectric conversion unit 12 (i.e., photoelectric conversion region) is configured to receive light and generate a signal.
  • the photoelectric conversion unit 12 is a light receiving unit (light receiving element) and is configured to be able to generate electric charge by photoelectric conversion.
  • the first photoelectric conversion unit 12a is a first photodiode (PD1) and converts incident light into an electric charge.
  • Transistor TG (transistors TG1 and TG2 in FIG. 3) is a transfer transistor and is configured to be able to transfer charges photoelectrically converted by photoelectric conversion unit 12 to floating diffusion FD. Transistor TG electrically connects or disconnects photoelectric conversion unit 12 and floating diffusion FD. In the example shown in FIG. 3, transistor TG1 and transistor TG2 are controlled by different signals.
  • Transistor TG1 is controlled by signal STG1 to electrically connect or disconnect the first photoelectric conversion unit 12a and the floating diffusion FD. Transistor TG1 can transfer the charge that is photoelectrically converted and stored in the first photoelectric conversion unit 12a to the floating diffusion FD.
  • the source of the transistor AMP is connected to the signal line VSL via the transistor SEL.
  • the transistor AMP is configured to generate a signal based on the charge stored in the floating diffusion FD, i.e., a signal based on the voltage of the floating diffusion FD, and output it to the signal line VSL.
  • the transistor RST is configured to be able to reset the voltage of the floating diffusion FD.
  • the transistor RST is electrically connected to a power supply line to which a power supply voltage VDD is applied, and is configured to reset the charge of the pixel P.
  • the transistor RST is a reset transistor.
  • the fixed charge film is, for example, composed of a metal oxide such as hafnium oxide, aluminum oxide, tantalum oxide, titanium oxide, or zirconium oxide.
  • the fixed charge film is, for example, a film having a negative fixed charge. In the imaging device 1, the generation of dark current can be suppressed by providing a fixed charge film.
  • the fixed charge film may be composed of other metal oxide films, or may be composed using a metal nitride film or a metal oxynitride film. A film having a positive fixed charge may be provided as the fixed charge film.
  • connection region 37 is provided around the floating diffusion FD in the semiconductor layer 101.
  • the connection region 37 is, for example, a semiconductor region or a conductor region containing impurities.
  • the connection region 37 is made of polysilicon doped with impurities.
  • the connection region 37 may also be made of other conductive materials. At least a portion of the connection region 37 is provided in contact with the floating diffusion FD.
  • the floating diffusions FD of the multiple pixels P that share the readout circuit 20 are electrically connected to each other via the connection region 37, as in the example shown in FIG. 10.
  • the floating diffusions FD of the multiple pixels P are electrically connected to the transistors AMP, RST, etc. of the readout circuit 20 via the connection region 37.
  • the gate electrode 45 of the transistor TG1 (or the transistor TG2) is provided between the region R1 between the isolation regions 92a and 92b, and the pixel isolation region 91. This makes it possible to reduce the electric field between the gate electrode 45 of the transistor TG1 (or the transistor TG2) and the floating diffusion FD or the well contact region. It becomes possible to prevent noise from being mixed into the pixel signal.
  • the imaging device 1 can have a structure that is advantageous for miniaturization.
  • the gate electrode 45 of the transistor TG1 (or the transistor TG2) is disposed within a region R2 extending between the isolation regions 92a and 92b, as shown in FIG. 9, for example.
  • the gate electrode 45 of the transistor TG1 (or the transistor TG2) is provided, for example, near the center of the left half (or right half) of the pixel P. Therefore, as shown diagrammatically by the arrow in FIG. 12, for example, a charge transfer path is formed directly from the center of the first photoelectric conversion unit 12a to the gate electrode 45, making it possible to improve the charge transfer characteristics.
  • a separation region 93 is provided between the transistors TG1 and TG2. This allows the transistors TG1 and TG2 to be appropriately separated, and the occurrence of charge leakage can be suppressed. It is possible to reduce unnecessary parasitic capacitance formed between the transistors TG1 and TG2. It is possible to suppress the introduction of noise into the pixel signal, and suppress deterioration of the quality of the pixel signal. It is possible to suppress a decrease in the accuracy of phase difference detection.
  • FIG. 13 is a diagram showing an example of a cross-sectional configuration of an imaging device according to an embodiment.
  • the imaging device 1 has, for example, a semiconductor layer 101, a wiring layer 111, a wiring layer 121, a semiconductor layer 102, a wiring layer 122, a wiring layer 131, and a semiconductor layer 103.
  • the imaging device 1 has, for example, the above-mentioned semiconductor layer 101 and wiring layer 111 as a first layer (first hierarchical level).
  • the imaging device 1 has, as a second layer (second hierarchical level), semiconductor layer 102 and wiring layer 121 and wiring layer 122.
  • the imaging device 1 also has, as a third layer (third hierarchical level), semiconductor layer 103 and wiring layer 131.
  • the imaging device 1 has a configuration in which the first to third layers are stacked in the Z-axis direction.
  • a semiconductor layer 101 from the light incident side, there are provided a semiconductor layer 101, a wiring layer 111, a wiring layer 121, a semiconductor layer 102, a wiring layer 122, a wiring layer 131, and a semiconductor layer 103.
  • the semiconductor layer 101, the semiconductor layer 102, and the semiconductor layer 103 are formed of a semiconductor substrate (e.g., a silicon substrate, an SOI (Silicon On Insulator) substrate, etc.).
  • a semiconductor substrate e.g., a silicon substrate, an SOI (Silicon On Insulator) substrate, etc.
  • the imaging device 1 may be composed of a substrate 201 including a semiconductor layer 101 and a wiring layer 111, a substrate 202 including a semiconductor layer 102, a wiring layer 121, and a wiring layer 122, and a substrate 203 including a semiconductor layer 103 and a wiring layer 131.
  • the semiconductor layer 102 has opposing surfaces 12S1 and 12S2. Surface 12S2 of the semiconductor layer 102 is the surface opposite to surface 12S1.
  • the semiconductor layer 103 also has opposing surfaces 13S1 and 13S2.
  • Surface 13S2 of the semiconductor layer 103 is the surface opposite to surface 13S1.
  • Surfaces 11S1, 12S1, and 13S1 are, for example, element formation surfaces on which elements such as transistors are formed.
  • a gate electrode, a gate insulating film (e.g., a gate oxide film), etc. may be provided on each of surfaces 11S1, 12S1, and 13S1.
  • FIG. 13 illustrates transistors TG1, TG2, transistor AMP, transistor SEL, transistor RST, etc. of pixel P.
  • Transistors TG1, TG2, and a floating diffusion FD are formed on the surface 11S1 side of the semiconductor layer 101.
  • the transistors of the readout circuit 20 are provided on the surface 12S1 side of the semiconductor layer 102.
  • a wiring layer 111 is provided on the surface 11S1 side of the semiconductor layer 101.
  • the lens 31 and filter 32 described above are provided on the surface 11S2 side of the semiconductor layer 101.
  • the lens 31, filter 32, etc. are provided on the side where light from the optical system is incident, and the wiring layer 111 is provided on the side opposite the side where the light is incident.
  • the lens 31 and filter 32 are stacked on the semiconductor layer 101 in the thickness direction perpendicular to the surface 11S2 of the semiconductor layer 101.
  • the lens 31 and the filter 32 are provided on the surface 11S2 side of the semiconductor layer 101, for example, for each pixel P or for each set of pixels P.
  • the filter 32 is formed between the lens 31 and the semiconductor layer 101.
  • the first photoelectric conversion unit 12a and the second photoelectric conversion unit 12b perform photoelectric conversion on the light incident via the lens 31 and the filter 32, respectively.
  • a wiring layer 121 is provided on the surface 12S1 side of the semiconductor layer 102, and a wiring layer 122 is provided on the surface 12S2 side of the semiconductor layer 102.
  • a wiring layer 131 is provided on the surface 13S1 side of the semiconductor layer 103.
  • Each of the wiring layers 111, 121, 122, and 131 includes, for example, a conductor film and an insulating film, and has a plurality of wirings and vias (VIAs), etc.
  • the wiring layers 111, 121, 122, and 131 each include, for example, two or more layers of wiring, or three or more layers of wiring.
  • the wiring layers 111, 121, 122, and 131 each have a configuration in which multiple wirings are stacked with an insulating film interposed therebetween as an interlayer insulating film (interlayer insulating layer).
  • Each of the wiring layers 111, 121, 122, and 131 is formed using a metal material such as aluminum (Al), tungsten (W), or copper (Cu). Note that each of the wiring layers 111, 121, 122, and 131 may be formed using polysilicon (Poly-Si) or other conductive materials.
  • the interlayer insulating film is formed using, for example, silicon oxide (SiO), silicon nitride (SiN), silicon oxynitride (SiON), or the like.
  • the semiconductor layer 101 and the wiring layer 111 are provided with the first photoelectric conversion unit 12a and the second photoelectric conversion unit 12b of each pixel P, the transistors TG1 and TG2, the floating diffusion FD, etc.
  • the transistors of the readout circuit 20 are provided in the semiconductor layer 102 and the wiring layer 121.
  • FIG. 14 is a diagram showing another example of the cross-sectional configuration of an imaging device according to an embodiment.
  • semiconductor layer 101, wiring layer 111, semiconductor layer 102, wiring layer 121, wiring layer 131, and semiconductor layer 103 are provided.
  • Semiconductor layer 101, semiconductor layer 102, and semiconductor layer 103 are formed of a semiconductor substrate (silicon substrate, SOI substrate, etc.).
  • semiconductor layer 102 can be formed of a silicon layer on a BOX (Buried Oxide) layer in an SOI substrate.
  • semiconductor layer 101 and semiconductor layer 102 are provided so that surface 11S1 and surface 12S2 face each other.
  • Semiconductor layer 101 and semiconductor layer 102 are stacked so that wiring layer 111 faces semiconductor layer 102.
  • semiconductor layer 102 and semiconductor layer 103 are stacked so that surface 12S1 and surface 13S1 face each other, for example.
  • the imaging device 1 the above-mentioned signal processing unit 112, control unit 113, processing unit 114, etc. are provided, for example, in the semiconductor layer 103 and wiring layer 131.
  • the photoelectric conversion unit 12 and the readout circuit 20 can be arranged on separate layers. Therefore, the imaging device 1 can have a structure that is advantageous for miniaturizing pixels.
  • the photodetector includes a first semiconductor layer (semiconductor layer 101), a plurality of pixels (pixels P) including a first pixel having a first photoelectric conversion element and a second photoelectric conversion element (first photoelectric conversion unit 12a, second photoelectric conversion unit 12b) arranged in a first direction (e.g., X-axis direction) in the first semiconductor layer, and a pixel isolation region (pixel isolation region 91) arranged around the pixel in the first semiconductor layer.
  • a first semiconductor layer semiconductor layer 101
  • pixels P a plurality of pixels including a first pixel having a first photoelectric conversion element and a second photoelectric conversion element (first photoelectric conversion unit 12a, second photoelectric conversion unit 12b) arranged in a first direction (e.g., X-axis direction) in the first semiconductor layer
  • a pixel isolation region pixel isolation region 91
  • the first pixel includes a first isolation region and a second isolation region (isolation region 92a, isolation region 92b) arranged in a second direction (e.g., Y-axis direction) intersecting the first direction between the first photoelectric conversion element and the second photoelectric conversion element, and a first gate electrode (gate electrode 45) arranged in the first semiconductor layer to reach the first photoelectric conversion element, and a first transistor (e.g., transistor TG1) capable of transferring charges photoelectrically converted by the first photoelectric conversion element.
  • the first gate electrode is provided between a region between the first isolation region and the second isolation region, and the pixel isolation region.
  • the gate electrode 45 of the transistor TG1 is provided between the region R1 between the isolation regions 92a and 92b, and the pixel isolation region 91. This makes it possible for the imaging device 1 to reduce the electric field between the gate electrode 45 and the regions surrounding it (the floating diffusion FD, the semiconductor region 35, etc.). It is possible to realize a photodetection device that is advantageous for miniaturization.
  • the microcomputer 12051 can obtain the distance to each solid object within the imaging ranges 12111 to 12114 and the change in this distance over time (relative speed with respect to the vehicle 12100) based on the distance information obtained from the imaging units 12101 to 12104, and can extract as a preceding vehicle, in particular, the closest solid object on the path of the vehicle 12100 that is traveling in approximately the same direction as the vehicle 12100 at a predetermined speed (e.g., 0 km/h or faster). Furthermore, the microcomputer 12051 can set the inter-vehicle distance that should be maintained in advance in front of the preceding vehicle, and perform automatic braking control (including follow-up stop control) and automatic acceleration control (including follow-up start control). In this way, cooperative control can be performed for the purpose of automatic driving, which runs autonomously without relying on the driver's operation.
  • automatic braking control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the communication unit 11404 also receives control signals for controlling the operation of the camera head 11102 from the CCU 11201, and supplies them to the camera head control unit 11405.
  • the control signals include information on the imaging conditions, such as information specifying the frame rate of the captured image, information specifying the exposure value during imaging, and/or information specifying the magnification and focus of the captured image.
  • the above-mentioned frame rate, exposure value, magnification, focus, and other imaging conditions may be appropriately specified by the user, or may be automatically set by the control unit 11413 of the CCU 11201 based on the acquired image signal.
  • the endoscope 11100 is equipped with so-called AE (Auto Exposure) function, AF (Auto Focus) function, and AWB (Auto White Balance) function.
  • the camera head control unit 11405 controls the operation of the camera head 11102 based on a control signal from the CCU 11201 received via the communication unit 11404.
  • the communication unit 11411 is configured with a communication device for transmitting and receiving various information to and from the camera head 11102.
  • the communication unit 11411 receives an image signal transmitted from the camera head 11102 via the transmission cable 11400.
  • the communication unit 11411 also transmits to the camera head 11102 a control signal for controlling the operation of the camera head 11102.
  • the image signal and the control signal can be transmitted by electrical communication, optical communication, etc.
  • the image processing unit 11412 performs various image processing operations on the image signal, which is the RAW data transmitted from the camera head 11102.
  • the control unit 11413 performs various controls related to the imaging of the surgical site, etc. by the endoscope 11100, and the display of the captured images obtained by imaging the surgical site, etc. For example, the control unit 11413 generates a control signal for controlling the driving of the camera head 11102.
  • the control unit 11413 also causes the display device 11202 to display the captured image showing the surgical site, etc., based on the image signal that has been image-processed by the image processing unit 11412. At this time, the control unit 11413 may recognize various objects in the captured image using various image recognition techniques. For example, the control unit 11413 can recognize surgical tools such as forceps, specific body parts, bleeding, mist generated when the energy treatment tool 11112 is used, etc., by detecting the shape and color of the edges of objects included in the captured image. When the control unit 11413 causes the display device 11202 to display the captured image, it may use the recognition result to superimpose various types of surgical support information on the image of the surgical site. By superimposing the surgical support information and presenting it to the surgeon 11131, the burden on the surgeon 11131 can be reduced and the surgeon 11131 can proceed with the surgery reliably.
  • various image recognition techniques such as forceps, specific body parts, bleeding, mist generated when the energy treatment tool 11112 is used, etc.
  • the transmission cable 11400 that connects the camera head 11102 and the CCU 11201 is an electrical signal cable that supports electrical signal communication, an optical fiber that supports optical communication, or a composite cable of these.
  • communication is performed wired using a transmission cable 11400, but communication between the camera head 11102 and the CCU 11201 may also be performed wirelessly.
  • an imaging device has been described as an example, but the light detection device of the present disclosure may be, for example, a device that receives incident light and converts the light into an electric charge.
  • the output signal may be a signal of image information or a signal of distance measurement information.
  • the light detection device (imaging device) may be applied to an image sensor, a distance measurement sensor, and the like. Note that the present disclosure is not limited to back-illuminated image sensors, but may also be applied to front-illuminated image sensors.
  • the optical detection device disclosed herein may also be applied as a distance measurement sensor capable of measuring distance using the Time Of Flight (TOF) method.
  • the optical detection device (imaging device) may also be applied as a sensor capable of detecting events, for example, an event-driven sensor (called an Event Vision Sensor (EVS), Event Driven Sensor (EDS), Dynamic Vision Sensor (DVS), etc.).
  • EVS Event Vision Sensor
  • EDS Event Driven Sensor
  • DVS Dynamic Vision Sensor
  • the photodetector of one embodiment of the present disclosure includes a first semiconductor layer, a plurality of pixels including a first pixel having a first photoelectric conversion element and a second photoelectric conversion element arranged in a first direction in the first semiconductor layer, and a pixel isolation region arranged around the pixel in the first semiconductor layer.
  • the first pixel has a first isolation region and a second isolation region arranged in a second direction intersecting the first direction between the first photoelectric conversion element and the second photoelectric conversion element, and a first transistor having a first gate electrode arranged in the first semiconductor layer to reach the first photoelectric conversion element and capable of transferring charges photoelectrically converted by the first photoelectric conversion element.
  • the first gate electrode is arranged between the region between the first isolation region and the second isolation region and the pixel isolation region. Therefore, the photodetector can have a structure that is advantageous for miniaturization of pixels. It is possible to realize a photodetector that is advantageous for miniaturization.
  • a first semiconductor layer a plurality of pixels including a first pixel having a first photoelectric conversion element and a second photoelectric conversion element arranged in a first direction in the first semiconductor layer; a pixel isolation region provided around the pixel in the first semiconductor layer; The first pixel is a first isolation region and a second isolation region arranged between the first photoelectric conversion element and the second photoelectric conversion element so as to be aligned in a second direction intersecting the first direction; a first transistor including a first gate electrode provided in the first semiconductor layer so as to reach the first photoelectric conversion element and capable of transferring charges photoelectrically converted by the first photoelectric conversion element; the first gate electrode is provided between a region between the first isolation region and the second isolation region, and the pixel isolation region.
  • the first pixel has a floating diffusion provided in the first semiconductor layer, a first semiconductor region of a first conductivity type provided in the first semiconductor layer, and a first contact electrically connected to the first semiconductor region;

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本開示の一実施形態の光検出装置は、第１半導体層において第１方向に並ぶように設けられる第１光電変換素子及び第２光電変換素子を有する第１画素を含む複数の画素と、前記画素の周囲に設けられる画素分離領域とを備える。前記第１画素は、前記第１光電変換素子と前記第２光電変換素子との間において、前記第１方向に交差する第２方向に並ぶように設けられる第１分離領域及び第２分離領域と、前記第１半導体層において前記第１光電変換素子に達するように設けられる第１ゲート電極を有する第１トランジスタとを有する。前記第１ゲート電極は、前記第１分離領域及び前記第２分離領域の間の領域と、前記画素分離領域との間に設けられている。

Description

光検出装置および電子機器
　本開示は、光検出装置および電子機器に関する。
　２つの光電変換素子と２つの転送トランジスタとをそれぞれ含む複数の光電変換セルを備えた光検出装置が提案されている（特許文献１）。
特開２０２１－１０１４９１号公報
　光検出装置では、微細化に対応可能であることが望ましい。
　微細化に有利な光検出装置を提供することが望まれる。
　本開示の一実施形態の光検出装置は、第１半導体層と、第１半導体層において第１方向に並ぶように設けられる第１光電変換素子及び第２光電変換素子を有する第１画素を含む複数の画素と、第１半導体層において、画素の周囲に設けられる画素分離領域とを備える。第１画素は、第１光電変換素子と第２光電変換素子との間において、第１方向に交差する第２方向に並ぶように設けられる第１分離領域及び第２分離領域と、第１半導体層において第１光電変換素子に達するように設けられる第１ゲート電極を有し、第１光電変換素子で光電変換された電荷を転送可能な第１トランジスタとを有する。第１ゲート電極は、第１分離領域及び第２分離領域の間の領域と、画素分離領域との間に設けられている。
　本開示の一実施形態の電子機器は、光学系と、光学系を透過した光を受光する光検出装置とを備える。光検出装置は、半導体層と、半導体層において第１方向に並ぶように設けられる第１光電変換素子及び第２光電変換素子を有する第１画素を含む複数の画素と、半導体層において、画素の周囲に設けられる画素分離領域とを有する。第１画素は、第１光電変換素子と第２光電変換素子との間において、第１方向に交差する第２方向に並ぶように設けられる第１分離領域及び第２分離領域と、半導体層において第１光電変換素子に達するように設けられる第１ゲート電極を有し、第１光電変換素子で光電変換された電荷を転送可能な第１トランジスタとを含む。第１ゲート電極は、第１分離領域及び第２分離領域の間の領域と、画素分離領域との間に設けられている。
図１は、本開示の実施の形態に係る光検出装置の一例である撮像装置の概略構成の一例を示すブロック図である。 図２は、本開示の実施の形態に係る撮像装置の画素の配置例を示す図である。 図３は、本開示の実施の形態に係る撮像装置の画素の回路構成の一例を説明するための図である。 図４Ａは、本開示の実施の形態に係る撮像装置の画素の回路構成の別の例を説明するための図である。 図４Ｂは、本開示の実施の形態に係る撮像装置の画素の回路構成の別の例を説明するための図である。 図５Ａは、本開示の実施の形態に係る撮像装置の画素の回路構成の別の例を説明するための図である。 図５Ｂは、本開示の実施の形態に係る撮像装置の画素の回路構成の別の例を説明するための図である。 図６は、本開示の実施の形態に係る撮像装置の画素の平面構成の一例を示す図である。 図７は、本開示の実施の形態に係る撮像装置の画素の断面構成の一例を示す図である。 図８は、本開示の実施の形態に係る撮像装置の画素の断面構成の一例を示す図である。 図９は、本開示の実施の形態に係る撮像装置の構成例を説明するための図である。 図１０は、本開示の実施の形態に係る撮像装置の構成例を説明するための図である。 図１１は、本開示の実施の形態に係る撮像装置の構成例を説明するための図である。 図１２は、本開示の実施の形態に係る撮像装置の構成例を説明するための図である。 図１３は、本開示の実施の形態に係る撮像装置の断面構成の一例を示す図である。 図１４は、本開示の実施の形態に係る撮像装置の断面構成の別の例を示す図である。 図１５Ａは、本開示の変形例１に係る撮像装置の構成例を説明するための図である。 図１５Ｂは、本開示の変形例１に係る撮像装置の別の構成例を説明するための図である。 図１５Ｃは、本開示の変形例１に係る撮像装置の別の構成例を説明するための図である。 図１６は、本開示の変形例２に係る撮像装置の構成例を説明するための図である。 図１７は、本開示の変形例２に係る撮像装置の別の構成例を説明するための図である。 図１８は、本開示の変形例２に係る撮像装置の別の構成例を説明するための図である。 図１９Ａは、本開示の変形例３に係る撮像装置の構成例を説明するための図である。 図１９Ｂは、本開示の変形例３に係る撮像装置の構成例を説明するための図である。 図１９Ｃは、本開示の変形例３に係る撮像装置の構成例を説明するための図である。 図１９Ｄは、本開示の変形例３に係る撮像装置の構成例を説明するための図である。 図２０Ａは、本開示の変形例３に係る撮像装置の別の構成例を説明するための図である。 図２０Ｂは、本開示の変形例３に係る撮像装置の別の構成例を説明するための図である。 図２１Ａは、本開示の変形例４に係る撮像装置の構成例を説明するための図である。 図２１Ｂは、本開示の変形例４に係る撮像装置の構成例を説明するための図である。 図２２Ａは、本開示の変形例５に係る撮像装置の構成例を説明するための図である。 図２２Ｂは、本開示の変形例５に係る撮像装置の構成例を説明するための図である。 図２３Ａは、本開示の変形例６に係る撮像装置の構成例を説明するための図である。 図２３Ｂは、本開示の変形例６に係る撮像装置の構成例を説明するための図である。 図２３Ｃは、本開示の変形例６に係る撮像装置の構成例を説明するための図である。 図２４Ａは、本開示の変形例７に係る撮像装置の構成例を説明するための図である。 図２４Ｂは、本開示の変形例７に係る撮像装置の構成例を説明するための図である。 図２５は、本開示の変形例８に係る撮像装置の構成例を説明するための図である。 図２６は、撮像装置を有する電子機器の構成例を表すブロック図である。 図２７は、車両制御システムの概略的な構成の一例を示すブロック図である。 図２８は、車外情報検出部及び撮像部の設置位置の一例を示す説明図である。 図２９は、内視鏡手術システムの概略的な構成の一例を示す図である。 図３０は、カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。
　以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
　１．実施の形態
　２．変形例
　３．適用例
　４．応用例
＜１．実施の形態＞
　図１は、本開示の実施の形態に係る光検出装置の一例である撮像装置の概略構成の一例を示すブロック図である。光検出装置は、入射する光を検出可能な装置である。光検出装置である撮像装置１は、光電変換部（光電変換素子）を有する複数の画素Ｐを有し、入射した光を光電変換して信号を生成するように構成される。撮像装置１は、光学レンズを含む光学系（不図示）を透過した光を受光して信号を生成し得る。
　撮像装置１は、例えば、複数の画素Ｐが設けられた半導体基板（例えばシリコン基板）を用いて構成される。撮像装置１の各画素Ｐの光電変換部は、例えばフォトダイオード（ＰＤ）であり、光を光電変換可能に構成される。撮像装置１は、複数の画素Ｐが行列状に２次元配置された領域（画素部１００）を、撮像エリアとして有する。撮像装置１の画素部１００は、複数の画素Ｐが配置される画素アレイともいえる。各画素Ｐの光電変換部は、光電変換領域ともいえる。
　撮像装置１は、光学レンズを含む光学系を介して、計測対象である被写体からの入射光（像光）を取り込む。撮像装置１は、光学レンズにより形成される被写体の像を撮像する。撮像装置１は、受光した光（例えば可視光、赤外光等）を光電変換して画素信号を生成し得る。光検出装置である撮像装置１は、入射した光を受光して信号を生成可能な装置であり、受光装置ともいえる。
　撮像装置１（光検出装置）は、一例として、イメージセンサとして構成され得る。撮像装置１は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである。撮像装置１は、複数の半導体層を積層して構成された構造（積層構造）を有し得る。撮像装置１は、デジタルスチルカメラ、ビデオカメラ、携帯電話等、各種の電子機器に利用可能である。
　撮像装置１は、一例として、図１に示す例のように、画素部１００と、画素駆動部１０５と、信号処理部１１２と、制御部１１３と、処理部１１４を有する。また、撮像装置１には、例えば、複数の制御線Ｌｒｅａｄと、複数の信号線ＶＳＬが設けられる。
　制御線Ｌｒｅａｄは、画素Ｐを制御する信号を伝えることが可能な信号線であり、画素駆動部１０５と画素部１００の画素Ｐとに接続される。図１に示す例では、画素部１００では、水平方向（行方向）に並ぶ複数の画素Ｐにより構成される画素行ごとに、複数の制御線Ｌｒｅａｄが配線される。制御線Ｌｒｅａｄは、画素Ｐからの信号読み出しのための制御信号を伝送するように構成される。
　撮像装置１の画素行ごとの複数の制御線Ｌｒｅａｄには、一例として、転送トランジスタを制御する信号を伝送する配線、選択トランジスタを制御する信号を伝送する配線、リセットトランジスタを制御する信号を伝送する配線等が含まれる。制御線Ｌｒｅａｄは、画素Ｐを駆動する信号を伝送する駆動線（画素駆動線）ともいえる。
　信号線ＶＳＬは、画素Ｐからの信号を伝えることが可能な信号線であり、画素部１００の画素Ｐと信号処理部１１２とに接続される。画素部１００には、例えば、垂直方向（列方向）に並ぶ複数の画素Ｐにより構成される画素列ごとに、信号線ＶＳＬが配線される。信号線ＶＳＬは、垂直信号線であり、画素Ｐから出力される信号を伝送するように構成される。
　画素駆動部１０５は、画素部１００の各画素Ｐを駆動可能に構成される。画素駆動部１０５は、駆動回路であり、例えば、バッファ、シフトレジスタ、アドレスデコーダ等を含む複数の回路によって構成される。画素駆動部１０５は、画素Ｐを駆動するための信号を生成し、制御線Ｌｒｅａｄを介して画素部１００の各画素Ｐへ出力する。画素駆動部１０５は、制御部１１３により制御され、画素部１００の画素Ｐの制御を行う。
　画素駆動部１０５は、例えば、画素Ｐの転送トランジスタを制御する信号、選択トランジスタを制御する信号、及びリセットトランジスタを制御する信号など、画素Ｐを制御するための信号を生成し、制御線Ｌｒｅａｄによって各画素Ｐに供給する。画素駆動部１０５は、各画素Ｐから画素信号を読み出す制御を行い得る。画素駆動部１０５は、各画素Ｐを制御可能に構成された画素制御部ともいえる。なお、画素駆動部１０５と制御部１１３とを併せて、画素制御部ということもできる。
　信号処理部１１２は、入力される画素の信号の信号処理を実行可能に構成される。信号処理部１１２は、信号処理回路であり、例えば、負荷回路、ＡＤ(Analog Digital)変換回路、水平選択スイッチ等を有する。負荷回路は、一例として、画素Ｐの増幅トランジスタに電流を供給可能な電流源により構成される。負荷回路は、例えば、画素Ｐの増幅トランジスタと共にソースフォロア回路を構成する。
　信号処理部１１２は、信号線ＶＳＬを介して画素Ｐから読み出される信号を増幅するように構成された増幅回路を有していてもよい。負荷回路、増幅回路、及びＡＤ変換回路等は、例えば、複数の信号線ＶＳＬの各々に対して設けられる。画素部１００の画素列ごとに、負荷回路、増幅回路、及びＡＤ変換回路等が設けられ得る。
　画素駆動部１０５によって選択走査された各画素Ｐから出力される信号は、信号線ＶＳＬを介して信号処理部１１２に入力される。信号処理部１１２は、例えば、画素Ｐの信号のＡＤ変換、ＣＤＳ(Correlated Double Sampling：相関二重サンプリング)等の信号処理を行い得る。信号線ＶＳＬの各々を通して伝送される各画素Ｐの信号は、信号処理部１１２により信号処理が施され、処理部１１４に出力される。
　処理部１１４は、入力される信号に対して信号処理を実行可能に構成される。処理部１１４は、処理回路であり、例えば、画素信号に対して各種の信号処理を施す回路により構成される。処理部１１４は、プロセッサ及びメモリを含んでいてもよい。処理部１１４は、信号処理部１１２から入力される画素の信号に対して信号処理を行い、処理後の画素の信号を出力する。処理部１１４は、例えば、ノイズ低減処理、階調補正処理等の各種の信号処理を行い得る。
　制御部１１３は、撮像装置１の各部を制御可能に構成される。制御部１１３は、外部から与えられるクロック、動作モードを指令するデータ等を受け取り、また、撮像装置１の内部情報等のデータを出力し得る。制御部１１３は、制御回路であり、例えば、各種のタイミング信号を生成可能に構成されたタイミングジェネレータを有する。
　制御部１１３は、タイミングジェネレータで生成された各種のタイミング信号（パルス信号、クロック信号等）に基づき、画素駆動部１０５及び信号処理部１１２等の駆動制御を行う。なお、制御部１１３及び処理部１１４は、一体的に構成されていてもよい。
　画素駆動部１０５、信号処理部１１２、制御部１１３、処理部１１４等は、１つの半導体基板に設けられていてもよいし、複数の半導体基板に分けて設けられていてもよい。信号処理部１１２、制御部１１３、及び処理部１１４の一部又は全部は、一体的に構成されていてもよい。
　図２は、実施の形態に係る撮像装置の画素の配置例を示す図である。撮像装置１の画素Ｐは、光電変換部１２と、レンズ３１と、フィルタ３２とを有する。なお、図２に示すように、被写体からの光の入射方向をＺ軸方向、Ｚ軸方向に直交する紙面左右方向をＸ軸方向、Ｚ軸方向及びＸ軸方向に直交する紙面上下方向をＹ軸方向とする。以降の図において、図２の矢印の方向を基準として方向を表記する場合もある。
　撮像装置１の画素Ｐは、複数の光電変換部１２（図２に示す例では、第１の光電変換部１２ａ、第２の光電変換部１２ｂ）を有し得る。撮像装置１の各画素Ｐでは、それぞれ、例えば、複数の光電変換部１２が互いに隣り合うように配置される。第２の光電変換部１２ｂは、第１の光電変換部１２ａの隣に設けられる。第１の光電変換部１２ａを有する画素と、第２の光電変換部１２ｂを有する画素とが設けられるともいえる。
　撮像装置１では、例えば、撮像レンズ等の光学系からの光が入射する側に、レンズ３１及びフィルタ３２が設けられる。レンズ３１（レンズ部）は、光を集光するレンズであり、オンチップレンズとも呼ばれる光学部材である。レンズ３１は、例えば、画素Ｐ毎または複数の画素Ｐ毎に、第１の光電変換部１２ａ及び第２の光電変換部１２ｂの上方に設けられる。
　レンズ３１には、撮像レンズ等の光学系を介して、計測対象である被写体からの光が入射する。レンズ３１は、入射する光を画素Ｐの光電変換部１２側へ導く。画素Ｐの第１の光電変換部１２ａ及び第２の光電変換部１２ｂは、それぞれ、レンズ３１及びフィルタ３２を介して入射する光を光電変換する。
　フィルタ３２は、入射光のうち特定の波長域の光を選択的に透過させるように構成される。フィルタ３２は、ＲＧＢのカラーフィルタ、赤外光を透過するフィルタ等である。フィルタ３２は、例えば、画素Ｐ毎または複数の画素Ｐ毎に、第１の光電変換部１２ａ及び第２の光電変換部１２ｂの上方に設けられる。
　撮像装置１の画素部１００に設けられた複数の画素Ｐには、一例として、赤（Ｒ）の光を透過するフィルタ３２が設けられた画素（Ｒ画素）と、緑（Ｇ）の光を透過するフィルタ３２が設けられた画素（Ｇ画素）と、青（Ｂ）の光を透過するフィルタ３２が設けられた画素（Ｂ画素）が含まれる。画素部１００では、複数のＲ画素、複数のＧ画素、及び複数のＢ画素が繰り返し配置される。
　Ｒ画素、Ｇ画素、及びＢ画素は、一例として、ベイヤー配列に従って配置される。Ｒ画素、Ｇ画素、及びＢ画素は、それぞれ、Ｒ成分の画素信号、Ｇ成分の画素信号、及びＢ成分の画素信号を生成し得る。撮像装置１は、ＲＧＢの画素信号を得ることができる。なお、画素Ｐの配置は、上述した例に限られず、任意に設定可能である。
　一例として、Ｒ画素、Ｇ画素、及びＢ画素は、それぞれ、２×２画素単位で配置されてもよい。画素部１００では、例えば、隣り合う４つのＲ画素と、隣り合う４つのＧ画素と、隣り合う４つのＢ画素とが繰り返し配置され得る。Ｒ画素、Ｇ画素、及びＢ画素が、それぞれ、２行×２列で周期的に配置されるともいえる。
　画素部１００の画素Ｐに設けられるフィルタ３２は、原色系（ＲＧＢ）のカラーフィルタに限定されず、例えばＣｙ（シアン）、Ｍｇ（マゼンタ）、Ｙｅ（イエロー）等の補色系のカラーフィルタであってもよい。Ｗ（ホワイト）に対応したフィルタ、即ち入射光の全波長域の光を透過させるフィルタを配置してもよい。フィルタ３２は、赤外光を透過するフィルタであってもよい。
　なお、撮像装置１では、必要に応じて、フィルタ３２を省略してもよい。撮像装置１の一部又は全部の画素Ｐに、フィルタ３２を設けないようにしてもよい。例えば、白（Ｗ）の光を受光して光電変換を行う画素では、フィルタ３２を設けなくてよい。
　撮像装置１では、例えば、２つの光電変換部１２（第１の光電変換部１２ａ、第２の光電変換部１２ｂ）に対して、１つのレンズ３１が設けられ得る。撮像装置１では、第１の光電変換部１２ａ及び第２の光電変換部１２ｂによって、撮像レンズ等の光学系の互いに異なる領域を通過した光が受光され、瞳分割が行われる。
　第１の光電変換部１２ａで変換された電荷に基づく信号（第１の画素信号）と、第２の光電変換部１２ｂで変換された電荷に基づく信号（第２の画素信号）とを用いることで、位相差データ（位相差情報）を得ることができる。位相差データを用いることで、位相差ＡＦ（Auto Focus）を行うことが可能となる。撮像装置１の画素Ｐ（Ｒ画素、Ｇ画素、Ｂ画素等）は、位相差検出に利用可能な画素であり、位相差画素（又は位相差検出画素）ともいえる。
　図３は、実施の形態に係る撮像装置の画素の回路構成の一例を説明するための図である。撮像装置１の画素Ｐは、複数の光電変換部１２（図３では、第１の光電変換部１２ａ、第２の光電変換部１２ｂ）と、複数のトランジスタＴＧ（図３では、トランジスタＴＧ１、トランジスタＴＧ２）と、フローティングディフュージョンＦＤと、読み出し回路２０とを有する。
　光電変換部１２（即ち光電変換領域）は、光を受光して信号を生成するように構成される。光電変換部１２は、受光部（受光素子）であり、光電変換により電荷を生成可能に構成される。図３に示す例では、第１の光電変換部１２ａは、第１のフォトダイオード（ＰＤ１）であり、入射する光を電荷に変換する。
　第２の光電変換部１２ｂは、第２のフォトダイオード（ＰＤ２）であり、入射する光を電荷に変換する。第１の光電変換部１２ａ（フォトダイオードＰＤ１）と第２の光電変換部１２ｂ（フォトダイオードＰＤ２）は、それぞれ、光電変換を行って受光量に応じた電荷を生成し得る。
　トランジスタＴＧ（図３では、トランジスタＴＧ１，ＴＧ２）は、転送トランジスタであり、光電変換部１２で光電変換された電荷をフローティングディフュージョンＦＤに転送可能に構成される。トランジスタＴＧは、光電変換部１２とフローティングディフュージョンＦＤとを電気的に接続または切断する。図３に示す例では、トランジスタＴＧ１及びトランジスタＴＧ２は、互いに異なる信号によって制御される。
　トランジスタＴＧ１は、信号ＳＴＧ１により制御され、第１の光電変換部１２ａとフローティングディフュージョンＦＤとを電気的に接続または切断する。トランジスタＴＧ１は、第１の光電変換部１２ａで光電変換されて蓄積された電荷をフローティングディフュージョンＦＤに転送し得る。
　また、トランジスタＴＧ２は、信号ＳＴＧ２により制御され、第２の光電変換部１２ｂとフローティングディフュージョンＦＤとを電気的に接続または切断する。トランジスタＴＧ２は、第２の光電変換部１２ｂで光電変換されて蓄積された電荷をフローティングディフュージョンＦＤに転送し得る。
　フローティングディフュージョンＦＤは、蓄積部であり、転送された電荷を蓄積可能に構成される。フローティングディフュージョンＦＤは、光電変換部１２で光電変換された電荷を蓄積し得る。フローティングディフュージョンＦＤは、転送された電荷を保持可能な保持部ともいえる。フローティングディフュージョンＦＤは、転送された電荷を蓄積し、フローティングディフュージョンＦＤの容量に応じた電圧に変換する。
　読み出し回路２０は、光電変換された電荷に基づく信号を出力可能に構成される。読み出し回路２０は、第１の光電変換部１２ａで生成された電荷に基づく第１の画素信号と、第２の光電変換部１２ｂで生成された電荷に基づく第２の画素信号を出力可能に構成される。また、読み出し回路２０は、第１の光電変換部１２ａで変換された電荷と、第２の光電変換部１２ｂで変換された電荷とを加算した電荷に応じた画素信号を読み出し得る。
　読み出し回路２０は、一例として、図３に示すように、トランジスタＡＭＰと、トランジスタＳＥＬと、トランジスタＲＳＴとを有する。トランジスタＡＭＰは、フローティングディフュージョンＦＤに蓄積された電荷に基づく信号を生成して出力するように構成される。トランジスタＡＭＰは、増幅トランジスタであり、光電変換部１２で変換された電荷に基づく信号を生成して出力し得る。
　図３に示すように、トランジスタＡＭＰのゲートは、フローティングディフュージョンＦＤと電気的に接続され、フローティングディフュージョンＦＤで変換された電圧が入力される。トランジスタＡＭＰのドレインは、電源電圧ＶＤＤが供給される電源線に接続される。
　トランジスタＡＭＰのソースは、トランジスタＳＥＬを介して信号線ＶＳＬに接続される。トランジスタＡＭＰは、フローティングディフュージョンＦＤに蓄積された電荷に基づく信号、即ちフローティングディフュージョンＦＤの電圧に基づく信号を生成し、信号線ＶＳＬへ出力するように構成される。
　トランジスタＳＥＬは、画素の信号の出力を制御可能に構成される。トランジスタＳＥＬは、例えば、図３に示す例のように、トランジスタＡＭＰに直列に電気的に接続される。トランジスタＳＥＬは、信号ＳＳＥＬにより制御され、トランジスタＡＭＰからの信号を信号線ＶＳＬに出力可能に構成される。トランジスタＳＥＬは、選択トランジスタであり、画素の信号の出力タイミングを制御し得る。
　トランジスタＳＥＬは、光電変換部１２で変換された電荷に基づく信号を出力可能に構成される。トランジスタＳＥＬは、画素Ｐの画素信号（第１の画素信号、第２の画素信号等）を信号線ＶＳＬへ出力し得る。なお、トランジスタＳＥＬは、電源電圧ＶＤＤが与えられる電源線とトランジスタＡＭＰとの間に電気的に接続されていてもよい。また、必要に応じて、トランジスタＳＥＬを省略してもよい。
　トランジスタＲＳＴは、フローティングディフュージョンＦＤの電圧をリセット可能に構成される。図３に示す例では、トランジスタＲＳＴは、電源電圧ＶＤＤが与えられる電源線と電気的に接続され、画素Ｐの電荷のリセットを行うように構成される。トランジスタＲＳＴは、リセットトランジスタである。
　トランジスタＲＳＴは、信号ＳＲＳＴにより制御され、フローティングディフュージョンＦＤに蓄積された電荷をリセットし、フローティングディフュージョンＦＤの電位をリセットし得る。トランジスタＲＳＴは、電源線とフローティングディフュージョンＦＤとを電気的に接続し、フローティングディフュージョンＦＤに蓄積された電荷を排出し得る。なお、トランジスタＲＳＴは、トランジスタＴＧを介して、光電変換部１２に蓄積された電荷を排出し得る。
　図４Ａは、実施の形態に係る撮像装置の画素の回路構成の別の例を説明するための図である。読み出し回路２０は、図４Ａに示す例のように、トランジスタＦＤＧを有していてもよい。トランジスタＦＤＧは、一例として、フローティングディフュージョンＦＤとトランジスタＲＳＴとを電気的に接続可能に構成される。トランジスタＦＤＧは、例えば、信号ＳＦＤＧにより制御され、フローティングディフュージョンＦＤとトランジスタＲＳＴとを電気的に接続または切断する。
　トランジスタＦＤＧがオン状態となることで、画素ＰのフローティングディフュージョンＦＤに付加される容量が大きくなり、電荷を電圧に変換する際の変換効率（ゲイン）が切り替えられる。トランジスタＦＤＧは、変換効率の設定に用いる切り替えトランジスタである。トランジスタＦＤＧは、トランジスタＡＭＰのゲートに接続される容量を切り替え、変換効率を変更し得る。
　トランジスタＦＤＧは、トランジスタＲＳＴに電気的に直列に接続されていてもよく、トランジスタＲＳＴに電気的に並列に接続されていてもよい。トランジスタＦＤＧは、図４Ｂに示す例のように、フローティングディフュージョンＦＤと、容量素子Ｃ１とを電気的に接続可能に構成されていてもよい。例えば、トランジスタＦＤＧは、信号ＳＦＤＧにより制御され、フローティングディフュージョンＦＤと容量素子Ｃ１とを電気的に接続または切断する。容量素子Ｃ１の接続状態を切り替えることで、変換効率を変更することが可能となる。
　上述したトランジスタＴＧ（転送トランジスタ）と、トランジスタＡＭＰ（増幅トランジスタ）と、トランジスタＳＥＬ（選択トランジスタ）と、トランジスタＲＳＴ（リセットトランジスタ）と、トランジスタＦＤＧ（切り替えトランジスタ）は、それぞれ、ゲート、ソース、ドレインの端子を有するＭＯＳトランジスタ（ＭＯＳＦＥＴ）である。
　図３等に示す例では、トランジスタＴＧ１，ＴＧ２、トランジスタＡＭＰ、トランジスタＳＥＬ、トランジスタＲＳＴ、及びトランジスタＦＤＧは、それぞれＮＭＯＳトランジスタにより構成される。なお、画素Ｐのトランジスタは、ＰＭＯＳトランジスタにより構成されてもよい。画素Ｐのトランジスタは、３Ｄトランジスタ、例えばＦｉｎ型トランジスタ（Ｆｉｎ ＦＥＴ）として構成されてもよい。
　また、図５Ａまたは図５Ｂに示す例のように、トランジスタＲＳＴとトランジスタＡＭＰとは、互いに異なる電源線に電気的に接続されてもよい。例えば、トランジスタＡＭＰのドレインは、電源電圧ＶＤＤ１が供給される電源線に電気的に接続され、トランジスタＲＳＴのドレインは、電源電圧ＶＤＤ２が供給される電源線に電気的に接続されていてもよい。トランジスタＲＳＴのドレイン電位と、トランジスタＡＭＰのドレイン電位とを、個別に（独立に）制御することができる。
　撮像装置１の画素駆動部１０５（図１参照）は、上述した制御線Ｌｒｅａｄを介して、各画素ＰのトランジスタＴＧ１，ＴＧ２、トランジスタＳＥＬ、トランジスタＲＳＴ、トランジスタＦＤＧ等のゲートに制御信号を供給し、トランジスタをオン状態（導通状態）又はオフ状態（非導通状態）とする。
　撮像装置１の画素行ごとの複数の制御線Ｌｒｅａｄには、一例として、トランジスタＴＧ１を制御する信号ＳＴＧ１を伝送する配線、トランジスタＴＧ２を制御する信号ＳＴＧ２を伝送する配線等が含まれる。また、複数の制御線Ｌｒｅａｄには、トランジスタＳＥＬを制御する信号ＳＳＥＬを伝送する配線、トランジスタＲＳＴを制御する信号ＳＲＳＴを伝送する配線、トランジスタＦＤＧを制御する信号ＳＦＤＧを伝送する配線等が含まれる。
　トランジスタＴＧ１，ＴＧ２、トランジスタＳＥＬ、トランジスタＲＳＴ、トランジスタＦＤＧ等は、画素駆動部１０５によってオンオフ制御される。画素駆動部１０５は、各画素Ｐの読み出し回路２０を制御することによって、各画素Ｐから画素信号を信号線ＶＳＬに出力させる。画素駆動部１０５は、各画素Ｐの画素信号を信号線ＶＳＬへ読み出す制御を行い得る。
　なお、撮像装置１は、複数の画素Ｐが１つの読み出し回路２０を共有する構成を有していてもよい。例えば、撮像装置１では、読み出し回路２０は、複数の画素Ｐに対して設けられる。複数の画素Ｐ毎に読み出し回路２０が配置され、複数の画素Ｐが１つの読み出し回路２０を共有する。一例として、隣り合う４つの画素Ｐにより構成される２×２画素が、１つの読み出し回路２０を共有していてもよい。
　図６は、実施の形態に係る撮像装置の画素の平面構成の一例を示す図である。図７及び図８は、撮像装置の画素の断面構成の一例を示す図である。図７は、図６に示したＡ－Ａ’線の方向における画素の構成例を表している。また、図８は、図６に示したＢ－Ｂ’線の方向における画素の構成例を表している。
　撮像装置１の各画素Ｐは、例えば、図６～図８に示す構造を有する。画素Ｐは、第１の光電変換部１２ａと、第２の光電変換部１２ｂと、トランジスタＴＧ１と、トランジスタＴＧ２と、フローティングディフュージョンＦＤと、半導体領域３５とを有する。また、撮像装置１は、接続領域３６と、接続領域３７とを有し得る。
　撮像装置１は、半導体層１０１を含む基板２０１を用いて構成される。基板２０１は、例えば、Ｓｉ（シリコン）基板等の半導体基板により構成される。なお、基板２０１（基材）は、ＳＯＩ（Silicon On Insulator）基板、ＳｉＧｅ（シリコンゲルマニウム）基板、他の化合物半導体材料等を用いて構成されてもよい。図６～図８に示す例では、基板２０１は、半導体層１０１及び配線層１１１を含んで構成される。
　半導体層１０１は、図７及び図８に示すように、対向する面１１Ｓ１及び面１１Ｓ２を有する。面１１Ｓ２は、面１１Ｓ１とは反対側の面である。半導体層１０１の面１１Ｓ１は、例えば、トランジスタ等の素子が形成される素子形成面である。半導体層１０１の面１１Ｓ１には、ゲート電極、ゲート絶縁膜（例えばゲート酸化膜）等が設けられる。半導体層１０１の面１１Ｓ２は、例えば、受光面（光入射面）である。
　半導体層１０１では、半導体層１０１の面１１Ｓ１及び面１１Ｓ２に沿って、複数の光電変換部１２（光電変換素子）が設けられる。光電変換部１２（光電変換領域）は、光電変換層ともいえる。半導体層１０１には、例えば、複数の第１の光電変換部１２ａ及び複数の第２の光電変換部１２ｂが埋め込み形成される。第１の光電変換部１２ａと第２の光電変換部１２ｂは、半導体層１０１の面１１Ｓ１と面１１Ｓ２との間に設けられている。
　半導体層１０１は、図７及び図８に示すように、ウェル２５を有する。ウェル２５は、例えば、ｐ型の半導体領域であり、ｐ型のウェル（ｐウェル）である。図７及び図８に示す例では、半導体層１０１には、ｐ型のウェル領域であるウェル２５が設けられる。
　第１の光電変換部１２ａは、ウェル２５内に設けられた半導体領域１５ａを含んで構成される。また、第２の光電変換部１２ｂは、ウェル２５内に設けられた半導体領域１５ｂを含んで構成される。半導体領域１５ａ及び半導体領域１５ｂは、例えば、それぞれ、ｎ型の半導体領域である。
　図６等に示す例では、第１の光電変換部１２ａと第２の光電変換部１２ｂとは、半導体層１０１においてＸ軸方向に並ぶように設けられる。半導体層１０１の面１１Ｓ１側には、トランジスタＴＧ１、トランジスタＴＧ２、フローティングディフュージョンＦＤ、半導体領域３５等が設けられる。フローティングディフュージョンＦＤは、例えば、ｎ型の半導体領域を含んで構成される。
　撮像装置１は、図６～図８に示すように、画素Ｐの周囲に設けられる分離領域（分離部）である画素分離領域９１を有する。画素分離領域９１は、例えば、トレンチ（溝部）を用いて構成される。図６～図８に示す例では、画素分離領域９１は、分離領域９１ａ及び分離領域９１ｂを有し、半導体層１０１を貫通するように設けられる。
　分離領域９１ａ及び分離領域９１ｂは、それぞれ、半導体層１０１において、隣り合う複数の画素Ｐの間に設けられ、画素Ｐ（又は光電変換部１２）間を分離する。分離領域９１ａ及び分離領域９１ｂの各々の少なくとも一部は、隣り合う画素Ｐの境界に設けられる。画素Ｐは、分離領域９１ａ及び分離領域９１ｂによって区画された構造を有するともいえる。
　分離領域９１ａ及び分離領域９１ｂは、例えば、それぞれトレンチ（溝部）により構成される。分離領域９１ａは、ＳＴＩ（Shallow Trench Isolation）構造を有し、半導体層１０１の面１１Ｓ１側に設けられる。分離領域９１ｂは、ＦＴＩ（Full Trench Isolation）構造を有し、半導体層１０１を貫通するように形成される。図６～図８に示す例では、分離領域９１ａは、半導体層１０１において、トランジスタＴＧ１，ＴＧ２、フローティングディフュージョンＦＤ、及び半導体領域３５等を囲むように設けられる。
　また、分離領域９１ｂは、半導体層１０１において、第１の光電変換部１２ａと第２の光電変換部１２ｂを囲むように設けられる。分離領域９１ａ及び分離領域９１ｂは、平面視において、各画素Ｐの第１の光電変換部１２ａ及び第２の光電変換部１２ｂを囲むように格子状に形成される（図２も参照）。画素分離領域９１は、画素間分離部または画素間分離壁ともいえる。
　分離領域９１ａ及び分離領域９１ｂの各々のトレンチ内には、一例として、酸化膜（例えばシリコン酸化膜）、窒化膜（例えばシリコン窒化膜）等の絶縁膜（絶縁体）が設けられる。分離領域９１ａ及び分離領域９１ｂには、ポリシリコン、金属材料、他の絶縁材料等が埋め込まれていてもよい。
　また、分離領域９１ａ及び分離領域９１ｂの少なくとも一方は、空隙（空洞）を有していてもよい。分離領域９１ｂは、分離領域９１ａ内に形成されていてもよい。例えば、分離領域９１ｂは、半導体層１０１の面１１Ｓ１側に設けられた分離領域９１ａ内から、半導体層１０１の面１１Ｓ２まで設けられていてもよい。
　分離領域９１ｂの側壁には、図８等に示すように、半導体領域１８が設けられる。半導体領域１８は、所定の導電型の半導体領域であり、不純物を用いて形成される領域である。半導体領域１８は、例えば、ｐ型の半導体領域であり、半導体層１０１にｐ型の不純物がドープ（添加）されることによって形成される。
　半導体領域１８は、例えば、イオン注入または固相拡散によって、分離領域９１ｂの側面（側部）に設けられる。半導体領域１８は、ピニング膜（ピニング層）であり、分離領域９１ｂの側壁を覆うように形成され得る。半導体領域１８が設けられることで、暗電流の発生が抑制される。
　撮像装置１は、分離領域９１ａ及び分離領域９１ｂの少なくとも一方の側壁（側面）に、固定電荷膜を有していてもよい。固定電荷膜は、例えば、分離領域９１ａ及び分離領域９１ｂの各々の側壁に沿って設けられる。固定電荷膜は、一例として、金属化合物（金属酸化物、金属窒化物等）によって構成される。固定電荷膜は、固定電荷を有する膜であり、高誘電材料を用いて形成され得る。
　固定電荷膜は、一例として、酸化ハフニウム、酸化アルミニウム、酸化タンタル、酸化チタン、酸化ジルコニウム等の金属酸化物により構成される。固定電荷膜は、例えば、負の固定電荷を有する膜である。撮像装置１では、固定電荷膜が設けられることで、暗電流の発生を抑制することができる。なお、固定電荷膜は、他の金属酸化膜により構成されてもよく、金属窒化膜または金属酸窒化膜を用いて構成されてもよい。固定電荷膜として、正の固定電荷を有する膜を設けるようにしてもよい。
　画素分離領域９１には、所定の電位（電圧）を与えるようにしてもよい。分離領域９１ａ及び分離領域９１ｂの少なくとも一方は、例えば、導電材料が充填されたトレンチにより構成され、配線層の配線等を介して、負のバイアス電圧が与えられる。これにより、暗電流の発生を効果的に抑制することができる。また、不要な寄生容量が生じることを防ぐことができる。
　また、撮像装置１の各画素Ｐには、分離領域９２ａと、分離領域９２ｂが設けられる。分離領域９２ａ及び分離領域９２ｂは、半導体層１０１において、隣り合う第１の光電変換部１２ａ及び第２の光電変換部１２ｂの間に設けられる。分離領域９２ａと分離領域９２ｂとは、例えば、図６に示す例のように、第１の光電変換部１２ａと第２の光電変換部１２ｂとの間においてＹ軸方向に並ぶように設けられる。
　分離領域９２ａ及び分離領域９２ｂは、例えば、トレンチ（溝部）を用いて構成され、ＦＴＩ構造を有する。分離領域９２ａと分離領域９２ｂは、それぞれ、一例として、半導体層１０１を貫通するように設けられ、素子間を分離する。なお、分離領域９２ａ及び分離領域９２ｂの各々は、半導体層１０１の面１１Ｓ１側から、半導体層１０１の面１１Ｓ１と面１１Ｓ２との間まで設けられてもよい。
　分離領域９２ａ及び分離領域９２ｂの各々のトレンチ内には、一例として、酸化膜（例えばシリコン酸化膜）、窒化膜（例えばシリコン窒化膜）等の絶縁膜が設けられる。分離領域９２ａ及び分離領域９２ｂには、ポリシリコン、金属材料、他の絶縁材料等が埋め込まれていてもよい。なお、分離領域９２ａ及び分離領域９２ｂの少なくとも一方は、空隙（空洞）を有していてもよい。
　分離領域９２ａ及び分離領域９２ｂは、例えば、平面視において、Ｙ軸方向に延びた形状を有する。分離領域９２ａと分離領域９２ｂと画素分離領域９１とは、図６に示す例のように、連続して形成され、一体に設けられ得る。分離領域９２ａ及び分離領域９２ｂは、それぞれ、画素分離領域９１から画素Ｐの中央に向かって突出する構造部分ともいえる。
　トランジスタＴＧ１及びトランジスタＴＧ２は、それぞれ、ゲート電極４５とゲート絶縁膜４６を有する。トランジスタＴＧ１とトランジスタＴＧ２は、例えば、縦型ゲート構造を有する。ゲート電極４５及びゲート絶縁膜４６の各々の少なくとも一部は、半導体層１０１内に設けられる。
　ゲート電極４５とゲート絶縁膜４６の各々の少なくとも一部は、例えば、図７又は図８に示す例のように、半導体層１０１を掘り込んで設けられる。トランジスタＴＧ１，ＴＧ２は、縦型トランジスタともいえる。ゲート電極４５とゲート絶縁膜４６の各々の一部は、半導体層１０１に埋め込まれるように配置され得る。
　トランジスタＴＧ１及びトランジスタＴＧ２は、それぞれ、半導体層１０１内に設けられる部分ＶＧを有する。ゲート電極４５の部分ＶＧは、例えば、半導体層１０１（又は基板２０１）の厚さ方向に延びるように設けられる。ゲート電極４５の部分ＶＧは、半導体層１０１の面１１Ｓ１と直交する厚さ方向に延びるように形成された構造部分ともいえる。
　トランジスタＴＧ１のゲート電極４５及びゲート絶縁膜４６は、一例として、半導体層１０１において、第１の光電変換部１２ａに達するように形成される。図８に示す例では、トランジスタＴＧ１のゲート電極４５の部分ＶＧは、半導体層１０１の面１１Ｓ１から半導体層１０１の内部に向かって延び、第１の光電変換部１２ａの領域まで設けられる。
　また、トランジスタＴＧ２のゲート電極４５及びゲート絶縁膜４６は、例えば、半導体層１０１において、第２の光電変換部１２ｂに達するように形成される。図８に示す例では、トランジスタＴＧ２のゲート電極４５の部分ＶＧは、半導体層１０１の面１１Ｓ１から半導体層１０１の内部に向かって延び、第２の光電変換部１２ｂの領域まで設けられる。
　トランジスタＴＧ１のゲート電極４５は、図６に示す例のように、平面視において、画素Ｐの略左半分の領域における中央付近、即ち第１の光電変換部１２ａを含む画素領域の中央付近に配置される。トランジスタＴＧ１の部分ＶＧの少なくとも一部は、図６等に示す例のように、画素Ｐの略左半分の中央に設けられる。
　また、トランジスタＴＧ２のゲート電極４５は、平面視において、例えば、画素Ｐの略右半分の領域における中央付近、即ち第２の光電変換部１２ｂを含む画素領域の中央付近に配置される。トランジスタＴＧ２の部分ＶＧの少なくとも一部は、図６等に示す例のように、画素Ｐの略右半分の中央に設けられる。
　撮像装置１の各画素Ｐは、図６に示す例のように、分離領域９３を有し得る。分離領域９３は、半導体層１０１において、分離領域９２ａと分離領域９２ｂとの間に設けられる。分離領域９３は、図６に図示する例のように、分離領域９２ａ及び分離領域９２ｂの間の領域Ｒ１に設けられる。分離領域９２ａと分離領域９２ｂとは、分離領域９３を挟んで、Ｙ軸方向に互いに並ぶように配置される。分離領域９３は、例えば、分離領域９２ａ、分離領域９２ｂに隣接して形成され得る。
　分離領域９３は、トランジスタＴＧ１とトランジスタＴＧ２との間に位置する。分離領域９３は、図８に示す例のように、半導体層１０１において、トランジスタＴＧ１のゲート電極４５とトランジスタＴＧ２のゲート電極４５との間に設けられる。図８に示す例では、分離領域９３は、半導体層１０１の面１１Ｓ１から、第１の光電変換部１２ａと第２の光電変換部１２ｂとの間まで設けられている。
　トランジスタＴＧ１及びトランジスタＴＧ２の各々のゲート電極４５は、分離領域９３と隣り合うように設けられる。トランジスタＴＧ１のゲート電極４５の部分ＶＧは、例えば、図６に示す例のように、分離領域９２ａと分離領域９２ｂとに挟まれた領域Ｒ１の左側に配置される。また、トランジスタＴＧ２のゲート電極４５の部分ＶＧは、例えば、分離領域９２ａと分離領域９２ｂとの間に位置する領域Ｒ１の右側に配置される。
　トランジスタＴＧ１及びトランジスタＴＧ２の各々のゲート電極４５は、図９に示す例のように、分離領域９２ａと分離領域９２ｂとの間をＸ軸方向に延伸する領域Ｒ２に設けられ得る。領域Ｒ２は、例えば、分離領域９２ａと分離領域９２ｂとの間の領域Ｒ１を、Ｘ軸方向に延ばした領域ともいえる。
　トランジスタＴＧ１又はトランジスタＴＧ２のゲート電極４５の部分ＶＧは、例えば図９に示す例のように、領域Ｒ２に配置される。トランジスタＴＧ１のゲート電極４５の部分ＶＧと、トランジスタＴＧ２のゲート電極４５の部分ＶＧとは、それぞれ、領域Ｒ２内に位置している。
　トランジスタＴＧ１のゲート電極４５の部分ＶＧは、図８に示す例のように、半導体層１０１において、分離領域９３と分離領域９１ａとの間から、第１の光電変換部１２ａの領域まで設けられ得る。トランジスタＴＧ２のゲート電極４５の部分ＶＧは、半導体層１０１において、分離領域９３と分離領域９１ａとの間から、第２の光電変換部１２ｂの領域まで設けられ得る。ゲート絶縁膜４６は、半導体層１０１内において、ゲート電極４５の部分ＶＧに沿って形成される。
　トランジスタＴＧ１及びトランジスタＴＧ２の各々のゲート電極４５は、例えば、ポリシリコン（Ｐｏｌｙ－Ｓｉ）を用いて構成される。ゲート電極４５は、金属材料または金属化合物を用いて構成されてもよい。ゲート電極４５は、例えば、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）等により構成されてもよい。なお、ゲート電極４５の側面には、それぞれ、サイドウォールが設けられ得る。
　トランジスタＴＧ１及びトランジスタＴＧ２の各々のゲート絶縁膜４６は、例えば、酸化シリコン（ＳｉＯ）、酸窒化シリコン（ＳｉＯＮ）、酸化ハフニウム（ＨｆＯ）等のうちの１種よりなる単層膜、或いは、これらのうちの２種以上よりなる積層膜により構成される。ゲート絶縁膜４６は、ハフニウム系絶縁膜など、酸化シリコンの誘電率よりも高い誘電率を有する高誘電率材料を用いて形成されてもよい。
　図６に示す半導体領域３５は、ウェル２５と同じ導電型の半導体領域であり、半導体層１０１の面１１Ｓ１側に設けられる。半導体領域３５は、ウェル２５に対して設けられ、ウェル２５と電気的に接続される。半導体領域３５は、例えば、半導体層１０１内に設けられるｐ型の半導体領域であり、ｐ型の不純物を用いて形成される領域である。
　半導体領域３５は、例えば、ウェル２５の不純物濃度よりも高い不純物濃度を有し、ｐ＋型の半導体領域となる。ｐ＋領域である半導体領域３５は、ｐ＋型の拡散領域であり、ｐ＋型の導電領域ともいえる。半導体領域３５は、接続領域３６を介して、コンタクト５０と電気的に接続される。コンタクト５０は、基板２０１の配線層１１１に設けられる。
　コンタクト５０は、タングステン（Ｗ）等の導電材料を用いて構成される。コンタクト５０は、例えば、導電材料をコンタクトホールに埋め込む（充填する）ことによって形成される。なお、コンタクト５０は、アルミニウム（Ａｌ）、銅（Ｃｕ）等の金属材料により構成されてもよく、その他の材料を用いて構成されてもよい。
　図６等に示す例では、半導体領域３５は、接続領域３６に接続され、接続領域３６上に設けられたコンタクト５０を介して配線層１１１の配線（不図示）と電気的に接続される。コンタクト５０は、接続領域３６及び半導体領域３５によって、ウェル２５と電気的に接続される。
　半導体領域３５と電気的に接続されるウェル２５の領域には、配線層１１１の配線及びコンタクト５０等によって、所定の電位（電圧）が供給される。コンタクト５０は、ウェルコンタクトであり、半導体領域３５は、ウェルコンタクト領域といえる。コンタクト５０及び半導体領域３５は、例えば、画素Ｐ毎に配置される。なお、半導体領域３５と接続領域３６とコンタクト５０とを併せて、ウェルコンタクト領域ということもできる。
　半導体領域３５は、例えば、コンタクト５０を介して配線層１１１内の基準電位線と電気的に接続され、半導体領域３５及びウェル２５には、基準電位が与えられる。一例として、半導体領域３５及びウェル２５には、コンタクト５０を介して、ＧＮＤ電位（接地電位）が与えられる。
　接続領域３６は、半導体領域３５の周囲に設けられる。接続領域３６の少なくとも一部は、半導体領域３５に接して設けられる。接続領域３６は、例えば、半導体層１０１の面１１Ｓ１側において、半導体領域３５に隣接して形成される。図７に示す例では、接続領域３６は、分離領域９１ａ内部の上方に位置している。
　接続領域３６は、例えば、不純物がドープ（添加）されたポリシリコンにより構成される。接続領域３６は、高濃度の不純物を含み、導体領域（導電部）として構成され得る。接続領域３６は、例えば、半導体領域３５又はウェル２５の不純物濃度よりも高い不純物濃度を有する。なお、接続領域３６（導体領域）は、他の導電材料（例えば金属材料など）を用いて構成されてもよい。
　コンタクト５０は、配線層１１１において接続領域３６の上に設けられる。コンタクト５０は、接続領域３６を介して、半導体領域３５及びウェル２５に電気的に接続される。図６に示す例では、コンタクト５０、接続領域３６、及び半導体領域３５は、トランジスタＴＧ１（又はトランジスタＴＧ２）に対して、フローティングディフュージョンＦＤ及び接続領域３７とは反対側に設けられる。
　コンタクト５０、接続領域３６、及び半導体領域３５は、一例として、図６に示す例のように、平面視において、トランジスタＴＧ１（又はトランジスタＴＧ２）の下側に位置する。また、撮像装置１では、図１０に示す例のように、隣り合う複数の画素Ｐの各々の半導体領域３５は、共通の接続領域３６を介して、コンタクト５０に電気的に接続され得る。
　撮像装置１では、接続領域３６を介して、ウェル２５内に設けられた半導体領域３５とコンタクト５０とが電気的に接続される。ウェルコンタクト及びウェルコンタクト領域をサイドコンタクト構造とすることで、画素Ｐにおける面積効率を向上させることが可能となる。
　接続領域３７は、半導体層１０１において、フローティングディフュージョンＦＤの周囲に設けられる。接続領域３７は、例えば、不純物を含む半導体領域または導体領域である。接続領域３７は、一例として、不純物がドープされたポリシリコンにより構成される。接続領域３７は、他の導電材料を用いて構成されてもよい。接続領域３７の少なくとも一部は、フローティングディフュージョンＦＤに接して設けられる。
　フローティングディフュージョンＦＤ及び接続領域３７は、例えば、トランジスタＴＧ１（又はトランジスタＴＧ２）に対して、コンタクト５０、接続領域３６、及び半導体領域３５とは反対側に設けられる。フローティングディフュージョンＦＤ及び接続領域３７は、一例として、図６に示す例のように、平面視において、トランジスタＴＧ１（又はトランジスタＴＧ２）の上側に位置する。
　撮像装置１では、例えば、読み出し回路２０を共有する複数の画素Ｐの各々のフローティングディフュージョンＦＤは、図１０に示す例のように、接続領域３７を介して、互いに電気的に接続される。複数の画素Ｐの各々のフローティングディフュージョンＦＤは、接続領域３７を介して、読み出し回路２０のトランジスタＡＭＰ、トランジスタＲＳＴ等と電気的に接続される。フローティングディフュージョンＦＤ及び接続領域３７をサイドコンタクト構造とすることで、画素Ｐにおける面積効率を向上させることが可能となる。
　撮像装置１では、トランジスタＴＧ１（又はトランジスタＴＧ２）のゲート電極４５は、分離領域９２ａ及び分離領域９２ｂの間の領域Ｒ１と、画素分離領域９１との間に設けられる。このため、トランジスタＴＧ１（又はトランジスタＴＧ２）のゲート電極４５と、フローティングディフュージョンＦＤまたはウェルコンタクト領域との間における電界を緩和することができる。画素の信号にノイズが混入することを抑制することが可能となる。撮像装置１は、微細化に有利な構造を有することができる。
　トランジスタＴＧ１（又はトランジスタＴＧ２）のゲート電極４５は、例えば図９に示すように、分離領域９２ａ及び分離領域９２ｂの間を延伸する領域Ｒ２内に配置される。このように撮像装置１を構成することにより、図１１において矢印で示すように、ゲート電極４５と半導体領域３５又は接続領域３６との距離、ゲート電極４５とフローティングディフュージョンＦＤ又は接続領域３７との距離を確保することができる。
　特に微細画素の場合も、ゲート電極４５と半導体領域３５又は接続領域３６との間、ゲート電極４５とフローティングディフュージョンＦＤ又は接続領域３７との間において、強電界が生じることを抑制することが可能となる。画素信号に混入するノイズを低減させることができ、画素信号を用いて生成される画像の画質低下を抑制することができる。画像に白点等の不良（欠陥）が生じることを抑制することが可能となる。
　また、撮像装置１では、トランジスタＴＧ１（又はトランジスタＴＧ２）のゲート電極４５は、例えば、画素Ｐの左半分（又は右半分）の領域における中央付近に設けられる。このため、図１２において矢印で模式的に示すように、例えば、第１の光電変換部１２ａの中心からゲート電極４５にダイレクトに電荷の転送経路が形成され、電荷の転送特性を向上させることが可能となる。
　さらに、撮像装置１では、トランジスタＴＧ１とトランジスタＴＧ２との間に、分離領域９３が設けられる。このため、トランジスタＴＧ１及びトランジスタＴＧ２間を適切に分離することができ、電荷の漏れ込みが生じることを抑制することができる。トランジスタＴＧ１とトランジスタＴＧ２との間に形成される不要な寄生容量を低減することが可能となる。画素信号にノイズが混入することを抑制し、画素信号の品質低下を抑制することができる。位相差検出の精度が低下することを抑制することが可能となる。
　図１３は、実施の形態に係る撮像装置の断面構成の一例を示す図である。撮像装置１は、例えば、図１３に示す例のように、半導体層１０１と、配線層１１１と、配線層１２１と、半導体層１０２と、配線層１２２と、配線層１３１と、半導体層１０３とを有する。
　撮像装置１は、例えば、第１層（第１階層）として、上述した半導体層１０１と配線層１１１を有する。撮像装置１は、第２層（第２階層）として、半導体層１０２と配線層１２１と配線層１２２を有する。また、撮像装置１は、第３層（第３階層）として、半導体層１０３と配線層１３１を有する。撮像装置１は、第１層～第３層がＺ軸方向に積層された構成を有する。
　図１３に示す例では、光が入射する側から、半導体層１０１と、配線層１１１と、配線層１２１と、半導体層１０２と、配線層１２２と、配線層１３１と、半導体層１０３とが設けられている。半導体層１０１、半導体層１０２、及び半導体層１０３は、半導体基板（例えばシリコン基板、ＳＯＩ（Silicon On Insulator）基板等）によって構成される。
　撮像装置１は、一例として、半導体層１０１と配線層１１１とを含む基板２０１と、半導体層１０２と配線層１２１と配線層１２２とを含む基板２０２と、半導体層１０３と配線層１３１とを含む基板２０３によって構成され得る。半導体層１０２は、対向する面１２Ｓ１及び面１２Ｓ２を有する。半導体層１０２の面１２Ｓ２は、面１２Ｓ１とは反対側の面である。
　また、半導体層１０３は、対向する面１３Ｓ１及び面１３Ｓ２を有する。半導体層１０３の面１３Ｓ２は、面１３Ｓ１とは反対側の面である。面１１Ｓ１、面１２Ｓ１、面１３Ｓ１は、例えば、それぞれ、トランジスタ等の素子が形成される素子形成面である。面１１Ｓ１，１２Ｓ１，１３Ｓ１の各々には、ゲート電極、ゲート絶縁膜（例えばゲート酸化膜）等が設けられ得る。
　図１３では、画素ＰのトランジスタＴＧ１，ＴＧ２、トランジスタＡＭＰ、トランジスタＳＥＬ、トランジスタＲＳＴ等を図示している。半導体層１０１の面１１Ｓ１側には、トランジスタＴＧ１，ＴＧ２、及びフローティングディフュージョンＦＤが形成される。半導体層１０２の面１２Ｓ１側には、読み出し回路２０の各トランジスタ（トランジスタＡＭＰ，ＳＥＬ，ＲＳＴ等）が設けられる。
　半導体層１０１の面１１Ｓ１側には、配線層１１１が設けられる。半導体層１０１の面１１Ｓ２側には、上述したレンズ３１及びフィルタ３２が設けられる。光学系からの光が入射する側にレンズ３１及びフィルタ３２等が設けられ、光が入射する側とは反対側に配線層１１１が設けられる。レンズ３１及びフィルタ３２は、半導体層１０１の面１１Ｓ２と直交する厚さ方向において、半導体層１０１に積層される。
　レンズ３１及びフィルタ３２は、例えば、画素Ｐ毎または複数の画素Ｐ毎に、半導体層１０１の面１１Ｓ２側に設けられる。フィルタ３２は、一例として、レンズ３１と半導体層１０１との間に形成される。第１の光電変換部１２ａ及び第２の光電変換部１２ｂは、それぞれ、レンズ３１及びフィルタ３２を介して入射する光を光電変換する。
　半導体層１０２の面１２Ｓ１側には配線層１２１が設けられ、半導体層１０２の面１２Ｓ２側には配線層１２２が設けられる。半導体層１０３の面１３Ｓ１側には、配線層１３１が設けられる。配線層１１１，１２１，１２２，１３１は、それぞれ、例えば、導体膜および絶縁膜を含み、複数の配線およびビア（ＶＩＡ）等を有する。
　配線層１１１，１２１，１２２，１３１は、それぞれ、例えば２層以上、又は３層以上の配線を含む。配線層１１１，１２１，１２２，１３１は、例えば、層間絶縁膜（層間絶縁層）としての絶縁膜を介して、複数の配線が積層された構成を有する。
　配線層１１１，１２１，１２２，１３１の各々の配線は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、銅（Ｃｕ）等の金属材料を用いて形成される。なお、配線層１１１，１２１，１２２，１３１の各々の配線は、ポリシリコン（Ｐｏｌｙ－Ｓｉ）、その他の導電材料を用いて構成されてもよい。層間絶縁膜は、例えば、酸化シリコン（ＳｉＯ）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）等を用いて形成される。
　半導体層１０１及び配線層１１１には、例えば、上述のように、各画素Ｐの第１の光電変換部１２ａ及び第２の光電変換部１２ｂ、トランジスタＴＧ１及びトランジスタＴＧ２、フローティングディフュージョンＦＤ等が設けられる。読み出し回路２０の各トランジスタ（トランジスタＡＭＰ，ＳＥＬ，ＲＳＴ等）は、半導体層１０２及び配線層１２１に設けられる。
　図１４は、実施の形態に係る撮像装置の断面構成の別の例を示す図である。図１４に示す例では、光が入射する側から、半導体層１０１と、配線層１１１と、半導体層１０２と、配線層１２１と、配線層１３１と、半導体層１０３とが設けられる。半導体層１０１、半導体層１０２、及び半導体層１０３は、半導体基板（シリコン基板、ＳＯＩ基板等）によって構成される。例えば、半導体層１０２は、ＳＯＩ基板におけるＢＯＸ（Buried Oxide）層上のシリコン層によって構成され得る。
　図１４に示す例では、半導体層１０１と半導体層１０２とは、面１１Ｓ１と面１２Ｓ２が互いに対向するように設けられる。半導体層１０１と半導体層１０２とは、配線層１１１が半導体層１０２に面するように積層される。また、半導体層１０２と半導体層１０３とは、例えば、面１２Ｓ１と面１３Ｓ１が互いに対向するように積層される。
　撮像装置１では、上述した信号処理部１１２、制御部１１３、及び処理部１１４等は、例えば、半導体層１０３及び配線層１３１に設けられる。撮像装置１では、図１３又は図１４に示す例のように、光電変換部１２と読み出し回路２０とが別々の層に配置され得る。このため、撮像装置１は、画素の微細化に有利な構造を有することができる。
［作用・効果］
　本実施の形態に係る光検出装置は、第１半導体層（半導体層１０１）と、第１半導体層において第１方向（例えばＸ軸方向）に並ぶように設けられる第１光電変換素子及び第２光電変換素子（第１の光電変換部１２ａ、第２の光電変換部１２ｂ）を有する第１画素を含む複数の画素（画素Ｐ）と、第１半導体層において、画素の周囲に設けられる画素分離領域（画素分離領域９１）とを備える。第１画素は、第１光電変換素子と第２光電変換素子との間において、第１方向に交差する第２方向（例えばＹ軸方向）に並ぶように設けられる第１分離領域及び第２分離領域（分離領域９２ａ、分離領域９２ｂ）と、第１半導体層において第１光電変換素子に達するように設けられる第１ゲート電極（ゲート電極４５）を有し、第１光電変換素子で光電変換された電荷を転送可能な第１トランジスタ（例えばトランジスタＴＧ１）とを有する。第１ゲート電極は、第１分離領域及び第２分離領域の間の領域と、画素分離領域との間に設けられている。
　本実施の形態に係る光検出装置（撮像装置１）では、トランジスタＴＧ１のゲート電極４５は、分離領域９２ａ及び分離領域９２ｂの間の領域Ｒ１と、画素分離領域９１との間に設けられる。このため、撮像装置１は、ゲート電極４５とその周囲の領域（フローティングディフュージョンＦＤ、半導体領域３５等）との間における電界を緩和することが可能となる。微細化に有利な光検出装置を実現することが可能となる。
　次に、本開示の変形例について説明する。以下では、上記実施の形態と同様の構成要素については同一の符号を付し、適宜説明を省略する。
＜２．変形例＞
（２－１．変形例１）
　図１５Ａは、本開示の変形例１に係る撮像装置の構成例を説明するための図である。分離領域９３は、例えば、図１５Ａに示す例のように、分離領域９３の底部Ｂ１（下端）がトランジスタＴＧ１（又はトランジスタＴＧ２）のゲート電極４５の底部Ｂ２（下端）よりも下方に位置するように設けられてもよい。
　図１５Ａに示す例では、分離領域９３の底部Ｂ１は、半導体層１０１の面１１Ｓ１からの深さがゲート電極４５の底部Ｂ２よりも深い領域に形成される。このように撮像装置１を構成することにより、トランジスタＴＧ１及びトランジスタＴＧ２間を適切に分離することができる。トランジスタＴＧ１及びトランジスタＴＧ２間において電荷の漏れ込みが生じることを効果的に抑制することが可能となる。
　図１５Ｂは、変形例１に係る撮像装置の別の構成例を説明するための図である。図１５Ｂに示す例では、トランジスタＴＧ１（又はトランジスタＴＧ２）のゲート電極４５の底部Ｂ２よりも分離領域９３の底部Ｂ１が上方に位置するように、分離領域９３が設けられる。この場合、分離領域９３の界面における暗電流を低減させることが期待できる。
　図１５Ｃは、変形例１に係る撮像装置の別の構成例を説明するための図である。撮像装置１では、図１５Ｃに示す例のように、分離領域９３は、分離領域９３の底部Ｂ１がトランジスタＴＧ１（又はトランジスタＴＧ２）のゲート電極４５の底部Ｂ２と同じ深さに位置するように設けられてもよい。
（２－２．変形例２）
　図１６は、変形例２に係る撮像装置の構成例を説明するための図である。撮像装置１は、分離領域９３の側面（側壁）に設けられる半導体領域１９を有し得る。半導体領域１９は、所定の導電型の半導体領域であり、不純物を用いて形成される領域である。半導体領域１９は、例えば、ｐ型の半導体領域であり、半導体層１０１にｐ型の不純物がドープされることによって形成される。
　半導体領域１９は、例えば、イオン注入または固相拡散によって、分離領域９３の側面（側部）に設けられる。半導体領域１９は、ピニング膜であり、分離領域９３のトレンチの側壁に沿うように形成され得る。半導体領域１９を設けることで、暗電流の発生を抑制することが可能となる。
　図１７及び図１８は、変形例２に係る撮像装置の別の構成例を説明するための図である。図１７に示すように、撮像装置１は、固定電荷膜４８を有していてもよい。固定電荷膜４８は、図１７に示す例のように、分離領域９３の側面に設けられる。固定電荷膜４８は、固定電荷を有する膜であり、例えば、高誘電材料を用いて形成され得る。固定電荷膜４８が設けられることで、分離領域９３の界面における暗電流の発生が抑制される。
　撮像装置１の分離領域９３には、所定の電位（電圧）を与えるようにしてもよい。図１８に示す例では、分離領域９３は、例えば、導電材料が充填されたトレンチを有し、分離領域９３の上に設けられたコンタクト５１と電気的に接続される。分離領域９３には、コンタクト５１を介して、一定の電圧（電位）が与えられる。これにより、分離領域９３の界面における暗電流の発生を抑制することができる。また、不要な寄生容量が生じることを防ぐことが可能となる。
（２－３．変形例３）
　上述した実施の形態では、トランジスタＴＧの構成例について説明したが、トランジスタＴＧの構成は、上述した例に限られない。図１９Ａ～図１９Ｄは、変形例３に係る撮像装置の構成例を説明するための図である。例えば、ゲート電極４５の形状は、図６等に図示した例に限られず、適宜変更可能である。ゲート電極４５は、図１９Ａに示すように、円形状を有していてもよい。
　トランジスタＴＧ１（又はトランジスタＴＧ２）のゲート電極４５の形状は、多角形、例えば図１９Ｂ及び図１９Ｃに示す例のように、縦長又は横長の八角形状を有していてもよい。また、例えば、ゲート電極４５は、複数の部分ＶＧ（図１９Ｄでは、部分ＶＧａ，部分ＶＧｂ）を有していてもよい。ゲート電極４５の部分ＶＧａ，ＶＧｂは、例えば、それぞれ、光電変換部１２に達するように設けられ得る。
　図２０Ａ及び図２０Ｂは、変形例３に係る撮像装置の別の構成例を説明するための図である。図２０Ａに示す例のように、ゲート電極４５は、ゲート電極４５の部分ＶＧが分離領域９３に接するように設けられてもよい。また、分離領域９３は、図２０Ｂに示す例のように、分離領域９２ａ及び分離領域９２ｂから離れて設けられてもよい。本変形例の場合も、上記した実施の形態と同様の効果を得ることができる。
（２－４．変形例４）
　図２１Ａ及び図２１Ｂは、変形例４に係る撮像装置の構成例を説明するための図である。分離領域９３は、イオン注入によって形成される半導体領域（例えばｐ型の半導体領域）により構成されてもよい。分離領域９３は、半導体層１０１の面１１Ｓ１と面１１Ｓ２との間まで形成されてもよく、半導体層１０１の面１１Ｓ２まで達するように形成されてもよい。
（２－５．変形例５）
　図２２Ａ及び図２２Ｂは、変形例５に係る撮像装置の構成例を説明するための図である。画素分離領域９１の分離領域９１ａ及び分離領域９１ｂの少なくとも一方は、イオン注入によって形成される半導体領域（ｐ型の半導体領域またはｎ型の半導体領域）により構成されてもよい。
　図２２Ａに示す例では、分離領域９１ｂがＦＴＩ構造を有するトレンチにより構成され、分離領域９１ａがイオン注入によって形成される半導体領域により構成される。また、図２２Ｂに示す例では、分離領域９１ａと分離領域９１ｂとは、共に、イオン注入によって形成される半導体領域により構成される。
（２－６．変形例６）
　図２３Ａ～図２３Ｃは、変形例６に係る撮像装置の構成例を説明するための図である。撮像装置１は、分離領域９３の下方に設けられるオーバーフローパス７０を有し得る。オーバーフローパス７０は、不純物を用いて形成される領域、例えばｎ型の半導体領域である。オーバーフローパス７０は、半導体層１０１において、第１の光電変換部１２ａと第２の光電変換部１２ｂとの間に形成される。
　オーバーフローパス７０は、例えば、図２３Ａに示すように、分離領域９３の比較的近くに設けられてよい。また、例えば、図２３Ｂに示すように、分離領域９３から離れて設けられてもよい。図２３Ｃに示すように、分離領域９３は、分離領域９３の周辺から半導体層１０１の面１１Ｓ２側まで形成されてもよい。
　撮像装置１では、オーバーフローパス７０が設けられることで、第１の光電変換部１２ａ及び第２の光電変換部１２ｂの間において、オーバーフローした電荷を転送（移動）させることができる。例えば、第１の光電変換部１２ａに蓄積可能な電荷量（飽和電荷量）を超える電荷が生じた場合も、第１の光電変換部１２ａから溢れ出た電荷を第２の光電変換部１２ｂに蓄積することができる。このため、第１の光電変換部１２ａで光電変換された電荷と第２の光電変換部１２ｂで光電変換された電荷とを加算した電荷に応じた信号を得ることが可能となる。
（２－７．変形例７）
　図２４Ａ及び図２４Ｂは、変形例７に係る撮像装置の構成例を説明するための図である。図２４Ａに示すように、接続領域３６を、半導体層１０１の面１１Ｓ１上に設けるようにしてもよい。図２４Ａに示す例では、接続領域３６は、配線層１１１内に設けられる。また、図２４Ｂに示す例のように、接続領域３６の一部が、半導体層１０１内に設けられていてもよい。例えば、接続領域３６の一部が、分離領域９１ａのトレンチに形成されていてもよい。
　また、図２４Ａに示すように、接続領域３７を、半導体層１０１の面１１Ｓ１上に設けるようにしてもよい。図２４Ａに示す例では、接続領域３７は、配線層１１１内に設けられる。図２４Ｂに示す例のように、接続領域３７の一部が、半導体層１０１内に設けられてもよい。例えば、接続領域３７の一部が、分離領域９１ａのトレンチ内に形成され得る。
（２－８．変形例８）
　図２５は、変形例８に係る撮像装置の構成例を説明するための図である。撮像装置１を、接続領域３６及び接続領域３７の少なくとも一方を有しない構成としてもよい。図２５に示す例では、コンタクト５０は、半導体領域３５の上に設けられる。半導体領域３５は、接続領域３６を介さずに、コンタクト５０と電気的に接続される。また、フローティングディフュージョンＦＤは、接続領域３７を介さずに、例えば配線層１１１の配線及びコンタクト等と電気的に接続される。
（２－９．変形例９）
　上述した実施の形態及び変形例では、撮像装置１の構成例について説明したが、あくまでも一例であって、撮像装置１の構成は、上述した例に限られない。例えば、撮像装置１のトランジスタＴＧ１，ＴＧ２は、平面ゲート構造を有していてもよい。トランジスタＴＧ１，ＴＧ２は、例えば、それぞれ、プレーナ型のトランジスタとして構成され得る。
＜３．適用例＞
　上記撮像装置１等は、例えば、デジタルスチルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話等、撮像機能を備えたあらゆるタイプの電子機器に適用することができる。図２６は、電子機器１０００の概略構成を表したものである。
　電子機器１０００は、例えば、レンズ群１００１と、撮像装置１と、ＤＳＰ（Digital Signal Processor）回路１００２と、フレームメモリ１００３と、表示部１００４と、記録部１００５と、操作部１００６と、電源部１００７とを有し、バスライン１００８を介して相互に接続されている。
　レンズ群１００１は、被写体からの入射光（像光）を取り込んで撮像装置１の撮像面上に結像するものである。撮像装置１は、レンズ群１００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号としてＤＳＰ回路１００２に供給する。
　ＤＳＰ回路１００２は、撮像装置１から供給される信号を処理する信号処理回路である。ＤＳＰ回路１００２は、撮像装置１からの信号を処理して得られる画像データを出力する。フレームメモリ１００３は、ＤＳＰ回路１００２により処理された画像データをフレーム単位で一時的に保持するものである。
　表示部１００４は、例えば、液晶パネルや有機ＥＬ（Electro Luminescence）パネル等のパネル型表示装置からなり、撮像装置１で撮像された動画または静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。
　操作部１００６は、ユーザによる操作に従い、電子機器１０００が所有する各種の機能についての操作信号を出力する。電源部１００７は、ＤＳＰ回路１００２、フレームメモリ１００３、表示部１００４、記録部１００５および操作部１００６の動作電源となる各種の電源を、これら供給対象に対して適宜供給するものである。
＜４．応用例＞
（移動体への応用例）
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２７は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２７に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２７の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２８は、撮像部１２０３１の設置位置の例を示す図である。
　図２８では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２８には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、例えば、撮像装置１等は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、高精細な撮影画像を得ることが可能となる。移動体制御システムにおいて撮影画像を利用した高精度な制御を行うことが可能となる。
（内視鏡手術システムへの応用例）
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
　図２９は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図２９では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：　Ｃａｍｅｒａ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ　Ｂａｎｄ　Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図３０は、図２９に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ　Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ　Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ　Ｗｈｉｔｅ　Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、内視鏡１１１００のカメラヘッド１１１０２に設けられた撮像部１１４０２に好適に適用され得る。撮像部１１４０２に本開示に係る技術を適用することにより、高精細な内視鏡１１１００を提供することが可能となる。
　以上、実施の形態、変形例および適用例ならびに応用例を挙げて本開示を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々の変形が可能である。例えば、上述した変形例は、上記実施の形態の変形例として説明したが、各変形例の構成を適宜組み合わせることができる。
　上記実施の形態等では、撮像装置を例示して説明するようにしたが、本開示の光検出装置は、例えば、入射する光を受光し、光を電荷に変換するものであればよい。出力される信号は、画像情報の信号でもよいし、測距情報の信号でもよい。光検出装置（撮像装置）は、イメージセンサ、測距センサ等に適用され得る。なお、本開示は、裏面照射型イメージセンサに限定されるものではなく、表面照射型イメージセンサにも適用可能である。
　本開示に係る光検出装置は、ＴＯＦ（Time Of Flight）方式の距離計測が可能な測距センサとしても適用され得る。光検出装置（撮像装置）は、イベントを検出可能なセンサ、例えば、イベント駆動型のセンサ（ＥＶＳ（Event Vision Sensor）、ＥＤＳ（Event Driven Sensor）、ＤＶＳ（Dynamic Vision Sensor）等と呼ばれる）としても適用され得る。
　本開示の一実施形態の光検出装置は、第１半導体層と、第１半導体層において第１方向に並ぶように設けられる第１光電変換素子及び第２光電変換素子を有する第１画素を含む複数の画素と、第１半導体層において、画素の周囲に設けられる画素分離領域とを備える。第１画素は、第１光電変換素子と第２光電変換素子との間において、第１方向に交差する第２方向に並ぶように設けられる第１分離領域及び第２分離領域と、第１半導体層において第１光電変換素子に達するように設けられる第１ゲート電極を有し、第１光電変換素子で光電変換された電荷を転送可能な第１トランジスタとを有する。第１ゲート電極は、第１分離領域及び第２分離領域の間の領域と、画素分離領域との間に設けられている。このため、光検出装置は、画素の微細化に有利な構造を有することができる。微細化に有利な光検出装置を実現することが可能となる。
　なお、本明細書中に記載された効果はあくまで例示であってその記載に限定されるものではなく、他の効果があってもよい。また、本開示は以下のような構成をとることも可能である。
（１）
　第１半導体層と、
　前記第１半導体層において第１方向に並ぶように設けられる第１光電変換素子及び第２光電変換素子を有する第１画素を含む複数の画素と、
　前記第１半導体層において、前記画素の周囲に設けられる画素分離領域と
　を備え、
　前記第１画素は、
　前記第１光電変換素子と前記第２光電変換素子との間において、前記第１方向に交差する第２方向に並ぶように設けられる第１分離領域及び第２分離領域と、
　前記第１半導体層において前記第１光電変換素子に達するように設けられる第１ゲート電極を有し、前記第１光電変換素子で光電変換された電荷を転送可能な第１トランジスタと
　を有し、
　前記第１ゲート電極は、前記第１分離領域及び前記第２分離領域の間の領域と、前記画素分離領域との間に設けられている
　光検出装置。
（２）
　前記第１ゲート電極は、前記第１分離領域と前記第２分離領域との間を前記第１方向に延伸する第１領域内に設けられている
　前記（１）に記載の光検出装置。
（３）
　前記第１画素は、前記第１半導体層に設けられるフローティングディフュージョンと、前記第１半導体層に設けられる第１導電型の第１半導体領域と、前記第１半導体領域に電気的に接続される第１コンタクトとを有し、
　前記第１ゲート電極は、前記第２方向において、前記フローティングディフュージョンと前記第１半導体領域との間に位置している
　前記（１）または（２）に記載の光検出装置。
（４）
　前記フローティングディフュージョンに電気的に接続され、前記画素分離領域に設けられる第１接続領域と、
　前記第１接続領域に電気的に接続される第２コンタクトと
　をさらに備える
　前記（３）に記載の光検出装置。
（５）
　前記第１半導体層に設けられる前記第１導電型のウェルをさらに備え、
　前記第１半導体領域は、前記ウェル内に設けられ、
　前記第１コンタクトは、前記第１半導体領域を介して前記ウェルと電気的に接続されている
　前記（３）または（４）に記載の光検出装置。
（６）
　前記第１半導体領域の一部と接し、前記画素分離領域に設けられる第２接続領域をさらに備え、
　前記第１コンタクトは、前記第２接続領域の上に設けられ、前記第２接続領域を介して前記第１半導体領域と電気的に接続されている
　前記（３）から（５）のいずれか１つに記載の光検出装置。
（７）
　前記第１半導体層において、前記第１分離領域及び前記第２分離領域の間に設けられる第３分離領域をさらに備える
　前記（１）から（６）のいずれか１つに記載の光検出装置。
（８）
　前記第１ゲート電極は、前記第３分離領域と隣り合うように設けられている
　前記（７）に記載の光検出装置。
（９）
　前記第２分離領域の底部は、前記第１ゲート電極の底部よりも下方に位置している
　前記（７）または（８）に記載の光検出装置。
（１０）
　前記第２分離領域の底部は、前記第１ゲート電極の底部よりも上方に位置している
　前記（７）または（８）に記載の光検出装置。
（１１）
　前記第１画素は、前記第１半導体層において前記第２光電変換素子に達するように設けられる第２ゲート電極を有し、前記第２光電変換素子で光電変換された電荷を転送可能な第２トランジスタを有し、
　前記第３分離領域は、前記第１ゲート電極と前記第２ゲート電極との間に設けられている
　前記（７）から（１０）のいずれか１つに記載の光検出装置。
（１２）
　前記第３分離領域は、前記第１半導体層において、前記第１分離領域及び前記第２分離領域の間に設けられるトレンチを有する
　前記（７）から（１１）のいずれか１つに記載の光検出装置。
（１３）
　前記第３分離領域の側面に設けられる第１導電型の第２半導体領域をさらに備える
　前記（７）から（１２）のいずれか１つに記載の光検出装置。
（１４）
　前記第３分離領域の側面に設けられる固定電荷膜をさらに備える
　前記（７）から（１３）のいずれか１つに記載の光検出装置。
（１５）
　前記第３分離領域の上方に設けられる第３コンタクトをさらに備え、
　前記第３分離領域には、導電材料が埋め込まれている
　前記（７）から（１４）のいずれか１つに記載の光検出装置。
（１６）
　前記第１半導体層において前記第３分離領域の下方に設けられるオーバーフローパスをさらに備える
　前記（７）から（１５）のいずれか１つに記載の光検出装置。
（１７）
　前記画素分離領域と前記第１分離領域と前記第２分離領域とは、連続して設けられている
　前記（１）から（１６）のいずれか１つに記載の光検出装置。
（１８）
　前記第１トランジスタを含み、前記第１光電変換素子で光電変換された電荷に基づく信号と、前記第２光電変換素子で光電変換された電荷に基づく信号とを出力可能な読み出し回路をさらに備える
　前記（１）から（１７）のいずれか１つに記載の光検出装置。
（１９）
　前記第１半導体層に積層される第２半導体層をさらに備え、
　前記第２半導体層は、前記読み出し回路の少なくとも一部を有する
　前記（１８）に記載の光検出装置。
（２０）
　光学系と、
　前記光学系を透過した光を受光する光検出装置と
　を備え、
　前記光検出装置は、
　半導体層と、
　前記半導体層において第１方向に並ぶように設けられる第１光電変換素子及び第２光電変換素子を有する第１画素を含む複数の画素と、
　前記半導体層において、前記画素の周囲に設けられる画素分離領域と
　を有し、
　前記第１画素は、
　前記第１光電変換素子と前記第２光電変換素子との間において、前記第１方向に交差する第２方向に並ぶように設けられる第１分離領域及び第２分離領域と、
　前記半導体層において前記第１光電変換素子に達するように設けられる第１ゲート電極を有し、前記第１光電変換素子で光電変換された電荷を転送可能な第１トランジスタと
　を含み、
　前記第１ゲート電極は、前記第１分離領域及び前記第２分離領域の間の領域と、前記画素分離領域との間に設けられている
　電子機器。
　本出願は、日本国特許庁において２０２３年１２月２６日に出願された日本特許出願番号２０２３－２１９９０８号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (20)

  1. 　第１半導体層と、
    　前記第１半導体層において第１方向に並ぶように設けられる第１光電変換素子及び第２光電変換素子を有する第１画素を含む複数の画素と、
    　前記第１半導体層において、前記画素の周囲に設けられる画素分離領域と
    　を備え、
    　前記第１画素は、
    　前記第１光電変換素子と前記第２光電変換素子との間において、前記第１方向に交差する第２方向に並ぶように設けられる第１分離領域及び第２分離領域と、
    　前記第１半導体層において前記第１光電変換素子に達するように設けられる第１ゲート電極を有し、前記第１光電変換素子で光電変換された電荷を転送可能な第１トランジスタと
    　を有し、
    　前記第１ゲート電極は、前記第１分離領域及び前記第２分離領域の間の領域と、前記画素分離領域との間に設けられている
    　光検出装置。
  2. 　前記第１ゲート電極は、前記第１分離領域と前記第２分離領域との間を前記第１方向に延伸する第１領域内に設けられている
    　請求項１に記載の光検出装置。
  3. 　前記第１画素は、前記第１半導体層に設けられるフローティングディフュージョンと、前記第１半導体層に設けられる第１導電型の第１半導体領域と、前記第１半導体領域に電気的に接続される第１コンタクトとを有し、
    　前記第１ゲート電極は、前記第２方向において、前記フローティングディフュージョンと前記第１半導体領域との間に位置している
    　請求項１に記載の光検出装置。
  4. 　前記フローティングディフュージョンに電気的に接続され、前記画素分離領域に設けられる第１接続領域と、
    　前記第１接続領域に電気的に接続される第２コンタクトと
    　をさらに備える
    　請求項３に記載の光検出装置。
  5. 　前記第１半導体層に設けられる前記第１導電型のウェルをさらに備え、
    　前記第１半導体領域は、前記ウェル内に設けられ、
    　前記第１コンタクトは、前記第１半導体領域を介して前記ウェルと電気的に接続されている
    　請求項３に記載の光検出装置。
  6. 　前記第１半導体領域の一部と接し、前記画素分離領域に設けられる第２接続領域をさらに備え、
    　前記第１コンタクトは、前記第２接続領域の上に設けられ、前記第２接続領域を介して前記第１半導体領域と電気的に接続されている
    　請求項３に記載の光検出装置。
  7. 　前記第１半導体層において、前記第１分離領域及び前記第２分離領域の間に設けられる第３分離領域をさらに備える
    　請求項１に記載の光検出装置。
  8. 　前記第１ゲート電極は、前記第３分離領域と隣り合うように設けられている
    　請求項７に記載の光検出装置。
  9. 　前記第２分離領域の底部は、前記第１ゲート電極の底部よりも下方に位置している
    　請求項７に記載の光検出装置。
  10. 　前記第２分離領域の底部は、前記第１ゲート電極の底部よりも上方に位置している
    　請求項７に記載の光検出装置。
  11. 　前記第１画素は、前記第１半導体層において前記第２光電変換素子に達するように設けられる第２ゲート電極を有し、前記第２光電変換素子で光電変換された電荷を転送可能な第２トランジスタを有し、
    　前記第３分離領域は、前記第１ゲート電極と前記第２ゲート電極との間に設けられている
    　請求項７に記載の光検出装置。
  12. 　前記第３分離領域は、前記第１半導体層において、前記第１分離領域及び前記第２分離領域の間に設けられるトレンチを有する
    　請求項７に記載の光検出装置。
  13. 　前記第３分離領域の側面に設けられる第１導電型の第２半導体領域をさらに備える
    　請求項７に記載の光検出装置。
  14. 　前記第３分離領域の側面に設けられる固定電荷膜をさらに備える
    　請求項７に記載の光検出装置。
  15. 　前記第３分離領域の上方に設けられる第３コンタクトをさらに備え、
    　前記第３分離領域には、導電材料が埋め込まれている
    　請求項７に記載の光検出装置。
  16. 　前記第１半導体層において前記第３分離領域の下方に設けられるオーバーフローパスをさらに備える
    　請求項７に記載の光検出装置。
  17. 　前記画素分離領域と前記第１分離領域と前記第２分離領域とは、連続して設けられている
    　請求項１に記載の光検出装置。
  18. 　前記第１トランジスタを含み、前記第１光電変換素子で光電変換された電荷に基づく信号と、前記第２光電変換素子で光電変換された電荷に基づく信号とを出力可能な読み出し回路をさらに備える
    　請求項１に記載の光検出装置。
  19. 　前記第１半導体層に積層される第２半導体層をさらに備え、
    　前記第２半導体層は、前記読み出し回路の少なくとも一部を有する
    　請求項１８に記載の光検出装置。
  20. 　光学系と、
    　前記光学系を透過した光を受光する光検出装置と
    　を備え、
    　前記光検出装置は、
    　半導体層と、
    　前記半導体層において第１方向に並ぶように設けられる第１光電変換素子及び第２光電変換素子を有する第１画素を含む複数の画素と、
    　前記半導体層において、前記画素の周囲に設けられる画素分離領域と
    　を有し、
    　前記第１画素は、
    　前記第１光電変換素子と前記第２光電変換素子との間において、前記第１方向に交差する第２方向に並ぶように設けられる第１分離領域及び第２分離領域と、
    　前記半導体層において前記第１光電変換素子に達するように設けられる第１ゲート電極を有し、前記第１光電変換素子で光電変換された電荷を転送可能な第１トランジスタと
    　を含み、
    　前記第１ゲート電極は、前記第１分離領域及び前記第２分離領域の間の領域と、前記画素分離領域との間に設けられている
    　電子機器。
PCT/JP2024/040034 2023-12-26 2024-11-11 光検出装置および電子機器 Pending WO2025142160A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023-219908 2023-12-26
JP2023219908 2023-12-26

Publications (1)

Publication Number Publication Date
WO2025142160A1 true WO2025142160A1 (ja) 2025-07-03

Family

ID=96218863

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/040034 Pending WO2025142160A1 (ja) 2023-12-26 2024-11-11 光検出装置および電子機器

Country Status (1)

Country Link
WO (1) WO2025142160A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017212351A (ja) * 2016-05-26 2017-11-30 キヤノン株式会社 撮像装置
WO2018221443A1 (ja) * 2017-05-29 2018-12-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
WO2022209681A1 (ja) * 2021-03-31 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017212351A (ja) * 2016-05-26 2017-11-30 キヤノン株式会社 撮像装置
WO2018221443A1 (ja) * 2017-05-29 2018-12-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
WO2022209681A1 (ja) * 2021-03-31 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Similar Documents

Publication Publication Date Title
JP7642528B2 (ja) 撮像素子および半導体素子
JP7589310B2 (ja) 光検出装置および電子機器
WO2024142627A1 (en) Photodetector and electronic apparatus
WO2024111280A1 (ja) 光検出装置および電子機器
WO2024166741A1 (ja) 光検出装置および電子機器
WO2025142160A1 (ja) 光検出装置および電子機器
WO2025033198A2 (en) Photodetector and electronic apparatus
WO2025169620A1 (ja) 光検出装置および電子機器
WO2025032987A1 (ja) 光検出装置および電子機器
WO2024202672A1 (ja) 光検出装置および電子機器
WO2025169621A1 (ja) 光検出装置
WO2025062880A1 (ja) 光検出装置および電子機器
WO2024202748A1 (ja) 光検出装置および電子機器
WO2026053610A1 (ja) 光検出装置
WO2024252897A1 (ja) 光検出装置および電子機器
WO2026079076A1 (ja) 光検出装置および電子機器
WO2025047397A1 (ja) 光検出装置および電子機器
WO2024057814A1 (ja) 光検出装置および電子機器
WO2024202671A1 (ja) 光検出装置および電子機器
WO2024214356A1 (ja) 光検出装置および電子機器
WO2024253074A1 (ja) 光検出装置および電子機器
WO2024127853A1 (ja) 光検出装置及び電子機器
WO2025069737A1 (ja) 光検出装置及び電子機器
WO2025028017A1 (ja) 光検出装置及び電子機器
WO2024241851A1 (ja) 光検出装置、電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24912053

Country of ref document: EP

Kind code of ref document: A1