WO2025004646A1 - 検出装置及びウェアラブルデバイス - Google Patents

検出装置及びウェアラブルデバイス Download PDF

Info

Publication number
WO2025004646A1
WO2025004646A1 PCT/JP2024/019181 JP2024019181W WO2025004646A1 WO 2025004646 A1 WO2025004646 A1 WO 2025004646A1 JP 2024019181 W JP2024019181 W JP 2024019181W WO 2025004646 A1 WO2025004646 A1 WO 2025004646A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
frequency
domain data
frequency domain
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2024/019181
Other languages
English (en)
French (fr)
Inventor
祐太 芳賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2025529541A priority Critical patent/JPWO2025004646A1/ja
Publication of WO2025004646A1 publication Critical patent/WO2025004646A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/02—Detecting, measuring or recording for evaluating the cardiovascular system, e.g. pulse, heart rate, blood pressure or blood flow

Definitions

  • the present invention relates to a detection device and a wearable device.
  • Patent Document 1 describes an optical sensor in which multiple photoelectric conversion elements such as photodiodes are arranged on a semiconductor substrate.
  • the optical sensor can detect biological information by changing the signal output from the photoelectric conversion elements according to the amount of light irradiated.
  • periodic body movement noise caused by human movement such as walking may be erroneously determined as a pulse wave.
  • the present disclosure aims to provide a detection device and a wearable device that can suppress periodic body movement noise when acquiring biometric information.
  • a detection device includes a sensor area having a plurality of pixels arranged in a planar shape, a light source that irradiates the sensor area with light, and a detection circuit that acquires periodically varying biological information of a subject based on data acquired from the sensor area, and the detection circuit converts the detection values for each of the plurality of pixels acquired in time series into signal strengths for each frequency to generate first frequency domain data for each of the pixels, defines the maximum strength of the signal strengths corresponding to each frequency of the first frequency domain data as the first signal strength for each pixel, and defines an area within the sensor area where the first signal strength is equal to or greater than a predetermined value as a first area.
  • first frequency domain data for pixels on the periphery of the first region based on first frequency domain data for pixels on the periphery of the first region, generate second frequency domain data by masking a predetermined frequency range of the first frequency domain data for all pixels in the first region, set the maximum strength of the signal strengths corresponding to each frequency of the second frequency domain data as the second signal strength for each pixel, set the region within the sensor region where the second signal strength is equal to or greater than a predetermined value as a second region, and acquire biometric information based on the second frequency domain data when the area of the second region is equal to or greater than the predetermined value, and acquire biometric information based on the first frequency domain data when the area of the second region is less than the predetermined value.
  • a wearable device includes the above-described detection device and has a ring shape that can be attached to and detached from the human body.
  • FIG. 1 is a plan view showing a detection device according to an embodiment.
  • FIG. 2 is a block diagram illustrating an example of the configuration of the detection device according to the embodiment.
  • FIG. 3 is a circuit diagram showing a detection device according to an embodiment.
  • FIG. 4 is a circuit diagram showing a plurality of pixels.
  • FIG. 5 is a schematic partial cross-sectional view of the optical sensor according to the embodiment.
  • FIG. 6 is a timing waveform diagram showing an example of the operation of the detection device according to the embodiment in one frame period.
  • FIG. 7 is a timing waveform diagram showing an example of operation during the reset period in FIG.
  • FIG. 8 is a timing waveform diagram showing an example of operation during the readout period in FIG.
  • FIG. 1 is a plan view showing a detection device according to an embodiment.
  • FIG. 2 is a block diagram illustrating an example of the configuration of the detection device according to the embodiment.
  • FIG. 3 is a circuit diagram showing a detection device according to an embodiment.
  • FIG. 9 is a timing waveform diagram showing an example of operation during a drive period of one gate line included in the readout period in FIG.
  • FIG. 10 is an explanatory diagram for explaining the relationship between driving of the sensor region of the detection device according to the embodiment and the lighting operation of the light source.
  • FIG. 11 is a schematic diagram showing a first application example of the detection device according to the embodiment.
  • FIG. 12 is a schematic diagram showing a second application example of the detection device according to the embodiment.
  • FIG. 13 is a flowchart illustrating an example of a detection process flow in the detection device according to the embodiment.
  • FIG. 14 is a sub-flowchart illustrating an example of the raw data acquisition process.
  • FIG. 15 is a diagram showing detection values for F frames at each pixel in the detection area.
  • FIG. 16 is a sub-flowchart illustrating an example of the first image generating process.
  • FIG. 17 is a sub-flowchart illustrating an example of the first signal intensity extraction process.
  • FIG. 18 is a diagram illustrating an example of the time domain data.
  • FIG. 19 is a diagram illustrating an example of frequency domain data.
  • FIG. 20 is a sub-flowchart showing an example of the binarization process in the first image generation process.
  • FIG. 21 is a diagram showing a specific example of an image in which the first binary value for each pixel is visualized.
  • FIG. 22 is a sub-flowchart illustrating an example of the filter generation process.
  • FIG. 23 is a sub-flowchart showing an example of the edge extraction process.
  • FIG. 24 is a diagram showing a specific example of an image in which the second binary value for each pixel is visualized.
  • FIG. 25 is a sub-flowchart showing an example of the averaging process.
  • FIG. 26 is a diagram showing an example of the average value of the signal intensities of a plurality of pixels in the image shown in FIG.
  • FIG. 27 is a diagram illustrating an example of the filter value.
  • FIG. 28 is a sub-flowchart illustrating an example of the second image generating process.
  • FIG. 29 is a sub-flowchart illustrating an example of the second signal strength calculation process.
  • FIG. 30 is a diagram illustrating an example of the second frequency domain data.
  • FIG. 31 is a schematic diagram showing the positional relationship between the pulse wave component detection region and the body movement noise component detection region in the sensor region.
  • FIG. 32 is a sub-flowchart showing an example of the binarization process in the second image generation process.
  • FIG. 33 is a diagram showing a specific example of an image in which the third binary value for each pixel is visualized.
  • FIG. 34 is a sub-flowchart showing an example of the pulse wave generating process.
  • FIG. 35 is a sub-flowchart showing an example of the first pulse wave generating process.
  • FIG. 36 is a sub-flowchart showing an example of the second pulse wave generating process.
  • FIG. 37 is a diagram showing an example of the first frequency domain data in a case where the time domain data does not contain a periodic noise component such as body movement noise.
  • FIG. 38 is a diagram showing an example of the second frequency domain data in a case where the time domain data does not contain a periodic noise component such as body movement noise.
  • FIG. 1 is a plan view showing a detection device according to an embodiment.
  • detection device 1 is configured as a detection device that is attached to, for example, a finger or wrist of a subject and detects the subject's pulse wave as biometric information.
  • the detection device 1 has a sensor substrate 21, a sensor region 10, a gate line driving circuit 15, a signal line selection circuit 16, an AFE (Analog Front End) circuit 48, a control circuit 122, a power supply circuit 123, a first light source 61, and a second light source 62.
  • AFE Analog Front End
  • the detection device 1 is electrically connected to the host.
  • the host is, for example, a higher-level control device of an apparatus (not shown) to which the detection device 1 is applied.
  • the detection device 1 according to the first embodiment transmits the acquired biometric information to the host via the output circuit 126.
  • the control board 121 is electrically connected to the sensor substrate 21 via a flexible printed circuit board 71.
  • the flexible printed circuit board 71 is provided with an AFE circuit 48.
  • the control board 121 is provided with a control circuit 122, a power supply circuit 123, and an output circuit 126.
  • the control circuit 122 is, for example, a control IC (Control Integrated Circuit) that outputs a logic control signal.
  • the control circuit 122 may be, for example, a PLD (Programmable Logic Device) such as an FPGA (Field Programmable Gate Array).
  • the control circuit 122 supplies control signals to the sensor region 10, the gate line driving circuit 15, and the signal line selection circuit 16 to control the detection operation of the sensor region 10.
  • the control circuit 122 also supplies control signals to the first light source 61 and the second light source 62 to control whether the first light source 61 and the second light source 62 are turned on or off.
  • the power supply circuit 123 supplies voltage signals such as the sensor power supply potential VDDSNS (see FIG. 4) to the sensor region 10, the gate line driving circuit 15, and the signal line selection circuit 16.
  • the power supply circuit 123 also supplies a power supply voltage to the first light source 61 and the second light source 62.
  • the output circuit 126 is, for example, a USB controller IC, and controls communication between the control circuit 122 and the host.
  • the sensor substrate 21 has a detection area AA and a peripheral area GA.
  • the detection area AA is an area in which the multiple optical sensors PD (see FIG. 4) of the sensor area 10 are arranged in a matrix.
  • the peripheral area GA is an area between the outer periphery of the detection area AA and the end of the sensor substrate 21, where no optical sensors PD are provided.
  • the gate line driving circuit 15 and the signal line selection circuit 16 are provided in the peripheral area GA. Specifically, the gate line driving circuit 15 is provided in a region of the peripheral area GA that extends along the second direction Dy. The signal line selection circuit 16 is provided in a region of the peripheral area GA that extends along the first direction Dx, and is provided between the sensor area 10 and the AFE circuit 48.
  • the first direction Dx is a direction in a plane parallel to the sensor substrate 21.
  • the second direction Dy is a direction in a plane parallel to the sensor substrate 21, and is a direction perpendicular to the first direction Dx.
  • the second direction Dy may intersect the first direction Dx without being perpendicular to it.
  • the third direction Dz is a direction perpendicular to the first direction Dx and the second direction Dy, and is a normal direction of the sensor substrate 21.
  • the multiple first light sources 61 are provided on the first light source substrate 51 and are arranged along the second direction Dy.
  • the multiple second light sources 62 are provided on the second light source substrate 52 and are arranged along the second direction Dy.
  • the first light source substrate 51 and the second light source substrate 52 are electrically connected to the control circuit 122 and the power supply circuit 123 via terminal portions 124 and 125, respectively, provided on the control board 121.
  • the multiple first light sources 61 and the multiple second light sources 62 may be, for example, inorganic LEDs (Light Emitting Diodes) or organic ELs (OLEDs: Organic Light Emitting Diodes).
  • the first light source 61 and the second light source 62 emit at least one of visible light, near-infrared light, and infrared light.
  • the first light source 61 and the second light source 62 may emit light of different wavelengths, or may emit light of the same wavelength.
  • the first light emitted by the first light source 61 (or the second light source 62) may be red light or infrared light, or may be blue light or green light.
  • the first light emitted by the first light source 61 may be red light
  • the second light emitted by the second light source 62 may be infrared light.
  • the present disclosure is not limited by the emission colors of the first light source 61 and the second light source 62.
  • the light emitted from the first light source 61 and the second light source 62 is reflected by or transmitted through the surface or interior of, for example, the subject's finger or wrist, and enters the sensor area 10. This allows the sensor area 10 to detect the subject's pulse wave.
  • FIG. 2 is a block diagram showing an example of the configuration of a detection device according to an embodiment. As shown in FIG. 2, the detection device 1 further includes a detection control circuit 11 and a detection circuit 40.
  • the sensor region 10 has multiple optical sensors PD.
  • the optical sensors PD of the sensor region 10 are organic photodiodes (OPDs), and output an electrical signal corresponding to the irradiated light to the signal line selection circuit 16 as a detection signal Vdet.
  • OPDs organic photodiodes
  • the sensor region 10 also performs detection according to a gate drive signal Vgcl supplied from the gate line drive circuit 15.
  • the detection control circuit 11 is a circuit that supplies control signals to the gate line drive circuit 15, the signal line selection circuit 16, and the detection circuit 40, respectively, and controls their operation.
  • the detection control circuit 11 supplies various control signals, such as a start signal STV, a clock signal CK, and a reset signal RST1, to the gate line drive circuit 15.
  • the detection control circuit 11 also supplies various control signals, such as a selection signal ASW, to the signal line selection circuit 16.
  • the detection control circuit 11 also supplies various control signals to the first light source 61 and the second light source 62, and controls the lighting and non-lighting of each.
  • the gate line driving circuit 15 is a circuit that drives multiple gate lines GCL (see FIG. 3) based on various control signals.
  • the gate line driving circuit 15 selects multiple gate lines GCL sequentially or simultaneously, and supplies a gate driving signal Vgcl to the selected gate lines GCL. In this way, the gate line driving circuit 15 selects multiple photosensors PD connected to the gate lines GCL.
  • the signal line selection circuit 16 is a switch circuit that sequentially or simultaneously selects multiple signal lines SGL (see FIG. 3).
  • the signal line selection circuit 16 is, for example, a multiplexer.
  • the signal line selection circuit 16 electrically connects the selected signal line SGL to the AFE circuit 48 based on a selection signal ASW supplied from the detection control circuit 11. As a result, the signal line selection circuit 16 outputs the detection signal Vdet of the optical sensor PD to the detection circuit 40.
  • the detection circuit 40 includes an AFE circuit 48, a signal processing circuit 44, a memory circuit 46, and a detection timing control circuit 47.
  • the detection timing control circuit 47 controls the AFE circuit 48 and the signal processing circuit 44 to operate in synchronization based on a control signal supplied from the detection control circuit 11.
  • the AFE circuit 48 detects the detection signals of each optical sensor PD output from the sensor area 10 in time series.
  • the AFE circuit 48 is, for example, an analog front-end IC.
  • the AFE circuit 48 is a signal processing circuit that has at least the functions of the detection signal amplifier circuit 42 and the A/D conversion circuit 43.
  • the detection signal amplifier circuit 42 amplifies the detection signal Vdet.
  • the A/D conversion circuit 43 converts the analog signal output from the detection signal amplifier circuit 42 into a digital signal at a predetermined sampling period.
  • the signal processing circuit 44 and the memory circuit 46 are included in the control circuit 122.
  • the signal processing circuit 44 acquires the subject's pulse wave based on the detection values of each optical sensor PD output from the AFE circuit 48.
  • the memory circuit 46 temporarily stores the signal processed by the signal processing circuit 44.
  • the memory circuit 46 may include, for example, a RAM (Random Access Memory), a ROM (Read Only Memory), an EEPROM (Electrically Erasable Programmable Read Only Memory), etc.
  • the memory circuit 46 may also be a register circuit, etc.
  • FIG. 3 is a circuit diagram showing a detection device according to an embodiment. As shown in FIG. 3, the sensor area 10 has a plurality of pixels PAA arranged in a planar shape.
  • the multiple pixels PAA are arranged, for example, in a matrix in the first direction Dx and the second direction Dy. Without being limited to this, the multiple pixels PAA may be arranged in a staggered pattern in the detection area AA.
  • Each of the multiple pixels PAA is provided with a photosensor PD.
  • Each photosensor PD outputs an electrical signal (electric potential) according to the light irradiated thereon.
  • the gate line GCL extends in the first direction Dx and is connected to a plurality of pixels PAA arranged in the first direction Dx.
  • the plurality of gate lines GCL(1), GCL(2), ..., GCL(8) are arranged in the second direction Dy and are each connected to the gate line driving circuit 15.
  • gate lines GCL when there is no need to distinguish between the plurality of gate lines GCL(1), GCL(2), ..., GCL(8), they are simply referred to as gate lines GCL.
  • the signal line SGL extends in the second direction Dy and is connected to the photosensors PD of the multiple pixels PAA arranged in the second direction Dy.
  • the multiple signal lines SGL(1), SGL(2), ..., SGL(12) are arranged in the first direction Dx and are each connected to the signal line selection circuit 16 and the reset circuit 17.
  • signal lines SGL when it is not necessary to distinguish between the multiple signal lines SGL(1), SGL(2), ..., SGL(12), they will simply be referred to as signal lines SGL.
  • a sensor region 10 is provided between the signal line selection circuit 16 and the reset circuit 17.
  • the signal line selection circuit 16 and the reset circuit 17 may each be connected to the ends of the signal lines SGL in the same direction.
  • the gate line driving circuit 15 receives various control signals, such as a start signal STV, a clock signal CK, and a reset signal RST1, from the control circuit 122 (see FIG. 1). Based on the various control signals, the gate line driving circuit 15 sequentially selects multiple gate lines GCL(1), GCL(2), ..., GCL(8) in a time-division multiplexing manner. The gate line driving circuit 15 supplies a gate driving signal Vgcl to the selected gate line GCL. As a result, the gate driving signal Vgcl is supplied to multiple first switching elements Tr connected to the gate line GCL, and multiple pixels PAA arranged in the first direction Dx are selected as detection targets.
  • various control signals such as a start signal STV, a clock signal CK, and a reset signal RST1
  • the signal line selection circuit 16 has a plurality of selection signal lines Lsel, a plurality of output signal lines Lout, and a third switching element TrS.
  • the plurality of third switching elements TrS are provided corresponding to the plurality of signal lines SGL, respectively.
  • the six signal lines SGL(1), SGL(2), ..., SGL(6) are connected to a common output signal line Lout1.
  • the six signal lines SGL(7), SGL(8), ..., SGL(12) are connected to a common output signal line Lout2.
  • the output signal lines Lout1, Lout2 are each connected to the AFE circuit 48.
  • the signal lines SGL(1), SGL(2), ..., SGL(6) are defined as a first signal line block
  • the signal lines SGL(7), SGL(8), ..., SGL(12) are defined as a second signal line block.
  • the multiple selection signal lines Lsel are each connected to the gate of the third switching element TrS included in one signal line block. Furthermore, one selection signal line Lsel is connected to the gate of the third switching element TrS of multiple signal line blocks.
  • the selection signal lines Lsel1, Lsel2, ..., Lsel6 are connected to the third switching elements TrS corresponding to the signal lines SGL(1), SGL(2), ..., SGL(6), respectively.
  • the selection signal line Lsel1 is connected to the third switching element TrS corresponding to the signal line SGL(1) and the third switching element TrS corresponding to the signal line SGL(7).
  • the selection signal line Lsel2 is connected to the third switching element TrS corresponding to the signal line SGL(2) and the third switching element TrS corresponding to the signal line SGL(8).
  • the control circuit 122 (see FIG. 1) sequentially supplies the selection signal ASW to the selection signal line Lsel.
  • the signal line selection circuit 16 sequentially selects the signal lines SGL in one signal line block in a time-division manner through the operation of the third switching element TrS.
  • the signal line selection circuit 16 also selects one signal line SGL each in each of the multiple signal line blocks.
  • the detection device 1 can reduce the number of ICs (Integrated Circuits) including the AFE circuit 48, or the number of IC terminals.
  • the reset circuit 17 has a reference signal line Lvr, a reset signal line Lrst, and a fourth switching element TrR.
  • the fourth switching element TrR is provided corresponding to the multiple signal lines SGL.
  • the reference signal line Lvr is connected to either the sources or the drains of the multiple fourth switching elements TrR.
  • the reset signal line Lrst is connected to the gates of the multiple fourth switching elements TrR.
  • the control circuit 122 supplies a reset signal RST2 to the reset signal line Lrst. This turns on the multiple fourth switching elements TrR, and the multiple signal lines SGL are electrically connected to the reference signal line Lvr.
  • the power supply circuit 123 supplies a reference signal COM to the reference signal line Lvr. This causes the reference signal COM to be supplied to the capacitive elements Ca (see FIG. 4) included in the multiple pixels PAA.
  • FIG. 4 is a circuit diagram showing a plurality of pixels of a detection device according to an embodiment. Note that FIG. 4 also shows the circuit configuration of an AFE circuit 48.
  • pixel PAA includes a photosensor PD, a capacitive element Ca, and a first switching element Tr1.
  • the capacitive element Ca is a capacitance (sensor capacitance) formed in the photosensor PD, and is equivalently connected in parallel with the photosensor PD.
  • the signal line capacitance Cc is a parasitic capacitance formed in the signal line SGL, and is equivalently formed between the signal line SGL and the anode of the photosensor PD and one end of the capacitive element Ca.
  • FIG. 4 of the multiple gate lines GCL, two gate lines GCL(m) and GCL(m+1) aligned in the second direction Dy are shown. Also, of the multiple signal lines SGL, two signal lines SGL(n) and SGL(n+1) aligned in the first direction Dx are shown.
  • the pixel PAA is the area surrounded by the gate lines GCL and the signal lines SGL.
  • the first switching element Tr is provided corresponding to the optical sensor PD.
  • the first switching element Tr is composed of a thin film transistor, and in this example, is composed of an n-channel MOS (Metal Oxide Semiconductor) type TFT (Thin Film Transistor).
  • MOS Metal Oxide Semiconductor
  • TFT Thin Film Transistor
  • the gates of the first switching elements Tr belonging to the multiple pixels PAA aligned in the first direction Dx are connected to the gate line GCL.
  • the sources of the first switching elements Tr belonging to the multiple pixels PAA aligned in the second direction Dy are connected to the signal line SGL.
  • the drains of the first switching elements Tr are connected to the cathodes of the photosensors PD and the capacitive elements Ca.
  • the anode of the optical sensor PD is supplied with a sensor power signal (electric potential) VDDSNS from the power supply circuit 123.
  • the cathode of the optical sensor PD is supplied with a reference signal COM, which is the initial electric potential of the signal line SGL and the capacitive element Ca, from the power supply circuit 123.
  • the switch SSW is turned on during the readout period Pdet (see FIG. 6), and the AFE circuit 48 is connected to the signal line SGL.
  • the detection signal amplifier circuit 42 of the AFE circuit 48 converts the current supplied from the signal line SGL into a voltage and amplifies it.
  • a reference potential (Vref) having a fixed potential is input to the non-inverting input terminal (+) of the detection signal amplifier circuit 42, and the signal line SGL is connected to the inverting input terminal (-).
  • a signal that is the same as the reference signal COM is input as the reference potential (Vref) voltage.
  • the detection signal amplifier circuit 42 also has a capacitance element Cb and a reset switch RSW. In the reset period Prst (see FIG. 6), the reset switch RSW is turned on, and the charge of the capacitance element Cb is reset.
  • FIG. 5 is a schematic partial cross-sectional view of an optical sensor according to an embodiment.
  • the sensor region 10 of the detection device 1 includes a sensor substrate 21, a sensor structure 22, and a protective film 23.
  • the sensor substrate 21 is, for example, an insulating substrate formed of a film-like resin.
  • the sensor structure 22 has a TFT layer 221, an anode electrode (lower electrode) 222, a photosensor PD, and a cathode electrode (upper electrode) 226.
  • the TFT layer 221 is provided with various wiring such as gate lines GCL and signal lines SGL.
  • the sensor substrate 21 and the TFT layer 221 form a driving circuit that drives the sensor, and are also called a backplane.
  • the optical sensor PD has an active layer 224, an electron transport layer (lower buffer layer) 223 provided between the active layer 224 and an anode electrode (lower electrode) 222, and a hole transport layer (upper buffer layer) 225 provided between the active layer 224 and a cathode electrode (upper electrode) 226.
  • the electron transport layer (lower buffer layer) 223, active layer 224, and hole transport layer (upper buffer layer) 225 of the optical sensor PD are stacked in this order in a direction perpendicular to the sensor substrate 21.
  • the characteristics (for example, voltage-current characteristics and resistance value) of the active layer 224 change depending on the light irradiated.
  • An organic material is used as the material of the active layer 224.
  • the active layer 224 is a bulk heterostructure in which a p-type organic semiconductor and an n-type fullerene derivative (PCBM) which is an n-type organic semiconductor are mixed.
  • PCBM n-type fullerene derivative
  • low molecular weight organic materials such as C 60 (fullerene), PCBM (phenyl C61-butyric acid methyl ester), CuPc (copper phthalocyanine), F 16 CuPc (fluorinated copper phthalocyanine), rubrene (5,6,11,12-tetraphenyltetracene), and PDI (perylene derivative) can be used as the active layer 224.
  • C 60 fulllerene
  • PCBM phenyl C61-butyric acid methyl ester
  • CuPc copper phthalocyanine
  • F 16 CuPc fluorinated copper phthalocyanine
  • rubrene 5,6,11,12-tetraphenyltetracene
  • PDI perylene derivative
  • the active layer 224 can be formed by a deposition type (dry process) using these low molecular weight organic materials.
  • the active layer 224 may be, for example, a laminated film of CuPc and F 16 CuPc, or a laminated film of rubrene and C 60.
  • the active layer 224 can also be formed by a coating type (wet process).
  • the active layer 224 is made of a material that combines the above-mentioned low molecular weight organic material and a polymer organic material.
  • the polymer organic material for example, P3HT (poly(3-hexylthiophene)), F8BT (F8-alt-benzothiadiazole), etc. can be used.
  • the active layer 224 can be a film in a state where P3HT and PCBM are mixed, or a film in a state where F8BT and PDI are mixed.
  • the electron transport layer (lower buffer layer) 223 and the hole transport layer (upper buffer layer) 225 are provided to facilitate the electrons and holes generated in the active layer 224 reaching the anode electrode (lower electrode) 222 or the cathode electrode (upper electrode) 226.
  • the electron transport layer (lower buffer layer) 223 is in direct contact with the anode electrode (lower electrode) 222.
  • the active layer 224 is in direct contact with the electron transport layer (lower buffer layer) 223.
  • the material used for the electron transport layer (lower buffer layer) 223 is ethoxylated polyethyleneimine (PEIE).
  • the hole transport layer (upper buffer layer) 225 is in direct contact with the active layer 224, and the cathode electrode (upper electrode) 226 is in direct contact with the hole transport layer (upper buffer layer) 225.
  • the hole transport layer (upper buffer layer) 225 is a metal oxide layer. Tungsten oxide (WO 3 ), molybdenum oxide, or the like is used as the metal oxide layer.
  • the materials and manufacturing methods of the electron transport layer (lower buffer layer) 223, the active layer 224, and the hole transport layer (upper buffer layer) 225 are merely examples, and other materials and manufacturing methods may be used.
  • the anode electrode (lower electrode) 222 and the cathode electrode (upper electrode) 226 face each other with the photosensor PD in between.
  • the cathode electrode (upper electrode) 226 is made of a conductive material having translucency, such as ITO (Indium Tin Oxide).
  • the anode electrode (lower electrode) 222 is made of a metal material, such as silver (Ag) or aluminum (Al). Alternatively, the anode electrode (lower electrode) 222 may be an alloy material containing at least one of these metal materials.
  • the anode electrode (lower electrode) 222 can be formed as a semi-transparent electrode having light transmittance.
  • the anode electrode (lower electrode) 222 is formed from a thin Ag film having a film thickness of 10 nm, and has a light transmittance of about 60%.
  • the optical sensor PD can detect, for example, the first light LD irradiated from the first surface FD side.
  • the protective film 23 is provided on the second surface FU, covering the cathode electrode (upper electrode) 226.
  • the protective film 23 is a passivation film, and is provided to protect the photosensor PD.
  • the reference signal COM that is the initial potential of the signal line SGL and the capacitance element Ca is supplied from the power supply circuit 123 to the cathode of the photosensor PD
  • the sensor power supply signal VDDSNS is supplied from the power supply circuit 123 to the cathode of the photosensor PD
  • the reference signal COM that is the initial potential of the signal line SGL and the capacitance element Ca is supplied from the power supply circuit 123 to the anode of the photosensor PD.
  • the photosensor PD has an active layer 224, a hole transport layer (lower buffer layer) 223 provided between the active layer 224 and the cathode electrode (lower electrode) 222, and an electron transport layer (upper buffer layer) 225 provided between the active layer 224 and the anode electrode (upper electrode) 226.
  • the hole transport layer (lower buffer layer) 223, active layer 224, and electron transport layer (upper buffer layer) 225 of the photosensor PD are stacked in this order in a direction perpendicular to the sensor substrate 21.
  • the optical sensor PD is not limited to an organic photodiode (OPD).
  • OPD organic photodiode
  • the optical sensor PD may be, for example, a silicon photodiode (SiPD).
  • FIG. 6 is a timing waveform diagram showing an example of the operation of the detection device according to the embodiment in one frame period.
  • FIG. 7 is a timing waveform diagram showing an example of the operation of the reset period in FIG. 6.
  • FIG. 8 is a timing waveform diagram showing an example of the operation of the readout period in FIG. 6.
  • FIG. 9 is a timing waveform diagram showing an example of the operation of the drive period of one gate line included in the row readout period VR in FIG. 6.
  • FIG. 10 is an explanatory diagram for explaining the relationship between the drive of the sensor region of the detection device according to the embodiment and the lighting operation of the light source.
  • the detection device 1 has a reset period Prst, an exposure period Pex, and a readout period Pdet.
  • the power supply circuit 123 supplies a sensor power supply signal VDDSNS to the anode of the photosensor PD throughout the reset period Prst, the exposure period Pex, and the readout period Pdet.
  • the sensor power supply signal VDDSNS is a signal that applies a reverse bias between the anode and cathode of the photosensor PD.
  • a reference signal COM of substantially 0.75V is applied to the cathode of the photosensor PD, but by applying a sensor power supply signal VDDSNS of substantially -1.25V to the anode, the anode and cathode are reverse biased at substantially 2.0V.
  • the control circuit 122 sets the reset signal RST2 to "H” and then supplies a start signal STV and a clock signal CK to the gate line driving circuit 15, starting the reset period Prst.
  • the control circuit 122 supplies the reference signal COM to the reset circuit 17 and turns on the fourth switching element TrR for supplying a reset voltage by the reset signal RST2.
  • the reference signal COM is supplied to each signal line SGL as a reset voltage.
  • the reference signal COM is set to, for example, 0.75 V.
  • the gate line driving circuit 15 sequentially selects the gate lines GCL based on the start signal STV, the clock signal CK, and the reset signal RST1.
  • the gate line driving circuit 15 sequentially supplies the gate driving signals Vgcl ⁇ Vgcl(1) to Vgcl(M) ⁇ to the gate lines GCL.
  • the gate driving signal Vgcl has a pulse-like waveform having a power supply voltage VDD, which is a high-level voltage, and a power supply voltage VSS, which is a low-level voltage.
  • the voltage of 0.75 V of the reference signal COM is supplied as the reset voltage.
  • the gate line driving circuit 15 supplies a gate driving signal Vgcl(1) of a high-level voltage (power supply voltage VDD) to the gate line GCL(1) during period V(1).
  • the control circuit 122 supplies at least one of the selection signals ASW1, ..., ASW6 (selection signal ASW1 in FIG. 7) to the signal line selection circuit 16 during the period when the gate driving signal Vgcl(1) is at a high-level voltage (power supply voltage VDD).
  • the signal line SGL of the pixel PAA selected by the selection signal ASW1 is connected to the AFE circuit 48.
  • the reset voltage reference signal COM
  • the gate line driving circuit 15 supplies high-level voltage gate driving signals Vgcl(2), ..., Vgcl(M-1), Vgcl(M) to the gate lines GCL(2), ..., GCL(M-1), GCL(M), respectively, during periods V(2), ..., V(M-1), V(M).
  • the capacitive elements Ca of all pixels PAA are sequentially electrically connected to the signal line SGL and the reference signal COM is supplied. As a result, the capacitance of the capacitive elements Ca is reset. Note that it is also possible to reset the capacitance of some of the capacitive elements Ca of the pixels PAA by partially selecting the gate lines and signal lines SGL.
  • Examples of exposure timing include the gate line non-selection exposure control method and the constant exposure control method.
  • the gate line non-selection exposure control method the gate drive signals ⁇ Vgcl(1) to (M) ⁇ are sequentially supplied to all gate lines GCL connected to the photosensor PD to be detected, and a reset voltage is supplied to all photosensors PD to be detected. After that, when all gate lines GCL connected to the photosensor PD to be detected are at a low voltage (the first switching element Tr is off), exposure begins, and exposure is performed during the exposure period Pex.
  • the gate drive signals ⁇ Vgcl(1) to (M) ⁇ are sequentially supplied to the gate lines GCL connected to the photosensor PD to be detected, and reading is performed during the readout period Pdet.
  • the gate drive signal Vgcl(1) is supplied to the gate line GCL during the reset period Prst, and then the exposure period Pex(1) begins.
  • the exposure period Pex ⁇ (1)...(M) ⁇ is a substantial exposure period, which is a period during which the capacitance element Ca is charged from the photosensor PD, and does not include periods during which light is irradiated outside of this period.
  • the charge charged in the capacitance element Ca during the reset period Prst flows as a reverse current (from the cathode to the anode) to the photosensor PD by light irradiation, and the potential difference between both ends of the capacitance element Ca decreases.
  • the substantial exposure periods Pex(1),...,Pex(M) in the pixel PAA corresponding to each gate line GCL have different start and end timings.
  • the exposure periods Pex(1),...,Pex(M) are each started at the timing when the gate drive signal Vgcl changes from the high-level voltage power supply voltage VDD to the low-level voltage power supply voltage VSS during the reset period Prst.
  • each of the exposure periods Pex(1), ..., Pex(M) ends when the gate drive signal Vgcl changes from the power supply voltage VSS to the power supply voltage VDD during the readout period Pdet.
  • the exposure time of each of the exposure periods Pex(1), ..., Pex(M) is equal.
  • the control circuit 122 sets the reset signal RST2 to a low-level voltage. This stops the operation of the reset circuit 17.
  • the reset signal may be at a high-level voltage only during the reset period Prst.
  • the gate line drive circuit 15 sequentially supplies the gate drive signals Vgcl(1), ..., Vgcl(M) to the gate line GCL.
  • the gate line driving circuit 15 supplies a gate driving signal Vgcl(1) of a high-level voltage (power supply voltage VDD) to the gate line GCL(1) during the row readout period VR(1).
  • the control circuit 122 sequentially supplies selection signals ASW1, ..., ASW6 to the signal line selection circuit 16 during the period when the gate driving signal Vgcl(1) is at a high-level voltage (power supply voltage VDD).
  • the signal lines SGL of the pixels PAA selected by the gate driving signal Vgcl(1) are sequentially connected to the AFE circuit 48.
  • the detection signal Vdet is supplied to the AFE circuit 48 for each pixel PAA.
  • the gate line driving circuit 15 supplies high-level voltage gate driving signals Vgcl(2), ..., Vgcl(M-1), Vgcl(M) to the gate lines GCL(2), ..., GCL(M-1), GCL(M) during the row readout periods VR(2), ..., VR(M-1), VR(M). That is, the gate line driving circuit 15 supplies the gate driving signal Vgcl to the gate line GCL for each row readout period VR(1), VR(2), ..., VR(M-1), VR(M). For each period in which each gate driving signal Vgcl is at a high level voltage, the signal line selection circuit 16 selects the signal lines SGL sequentially or simultaneously based on the selection signal ASW. The signal line selection circuit 16 connects each signal line SGL sequentially or simultaneously to one AFE circuit 48. As a result, during the readout period Pdet, the detection device 1 can output the detection signals Vdet of all pixels PAA to the AFE circuit 48.
  • the output (Vout) of the third switching element TrS is reset to a reference potential (Vref) voltage in advance.
  • the reference potential (Vref) voltage is a reset voltage, for example, 0.75V.
  • the gate drive signal Vgcl(j) goes high, turning on the first switching element Tr of the row, and the signal line SGL of each row becomes a voltage corresponding to the charge stored in the capacitance (capacitive element Ca) of the pixel PAA.
  • a period t2 occurs during which the selection signal ASW(k) goes high.
  • the selection signal ASW(k) goes high and the third switching element TrS turns on, the AFE circuit 48 and the capacitance (capacitive element Ca) of the pixel PAA are electrically connected via the third switching element TrS. Therefore, the output (Vout) of the third switching element TrS (see FIG. 4) changes to a voltage corresponding to the charge stored in the capacitance (capacitor Ca) of the pixel PAA (period t3). In the example of FIG. 9, this voltage drops from the reset voltage as shown in period t3.
  • the switch SSW is turned on (period t4 when the SSW signal is at a high level)
  • the charge stored in the capacitance (capacitor Ca) of the pixel PAA moves to the capacitance (capacitor Cb) of the detection signal amplifier circuit 42 of the AFE circuit 48, and the output voltage of the detection signal amplifier circuit 42 becomes a voltage corresponding to the charge stored in the capacitor Cb.
  • the inverting input of the detection signal amplifier circuit 42 becomes the imaginary short potential of the operational amplifier, so it becomes the reference potential (Vref).
  • the output voltage of the detection signal amplifier circuit 42 is read out by the A/D conversion circuit 43.
  • the waveforms of the selection signals ASW(k), ASW(k+1), ... corresponding to the signal lines SGL of each column become high to sequentially turn on the third switching elements TrS, and similar operations are sequentially performed to sequentially read out the charge stored in the capacitance (capacitance element Ca) of the pixel PAA connected to the gate line GCL.
  • ASW(k), ASW(k+1), ... in FIG. 9 are, for example, any of ASW1 to ASW6 in FIG. 9.
  • the voltage of the capacitor Cb becomes a voltage corresponding to the charge accumulated in the capacitance (capacitor Ca) of pixel PAA at the point where the third switching element TrS is turned on in response to the selection signal ASW (k).
  • the output of the detection signal amplifier circuit 42 becomes a voltage corresponding to the capacitance of the capacitor Cb after the output (Vout) of the third switching element TrS becomes the reference potential (Vref) voltage due to an imaginary short.
  • the output voltage of the detection signal amplifier circuit 42 is read by the A/D conversion circuit 43.
  • the voltage of the capacitance element Cb is, for example, the voltage between two electrodes provided in the capacitor that constitutes the capacitance element Cb.
  • the detection device 1 executes the above-mentioned reset period Prst, exposure period Pex ⁇ (1)...(M) ⁇ , and readout period Pdet.
  • the gate line driving circuit 15 sequentially scans the gate lines GCL(1) to GCL(M).
  • detection in periods t(1), t(2), t(3), and t(4) that is, detection in which the gate lines GCL(1) to GCL(M) are scanned in the reset period Prst and readout period Pdet and the detection signal Vdet is obtained from the signal line SGL of each column, is referred to as detection of one frame.
  • the control circuit 122 can control the lighting and non-lighting of the light sources depending on the detection target.
  • FIG. 10 shows an example in which the first light source 61 is turned on during periods t(1) and t(3), and the second light source 62 is turned on during periods t(2) and t(4). That is, in the first example shown in FIG. 10, the control circuit 122 alternately switches the first light source 61 and the second light source 62 on and off for each detection of one frame. This is not limited to the above, and for example, the control circuit 122 may switch the lighting and non-lighting of the first light source 61 and the second light source 62 on and off every predetermined period, or may light one of them continuously.
  • FIG. 11 is a schematic diagram showing a first application example of the detection device according to the embodiment.
  • FIG. 12 is a schematic diagram showing a second application example of the detection device according to the embodiment.
  • the detection device 1 is a ring-shaped wearable device 200 that can be attached to and detached from the human body, and is worn on the subject's finger Fg.
  • the finger Fg includes the thumb, index finger, middle finger, ring finger, little finger, etc.
  • the detection device 1 according to the present disclosure acquires a pulse wave from the finger Fg on which it is worn.
  • the detection device 1 is a ring-shaped wearable device 200a such as a smart watch, wristwatch, or wristband, and is worn on the subject's body HB.
  • the human body HB includes the subject's wrist, arm, leg, etc.
  • the detection device 1 acquires a pulse wave from the human body HB (e.g., the subject's arm) on which it is worn.
  • periodic body movement noise caused by human body movements such as walking may be erroneously determined as a pulse wave.
  • FIG. 13 is a flowchart showing an example of a detection process flow in a detection device according to an embodiment. Each process shown in FIG. 13 is mainly executed by the signal processing circuit 44 of the detection circuit 40.
  • X ⁇ n,m> indicates the variable for pixel PAA in column n and row m.
  • the variable X ⁇ n,m> contains the coordinate information of pixel PAA from which the variable X ⁇ n,m> was obtained.
  • X(f) ⁇ n,m> indicates the variable X ⁇ n,m> for the fth frame.
  • the signal processing circuit 44 executes the raw data acquisition process shown in FIG. 14 to acquire detection values Raw(f) ⁇ n,m> for multiple frames in each pixel PAA of the sensor area 10 (FIG. 13, step S100).
  • FIG. 14 is a sub-flowchart showing an example of the raw data acquisition process.
  • the number of frames F when acquiring detection values Raw(f) ⁇ n,m> for multiple frames is set to a number that allows multiple pulse wave peaks to be acquired (for example, about 10 times).
  • the number of frames F is defined by the following formula (1), where P is the acquisition period for the detection values Raw(f) ⁇ n,m> and t is the sampling period.
  • the acquisition period P for the detection values Raw(f) ⁇ n,m> is, for example, 10 sec to 20 sec.
  • the number of frames F is stored, for example, in the memory circuit 46.
  • FIG. 15 is a diagram showing the detection values for F frames at each pixel in the detection area.
  • the detection values Raw(f) ⁇ n,m> for F frames at each pixel PAA are stored in the memory circuit 46.
  • FIG. 16 is a sub-flowchart showing an example of the first image generation process.
  • FIG. 16 is a sub-flowchart showing an example of the first signal intensity extraction process.
  • step S215 the detection value Raw(f) ⁇ n,m> for F frames at pixel PAA in the nth column and mth row is read out.
  • FFT Fast Fourier Transform
  • FIG. 18 is a diagram showing an example of time domain data.
  • the horizontal axis indicates frame f (time)
  • the vertical axis indicates the detection value Raw(f) ⁇ n,m> corresponding to each frame f.
  • FIG. 19 is a diagram showing an example of frequency domain data.
  • the horizontal axis indicates frequency line i
  • the vertical axis indicates signal strength Sdet(i) ⁇ n,m> corresponding to each frequency line i.
  • the number I of frequency lines included in the frequency domain data is defined by the following equation (2).
  • the signal processing circuit 44 limits the frequency domain data shown in FIG. 19 to a frequency range equal to or greater than the first frequency line i1 and less than the second frequency line i2, stores it in the memory circuit 46 as the first frequency domain data (signal strength Sdet1(i) ⁇ n,m>) (step S217), and extracts a peak value in the first frequency domain data (signal strength Sdet1(i) ⁇ n,m>) (step S218).
  • the frequency corresponding to the first frequency line i1 is, for example, 0.5 Hz
  • the frequency corresponding to the second frequency line i2 is, for example, 4 Hz.
  • the first frequency domain data (signal strength Sdet1(i) ⁇ n,m>) is stored in the memory circuit 46.
  • the signal processing circuit 44 stores the peak value extracted in step S218 in the memory circuit 46 as the first signal intensity Peak1 ⁇ n,m> for pixel PAA in the nth column and mth row (step S219).
  • the signal component around 0.75 Hz is the body movement component
  • the signal component around 1.3 Hz is the pulse wave component.
  • the signal strength of the frequency line corresponding to the body movement component is extracted as the first signal strength Peak1 ⁇ n,m>.
  • the first frequency domain data (signal intensity Sdet1(i) ⁇ n,m>) and the first signal intensity Peak1 ⁇ n,m> for each pixel PAA are stored in the memory circuit 46.
  • FIG. 20 is a sub-flowchart showing an example of the binarization process in the first image generation process.
  • the first binary value Bin1 ⁇ n,m> for each pixel PAA is stored in the memory circuit 46.
  • the image shown in FIG. 21 is generated.
  • FIG. 21 is a diagram showing a specific example of an image in which the first binary value for each pixel is visualized.
  • FIG. 21 shows an example in which the first binary value Bin1 ⁇ n,m>, the first binary value Bin1 ⁇ n+1,m>, and the first binary value Bin1 ⁇ n,m+1> are "1," and the first binary value Bin1 ⁇ n,m-1> and the first binary value Bin1 ⁇ n-1,m> are "0.”
  • the region in the image shown in FIG. 21 where the first binary value Bin1 is “1” is defined as the "first region.”
  • the first region indicates the region in the image shown in FIG. 21 where the first signal strength Peak1 ⁇ n,m> is equal to or greater than the threshold value Sig1th.
  • FIG. 22 is a sub-flowchart showing an example of the filter generation process.
  • FIG. 23 is a sub-flowchart showing an example of edge extraction processing.
  • the second binary value Bin2 ⁇ n,m> for each pixel PAA is stored in the memory circuit 46.
  • the image shown in FIG. 24 is generated.
  • FIG. 24 is a diagram showing a specific example of an image in which the second binary value for each pixel is visualized.
  • FIG. 24 shows an example in which the second binary value Bin2 ⁇ n,m> and the second binary value Bin2 ⁇ n+1,m> are "1", and the second binary value Bin2 ⁇ n,m-1>, the second binary value Bin2 ⁇ n-1,m>, and the second binary value Bin2 ⁇ n,m+1> are "0".
  • edge extraction process is just one example, and it is also possible to use, for example, a known contour tracing processing algorithm to extract pixels PAA located on the outer periphery of the first region (see FIG. 21).
  • FIG. 25 is a sub-flowchart showing an example of the averaging process.
  • the signal processing circuit 44 calculates the average value Ave(i) for each frequency line i of the first frequency domain data (signal strength Sdet1(i) ⁇ n,m>) for all pixels PAA included in the area where the second binary value Bin2 is "1" in the image shown in FIG. 24 (step S334).
  • the average value Ave(i) for each frequency line i can be expressed by the following formula (3).
  • the signal processing circuit 44 performs a threshold determination process on the average value Ave(i) calculated in step S334 to generate a filter value Fil(i) corresponding to the frequency line i. Specifically, the signal processing circuit 44 determines whether the average value Ave(i) calculated in step S334 is equal to or greater than a predetermined threshold value Aveth (step S335).
  • the signal processing circuit 44 sets the filter value Fil(i) to "0" and stores it in the memory circuit 46 (step S336). If the average value Ave(i) is less than the threshold value Aveth (step S335; No), the signal processing circuit 44 sets the filter value Fil(i) to "1" and stores it in the memory circuit 46 (step S337).
  • the filter value Fil(i) corresponding to the frequency line i where the signal strength Ave(i) after averaging is equal to or greater than the threshold value Aveth is stored in the memory circuit 46 as "0"
  • the filter value Fil(i) corresponding to the frequency line i where the signal strength Ave(i) after averaging is less than the threshold value Aveth is stored in the memory circuit 46 as "1".
  • step S339 When the frequency line i is equal to or greater than the second frequency line i2 (i ⁇ i2) (step S339; Yes), the process returns from the filter generation process shown in FIG. 22 to the detection process flow shown in FIG. 13.
  • FIG. 26 is a diagram showing an example of the average value of the signal strength of multiple pixels in the image shown in FIG. 24.
  • FIG. 27 is a diagram showing an example of the filter value.
  • the horizontal axis indicates the frequency line i.
  • the vertical axis shown in FIG. 26 indicates the average value Ave(i) corresponding to each frequency line i.
  • the vertical axis shown in FIG. 27 indicates the filter value Fil(i) corresponding to each frequency line i.
  • the above-mentioned process causes the filter value Fil of the frequency line where the average value Ave is equal to or greater than the threshold value Aveth to become "0."
  • the example shown in Figures 26 and 27 shows an example where the filter value Fil around 0.75 Hz and the filter value Fil around 1.5 Hz are both "0.”
  • the process returns from the filter generation process shown in FIG. 22 to the detection process flow shown in FIG. 13, and the second image generation process shown in FIG. 28 is executed (FIG. 13, step S400), and in the second signal strength calculation process shown in FIG. 29 (FIG. 28, step S410), the filter value Fil(i) is applied to the first frequency domain data (signal strength Sdet1(i) ⁇ n,m>). This suppresses the signal strength corresponding to the frequency line where the filter value Fil(i) is "0".
  • FIG. 28 is a sub-flowchart showing an example of the second image generation process.
  • FIG. 29 is a sub-flowchart showing an example of the second signal intensity calculation process.
  • the signal processing circuit 44 reads out the filter value Fil(i) corresponding to the frequency line i from the memory circuit 46 (step S414).
  • the second frequency domain data (signal strength Sdet2(i) ⁇ n,m>) can be expressed by the following formula (4).
  • FIG. 30 is a diagram showing an example of second frequency domain data.
  • the horizontal axis indicates frequency line i
  • the vertical axis indicates signal strength Sdet2(i) ⁇ n,m> corresponding to each frequency line i.
  • a filter value Fil(i) corresponding to each frequency line i to the first frequency domain data (signal strength Sdet1(i) ⁇ n,m>) for each pixel PAA, second frequency domain data (signal strength Sdet2(i) ⁇ n,m>) in which the signal strength corresponding to the frequency line where the filter value Fil(i) is "0" is suppressed is obtained.
  • Second frequency domain data (signal strength Sdet2(i) ⁇ n,m>) in which the body movement component is suppressed is obtained.
  • FIG. 31 is a schematic diagram showing the positional relationship between the pulse wave component detection area and the body movement noise component detection area in the sensor area.
  • area A1+A2, which includes areas A1 and A2 indicates an area where the binarized value of the signal strength of the frequency component corresponding to body movement noise is "1".
  • area A2 excluding area A1 indicates an area where the binarized value of the signal strength of the frequency component corresponding to the pulse wave component is "1".
  • area A1 indicates an area where the binarized value of the signal strength of the frequency component corresponding to the pulse wave component is "0".
  • the filter value Fil(i) corresponding to the frequency line where the average value Ave(i) of the first frequency domain data (signal strength Sdet1(i) ⁇ n,m>) in the edge portion corresponding to the area A1 is equal to or greater than a predetermined threshold value Aveth is set to "0", and applied to the first frequency domain data (signal strength Sdet1(i) ⁇ n,m>) for each pixel PAA in the entire area (detection area AA) of the sensor area 10 to calculate the second frequency domain data (signal strength Sdet2(i) ⁇ n,m>).
  • the second frequency domain data (signal strength Sdet2(i) ⁇ n,m>) in which the body movement component is suppressed.
  • the example shown in FIG. 30 shows an example in which the signal components around 0.75 Hz and 1.5 Hz are suppressed as body movement components.
  • the signal processing circuit 44 extracts a peak value in the second frequency domain data (signal strength Sdet2(i) ⁇ n,m>) (step S418) and stores the peak value as the second signal strength Peak2 ⁇ n,m> in the memory circuit 46 (step S419).
  • the signal component near 1.3 Hz is the pulse wave component.
  • the signal strength of the frequency line corresponding to the pulse wave component is extracted as the second signal strength Peak2 ⁇ n,m>.
  • the second frequency domain data (signal intensity Sdet2(i) ⁇ n,m>) and the second signal intensity Peak2 ⁇ n,m> for each pixel PAA are stored in the memory circuit 46.
  • FIG. 32 is a sub-flowchart showing an example of the binarization process in the second image generation process.
  • step S432 By repeating the processes from step S432 to step S440 N ⁇ M times, the third binary value Bin3 ⁇ n,m> for each pixel PAA is stored in the memory circuit 46. By applying the third binary value Bin3 ⁇ n,m> for each pixel PAA to the sensor area 10, the image shown in FIG. 33 is generated.
  • FIG. 33 is a diagram showing a specific example of an image in which the third binary value for each pixel is visualized.
  • FIG. 33 shows an example in which the third binary value Bin3 ⁇ n,m>, the third binary value Bin3 ⁇ n+1,m>, and the third binary value Bin3 ⁇ n,m+1> are "1", and the third binary value Bin3 ⁇ n,m-1> and the third binary value Bin3 ⁇ n-1,m> are "0".
  • the region in the image shown in FIG. 33 where the third binary value Bin3 is "1" is defined as the "second region.”
  • the second region indicates the region in the image shown in FIG. 33 where the second signal strength Peak2 ⁇ n,m> is equal to or greater than the threshold value Sig2th.
  • FIG. 34 is a sub-flowchart showing an example of the pulse wave generation process.
  • the signal processing circuit 44 calculates the area S2 of the second region (see FIG. 33) (step S501).
  • the area S2 of the second region can be expressed by the following formula (5).
  • the signal processing circuit 44 determines whether the area S2 of the second region is less than a predetermined threshold value S2th (S2 ⁇ S2th) (step S502).
  • step S502 If the area S2 of the second region is less than the threshold value S2th (step S502; Yes), the signal processing circuit 44 selects the first frequency domain data (signal strength Sdet1(i) ⁇ n,m>) (step S503) and executes the first pulse wave generation process shown in FIG. 35 (FIG. 34, step S510).
  • FIG. 35 is a sub-flowchart showing an example of the first pulse wave generation process.
  • the signal processing circuit 44 calculates the average value Ave1(i) for each frequency line i of the first frequency domain data (signal strength Sdet1(i) ⁇ n,m>) for all pixels PAA included in the first domain (see FIG. 21) (step S514).
  • the average value Ave1(i) for each frequency line i can be expressed by the following formula (6).
  • Ave1(i) ⁇ Sdet1(i) ⁇ n,m>/ ⁇ Bin1 ⁇ n,m>...(6)
  • the signal processing circuit 44 executes a process of comparing the average value Ave1(i) calculated in step S514 with Avemax. Specifically, the signal processing circuit 44 determines whether the average value Ave1(i) calculated in step S514 is equal to or less than Avemax (step S515).
  • the frequency line ipw corresponding to Avemax which is the peak value of the signal strength Ave1(i) after the averaging process, is stored in the memory circuit 46.
  • step S518 When the frequency line i is equal to or greater than the second frequency line i2 (i ⁇ i2) (step S518; Yes), the frequency corresponding to the frequency line ipw is output as the pulse wave frequency to, for example, a host (step S519). Then, the process returns from the pulse wave generation process shown in FIG. 34 to the detection process flow shown in FIG. 13, and the detection process flow ends.
  • step S502 if the area S2 of the second region is equal to or greater than the threshold value S2th (step S502; No), the signal processing circuit 44 selects the second frequency domain data (signal strength Sdet2(i) ⁇ n,m>) (step S504) and executes the first pulse wave generation process shown in FIG. 36 (FIG. 34, step S530).
  • FIG. 36 is a sub-flowchart showing an example of the second pulse wave generation process.
  • the signal processing circuit 44 calculates the average value Ave2(i) for each frequency line i of the second frequency domain data (signal strength Sdet2(i) ⁇ n,m>) for all pixels PAA included in the second domain (see FIG. 33) (step S534).
  • the average value Ave2(i) for each frequency line i can be expressed by the following formula (7).
  • Ave2(i) ⁇ Sdet2(i) ⁇ n,m>/ ⁇ Bin3 ⁇ n,m>...(7)
  • the signal processing circuit 44 executes a process of comparing the average value Ave2(i) calculated in step S534 with Avemax. Specifically, the signal processing circuit 44 determines whether the average value Ave2(i) calculated in step S534 is equal to or less than Avemax (step S535).
  • the frequency line ipw corresponding to Avemax which is the peak value of the signal strength Ave2(i) after the averaging process, is stored in the memory circuit 46.
  • step S538 When the frequency line i becomes equal to or greater than the second frequency line i2 (i ⁇ i2) (step S538; Yes), the frequency corresponding to the frequency line ipw is output as the pulse wave frequency to, for example, a host (step S539). Then, the process returns from the pulse wave generation process shown in FIG. 34 to the detection process flow shown in FIG. 13, and the detection process flow ends.
  • FIG. 37 is a diagram showing an example of first frequency domain data when the time domain data does not include periodic noise components such as body movement noise.
  • FIG. 38 is a diagram showing an example of second frequency domain data when the time domain data does not include periodic noise components such as body movement noise.
  • the pulse wave component of the first frequency domain data (signal strength Sdet1(i) ⁇ n,m>) is extracted as the first signal strength Peak1 in the first signal strength extraction process ( Figure 16, step S210) shown in Figure 17, and as a result, the second frequency domain data (signal strength Sdet2(i) ⁇ n,m>) in which the pulse wave component is suppressed is obtained in the second signal strength calculation process (Figure 28, step S410) shown in Figure 29.
  • step S433 of the binarization process in the second image generation process shown in Figure 32 the number of pixels PAA in which the second signal strength Peak2 ⁇ n,m> is equal to or greater than the threshold value Sig2th (step S433; Yes) is drastically reduced, and as a result, the area S2 of the second region (see Figure 33) is reduced.
  • the signal processing circuit 44 selects the first frequency domain data (signal strength Sdet1(i) ⁇ n,m>) (step S503) and executes the first pulse wave generation process shown in FIG. 35 (FIG. 34, step S510). This makes it possible to obtain a highly accurate pulse wave component regardless of the presence or absence of periodic noise components such as body movement noise.
  • the above-mentioned processing makes it possible to suppress periodic body movement noise when acquiring biometric information.
  • Detection device 10 Sensor region 11 Detection control circuit 15 Gate line driving circuit 16 Signal line selection circuit 21 Sensor substrate 22 Sensor structure 23 Protective film 40 Detection circuit 42 Detection signal amplifier circuit 43 A/D conversion circuit 44 Signal processing circuit 46 Memory circuit 47 Detection timing control circuit 48 AFE circuit 61 First light source (light source) 62 Second light source (light source) 122 Control circuit 123 Power supply circuit 126 Output circuit 200, 200a Wearable device 221 TFT layer 222 Anode electrode (lower electrode) (or cathode electrode (lower electrode)) 223 Electron transport layer (lower buffer layer) (or hole transport layer (lower buffer layer)) 224 Active layer 225 Hole transport layer (upper buffer layer) (or electron transport layer (upper buffer layer)) 226 Cathode electrode (upper electrode) (or anode electrode (upper electrode)) AA Detection area GA Peripheral area GCL Gate line PAA Pixel PD Optical sensor Pdet Readout period

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Physiology (AREA)
  • Biophysics (AREA)
  • Pathology (AREA)
  • Engineering & Computer Science (AREA)
  • Cardiology (AREA)
  • Physics & Mathematics (AREA)
  • Medical Informatics (AREA)
  • Molecular Biology (AREA)
  • Surgery (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

生体情報を取得する際の周期的な体動ノイズを抑制することができる検出装置及びウェアラブルデバイスを提供する。時系列で取得した複数の画素ごとの検出値に基づき画素ごとの第１周波数領域データを生成する。第１周波数領域データの各周波数に対応する信号強度のうちの最大強度を画素ごとの第１信号強度とする。センサ領域内において第１信号強度が所定値以上となる領域を第１領域とする。第１領域の外周部の画素における第１周波数領域データに基づき、第１領域の全ての画素における第１周波数領域データの所定の周波数範囲をマスクした第２周波数領域データを生成する。第２周波数領域データの各周波数に対応する信号強度のうちの最大強度を画素ごとの第２信号強度とする。第２信号強度が所定値以上となる第２領域の面積が所定値以上である場合に、第２周波数領域データに基づき生体情報を取得する。第２領域の面積が所定値未満である場合に、第１周波数領域データに基づき生体情報を取得する。

Description

検出装置及びウェアラブルデバイス
　本発明は、検出装置及びウェアラブルデバイスに関する。
　特許文献１には、フォトダイオード等の光電変換素子が半導体基板上に複数配列された光学式センサが記載されている。光学式センサは、照射される光量に応じて光電変換素子から出力される信号が変化することで、生体情報を検出できる。
米国特許出願公開第２０１８／００１２０６９号明細書
　検出装置を人体に装着して脈波を取得する際、歩行等の人体の運動によって生じる周期的な体動ノイズを脈波として誤判別する場合がある。
　本開示は、生体情報を取得する際の周期的な体動ノイズを抑制することができる検出装置及びウェアラブルデバイスを提供することを目的とする。
　本開示の一態様に係る検出装置は、面状に配置された複数の画素を有するセンサ領域と、前記センサ領域に光を照射する光源と、前記センサ領域から取得されるデータに基づき、周期的に変動する被験者の生体情報を取得する検出回路と、を備え、前記検出回路は、時系列で取得した複数の前記画素ごとの検出値を、それぞれ周波数ごとの信号強度に変換して、前記画素ごとの第１周波数領域データを生成し、前記第１周波数領域データの各周波数に対応する信号強度のうちの最大強度を画素ごとの第１信号強度とし、前記センサ領域内において、前記第１信号強度が所定値以上となる領域を第１領域とし、前記第１領域の外周部の画素における第１周波数領域データに基づき、前記第１領域の全ての画素における第１周波数領域データの所定の周波数範囲をマスクした第２周波数領域データを生成し、前記第２周波数領域データの各周波数に対応する信号強度のうちの最大強度を画素ごとの第２信号強度とし、前記センサ領域内において、前記第２信号強度が所定値以上となる領域を第２領域とし、前記第２領域の面積が所定値以上である場合に、前記第２周波数領域データに基づき生体情報を取得し、前記第２領域の面積が所定値未満である場合に、前記第１周波数領域データに基づき生体情報を取得する。
　本開示の一態様に係るウェアラブルデバイスは、上記検出装置を備え、人体に着脱可能なリング型の形状を有する。
図１は、実施形態に係る検出装置を示す平面図である。 図２は、実施形態に係る検出装置の構成例を示すブロック図である。 図３は、実施形態に係る検出装置を示す回路図である。 図４は、複数の画素を示す回路図である。 図５は、実施形態に係る光センサの模式的な部分断面図である。 図６は、実施形態に係る検出装置の１フレーム期間における動作例を表すタイミング波形図である。 図７は、図６におけるリセット期間の動作例を表すタイミング波形図である。 図８は、図６における読み出し期間の動作例を表すタイミング波形図である。 図９は、図６における読み出し期間に含まれる１つのゲート線の駆動期間の動作例を表すタイミング波形図である。 図１０は、実施形態に係る検出装置のセンサ領域の駆動と、光源の点灯動作との関係を説明するための説明図である。 図１１は、実施形態に係る検出装置の第１適用例を示す模式図である。 図１２は、実施形態に係る検出装置の第２適用例を示す模式図である。 図１３は、実施形態に係る検出装置における検出処理フローの一例を示すフローチャートである。 図１４は、Ｒａｗデータ取得処理の一例を示すサブフローチャートである。 図１５は、検出領域内の各画素におけるＦフレーム分の検出値を示す図である。 図１６は、第１画像生成処理の一例を示すサブフローチャートである。 図１７は、第１信号強度抽出処理の一例を示すサブフローチャートである。 図１８は、時間領域データの一例を示す図である。 図１９は、周波数領域データの一例を示す図である。 図２０は、第１画像生成処理における２値化処理の一例を示すサブフローチャートである。 図２１は、画素ごとの第１バイナリ値を画像化した画像イメージの具体例を示す図である。 図２２は、フィルタ生成処理の一例を示すサブフローチャートである。 図２３は、エッジ抽出処理の一例を示すサブフローチャートである。 図２４は、画素ごとの第２バイナリ値を画像化した画像イメージの具体例を示す図である。 図２５は、平均化処理の一例を示すサブフローチャートである。 図２６は、図２４に示す画像イメージにおける複数の画素の信号強度の平均値の一例を示す図である。 図２７は、フィルタ値の一例を示す図である。 図２８は、第２画像生成処理の一例を示すサブフローチャートである。 図２９は、第２信号強度算出処理の一例を示すサブフローチャートである。 図３０は、第２周波数領域データの一例を示す図である。 図３１は、センサ領域における脈波成分検出領域と体動ノイズ成分検出領域との位置関係を示す概略図である。 図３２は、第２画像生成処理における２値化処理の一例を示すサブフローチャートである。 図３３は、画素ごとの第３バイナリ値を画像化した画像イメージの具体例を示す図である。 図３４は、脈波生成処理の一例を示すサブフローチャートである。 図３５は、第１脈波生成処理の一例を示すサブフローチャートである。 図３６は、第２脈波生成処理の一例を示すサブフローチャートである。 図３７は、時間領域データに体動ノイズ等の周期的なノイズ成分を含んでいない場合の第１周波数領域データの一例を示す図である。 図３８は、時間領域データに体動ノイズ等の周期的なノイズ成分を含んでいない場合の第２周波数領域データの一例を示す図である。
　本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。なお、以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。また、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
　図１は、実施形態に係る検出装置を示す平面図である。本開示において、検出装置１は、例えば被験者の指や手首等に装着され、生体情報として被験者の脈波を検出する検出装置として構成される。
　図１に示すように、検出装置１は、センサ基材２１と、センサ領域１０と、ゲート線駆動回路１５と、信号線選択回路１６と、ＡＦＥ（Analog　Front　End）回路４８と、制御回路１２２と、電源回路１２３と、第１光源６１及び第２光源６２と、を有する。
　検出装置１は、ホストと電気的に接続される。ホストは、例えば検出装置１が適用される機器（不図示）の上位制御装置である。実施形態１に係る検出装置１は、取得した生体情報を、出力回路１２６を介してホストに送信する。
　センサ基材２１には、フレキシブルプリント基板７１を介して制御基板１２１が電気的に接続される。フレキシブルプリント基板７１には、ＡＦＥ回路４８が設けられている。制御基板１２１には、制御回路１２２、電源回路１２３、及び出力回路１２６が設けられている。
　制御回路１２２は、例えばロジック制御信号を出力する制御ＩＣ（Control　Integrated　Circuit）である。制御回路１２２は、例えばＦＰＧＡ（Field　Programmable　Gate　Array）等のＰＬＤ（Programmable　Logic　Device）であっても良い。
　制御回路１２２は、センサ領域１０、ゲート線駆動回路１５及び信号線選択回路１６に制御信号を供給して、センサ領域１０の検出動作を制御する。また、制御回路１２２は、第１光源６１及び第２光源６２に制御信号を供給して、第１光源６１及び第２光源６２の点灯又は非点灯を制御する。
　電源回路１２３は、センサ電源電位ＶＤＤＳＮＳ（図４参照）等の電圧信号をセンサ領域１０、ゲート線駆動回路１５及び信号線選択回路１６に供給する。また、電源回路１２３は、電源電圧を第１光源６１及び第２光源６２に供給する。
　出力回路１２６は、例えばＵＳＢコントローラＩＣであり、制御回路１２２とホストとの間の通信制御を行う。
　センサ基材２１は、検出領域ＡＡと、周辺領域ＧＡとを有する。検出領域ＡＡは、センサ領域１０が有する複数の光センサＰＤ（図４参照）が行列状に設けられた領域である。周辺領域ＧＡは、検出領域ＡＡの外周と、センサ基材２１の端部との間の領域であり、光センサＰＤが設けられない領域である。
　ゲート線駆動回路１５及び信号線選択回路１６は、周辺領域ＧＡに設けられる。具体的には、ゲート線駆動回路１５は、周辺領域ＧＡのうち第２方向Ｄｙに沿って延在する領域に設けられる。信号線選択回路１６は、周辺領域ＧＡのうち第１方向Ｄｘに沿って延在する領域に設けられ、センサ領域１０とＡＦＥ回路４８との間に設けられる。
　なお、第１方向Ｄｘは、センサ基材２１と平行な面内の一方向である。第２方向Ｄｙは、センサ基材２１と平行な面内の一方向であり、第１方向Ｄｘと直交する方向である。なお、第２方向Ｄｙは、第１方向Ｄｘと直交しないで交差してもよい。また、第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向であり、センサ基材２１の法線方向である。
　複数の第１光源６１は、第１光源基材５１に設けられ、第２方向Ｄｙに沿って配列される。複数の第２光源６２は、第２光源基材５２に設けられ、第２方向Ｄｙに沿って配列される。第１光源基材５１及び第２光源基材５２は、それぞれ、制御基板１２１に設けられた端子部１２４、１２５を介して、制御回路１２２及び電源回路１２３と電気的に接続される。
　複数の第１光源６１及び複数の第２光源６２は、例えば、無機ＬＥＤ（Light　Emitting　Diode）や、有機ＥＬ（ＯＬＥＤ：Organic　Light　Emitting　Diode）等が用いられる。
　第１光源６１及び第２光源６２は、可視光、近赤外光、赤外光のうちの少なくとも１つを出射する。第１光源６１及び第２光源６２は、それぞれ異なる波長の光を出射する態様であっても良いし、同一波長の光を出射する態様であっても良い。具体的には、例えば、少なくとも第１光源６１（又は第２光源６２）を有する構成において、第１光源６１（又は第２光源６２）が出射する第１光は、赤色光又は赤外光であっても良いし、青色光又は緑色光であっても良い。あるいは、例えば、第１光源６１及び第２光源６２を有する構成において、第１光源６１が出射する第１光が赤色光であり、第２光源６２が出射する第２光が赤外光であっても良い。第１光源６１及び第２光源６２の発光色により本開示が限定されるものではない。
　本開示において、第１光源６１及び第２光源６２から出射された光は、例えば、被験者の指や手首等の表面あるいは内部で反射又は透過してセンサ領域１０に入射する。これにより、センサ領域１０は、被験者の脈波を検出することができる。
　図２は、実施形態に係る検出装置の構成例を示すブロック図である。図２に示すように、検出装置１は、さらに検出制御回路１１と検出回路４０と、有する。
　センサ領域１０は、複数の光センサＰＤを有する。センサ領域１０が有する光センサＰＤは有機フォトダイオード（ＯＰＤ：Organic　Photodiode）であり、照射される光に応じた電気信号を、検出信号Ｖｄｅｔとして信号線選択回路１６に出力する。また、センサ領域１０は、ゲート線駆動回路１５から供給されるゲート駆動信号Ｖｇｃｌにしたがって検出を行う。
　検出制御回路１１は、ゲート線駆動回路１５、信号線選択回路１６及び検出回路４０にそれぞれ制御信号を供給し、これらの動作を制御する回路である。検出制御回路１１は、スタート信号ＳＴＶ、クロック信号ＣＫ、リセット信号ＲＳＴ１等の各種制御信号をゲート線駆動回路１５に供給する。また、検出制御回路１１は、選択信号ＡＳＷ等の各種制御信号を信号線選択回路１６に供給する。また、検出制御回路１１は、各種制御信号を第１光源６１及び第２光源６２に供給して、それぞれの点灯及び非点灯を制御する。
　ゲート線駆動回路１５は、各種制御信号に基づいて複数のゲート線ＧＣＬ（図３参照）を駆動する回路である。ゲート線駆動回路１５は、複数のゲート線ＧＣＬを順次又は同時に選択し、選択されたゲート線ＧＣＬにゲート駆動信号Ｖｇｃｌを供給する。これにより、ゲート線駆動回路１５は、ゲート線ＧＣＬに接続された複数の光センサＰＤを選択する。
　信号線選択回路１６は、複数の信号線ＳＧＬ（図３参照）を順次又は同時に選択するスイッチ回路である。信号線選択回路１６は、例えばマルチプレクサである。信号線選択回路１６は、検出制御回路１１から供給される選択信号ＡＳＷに基づいて、選択された信号線ＳＧＬとＡＦＥ回路４８とを電気的に接続する。これにより、信号線選択回路１６は、光センサＰＤの検出信号Ｖｄｅｔを検出回路４０に出力する。
　検出回路４０は、ＡＦＥ回路４８と、信号処理回路４４と、記憶回路４６と、検出タイミング制御回路４７と、を備える。検出タイミング制御回路４７は、検出制御回路１１から供給される制御信号に基づいて、ＡＦＥ回路４８と、信号処理回路４４と、が同期して動作するように制御する。
　ＡＦＥ回路４８は、センサ領域１０から出力される各光センサＰＤの検出信号を時系列で検出する。ＡＦＥ回路４８は、例えばアナログフロントエンドＩＣである。
　ＡＦＥ回路４８は、少なくとも検出信号増幅回路４２及びＡ／Ｄ変換回路４３の機能を有する信号処理回路である。検出信号増幅回路４２は、検出信号Ｖｄｅｔを増幅する。Ａ／Ｄ変換回路４３は、検出信号増幅回路４２から出力されるアナログ信号を所定のサンプリング周期でデジタル信号に変換する。
　本開示において、信号処理回路４４及び記憶回路４６は、制御回路１２２に含まれる。
　信号処理回路４４は、ＡＦＥ回路４８から出力される各光センサＰＤの検出値に基づき、被験者の脈波を取得する。
　記憶回路４６は、信号処理回路４４で処理された信号を一時的に保存する。記憶回路４６は、例えばＲＡＭ（Random　Access　Memory）、ＲＯＭ（Read　Only　Memory）、ＥＥＰＲＯＭ（Electrically　Erasable　Programmable　Read　Only　Memory）等を含む態様であっても良い。また、記憶回路４６は、レジスタ回路等であっても良い。
　次に、検出装置１の回路構成例について説明する。図３は、実施形態に係る検出装置を示す回路図である。図３に示すように、センサ領域１０は、面状に配置された複数の画素ＰＡＡを有する。
　具体的に、複数の画素ＰＡＡは、例えば、第１方向Ｄｘ及び第２方向Ｄｙに並びマトリクス状に配列される。これに限定されず、複数の画素ＰＡＡは、検出領域ＡＡにおいて千鳥配置される態様であっても良い。
　複数の画素ＰＡＡには、それぞれ光センサＰＤが設けられている。光センサＰＤは、それぞれに照射される光に応じた電気信号（電位）を出力する。
　ゲート線ＧＣＬは、第１方向Ｄｘに延在し、第１方向Ｄｘに配列された複数の画素ＰＡＡと接続される。また、複数のゲート線ＧＣＬ（１）、ＧＣＬ（２）、…、ＧＣＬ（８）は、第２方向Ｄｙに配列され、それぞれゲート線駆動回路１５に接続される。なお、以下の説明において、複数のゲート線ＧＣＬ（１）、ＧＣＬ（２）、…、ＧＣＬ（８）を区別して説明する必要がない場合には、単にゲート線ＧＣＬと表す。また、図３では説明を分かりやすくするために、８本のゲート線ＧＣＬを示しているが、あくまで一例であり、ゲート線ＧＣＬは、Ｍ本（Ｍは自然数、例えばＭ＝２５６）配列されていてもよい。
　信号線ＳＧＬは、第２方向Ｄｙに延在し、第２方向Ｄｙに配列された複数の画素ＰＡＡの光センサＰＤに接続される。また、複数の信号線ＳＧＬ（１）、ＳＧＬ（２）、…、ＳＧＬ（１２）は、第１方向Ｄｘに配列されて、それぞれ信号線選択回路１６及びリセット回路１７に接続される。なお、以下の説明において、複数の信号線ＳＧＬ（１）、ＳＧＬ（２）、…、ＳＧＬ（１２）を区別して説明する必要がない場合には、単に信号線ＳＧＬと表す。
　また、説明を分かりやすくするために、１２本の信号線ＳＧＬを示しているが、あくまで一例であり、信号線ＳＧＬは、Ｎ本（Ｎは自然数、例えばＮ＝２５２）配列されていてもよい。また、図３では、信号線選択回路１６とリセット回路１７との間にセンサ領域１０が設けられている。これに限定されず、信号線選択回路１６とリセット回路１７とは、信号線ＳＧＬの同じ方向の端部にそれぞれ接続されていてもよい。
　ゲート線駆動回路１５は、スタート信号ＳＴＶ、クロック信号ＣＫ、リセット信号ＲＳＴ１等の各種制御信号を、制御回路１２２（図１参照）から受け取る。ゲート線駆動回路１５は、各種制御信号に基づいて、複数のゲート線ＧＣＬ（１）、ＧＣＬ（２）、…、ＧＣＬ（８）を時分割的に順次選択する。ゲート線駆動回路１５は、選択されたゲート線ＧＣＬにゲート駆動信号Ｖｇｃｌを供給する。これにより、ゲート線ＧＣＬに接続された複数の第１スイッチング素子Ｔｒにゲート駆動信号Ｖｇｃｌが供給され、第１方向Ｄｘに配列された複数の画素ＰＡＡが、検出対象として選択される。
　信号線選択回路１６は、複数の選択信号線Ｌｓｅｌと、複数の出力信号線Ｌｏｕｔと、第３スイッチング素子ＴｒＳと、を有する。複数の第３スイッチング素子ＴｒＳは、それぞれ複数の信号線ＳＧＬに対応して設けられている。６本の信号線ＳＧＬ（１）、ＳＧＬ（２）、…、ＳＧＬ（６）は、共通の出力信号線Ｌｏｕｔ１に接続される。６本の信号線ＳＧＬ（７）、ＳＧＬ（８）、…、ＳＧＬ（１２）は、共通の出力信号線Ｌｏｕｔ２に接続される。出力信号線Ｌｏｕｔ１、Ｌｏｕｔ２は、それぞれＡＦＥ回路４８に接続される。
　ここで、信号線ＳＧＬ（１）、ＳＧＬ（２）、…、ＳＧＬ（６）を第１信号線ブロックとし、信号線ＳＧＬ（７）、ＳＧＬ（８）、…、ＳＧＬ（１２）を第２信号線ブロックとする。複数の選択信号線Ｌｓｅｌは、１つの信号線ブロックに含まれる第３スイッチング素子ＴｒＳのゲートにそれぞれ接続される。また、１本の選択信号線Ｌｓｅｌは、複数の信号線ブロックの第３スイッチング素子ＴｒＳのゲートに接続される。
　具体的には、選択信号線Ｌｓｅｌ１、Ｌｓｅｌ２、…、Ｌｓｅｌ６は、それぞれ信号線ＳＧＬ（１）、ＳＧＬ（２）、…、ＳＧＬ（６）に対応する第３スイッチング素子ＴｒＳと接続される。また、選択信号線Ｌｓｅｌ１は、信号線ＳＧＬ（１）に対応する第３スイッチング素子ＴｒＳと、信号線ＳＧＬ（７）に対応する第３スイッチング素子ＴｒＳと、に接続される。選択信号線Ｌｓｅｌ２は、信号線ＳＧＬ（２）に対応する第３スイッチング素子ＴｒＳと、信号線ＳＧＬ（８）に対応する第３スイッチング素子ＴｒＳと、に接続される。
　制御回路１２２（図１参照）は、選択信号ＡＳＷを順次選択信号線Ｌｓｅｌに供給する。これにより、信号線選択回路１６は、第３スイッチング素子ＴｒＳの動作により、１つの信号線ブロックにおいて信号線ＳＧＬを時分割的に順次選択する。また、信号線選択回路１６は、複数の信号線ブロックでそれぞれ１本ずつ信号線ＳＧＬを選択する。このような構成により、検出装置１は、ＡＦＥ回路４８を含むＩＣ（Integrated　Circuit）の数、又はＩＣの端子数を少なくすることができる。
　図３に示すように、リセット回路１７は、基準信号線Ｌｖｒ、リセット信号線Ｌｒｓｔ及び第４スイッチング素子ＴｒＲを有する。第４スイッチング素子ＴｒＲは、複数の信号線ＳＧＬに対応して設けられている。基準信号線Ｌｖｒは、複数の第４スイッチング素子ＴｒＲのソース又はドレインの一方に接続される。リセット信号線Ｌｒｓｔは、複数の第４スイッチング素子ＴｒＲのゲートに接続される。
　制御回路１２２は、リセット信号ＲＳＴ２をリセット信号線Ｌｒｓｔに供給する。これにより、複数の第４スイッチング素子ＴｒＲがオンになり、複数の信号線ＳＧＬは基準信号線Ｌｖｒと電気的に接続される。電源回路１２３は、基準信号ＣＯＭを基準信号線Ｌｖｒに供給する。これにより、複数の画素ＰＡＡに含まれる容量素子Ｃａ（図４参照）に基準信号ＣＯＭが供給される。
　図４は、実施形態に係る検出装置の複数の画素を示す回路図である。なお、図４では、ＡＦＥ回路４８の回路構成も併せて示している。図４に示すように、画素ＰＡＡは、光センサＰＤと、容量素子Ｃａと、第１スイッチング素子Ｔｒ１とを含む。容量素子Ｃａは、光センサＰＤに形成される容量（センサ容量）であり、等価的に光センサＰＤと並列に接続される。さらに、信号線容量Ｃｃは、信号線ＳＧＬに形成される寄生容量であり、等価的に、信号線ＳＧＬと、光センサＰＤのアノード及び容量素子Ｃａの一端側との間に形成される。
　図４では、複数のゲート線ＧＣＬのうち、第２方向Ｄｙに並ぶ２つのゲート線ＧＣＬ（ｍ）、ＧＣＬ（ｍ＋１）を示す。また、複数の信号線ＳＧＬのうち、第１方向Ｄｘに並ぶ２つの信号線ＳＧＬ（ｎ）、ＳＧＬ（ｎ＋１）を示す。画素ＰＡＡは、ゲート線ＧＣＬと信号線ＳＧＬとで囲まれた領域である。
　第１スイッチング素子Ｔｒは、光センサＰＤに対応して設けられる。第１スイッチング素子Ｔｒは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Metal　Oxide　Semiconductor）型のＴＦＴ（Thin　Film　Transistor）で構成されている。
　第１方向Ｄｘに並ぶ複数の画素ＰＡＡに属する第１スイッチング素子Ｔｒのゲートは、ゲート線ＧＣＬに接続される。第２方向Ｄｙに並ぶ複数の画素ＰＡＡに属する第１スイッチング素子Ｔｒのソースは、信号線ＳＧＬに接続される。第１スイッチング素子Ｔｒのドレインは、光センサＰＤのカソード及び容量素子Ｃａに接続される。
　光センサＰＤのアノードには、電源回路１２３からセンサ電源信号（電位）ＶＤＤＳＮＳが供給される。また、光センサＰＤのカソードには、電源回路１２３から、信号線ＳＧＬ及び容量素子Ｃａの初期電位となる基準信号ＣＯＭが供給される。
　画素ＰＡＡに光が照射されると、光センサＰＤには光量に応じた電流が流れ、これにより容量素子Ｃａには光量に応じた電荷が蓄積される。第１スイッチング素子Ｔｒがオンになると、容量素子Ｃａに蓄積された電荷に応じて、信号線ＳＧＬに電流が流れる。信号線ＳＧＬは、信号線選択回路１６の第３スイッチング素子ＴｒＳを介してＡＦＥ回路４８に接続される。これにより、検出装置１は、画素ＰＡＡごとに光センサＰＤに照射される光の光量に応じた信号を検出できる。
　ＡＦＥ回路４８は、読み出し期間Ｐｄｅｔ（図６参照）にスイッチＳＳＷがオンになり、信号線ＳＧＬと接続される。ＡＦＥ回路４８の検出信号増幅回路４２は、信号線ＳＧＬから供給された電流を電圧に変換して増幅する。検出信号増幅回路４２の非反転入力部（＋）には、固定された電位を有する基準電位（Ｖｒｅｆ）が入力され、反転入力端子（－）には、信号線ＳＧＬが接続される。実施形態では、基準電位（Ｖｒｅｆ）電圧として基準信号ＣＯＭと同じ信号が入力される。また、検出信号増幅回路４２は、容量素子Ｃｂ及びリセットスイッチＲＳＷを有する。リセット期間Ｐｒｓｔ（図６参照）において、リセットスイッチＲＳＷがオンになり、容量素子Ｃｂの電荷がリセットされる。
　次に、光センサＰＤの構成について説明する。図５は、実施形態に係る光センサの模式的な部分断面図である。検出装置１のセンサ領域１０は、センサ基材２１と、センサ構造体２２と、保護膜２３と、を備える。センサ基材２１は、例えば、フィルム状の樹脂で形成された絶縁性の基材である。
　センサ構造体２２は、ＴＦＴ層２２１と、アノード電極（下部電極）２２２と、光センサＰＤと、カソード電極（上部電極）２２６と、を有する。
　ＴＦＴ層２２１には、ゲート線ＧＣＬ、信号線ＳＧＬ等の各種配線が設けられる。センサ基材２１及びＴＦＴ層２２１は、センサを駆動する駆動回路であり、バックプレーンとも呼ばれる。
　光センサＰＤは、活性層２２４と、活性層２２４とアノード電極（下部電極）２２２との間に設けられた電子輸送層（下側バッファ層）２２３と、活性層２２４とカソード電極（上部電極）２２６との間に設けられた正孔輸送層（上側バッファ層）２２５と、を有する。言い換えると、光センサＰＤの電子輸送層（下側バッファ層）２２３、活性層２２４、正孔輸送層（上側バッファ層）２２５は、センサ基材２１に垂直な方向で、この順で積層される。
　活性層２２４は、照射される光に応じて特性（例えば、電圧電流特性や抵抗値）が変化する。活性層２２４の材料として、有機材料が用いられる。具体的には、活性層２２４は、ｐ型有機半導体と、ｎ型有機半導体であるｎ型フラーレン誘導体（ＰＣＢＭ）とが混在するバルクヘテロ構造である。活性層２２４として、例えば、低分子有機材料であるＣ６０（フラーレン）、ＰＣＢＭ（フェニルＣ６１酪酸メチルエステル：Phenyl　C61-butyric　acid　methyl　ester）、ＣｕＰｃ（銅フタロシアニン：Copper　Phthalocyanine）、Ｆ１６ＣｕＰｃ（フッ素化銅フタロシアニン）、ｒｕｂｒｅｎｅ（ルブレン：5,6,11,12-tetraphenyltetracene）、ＰＤＩ（Perylene（ペリレン）の誘導体）等を用いることができる。
　活性層２２４は、これらの低分子有機材料を用いて蒸着型（Dry　Process）で形成することができる。この場合、活性層２２４は、例えば、ＣｕＰｃとＦ１６ＣｕＰｃとの積層膜、又はｒｕｂｒｅｎｅとＣ６０との積層膜であってもよい。活性層２２４は、塗布型（Wet　Process）で形成することもできる。この場合、活性層２２４は、上述した低分子有機材料と高分子有機材料とを組み合わせた材料が用いられる。高分子有機材料として、例えばＰ３ＨＴ（poly（3-hexylthiophene））、Ｆ８ＢＴ（F8-alt-benzothiadiazole）等を用いることができる。活性層２２４は、Ｐ３ＨＴとＰＣＢＭとが混合した状態の膜、又はＦ８ＢＴとＰＤＩとが混合した状態の膜とすることができる。
　電子輸送層（下側バッファ層）２２３及び正孔輸送層（上側バッファ層）２２５は、活性層２２４で発生した電子及び正孔がアノード電極（下部電極）２２２又はカソード電極（上部電極）２２６に到達しやすくするために設けられる。電子輸送層（下側バッファ層）２２３は、アノード電極（下部電極）２２２の上に直接、接する。活性層２２４は、電子輸送層（下側バッファ層）２２３の上に直接、接する。電子輸送層（下側バッファ層）２２３の材料は、エトキシ化ポリエチレンイミン（ＰＥＩＥ）が用いられる。
　正孔輸送層（上側バッファ層）２２５は、活性層２２４の上に直接、接し、カソード電極（上部電極）２２６は、正孔輸送層（上側バッファ層）２２５の上に直接、接する。正孔輸送層（上側バッファ層）２２５は、酸化金属層とされる。酸化金属層として、酸化タングステン（ＷＯ３）、酸化モリブデン等が用いられる。
　なお、電子輸送層（下側バッファ層）２２３、活性層２２４及び正孔輸送層（上側バッファ層）２２５の材料、製法はあくまで一例であり、他の材料、製法であってもよい。
　アノード電極（下部電極）２２２と、カソード電極（上部電極）２２６とは、光センサＰＤを挟んで対向する。カソード電極（上部電極）２２６は、例えば、ＩＴＯ（Indium　Tin　Oxide）等の透光性を有する導電性材料が用いられる。アノード電極（下部電極）２２２は、例えば、銀（Ａｇ）やアルミニウム（Ａｌ）等の金属材料が用いられる。又は、アノード電極（下部電極）２２２は、これらの金属材料の少なくとも１以上を含む合金材料であってもよい。
　アノード電極（下部電極）２２２の膜厚を制御することで、透光性を有する半透過型電極としてアノード電極（下部電極）２２２を形成できる。例えば、アノード電極（下部電極）２２２は、膜厚１０ｎｍのＡｇ薄膜で形成することで、６０％程度の透光性を有する。この場合、光センサＰＤは、例えば第１面ＦＤ側から照射される第１光ＬＤを検出できる。
　保護膜２３は、カソード電極（上部電極）２２６を覆って第２面ＦＵに設けられる。保護膜２３は、パッシベーション膜であり、光センサＰＤを保護するために設けられている。
　なお、図４では、光センサＰＤのアノードに電源回路１２３からセンサ電源信号ＶＤＤＳＮＳが供給され、光センサＰＤのカソードに電源回路１２３から信号線ＳＧＬ及び容量素子Ｃａの初期電位となる基準信号ＣＯＭが供給される構成を例示したが、例えば、光センサＰＤのカソードに電源回路１２３からセンサ電源信号ＶＤＤＳＮＳが供給され、光センサＰＤのアノードに電源回路１２３から信号線ＳＧＬ及び容量素子Ｃａの初期電位となる基準信号ＣＯＭが供給される構成であっても良い。この場合、上述した構成とは異なり、光センサＰＤは、活性層２２４と、活性層２２４とカソード電極（下部電極）２２２との間に設けられた正孔輸送層（下側バッファ層）２２３と、活性層２２４とアノード電極（上部電極）２２６との間に設けられた電子輸送層（上側バッファ層）２２５と、を有する。言い換えると、光センサＰＤの正孔輸送層（下側バッファ層）２２３、活性層２２４、電子輸送層（上側バッファ層）２２５は、センサ基材２１に垂直な方向で、この順で積層される。
　また、本開示において、光センサＰＤは有機フォトダイオード（ＯＰＤ）に限定されない。光センサＰＤは、例えばシリコンフォトダイオード（ＳｉＰＤ）であっても良い。
　次に、検出装置１の動作例について説明する。図６は、実施形態に係る検出装置の１フレーム期間における動作例を表すタイミング波形図である。図７は、図６におけるリセット期間の動作例を表すタイミング波形図である。図８は、図６における読み出し期間の動作例を表すタイミング波形図である。図９は、図６における行読み出し期間ＶＲに含まれる１つのゲート線の駆動期間の動作例を表すタイミング波形図である。図１０は、実施形態に係る検出装置のセンサ領域の駆動と、光源の点灯動作との関係を説明するための説明図である。
　図６に示すように、検出装置１は、リセット期間Ｐｒｓｔ、露光期間Ｐｅｘ及び読み出し期間Ｐｄｅｔを有する。電源回路１２３は、リセット期間Ｐｒｓｔ、露光期間Ｐｅｘ及び読み出し期間Ｐｄｅｔに亘って、センサ電源信号ＶＤＤＳＮＳを光センサＰＤのアノードに供給する。センサ電源信号ＶＤＤＳＮＳは光センサＰＤのアノード－カソード間に逆バイアスを印加する信号である。例えば、光センサＰＤのカソードには実質０．７５Ｖの基準信号ＣＯＭがされているが、アノードに実質－１．２５Ｖのセンサ電源信号ＶＤＤＳＮＳを印加することにより、アノード－カソード間は実質２．０Ｖで逆バイアスされる。制御回路１２２は、リセット信号ＲＳＴ２を”Ｈ”とした後にゲート線駆動回路１５にスタート信号ＳＴＶおよびクロック信号ＣＫを供給し、リセット期間Ｐｒｓｔが開始する。リセット期間Ｐｒｓｔにおいて、制御回路１２２は、基準信号ＣＯＭをリセット回路１７に供給し、リセット信号ＲＳＴ２によってリセット電圧を供給するための第４スイッチング素子ＴｒＲをオンさせる。これにより各信号線ＳＧＬにはリセット電圧として基準信号ＣＯＭが供給される。基準信号ＣＯＭは、例えば０．７５Ｖとされる。
　リセット期間Ｐｒｓｔにおいて、ゲート線駆動回路１５は、スタート信号ＳＴＶ、クロック信号ＣＫ及びリセット信号ＲＳＴ１に基づいて、順次ゲート線ＧＣＬを選択する。ゲート線駆動回路１５は、ゲート駆動信号Ｖｇｃｌ｛Ｖｇｃｌ（１）～Ｖｇｃｌ（Ｍ）｝をゲート線ＧＣＬに順次供給する。ゲート駆動信号Ｖｇｃｌは、高レベル電圧である電源電圧ＶＤＤと低レベル電圧である電源電圧ＶＳＳとを有するパルス状の波形を有する。図６では、Ｍ本（例えばＭ＝２５６）のゲート線ＧＣＬが設けられており、各ゲート線ＧＣＬに、ゲート駆動信号Ｖｇｃｌ（１）、…、Ｖｇｃｌ（Ｍ）が順次供給され、複数の第１スイッチング素子Ｔｒは各行毎に順次導通され、リセット電圧が供給される。リセット電圧として例えば、基準信号ＣＯＭの電圧０．７５Ｖが供給される。
　具体的には、図７に示すように、ゲート線駆動回路１５は、期間Ｖ（１）において、ゲート線ＧＣＬ（１）に、高レベル電圧（電源電圧ＶＤＤ）のゲート駆動信号Ｖｇｃｌ（１）を供給する。制御回路１２２は、ゲート駆動信号Ｖｇｃｌ（１）が高レベル電圧（電源電圧ＶＤＤ）の期間に、選択信号ＡＳＷ１、…、ＡＳＷ６の少なくとも１つ（図７では選択信号ＡＳＷ１）を、信号線選択回路１６に供給する。これにより、選択信号ＡＳＷ１により選択された画素ＰＡＡの信号線ＳＧＬがＡＦＥ回路４８に接続される。この結果、第３スイッチング素子ＴｒＳとＡＦＥ回路４８との間の接続配線にもリセット電圧（基準信号ＣＯＭ）が供給される。
　同様に、ゲート線駆動回路１５は、期間Ｖ（２）、…、Ｖ（Ｍ－１）、Ｖ（Ｍ）において、ゲート線ＧＣＬ（２）、…、ＧＣＬ（Ｍ－１）、ＧＣＬ（Ｍ）に、それぞれ高レベル電圧のゲート駆動信号Ｖｇｃｌ（２）、…、Ｖｇｃｌ（Ｍ－１）、Ｖｇｃｌ（Ｍ）を供給する。
　これにより、リセット期間Ｐｒｓｔでは、全ての画素ＰＡＡの容量素子Ｃａは、順次信号線ＳＧＬと電気的に接続されて、基準信号ＣＯＭが供給される。この結果、容量素子Ｃａの容量がリセットされる。尚、部分的にゲート線、および信号線ＳＧＬを選択することにより画素ＰＡＡのうち一部の容量素子Ｃａの容量をリセットすることも可能である。
　露光するタイミングの例として、ゲート線非選択時露光制御方法と常時露光制御方法がある。ゲート線非選択時露光制御方法においては、検出対象の光センサＰＤに接続された全てのゲート線ＧＣＬにゲート駆動信号｛Ｖｇｃｌ（１）～（Ｍ）｝が順次供給され、検出対象の全ての光センサＰＤにリセット電圧が供給される。その後、検出対象の光センサＰＤに接続された全てのゲート線ＧＣＬが低電圧（第１スイッチング素子Ｔｒがオフ）になると露光が開始され、露光期間Ｐｅｘの間に露光が行われる。露光が終了すると前述のように検出対象の光センサＰＤに接続されたゲート線ＧＣＬにゲート駆動信号｛Ｖｇｃｌ（１）～（Ｍ）｝が順次供給され、読み出し期間Ｐｄｅｔに読み出しが行われる。常時露光制御方法においては、リセット期間Ｐｒｓｔ、読み出し期間Ｐｄｅｔにおいても露光を行う制御（常時露光制御）をすることも可能である。この場合は、リセット期間Ｐｒｓｔにゲート駆動信号Ｖｇｃｌ（１）がゲート線ＧＣＬに供給された後に、露光期間Ｐｅｘ（１）が開始する。ここで、露光期間Ｐｅｘ｛（１）・・・（Ｍ）｝とは実質的な露光期間であり光センサＰＤから容量素子Ｃａへ充電される期間とされ、この期間外に光が照射されている期間は含まない。リセット期間Ｐｒｓｔに容量素子Ｃａにチャージされた電荷が光照射によって光センサＰＤに逆方向電流（カソードからアノードへ）として流れ、容量素子Ｃａの両端の電位差は減少する。なお、各ゲート線ＧＣＬに対応する画素ＰＡＡでの、実質的な露光期間Ｐｅｘ（１）、…、Ｐｅｘ（Ｍ）は、開始のタイミング及び終了のタイミングが異なっている。露光期間Ｐｅｘ（１）、…、Ｐｅｘ（Ｍ）は、それぞれ、リセット期間Ｐｒｓｔでゲート駆動信号Ｖｇｃｌが高レベル電圧の電源電圧ＶＤＤから低レベル電圧の電源電圧ＶＳＳに変化したタイミングで開始される。また、露光期間Ｐｅｘ（１）、…、Ｐｅｘ（Ｍ）は、それぞれ、読み出し期間Ｐｄｅｔでゲート駆動信号Ｖｇｃｌが電源電圧ＶＳＳから電源電圧ＶＤＤに変化したタイミングで終了する。各露光期間Ｐｅｘ（１）、…、Ｐｅｘ（Ｍ）の露光時間の長さは等しい。
　露光期間Ｐｅｘ｛（１）・・・（Ｍ）｝では、各画素ＰＡＡで、光センサＰＤに照射された光に応じて電流が流れる。この結果、各容量素子Ｃａに電荷が蓄積される。
　読み出し期間Ｐｄｅｔが開始する前のタイミングで、制御回路１２２は、リセット信号ＲＳＴ２を低レベル電圧にする。これにより、リセット回路１７の動作が停止する。尚、リセット信号はリセット期間Ｐｒｓｔのみ高レベル電圧としてもよい。読み出し期間Ｐｄｅｔでは、リセット期間Ｐｒｓｔと同様に、ゲート線駆動回路１５は、ゲート線ＧＣＬにゲート駆動信号Ｖｇｃｌ（１）、…、Ｖｇｃｌ（Ｍ）を順次供給する。
　具体的には、図８に示すように、ゲート線駆動回路１５は、行読み出し期間ＶＲ（１）において、ゲート線ＧＣＬ（１）に、高レベル電圧（電源電圧ＶＤＤ）のゲート駆動信号Ｖｇｃｌ（１）を供給する。制御回路１２２は、ゲート駆動信号Ｖｇｃｌ（１）が高レベル電圧（電源電圧ＶＤＤ）の期間に、選択信号ＡＳＷ１、…、ＡＳＷ６を、信号線選択回路１６に順次供給する。これにより、ゲート駆動信号Ｖｇｃｌ（１）により選択された画素ＰＡＡの信号線ＳＧＬが順次ＡＦＥ回路４８に接続される。この結果、検出信号Ｖｄｅｔが画素ＰＡＡごとにＡＦＥ回路４８に供給される。
　同様に、ゲート線駆動回路１５は、行読み出し期間ＶＲ（２）、…、ＶＲ（Ｍ－１）、ＶＲ（Ｍ）において、ゲート線ＧＣＬ（２）、…、ＧＣＬ（Ｍ－１）、ＧＣＬ（Ｍ）に、それぞれ高レベル電圧のゲート駆動信号Ｖｇｃｌ（２）、…、Ｖｇｃｌ（Ｍ－１）、Ｖｇｃｌ（Ｍ）を供給する。すなわち、ゲート線駆動回路１５は、行読み出し期間ＶＲ（１）、ＶＲ（２）、…、ＶＲ（Ｍ－１）、ＶＲ（Ｍ）ごとに、ゲート線ＧＣＬにゲート駆動信号Ｖｇｃｌを供給する。各ゲート駆動信号Ｖｇｃｌが高レベル電圧となる期間ごとに、信号線選択回路１６は選択信号ＡＳＷに基づいて、順次又は同時に信号線ＳＧＬを選択する。信号線選択回路１６は、信号線ＳＧＬごとに順次又は同時に、１つのＡＦＥ回路４８に接続する。これにより、読み出し期間Ｐｄｅｔで、検出装置１は、全ての画素ＰＡＡの検出信号ＶｄｅｔをＡＦＥ回路４８に出力することができる。
　以下、図９を参照して、図６における１つのゲート駆動信号Ｖｇｃｌ（ｊ）の供給期間である行読み出し期間ＶＲ中の動作例について説明する。図６では、最初のゲート駆動信号Ｖｇｃｌ（１）に行読み出し期間ＶＲの符号を付しているが、他のゲート駆動信号Ｖｇｃｌ（２）、…、Ｖｇｃｌ（Ｍ）についても同様である。ｊは、１からＭのいずれかの自然数である。
　図９および図４に示すように、第３スイッチング素子ＴｒＳの出力（Ｖｏｕｔ）は予め基準電位（Ｖｒｅｆ）電圧にリセットされている。基準電位（Ｖｒｅｆ）電圧はリセット電圧とされ、例えば０．７５Ｖとされる。次にゲート駆動信号Ｖｇｃｌ（ｊ）がハイレベルとなり当該行の第１スイッチング素子Ｔｒがオンし、各行の信号線ＳＧＬは当該画素ＰＡＡの容量（容量素子Ｃａ）に蓄積された電荷に応じた電圧になる。ゲート駆動信号Ｖｇｃｌ（ｊ）の立ち上がりから期間ｔ１の経過後、選択信号ＡＳＷ（ｋ）がハイになる期間ｔ２が生じる。選択信号ＡＳＷ（ｋ）がハイになって第３スイッチング素子ＴｒＳがオンすると、当該第３スイッチング素子ＴｒＳを介して、ＡＦＥ回路４８と画素ＰＡＡの容量（容量素子Ｃａ）が電気的に接続される。このため、第３スイッチング素子ＴｒＳの出力（Ｖｏｕｔ）（図４参照）が当該画素ＰＡＡの容量（容量素子Ｃａ）に蓄積された電荷に応じた電圧に変化する（期間ｔ３）。図９の例では期間ｔ３のようにこの電圧はリセット電圧から下がっている。その後、スイッチＳＳＷがオン（ＳＳＷ信号のハイレベルの期間ｔ４）すると当該画素ＰＡＡの容量（容量素子Ｃａ）に蓄積された電荷がＡＦＥ回路４８の検出信号増幅回路４２の容量（容量素子Ｃｂ）へ移動し、検出信号増幅回路４２の出力電圧は容量素子Ｃｂに蓄積された電荷に応じた電圧となる。このとき検出信号増幅回路４２の反転入力部はオペアンプのイマジナリショート電位となるため、基準電位（Ｖｒｅｆ）となっている。検出信号増幅回路４２の出力電圧はＡ／Ｄ変換回路４３で読み出す。図９の例では、各列の信号線ＳＧＬに対応する選択信号ＡＳＷ（ｋ）、ＡＳＷ（ｋ＋１）、…の波形がハイになって第３スイッチング素子ＴｒＳを順次オンさせ、同様の動作を順次行うことで当該ゲート線ＧＣＬに接続された画素ＰＡＡの容量（容量素子Ｃａ）に蓄積された電荷を順次読み出している。なお図９におけるＡＳＷ（ｋ）、ＡＳＷ（ｋ＋１）…は、例えば、図９におけるＡＳＷ１からＡＳＷ６のいずれかである。
　具体的には、スイッチＳＳＷがオンになる期間ｔ４が生じると、画素ＰＡＡの容量（容量素子Ｃａ）からＡＦＥ回路４８の検出信号増幅回路４２の容量（容量素子Ｃｂ）へ電荷が移動する。このとき検出信号増幅回路４２の非反転入力（＋）は、基準電位（Ｖｒｅｆ）電圧（例えば、０．７５［Ｖ］）にバイアスされている。このため、検出信号増幅回路４２の入力間のイマジナリショートにより第３スイッチング素子ＴｒＳの出力（Ｖｏｕｔ）も基準電位（Ｖｒｅｆ）電圧になる。また、容量素子Ｃｂの電圧は、選択信号ＡＳＷ（ｋ）に応じて第３スイッチング素子ＴｒＳがオンした箇所の画素ＰＡＡの容量（容量素子Ｃａ）に蓄積された電荷に応じた電圧となる。検出信号増幅回路４２の出力は、イマジナリショートによって第３スイッチング素子ＴｒＳの出力（Ｖｏｕｔ）が基準電位（Ｖｒｅｆ）電圧になった後に、容量素子Ｃｂの容量に応じた電圧になる。検出信号増幅回路４２の出力電圧はＡ／Ｄ変換回路４３で読み取られる。なお、容量素子Ｃｂの電圧とは、例えば、容量素子Ｃｂを構成するコンデンサに設けられる２つの電極間の電圧である。
　図１０に示す例では、期間ｔ（１）、期間ｔ（２）、期間ｔ（３）、期間ｔ（４）のそれぞれにおいて、検出装置１は、上述したリセット期間Ｐｒｓｔ、露光期間Ｐｅｘ｛（１）・・・（Ｍ）｝及び読み出し期間Ｐｄｅｔを実行する。リセット期間Ｐｒｓｔ及び読み出し期間Ｐｄｅｔにおいて、ゲート線駆動回路１５は、ゲート線ＧＣＬ（１）からゲート線ＧＣＬ（Ｍ）まで順次走査する。以下の説明において、期間ｔ（１）、期間ｔ（２）、期間ｔ（３）、期間ｔ（４）での検出、すなわち、リセット期間Ｐｒｓｔ及び読み出し期間Ｐｄｅｔでゲート線ＧＣＬ（１）からゲート線ＧＣＬ（Ｍ）まで走査され、各列の信号線ＳＧＬから検出信号Ｖｄｅｔを取得する検出を、１フレームの検出と表す。
　制御回路１２２は、検出対象に応じて光源の点灯、非点灯を制御することができる。図１０では、期間ｔ（１）及び期間ｔ（３）に第１光源６１が点灯され、期間ｔ（２）及び期間ｔ（４）に第２光源６２が点灯される例を示している。すなわち、図１０に示す第１例において、制御回路１２２は、１フレームの検出ごとに、第１光源６１と第２光源６２とを交互に点灯、非点灯を切り換える。これに限らず、例えば、制御回路１２２は、所定期間ごとに第１光源６１及び第２光源６２の点灯、非点灯を切り換えてもよいし、いずれか一方を連続して点灯してもよい。
　次に、実施形態１に係る検出装置１の適用例について説明する。図１１は、実施形態に係る検出装置の第１適用例を示す模式図である。図１２は、実施形態に係る検出装置の第２適用例を示す模式図である。
　図１１に示す第１適用例において、検出装置１は、人体に着脱自在な指輪型のウェアラブルデバイス２００であり、被験者の指Ｆｇに装着される。指Ｆｇは、拇指、示指、中指、薬指、小指等を含む。図１１に示す第１適用例において、本開示に係る検出装置１は、装着された指Ｆｇから脈波を取得する。
　図１２に示す第２適用例において、検出装置１は、スマートウォッチ、腕時計、リストバンド等のリング型のウェアラブルデバイス２００ａであり、被験者の人体ＨＢに装着される。人体ＨＢは、被験者の手首、腕、足等を含む。図１２に示す第２適用例において、検出装置１は、装着された人体ＨＢ（例えば被験者の腕）から脈波を取得する。
　上述した構成の検出装置１を適用したウェアラブルデバイス２００，２００ａ（図１１及び図１２参照）を装着して脈波を取得する際、歩行等の人体の運動によって生じる周期的な体動ノイズを脈波として誤判別する場合がある。
　以下、生体情報を取得する際の周期的な体動ノイズを抑制可能な処理の具体例について説明する。
　図１３は、実施形態に係る検出装置における検出処理フローの一例を示すフローチャートである。図１３に示す各処理は、主に検出回路４０の信号処理回路４４により実行される。
　以下の説明において、Ｘ＜ｎ，ｍ＞は、ｎ列ｍ行目の画素ＰＡＡにおける変数を示している。変数Ｘ＜ｎ，ｍ＞は、当該変数Ｘ＜ｎ，ｍ＞を取得した画素ＰＡＡの座標情報を含む。また、Ｘ（ｆ）＜ｎ，ｍ＞は、ｆフレーム目の変数Ｘ＜ｎ，ｍ＞を示している。
　図１３に示す検出処理フローにおいて、まず、信号処理回路４４は、図１４に示すＲａｗデータ取得処理を実行して、センサ領域１０の各画素ＰＡＡにおける複数フレーム分の検出値Ｒａｗ（ｆ）＜ｎ，ｍ＞を取得する（図１３、ステップＳ１００）。図１４は、Ｒａｗデータ取得処理の一例を示すサブフローチャートである。
　複数フレーム分の検出値Ｒａｗ（ｆ）＜ｎ，ｍ＞を取得する際のフレーム数Ｆは、脈波のピークが複数回（例えば１０回程度）取得可能な数が設定される。フレーム数Ｆは、検出値Ｒａｗ（ｆ）＜ｎ，ｍ＞の取得期間をＰ、サンプリング周期をｔとして、下記（１）式で定義される。検出値Ｒａｗ（ｆ）＜ｎ，ｍ＞の取得期間Ｐは、例えば１０ｓｅｃ～２０ｓｅｃとされる。フレーム数Ｆは、例えば記憶回路４６に記憶されている。
　Ｆ＝Ｐ／ｔ・・・（１）
　図１４に示すＲａｗデータ取得処理において、信号処理回路４４は、初期フレームｆを１（ｆ＝１）とし（ステップＳ１０１）、ｎ＝１、ｍ＝１として（ステップＳ１０２）、検出値Ｒａｗ（ｆ）＜ｎ，ｍ＞を取得し（ステップＳ１０３）、取得した検出値Ｒａｗ（ｆ）＜ｎ，ｍ＞を記憶回路４６に記憶する（ステップＳ１０４）。図１５は、検出領域内の各画素におけるＦフレーム分の検出値を示す図である。
　続いて、信号処理回路４４は、ｎ＝ｎ＋１とし（ステップＳ１０５）、ｎがＮ（ｎ＝Ｎ）であるか否かを判定する（ステップＳ１０６）。ｎがＮ未満（ｎ＜Ｎ）であれば（ステップＳ１０６；Ｎｏ）、ステップＳ１０３の処理に戻る。
　ｎがＮ（ｎ＝Ｎ）となると（ステップＳ１０６；Ｙｅｓ）、続いて、信号処理回路４４は、ｍ＝ｍ＋１とし（ステップＳ１０７）、ｍがＭ（ｍ＝Ｍ）であるか否かを判定する（ステップＳ１０８）。ｍがＭ未満（ｍ＜Ｍ）であれば（ステップＳ１０８；Ｎｏ）、ステップＳ１０３の処理に戻る。
　ｍがＭ（ｍ＝Ｍ）となると（ステップＳ１０８；Ｙｅｓ）、続いて、信号処理回路４４は、ｆ＝ｆ＋１とし（ステップＳ１０９）、ｆがＦ（ｆ＝Ｆ）であるか否かを判定する（ステップＳ１１０）。ｆがＦ未満（ｆ＜Ｆ）であれば（ステップＳ１１０；Ｎｏ）、ステップＳ１０２の処理に戻る。
　上記ステップＳ１０２からステップＳ１１０の処理をＦ回繰り返すことにより、各画素ＰＡＡにおけるＦフレーム分の検出値Ｒａｗ（ｆ）＜ｎ，ｍ＞が記憶回路４６に記憶される。
　ｆがＦ（ｆ＝Ｆ）となると（ステップＳ１１０；Ｙｅｓ）、図１３に示す検出処理フローに戻り、続いて、信号処理回路４４は、図１６に示す第１画像生成処理を実行する（図１３、ステップＳ２００）。図１６は、第１画像生成処理の一例を示すサブフローチャートである。
　図１６に示す第１画像生成処理において、まず、信号処理回路４４は、第１信号強度抽出処理を実行する（図１６、ステップＳ２１０）。図１７は、第１信号強度抽出処理の一例を示すサブフローチャートである。
　図１７に示す第１信号強度抽出処理において、信号処理回路４４は、ｎ＝１、ｍ＝１とし（ステップＳ２１１）、初期フレームｆを１（ｆ＝１）として（ステップＳ２１２）、記憶回路４６から検出値Ｒａｗ（ｆ）＜ｎ，ｍ＞を読み出す（ステップＳ２１３）。さらに、信号処理回路４４は、ｆ＝ｆ＋１とし（ステップＳ２１４）、ｆがＦ（ｆ＝Ｆ）であるか否かを判定する（ステップＳ２１５）。ｆがＦ未満（ｆ＜Ｆ）であれば（ステップＳ２１５；Ｎｏ）、ステップＳ２１３の処理に戻る。
　上記ステップＳ２１３からステップＳ２１５の処理により、ｎ列ｍ行目の画素ＰＡＡにおけるＦフレーム分の検出値Ｒａｗ（ｆ）＜ｎ，ｍ＞が読み出される。
　ｆがＦ（ｆ＝Ｆ）となると（ステップＳ２１５；Ｙｅｓ）、信号処理回路４４は、記憶回路４６から読み出したＦフレーム分の検出値Ｒａｗ（ｆ）＜ｎ，ｍ＞を時間領域データとしてフーリエ変換処理（ここでは、ＦＦＴ（Fast　Fourier　Transform）処理）を実行し、周波数領域データＳｄｅｔ（ｉ）＜ｍ，ｎ＞を生成する（ステップＳ２１６）。
　図１８は、時間領域データの一例を示す図である。図１８において、横軸はフレームｆ（時間）を示し、縦軸は各フレームｆに対応する検出値Ｒａｗ（ｆ）＜ｎ，ｍ＞を示している。
　図１９は、周波数領域データの一例を示す図である。図１９において、横軸は周波数ラインｉを示し、縦軸は各周波数ラインｉに対応する信号強度Ｓｄｅｔ（ｉ）＜ｎ，ｍ＞を示している。周波数領域データに含まれる周波数ライン数Ｉは、下記（２）式で定義される。
　Ｉ＝１／（Ｆ×ｔ）・・・（２）
　続いて、信号処理回路４４は、図１９に示す周波数領域データを、第１周波数ラインｉ１以上第２周波数ラインｉ２未満の周波数範囲に制限し、第１周波数領域データ（信号強度Ｓｄｅｔ１（ｉ）＜ｎ，ｍ＞）として記憶回路４６に記憶し（ステップＳ２１７）、当該第１周波数領域データ（信号強度Ｓｄｅｔ１（ｉ）＜ｎ，ｍ＞）におけるピーク値を抽出する（ステップＳ２１８）。第１周波数ラインｉ１に対応する周波数は、例えば０．５Ｈｚとされ、第２周波数ラインｉ２に対応する周波数は、例えば４Ｈｚとされる。第１周波数領域データ（信号強度Ｓｄｅｔ１（ｉ）＜ｎ，ｍ＞）は、記憶回路４６に記憶される。
　信号処理回路４４は、ステップＳ２１８において抽出したピーク値を、ｎ列ｍ行目の画素ＰＡＡにおける第１信号強度Ｓｐｅａｋ１＜ｎ，ｍ＞として記憶回路４６に記憶する（ステップＳ２１９）。
　図１９に示す例では、０．７５Ｈｚ付近の信号成分を体動成分とし、１．３Ｈｚ付近の信号成分を脈波成分としている。ここでは、体動成分に対応する周波数ラインの信号強度が第１信号強度Ｓｐｅａｋ１＜ｎ，ｍ＞として抽出された例を示している。
　そして、信号処理回路４４は、ｎ＝ｎ＋１とし（ステップＳ２２０）、ｎがＮ（ｎ＝Ｎ）であるか否かを判定する（ステップＳ２２１）。ｎがＮ未満（ｎ＜Ｎ）であれば（ステップＳ２２１；Ｎｏ）、ステップＳ２１２の処理に戻る。
　ｎがＮ（ｎ＝Ｎ）となると（ステップＳ２２１；Ｙｅｓ）、続いて、信号処理回路４４は、ｍ＝ｍ＋１とし（ステップＳ２２２）、ｍがＭ（ｍ＝Ｍ）であるか否かを判定する（ステップＳ２２３）。ｍがＭ未満（ｍ＜Ｍ）であれば（ステップＳ２２３；Ｎｏ）、ステップＳ２１２の処理に戻る。
　上記ステップＳ２１２からステップＳ２２３の処理をＮ×Ｍ回繰り返すことにより、画素ＰＡＡごとの第１周波数領域データ（信号強度Ｓｄｅｔ１（ｉ）＜ｎ，ｍ＞）及び第１信号強度Ｓｐｅａｋ１＜ｎ，ｍ＞が記憶回路４６に記憶される。
　ｍがＭ（ｍ＝Ｍ）となると（ステップＳ２２３；Ｙｅｓ）、図１６に示す第１画像生成処理に戻り、続いて、信号処理回路４４は、図２０に示す２値化処理を実行する（図１６、ステップＳ２３０）。図２０は、第１画像生成処理における２値化処理の一例を示すサブフローチャートである。
　図２０に示す２値化処理において、信号処理回路４４は、ｎ＝１、ｍ＝１として（ステップＳ２３１）、記憶回路４６から第１信号強度Ｓｐｅａｋ１＜ｎ，ｍ＞を読み出し（ステップＳ２３２）、読み出した第１信号強度Ｓｐｅａｋ１＜ｎ，ｍ＞が所定の閾値Ｓｉｇ１ｔｈ以上（Ｓｐｅａｋ１＜ｎ，ｍ＞≧Ｓｉｇ１ｔｈ）であるか否かを判定する（ステップＳ２３３）。
　第１信号強度Ｓｐｅａｋ１＜ｎ，ｍ＞が閾値Ｓｉｇ１ｔｈ以上であれば（ステップＳ２３３；Ｙｅｓ）、ｎ列ｍ行目の画素ＰＡＡにおける第１バイナリ値Ｂｉｎ１＜ｎ，ｍ＞を「１」として（Ｂｉｎ１＜ｎ，ｍ＞＝１、ステップＳ２３４）、記憶回路４６に記憶する（ステップＳ２３６）。
　第１信号強度Ｓｐｅａｋ１＜ｎ，ｍ＞が閾値Ｓｉｇ１ｔｈ未満であれば（ステップＳ２３３；Ｎｏ）、ｎ列ｍ行目の画素ＰＡＡにおける第１バイナリ値Ｂｉｎ１＜ｎ，ｍ＞を「０」として（Ｂｉｎ１＜ｎ，ｍ＞＝０、ステップＳ２３５）、記憶回路４６に記憶する（ステップＳ２３６）。
　そして、信号処理回路４４は、ｎ＝ｎ＋１とし（ステップＳ２３７）、ｎがＮ（ｎ＝Ｎ）であるか否かを判定する（ステップＳ２３８）。ｎがＮ未満（ｎ＜Ｎ）であれば（ステップＳ２３８；Ｎｏ）、ステップＳ２３２の処理に戻る。
　ｎがＮ（ｎ＝Ｎ）となると（ステップＳ２３８；Ｙｅｓ）、続いて、信号処理回路４４は、ｍ＝ｍ＋１とし（ステップＳ２３９）、ｍがＭ（ｍ＝Ｍ）であるか否かを判定する（ステップＳ２４０）。ｍがＭ未満（ｍ＜Ｍ）であれば（ステップＳ２４０；Ｎｏ）、ステップＳ２３２の処理に戻る。
　上記ステップＳ２３２からステップＳ２４０の処理をＮ×Ｍ回繰り返すことにより、画素ＰＡＡごとの第１バイナリ値Ｂｉｎ１＜ｎ，ｍ＞が記憶回路４６に記憶される。画素ＰＡＡごとの第１バイナリ値Ｂｉｎ１＜ｎ，ｍ＞をセンサ領域１０に適用することにより、図２１に示す画像イメージが生成される。
　図２１は、画素ごとの第１バイナリ値を画像化した画像イメージの具体例を示す図である。図２１では、第１バイナリ値Ｂｉｎ１＜ｎ，ｍ＞、第１バイナリ値Ｂｉｎ１＜ｎ＋１，ｍ＞、及び第１バイナリ値Ｂｉｎ１＜ｎ，ｍ＋１＞が「１」であり、第１バイナリ値Ｂｉｎ１＜ｎ，ｍ－１＞及び第１バイナリ値Ｂｉｎ１＜ｎ－１，ｍ＞が「０」である例を示している。
　本開示では、図２１に示す画像イメージにおいて、第１バイナリ値Ｂｉｎ１が「１」の領域を「第１領域」と定義する。言い換えると、第１領域は、図２１に示す画像イメージにおいて、第１信号強度Ｓｐｅａｋ１＜ｎ，ｍ＞が閾値Ｓｉｇ１ｔｈ以上となる領域を示している。
　ｍがＭ（ｍ＝Ｍ）となると（ステップＳ２４０；Ｙｅｓ）、図１６に示す第１画像生成処理から図１３に示す検出処理フローに戻り、続いて、信号処理回路４４は、図２２に示すフィルタ生成処理を実行する（図１３、ステップＳ３００）。図２２は、フィルタ生成処理の一例を示すサブフローチャートである。
　図２２に示すフィルタ生成処理において、まず、信号処理回路４４は、エッジ抽出処理を実行する（図２２、ステップＳ３１０）。図２３は、エッジ抽出処理の一例を示すサブフローチャートである。
　図２３に示すエッジ抽出処理において、信号処理回路４４は、ｎ＝１、ｍ＝１として（ステップＳ３１１）、記憶回路４６から第１バイナリ値Ｂｉｎ１＜ｎ，ｍ＞を読み出し（ステップＳ３１２）、第１バイナリ値Ｂｉｎ１＜ｎ，ｍ＞が「１」（Ｂｉｎ１＜ｎ，ｍ＞＝１）であるか否かを判定する（ステップＳ３１３）。
　第１バイナリ値Ｂｉｎ１＜ｎ，ｍ＞が「１」である場合（ステップＳ３１３；Ｙｅｓ）、続いて、信号処理回路４４は、記憶回路４６から第１バイナリ値Ｂｉｎ１＜ｎ，ｍ－１＞を読み出し（ステップＳ３１４）、第１バイナリ値Ｂｉｎ１＜ｎ，ｍ－１＞が「１」（Ｂｉｎ１＜ｎ，ｍ－１＞＝１）であるか否かを判定する（ステップＳ３１５）。
　第１バイナリ値Ｂｉｎ１＜ｎ，ｍ－１＞が「１」である場合（ステップＳ３１５；Ｙｅｓ）、続いて、信号処理回路４４は、記憶回路４６から第１バイナリ値Ｂｉｎ１＜ｎ－１，ｍ＞を読み出し（ステップＳ３１６）、第１バイナリ値Ｂｉｎ１＜ｎ－１，ｍ＞が「１」（Ｂｉｎ１＜ｎ－１，ｍ＞＝１）であるか否かを判定する（ステップＳ３１７）。
　第１バイナリ値Ｂｉｎ１＜ｎ－１，ｍ＞が「１」である場合（ステップＳ３１７；Ｙｅｓ）、続いて、信号処理回路４４は、記憶回路４６から第１バイナリ値Ｂｉｎ１＜ｎ＋１，ｍ＞を読み出し（ステップＳ３１８）、第１バイナリ値Ｂｉｎ１＜ｎ＋１，ｍ＞が「１」（Ｂｉｎ１＜ｎ＋１，ｍ＞＝１）であるか否かを判定する（ステップＳ３１９）。
　第１バイナリ値Ｂｉｎ１＜ｎ＋１，ｍ＞が「１」である場合（ステップＳ３１９；Ｙｅｓ）、続いて、信号処理回路４４は、記憶回路４６から第１バイナリ値Ｂｉｎ１＜ｎ，ｍ＋１＞を読み出し（ステップＳ３２０）、第１バイナリ値Ｂｉｎ１＜ｎ，ｍ＋１＞が「１」（Ｂｉｎ１＜ｎ，ｍ＋１＞＝１）であるか否かを判定する（ステップＳ３２１）。
　第１バイナリ値Ｂｉｎ１＜ｎ，ｍ＞が「１」である場合に（ステップＳ３１３；Ｙｅｓ）、第１バイナリ値Ｂｉｎ１＜ｎ，ｍ－１＞が「０」であるか（ステップＳ３１５；Ｎｏ）、又は、第１バイナリ値Ｂｉｎ１＜ｎ－１，ｍ＞が「０」であるか（ステップＳ３１７；Ｎｏ）、又は、第１バイナリ値Ｂｉｎ１＜ｎ＋１，ｍ＞が「０」であるか（ステップＳ３１９；Ｎｏ）、又は、第１バイナリ値Ｂｉｎ１＜ｎ，ｍ＋１＞が「０」である場合（ステップＳ３２１；Ｎｏ）、信号処理回路４４は、ｎ列ｍ行目の画素ＰＡＡにおける第２バイナリ値Ｂｉｎ２＜ｎ，ｍ＞を「１」として（Ｂｉｎ２＜ｎ，ｍ＞＝１、ステップＳ３２２）、記憶回路４６に記憶する（ステップＳ３２４）。
　第１バイナリ値Ｂｉｎ１＜ｎ，ｍ＞が「０」であるか（ステップＳ３１３；Ｎｏ）、又は、第１バイナリ値Ｂｉｎ１＜ｎ，ｍ＞が「１」であり（ステップＳ３１３；Ｙｅｓ）、且つ、第１バイナリ値Ｂｉｎ１＜ｎ，ｍ－１＞が「１」であり（ステップＳ３１５；Ｙｅｓ）、且つ、第１バイナリ値Ｂｉｎ１＜ｎ－１，ｍ＞が「１」であり（ステップＳ３１７；Ｙｅｓ）、且つ、第１バイナリ値Ｂｉｎ１＜ｎ＋１，ｍ＞が「１」であり（ステップＳ３１９；Ｙｅｓ）、且つ、第１バイナリ値Ｂｉｎ１＜ｎ，ｍ＋１＞が「１」である場合（ステップＳ３２１；Ｙｅｓ）、信号処理回路４４は、ｎ列ｍ行目の画素ＰＡＡにおける第２バイナリ値Ｂｉｎ２＜ｎ，ｍ＞を「０」として（Ｂｉｎ２＜ｎ，ｍ＞＝０、ステップＳ３２３）、記憶回路４６に記憶する（ステップＳ３２４）。
　そして、信号処理回路４４は、ｎ＝ｎ＋１とし（ステップＳ３２５）、ｎがＮ（ｎ＝Ｎ）であるか否かを判定する（ステップＳ３２６）。ｎがＮ未満（ｎ＜Ｎ）であれば（ステップＳ３２６；Ｎｏ）、ステップＳ３１２の処理に戻る。
　ｎがＮ（ｎ＝Ｎ）となると（ステップＳ３２６；Ｙｅｓ）、続いて、信号処理回路４４は、ｍ＝ｍ＋１とし（ステップＳ３２７）、ｍがＭ（ｍ＝Ｍ）であるか否かを判定する（ステップＳ３２８）。ｍがＭ未満（ｍ＜Ｍ）であれば（ステップＳ３２８；Ｎｏ）、ステップＳ３１２の処理に戻る。
　上記ステップＳ３１２からステップＳ３２８の処理をＮ×Ｍ回繰り返すことにより、画素ＰＡＡごとの第２バイナリ値Ｂｉｎ２＜ｎ，ｍ＞が記憶回路４６に記憶される。画素ＰＡＡごとの第２バイナリ値Ｂｉｎ２＜ｎ，ｍ＞をセンサ領域１０に適用することにより、図２４に示す画像イメージが生成される。
　図２４は、画素ごとの第２バイナリ値を画像化した画像イメージの具体例を示す図である。図２４では、第２バイナリ値Ｂｉｎ２＜ｎ，ｍ＞及び第２バイナリ値Ｂｉｎ２＜ｎ＋１，ｍ＞が「１」であり、第２バイナリ値Ｂｉｎ２＜ｎ，ｍ－１＞、第２バイナリ値Ｂｉｎ２＜ｎ－１，ｍ＞、及び第２バイナリ値Ｂｉｎ２＜ｎ，ｍ＋１＞が「０」である例を示している。
　なお、上述したエッジ抽出処理は一例であって、例えば、既知の輪郭追跡処理アルゴリズムを用いて、第１領域（図２１参照）の外周部に位置する画素ＰＡＡを抽出する態様であっても良い。
　ｍがＭ（ｍ＝Ｍ）となると（ステップＳ３２８；Ｙｅｓ）、図２２に示すフィルタ生成処理に戻り、続いて、信号処理回路４４は、図２５に示す平均化処理を実行する（図２２、ステップＳ３３０）。図２５は、平均化処理の一例を示すサブフローチャートである。
　図２５に示す平均化処理において、信号処理回路４４は、ｉ＝１として（ステップＳ３３１）、周波数ラインｉが第１周波数ラインｉ１以上であるか否かを判定する（ステップＳ３３２）。周波数ラインｉが第１周波数ラインｉ１未満であれば（ステップＳ３３２；Ｎｏ）、信号処理回路４４は、周波数ラインｉをインクリメントして（ｉ＝ｉ＋１、ステップＳ３３３）、周波数ラインｉが第１周波数ラインｉ１以上となるまで（ステップＳ３３２；Ｙｅｓ）、ステップＳ３３２及びステップＳ３３３の処理を繰り返し実行する。
　周波数ラインｉが第１周波数ラインｉ１以上となると（ステップＳ３３２；Ｙｅｓ）、信号処理回路４４は、図２４に示す画像イメージにおいて、第２バイナリ値Ｂｉｎ２が「１」の領域に含まれる全ての画素ＰＡＡにおける第１周波数領域データ（信号強度Ｓｄｅｔ１（ｉ）＜ｎ，ｍ＞）の周波数ラインｉごとの平均値Ａｖｅ（ｉ）を算出する（ステップＳ３３４）。周波数ラインｉごとの平均値Ａｖｅ（ｉ）は、下記（３）式で表せる。
　Ａｖｅ（ｉ）＝ΣＳｄｅｔ１（ｉ）＜ｎ，ｍ＞／ΣＢｉｎ２＜ｎ，ｍ＞・・・（３）
　続いて、信号処理回路４４は、ステップＳ３３４において算出した平均値Ａｖｅ（ｉ）の閾値判定処理を実行して周波数ラインｉに対応するフィルタ値Ｆｉｌ（ｉ）を生成する。具体的に、信号処理回路４４は、ステップＳ３３４において算出した平均値Ａｖｅ（ｉ）が所定の閾値Ａｖｅｔｈ以上であるか否かを判定する（ステップＳ３３５）。
　平均値Ａｖｅ（ｉ）が閾値Ａｖｅｔｈ以上である場合（ステップＳ３３５；Ｙｅｓ）、信号処理回路４４は、フィルタ値Ｆｉｌ（ｉ）を「０」として、記憶回路４６に記憶する（ステップＳ３３６）。平均値Ａｖｅ（ｉ）が閾値Ａｖｅｔｈ未満である場合（ステップＳ３３５；Ｎｏ）、信号処理回路４４は、フィルタ値Ｆｉｌ（ｉ）を「１」として、記憶回路４６に記憶する（ステップＳ３３７）。
　そして、信号処理回路４４は、周波数ラインｉをインクリメントして（ｉ＝ｉ＋１、ステップＳ３３８）、周波数ラインｉが第２周波数ラインｉ２以上（ｉ≧ｉ２）であるか否かを判定する（ステップＳ３３９）。周波数ラインｉが第２周波数ラインｉ２未満（ｉ＜ｉ２）であれば（ステップＳ３３９；Ｎｏ）、ステップＳ３３４の処理に戻る。
　上記ステップＳ３３４からステップＳ３３９の処理を繰り返すことにより、平均化処理後の信号強度Ａｖｅ（ｉ）が閾値Ａｖｅｔｈ以上である周波数ラインｉに対応するフィルタ値Ｆｉｌ（ｉ）が「０」として記憶回路４６に記憶され、平均化処理後の信号強度Ａｖｅ（ｉ）が閾値Ａｖｅｔｈ未満である周波数ラインｉに対応するフィルタ値Ｆｉｌ（ｉ）が「１」として記憶回路４６に記憶される。
　周波数ラインｉが第２周波数ラインｉ２以上（ｉ≧ｉ２）となると（ステップＳ３３９；Ｙｅｓ）、図２２に示すフィルタ生成処理から図１３に示す検出処理フローに戻る。
　図２６は、図２４に示す画像イメージにおける複数の画素の信号強度の平均値の一例を示す図である。図２７は、フィルタ値の一例を示す図である。図２６及び図２７において、横軸は周波数ラインｉを示している。図２６に示す縦軸は各周波数ラインｉに対応する平均値Ａｖｅ（ｉ）を示している。図２７に示す縦軸は、各周波数ラインｉに対応するフィルタ値Ｆｉｌ（ｉ）を示している。
　図２６及び図２７に示すように、上述した処理により、平均値Ａｖｅが閾値Ａｖｅｔｈ以上となった周波数ラインのフィルタ値Ｆｉｌが「０」となる。図２６及び図２７に示す例では、０．７５Ｈｚ付近のフィルタ値Ｆｉｌと１．５Ｈｚ付近のフィルタ値Ｆｉｌとが「０」となった例を示している。
　本開示では、図２２に示すフィルタ生成処理から図１３に示す検出処理フローに戻り、図２８に示す第２画像生成処理を実行し（図１３、ステップＳ４００）、図２９に示す第２信号強度算出処理において（図２８、ステップＳ４１０）、第１周波数領域データ（信号強度Ｓｄｅｔ１（ｉ）＜ｎ，ｍ＞）に対してフィルタ値Ｆｉｌ（ｉ）を適用する。これにより、フィルタ値Ｆｉｌ（ｉ）が「０」となった周波数ラインに対応する信号強度が抑制される。
　図２８は、第２画像生成処理の一例を示すサブフローチャートである。図２９は、第２信号強度算出処理の一例を示すサブフローチャートである。
　図２９に示す第２信号強度算出処理において、信号処理回路４４は、ｉ＝１として（ステップＳ４１１）、周波数ラインｉが第１周波数ラインｉ１以上であるか否かを判定する（ステップＳ４１２）。周波数ラインｉが第１周波数ラインｉ１未満であれば（ステップＳ４１２；Ｎｏ）、信号処理回路４４は、周波数ラインｉをインクリメントして（ｉ＝ｉ＋１、ステップＳ４１３）、周波数ラインｉが第１周波数ラインｉ１以上となるまで（ステップＳ４１２；Ｙｅｓ）、ステップＳ４１２及びステップＳ４１３の処理を繰り返し実行する。
　周波数ラインｉが第１周波数ラインｉ１以上となると（ステップＳ４１２；Ｙｅｓ）、信号処理回路４４は、記憶回路４６から周波数ラインｉに対応するフィルタ値Ｆｉｌ（ｉ）を読み出す（ステップＳ４１４）。
　続いて、信号処理回路４４は、ｎ＝１、ｍ＝１とし（ステップＳ４１５）、記憶回路４６から第１周波数領域データ（信号強度Ｓｄｅｔ１（ｉ）＜ｎ，ｍ＞）を読み出し（ステップＳ４１６）、読み出した第１周波数領域データの周波数ラインｉに対応する信号強度Ｓｄｅｔ１（ｉ）＜ｎ，ｍ＞に対し、それぞれ周波数ラインｉに応じたフィルタ値Ｆｉｌ（ｉ）を乗じて、第２周波数領域データ（信号強度Ｓｄｅｔ２（ｉ）＜ｎ，ｍ＞）を算出し、記憶回路４６に記憶する（ステップＳ４１７）。第２周波数領域データ（信号強度Ｓｄｅｔ２（ｉ）＜ｎ，ｍ＞）は、下記（４）式で表せる。
　Ｓｄｅｔ２（ｉ）＜ｎ，ｍ＞＝Ｓｄｅｔ１（ｉ）＜ｎ，ｍ＞×Ｆｉｌ（ｉ）・・・（４）
　図３０は、第２周波数領域データの一例を示す図である。図３０において、横軸は周波数ラインｉを示し、縦軸は各周波数ラインｉに対応する信号強度Ｓｄｅｔ２（ｉ）＜ｎ，ｍ＞を示している。図３０に示すように、画素ＰＡＡごとの第１周波数領域データ（信号強度Ｓｄｅｔ１（ｉ）＜ｎ，ｍ＞）に対し、それぞれ周波数ラインｉに応じたフィルタ値Ｆｉｌ（ｉ）を適用することで、フィルタ値Ｆｉｌ（ｉ）が「０」となった周波数ラインに対応する信号強度が抑制された第２周波数領域データ（信号強度Ｓｄｅｔ２（ｉ）＜ｎ，ｍ＞）が得られる。フィルタ値Ｆｉｌ（ｉ）が「０」となった周波数ラインに対応する周波数と体動成分の周波数とが重なっている場合、体動成分が抑制された第２周波数領域データ（信号強度Ｓｄｅｔ２（ｉ）＜ｎ，ｍ＞）が得られる。
　図３１は、センサ領域における脈波成分検出領域と体動ノイズ成分検出領域との位置関係を示す概略図である。図３１において、領域Ａ１と領域Ａ２とを含む領域Ａ１＋Ａ２は、体動ノイズに対応する周波数成分の信号強度を２値化した値が「１」である領域を示している。これに対し、領域Ａ１を除く領域Ａ２は、脈波成分に対応する周波数成分の信号強度を２値化した値が「１」である領域を示している。言い換えると、領域Ａ１＋Ａ２のうち、領域Ａ１は、脈波成分に対応する周波数成分の信号強度を２値化した値が「０」である領域を示している。
　図３１に示すように、領域Ａ１＋Ａ２は領域Ａ２よりも広く、且つ、領域Ａ２は、領域Ａ１＋Ａ２の内側に含まれる。本開示では、領域Ａ１に相当するエッジ部における第１周波数領域データ（信号強度Ｓｄｅｔ１（ｉ）＜ｎ，ｍ＞）の平均値Ａｖｅ（ｉ）が所定の閾値Ａｖｅｔｈ以上となった周波数ラインに対応するフィルタ値Ｆｉｌ（ｉ）を「０」として、センサ領域１０の全域（検出領域ＡＡ）の画素ＰＡＡごとの第１周波数領域データ（信号強度Ｓｄｅｔ１（ｉ）＜ｎ，ｍ＞）に適用し、第２周波数領域データ（信号強度Ｓｄｅｔ２（ｉ）＜ｎ，ｍ＞）を算出するようにしている。これにより、体動成分が抑制された第２周波数領域データ（信号強度Ｓｄｅｔ２（ｉ）＜ｎ，ｍ＞）を得ることができる。具体的に、図３０に示す例では、０．７５Ｈｚ付近の信号成分と１．５Ｈｚ付近の信号成分とが体動成分として抑制された例を示している。
　続いて、信号処理回路４４は、第２周波数領域データ（信号強度Ｓｄｅｔ２（ｉ）＜ｎ，ｍ＞）におけるピーク値を抽出し（ステップＳ４１８）、当該ピーク値を第２信号強度Ｓｐｅａｋ２＜ｎ，ｍ＞として記憶回路４６に記憶する（ステップＳ４１９）。
　図３０に示す例では、１．３Ｈｚ付近の信号成分を脈波成分としている。ここでは、脈波成分に対応する周波数ラインの信号強度が第２信号強度Ｓｐｅａｋ２＜ｎ，ｍ＞として抽出された例を示している。
　そして、信号処理回路４４は、ｎ＝ｎ＋１とし（ステップＳ４２０）、ｎがＮ（ｎ＝Ｎ）であるか否かを判定する（ステップＳ４２１）。ｎがＮ未満（ｎ＜Ｎ）であれば（ステップＳ４２１；Ｎｏ）、ステップＳ４１６の処理に戻る。
　ｎがＮ（ｎ＝Ｎ）となると（ステップＳ４２１；Ｙｅｓ）、続いて、信号処理回路４４は、ｍ＝ｍ＋１とし（ステップＳ４２２）、ｍがＭ（ｍ＝Ｍ）であるか否かを判定する（ステップＳ４２３）。ｍがＭ未満（ｍ＜Ｍ）であれば（ステップＳ４２３；Ｎｏ）、ステップＳ４１６の処理に戻る。
　上記ステップＳ４１６からステップＳ４２３の処理をＮ×Ｍ回繰り返すことにより、画素ＰＡＡごとの第２周波数領域データ（信号強度Ｓｄｅｔ２（ｉ）＜ｎ，ｍ＞）及び第２信号強度Ｓｐｅａｋ２＜ｎ，ｍ＞が記憶回路４６に記憶される。
　ｍがＭ（ｍ＝Ｍ）となると（ステップＳ４２３；Ｙｅｓ）、図２８に示す第２画像生成処理に戻り、続いて、信号処理回路４４は、図３２に示す２値化処理を実行する（図２８、ステップＳ４３０）。図３２は、第２画像生成処理における２値化処理の一例を示すサブフローチャートである。
　図３２に示す２値化処理において、信号処理回路４４は、ｎ＝１、ｍ＝１として（ステップＳ４３１）、記憶回路４６から第２信号強度Ｓｐｅａｋ２＜ｎ，ｍ＞を読み出し（ステップＳ４３２）、読み出した第２信号強度Ｓｐｅａｋ２＜ｎ，ｍ＞が所定の閾値Ｓｉｇ２ｔｈ以上（Ｓｐｅａｋ１＜ｎ，ｍ＞≧Ｓｉｇｔｈ）であるか否かを判定する（ステップＳ４３３）。
　第２信号強度Ｓｐｅａｋ２＜ｎ，ｍ＞が閾値Ｓｉｇ２ｔｈ以上であれば（ステップＳ４３３；Ｙｅｓ）、ｎ列ｍ行目の画素ＰＡＡにおける第３バイナリ値Ｂｉｎ３＜ｎ，ｍ＞を「１」として（Ｂｉｎ３＜ｎ，ｍ＞＝１、ステップＳ４３４）、記憶回路４６に記憶する（ステップＳ４３６）。
　第２信号強度Ｓｐｅａｋ２＜ｎ，ｍ＞が閾値Ｓｉｇ２ｔｈ未満であれば（ステップＳ４３３；Ｎｏ）、ｎ列ｍ行目の画素ＰＡＡにおける第３バイナリ値Ｂｉｎ３＜ｎ，ｍ＞を「０」として（Ｂｉｎ３＜ｎ，ｍ＞＝０、ステップＳ４３５）、記憶回路４６に記憶する（ステップＳ４３６）。
　そして、信号処理回路４４は、ｎ＝ｎ＋１とし（ステップＳ４３７）、ｎがＮ（ｎ＝Ｎ）であるか否かを判定する（ステップＳ４３８）。ｎがＮ未満（ｎ＜Ｎ）であれば（ステップＳ４３８；Ｎｏ）、ステップＳ４３２の処理に戻る。
　ｎがＮ（ｎ＝Ｎ）となると（ステップＳ４３８；Ｙｅｓ）、続いて、信号処理回路４４は、ｍ＝ｍ＋１とし（ステップＳ４３９）、ｍがＭ（ｍ＝Ｍ）であるか否かを判定する（ステップＳ４４０）。ｍがＭ未満（ｍ＜Ｍ）であれば（ステップＳ４４０；Ｎｏ）、ステップＳ４３２の処理に戻る。
　上記ステップＳ４３２からステップＳ４４０の処理をＮ×Ｍ回繰り返すことにより、画素ＰＡＡごとの第３バイナリ値Ｂｉｎ３＜ｎ，ｍ＞が記憶回路４６に記憶される。画素ＰＡＡごとの第３バイナリ値Ｂｉｎ３＜ｎ，ｍ＞をセンサ領域１０に適用することにより、図３３に示す画像イメージが生成される。
　図３３は、画素ごとの第３バイナリ値を画像化した画像イメージの具体例を示す図である。図３３では、第３バイナリ値Ｂｉｎ３＜ｎ，ｍ＞、第３バイナリ値Ｂｉｎ３＜ｎ＋１，ｍ＞、及び第３バイナリ値Ｂｉｎ３＜ｎ，ｍ＋１＞が「１」であり、第３バイナリ値Ｂｉｎ３＜ｎ，ｍ－１＞及び第３バイナリ値Ｂｉｎ３＜ｎ－１，ｍ＞が「０」である例を示している。
　本開示では、図３３に示す画像イメージにおいて、第３バイナリ値Ｂｉｎ３が「１」の領域を「第２領域」と定義する。言い換えると、第２領域は、図３３に示す画像イメージにおいて、第２信号強度Ｓｐｅａｋ２＜ｎ，ｍ＞が閾値Ｓｉｇ２ｔｈ以上となる領域を示している。
　ｍがＭ（ｍ＝Ｍ）となると（ステップＳ４４０；Ｙｅｓ）、図２８に示す第２画像生成処理から図１３に示す検出処理フローに戻り、続いて、信号処理回路４４は、図３４に示す脈波生成処理を実行する（図１３、ステップＳ５００）。図３４は、脈波生成処理の一例を示すサブフローチャートである。
　図３４に示す脈波生成処理において、信号処理回路４４は、第２領域（図３３参照）の面積Ｓ２を算出する（ステップＳ５０１）。第２領域の面積Ｓ２は、下記（５）式で表せる。
　Ｓ２＝ΣＢｉｎ３＜ｎ，ｍ＞・・・（５）
　信号処理回路４４は、第２領域の面積Ｓ２が所定の閾値Ｓ２ｔｈ未満（Ｓ２＜Ｓ２ｔｈ）であるか否かを判定する（ステップＳ５０２）。
　第２領域の面積Ｓ２が閾値Ｓ２ｔｈ未満である場合（ステップＳ５０２；Ｙｅｓ）、信号処理回路４４は、第１周波数領域データ（信号強度Ｓｄｅｔ１（ｉ）＜ｎ，ｍ＞）を選択して（ステップＳ５０３）、図３５に示す第１脈波生成処理（図３４、ステップＳ５１０）を実行する。図３５は、第１脈波生成処理の一例を示すサブフローチャートである。
　図３５に示す第１脈波生成処理において、信号処理回路４４は、ｉ＝１、Ａｖｅｍａｘ＝０として（ステップＳ５１１）、周波数ラインｉが第１周波数ラインｉ１以上であるか否かを判定する（ステップＳ５１２）。周波数ラインｉが第１周波数ラインｉ１未満であれば（ステップＳ５１２；Ｎｏ）、信号処理回路４４は、周波数ラインｉをインクリメントして（ｉ＝ｉ＋１、ステップＳ５１３）、周波数ラインｉが第１周波数ラインｉ１以上となるまで（ステップＳ５１２；Ｙｅｓ）、ステップＳ５１２及びステップＳ５１３の処理を繰り返し実行する。
　周波数ラインｉが第１周波数ラインｉ１以上となると（ステップＳ５１２；Ｙｅｓ）、信号処理回路４４は、第１領域（図２１参照）に含まれる全ての画素ＰＡＡにおける第１周波数領域データ（信号強度Ｓｄｅｔ１（ｉ）＜ｎ，ｍ＞）の周波数ラインｉごとの平均値Ａｖｅ１（ｉ）を算出する（ステップＳ５１４）。周波数ラインｉごとの平均値Ａｖｅ１（ｉ）は、下記（６）式で表せる。
　Ａｖｅ１（ｉ）＝ΣＳｄｅｔ１（ｉ）＜ｎ，ｍ＞／ΣＢｉｎ１＜ｎ，ｍ＞・・・（６）
　続いて、信号処理回路４４は、ステップＳ５１４において算出した平均値Ａｖｅ１（ｉ）とＡｖｅｍａｘとの比較判定処理を実行する。具体的に、信号処理回路４４は、ステップＳ５１４において算出した平均値Ａｖｅ１（ｉ）がＡｖｅｍａｘ以下であるか否かを判定する（ステップＳ５１５）。
　平均値Ａｖｅ１（ｉ）がＡｖｅｍａｘ以下である場合（ステップＳ５１５；Ｙｅｓ）、ステップＳ５１７に移行する。平均値Ａｖｅ１（ｉ）がＡｖｅｍａｘを超えている場合（ステップＳ５１５；Ｎｏ）、信号処理回路４４は、平均値Ａｖｅ１（ｉ）をＡｖｅｍａｘとし、周波数ラインｉを脈波成分に対応する周波数ラインｉｐｗとして記憶回路４６に記憶し（Ａｖｅｍａｘ＝Ａｖｅ１（ｉ）、ｉｐｗ＝ｉ、ステップＳ５１６）、ステップＳ５１７に移行する。
　ステップＳ５１７に移行すると、信号処理回路４４は、周波数ラインｉをインクリメントして（ｉ＝ｉ＋１、ステップＳ５１７）、周波数ラインｉが第２周波数ラインｉ２以上（ｉ≧ｉ２）であるか否かを判定する（ステップＳ５１８）。周波数ラインｉが第２周波数ラインｉ２未満（ｉ＜ｉ２）であれば（ステップＳ５１８；Ｎｏ）、ステップＳ５１４の処理に戻る。
　上記ステップＳ５１４からステップＳ５１８の処理を繰り返すことにより、平均化処理後の信号強度Ａｖｅ１（ｉ）のピーク値であるＡｖｅｍａｘに対応する周波数ラインｉｐｗが記憶回路４６に記憶される。
　周波数ラインｉが第２周波数ラインｉ２以上（ｉ≧ｉ２）となると（ステップＳ５１８）；Ｙｅｓ）、周波数ラインｉｐｗに相当する周波数を脈波周波数として、例えばホスト等に出力する（ステップＳ５１９）。そして、図３４に示す脈波生成処理から図１３に示す検出処理フローに戻り、検出処理フローを終了する。
　図３４に示すステップＳ５０２に戻り、第２領域の面積Ｓ２が閾値Ｓ２ｔｈ以上である場合（ステップＳ５０２；Ｎｏ）、信号処理回路４４は、第２周波数領域データ（信号強度Ｓｄｅｔ２（ｉ）＜ｎ，ｍ＞）を選択して（ステップＳ５０４）、図３６に示す第１脈波生成処理（図３４、ステップＳ５３０）を実行する。図３６は、第２脈波生成処理の一例を示すサブフローチャートである。
　図３６に示す第２脈波生成処理において、信号処理回路４４は、ｉ＝１、Ａｖｅｍａｘ＝０として（ステップＳ５３１）、周波数ラインｉが第１周波数ラインｉ１以上であるか否かを判定する（ステップＳ５３２）。周波数ラインｉが第１周波数ラインｉ１未満であれば（ステップＳ５３２；Ｎｏ）、信号処理回路４４は、周波数ラインｉをインクリメントして（ｉ＝ｉ＋１、ステップＳ５３３）、周波数ラインｉが第１周波数ラインｉ１以上となるまで（ステップＳ５３２；Ｙｅｓ）、ステップＳ５３２及びステップＳ５３３の処理を繰り返し実行する。
　周波数ラインｉが第１周波数ラインｉ１以上となると（ステップＳ５３２；Ｙｅｓ）、信号処理回路４４は、第２領域（図３３参照）に含まれる全ての画素ＰＡＡにおける第２周波数領域データ（信号強度Ｓｄｅｔ２（ｉ）＜ｎ，ｍ＞）の周波数ラインｉごとの平均値Ａｖｅ２（ｉ）を算出する（ステップＳ５３４）。周波数ラインｉごとの平均値Ａｖｅ２（ｉ）は、下記（７）式で表せる。
　Ａｖｅ２（ｉ）＝ΣＳｄｅｔ２（ｉ）＜ｎ，ｍ＞／ΣＢｉｎ３＜ｎ，ｍ＞・・・（７）
　続いて、信号処理回路４４は、ステップＳ５３４において算出した平均値Ａｖｅ２（ｉ）とＡｖｅｍａｘとの比較判定処理を実行する。具体的に、信号処理回路４４は、ステップＳ５３４において算出した平均値Ａｖｅ２（ｉ）がＡｖｅｍａｘ以下であるか否かを判定する（ステップＳ５３５）。
　平均値Ａｖｅ２（ｉ）がＡｖｅｍａｘ以下である場合（ステップＳ５３５；Ｙｅｓ）、ステップＳ５３７に移行する。平均値Ａｖｅ２（ｉ）がＡｖｅｍａｘを超えている場合（ステップＳ５３５；Ｎｏ）、信号処理回路４４は、平均値Ａｖｅ２（ｉ）をＡｖｅｍａｘとし、周波数ラインｉを脈波成分に対応する周波数ラインｉｐｗとして記憶回路４６に記憶し（Ａｖｅｍａｘ＝Ａｖｅ２（ｉ）、ｉｐｗ＝ｉ、ステップＳ５３６）、ステップＳ５３７に移行する。
　ステップＳ５３７に移行すると、信号処理回路４４は、周波数ラインｉをインクリメントして（ｉ＝ｉ＋１、ステップＳ５３７）、周波数ラインｉが第２周波数ラインｉ２以上（ｉ≧ｉ２）であるか否かを判定する（ステップＳ５３８）。周波数ラインｉが第２周波数ラインｉ２未満（ｉ＜ｉ２）であれば（ステップＳ５３８；Ｎｏ）、ステップＳ５３４の処理に戻る。
　上記ステップＳ５３４からステップＳ５３８の処理を繰り返すことにより、平均化処理後の信号強度Ａｖｅ２（ｉ）のピーク値であるＡｖｅｍａｘに対応する周波数ラインｉｐｗが記憶回路４６に記憶される。
　周波数ラインｉが第２周波数ラインｉ２以上（ｉ≧ｉ２）となると（ステップＳ５３８；Ｙｅｓ）、周波数ラインｉｐｗに相当する周波数を脈波周波数として、例えばホスト等に出力する（ステップＳ５３９）。そして、図３４に示す脈波生成処理から図１３に示す検出処理フローに戻り、検出処理フローを終了する。
　図３７は、時間領域データに体動ノイズ等の周期的なノイズ成分を含んでいない場合の第１周波数領域データの一例を示す図である。図３８は、時間領域データに体動ノイズ等の周期的なノイズ成分を含んでいない場合の第２周波数領域データの一例を示す図である。
　図３７及び図３８に示す例では、図１７に示す第１信号強度抽出処理（図１６、ステップＳ２１０）において、第１周波数領域データ（信号強度Ｓｄｅｔ１（ｉ）＜ｎ，ｍ＞）の脈波成分を第１信号強度Ｓｐｅａｋ１として抽出し、その結果として、図２９に示す第２信号強度算出処理（図２８、ステップＳ４１０）において、脈波成分が抑制された第２周波数領域データ（信号強度Ｓｄｅｔ２（ｉ）＜ｎ，ｍ＞）が得られた例を示している。この場合、図３２に示す第２画像生成処理における２値化処理のステップＳ４３３において、第２信号強度Ｓｐｅａｋ２＜ｎ，ｍ＞が閾値Ｓｉｇ２ｔｈ以上（ステップＳ４３３；Ｙｅｓ）となる画素ＰＡＡが極端に減少することとなり、結果的に、第２領域（図３３参照）の面積Ｓ２が小さくなる。
　本開示では、図３４に示す脈波生成処理において、第２領域の面積Ｓ２が閾値Ｓ２ｔｈ未満である場合（ステップＳ５０２；Ｙｅｓ）、信号処理回路４４は、第１周波数領域データ（信号強度Ｓｄｅｔ１（ｉ）＜ｎ，ｍ＞）を選択して（ステップＳ５０３）、図３５に示す第１脈波生成処理（図３４、ステップＳ５１０）を実行する態様としている。これにより、体動ノイズ等の周期的なノイズ成分の有無に依らず、高精度な脈波成分を得ることができる。
　上述した処理により、生体情報を取得する際の周期的な体動ノイズを抑制することができる。
　なお、上述した実施形態では、生体情報として脈波を取得する例について説明したが、本開示に係る検出装置１の適用範囲は脈波周波数に限定されず、周期的に変動する被験者の生体情報を取得する構成に広く適用可能である。
　以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。上述した各実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。
　１　検出装置
　１０　センサ領域
　１１　検出制御回路
　１５　ゲート線駆動回路
　１６　信号線選択回路
　２１　センサ基材
　２２　センサ構造体
　２３　保護膜
　４０　検出回路
　４２　検出信号増幅回路
　４３　Ａ／Ｄ変換回路
　４４　信号処理回路
　４６　記憶回路
　４７　検出タイミング制御回路
　４８　ＡＦＥ回路
　６１　第１光源（光源）
　６２　第２光源（光源）
　１２２　制御回路
　１２３　電源回路
　１２６　出力回路
　２００，２００ａ　ウェアラブルデバイス
　２２１　ＴＦＴ層
　２２２　アノード電極（下部電極）（又は、カソード電極（下部電極））
　２２３　電子輸送層（下側バッファ層）（又は、正孔輸送層（下側バッファ層））
　２２４　活性層
　２２５　正孔輸送層（上側バッファ層）（又は、電子輸送層（上側バッファ層））
　２２６　カソード電極（上部電極）（又は、アノード電極（上部電極））
　ＡＡ　検出領域
　ＧＡ　周辺領域
　ＧＣＬ　ゲート線
　ＰＡＡ　画素
　ＰＤ　光センサ
　Ｐｄｅｔ　読み出し期間
　Ｐｅｘ　露光期間
　ＲＳＷ　リセットスイッチ
　ＳＧＬ　信号線

Claims (16)

  1. 　面状に配置された複数の画素を有するセンサ領域と、
    　前記センサ領域に光を照射する光源と、
    　前記センサ領域から取得されるデータに基づき、周期的に変動する被験者の生体情報を取得する検出回路と、
    　を備え、
    　前記検出回路は、
    　時系列で取得した複数の前記画素ごとの検出値を、それぞれ周波数ごとの信号強度に変換して、前記画素ごとの第１周波数領域データを生成し、
    　前記第１周波数領域データの各周波数に対応する信号強度のうちの最大強度を画素ごとの第１信号強度とし、
    　前記センサ領域内において、前記第１信号強度が所定値以上となる領域を第１領域とし、
    　前記第１領域の外周部の画素における第１周波数領域データに基づき、前記第１領域の全ての画素における第１周波数領域データの所定の周波数範囲をマスクした第２周波数領域データを生成し、
    　前記第２周波数領域データの各周波数に対応する信号強度のうちの最大強度を画素ごとの第２信号強度とし、
    　前記センサ領域内において、前記第２信号強度が所定値以上となる領域を第２領域とし、
    　前記第２領域の面積が所定値以上である場合に、前記第２周波数領域データに基づき生体情報を取得し、
    　前記第２領域の面積が所定値未満である場合に、前記第１周波数領域データに基づき生体情報を取得する、
    　検出装置。
  2. 　前記検出回路は、
    　前記第１領域の外周部の複数の画素における第１周波数領域データの周波数ごとの信号強度をそれぞれ平均化処理し、当該平均化処理後の周波数領域データの各周波数のうち、信号強度が最大強度となる周波数を含む所定範囲をマスクするフィルタを生成し、
    　前記第１領域の全ての画素ごとの第１周波数領域データに対し、それぞれ前記フィルタを適用して、前記第２周波数領域データを生成する、
    　請求項１に記載の検出装置。
  3. 　前記検出回路は、
    　前記フィルタを生成する際に、平均化処理後の信号強度が所定の閾値以上である周波数のフィルタ値を０とし、平均化処理後の信号強度が所定の閾値未満である周波数のフィルタ値を１とし、
    　前記第１周波数領域データの信号強度に対し、それぞれ周波数に応じたフィルタ値を乗じて、前記第２周波数領域データを生成する、
    　請求項２に記載の検出装置。
  4. 　前記検出回路は、
    　前記第２領域の面積が所定値以上である場合に、前記第２領域に含まれる複数の画素の第２周波数領域データの信号強度を平均化処理して、平均化処理後の信号強度のピーク値に対応する周波数を生体情報として取得する、
    　請求項１に記載の検出装置。
  5. 　前記検出回路は、
    　前記第２領域の面積が所定値未満である場合に、前記第１領域に含まれる複数の画素の第１周波数領域データの信号強度を平均化処理して、平均化処理後の信号強度のピーク値に対応する周波数を生体情報として取得する、
    　請求項１に記載の検出装置。
  6. 　前記検出回路は、
    　生体情報を取得する際の周波数範囲を０．５Ｈｚ以上４Ｈｚ未満に制限する、
    　請求項１に記載の検出装置。
  7. 　複数の前記画素には、それぞれ光センサが設けられ、
    　前記光センサは、有機フォトダイオードであり、
    　活性層と、
    　前記活性層との間に上側バッファ層を挟んで設けられた上部電極と、
    　前記活性層との間に下側バッファ層を挟んで設けられた下部電極と、
    　を有する、
    　請求項１に記載の検出装置。
  8. 　前記光源は、
    　少なくとも前記センサ領域に第１光を照射する第１光源を含む、
    　請求項１に記載の検出装置。
  9. 　前記第１光は、赤色光又は赤外光である、
    　請求項８に記載の検出装置。
  10. 　前記第１光は、青色光又は緑色光である、
    　請求項８に記載の検出装置。
  11. 　前記光源は、
    　前記センサ領域に第１光を照射する第１光源と、
    　前記センサ領域に第２光を照射する第２光源と、
    　を含む、
    　請求項１に記載の検出装置。
  12. 　前記第１光は、赤色光であり、
    　前記第２光は、赤外光である、
    　請求項１１に記載の検出装置。
  13. 　請求項１に記載の検出装置を備え、
    　人体に着脱可能なリング型の形状を有する、
    　ウェアラブルデバイス。
  14. 　人体の指に装着される、
    　請求項１３に記載のウェアラブルデバイス。
  15. 　人体の手首又は腕に装着される、
    　請求項１３に記載のウェアラブルデバイス。
  16. 　人体の足に装着される、
    　請求項１３に記載のウェアラブルデバイス。
PCT/JP2024/019181 2023-06-29 2024-05-24 検出装置及びウェアラブルデバイス Ceased WO2025004646A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2025529541A JPWO2025004646A1 (ja) 2023-06-29 2024-05-24

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023-107049 2023-06-29
JP2023107049 2023-06-29

Publications (1)

Publication Number Publication Date
WO2025004646A1 true WO2025004646A1 (ja) 2025-01-02

Family

ID=93938142

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/019181 Ceased WO2025004646A1 (ja) 2023-06-29 2024-05-24 検出装置及びウェアラブルデバイス

Country Status (2)

Country Link
JP (1) JPWO2025004646A1 (ja)
WO (1) WO2025004646A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243992A (en) * 1990-03-30 1993-09-14 Colin Electronics Co., Ltd. Pulse rate sensor system
JP2016182164A (ja) * 2015-03-25 2016-10-20 株式会社三菱ケミカルホールディングス 生体信号処理装置、生体信号処理プログラム、生体信号処理プログラムを記録したコンピュータ読み取り可能な記録媒体、生体信号処理方法
WO2022137497A1 (ja) * 2020-12-25 2022-06-30 日本電気株式会社 生体測定装置、生体測定方法、およびプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243992A (en) * 1990-03-30 1993-09-14 Colin Electronics Co., Ltd. Pulse rate sensor system
JP2016182164A (ja) * 2015-03-25 2016-10-20 株式会社三菱ケミカルホールディングス 生体信号処理装置、生体信号処理プログラム、生体信号処理プログラムを記録したコンピュータ読み取り可能な記録媒体、生体信号処理方法
WO2022137497A1 (ja) * 2020-12-25 2022-06-30 日本電気株式会社 生体測定装置、生体測定方法、およびプログラム

Also Published As

Publication number Publication date
JPWO2025004646A1 (ja) 2025-01-02

Similar Documents

Publication Publication Date Title
CN114342082B (zh) 检测装置
JP7575016B2 (ja) 検出装置
JP7659615B2 (ja) 検出装置、指紋検出装置及び静脈検出装置
JP7529906B2 (ja) 検出装置
CN113711266B (zh) 检测装置
JP7614952B2 (ja) 検出装置
JP2023052917A (ja) 検出装置
JP7699045B2 (ja) 検出装置
JP7796218B2 (ja) 検出装置
CN116134620A (zh) 检测装置
JP7641826B2 (ja) 検出装置
WO2025004646A1 (ja) 検出装置及びウェアラブルデバイス
JP7672302B2 (ja) 検出システム
JP7530844B2 (ja) 検出装置
JP7614919B2 (ja) 検出装置
JP7808820B2 (ja) 検出装置及びウェアラブルデバイス
WO2024117209A1 (ja) 検出装置
JP2024088486A (ja) 検出装置
JP2024076578A (ja) 検出装置
WO2025079423A1 (ja) 検出装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24831517

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2025529541

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2025529541

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE