WO2025004580A1 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
WO2025004580A1
WO2025004580A1 PCT/JP2024/017883 JP2024017883W WO2025004580A1 WO 2025004580 A1 WO2025004580 A1 WO 2025004580A1 JP 2024017883 W JP2024017883 W JP 2024017883W WO 2025004580 A1 WO2025004580 A1 WO 2025004580A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
transistors
circuit
solid
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2024/017883
Other languages
English (en)
French (fr)
Inventor
将志 木野
一樹 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of WO2025004580A1 publication Critical patent/WO2025004580A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Definitions

  • This disclosure relates to a solid-state imaging device.
  • HV transistors include SVT transistors, which have a high threshold voltage, and ULVT transistors, which have a low threshold voltage.
  • ULVT transistors are capable of outputting large currents. For this reason, comparison circuits and load circuits within AD converters are generally constructed with ULVT transistors to reduce noise. However, ULVT transistors have a problem in that they consume large amounts of power due to their large leakage current.
  • FD-SOI substrates have an SOI structure in which an insulating film and a semiconductor layer are provided in that order on a semiconductor substrate.
  • the present disclosure provides a solid-state imaging device that allows transistors to be suitably formed on an SOI structure.
  • the solid-state imaging device of the first aspect of the present disclosure includes a semiconductor substrate, an insulating film provided on the semiconductor substrate, a semiconductor layer provided on the insulating film, and a plurality of transistors including one or more first transistors including source/drain regions in the semiconductor substrate and one or more second transistors including source/drain regions in the semiconductor layer, the plurality of transistors including a low-voltage transistor including a gate insulating film having a first thickness, a first high-voltage transistor including a gate insulating film having a second thickness thicker than the first thickness and having a first threshold voltage, and a second high-voltage transistor including a gate insulating film having the second thickness and having a second threshold voltage lower than the first threshold voltage, the second high-voltage transistor being included in the second transistor.
  • transistors on an SOI structure For example, by arranging the second high-voltage transistor on an SOI structure, it is possible to reduce the leakage current of the second high-voltage transistor, which is prone to leakage current problems.
  • transistors arranged on the SOI structure to some transistors (second transistors) such as the second high-voltage transistor, it is possible to reduce the effort and cost required to recreate a model.
  • the low-voltage transistor may be included in the second transistor. This makes it possible to reduce, for example, the leakage current of the low-voltage transistor.
  • the low-voltage transistor may be included in the first transistor. This makes it possible to reduce the effort and cost required to recreate a model of the low-voltage transistor, for example.
  • the low-voltage transistor may be provided in a digital circuit. This makes it possible, for example, to form transistors in a digital circuit more suitably using low-voltage transistors.
  • the first high-voltage transistor may be included in the first transistor. This makes it possible to reduce the effort and cost required to recreate a model of the first high-voltage transistor, for example.
  • the first high-voltage transistor may be provided in an analog circuit. This makes it possible to suitably form, for example, a transistor in an analog circuit using the first high-voltage transistor.
  • the first high-voltage transistor may be provided in the analog circuit other than the comparison circuit and the load circuit. This makes it possible, for example, to form transistors in analog circuits other than the comparison circuit and the load circuit using the first high-voltage transistor, and to form transistors in the comparison circuit or the load circuit using the second high-voltage transistor.
  • the second high-voltage transistor may be provided in the comparison circuit or the load circuit. This makes it possible to suitably form, for example, a transistor in the comparison circuit or the load circuit using the second high-voltage transistor.
  • the second high-voltage transistor in the comparator circuit may be provided in a differential circuit. This makes it possible to preferably form, for example, a differential circuit in the comparator circuit.
  • the second high-voltage transistor in the comparison circuit may have a first conductivity type
  • the second high-voltage transistor in the load circuit may have a second conductivity type different from the first conductivity type.
  • the semiconductor layer may be formed of the same semiconductor material as the semiconductor substrate. This makes it possible, for example, to form the source/drain region of the first transistor and the source/drain region of the second transistor in different semiconductor regions formed of the same semiconductor material.
  • the semiconductor material may be silicon. This allows, for example, the source/drain regions of the first transistor and the source/drain regions of the second transistor to be formed in different semiconductor regions, both of which are formed from silicon.
  • the insulating film may be an oxide film. This makes it possible to realize, for example, an SOI structure including a silicon substrate, a silicon oxide film, and a silicon layer.
  • the solid-state imaging device of the second aspect of the present disclosure includes a semiconductor substrate, an insulating film provided on the semiconductor substrate, a semiconductor layer provided on the insulating film, and a plurality of transistors including one or more first transistors including a source/drain region in the semiconductor substrate, and one or more second transistors including a source/drain region in the semiconductor layer, the second transistors including a transistor provided in a comparison circuit or a load circuit.
  • the transistor in the comparison circuit may have a first conductivity type
  • the transistor in the load circuit may have a second conductivity type different from the first conductivity type.
  • the first transistor may include a transistor provided in an analog circuit other than the comparison circuit and the load circuit. This makes it possible to suitably form transistors in analog circuits other than the comparison circuit and the load circuit, for example, using the first transistor.
  • the first transistor or the second transistor may include a transistor provided in a digital circuit. This makes it possible, for example, to suitably form a transistor in a digital circuit using the first transistor or the second transistor.
  • the first high-voltage transistor may be included in the first transistor and provided in an analog circuit other than the comparison circuit and the load circuit, and the low-voltage transistor may be included in the first transistor or the second transistor and provided in a digital circuit.
  • FIG. 1 is a block diagram showing a configuration of a solid-state imaging device according to a first embodiment
  • 1 is a cross-sectional view showing a structure of a solid-state imaging device according to a first embodiment.
  • FIG. 2 is a cross-sectional view (1/2) illustrating an example of a transistor according to the first embodiment.
  • FIG. 2 is a cross-sectional view (2/2) illustrating an example of a transistor according to the first embodiment.
  • 1 is a cross-sectional view showing a structure of a solid-state imaging device according to a first embodiment.
  • FIG. 11 is a cross-sectional view showing the structure of a solid-state imaging device according to a second embodiment.
  • FIG. 1 is a block diagram showing an example of the configuration of an electronic device.
  • FIG. 1 is a block diagram showing an example of the configuration of an electronic device.
  • FIG. 1 is a block diagram showing a configuration example of a mobile object control system. 9 is a plan view showing a specific example of a setting position of the imaging unit in FIG. 8. 1 is a diagram illustrating an example of a schematic configuration of an endoscopic surgery system. 2 is a block diagram showing an example of the functional configuration of a camera head and a CCU. FIG.
  • First Embodiment 1 is a block diagram showing the configuration of a solid-state imaging device according to a first embodiment.
  • the solid-state imaging device according to this embodiment is, for example, an image sensor such as a CIS.
  • the solid-state imaging device of this embodiment includes a pixel array region 11, a plurality of load circuits 12, a plurality of comparison circuits 13, a plurality of counter circuits 14, a plurality of horizontal scanning circuits 15, a plurality of vertical scanning circuits 16, a DA (Digital to Analog) converter 17, a charge pump 18, a scanning control unit 21, a PS (Parallel to Serial) converter 22, a delay line 23, a transmission unit 24, a plurality of sense amplifiers 25, and a PLL (Phase Locked Loop) 26.
  • a pixel array region 11 a plurality of load circuits 12, a plurality of comparison circuits 13, a plurality of counter circuits 14, a plurality of horizontal scanning circuits 15, a plurality of vertical scanning circuits 16, a DA (Digital to Analog) converter 17, a charge pump 18, a scanning control unit 21, a PS (Parallel to Serial) converter 22, a delay line 23, a transmission unit 24, a plurality of sense amplifiers 25, and a PLL (Phase Lock
  • the pixel array region 11 comprises a plurality of pixels 1 arranged in a two-dimensional array, a plurality of vertical signal lines 2 extending in the vertical direction (column direction), and a plurality of horizontal signal lines 3 extending in the horizontal direction (row direction).
  • Each pixel 1 comprises a photodiode that functions as a photoelectric conversion unit, and a MOS transistor that functions as a pixel transistor.
  • the pixel transistor is, for example, a transfer transistor, a reset transistor, an amplification transistor, a selection transistor, a switch transistor, etc. These pixel transistors may be shared by several pixels 1.
  • the load circuit 12, the comparison circuit 13, the counter circuit 14, and the horizontal scanning circuit 15 are electrically connected to the pixel 1 via the vertical signal line 2.
  • the vertical scanning circuit 16 is electrically connected to the pixel 1 via the horizontal signal line 3.
  • the load circuit 12 and the pixel 1 form a source follower circuit.
  • the comparison circuit 13, together with the load circuit 12 and the counter circuit 14, forms an AD converter, which converts the pixel signal read from the pixel 1 from an analog signal to a digital signal.
  • the comparison circuit 13 compares the pixel signal with a reference signal, and the counter circuit 14 counts the time until the comparison result of the comparison circuit 13 is inverted.
  • the horizontal scanning circuit 15 horizontally scans the multiple vertical signal lines 2 (readout columns) to read out the pixel signals. Meanwhile, the vertical scanning circuit 16 vertically scans the pixels 1 row by row via the multiple horizontal signal lines 3.
  • the DA converter 17 converts the pixel signal from a digital signal to an analog signal in the opposite manner to the AD converter.
  • the charge pump 18 supplies a predetermined voltage to the vertical scanning circuit 16.
  • the vertical scanning circuit 16 uses the voltage supplied from the charge pump 18 to generate a signal for driving the pixel 11.
  • the scanning control unit 21 generates various signals for controlling the operation of the horizontal scanning circuit 15 and the vertical scanning circuit 16 based on a vertical synchronization signal, a horizontal synchronization signal, a reference clock signal, etc.
  • the signals generated by the scanning control unit 21 are, for example, a clock signal and a control signal.
  • the PS converter 22 converts the image data obtained from the pixel signals from a parallel signal to a serial signal. This image data is transferred from the PS converter 22 to the transmission unit 24 via the delay line 23, and is output from the transmission unit 24 to the outside of the solid-state imaging device.
  • the sense amplifier 25 transfers image data from the pixel array region 11 to the PS converter 22 via the scanning control unit 21.
  • the PLL 26 generates a reference clock signal and supplies it to the scanning control unit 21.
  • FIG. 2 is a cross-sectional view showing the structure of the solid-state imaging device of the first embodiment.
  • FIG. 2 shows a vertical cross section of the solid-state imaging device shown in FIG. 1.
  • the solid-state imaging device of this embodiment includes a semiconductor substrate 31, a buried insulating film 32, a semiconductor layer 33, multiple contact layers 35, an element isolation insulating film 36, an interlayer insulating film 37, multiple contact plugs 38, and multiple transistors T1 to T3.
  • the buried insulating film 32 is an example of an insulating film of the present disclosure.
  • the transistor T3 is an example of a first transistor of the present disclosure.
  • the transistors T1 and T2 are examples of a second transistor of the present disclosure.
  • FIG. 2 shows the X-axis, Y-axis, and Z-axis, which are perpendicular to each other.
  • the X-axis and Y-axis correspond to the horizontal direction
  • the Z-axis corresponds to the vertical direction.
  • the +Z direction corresponds to the upward direction
  • the -Z direction corresponds to the downward direction. Note that the -Z direction may or may not strictly coincide with the direction of gravity.
  • the semiconductor substrate 31 is, for example, a Si (silicon) substrate.
  • the semiconductor substrate 31 is a bulk semiconductor substrate (bulk Si substrate).
  • the upper surface of the semiconductor substrate 31 is perpendicular to the Z direction.
  • the semiconductor substrate 31 includes a bulk region 31a, an N-well region 31b, a P-well region 31c, a backplate region 31d, and a backplate region 31e.
  • the N-well region 31b is an N-type region formed on the bulk region 31a.
  • the P-well region 31c is a P-type region formed on the bulk region 31a.
  • the backplate region 31d is formed on the N-well region 31b.
  • the backplate region 31e is formed on the P-well region 31c.
  • the backplate regions 31d and 31e may be either N-type or P-type regions.
  • one of the backplate regions 31d and 31e is an N-type region
  • the other of the backplate regions 31d and 31e is a P-type region.
  • One of the N-conductivity type and the P-conductivity type is an example of the first conductivity type of the present disclosure.
  • the other of the N-conductivity type and the P-conductivity type is an example of the second conductivity type of the present disclosure.
  • the buried insulating film 32 is formed on the semiconductor substrate 31.
  • the buried insulating film 32 is not formed on the entire upper surface of the semiconductor substrate 31, but is formed only on a part of the upper surface of the semiconductor substrate 31.
  • the buried insulating film 32 is, for example, a SiO2 film (silicon oxide film).
  • the buried insulating film 32 is also called a BOX (Buried Oxide) film.
  • the semiconductor layer 33 is formed on the buried insulating film 32.
  • the buried insulating film 32 and the semiconductor layer 33 are formed in order on the semiconductor substrate 31, and together with the semiconductor substrate 31, form an SOI structure.
  • the semiconductor layer 33 is formed on the upper surface of the semiconductor substrate 31 via the buried insulating film 32.
  • the semiconductor layer 33 of this embodiment is not formed on the entire upper surface of the semiconductor substrate 31, but is formed only on a portion of the upper surface of the semiconductor substrate 31.
  • the semiconductor layer 33 is, for example, a Si layer such as a polysilicon layer.
  • the semiconductor substrate 31 and the semiconductor layer 33 are formed of the same semiconductor material (here, silicon).
  • the semiconductor layer 33 is also called an SOI layer.
  • Each of the transistors T1 to T3 includes a gate insulating film 41, a gate electrode 42, a sidewall insulating film 43, and a source/drain region 44.
  • the gate insulating film 41 is formed on the semiconductor substrate 31 or the semiconductor layer 33.
  • the gate electrode 42 is formed on the gate insulating film 41.
  • the sidewall insulating film 43 is formed on the side of the gate electrode 42.
  • the source/drain region 44 is formed in the semiconductor substrate 31 or the semiconductor layer 33 so as to sandwich the gate electrode 42.
  • transistors T1 and T2 are formed on semiconductor layer 33, and transistor T3 is formed on semiconductor substrate 31.
  • source/drain region 44 of transistor T1 and source/drain region 44 of transistor T2 are formed in semiconductor layer 33.
  • source/drain region 44 of transistor T3 is formed in semiconductor substrate 31.
  • transistors T1 and T2 are formed on an SOI structure, whereas transistor T3 is formed on a bulk semiconductor substrate rather than on an SOI structure.
  • the transistors T1 to T3 are MOSFETs. These transistors T1 to T3 may be NMOS or PMOS. In the SOI structure of this embodiment, one of the transistors T1 and T2 is an NMOS, and the other of the transistors T1 and T2 is a PMOS.
  • the contact layer 35 is formed on the N-well region 31b and the P-well region 31c.
  • the contact layer 35 is, for example, a semiconductor layer or a metal layer.
  • the element isolation insulating film 36 is formed in the semiconductor substrate 31, the buried insulating film 32, and the semiconductor layer 33 to isolate the transistors T1 to T3 from one another.
  • the element isolation insulating film 36 is formed between the N-well region 31b and the P-well region 31c, between the semiconductor layer 33 and the contact layer 35, and the like.
  • the element isolation insulating film 36 is, for example, a SiO2 film.
  • the element isolation insulating film 36 is also called an STI (Shallow Trench Isolation) film.
  • the interlayer insulating film 37 is formed so as to cover the transistors T1 to T3 on the semiconductor substrate 31, the buried insulating film 32, the semiconductor layer 33, the contact layer 35, and the element isolation insulating film 36.
  • the interlayer insulating film 37 is, for example, a SiO 2 film.
  • the contact plugs 38 are formed in the interlayer insulating film 37 on the contact layer 35, on the gate electrodes 42 of the transistors T1 to T3, and on the source/drain regions 44 of the transistors T1 to T3.
  • the N-well 31b and the P-well 31c are electrically connected to the contact plugs 38 via the contact layer 35.
  • the contact plugs 38 are, for example, a semiconductor layer or a metal layer.
  • transistors of this embodiment will be described with reference to Figures 3 and 4.
  • the above-mentioned transistors T1 to T3 are included in these examples.
  • FIGS. 3 and 4 are cross-sectional views showing examples of transistors according to the first embodiment.
  • the transistor T includes the above-mentioned gate insulating film 41, gate electrode 42, sidewall insulating film 43, and source/drain region 44.
  • the source/drain region 44 is included in the semiconductor substrate 31 or the semiconductor layer 33.
  • the transistor T shown in FIG. 3A is an LV transistor and includes a gate insulating film 41 having a thickness Z1.
  • the transistor T shown in FIG. 3B is an HV transistor and includes a gate insulating film 41 having a thickness Z2.
  • the thickness Z2 is set to be thicker than the thickness Z1 (Z2>Z1).
  • the solid-state imaging device of this embodiment includes both an LV transistor and an HV transistor.
  • the LV transistor is an example of a low-voltage transistor of the present disclosure.
  • the thickness Z1 is an example of a first thickness of the present disclosure.
  • the thickness Z2 is an example of a second thickness of the present disclosure.
  • FIGS. 4A and 4B show two types of HV transistors having different threshold voltages Vth.
  • the transistor T shown in FIG. 4A is an HV transistor having a threshold voltage V1, and is called an SVT transistor.
  • the transistor T shown in FIG. 4B is an HV transistor having a threshold voltage V2, and is called an ULVT transistor.
  • the threshold voltage V2 is set lower than the threshold voltage V1 (V2 ⁇ V1).
  • the solid-state imaging device of this embodiment includes both an SVT transistor and an ULVT transistor.
  • the SVT transistor is an example of a first high-voltage transistor of the present disclosure.
  • the ULVT transistor is an example of a second high-voltage transistor of the present disclosure.
  • the threshold voltage V1 is an example of a first threshold voltage of the present disclosure.
  • the threshold voltage V2 is an example of a second threshold voltage of the present disclosure.
  • FIG. 5 is a cross-sectional view showing the structure of the solid-state imaging device of the first embodiment.
  • the structure of the solid-state imaging device shown in FIG. 5 corresponds to an example of the structure of the solid-state imaging device shown in FIG. 2.
  • FIG. 5 shows transistor T4 in addition to transistors T1 to T3 described above.
  • transistor T4 includes the gate insulating film 41, gate electrode 42, sidewall insulating film 43, and source/drain region 44 described above. Note that FIG. 5 omits the illustration of some of the components shown in FIG. 2 (N-well region 31b, P-well region 31c, backplate regions 31d and 31e, contact layer 35, etc.).
  • transistors T1, T2, and T4 are formed on semiconductor layer 33, and transistor T3 is formed on semiconductor substrate 31.
  • source/drain regions 44 of transistors T1, T2, and T4 are formed in semiconductor layer 33, and source/drain region 44 of transistor T3 is formed in semiconductor substrate 31.
  • transistors T1, T2, and T4 are formed on an SOI structure, whereas transistor T3 is formed on a bulk semiconductor substrate rather than on an SOI structure.
  • Transistor T3 in this embodiment is an example of a first transistor of the present disclosure
  • transistors T1, T2, and T4 in this embodiment are an example of a second transistor of the present disclosure.
  • transistor T1 is an ULVT transistor and a differential MOS.
  • a differential MOS is a MOSFET that constitutes a differential circuit within comparison circuit 13. Because transistor T1 is an ULVT transistor, it includes a gate insulating film 41 having a thickness Z2 and has a threshold voltage V2.
  • transistor T1 is an NMOS.
  • each comparison circuit 13 in this embodiment includes multiple comparators, and transistor T1 constitutes a differential pair within one of the comparators.
  • transistor T2 is furthermore an ULVT transistor and a load MOS.
  • the load MOS is a MOSFET that constitutes load circuit 12.
  • transistor T2 is an ULVT transistor, it includes a gate insulating film 41 having a thickness Z2 and has a threshold voltage V2.
  • transistor T2 is a PMOS.
  • each load circuit 14 in this embodiment includes multiple active loads, and transistor T2 constitutes one of the active loads.
  • transistor T3 is furthermore an SVT transistor, and constitutes an analog circuit in the solid-state imaging device of this embodiment. However, transistor T3 constitutes an analog circuit other than comparison circuit 13 and load circuit 12. Examples of this analog circuit are DA converter 17 and charge pump 18. Since transistor T3 is an SVT transistor, it includes a gate insulating film 41 having a thickness Z2, and has a threshold voltage V1. Note that transistor T3 may be an NMOS or PMOS.
  • transistor T4 is an LV transistor and constitutes a digital circuit in the solid-state imaging device of this embodiment. Since transistor T4 is an LV transistor, it includes a gate insulating film 41 having a thickness Z1. Transistor T4 may be an NMOS or a PMOS.
  • all the transistors in each comparison circuit 13 and all the transistors in each load circuit 12 are ULVT transistors. This is because it is desirable to reduce noise by configuring the comparison circuit 13 and the load circuit 12 with ULVT transistors that output a large current. In this case, it is desirable to arrange the comparison circuit 13 and the load circuit 12 on an SOI structure. This is because power consumption increases if the comparison circuit 13 and the load circuit 12 are configured with ULVT transistors that have a large leakage current.
  • all of the transistors in each comparison circuit 13 and all of the transistors in each load circuit 12 are arranged on an SOI structure as ULVT transistors, like transistors T1 and T2 shown in FIG. 5.
  • This makes it possible to reduce the power consumption of the comparison circuit 13 and the load circuit 12 while reducing noise in the comparison circuit 13 and the load circuit 12.
  • the SOI structure is a fully depleted device, arranging the ULVT transistors on the SOI structure makes it possible to effectively reduce the leakage current of the ULVT transistors.
  • the operation of the transistors on the SOI structure can be controlled by a back bias, it is possible to expand the dynamic range while reducing the leakage current.
  • the analog circuits other than the comparison circuit 13 and the load circuit 12 may be disposed on a bulk semiconductor substrate. This is because the problems of leakage current and power consumption are not that significant.
  • the transistors in the analog circuits other than the comparator circuit 13 and the load circuit 12 are arranged on a bulk semiconductor substrate as SVT transistors, such as transistor T3 shown in FIG. 5.
  • SVT transistors such as transistor T3 shown in FIG. 5.
  • the transistors in the digital circuit are LV transistors. This is because digital circuits generally do not require high voltages like analog circuits. In this case, it is preferable that the transistors in the digital circuit are arranged on an SOI structure. This is because LV transistors consume large amounts of power due to the thin film thickness Z1 of the gate insulating film 41.
  • the transistors in the digital circuit are arranged on an SOI structure as LV transistors, such as transistor T4 shown in Figure 5. This makes it possible to reduce the power consumption of the digital circuit.
  • the ULVT transistors in the comparison circuit 13 and the load circuit 12 and the LV transistors in the digital circuit are formed on an SOI structure, and the SVT transistors in the other analog circuits are formed on a bulk semiconductor substrate. Therefore, according to this embodiment, it is possible to suitably form these transistors on an SOI structure and a bulk semiconductor substrate. For example, by placing ULVT transistors on an SOI structure, it is possible to reduce the leakage current of ULVT transistors, which are prone to leakage current problems. Furthermore, by limiting the transistors placed on the SOI structure to some transistors, it is possible to reduce the effort and cost required to recreate the model.
  • the comparison circuit 13 or the load circuit 12 may include not only ULVT transistors but also SVT transistors or LV transistors.
  • the SVT transistors may be arranged on a bulk semiconductor substrate.
  • the analog circuits other than the comparison circuit 13 and the load circuit 12 may include not only SVT transistors but also ULVT transistors or LV transistors.
  • the ULVT transistors or LV transistors may be arranged on an SOI structure.
  • the digital circuits may include not only LV transistors but also ULVT transistors or SVT transistors.
  • the SVT transistors may be arranged on a bulk semiconductor substrate.
  • FIG. 6 is a cross-sectional view showing the structure of a solid-state imaging device according to the second embodiment.
  • the solid-state imaging device of this embodiment has a structure similar to that of the solid-state imaging device of the first embodiment (FIG. 5).
  • the transistor T4 of this embodiment is formed on the semiconductor substrate 31, not on the semiconductor layer 33.
  • the source/drain region 44 of the transistor T4 of this embodiment is formed in the semiconductor substrate 31.
  • the transistors T3 and T4 of this embodiment are examples of the first transistor of this disclosure, and the transistors T1 and T2 of this embodiment are examples of the second transistor of this disclosure.
  • the transistors in the digital circuit are arranged on an SOI structure as LV transistors, such as transistor T4 shown in FIG. 5. This makes it possible to reduce the power consumption of the digital circuit.
  • the transistors in the digital circuit are arranged on a bulk semiconductor substrate as LV transistors, such as transistor T4 shown in FIG. 6. This makes it possible to reduce the effort and cost required to remodel the transistors in the digital circuit from a model for a bulk semiconductor substrate to a model for an SOI structure.
  • the transistors in the digital circuit may be arranged on an SOI structure as in the first embodiment, or on a bulk semiconductor substrate as in this embodiment. If it is desired to reduce the power consumption of the digital circuit, it is preferable to adopt the digital circuit of the first embodiment. On the other hand, if it is desired not to remodel the transistors in the digital circuit, it is preferable to adopt the digital circuit of this embodiment.
  • the ULVT transistors in the comparison circuit 13 and the load circuit 12 are formed on an SOI structure, and the SVT transistors in other analog circuits and the LV transistors in the digital circuits are formed on a bulk semiconductor substrate. Therefore, according to this embodiment, it is possible to preferably form these transistors on an SOI structure and a bulk semiconductor substrate. For example, by placing ULVT transistors on an SOI structure, it is possible to reduce the leakage current of ULVT transistors, which are prone to leakage current problems. Furthermore, by limiting the transistors placed on the SOI structure to some transistors, it is possible to reduce the effort and cost required to recreate the model.
  • the digital circuit of this embodiment may include not only LV transistors, but also ULVT transistors or SVT transistors.
  • the ULVT transistors may be arranged on an SOI structure.
  • (Application example) 7 is a block diagram showing an example of the configuration of an electronic device. The electronic device shown in FIG.
  • the camera 100 comprises an optical section 101 including a lens group etc., an imaging device 102 which is a solid-state imaging device of the first or second embodiment, a DSP (Digital Signal Processor) circuit 103 which is a camera signal processing circuit, a frame memory 104, a display section 105, a recording section 106, an operation section 107, and a power supply section 108.
  • the DSP circuit 103, the frame memory 104, the display section 105, the recording section 106, the operation section 107, and the power supply section 108 are also interconnected via a bus line 109.
  • the optical unit 101 takes in incident light (image light) from a subject and forms an image on the imaging surface of the imaging device 102.
  • the imaging device 102 converts the amount of incident light formed on the imaging surface by the optical unit 101 into an electrical signal on a pixel-by-pixel basis and outputs it as a pixel signal.
  • the DSP circuit 103 performs signal processing on the pixel signals output by the imaging device 102.
  • the frame memory 104 is a memory for storing one screen of a moving image or a still image captured by the imaging device 102.
  • the display unit 105 includes a panel-type display device such as a liquid crystal panel or an organic EL panel, and displays moving images or still images captured by the imaging device 102.
  • the recording unit 106 records the moving images or still images captured by the imaging device 102 on a recording medium such as a hard disk or semiconductor memory.
  • Operation unit 107 issues operation commands for the various functions of camera 100 under the control of a user.
  • Power supply unit 108 appropriately supplies various types of power to these devices to power DSP circuit 103, frame memory 104, display unit 105, recording unit 106, and operation unit 107.
  • the solid-state imaging device of the first or second embodiment As the imaging device 102, it is expected that good images can be obtained.
  • the solid-state imaging device can be applied to various other products.
  • the solid-state imaging device may be mounted on various moving objects such as automobiles, electric vehicles, hybrid electric vehicles, motorcycles, bicycles, personal mobility devices, airplanes, drones, ships, and robots.
  • FIG. 8 is a block diagram showing an example of the configuration of a mobile object control system.
  • the mobile object control system shown in FIG. 8 is a vehicle control system 200.
  • the vehicle control system 200 includes a plurality of electronic control units connected via a communication network 201.
  • the vehicle control system 200 includes a drive system control unit 210, a body system control unit 220, an outside-vehicle information detection unit 230, an inside-vehicle information detection unit 240, and an integrated control unit 250.
  • FIG. 8 further shows a microcomputer 251, an audio/video output unit 252, and an in-vehicle network I/F (Interface) 253 as components of the integrated control unit 250.
  • the drive system control unit 210 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the drive system control unit 210 functions as a control device for a drive force generating device for generating the drive force of the vehicle, such as an internal combustion engine or a drive motor, a drive force transmission mechanism for transmitting the drive force to the wheels, a steering mechanism for adjusting the steering angle of the vehicle, a braking device for generating a braking force for the vehicle, etc.
  • the body system control unit 220 controls the operation of various devices installed in the vehicle body according to various programs.
  • the body system control unit 220 functions as a control device for a smart key system, a keyless entry system, a power window device, various lamps (e.g., head lamps, back lamps, brake lamps, turn signals, fog lamps), etc.
  • various lamps e.g., head lamps, back lamps, brake lamps, turn signals, fog lamps
  • radio waves transmitted from a portable device that replaces a key or signals from various switches can be input to the body system control unit 220.
  • the body system control unit 220 accepts input of such radio waves or signals and controls the vehicle's door lock device, power window device, lamps, etc.
  • the outside-vehicle information detection unit 230 detects information outside the vehicle equipped with the vehicle control system 200.
  • an imaging unit 231 is connected to the outside-vehicle information detection unit 230.
  • the outside-vehicle information detection unit 230 causes the imaging unit 231 to capture images outside the vehicle, and receives the captured images from the imaging unit 231.
  • the outside-vehicle information detection unit 230 may perform object detection processing or distance detection processing for people, cars, obstacles, signs, characters on the road surface, etc. based on the received images.
  • the imaging unit 231 is an optical sensor that receives light and outputs an electrical signal according to the amount of light received.
  • the imaging unit 231 can output the electrical signal as an image, or as distance measurement information.
  • the light received by the imaging unit 231 may be visible light, or may be non-visible light such as infrared light.
  • the imaging unit 231 includes a solid-state imaging device of the first or second embodiment.
  • the in-vehicle information detection unit 240 detects information about the inside of the vehicle equipped with the vehicle control system 200.
  • a driver state detection unit 241 that detects the state of the driver is connected to the in-vehicle information detection unit 240.
  • the driver state detection unit 241 includes a camera that captures an image of the driver, and the in-vehicle information detection unit 240 may calculate the driver's degree of fatigue or concentration based on the detection information input from the driver state detection unit 241, or may determine whether the driver is dozing off.
  • This camera may include the solid-state imaging device of the first or second embodiment, and may be, for example, the camera 100 shown in FIG. 7.
  • the microcomputer 251 can calculate control target values for the driving force generating device, steering mechanism, or braking device based on information inside and outside the vehicle acquired by the outside-vehicle information detection unit 230 or the inside-vehicle information detection unit 240, and output control commands to the drive system control unit 210.
  • the microcomputer 251 can perform cooperative control aimed at realizing the functions of an ADAS (Advanced Driver Assistance System), such as vehicle collision avoidance, impact mitigation, following driving based on the distance between vehicles, maintaining vehicle speed, collision warning, and lane departure warning.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 251 can perform cooperative control for the purpose of autonomous driving, which runs autonomously without the driver's operation, by controlling the driving force generating device, steering mechanism, or braking device based on information about the surroundings of the vehicle acquired by the outside-vehicle information detection unit 230 or the inside-vehicle information detection unit 240.
  • the microcomputer 251 can also output control commands to the body system control unit 220 based on information outside the vehicle acquired by the outside-vehicle information detection unit 230.
  • the microcomputer 251 can control the headlamps according to the position of a preceding vehicle or an oncoming vehicle detected by the outside-vehicle information detection unit 230, and perform cooperative control aimed at preventing glare, such as switching from high beams to low beams.
  • the audio/image output unit 252 transmits at least one of audio and image output signals to an output device capable of visually or audibly notifying the vehicle occupants or the outside of the vehicle of information.
  • an audio speaker 261, a display unit 262, and an instrument panel 263 are shown as such output devices.
  • the display unit 262 may include, for example, an on-board display or a head-up display.
  • FIG. 9 is a plan view showing a specific example of the setting position of the imaging unit 231 in FIG. 8.
  • the vehicle 300 shown in FIG. 9 is equipped with imaging units 301, 302, 303, 304, and 305 as the imaging unit 231.
  • the imaging units 301, 302, 303, 304, and 305 are provided, for example, at positions such as the front nose, side mirrors, rear bumper, back door, and the top of the windshield inside the vehicle cabin of the vehicle 300.
  • the imaging unit 301 provided on the front nose mainly captures images of the front of the vehicle 300.
  • the imaging unit 302 provided on the left side mirror and the imaging unit 303 provided on the right side mirror mainly capture images of the sides of the vehicle 300.
  • the imaging unit 304 provided on the rear bumper or back door mainly captures images of the rear of the vehicle 300.
  • the imaging unit 305 provided on the top of the windshield inside the vehicle mainly captures images of the front of the vehicle 300.
  • the imaging unit 305 is used to detect, for example, leading vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, etc.
  • FIG. 9 shows an example of the imaging ranges of imaging units 301, 302, 303, and 304 (hereinafter referred to as "imaging units 301 to 304").
  • Imaging range 311 indicates the imaging range of imaging unit 301 provided on the front nose.
  • Imaging range 312 indicates the imaging range of imaging unit 302 provided on the left side mirror.
  • Imaging range 313 indicates the imaging range of imaging unit 303 provided on the right side mirror.
  • Imaging range 314 indicates the imaging range of imaging unit 304 provided on the rear bumper or back door. For example, by superimposing the image data captured by imaging units 301 to 304, an overhead image of vehicle 300 viewed from above is obtained.
  • imaging ranges 311, 312, 313, and 314 are referred to as "imaging ranges 311 to 314".
  • At least one of the imaging units 301 to 304 may have a function for acquiring distance information.
  • at least one of the imaging units 301 to 304 may be a stereo camera including multiple imaging devices, or an imaging device having pixels for detecting phase differences.
  • microcomputer 251 calculates the distance to each solid object in imaging range 311-314 and the change in this distance over time (relative speed with respect to vehicle 300) based on distance information obtained from imaging units 301-304. Based on these calculation results, microcomputer 251 can extract, as a preceding vehicle, the closest solid object on the path of vehicle 300 that is traveling in approximately the same direction as vehicle 300 at a predetermined speed (e.g., 0 km/h or faster). Furthermore, microcomputer 251 can set a vehicle distance to be maintained in advance in front of the preceding vehicle, and perform automatic braking control (including follow-up stop control) and automatic acceleration control (including follow-up start control). Thus, according to this example, cooperative control can be performed for the purpose of automatic driving, which runs autonomously without the driver's operation.
  • a predetermined speed e.g., 0 km/h or faster.
  • microcomputer 251 can set a vehicle distance to be maintained in advance in front of the preceding vehicle, and perform automatic braking control (including follow-up stop control) and automatic acceleration
  • the microcomputer 251 determines the collision risk, which indicates the degree of danger of collision with each obstacle, and when the collision risk is equal to or exceeds a set value and there is a possibility of a collision, it can provide driving assistance for collision avoidance by outputting an alarm to the driver via the audio speaker 261 or the display unit 262, or by forcibly decelerating or steering to avoid a collision via the drive system control unit 210.
  • At least one of the imaging units 301 to 304 may be an infrared camera that detects infrared rays.
  • the microcomputer 251 can recognize a pedestrian by determining whether or not a pedestrian is present in the image captured by the imaging units 301 to 304. Such pedestrian recognition is performed, for example, by a procedure of extracting feature points in the image captured by the imaging units 301 to 304 as infrared cameras and a procedure of performing pattern matching processing on a series of feature points that indicate the contour of an object to determine whether or not it is a pedestrian.
  • the audio/image output unit 252 controls the display unit 262 to superimpose a rectangular contour line for emphasis on the recognized pedestrian.
  • the audio/image output unit 252 may also control the display unit 262 to display an icon or the like indicating a pedestrian in a desired position.
  • FIG. 10 is a diagram showing an example of the general configuration of an endoscopic surgery system to which the technology disclosed herein (the present technology) can be applied.
  • an operator (doctor) 531 is shown using an endoscopic surgery system 400 to perform surgery on a patient 532 on a patient bed 533.
  • the endoscopic surgery system 400 is composed of an endoscope 500, other surgical tools 510 such as an insufflation tube 511 and an energy treatment tool 512, a support arm device 520 that supports the endoscope 500, and a cart 600 on which various devices for endoscopic surgery are mounted.
  • the endoscope 500 is composed of a lens barrel 501, a region of a predetermined length from the tip of which is inserted into the body cavity of a patient 532, and a camera head 502 connected to the base end of the lens barrel 501.
  • the endoscope 500 is configured as a so-called rigid scope having a rigid lens barrel 501, but the endoscope 500 may also be configured as a so-called flexible scope having a flexible lens barrel.
  • the tip of the lens barrel 501 is provided with an opening into which an objective lens is fitted.
  • a light source device 603 is connected to the endoscope 500, and light generated by the light source device 603 is guided to the tip of the lens barrel 501 by a light guide extending inside the lens barrel 501, and is irradiated via the objective lens towards an object to be observed inside the body cavity of the patient 532.
  • the endoscope 500 may be a direct-viewing endoscope, an oblique-viewing endoscope, or a side-viewing endoscope.
  • An optical system and an image sensor are provided inside the camera head 502, and the reflected light (observation light) from the observation object is focused on the image sensor by the optical system.
  • the observation light is photoelectrically converted by the image sensor to generate an electrical signal corresponding to the observation light, i.e., an image signal corresponding to the observation image.
  • the image signal is sent to the camera control unit (CCU: Camera Control Unit) 601 as RAW data.
  • CCU Camera Control Unit
  • the CCU 601 is composed of a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), etc., and controls the overall operation of the endoscope 500 and the display device 602. Furthermore, the CCU 601 receives an image signal from the camera head 502, and performs various image processing on the image signal, such as development processing (demosaic processing), in order to display an image based on the image signal.
  • a CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • the display device 602 under the control of the CCU 601, displays an image based on the image signal that has been subjected to image processing by the CCU 601.
  • the light source device 603 is composed of a light source such as an LED (Light Emitting Diode) and supplies the endoscope 500 with illumination light when photographing the surgical site, etc.
  • a light source such as an LED (Light Emitting Diode)
  • the input device 604 is an input interface for the endoscopic surgery system 11000.
  • the user can input various information and instructions to the endoscopic surgery system 400 via the input device 604.
  • the user inputs instructions to change the imaging conditions (type of illumination light, magnification, focal length, etc.) for the endoscope 500.
  • the treatment tool control device 605 controls the operation of the energy treatment tool 512 for cauterizing tissue, incising, sealing blood vessels, etc.
  • the insufflation device 606 sends gas into the body cavity of the patient 532 via the insufflation tube 511 in order to ensure the field of view of the endoscope 500 and to ensure the surgeon's working space.
  • the recorder 607 is a device capable of recording various types of information related to the surgery.
  • the printer 608 is a device capable of printing various types of information related to the surgery in various formats such as text, images, or graphs.
  • the light source device 603 that supplies illumination light to the endoscope 500 when photographing the surgical site can be composed of a white light source composed of, for example, an LED, a laser light source, or a combination of these.
  • a white light source composed of, for example, an LED, a laser light source, or a combination of these.
  • the white light source is composed of a combination of RGB laser light sources, the output intensity and output timing of each color (each wavelength) can be controlled with high precision, so that the white balance of the captured image can be adjusted in the light source device 603.
  • the light source device 603 may be controlled to change the intensity of the light it outputs at predetermined time intervals.
  • the image sensor of the camera head 502 may be controlled to acquire images in a time-division manner in synchronization with the timing of the change in the light intensity, and the images may be synthesized to generate an image with a high dynamic range that is free of so-called blackout and whiteout.
  • the light source device 603 may be configured to supply light of a predetermined wavelength band corresponding to special light observation.
  • special light observation for example, by utilizing the wavelength dependency of light absorption in body tissue, a narrow band of light is irradiated compared to the light irradiated during normal observation (i.e., white light), and a predetermined tissue such as blood vessels on the surface of the mucosa is photographed with high contrast, so-called narrow band imaging is performed.
  • fluorescent observation may be performed in which an image is obtained by fluorescence generated by irradiating excitation light.
  • excitation light is irradiated to the body tissue and the fluorescence from the body tissue is observed (autofluorescence observation), or a reagent such as indocyanine green (ICG) is locally injected into the body tissue and excitation light corresponding to the fluorescent wavelength of the reagent is irradiated to the body tissue to obtain a fluorescent image.
  • the light source device 603 may be configured to supply narrow band light and/or excitation light corresponding to such special light observation.
  • FIG. 11 is a block diagram showing an example of the functional configuration of the camera head 502 and CCU 601 shown in FIG. 10.
  • the camera head 502 has a lens unit 701, an imaging unit 702, a drive unit 703, a communication unit 704, and a camera head control unit 705.
  • the CCU 601 has a communication unit 711, an image processing unit 712, and a control unit 713.
  • the camera head 502 and the CCU 601 are connected to each other via a transmission cable 700 so that they can communicate with each other.
  • Lens unit 701 is an optical system provided at the connection with the lens barrel 501. Observation light taken in from the tip of the lens barrel 501 is guided to the camera head 502 and enters the lens unit 701.
  • the lens unit 701 is composed of a combination of multiple lenses including a zoom lens and a focus lens.
  • the imaging unit 702 does not necessarily have to be provided in the camera head 502.
  • the imaging unit 702 may be provided inside the lens barrel 501, immediately behind the objective lens.
  • the driving unit 703 is composed of an actuator, and moves the zoom lens and focus lens of the lens unit 701 a predetermined distance along the optical axis under the control of the camera head control unit 705. This allows the magnification and focus of the image captured by the imaging unit 702 to be adjusted appropriately.
  • the above-mentioned frame rate, exposure value, magnification, focus, and other imaging conditions may be appropriately specified by the user, or may be automatically set by the control unit 713 of the CCU 601 based on the acquired image signal.
  • the endoscope 500 is equipped with so-called AE (Auto Exposure) function, AF (Auto Focus) function, and AWB (Auto White Balance) function.
  • the camera head control unit 705 controls the operation of the camera head 502 based on a control signal from the CCU 601 received via the communication unit 704.
  • the communication unit 711 also transmits to the camera head 502 a control signal for controlling the operation of the camera head 502.
  • the image signal and the control signal can be transmitted by electrical communication, optical communication, etc.
  • the image processing unit 712 performs various image processing operations on the image signal, which is the RAW data sent from the camera head 502.
  • the control unit 713 performs various controls related to the imaging of the surgical site, etc. by the endoscope 500, and the display of the captured image obtained by imaging the surgical site, etc. For example, the control unit 713 generates a control signal for controlling the driving of the camera head 502.
  • the control unit 713 also causes the display device 602 to display the captured image showing the surgical site, etc., based on the image signal that has been image-processed by the image processing unit 712. At this time, the control unit 713 may use various image recognition techniques to recognize various objects in the captured image. For example, the control unit 713 can recognize surgical tools such as forceps, specific body parts, bleeding, mist generated when the energy treatment tool 512 is used, etc., by detecting the shape and color of the edges of objects included in the captured image. When the control unit 713 causes the display device 602 to display the captured image, it may use the recognition results to superimpose various types of surgical support information on the image of the surgical site. By superimposing and presenting the surgical support information to the surgeon 531, the burden on the surgeon 531 can be reduced and the surgeon 531 can proceed with the surgery reliably.
  • various image recognition techniques to recognize various objects in the captured image. For example, the control unit 713 can recognize surgical tools such as forceps, specific body parts, bleeding, mist generated when the energy treatment
  • the transmission cable 700 that connects the camera head 502 and the CCU 601 is an electrical signal cable that supports electrical signal communication, an optical fiber that supports optical communication, or a composite cable of these.
  • communication is performed wired using a transmission cable 700, but communication between the camera head 502 and the CCU 601 may also be performed wirelessly.
  • the plurality of transistors include a low-voltage transistor including a gate insulating film having a first thickness; a first high-voltage transistor including a gate insulating film having a second thickness greater than the first thickness and having a first threshold voltage; a second high-voltage transistor including a gate insulating film having the second thickness and having a second threshold voltage lower than the first threshold voltage;
  • the second high-voltage transistor is included in the second transistor.
  • the second high voltage transistor in the comparator circuit has a first conductivity type; the second high voltage transistor in the load circuit has a second conductivity type different from the first conductivity type.
  • the second transistor includes a transistor provided in a comparison circuit or a load circuit.
  • the transistor in the comparator circuit has a first conductivity type; the transistor in the load circuit has a second conductivity type different from the first conductivity type.
  • the plurality of transistors include a low-voltage transistor including a gate insulating film having a first thickness; a first high-voltage transistor including a gate insulating film having a second thickness greater than the first thickness and having a first threshold voltage; a second high-voltage transistor including a gate insulating film having the second thickness and having a second threshold voltage lower than the first threshold voltage;
  • the first high-voltage transistor is included in the first transistor and is provided in an analog circuit other than the comparison circuit and the load circuit;
  • the low-voltage transistor is included in the first transistor or the second transistor and is provided in a digital circuit.

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

［課題］ＳＯＩ構造上にトランジスタを好適に形成することが可能な固体撮像装置を提供する。 ［解決手段］本開示の固体撮像装置は、半導体基板と、前記半導体基板上に設けられた絶縁膜と、前記絶縁膜上に設けられた半導体層と、前記半導体基板内にソース／ドレイン領域を含む１つ以上の第１トランジスタと、前記半導体層内にソース／ドレイン領域を含む１つ以上の第２トランジスタと、を含む複数のトランジスタとを備え、前記複数のトランジスタは、第１膜厚を有するゲート絶縁膜を含む低電圧トランジスタと、前記第１膜厚よりも厚い第２膜厚を有するゲート絶縁膜を含み、第１閾値電圧を有する第１高電圧トランジスタと、前記第２膜厚を有するゲート絶縁膜を含み、前記第１閾値電圧よりも低い第２閾値電圧を有する第２高電圧トランジスタとを含み、前記第２高電圧トランジスタは、前記第２トランジスタに含まれる。

Description

固体撮像装置
　本開示は、固体撮像装置に関する。
　ＣＩＳ（CMOS Image Sensor）などの固体撮像装置では、ＡＤ（Analog to Digital）変換器内の比較回路や負荷回路が、一般にＬＶ（低電圧）トランジスタではなくＨＶ（高電圧）トランジスタで構成されている。ＨＶトランジスタには、高い閾値電圧を有するＳＶＴトランジスタと、低い閾値電圧を有するＵＬＶＴトランジスタとがある。
　ＵＬＶＴトランジスタは、大電流を出力することが可能である。そのため、ＡＤ変換器内の比較回路や負荷回路は、低ノイズ化のために一般にＵＬＶＴトランジスタで構成されている。しかしながら、ＵＬＶＴトランジスタは、リーク電流が大きいため、消費電力が大きいという問題がある。
特開２００６－１６５８０８号公報 特開２０１１－２１１２１３号公報
　固体撮像装置の消費電力を低減するために、固体撮像装置の全トランジスタを、バルク半導体基板上ではなく、ＦＤ－ＳＯＩ（Full Depletion Semiconductor On Insulator）基板上に形成することが考えられる。ＦＤ－ＳＯＩ基板は、半導体基板上に絶縁膜および半導体層が順に設けられたＳＯＩ構造を有する。
　ＦＤ－ＳＯＩ基板を採用することで、これらのトランジスタのリーク電流を低減して、固体撮像装置の消費電力を低減することが可能となる。しかしながら、これらのトランジスタのモデルを、バルク半導体基板用のモデルから、ＦＤ－ＳＯＩ基板用のモデルに作り直す必要があり、大きな手間とコストが発生してしまう。
　そこで、本開示は、ＳＯＩ構造上にトランジスタを好適に形成することが可能な固体撮像装置を提供する。
　本開示の第１の側面の固体撮像装置は、半導体基板と、前記半導体基板上に設けられた絶縁膜と、前記絶縁膜上に設けられた半導体層と、前記半導体基板内にソース／ドレイン領域を含む１つ以上の第１トランジスタと、前記半導体層内にソース／ドレイン領域を含む１つ以上の第２トランジスタと、を含む複数のトランジスタとを備え、前記複数のトランジスタは、第１膜厚を有するゲート絶縁膜を含む低電圧トランジスタと、前記第１膜厚よりも厚い第２膜厚を有するゲート絶縁膜を含み、第１閾値電圧を有する第１高電圧トランジスタと、前記第２膜厚を有するゲート絶縁膜を含み、前記第１閾値電圧よりも低い第２閾値電圧を有する第２高電圧トランジスタとを含み、前記第２高電圧トランジスタは、前記第２トランジスタに含まれる。これにより、ＳＯＩ構造上にトランジスタを好適に形成することが可能となる。例えば、ＳＯＩ構造上に第２高電圧トランジスタを配置することで、リーク電流が問題となりやすい第２高電圧トランジスタのリーク電流を低減することが可能となる。さらには、ＳＯＩ構造上に配置するトランジスタを、第２高電圧トランジスタなどの一部のトランジスタ（第２トランジスタ）に限定することで、モデルを作り直す手間やコストを低減することが可能となる。
　また、この第１の側面において、前記低電圧トランジスタは、前記第２トランジスタに含まれていてもよい。これにより、例えば低電圧トランジスタのリーク電流を低減することが可能となる。
　また、この第１の側面において、前記低電圧トランジスタは、前記第１トランジスタに含まれていてもよい。これにより、例えば低電圧トランジスタのモデルを作り直す手間やコストが発生することを抑制することが可能となる。
　また、この第１の側面において、前記低電圧トランジスタは、デジタル回路内に設けられていてもよい。これにより、例えばデジタル回路内のトランジスタを、低電圧トランジスタにより好適に形成することが可能となる。
　また、この第１の側面において、前記第１高電圧トランジスタは、前記第１トランジスタに含まれていてもよい。これにより、例えば第１高電圧トランジスタのモデルを作り直す手間やコストが発生することを抑制することが可能となる。
　また、この第１の側面において、前記第１高電圧トランジスタは、アナログ回路内に設けられていてもよい。これにより、例えばアナログ回路内のトランジスタを、第１高電圧トランジスタにより好適に形成することが可能となる。
　また、この第１の側面において、前記第１高電圧トランジスタは、比較回路および負荷回路以外の前記アナログ回路内に設けられていてもよい。これにより、例えば比較回路および負荷回路以外のアナログ回路内のトランジスタを第１高電圧トランジスタにより形成し、比較回路内または負荷回路内のトランジスタを第２高電圧トランジスタにより形成することが可能となる。
　また、この第１の側面において、前記第２高電圧トランジスタは、比較回路内または負荷回路内に設けられていてもよい。これにより、例えば比較回路内または負荷回路内のトランジスタを、第２高電圧トランジスタにより好適に形成することが可能となる。
　また、この第１の側面において、前記比較回路内の前記第２高電圧トランジスタは、差動回路内に設けられていてもよい。これにより、例えば比較回路内の差動回路を好適に形成することが可能となる。
　また、この第１の側面において、前記比較回路内の前記第２高電圧トランジスタは、第１導電型を有し、前記負荷回路内の前記第２高電圧トランジスタは、前記第１導電型と異なる第２導電型を有していてもよい。これにより、例えば比較回路内の第２高電圧トランジスタをＮ型ＭＯＳＦＥＴとし、負荷回路内の第２高電圧トランジスタをＰ型ＭＯＳＦＥＴとすることが可能となる。
　また、この第１の側面において、前記半導体層は、前記半導体基板と同じ半導体材料で形成されていてもよい。これにより、例えば第１トランジスタのソース／ドレイン領域と第２トランジスタのソース／ドレイン領域とを、同じ半導体材料で形成された異なる半導体領域内に形成することが可能となる。
　また、この第１の側面において、前記半導体材料は、シリコンでもよい。これにより、例えば第１トランジスタのソース／ドレイン領域と第２トランジスタのソース／ドレイン領域とを、共にシリコンで形成された異なる半導体領域内に形成することが可能となる。
　また、この第１の側面において、前記絶縁膜は、酸化膜でもよい。これにより、例えばシリコン基板、酸化シリコン膜、およびシリコン層を含むＳＯＩ構造を実現することが可能となる。
　本開示の第２の側面の固体撮像装置は、半導体基板と、前記半導体基板上に設けられた絶縁膜と、前記絶縁膜上に設けられた半導体層と、前記半導体基板内にソース／ドレイン領域を含む１つ以上の第１トランジスタと、前記半導体層内にソース／ドレイン領域を含む１つ以上の第２トランジスタと、を含む複数のトランジスタとを備え、前記第２トランジスタは、比較回路内または負荷回路内に設けられたトランジスタを含む。これにより、ＳＯＩ構造上にトランジスタを好適に形成することが可能となる。例えば、ＳＯＩ構造上に比較回路内や負荷回路内のトランジスタを配置することで、リーク電流が問題となりやすいトランジスタを含むことが多い比較回路や負荷回路のリーク電流を低減することが可能となる。さらには、ＳＯＩ構造上に配置するトランジスタを、比較回路内や負荷回路内のトランジスタなどの一部のトランジスタ（第２トランジスタ）に限定することで、モデルを作り直す手間やコストを低減することが可能となる。
　また、この第２の側面において、前記比較回路内の前記トランジスタは、差動回路内に設けられていてもよい。これにより、例えば比較回路内の差動回路を好適に形成することが可能となる。
　また、この第２の側面において、前記比較回路内の前記トランジスタは、第１導電型を有し、前記負荷回路内の前記トランジスタは、前記第１導電型と異なる第２導電型を有していてもよい。これにより、例えば比較回路内のトランジスタをＮ型ＭＯＳＦＥＴとし、負荷回路内のトランジスタをＰ型ＭＯＳＦＥＴとすることが可能となる。
　また、この第２の側面において、前記第１トランジスタは、前記比較回路および前記負荷回路以外のアナログ回路内に設けられたトランジスタを含んでいてもよい。これにより、例えば比較回路および前記負荷回路以外のアナログ回路内のトランジスタを、第１トランジスタにより好適に形成することが可能となる。
　また、この第２の側面において、前記第１トランジスタまたは前記第２トランジスタは、デジタル回路内に設けられたトランジスタを含んでいてもよい。これにより、例えばデジタル回路内のトランジスタを、第１トランジスタまたは第２トランジスタにより好適に形成することが可能となる。
　また、この第２の側面において、前記複数のトランジスタは、第１膜厚を有するゲート絶縁膜を含む低電圧トランジスタと、前記第１膜厚よりも厚い第２膜厚を有するゲート絶縁膜を含み、第１閾値電圧を有する第１高電圧トランジスタと、前記第２膜厚を有するゲート絶縁膜を含み、前記第１閾値電圧よりも低い第２閾値電圧を有する第２高電圧トランジスタとを含み、前記第２高電圧トランジスタは、前記第２トランジスタに含まれ、前記比較回路内または前記負荷回路内に設けられていてもよい。これにより、例えば比較回路内や負荷回路内のトランジスタを第２高電圧トランジスタにより好適に形成することが可能となる。
　また、この第２の側面において、前記第１高電圧トランジスタは、前記第１トランジスタに含まれ、前記比較回路および前記負荷回路以外のアナログ回路内に設けられており、前記低電圧トランジスタは、前記第１トランジスタまたは前記第２トランジスタに含まれ、デジタル回路内に設けられていてもよい。これにより、例えばアナログ回路内のトランジスタやデジタル回路内のトランジスタを好適に形成することが可能となる。
第１実施形態の固体撮像装置の構成を示すブロック図である。 第１実施形態の固体撮像装置の構造を示す断面図である。 第１実施形態のトランジスタの例を示す断面図(1/2)である。 第１実施形態のトランジスタの例を示す断面図(2/2)である。 第１実施形態の固体撮像装置の構造を示す断面図である。 第２実施形態の固体撮像装置の構造を示す断面図である。 電子機器の構成例を示すブロック図である。 移動体制御システムの構成例を示すブロック図である。 図８の撮像部の設定位置の具体例を示す平面図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。
　以下、本開示の実施形態を、図面を参照して説明する。
　（第１実施形態）
　図１は、第１実施形態の固体撮像装置の構成を示すブロック図である。本実施形態の固体撮像装置は例えば、ＣＩＳなどのイメージセンサである。
　本実施形態の固体撮像装置は、画素アレイ領域１１と、複数の負荷回路１２と、複数の比較回路１３と、複数のカウンタ回路１４と、複数の水平走査回路１５と、複数の垂直走査回路１６と、ＤＡ（Digital to Analog）変換器１７と、チャージポンプ１８と、走査制御部２１と、ＰＳ（Parallel to Serial）変換器２２と、ディレイライン２３と、送信部２４と、複数のセンスアンプ２５と、ＰＬＬ（Phase Locked Loop：位相同期ループ）２６とを備えている。
　画素アレイ領域１１は、２次元アレイ状に配置された複数の画素１と、垂直方向（列方向）に延びる複数の垂直信号線２と、水平方向（行方向）に延びる複数の水平信号線３とを備えている。各画素１は、光電変換部として機能するフォトダイオードと、画素トランジスタとして機能するＭＯＳトランジスタとを備えている。画素トランジスタは、例えば転送トランジスタ、リセットトランジスタ、増幅トランジスタ、選択トランジスタ、スイッチトランジスタなどである。これらの画素トランジスタは、いくつかの画素１により共有されていてもよい。
　負荷回路１２、比較回路１３、カウンタ回路１４、および水平走査回路１５は、垂直信号線２を介して画素１と電気的に接続される。垂直走査回路１６は、水平信号線３を介して画素１と電気的に接続される。負荷回路１２は、画素１と共にソースフォロワ回路を構成している。比較回路１３は、負荷回路１２やカウンタ回路１４と共にＡＤ変換器を構成しており、このＡＤ変換器が、画素１から読み出された画素信号をアナログ信号からデジタル信号に変換する。比較回路１３は、画素信号と参照信号とを比較し、カウンタ回路１４は、比較回路１３の比較結果が反転するまでの時間をカウントする。水平走査回路１５は、画素信号を読み出すために複数の垂直信号線２（読出列）を水平方向に走査する。一方、垂直走査回路１６は、複数の水平信号線３を介して画素１を行単位で垂直方向に走査する。
　ＤＡ変換器１７は、ＡＤ変換器とは逆に、画素信号をデジタル信号からアナログ信号に変換する。チャージポンプ１８は、垂直走査回路１６に所定の電圧を供給する。垂直走査回路１６は、チャージポンプ１８から供給された電圧を用いて、画素１１を駆動するための信号を生成する。
　走査制御部２１は、垂直同期信号、水平同期信号、基準クロック信号などに基づいて、水平走査回路１５や垂直走査回路１６の動作を制御するための種々の信号を生成する。走査制御部２１により生成される信号は、例えばクロック信号や制御信号である。
　ＰＳ変換器２２は、画素信号から得られた画像データを、パラレル信号からシリアル信号に変換する。この画像データは、ＰＳ変換器２２からディレイライン２３を介して送信部２４に転送され、送信部２４から固体撮像装置外に出力される。
　センスアンプ２５は、画素アレイ領域１１から走査制御部２１を介してＰＳ変換器２２に画像データを転送する。ＰＬＬ２６は、基準クロック信号を生成して走査制御部２１に供給する。
　図２は、第１実施形態の固体撮像装置の構造を示す断面図である。図２は、図１に示す固体撮像装置の縦断面を示している。
　本実施形態の固体撮像装置は、図２に示すように、半導体基板３１と、埋込絶縁膜３２と、半導体層３３と、複数のコンタクト層３５と、素子分離絶縁膜３６と、層間絶縁膜３７と、複数のコンタクトプラグ３８と、複数のトランジスタＴ１～Ｔ３とを備えている。埋込絶縁膜３２は、本開示の絶縁膜の例である。トランジスタＴ３は、本開示の第１トランジスタの例である。トランジスタＴ１、Ｔ２は、本開示の第２トランジスタの例である。
　図２は、互いに垂直なＸ軸、Ｙ軸、およびＺ軸を示している。Ｘ方向およびＹ方向は、横方向に相当し、Ｚ方向は、縦方向に相当している。また、＋Ｚ方向は上方向に相当し、－Ｚ方向は下方向に相当している。なお、－Ｚ方向は、厳密に重力方向に一致していてもよいし、厳密には重力方向に一致していなくてもよい。
　半導体基板３１は、例えばＳｉ（シリコン）基板である。本実施形態の半導体基板３１は、バルク半導体基板（バルクＳｉ基板）である。図２では、半導体基板３１の上面が、Ｚ方向に垂直になっている。半導体基板３１は、バルク領域３１ａと、Ｎウェル領域３１ｂと、Ｐウェル領域３１ｃと、バックプレート領域３１ｄと、バックプレート領域３１ｅとを含んでいる。
　Ｎウェル領域３１ｂは、バルク領域３１ａ上に形成されたＮ型領域である。Ｐウェル領域３１ｃは、バルク領域３１ａ上に形成されたＰ型領域である。バックプレート領域３１ｄは、Ｎウェル領域３１ｂ上に形成されている。バックプレート領域３１ｅは、Ｐウェル領域３１ｃ上に形成されている。バックプレート領域３１ｄ、３１ｅは、Ｎ型領域でもＰ型領域でもよい。本実施形態では、バックプレート領域３１ｄ、３１ｅの一方がＮ型領域であり、バックプレート領域３１ｄ、３１ｅの他方がＰ型領域である。Ｎ導電型およびＰ導電型の一方は、本開示の第１導電型の例である。Ｎ導電型およびＰ導電型の他方は、本開示の第２導電型の例である。
　埋込絶縁膜３２は、半導体基板３１上に形成されている。本実施形態の埋込絶縁膜３２は、半導体基板３１の上面全体に形成されておらず、半導体基板３１の上面の一部のみに形成されている。埋込絶縁膜３２は、例えばＳｉＯ２膜（酸化シリコン膜）である。この場合、埋込絶縁膜３２は、ＢＯＸ（Buried Oxide）膜とも呼ばれる。
　半導体層３３は、埋込絶縁膜３２上に形成されている。埋込絶縁膜３２および半導体層３３は、半導体基板３１上に順に形成されており、半導体基板３１と共にＳＯＩ構造を構成している。半導体層３３は、半導体基板３１の上面に埋込絶縁膜３２を介して形成されている。本実施形態の半導体層３３は、埋込絶縁膜３２と同様に、半導体基板３１の上面全体に形成されておらず、半導体基板３１の上面の一部のみに形成されている。半導体層３３は例えば、ポリシリコン層などのＳｉ層である。本実施形態では、半導体基板３１と半導体層３３が、同じ半導体材料（ここではシリコン）で形成されている。半導体層３３は、ＳＯＩ層とも呼ばれる。
　トランジスタＴ１～Ｔ３の各々は、ゲート絶縁膜４１と、ゲート電極４２と、側壁絶縁膜４３と、ソース／ドレイン領域４４とを含んでいる。ゲート絶縁膜４１は、半導体基板３１または半導体層３３上に形成されている。ゲート電極４２は、ゲート絶縁膜４１上に形成されている。側壁絶縁膜４３は、ゲート電極４２の側面に形成されている。ソース／ドレイン領域４４は、ゲート電極４２を挟むように半導体基板３１または半導体層３３内に形成されている。
　図２では、トランジスタＴ１、Ｔ２が半導体層３３上に形成され、トランジスタＴ３が半導体基板３１上に形成されている。よって、トランジスタＴ１のソース／ドレイン領域４４や、トランジスタＴ２のソース／ドレイン領域４４は、半導体層３３内に形成されている。一方、トランジスタＴ３のソース／ドレイン領域４４は、半導体基板３１内に形成されている。図２では、トランジスタＴ１、Ｔ２はＳＯＩ構造上に形成されているのに対し、トランジスタＴ３はＳＯＩ構造上ではなくバルク半導体基板上に形成されている。
　本実施形態のトランジスタＴ１～Ｔ３は、ＭＯＳＦＥＴである。これらのトランジスタＴ１～Ｔ３は、ＮＭＯＳでもＰＭＯＳでもよい。本実施形態のＳＯＩ構造上では、トランジスタＴ１、Ｔ２の一方がＮＭＯＳであり、トランジスタＴ１、Ｔ２の他方がＰＭＯＳである。
　コンタクト層３５は、Ｎウェル領域３１ｂおよびＰウェル領域３１ｃ上に形成されている。コンタクト層３５は、例えば半導体層または金属層である。
　素子分離絶縁膜３６は、トランジスタＴ１～Ｔ３を互いに分離するために、半導体基板３１、埋込絶縁膜３２、および半導体層３３内に形成されている。図２では、素子分離絶縁膜３６が、Ｎウェル領域３１ｂとＰウェル領域３１ｃとの間や、半導体層３３とコンタクト層３５との間などに形成されている。素子分離絶縁膜３６は、例えばＳｉＯ２膜である。素子分離絶縁膜３６は、ＳＴＩ（Shallow Trench Isolation）膜とも呼ばれる。
　層間絶縁膜３７は、半導体基板３１、埋込絶縁膜３２、半導体層３３、コンタクト層３５、および素子分離絶縁膜３６上に、トランジスタＴ１～Ｔ３を覆うように形成されている。層間絶縁膜３７は、例えばＳｉＯ２膜である。
　コンタクトプラグ３８は、層間絶縁膜３７内において、コンタクト層３５上や、トランジスタＴ１～Ｔ３のゲート電極４２上や、トランジスタＴ１～Ｔ３のソース／ドレイン領域４４上に形成されている。Ｎウェル３１ｂやＰウェル３１ｃは、コンタクト層３５を介してコンタクトプラグ３８と電気的に接続されている。コンタクトプラグ３８は、例えば半導体層または金属層である。
　次に、図３および図４を参照して、本実施形態のトランジスタの様々な例について説明する。上述のトランジスタＴ１～Ｔ３は、これらの例に含まれる。
　図３および図４は、第１実施形態のトランジスタの例を示す断面図である。
　図３Ａ～図４Ｂの各々では、トランジスタＴが、上述のゲート絶縁膜４１、ゲート電極４２、側壁絶縁膜４３、およびソース／ドレイン領域４４を含んでいる。ソース／ドレイン領域４４は、半導体基板３１内または半導体層３３内に含まれている。
　図３Ａに示すトランジスタＴは、ＬＶトランジスタであり、膜厚Ｚ１を有するゲート絶縁膜４１を含んでいる。図３Ｂに示すトランジスタＴは、ＨＶトランジスタであり、膜厚Ｚ２を有するゲート絶縁膜４１を含んでいる。膜厚Ｚ２は、膜厚Ｚ１より厚く設定されている（Ｚ２＞Ｚ１）。本実施形態の固体撮像装置は、ＬＶトランジスタとＨＶトランジスタの両方を備えている。ＬＶトランジスタは、本開示の低電圧トランジスタの例である。膜厚Ｚ１は、本開示の第１膜厚の例である。膜厚Ｚ２は、本開示の第２膜厚の例である。
　図４Ａおよび図４Ｂは、異なる閾値電圧Ｖｔｈを有する２種類のＨＶトランジスタを示している。図４Ａに示すトランジスタＴは、閾値電圧Ｖ１を有するＨＶトランジスタであり、ＳＶＴトランジスタと呼ばれる。図４Ｂに示すトランジスタＴは、閾値電圧Ｖ２を有するＨＶトランジスタであり、ＵＬＶＴトランジスタと呼ばれる。閾値電圧Ｖ２は、閾値電圧Ｖ１より低く設定されている（Ｖ２＜Ｖ１）。本実施形態の固体撮像装置は、ＳＶＴトランジスタとＵＬＶＴトランジスタの両方を備えている。ＳＶＴトランジスタは、本開示の第１高電圧トランジスタの例である。ＵＬＶＴトランジスタは、本開示の第２高電圧トランジスタの例である。閾値電圧Ｖ１は、本開示の第１閾値電圧の例である。閾値電圧Ｖ２は、本開示の第２閾値電圧の例である。
　図５は、第１実施形態の固体撮像装置の構造を示す断面図である。図５に示す固体撮像装置の構造は、図２に示す固体撮像装置の構造の一例に相当する。
　図５は、上述のトランジスタＴ１～Ｔ３に加えて、トランジスタＴ４を示している。トランジスタＴ４は、トランジスタＴ１～Ｔ３と同様に、上述のゲート絶縁膜４１、ゲート電極４２、側壁絶縁膜４３、およびソース／ドレイン領域４４を含んでいる。なお、図５は、図２に示す構成要素の一部（Ｎウェル領域３１ｂ、Ｐウェル領域３１ｃ、バックプレート領域３１ｄ、３１ｅ、コンタクト層３５など）の図示を省略している。
　図５では、トランジスタＴ１、Ｔ２、Ｔ４が半導体層３３上に形成され、トランジスタＴ３が半導体基板３１上に形成されている。よって、トランジスタＴ１、Ｔ２、Ｔ４のソース／ドレイン領域４４は、半導体層３３内に形成され、トランジスタＴ３のソース／ドレイン領域４４は、半導体基板３１内に形成されている。図５では、トランジスタＴ１、Ｔ２、Ｔ４はＳＯＩ構造上に形成されているのに対し、トランジスタＴ３はＳＯＩ構造上ではなくバルク半導体基板上に形成されている。本実施形態のトランジスタＴ３は、本開示の第１トランジスタの例であり、本実施形態のトランジスタＴ１、Ｔ２、Ｔ４は、本開示の第２トランジスタの例である。
　図５では、トランジスタＴ１が、ＵＬＶＴトランジスタとなっており、かつ差動ＭＯＳとなっている。差動ＭＯＳは、比較回路１３内で差動回路を構成しているＭＯＳＦＥＴである。トランジスタＴ１は、ＵＬＶＴトランジスタであるため、膜厚Ｚ２を有するゲート絶縁膜４１を含み、かつ閾値電圧Ｖ２を有している。トランジスタＴ１は、ここではＮＭＯＳである。例えば、本実施形態の各比較回路１３は複数の比較器を含み、トランジスタＴ１はいずれかの比較器内で差動対を構成している。
　図５ではさらに、トランジスタＴ２が、ＵＬＶＴトランジスタとなっており、かつ負荷ＭＯＳとなっている。負荷ＭＯＳは、負荷回路１２を構成しているＭＯＳＦＥＴである。トランジスタＴ２は、ＵＬＶＴトランジスタであるため、膜厚Ｚ２を有するゲート絶縁膜４１を含み、かつ閾値電圧Ｖ２を有している。トランジスタＴ２は、ここではＰＭＯＳである。例えば、本実施形態の各負荷回路１４は複数の能動負荷を含み、トランジスタＴ２はいずれかの能動負荷を構成している。
　図５ではさらに、トランジスタＴ３が、ＳＶＴトランジスタとなっており、かつ本実施形態の固体撮像装置内のアナログ回路を構成している。ただし、トランジスタＴ３は、比較回路１３および負荷回路１２以外のアナログ回路を構成している。このアナログ回路の例は、ＤＡ変換器１７やチャージポンプ１８である。トランジスタＴ３は、ＳＶＴトランジスタであるため、膜厚Ｚ２を有するゲート絶縁膜４１を含み、かつ閾値電圧Ｖ１を有している。なお、トランジスタＴ３は、ＮＭＯＳでもＰＭＯＳでもよい。
　図５ではさらに、トランジスタＴ４が、ＬＶトランジスタとなっており、かつ本実施形態の固体撮像装置内のデジタル回路を構成している。トランジスタＴ４は、ＬＶトランジスタであるため、膜厚Ｚ１を有するゲート絶縁膜４１を含んでいる。なお、トランジスタＴ４は、ＮＭＯＳでもＰＭＯＳでもよい。
　続いて、図５を参照して、本実施形態の固体撮像装置のさらなる詳細を説明する。
　本実施形態では、各比較回路１３内の全トランジスタや、各負荷回路１２内の全トランジスタを、ＵＬＶＴトランジスタとすることが望ましい。理由は、比較回路１３や負荷回路１２は、大電流を出力するＵＬＶＴトランジスタで構成することで、低ノイズ化することが望ましいからである。この場合、比較回路１３や負荷回路１２は、ＳＯＩ構造上に配置することが望ましい。理由は、比較回路１３や負荷回路１２を、リーク電流の大きいＵＬＶＴトランジスタで構成すると、消費電力が大きくなるからである。
　そこで、本実施形態では、各比較回路１３内の全トランジスタや、各負荷回路１２内の全トランジスタを、図５に示すトランジスタＴ１、Ｔ２のように、ＵＬＶＴトランジスタとしてＳＯＩ構造上に配置する。これにより、比較回路１３や負荷回路１２を低ノイズ化しつつ、比較回路１３や負荷回路１２の消費電力を低減することが可能となる。ＳＯＩ構造は完全空乏デバイスなので、ＵＬＶＴトランジスタをＳＯＩ構造上に配置することで、ＵＬＶＴトランジスタのリーク電流を効果的に低減することが可能となる。また、ＳＯＩ構造上のトランジスタの動作は、バックバイアスにより制御できるため、リーク電流を低減しつつダイナミックレンジを拡大することが可能となる。
　また、本実施形態では、比較回路１３および負荷回路１２以外のアナログ回路内のトランジスタを、ＳＶＴトランジスタとすることが望ましい。理由は、比較回路１３および負荷回路１２以外のアナログ回路は、比較回路１３や負荷回路１２ほど低ノイズ化が求められないからである。この場合、比較回路１３および負荷回路１２以外のアナログ回路は、バルク半導体基板上に配置してもよい。理由は、リーク電流や消費電力の問題が、それほど大きくないからである。
　そこで、本実施形態では、比較回路１３および負荷回路１２以外のアナログ回路内のトランジスタを、図５に示すトランジスタＴ３のように、ＳＶＴトランジスタとしてバルク半導体基板上に配置する。これにより、これらのトランジスタのモデルを、バルク半導体基板用のモデルからＳＯＩ構造用のモデルに作り直す手間やコストを抑制することが可能となる。この場合、これらのトランジスタについては、既存ＩＰ（Intellectual Property）を活用することが可能となり、これにより固体撮像装置の開発期間を短縮することが可能となる。
　また、本実施形態では、デジタル回路内のトランジスタを、ＬＶトランジスタとすることが望ましい。理由は、デジタル回路は一般に、アナログ回路のように高電圧を必要としないからである。この場合、デジタル回路内のトランジスタは、ＳＯＩ構造上に配置することが望ましい。理由は、ＬＶトランジスタは、ゲート絶縁膜４１の膜厚Ｚ１が薄いことから、消費電力が大きいからである。
　そこで、本実施形態では、デジタル回路内のトランジスタを、図５に示すトランジスタＴ４のように、ＬＶトランジスタとしてＳＯＩ構造上に配置する。これにより、デジタル回路の消費電力を低減することが可能となる。
　以上のように、本実施形態では、比較回路１３や負荷回路１２内のＵＬＶＴトランジスタや、デジタル回路内のＬＶトランジスタを、ＳＯＩ構造上に形成し、その他のアナログ回路内のＳＶＴトランジスタを、バルク半導体基板上に形成する。よって、本実施形態によれば、ＳＯＩ構造およびバルク半導体基板上に、これらのトランジスタを好適に形成することが可能となる。例えば、ＳＯＩ構造上にＵＬＶＴトランジスタを配置することで、リーク電流が問題となりやすいＵＬＶＴトランジスタのリーク電流を低減することが可能となる。さらには、ＳＯＩ構造上に配置するトランジスタを、一部のトランジスタに限定することで、モデルを作り直す手間やコストを低減することが可能となる。
　なお、比較回路１３または負荷回路１２は、ＵＬＶＴトランジスタだけでなく、ＳＶＴトランジスタまたはＬＶトランジスタを含んでいてもよい。この場合、このＳＶＴトランジスタは、バルク半導体基板上に配置されてもよい。また、比較回路１３および負荷回路１２以外のアナログ回路は、ＳＶＴトランジスタだけでなく、ＵＬＶＴトランジスタまたはＬＶトランジスタを含んでいてもよい。この場合、このＵＬＶＴトランジスタまたはＬＶトランジスタは、ＳＯＩ構造上に配置されてもよい。また、デジタル回路は、ＬＶトランジスタだけでなく、ＵＬＶＴトランジスタまたはＳＶＴトランジスタを含んでいてもよい。この場合、このＳＶＴトランジスタは、バルク半導体基板上に配置されてもよい。
　（第２実施形態）
　図６は、第２実施形態の固体撮像装置の構造を示す断面図である。
　本実施形態の固体撮像装置（図６）は、第１実施形態の固体撮像装置（図５）と同様の構造を有している。ただし、本実施形態のトランジスタＴ４は、半導体層３３上ではなく半導体基板３１上に形成されている。よって、本実施形態のトランジスタＴ４のソース／ドレイン領域４４は、半導体基板３１内に形成されている。本実施形態のトランジスタＴ３、Ｔ４は、本開示の第１トランジスタの例であり、本実施形態のトランジスタＴ１、Ｔ２は、本開示の第２トランジスタの例である。
　第１実施形態では、デジタル回路内のトランジスタを、図５に示すトランジスタＴ４のように、ＬＶトランジスタとしてＳＯＩ構造上に配置する。これにより、デジタル回路の消費電力を低減することが可能となる。一方、本実施形態では、デジタル回路内のトランジスタを、図６に示すトランジスタＴ４のように、ＬＶトランジスタとしてバルク半導体基板上に配置する。これにより、デジタル回路内のトランジスタのモデルを、バルク半導体基板用のモデルからＳＯＩ構造用のモデルに作り直す手間やコストを抑制することが可能となる。
　デジタル回路内のトランジスタは、第１実施形態のようにＳＯＩ構造上に配置してもよいし、本実施形態のようにバルク半導体基板上に配置してもよい。デジタル回路の消費電力を低減することが望ましい場合には、第１実施形態のデジタル回路を採用することが望ましい。一方、デジタル回路内のトランジスタのモデルを作り直さないことが望ましい場合には、本実施形態のデジタル回路を採用することが望ましい。
　以上のように、本実施形態では、比較回路１３や負荷回路１２内のＵＬＶＴトランジスタを、ＳＯＩ構造上に形成し、その他のアナログ回路内のＳＶＴトランジスタや、デジタル回路内のＬＶトランジスタを、バルク半導体基板上に形成する。よって、本実施形態によれば、ＳＯＩ構造およびバルク半導体基板上に、これらのトランジスタを好適に形成することが可能となる。例えば、ＳＯＩ構造上にＵＬＶＴトランジスタを配置することで、リーク電流が問題となりやすいＵＬＶＴトランジスタのリーク電流を低減することが可能となる。さらには、ＳＯＩ構造上に配置するトランジスタを、一部のトランジスタに限定することで、モデルを作り直す手間やコストを低減することが可能となる。
　なお、本実施形態のデジタル回路は、ＬＶトランジスタだけでなく、ＵＬＶＴトランジスタまたはＳＶＴトランジスタを含んでいてもよい。この場合、このＵＬＶＴトランジスタは、ＳＯＩ構造上に配置されてもよい。
　（応用例）
　図７は、電子機器の構成例を示すブロック図である。図７に示す電気機器は、カメラ１００である。
　カメラ１００は、レンズ群などを含む光学部１０１と、第１または第２実施形態の固体撮像装置である撮像装置１０２と、カメラ信号処理回路であるＤＳＰ（Digital Signal Processor）回路１０３と、フレームメモリ１０４と、表示部１０５と、記録部１０６と、操作部１０７と、電源部１０８とを備えている。また、ＤＳＰ回路１０３、フレームメモリ１０４、表示部１０５、記録部１０６、操作部１０７、および電源部１０８は、バスライン１０９を介して相互に接続されている。
　光学部１０１は、被写体からの入射光（像光）を取り込んで、撮像装置１０２の撮像面上に結像する。撮像装置１０２は、光学部１０１により撮像面上に結像された入射光の光量を画素単位で電気信号に変換して、画素信号として出力する。
　ＤＳＰ回路１０３は、撮像装置１０２により出力された画素信号について信号処理を行う。フレームメモリ１０４は、撮像装置１０２で撮像された動画または静止画の１画面を記憶しておくためのメモリである。
　表示部１０５は、例えば液晶パネルや有機ＥＬパネルなどのパネル型表示装置を含んでおり、撮像装置１０２で撮像された動画または静止画を表示する。記録部１０６は、撮像装置１０２で撮像された動画または静止画を、ハードディスクや半導体メモリなどの記録媒体に記録する。
　操作部１０７は、ユーザによる操作の下に、カメラ１００が持つ様々な機能について操作指令を発する。電源部１０８は、ＤＳＰ回路１０３、フレームメモリ１０４、表示部１０５、記録部１０６、および操作部１０７の動作電源となる各種の電源を、これらの供給対象に対して適宜供給する。
　撮像装置１０２として、第１または第２実施形態の固体撮像装置を使用することで、良好な画像の取得が期待できる。
　当該固体撮像装置は、その他の様々な製品に応用することができる。例えば、当該固体撮像装置は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボットなどの種々の移動体に搭載されてもよい。
　図８は、移動体制御システムの構成例を示すブロック図である。図８に示す移動体制御システムは、車両制御システム２００である。
　車両制御システム２００は、通信ネットワーク２０１を介して接続された複数の電子制御ユニットを備える。図８に示した例では、車両制御システム２００は、駆動系制御ユニット２１０と、ボディ系制御ユニット２２０と、車外情報検出ユニット２３０と、車内情報検出ユニット２４０と、統合制御ユニット２５０とを備えている。図８はさらに、統合制御ユニット２５０の構成部として、マイクロコンピュータ２５１と、音声画像出力部２５２と、車載ネットワークＩ／Ｆ（Interface）２５３とを示している。
　駆動系制御ユニット２１０は、各種プログラムに従って、車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット２１０は、内燃機関や駆動用モータなどの車両の駆動力を発生させるための駆動力発生装置や、駆動力を車輪に伝達するための駆動力伝達機構や、車両の舵角を調節するステアリング機構や、車両の制動力を発生させる制動装置などの制御装置として機能する。
　ボディ系制御ユニット２２０は、各種プログラムに従って、車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット２２０は、スマートキーシステム、キーレスエントリシステム、パワーウィンドウ装置、各種ランプ（例えば、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー、フォグランプ）などの制御装置として機能する。この場合、ボディ系制御ユニット２２０には、鍵を代替する携帯機から発信される電波または各種スイッチの信号が入力され得る。ボディ系制御ユニット２２０は、このような電波または信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプなどを制御する。
　車外情報検出ユニット２３０は、車両制御システム２００を搭載した車両の外部の情報を検出する。車外情報検出ユニット２３０には、例えば撮像部２３１が接続される。車外情報検出ユニット２３０は、撮像部２３１に車外の画像を撮像させると共に、撮像された画像を撮像部２３１から受信する。車外情報検出ユニット２３０は、受信した画像に基づいて、人、車、障害物、標識、路面上の文字などの物体検出処理または距離検出処理を行ってもよい。
　撮像部２３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部２３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。撮像部２３１が受光する光は、可視光であってもよいし、赤外線などの非可視光であってもよい。撮像部２３１は、第１または第２実施形態の固体撮像装置を含んでいる。
　車内情報検出ユニット２４０は、車両制御システム２００を搭載した車両の内部の情報を検出する。車内情報検出ユニット２４０には例えば、運転者の状態を検出する運転者状態検出部２４１が接続される。例えば、運転者状態検出部２４１は、運転者を撮像するカメラを含み、車内情報検出ユニット２４０は、運転者状態検出部２４１から入力される検出情報に基づいて、運転者の疲労度合いまたは集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。このカメラは、第１または第２実施形態の固体撮像装置を含んでいてもよく、例えば、図７に示すカメラ１００でもよい。
　マイクロコンピュータ２５１は、車外情報検出ユニット２３０または車内情報検出ユニット２４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構、または制動装置の制御目標値を演算し、駆動系制御ユニット２１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ２５１は、車両の衝突回避、衝撃緩和、車間距離に基づく追従走行、車速維持走行、衝突警告、レーン逸脱警告などのＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ２５１は、車外情報検出ユニット２３０または車内情報検出ユニット２４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構、または制動装置を制御することにより、運転者の操作によらずに自律的に走行する自動運転などを目的とした協調制御を行うことができる。
　また、マイクロコンピュータ２５１は、車外情報検出ユニット２３０で取得される車外の情報に基づいて、ボディ系制御ユニット２２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ２５１は、車外情報検出ユニット２３０で検知した先行車または対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替えるなどの防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部２５２は、車両の搭乗者または車外に対して視覚的または聴覚的に情報を通知することが可能な出力装置に、音声および画像のうちの少なくとも一方の出力信号を送信する。図８の例では、このような出力装置として、オーディオスピーカ２６１、表示部２６２、およびインストルメントパネル２６３が示されている。表示部２６２は例えば、オンボードディスプレイまたはヘッドアップディスプレイを含んでいてもよい。
　図９は、図８の撮像部２３１の設定位置の具体例を示す平面図である。
　図９に示す車両３００は、撮像部２３１として、撮像部３０１、３０２、３０３、３０４、３０５を備えている。撮像部３０１、３０２、３０３、３０４、３０５は例えば、車両３００のフロントノーズ、サイドミラー、リアバンパ、バックドア、車室内のフロントガラスの上部などの位置に設けられる。
　フロントノーズに備えられる撮像部３０１は、主として車両３００の前方の画像を取得する。左のサイドミラーに備えられる撮像部３０２と、右のサイドミラーに備えられる撮像部３０３は、主として車両３００の側方の画像を取得する。リアバンパまたはバックドアに備えられる撮像部３０４は、主として車両３００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部３０５は、主として車両３００の前方の画像を取得する。撮像部３０５は例えば、先行車両、歩行者、障害物、信号機、交通標識、車線などの検出に用いられる。
　図９は、撮像部３０１、３０２、３０３、３０４（以下「撮像部３０１～３０４」と表記する）の撮像範囲の例を示している。撮像範囲３１１は、フロントノーズに設けられた撮像部３０１の撮像範囲を示す。撮像範囲３１２は、左のサイドミラーに設けられた撮像部３０２の撮像範囲を示す。撮像範囲３１３は、右のサイドミラーに設けられた撮像部３０３の撮像範囲を示す。撮像範囲３１４は、リアバンパまたはバックドアに設けられた撮像部３０４の撮像範囲を示す。例えば、撮像部３０１～３０４で撮像された画像データが重ね合わせられることにより、車両３００を上方から見た俯瞰画像が得られる。以下、撮像範囲３１１、３１２、３１３、３１４を「撮像範囲３１１～３１４」と表記する。
　撮像部３０１～３０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部３０１～３０４の少なくとも１つは、複数の撮像装置を含むステレオカメラであってもよいし、位相差検出用の画素を有する撮像装置であってもよい。
　例えば、マイクロコンピュータ２５１（図８）は、撮像部３０１～３０４から得られた距離情報を基に、撮像範囲３１１～３１４内における各立体物までの距離と、この距離の時間的変化（車両３００に対する相対速度）を算出する。マイクロコンピュータ２５１は、これらの算出結果に基づいて、車両３００の進行路上にある最も近い立体物で、車両３００とほぼ同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を、先行車として抽出することができる。さらに、マイクロコンピュータ２５１は、先行車の手前にあらかじめ確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように、この例によれば、運転者の操作によらずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ２５１は、撮像部３０１～３０４から得られた距離情報を基に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ２５１は、車両３００の周辺の障害物を、車両３００のドライバが視認可能な障害物と、視認困難な障害物とに識別する。そして、マイクロコンピュータ２５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ２６１や表示部２６２を介してドライバに警報を出力することや、駆動系制御ユニット２１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部３０１～３０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ２５１は、撮像部３０１～３０４の撮像画像中に歩行者が存在するか否かを判定することで、歩行者を認識することができる。かかる歩行者の認識は例えば、赤外線カメラとしての撮像部３０１～３０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順により行われる。マイクロコンピュータ２５１が、撮像部３０１～３０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部２５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部２６２を制御する。また、音声画像出力部２５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部２６２を制御してもよい。
　図１０は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図１０では、術者（医師）５３１が、内視鏡手術システム４００を用いて、患者ベッド５３３上の患者５３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム４００は、内視鏡５００と、気腹チューブ５１１やエネルギー処置具５１２等の、その他の術具５１０と、内視鏡５００を支持する支持アーム装置５２０と、内視鏡下手術のための各種の装置が搭載されたカート６００と、から構成される。
　内視鏡５００は、先端から所定の長さの領域が患者５３２の体腔内に挿入される鏡筒５０１と、鏡筒５０１の基端に接続されるカメラヘッド５０２と、から構成される。図示する例では、硬性の鏡筒５０１を有するいわゆる硬性鏡として構成される内視鏡５００を図示しているが、内視鏡５００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒５０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡５００には光源装置６０３が接続されており、当該光源装置６０３によって生成された光が、鏡筒５０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者５３２の体腔内の観察対象に向かって照射される。なお、内視鏡５００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド５０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：　Ｃａｍｅｒａ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ）６０１に送信される。
　ＣＣＵ６０１は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等によって構成され、内視鏡５００及び表示装置６０２の動作を統括的に制御する。さらに、ＣＣＵ６０１は、カメラヘッド５０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置６０２は、ＣＣＵ６０１からの制御により、当該ＣＣＵ６０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置６０３は、例えばＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡５００に供給する。
　入力装置６０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置６０４を介して、内視鏡手術システム４００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡５００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置６０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具５１２の駆動を制御する。気腹装置６０６は、内視鏡５００による視野の確保及び術者の作業空間の確保の目的で、患者５３２の体腔を膨らめるために、気腹チューブ５１１を介して当該体腔内にガスを送り込む。レコーダ６０７は、手術に関する各種の情報を記録可能な装置である。プリンタ６０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡５００に術部を撮影する際の照射光を供給する光源装置６０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置６０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド５０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置６０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド５０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置６０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ　Ｂａｎｄ　Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置６０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図１１は、図１０に示すカメラヘッド５０２及びＣＣＵ６０１の機能構成の一例を示すブロック図である。
　カメラヘッド５０２は、レンズユニット７０１と、撮像部７０２と、駆動部７０３と、通信部７０４と、カメラヘッド制御部７０５と、を有する。ＣＣＵ６０１は、通信部７１１と、画像処理部７１２と、制御部７１３と、を有する。カメラヘッド５０２とＣＣＵ６０１とは、伝送ケーブル７００によって互いに通信可能に接続されている。
　レンズユニット７０１は、鏡筒５０１との接続部に設けられる光学系である。鏡筒５０１の先端から取り込まれた観察光は、カメラヘッド５０２まで導光され、当該レンズユニット７０１に入射する。レンズユニット７０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部７０２は、撮像素子で構成される。撮像部７０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部７０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部７０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者５３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部７０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット７０１も複数系統設けられ得る。撮像部７０２は、例えば第１または第２実施形態の固体撮像装置である。
　また、撮像部７０２は、必ずしもカメラヘッド５０２に設けられなくてもよい。例えば、撮像部７０２は、鏡筒５０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部７０３は、アクチュエータによって構成され、カメラヘッド制御部７０５からの制御により、レンズユニット７０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部７０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部７０４は、ＣＣＵ６０１との間で各種の情報を送受信するための通信装置によって構成される。通信部７０４は、撮像部７０２から得た画像信号をＲＡＷデータとして伝送ケーブル７００を介してＣＣＵ６０１に送信する。
　また、通信部７０４は、ＣＣＵ６０１から、カメラヘッド５０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部７０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ６０１の制御部７１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ　Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ　Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ　Ｗｈｉｔｅ　Ｂａｌａｎｃｅ）機能が内視鏡５００に搭載されていることになる。
　カメラヘッド制御部７０５は、通信部７０４を介して受信したＣＣＵ６０１からの制御信号に基づいて、カメラヘッド５０２の駆動を制御する。
　通信部７１１は、カメラヘッド５０２との間で各種の情報を送受信するための通信装置によって構成される。通信部７１１は、カメラヘッド５０２から、伝送ケーブル７００を介して送信される画像信号を受信する。
　また、通信部７１１は、カメラヘッド５０２に対して、カメラヘッド５０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部７１２は、カメラヘッド５０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部７１３は、内視鏡５００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部７１３は、カメラヘッド５０２の駆動を制御するための制御信号を生成する。
　また、制御部７１３は、画像処理部７１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置６０２に表示させる。この際、制御部７１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部７１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具５１２の使用時のミスト等を認識することができる。制御部７１３は、表示装置６０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者５３１に提示されることにより、術者５３１の負担を軽減することや、術者５３１が確実に手術を進めることが可能になる。
　カメラヘッド５０２及びＣＣＵ６０１を接続する伝送ケーブル７００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル７００を用いて有線で通信が行われていたが、カメラヘッド５０２とＣＣＵ６０１との間の通信は無線で行われてもよい。
　以上、本開示の実施形態について説明したが、これらの実施形態は、本開示の要旨を逸脱しない範囲内で、種々の変更を加えて実施してもよい。例えば、複数の実施形態を組み合わせて実施してもよい。
　なお、本開示は、以下のような構成を取ることもできる。
　（１）
　半導体基板と、
　前記半導体基板上に設けられた絶縁膜と、
　前記絶縁膜上に設けられた半導体層と、
　前記半導体基板内にソース／ドレイン領域を含む１つ以上の第１トランジスタと、前記半導体層内にソース／ドレイン領域を含む１つ以上の第２トランジスタと、を含む複数のトランジスタとを備え、
　前記複数のトランジスタは、
　第１膜厚を有するゲート絶縁膜を含む低電圧トランジスタと、
　前記第１膜厚よりも厚い第２膜厚を有するゲート絶縁膜を含み、第１閾値電圧を有する第１高電圧トランジスタと、
　前記第２膜厚を有するゲート絶縁膜を含み、前記第１閾値電圧よりも低い第２閾値電圧を有する第２高電圧トランジスタとを含み、
　前記第２高電圧トランジスタは、前記第２トランジスタに含まれる、固体撮像装置。
　（２）
　前記低電圧トランジスタは、前記第２トランジスタに含まれる、（１）に記載の固体撮像装置。
　（３）
　前記低電圧トランジスタは、前記第１トランジスタに含まれる、（１）に記載の固体撮像装置。
　（４）
　前記低電圧トランジスタは、デジタル回路内に設けられている、（１）に記載の固体撮像装置。
　（５）
　前記第１高電圧トランジスタは、前記第１トランジスタに含まれる、（１）に記載の固体撮像装置。
　（６）
　前記第１高電圧トランジスタは、アナログ回路内に設けられている、（１）に記載の固体撮像装置。
　（７）
　前記第１高電圧トランジスタは、比較回路および負荷回路以外の前記アナログ回路内に設けられている、（６）に記載の固体撮像装置。
　（８）
　前記第２高電圧トランジスタは、比較回路内または負荷回路内に設けられている、（１）に記載の固体撮像装置。
　（９）
　前記比較回路内の前記第２高電圧トランジスタは、差動回路内に設けられている、（８）に記載の固体撮像装置。
　（１０）
　前記比較回路内の前記第２高電圧トランジスタは、第１導電型を有し、
　前記負荷回路内の前記第２高電圧トランジスタは、前記第１導電型と異なる第２導電型を有する、
　（８）に記載の固体撮像装置。
　（１１）
　前記半導体層は、前記半導体基板と同じ半導体材料で形成されている、（１）に記載の固体撮像装置。
　（１２）
　前記半導体材料は、シリコンである、（１１）に記載の固体撮像装置。
　（１３）
　前記絶縁膜は、酸化膜である、（１）に記載の固体撮像装置。
　（１４）
　半導体基板と、
　前記半導体基板上に設けられた絶縁膜と、
　前記絶縁膜上に設けられた半導体層と、
　前記半導体基板内にソース／ドレイン領域を含む１つ以上の第１トランジスタと、前記半導体層内にソース／ドレイン領域を含む１つ以上の第２トランジスタと、を含む複数のトランジスタとを備え、
　前記第２トランジスタは、比較回路内または負荷回路内に設けられたトランジスタを含む、固体撮像装置。
　（１５）
　前記比較回路内の前記トランジスタは、差動回路内に設けられている、（１４）に記載の固体撮像装置。
　（１６）
　前記比較回路内の前記トランジスタは、第１導電型を有し、
　前記負荷回路内の前記トランジスタは、前記第１導電型と異なる第２導電型を有する、
　（１４）に記載の固体撮像装置。
　（１７）
　前記第１トランジスタは、前記比較回路および前記負荷回路以外のアナログ回路内に設けられたトランジスタを含む、（１４）に記載の固体撮像装置。
　（１８）
　前記第１トランジスタまたは前記第２トランジスタは、デジタル回路内に設けられたトランジスタを含む、（１４）に記載の固体撮像装置。
　（１９）
　前記複数のトランジスタは、
　第１膜厚を有するゲート絶縁膜を含む低電圧トランジスタと、
　前記第１膜厚よりも厚い第２膜厚を有するゲート絶縁膜を含み、第１閾値電圧を有する第１高電圧トランジスタと、
　前記第２膜厚を有するゲート絶縁膜を含み、前記第１閾値電圧よりも低い第２閾値電圧を有する第２高電圧トランジスタとを含み、
　前記第２高電圧トランジスタは、前記第２トランジスタに含まれ、前記比較回路内または前記負荷回路内に設けられている、（１４）に記載の固体撮像装置。
　（２０）
　前記第１高電圧トランジスタは、前記第１トランジスタに含まれ、前記比較回路および前記負荷回路以外のアナログ回路内に設けられており、
　前記低電圧トランジスタは、前記第１トランジスタまたは前記第２トランジスタに含まれ、デジタル回路内に設けられている、
　（１９）に記載の固体撮像装置。
　１：画素、２：垂直信号線、３：水平信号線、
　１１：画素アレイ領域、１２：負荷回路、１３：比較回路、
　１４：カウンタ回路、１５：水平走査回路、１６：垂直走査回路、
　１７：ＤＡ変換器、１８：チャージポンプ、
　２１：走査制御部、２２：ＰＳ変換器、２３：ディレイライン、
　２４：送信部、２５：センスアンプ、２６：ＰＬＬ、
　３１：半導体基板、３１ａ：バルク領域、
　３１ｂ：Ｎウェル領域、３１ｃ：Ｐウェル領域、
　３１ｄ：バックプレート領域、３１ｅ：バックプレート領域、
　３２：埋込絶縁膜、３３：半導体層、３５：コンタクト層、
　３６：素子分離絶縁膜、３７：層間絶縁膜、３８：コンタクトプラグ、
　４１：ゲート絶縁膜、４２：ゲート電極、
　４３：側壁絶縁膜、４４：ソース／ドレイン領域

Claims (20)

  1. 　半導体基板と、
    　前記半導体基板上に設けられた絶縁膜と、
    　前記絶縁膜上に設けられた半導体層と、
    　前記半導体基板内にソース／ドレイン領域を含む１つ以上の第１トランジスタと、前記半導体層内にソース／ドレイン領域を含む１つ以上の第２トランジスタと、を含む複数のトランジスタとを備え、
    　前記複数のトランジスタは、
    　第１膜厚を有するゲート絶縁膜を含む低電圧トランジスタと、
    　前記第１膜厚よりも厚い第２膜厚を有するゲート絶縁膜を含み、第１閾値電圧を有する第１高電圧トランジスタと、
    　前記第２膜厚を有するゲート絶縁膜を含み、前記第１閾値電圧よりも低い第２閾値電圧を有する第２高電圧トランジスタとを含み、
    　前記第２高電圧トランジスタは、前記第２トランジスタに含まれる、固体撮像装置。
  2. 　前記低電圧トランジスタは、前記第２トランジスタに含まれる、請求項１に記載の固体撮像装置。
  3. 　前記低電圧トランジスタは、前記第１トランジスタに含まれる、請求項１に記載の固体撮像装置。
  4. 　前記低電圧トランジスタは、デジタル回路内に設けられている、請求項１に記載の固体撮像装置。
  5. 　前記第１高電圧トランジスタは、前記第１トランジスタに含まれる、請求項１に記載の固体撮像装置。
  6. 　前記第１高電圧トランジスタは、アナログ回路内に設けられている、請求項１に記載の固体撮像装置。
  7. 　前記第１高電圧トランジスタは、比較回路および負荷回路以外の前記アナログ回路内に設けられている、請求項６に記載の固体撮像装置。
  8. 　前記第２高電圧トランジスタは、比較回路内または負荷回路内に設けられている、請求項１に記載の固体撮像装置。
  9. 　前記比較回路内の前記第２高電圧トランジスタは、差動回路内に設けられている、請求項８に記載の固体撮像装置。
  10. 　前記比較回路内の前記第２高電圧トランジスタは、第１導電型を有し、
    　前記負荷回路内の前記第２高電圧トランジスタは、前記第１導電型と異なる第２導電型を有する、
    　請求項８に記載の固体撮像装置。
  11. 　前記半導体層は、前記半導体基板と同じ半導体材料で形成されている、請求項１に記載の固体撮像装置。
  12. 　前記半導体材料は、シリコンである、請求項１１に記載の固体撮像装置。
  13. 　前記絶縁膜は、酸化膜である、請求項１に記載の固体撮像装置。
  14. 　半導体基板と、
    　前記半導体基板上に設けられた絶縁膜と、
    　前記絶縁膜上に設けられた半導体層と、
    　前記半導体基板内にソース／ドレイン領域を含む１つ以上の第１トランジスタと、前記半導体層内にソース／ドレイン領域を含む１つ以上の第２トランジスタと、を含む複数のトランジスタとを備え、
    　前記第２トランジスタは、比較回路内または負荷回路内に設けられたトランジスタを含む、固体撮像装置。
  15. 　前記比較回路内の前記トランジスタは、差動回路内に設けられている、請求項１４に記載の固体撮像装置。
  16. 　前記比較回路内の前記トランジスタは、第１導電型を有し、
    　前記負荷回路内の前記トランジスタは、前記第１導電型と異なる第２導電型を有する、
    　請求項１４に記載の固体撮像装置。
  17. 　前記第１トランジスタは、前記比較回路および前記負荷回路以外のアナログ回路内に設けられたトランジスタを含む、請求項１４に記載の固体撮像装置。
  18. 　前記第１トランジスタまたは前記第２トランジスタは、デジタル回路内に設けられたトランジスタを含む、請求項１４に記載の固体撮像装置。
  19. 　前記複数のトランジスタは、
    　第１膜厚を有するゲート絶縁膜を含む低電圧トランジスタと、
    　前記第１膜厚よりも厚い第２膜厚を有するゲート絶縁膜を含み、第１閾値電圧を有する第１高電圧トランジスタと、
    　前記第２膜厚を有するゲート絶縁膜を含み、前記第１閾値電圧よりも低い第２閾値電圧を有する第２高電圧トランジスタとを含み、
    　前記第２高電圧トランジスタは、前記第２トランジスタに含まれ、前記比較回路内または前記負荷回路内に設けられている、請求項１４に記載の固体撮像装置。
  20. 　前記第１高電圧トランジスタは、前記第１トランジスタに含まれ、前記比較回路および前記負荷回路以外のアナログ回路内に設けられており、
    　前記低電圧トランジスタは、前記第１トランジスタまたは前記第２トランジスタに含まれ、デジタル回路内に設けられている、
    　請求項１９に記載の固体撮像装置。
PCT/JP2024/017883 2023-06-26 2024-05-15 固体撮像装置 Ceased WO2025004580A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023-104485 2023-06-26
JP2023104485 2023-06-26

Publications (1)

Publication Number Publication Date
WO2025004580A1 true WO2025004580A1 (ja) 2025-01-02

Family

ID=93938070

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/017883 Ceased WO2025004580A1 (ja) 2023-06-26 2024-05-15 固体撮像装置

Country Status (1)

Country Link
WO (1) WO2025004580A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11266398A (ja) * 1998-03-16 1999-09-28 Sony Corp 固体撮像素子及びその駆動方法、並びに撮像カメラ
US20070218578A1 (en) * 2006-03-17 2007-09-20 Sharp Laboratories Of America, Inc. Real-time CMOS imager having stacked photodiodes fabricated on SOI wafer
WO2018159126A1 (ja) * 2017-03-03 2018-09-07 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法並びに電子機器
JP2018207000A (ja) * 2017-06-06 2018-12-27 ルネサスエレクトロニクス株式会社 半導体装置
JP2019140531A (ja) * 2018-02-09 2019-08-22 キヤノン株式会社 光電変換装置、撮像システム、および、移動体
JP2020096225A (ja) * 2018-12-10 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11266398A (ja) * 1998-03-16 1999-09-28 Sony Corp 固体撮像素子及びその駆動方法、並びに撮像カメラ
US20070218578A1 (en) * 2006-03-17 2007-09-20 Sharp Laboratories Of America, Inc. Real-time CMOS imager having stacked photodiodes fabricated on SOI wafer
WO2018159126A1 (ja) * 2017-03-03 2018-09-07 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法並びに電子機器
JP2018207000A (ja) * 2017-06-06 2018-12-27 ルネサスエレクトロニクス株式会社 半導体装置
JP2019140531A (ja) * 2018-02-09 2019-08-22 キヤノン株式会社 光電変換装置、撮像システム、および、移動体
JP2020096225A (ja) * 2018-12-10 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器

Similar Documents

Publication Publication Date Title
JP7615246B2 (ja) 撮像装置および電子機器
US12453195B2 (en) Solid-state imaging device
JP7621331B2 (ja) 撮像装置及び電子機器
JP7631226B2 (ja) 固体撮像装置および電子機器
US20240038807A1 (en) Solid-state imaging device
JP7823022B2 (ja) 撮像素子及び撮像装置
WO2024202617A1 (ja) 半導体装置、光検出装置及び半導体装置の製造方法
WO2024111280A1 (ja) 光検出装置および電子機器
WO2023176449A1 (ja) 光検出装置
WO2025004580A1 (ja) 固体撮像装置
US20250081643A1 (en) Solid-state imaging device and electronic device
JP7759387B2 (ja) 固体撮像装置およびその製造方法
US20260075976A1 (en) Photodetection device and electronic apparatus
WO2024034411A1 (ja) 半導体装置およびその製造方法
WO2025134554A1 (ja) 固体撮像装置
WO2024142692A1 (ja) 固体撮像装置
WO2024252897A1 (ja) 光検出装置および電子機器
WO2025057590A1 (ja) 半導体装置、電子機器及び半導体装置の製造方法
WO2024127853A1 (ja) 光検出装置及び電子機器
WO2025083961A1 (ja) 光検出装置
WO2024203630A1 (ja) 光検出装置及び電子機器
JP2025023789A (ja) 光検出装置
WO2025169621A1 (ja) 光検出装置
WO2024181273A1 (ja) 光検出装置及び電子機器
WO2023176430A1 (ja) 光検出装置

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE