WO2024257549A1 - 半導体装置および車両 - Google Patents

半導体装置および車両 Download PDF

Info

Publication number
WO2024257549A1
WO2024257549A1 PCT/JP2024/018300 JP2024018300W WO2024257549A1 WO 2024257549 A1 WO2024257549 A1 WO 2024257549A1 JP 2024018300 W JP2024018300 W JP 2024018300W WO 2024257549 A1 WO2024257549 A1 WO 2024257549A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
conductive
electrode
semiconductor device
conductive member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2024/018300
Other languages
English (en)
French (fr)
Inventor
知輝 藤村
大記 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2025527588A priority Critical patent/JPWO2024257549A1/ja
Publication of WO2024257549A1 publication Critical patent/WO2024257549A1/ja
Priority to US19/411,915 priority patent/US20260096491A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/791—Package configurations characterised by the relative positions of pads or connectors relative to package parts of direct-bonded pads
    • H10W90/794—Package configurations characterised by the relative positions of pads or connectors relative to package parts of direct-bonded pads between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D80/00—Assemblies of multiple devices comprising at least one device covered by this subclass
    • H10D80/20—Assemblies of multiple devices comprising at least one device covered by this subclass the at least one device being covered by groups H10D1/00 - H10D48/00, e.g. assemblies comprising capacitors, power FETs or Schottky diodes
    • H10D80/251—FETs covered by H10D30/00, e.g. power FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/652—Cross-sectional shapes
    • H10W70/6528—Cross-sectional shapes of the portions that connect to chips, wafers or package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/631—Shapes of strap connectors
    • H10W72/634—Cross-sectional shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/631—Shapes of strap connectors
    • H10W72/637—Multiple strap connectors having different shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/10—Configurations of laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/763—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/764—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • This disclosure relates to a semiconductor device and a vehicle.
  • Patent Document 1 discloses a conventional semiconductor device (power module).
  • the semiconductor device described in Patent Document 1 has input and output terminals through which the main current to be switched flows, and multiple control terminals.
  • the input terminals, output terminals, and multiple control terminals are appropriately arranged.
  • An object of the present disclosure is to provide a semiconductor device that is an improvement over conventional semiconductor devices.
  • an object of the present disclosure is to provide a semiconductor device that allows terminals to be more appropriately arranged.
  • Another object of the present disclosure is to provide a vehicle equipped with such a semiconductor device.
  • the semiconductor device provided by the first aspect of the present disclosure includes a first conductive portion, a second conductive portion, one or more first semiconductor elements having a first electrode that is a positive electrode of a current path to be switched, a second electrode that is a negative electrode, and a third electrode for switching the conduction state between the first electrode and the second electrode, one or more second semiconductor elements having a first electrode that is a positive electrode of a current path to be switched, a second electrode that is a negative electrode, and a third electrode for switching the conduction state between the first electrode and the second electrode, two first terminals, a second terminal, a third terminal, a first conductive member, a second conductive member, a plurality of first control terminals, a plurality of second control terminals, and a sealing resin.
  • the first conductive portion has a first main surface facing a first side in the thickness direction
  • the second conductive portion has a second main surface facing the first side in the thickness direction.
  • the first conductive portion In a first direction perpendicular to the thickness direction, the first conductive portion is arranged on the first side, and the second conductive portion is arranged on the second side.
  • the first electrode of the first semiconductor element is conductively bonded to the first main surface
  • the first electrode of the second semiconductor element is conductively bonded to the second main surface.
  • the first control terminals are located on the first side of the first semiconductor element in the first direction, are spaced apart from each other in a second direction perpendicular to the first direction and the thickness direction, and protrude to the first side in the thickness direction with respect to the first conductive portion.
  • the two first terminals are spaced apart from each other in the second direction, are connected to the first main surface, and protrude to the first side in the first direction beyond the first control terminals.
  • the second terminal is located between the two first terminals in the second direction, and protrudes to the first side in the first direction beyond the first control terminals.
  • the third terminal is connected to the second main surface.
  • the first conductive member is conductively bonded to the second electrode and the second main surface of the first semiconductor element.
  • the second conductive member is electrically connected to the second electrode and the second terminal of the second semiconductor element.
  • the second terminal and the second conductive member form a conductive path that is located outside the first control terminals in the second direction.
  • the vehicle provided by the second aspect of the present disclosure includes a drive source and a semiconductor device provided by the first aspect of the present disclosure, the semiconductor device being electrically connected to the drive source.
  • the above configuration allows the terminals to be more appropriately arranged in the semiconductor device.
  • FIG. 1 is a perspective view of a main portion of a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 2 is a perspective view of a main part showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 3 is a plan view showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 4 is a plan view showing a main part of the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 5 is a side view showing a main part of the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 6 is a plan view showing a main part of the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 7 is a plan view showing a main part of the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 1 is a perspective view of a main portion of a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 2 is a perspective view of a main part showing the semiconductor device according to the first embodiment of
  • FIG. 8 is a side view showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 9 is a bottom view showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 10 is a cross-sectional view taken along line XX in FIG.
  • FIG. 11 is a cross-sectional view taken along line XI-XI in FIG.
  • FIG. 12 is an enlarged cross-sectional view of a main part showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 13 is an enlarged cross-sectional view of a main portion showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 14 is a cross-sectional view taken along line XIV-XIV in FIG. FIG.
  • FIG. 15 is a cross-sectional view taken along line XV-XV in FIG.
  • FIG. 16 is a cross-sectional view taken along line XVI-XVI in FIG.
  • FIG. 17 is a cross-sectional view taken along line XVII-XVII in FIG.
  • FIG. 18 is a cross-sectional view taken along line XVIII-XVIII in FIG.
  • FIG. 19 is a circuit diagram showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 20 is a system configuration diagram showing a vehicle equipped with the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 21 is a cross-sectional view showing a semiconductor device according to the second embodiment of the present disclosure.
  • FIG. 22 is a partial plan view showing a semiconductor device according to a third embodiment of the present disclosure.
  • an object A is formed on an object B" and “an object A is formed on an object B” include “an object A is formed directly on an object B” and “an object A is formed on an object B with another object interposed between the object A and the object B” unless otherwise specified.
  • an object A is disposed on an object B” and “an object A is disposed on an object B” include “an object A is disposed directly on an object B” and “an object A is disposed on an object B with another object interposed between the object A and the object B" unless otherwise specified.
  • an object A is located on an object B includes “an object A is located on an object B in contact with an object B” and “an object A is located on an object B with another object interposed between the object A and the object B” unless otherwise specified.
  • an object A overlaps an object B when viewed in a certain direction includes “an object A overlaps the entire object B” and “an object A overlaps a part of an object B.”
  • a surface A faces in direction B is not limited to the case where the angle of surface A with respect to direction B is 90°, but also includes the case where surface A is tilted with respect to direction B.
  • FIGS. 1 to 19 show a semiconductor device according to a first embodiment of the present disclosure.
  • the semiconductor device A1 of this embodiment includes a plurality of first semiconductor elements 10A, a plurality of second semiconductor elements 10B, a support substrate 3, a second terminal 42, a third terminal 43, two first terminals 41, a plurality of control terminals 45, a control terminal support 48, a first conductive member 5, a second conductive member 6, and a sealing resin 8.
  • FIG. 1 is a perspective view of a main part of the semiconductor device A1.
  • FIG. 2 is a perspective view of a main part of the semiconductor device A1.
  • FIG. 3 is a plan view of the semiconductor device A1.
  • FIG. 4 is a plan view of a main part of the semiconductor device A1.
  • FIG. 5 is a side view of a main part of the semiconductor device A1.
  • FIG. 6 is a plan view of a main part of the semiconductor device A1.
  • FIG. 7 is a plan view of a main part of the semiconductor device A1.
  • FIG. 8 is a side view of the semiconductor device A1.
  • FIG. 9 is a bottom view of the semiconductor device A1.
  • FIG. 10 is a cross-sectional view taken along line X-X in FIG. 4.
  • FIG. 10 is a cross-sectional view taken along line X-X in FIG. 4.
  • FIG. 11 is a cross-sectional view taken along line XI-XI in FIG. 4.
  • FIG. 12 is an enlarged cross-sectional view of a main part of the semiconductor device A1.
  • FIG. 13 is an enlarged cross-sectional view of a main part of the semiconductor device A1.
  • FIG. 14 is a cross-sectional view taken along line XIV-XIV in FIG. 4.
  • FIG. 15 is a cross-sectional view taken along line XV-XV in FIG. 4.
  • FIG. 16 is a cross-sectional view taken along line XVI-XVI in FIG. 4.
  • FIG. 17 is a cross-sectional view taken along line XVII-XVII in FIG. 4.
  • FIG. 18 is a cross-sectional view taken along line XVIII-XVIII in FIG. 4.
  • FIG. 19 is a circuit diagram showing semiconductor device A1.
  • the thickness direction z is the "thickness direction” of this disclosure
  • the first direction x is the “first direction” of this disclosure
  • the second direction y is the “second direction” of this disclosure.
  • the first semiconductor elements 10A and the second semiconductor elements 10B are electronic components that are the core of the functions of the semiconductor device A1.
  • the material of each of the first semiconductor elements 10A and the second semiconductor elements 10B is a semiconductor material mainly made of, for example, SiC (silicon carbide). This semiconductor material is not limited to SiC, and may be Si (silicon), GaN (gallium nitride), or C (diamond).
  • Each of the first semiconductor elements 10A and the second semiconductor elements 10B is a power semiconductor chip having a switching function, such as a MOSFET (Metal Oxide Semiconductor Field Effect Transistor).
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • the first semiconductor elements 10A and the second semiconductor elements 10B are MOSFETs, but are not limited thereto and may be other transistors such as an IGBT (Insulated Gate Bipolar Transistor).
  • Each of the first semiconductor elements 10A and the second semiconductor elements 10B is the same element.
  • Each of the first semiconductor elements 10A and each of the second semiconductor elements 10B is, for example, an n-channel MOSFET, but may also be a p-channel MOSFET.
  • the first semiconductor element 10A and the second semiconductor element 10B each have an element main surface 101 and an element back surface 102.
  • the element main surface 101 and the element back surface 102 are separated in the thickness direction z.
  • the element main surface 101 faces the z1 side in the thickness direction z
  • the element back surface 102 faces the z2 side in the thickness direction z.
  • the semiconductor device A1 has four first semiconductor elements 10A and four second semiconductor elements 10B, but the number of first semiconductor elements 10A and the number of second semiconductor elements 10B are not limited to this configuration and are changed as appropriate according to the performance required of the semiconductor device A1.
  • four first semiconductor elements 10A and four second semiconductor elements 10B are arranged.
  • the number of first semiconductor elements 10A and the number of second semiconductor elements 10B may be two or three, or five or more.
  • the number of first semiconductor elements 10A and the number of second semiconductor elements 10B may be equal to or different from each other.
  • the number of first semiconductor elements 10A and the number of second semiconductor elements 10B are determined by the current capacity handled by the semiconductor device A1.
  • the semiconductor device A1 is configured, for example, as a half-bridge type switching circuit.
  • the multiple first semiconductor elements 10A configure the upper arm circuit of the semiconductor device A1
  • the multiple second semiconductor elements 10B configure the lower arm circuit.
  • the multiple first semiconductor elements 10A are connected in parallel with each other, and in the lower arm circuit, the multiple second semiconductor elements 10B are connected in parallel with each other.
  • Each first semiconductor element 10A and each second semiconductor element 10B are connected in series to configure a bridge layer.
  • each of the first semiconductor elements 10A is mounted on a first conductive portion 32A of a support substrate 3 described later.
  • the first semiconductor elements 10A are arranged, for example, in the second direction y and are spaced apart from each other.
  • the first semiconductor elements 10A may be arranged spaced apart from each other in the second direction y and at different positions in the first direction x.
  • Each first semiconductor element 10A is conductively bonded to the first conductive portion 32A via a first conductive bonding material 19A.
  • the element back surface 102 faces the first conductive portion 32A.
  • the first semiconductor elements 10A may be mounted on a metal member different from a part of the DBC substrate or the like.
  • the metal member corresponds to the first conductive portion in this disclosure.
  • This metal member may be supported by, for example, the first conductive portion 32A.
  • each of the second semiconductor elements 10B is mounted on a second conductive portion 32B of the support substrate 3 described later.
  • the second semiconductor elements 10B are arranged, for example, in the second direction y and spaced apart from each other.
  • the second semiconductor elements 10B may be arranged spaced apart from each other in the second direction y and at different positions in the first direction x.
  • Each second semiconductor element 10B is conductively bonded to the second conductive portion 32B via the second conductive bonding material 19B.
  • the element back surface 102 faces the second conductive portion 32B.
  • the first semiconductor elements 10A and the second semiconductor elements 10B overlap when viewed in the first direction x, but they do not have to overlap.
  • the multiple second semiconductor elements 10B may be mounted on a metal member that is different from a part of the DBC substrate, etc.
  • the metal member corresponds to the second conductive portion in this disclosure. This metal member may be supported by, for example, the second conductive portion 32B.
  • the multiple first semiconductor elements 10A and the multiple second semiconductor elements 10B each have a gate electrode 11, a source electrode 12, a source sense electrode 13, and a drain electrode 15.
  • the configurations of the gate electrode 11, the source electrode 12, the source sense electrode 13, and the drain electrode 15 described below are common to each of the first semiconductor elements 10A and each of the second semiconductor elements 10B.
  • the gate electrode 11, the source electrode 12, and the source sense electrode 13 are provided on the element main surface 101.
  • the gate electrode 11, the source electrode 12, and the source sense electrode 13 are insulated by an insulating film (not shown).
  • the drain electrode 15 is provided on the element back surface 102.
  • the drain electrode 15 is an example of a first electrode of the present disclosure.
  • the drain electrode 15 is the positive electrode of the current path to be switched in the semiconductor device A1.
  • the drain electrode 15 covers the entire area (or substantially the entire area) of the back surface 102 of the element.
  • the drain electrode 15 is formed, for example, by Ag (silver) plating.
  • the source electrode 12 is an example of a second electrode of the present disclosure.
  • the source electrode 12 is the negative electrode of the current path to be switched in the semiconductor device A1.
  • the gate electrode 11 is an example of a third electrode of the present disclosure.
  • the gate electrode 11 is an electrode for switching the conduction state between the drain electrode 15 and the source electrode 12, and a drive signal (for example, a gate voltage) for driving the first semiconductor element 10A (second semiconductor element 10B) is input to the gate electrode 11.
  • the source sense electrode 13 is an electrode at the same potential as the source electrode 12.
  • each first semiconductor element 10A switches between a conductive state and a cut-off state in response to the drive signal.
  • a current flows from the drain electrode 15 to the source electrode 12, and in the cut-off state, this current does not flow.
  • each first semiconductor element 10A (each second semiconductor element 10B) performs a switching operation.
  • the semiconductor device A1 converts a DC voltage input between the two first terminals 41 and the second terminals 42 into, for example, an AC voltage, using the switching function of the multiple first semiconductor elements 10A and the multiple second semiconductor elements 10B, and outputs the AC voltage from the third terminal 43.
  • the support substrate 3 supports a plurality of first semiconductor elements 10A and a plurality of second semiconductor elements 10B.
  • the specific configuration of the support substrate 3 is not limited in any way, and may be, for example, a DBC (Direct Bonded Copper) substrate or an AMB (Active Metal Brazing) substrate.
  • the support substrate 3 includes an insulating layer 31, a first metal layer 32, and a back metal layer 33.
  • the first metal layer 32 includes a first conductive portion 32A and a second conductive portion 32B.
  • the dimension of the support substrate 3 in the thickness direction z is, for example, 0.4 mm or more and 3.0 mm or less.
  • the insulating layer 31 is, for example, a ceramic with excellent thermal conductivity.
  • An example of such a ceramic is SiN (silicon nitride).
  • the insulating layer 31 is not limited to ceramics, and may be an insulating resin sheet or the like.
  • the insulating layer 31 is, for example, rectangular in plan view.
  • the dimension of the insulating layer 31 in the thickness direction z is, for example, 0.05 mm or more and 1.0 mm or less.
  • the first conductive portion 32A supports a plurality of first semiconductor elements 10A
  • the second conductive portion 32B supports a plurality of second semiconductor elements 10B.
  • the first conductive portion 32A and the second conductive portion 32B are formed on the upper surface of the insulating layer 31 (the surface facing the z1 side in the thickness direction z).
  • the constituent material of the first conductive portion 32A and the second conductive portion 32B includes, for example, Cu (copper).
  • the constituent material may include, for example, Al (aluminum) other than Cu (copper).
  • the first conductive portion 32A and the second conductive portion 32B are spaced apart in the first direction x.
  • the first conductive portion 32A is located on the x1 side of the second conductive portion 32B in the first direction x.
  • the first conductive portion 32A and the second conductive portion 32B are each, for example, rectangular in a plan view.
  • the first conductive portion 32A has a first main surface 301A.
  • the first main surface 301A is a plane facing the z1 side in the thickness direction z.
  • a plurality of first semiconductor elements 10A are respectively bonded to the first main surface 301A of the first conductive portion 32A via a first conductive bonding material 19A.
  • the second conductive portion 32B has a second main surface 301B.
  • the second main surface 301B is a plane facing the z1 side in the thickness direction z.
  • a plurality of second semiconductor elements 10B are bonded to the second main surface 301B of the second conductive portion 32B via a second conductive bonding material 19B.
  • the constituent materials of the first conductive bonding material 19A and the second conductive bonding material 19B are not particularly limited, and may be, for example, solder, a metal paste material containing a metal such as Ag (silver), or a sintered metal containing a metal such as Ag (silver).
  • the dimension of the first conductive portion 32A and the second conductive portion 32B in the thickness direction z is, for example, 0.1 mm or more and 1.5 mm or less.
  • the back metal layer 33 is formed on the lower surface (surface facing the z2 side in the thickness direction z) of the insulating layer 31.
  • the constituent material of the back metal layer 33 is the same as the constituent material of the first metal layer 32.
  • the back metal layer 33 has a back surface 302.
  • the back surface 302 is a flat surface facing the z2 side in the thickness direction z. In the example shown in FIG. 9, the back surface 302 is exposed from the sealing resin 8, for example.
  • a heat dissipation member for example, a heat sink
  • the back surface 302 may not be exposed from the sealing resin 8 and may be covered by the sealing resin 8.
  • the back surface metal layer 33 overlaps both the first conductive portion 32A and the second conductive portion 32B in a plan view.
  • the second terminal 42, the third terminal 43, and the two first terminals 41 are each made of a plate-shaped metal plate.
  • This metal plate contains, for example, Cu (copper) or a Cu (copper) alloy.
  • the DC voltage to be converted is input to the second terminal 42 and the first terminal 41.
  • the first terminal 41 is a positive electrode (P terminal), and the second terminal 42 is a negative electrode (N terminal).
  • the AC voltage converted by the first semiconductor element 10A and the second semiconductor element 10B is output from the third terminal 43.
  • the second terminal 42, the third terminal 43, and the two first terminals 41 each include a portion covered by the sealing resin 8 and a portion exposed from the sealing resin 8.
  • the two first terminals 41 are arranged apart from each other in the second direction y, as shown in Figs. 1 to 7.
  • the two first terminals 41 are each connected to the first main surface 301A of the first conductive portion 32A.
  • the two first terminals 41 are located on the x1 side in the first direction x with respect to the multiple first semiconductor elements 10A, as shown in Figs. 6 and 7.
  • the two first terminals 41 are conductive to the first conductive portion 32A, and are conductive to the drain electrodes 15 of each first semiconductor element 10A via the first conductive portion 32A.
  • the first terminal 41 has a first terminal portion 411, a first connection portion 412, and a first step portion 413.
  • the first terminal portion 411 is exposed from the sealing resin 8 and is used when electrically connecting the semiconductor device A1 to the outside.
  • the first connection portion 412 is conductively joined to the first main surface 301A of the first conductive portion 32A.
  • the first step portion 413 is interposed between the first terminal portion 411 and the first connection portion 412, and makes the first terminal portion 411 and the first connection portion 412 different in position in the thickness direction z.
  • the second terminal 42 is electrically connected to the source electrodes 12 of the second semiconductor elements 10B via the second conductive member 6.
  • the second terminal 42 and the second conductive member 6 are formed separately from each other and are electrically connected to each other.
  • the second terminal 42 and the second conductive member 6 may be an integral member.
  • An integral member is formed, for example, by subjecting a single metal plate material to cutting and bending processes, and does not include a bonding material for bonding the two members to each other.
  • the second terminal 42 is located between the two first terminals 41 in the second direction y.
  • the second terminal 42 is located on the x1 side of the first direction x with respect to the first semiconductor elements 10A.
  • the second terminal 42 has a second terminal portion 421 and a second connection portion 422, as shown in FIG. 14.
  • the second terminal portion 421 is exposed from the sealing resin 8 and is a portion used when electrically connecting the semiconductor device A1 to the outside.
  • the second terminal portion 421 is located between the two first terminal portions 411 in the second direction y.
  • the second terminal portion 421 is exposed from the sealing resin 8.
  • the second connection portion 422 extends from the second terminal portion 421 to the x2 side in the x direction.
  • the third terminal 43 is conductively joined to the second conductive portion 32B.
  • the third terminal 43 is located on the x2 side of the first direction x with respect to the multiple second semiconductor elements 10B.
  • the third terminal 43 is conductive to the second conductive portion 32B, and is also conductive to the drain electrodes 15 of the multiple second semiconductor elements 10B via the second conductive portion 32B.
  • the number of third terminals 43 is not limited to one, and may be, for example, two or more.
  • the third terminal 43 has a third terminal portion 431 and a third connection portion 432.
  • the third terminal portion 431 is exposed from the sealing resin 8 and is a portion used when electrically connecting the semiconductor device A1 to the outside.
  • the third connection portion 432 extends from the third terminal portion 431 to the x1 side in the x direction.
  • the third connection portion 432 is conductively joined to the second main surface 301B of the second conductive portion 32B.
  • the multiple control terminals 45 are pin-shaped terminals for controlling each of the first semiconductor elements 10A and each of the second semiconductor elements 10B.
  • the multiple control terminals 45 include multiple first control terminals 46A, 46B, 46E and multiple second control terminals 47A, 47B, 47C, 47E.
  • the multiple first control terminals 46A, 46B, 46E are used for controlling each of the first semiconductor elements 10A, etc.
  • the multiple second control terminals 47A, 47B, 47C, 47E are used for controlling each of the second semiconductor elements 10B, etc.
  • the first control terminals 46A, 46B, 46E are arranged apart from each other in the second direction y.
  • the first control terminals 46A, 46B, 46E are arranged in a substantially straight line along the second direction y, but this is not limited thereto, and may be arranged at different positions in the first direction.
  • each of the first control terminals 46A, 46B, 46E protrudes from the sealing resin 8 to the z1 side in the thickness direction z.
  • Each of the first control terminals 46A, 46B, 46E is supported by the first conductive portion 32A via a control terminal support 48 (first support portion 48A described later).
  • Each of the first control terminals 46A, 46B, 46E is located between the first semiconductor elements 10A and the second terminal 42 and the first terminal 41 in the first direction x, as shown in FIG. 4 and FIG. 6.
  • the first control terminal 46A is a terminal (gate terminal) for inputting a drive signal to the multiple first semiconductor elements 10A.
  • a drive signal for driving the multiple first semiconductor elements 10A is input to the first control terminal 46A (for example, a gate voltage is applied).
  • the first control terminal 46B is a terminal (source sense terminal) for detecting source signals of the multiple first semiconductor elements 10A.
  • the voltage (voltage corresponding to the source current) applied to each source electrode 12 of the multiple first semiconductor elements 10A is detected from the first control terminal 46B.
  • the first control terminal 46E is a terminal (drain sense terminal) for detecting the drain signals of the multiple first semiconductor elements 10A.
  • the voltage (voltage corresponding to the drain current) applied to the drain electrodes 15 of the multiple first semiconductor elements 10A is detected from the first control terminal 46E.
  • the second control terminals 47A, 47B, 47C, and 47E are spaced apart from one another in the second direction y.
  • the second control terminals 47A, 47B, 47C, and 47E are arranged in a substantially straight line along the second direction y, but this is not limited thereto, and may be arranged at different positions in the first direction.
  • each of the second control terminals 47A, 47B, 47C, and 47E is supported by the second conductive portion 32B via a control terminal support 48 (second support portion 48B described later).
  • each of the second control terminals 47A, 47B, 47C, and 47E is located between the second semiconductor elements 10B and the two third terminals 43 in the first direction x.
  • the second control terminal 47A is a terminal (gate terminal) for inputting a drive signal to the multiple second semiconductor elements 10B.
  • a drive signal for driving the multiple second semiconductor elements 10B is input to the second control terminal 47A (for example, a gate voltage is applied).
  • the second control terminal 47B is a terminal (source sense terminal) for detecting source signals of the multiple second semiconductor elements 10B.
  • the voltage (voltage corresponding to the source current) applied to each source electrode 12 of the multiple second semiconductor elements 10B is detected from the second control terminal 47B.
  • the second control terminals 47C and 47E are terminals used for temperature detection using the thermistor 17.
  • Each of the multiple control terminals 45 includes a holder 451 and a metal pin 452.
  • the holder 451 is made of a conductive material. As shown in Figures 12 and 13, the holder 451 is bonded to the control terminal support 48 (first metal layer 482 described below) via a conductive bonding material 459.
  • the holder 451 includes a cylindrical portion, an upper end flange, and a lower end flange. The upper end flange is connected to the upper part of the cylindrical portion, and the lower end flange is connected to the lower part of the cylindrical portion.
  • a metal pin 452 is inserted through at least the upper end flange and the cylindrical portion of the holder 451.
  • the holder 451 is covered with sealing resin 8 (second protrusion 852 described below).
  • the metal pin 452 is a rod-shaped member extending in the thickness direction z.
  • the metal pin 452 is supported, for example, by being pressed into the holder 451.
  • the metal pin 452 is electrically connected to the control terminal support 48 (the first metal layer 482 described below) at least via the holder 451.
  • the control terminal support 48 supports the multiple control terminals 45.
  • the control terminal support 48 is interposed between the first main surface 301A and the second main surface 301B and the multiple control terminals 45 in the thickness direction z.
  • the control terminal support 48 includes a first support portion 48A and a second support portion 48B.
  • the first support portion 48A is disposed on the first conductive portion 32A and supports the first control terminals 46A to 46E of the control terminals 45.
  • the first support portion 48A is bonded to the first conductive portion 32A via a bonding material 49 as shown in FIG. 12.
  • the bonding material 49 may be conductive or insulating, and may be, for example, solder.
  • the second support portion 48B is disposed on the second conductive portion 32B and supports the second control terminals 47A to 47D of the control terminals 45.
  • the second support portion 48B is bonded to the second conductive portion 32B via a bonding material 49 as shown in FIG. 13.
  • the control terminal support 48 (each of the first support portion 48A and the second support portion 48B) is formed, for example, from a DBC (Direct Bonded Copper) substrate.
  • the control terminal support 48 has an insulating layer 481, a first metal layer 482, and a second metal layer 483 stacked on top of each other.
  • the insulating layer 481 is made of, for example, ceramics.
  • the insulating layer 481 is, for example, rectangular in plan view.
  • the first metal layer 482 is formed on the upper surface of the insulating layer 481, as shown in Figures 12 and 13. Each control terminal 45 is disposed on the first metal layer 482.
  • the first metal layer 482 includes, for example, Cu (copper) or a Cu (copper) alloy. As shown in Figures 6 and 7, the first metal layer 482 includes a first portion 482A, a second portion 482B, a fifth portion 482E, a sixth portion 482F, and a seventh portion 482G.
  • the first portion 482A, the second portion 482B, the fifth portion 482E, the sixth portion 482F, and the seventh portion 482G are separated and insulated from each other.
  • the first portion 482A has multiple wires 71 bonded thereto, and is electrically connected to the gate electrode 11 of each of the first semiconductor elements 10A (each of the second semiconductor elements 10B) via each wire 71. Wires 71, 72, 74, 75, and 76 are omitted in figures other than FIG. 7.
  • the first control terminal 46A is bonded to the first portion 482A of the first support portion 48A, and the second control terminal 47A is bonded to 482B of the second support portion 48B.
  • the sixth portion 482F is electrically connected to the gate electrode 11 of one of the first semiconductor elements 10A via a wire 71.
  • the sixth portion 482F is electrically connected to the first portion 482A via a wire 75.
  • the seventh portion 482G has multiple wires 72 bonded thereto, and is electrically connected to the source sense electrodes 13 of the first semiconductor elements 10A (second semiconductor elements 10B) via the wires 72.
  • the seventh portion 482G is electrically connected to the second portion 482B via wires 76.
  • the first control terminal 46B is bonded to the second portion 482B of the first support portion 48A, and the second control terminal 47B is bonded to the second portion 482B of the second support portion 48B.
  • the fifth portion 482E of the first support portion 48A is joined to the wire 74 and is electrically connected to the first conductive portion 32A via the wire 74.
  • the first control terminal 46E is joined to the fifth portion 482E of the first support portion 48A.
  • the thermistor 17 is conductively joined to the fifth portion 482E and the third portion 482C of the second support portion 48B.
  • the second control terminal 47E is joined to the fifth portion 482E of the second support portion 48B, and the second control terminal 47C is joined to the third portion 482C of the second support portion 48B.
  • Wires 71, 72, 74, 75, and 76 are, for example, bonding wires.
  • the material of each of wires 71, 72, and 74 includes, for example, any of Au (gold), Al (aluminum), and Cu (copper).
  • the second metal layer 483 is formed on the lower surface of the insulating layer 481, as shown in Figures 12 and 13.
  • the second metal layer 483 of the first support portion 48A is bonded to the first conductive portion 32A via a bonding material 49, as shown in Figure 12.
  • the second metal layer 483 of the second support portion 48B is bonded to the second conductive portion 32B via a bonding material 49, as shown in Figure 13.
  • the first conductive member 5 and the second conductive member 6 are located on the z1 side in the thickness direction z from the first main surface 301A and the second main surface 301B, and overlap the first main surface 301A and the second main surface 301B in a plan view.
  • the first conductive member 5 and the second conductive member 6 are each made of a metal plate material.
  • the metal includes, for example, Cu (copper) or a Cu (copper) alloy.
  • the first conductive member 5 and the second conductive member 6 are metal plate materials that are appropriately bent.
  • the first conductive member 5 is connected to the source electrodes 12 of the multiple first semiconductor elements 10A and the second conductive portion 32B, and provides electrical continuity between the source electrodes 12 of the multiple first semiconductor elements 10A and the second conductive portion 32B.
  • the first conductive member 5 forms a path for the main circuit current that is switched by the multiple first semiconductor elements 10A.
  • the first conductive member 5 includes a main portion 53, multiple fourth connection portions 51, and multiple fifth connection portions 52.
  • the main portion 53 is located between the multiple first semiconductor elements 10A and the second conductive portion 32B in the first direction x, and is a band-shaped portion extending in the second direction y in a planar view.
  • the main portion 53 is spaced apart in the thickness direction z from the first main surface 301A and the second main surface 301B on the z1 side of the thickness direction z. As shown in FIG. 14 etc., the main portion 53 is located on the z2 side of the thickness direction z with respect to the main portion 63 of the second conductive member 6 described later.
  • the main portion 53 is disposed parallel to the first main surface 301A and the second main surface 301B.
  • a plurality of first openings 514 are formed in the main portion 53.
  • the plurality of first openings 514 expose portions of the insulating layer 31 located between the first conductive portion 32A and the second conductive portion 32B.
  • the plurality of first openings 514 are formed to facilitate the flow of the resin material between the upper side (z1 side in the thickness direction z) and the lower side (z2 side in the thickness direction z) near the main portion 53 (first conductive member 5) when injecting a fluid resin material to form the sealing resin 8.
  • the plurality of fourth connection parts 51 and the plurality of fifth connection parts 52 are each connected to the main part 53.
  • the plurality of fourth connection parts 51 are arranged corresponding to the plurality of first semiconductor elements 10A.
  • each fourth connection part 51 is located on the x1 side of the first direction x with respect to the main part 53.
  • Each fifth connection part 52 is located on the x2 side of the first direction x with respect to the main part 53.
  • each fourth connection part 51 and the corresponding source electrode 12 of the first semiconductor element 10A are joined via a conductive bonding material 59.
  • Each fifth connection part 52 and the second conductive part 32B are joined via a conductive bonding material 59.
  • the material of the conductive bonding material 59 is not particularly limited, and may be, for example, solder, a metal paste material, or a sintered metal.
  • the fourth connection part 51 has two parts spaced apart in the second direction y. These two parts are joined to the source electrode 12 on either side in the second direction y, sandwiching a gate finger (not shown) of the source electrode 12 of the first semiconductor element 10A.
  • the second conductive member 6 is electrically connected to the source electrodes 12 of the second semiconductor elements 10B and the second terminals 42 and 42, and conducts them. As shown in FIG. 1, FIG. 4, and FIG. 18, the second terminals 42 and the second conductive member 6 form a conductive path Cp.
  • the conductive path Cp is located outside the first control terminals 46 in the second direction y.
  • the second terminals 42 and the second conductive member 6 form two conductive paths Cp.
  • One conductive path Cp is located on the y1 side of the second direction y with respect to the first control terminals 46, and the other conductive path Cp is located on the y2 side of the second direction y with respect to the first control terminals 46.
  • the two conductive paths Cp are located on both outsides of the first control terminals 46 in the second direction y.
  • the conduction path Cp is shown by a dashed line, but this is for ease of understanding, and the actual conduction direction of the conduction path Cp is determined by the shapes of the second terminal 42 and the second conductive member 6, etc.
  • the second conductive member 6 has a plurality of sixth connection parts 61, a seventh connection part 62, a main part 63, a plurality of relay parts 64, two relay parts 65, and two relay parts 66, as shown in Figures 4, 13, and 14.
  • the sixth connection portions 61 are portions that are individually bonded to the second semiconductor elements 10B. Each sixth connection portion 61 and the source electrode 12 of each second semiconductor element 10B are bonded via a conductive bonding material 69.
  • the material of the conductive bonding material 69 is not particularly limited, and may be, for example, solder, a metal paste material, or a sintered metal.
  • the sixth connection portion 61 has two flat portions 611 and two first inclined portions 612.
  • the two flat portions 611 are aligned in the second direction y.
  • the two flat portions 611 are spaced apart from each other in the second direction y.
  • the shape of the flat portion 611 is not limited in any way, and in the illustrated example, it is rectangular.
  • the two flat portions are joined to the source electrode 12 on both sides in the second direction y, sandwiching a gate finger (not shown) of the source electrode 12 of the second semiconductor element 10B therebetween.
  • the two first inclined portions 612 are connected to the x1 side of the two flat portions 611 in the x direction.
  • the first inclined portions 612 are inclined so that the further they are from the flat portions 611 in the first direction x, the closer they are to the z1 side in the thickness direction z.
  • the two seventh connection parts 62 are each electrically connected to the second connection part 422 of the second terminal 42.
  • the seventh connection part 62 is conductively joined to the second connection part 422.
  • the method of conductive joining There are no limitations on the method of conductive joining, and methods such as ultrasonic joining, laser joining, welding, or methods using solder, metal paste, sintered silver, etc. may be used as appropriate.
  • the seventh connection part 62 is joined to the second connection part 422 via a conductive joining material 69.
  • the two seventh connection parts 62 are arranged apart in the second direction y.
  • the main portion 63 is interposed between the sixth connection portions 61 and the seventh connection portion 62.
  • the main portion 63 is a flat portion perpendicular to the thickness direction z.
  • the multiple relay parts 64 are individually interposed between the multiple sixth connection parts 61 and the main part 63.
  • the multiple relay parts 64 are arranged radially from the main part 63 toward the multiple sixth connection parts 61.
  • the two relay portions 65 extend outward in the second direction y from the two seventh connection portions 62. As shown in Figures 4, 10, and 15, the relay portions 65 overlap the first connection portion 412 of the first terminal 41 when viewed in the thickness direction z. The relay portions 65 are located on the z1 side of the first connection portion 412 in the thickness direction z.
  • the two relay parts 66 are individually interposed between the main part 63 and the two relay parts 65.
  • the two relay parts 66 are located on both outer sides in the second direction y relative to the multiple first control terminals 46.
  • the relay part 66 has an extension part 661.
  • the extension part 661 is a part that extends to the z2 side in the thickness direction z on the outer side in the second direction y.
  • the sealing resin 8 covers the first semiconductor elements 10A, the second semiconductor elements 10B, the support substrate 3 (excluding the back surface 302), the second terminal 42, the third terminal 43, and a portion of each of the two first terminals 41, the control terminals 45, the control terminal support 48, the first conductive member 5, the second conductive member 6, and the wires 71, 72, and 74.
  • the sealing resin 8 is made of, for example, a black epoxy resin.
  • the sealing resin 8 is formed, for example, by molding.
  • the sealing resin 8 has, for example, a dimension in the first direction x of about 35 mm to 60 mm, a dimension in the second direction y of about 35 mm to 50 mm, and a dimension in the thickness direction z of about 4 mm to 15 mm. These dimensions are the size of the maximum portion along each direction.
  • the sealing resin 8 has a resin main surface 81, a resin back surface 82, and a plurality of resin side surfaces 831 to 834.
  • the resin main surface 81 and the resin back surface 82 are separated in the thickness direction z, as shown in Figures 8, 10, 16, etc.
  • the resin main surface 81 faces the z1 side in the thickness direction z
  • the resin back surface 82 faces the z2 side in the thickness direction z.
  • a plurality of control terminals 45 protrude from the resin main surface 81.
  • the resin back surface 82 is frame-shaped in plan view surrounding the back surface 302 (the lower surface of the back surface metal layer 33) of the support substrate 3.
  • the back surface 302 of the support substrate 3 is exposed from the resin back surface 82, and is, for example, flush with the resin back surface 82.
  • the multiple resin side surfaces 831 to 834 are each connected to both the resin main surface 81 and the resin back surface 82, and are sandwiched between them in the thickness direction z. As shown in FIG. 3 and other figures, the resin side surface 831 and the resin side surface 832 are separated in the first direction x. The resin side surface 831 faces the x2 side of the first direction x, and the resin side surface 832 faces the x1 side of the first direction x. Two third terminals 43 protrude from the resin side surface 831, and the second terminal 42, the second terminal 42, and the first terminal 41 protrude from the resin side surface 832. As shown in FIG. 3 and other figures, the resin side surface 833 and the resin side surface 834 are separated in the second direction y. The resin side surface 833 faces the y2 side of the second direction y, and the resin side surface 834 faces the y1 side of the second direction y.
  • a plurality of recesses 832a are formed on the resin side surface 832.
  • Each recess 832a is a portion recessed in the first direction x in a plan view.
  • the plurality of recesses 832a are formed between the second terminal 42 and the first terminal 41 in a plan view.
  • the plurality of recesses 832a are provided to increase the creepage distance along the resin side surface 832 between the second terminal 42 and the first terminal 41.
  • a plurality of recesses 832b are formed on the resin side surface 832.
  • the plurality of recesses 832b are recessed from the resin side surface 832 toward the x2 side in the first direction x.
  • the first terminal portions 411 of the two first terminals 41 and the second terminal portions 421 of the second terminals 42 are exposed from the plurality of recesses 832b.
  • the resin side surface 832 may not be formed with a plurality of recesses 832b, and the first terminal portions 411 and the second connection portions 422 may be configured to protrude from the resin side surface 832 toward the x1 side in the first direction x, for example.
  • the sealing resin 8 has a plurality of second protrusions 852.
  • the plurality of second protrusions 852 protrude from the resin main surface 81 in the thickness direction z.
  • the plurality of second protrusions 852 overlap the plurality of control terminals 45 in a plan view.
  • Each metal pin 452 of the plurality of control terminals 45 protrudes from each second protrusion 852.
  • Each second protrusion 852 is frustum-shaped.
  • the second protrusion 852 covers the holder 451 and a portion of the metal pin 452 in each control terminal 45.
  • the vehicle B1 is, for example, an electric vehicle (EV).
  • EV electric vehicle
  • vehicle B1 is equipped with an on-board charger 91, a storage battery 92, and a drive system 93.
  • Power is supplied to the on-board charger 91 wirelessly from a power supply facility (not shown) installed outdoors. Alternatively, power may be supplied from the power supply facility to the on-board charger 91 via a wired connection.
  • the on-board charger 91 is configured with a step-up DC-DC converter. The voltage of the power supplied to the on-board charger 91 is stepped up by the converter and then supplied to the storage battery 92. The stepped-up voltage is, for example, 600V.
  • the drive system 93 drives the vehicle B1.
  • the drive system 93 has an inverter 931 and a drive source 932.
  • the semiconductor device A1 constitutes part of the inverter 931.
  • the power stored in the storage battery 92 is supplied to the inverter 931.
  • the power supplied from the storage battery 92 to the inverter 931 is DC power.
  • a step-up DC-DC converter may be further provided between the storage battery 92 and the inverter 931.
  • the inverter 931 converts DC power into AC power.
  • the inverter 931 including the semiconductor device A1 is conductive to the drive source 932.
  • the driving source 932 has an AC motor and a transmission.
  • the AC motor rotates and the rotation is transmitted to the transmission.
  • the transmission appropriately reduces the rotation speed transmitted from the AC motor and then rotates the drive shaft of the vehicle B1. This drives the vehicle B1.
  • the semiconductor device A1 in the inverter 931 is necessary to output AC power whose frequency has been appropriately changed to correspond to the required rotation speed of the AC motor.
  • the conductive path Cp formed by the second conductive member 6 and the second terminal 42 is disposed outside the first control terminals 46 in the second direction y. This makes it possible to more appropriately dispose the second terminal 42 and the first control terminals 46 while avoiding interference between the second conductive member 6 and the second terminal 42 and the first control terminals 46.
  • the second conductive member 6 and the second terminal 42 are configured as separate components. This makes it possible to prevent the individual components that make up the conductive path Cp from becoming excessively large.
  • two conductive paths Cp are configured.
  • the two conductive paths Cp are arranged on both outsides of the multiple first control terminals 46 in the second direction y, and are paths that bypass the multiple first control terminals 46 to the outside in the second direction y. This makes it possible to allow a larger current to flow between the second terminal 42 and the second conductive member 6 while avoiding interference between the second conductive member 6 and the multiple first control terminals 46 and the second terminal 42.
  • the relay portion 65 overlaps with the first connection portion 412 when viewed in the thickness direction z, and is located on the z1 side of the first connection portion 412 in the thickness direction z. This makes it possible to more reliably insulate the first terminal 41 from the second conductive member 6 while preventing the semiconductor device A1 from becoming larger in size when viewed in the thickness direction z.
  • the sixth connection portion 61 has two flat portions 611 and two first inclined portions 612.
  • the two first inclined portions 612 are connected to the x1 side of the two flat portions 611 in the first direction x. This makes it possible to prevent the current flowing through the source electrode 12 from concentrating in one place.
  • the two flat portions 611 are spaced apart in the second direction y. This allows current to flow reliably through both the two flat portions 611 and the two first inclined portions 612, which is advantageous in preventing current concentration.
  • the gate finger (not shown) of the source electrode 12 can be positioned between them.
  • FIGS. 21 and 22 show other embodiments of the present disclosure.
  • elements that are the same as or similar to those in the above embodiment are given the same reference numerals as in the above embodiment.
  • the configurations of the various parts in each embodiment can be combined with each other as appropriate to the extent that no technical contradictions arise.
  • FIG. 21 shows a semiconductor device according to a second embodiment of the present disclosure.
  • the semiconductor device A2 of this embodiment differs from the above-described embodiment in the configuration of the second conductive member 6 and the second terminal 42.
  • the second conductive member 6 and the second terminal 42 are configured as a single member. In other words, the second conductive member 6 and the second terminal 42 are connected to each other without a joint or the like that joins them together.
  • the second terminal 42 and the multiple first control terminals 46 can be more appropriately arranged.
  • the specific configuration of the second conductive member 6 and the second terminal 42 that constitute the conductive path Cp is not limited in any way.
  • the configuration in which the second conductive member 6 and the second terminal 42 are electrically connected is not limited to the configuration in which the second conductive member 6 and the second terminal 42 are conductively joined as in the semiconductor device A1, but is a concept that includes a configuration in which the second conductive member 6 and the second terminal 42 are formed by an integrated member as in this embodiment.
  • FIG. 22 shows a semiconductor device according to a third embodiment of the present disclosure.
  • the semiconductor device A3 of this embodiment differs from the above-described embodiments in the number of conductive paths Cp.
  • one conductive path Cp is formed by the second terminal 42 and the second conductive member 6.
  • the conductive path Cp is located on the y1 side of the second direction y with respect to the multiple first control terminals 46.
  • the second conductive member 6 has one seventh connection portion 62, one relay portion 65, and one relay portion 66.
  • This embodiment also allows the second terminal 42 and the multiple first control terminals 46 to be more appropriately arranged. As can be understood from this embodiment, there is no limitation on the number of conductive paths Cp.
  • the semiconductor device and vehicle according to the present disclosure are not limited to the above-mentioned embodiment.
  • the specific configuration of each part of the semiconductor device and vehicle according to the present disclosure can be freely designed in various ways.
  • the present disclosure includes the embodiments described in the following appendix.
  • Appendix 1 A first conductive portion; A second conductive portion; one or more first semiconductor elements having a first electrode which is a positive electrode of a current path to be switched, a second electrode which is a negative electrode, and a third electrode for switching a conduction state between the first electrode and the second electrode; one or more second semiconductor elements having a first electrode which is a positive electrode of a current path to be switched, a second electrode which is a negative electrode, and a third electrode for switching a conduction state between the first electrode and the second electrode; Two first terminals; A second terminal; A third terminal; A first conductive member; A second conductive member; A plurality of first control terminals; A plurality of second control terminals; and a sealing resin; the first conductive portion has a first main surface facing a first side in a thickness direction; the second conductive portion has a second main surface facing the first side in the thickness direction, In a first direction perpendicular to the thickness direction, the first conductive portion is disposed on a first side, and the second
  • Appendix 2 The semiconductor device according to claim 1, wherein the first terminal has a first terminal portion exposed from the sealing resin and a first connection portion conductively joined to the first main surface. Appendix 3. 3. The semiconductor device according to claim 2, wherein the second terminal has a second terminal portion exposed from the sealing resin. Appendix 4. 4. The semiconductor device according to claim 3, wherein the third terminal has a third terminal portion exposed from the sealing resin and a third connection portion conductively joined to the second main surface. Appendix 5. The semiconductor device according to claim 3 or 4, wherein the first conductive member has a fourth connection portion conductively joined to the second electrode of the first semiconductor element and a fifth connection portion conductively joined to the second main surface. Appendix 6.
  • the semiconductor device according to claim 5 wherein the first conductive member has a plurality of the fourth connection portions that are individually conductively joined to the second electrodes of the plurality of the first semiconductor elements. Appendix 7. 7. The semiconductor device according to claim 6, wherein the first conductive member further has a main portion interposed between the plurality of fourth connection portions and the fifth connection portion. Appendix 8. 8. The semiconductor device according to claim 3, further comprising a first support portion interposed between the plurality of first control terminals and the first conductive portion. Appendix 9. 9. The semiconductor device according to claim 3, wherein the second terminal and the second conductive member are separate from each other and are conductively joined. Appendix 10.
  • the second terminal has a second connection portion extending from the second terminal portion to the second side in the first direction, 10.
  • Appendix 11 The semiconductor device according to claim 10, wherein the second conductive member has a sixth connection portion that is conductively joined to the second electrode of the second semiconductor element.
  • Appendix 12. a plurality of the second semiconductor elements arranged apart from each other in the second direction; The semiconductor device according to claim 11, wherein the second conductive member has a plurality of the sixth connection portions that are individually conductively joined to the second electrodes of the plurality of the second semiconductor elements.
  • Appendix 13. 13 13.
  • the second conductive member further includes a seventh connection portion conductively joined to the second connection portion, and a main portion interposed between the sixth connection portion and the seventh connection portion.
  • Appendix 14. 14 The semiconductor device according to claim 13, wherein the second terminal and the second conductive member form two of the conductive paths located on both outer sides of the plurality of first control terminals in the second direction. Appendix 15. 15. The semiconductor device according to claim 14, wherein the second conductive member has two of the seventh connection portions and a plurality of relay portions that individually relay the main portion and the two seventh connection portions. Appendix 16. 9. The semiconductor device according to claim 3, wherein the second terminal and the second conductive member are an integral member. Appendix 17. A driving source; A semiconductor device according to any one of claims 1 to 16, The semiconductor device is electrically connected to the drive source.

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

半導体装置（Ａ１）は、第１導電部（３２Ａ）と、第２導電部（３２Ｂ）と、第１半導体素子（１０Ａ）と、第２半導体素子（１０Ｂ）と、２つの第１端子（４１）と、第２端子（４２）と、第３端子（４３）と、第１導通部材（５）と、第２導通部材（６）と、複数の第１制御端子（４６）と、複数の第２制御端子（４７）と、封止樹脂とを備える。厚さ方向（ｚ）と直交する第１方向（ｘ）において、前記第１導電部および前記第２導電部は、互いに離隔配置されている。前記第２端子と前記第２導通部材とによって、前記厚さ方向および前記第１方向に直交する第２方向（ｙ）における前記複数の第１制御端子の外側に位置する導通経路（Ｃｐ）が構成されている。

Description

半導体装置および車両
　本開示は、半導体装置および車両に関する。
　従来、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などの電力用スイッチング素子を備える半導体装置が知られている。特許文献１には、従来の半導体装置（パワーモジュール）が開示されている。特許文献１に記載の半導体装置は、スイッチング対象である主電流が流れる入力端子および出力端子と、複数の制御端子とを備える。
特開２０２１－１９０５０５号公報
　入力端子および出力端子と、複数の制御端子とは、適切に配置されることが好ましい。
　本開示は、従来より改良が施された半導体装置を提供することを一の課題とする。特に本開示は、上記した事情に鑑み、端子をより適切に配置することが可能な半導体装置を提供することを一の課題とする。また本開示は、そのような半導体装置を備えた車両を提供することを一の課題とする。
　本開示の第１の側面によって提供される半導体装置は、第１導電部と、第２導電部と、スイッチング対象の電流経路の正極である第１電極、負極である第２電極、および前記第１電極と前記第２電極との導通状態を切り替えるための第３電極を有する１以上の第１半導体素子と、スイッチング対象の電流経路の正極である第１電極、負極である第２電極、および前記第１電極と前記第２電極との導通状態を切り替えるための第３電極を有する１以上の第２半導体素子と、２つの第１端子と、第２端子と、第３端子と、第１導通部材と、第２導通部材と、複数の第１制御端子と、複数の第２制御端子と、封止樹脂と、を備える。前記第１導電部は、厚さ方向の第１側を向く第１主面を有し、前記第２導電部は、前記厚さ方向の前記第１側を向く第２主面を有する。前記厚さ方向と直交する第１方向において、前記第１導電部は、第１側に配置され、前記第２導電部は、第２側に配置されている。前記第１半導体素子の前記第１電極は、前記第１主面に導通接合されており、前記第２半導体素子の前記第１電極は、前記第２主面に導通接合されている。前記複数の第１制御端子は、前記第１方向において前記第１半導体素子に対して前記第１側に位置し、前記第１方向および厚さ方向と直交する第２方向に互いに離隔して配置されており、且つ前記第１導電部に対して前記厚さ方向の第１側に突出している。前記２つの第１端子は、前記第２方向において互いに離れて配置され、各々が前記第１主面に接続されており、且つ前記複数の第１制御端子よりも前記第１方向の前記第１側に突出している。前記第２端子は、前記第２方向において前記２つの第１端子の間に位置し、且つ前記複数の第１制御端子よりも前記第１方向の前記第１側に突出している。前記第３端子は、前記第２主面に接続されている。前記第１導通部材は、前記第１半導体素子の前記第２電極と前記第２主面とに導通接合されている。前記第２導通部材は、前記第２半導体素子の前記第２電極と前記第２端子とに電気的に接続されている。前記第２端子と前記第２導通部材とによって、前記第２方向における前記複数の第１制御端子の外側に位置する導通経路が構成されている。
　本開示の第２の側面によって提供される車両は、駆動源と、本開示の第１の側面によって提供される半導体装置と、を備え、前記半導体装置は、前記駆動源に導通している。
　上記構成によれば、半導体装置において、端子をより適切に配置することができる。
　本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
図１は、本開示の第１実施形態に係る半導体装置を示す要部斜視図である。 図２は、本開示の第１実施形態に係る半導体装置を示す要部斜視図である。 図３は、本開示の第１実施形態に係る半導体装置を示す平面図である。 図４は、本開示の第１実施形態に係る半導体装置を示す要部平面図である。 図５は、本開示の第１実施形態に係る半導体装置を示す要部側面図である。 図６は、本開示の第１実施形態に係る半導体装置を示す要部平面図である。 図７は、本開示の第１実施形態に係る半導体装置を示す要部平面図である。 図８は、本開示の第１実施形態に係る半導体装置を示す側面図である。 図９は、本開示の第１実施形態に係る半導体装置を示す底面図である。 図１０は、図４のＸ－Ｘ線に沿う断面図である。 図１１は、図４のＸＩ－ＸＩ線に沿う断面図である。 図１２は、本開示の第１実施形態に係る半導体装置を示す要部拡大断面図である。 図１３は、本開示の第１実施形態に係る半導体装置を示す要部拡大断面図である。 図１４は、図４のＸＩＶ－ＸＩＶ線に沿う断面図である。 図１５は、図４のＸＶ－ＸＶ線に沿う断面図である。 図１６は、図４のＸＶＩ－ＸＶＩ線に沿う断面図である。 図１７は、図４のＸＶＩＩ－ＸＶＩＩ線に沿う断面図である。 図１８は、図４のＸＶＩＩＩ－ＸＶＩＩＩ線に沿う断面図である。 図１９は、本開示の第１実施形態に係る半導体装置を示す回路図である。 図２０は、本開示の第１実施形態に係る半導体装置が搭載された車両を示すシステム構成図である。 図２１は、本開示の第２実施形態に係る半導体装置を示す断面図である。 図２２は、本開示の第３実施形態に係る半導体装置を示す部分平面図である。
　以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。
　本開示における「第１」、「第２」、「第３」等の用語は、単に識別のために用いたものであり、それらの対象物に順列を付することを意図していない。
　本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ上に位置していること」を含む。「ある物Ａがある物Ｂにある方向に見て重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。本開示において「ある面Ａが方向Ｂ（の一方側または他方側）を向く」とは、面Ａの方向Ｂに対する角度が９０°である場合に限定されず、面Ａが方向Ｂに対して傾いている場合を含む。
　図１～図１９は、本開示の第１実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ１は、複数の第１半導体素子１０Ａ、複数の第２半導体素子１０Ｂ、支持基板３、第２端子４２、第３端子４３、２つの第１端子４１、複数の制御端子４５、制御端子支持体４８、第１導通部材５、第２導通部材６および封止樹脂８を備えている。
　図１は、半導体装置Ａ１を示す要部斜視図である。図２は、半導体装置Ａ１を示す要部斜視図である。図３は、半導体装置Ａ１を示す平面図である。図４は、半導体装置Ａ１を示す要部平面図である。図５は、半導体装置Ａ１を示す要部側面図である。図６は、半導体装置Ａ１を示す要部平面図である。図７は、半導体装置Ａ１を示す要部平面図である。図８は、半導体装置Ａ１を示す側面図である。図９は、半導体装置Ａ１を示す底面図である。図１０は、図４のＸ－Ｘ線に沿う断面図である。図１１は、図４のＸＩ－ＸＩ線に沿う断面図である。図１２は、半導体装置Ａ１を示す要部拡大断面図である。図１３は、半導体装置Ａ１を示す要部拡大断面図である。図１４は、図４のＸＩＶ－ＸＩＶ線に沿う断面図である。図１５は、図４のＸＶ－ＸＶ線に沿う断面図である。図１６は、図４のＸＶＩ－ＸＶＩ線に沿う断面図である。図１７は、図４のＸＶＩＩ－ＸＶＩＩ線に沿う断面図である。図１８は、図４のＸＶＩＩＩ－ＸＶＩＩＩ線に沿う断面図である。図１９は、半導体装置Ａ１を示す回路図である。
　これらの図において、たとえば、厚さ方向ｚは、本開示の「厚さ方向」であり、第１方向ｘは、本開示の「第１方向」であり、第２方向ｙは、本開示の「第２方向」である。
　複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂはそれぞれ、半導体装置Ａ１の機能中枢となる電子部品である。各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂの構成材料は、たとえばＳｉＣ（炭化ケイ素）を主とする半導体材料である。この半導体材料は、ＳｉＣに限定されず、Ｓｉ（シリコン）、ＧａＮ（窒化ガリウム）あるいはＣ（ダイヤモンド）などであってもよい。各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂは、たとえば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などのスイッチング機能を有するパワー半導体チップである。本実施形態においては、第１半導体素子１０Ａおよび第２半導体素子１０ＢがＭＯＳＦＥＴである場合を示すが、これに限定されず、ＩＧＢＴ（Insulated Gate Bipolar Transistor；絶縁ゲートバイポーラトランジスタ）などの他のトランジスタであってもよい。各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂは、いずれも同一素子である。各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂは、たとえばｎチャネル型のＭＯＳＦＥＴであるが、ｐチャネル型のＭＯＳＦＥＴであってもよい。
　第１半導体素子１０Ａおよび第２半導体素子１０Ｂはそれぞれ、図７，図１２、図１３に示すように、素子主面１０１および素子裏面１０２を有する。各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂにおいて、素子主面１０１と素子裏面１０２とは厚さ方向ｚに離隔する。素子主面１０１は、厚さ方向ｚのｚ１側を向き、素子裏面１０２は、厚さ方向ｚのｚ２側を向く。
　本実施形態では、半導体装置Ａ１は、４つの第１半導体素子１０Ａと４つの第２半導体素子１０Ｂとを備えているが、第１半導体素子１０Ａの数および第２半導体素子１０Ｂの数は、本構成に限定されず、半導体装置Ａ１に要求される性能に応じて適宜変更される。図６、図７の例では、第１半導体素子１０Ａおよび第２半導体素子１０Ｂがそれぞれ４個ずつ配置される。第１半導体素子１０Ａおよび第２半導体素子１０Ｂの数は、それぞれ２個または３個でもよく、それぞれ５個以上でもよい。第１半導体素子１０Ａの数と第２半導体素子１０Ｂの数とは、等しくてもよく、異なってもよい。第１半導体素子１０Ａおよび第２半導体素子１０Ｂの数は、半導体装置Ａ１が取り扱う電流容量によって決定される。
　半導体装置Ａ１は、図１９に示すように、たとえばハーフブリッジ型のスイッチング回路として構成される。この場合、複数の第１半導体素子１０Ａは、半導体装置Ａ１の上アーム回路を構成し、複数の第２半導体素子１０Ｂは、下アーム回路を構成する。上アーム回路において、複数の第１半導体素子１０Ａは互いに並列に接続され、下アーム回路において、複数の第２半導体素子１０Ｂは互いに並列に接続される。各第１半導体素子１０Ａと各第２半導体素子１０Ｂとは、直列に接続され、ブリッジ層を構成する。
　複数の第１半導体素子１０Ａはそれぞれ、図６、図７および図１７などに示すように、後述の支持基板３の第１導電部３２Ａに搭載されている。図６、図７に示す例では、複数の第１半導体素子１０Ａは、たとえば第２方向ｙに並んでおり、互いに離隔している。複数の第１半導体素子１０Ａは、第２方向ｙに互いに離隔した配置であって、第１方向ｘにおける位置が互いに異なる配置であってもよい。各第１半導体素子１０Ａは、第１導電性接合材１９Ａを介して、第１導電部３２Ａに導通接合されている。各第１半導体素子１０Ａは、第１導電部３２Ａに接合された際、素子裏面１０２が第１導電部３２Ａに対向する。本実施形態とは異なり、複数の第１半導体素子１０Ａは、ＤＢＣ基板等の一部とは異なる金属部材に搭載されていてもよい。この場合、当該金属部材が本開示における第１導電部に相当する。この金属部材は、たとえば第１導電部３２Ａに支持されていてもよい。
　複数の第２半導体素子１０Ｂはそれぞれ、図６、図７および図１６などに示すように、後述の支持基板３の第２導電部３２Ｂに搭載されている。図６、図７に示す例では、複数の第２半導体素子１０Ｂは、たとえば第２方向ｙに並んでおり、互いに離隔している。複数の第２半導体素子１０Ｂは、第２方向ｙに互いに離隔した配置であって、第１方向ｘにおける位置が互いに異なる配置であってもよい。各第２半導体素子１０Ｂは、第２導電性接合材１９Ｂを介して、第２導電部３２Ｂに導通接合されている。各第２半導体素子１０Ｂは、第２導電部３２Ｂに接合された際、素子裏面１０２が第２導電部３２Ｂに対向する。図７から理解されるように、第１方向ｘに視て、複数の第１半導体素子１０Ａと複数の第２半導体素子１０Ｂとは、重なっているが、重なっていなくてもよい。本実施形態とは異なり、複数の第２半導体素子１０Ｂは、ＤＢＣ基板等の一部とは異なる金属部材に搭載されていてもよい。この場合、当該金属部材が本開示における第２導電部に相当する。この金属部材は、たとえば第２導電部３２Ｂに支持されていてもよい。
　複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂはそれぞれ、ゲート電極１１、ソース電極１２、ソースセンス電極１３およびドレイン電極１５を有する。以下で説明するゲート電極１１、ソース電極１２、ソースセンス電極１３およびドレイン電極１５の構成は、各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂにおいて共通する。ゲート電極１１、ソース電極１２およびソースセンス電極１３は、素子主面１０１に設けられている。ゲート電極１１、ソース電極１２およびソースセンス電極１３は、図示しない絶縁膜により絶縁されている。ドレイン電極１５は、素子裏面１０２に設けられている。
　ドレイン電極１５は、本開示の第１電極の一例である。ドレイン電極１５は、半導体装置Ａ１のスイッチング対象の電流経路の正極である。ドレイン電極１５は、素子裏面１０２の全域（あるいは略全域）を覆っている。ドレイン電極１５は、たとえばＡｇ（銀）めっきにより構成される。ソース電極１２は、本開示の第２電極の一例である。ソース電極１２は、半導体装置Ａ１のスイッチング対象の電流経路の負極である。ゲート電極１１は、本開示の第３電極の一例である。ゲート電極１１は、ドレイン電極１５とソース電極１２との導通状態を切り替えるための電極であり、第１半導体素子１０Ａ（第２半導体素子１０Ｂ）を駆動させるための駆動信号（たとえばゲート電圧）が入力される。ソースセンス電極１３は、ソース電極１２と同電位の電極である。
　各第１半導体素子１０Ａ（各第２半導体素子１０Ｂ）は、ゲート電極１１に駆動信号（ゲート電圧）が入力されると、この駆動信号に応じて、導通状態と遮断状態とが切り替わる。導通状態では、ドレイン電極１５からソース電極１２に電流が流れ、遮断状態では、この電流が流れない。つまり、各第１半導体素子１０Ａ（各第２半導体素子１０Ｂ）は、スイッチング動作を行う。半導体装置Ａ１は、複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂのスイッチング機能により、２つの第１端子４１と第２端子４２との間に入力される直流電圧をたとえば交流電圧に変換して、第３端子４３から交流電圧を出力する。
　支持基板３は、複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂを支持する。支持基板３の具体的構成は何ら限定されず、たとえばＤＢＣ（Direct Bonded Copper）基板またはＡＭＢ（Active Metal Brazing）基板で構成される。支持基板３は、絶縁層３１、第１金属層３２および裏面金属層３３を含む。第１金属層３２は、第１導電部３２Ａおよび第２導電部３２Ｂを含む。支持基板３の厚さ方向ｚの寸法は、たとえば０．４ｍｍ以上３．０ｍｍ以下である。
　絶縁層３１は、たとえば熱伝導性の優れたセラミックスである。このようなセラミックスとしては、たとえばＳｉＮ（窒化ケイ素）がある。絶縁層３１は、セラミックスに限定されず、絶縁樹脂シートなどであってもよい。絶縁層３１は、たとえば平面視矩形状である。絶縁層３１の厚さ方向ｚの寸法は、たとえば０．０５ｍｍ以上１．０ｍｍ以下である。
　第１導電部３２Ａは、複数の第１半導体素子１０Ａを支持し、第２導電部３２Ｂは、複数の第２半導体素子１０Ｂを支持する。第１導電部３２Ａおよび第２導電部３２Ｂは、絶縁層３１の上面（厚さ方向ｚのｚ１側を向く面）に形成されている。第１導電部３２Ａおよび第２導電部３２Ｂの構成材料は、たとえばＣｕ（銅）を含む。当該構成材料はＣｕ（銅）以外のたとえばＡｌ（アルミニウム）を含んでいてもよい。第１導電部３２Ａおよび第２導電部３２Ｂは、第１方向ｘに離隔する。第１導電部３２Ａは、第２導電部３２Ｂの第１方向ｘのｘ１側に位置する。第１導電部３２Ａおよび第２導電部３２Ｂはそれぞれ、たとえば平面視矩形状である。第１導電部３２Ａおよび第２導電部３２Ｂは、第１導通部材５および第２導通部材６とともに、複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂによってスイッチングされる主回路電流の経路を構成する。
　第１導電部３２Ａは、第１主面３０１Ａを有する。第１主面３０１Ａは、厚さ方向ｚのｚ１側を向く平面である。第１導電部３２Ａの第１主面３０１Ａには、第１導電性接合材１９Ａを介して複数の第１半導体素子１０Ａがそれぞれ接合されている。第２導電部３２Ｂは、第２主面３０１Ｂを有する。第２主面３０１Ｂは、厚さ方向ｚのｚ１側を向く平面である。第２導電部３２Ｂの第２主面３０１Ｂには、第２導電性接合材１９Ｂを介して複数の第２半導体素子１０Ｂが接合されている。第１導電性接合材１９Ａおよび第２導電性接合材１９Ｂの構成材料は特に限定されず、たとえば、はんだ、Ａｇ（銀）等の金属を含む金属ペースト材、あるいは、Ａｇ（銀）等の金属を含む焼結金属などである。第１導電部３２Ａおよび第２導電部３２Ｂの厚さ方向ｚの寸法は、たとえば０．１ｍｍ以上１．５ｍｍ以下である。
　裏面金属層３３は、絶縁層３１の下面（厚さ方向ｚのｚ２側を向く面）に形成されている。裏面金属層３３の構成材料は、第１金属層３２の構成材料と同じである。裏面金属層３３は、裏面３０２を有する。裏面３０２は、厚さ方向ｚのｚ２側を向く平面である。裏面３０２は、図９に示す例では、たとえば封止樹脂８から露出する。裏面３０２には、図示しない放熱部材（たとえばヒートシンク）などが取り付け可能である。裏面３０２は、封止樹脂８から露出せず、封止樹脂８に覆われていてもよい。裏面金属層３３は、平面視において、第１導電部３２Ａおよび第２導電部３２Ｂの双方に重なる。
　第２端子４２、第３端子４３、および２つの第１端子４１はそれぞれ、板状の金属板からなる。この金属板は、たとえばＣｕ（銅）またはＣｕ（銅）合金を含む。
　図１９に示すように、第２端子４２および第１端子４１には、電力変換対象となる直流電圧が入力される。第１端子４１は正極（Ｐ端子）であり、第２端子４２はそれぞれ負極（Ｎ端子）である。第３端子４３から、第１半導体素子１０Ａおよび第２半導体素子１０Ｂにより電力変換された交流電圧が出力される。第２端子４２、第３端子４３、および２つの第１端子４１はそれぞれ、封止樹脂８に覆われた部分と封止樹脂８から露出した部分とを含む。
　２つの第１端子４１は、図１～図７に示すように、第２方向ｙにおいて互いに離れて配置されている。２つの第１端子４１は、各々が第１導電部３２Ａの第１主面３０１Ａに接続されている。２つの第１端子４１は、図６、図７などに示すように、複数の第１半導体素子１０Ａに対して、第１方向ｘのｘ１側に位置する。２つの第１端子４１は、第１導電部３２Ａに導通し、かつ、第１導電部３２Ａを介して、各第１半導体素子１０Ａのドレイン電極１５に導通する。本実施形態においては、第１端子４１は、第１端子部４１１、第１接続部４１２および第１段差部４１３を有する。
　第１端子部４１１は、封止樹脂８から露出しており、半導体装置Ａ１を電気的に外部接続する際に用いられる部位である。第１接続部４１２は、図１０および図１５に示すように、第１導電部３２Ａの第１主面３０１Ａに導通接合されている。導通接合の手法は何ら限定されず、超音波接合、レーザ接合、溶接等の手法、あるいははんだ、金属ペースト、銀焼結体等を用いた手法、等が適宜採用される。第１段差部４１３は、第１端子部４１１と第１接続部４１２との間に介在しており、第１端子部４１１と第１接続部４１２との厚さ方向ｚにおける位置を異ならせている。
　第２端子４２は、第２導通部材６を介して複数の第２半導体素子１０Ｂのソース電極１２に導通している。本実施形態においては、第２端子４２と第２導通部材６とは、互いに別体に形成されており、互いに導通接合されている。第２端子４２と第２導通部材６とは、一体の部材であってもよい。一体の部材とは、たとえば単一の金属板材料に対して切断加工および折り曲げ加工等を施すことによって形成されており、互いを接合するための接合材等を含まない構成をいう。図１および図４に示すように、第２端子４２は、第２方向ｙにおいて２つの第１端子４１の間に位置する。第２端子４２は、複数の第１半導体素子１０Ａに対して、第１方向ｘのｘ１側に位置する。本実施形態においては、第２端子４２は、図１４に示すように、第２端子部４２１および第２接続部４２２を有する。
　第２端子部４２１は、封止樹脂８から露出しており、半導体装置Ａ１を電気的に外部接続する際に用いられる部位である。第２端子部４２１は、第２方向ｙにおいて２つの第１端子部４１１の間に位置する。第２端子部４２１は、封止樹脂８から露出している。第２接続部４２２は、第２端子部４２１からｘ方向のｘ２側に延びている。
　第３端子４３は、図６、図７および図１４から理解されるように、第２導電部３２Ｂに導通接合されている。導通接合の手法は何ら限定されず、超音波接合、レーザ接合、溶接等の手法、あるいははんだ、金属ペースト、銀焼結体等を用いた手法、等が適宜採用される。第３端子４３は、図６などに示すように、複数の第２半導体素子１０Ｂに対して、第１方向ｘのｘ２側に位置する。第３端子４３は、第２導電部３２Ｂに導通し、かつ、第２導電部３２Ｂを介して、複数の第２半導体素子１０Ｂのドレイン電極１５に導通する。第３端子４３の数は、１つに限定されず、たとえば２以上であってもよい。
　本実施形態においては、第３端子４３は、第３端子部４３１および第３接続部４３２を有する。第３端子部４３１は、封止樹脂８から露出しており、半導体装置Ａ１を電気的に外部接続する際に用いられる部位である。第３接続部４３２は、第３端子部４３１からｘ方向のｘ１側に延びている。第３接続部４３２は、第２導電部３２Ｂの第２主面３０１Ｂに導通接合されている。
　複数の制御端子４５は、各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂを制御するためのピン状の端子である。複数の制御端子４５は、複数の第１制御端子４６Ａ，４６Ｂ，４６Ｅおよび複数の第２制御端子４７Ａ，４７Ｂ，４７Ｃ，４７Ｅを含む。複数の第１制御端子４６Ａ，４６Ｂ，４６Ｅは、各第１半導体素子１０Ａの制御などに用いられる。複数の第２制御端子４７Ａ，４７Ｂ，４７Ｃ，４７Ｅは、各第２半導体素子１０Ｂの制御などに用いられる。
　複数の第１制御端子４６Ａ，４６Ｂ，４６Ｅは、第２方向ｙに互いに離隔して配置されている。図示された例においては、複数の第１制御端子４６Ａ，４６Ｂ，４６Ｅは、第２方向ｙに沿ってほぼ一直線上に配置されているが、これに限定されず、たとえば第１方向における位置が互いに異なる配置であってもよい。各第１制御端子４６Ａ，４６Ｂ，４６Ｅは、図６、図１１および図１８などに示すように、封止樹脂８から厚さ方向ｚのｚ１側に突出している。各第１制御端子４６Ａ，４６Ｂ，４６Ｅは、制御端子支持体４８（後述の第１支持部４８Ａ）を介して、第１導電部３２Ａに支持される。各第１制御端子４６Ａ，４６Ｂ，４６Ｅは、図４および図６に示すように、第１方向ｘにおいて、複数の第１半導体素子１０Ａと、第２端子４２および第１端子４１との間に位置する。
　第１制御端子４６Ａは、複数の第１半導体素子１０Ａの駆動信号入力用の端子（ゲート端子）である。第１制御端子４６Ａには、複数の第１半導体素子１０Ａを駆動させるための駆動信号が入力される（たとえばゲート電圧が印加される）。
　第１制御端子４６Ｂは、複数の第１半導体素子１０Ａのソース信号検出用の端子（ソースセンス端子）である。第１制御端子４６Ｂから、複数の第１半導体素子１０Ａの各ソース電極１２に印加される電圧（ソース電流に対応した電圧）が検出される。
　第１制御端子４６Ｅは、複数の第１半導体素子１０Ａのドレイン信号検出用の端子（ドレインセンス端子）である。第１制御端子４６Ｅから、複数の第１半導体素子１０Ａのドレイン電極１５に印加される電圧（ドレイン電流に対応した電圧）が検出される。
　複数の第２制御端子４７Ａ，４７Ｂ，４７Ｃ，４７Ｅは、第２方向ｙに互いに離隔して配置されている。図示された例においては、複数の第２制御端子４７Ａ，４７Ｂ，４７Ｃ，４７Ｅは、第２方向ｙに沿ってほぼ一直線上に配置されているが、これに限定されず、たとえば第１方向における位置が互いに異なる配置であってもよい。各第２制御端子４７Ａ，４７Ｂ，４７Ｃ，４７Ｅは、図６および図１１などに示すように、制御端子支持体４８（後述の第２支持部４８Ｂ）を介して、第２導電部３２Ｂに支持される。各第２制御端子４７Ａ，４７Ｂ，４７Ｃ，４７Ｅは、図４および図６に示すように、第１方向ｘにおいて、複数の第２半導体素子１０Ｂと２つの第３端子４３との間に位置する。
　第２制御端子４７Ａは、複数の第２半導体素子１０Ｂの駆動信号入力用の端子（ゲート端子）である。第２制御端子４７Ａには、複数の第２半導体素子１０Ｂを駆動させるための駆動信号が入力される（たとえばゲート電圧が印加される）。
　第２制御端子４７Ｂは、複数の第２半導体素子１０Ｂのソース信号検出用の端子（ソースセンス端子）である。第２制御端子４７Ｂから、複数の第２半導体素子１０Ｂの各ソース電極１２に印加される電圧（ソース電流に対応した電圧）が検出される。
　第２制御端子４７Ｃ，４７Ｅは、サーミスタ１７を用いた温度検出に用いられる端子である。
　複数の制御端子４５（複数の第１制御端子４６Ａ～４６Ｅおよび複数の第２制御端子４７Ａ～４７Ｄ）はそれぞれ、ホルダ４５１および金属ピン４５２を含む。
　ホルダ４５１は、導電性材料からなる。ホルダ４５１は、図１２、図１３に示すように、導電性接合材４５９を介して、制御端子支持体４８（後述の第１金属層４８２）に接合されている。ホルダ４５１は、筒状部、上端鍔部および下端鍔部を含む。上端鍔部は、筒状部の上方につながり、下端鍔部は、筒状部の下方につながる。ホルダ４５１のうちの少なくとも上端鍔部および筒状部に、金属ピン４５２が挿通されている。ホルダ４５１は、封止樹脂８（後述の第２突出部８５２）に覆われている。
　金属ピン４５２は、厚さ方向ｚに延びる棒状部材である。金属ピン４５２は、たとえばホルダ４５１に圧入されることで支持されている。金属ピン４５２は、少なくともホルダ４５１を介して、制御端子支持体４８（後述の第１金属層４８２）に導通する。
　制御端子支持体４８は、複数の制御端子４５を支持する。制御端子支持体４８は、厚さ方向ｚにおいて、第１主面３０１Ａおよび第２主面３０１Ｂと複数の制御端子４５との間に介在する。
　制御端子支持体４８は、第１支持部４８Ａおよび第２支持部４８Ｂを含む。第１支持部４８Ａは、第１導電部３２Ａ上に配置され、複数の制御端子４５のうちの複数の第１制御端子４６Ａ～４６Ｅを支持する。第１支持部４８Ａは、図１２に示すように、接合材４９を介して、第１導電部３２Ａに接合されている。接合材４９は、導電性でも絶縁性でもよいが、たとえばはんだが用いられる。第２支持部４８Ｂは、第２導電部３２Ｂ上に配置され、複数の制御端子４５のうちの複数の第２制御端子４７Ａ～４７Ｄを支持する。第２支持部４８Ｂは、図１３に示すように、接合材４９を介して、第２導電部３２Ｂに接合されている。
　制御端子支持体４８（第１支持部４８Ａおよび第２支持部４８Ｂのそれぞれ）は、たとえばＤＢＣ（Direct Bonded Copper）基板で構成される。制御端子支持体４８は、互いに積層された絶縁層４８１、第１金属層４８２および第２金属層４８３を有する。
　絶縁層４８１は、たとえばセラミックスからなる。絶縁層４８１は、たとえば平面視矩形状である。
　第１金属層４８２は、図１２、図１３などに示すように、絶縁層４８１の上面に形成されている。各制御端子４５は、第１金属層４８２上に配置されている。第１金属層４８２は、たとえばＣｕ（銅）またはＣｕ（銅）合金を含む。図６および図７などに示すように、第１金属層４８２は、第１部分４８２Ａ、第２部分４８２Ｂ、第５部分４８２Ｅ、第６部分４８２Ｆ、第７部分４８２Ｇを含む。第１部分４８２Ａ、第２部分４８２Ｂ、第５部分４８２Ｅ、第６部分４８２Ｆ、第７部分４８２Ｇ互いに離隔し、絶縁されている。
　第１部分４８２Ａは、複数のワイヤ７１が接合され、各ワイヤ７１を介して、各第１半導体素子１０Ａ（各第２半導体素子１０Ｂ）のゲート電極１１に導通する。図７以外の図においては、ワイヤ７１，７２，７４，７５，７６を省略している。第１支持部４８Ａの第１部分４８２Ａには、第１制御端子４６Ａが接合されており、第２支持部４８Ｂの４８２Ｂには、第２制御端子４７Ａが接合されている。
　第６部分４８２Ｆは、ワイヤ７１を介して１つの第１半導体素子１０Ａのゲート電極１１と導通している。第６部分４８２Ｆは、ワイヤ７５を介して第１部分４８２Ａと導通している。
　第７部分４８２Ｇは、複数のワイヤ７２が接合され、各ワイヤ７２を介して、各第１半導体素子１０Ａ（各第２半導体素子１０Ｂ）のソースセンス電極１３に導通する。第７部分４８２Ｇは、ワイヤ７６を介して第２部分４８２Ｂと導通している。第１支持部４８Ａの第２部分４８２Ｂには、第１制御端子４６Ｂが接合されており、第２支持部４８Ｂの第２部分４８２Ｂには、第２制御端子４７Ｂが接合されている。
　図６に示すように、第１支持部４８Ａの第５部分４８２Ｅは、ワイヤ７４が接合され、ワイヤ７４を介して、第１導電部３２Ａに導通する。第１支持部４８Ａの第５部分４８２Ｅには、第１制御端子４６Ｅが接合されている。
　第２支持部４８Ｂの第５部分４８２Ｅと第３部分４８２Ｃには、サーミスタ１７が導通接合されている。第２支持部４８Ｂの第５部分４８２Ｅには、第２制御端子４７Ｅが接合されており、第２支持部４８Ｂの第３部分４８２Ｃには、第２制御端子４７Ｃが接合されている。
　ワイヤ７１，７２，７４，７５，７６は、たとえばボンディングワイヤである。各ワイヤ７１，７２，７４の構成材料は、たとえばＡｕ（金）、Ａｌ（アルミ）あるいはＣｕ（銅）のいずれかを含む。
　第２金属層４８３は、図１２、図１３などに示すように、絶縁層４８１の下面に形成されている。第１支持部４８Ａの第２金属層４８３は、図１２に示すように、接合材４９を介して、第１導電部３２Ａに接合される。第２支持部４８Ｂの第２金属層４８３は、図１３に示すように、接合材４９を介して、第２導電部３２Ｂに接合される。
　第１導通部材５および第２導通部材６は、第１導電部３２Ａおよび第２導電部３２Ｂとともに、複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂによってスイッチングされる主回路電流の経路を構成する。第１導通部材５および第２導通部材６は、第１主面３０１Ａおよび第２主面３０１Ｂから厚さ方向ｚのｚ１側に位置し、かつ、平面視において第１主面３０１Ａおよび第２主面３０１Ｂに重なる。本実施形態では、第１導通部材５および第２導通部材６はそれぞれ、金属製の板材により構成される。当該金属は、たとえばＣｕ（銅）またはＣｕ（銅）合金を含む。具体的には、第１導通部材５および第２導通部材６は、適宜折り曲げられた金属製の板材である。
　図２および図６に示すように、第１導通部材５は、複数の第１半導体素子１０Ａのソース電極１２と第２導電部３２Ｂとに接続され、複数の第１半導体素子１０Ａのソース電極１２と第２導電部３２Ｂとを導通させる。第１導通部材５は、複数の第１半導体素子１０Ａによってスイッチングされる主回路電流の経路を構成する。第１導通部材５は、図２および図６に示すように、主部５３、複数の第４接続部５１および複数の第５接続部５２を含む。
　主部５３は、第１方向ｘにおいて、複数の第１半導体素子１０Ａと第２導電部３２Ｂとの間に位置し、平面視において第２方向ｙに延びる帯状の部位である。主部５３は、厚さ方向ｚにおいて第１主面３０１Ａおよび第２主面３０１Ｂから厚さ方向ｚのｚ１側に離隔している。図１４などに示すように、主部５３は、後述する第２導通部材６の主部６３に対して厚さ方向ｚのｚ２側に位置する。
　本実施形態において、主部５３は、第１主面３０１Ａおよび第２主面３０１Ｂと平行に配置されている。主部５３には、複数の第１開口５１４が形成されている。複数の第１開口５１４からは、絶縁層３１のうち第１導電部３２Ａと第２導電部３２Ｂとの間に位置する部分が現れている。複数の第１開口５１４は、封止樹脂８を形成するために流動性の樹脂材料を注入する際に、主部５３（第１導通部材５）の付近において上側（厚さ方向ｚのｚ１側）と下側（厚さ方向ｚのｚ２側）との間で樹脂材料を流動しやすくするために形成される。
　図６などに示すように、複数の第４接続部５１および複数の第５接続部５２はそれぞれ、主部５３につながっている。複数の第４接続部５１は、複数の第１半導体素子１０Ａに対応して配置される。具体的には、各第４接続部５１は、主部５３に対して第１方向ｘのｘ１側に位置している。各第５接続部５２は、主部５３に対して第１方向ｘのｘ２側に位置している。図１２に示すように、各第４接続部５１とこれに対応する第１半導体素子１０Ａのソース電極１２とは、導電性接合材５９を介して接合される。各第５接続部５２と第２導電部３２Ｂとは、導電性接合材５９を介して接合される。導電性接合材５９の構成材料は特に限定されず、たとえばはんだ、金属ペースト材、あるいは、焼結金属などである。本実施形態においては、第４接続部５１は、第２方向ｙに離隔した２つの部分を有する。これらの２つの部分は、第１半導体素子１０Ａのソース電極１２のゲートフィンガー（図示略）を挟んで、第２方向ｙの両側においてソース電極１２に接合されている。
　第２導通部材６は、複数の第２半導体素子１０Ｂのソース電極１２と第２端子４２および第２端子４２とに電気的に接続されており、これらを導通させている。図１、図４および図１８に示すように、第２端子４２と第２導通部材６とによって、導通経路Ｃｐが構成されている。導通経路Ｃｐは、複数の第１制御端子４６に対して第２方向ｙの外側に位置している。本実施形態においては、第２端子４２と第２導通部材６とによって、２つの導通経路Ｃｐが構成されている。１つの導通経路Ｃｐは、複数の第１制御端子４６に対して第２方向ｙのｙ１側に位置しており、もう１つの導通経路Ｃｐは、複数の第１制御端子４６に対して第２方向ｙのｙ２側に位置している。すなわち、２つの導通経路Ｃｐは、複数の第１制御端子４６に対して第２方向ｙの両外側に位置している。図示された例においては、導通経路Ｃｐは、一点鎖線で示しているが、これは理解の便宜であり、実際の導通経路Ｃｐの導通方向は、第２端子４２および第２導通部材６の形状等によって決定される。
　本実施形態においては、第２導通部材６は、図４、図１３および図１４に示すように、複数の第６接続部６１、第７接続部６２、主部６３複数の中継部６４、２つの中継部６５および２つの中継部６６を有する。
　複数の第６接続部６１は、複数の第２半導体素子１０Ｂに個別に接合される部位である。各第６接続部６１と各第２半導体素子１０Ｂのソース電極１２とは、導電性接合材６９を介して接合される。導電性接合材６９の構成材料は特に限定されず、たとえばはんだ、金属ペースト材、あるいは、焼結金属などである。本実施形態において、第６接続部６１は、２つの平坦部６１１および２つの第１傾斜部６１２を有する。
　２つの平坦部６１１は、第２方向ｙに並んでいる。２つの平坦部６１１は、第２方向ｙに互いに離隔している。平坦部６１１の形状は何ら限定されず、図示された例においては、矩形状である。２つの平坦部は、第２半導体素子１０Ｂのソース電極１２のゲートフィンガー（図示略）を挟んで、第２方向ｙの両側においてソース電極１２に接合されている。
　２つの第１傾斜部６１２は、２つの平坦部６１１のｘ方向のｘ１側に繋がる。第１傾斜部６１２は、第１方向ｘにおいて平坦部６１１から離隔するほど厚さ方向ｚのｚ１側に位置するように傾斜している。
　２つの第７接続部６２は、第２端子４２の第２接続部４２２にそれぞれ電気的に接続されている。図示された例においては、第７接続部６２は、第２接続部４２２に導通接合されている。導通接合の手法は何ら限定されず、超音波接合、レーザ接合、溶接等の手法、あるいははんだ、金属ペースト、銀焼結体等を用いた手法、等が適宜採用される。図示された例においては、第７接続部６２は、導電性接合材６９を介して第２接続部４２２に接合されている。２つの第７接続部６２は、第２方向ｙに離れて配置されている。
　主部６３は、複数の第６接続部６１と第７接続部６２との間に介在している。主部６３は、厚さ方向ｚに対して直交する平板状の部位である。
　複数の中継部６４は、複数の第６接続部６１と主部６３との間に個別に介在している。図示された例においては、複数の中継部６４は、主部６３から複数の第６接続部６１に向けて放射状に配置されている。
　２つの中継部６５は、２つの第７接続部６２から第２方向ｙの外側に延びている。図４、図１０および図１５に示すように、中継部６５は、厚さ方向ｚに視て、第１端子４１の第１接続部４１２と重なる。中継部６５は、第１接続部４１２に対して厚さ方向ｚのｚ１側に位置している。
　２つの中継部６６は、主部６３と２つの中継部６５との間に個別に介在している。２つの中継部６６は、複数の第１制御端子４６に対して第２方向ｙの両外側に位置している。図示された例においては、中継部６６は、延出部６６１を有する。延出部６６１は、第２方向ｙの外側において厚さ方向ｚのｚ２側に延出する部分である。
　封止樹脂８は、複数の第１半導体素子１０Ａと、複数の第２半導体素子１０Ｂと、支持基板３（裏面３０２を除く）と、第２端子４２、第３端子４３、および２つの第１端子４１の一部ずつと、複数の制御端子４５の一部ずつと、制御端子支持体４８と、第１導通部材５と、第２導通部材６と、複数のワイヤ７１，７２，７４と、をそれぞれ覆っている。封止樹脂８は、たとえば黒色のエポキシ樹脂で構成される。封止樹脂８は、たとえばモールド成形により形成される。封止樹脂８は、たとえば第１方向ｘの寸法が３５ｍｍ～６０ｍｍ程度であり、たとえば第２方向ｙの寸法が３５ｍｍ～５０ｍｍ程度であり、たとえば厚さ方向ｚの寸法が４ｍｍ～１５ｍｍ程度である。これらの寸法は、各方向に沿う最大部分の大きさである。封止樹脂８は、樹脂主面８１、樹脂裏面８２および複数の樹脂側面８３１～８３４を有する。
　樹脂主面８１と樹脂裏面８２とは、図８、図１０および図１６などに示すように、厚さ方向ｚに離隔する。樹脂主面８１は、厚さ方向ｚのｚ１側を向き、樹脂裏面８２は、厚さ方向ｚのｚ２側を向く。樹脂主面８１から複数の制御端子４５（複数の第１制御端子４６Ａ～４６Ｅおよび複数の第２制御端子４７Ａ～４７Ｄ）が突き出ている。樹脂裏面８２は、図９に示すように、平面視において支持基板３の裏面３０２（裏面金属層３３の下面）を囲む枠状である。支持基板３の裏面３０２は、樹脂裏面８２から露出し、たとえば樹脂裏面８２と面一である。
　複数の樹脂側面８３１～８３４はそれぞれ、樹脂主面８１および樹脂裏面８２の双方につながり、かつ、厚さ方向ｚにおいてこれらに挟まれている。図３などに示すように、樹脂側面８３１と樹脂側面８３２とは第１方向ｘに離隔する。樹脂側面８３１は第１方向ｘのｘ２側を向き、樹脂側面８３２は、第１方向ｘのｘ１側を向く。樹脂側面８３１から２つの第３端子４３が突き出ており、樹脂側面８３２から第２端子４２、第２端子４２および第１端子４１が突き出ている。図３などに示すように、樹脂側面８３３と樹脂側面８３４とは、第２方向ｙに離隔する。樹脂側面８３３は、第２方向ｙのｙ２側を向き、樹脂側面８３４は、第２方向ｙのｙ１側を向く。
　樹脂側面８３２には、図３に示すように、複数の凹部８３２ａが形成されている。各凹部８３２ａは、平面視において第１方向ｘに窪んだ部位である。複数の凹部８３２ａは、平面視において第２端子４２と第１端子４１との間に形成されている。複数の凹部８３２ａは、第２端子４２と第１端子４１との樹脂側面８３２に沿う沿面距離を大きくするために設けられている。
　樹脂側面８３２には、図３、図９～図１１、図１４および図１５に示すように、複数の凹部８３２ｂが形成されている。複数の凹部８３２ｂは、樹脂側面８３２から第１方向ｘのｘ２側に凹んでいる。複数の凹部８３２ｂからは、２つの第１端子４１の第１端子部４１１と第２端子４２の第２端子部４２１とが露出している。樹脂側面８３２に複数の凹部８３２ｂが形成されておらず、第１端子部４１１および第２接続部４２２は、たとえば樹脂側面８３２から第１方向ｘのｘ１側に突出する構成であってもよい。
　封止樹脂８は、図１１および図１８に示すように、複数の第２突出部８５２を有する。複数の第２突出部８５２は、樹脂主面８１から厚さ方向ｚに突出している。複数の第２突出部８５２は、平面視において複数の制御端子４５に重なる。複数の制御端子４５の各金属ピン４５２は、各第２突出部８５２から突き出ている。各第２突出部８５２は、円錐台状である。第２突出部８５２は、各制御端子４５において、ホルダ４５１と金属ピン４５２の一部とを覆う。
　次に、図２０に基づき、半導体装置Ａ１が搭載された車両Ｂ１について説明する。車両Ｂ１は、たとえば電気自動車（ＥＶ）である。
　図２０に示すように、車両Ｂ１は、車載充電器９１、蓄電池９２および駆動系統９３を備える。車載充電器９１には、屋外に設置された給電施設（図示略）から無線により電力が供給される。この他、給電施設から車載充電器９１への電力の供給手段は、有線でもよい。車載充電器９１には、昇圧型のＤＣ－ＤＣコンバータが構成されている。車載充電器９１に供給された電力の電圧は、当該コンバータにより昇圧された後、蓄電池９２に給電される。昇圧された電圧は、たとえば６００Ｖである。
　駆動系統９３は、車両Ｂ１を駆動する。駆動系統９３は、インバータ９３１および駆動源９３２を有する。半導体装置Ａ１は、インバータ９３１の一部を構成する。蓄電池９２に蓄えられた電力は、インバータ９３１に給電される。蓄電池９２からインバータ９３１に給電される電力は、直流電力である。この他、図２０に示す電力系統とは異なり、蓄電池９２とインバータ９３１との間に昇圧型のＤＣ－ＤＣコンバータをさらに設けてもよい。インバータ９３１は、直流電力を交流電力に変換する。半導体装置Ａ１を含めたインバータ９３１は、駆動源９３２に導通している。
　駆動源９３２は、交流モータおよび変速機を有する。インバータ９３１によって変換された交流電力が駆動源９３２に供給されると、交流モータが回転するとともに、その回転が変速機に伝達される。変速機は、交流モータから伝達された回転数を適宜減じた上で、車両Ｂ１の駆動軸を回転させる。これにより、車両Ｂ１が駆動する。車両Ｂ１の駆動にあたっては、アクセルペダルの変動量などの情報に基づき交流モータの回転数を自在に操作する必要がある。インバータ９３１における半導体装置Ａ１は、要求される交流モータの回転数に対応させるべく、周波数が適宜変化された交流電力を出力するために必要である。
　次に、本実施形態の作用について説明する。
　図１、図４および図１８に示すように、第２導通部材６および第２端子４２によって構成された導通経路Ｃｐが、第２方向ｙにおいて複数の第１制御端子４６の外側に配置されている。このため、第２導通部材６および第２端子４２と複数の第１制御端子４６とが干渉することを回避しつつ、第２端子４２、および複数の第１制御端子４６をより適切に配置することができる。
　第２導通部材６と第２端子４２とは、別体の部品として構成されている。これにより、導通経路Ｃｐを構成する個々の部品が、過度に大きくなることを回避することができる。
　半導体装置Ａ１においては、２つの導通経路Ｃｐが構成されている。２つの導通経路Ｃｐは、複数の第１制御端子４６の第２方向ｙの両外側に配置されており、複数の第１制御端子４６を第２方向ｙの外側に迂回する経路となっている。これにより、第２導通部材６および第２端子４２と複数の第１制御端子４６とが干渉することを回避しつつ、第２端子４２と第２導通部材６とにより多くの電流を流すことができる。
　図４、図１０および図１５に示すように、中継部６５は、厚さ方向ｚに視て第１接続部４１２と重なり、厚さ方向ｚにおいて第１接続部４１２のｚ１側に位置している。これにより、第１端子４１と第２導通部材６とをより確実に絶縁しつつ、半導体装置Ａ１の厚さ方向ｚに視た大きさが大きくなることを抑制することができる。
　第６接続部６１は、２つの平坦部６１１と２つの第１傾斜部６１２とを有する。２つの第１傾斜部６１２は、２つの平坦部６１１に対して第１方向ｘのｘ１側に繋がっている。これにより、ソース電極１２に流れる電流が一箇所に集中することを抑制することができる。
　２つの平坦部６１１は、第２方向ｙに離隔している。これにより、２つの平坦部６１１および２つの第１傾斜部６１２の双方に、確実に電流を流すことが可能であり、電流集中の抑制に好ましい。
　２つの平坦部６１１を互いに離隔することにより、これらの間にソース電極１２のゲートフィンガー（図示略）を配置させることができる。
　図２１、図２２は、本開示の他の実施形態を示している。同図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。各実施形態における各部の構成は、技術的な矛盾を生じない範囲において相互に適宜組み合わせ可能である。
　図２１は、本開示の第２実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ２は、第２導通部材６および第２端子４２の構成が、上述した実施形態と異なっている。
　本実施形態においては、第２導通部材６と第２端子４２とは、一体の部材によって構成されている。すなわち、第２導通部材６と第２端子４２とは、互いを接合する接合部等を介することなく、繋がっている。
　本実施形態によっても、第２端子４２、および複数の第１制御端子４６をより適切に配置することができる。本実施形態から理解されるように、導通経路Ｃｐを構成する第２導通部材６および第２端子４２の具体的な構成は、何ら限定されない。第２導通部材６と第２端子４２とが電気的に接続された構成とは、半導体装置Ａ１のように第２導通部材６と第２端子４２とが導通接合された構成に限定されず、本実施形態のように第２導通部材６と第２端子４２とが一体の部材によって形成された構成を含む概念である。
　図２２は、本開示の第３実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ３は、導通経路Ｃｐの個数が、上述した実施形態と異なっている。
　本実施形態においては、第２端子４２および第２導通部材６によって、１つの導通経路Ｃｐが構成されている。本実施形態の導通経路Ｃｐは、複数の第１制御端子４６に対して第２方向ｙのｙ１側に位置している。第２導通部材６は、１つの第７接続部６２、１つの中継部６５および１つの中継部６６を有する。
　本実施形態によっても、第２端子４２、および複数の第１制御端子４６をより適切に配置することができる。本実施形態から理解されるように、導通経路Ｃｐの個数は、何ら限定されない。
　本開示に係る半導体装置および車両は、上述した実施形態に限定されるものではない。本開示に係る半導体装置および車両の各部の具体的な構成は、種々に設計変更自在である。本開示は、以下の付記に記載された実施形態を含む。
　付記１．
　第１導電部と、
　第２導電部と、
　スイッチング対象の電流経路の正極である第１電極、負極である第２電極、および前記第１電極と前記第２電極との導通状態を切り替えるための第３電極を有する１以上の第１半導体素子と、
　スイッチング対象の電流経路の正極である第１電極、負極である第２電極、および前記第１電極と前記第２電極との導通状態を切り替えるための第３電極を有する１以上の第２半導体素子と、
　２つの第１端子と、
　第２端子と、
　第３端子と、
　第１導通部材と、
　第２導通部材と、
　複数の第１制御端子と、
　複数の第２制御端子と、
　封止樹脂と、を備え、
　前記第１導電部は、厚さ方向の第１側を向く第１主面を有し、
　前記第２導電部は、前記厚さ方向の前記第１側を向く第２主面を有し、
　前記厚さ方向と直交する第１方向において、前記第１導電部は、第１側に配置され、前記第２導電部は、第２側に配置され、
　前記第１半導体素子の前記第１電極は、前記第１主面に導通接合されており、
　前記第２半導体素子の前記第１電極は、前記第２主面に導通接合されており、
　前記複数の第１制御端子は、前記第１方向において前記第１半導体素子に対して前記第１側に位置し、前記第１方向および厚さ方向と直交する第２方向に互いに離隔して配置されており、且つ前記第１導電部に対して前記厚さ方向の第１側に突出しており、
　前記２つの第１端子は、前記第２方向において互いに離れて配置され、各々が前記第１主面に接続されており、且つ前記複数の第１制御端子よりも前記第１方向の前記第１側に突出しており、
　前記第２端子は、前記第２方向において前記２つの第１端子の間に位置し、且つ前記複数の第１制御端子よりも前記第１方向の前記第１側に突出しており、
　前記第３端子は、前記第２主面に接続されており、
　前記第１導通部材は、前記第１半導体素子の前記第２電極と前記第２主面とに導通接合されており、
　前記第２導通部材は、前記第２半導体素子の前記第２電極と前記第２端子とに電気的に接続されており、
　前記第２端子と前記第２導通部材とによって、前記第２方向における前記複数の第１制御端子の外側に位置する導通経路が構成されている、半導体装置。
　付記２．
　前記第１端子は、前記封止樹脂から露出する第１端子部と、前記第１主面に導通接合された第１接続部と、を有する、付記１に記載の半導体装置。
　付記３．
　前記第２端子は、前記封止樹脂から露出する第２端子部を有する、付記２に記載の半導体装置。
　付記４．
　前記第３端子は、前記封止樹脂から露出する第３端子部および前記第２主面に導通接合された第３接続部を有する、付記３に記載の半導体装置。
　付記５．
　前記第１導通部材は、前記第１半導体素子の前記第２電極に導通接合された第４接続部と、前記第２主面に導通接合された第５接続部と、を有する、付記３または４に記載の半導体装置。
　付記６．
　前記第２方向に互いに離隔して配置された複数の前記第１半導体素子を備え、
　前記第１導通部材は、前記複数の前記第１半導体素子の前記第２電極に個別に導通接合された複数の前記第４接続部を有する、付記５に記載の半導体装置。
　付記７．
　前記第１導通部材は、前記複数の第４接続部と前記第５接続部との間に介在する主部をさらに有する、付記６に記載の半導体装置。
　付記８．
　前記複数の第１制御端子と前記第１導電部との間に介在する第１支持部をさらに備える、付記３ないし７のいずれかに記載の半導体装置。
　付記９．
　前記第２端子と前記第２導通部材とは、互いに別体であり、且つ導通接合されている、付記３ないし８のいずれかに記載の半導体装置。
　付記１０．
　前記第２端子は、前記第２端子部から前記第１方向の前記第２側に延びる第２接続部を有し、
　前記第２接続部と前記第２導通部材とが導通接合されている、付記９に記載の半導体装置。
　付記１１．
　前記第２導通部材は、前記第２半導体素子の前記第２電極に導通接合された第６接続部を有する、付記１０に記載の半導体装置。
　付記１２．
　前記第２方向に互いに離隔して配置された複数の前記第２半導体素子を備え、
　前記第２導通部材は、前記複数の前記第２半導体素子の前記第２電極に個別に導通接合された複数の前記第６接続部を有する、付記１１に記載の半導体装置。
　付記１３．
　前記第２導通部材は、前記第２接続部に導通接合された第７接続部と、前記第６接続部および前記第７接続部の間に介在する主部と、をさらに有する、付記１２に記載の半導体装置。
　付記１４．
　前記第２端子と前記第２導通部材とによって、前記第２方向における前記複数の第１制御端子の両外側に位置する２つの前記導通経路が構成されている、付記１３に記載の半導体装置。
　付記１５．
　前記第２導通部材は、２つの前記第７接続部と、前記主部と前記２つの第７接続部とを個別に中継する複数の中継部と、を有する、付記１４に記載の半導体装置。
　付記１６．
　前記第２端子と前記第２導通部材とは、一体の部材である、付記３ないし８のいずれかに記載の半導体装置。
　付記１７．
　駆動源と、
　付記１ないし１６のいずれかに記載の半導体装置と、を備え、
　前記半導体装置は、前記駆動源に導通している、車両。
Ａ１，Ａ２：半導体装置　　　Ｂ１：車両
３：支持基板　　　５：第１導通部材
６：第２導通部材　　　８：封止樹脂
１０Ａ：第１半導体素子　　　１０Ｂ：第２半導体素子
１１：ゲート電極　　　１２：ソース電極
１３：ソースセンス電極　　　１５：ドレイン電極
１９Ａ：第１導電性接合材　　　１９Ｂ：第２導電性接合材
３１：絶縁層　　　３２：第１金属層
３２Ａ：第１導電部　　　３２Ｂ：第２導電部
３３：裏面金属層　　　４１：第１端子
４２：第２端子　　　４３：第３端子　　　４５：制御端子
４６，４６Ａ，４６Ｂ，４６Ｃ，４６Ｄ，４６Ｅ：第１制御端子
４７Ａ，４７Ｂ，４７Ｃ，４７Ｄ，４７Ｅ：第２制御端子
４８：制御端子支持体　　　４８Ａ：第１支持部
４８Ｂ：第２支持部　　　４９：接合材
５１：第４接続部　　　５２：第５接続部
５３：主部　　　５９：導電性接合材
６１：第６接続部　　　６２：第７接続部
６３：主部　　　６４：段差部
６６：第３経路部　　　６９：導電性接合材
７１，７２，７４：ワイヤ　　　８１：樹脂主面
８２：樹脂裏面　　　９１：車載充電器
９２：蓄電池　　　９３：駆動系統
１０１：素子主面　　　１０２：素子裏面
３０１Ａ：第１主面　　　３０１Ｂ：第２主面
３０２：裏面　　　４１１：第１端子部
４１２：第１接続部　　　４１３：第１段差部
４２１：第２端子部　　　４２２：第２接続部
４３１：第３端子部　　　４３２：第３接続部
４５１：ホルダ　　　４５２：金属ピン
４５９：導電性接合材　　　４８１：絶縁層
４８２：第１金属層　　　４８２Ａ：第１部分
４８２Ｂ：第２部分　　　４８２Ｃ：第３部分
４８２Ｅ：第５部分　　　４８３：第２金属層
５１４：第１開口　　　６０２：第１段差部
６０３：第２段差部　　　６１１：平坦部
６１２：第１傾斜部　　　８３１：樹脂側面
８３２：樹脂側面　　　８３２ａ，８３２ｂ：凹部
８３３，８３４：樹脂側面　　　８５２：第２突出部
９３１：インバータ　　　９３２：駆動源
Ｃｐ：導通経路　　　Ｔｂ：厚さ
ｘ：第１方向　　　ｙ：第２方向　　　ｚ：厚さ方向

Claims (17)

  1. 　第１導電部と、
    　第２導電部と、
    　スイッチング対象の電流経路の正極である第１電極、負極である第２電極、および前記第１電極と前記第２電極との導通状態を切り替えるための第３電極を有する１以上の第１半導体素子と、
    　スイッチング対象の電流経路の正極である第１電極、負極である第２電極、および前記第１電極と前記第２電極との導通状態を切り替えるための第３電極を有する１以上の第２半導体素子と、
    　２つの第１端子と、
    　第２端子と、
    　第３端子と、
    　第１導通部材と、
    　第２導通部材と、
    　複数の第１制御端子と、
    　複数の第２制御端子と、
    　封止樹脂と、を備え、
    　前記第１導電部は、厚さ方向の第１側を向く第１主面を有し、
    　前記第２導電部は、前記厚さ方向の前記第１側を向く第２主面を有し、
    　前記厚さ方向と直交する第１方向において、前記第１導電部は、第１側に配置され、前記第２導電部は、第２側に配置され、
    　前記第１半導体素子の前記第１電極は、前記第１主面に導通接合されており、
    　前記第２半導体素子の前記第１電極は、前記第２主面に導通接合されており、
    　前記複数の第１制御端子は、前記第１方向において前記第１半導体素子に対して前記第１側に位置し、前記第１方向および厚さ方向と直交する第２方向に互いに離隔して配置されており、且つ前記第１導電部に対して前記厚さ方向の第１側に突出しており、
    　前記２つの第１端子は、前記第２方向において互いに離れて配置され、各々が前記第１主面に接続されており、且つ前記複数の第１制御端子よりも前記第１方向の前記第１側に突出しており、
    　前記第２端子は、前記第２方向において前記２つの第１端子の間に位置し、且つ前記複数の第１制御端子よりも前記第１方向の前記第１側に突出しており、
    　前記第３端子は、前記第２主面に接続されており、
    　前記第１導通部材は、前記第１半導体素子の前記第２電極と前記第２主面とに導通接合されており、
    　前記第２導通部材は、前記第２半導体素子の前記第２電極と前記第２端子とに電気的に接続されており、
    　前記第２端子と前記第２導通部材とによって、前記第２方向における前記複数の第１制御端子の外側に位置する導通経路が構成されている、半導体装置。
  2. 　前記第１端子は、前記封止樹脂から露出する第１端子部と、前記第１主面に導通接合された第１接続部と、を有する、請求項１に記載の半導体装置。
  3. 　前記第２端子は、前記封止樹脂から露出する第２端子部を有する、請求項２に記載の半導体装置。
  4. 　前記第３端子は、前記封止樹脂から露出する第３端子部および前記第２主面に導通接合された第３接続部を有する、請求項３に記載の半導体装置。
  5. 　前記第１導通部材は、前記第１半導体素子の前記第２電極に導通接合された第４接続部と、前記第２主面に導通接合された第５接続部と、を有する、請求項３または４に記載の半導体装置。
  6. 　前記第２方向に互いに離隔して配置された複数の前記第１半導体素子を備え、
    　前記第１導通部材は、前記複数の前記第１半導体素子の前記第２電極に個別に導通接合された複数の前記第４接続部を有する、請求項５に記載の半導体装置。
  7. 　前記第１導通部材は、前記複数の第４接続部と前記第５接続部との間に介在する主部をさらに有する、請求項６に記載の半導体装置。
  8. 　前記複数の第１制御端子と前記第１導電部との間に介在する第１支持部をさらに備える、請求項３ないし７のいずれかに記載の半導体装置。
  9. 　前記第２端子と前記第２導通部材とは、互いに別体であり、且つ導通接合されている、請求項３ないし８のいずれかに記載の半導体装置。
  10. 　前記第２端子は、前記第２端子部から前記第１方向の前記第２側に延びる第２接続部を有し、
    　前記第２接続部と前記第２導通部材とが導通接合されている、請求項９に記載の半導体装置。
  11. 　前記第２導通部材は、前記第２半導体素子の前記第２電極に導通接合された第６接続部を有する、請求項１０に記載の半導体装置。
  12. 　前記第２方向に互いに離隔して配置された複数の前記第２半導体素子を備え、
    　前記第２導通部材は、前記複数の前記第２半導体素子の前記第２電極に個別に導通接合された複数の前記第６接続部を有する、請求項１１に記載の半導体装置。
  13. 　前記第２導通部材は、前記第２接続部に導通接合された第７接続部と、前記第６接続部および前記第７接続部の間に介在する主部と、をさらに有する、請求項１２に記載の半導体装置。
  14. 　前記第２端子と前記第２導通部材とによって、前記第２方向における前記複数の第１制御端子の両外側に位置する２つの前記導通経路が構成されている、請求項１３に記載の半導体装置。
  15. 　前記第２導通部材は、２つの前記第７接続部と、前記主部と前記２つの第７接続部とを個別に中継する複数の中継部と、を有する、請求項１４に記載の半導体装置。
  16. 　前記第２端子と前記第２導通部材とは、一体の部材である、請求項３ないし８のいずれかに記載の半導体装置。
  17. 　駆動源と、
    　請求項１ないし１６のいずれかに記載の半導体装置と、を備え、
    　前記半導体装置は、前記駆動源に導通している、車両。
PCT/JP2024/018300 2023-06-15 2024-05-17 半導体装置および車両 Ceased WO2024257549A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2025527588A JPWO2024257549A1 (ja) 2023-06-15 2024-05-17
US19/411,915 US20260096491A1 (en) 2023-06-15 2025-12-08 Semiconductor device and vehicle

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023098411 2023-06-15
JP2023-098411 2023-06-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US19/411,915 Continuation US20260096491A1 (en) 2023-06-15 2025-12-08 Semiconductor device and vehicle

Publications (1)

Publication Number Publication Date
WO2024257549A1 true WO2024257549A1 (ja) 2024-12-19

Family

ID=93852083

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/018300 Ceased WO2024257549A1 (ja) 2023-06-15 2024-05-17 半導体装置および車両

Country Status (3)

Country Link
US (1) US20260096491A1 (ja)
JP (1) JPWO2024257549A1 (ja)
WO (1) WO2024257549A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022080063A1 (ja) * 2020-10-14 2022-04-21 ローム株式会社 半導体モジュール
WO2022264834A1 (ja) * 2021-06-15 2022-12-22 ローム株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022080063A1 (ja) * 2020-10-14 2022-04-21 ローム株式会社 半導体モジュール
WO2022264834A1 (ja) * 2021-06-15 2022-12-22 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US20260096491A1 (en) 2026-04-02
JPWO2024257549A1 (ja) 2024-12-19

Similar Documents

Publication Publication Date Title
JP7725758B1 (ja) 半導体装置、および半導体装置の製造方法
US20240321693A1 (en) Semiconductor device
WO2023190334A1 (ja) 半導体装置
WO2024247629A1 (ja) 半導体装置および車両
US20240429139A1 (en) Semiconductor device
WO2022264834A1 (ja) 半導体装置
US20250149405A1 (en) Semiconductor device, electric power conversion unit and method for manufacturing semiconductor device
WO2024116851A1 (ja) 半導体装置および電力変換ユニット
WO2024257549A1 (ja) 半導体装置および車両
WO2025164225A1 (ja) 半導体装置
WO2025154475A1 (ja) 半導体装置および半導体装置の製造方法
WO2023189840A1 (ja) 半導体装置
WO2025169688A1 (ja) 半導体装置
US20250210532A1 (en) Semiconductor device
WO2025142441A1 (ja) 半導体装置および半導体装置の製造方法
US20260076248A1 (en) Bonded structure, semiconductor device, and bonding method
WO2025177812A1 (ja) 半導体装置
JP2026009433A (ja) パワーユニット
JP2024166747A (ja) 接合構造、半導体装置、および接合方法
WO2026074948A1 (ja) 半導体モジュール
WO2026048611A1 (ja) 半導体装置および半導体装置の製造方法
WO2025187381A1 (ja) 半導体モジュールの製造方法および半導体モジュール
JP2025170665A (ja) 半導体モジュール
WO2026023458A1 (ja) 半導体装置の製造方法および半導体装置
WO2024225036A1 (ja) 半導体装置および車両

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24823171

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2025527588

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2025527588

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE