WO2024257500A1 - カプラ、バトラーマトリクス回路、送信回路および送信装置 - Google Patents

カプラ、バトラーマトリクス回路、送信回路および送信装置 Download PDF

Info

Publication number
WO2024257500A1
WO2024257500A1 PCT/JP2024/016624 JP2024016624W WO2024257500A1 WO 2024257500 A1 WO2024257500 A1 WO 2024257500A1 JP 2024016624 W JP2024016624 W JP 2024016624W WO 2024257500 A1 WO2024257500 A1 WO 2024257500A1
Authority
WO
WIPO (PCT)
Prior art keywords
coupler
line
port
signal
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2024/016624
Other languages
English (en)
French (fr)
Inventor
中村美琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to CN202480034441.5A priority Critical patent/CN121175870A/zh
Priority to JP2025527535A priority patent/JPWO2024257500A1/ja
Publication of WO2024257500A1 publication Critical patent/WO2024257500A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
    • H01Q3/30—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array
    • H01Q3/34—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means
    • H01Q3/40—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means with phasing matrix

Definitions

  • the present disclosure relates to a coupler, a Butler matrix circuit, a transmitting circuit, and a transmitting device.
  • This application claims priority based on Japanese Patent Application No. 2023-95946, filed on June 12, 2023, the disclosure of which is incorporated herein in its entirety.
  • Patent Document 1 International Publication No. WO 2008/018565 discloses the following high-frequency component. That is, the high-frequency component is a high-frequency circuit having a high-frequency amplifier and an output matching circuit that receives high-frequency power output from the high-frequency amplifier, the high-frequency circuit being configured on a multi-layer substrate formed by stacking multiple dielectric layers, the output matching circuit having a first transmission line that propagates the high-frequency power from the high-frequency amplifier side to the output terminal side, and at least a portion of the first transmission line is formed by connecting multiple conductor patterns formed across multiple dielectric layers in series in the stacking direction.
  • the coupler disclosed herein is a coupled-line type coupler having a multi-layer structure in which multiple conductor layers are stacked, and includes a first line and a second line formed in different conductor layers, the first line being formed in multiple conductor layers sandwiching the conductor layer in which the second line is formed, and the first line and the second line at least partially overlap in the stacking direction of the conductor layers.
  • FIG. 1 is an equivalent circuit diagram of a coupler according to an embodiment of the present disclosure.
  • FIG. 2 is a diagram illustrating a schematic configuration of a coupler according to an embodiment of the present disclosure.
  • FIG. 3 is a diagram illustrating a schematic configuration of a coupler according to an embodiment of the present disclosure.
  • FIG. 4 is a diagram illustrating a schematic configuration of a coupler according to an embodiment of the present disclosure.
  • FIG. 5 is a diagram illustrating a simulation result of the transmission characteristic of a coupler according to an embodiment of the present disclosure.
  • FIG. 6 is a diagram illustrating a simulation result of the transmission characteristic of a coupler according to an embodiment of the present disclosure.
  • FIG. 7 is a diagram illustrating a simulation result of the transmission characteristic of the coupler according to the embodiment of the present disclosure.
  • FIG. 8 is a diagram illustrating a simulation result of the phase characteristic of the coupler according to the embodiment of the present disclosure.
  • FIG. 9 is an equivalent circuit diagram of a coupler according to a first modification of the embodiment of the present disclosure.
  • FIG. 10 is a diagram illustrating a schematic configuration of a coupler according to a first modification of the embodiment of the present disclosure.
  • FIG. 11 is a diagram illustrating a schematic configuration of a coupler according to a first modification of the embodiment of the present disclosure.
  • FIG. 12 is a diagram illustrating a schematic configuration of a coupler according to a first modification of the embodiment of the present disclosure.
  • FIG. 13 is a diagram illustrating a simulation result of the phase characteristic of a coupler according to a modified example of an embodiment of the present disclosure.
  • FIG. 14 is a diagram illustrating a simulation result of the amplitude characteristic of a coupler according to a modified example of an embodiment of the present disclosure.
  • FIG. 15 is an equivalent circuit diagram of a coupler according to a second modification of the embodiment of the present disclosure.
  • FIG. 16 is a diagram illustrating a schematic configuration of a coupler according to a second modification of the embodiment of the present disclosure.
  • FIG. 17 is a diagram illustrating a schematic configuration of a coupler according to a second modification of the embodiment of the present disclosure.
  • FIG. 18 is a diagram illustrating a schematic configuration of a coupler according to a second modification of the embodiment of the present disclosure.
  • FIG. 19 is an equivalent circuit diagram of a coupler according to a third modification of the embodiment of the present disclosure.
  • FIG. 20 is a diagram illustrating a schematic configuration of a coupler according to a third modification of the embodiment of the present disclosure.
  • FIG. 21 is a diagram illustrating a schematic configuration of a coupler according to a third modification of the embodiment of the present disclosure.
  • FIG. 22 is a diagram illustrating a schematic configuration of a coupler according to a third modification of the embodiment of the present disclosure.
  • FIG. 23 is a diagram illustrating a configuration of a transmission/reception device according to an embodiment of the present disclosure.
  • FIG. 24 is a diagram illustrating an example of the beam direction of an RF signal transmitted by a transmission/reception device according to an embodiment of the present disclosure.
  • branch-line hybrid couplers are often used as couplers that distribute signals equally, but the component size of branch-line hybrid couplers is large.
  • the present disclosure has been made to solve the above-mentioned problems, and its purpose is to provide a coupler, a Butler matrix circuit, a transmission circuit, and a transmission device that can realize the miniaturization of electronic components equipped with couplers.
  • coupler 101A outputs an RF signal Su based on an RF signal Sin received from each antenna 221 in a beam direction of -50° and amplified in each amplifier 211 to signal input/output unit 111 via isolation port P4 and switch 121.
  • the transmission/reception circuit 301 is configured to include a bidirectional amplifier 211, but this is not limited to this.
  • the transmission/reception circuit 301 may be configured to include a one-way amplifier for transmission and a one-way amplifier for reception that operate in a time division manner instead of the amplifier 211.
  • the transmission/reception device 401 is described as being configured to transmit and receive RF signals, this is not limited thereto.
  • the transmission/reception device 401 may be configured to transmit RF signals but not receive RF signals.
  • the transmission/reception device 401 has a signal input unit that receives an analog signal from a signal processing unit (not shown) instead of the signal input/output unit 111.
  • the transmission/reception device 401 may be configured to receive RF signals but not transmit RF signals.
  • the transmission/reception device 401 has a signal output unit that outputs an analog signal to a signal processing unit (not shown) instead of the signal input/output unit 111.
  • the transceiver circuit 301 is configured to transmit and receive RF signals, this is not limited thereto.
  • the transceiver circuit 301 may be configured to transmit RF signals but not receive RF signals.
  • the transceiver circuit 301 includes a one-way amplifier that amplifies the RF signal Sout, instead of the bidirectional amplifier 211.
  • the transceiver circuit 301 may be configured to receive RF signals but not transmit RF signals.
  • the transceiver circuit 301 includes a one-way amplifier that amplifies the RF signal Sin, instead of the bidirectional amplifier 211.

Landscapes

  • Waveguides (AREA)

Abstract

カプラは、複数の導電体層が積層された多層構成を有する結合線路型のカプラであって、互いに異なる前記導電体層に形成された第１線路および第２線路を備え、前記第１線路は、前記第２線路が形成された前記導電体層を間に挟む複数の前記導電体層に形成され、前記第１線路および前記第２線路は、前記導電体層の積層方向において少なくとも一部が重なっている。

Description

カプラ、バトラーマトリクス回路、送信回路および送信装置
　本開示は、カプラ、バトラーマトリクス回路、送信回路および送信装置に関する。
　この出願は、２０２３年６月１２日に出願された日本出願特願２０２３－９５９４６号を基礎とする優先権を主張し、その開示のすべてをここに取り込む。
　特許文献１（国際公開第２００８／０１８５６５号）には、以下のような高周波部品が開示されている。すなわち、高周波部品は、高周波増幅器と、前記高周波増幅器から出力された高周波電力を受ける出力整合回路とを有する高周波回路を、複数の誘電体層を積層してなる多層基板に構成した高周波部品であって、前記出力整合回路は、前記高周波増幅器側から出力端子側に前記高周波電力を伝播させる第一の伝送線路を有し、前記第一の伝送線路の少なくとも一部は、複数の誘電体層にわたって形成された複数の導電体パターンを積層方向に直列に接続することにより形成されている。
国際公開第２００８／０１８５６５号
　本開示のカプラは、複数の導電体層が積層された多層構成を有する結合線路型のカプラであって、互いに異なる前記導電体層に形成された第１線路および第２線路を備え、前記第１線路は、前記第２線路が形成された前記導電体層を間に挟む複数の前記導電体層に形成され、前記第１線路および前記第２線路は、前記導電体層の積層方向において少なくとも一部が重なっている。
図１は、本開示の実施の形態に係るカプラの等価回路図である。 図２は、本開示の実施の形態に係るカプラの構成を概略的に示す図である。 図３は、本開示の実施の形態に係るカプラの構成を概略的に示す図である。 図４は、本開示の実施の形態に係るカプラの構成を概略的に示す図である。 図５は、本開示の実施の形態に係るカプラの通過特性のシミュレーション結果を示す図である。 図６は、本開示の実施の形態に係るカプラの通過特性のシミュレーション結果を示す図である。 図７は、本開示の実施の形態に係るカプラの通過特性のシミュレーション結果を示す図である。 図８は、本開示の実施の形態に係るカプラの位相特性のシミュレーション結果を示す図である。 図９は、本開示の実施の形態の変形例１に係るカプラの等価回路図である。 図１０は、本開示の実施の形態の変形例１に係るカプラの構成を概略的に示す図である。 図１１は、本開示の実施の形態の変形例１に係るカプラの構成を概略的に示す図である。 図１２は、本開示の実施の形態の変形例１に係るカプラの構成を概略的に示す図である。 図１３は、本開示の実施の形態の変形例に係るカプラの位相特性のシミュレーション結果を示す図である。 図１４は、本開示の実施の形態の変形例に係るカプラの振幅特性のシミュレーション結果を示す図である。 図１５は、本開示の実施の形態の変形例２に係るカプラの等価回路図である。 図１６は、本開示の実施の形態の変形例２に係るカプラの構成を概略的に示す図である。 図１７は、本開示の実施の形態の変形例２に係るカプラの構成を概略的に示す図である。 図１８は、本開示の実施の形態の変形例２に係るカプラの構成を概略的に示す図である。 図１９は、本開示の実施の形態の変形例３に係るカプラの等価回路図である。 図２０は、本開示の実施の形態の変形例３に係るカプラの構成を概略的に示す図である。 図２１は、本開示の実施の形態の変形例３に係るカプラの構成を概略的に示す図である。 図２２は、本開示の実施の形態の変形例３に係るカプラの構成を概略的に示す図である。 図２３は、本開示の実施の形態に係る送受信装置の構成を示す図である。 図２４は、本開示の実施の形態に係る送受信装置により送信されるＲＦ信号のビーム方向の一例を示す図である。
　従来、カプラ等の部品を小型化するための技術が開発されている。
　［本開示が解決しようとする課題］
　バトラーマトリクス回路およびドハティアンプ等の電子部品において、信号を等分配するカプラとして、ブランチライン型のハイブリッドカプラが用いられる場合が多い。しかしながら、ブランチライン型のハイブリッドカプラの場合、部品サイズが大きくなる。
　本開示は、上述の課題を解決するためになされたもので、その目的は、カプラを備える電子部品の小型化を実現することが可能なカプラ、バトラーマトリクス回路、送信回路および送信装置を提供することである。
　［本開示の効果］
　本開示によれば、カプラを備える電子部品の小型化を実現することができる。
　［本開示の実施形態の説明］
　最初に、本開示の実施形態の内容を列記して説明する。
　（１）本開示の実施の形態に係るカプラは、複数の導電体層が積層された多層構成を有する結合線路型のカプラであって、互いに異なる前記導電体層に形成された第１線路および第２線路を備え、前記第１線路は、前記第２線路が形成された前記導電体層を間に挟む複数の前記導電体層に形成され、前記第１線路および前記第２線路は、前記導電体層の積層方向において少なくとも一部が重なっている。
　このように、ブランチライン型のカプラよりも小型である結合線路型のカプラにおいて、第２線路が形成された導電体層を間に挟む複数の導電体層に第１線路が形成される構成により、第１線路と第２線路とを同じ導電体層内で近づけることが加工上困難な場合でも、多層構成を活用し、従来の結合線路型のカプラと比べて結合度を高めることができるので、結合度が高く、かつ小型のカプラを実現することができる。したがって、カプラを備える電子部品の小型化を実現することができる。
　（２）上記（１）において、前記第１線路は、第１端が前記カプラにおける入力ポートに接続され、かつ第２端が前記カプラにおける出力ポートに接続されてもよく、前記第２線路は、第１端が前記カプラにおける結合ポートに接続され、かつ第２端が前記カプラにおけるアイソレーションポートに接続されてもよい。
　このような構成により、第２線路が入力ポートおよび出力ポートに接続され、かつ第１線路が結合ポートおよびアイソレーションポートに接続された構成と比べて、振幅誤差を低減することができる。
　（３）上記（１）または（２）において、前記第１線路は、前記第２線路が形成された前記導電体層にさらに形成されてもよい。
　このような構成により、カプラの結合度をより高めることができる。
　（４）本開示の実施の形態に係るバトラーマトリクス回路は、同一の基板上に形成され、かつ複数の導電体層が積層された多層構成を有する結合線路型のカプラを複数備え、前記カプラは、互いに異なる前記導電体層に形成された第１線路および第２線路を備え、前記第１線路は、前記第２線路が形成された前記導電体層を間に挟む複数の前記導電体層に亘って形成され、前記第１線路および前記第２線路は、前記導電体層の積層方向において少なくとも一部が重なっており、前記カプラは、入力ポート、出力ポート、結合ポートおよびアイソレーションポートを含み、第１の前記カプラの前記結合ポートが第３の前記カプラの前記入力ポートに接続され、第２の前記カプラの前記結合ポートが前記第３のカプラの前記アイソレーションポートに接続され、前記第１のカプラの前記出力ポートが第４の前記カプラの前記入力ポートに接続され、前記第２のカプラの前記出力ポートが前記第４のカプラの前記アイソレーションポートに接続されている。
　このように、第２線路が形成された導電体層を間に挟む複数の導電体層に第１線路が形成される結合線路型のカプラを複数備える構成により、結合度が高く、かつ小型のカプラを用いてバトラーマトリクス回路を構成することができるので、入力信号をより高精度に等分配することができる小型のバトラーマトリクス回路を実現することができる。したがって、カプラを備える電子部品の小型化を実現することができる。
　（５）上記（４）において、前記第１線路および前記第２線路は、前記導電体層の積層方向において交差してもよい。
　このような構成により、カプラ間を接続するための配線パターンの引き回しが容易になるため、さらに小型化することができる。
　（６）本開示の実施の形態に係る送信回路は、２０ＧＨｚ以上の周波数帯域の信号の送信に用いられる送信回路であって、上記（４）または（５）のバトラーマトリクス回路と、前記基板に搭載された複数のアンプとを備え、前記複数のアンプは、前記第３のカプラの前記結合ポートから出力される信号を増幅する第１アンプと、前記第３のカプラの前記出力ポートから出力される信号を増幅する第２アンプと、前記第４のカプラの前記結合ポートから出力される信号を増幅する第３アンプと、前記第４のカプラの前記出力ポートから出力される信号を増幅する第４アンプとを含む。
　このような構成により、高周波信号をより高い精度で等分配し、増幅して送信することができる。
　（７）本開示の実施の形態に係る送信回路は、ビームフォーミングに用いられる送信装置であって、上記（６）の送信回路と、複数のアンテナとを備え、前記複数のアンテナは、前記第１アンプにより増幅された信号を送信する第１アンテナと、前記第２アンプにより増幅された信号を送信する第２アンテナと、前記第３アンプにより増幅された信号を送信する第３アンテナと、前記第４アンプにより増幅された信号を送信する第４アンテナとを含む。
　このような構成により、高周波信号のビームフォーミングをより高い精度で行うことができる。
　以下、本開示の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。また、以下に記載する実施の形態の少なくとも一部を任意に組み合わせてもよい。
　＜カプラ＞
　図１は、本開示の実施の形態に係るカプラの等価回路図である。図１を参照して、カプラ１０１は、主線路１である主線路１Ａ，１Ｂと、副線路２と、入力ポートＰ１と、出力ポートＰ２と、結合ポートＰ３と、アイソレーションポートＰ４とを備える。入力ポートＰ１、出力ポートＰ２、結合ポートＰ３およびアイソレーションポートＰ４は、たとえば、端子であってもよいし、基板上のノードであってもよい。主線路１は、第１線路の一例である。副線路２は、第２線路の一例である。
　主線路１Ａ，１Ｂは、第１端が入力ポートＰ１に接続され、かつ第２端が出力ポートＰ２に接続されている。副線路２は、第１端が結合ポートＰ３に接続され、かつ第２端がアイソレーションポートＰ４に接続されている。たとえば、主線路１は、カプラ１０１を備える電子部品における主信号の伝送線路とＤＣ的に接続される線路である。すなわち、当該電子部品において伝送される主信号が入力ポートＰ１経由でカプラ１０１へ入力される。
　カプラ１０１は、ハイブリッドカプラである。より詳細には、カプラ１０１は、外部から入力ポートＰ１経由で入力信号Ｓ１を受けて、出力信号Ｓ２ａを出力ポートＰ２経由で出力するとともに、出力信号Ｓ２ｂを結合ポートＰ３経由で出力する。このとき、出力信号Ｓ２ａの位相は、出力信号Ｓ２ｂを基準として、－９０°となる。
　図２から図４は、本開示の実施の形態に係るカプラの構成を概略的に示す図である。図２は、カプラ１０１の平面図である。図３は、図２におけるＩＩＩ－ＩＩＩ線矢視断面図である。図４は、カプラ１０１における層構成を示す平面図である。図２における実線は、主線路１Ａを示している。図２における破線は、副線路２を示している。
　図２から図４を参照して、カプラ１０１は、複数の導電体層Ｌｃが積層された多層構成を有する結合線路型の結合器である。より詳細には、カプラ１０１は、導電体層Ｌｃである導電体層Ｌｃ１，Ｌｃ２，Ｌｃ３，Ｌｃ４と、誘電体層Ｌｄ１，Ｌｄ２，Ｌｄ３とを備える。
　導電体層Ｌｃ１，Ｌｃ２，Ｌｃ３，Ｌｃ４は、誘電体層Ｌｄ１，Ｌｄ２，Ｌｄ３を介してこの順に積層される。より詳細には、導電体層Ｌｃ４は、誘電体層Ｌｄ３の２つの主表面のうちの第１の面に形成される。導電体層Ｌｃ３は、誘電体層Ｌｄ３の２つの主表面のうちの第２の面に形成される。導電体層Ｌｃ２は、導電体層Ｌｃ３の上に形成された誘電体層Ｌｄ２の２つの主表面のうちの、導電体層Ｌｃ３側の面とは反対側の面に形成される。導電体層Ｌｃ１は、導電体層Ｌｃ２の上に形成された誘電体層Ｌｄ１の２つの主表面のうちの、導電体層Ｌｃ２側の面とは反対側の面に形成される。
　たとえば、誘電体層Ｌｄ１，Ｌｄ２の厚みは１００μｍであり、誘電体層Ｌｄ３の厚みは２００μｍである。また、たとえば、誘電体層Ｌｄ１，Ｌｄ２，Ｌｄ３の比誘電率は、３．２である。また、たとえば、誘電体層Ｌｄ１，Ｌｄ２，Ｌｄ３の誘電正接は、０．００４である。
　導電体層Ｌｃ４には、グランドパターンＧＮＤが形成されている。グランドパターンＧＮＤは、たとえば、誘電体層Ｌｄ３の主表面にベタ形状に形成された、銅箔の薄い導電体である。なお、導電体層Ｌｃ４において、グランドパターンＧＮＤが形成されていない領域にグランドパターンＧＮＤと同じ厚みの樹脂が設けられてもよいし、グランドパターンＧＮＤを覆うことによりカプラ１０１の第１主表面を保護する樹脂が設けられてもよい。
　主線路１および副線路２は、互いに異なる導電体層Ｌｃに形成されている。より詳細には、副線路２は導電体層Ｌｃ２に形成されている一方で、主線路１Ａ，１Ｂは、導電体層Ｌｃ２を間に挟む導電体層Ｌｃ１，Ｌｃ３にそれぞれ形成されている。導電体層Ｌｃ２において、副線路２が形成されていない領域には、誘電体の樹脂Ｒｓ２が設けられている。樹脂Ｒｓ２は、誘電体層Ｌｄ１，Ｌｄ２を貼り合わせる接着剤として機能する。導電体層Ｌｃ３において、主線路１Ｂが形成されていない領域には、誘電体の樹脂Ｒｓ３が設けられている。樹脂Ｒｓ３は、誘電体層Ｌｄ２，Ｌｄ３を貼り合わせる接着剤として機能する。なお、導電体層Ｌｃ１において、主線路１Ａが形成されていない領域に主線路１Ａと同じ厚みの樹脂が設けられてもよいし、主線路１Ａを覆うことによりカプラ１０１の第２主表面を保護する樹脂が設けられてもよい。
　たとえば、主線路１および副線路２は、グランドパターンＧＮＤとともにマイクロストリップラインを構成する。主線路１の幅Ｗ１は、副線路２の幅Ｗ２よりも小さい。一例として、線路のインピーダンス調整のため、幅Ｗ１は２００μｍであり、幅Ｗ２は３２０μｍである。たとえば、主線路１Ａ，１Ｂからなる線路の特性インピーダンス、および副線路２の特性インピーダンスは、５０Ωである。
　主線路１Ａは、直線状の結合部分１１Ａと、結合部分１１Ａの第１端から伸びる配線部分１２Ａと、結合部分１１Ａの第２端から伸びる配線部分１３Ａとを含む。主線路１Ｂは、直線状の結合部分１１Ｂと、結合部分１１Ｂの第１端から伸びる配線部分１２Ｂと、結合部分１１Ｂの第２端から伸びる配線部分１３Ｂとを含む。副線路２は、直線状の結合部分２１と、結合部分２１の第１端から伸びる配線部分２２と、結合部分２１の第２端から伸びる配線部分２３とを含む。たとえば、結合部分１１Ａ，１１Ｂ，２１の長手方向は、互いに平行である。また、たとえば、結合部分１１Ａ，１１Ｂ，２１の長さＬ１は、入力信号Ｓ１の波長をλとした場合、λ／４である。
　主線路１Ａ，１Ｂは、ビアＶ１，Ｖ２を介して電気的に接続されている。より詳細には、主線路１Ａ，１Ｂにおける配線部分１２Ａ，１２Ｂは、ビアＶ１を介して接続されている。また、主線路１Ａ，１Ｂにおける配線部分１３Ａ，１３Ｂは、ビアＶ２を介して接続されている。
　主線路１および副線路２は、導電体層Ｌｃの積層方向において少なくとも一部が重なっている。より詳細には、主線路１Ａ，１Ｂにおける結合部分１１Ａ，１１Ｂは、平面視において結合部分２１に重なっている。すなわち、導電体層Ｌｃの積層方向に対して垂直な面に結合部分１１Ａ，１１Ｂ，２１を投影した場合、投影された結合部分１１Ａ，１１Ｂは、投影された結合部分２１に重なる。
　たとえば、主線路１および副線路２は、導電体層Ｌｃの積層方向において交差している。より詳細には、導電体層Ｌｃの積層方向において、主線路１の第１端および第２端を結ぶ仮想線と、副線路２の第１端および第２端を結ぶ仮想線とは、互いに交差している。すなわち、平面視において、主線路１の第１端および第２端を結ぶ仮想線と、副線路２の第１端および第２端を結ぶ仮想線とは、互いに交差している。また、導電体層Ｌｃの積層方向において、ビアＶ１，Ｖ２を結ぶ仮想線と、副線路２とは、互いに交差している。すなわち、平面視において、ビアＶ１，Ｖ２を結ぶ仮想線と、副線路２とは、互いに交差している。
　図５から図７は、本開示の実施の形態に係るカプラの通過特性のシミュレーション結果を示す図である。図５から図７における実線は、カプラ１０１の通過特性を示している。図５から図７における破線は、比較例に係るカプラ１０１Ｘの通過特性を示している。カプラ１０１Ｘは、カプラ１０１と比べて、導電体層Ｌｃ３および誘電体層Ｌｄ３を備えず、かつ主線路１Ａの幅が３２０μｍである。
　図５は、カプラ１０１，１０１Ｘの入力ポートＰ１から出力ポートＰ２への通過特性を示している。図５において、横軸は入力信号Ｓ１の周波数［ＧＨｚ］であり、縦軸は挿入損失［ｄＢ］である。挿入損失は、入力ポートＰ１経由で入力信号Ｓ１を受けた場合における、入力信号Ｓ１の電力に対する、出力ポートＰ２経由で出力される出力信号Ｓ２ａの電力の比である。挿入損失は、－３ｄＢに近い値であることが好ましい。
　図５を参照して、２４ＧＨｚから３２ＧＨｚの周波数帯域において、カプラ１０１の挿入損失は、カプラ１０１Ｘの挿入損失と比べて、－３ｄＢにより近い値である。
　図６は、カプラ１０１，１０１Ｘの入力ポートＰ１から結合ポートＰ３への通過特性を示している。図６において、横軸は入力信号Ｓ１の周波数［ＧＨｚ］であり、縦軸は結合度［ｄＢ］である。結合度は、入力ポートＰ１経由で入力信号Ｓ１を受けた場合における、入力信号Ｓ１の電力に対する、結合ポートＰ３経由で出力される出力信号Ｓ２ｂの電力の比である。結合度は、－３ｄＢに近い値であることが好ましい。
　図６を参照して、２４ＧＨｚから３２ＧＨｚの周波数帯域において、カプラ１０１の結合度は、カプラ１０１Ｘの結合度と比べて、－３ｄＢにより近い値である。
　図７は、カプラ１０１，１０１Ｘの入力ポートＰ１からアイソレーションポートＰ４への通過特性を示している。図７において、横軸は入力信号Ｓ１の周波数［ＧＨｚ］であり、縦軸は分離係数［ｄＢ］である。分離係数は、入力ポートＰ１経由で入力信号Ｓ１を受けた場合における、入力信号Ｓ１の電力に対する、アイソレーションポートＰ４経由で出力される出力信号の電力の比である。分離係数は、実用上は－１０ｄＢ以下であることが好ましい。
　図７を参照して、２４ＧＨｚから３２ＧＨｚの周波数帯域において、カプラ１０１の分離係数は、－１５ｄＢ程度であり、実用的な値である。
　図８は、本開示の実施の形態に係るカプラの位相特性のシミュレーション結果を示す図である。図８における実線は、カプラ１０１の位相特性を示している。図８における破線は、比較例に係るカプラ１０１Ｘの位相特性を示している。図８において、横軸は入力信号Ｓ１の周波数［ＧＨｚ］であり、縦軸は位相誤差［ｄｅｇｒｅｅ］である。位相誤差は、結合ポートＰ３経由で出力される出力信号Ｓ２ｂに対する、出力ポートＰ２経由で出力される出力信号Ｓ２ａの位相差に９０°を加えた値である。位相誤差は、ゼロ°であることが好ましい。
　図８を参照して、２４ＧＨｚから３２ＧＨｚの周波数帯域において、カプラ１０１の位相誤差の絶対値の最大値は、３°程度であり、カプラ１０１Ｘの位相誤差の絶対値の最大値と同程度である。
　（変形例１）
　図９は、本開示の実施の形態の変形例１に係るカプラの等価回路図である。図９を参照して、カプラ１０２は、カプラ１０１と比べて、主線路１の代わりに主線路３を備え、副線路２の代わりに副線路４である副線路４Ａ，４Ｂを備える。主線路３は、第２線路の一例である。副線路４は、第１線路の一例である。
　たとえば、主線路３は、第１端が入力ポートＰ１に接続され、かつ第２端が出力ポートＰ２に接続されている。また、たとえば、副線路４Ａ，４Ｂは、第１端が結合ポートＰ３に接続され、かつ第２端がアイソレーションポートＰ４に接続されている。
　図１０から図１２は、本開示の実施の形態の変形例１に係るカプラの構成を概略的に示す図である。図１０は、カプラ１０２の平面図である。図１１は、図１０におけるＸＩ－ＸＩ線矢視断面図である。図１２は、カプラ１０２における層構成を示す平面図である。図１０における実線は、副線路４Ａを示している。図１０における破線は、主線路３を示している。
　図１０から図１２を参照して、カプラ１０２は、カプラ１０１と比べて、導電体層Ｌｃの積層方向における主線路１の位置に副線路４が配置され、かつ導電体層Ｌｃの積層方向における副線路２の位置に主線路３が配置されている。より詳細には、主線路３は導電体層Ｌｃ２に形成されている一方で、副線路４Ａ，４Ｂは、導電体層Ｌｃ２を間に挟む導電体層Ｌｃ１，Ｌｃ３にそれぞれ形成されている。
　たとえば、主線路３および副線路４は、マイクロストリップラインを構成する。副線路４の幅Ｗ４は、主線路３の幅Ｗ３よりも小さい。一例として、幅Ｗ４は２００μｍであり、幅Ｗ３は３２０μｍである。たとえば、主線路３の特性インピーダンス、および副線路４Ａ，４Ｂからなる線路の特性インピーダンスは、５０Ωである。
　主線路３は、直線状の結合部分３１と、結合部分３１の第１端から伸びる配線部分３２と、結合部分３１の第２端から伸びる配線部分３３とを含む。副線路４Ａは、直線状の結合部分４１Ａと、結合部分４１Ａの第１端から伸びる配線部分４２Ａと、結合部分４１Ａの第２端から伸びる配線部分４３Ａとを含む。副線路４Ｂは、直線状の結合部分４１Ｂと、結合部分４１Ｂの第１端から伸びる配線部分４２Ｂと、結合部分４１Ｂの第２端から伸びる配線部分４３Ｂとを含む。たとえば、結合部分３１，４１Ａ，４１Ｂの長さＬ２は、入力信号Ｓ１の波長をλとした場合、λ／４である。
　副線路４Ａ，４Ｂは、ビアＶ３，Ｖ４を介して電気的に接続されている。より詳細には、副線路４Ａ，４Ｂにおける配線部分４２Ａ，４２Ｂは、ビアＶ３を介して接続されている。また、副線路４Ａ，４Ｂにおける配線部分４３Ａ，４３Ｂは、ビアＶ４を介して接続されている。
　主線路３および副線路４は、導電体層Ｌｃの積層方向において少なくとも一部が重なっている。より詳細には、副線路４Ａ，４Ｂにおける結合部分４１Ａ，４１Ｂは、主線路３における結合部分３１と平行であり、かつ平面視において結合部分３１に重なっている。
　たとえば、主線路３および副線路４は、導電体層Ｌｃの積層方向において交差している。より詳細には、導電体層Ｌｃの積層方向において、副線路４の第１端および第２端を結ぶ仮想線と、主線路３の第１端および第２端を結ぶ仮想線とは、互いに交差している。また、導電体層Ｌｃの積層方向において、ビアＶ３，Ｖ４を結ぶ仮想線と、主線路３とは、互いに交差している。
　図１３は、本開示の実施の形態の変形例に係るカプラの位相特性のシミュレーション結果を示す図である。図１３における実線は、カプラ１０１の位相特性を示している。図１３における破線は、カプラ１０２の位相特性を示している。図１３において、横軸は入力信号Ｓ１の周波数［ＧＨｚ］であり、縦軸は位相誤差［ｄｅｇｒｅｅ］である。
　図１３を参照して、２４ＧＨｚから３２ＧＨｚの周波数帯域において、カプラ１０２の位相誤差の絶対値の最大値は、２°程度であり、カプラ１０１の位相誤差の絶対値の最大値よりも小さい。したがって、位相特性に関しては、カプラ１０１よりもカプラ１０２の方が優れている。
　図１４は、本開示の実施の形態の変形例に係るカプラの振幅特性のシミュレーション結果を示す図である。図１４における実線は、カプラ１０１の振幅特性を示している。図１４における破線は、カプラ１０２の振幅特性を示している。図１４において、横軸は入力信号Ｓ１の周波数［ＧＨｚ］であり、縦軸は振幅誤差［ｄＢ］である。振幅誤差は、結合度と挿入損失との差分の絶対値である。振幅誤差は、ゼロｄＢであることが好ましい。
　図１４を参照して、２４ＧＨｚから３２ＧＨｚの周波数帯域において、カプラ１０２の振幅誤差は、ビアＶ３，Ｖ４における副線路４の伝送ロス等の影響により、カプラ１０１の振幅誤差よりも大きい。特に、２４ＧＨｚにおけるカプラ１０１の振幅誤差は、２４ＧＨｚにおけるカプラ１０２の振幅誤差よりも大幅に小さい。したがって、振幅特性に関しては、カプラ１０２よりもカプラ１０１の方が優れている。
　カプラ１０１，１０２の位相特性の差は、カプラ１０１，１０２の振幅特性の差よりも小さい。したがって、位相特性および振幅特性を総合的に考慮すると、カプラ１０２よりもカプラ１０１の方が優れている。
　（変形例２）
　図１５は、本開示の実施の形態の変形例２に係るカプラの等価回路図である。図１５を参照して、カプラ１０３は、カプラ１０１と比べて、主線路１の代わりに主線路５である主線路５Ａ，５Ｂ，５Ｃを備え、副線路２の代わりに副線路６を備える。主線路５は、第１線路の一例である。副線路６は、第２線路の一例である。
　たとえば、主線路５は、第１端が入力ポートＰ１に接続され、かつ第２端が出力ポートＰ２に接続されている。また、たとえば、副線路６は、第１端が結合ポートＰ３に接続され、かつ第２端がアイソレーションポートＰ４に接続されている。
　図１６から図１８は、本開示の実施の形態の変形例２に係るカプラの構成を概略的に示す図である。図１６は、カプラ１０３の平面図である。図１７は、図１６におけるＸＶＩＩ－ＸＶＩＩ線矢視断面図である。図１８は、カプラ１０３における層構成を示す平面図である。図１６における実線は、主線路５Ａを示している。図１６における破線は、副線路６を示している。
　図１６から図１８を参照して、副線路６は導電体層Ｌｃ２に形成されている一方で、主線路５Ａ，５Ｃは、導電体層Ｌｃ２を間に挟む導電体層Ｌｃ１，Ｌｃ３にそれぞれ形成されている。また、主線路５Ｂは、導電体層Ｌｃ２に形成されている。導電体層Ｌｃ２において、副線路６および主線路５Ｂが形成されていない領域には、樹脂Ｒｓ２が設けられている。導電体層Ｌｃ３において、主線路５Ｃが形成されていない領域には、樹脂Ｒｓ３が設けられている。
　たとえば、主線路５および副線路６は、マイクロストリップラインを構成する。主線路５の幅Ｗ５は、副線路６の幅Ｗ６よりも小さい。たとえば、主線路５Ａ，５Ｂ，５Ｃからなる線路の特性インピーダンス、および副線路６の特性インピーダンスは、５０Ωである。
　主線路５Ａは、直線状の結合部分５１Ａと、結合部分５１Ａの第１端から伸びる配線部分５２Ａと、結合部分５１Ａの第２端から伸びる配線部分５３Ａとを含む。主線路５Ｂは、直線状の結合部分５１Ｂと、結合部分５１Ｂの第１端から伸びる配線部分５２Ｂと、結合部分５１Ｂの第２端から伸びる配線部分５３Ｂとを含む。主線路５Ｃは、直線状の結合部分５１Ｃと、結合部分５１Ｃの第１端から伸びる配線部分５２Ｃと、結合部分５１Ｃの第２端から伸びる配線部分５３Ｃとを含む。たとえば、結合部分５１Ａ，５１Ｂ，５１Ｃの長さＬ３は、入力信号Ｓ１の波長をλとした場合、λ／４である。
　主線路５Ａ，５Ｂ，５Ｃは、ビアＶ５，Ｖ６を介して電気的に接続されている。より詳細には、主線路５Ａ，５Ｂ，５Ｃにおける配線部分５２Ａ，５２Ｂ，５２Ｃは、ビアＶ５を介して接続されている。また、主線路５Ａ，５Ｂ，５Ｃにおける配線部分５３Ａ，５３Ｂ，５３Ｃは、ビアＶ６を介して接続されている。
　主線路５および副線路６は、導電体層Ｌｃの積層方向において少なくとも一部が重なっている。より詳細には、主線路５Ａ，５Ｃにおける結合部分５１Ａ，５１Ｃは、副線路６と平行であり、かつ平面視において副線路６に重なっている。また、主線路５Ｂにおける結合部分５１Ｂは、副線路６と平行である。結合部分５１Ｂと副線路６との間隔は、可能な限り小さいことが好ましい。
　（変形例３）
　図１９は、本開示の実施の形態の変形例３に係るカプラの等価回路図である。図１９を参照して、カプラ１０４は、カプラ１０１と比べて、副線路２の代わりに副線路８である副線路８Ａ，８Ｂを備える。副線路８は、第２線路の一例である。
　たとえば、副線路８Ａ，８Ｂは、第１端が結合ポートＰ３に接続され、かつ第２端がアイソレーションポートＰ４に接続されている。
　図２０から図２２は、本開示の実施の形態の変形例３に係るカプラの構成を概略的に示す図である。図２０は、カプラ１０４の平面図である。図２１は、図２０におけるＸＸＩ－ＸＸＩ線矢視断面図である。図２２は、カプラ１０４における層構成を示す平面図である。図２０における実線は、主線路１Ａを示している。図２０における破線は、副線路８Ａを示している。
　カプラ１０４は、カプラ１０１と比べて、導電体層Ｌｃである導電体層Ｌｃ５、および誘電体層Ｌｄ４をさらに備える。
　導電体層Ｌｃ１，Ｌｃ２，Ｌｃ３，Ｌｃ５，Ｌｃ４は、誘電体層Ｌｄ１，Ｌｄ２，Ｌｄ３，Ｌｄ４を介してこの順に積層される。より詳細には、導電体層Ｌｃ４は、誘電体層Ｌｄ３の２つの主表面のうちの第１の面に形成される。導電体層Ｌｃ５は、誘電体層Ｌｄ３の２つの主表面のうちの第２の面に形成される。導電体層Ｌｃ３は、導電体層Ｌｃ５の上に形成された誘電体層Ｌｄ４の２つの主表面のうちの、導電体層Ｌｃ５側の面とは反対側の面に形成される。導電体層Ｌｃ２は、導電体層Ｌｃ３の上に形成された誘電体層Ｌｄ２の２つの主表面のうちの、導電体層Ｌｃ３側の面とは反対側の面に形成される。導電体層Ｌｃ１は、導電体層Ｌｃ２の上に形成された誘電体層Ｌｄ１の２つの主表面のうちの、導電体層Ｌｃ２側の面とは反対側の面に形成される。
　たとえば、誘電体層Ｌｄ４は、厚みが１００μｍであり、比誘電率が３．２であり、かつ誘電正接が０．００４である。
　主線路１および副線路８は、互いに異なる導電体層Ｌｃに形成されている。より詳細には、副線路８Ａ，８Ｂは導電体層Ｌｃ２，Ｌｃ５にそれぞれ形成されている一方で、主線路１Ａ，１Ｂは、導電体層Ｌｃ１，Ｌｃ３にそれぞれ形成されている。導電体層Ｌｃ２において、副線路８Ａが形成されていない領域には、樹脂Ｒｓ２が設けられている。導電体層Ｌｃ３において、主線路１Ｂが形成されていない領域には、樹脂Ｒｓ３が設けられている。樹脂Ｒｓ３は、誘電体層Ｌｄ２，Ｌｄ４を貼り合わせる接着剤として機能する。導電体層Ｌｃ５において、副線路８Ｂが形成されていない領域には、誘電体の樹脂Ｒｓ５が設けられている。樹脂Ｒｓ５は、誘電体層Ｌｄ４，Ｌｄ３を貼り合わせる接着剤として機能する。
　たとえば、主線路１および副線路８は、マイクロストリップラインを構成する。主線路１および副線路８の幅Ｗ８は、たとえば２００μｍである。たとえば、主線路１Ａ，１Ｂからなる線路の特性インピーダンス、および副線路８Ａ，８Ｂからなる線路の特性インピーダンスは、５０Ωである。
　副線路８Ａは、直線状の結合部分８１Ａと、結合部分８１Ａの第１端から伸びる配線部分８２Ａと、結合部分８１Ａの第２端から伸びる配線部分８３Ａとを含む。副線路８Ｂは、直線状の結合部分８１Ｂと、結合部分８１Ｂの第１端から伸びる配線部分８２Ｂと、結合部分８１Ｂの第２端から伸びる配線部分８３Ｂとを含む。たとえば、結合部分１１Ａ，１１Ｂ，８１Ａ，８１Ｂの長さＬ４は、入力信号Ｓ１の波長をλとした場合、λ／４である。
　副線路８Ａ，８Ｂは、ビアＶ９，Ｖ１０を介して電気的に接続されている。より詳細には、副線路８Ａ，８Ｂにおける配線部分８２Ａ，８２Ｂは、ビアＶ９を介して接続されている。また、副線路８Ａ，８Ｂにおける配線部分８３Ａ，８３Ｂは、ビアＶ１０を介して接続されている。
　主線路１および副線路８は、導電体層Ｌｃの積層方向において少なくとも一部が重なっている。より詳細には、主線路１Ａ，１Ｂにおける結合部分１１Ａ，１１Ｂは、副線路８Ａ，８Ｂにおける結合部分８１Ａ，８１Ｂと平行であり、かつ平面視において結合部分８１Ａ，８１Ｂに重なっている。
　たとえば、主線路１および副線路８は、導電体層Ｌｃの積層方向において交差している。より詳細には、導電体層Ｌｃの積層方向において、主線路１の第１端および第２端を結ぶ仮想線と、副線路８の第１端および第２端を結ぶ仮想線とは、互いに交差している。また、ビアＶ１，Ｖ２を結ぶ仮想線と、副線路８とは、互いに交差している。また、ビアＶ９，Ｖ１０を結ぶ仮想線と、主線路１とは、互いに交差している。
　カプラ１０４は、主線路１が２つの導電体層Ｌｃに亘って形成され、副線路８が２つの導電体層Ｌｃに亘って形成される構成であるとしたが、これに限定するものではない。カプラ１０４は、主線路１が３つ以上の導電体層Ｌｃに亘って形成される構成であってもよいし、副線路８が３つ以上の導電体層Ｌｃに亘って形成される構成であってもよい。具体的には、たとえば、カプラ１０４は、主線路１である主線路１Ｃをさらに備える。主線路１Ｃは、副線路８Ｂが形成される導電体層Ｌｃ５よりも下の導電体層Ｌｃに形成される。また、たとえば、カプラ１０４は、副線路８である副線路８Ｃをさらに備える。副線路８Ｃは、主線路１Ｃが形成される導電体層Ｌｃよりも下の導電体層Ｌｃに形成される。
　＜送受信装置＞
　図２３は、本開示の実施の形態に係る送受信装置の構成を示す図である。図２３を参照して、送受信装置４０１は、信号入出力部１１１と、スイッチ１２１と、送受信回路３０１と、アンテナ２２１であるアンテナ２２１Ａ，２２１Ｂ，２２１Ｃ，２２１Ｄとを備える。送受信装置４０１は、送信装置の一例である。アンテナ２２１Ａ，２２１Ｂ，２２１Ｃ，２２１Ｄは、それぞれ、第１アンテナ、第２アンテナ、第３アンテナおよび第４アンテナの一例である。送受信装置４０１は、２０ＧＨｚ以上の周波数帯域のＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｅｎｃｙ）信号のビームフォーミングに用いられる。
　送受信回路３０１は、バトラーマトリクス回路２０１と、双方向のアンプ２１１であるアンプ２１１Ａ，２１１Ｂ，２１１Ｃ，２１１Ｄとを備える。送受信回路３０１は、送信回路の一例である。アンプ２１１Ａ，２１１Ｂ，２１１Ｃ，２１１Ｄは、それぞれ、第１アンプ、第２アンプ、第３アンプおよび第４アンプの一例である。送受信回路３０１は、２０ＧＨｚ以上の周波数帯域のＲＦ信号の送受信に用いられる。
　信号入出力部１１１、スイッチ１２１およびアンプ２１１は、基板２５１に搭載されている。バトラーマトリクス回路２０１は、基板２５１上にパターン形成されている。たとえば、アンテナ２２１は、基板２５１と一体化されている。アンテナ２２１は、基板２５１に接続されてもよいし、基板２５１上にパターン形成されてもよい。
　アンテナ２２１の形状は、たとえば矩形状である。アンテナ２２１の長さは、送受信回路３０１により送受信されるＲＦ信号の波長をλｒｆとしたとき、（０．１５×λｒｆ）以上であり、かつ（０．７×λｒｆ）以下である。４つのアンテナ２２１は、アンテナ２２１が配置される平面上に１列に配置されてもよいし、当該平面上に２行２列に配置されてもよい。各アンテナ２２１の間隔は、（０．５×λｒｆ）以上であり、かつλｒｆ以下の等間隔である。
　バトラーマトリクス回路２０１は、複数のカプラ１０１と、移相器１５１Ａ，１５１Ｂとを備える。たとえば、バトラーマトリクス回路２０１は、カプラ１０１であるカプラ１０１Ａ，１０１Ｂ，１０１Ｃ，１０１Ｄを備える。カプラ１０１Ａ，１０１Ｂ，１０１Ｃ，１０１Ｄは、それぞれ、第１のカプラ、第２のカプラ、第３のカプラおよび第４のカプラの一例である。バトラーマトリクス回路２０１は、伝送線路で実現されるパッシブ回路であるため、アクティブ移相器と比べて低コストである。
　カプラ１０１Ａの入力ポートＰ１およびアイソレーションポートＰ４は、スイッチ１２１におけるノードＮＢ１，ＮＢ２にそれぞれ接続されている。カプラ１０１Ｂの入力ポートＰ１およびアイソレーションポートＰ４は、スイッチ１２１におけるノードＮＢ３，ＮＢ４にそれぞれ接続されている。以下、ノードＮＢ１，ＮＢ２，ＮＢ３，ＮＢ４の各々をノードＮＢとも称する。
　信号入出力部１１１は、スイッチ１２１におけるノードＮＡに接続されている。スイッチ１２１は、単極４投スイッチである。スイッチ１２１は、図示しない制御部から制御信号を受けて、受けた制御信号に従って、ノードＮＡを４つのノードＮＢのうちのいずれか１つのノードＮＢに接続する。
　カプラ１０１Ａの結合ポートＰ３は、移相器１５１Ａを介してカプラ１０１Ｃの入力ポートＰ１に接続されている。カプラ１０１Ａの出力ポートＰ２は、カプラ１０１Ｄの入力ポートＰ１に接続されている。カプラ１０１Ｂの結合ポートＰ３は、カプラ１０１ＣのアイソレーションポートＰ４に接続されている。カプラ１０１Ｂの出力ポートＰ２は、移相器１５１Ｂを介してカプラ１０１ＤのアイソレーションポートＰ４に接続されている。移相器１５１Ａ，１５１Ｂは、入力信号を受けて、受けた入力信号に対する位相差が－４５°である出力信号を出力する。
　カプラ１０１Ｃの結合ポートＰ３および出力ポートＰ２は、アンプ２１１Ａ，２１１Ｂにそれぞれ接続されている。カプラ１０１Ｄの結合ポートＰ３および出力ポートＰ２は、アンプ２１１Ｃ，２１１Ｄにそれぞれ接続されている。
　アンプ２１１Ａ，２１１Ｂ，２１１Ｃ，２１１Ｄは、アンテナ２２１Ａ，２２１Ｂ，２２１Ｃ，２２１Ｄにそれぞれ接続されている。たとえば、アンプ２１１は、ＧａＮ（窒化ガリウム）トランジスタを用いて構成されるＧａＮデバイスである。増幅器としてＧａＮデバイスを用いる構成により、より高い電力でＲＦ信号を送信することができる。
　一般的に、アクティブ移相器はＳｉトランジスタを用いて構成されるため、ＧａＮデバイスを用いたアンプ２１１と同一の半導体ＩＣおよび表面実装パッケージ内に集積することができず、コストが高くなるという課題が生じる。これに対して、送受信回路３０１は、アクティブ移相器の代わりにパッシブ回路であるバトラーマトリクス回路２０１を備える構成により、アクティブ移相器を備える構成と比べて低コストに、移相器と増幅器とを基板２５１上に集積することができる。
　（ＲＦ信号の送信）
　信号入出力部１１１は、図示しない信号処理部からアナログ信号を受けて、受けたアナログ信号に基づくＲＦ信号Ｓｄをスイッチ１２１経由でバトラーマトリクス回路２０１へ出力する。
　バトラーマトリクス回路２０１は、スイッチ１２１経由で信号入出力部１１１からＲＦ信号Ｓｄを受けて、受けたＲＦ信号Ｓｄに基づくＲＦ信号ＳｏｕｔであるＲＦ信号Ｓｏｕｔ１，Ｓｏｕｔ２，Ｓｏｕｔ３，Ｓｏｕｔ４を、アンプ２１１Ａ，２１１Ｂ，２１１Ｃ，２１１Ｄへそれぞれ出力する。より詳細には、カプラ１０１Ｃは、ＲＦ信号Ｓｏｕｔ１を結合ポートＰ３経由でアンプ２１１Ａへ出力する。また、カプラ１０１Ｃは、ＲＦ信号Ｓｏｕｔ２を出力ポートＰ２経由でアンプ２１１Ｂへ出力する。また、カプラ１０１Ｄは、ＲＦ信号Ｓｏｕｔ３を結合ポートＰ３経由でアンプ２１１Ｃへ出力する。また、カプラ１０１Ｄは、ＲＦ信号Ｓｏｕｔ４を出力ポートＰ２経由でアンプ２１１Ｄへ出力する。
　アンプ２１１Ａは、カプラ１０１Ｃの結合ポートＰ３から出力される信号を増幅する。より詳細には、アンプ２１１Ａは、カプラ１０１Ｃの結合ポートＰ３からＲＦ信号Ｓｏｕｔ１を受けて、受けたＲＦ信号Ｓｏｕｔ１を増幅してアンテナ２２１Ａへ出力する。
　アンプ２１１Ｂは、カプラ１０１Ｃの出力ポートＰ２から出力される信号を増幅する。より詳細には、アンプ２１１Ｂは、カプラ１０１Ｃの出力ポートＰ２からＲＦ信号Ｓｏｕｔ２を受けて、受けたＲＦ信号Ｓｏｕｔ２を増幅してアンテナ２２１Ｂへ出力する。
　アンプ２１１Ｃは、カプラ１０１Ｄの結合ポートＰ３から出力される信号を増幅する。より詳細には、アンプ２１１Ｃは、カプラ１０１Ｄの結合ポートＰ３からＲＦ信号Ｓｏｕｔ３を受けて、受けたＲＦ信号Ｓｏｕｔ３を増幅してアンテナ２２１Ｃへ出力する。
　アンプ２１１Ｄは、カプラ１０１Ｄの出力ポートＰ２から出力される信号を増幅する。より詳細には、アンプ２１１Ｄは、カプラ１０１Ｄの出力ポートＰ２からＲＦ信号Ｓｏｕｔ４を受けて、受けたＲＦ信号Ｓｏｕｔ４を増幅してアンテナ２２１Ｄへ出力する。
　アンテナ２２１Ａは、アンプ２１１Ａにより増幅された信号を送信する。より詳細には、アンテナ２２１Ａは、アンプ２１１Ａから受けたＲＦ信号Ｓｏｕｔ１を無線送信する。
　アンテナ２２１Ｂは、アンプ２１１Ｂにより増幅された信号を送信する。より詳細には、アンテナ２２１Ｂは、アンプ２１１Ｂから受けたＲＦ信号Ｓｏｕｔ２を無線送信する。
　アンテナ２２１Ｃは、アンプ２１１Ｃにより増幅された信号を送信する。より詳細には、アンテナ２２１Ｃは、アンプ２１１Ｃから受けたＲＦ信号Ｓｏｕｔ３を無線送信する。
　アンテナ２２１Ｄは、アンプ２１１Ｄにより増幅された信号を送信する。より詳細には、アンテナ２２１Ｄは、アンプ２１１Ｄから受けたＲＦ信号Ｓｏｕｔ４を無線送信する。
　図２４は、本開示の実施の形態に係る送受信装置により送信されるＲＦ信号のビーム方向の一例を示す図である。図２４は、スイッチ１２１においてノードＮＡに接続されるノードＮＢと、所定の位相に対するＲＦ信号Ｓｏｕｔの位相差θ１と、ＲＦ信号Ｓｏｕｔ間の位相差θ２と、アンテナ２２１により送信されるＲＦ信号Ｓｏｕｔのビーム方向との対応関係を示している。ビーム方向は、所定の方向を基準とするＲＦ信号Ｓｏｕｔの送信方向である。
　図２４を参照して、スイッチ１２１においてノードＮＡにノードＮＢ１が接続された場合、位相差θ１が－４５°のＲＦ信号Ｓｏｕｔ１、位相差θ１が－９０°のＲＦ信号Ｓｏｕｔ２、位相差θ１が－１３５°のＲＦ信号Ｓｏｕｔ３および位相差θ１が－１８０°のＲＦ信号Ｓｏｕｔ４がバトラーマトリクス回路２０１から各アンプ２１１へ出力される。この場合、位相差θ２は－４５°であり、アンテナ２２１により送信されるＲＦ信号Ｓｏｕｔのビーム方向は、１５°である。
　また、スイッチ１２１においてノードＮＡにノードＮＢ２が接続された場合、位相差θ１が－１３５°のＲＦ信号Ｓｏｕｔ１、位相差θ１がゼロ°のＲＦ信号Ｓｏｕｔ２、位相差θ１が１３５°のＲＦ信号Ｓｏｕｔ３および位相差θ１が－９０°のＲＦ信号Ｓｏｕｔ４がバトラーマトリクス回路２０１から各アンプ２１１へ出力される。この場合、位相差θ２は＋１３５°であり、アンテナ２２１により送信されるＲＦ信号Ｓｏｕｔのビーム方向は、－５０°である。
　また、スイッチ１２１においてノードＮＡにノードＮＢ３が接続された場合、位相差θ１が－９０°のＲＦ信号Ｓｏｕｔ１、位相差θ１が１３５°のＲＦ信号Ｓｏｕｔ２、位相差θ１がゼロ°のＲＦ信号Ｓｏｕｔ３および位相差θ１が－１３５°のＲＦ信号Ｓｏｕｔ４がバトラーマトリクス回路２０１から各アンプ２１１へ出力される。この場合、位相差θ２は－１３５°であり、アンテナ２２１により送信されるＲＦ信号Ｓｏｕｔのビーム方向は、５０°である。
　また、スイッチ１２１においてノードＮＡにノードＮＢ４が接続された場合、位相差θ１が－１８０°のＲＦ信号Ｓｏｕｔ１、位相差θ１が－１３５°のＲＦ信号Ｓｏｕｔ２、位相差θ１が－９０°のＲＦ信号Ｓｏｕｔ３および位相差θ１が－４５°のＲＦ信号Ｓｏｕｔ４がバトラーマトリクス回路２０１から各アンプ２１１へ出力される。この場合、位相差θ２は＋４５°であり、アンテナ２２１により送信されるＲＦ信号Ｓｏｕｔのビーム方向は、－１５°である。
　（ＲＦ信号の受信）
　アンテナ２２１は、ＲＦ信号Ｓｉｎを受信し、受信したＲＦ信号Ｓｉｎを対応のアンプ２１１へ出力する。より詳細には、アンテナ２２１Ａは、ＲＦ信号ＳｉｎであるＲＦ信号Ｓｉｎ１を受信してアンプ２１１Ａへ出力する。また、アンテナ２２１Ｂは、ＲＦ信号ＳｉｎであるＲＦ信号Ｓｉｎ２を受信してアンプ２１１Ｂへ出力する。また、アンテナ２２１Ｃは、ＲＦ信号ＳｉｎであるＲＦ信号Ｓｉｎ３を受信してアンプ２１１Ｃへ出力する。また、アンテナ２２１Ｄは、ＲＦ信号ＳｉｎであるＲＦ信号Ｓｉｎ４を受信してアンプ２１１Ｄへ出力する。
　アンプ２１１Ａは、アンテナ２２１ＡからＲＦ信号Ｓｉｎ１を受けて、受けたＲＦ信号Ｓｉｎ１を増幅してカプラ１０１Ｃの結合ポートＰ３へ出力する。また、アンプ２１１Ｂは、アンテナ２２１ＢからＲＦ信号Ｓｉｎ２を受けて、受けたＲＦ信号Ｓｉｎ２を増幅してカプラ１０１Ｃの出力ポートＰ２へ出力する。また、アンプ２１１Ｃは、アンテナ２２１ＣからＲＦ信号Ｓｉｎ３を受けて、受けたＲＦ信号Ｓｉｎ３を増幅してカプラ１０１Ｄの結合ポートＰ３へ出力する。また、アンプ２１１Ｄは、アンテナ２２１ＤからＲＦ信号Ｓｉｎ４を受けて、受けたＲＦ信号Ｓｉｎ４を増幅してカプラ１０１Ｄの出力ポートＰ２へ出力する。
　バトラーマトリクス回路２０１は、各アンプ２１１からＲＦ信号Ｓｉｎを受けて、受けたＲＦ信号Ｓｉｎに基づくＲＦ信号Ｓｕをスイッチ１２１経由で信号入出力部１１１へ出力する。信号入出力部１１１は、バトラーマトリクス回路２０１から受けたＲＦ信号Ｓｕに基づくアナログ信号を、図示しない信号処理部へ出力する。
　より詳細には、カプラ１０１Ａは、スイッチ１２１におけるノードＮＢ１がノードＮＡに接続されている状態において、各アンテナ２２１において１５°のビーム方向から受信されて各アンプ２１１において増幅されたＲＦ信号Ｓｉｎに基づくＲＦ信号Ｓｕを、入力ポートＰ１およびスイッチ１２１経由で信号入出力部１１１へ出力する。
　また、カプラ１０１Ａは、スイッチ１２１におけるノードＮＢ２がノードＮＡに接続されている状態において、各アンテナ２２１において－５０°のビーム方向から受信されて各アンプ２１１において増幅されたＲＦ信号Ｓｉｎに基づくＲＦ信号Ｓｕを、アイソレーションポートＰ４およびスイッチ１２１経由で信号入出力部１１１へ出力する。
　また、カプラ１０１Ｂは、スイッチ１２１におけるノードＮＢ３がノードＮＡに接続されている状態において、各アンテナ２２１において５０°のビーム方向から受信されて各アンプ２１１において増幅されたＲＦ信号Ｓｉｎに基づくＲＦ信号Ｓｕを、入力ポートＰ１およびスイッチ１２１経由で信号入出力部１１１へ出力する。
　また、カプラ１０１Ｂは、スイッチ１２１におけるノードＮＢ４がノードＮＡに接続されている状態において、各アンテナ２２１において－１５°のビーム方向から受信されて各アンプ２１１において増幅されたＲＦ信号Ｓｉｎに基づくＲＦ信号Ｓｕを、アイソレーションポートＰ４およびスイッチ１２１経由で信号入出力部１１１へ出力する。
　なお、本開示の実施の形態に係るカプラ１０１は、バトラーマトリクス回路２０１以外の電子部品として、ドハティアンプに用いられてもよい。
　また、本開示の実施の形態に係る送受信装置４０１では、送受信回路３０１は、双方向のアンプ２１１を備える構成であるとしたが、これに限定するものではない。送受信回路３０１は、送受信装置４０１が時分割複信（Ｔｉｍｅ　Ｄｉｖｉｓｉｏｎ　Ｄｕｐｌｅｘ）を行う場合、アンプ２１１の代わりに、時分割で動作する、送信用の片方向アンプおよび受信用の片方向アンプを備える構成であってもよい。
　また、本開示の実施の形態に係る送受信装置４０１は、ＲＦ信号の送受信を行う構成であるとしたが、これに限定するものではない。送受信装置４０１は、ＲＦ信号の送信を行う一方で、ＲＦ信号の受信を行わない構成であってもよい。この場合、送受信装置４０１は、信号入出力部１１１の代わりに、図示しない信号処理部からアナログ信号を受ける信号入力部を備える。また、送受信装置４０１は、ＲＦ信号の受信を行う一方で、ＲＦ信号の送信を行わない構成であってもよい。この場合、送受信装置４０１は、信号入出力部１１１の代わりに、図示しない信号処理部へアナログ信号を出力する信号出力部を備える。
　また、本開示の実施の形態に係る送受信回路３０１は、ＲＦ信号の送受信を行う構成であるとしたが、これに限定するものではない。送受信回路３０１は、ＲＦ信号の送信を行う一方で、ＲＦ信号の受信を行わない構成であってもよい。この場合、送受信回路３０１は、双方向のアンプ２１１の代わりに、ＲＦ信号Ｓｏｕｔの増幅を行う片方向のアンプを備える。また、送受信回路３０１は、ＲＦ信号の受信を行う一方で、ＲＦ信号の送信を行わない構成であってもよい。この場合、送受信回路３０１は、双方向のアンプ２１１の代わりに、ＲＦ信号Ｓｉｎの増幅を行う片方向のアンプを備える。
　また、本開示の実施の形態に係る送受信回路３０１では、バトラーマトリクス回路２０１は、カプラ１０１を備える構成であるとしたが、これに限定するものではない。バトラーマトリクス回路２０１は、カプラ１０１の代わりに、カプラ１０２を備える構成であってもよいし、カプラ１０３を備える構成であってもよいし、カプラ１０４を備える構成であってもよい。
　上記実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記説明ではなく請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　以上の説明は、以下に付記する特徴を含む。
　［付記１］
　２０ＧＨｚ以上の周波数帯域の信号の送信に用いられる送信回路であって、
　同一の基板上に形成され、かつ複数の導電体層が積層された多層構成を有する結合線路型のカプラを複数備える、バトラーマトリクス回路と、
　前記基板に搭載された複数のアンプとを備え、
　前記カプラは、互いに異なる前記導電体層に形成された第１線路および第２線路を備え、前記第１線路は、前記第２線路が形成された前記導電体層を間に挟む複数の前記導電体層に亘って形成され、前記第１線路および前記第２線路は、前記導電体層の積層方向において少なくとも一部が重なっており、
　前記カプラは、入力ポート、出力ポート、結合ポートおよびアイソレーションポートを含み、
　第１の前記カプラの前記結合ポートが第３の前記カプラの前記入力ポートに接続され、
　第２の前記カプラの前記結合ポートが前記第３のカプラの前記アイソレーションポートに接続され、
　前記第１のカプラの前記出力ポートが第４の前記カプラの前記入力ポートに接続され、
　前記第２のカプラの前記出力ポートが前記第４のカプラの前記アイソレーションポートに接続され、
　前記複数のアンプは、前記第３のカプラの前記結合ポートから出力される信号を増幅する第１アンプと、前記第３のカプラの前記出力ポートから出力される信号を増幅する第２アンプと、前記第４のカプラの前記結合ポートから出力される信号を増幅する第３アンプと、前記第４のカプラの前記出力ポートから出力される信号を増幅する第４アンプとを含み、
　前記複数のアンプは、ＧａＮトランジスタを用いて構成される、送信回路。
　１，１Ａ，１Ｂ，３，５，５Ａ，５Ｂ，５Ｃ　主線路
　２，４，４Ａ，４Ｂ，６，８，８Ａ，８Ｂ　副線路
　１１Ａ，１１Ｂ，２１，３１，４１Ａ，４１Ｂ，５１Ａ，５１Ｂ，５１Ｃ，８１Ａ，８１Ｂ　結合部分
　１２Ａ，１２Ｂ，１３Ａ，１３Ｂ，２２，２３，３２，３３，４２Ａ，４２Ｂ，４３Ａ，４３Ｂ，５２Ａ，５２Ｂ，５２Ｃ，５３Ａ，５３Ｂ，５３Ｃ，８２Ａ，８２Ｂ，８３Ａ，８３Ｂ　配線部分
　１０１，１０１Ａ，１０１Ｂ，１０１Ｃ，１０１Ｄ，１０２，１０３，１０４　カプラ
　１１１　信号入出力部
　１２１　スイッチ
　１５１Ａ，１５１Ｂ　移相器
　２０１　バトラーマトリクス回路
　２１１，２１１Ａ，２１１Ｂ，２１１Ｃ，２１１Ｄ　アンプ
　２２１，２２１Ａ，２２１Ｂ，２２１Ｃ，２２１Ｄ　アンテナ
　２５１　基板
　３０１　送受信回路
　４０１　送受信装置
　Ｐ１　入力ポート
　Ｐ２　出力ポート
　Ｐ３　結合ポート
　Ｐ４　アイソレーションポート
　Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５，Ｖ６，Ｖ９，Ｖ１０　ビア
　Ｌｃ，Ｌｃ１，Ｌｃ２，Ｌｃ３，Ｌｃ４，Ｌｃ５　導電体層
　Ｌｄ１，Ｌｄ２，Ｌｄ３，Ｌｄ４　誘電体層
　Ｒｓ２，Ｒｓ３，Ｒｓ５　樹脂
　ＧＮＤ　グランドパターン
　ＮＡ，ＮＢ，ＮＢ１，ＮＢ２，ＮＢ３，ＮＢ４　ノード

Claims (7)

  1. 　複数の導電体層が積層された多層構成を有する結合線路型のカプラであって、
    　互いに異なる前記導電体層に形成された第１線路および第２線路を備え、
    　前記第１線路は、前記第２線路が形成された前記導電体層を間に挟む複数の前記導電体層に形成され、
    　前記第１線路および前記第２線路は、前記導電体層の積層方向において少なくとも一部が重なっている、カプラ。
  2. 　前記第１線路は、第１端が前記カプラにおける入力ポートに接続され、かつ第２端が前記カプラにおける出力ポートに接続され、
    　前記第２線路は、第１端が前記カプラにおける結合ポートに接続され、かつ第２端が前記カプラにおけるアイソレーションポートに接続されている、請求項１に記載のカプラ。
  3. 　前記第１線路は、前記第２線路が形成された前記導電体層にさらに形成される、請求項１または請求項２に記載のカプラ。
  4. 　同一の基板上に形成され、かつ複数の導電体層が積層された多層構成を有する結合線路型のカプラを複数備え、
    　前記カプラは、互いに異なる前記導電体層に形成された第１線路および第２線路を備え、前記第１線路は、前記第２線路が形成された前記導電体層を間に挟む複数の前記導電体層に亘って形成され、前記第１線路および前記第２線路は、前記導電体層の積層方向において少なくとも一部が重なっており、
    　前記カプラは、入力ポート、出力ポート、結合ポートおよびアイソレーションポートを含み、
    　第１の前記カプラの前記結合ポートが第３の前記カプラの前記入力ポートに接続され、
    　第２の前記カプラの前記結合ポートが前記第３のカプラの前記アイソレーションポートに接続され、
    　前記第１のカプラの前記出力ポートが第４の前記カプラの前記入力ポートに接続され、
    　前記第２のカプラの前記出力ポートが前記第４のカプラの前記アイソレーションポートに接続されている、バトラーマトリクス回路。
  5. 　前記第１線路および前記第２線路は、前記導電体層の積層方向において交差している、請求項４に記載のバトラーマトリクス回路。
  6. 　２０ＧＨｚ以上の周波数帯域の信号の送信に用いられる送信回路であって、
    　請求項４または請求項５に記載のバトラーマトリクス回路と、
    　前記基板に搭載された複数のアンプとを備え、
    　前記複数のアンプは、前記第３のカプラの前記結合ポートから出力される信号を増幅する第１アンプと、前記第３のカプラの前記出力ポートから出力される信号を増幅する第２アンプと、前記第４のカプラの前記結合ポートから出力される信号を増幅する第３アンプと、前記第４のカプラの前記出力ポートから出力される信号を増幅する第４アンプとを含む、送信回路。
  7. 　ビームフォーミングに用いられる送信装置であって、
    　請求項６に記載の送信回路と、
    　複数のアンテナとを備え、
    　前記複数のアンテナは、前記第１アンプにより増幅された信号を送信する第１アンテナと、前記第２アンプにより増幅された信号を送信する第２アンテナと、前記第３アンプにより増幅された信号を送信する第３アンテナと、前記第４アンプにより増幅された信号を送信する第４アンテナとを含む、送信装置。
PCT/JP2024/016624 2023-06-12 2024-04-30 カプラ、バトラーマトリクス回路、送信回路および送信装置 Ceased WO2024257500A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202480034441.5A CN121175870A (zh) 2023-06-12 2024-04-30 耦合器、巴特勒矩阵电路、发送电路及发送装置
JP2025527535A JPWO2024257500A1 (ja) 2023-06-12 2024-04-30

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023-095946 2023-06-12
JP2023095946 2023-06-12

Publications (1)

Publication Number Publication Date
WO2024257500A1 true WO2024257500A1 (ja) 2024-12-19

Family

ID=93851961

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/016624 Ceased WO2024257500A1 (ja) 2023-06-12 2024-04-30 カプラ、バトラーマトリクス回路、送信回路および送信装置

Country Status (3)

Country Link
JP (1) JPWO2024257500A1 (ja)
CN (1) CN121175870A (ja)
WO (1) WO2024257500A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019116648A1 (ja) * 2017-12-11 2019-06-20 ソニーセミコンダクタソリューションズ株式会社 バトラーマトリクス回路、フェーズドアレイアンテナ、フロントエンドモジュール及び無線通信端末
WO2019189228A1 (ja) * 2018-03-29 2019-10-03 株式会社村田製作所 方向性結合器
WO2022080089A1 (ja) * 2020-10-12 2022-04-21 株式会社村田製作所 方向性結合器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019116648A1 (ja) * 2017-12-11 2019-06-20 ソニーセミコンダクタソリューションズ株式会社 バトラーマトリクス回路、フェーズドアレイアンテナ、フロントエンドモジュール及び無線通信端末
WO2019189228A1 (ja) * 2018-03-29 2019-10-03 株式会社村田製作所 方向性結合器
WO2022080089A1 (ja) * 2020-10-12 2022-04-21 株式会社村田製作所 方向性結合器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KUO, CHECHUNG ET AL.: "A Fully SiP Integrated V-Band Butler Matrix End-Fire Beam- Switching Transmitter Using Flip-Chip Assembled CMOS Chips on LTCC", IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, vol. 60, no. 5, May 2012 (2012-05-01), pages 1424 - 1436, XP011442422, Retrieved from the Internet <URL:https://ieeexplore.ieee.org/abstract/document/6172540> [retrieved on 20240627], DOI: 10.1109/TMTT.2012.2187795 *

Also Published As

Publication number Publication date
CN121175870A (zh) 2025-12-19
JPWO2024257500A1 (ja) 2024-12-19

Similar Documents

Publication Publication Date Title
CN102273005B (zh) 整合式毫米波移相器及其方法
EP0511728B1 (en) Coplanar waveguide directional coupler and flip-chip microwave monolithic integrated circuit assembly incorporating the coupler
US11631933B2 (en) Antenna module and communication device
US8013784B2 (en) Butler matrix for 3D integrated RF front-ends
US10461393B2 (en) Bidirectional coupler, monitor circuit, and front-end circuit
WO2019026595A1 (ja) アンテナモジュールおよび通信装置
US20210328350A1 (en) Antenna module and communication device equipped with the same
US20160087823A1 (en) Non-reciprocal components with balanced distributedly modulated capacitors (dmc)
CN112582770B (zh) 定向耦合器及电子部件模块
JP7524478B2 (ja) 複数の表面境界を有するビームフォーマｉｃチップ付き集積アンテナアレイ
KR20210103400A (ko) 고주파 모듈 및 통신 장치
JP2019087832A (ja) 双方向型方向性結合器
US12347917B2 (en) Directional coupler
WO2024257500A1 (ja) カプラ、バトラーマトリクス回路、送信回路および送信装置
JP2021129172A (ja) インピーダンス変換器及び電子装置
WO2022209727A1 (ja) 高周波モジュールおよび通信装置
KR100951552B1 (ko) 방향성 결합기 및 이를 포함하는 듀플렉스 송수신 시스템의시스템 인 패키지
WO2022107460A1 (ja) 高周波モジュールおよび通信装置
US12537511B2 (en) Radio-frequency module and communication device
WO2018212238A1 (ja) 方向性結合器および通信装置
US20230007765A1 (en) Circuit structure
WO2022209757A1 (ja) 高周波モジュールおよび通信装置
KR20230154890A (ko) Rf 구성 요소 사이에 동일 평면 도파관 상호연결부를 사용하는 안테나 장치
KR102603211B1 (ko) 다층 구조 위상 천이기
US20260129744A1 (en) Substrate connection structure, and antenna device and communication device incorporating same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24823122

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2025527535

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2025527535

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE