WO2024252839A1 - 電気光学装置および空間光変調器 - Google Patents

電気光学装置および空間光変調器 Download PDF

Info

Publication number
WO2024252839A1
WO2024252839A1 PCT/JP2024/017166 JP2024017166W WO2024252839A1 WO 2024252839 A1 WO2024252839 A1 WO 2024252839A1 JP 2024017166 W JP2024017166 W JP 2024017166W WO 2024252839 A1 WO2024252839 A1 WO 2024252839A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
transistor
circuit
electro
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2024/017166
Other languages
English (en)
French (fr)
Inventor
泰弘 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of WO2024252839A1 publication Critical patent/WO2024252839A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]

Definitions

  • This disclosure relates to electro-optical devices and spatial light modulators.
  • Electro-optical devices which modulate light based on an input electrical signal, are expected to have a wide range of applications in liquid crystal display devices, 3D displays, laser processing equipment, etc. Electro-optical devices have a panel structure with a liquid crystal layer sandwiched between electrodes, and can change the phase, amplitude, transmittance, etc. of incident light by controlling the voltage applied to the liquid crystal layer. For this voltage control, electro-optical devices are equipped with pixel circuits.
  • the pixel circuit has many circuit elements, such as transistors like MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors), as electronic components involved in driving the liquid crystal element.
  • each circuit element may be formed in an oxide semiconductor layer made of a crystalline oxide such as zinc, tin, or indium. In this case, it is possible to form a transistor with high voltage resistance and low leakage current compared to a MOSFET.
  • pixel circuits are composed of many electronic components. Therefore, if all the electronic components are arranged on a single semiconductor layer, the circuit area will increase. This will result in an increase in the size of the electro-optical device that includes the pixel circuit.
  • the present disclosure therefore provides an electro-optical device and a spatial light modulator that can prevent the device from becoming too large.
  • the electro-optical device comprises a liquid crystal element that is driven based on a data signal indicating the degree of optical modulation, a plurality of electronic components involved in driving the liquid crystal element based on the data signal, the liquid crystal element, a first semiconductor layer in which some of the plurality of electronic components are arranged, and a second semiconductor layer that is stacked on the first semiconductor layer and in which the remaining components of the plurality of electronic components are arranged.
  • the first semiconductor layer is an oxide semiconductor layer
  • the second semiconductor layer may be a silicon semiconductor layer.
  • the plurality of electronic components are a sampling transistor for sampling the data signal; a buffer circuit that amplifies the data signal sampled by the sampling transistor; A transfer transistor that transfers the data signal amplified by the buffer circuit to the liquid crystal element may be included.
  • the buffer circuit is disposed on the first semiconductor layer;
  • the sampling transistor and the transfer transistor may be disposed in the second semiconductor layer.
  • sampling transistor and the transfer transistor may be CMOS transistors.
  • the buffer circuit and the transfer transistor are disposed on the first semiconductor layer;
  • the sampling transistor may be disposed in the second semiconductor layer.
  • the sampling transistor may be a CMOS transistor.
  • sampling transistor and the transfer transistor are disposed on the first semiconductor layer;
  • the buffer circuit may be disposed on the second semiconductor layer.
  • the buffer circuit may be a source follower circuit.
  • the buffer circuit may be a voltage follower circuit.
  • the plurality of electronic components include two sampling transistors that sample the data signal, and two transfer transistors that transfer the data signal sampled by the sampling transistors to the liquid crystal element; the two transfer transistors are disposed on the first semiconductor layer; The two sampling transistors may be disposed in the second semiconductor layer.
  • the two sampling transistors may be CMOS transistors.
  • the plurality of electronic components include a signal generating circuit that generates the data signal, a buffer circuit that amplifies the data signal generated by the signal generating circuit, and a transfer transistor that transfers the data signal amplified by the buffer circuit to the liquid crystal element; a part of the signal generating circuit, the buffer circuit, and the transfer transistor are disposed on the first semiconductor layer; The remaining portion of the signal generating circuit may be disposed in the second semiconductor layer.
  • the signal generating circuit includes: a comparison circuit that compares a digital signal indicating a grayscale value of the liquid crystal element with a reference signal; an AND circuit that performs a logical AND operation on a comparison result of the comparison circuit; a level shift circuit that level-shifts a voltage of a digital signal indicating a result of the operation of the AND circuit; and a DAC transistor that converts the digital signal into an analog signal and outputs the data signal; the DAC transistor is disposed on the first semiconductor layer;
  • the comparator circuit, the AND circuit, and the level shift circuit may be disposed on the second semiconductor layer.
  • a spatial light modulator includes an electro-optical device, A liquid crystal element that is driven based on a data signal indicating a degree of light modulation; a plurality of electronic components involved in driving the liquid crystal element based on the data signal; a first semiconductor layer on which the liquid crystal element and some of the electronic components are disposed; and a second semiconductor layer stacked on the first semiconductor layer, on which the remaining components of the plurality of electronic components are disposed.
  • FIG. 13 is a diagram showing a configuration of a pixel circuit according to a comparative example.
  • FIG. 2 is a diagram showing a configuration of a pixel circuit according to the first embodiment.
  • FIG. 11 is a diagram showing a configuration of a pixel circuit according to a second embodiment.
  • FIG. 13 is a diagram showing a configuration of a pixel circuit according to a third embodiment.
  • FIG. 13 is a diagram showing a configuration of a pixel circuit according to a fourth embodiment.
  • FIG. 13 is a diagram showing a configuration of a pixel circuit according to a fifth embodiment.
  • FIG. 13 is a diagram showing a configuration of a pixel circuit according to a sixth embodiment.
  • FIG. 13 is a diagram showing an example in which the electro-optical device is applied to a laser processing device.
  • FIG. 1 illustrates an example of an application of an electro-optical device in an optical computing device 109.
  • FIG. 1 is a diagram illustrating an example of the appearance of a head mounted display.
  • FIG. 11 is a diagram illustrating an example of the appearance of another head mounted display.
  • FIG. 1 is a front view of a digital still camera.
  • FIG. 2 is a rear view of the digital still camera.
  • FIG. 1 is a diagram illustrating an example of the appearance of a television device.
  • FIG. 1 is a diagram illustrating an example of the appearance of a smartphone.
  • FIG. 2 is a diagram showing an example of the interior of a vehicle as seen from the rear of the vehicle.
  • FIG. 2 is a diagram showing an example of the interior of the vehicle as viewed from the left rear of the vehicle.
  • FIG. 1 is a diagram illustrating an example of an optical configuration of a liquid crystal
  • FIG. 1 is a block diagram showing a schematic configuration of an electro-optical device according to a first embodiment.
  • the electro-optical device 1 shown in Fig. 1 includes a pixel array 10, a control circuit 12, a vertical drive circuit 14, a horizontal drive circuit 16, a first signal line 17, and a second signal line 18.
  • the pixel array 10 has a plurality of pixel circuits 100 arranged in an array in a first direction and a second direction intersecting the first direction.
  • Each pixel circuit 100 has a display element.
  • Each pixel circuit 100 enables the electro-optical device 1 to display an image for direct viewing or projection, or to display a CGH (Computer-Generated Hologram) for optical modulation.
  • the first and second directions represent, by way of non-limiting example, the pixel column direction and pixel row direction, respectively.
  • the control circuit 12 is a circuit that controls the display of an image to be displayed on the pixel array 10, or the display for light modulation.
  • the control circuit 12 controls each pixel circuit 100 of the pixel array 10 by sending control signals to the vertical drive circuit 14 and the horizontal drive circuit 16.
  • the vertical drive circuit 14 transmits a signal that controls which pixel row in the pixel array 10 the pixel circuits 100 belong to and are to be driven.
  • the pixel circuits 100 that belong to the same pixel row are connected to the same first signal line 17.
  • the vertical drive circuit 14 outputs a drive signal via the first signal line 17 that controls the driving of the pixel circuits 100 that belong to each pixel row.
  • the horizontal drive circuit 16 transmits a signal indicating the display intensity or optical modulation degree for each pixel column to the pixel circuits 100 driven and controlled by the vertical drive circuit 14.
  • the pixel circuits 100 belonging to the same pixel column are connected to the same second signal line 18.
  • the horizontal drive circuit 16 outputs a signal (reference signal) via the second signal line 18 that controls the intensity, etc. of the pixel circuits 100 belonging to each pixel column.
  • the horizontal drive circuit 16 starts outputting a ramp signal for each pixel column at a timing controlled by the control circuit 12.
  • the pixel circuit 100 reads the signal value of the ramp signal transmitted from the horizontal drive circuit 16 via the second signal line 18 at an appropriate timing, thereby driving the liquid crystal element with an appropriate intensity or optical modulation degree.
  • the electro-optical device 1 can display an appropriate image in the pixel array 10 or set an appropriate optical modulation degree.
  • FIG. 2 is a diagram showing the configuration of a pixel circuit according to a comparative example.
  • the pixel circuit 101 shown in FIG. 2 has a sampling transistor Tr10, a transfer transistor Tr20, a buffer circuit 30, a liquid crystal element PX, a data sampling capacitance element Cdt, a data transfer capacitance element Cpx, and a dummy transistor Tr40.
  • the pixel circuit 101 is formed in a first semiconductor layer 301.
  • the first semiconductor layer 301 is an oxide semiconductor layer.
  • each transistor provided in the pixel circuit 101 is an N-type transistor.
  • the sampling transistor Tr10 samples a data signal that determines the optical modulation intensity of the liquid crystal element PX.
  • the gate of the sampling transistor Tr10 is connected to the sampling gate signal line GT.
  • the sampling gate signal line GT is connected to the first signal line 17 (see FIG. 1) described above.
  • the drain of the sampling transistor Tr10 is connected to the data signal line DT.
  • the data signal line DT is connected to the second signal line 18 (see FIG. 1) described above.
  • the source of the sampling transistor Tr10 is connected to one end of the data sampling capacitance element Cdt and the input terminal of the buffer circuit 30.
  • the data sampling capacitance element Cdt holds the voltage value of the data signal sampled by the sampling transistor Tr10.
  • the other end of the data sampling capacitance element Cdt is connected to the ground line GND.
  • the buffer circuit 30 amplifies the voltage value of the data signal held in the data sampling capacitance element Cdt.
  • the buffer circuit 30 has a first buffer transistor Tr31 and a second buffer transistor Tr32 connected in series to the first buffer transistor Tr31.
  • the gate of the first buffer transistor Tr31 corresponds to the input terminal of the buffer circuit 30, and is connected to one end of the data sampling capacitance element Cdt.
  • the drain of the first buffer transistor Tr31 is connected to the power supply line VDD.
  • the source of the first buffer transistor Tr31 is connected to the drain of the second buffer transistor Tr32.
  • the source of the first buffer transistor Tr31 and the drain of the second buffer transistor Tr32 correspond to the output terminal of the buffer circuit 30.
  • the gate of the second buffer transistor Tr32 is connected to a buffer gate signal line BS.
  • the buffer gate signal line BS is connected to a first signal line 17 that is separate from the sampling gate signal line GT.
  • the source of the second buffer transistor Tr32 is connected to the ground line GND.
  • the second buffer transistor Tr32 functions as a current source transistor that outputs a constant current according to the gate voltage.
  • the transfer transistor Tr20 transfers the data signal amplified by the buffer circuit 30 to the liquid crystal element PX.
  • the gate of the transfer transistor Tr20 is connected to a transfer gate signal line TGT.
  • the transfer gate signal line TGT is connected to a first signal line 17 that is separate from the sampling gate signal line GT and the buffer gate signal line BS.
  • the source of the transfer transistor Tr20 is connected to one end of the data transfer capacitance element Cpx and the liquid crystal element PX.
  • the data transfer capacitance element Cpx holds the voltage value of the data signal transferred by the transfer transistor Tr20.
  • the other end of the data transfer capacitance element Cpx is connected to the ground line GND.
  • the liquid crystal element PX is driven based on the data signal stored in the data transfer capacitance element Cpx.
  • the angle of the liquid crystal molecules is set according to the voltage value of the data signal. Based on this angle, the degree of light modulation is set for each pixel circuit 101.
  • One end of the liquid crystal element PX is connected to one end of the data transfer capacitance element Cpx, and the other end is connected to the reference voltage line VCM.
  • the dummy transistor Tr40 cancels the switching noise of the sampling transistor Tr10.
  • the gate of the dummy transistor Tr40 is connected to the inverted sampling gate signal line xGT.
  • the inverted sampling gate signal line xGT is connected to a first signal line 17 that is separate from the sampling gate signal line GT, the transfer gate signal line TGT, and the buffer gate signal line BS.
  • the drain and source of the dummy transistor Tr40 are commonly connected to the source of the sampling transistor Tr10. In this embodiment, the channel length and channel width of the dummy transistor Tr40 are approximately half those of the sampling transistor Tr10.
  • the pixel circuit 101 configured as described above has technical issues such as switching noise of the sampling transistor Tr10 or the transfer transistor Tr20 and insufficient operating speed. To address these technical issues, it is effective to install a dummy transistor Tr40 to cancel out the switching noise. It is also effective to increase the capacitance of the data sampling capacitance element Cdt and the data transfer capacitance element Cpx in order to absorb the switching noise. It is also effective to increase the size of the sampling transistor Tr10 or the transfer transistor Tr20 in order to reduce the on-resistance. However, these measures lead to an increase in the plane area of the pixel circuit 101. This makes it unavoidable to increase the size of the device.
  • the pixel circuit 100 aims to improve the transistor characteristics while preventing the device from becoming too large.
  • the circuit configuration of the pixel circuit 100 will be described in detail below.
  • FIG. 3 is a diagram showing the circuit configuration of the pixel circuit 100 according to the first embodiment. Circuit elements similar to those in the pixel circuit 101 according to the comparative example described above are given the same reference numerals, and detailed descriptions are omitted.
  • the pixel circuit 100 is formed in a first semiconductor layer 301 and a second semiconductor layer 302.
  • the second semiconductor layer 302 is laminated below the first semiconductor layer 301.
  • the first semiconductor layer 301 and the second semiconductor layer 302 have a monolithic structure formed integrally.
  • the first semiconductor layer 301 is an oxide semiconductor layer, as in the comparative example.
  • the second semiconductor layer 302 is a silicon semiconductor layer.
  • the buffer circuit 30, the liquid crystal element PX, the data sampling capacitance element Cdt, and the data transfer capacitance element Cpx are arranged on the first semiconductor layer 301. Therefore, the power supply line VDD, the buffer gate signal line BS, and the ground line GND are also arranged on the first semiconductor layer 301.
  • the buffer circuit 30, the data sampling capacitance element Cdt, and the data transfer capacitance element Cpx each correspond to an electronic component involved in driving the liquid crystal element PX.
  • the second semiconductor layer 302 is provided with a sampling transistor Tr10 and a transfer transistor Tr20.
  • Each of the sampling transistor Tr10 and the transfer transistor Tr20 is a CMOS (Complementary Metal-Oxide-Semiconductor) transistor in which a P-type transistor and an N-type transistor are complementarily connected. This CMOS transistor also corresponds to an electronic component involved in driving the liquid crystal element PX.
  • CMOS Complementary Metal-Oxide-Semiconductor
  • the gate of the N-type transistor of the sampling transistor Tr10 is connected to the sampling gate signal line GT.
  • the gate of the P-type transistor of the sampling transistor Tr10 is connected to the inverted sampling gate signal line xGT. Note that the pixel circuit 100 does not include a dummy transistor Tr40.
  • the sampling gate signal line GT and the inverted sampling gate signal line xGT are also disposed in the second semiconductor layer 302.
  • the gate of the N-type transistor of the transfer transistor Tr20 is connected to the transfer gate signal line TGT.
  • the gate of the P-type transistor of the transfer transistor Tr20 is connected to the inverted transfer gate signal line xTGT.
  • the transfer gate signal line TGT and the inverted transfer gate signal line xTGT are also disposed in the second semiconductor layer 302.
  • a data signal is input to the sampling transistor Tr10 through the data signal line DT formed in the second semiconductor layer 302.
  • the voltage value of this data signal is transmitted from the second semiconductor layer 302 to the first semiconductor layer 301 and held in the data sampling capacitance element Cdt.
  • the data signal held in the data sampling capacitive element Cdt is amplified by the buffer circuit 30 in the first semiconductor layer 301 and transmitted from the first semiconductor layer 301 to the second semiconductor layer 302.
  • the transfer transistor Tr20 is turned on based on the gate signal input through the transfer gate signal line TGT and the inverted transfer gate signal line xTGT, the data signal amplified by the buffer circuit 30 is transmitted from the second semiconductor layer 302 to the first semiconductor layer 301 via the transfer transistor Tr20 and transferred to the liquid crystal element PX. At this time, the voltage value of the data signal is held in the data transfer capacitance element Cpx within the first semiconductor layer 301.
  • the liquid crystal element PX optically modulates the incident light based on the data signal.
  • a two-dimensional image or a three-dimensional image based on the data signal is output from the first semiconductor layer 301.
  • the pixel circuit 101 according to the comparative example described above all of the electronic components involved in driving the liquid crystal element PX are disposed in the first semiconductor layer 301, as shown in FIG. 2.
  • the pixel circuit 100 according to the present embodiment a plurality of electronic components are distributed in the first semiconductor layer 301 and the second semiconductor layer 302. Since the second semiconductor layer 302 is stacked on the first semiconductor layer 301, the pixel circuit 100 according to the present embodiment has a vertical structure. Therefore, the plane area of the pixel circuit 100 according to the present embodiment can be made smaller than the plane area of the pixel circuit 101 according to the comparative example. This allows the pixel circuit to be miniaturized to reduce the chip area. As a result, it becomes possible to prevent the electro-optical device 1 from becoming large.
  • the sampling transistor Tr10 and the transfer transistor Tr20 are provided in the second semiconductor layer 302, which is a silicon semiconductor layer.
  • the electron mobility is higher than that of the first semiconductor layer 301, which is an oxide semiconductor layer. Therefore, the switching operation of the sampling transistor Tr10 and the transfer transistor Tr20 is accelerated. This allows the sampling process and the transfer process of the data signal to be accelerated.
  • the sampling transistor Tr10 and the transfer transistor Tr20 are CMOS transistors, switching noise can be suppressed without disposing the dummy transistor Tr40. This further accelerates the switching operation. Therefore, it is possible to further improve the driving characteristics of the pixel circuit.
  • Second Embodiment 4 is a diagram showing the configuration of a pixel circuit according to the second embodiment.
  • the pixel circuit 102 according to this embodiment is also formed in a first semiconductor layer 301 and a second semiconductor layer 302, similar to the first embodiment.
  • the sampling gate signal line GT and the inverted sampling gate signal line xGT are also arranged on the second semiconductor layer 302.
  • the transfer transistor Tr20 is disposed as a single N-type transistor in the first semiconductor layer 301. Therefore, the inversion transfer gate signal line xTGT is not required. Furthermore, the pixel circuit 102 does not include a data transfer capacitance element Cpx.
  • a data signal is input to the sampling transistor Tr10 through the data signal line DT formed in the second semiconductor layer 302.
  • the voltage value of this data signal is transmitted from the second semiconductor layer 302 to the first semiconductor layer 301 and held in the data sampling capacitance element Cdt.
  • the data signal held in the data sampling capacitive element Cdt is amplified by the buffer circuit 30 in the first semiconductor layer 301.
  • the transfer transistor Tr20 is turned on based on the gate signal input through the transfer gate signal line TGT, the data signal amplified by the buffer circuit 30 is transferred to the liquid crystal element PX in the first semiconductor layer 301 via the transfer transistor Tr20.
  • the liquid crystal element PX optically modulates the incident light based on the data signal.
  • a two-dimensional image or a three-dimensional image based on the data signal is output from the first semiconductor layer 301.
  • the transfer transistor Tr20 may not be required to have high-speed switching operation, as is the case with the sampling transistor Tr10. In this case, the switching noise of the transfer transistor Tr20 can be suppressed even without the data transfer capacitance element Cpx. Furthermore, by forming a transistor in the first semiconductor layer 301, which is an oxide semiconductor layer, excellent electrical characteristics such as low leakage current and high voltage resistance can be obtained. Therefore, there is no need to hold the voltage value of the data signal transferred to the liquid crystal element PX in the data transfer capacitance element Cpx.
  • the sampling transistor Tr10 which needs to suppress switching noise, is formed in the second semiconductor layer 302.
  • the transfer transistor Tr20 is formed in the first semiconductor layer 301.
  • the sampling transistor Tr10 which is one of the electronic components involved in driving the liquid crystal element PX, is disposed in the second semiconductor layer 302. Therefore, the planar area of the pixel circuit 102 according to this embodiment can be made smaller than the planar area of the pixel circuit 101 according to the comparative example. This allows the pixel circuit to be miniaturized, thereby reducing the chip area. As a result, it becomes possible to prevent the electro-optical device 1 from becoming larger.
  • the data transfer capacitive element Cpx is not provided. This makes it possible to further reduce the plane area of the pixel circuit 102.
  • Third Embodiment 5 is a diagram showing the configuration of a pixel circuit according to the third embodiment.
  • the pixel circuit 103 according to this embodiment is also formed in a first semiconductor layer 301 and a second semiconductor layer 302, similarly to the first embodiment.
  • the data sampling capacitive element Cdt and the buffer circuit 30 are provided in the second semiconductor layer 302. Therefore, the power supply line VDD, the buffer gate signal line BS, and the ground line GND are also arranged in the second semiconductor layer 302. In addition, a dummy transistor Tr40 is provided in the first semiconductor layer 301.
  • a data signal is input to the sampling transistor Tr10 through the data signal line DT formed in the first semiconductor layer 301.
  • the voltage value of this data signal is transmitted from the first semiconductor layer 301 to the second semiconductor layer 302 and held in the data sampling capacitance element Cdt.
  • switching noise generated in the sampling transistor Tr10 is suppressed by the dummy transistor Tr40 provided in the first semiconductor layer 301.
  • the data signal held in the data sampling capacitive element Cdt is amplified by the buffer circuit 30 in the second semiconductor layer 302 and transmitted from the second semiconductor layer 302 to the first semiconductor layer 301.
  • the transfer transistor Tr20 is turned on based on the gate signal input through the transfer gate signal line TGT, the data signal amplified by the buffer circuit 30 is transferred to the liquid crystal element PX in the first semiconductor layer 301 via the transfer transistor Tr20. At this time, the voltage value of the data signal is held in the data transfer capacitance element Cpx in the first semiconductor layer 301.
  • the liquid crystal element PX optically modulates the incident light based on the data signal.
  • a two-dimensional image or a three-dimensional image based on the data signal is output from the first semiconductor layer 301.
  • the data sampling capacitive element Cdt and the buffer circuit 30 sampling transistor Tr10 which are electronic components involved in driving the liquid crystal element PX, are disposed on the second semiconductor layer 302. Therefore, the planar area of the pixel circuit 103 according to this embodiment can be made smaller than the planar area of the pixel circuit 101 according to the comparative example. This allows the pixel circuit to be miniaturized to reduce the chip area. As a result, it becomes possible to prevent the device from becoming larger.
  • Fourth Embodiment 6 is a diagram showing the configuration of a pixel circuit according to the fourth embodiment.
  • the pixel circuit 104 according to this embodiment similarly to the pixel circuit 103 according to the above-described third embodiment, the data sampling capacitive element Cdt and the buffer circuit 30 are provided in the second semiconductor layer 302.
  • the configuration of the buffer circuit 30 is different from that of the third embodiment.
  • the buffer circuit 30 according to the third embodiment is a source follower circuit in which the source of the first buffer transistor Tr31 is connected to the ground line GND via the second buffer transistor Tr32.
  • the buffer circuit 30 according to the present embodiment is a voltage follower circuit.
  • the buffer circuit 30 further includes a third buffer transistor Tr33, a fourth buffer transistor Tr34, and a fifth buffer transistor Tr35 in addition to a first buffer transistor Tr31 and a second buffer transistor Tr32.
  • the third buffer transistor Tr33 and the fourth buffer transistor Tr34 are both P-type transistors and form a current mirror circuit.
  • the gates of the third buffer transistor Tr33 and the fourth buffer transistor Tr34 are connected to each other.
  • the sources of the third buffer transistor Tr33 and the fourth buffer transistor Tr34 are commonly connected to the power supply line VDD.
  • the drain of the third buffer transistor Tr33 is connected to the drain of the first buffer transistor Tr31.
  • the drain of the fourth buffer transistor Tr34 is connected to the gate of itself and the third buffer transistor Tr33.
  • the fifth buffer transistor Tr35 is composed of an N-type transistor.
  • the gate of the fifth buffer transistor Tr35 corresponds to the output terminal of the buffer circuit 30 and is connected to the drain of the transfer transistor Tr20.
  • the drain of the fifth buffer transistor Tr35 is connected to the gates of the third buffer transistor Tr33 and the fourth buffer transistor Tr34 and to the drain of the fourth buffer transistor Tr34.
  • the source of the fifth buffer transistor Tr35 is connected to the drain of the second buffer transistor Tr32.
  • a data signal is input to the sampling transistor Tr10 through the data signal line DT formed in the first semiconductor layer 301.
  • the voltage value of this data signal is transmitted from the first semiconductor layer 301 to the second semiconductor layer 302 and held in the data sampling capacitance element Cdt.
  • switching noise generated in the sampling transistor Tr10 is suppressed by the dummy transistor Tr40 provided in the first semiconductor layer 301.
  • the buffer circuit 30 is a voltage follower circuit. Therefore, in the buffer circuit 30, the third buffer transistor Tr33 to the fifth buffer transistor Tr35 perform a feedback operation so that the gate voltage of the first buffer transistor Tr31, in other words the input voltage, and the gate voltage of the fifth buffer transistor Tr35, in other words the output voltage, match.
  • the transfer transistor Tr20 is turned on based on the gate signal input through the transfer gate signal line TGT, the data signal amplified by the buffer circuit 30 is transferred to the liquid crystal element PX in the first semiconductor layer 301 via the transfer transistor Tr20. At this time, the voltage value of the data signal is held in the data transfer capacitance element Cpx in the first semiconductor layer 301.
  • the liquid crystal element PX optically modulates the incident light based on the data signal.
  • a two-dimensional image or a three-dimensional image based on the data signal is output from the first semiconductor layer 301.
  • the data sampling capacitive element Cdt and the buffer circuit 30 sampling transistor Tr10 which are electronic components involved in driving the liquid crystal element PX, are disposed on the second semiconductor layer 302. Therefore, the planar area of the pixel circuit 104 according to this embodiment can be made smaller than the planar area of the pixel circuit 101 according to the comparative example. This allows the pixel circuit to be miniaturized to reduce the chip area. As a result, it becomes possible to prevent the device from becoming larger.
  • the buffer circuit 30 can be made into a voltage follower circuit.
  • the buffer circuit 30 according to this embodiment is less susceptible to the effects of fluctuations in the electrical characteristics (e.g., gate-source threshold voltage) of the first buffer transistor Tr31 and the second buffer transistor Tr32 compared to the buffer circuit 30 according to the third embodiment, which is configured as a source follower circuit. This improves the gain and accuracy of the output signal of the buffer circuit 30.
  • the fifth Embodiment 7 is a diagram showing the configuration of a pixel circuit according to the fifth embodiment.
  • the pixel circuit 105 according to this embodiment as in the second embodiment, only the sampling transistor is disposed in the second semiconductor layer 302.
  • the number of sampling transistors and transfer transistors is different from that in the second embodiment.
  • the pixel circuit 105 has a first sampling transistor Tr11 and a second sampling transistor Tr12, and also has a first transfer transistor Tr21 and a second transfer transistor Tr22.
  • the pixel circuit 105 according to this embodiment is a so-called capacitance holding type, the data sampling capacitive element Cdt and the buffer circuit 30 are not provided.
  • the first sampling transistor Tr11 and the second sampling transistor Tr12 are disposed in the second semiconductor layer 302.
  • the first sampling transistor Tr11 and the second sampling transistor Tr12 are both CMOS transistors.
  • the gate of the N-type transistor of the first sampling transistor Tr11 is connected to the first sampling gate signal line GT1.
  • the gate of the P-type transistor of the first sampling transistor Tr11 is connected to the first inverted sampling gate signal line xGT1.
  • the drain of the first sampling transistor Tr11 is connected to the first data signal line DT1.
  • the source of the first sampling transistor Tr11 is connected to one end of the first data transfer capacitance element Cpx1.
  • the gate of the N-type transistor of the second sampling transistor Tr12 is connected to the second sampling gate signal line GT2.
  • the gate of the P-type transistor of the second sampling transistor Tr12 is connected to the second inverted sampling gate signal line xGT2.
  • the drain of the second sampling transistor Tr12 is connected to the second data signal line DT2.
  • the source of the second sampling transistor Tr12 is connected to one end of the second data transfer capacitance element Cpx2.
  • the first transfer transistor Tr21 and the second transfer transistor Tr22 are disposed in the first semiconductor layer 301.
  • the first transfer transistor Tr21 and the second transfer transistor Tr22 are both N-type transistors.
  • the gate of the first transfer transistor Tr21 is connected to the first transfer gate signal line TGT1.
  • the drain of the first transfer transistor Tr21 is connected to one end of the first data transfer capacitance element Cpx1 and the source of the first sampling transistor Tr11.
  • the source of the first transfer transistor Tr21 is connected to the liquid crystal element PX.
  • the gate of the second transfer transistor Tr22 is connected to the second transfer gate signal line TGT2.
  • the drain of the second transfer transistor Tr22 is connected to one end of the second data transfer capacitive element Cpx2 and the source of the second sampling transistor Tr12.
  • the source of the second transfer transistor Tr22 is connected to the liquid crystal element PX in common with the source of the first transfer transistor Tr21.
  • a first data signal is input to the first sampling transistor Tr11 through the first data signal line DT1 formed in the second semiconductor layer 302.
  • the voltage value of this first data signal is transmitted from the second semiconductor layer 302 to the first semiconductor layer 301 and held in the first data transfer capacitance element Cpx1.
  • the first transfer transistor Tr21 when the first transfer transistor Tr21 is turned on based on a gate signal input through the first transfer gate signal line TGT1 formed in the first semiconductor layer 301, the first data signal held in the first data transfer capacitance element Cpx1 is transferred to the liquid crystal element PX via the first transfer transistor Tr21.
  • the second sampling transistor Tr12 when the second sampling transistor Tr12 is turned on based on a gate signal input through the second sampling gate signal line GT2 formed in the second semiconductor layer 302, for example, the second data signal transferred to the liquid crystal element PX in the second frame period is input to the second sampling transistor Tr12 through the second data signal line DT2 formed in the second semiconductor layer 302.
  • the voltage value of this second data signal is transmitted from the second semiconductor layer 302 to the first semiconductor layer 301 and held in the second data transfer capacitance element Cpx2.
  • the second transfer transistor Tr22 when the second transfer transistor Tr22 is turned on based on the gate signal input through the second transfer gate signal line TGT2 formed in the first semiconductor layer 301, the second data signal held in the second data transfer capacitance element Cpx2 is transferred to the liquid crystal element PX via the second transfer transistor Tr22.
  • the first sampling transistor Tr11 when the first sampling transistor Tr11 is turned on based on the gate signal input through the first sampling gate signal line GT1 formed in the second semiconductor layer 302, a new first data signal to be transferred to the liquid crystal element PX in, for example, the third frame period is input to the first sampling transistor Tr11 through the first data signal line DT1 formed in the second semiconductor layer 302. Thereafter, the above operation is repeated.
  • the liquid crystal element PX optically modulates the incident light based on the first data signal and the second data signal.
  • a two-dimensional image or a three-dimensional image based on the data signal is output from the first semiconductor layer 301.
  • the first sampling transistor Tr11 and the second sampling transistor Tr12 which are electronic components involved in driving the liquid crystal element PX, are disposed on the second semiconductor layer 302. Therefore, the planar area of the pixel circuit 105 according to this embodiment can be made smaller than the planar area of a pixel circuit in which these sampling transistors are disposed on the first semiconductor layer 301. This makes it possible to miniaturize the pixel circuit and reduce the chip area. As a result, it becomes possible to prevent the device from becoming larger.
  • the pixel circuit 105 does not require the data sampling capacitive element Cdt and the buffer circuit 30, so the circuit area can be further reduced.
  • Sixth Embodiment 8 is a diagram showing the configuration of a pixel circuit according to the sixth embodiment.
  • a signal generating circuit 50 that generates a data signal is provided.
  • the pixel circuit 106 does not require a sampling transistor Tr10 and a data signal line DT.
  • the signal generating circuit 50 is one of the electronic components involved in driving the liquid crystal element PX, and includes a comparison circuit 51, an AND circuit 52, a level shift circuit 53, and a DAC (Digital Analog Converter) transistor Tr54.
  • the comparison circuit 51, the AND circuit 52, and the level shift circuit 53 are formed in the second semiconductor layer 302, and the DAC transistor Tr54 is formed in the first semiconductor layer 301.
  • the comparison circuit 51 compares a digital signal consisting of a predetermined number of bits indicating the gradation value of the liquid crystal element PX with a reference signal. This gradation value is stored, for example, in a memory circuit (not shown).
  • the reference signal is output from a counter (not shown) and is a signal based on a count value that is counted up from a minimum value to a maximum value.
  • the AND circuit 52 performs a logical AND operation on the comparison result of the comparison circuit 51.
  • the level shift circuit 53 boosts the voltage value of the pulse signal indicating the result of the logical operation of the AND circuit 52 to a voltage value suitable for analog conversion in the DAC transistor Tr54.
  • DAC transistor Tr54 is composed of an N-type transistor, and performs switching operation based on the pulse signal level-shifted by level shift circuit 53.
  • a ramp signal RMP indicating analog gradation is input to the drain of DAC transistor Tr54 from the peripheral circuitry of the pixel.
  • the source of DAC transistor Tr54 is connected to one end of the data sampling capacitance element Cdt.
  • a pulse signal is first generated by the comparison circuit 51, the AND circuit 52, and the level shift circuit 53.
  • the ramp signal RMP is input to the DAC transistor Tr54 at the timing when the DAC transistor Tr54 is turned on based on the pulse signal.
  • the signal generating circuit 50 converts the digital signal input to the comparison circuit 51 into an analog data signal using the ramp signal RMP. This data signal is held in the data sampling capacitance element Cdt in the first semiconductor layer 301.
  • the data signal held in the data sampling capacitive element Cdt is amplified by the buffer circuit 30 in the first semiconductor layer 301.
  • the transfer transistor Tr20 is turned on based on the gate signal input through the transfer gate signal line TGT, the data signal amplified by the buffer circuit 30 is transferred to the liquid crystal element PX in the first semiconductor layer 301 via the transfer transistor Tr20. At this time, the voltage value of the data signal is held in the data transfer capacitance element Cpx in the first semiconductor layer 301.
  • the liquid crystal element PX optically modulates the incident light based on the data signal.
  • a two-dimensional image or a three-dimensional image based on the data signal is output from the first semiconductor layer 301.
  • pixel functions are concentrated in the first semiconductor layer 301. Furthermore, the signal generating circuit 50, which was conventionally arranged around the pixel circuit 106, is now distributed between the first semiconductor layer 301 and the signal generating circuit 50. This makes it possible to reduce the chip area on which the pixel circuit 106 is mounted. As a result, it becomes possible to prevent the device from becoming too large.
  • the signal generating circuit 50 is formed in the second semiconductor layer 302 that is laminated on the first semiconductor layer 301. This eliminates the need for an analog data signal line DT, improving the data processing speed. This allows for faster operation.
  • the pixel circuits described in the first to sixth embodiments above can be applied to various spatial light modulators, which will be described below. Therefore, an example of application of an electro-optical device will be described.
  • the electro-optical device can function as a spatial light modulator that reflects light transmitted through the liquid crystal element PX and outputs it from the display surface.
  • the electro-optical device 1 can control the degree of phase modulation by the liquid crystal element PX, taking into account, for example, the double pass caused by reflection.
  • FIG. 9 is a diagram showing an example of applying an electro-optical device to a laser processing device.
  • the laser processing device 108 shown in FIG. 9 includes a light source 800, an electro-optical device 801, a mirror 802, a mirror 803, an optical system 804, a focusing unit 805, and a support unit 806.
  • the light source 800 may be, for example, a solid-state laser, liquid laser, or gas laser, or may be a semiconductor laser such as a laser diode (LD).
  • the light source 800 emits laser light, for example, by a pulse transmission method.
  • the laser light may be linearly polarized.
  • the electro-optical device 801 includes any of the pixel circuits described in the first to sixth embodiments.
  • the pixel circuits of the electro-optical device 801 may have a pixel pitch that allows appropriate phase modulation in the laser processing device 108, for example, a pixel pitch of 3.6 um or less.
  • the electro-optical device 801 appropriately phase-modulates the laser light reflected by the mirror 802 and outputs it to the mirror 803.
  • Mirror 802 reflects the laser light output from light source 800.
  • Mirror 803 reflects the laser light output from electro-optical device 801.
  • the optical system 804 is an imaging optical system, and may be, for example, a double-telecentric optical system in which the reflecting surface of the electro-optical device 801 and the entrance pupil plane of the focusing unit 805 are in an imaging relationship.
  • the focusing unit 805 focuses the laser light and irradiates it onto the surface of the workpiece Ob.
  • the support unit 806 supports the workpiece Ob by, for example, adsorbing the workpiece Ob so that the upper surface of the workpiece Ob is parallel to the horizontal plane.
  • the support unit 806 may be configured to be capable of translational movement and rotation within the horizontal plane, for example.
  • the operation of the laser processing device 108 is explained below.
  • the laser light emitted from the light source 800 is reflected by the mirror 802 and enters the electro-optical device 801.
  • the electro-optical device 801 light that has been appropriately phase-modulated by a phase modulation element in a pixel circuit provided as a reflective pixel in the electro-optical device 801 is emitted as reflected light to the mirror 803.
  • the laser light is phase-modulated and emitted without modifying the polarization plane of the electro-optical device 801.
  • the phase-modulated laser light output from the electro-optical device 801 is reflected by the mirror 803 to the optical system 804.
  • the optical system 804 forms a telecentric optical system in which the reflecting surface of the electro-optical device 801 and the entrance pupil plane of the focusing unit 805 are in an imaging relationship, so that the laser light output from the electro-optical device 801 forms an image on the entrance pupil plane of the focusing unit 805.
  • the focusing unit 805 focuses and irradiates the laser light on the flat surface of the workpiece Ob, which is placed in an appropriate position by the support unit 806, and projects the image formed on the incident surface onto the surface of the workpiece Ob at a predetermined magnification. As a result, a modified area of the pattern of the projected image is formed on the surface of the workpiece Ob.
  • an image forming a pattern to be formed in the modified region is formed by an electro-optical device 801.
  • the electro-optical device 801 can prevent an increase in size. Therefore, it is also possible to prevent an increase in size of the laser processing device 108 equipped with such an electro-optical device 801.
  • the optical computing device 109 includes a light source 900, a light valve 901, a plurality of electro-optical devices 902, and a detection unit 903.
  • the electro-optical device 902 can be a transmissive liquid crystal display device by including any of the pixel circuits described in the first to sixth embodiments.
  • the electro-optical devices 902 are overlapped with a predetermined gap between them.
  • the light source 900 irradiates the light valve 901 with laser light.
  • the light valve 901 is, for example, a light-transmitting optical modulator, and modulates the light intensity of the laser light incident from the light source 900 based on a control signal (image data) input from the outside. As a result, the light valve 901 generates image light of a pattern according to the control signal input from the outside.
  • the light valve 901 irradiates the generated image light to a first electro-optical device 902 that faces the light valve 901.
  • the image light is phase-modulated by the first electro-optical device 902, and the light obtained thereby is irradiated to a second electro-optical device 902 that faces the first electro-optical device 902.
  • the light irradiated to the second electro-optical device 902 is phase-modulated by the second electro-optical device 902, and the light obtained thereby is irradiated to a third electro-optical device 902 that faces the second electro-optical device 902.
  • the image light is phase modulated by each electro-optical device 902, and the light output from the last electro-optical device 902 is detected by the detection unit 903.
  • the detection unit 903 estimates the image data input to the light valve 901 based on the input light.
  • the light source 900 and the light valve 901 may be omitted.
  • image light input from outside may be irradiated onto the first electro-optical device 902.
  • a light-transmitting paper surface on which characters are written or a picture is drawn may be placed on the light incident surface of the first electro-optical device 902, and the external light transmitted through the paper surface may be detected by the first electro-optical device 902.
  • the phase distribution that determines the processing content in the optical computing device 109 is formed by the electro-optical device 902. This makes it possible to realize optical computing that can be miniaturized.
  • FIG. 11 is a diagram showing an example of the appearance of a head mounted display 110.
  • the head mounted display 110 has, for example, ear hooks 112 for wearing on the user's head on both sides of a glasses-shaped display unit 111.
  • the electro-optical device according to the above-described embodiment and the like can be applied to such a head mounted display 110.
  • FIG. 12 is a diagram showing an example of the appearance of another head mounted display 120.
  • the head mounted display 120 is a see-through type head mounted display having a main body 121, an arm 122, and a lens barrel 123.
  • This head mounted display 120 is attached to glasses 128.
  • the main body 121 has a control board and a display unit for controlling the operation of the head mounted display 120.
  • This display unit emits image light of a display image.
  • the arm 122 connects the main body 121 and the lens barrel 123, and supports the lens barrel 123.
  • the lens barrel 123 projects the image light supplied from the main body 121 through the arm 122 toward the user's eyes through the lens 129 of the glasses 128.
  • the electro-optical device according to the above embodiment can be applied to such a head mounted display 120.
  • the head mounted display 120 is a so-called light guide plate type head mounted display, but is not limited to this and may be, for example, a so-called birdbath type head mounted display.
  • the birdbath type head mounted display includes, for example, a beam splitter and a partially transparent mirror.
  • the beam splitter outputs light encoded with image information toward the mirror, and the mirror reflects the light toward the user's eyes.
  • Both the beam splitter and the partially transparent mirror are partially transparent. This allows light from the surrounding environment to reach the user's eyes.
  • FIG. 13A and 13B are diagrams showing an example of the appearance of a digital still camera 130.
  • FIG. 13A shows a front view
  • FIG. 13B shows a rear view.
  • This digital still camera 130 is a lens-interchangeable single-lens reflex type camera, and has a camera body 131, a photographing lens unit 132, a grip unit 133, a monitor 134, and an electronic viewfinder 135.
  • the photographing lens unit 132 is an interchangeable lens unit, and is provided near the center of the front of the camera body 131.
  • the grip unit 133 is provided on the left side of the front of the camera body 131, and the photographer holds the grip unit 133.
  • the monitor 134 is provided on the left side of the center of the rear of the camera body 131.
  • the electronic viewfinder 135 is provided above the monitor 134 on the rear of the camera body 131. A photographer can visually confirm the optical image of the subject guided through the photographing lens unit 132 and determine the composition by looking through the electronic viewfinder 135.
  • the electro-optical device according to the above-described embodiments can be applied to the electronic viewfinder 135.
  • FIG. 14 is a diagram showing an example of the appearance of a television device 140.
  • the television device 140 has an image display screen unit 141 including a front panel 142 and a filter glass 143.
  • the electro-optical device according to the above-described embodiments and the like can be applied to this image display screen unit 141.
  • (Application Example 7) 15 is a diagram illustrating an example of the appearance of a smartphone 150.
  • the smartphone 150 has a display unit 151 that displays various information, and an operation unit 152 that includes buttons and the like that accept operation inputs by a user.
  • the electro-optical device according to the above-described embodiment and the like can be applied to this display unit 151.
  • FIGS. 16A and 16B are diagrams illustrating an example of a configuration of a vehicle to which the electro-optical device of the present disclosure is applied, Fig. 16A illustrates an example of the interior of the vehicle as viewed from the rear of the vehicle 200, and Fig. 16B illustrates an example of the interior of the vehicle as viewed from the left rear of the vehicle 200.
  • the vehicle in Figures 16A and 16B has a center display 201, a console display 202, a head-up display 203, a digital rearview mirror 204, a steering wheel display 205, and a rear entertainment display 206.
  • the center display 201 is disposed on the dashboard 261 in a position facing the driver's seat 262 and the passenger seat 263.
  • FIG. 16A shows an example of a horizontally elongated center display 201 extending from the driver's seat 262 to the passenger seat 263, but the screen size and location of the center display 201 are not limited to this.
  • the center display 201 can display information detected by various sensors. As a specific example, the center display 201 can display an image captured by an image sensor, a distance image to an obstacle in front of or to the side of the vehicle measured by a ToF sensor, and the body temperature of an occupant detected by an infrared sensor.
  • the center display 201 can be used to display, for example, at least one of safety-related information, operation-related information, a life log, health-related information, authentication/identification-related information, and entertainment-related information.
  • the safety-related information is information based on the detection results of the sensor, such as detection of drowsiness, detection of distraction, detection of tampering by children in the vehicle, whether or not a seat belt is fastened, and detection of an occupant being left behind.
  • the operation-related information is information on gestures related to the operation of the occupant detected using the sensor.
  • the gestures may include the operation of various equipment in the vehicle, such as the operation of the air conditioning equipment, navigation equipment, AV (Audio Visual) equipment, lighting equipment, etc.
  • the life log includes the life log of all occupants. For example, the life log includes a record of the behavior of each occupant. By acquiring and storing the life log, it is possible to confirm the state of the occupants when an accident occurs.
  • the health-related information includes the body temperature of the occupants detected using a temperature sensor and information on the health condition of the occupants estimated based on the detected body temperature.
  • the information on the health condition of the occupants may be estimated based on the face of the occupants captured by an image sensor.
  • the information on the health condition of the occupants may also be estimated based on the content of the occupants' answers obtained by having a conversation with the occupants using an automated voice.
  • Authentication/identification-related information includes information such as a keyless entry function that uses a sensor to perform facial recognition, and a function that automatically adjusts seat height and position using facial recognition.
  • Entertainment-related information includes information on AV device operations performed by occupants detected by sensors, and information on content to be displayed that is appropriate for occupants detected and recognized by sensors.
  • the console display 202 can be used to display, for example, life log information.
  • the console display 202 is disposed near the shift lever 265 on the center console 264 between the driver's seat 262 and the passenger seat 263.
  • the console display 202 can also display information detected by various sensors.
  • the console display 202 may also display an image of the surroundings of the vehicle captured by an image sensor, or may display an image showing the distance to obstacles around the vehicle.
  • the head-up display 203 is virtually displayed behind the windshield 266 in front of the driver's seat 262.
  • the head-up display 203 can be used to display, for example, at least one of safety-related information, operation-related information, a life log, health-related information, authentication/identification-related information, and entertainment-related information. Since the head-up display 203 is often virtually positioned in front of the driver's seat 262, it is suitable for displaying information directly related to the operation of the vehicle, such as the vehicle speed, the remaining fuel, and the remaining battery charge.
  • the digital rearview mirror 204 can not only display the rear of the vehicle, but also show the state of passengers in the back seats, so it can be used to display life log information of passengers in the back seats, for example.
  • the steering wheel display 205 is disposed near the center of the steering wheel 267 of the vehicle.
  • the steering wheel display 205 can be used to display, for example, at least one of safety-related information, operation-related information, life log, health-related information, authentication/identification-related information, and entertainment-related information.
  • the steering wheel display 205 since the steering wheel display 205 is located near the driver's hands, it is suitable for displaying life log information such as the driver's body temperature, and for displaying information related to the operation of AV equipment, air conditioning equipment, etc.
  • the rear entertainment display 206 is attached to the back side of the driver's seat 262 and the passenger seat 263, and is intended for viewing by rear seat passengers.
  • the rear entertainment display 206 can be used to display at least one of safety-related information, operation-related information, life log, health-related information, authentication/identification-related information, and entertainment-related information, for example.
  • information related to the rear seat passengers is displayed on the rear entertainment display 206.
  • the rear entertainment display 206 may display, for example, information related to the operation of AV equipment and air conditioning equipment, or may display the results of measuring the body temperature of the rear seat passengers using the temperature sensor 5.
  • the electro-optical device can be applied to the center display 201, the console display 202, the head-up display 203, the digital rear mirror 204, the steering wheel display 205, and the rear entertainment display 206.
  • Fig. 17 is a diagram showing an example of the optical configuration of a liquid crystal projector.
  • the liquid crystal projector 300 shown in Fig. 17 includes a light source 311 that emits light, a first lens array 312 arranged on the emission side of the light from the light source 311, a mirror 314 that reflects the light emitted from the first lens array 312 and changes the optical path (optical axis 310) of the emitted light by 90°, and a second lens array 313 on which the reflected light from the mirror 314 is incident.
  • the mirror 314 is preferably a total reflection mirror.
  • the first lens array 312 and the second lens array 313 each have a plurality of microlenses 312M and 313M arranged two-dimensionally.
  • the first lens array 312 and the second lens array 313 are intended to homogenize the illuminance distribution of light, and have the function of splitting the incident light into a plurality of small beams.
  • UV (Ultra Violet)/IR (Infrared) cut filter may be installed between the light source 311 and the first lens array 312.
  • Light source 311 emits white light containing red, blue, and green light, which is required for color image display.
  • Light source 311 includes an emitter (not shown) that emits white light, and a reflector that reflects and collects the light emitted from the emitter.
  • the light emitter may be, for example, an ultra-high pressure mercury lamp, a halogen lamp, a metal halide lamp, or a xenon lamp.
  • the reflector should have a shape that provides good light collection efficiency, and has a rotationally symmetric concave shape, such as an ellipsoid or a paraboloid.
  • the light emitter's emission point is located at the focal position of the concave reflector.
  • the white light emitted from the light emitter of the light source 311 is converted to approximately parallel light by the reflector, passes through the first lens array 312, and enters the mirror 314.
  • the liquid crystal projector 300 illustrated in FIG. 17 has a PS synthesis element 315, a condenser lens 316, and a dichroic mirror 317 on the light output side from the second lens array 313.
  • the PS synthesis element 315 has a plurality of retardation plates 315A at positions corresponding to the spaces between adjacent microlenses in the second lens array 313.
  • a half-wave plate is one example of the retardation plate 315A.
  • the PS combining element 315 separates the incident light into a P-polarized component and an S-polarized component.
  • the PS combining element 315 outputs one of the two separated polarized lights from the polarization conversion element while maintaining its polarization direction (e.g., P-polarized component), and converts the other polarized light (e.g., S-polarized component) into the other polarized component (e.g., P-polarized component) by the action of the half-wave plate 315A and outputs it.
  • the light emitted from the PS synthesis element 315 is collected by the condenser lens 316 and enters the dichroic mirror 317.
  • the dichroic mirror 317 separates the incident light into red light LR and the other colors by reflecting, for example, red light LR and transmitting the other colors of light.
  • the liquid crystal projector 300 has a mirror 318, a field lens 324R, an entrance side polarizing plate 330I, a liquid crystal panel 325R, and an exit side polarizing plate 330S along the optical path of the red light LR color-separated by the dichroic mirror 317.
  • a total reflection mirror is preferably used as the mirror 318.
  • the mirror 318 reflects the red light LR that has been color-separated by the dichroic mirror 317 toward the incident-side polarizing plate 330I and the liquid crystal panel 325R.
  • the incident-side polarizing plate 330I transmits only the red light LR incident from the mirror 318 that is oriented in the same direction as the polarization axis 330a.
  • the liquid crystal panel 325R spatially modulates the red light LR incident through the incident polarizing plate 330I according to the input image data.
  • the exit polarizing plate 330S passes the modulated red light LR from the liquid crystal panel 325R that is in a direction that coincides with the polarization axis 330b.
  • the liquid crystal projector 300 has a dichroic mirror 319 along the optical path of the other color light separated by the dichroic mirror 317.
  • the dichroic mirror 319 separates the incident light into green light LG and blue light LB by, for example, reflecting green light LG and transmitting blue light LB.
  • the optical path of the green light LG that has been color-separated by the dichroic mirror 319 includes a field lens 324G, an incident polarizing plate 330I, a liquid crystal panel 325G, and an exit polarizing plate 330S.
  • the incident-side polarizing plate 330I transmits the green light LG incident from the dichroic mirror 319 in a direction that coincides with the polarization axis 330a.
  • the liquid crystal panel 325G spatially modulates the green light LG incident through the incident-side polarizing plate 330I according to the input image data.
  • the exit polarizing plate 330S transmits the modulated green light LG from the liquid crystal panel 325G in a direction that coincides with the polarization axis 330b.
  • a relay lens 320 Furthermore, along the optical path of the blue light LB color-separated by the dichroic mirror 319, there are provided a relay lens 320, a mirror 321, a relay lens 322, a mirror 323, a field lens 324B, an entrance polarizing plate 330I, a liquid crystal panel 325B, and an exit polarizing plate 330S.
  • Mirrors 321 and 323 are preferably total reflection mirrors.
  • Mirror 321 reflects the blue light LB incident via relay lens 320 toward mirror 323.
  • Mirror 323 reflects the blue light LB reflected by mirror 321 and incident via relay lens 322 toward incident side polarizing plate 330I and liquid crystal panel 325B.
  • the incident-side polarizing plate 330I transmits the green light LG incident from the mirror 323 in a direction that coincides with the polarization axis 330a.
  • the liquid crystal panel 325B spatially modulates the blue light LB that is reflected by the mirror 323 and enters through the field lens 324B and the incident side polarizing plate 330I according to the input image data.
  • Output polarizing plate 330S passes only the modulated blue light LB from liquid crystal panel 325B, the light whose direction coincides with polarization axis 330b.
  • cross prism 326 is installed, which has the function of synthesizing these three colored lights.
  • the cross prism 326 is formed by joining four right-angle prisms, each having an entrance surface 326R, 326G, 326B on which the red light LR, green light LG, and blue light LB are incident, respectively, and an exit surface 326T from which the light resulting from the combination of the red light LR, green light LG, and blue light LB exits.
  • a dichroic film is coated on the joint surfaces of each rectangular prism so that the green light LG incident on the cross prism 326 is transmitted toward the exit surface 326T, and the red light LR and blue light LB incident on the cross prism 326 are reflected toward the exit surface 326T.
  • the cross prism 326 combines the three colored lights incident on the entrance surfaces 326R, 326G, and 326B and emits them from the exit surface 326T.
  • the liquid crystal projector 300 also has a projection lens 327 for projecting the combined light emitted from the cross prism 326 onto a screen 328.
  • the projection lens 327 is preferably made up of multiple lenses, and has a zoom function for adjusting the size of the image projected onto the screen 328, and a focusing function.
  • liquid crystal display element whether it is an LCD with built-in drive, an LCD with an external drive circuit, an LCD of various sizes ranging from 1 inch diagonal to 15 inches or more, a simple matrix type, a TFD active matrix type, a passive matrix drive type, an optical rotation mode, or a birefringence mode.
  • the electro-optical device according to the above embodiment can be applied to each of the liquid crystal panels 325R, 325G, and 325B.
  • This technology can be configured as follows:
  • a liquid crystal element that is driven based on a data signal indicating a degree of light modulation; a plurality of electronic components involved in driving the liquid crystal element based on the data signal; a first semiconductor layer on which the liquid crystal element and some of the electronic components are disposed; a second semiconductor layer stacked on the first semiconductor layer and having the remaining components of the plurality of electronic components disposed thereon;
  • An electro-optical device comprising:
  • the first semiconductor layer is an oxide semiconductor layer
  • the electro-optical device according to claim 1 wherein the second semiconductor layer is a silicon semiconductor layer.
  • the plurality of electronic components include a sampling transistor for sampling the data signal; a buffer circuit that amplifies the data signal sampled by the sampling transistor;
  • the electro-optical device according to claim 1 or 2 further comprising: a transfer transistor that transfers the data signal amplified by the buffer circuit to the liquid crystal element.
  • the buffer circuit is disposed on the first semiconductor layer,
  • sampling transistor and the transfer transistor are CMOS transistors.
  • the buffer circuit and the transfer transistor are disposed on the first semiconductor layer;
  • sampling transistor is a CMOS transistor.
  • sampling transistor and the transfer transistor are disposed in the first semiconductor layer;
  • the plurality of electronic components include two sampling transistors that sample the data signal, and two transfer transistors that transfer the data signal sampled by the sampling transistors to the liquid crystal element, the two transfer transistors are disposed on the first semiconductor layer;
  • the plurality of electronic components include a signal generating circuit that generates the data signal, a buffer circuit that amplifies the data signal generated by the signal generating circuit, and a transfer transistor that transfers the data signal amplified by the buffer circuit to the liquid crystal element, a part of the signal generating circuit, the buffer circuit, and the transfer transistor are disposed on the first semiconductor layer;
  • the signal generating circuit includes: a comparison circuit that compares a digital signal indicating a grayscale value of the liquid crystal element with a reference signal; an AND circuit that performs a logical AND operation on a comparison result of the comparison circuit; a level shift circuit that level-shifts a voltage of a digital signal indicating a result of the operation of the AND circuit; and a DAC transistor that converts the digital signal into an analog signal and outputs the data signal; the DAC transistor is disposed on the first semiconductor layer;
  • the electro-optical device according to claim 13, wherein the comparison circuit, the AND circuit, and the level shift circuit are disposed on the second semiconductor layer.
  • a spatial light modulator having an electro-optical device comprises: A liquid crystal element that is driven based on a data signal indicating a degree of light modulation; a plurality of electronic components involved in driving the liquid crystal element based on the data signal; a first semiconductor layer on which the liquid crystal element and some of the electronic components are disposed; a second semiconductor layer stacked on the first semiconductor layer and having the remaining components of the plurality of electronic components disposed thereon;
  • a spatial light modulator comprising:
  • Electro-optical device 10 Pixel array 30 Buffer circuit 50 Signal generation circuit 51 Comparison circuit 52 AND circuit 53 Level shift circuit 100 Pixel circuit 101 Pixel circuit 102 Pixel circuit 103 Pixel circuit 104 Pixel circuit 105 Pixel circuit 106 Pixel circuit 301 First semiconductor layer 302 Second semiconductor layer 801 Electro-optical device 902 Electro-optical device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

［課題］大型化を抑制することが可能な電気光学装置を提供する。 ［解決手段］本開示に係る電気光学装置（１００）は、液晶素子（ＰＸ）と、複数の電子部品と、第１半導体層（３０１）と、第２半導体層（３０２）と、を備える。液晶素子は、光変調の度合いを示すデータ信号に基づいて駆動する。複数の電子部品は、データ信号に基づく液晶素子の駆動に関わる。第１半導体層には、液晶素子と、複数の電子部品のうちの一部が配置される。第２半導体層は、第１半導体層に積層され、複数の電子部品のうちの残りの部品が配置される。

Description

電気光学装置および空間光変調器
　本開示は、電気光学装置および空間光変調器に関する。
　入力された電気信号に基づいて光を変調する電気光学装置は、液晶表示装置、立体ディスプレイ、レーザー加工装置等において、幅広い応用が期待されている。電気光学装置は、電極間に液晶層を挟んだパネル構造を有し、液晶層に印加する電圧を制御することによって入射光の位相、振幅、透過率などを変化させることができる。この電圧制御のために、電気光学装置は、画素回路を備えている。
　画素回路は、液晶素子の駆動に関わる電子部品として、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）のようなトランジスタ等の多数の回路素子を有する。また、各回路素子は、例えば亜鉛、スズ、インジウムなどの結晶性酸化物からなる酸化物半導体層に形成される場合がある。この場合、ＭＯＳＦＥＴと比較して、高電圧耐性かつ低リーク電流のトランジスタを形成することができる。
特開２０１３－２５７９３３号公報
　上記のように、画素回路は多数の電子部品で構成される。そのため、全ての電子部品が１つの半導体層に配置されると、回路面積が拡大する。その結果、画素回路を備える電気光学装置の大型化を招いてしまう。
　そこで、本開示は、大型化を抑制することが可能な電気光学装置および空間光変調器を提供する。
　本開示に係る電気光学装置は、光変調の度合いを示すデータ信号に基づいて駆動する液晶素子と、データ信号に基づく液晶素子の駆動に関わる複数の電子部品と、液晶素子と、複数の電子部品のうちの一部が配置される第１半導体層と、第１半導体層に積層され、複数の電子部品のうちの残りの部品が配置される第２半導体層と、を備える。
　前記第１半導体層が酸化物半導体層であり、
　前記第２半導体層がシリコン半導体層であってもよい。
　前記複数の電子部品が、
　前記データ信号をサンプリングするサンプリングトランジスタと、
　前記サンプリングトランジスタにサンプリングされた前記データ信号を増幅するバッファ回路と、
　前記バッファ回路で増幅された前記データ信号を前記液晶素子へ転送する転送トランジスタと、を含んでもよい。
　前記バッファ回路が、前記第１半導体層に配置され、
　前記サンプリングトランジスタおよび前記転送トランジスタが、前記第２半導体層に配置されてもよい。
　前記サンプリングトランジスタおよび前記転送トランジスタが、ＣＭＯＳトランジスタであってもよい。
　前記バッファ回路および前記転送トランジスタが、前記第１半導体層に配置され、
　前記サンプリングトランジスタが、前記第２半導体層に配置されてもよい。
　上記サンプリングトランジスタが、ＣＭＯＳトランジスタであってもよい。
　前記サンプリングトランジスタおよび前記転送トランジスタが、前記第１半導体層に配置され、
　前記バッファ回路が、前記第２半導体層に配置されてもよい。
　前記バッファ回路が、ソースフォロワ回路であってもよい。
　前記バッファ回路が、ボルテージフォロワ回路であってもよい。
　前記複数の電子部品が、前記データ信号をサンプリングする２つのサンプリングトランジスタと、前記サンプリングトランジスタにサンプリングされた前記データ信号を前記液晶素子へ転送する２つの転送トランジスタと、を含み、
　前記２つの転送トランジスタが、前記第１半導体層に配置され、
　前記２つのサンプリングトランジスタが、前記第２半導体層に配置されてもよい。
　上記２つのサンプリングトランジスタが、ＣＭＯＳトランジスタであってもよい。
　前記複数の電子部品が、前記データ信号を生成する信号生成回路と、前記信号生成回路で生成された前記データ信号を増幅するバッファ回路と、前記バッファ回路で増幅された前記データ信号を前記液晶素子に転送する転送トランジスタと、を含み、
　前記信号生成回路の一部、前記バッファ回路、および前記転送トランジスタが前記第１半導体層に配置され、
　前記信号生成回路の残りの部分が前記第２半導体層に配置されてもよい。
　前記信号生成回路は、前記液晶素子の階調値を示すデジタル信号と、基準信号とを比較する比較回路と、前記比較回路の比較結果を論理積演算するＡＮＤ回路と、前記ＡＮＤ回路の演算結果を示すデジタル信号の電圧をレベルシフトするレベルシフト回路と、前記デジタル信号をアナログ変換して前記データ信号を出力するＤＡＣトランジスタと、を含み、
　前記ＤＡＣトランジスタが、前記第１半導体層に配置され、
　前記比較回路、前記ＡＮＤ回路、およびレベルシフト回路が、前記第２半導体層に配置されてもよい。
　本開示に係る空間光変調器は、電気光学装置を備える。前記電気光学装置は、
　光変調の度合いを示すデータ信号に基づいて駆動する液晶素子と、
　前記データ信号に基づく前記液晶素子の駆動に関わる複数の電子部品と、
　前記液晶素子と、前記複数の電子部品のうちの一部が配置される第１半導体層と、
　前記第１半導体層に積層され、前記複数の電子部品のうちの残りの部品が配置される第２半導体層と、を有する。
第１実施形態に係る電気光学装置を模式的に示すブロック図である。 比較例に係る画素回路の構成を示す図である。 第１実施形態に係る画素回路の構成を示す図である。 第２実施形態に係る画素回路の構成を示す図である。 第３実施形態に係る画素回路の構成を示す図である。 第４実施形態に係る画素回路の構成を示す図である。 第５実施形態に係る画素回路の構成を示す図である。 第６実施形態に係る画素回路の構成を示す図である。 電気光学装置をレーザー加工装置に適用する例を示す図である。 電気光学装置を光コンピューティング装置１０９に適用する例を示す図である。 ヘッドマウントディスプレイの外観の一例を表す図である。 他のヘッドマウントディスプレイの外観の一例を表す図である。 デジタルスチルカメラの正面図である。 デジタルスチルカメラの背面図である。 テレビジョン装置の外観の一例を表す図である。 スマートフォンの外観の一例を表す図である。 車両の後部から見た車両の内部の一例を示す図である。 車両の左後方からみた車両の内部の一例を示す図である。 液晶プロジェクタの光学的な構成例を示す図である。
　以下、図面を参照して本開示における実施形態の説明をする。図面は、説明のために用いるものであり、実際の装置における各部の構成の形状、サイズ、または、他の構成とのサイズの比等が図に示されている通りである必要はない。また、図面は、簡略化して書かれているため、図に書かれている以外にも実装上必要な構成は、適切に備えるものとする。また、本開示における説明においては、液晶素子または容量素子の放電については特に記載されていないが、液晶素子または容量素子の少なくとも一方を放電する構造が適宜備えられていてもよい。
　（第１実施形態）
　図１は、第１実施形態に係る電気光学装置を模式的に示すブロック図である。図１に示す電気光学装置１は、画素アレイ１０と、制御回路１２と、垂直駆動回路１４と、水平駆動回路１６と、第１信号線１７と、第２信号線１８と、を備える。
　画素アレイ１０は、第１方向および第１方向に交わる第２方向にアレイ状に配置される複数の画素回路１００を有する。各画素回路１００は、表示素子を有する。各画素回路１００によって、電気光学装置１は、直視用あるいは投射用画像を表示したり、光変調するためのＣＧＨ（Computer-Generated Hologram）を表示したりする。第１方向および第２方向は、限定されない一例として、画素列方向および画素行方向をそれぞれ表す。
　制御回路１２は、画素アレイ１０に表示する画像の表示、または、光変調のための表示を制御する回路である。制御回路１２は、垂直駆動回路１４および水平駆動回路１６に制御信号を送信することによって、画素アレイ１０の各画素回路１００を制御する。
　垂直駆動回路１４は、画素アレイ１０において、どの画素行に属する画素回路１００を駆動させるかを制御する信号を送信する。同一の画素行に属する画素回路１００は、同一の第１信号線１７に接続される。垂直駆動回路１４は、第１信号線１７を介して、それぞれの画素行に属する画素回路１００の駆動を制御する駆動信号を出力する。
　水平駆動回路１６は、垂直駆動回路１４により駆動制御された画素回路１００に対して、画素列ごとに表示の強度または光変調度を示す信号を送信する。同一の画素列に属する画素回路１００は、同一の第２信号線１８に接続される。水平駆動回路１６は、第２信号線１８を介して、それぞれの画素列に属する画素回路１００の強度等を制御する信号（参照信号）を出力する。
　水平駆動回路１６は、一例として、画素列ごとに制御回路１２により制御されたタイミングでランプ信号の出力を開始する。画素回路１００は、適切なタイミングで水平駆動回路１６から第２信号線１８を介して送信されたランプ信号の信号値を読み取ることで、適切な強度または光変調度で液晶素子を駆動する。
　このように、各画素回路１００が適切な駆動をすることで、電気光学装置１は、画素アレイ１０において適切な画像を表示、または、適切な光変調度を設定することができる。
　ここで、図２を参照して、第１実施形態と比較する比較例に係る画素回路の構成について説明する。
　図２は、比較例に係る画素回路の構成を示す図である。図２に示す画素回路１０１は、サンプリングトランジスタＴｒ１０、転送トランジスタＴｒ２０、バッファ回路３０、液晶素子ＰＸ、データサンプリング用容量素子Ｃｄｔ、データ転送用容量素子Ｃｐｘ、およびダミートランジスタＴｒ４０を有する。
　画素回路１０１は、第１半導体層３０１に形成される。第１半導体層３０１は、酸化物半導体層である。また、画素回路１０１に設けられた各トランジスタは、Ｎ型トランジスタである。
　サンプリングトランジスタＴｒ１０は、液晶素子ＰＸの光変調強度を決定するデータ信号をサンプリング処理する。サンプリングトランジスタＴｒ１０のゲートは、サンプリングゲート信号線ＧＴに接続される。サンプリングゲート信号線ＧＴは、上述した第１信号線１７（図１参照）に接続される。サンプリングトランジスタＴｒ１０のドレインは、データ信号線ＤＴに接続される。データ信号線ＤＴは、上述した第２信号線１８（図１参照）に接続される。サンプリングトランジスタＴｒ１０のソースは、データサンプリング用容量素子Ｃｄｔの一端およびバッファ回路３０の入力端子に接続される。
　データサンプリング用容量素子Ｃｄｔは、サンプリングトランジスタＴｒ１０でサンプリング処理されたデータ信号の電圧値を保持する。データサンプリング用容量素子Ｃｄｔの他端は、グランド線ＧＮＤに接続される。
　バッファ回路３０は、データサンプリング用容量素子Ｃｄｔに保持されたデータ信号の電圧値を増幅する。バッファ回路３０は、第１バッファトランジスタＴｒ３１と、第１バッファトランジスタＴｒ３１に直列接続される第２バッファトランジスタＴｒ３２を有する。
　第１バッファトランジスタＴｒ３１のゲートは、バッファ回路３０の入力端子に相当し、データサンプリング用容量素子Ｃｄｔの一端に接続される。第１バッファトランジスタＴｒ３１のドレインは、電源線ＶＤＤに接続される。第１バッファトランジスタＴｒ３１のソースは、第２バッファトランジスタＴｒ３２のドレインに接続される。第１バッファトランジスタＴｒ３１のソースおよび第２バッファトランジスタＴｒ３２のドレインは、バッファ回路３０の出力端子に相当する。
　第２バッファトランジスタＴｒ３２のゲートは、バッファゲート信号線ＢＳに接続される。バッファゲート信号線ＢＳは、サンプリングゲート信号線ＧＴとは別の第１信号線１７に接続される。第２バッファトランジスタＴｒ３２のソースは、グランド線ＧＮＤに接続される。第２バッファトランジスタＴｒ３２は、ゲート電圧に応じて定電流を出力する電流源トランジスタとして機能する。
　転送トランジスタＴｒ２０は、バッファ回路３０で増幅されたデータ信号を液晶素子ＰＸへ転送する。転送トランジスタＴｒ２０のゲートは、転送ゲート信号線ＴＧＴに接続される。転送ゲート信号線ＴＧＴは、サンプリングゲート信号線ＧＴおよびバッファゲート信号線ＢＳとは別の第１信号線１７に接続される。転送トランジスタＴｒ２０のソースは、データ転送用容量素子Ｃｐｘの一端および液晶素子ＰＸに接続される。
　データ転送用容量素子Ｃｐｘは、転送トランジスタＴｒ２０によって転送されたデータ信号の電圧値を保持する。データ転送用容量素子Ｃｐｘの他端は、グランド線ＧＮＤに接続される。
　液晶素子ＰＸは、データ転送用容量素子Ｃｐｘに保持されているデータ信号に基づいて駆動する。液晶素子ＰＸでは、データ信号の電圧値に応じて液晶分子の角度が設定される。この角度に基づいて、光変調の度合いが画素回路１０１ごとに設定される。液晶素子ＰＸの一端は、データ転送用容量素子Ｃｐｘの一端に接続され、他端は基準電圧線ＶＣＭに接続される。
　ダミートランジスタＴｒ４０は、サンプリングトランジスタＴｒ１０のスイッチングノイズを打ち消す。ダミートランジスタＴｒ４０のゲートは、反転サンプリングゲート信号線ｘＧＴに接続される。反転サンプリングゲート信号線ｘＧＴは、サンプリングゲート信号線ＧＴ、転送ゲート信号線ＴＧＴおよびバッファゲート信号線ＢＳとは別の第１信号線１７に接続される。ダミートランジスタＴｒ４０のドレインおよびソースは、サンプリングトランジスタＴｒ１０のソースに共通に接続される。本実施形態では、ダミートランジスタＴｒ４０のチャネル長およびチャネル幅のサイズは、サンプリングトランジスタＴｒ１０の半分程度である。
　上記のように構成された画素回路１０１には、サンプリングトランジスタＴｒ１０または転送トランジスタＴｒ２０のスイッチングノイズや動作スピード不足といった技術課題が懸念される。この技術課題の対策として、スイッチングノイズを打ち消すためのダミートランジスタＴｒ４０の設置が有効である。また、スイッチングノイズを吸収するために、データサンプリング用容量素子Ｃｄｔおよびデータ転送用容量素子Ｃｐｘの容量値を増加させることも有効である。さらに、オン抵抗を下げるためにサンプリングトランジスタＴｒ１０または転送トランジスタＴｒ２０のサイズを拡大することも有効である。しかし、これらの対策は、画素回路１０１の平面積の拡大を招く。そのため、装置の大型化が避けられなくなる。
　そこで、第１実施形態に係る画素回路１００では、装置の大型化を抑制しつつ、トランジスタ特性の改善を図っている。以下、画素回路１００の回路構成について詳しく説明する。
　図３は、第１実施形態に係る画素回路１００の回路構成を示す図である。上述した比較例に係る画素回路１０１と同様の回路素子については同じ符号を付し、詳細な説明を省略する。
　本実施形態に係る画素回路１００は、第１半導体層３０１および第２半導体層３０２に形成される。第２半導体層３０２は、第１半導体層３０１下に積層される。第１半導体層３０１および第２半導体層３０２は、一体に形成されたモノシリック構造を有する。第１半導体層３０１は、比較例と同様に、酸化物半導体層である。一方、第２半導体層３０２は、シリコン半導体層である。
　第１半導体層３０１には、バッファ回路３０、液晶素子ＰＸ、データサンプリング用容量素子Ｃｄｔ、およびデータ転送用容量素子Ｃｐｘが配置される。そのため、電源線ＶＤＤ、バッファゲート信号線ＢＳ、およびグランド線ＧＮＤも第１半導体層３０１に配置される。本実施形態では、バッファ回路３０、データサンプリング用容量素子Ｃｄｔ、およびデータ転送用容量素子Ｃｐｘの各々が、液晶素子ＰＸの駆動に関わる電子部品に相当する。
　一方、第２半導体層３０２には、サンプリングトランジスタＴｒ１０および転送トランジスタＴｒ２０が設けられている。サンプリングトランジスタＴｒ１０および転送トランジスタＴｒ２０の各々は、Ｐ型トランジスタとＮ型トランジスタとが相補的に接続されたＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）トランジスタである。このＣＭＯＳトランジスタも、液晶素子ＰＸの駆動に関わる電子部品に相当する。
　サンプリングトランジスタＴｒ１０のＮ型トランジスタのゲートは、サンプリングゲート信号線ＧＴに接続される。サンプリングトランジスタＴｒ１０のＰ型トランジスタのゲートは、反転サンプリングゲート信号線ｘＧＴに接続される。なお、画素回路１００には、ダミートランジスタＴｒ４０が設けられていない。サンプリングゲート信号線ＧＴおよび反転サンプリングゲート信号線ｘＧＴも第２半導体層３０２に配置される。
　転送トランジスタＴｒ２０のＮ型トランジスタのゲートは、転送ゲート信号線ＴＧＴに接続される。転送トランジスタＴｒ２０のＰ型トランジスタのゲートは、反転転送ゲート信号線ｘＴＧＴに接続される。転送ゲート信号線ＴＧＴおよび反転転送ゲート信号線ｘＴＧＴも第２半導体層３０２に配置される。
　上記のように構成された画素回路１００では、まず、サンプリングトランジスタＴｒ１０が、サンプリングゲート信号線ＧＴおよび反転サンプリングゲート信号線ｘＧＴを通じて入力されるゲート信号に基づいてオンすると、データ信号が、第２半導体層３０２に形成されたデータ信号線ＤＴを通じてサンプリングトランジスタＴｒ１０に入力される。このデータ信号の電圧値は、第２半導体層３０２から第１半導体層３０１に伝送されてデータサンプリング用容量素子Ｃｄｔに保持される。
　続いて、データサンプリング用容量素子Ｃｄｔに保持されたデータ信号は、第１半導体層３０１内でバッファ回路３０によって増幅されて、第１半導体層３０１から第２半導体層３０２に伝送される。
　続いて、転送トランジスタＴｒ２０が、転送ゲート信号線ＴＧＴおよび反転転送ゲート信号線ｘＴＧＴを通じて入力されるゲート信号に基づいてオンすると、バッファ回路３０で増幅されたデータ信号が、転送トランジスタＴｒ２０を介して、第２半導体層３０２から第１半導体層３０１に伝送されて液晶素子ＰＸに転送される。このとき、データ信号の電圧値は、第１半導体層３０１内でデータ転送用容量素子Ｃｐｘに保持される。
　最後に、液晶素子ＰＸがデータ信号に基づいて入射光を光変調する。これにより、データ信号に基づく二次元画像または立体画像が、第１半導体層３０１から出力される。
　上述した比較例に係る画素回路１０１では、図２に示すように液晶素子ＰＸの駆動に関わる電子部品の全てが、第１半導体層３０１に配置される。一方、本実施形態に係る画素回路１００では、複数の電子部品が第１半導体層３０１と第２半導体層３０２とに分散配置される。第２半導体層３０２は第１半導体層３０１に積層されているため、本実施形態に係る画素回路１００は縦型構造を有する。そのため、本実施形態に係る画素回路１００の平面積は、比較例に係る画素回路１０１の平面積よりも小さくすることができる。これにより、画素回路を微細化してチップ面積を縮小することができる。その結果、電気光学装置１の大型化を抑制することが可能となる。
　また、本実施形態では、サンプリングトランジスタＴｒ１０および転送トランジスタＴｒ２０が、シリコン半導体層である第２半導体層３０２に設けられている。シリコン半導体層では、電子移動度が、酸化物半導体層である第１半導体層３０１よりも高くなる。そのため、サンプリングトランジスタＴｒ１０および転送トランジスタＴｒ２０のスイッチング動作が高速化される。これにより、データ信号のサンプリング処理および転送処理を高速化できる。さらに、本実施形態では、サンプリングトランジスタＴｒ１０および転送トランジスタＴｒ２０がＣＭＯＳトランジスタであるため、ダミートランジスタＴｒ４０を配置しなくてもスイッチングノイズを抑制することができる。これにより、スイッチング動作がより一層高速化される。よって、画素回路の駆動特性をさらに改善することが可能となる。
　（第２実施形態）
　図４は、第２実施形態に係る画素回路の構成を示す図である。本実施形態に係る画素回路１０２も、第１実施形態と同様に第１半導体層３０１および第２半導体層３０２に形成される。
　その一方で、本実施形態では、画素回路１０２の電子部品のうち、サンプリングトランジスタＴｒ１０のみが第２半導体層３０２に配置される。そのため、第２半導体層３０２には、サンプリングゲート信号線ＧＴおよび反転サンプリングゲート信号線ｘＧＴも第２半導体層３０２に配置される。
　また、本実施形態に係る画素回路１０２では、転送トランジスタＴｒ２０は、第１半導体層３０１に単体のＮ型トランジスタとして配置される。そのため、反転転送ゲート信号線ｘＴＧＴが不要になる。さらに、この画素回路１０２には、データ転送用容量素子Ｃｐｘが設けられていない。
　上記のように構成された画素回路１０２では、まず、サンプリングトランジスタＴｒ１０が、第１実施形態と同様にゲート信号に基づいてオンすると、データ信号が、第２半導体層３０２に形成されたデータ信号線ＤＴを通じてサンプリングトランジスタＴｒ１０に入力される。このデータ信号の電圧値は、第２半導体層３０２から第１半導体層３０１に伝送されてデータサンプリング用容量素子Ｃｄｔに保持される。
　続いて、データサンプリング用容量素子Ｃｄｔに保持されたデータ信号は、第１半導体層３０１内でバッファ回路３０によって増幅される。
　続いて、転送トランジスタＴｒ２０が、転送ゲート信号線ＴＧＴを通じて入力されるゲート信号に基づいてオンすると、バッファ回路３０で増幅されたデータ信号が、転送トランジスタＴｒ２０を介して、第１半導体層３０１内で液晶素子ＰＸに転送される。
　最後に、液晶素子ＰＸがデータ信号に基づいて入射光を光変調する。これにより、データ信号に基づく二次元画像または立体画像が、第１半導体層３０１から出力される。
　転送トランジスタＴｒ２０には、サンプリングトランジスタＴｒ１０のようにスイッチング動作の高速化が要求されない場合がある。この場合、データ転送用容量素子Ｃｐｘが無くても転送トランジスタＴｒ２０のスイッチングノイズが抑制され得る。また、酸化物半導体層である第１半導体層３０１にトランジスタを形成すると、低リーク電流および高電圧耐性といった優れた電気的特性を得ることができる。そのため、液晶素子ＰＸに転送されたデータ信号の電圧値を、データ転送用容量素子Ｃｐｘに保持する必要もなくなる。
　そこで、本実施形態では、スイッチングノイズの抑制が必要なサンプリングトランジスタＴｒ１０を第２半導体層３０２に形成する。その一方で、上記のような優れた電気的特性を得るために、転送トランジスタＴｒ２０を第１半導体層３０１に形成する。
　以上説明した本実施形態によれば、液晶素子ＰＸの駆動に関わる電子部品の１つであるサンプリングトランジスタＴｒ１０が、第２半導体層３０２に配置される。そのため、本実施形態に係る画素回路１０２の平面積は、比較例に係る画素回路１０１の平面積よりも小さくすることができる。これにより、画素回路を微細化してチップ面積を縮小することができる。その結果、電気光学装置１の大型化を抑制することが可能となる。
　また、本実施形態では、データ転送用容量素子Ｃｐｘが設けられていない。そのため、画素回路１０２の平面積をさらに縮小することが可能となる。
　（第３実施形態）
　図５は、第３実施形態に係る画素回路の構成を示す図である。本実施形態に係る画素回路１０３も、第１実施形態と同様に第１半導体層３０１および第２半導体層３０２に形成される。
　その一方で、本実施形態では、画素回路１０３の回路素子のうち、データサンプリング用容量素子Ｃｄｔおよびバッファ回路３０が第２半導体層３０２に設けられている。そのため、電源線ＶＤＤ、バッファゲート信号線ＢＳ、およびグランド線ＧＮＤも第２半導体層３０２に配置される。また、第１半導体層３０１には、ダミートランジスタＴｒ４０が設けられている。
　上記のように構成された画素回路１０３では、まず、サンプリングトランジスタＴｒ１０が、第１実施形態と同様にゲート信号に基づいてオンすると、データ信号が、第１半導体層３０１に形成されたデータ信号線ＤＴを通じてサンプリングトランジスタＴｒ１０に入力される。このデータ信号の電圧値は、第１半導体層３０１から第２半導体層３０２に伝送されてデータサンプリング用容量素子Ｃｄｔに保持される。このとき、サンプリングトランジスタＴｒ１０で発生したスイッチングノイズは、第１半導体層３０１に設けられたダミートランジスタＴｒ４０によって抑制される。
　続いて、データサンプリング用容量素子Ｃｄｔに保持されたデータ信号は、第２半導体層３０２内でバッファ回路３０によって増幅されて、第２半導体層３０２から第１半導体層３０１に伝送される。
　続いて、転送トランジスタＴｒ２０が、転送ゲート信号線ＴＧＴを通じて入力されるゲート信号に基づいてオンすると、バッファ回路３０で増幅されたデータ信号が、転送トランジスタＴｒ２０を介して、第１半導体層３０１内で液晶素子ＰＸに転送される。このとき、データ信号の電圧値は、第１半導体層３０１内でデータ転送用容量素子Ｃｐｘに保持される。
　最後に、液晶素子ＰＸがデータ信号に基づいて入射光を光変調する。これにより、データ信号に基づく二次元画像または立体画像が、第１半導体層３０１から出力される。
　以上説明した本実施形態によれば、液晶素子ＰＸの駆動に関わる電子部品であるデータサンプリング用容量素子Ｃｄｔおよびバッファ回路３０サンプリングトランジスタＴｒ１０が、第２半導体層３０２に配置される。そのため、本実施形態に係る画素回路１０３の平面積は、比較例に係る画素回路１０１の平面積よりも小さくすることができる。これにより、画素回路を微細化してチップ面積を縮小することができる。その結果、装置の大型化を抑制することが可能となる。
　（第４実施形態）
　図６は、第４実施形態に係る画素回路の構成を示す図である。本実施形態に係る画素回路１０４では、上述した第３実施形態に係る画素回路１０３と同様に、データサンプリング用容量素子Ｃｄｔおよびバッファ回路３０が第２半導体層３０２に設けられている。その一方で、本実施形態では、バッファ回路３０の構成が、第３実施形態と異なる。
　第３実施形態に係るバッファ回路３０は、第１バッファトランジスタＴｒ３１のソースが、第２バッファトランジスタＴｒ３２を介してグランド線ＧＮＤに接続されるソースフォロワ回路である。一方、本実施形態に係るバッファ回路３０は、ボルテージフォロワ回路である。
　具体的には、図６に示すように、本実施形態に係るバッファ回路３０は、第１バッファトランジスタＴｒ３１および第２バッファトランジスタＴｒ３２に加えて、第３バッファトランジスタＴｒ３３、第４バッファトランジスタＴｒ３４、および第５バッファトランジスタＴｒ３５をさらに有する。
　第３バッファトランジスタＴｒ３３および第４バッファトランジスタＴｒ３４は、共にＰ型トランジスタであり、カレントミラー回路を構成する。第３バッファトランジスタＴｒ３３および第４バッファトランジスタＴｒ３４のゲート同士は接続される。第３バッファトランジスタＴｒ３３および第４バッファトランジスタＴｒ３４の各々のソースは、電源線ＶＤＤに共通に接続される。第３バッファトランジスタＴｒ３３のドレインは、第１バッファトランジスタＴｒ３１のドレインに接続される。第４バッファトランジスタＴｒ３４のドレインは、自身および第３バッファトランジスタＴｒ３３のゲートに接続される。
　第５バッファトランジスタＴｒ３５は、Ｎ型トランジスタで構成される。第５バッファトランジスタＴｒ３５のゲートは、バッファ回路３０の出力端子に相当し、転送トランジスタＴｒ２０のドレインに接続される。第５バッファトランジスタＴｒ３５のドレインは、第３バッファトランジスタＴｒ３３および第４バッファトランジスタＴｒ３４のゲートと、第４バッファトランジスタＴｒ３４のドレインとに接続される。第５バッファトランジスタＴｒ３５のソースは、第２バッファトランジスタＴｒ３２のドレインに接続される。
　上記のように構成された画素回路１０４では、まず、サンプリングトランジスタＴｒ１０が、第１実施形態と同様にゲート信号に基づいてオンすると、データ信号が、第１半導体層３０１に形成されたデータ信号線ＤＴを通じてサンプリングトランジスタＴｒ１０に入力される。このデータ信号の電圧値は、第１半導体層３０１から第２半導体層３０２に伝送されてデータサンプリング用容量素子Ｃｄｔに保持される。このとき、サンプリングトランジスタＴｒ１０で発生したスイッチングノイズは、第１半導体層３０１に設けられたダミートランジスタＴｒ４０によって抑制される。
　続いて、データサンプリング用容量素子Ｃｄｔに保持されたデータ信号は、第２半導体層３０２内でバッファ回路３０によって増幅されて、第２半導体層３０２から第１半導体層３０１に伝送される。本実施形態では、バッファ回路３０は、ボルテージフォロワ回路である。そのため、バッファ回路３０では、第３バッファトランジスタＴｒ３３～第５バッファトランジスタＴｒ３５によって、第１バッファトランジスタＴｒ３１のゲート電圧、換言すると入力電圧と、第５バッファトランジスタＴｒ３５のゲート電圧、換言すると周力電圧とが一致するようにフィードバック動作が行われる。
　続いて、転送トランジスタＴｒ２０が、転送ゲート信号線ＴＧＴを通じて入力されるゲート信号に基づいてオンすると、バッファ回路３０で増幅されたデータ信号が、転送トランジスタＴｒ２０を介して、第１半導体層３０１内で液晶素子ＰＸに転送される。このとき、データ信号の電圧値は、第１半導体層３０１内でデータ転送用容量素子Ｃｐｘに保持される。
　最後に、液晶素子ＰＸがデータ信号に基づいて入射光を光変調する。これにより、データ信号に基づく二次元画像または立体画像が、第１半導体層３０１から出力される。
　以上説明した本実施形態によれば、液晶素子ＰＸの駆動に関わる電子部品であるデータサンプリング用容量素子Ｃｄｔおよびバッファ回路３０サンプリングトランジスタＴｒ１０が、第２半導体層３０２に配置される。そのため、本実施形態に係る画素回路１０４の平面積は、比較例に係る画素回路１０１の平面積よりも小さくすることができる。これにより、画素回路を微細化してチップ面積を縮小することができる。その結果、装置の大型化を抑制することが可能となる。
　また、本実施形態では、第２半導体層３０２がシリコン半導体層であるため、Ｐ型トランジスタを形成することができる。そのため、第３バッファトランジスタＴｒ３３および第４バッファトランジスタＴｒ３４を形成することによって、バッファ回路３０をボルテージフォロワ回路にすることができる。これにより、本実施形態に係るバッファ回路３０は、ソースフォロワ回路で構成された第３実施形態に係るバッファ回路３０に比べて、第１バッファトランジスタＴｒ３１および第２バッファトランジスタＴｒ３２の電気的特性（例えばゲート－ソース間のしきい値電圧）の変動による影響を受けにくくなる。したがって、バッファ回路３０の出力信号のゲインおよび精度が向上する。
　（第５実施形態）
　図７は、第５実施形態に係る画素回路の構成を示す図である。本実施形態に係る画素回路１０５では、第２実施形態と同様に、サンプリングトランジスタのみが第２半導体層３０２に配置される。その一方で、サンプリングトランジスタおよび転送トランジスタの数が第２実施形態と異なる。具体的には、画素回路１０５は、第１サンプリングトランジスタＴｒ１１および第２サンプリングトランジスタＴｒ１２を有するとともに、第１転送トランジスタＴｒ２１および第２転送トランジスタＴｒ２２を有する。また、本実施形態に係る画素回路１０５は、いわゆる容量保持型であるため、データサンプリング用容量素子Ｃｄｔおよびバッファ回路３０は設けられていない。
　第１サンプリングトランジスタＴｒ１１および第２サンプリングトランジスタＴｒ１２は、第２半導体層３０２に配置される。第１サンプリングトランジスタＴｒ１１および第２サンプリングトランジスタＴｒ１２は、共にＣＭＯＳトランジスタである。
　第１サンプリングトランジスタＴｒ１１のＮ型トランジスタのゲートは、第１サンプリングゲート信号線ＧＴ１に接続される。第１サンプリングトランジスタＴｒ１１のＰ型トランジスタのゲートは、第１反転サンプリングゲート信号線ｘＧＴ１に接続される。第１サンプリングトランジスタＴｒ１１のドレインは、第１データ信号線ＤＴ１に接続される。第１サンプリングトランジスタＴｒ１１のソースは、第１データ転送用容量素子Ｃｐｘ１の一端に接続される。
　第２サンプリングトランジスタＴｒ１２のＮ型トランジスタのゲートは、第２サンプリングゲート信号線ＧＴ２に接続される。第２サンプリングトランジスタＴｒ１２のＰ型トランジスタのゲートは、第２反転サンプリングゲート信号線ｘＧＴ２に接続される。第２サンプリングトランジスタＴｒ１２のドレインは、第２データ信号線ＤＴ２に接続される。第２サンプリングトランジスタＴｒ１２のソースは、第２データ転送用容量素子Ｃｐｘ２の一端に接続される。
　第１転送トランジスタＴｒ２１および第２転送トランジスタＴｒ２２は、第１半導体層３０１に配置される。第１転送トランジスタＴｒ２１および第２転送トランジスタＴｒ２２は、共にＮ型トランジスタである。
　第１転送トランジスタＴｒ２１のゲートは、第１転送ゲート信号線ＴＧＴ１に接続される。第１転送トランジスタＴｒ２１のドレインは、第１データ転送用容量素子Ｃｐｘ１の一端および第１サンプリングトランジスタＴｒ１１のソースに接続される。第１転送トランジスタＴｒ２１のソースは、液晶素子ＰＸに接続される。
　第２転送トランジスタＴｒ２２のゲートは、第２転送ゲート信号線ＴＧＴ２に接続される。第２転送トランジスタＴｒ２２のドレインは、第２データ転送用容量素子Ｃｐｘ２の一端および第２サンプリングトランジスタＴｒ１２のソースに接続される。第２転送トランジスタＴｒ２２のソースは、第１転送トランジスタＴｒ２１のソースと共通に液晶素子ＰＸに接続される。
　上記のように構成された画素回路１０４では、まず、第１サンプリングトランジスタＴｒ１１が、第２半導体層３０２に形成された第１サンプリングゲート信号線ＧＴ１を通じて入力されたゲート信号に基づいてオンすると、第１データ信号が、第２半導体層３０２に形成された第１データ信号線ＤＴ１を通じて第１サンプリングトランジスタＴｒ１１に入力される。この第１データ信号の電圧値は、第２半導体層３０２から第１半導体層３０１に伝送されて第１データ転送用容量素子Ｃｐｘ１に保持される。
　続いて、例えば第１フレーム周期で、第１転送トランジスタＴｒ２１が、第１半導体層３０１に形成された第１転送ゲート信号線ＴＧＴ１を通じて入力されるゲート信号に基づいてオンすると、第１データ転送用容量素子Ｃｐｘ１に保持された第１データ信号が、第１転送トランジスタＴｒ２１を介して液晶素子ＰＸに転送される。このとき、第２サンプリングトランジスタＴｒ１２が、第２半導体層３０２に形成された第２サンプリングゲート信号線ＧＴ２を通じて入力されたゲート信号に基づいてオンすると、例えば第２フレーム周期で液晶素子ＰＸに転送される第２データ信号が、第２半導体層３０２に形成された第２データ信号線ＤＴ２を通じて第２サンプリングトランジスタＴｒ１２に入力される。この第２データ信号の電圧値は、第２半導体層３０２から第１半導体層３０１に伝送されて第２データ転送用容量素子Ｃｐｘ２に保持される。
　続いて、例えば第２フレーム周期で、第２転送トランジスタＴｒ２２が、第１半導体層３０１に形成された第２転送ゲート信号線ＴＧＴ２を通じて入力されるゲート信号に基づいてオンすると、第２データ転送用容量素子Ｃｐｘ２に保持された第２データ信号が、第２転送トランジスタＴｒ２２を介して液晶素子ＰＸに転送される。このとき、第１サンプリングトランジスタＴｒ１１が、第２半導体層３０２に形成された第１サンプリングゲート信号線ＧＴ１を通じて入力されたゲート信号に基づいてオンすると、例えば第３フレーム周期で液晶素子ＰＸに転送される新たな第１データ信号が、第２半導体層３０２に形成された第１データ信号線ＤＴ１を通じて第１サンプリングトランジスタＴｒ１１に入力される。以降は、上記動作の繰り返しとなる。
　最後に、液晶素子ＰＸが第１データ信号および第２データ信号に基づいて入射光を光変調する。これにより、データ信号に基づく二次元画像または立体画像が、第１半導体層３０１から出力される。
　以上説明した本実施形態によれば、液晶素子ＰＸの駆動に関わる電子部品である第１サンプリングトランジスタＴｒ１１および第２サンプリングトランジスタＴｒ１２が、第２半導体層３０２に配置される。そのため、本実施形態に係る画素回路１０５の平面積は、これらのサンプリングトランジスタが第１半導体層３０１に配置される画素回路の平面積よりも小さくすることができる。これにより、画素回路を微細化してチップ面積を縮小することができる。その結果、装置の大型化を抑制することが可能となる。
　また、本実施形態に係る画素回路１０５では、データサンプリング用容量素子Ｃｄｔおよびバッファ回路３０が不要であるため、回路面積をさらに縮小することができる。
　（第６実施形態）
　図８は、第６実施形態に係る画素回路の構成を示す図である。本実施形態に係る画素回路１０６では、データ信号を生成する信号生成回路５０が設けられている。これにより、画素回路１０６では、サンプリングトランジスタＴｒ１０およびデータ信号線ＤＴが不要になる。
　信号生成回路５０は、液晶素子ＰＸの駆動に関わる電子部品の一つであり、比較回路５１と、ＡＮＤ回路５２と、レベルシフト回路５３と、ＤＡＣ（Digital Analog Converter）トランジスタＴｒ５４と、を有する。比較回路５１、ＡＮＤ回路５２、およびレベルシフト回路５３は第２半導体層３０２に形成され、ＤＡＣトランジスタＴｒ５４は第１半導体層３０１に形成される。
　比較回路５１は、液晶素子ＰＸの階調値を示す所定のビット数で構成されたデジタル信号と、基準信号とを比較する。この階調値は、例えばメモリ回路（不図示）に格納されている。また、基準信号は、カウンタ（不図示）から出力され、最小値から最大値へとカウントアップされるカウント値に基づく信号である。
　ＡＮＤ回路５２は、比較回路５１の比較結果を論理積（ＡＮＤ）演算する。レベルシフト回路５３は、ＡＮＤ回路５２の論理演算の結果を示すパルス信号の電圧値を、ＤＡＣトランジスタＴｒ５４におけるアナログ変換に適した電圧値に昇圧する。
　ＤＡＣトランジスタＴｒ５４は、Ｎ型トランジスタで構成され、レベルシフト回路５３でレベルシフトされたパルス信号に基づいてスイッチング動作する。ＤＡＣトランジスタＴｒ５４のドレインには、画素の周辺回路などからアナログ階調を示すランプ信号ＲＭＰが入力される。ＤＡＣトランジスタＴｒ５４のソースは、データサンプリング用容量素子Ｃｄｔの一端に接続される。
　上記のように構成された画素回路１０４では、まず、比較回路５１、ＡＮＤ回路５２、およびレベルシフト回路５３によって、パルス信号が生成される。
　続いて、ＤＡＣトランジスタＴｒ５４が、パルス信号に基づいてオンするタイミングで、ランプ信号ＲＭＰがＤＡＣトランジスタＴｒ５４に入力される。これにより、信号生成回路５０は、比較回路５１に入力したデジタル信号を、ランプ信号ＲＭＰを用いてアナログのデータ信号に変換する。このデータ信号は、第１半導体層３０１内でデータサンプリング用容量素子Ｃｄｔに保持される。
　続いて、データサンプリング用容量素子Ｃｄｔに保持されたデータ信号は、第１半導体層３０１内でバッファ回路３０によって増幅される。
　続いて、転送トランジスタＴｒ２０が、転送ゲート信号線ＴＧＴを通じて入力されるゲート信号に基づいてオンすると、バッファ回路３０で増幅されたデータ信号が、転送トランジスタＴｒ２０を介して、第１半導体層３０１内で液晶素子ＰＸに転送される。このとき、データ信号の電圧値は、第１半導体層３０１内でデータ転送用容量素子Ｃｐｘに保持される。
　最後に、液晶素子ＰＸがデータ信号に基づいて入射光を光変調する。これにより、データ信号に基づく二次元画像または立体画像が、第１半導体層３０１から出力される。
　以上説明した本実施形態によれば、画素機能が第１半導体層３０１に集約される。また、従来、画素回路１０６の周辺に配置されていた信号生成回路５０が第１半導体層３０１と信号生成回路５０とに分散配置される。これにより、画素回路１０６を搭載するチップ面積を縮小することができる。その結果、装置の大型化を抑制することが可能となる。
　また、本実施形態では、信号生成回路５０は、第１半導体層３０１に積層される第２半導体層３０２に形成される。そのため、アナログのデータ信号線ＤＴが不要になるため、データの処理速度が向上する。したがって、動作の高速化が可能となる。
　上述した第１実施形態～第６実施形態で説明した画素回路は、以下に説明する種々の空間光変調器に適用することができる。そこで、電気光学装置の適用例について説明する。
（適用例１）
　電気光学装置は、例えば、液晶素子ＰＸの表示面とは逆側に適切な反射膜を形成することで、液晶素子ＰＸを透過した光を反射して表示面から出力する空間光変調器として動作することができる。電気光学装置１は、例えば、反射によるダブルパスを考慮に入れて液晶素子ＰＸによる位相の変調度合いを制御することができる。
　図９は、電気光学装置をレーザー加工装置に適用する例を示す図である。図９に示すレーザー加工装置１０８は、光源８００と、電気光学装置８０１と、ミラー８０２と、ミラー８０３と、光学系８０４と、集光部８０５と、支持部８０６と、を備える。
　光源８００は、例えば、固体レーザー、液体レーザーまたは気体レーザーであってもよいし、ＬＤ（Laser Diode）といった半導体レーザーであってもよい。光源８００は、例えば、パルス発信方式によりレーザー光を射出する。レーザー光は、直線偏光であってもよい。
　電気光学装置８０１は、第１実施形態～第６実施形態で説明した画素回路のいずれかを備える。また、この電気光学装置８０１の画素回路同士は、レーザー加工装置１０８において適切な位相変調が可能である画素ピッチ、例えば、３．６ｕｍ以下といった画素ピッチであってもよい。電気光学装置８０１は、ミラー８０２により反射されたレーザー光を適切に位相変調してミラー８０３へと出力する。
　ミラー８０２は光源８００から出力されるレーザー光を反射する。ミラー８０３は、電気光学装置８０１から出力されるレーザー光を反射する。
　光学系８０４は、結像光学系であり、例えば、電気光学装置８０１の反射面と集光部８０５の入射瞳面とが結像関係にある両側テレセントリック光学系であってもよい。
　集光部８０５は、レーザー光を集光して加工対象物Ｏｂの表面に照射する。
　支持部８０６は、例えば、加工対象物Ｏｂを吸着することで、加工対象物Ｏｂの上表面が水平面と平行になるように加工対象物Ｏｂを支持する。支持部８０６は、例えば、水平面内において並進移動、および、回転が可能に構成されていてもよい。
　以下、レーザー加工装置１０８の動作について説明する。
　光源８００から射出されたレーザー光は、ミラー８０２で反射し、電気光学装置８０１に入射する。電気光学装置８０１においては、電気光学装置８０１に反射画素として備えられる画素回路における位相変調素子において適切に位相変調がされた光が反射光としてミラー８０３へと射出される。この際、レーザー光は、電気光学装置８０１の偏光面を改質させることなく位相変調され、射出される。
　電気光学装置８０１から出力される位相変調されたレーザー光は、ミラー８０３において光学系８０４へと反射する。光学系８０４は、上述したように、電気光学装置８０１の反射面と集光部８０５の入射瞳面とが結像関係にあるテレセントリック光学系を形成しているので、電気光学装置８０１から出力されるレーザー光は、集光部８０５の入射瞳面において結像する。
　集光部８０５は、支持部８０６により適切な位置に配置されている加工対象物Ｏｂの状平面において、レーザー光を集光して照射し、入射面に結像された像を所定の倍率で加工対象物Ｏｂの表面に投影する。この結果、加工対象物Ｏｂの表面には、投影された像のパターンの改質領域が形成される。
　本適用例では、改質領域に形成するパターンを形成する像が電気光学装置８０１によって形成される。電気光学装置８０１は、前述した各実施形態で説明したように大型化を抑制することができる。そのため、このような電気光学装置８０１を備えるレーザー加工装置１０８の大型化も抑制することが可能となる。
（適用例２）
　図１０は、電気光学装置を光コンピューティング装置１０９に適用する例を示す図である。光コンピューティング装置１０９は、光源９００と、ライトバルブ９０１と、複数の電気光学装置９０２と、検出部９０３と、を備える。
　本適用例においては、電気光学装置９０２が、第１実施形態～第６実施形態で説明した画素回路のいずれかを備えることで、透過型の液晶表示装置とすることができる。光コンピューティング装置１０９において、電気光学装置９０２は、所定の間隔を有して重ね合わされる。
　光源９００は、ライトバルブ９０１に対してレーザー光を照射する。ライトバルブ９０１は、例えば、光透過型の光変調器であり、外部から入力された制御信号（画像データ）に基づいて、光源９００から入射したレーザー光を光強度変調する。この結果、ライトバルブ９０１は、外部から入力された制御信号に応じたパターンの画像光を生成する。
　ライトバルブ９０１は、例えば、生成した画像光をライトバルブ９０１に対向する１番目の電気光学装置９０２に照射する。画像光は、１番目の電気光学装置９０２により位相変調され、これにより取得された光が、１番目の電気光学装置９０２に対向する２番目の電気光学装置９０２に照射される。２番目の電気光学装置９０２に照射された光は、２番目の電気光学装置９０２により位相変調され、これにより取得された光が、２番目の電気光学装置９０２に対向する３番目の電気光学装置９０２に照射される。
　このようにして、画像光は、それぞれの電気光学装置９０２によって位相変調され、最後の電気光学装置９０２から出力された光が検出部９０３において検出される。検出部９０３は、入力された光に基づいて、ライトバルブ９０１に入力された画像データを推定する。
　なお、本適用例において、光源９００およびライトバルブ９０１が省略されてもよい。この場合、外部から入力された画像光が、１番目の電気光学装置９０２に照射されてもよい。また、本適用例において、光源９００およびライトバルブ９０１が省略される場合、文字が書かれ、または、絵が描かれた光透過性を有する紙面を、１番目の電気光学装置９０２の光入射面上に配置し、紙面を透過した外光を１番目の電気光学装置９０２で検出させる形態であってもよい。
　本適用例では、光コンピューティング装置１０９における処理内容を決定づける位相分布が電気光学装置９０２によって形成される。これにより、小型化が可能な光コンピューティングを実現することが可能となる。
（適用例３）
　図１１は、ヘッドマウントディスプレイ１１０の外観の一例を表す図である。ヘッドマウントディスプレイ１１０は、例えば、眼鏡形の表示部１１１の両側に、使用者の頭部に装着するための耳掛け部１１２を有する。このようなヘッドマウントディスプレイ１１０に、上記実施形態等に係る電気光学装置を適用することができる。
（適用例４）
　図１２は、他のヘッドマウントディスプレイ１２０の外観の一例を表す図である。ヘッドマウントディスプレイ１２０は、本体部１２１と、アーム部１２２と、鏡筒部１２３とを有する、透過式のヘッドマウントディスプレイである。このヘッドマウントディスプレイ１２０は、眼鏡１２８に装着されている。本体部１２１は、ヘッドマウントディスプレイ１２０の動作を制御するための制御基板や表示部を有している。この表示部は、表示画像の画像光を射出する。アーム部１２２は、本体部１２１と鏡筒部１２３とを連結し、鏡筒部１２３を支持する。鏡筒部１２３は、本体部１２１からアーム部１２２を介して供給された画像光を、眼鏡１２８のレンズ１２９を介して、ユーザの目に向かって投射する。このようなヘッドマウントディスプレイ１２０に、上記実施形態等に係る電気光学装置を適用することができる。
　なお、このヘッドマウントディスプレイ１２０は、いわゆる導光板方式のヘッドマウントディスプレイであるが、これに限定されるものではなく、例えば、いわゆるバードバス方式のヘッドマウントディスプレイであってもよい。このバードバス方式のヘッドマウントディスプレイは、例えば、ビームスプリッタと、部分的に透明なミラーとを備えている。ビームスプリッタは、画像情報でエンコードされた光をミラーに向けて出力し、ミラーは、光をユーザの目に向かって反射させる。ビームスプリッタおよび部分的に透明なミラーの両方は、部分的に透明である。これにより、周囲環境からの光がユーザの目に到達する。
　（適用例５）
　図１３Ａおよび図１３Ｂは、デジタルスチルカメラ１３０の外観の一例を表す図である。図１３Ａは正面図を示し、図１３Ｂは背面図を示す。このデジタルスチルカメラ１３０は、レンズ交換式一眼レフレックスタイプのカメラであり、カメラ本体部（カメラボディ）１３１と、撮影レンズユニット１３２と、グリップ部１３３と、モニタ１３４と、電子ビューファインダ１３５とを有する。撮影レンズユニット１３２は、交換式のレンズユニットであり、カメラ本体部１３１の正面のほぼ中央付近に設けられる。グリップ部１３３は、カメラ本体部１３１の正面の左側に設けられ、撮影者は、このグリップ部１３３を把持するようになっている。モニタ１３４は、カメラ本体部１３１の背面のほぼ中央よりも左側に設けられる。電子ビューファインダ１３５は、カメラ本体部１３１の背面において、モニタ１３４の上部に設けられる。撮影者は、この電子ビューファインダ１３５を覗くことにより、撮影レンズユニット１３２から導かれた被写体の光像を視認し、構図を決定することができる。電子ビューファインダ１３５に、上記実施形態等に係る電気光学装置を適用することができる。
　（適用例６）
　図１４は、テレビジョン装置１４０の外観の一例を表す図である。テレビジョン装置１４０は、フロントパネル１４２およびフィルターガラス１４３を含む映像表示画面部１４１を有する。この映像表示画面部１４１に、上記実施形態等に係る電気光学装置を適用することができる。
　（適用例７）
　図１５は、スマートフォン１５０の外観の一例を表す図である。スマートフォン１５０は、各種情報を表示する表示部１５１と、ユーザによる操作入力を受け付けるボタンなどを含む操作部１５２とを有する。この表示部１５１に、上記実施形態等に係る電気光学装置を適用することができる。
　（適用例８）
　図１６Ａおよび図１６Ｂは、本開示の電気光学装置が適用された車両の一構成例を表す図である。図１６Ａは、車両２００の後部から見た車両の内部の一例を示し、図１６Ｂは、車両２００の左後方からみた車両の内部の一例を示す。
　図１６Ａおよび図１６Ｂの車両は、センターディスプレイ２０１と、コンソールディスプレイ２０２と、ヘッドアップディスプレイ２０３と、デジタルリアミラー２０４と、ステアリングホイールディスプレイ２０５と、リアエンタテイメントディスプレイ２０６とを有する。
　センターディスプレイ２０１は、ダッシュボード２６１における、運転席２６２および助手席２６３に対向する場所に配置されている。図１６Ａでは、運転席２６２側から助手席２６３側まで延びる横長形状のセンターディスプレイ２０１の例を示すが、センターディスプレイ２０１の画面サイズや配置場所はこれに限定されるものではない。センターディスプレイ２０１は、種々のセンサで検知された情報を表示可能である。具体的な一例として、センターディスプレイ２０１には、イメージセンサで撮影した撮影画像、ＴｏＦセンサで計測された、車両前方や側方の障害物までの距離画像、赤外線センサで検出された乗員の体温などを表示可能である。センターディスプレイ２０１は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、およびエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。
　安全関連情報は、センサの検出結果に基づく、居眠り検知、よそ見検知、同乗している子供のいたずら検知、シートベルト装着有無、乗員の置き去り検知などの情報である。操作関連情報は、センサを用いて検出された、乗員の操作に関するジェスチャの情報である。ジェスチャは、車両内の種々の設備の操作を含んでいてもよく、例えば、空調設備、ナビゲーション装置、ＡＶ（Audio Visual）装置、照明装置等の操作を含む。ライフログは、乗員全員のライフログを含む。例えば、ライフログは、各乗員の行動記録を含む。ライフログを取得し保存することにより、事故が生じた際、乗員がどのような状態であったかを確認できる。健康関連情報は、温度センサを用いて検出された乗員の体温や、検出された体温に基づいて推測された乗員の健康状態の情報を含む。あるいは、乗員の健康状態の情報は、イメージセンサにより撮像された乗員の顔に基づいて推測されてもよい。また、乗員の健康状態の情報は、乗員と自動音声を用いて会話を行うことにより得られた乗員の回答内容に基づいて推測されてもよい。認証／識別関連情報は、センサを用いて顔認証を行うキーレスエントリ機能や、顔識別でシート高さや位置の自動調整機能などの情報を含む。エンタテイメント関連情報は、センサにより検出された乗員によるＡＶ装置の操作情報や、センサにより検出され認識された乗員に適した、表示すべきコンテンツの情報などを含む。
　コンソールディスプレイ２０２は、例えばライフログ情報の表示に用いることができる。コンソールディスプレイ２０２は、運転席２６２と助手席２６３の間のセンターコンソール２６４における、シフトレバー２６５の近くに配置されている。コンソールディスプレイ２０２も、種々のセンサで検知された情報を表示可能である。また、コンソールディスプレイ２０２は、イメージセンサで撮像された車両周辺の画像を表示してもよいし、車両周辺の障害物までの距離画像を表示してもよい。
　ヘッドアップディスプレイ２０３は、運転席２６２の前方のフロントガラス２６６の奥に仮想的に表示される。ヘッドアップディスプレイ２０３は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、およびエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。ヘッドアップディスプレイ２０３は、運転席２６２の正面に仮想的に配置されることが多いため、車両の速度、燃料の残量、バッテリの残量などの車両の操作に直接関連する情報を表示するのに適している。
　デジタルリアミラー２０４は、車両の後方を表示できるだけでなく、後部座席の乗員の様子も表示できるため、例えば後部座席の乗員のライフログ情報の表示に用いることができる。
　ステアリングホイールディスプレイ２０５は、車両のステアリングホイール２６７の中心付近に配置されている。ステアリングホイールディスプレイ２０５は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、およびエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。特に、ステアリングホイールディスプレイ２０５は、運転者の手の近くにあるため、運転者の体温等のライフログ情報を表示したり、ＡＶ装置や空調設備等の操作に関する情報などを表示したりするのに適している。
　リアエンタテイメントディスプレイ２０６は、運転席２６２や助手席２６３の背面側に取り付けられており、後部座席の乗員が視聴するためのものである。リアエンタテイメントディスプレイ２０６は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、およびエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。特に、リアエンタテイメントディスプレイ２０６は、後部座席の乗員の目の前にあるため、後部座席の乗員に関連する情報が表示される。リアエンタテイメントディスプレイ２０６は、例えば、ＡＶ装置や空調設備の操作に関する情報を表示したり、後部座席の乗員の体温等を温度センサ５で計測した結果を表示したりしてもよい。
　これらのセンターディスプレイ２０１、コンソールディスプレイ２０２、ヘッドアップディスプレイ２０３、デジタルリアミラー２０４、ステアリングホイールディスプレイ２０５、リアエンタテイメントディスプレイ２０６に、上記実施形態等に係る電気光学装置を適用することができる。
　（適用例９）
　図１７は、液晶プロジェクタの光学的な構成例を示す図である。図１７に示す液晶プロジェクタ３００は、光を発する光源３１１と、光源３１１からの光の出射側に配置される第１レンズアレイ３１２と、第１レンズアレイ３１２からの出射光を反射し、出射光の光路（光軸３１０）を９０°変更するミラー３１４と、ミラー３１４からの反射光が入射する第２レンズアレイ３１３と、を備える。ミラー３１４は、好適には全反射ミラーである。
　第１レンズアレイ３１２と第２レンズアレイ３１３には、それぞれ複数のマイクロレンズ３１２Ｍ、３１３Ｍが２次元的に配列されている。第１レンズアレイ３１２、第２レンズアレイ３１３は、光の照度分布を均一化させるためのものであり、入射した光を複数の小光束に分割する機能を有している。
　なお、光源３１１と第１レンズアレイ３１２との間に、図示しないＵＶ（Ultra Violet）／ＩＲ（Infrared）カットフィルタを設置してもよい。
　光源３１１は、カラー画像表示に必要とされる、赤色光、青色光および緑色光を含んだ白色光を発する。光源３１１は、白色光を発する発光体（図示せず）と、発光体から発せられた光を反射、集光するリフレクターとを含んで構成されている。
　発光体としては、例えば、超高圧水銀ランプ、ハロゲンランプ、メタルハライドランプまたはキセノンランプ等のランプが使用される。リフレクターは、集光効率が良い形状であることが望ましく、例えば回転楕円鏡や回転放物面等の回転対称な凹面形状となっている。また、発光体の発光点は、凹面形状のリフレクターの焦点位置に配置される。
　光源３１１の発光体から出射された白色光は、リフレクターによって略平行光となり、第１レンズアレイ３１２を通過してミラー３１４に入射する。ミラー３１４によって光軸３１０が９０°曲がった白色光は、第２レンズアレイ３１３に入射する。
　図１７に図解の液晶プロジェクタ３００は、第２レンズアレイ３１３からの光の出射側に、ＰＳ合成素子３１５と、コンデンサレンズ３１６と、ダイクロイックミラー３１７とを有する。
　ＰＳ合成素子３１５には、第２レンズアレイ３１３における隣り合うマイクロレンズ間に対応する位置に、複数の位相差板３１５Ａが設けられている。１／２波長板が、位相差板３１５Ａの一例である。
　ＰＳ合成素子３１５は、入射した光をＰ偏光成分およびＳ偏光成分の偏光に分離する。また、ＰＳ合成素子３１５は、分離した２つの偏光のうち、一方の偏光を、その偏光方向（例えばＰ偏光）を保ったまま偏光変換素子から出射し、他方の偏光（例えばＳ偏光成分）を、１／２波長板３１５Ａの作用により、他の偏光成分（例えばＰ偏光成分）に変換して出射する。
　ＰＳ合成素子３１５から出射した光は、コンデンサレンズ３１６によって集光されてダイクロイックミラー３１７に入射する。
　ダイクロイックミラー３１７は、入射した光のうち、例えば赤色光ＬＲを反射し、その他の色の光を透過することにより、入射光を赤色光ＬＲとその他の色とに色分解する。
　さらに、液晶プロジェクタ３００は、ダイクロイックミラー３１７によって色分解された赤色光ＬＲの光路に沿って、ミラー３１８と、フィールドレンズ３２４Ｒと、入射側偏光板３３０Ｉと、液晶パネル３２５Ｒと、出射側偏光板３３０Ｓとを有する。
　ミラー３１８としては、好適には全反射ミラーが用いられる。ミラー３１８は、ダイクロイックミラー３１７によって色分解された赤色光ＬＲを、入射側偏光板３３０Ｉおよび液晶パネル３２５Ｒに向けて反射する。
　入射側偏光板３３０Ｉは、前述のように、ミラー３１８から入射する赤色光ＬＲのうち、偏光軸３３０ａに一致する方向の光を通過させる。
　液晶パネル３２５Ｒは、入射側偏光板３３０Ｉを介して入射した赤色光ＬＲを、入力される画像データに応じて空間的に変調する。出射側偏光板３３０Ｓは、液晶パネル３２５Ｒからの変調された赤色光ＬＲのうち、偏光軸３３０ｂに一致する方向の光を通過させる。
　液晶プロジェクタ３００は、ダイクロイックミラー３１７によって色分解された他の色の光の光路に沿って、ダイクロイックミラー３１９を有している。ダイクロイックミラー３１９は、入射した光のうち、例えば緑色光ＬＧを反射して青色光ＬＢを透過することにより、入射した光を緑色光ＬＧと青色光ＬＢとに色分解する。
　ダイクロイックミラー３１９によって色分解された緑色光ＬＧの光路には、フィールドレンズ３２４Ｇと、入射側偏光板３３０Ｉと、液晶パネル３２５Ｇと、出射側偏光板３３０Ｓとが設けられている。
　入射側偏光板３３０Ｉは、ダイクロイックミラー３１９から入射する緑色光ＬＧのうち、偏光軸３３０ａに一致する方向の光を通過させる。
　液晶パネル３２５Ｇは、入射側偏光板３３０Ｉを介して入射した緑色光ＬＧを、入力される画像データに応じて空間的に変調する。
　出射側偏光板３３０Ｓは、液晶パネル３２５Ｇからの変調された緑色光ＬＧのうち、偏光軸３３０ｂに一致する方向の光を通過させる。
　さらに、ダイクロイックミラー３１９によって色分解された青色光ＬＢの光路に沿って、リレーレンズ３２０と、ミラー３２１と、リレーレンズ３２２と、ミラー３２３と、フィールドレンズ３２４Ｂと、入射側偏光板３３０Ｉと、液晶パネル３２５Ｂと、出射側偏光板３３０Ｓとが設けられている。
　ミラー３２１、３２３は、好適には全反射ミラーである。ミラー３２１は、リレーレンズ３２０を介して入射した青色光ＬＢを、ミラー３２３に向けて反射する。ミラー３２３は、ミラー３２１によって反射され、リレーレンズ３２２を介して入射した青色光ＬＢを、入射側偏光板３３０Ｉおよび液晶パネル３２５Ｂに向けて反射する。
　入射側偏光板３３０Ｉは、ミラー３２３から入射する緑色光ＬＧのうち、偏光軸３３０ａに一致する方向の光を通過させる。
　液晶パネル３２５Ｂは、ミラー３２３によって反射され、フィールドレンズ３２４Ｂおよび入射側偏光板３３０Ｉを介して入射した青色光ＬＢを、入力される画像データに応じて空間的に変調する。
　出射側偏光板３３０Ｓは、液晶パネル３２５Ｂからの変調された青色光ＬＢのうち、偏光軸３３０ｂに一致する方向の光を通過させる。赤色光ＬＲ、緑色光ＬＧおよび青色光ＬＢの光路が交わる位置には、これら３つの色光を合成する機能を有したクロスプリズム３２６が設置されている。
　クロスプリズム３２６は、一例として、赤色光ＬＲ、緑色光ＬＧ、青色光ＬＢがそれぞれ入射する入射面３２６Ｒ、３２６Ｇ、３２６Ｂ、および、赤色光ＬＲ、緑色光ＬＧ、青色光ＬＢが合成された光が出射する出射面３２６Ｔを各々有する４つの直角プリズムを接合して構成されている。
　液晶プロジェクタ３００においては、クロスプリズム３２６内に入射した緑色光ＬＧを出射面３２６Ｔ側に向けて透過し、クロスプリズム３２６内に入射した赤色光ＬＲおよび青色光ＬＢを出射面３２６Ｔ側に向けて反射するように、ダイクロイック膜が各直角プリズムの接合面にコートされている。
　以上により、クロスプリズム３２６は、入射面３２６Ｒ、３２６Ｇ、３２６Ｂに入射した３つの色光を合成して出射面３２６Ｔから出射する。
　また、液晶プロジェクタ３００は、クロスプリズム３２６から出射された合成光を、スクリーン３２８に向けて投射するための投射レンズ３２７を有している。投射レンズ３２７は、好適には複数のレンズからなり、スクリーン３２８に投射する画像の大きさを調整するズーム機能や、ピント合わせ機能を有する。
　なお、本開示は投射型の液晶表示素子だけでなく、反射型液晶表示素子、ＬＣＯＳ、いずれの方式のデバイスに適用しても上述した効果が得られる。
　また、駆動内蔵型の液晶表示素子、駆動回路を外付けする形の液晶表示素子、対角１インチから１５インチ程度あるいはそれ以上のさまざまなサイズの液晶表示素子、単純マトリクス方式、ＴＦＤアクティブマトリクス方式、パッシブマトリクス駆動方式、旋光モード、複屈折モードなど、いずれの方式の液晶表示素子に適用しても、上述した効果が期待できる。
　本適用例では、液晶パネル３２５Ｒ、３２５Ｇ、３２５Ｂの各々に、上記実施形態等に係る電気光学装置を適用することができる。
　なお、本技術は以下のような構成を取ることができる。
（１)　光変調の度合いを示すデータ信号に基づいて駆動する液晶素子と、
　前記データ信号に基づく前記液晶素子の駆動に関わる複数の電子部品と、
　前記液晶素子と、前記複数の電子部品のうちの一部が配置される第１半導体層と、
　前記第１半導体層に積層され、前記複数の電子部品のうちの残りの部品が配置される第２半導体層と、
を備える、電気光学装置。
（２)　前記第１半導体層が酸化物半導体層であり、
　前記第２半導体層がシリコン半導体層である、（１）に記載の電気光学装置。
（３)　前記複数の電子部品が、
　前記データ信号をサンプリングするサンプリングトランジスタと、
　前記サンプリングトランジスタにサンプリングされた前記データ信号を増幅するバッファ回路と、
　前記バッファ回路で増幅された前記データ信号を前記液晶素子へ転送する転送トランジスタと、を含む、（１）または（２）に記載の電気光学装置。
（４)　前記バッファ回路が、前記第１半導体層に配置され、
　前記サンプリングトランジスタおよび前記転送トランジスタが、前記第２半導体層に配置される、（３）に記載の電気光学装置。
（５)　前記サンプリングトランジスタおよび前記転送トランジスタが、ＣＭＯＳトランジスタである、（４）に記載の電気光学装置。
（６)　前記バッファ回路および前記転送トランジスタが、前記第１半導体層に配置され、
　前記サンプリングトランジスタが、前記第２半導体層に配置される、（３）に記載の電気光学装置。
（７)　前記サンプリングトランジスタが、ＣＭＯＳトランジスタである、（６）に記載の電気光学装置。
（８)　前記サンプリングトランジスタおよび前記転送トランジスタが、前記第１半導体層に配置され、
　前記バッファ回路が、前記第２半導体層に配置される、（３）に記載の電気光学装置。
（９)　前記バッファ回路が、ソースフォロワ回路である、（８）に記載の電気光学装置。
（１０)　前記バッファ回路が、ボルテージフォロワ回路である、（８）に記載の電気光学装置。
（１１)　前記複数の電子部品が、前記データ信号をサンプリングする２つのサンプリングトランジスタと、前記サンプリングトランジスタにサンプリングされた前記データ信号を前記液晶素子へ転送する２つの転送トランジスタと、を含み、
　前記２つの転送トランジスタが、前記第１半導体層に配置され、
　前記２つのサンプリングトランジスタが、前記第２半導体層に配置される、（１）または（２）に記載の電気光学装置。
（１２)　前記２つのサンプリングトランジスタが、ＣＭＯＳトランジスタである、（１１）に記載の電気光学装置。
（１３)　前記複数の電子部品が、前記データ信号を生成する信号生成回路と、前記信号生成回路で生成された前記データ信号を増幅するバッファ回路と、前記バッファ回路で増幅された前記データ信号を前記液晶素子に転送する転送トランジスタと、を含み、
　前記信号生成回路の一部、前記バッファ回路、および前記転送トランジスタが前記第１半導体層に配置され、
　前記信号生成回路の残りの部分が前記第２半導体層に配置される、（１）または（２）に記載の電気光学装置。
（１４)　前記信号生成回路は、前記液晶素子の階調値を示すデジタル信号と、基準信号とを比較する比較回路と、前記比較回路の比較結果を論理積演算するＡＮＤ回路と、前記ＡＮＤ回路の演算結果を示すデジタル信号の電圧をレベルシフトするレベルシフト回路と、前記デジタル信号をアナログ変換して前記データ信号を出力するＤＡＣトランジスタと、を含み、
　前記ＤＡＣトランジスタが、前記第１半導体層に配置され、
　前記比較回路、前記ＡＮＤ回路、およびレベルシフト回路が、前記第２半導体層に配置される、（１３）に記載の電気光学装置。
（１５)　電気光学装置を備える空間光変調器であって、
　前記電気光学装置が、
　光変調の度合いを示すデータ信号に基づいて駆動する液晶素子と、
　前記データ信号に基づく前記液晶素子の駆動に関わる複数の電子部品と、
　前記液晶素子と、前記複数の電子部品のうちの一部が配置される第１半導体層と、
　前記第１半導体層に積層され、前記複数の電子部品のうちの残りの部品が配置される第２半導体層と、
を有する、空間光変調器。
　本開示の態様は、前述した実施形態に限定されるものではなく、想到しうる種々の変形も含むものであり、本開示の効果も前述の内容に限定されるものではない。各実施形態における構成要素は、適切に組み合わされて適用されてもよい。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
１　電気光学装置
１０　画素アレイ
３０　バッファ回路
５０　信号生成回路
５１　比較回路
５２　ＡＮＤ回路
５３　レベルシフト回路
１００　画素回路
１０１　画素回路
１０２　画素回路
１０３　画素回路
１０４　画素回路
１０５　画素回路
１０６　画素回路
３０１　第１半導体層
３０２　第２半導体層
８０１　電気光学装置
９０２　電気光学装置

Claims (15)

  1. 　光変調の度合いを示すデータ信号に基づいて駆動する液晶素子と、
    　前記データ信号に基づく前記液晶素子の駆動に関わる複数の電子部品と、
    　前記液晶素子と、前記複数の電子部品のうちの一部が配置される第１半導体層と、
    　前記第１半導体層に積層され、前記複数の電子部品のうちの残りの部品が配置される第２半導体層と、
    を備える、電気光学装置。
  2. 　前記第１半導体層が酸化物半導体層であり、
    　前記第２半導体層がシリコン半導体層である、請求項１に記載の電気光学装置。
  3. 　前記複数の電子部品が、
    　前記データ信号をサンプリングするサンプリングトランジスタと、
    　前記サンプリングトランジスタにサンプリングされた前記データ信号を増幅するバッファ回路と、
    　前記バッファ回路で増幅された前記データ信号を前記液晶素子へ転送する転送トランジスタと、を含む、請求項２に記載の電気光学装置。
  4. 　前記バッファ回路が、前記第１半導体層に配置され、
    　前記サンプリングトランジスタおよび前記転送トランジスタが、前記第２半導体層に配置される、請求項３に記載の電気光学装置。
  5. 　前記サンプリングトランジスタおよび前記転送トランジスタが、ＣＭＯＳトランジスタである、請求項４に記載の電気光学装置。
  6. 　前記バッファ回路および前記転送トランジスタが、前記第１半導体層に配置され、
    　前記サンプリングトランジスタが、前記第２半導体層に配置される、請求項３に記載の電気光学装置。
  7. 　前記サンプリングトランジスタが、ＣＭＯＳトランジスタである、請求項６に記載の電気光学装置。
  8. 　前記サンプリングトランジスタおよび前記転送トランジスタが、前記第１半導体層に配置され、
    　前記バッファ回路が、前記第２半導体層に配置される、請求項３に記載の電気光学装置。
  9. 　前記バッファ回路が、ソースフォロワ回路である、請求項８に記載の電気光学装置。
  10. 　前記バッファ回路が、ボルテージフォロワ回路である、請求項８に記載の電気光学装置。
  11. 　前記複数の電子部品が、前記データ信号をサンプリングする２つのサンプリングトランジスタと、前記サンプリングトランジスタにサンプリングされた前記データ信号を前記液晶素子へ転送する２つの転送トランジスタと、を含み、
    　前記２つの転送トランジスタが、前記第１半導体層に配置され、
    　前記２つのサンプリングトランジスタが、前記第２半導体層に配置される、請求項２に記載の電気光学装置。
  12. 　前記２つのサンプリングトランジスタが、ＣＭＯＳトランジスタである、請求項１１に記載の電気光学装置。
  13. 　前記複数の電子部品が、前記データ信号を生成する信号生成回路と、前記信号生成回路で生成された前記データ信号を増幅するバッファ回路と、前記バッファ回路で増幅された前記データ信号を前記液晶素子に転送する転送トランジスタと、を含み、
    　前記信号生成回路の一部、前記バッファ回路、および前記転送トランジスタが前記第１半導体層に配置され、
    　前記信号生成回路の残りの部分が前記第２半導体層に配置される、請求項２に記載の電気光学装置。
  14. 　前記信号生成回路は、前記液晶素子の階調値を示すデジタル信号と、基準信号とを比較する比較回路と、前記比較回路の比較結果を論理積演算するＡＮＤ回路と、前記ＡＮＤ回路の演算結果を示すデジタル信号の電圧をレベルシフトするレベルシフト回路と、前記デジタル信号をアナログ変換して前記データ信号を出力するＤＡＣトランジスタと、を含み、
    　前記ＤＡＣトランジスタが、前記第１半導体層に配置され、
    　前記比較回路、前記ＡＮＤ回路、およびレベルシフト回路が、前記第２半導体層に配置される、請求項１３に記載の電気光学装置。
  15. 　電気光学装置を備える空間光変調器であって、
    　前記電気光学装置が、
    　光変調の度合いを示すデータ信号に基づいて駆動する液晶素子と、
    　前記データ信号に基づく前記液晶素子の駆動に関わる複数の電子部品と、
    　前記液晶素子と、前記複数の電子部品のうちの一部が配置される第１半導体層と、
    　前記第１半導体層に積層され、前記複数の電子部品のうちの残りの部品が配置される第２半導体層と、
    を有する、空間光変調器。
PCT/JP2024/017166 2023-06-09 2024-05-08 電気光学装置および空間光変調器 Ceased WO2024252839A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023095847 2023-06-09
JP2023-095847 2023-06-09

Publications (1)

Publication Number Publication Date
WO2024252839A1 true WO2024252839A1 (ja) 2024-12-12

Family

ID=93795405

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/017166 Ceased WO2024252839A1 (ja) 2023-06-09 2024-05-08 電気光学装置および空間光変調器

Country Status (1)

Country Link
WO (1) WO2024252839A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013225620A (ja) * 2012-04-23 2013-10-31 Semiconductor Energy Lab Co Ltd 表示装置、表示装置の作製方法および電子機器
US20170140724A1 (en) * 2015-11-16 2017-05-18 Apple Inc. Displays With Series-Connected Switching Transistors
JP2017208473A (ja) * 2016-05-19 2017-11-24 株式会社ジャパンディスプレイ 表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013225620A (ja) * 2012-04-23 2013-10-31 Semiconductor Energy Lab Co Ltd 表示装置、表示装置の作製方法および電子機器
US20170140724A1 (en) * 2015-11-16 2017-05-18 Apple Inc. Displays With Series-Connected Switching Transistors
JP2017208473A (ja) * 2016-05-19 2017-11-24 株式会社ジャパンディスプレイ 表示装置

Similar Documents

Publication Publication Date Title
EP2127367B1 (en) Multimedia player displaying 2 projection images
US8134109B2 (en) Optical projection engine device having a polarizing beam splitter and a control providing modulation instructions to modulation imagers
US7825363B2 (en) Micro lens array unit having at least one of first and second micro lens arrays movable for changing the effective focal length of the micro lens array unit and liquid crystal display projection device using same
US20160187648A1 (en) Projector device
US20110069242A1 (en) Projection desplay apparatus
US12591146B2 (en) Projector and projection method for forming images on aerial projection region and real projection surface
US7334903B2 (en) Light source module and optical projection system
CN100432748C (zh) 光源模块与光学投影系统
US8164557B2 (en) Liquid crystal display device and method for driving the same
JP2008268253A (ja) 液晶表示装置および液晶表示装置の駆動方法ならびに映像表示装置
US20150222863A1 (en) Projector
WO2024252839A1 (ja) 電気光学装置および空間光変調器
JP2004245986A (ja) プロジェクタ
CN115150594B (zh) 激光扫描系统及控制方法、激光成像设备和汽车
US20060187417A1 (en) Projector
JP2001021875A (ja) 液晶装置及びこれを用いた投写型表示装置
JP2009236955A (ja) プロジェクタ
JP4747524B2 (ja) プロジェクタ
US9979940B2 (en) Projector and method for controlling projector
WO2024236954A1 (ja) 液晶表示装置および電子機器
JP2007150816A (ja) プロジェクタ
JP3559104B2 (ja) 表示装置
JP2007264340A (ja) 画像表示装置及びプロジェクタ
US20130076725A1 (en) Electro-optical unit and display
WO2024222167A1 (zh) 一种图像生成装置、显示设备及交通工具

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24819076

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE