WO2024033001A1 - Method for discharging middle switches of a 3-level inverter - Google Patents

Method for discharging middle switches of a 3-level inverter Download PDF

Info

Publication number
WO2024033001A1
WO2024033001A1 PCT/EP2023/069324 EP2023069324W WO2024033001A1 WO 2024033001 A1 WO2024033001 A1 WO 2024033001A1 EP 2023069324 W EP2023069324 W EP 2023069324W WO 2024033001 A1 WO2024033001 A1 WO 2024033001A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching
midpoint
voltage
switching devices
voltage vector
Prior art date
Application number
PCT/EP2023/069324
Other languages
German (de)
French (fr)
Inventor
Florian Buettner
Joerg Reuss
Original Assignee
Bayerische Motoren Werke Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bayerische Motoren Werke Aktiengesellschaft filed Critical Bayerische Motoren Werke Aktiengesellschaft
Publication of WO2024033001A1 publication Critical patent/WO2024033001A1/en

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483Converters with outputs that each can have more than two voltages levels
    • H02M7/4833Capacitor voltage balancing
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53875Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
    • H02M7/53876Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output based on synthesising a desired voltage vector via the selection of appropriate fundamental voltage vectors, and corresponding dwelling times

Abstract

The invention relates to a method for operating a 3-level inverter (1) which has an intermediate circuit (2) with three connections and at least three switch sections (3a, 3b, 3c) which are connected to the intermediate circuit (2) and each of which comprises a phase tap (u, v, w). Each switch section (3a, 3b, 3c) has three switch devices, wherein in order to modulate an output voltage (Va) which is specific to the working point, a switch pattern (SM) is determined for the switch devices (S1, S2, S3), said switch pattern being used by the switch devices (S1, S2, S3) to connect the phase tap (u, v, w) of each switch section (3a, 3b, 3c) to a respective connection of the connections (DC+, DC-, N) of the intermediate circuit (2), thereby producing a voltage vector (v01, v02, v03, v1p, v1n, v2p, v2n). In order to reduce the conduction losses of middle switch devices (S3), the switch pattern (SM) is provided in a conduction loss-reducing variant (SMa*, SMb*) in which at least one voltage vector (v02, v1p, v1n, v2p, v2n) of the switch pattern (SM), said voltage vector being produced by a switch state with the participation of at least one middle switch device (S3), is at least partly replaced by two voltage vectors (v01, v03, v3, v5) which are produced by switch states without the participation of the middle switch devices (S3).

Description

Verfahren zum Entlasten von Mittelpunktschaltern eines 3-Level-lnverters Method for relieving the midpoint switches of a 3-level inverter
Die Erfindung betrifft ein Verfahren zum Betreiben eines 3-Level-lnverters, welcher einen Zwischenkreis mit drei Anschlüssen in Form von einem High-Side-Anschluss, einem Low- Side-Anschluss und einem Mittelpunktanschluss sowie zumindest drei, mit dem Zwischenkreis verbundene Schaltabschnitte mit jeweils einem Phasenabgriff zum elektrischen Verbinden mit jeweils einer Phase einer elektrischen Antriebsmaschine aufweist. Jeder Schaltabschnitt weist jeweils drei Schalteinrichtungen in Form von einer mit dem High-Side-Anschluss verbundenen High-Side-Schalteinrichtung, einer mit dem Low-Side-Anschluss verbundenen Low-Side-Schalteinrichtung und einer mit dem Mittelpunktanschluss verbundenen Mittelpunktschalteinrichtung auf. Zum Modulieren einer arbeitspunktspezifischen Ausgangsspannung wird ein Schaltmuster für die Schalteinrichtungen bestimmt, durch welches die Schalteinrichtungen in unterschiedliche Schaltzustände überführt werden und dabei den Phasenabgriff des jeweiligen Schaltabschnittes unter Erzeugung eines Spannungsvektors mit jeweils einem der Anschlüsse des Zwischenkreises verbinden. Die Erfindung betrifft außerdem eine Steuereinrichtung, ein Leistungsmodul sowie ein Kraftfahrzeug. The invention relates to a method for operating a 3-level inverter, which has an intermediate circuit with three connections in the form of a high-side connection, a low-side connection and a midpoint connection as well as at least three switching sections each connected to the intermediate circuit a phase tap for electrically connecting to one phase of an electric drive machine. Each switching section has three switching devices in the form of a high-side switching device connected to the high-side connection, a low-side switching device connected to the low-side connection and a midpoint switching device connected to the midpoint connection. To modulate an operating point-specific output voltage, a switching pattern is determined for the switching devices, through which the switching devices are converted into different switching states and thereby connect the phase tap of the respective switching section to one of the connections of the intermediate circuit, generating a voltage vector. The invention also relates to a control device, a power module and a motor vehicle.
Vorliegend richtet sich das Interesse auf 3-Level-lnverter bzw. Dreistufenwechselrichter für elektrisch antreibbare Kraftfahrzeuge, also Elektro- oder Hybridfahrzeuge. Solche 3- Level-Inverter sind zwischen einen elektrischen Energiespeicher, beispielsweise eine Traktionsbatterie, und eine elektrische Antriebsmaschine des Kraftfahrzeugs geschaltet und dienen dazu, eine von dem elektrischen Energiespeicher bereitgestellte Gleichspannung in eine Mehrphasenwechselspannung für Phasen der elektrischen Antriebsmaschine zu wandeln. Auch kann der 3-Level-lnverter als ein Leistungsfaktorkorrekturfilter für ein 3-Phasen-Ladegerät verwendet werden. In this case, interest is focused on 3-level inverters or three-stage inverters for electrically powered motor vehicles, i.e. electric or hybrid vehicles. Such 3-level inverters are connected between an electrical energy storage, for example a traction battery, and an electric drive machine of the motor vehicle and serve to convert a direct voltage provided by the electrical energy storage into a multi-phase alternating voltage for phases of the electric drive machine. Also, the 3-level inverter can be used as a power factor correction filter for a 3-phase charger.
Inverter weisen üblicherweise drei parallel geschaltete Halbbrücken sowie einen mit den Halbbrücken verbundenen Zwischenkreis auf. Jede Halbbrücke weist jeweils zwei Schalteinrichtungen auf, wobei eine erste Schalteinrichtung als eine High-Side- Schalteinrichtung ausgebildet ist und mit einem High-Side-Anschluss des Zwischenkreises verbunden ist und wobei eine zweite Schalteinrichtung als eine Low- Side-Schalteinrichtung ausgebildet ist und mit einem Low-Side-Anschluss des Zwischenkreises verbunden ist. Zusätzlich zu den Halbbrücken weisen 3- Level- Inverter drei dritte Schalteinrichtungen auf, welche als Mittelpunktschalteinrichtungen ausgebildet sind und jeweils mit einem Abgriff zwischen der ersten und der zweiten Schalteinrichtung einer Halbbrücke sowie mit einem Mittelpunktanschluss des Zwischenkreises elektrisch verbunden sind. Ein solcher 3- Level- Inverter kann pro Schaltabschnitt, welcher aus einer Halbbrücke und einer Mittelpunktschalteinrichtung besteht, drei Spannungslevel für die Phasen der elektrischen Maschine bereitstellen und weist somit zusätzlich zu den acht Schaltzuständen eines herkömmlichen 2-Level-lnverters 19 weitere Schaltzustände zum Modulieren einer arbeitspunktspezifischen Ausgangsspannung auf. Mittels dieser 27 Schaltzustände kann eine gewünschte Sinusform der Ausgangsspannung mit einem besonders geringen Oberwellenanteil erzeugt werden, wodurch Verluste in der elektrischen Maschine verringert werden. Außerdem weist der 3- Level- Inverter besonders geringe Schaltverluste auf. Inverters usually have three half-bridges connected in parallel and an intermediate circuit connected to the half-bridges. Each half bridge has two switching devices, a first switching device being designed as a high-side switching device and being connected to a high-side connection of the intermediate circuit, and a second switching device being a low-side switching device. Side switching device is designed and is connected to a low-side connection of the intermediate circuit. In addition to the half bridges, 3-level inverters have three third switching devices, which are designed as midpoint switching devices and are each electrically connected to a tap between the first and second switching devices of a half bridge and to a midpoint connection of the intermediate circuit. Such a 3-level inverter can provide three voltage levels for the phases of the electrical machine per switching section, which consists of a half bridge and a midpoint switching device, and thus has, in addition to the eight switching states of a conventional 2-level inverter, 19 further switching states for modulating a operating point-specific output voltage. Using these 27 switching states, a desired sinusoidal shape of the output voltage with a particularly low harmonic component can be generated, thereby reducing losses in the electrical machine. In addition, the 3-level inverter has particularly low switching losses.
Zur Reduktion der Kosten des 3-Level-lnverters können beispielsweise die Qualität und Quantität von Mittelpunktschaltern der Mittelpunktschalteinrichtungen reduziert werden. Diese Reduktion der Mittelpunkschalter erhöht in bestimmten Betriebspunkten des 3- Level-Inverters die Durchlassverluste. Diese Durchlassverluste reduzieren aufgrund der thermischen Randbedingung den Wirkungsgrad des Systems und können außerdem zu einer Überlastung der Mittelpunktschalter führen. To reduce the costs of the 3-level inverter, for example, the quality and quantity of midpoint switches of the midpoint switching devices can be reduced. This reduction in the center point switches increases the conduction losses at certain operating points of the 3-level inverter. These transmission losses reduce the efficiency of the system due to the thermal boundary condition and can also lead to an overload of the midpoint switches.
Es ist Aufgabe der vorliegenden Erfindung, eine Lösung zum Reduzieren von mittleren, über eine Modulationsperiode auftretenden Durchlassverlusten von Mittelpunktschaltern eines 3-Level-lnverters für ein Kraftfahrzeug bereitzustellen. It is the object of the present invention to provide a solution for reducing average conduction losses of midpoint switches of a 3-level inverter for a motor vehicle that occur over a modulation period.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren, eine Steuereinrichtung, ein Leistungselektronikmodul sowie ein Kraftfahrzeug mit den Merkmalen gemäß den jeweiligen unabhängigen Patentansprüchen gelöst. Vorteilhafte Ausführungen der Erfindung sind Gegenstand der abhängigen Patentansprüche, der Beschreibung sowie der Figuren. This object is achieved according to the invention by a method, a control device, a power electronics module and a motor vehicle with the features according to the respective independent patent claims. Advantageous embodiments of the invention are the subject of the dependent claims, the description and the figures.
Ein erfindungsgemäßes Verfahren dient zum Betreiben eines 3-Level-lnverters. Der 3- Level-Inverter weist einen Zwischenkreis mit drei Anschlüssen in Form von einem High- Side-Anschluss, einem Low-Side-Anschluss und einem Mittelpunktanschluss auf. Außerdem weist der 3- Level- Inverter zumindest drei, mit dem Zwischenkreis verbundene Schaltabschnitte mit jeweils einem Phasenabgriff zum elektrischen Verbinden mit jeweils einer Phase einer elektrischen Antriebsmaschine auf. Jeder Schaltabschnitt weist jeweils drei Schalteinrichtungen in Form von einer mit dem High-Side-Anschluss verbundenen High-Side-Schalteinrichtung, einer mit dem Low-Side-Anschluss verbundenen Low-Side- Schalteinrichtung und einer mit dem Mittelpunktanschluss verbundenen Mittelpunktschalteinrichtung auf. Zum Modulieren einer arbeitspunktspezifischen Ausgangsspannung wird ein Schaltmuster für die Schalteinrichtungen bestimmt, durch welches die Schalteinrichtungen in unterschiedliche Schaltzustände überführt werden und dabei den Phasenabgriff des jeweiligen Schaltabschnittes unter Erzeugung eines Spannungsvektors mit jeweils einem der Anschlüsse des Zwischenkreises verbinden. A method according to the invention is used to operate a 3-level inverter. The 3-level inverter has an intermediate circuit with three connections in the form of a high-side connection, a low-side connection and a midpoint connection. In addition, the 3-level inverter has at least three switching sections connected to the intermediate circuit, each with a phase tap for electrical connection to each one phase of an electric drive machine. Each switching section has three switching devices in the form of a high-side switching device connected to the high-side connection, a low-side switching device connected to the low-side connection and a midpoint switching device connected to the midpoint connection. To modulate an operating point-specific output voltage, a switching pattern is determined for the switching devices, through which the switching devices are converted into different switching states and thereby connect the phase tap of the respective switching section to one of the connections of the intermediate circuit, generating a voltage vector.
Zum Reduzieren von Durchlassverlusten der Mittelpunktschalteinrichtungen wird das Schaltmuster in einer durchlassverlustreduzierenden Variante bestimmt, bei welcher zumindest ein Spannungsvektor des Schaltmusters, welcher durch einen Schaltzustand mit Beteiligung zumindest einer Mittelpunktschalteinrichtung erzeugt wird, zumindest teilweise durch zwei Spannungsvektoren, welche durch Schaltzustände ohne Beteiligung der Mittelpunktschalteinrichtungen erzeugt werden, ersetzt wird. To reduce forward losses of the midpoint switching devices, the switching pattern is determined in a forward loss reducing variant, in which at least one voltage vector of the switching pattern, which is generated by a switching state involving at least one midpoint switching device, is at least partially formed by two voltage vectors, which are generated by switching states without the involvement of the midpoint switching devices , is replaced.
Zur Erfindung gehört außerdem eine Steuereinrichtung, welche dazu ausgelegt ist, ein erfindungsgemäßes Verfahren durchzuführen, sowie ein Leistungselektronikmodul mit einem 3-Level-lnverter und einer erfindungsgemäßen Steuereinrichtung. Ein erfindungsgemäßes Kraftfahrzeug umfasst einen elektrischen Energiespeicher, eine elektrische Maschine sowie ein erfindungsgemäßes Leistungselektronikmodul, wobei der 3-Level-lnverter eingangsseitig mit dem elektrischen Energiespeicher und ausgangsseitig mit Phasen eines Stators der elektrischen Maschine verbunden ist. Der 3-Level-lnverter ist dazu ausgelegt, die von dem elektrischen Energiespeicher bereitgestellte Gleichspannung, welche als Eingangsspannung am Zwischenkreis des 3-Level-lnverters anliegt, in eine Mehrphasenwechselspannung zu wandeln und als Ausgangsspannung für die Phasen der elektrischen Maschine bereitzustellen. The invention also includes a control device which is designed to carry out a method according to the invention, as well as a power electronics module with a 3-level inverter and a control device according to the invention. A motor vehicle according to the invention comprises an electrical energy storage device, an electric machine and a power electronics module according to the invention, wherein the 3-level inverter is connected on the input side to the electrical energy storage device and on the output side to phases of a stator of the electric machine. The 3-level inverter is designed to convert the DC voltage provided by the electrical energy storage, which is present as an input voltage at the intermediate circuit of the 3-level inverter, into a multi-phase alternating voltage and to provide it as an output voltage for the phases of the electrical machine.
Der 3-Level-lnverter weist eingangsseitig den Zwischenkreis auf, welcher insbesondere zumindest eine Reihenschaltung aus zumindest zwei Kondensatoren aufweist. Die Schaltabschnitte bzw. Schaltbrücken weisen jeweils die High-Side-Schalteinrichtung mit zumindest einem High-Side-Schalter, die Low-Side-Schalteinrichtung mit zumindest einem Low-Side-Schalter und die Mittelpunktschalteinrichtung mit zumindest einem Mittelpunktschalter auf. Die High-Side-Schalteinrichtung und die Low-Side- Schalteinrichtung eines Schaltabschnittes sind zu einer Halbbrücke verschaltet. Jeder Schaltabschnitt weist einen Phasenabgriff auf, welcher mit der zugehörigen Phase der elektrischen Maschine verbunden ist. Die Anschlüsse der Reihenschaltung aus Kondensatoren, welche den High-Side-Anschluss und den Low-Side-Anschluss des Zwischenkreises ausbilden, sind mit Polen des elektrischen Energiespeichers sowie mit den Halbbrücken der Schaltabschnitte verbunden. Zwischen den Kondensatoren der zumindest einen Reihenschaltung ist der Mittelpunktanschluss, kurz Mittelpunkt, vorgesehen, welcher mit den Mittelpunktschalteinrichtungen der Schaltabschnitte verbunden ist. Die Halbbrücken bilden dabei jeweils einen vertikalen Brückenzweig des jeweiligen Schaltabschnittes und die Mittelpunktschalteinrichtungen bilden einen horizontalen Brückenzweig des jeweiligen Schaltabschnittes. Die High-Side-Schalter und die Low-Side-Schalter können beispielsweise als IGBTs oder Leistungs-MOSFETs ausgebildet sein. Die Mittelpunktschalteinrichtungen können zum Bereitstellen einer bidirektionalen Sperrfähigkeit jeweils zwei antiseriell verschaltete Mittelpunktschalter oder jeweils einen bidirektionalen Mittelpunktschalter aufweisen. Die Mittelpunktschalter können ebenfalls als IGBTs oder Leistungs-MOSFETs ausgebildet sein. The 3-level inverter has the intermediate circuit on the input side, which in particular has at least one series connection of at least two capacitors. The switching sections or switching bridges each have the high-side switching device with at least one high-side switch, the low-side switching device with at least one low-side switch and the midpoint switching device with at least one midpoint switch. The high-side switching device and the low-side switching device of a switching section are connected to form a half bridge. Each switching section has a phase tap, which is connected to the associated phase electrical machine is connected. The connections of the series connection of capacitors, which form the high-side connection and the low-side connection of the intermediate circuit, are connected to poles of the electrical energy storage and to the half-bridges of the switching sections. Between the capacitors of the at least one series circuit, the midpoint connection, or midpoint for short, is provided, which is connected to the midpoint switching devices of the switching sections. The half bridges each form a vertical bridge branch of the respective switching section and the midpoint switching devices form a horizontal bridge branch of the respective switching section. The high-side switches and the low-side switches can be designed, for example, as IGBTs or power MOSFETs. To provide a bidirectional blocking capability, the midpoint switching devices can each have two midpoint switches connected in anti-series or each have one bidirectional midpoint switch. The midpoint switches can also be designed as IGBTs or power MOSFETs.
Durch die drei Schalteinrichtungen pro Schaltbrücke weist der 3- Level- Inverter bei drei Schaltbrücken 27 Schaltzustände auf, wobei jeder Schaltzustand einen Spannungsvektor erzeugt, der als ein Raumzeiger in einem Zeigerdiagramm repräsentierbar ist. Dabei wird bei einer geschlossenen High-Side-Schalteinrichtung eines Schaltabschnittes der Phasenabgriff dieses Schaltabschnittes mit dem High-Side-Anschluss elektrisch verbunden und somit ein High-Side-Potential an die zugehörige Phase angelegt. Bei einer geschlossenen Low-Side-Schalteinrichtung eines Schaltabschnittes wird der Phasenabgriff dieses Schaltabschnittes mit dem Low-Side-Anschluss elektrisch verbunden und somit ein Low-Side- Potential an die zugehörige Phase angelegt. Bei einer geschlossenen Mittelpunktschalteinrichtung eines Schaltabschnittes wird der Phasenabgriff dieses Schaltabschnittes mit dem Mittelpunktanschluss elektrisch verbunden und somit ein Mittelpunktpotential an die zugehörige Phase angelegt. Due to the three switching devices per switching bridge, the 3-level inverter has 27 switching states with three switching bridges, each switching state generating a voltage vector that can be represented as a space vector in a vector diagram. With a closed high-side switching device of a switching section, the phase tap of this switching section is electrically connected to the high-side connection and a high-side potential is thus applied to the associated phase. With a closed low-side switching device of a switching section, the phase tap of this switching section is electrically connected to the low-side connection and a low-side potential is thus applied to the associated phase. With a closed midpoint switching device of a switching section, the phase tap of this switching section is electrically connected to the midpoint connection and thus a midpoint potential is applied to the associated phase.
Beispielsweise erzeugen drei Schaltzustände, bei welchen entweder alle High-Side- Schalter geschlossen sind und somit alle Phasenabgriffe sowie Phasen mit dem High- Side-Anschluss des Zwischenkreises verbunden sind, oder alle Low-Side-Schalter geschlossen sind und somit alle Phasenabgriffe sowie Phasen mit dem Low-Side- Anschluss des Zwischenkreises verbunden sind, oder alle Mittelpunktschalter geschlossen sind und somit alle Phasenabgriffe sowie Phasen mit dem Mittelpunktanschluss des Zwischenkreises verbunden sind, Nullspannungsvektoren, welche als Nullspannungsraumzeiger im Raumzeigerdiagramm repräsentiert werden. Die Nullspannungsraumzeiger können somit redundant erzeugt werden. Sechs weitere Schaltzustände, welche keine Beteiligung der Mittelpunktschalteinrichtungen und somit der Mittelpunktschalter aufweisen, erzeugen sechs Spannungsvektoren, welche als lange, äußere Spannungsraumzeiger in dem Raumzeigerdiagramm repräsentiert werden und Eckpunkte eines äußeren Sechseckes ausbilden. Diese sechs langen, äußeren Spannungsraumzeiger entsprechen den Grundspannungsraumzeigern eines 2- Level- Inverters und werden im Folgenden auch als Grundspannungsraumzeiger bezeichnet. Sechs weitere Schaltzustände weisen eine Beteiligung der Mittelpunktschalteinrichtungen auf und erzeugen sechs weitere Spannungsvektoren, welche als mittlere, äußere Spannungsraumzeiger in dem Raumzeigerdiagramm abgebildet werden und auf den Seitenkanten des äußeren Sechsecks zwischen jeweils zwei langen, äußeren Spannungsraumzeigern liegen. For example, three switching states are created in which either all high-side switches are closed and thus all phase taps and phases are connected to the high-side connection of the intermediate circuit, or all low-side switches are closed and thus all phase taps and phases are connected are connected to the low-side connection of the intermediate circuit, or all midpoint switches are closed and thus all phase taps and phases are connected to the midpoint connection of the intermediate circuit, zero voltage vectors, which are represented as zero voltage space vectors in the space vector diagram. The zero voltage space vectors can thus be generated redundantly. Six further switching states, which do not involve the midpoint switching devices and thus the midpoint switches, generate six voltage vectors, which are represented as long, outer voltage space vectors in the space vector diagram and form corner points of an outer hexagon. These six long, outer voltage space vectors correspond to the basic voltage space vectors of a 2-level inverter and are also referred to below as basic voltage space vectors. Six further switching states involve the midpoint switching devices and generate six further voltage vectors, which are depicted as middle, outer voltage space vectors in the space vector diagram and lie on the side edges of the outer hexagon between two long, outer voltage space vectors.
Zwölf weitere Schaltzustände, welche ebenfalls eine Beteiligung der Mittelpunktschalteinrichtungen aufweisen, erzeugen zwölf kurze, innere Spannungsraumzeiger, wobei jeweils zwei Schaltzustände zwei identische Spannungsraumzeiger, also Spannungsraumzeiger mit gleicher Länge und gleichem Phasenwinkel, liefern. Somit ist jeder der kurzen, inneren Spannungsraumzeiger redundant erzeugbar. Dabei spannen die kurzen, inneren Spannungsraumzeiger ein inneres Sechseck auf, wobei jeweils zwei redundante Spannungsraumzeiger einen Eckpunkt des inneren Sechseckes bilden. Die zueinander redundanten Spannungsraumzeiger weisen dabei eine entgegengesetzte, komplementäre Wirkung auf einen Strom im Mittelpunktanschluss des Zwischenkreises auf. Twelve further switching states, which also involve the midpoint switching devices, generate twelve short, internal voltage space vectors, with two switching states each providing two identical voltage space vectors, i.e. voltage space vectors with the same length and the same phase angle. This means that each of the short, inner voltage space vectors can be generated redundantly. The short, inner stress space vectors span an inner hexagon, with two redundant stress space vectors each forming a corner point of the inner hexagon. The mutually redundant voltage space vectors have an opposite, complementary effect on a current in the center connection of the intermediate circuit.
Das äußere Sechseck ist in sechs dreieckförmige Sektoren unterteilt, wobei Eckpunkte jedes Sektors durch die Nullspannungsraumzeiger sowie zwei benachbarte lange, äußere Spannungsraumzeiger gebildet sind. Jeder Sektor ist wiederum in vier dreieckförmige Segmente unterteilt, wobei an zumindest einem Eckpunkt jedes Segments zwei redundante Spannungsraumzeiger liegen. Um nun eine beliebige, arbeitspunktspezifische Ausgangsspannung mittels der Spannungsvektoren zu modulieren, wird bestimmt, in welchem Sektor und in welchem Segment des Sektors der die Ausgangsspannung repräsentierende arbeitspunktspezifische Ausgangsspannungsraumzeiger liegt. Anschließend kann dieser arbeitspunktspezifische Ausgangsspannungsraumzeiger durch Pulsweitenmodulation der dieses Segment aufspannenden Spannungsraumzeiger erzeugt werden. Dazu wird ein Schaltmuster bestimmt, in welchem eine Abfolge sowie eine Zeitdauer der zur Modulation verwendeten, segmentspezifischen Spannungsraumzeiger festgelegt ist. Beim Modulieren der Ausgangsspannung werden auch Spannungsvektoren im Schaltmuster verwendet, welche durch Schaltzustände mit Beteiligung der Mittelpunktschalteinrichtungen erzeugt werden und bei welchen somit der Phasenabgriff zumindest eines Schaltabschnittes mit dem Mittelpunktanschluss des Zwischenkreises verschaltet ist. Im Falle, dass die Mittelpunktschalter dieser Mittelpunktschalteinrichtungen beispielsweise aus Kostengründen in einer geringeren Qualität bereitgestellt sind als die Schalter der High-Side-Schalteinrichtung und der Low-Side-Schalteinrichtung, weisen diese in bestimmten Betriebsbereichen hohe Durchlassverluste auf. Diese Betriebsbereiche sind beispielsweise über einen Aussteuergrad und/oder einen Modulationsindex und/oder einen Aussteuergrad und/oder einen Phasenstrom und/oder eine Temperatur der Mittelpunktschalteinrichtungen gekennzeichnet. Der Aussteuergrad des 3-Level-lnverters beschreibt das Verhältnis der aktuellen Ausgangsspannung zur maximal möglichen Ausgangsspannung, welche von dem 3-Level-lnverter bereitgestellt werden kann. Um diese Durchlassverluste zu reduzieren, wird die durchlassverlustreduzierende Variante des Schaltmusters bestimmt und vorzugsweise immer dann bereitgestellt, wenn der durchlassverlusterhöhende Betriebs be re ich des 3- Level-Inverters vorliegt. Außerhalb dieses durchlassverlusterhöhenden Betriebsbereiches können die Spannungsvektoren des Schaltmusters beispielsweise derart im Wechsel gesellt werden, dass sie über die Modulationsperiode gleichmäßig belastet werden. The outer hexagon is divided into six triangular sectors, with corner points of each sector formed by the zero voltage space vectors and two adjacent long, outer voltage space vectors. Each sector is in turn divided into four triangular segments, with two redundant voltage space vectors located at at least one corner point of each segment. In order to modulate any operating point-specific output voltage using the voltage vectors, it is determined in which sector and in which segment of the sector the operating point-specific output voltage space vector representing the output voltage lies. This operating point-specific output voltage space vector can then be generated by pulse width modulation of the voltage space vector spanning this segment. For this purpose, a switching pattern is determined in which a sequence and a duration of the segment-specific voltage space vectors used for modulation are defined. When modulating the output voltage, voltage vectors are also used in the switching pattern, which are generated by switching states involving the midpoint switching devices and in which the phase tap of at least one switching section is connected to the midpoint connection of the intermediate circuit. In the event that the midpoint switches of these midpoint switching devices are provided in a lower quality than the switches of the high-side switching device and the low-side switching device, for example for cost reasons, these have high transmission losses in certain operating ranges. These operating ranges are characterized, for example, by a modulation level and/or a modulation index and/or a modulation level and/or a phase current and/or a temperature of the midpoint switching devices. The modulation level of the 3-level inverter describes the ratio of the current output voltage to the maximum possible output voltage that can be provided by the 3-level inverter. In order to reduce these forward losses, the forward loss-reducing variant of the switching pattern is determined and preferably provided whenever the forward loss-increasing operating region of the 3-level inverter is present. Outside this operating range that increases the forward loss, the voltage vectors of the switching pattern can, for example, be alternately connected in such a way that they are loaded evenly over the modulation period.
In der durchlassverlustreduzierenden Variante des Schaltmusters ist die Beteiligung der Mittelpunktschalteinrichtungen an den Schaltzuständen reduziert. Dafür wird zumindest ein Spannungsraumzeiger, insbesondere einer der Nullspannungsraumzeiger und/oder einer der inneren, kurzen Spannungsraumzeiger, durch zwei andere Spannungsraumzeiger ersetzt. Bei niedrigen Aussteuergraden, beispielsweise unter 0,6, und bei hohen Phasenströmen wird in Abhängigkeit des Modulationsindexes beispielsweise derjenige Nullspannungsraumzeiger, welcher nur durch die Mittelpunktschalteinrichtungen erzeugt wird, zumindest teilweise durch den Spannungsraumzeiger, welche nur mit Beteiligung der High-Side-Schalteinrichtungen erzeugt wird, und/oder durch den Spannungsraumzeiger, welcher nur mit Beteiligung der Low-Side-Schalteinrichtungen erzeugt wird, ersetzt werden. In the transmission loss-reducing variant of the switching pattern, the involvement of the midpoint switching devices in the switching states is reduced. For this purpose, at least one voltage space vector, in particular one of the zero voltage space vectors and/or one of the inner, short voltage space vectors, is replaced by two other voltage space vectors. At low modulation levels, for example below 0.6, and at high phase currents, depending on the modulation index, for example, the zero voltage space vector which is only generated by the midpoint switching devices is at least partially replaced by the voltage space vector which is only generated with the participation of the high-side switching devices. and/or be replaced by the voltage space vector, which is only generated with the participation of the low-side switching devices.
Bei bestimmten Aussteuergraden, insbesondere bei Aussteuergraden um 0,6 und hohen Phasenströmen, wird einer der redundanten, inneren kürzeren Spannungsraumzeiger durch zwei im Raumzeigerdiagramm benachbarte Ersatzspannungsraumzeiger, also einen Grundspannungsraumzeiger und einen Nullspannungsraumzeiger ersetzt, indem diese Ersatzspannungsraumzeiger im Wechsel und zeitlich gleich gewichtet bereitgestellt werden. So können die Mittelpunktschalter bei Bedarf auf einfache Weise entlastet werden. At certain modulation levels, in particular at modulation levels around 0.6 and high phase currents, one of the redundant, inner, shorter voltage space vectors is replaced by two equivalent voltage space vectors adjacent in the space vector diagram, i.e. a basic voltage space vector and a zero voltage space vector, by These equivalent voltage space vectors are provided alternately and with equal weighting over time. This means the midpoint switches can be easily relieved if necessary.
Auch kann vorgesehen sein, dass eine zeitliche Gewichtung der redundanten Spannungsvektoren innerhalb des Schaltmusters so bestimmt wird, dass eine Abweichung einer Mittelpunktspannung reduziert wird. Dieser Ausführungsform liegt die Erkenntnis zugrunde, dass Schaltzustände mit Beteiligung der Mittelpunktschalteinrichtungen eine Strom belastung im Mittelpunktanschluss hervorrufen, welche, wenn sie über die Modulationsperiode nicht ausgeglichen wird, eine unerwünschte Abweichung der Mittelpunktspannung hervorrufen kann. Diese Abweichung kann über die zeitliche Gewichtung der redundanten Spannungsvektoren im Schaltmuster sowie in dessen durchlassverlustreduzierender Variante erreicht werden. Im Falle, dass zwei Spannungsvektorpaare mit redundanten Spannungsvektoren beim Modulieren der Ausgangsspannung beteiligt sind, wird primär dasjenige Spannungsvektorpaar zum Mittelpunktbalancing verwendet, bei dem der redundante Spannungsvektor, der zeitlich höher gewichtet ist, eine geringere Anzahl an Schaltzuständen mit Mittelpunktschalterbeteiligung hat.. Somit kann gleichzeitig eine Reduzierung der Mittelpunktspannungsänderung sowie der Belastung der Mittelpunktschalteinrichtungen erreicht werden. Provision can also be made for a time weighting of the redundant voltage vectors within the switching pattern to be determined in such a way that a deviation of a midpoint voltage is reduced. This embodiment is based on the knowledge that switching states involving the midpoint switching devices cause a current load in the midpoint connection, which, if not compensated for over the modulation period, can cause an undesirable deviation in the midpoint voltage. This deviation can be achieved via the time weighting of the redundant voltage vectors in the switching pattern and in its forward loss-reducing variant. In the event that two voltage vector pairs with redundant voltage vectors are involved in modulating the output voltage, the voltage vector pair is primarily used for midpoint balancing in which the redundant voltage vector, which is weighted higher in time, has a smaller number of switching states with midpoint switch involvement. This means that one can be used at the same time Reduction of the midpoint voltage change and the load on the midpoint switching devices can be achieved.
Die mit Bezug auf das erfindungsgemäße Verfahren vorgestellten Ausführungsformen und deren Vorteile gelten entsprechend für die erfindungsgemäße Steuereinrichtung, für das erfindungsgemäße Leistungselektronikmodul sowie für das erfindungsgemäße Kraftfahrzeug. The embodiments presented with reference to the method according to the invention and their advantages apply accordingly to the control device according to the invention, to the power electronics module according to the invention and to the motor vehicle according to the invention.
Weitere Merkmale der Erfindung ergeben sich aus den Ansprüchen, den Figuren und der Figurenbeschreibung. Die vorstehend in der Beschreibung genannten Merkmale und Merkmalskombinationen sowie die nachfolgend in der Figurenbeschreibung genannten und/oder in den Figuren allein gezeigten Merkmale und Merkmalskombinationen sind nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar. Further features of the invention emerge from the claims, the figures and the description of the figures. The features and combinations of features mentioned above in the description as well as the features and combinations of features mentioned below in the description of the figures and/or shown in the figures alone can be used not only in the combination specified in each case, but also in other combinations or on their own.
Die Erfindung wird nun anhand eines bevorzugten Ausführungsbeispiels sowie unter Bezugnahme auf die Zeichnungen näher erläutert. Es zeigen: Fig. 1 ein Schaltplan einer Ausgestaltung eines 3-Level-lnverters; The invention will now be explained in more detail using a preferred exemplary embodiment and with reference to the drawings. Show it: 1 is a circuit diagram of an embodiment of a 3-level inverter;
Fig. 2 eine Darstellung eines Zeigerdiagramms des 3-Level-lnverters; 2 shows a representation of a vector diagram of the 3-level inverter;
Fig. 3 eine Darstellung eines Schaltmusters zum Modulieren einerFig. 3 is a representation of a switching pattern for modulating a
Ausgangsspannung; output voltage;
Fig. 4 eine Darstellung von Zeitanteilen unterschiedlicher Spannungsvektoren innerhalb des Schaltmusters; und 4 shows a representation of time components of different voltage vectors within the switching pattern; and
Fig. 5 eine Darstellung von durchlassverlustreduzierenden Schaltmuster-Fig. 5 shows a representation of switching patterns that reduce transmission losses.
Varianten zum Modulieren einer Ausgangsspannung des 3-Level- lnverters. Variants for modulating an output voltage of the 3-level inverter.
In den Figuren sind gleiche sowie funktionsgleiche Elemente mit den gleichen Bezugszeichen versehen. In the figures, identical and functionally identical elements are provided with the same reference numerals.
Fig. 1 zeigt einen 3-Level-lnverter 1 für ein elektrifiziertes Kraftfahrzeug. Der 3-Level- Inverter 1 weist eingangsseitig einen Zwischenkreis 2 auf, welcher hier drei Zwischenkreiszweige 2a, 2b, 2c mit jeweils einer Reihenschaltung aus zwei Kondensatoren C1, C2 aufweist. Ein High-Side Anschluss DC+ und ein Low-Side- Anschluss DC- des Zwischenkreises 2 werden mit Polen eines elektrischen Energiespeichers des Kraftfahrzeugs verbunden, welcher dem Zwischenkreis 2 eine Gleichspannung DC bereitstellt. Dabei liegt an jedem Kondensator C1, C2 die halbe Gleichspannung DC/2 an. Der 3-Level-lnverter 1 weist außerdem drei Schaltabschnitte 3a, 3b, 3c auf, welche hier mit jeweils einem der Zwischenkreiszweige 2a, 2b, 2c elektrisch verbunden sind. Es kann aber auch vorgesehen sein, dass der Zwischenkreis 2 nur einen Zwischenkreiszweig mit zwei seriell verschalteten Kondensatoren C1 , C2 aufweist, an welchen die Schaltabschnitte 3a, 3b, 3c angeschlossen sind. Jeder Schaltabschnitt 3a, 3b, 3c weist einen Phasenabgriff u, v, w auf, welcher mit einer Phase Phu, Phv, Phw einer elektrischen Antriebsmaschine des Kraftfahrzeugs verbunden ist. Fig. 1 shows a 3-level inverter 1 for an electrified motor vehicle. The 3-level inverter 1 has an intermediate circuit 2 on the input side, which here has three intermediate circuit branches 2a, 2b, 2c, each with a series connection of two capacitors C1, C2. A high-side connection DC+ and a low-side connection DC- of the intermediate circuit 2 are connected to poles of an electrical energy storage device of the motor vehicle, which provides the intermediate circuit 2 with a direct voltage DC. Half the direct voltage DC/2 is present at each capacitor C1, C2. The 3-level inverter 1 also has three switching sections 3a, 3b, 3c, which are each electrically connected to one of the intermediate circuit branches 2a, 2b, 2c. However, it can also be provided that the intermediate circuit 2 has only one intermediate circuit branch with two series-connected capacitors C1, C2, to which the switching sections 3a, 3b, 3c are connected. Each switching section 3a, 3b, 3c has a phase tap u, v, w, which is connected to a phase Phu, Phv, Phw of an electric drive machine of the motor vehicle.
Jeder Schaltabschnitt weist drei Schalteinrichtungen S1, S2, S3 auf, welche jeweils zumindest einen als Halbleiterschalter, beispielsweise IGBTs, ausgebildeten Schalter aufweisen können. Die Schalteinrichtungen S1 und S2 sind zu einer Halbbrücke HB des jeweiligen Schaltabschnittes 3a, 3b, 3c verschaltet. Die ersten Schalteinrichtungen S1 sind High-Side-Schalteinrichtungen und sind mit dem High-Side-Anschluss DC+ des Zwischenkreises 2, welcher mit einem Pluspol des elektrischen Energiespeichers verbunden ist, und mit einem Abgriff A der jeweiligen Halbbrücke HB verbunden. Die zweiten Schalteinrichtungen S2 sind Low-Side-Schalteinrichtungen und sind mit dem Abgriff der jeweiligen Halbbrücke HB und mit dem Low-Side-Anschluss DC- des Zwischenkreises 2, welcher mit einem Minuspol des elektrischen Energiespeichers verbunden ist, verbunden. Die dritten Schalteinrichtungen S3 sind Mittelpunktschalteinrichtungen und sind mit dem Abgriff sowie mit einem Mittelpunktanschluss N des jeweiligen Zwischenkreiszweigs 2a, 2b, 2c zwischen den zwei Kondensatoren C1, C2 verbunden. Die Mittelpunktschalteinrichtungen S3 weisen hier jeweils zwei antiseriell verschaltete Mittelpunktschalter S3a, S3b auf. Each switching section has three switching devices S1, S2, S3, which can each have at least one switch designed as a semiconductor switch, for example IGBTs. The switching devices S1 and S2 are connected to a half bridge HB of the respective switching section 3a, 3b, 3c. The first switching devices S1 are high-side switching devices and are connected to the high-side connection DC+ of the Intermediate circuit 2, which is connected to a positive pole of the electrical energy storage, and connected to a tap A of the respective half bridge HB. The second switching devices S2 are low-side switching devices and are connected to the tap of the respective half bridge HB and to the low-side connection DC- of the intermediate circuit 2, which is connected to a negative pole of the electrical energy storage. The third switching devices S3 are midpoint switching devices and are connected to the tap and to a midpoint connection N of the respective intermediate circuit branch 2a, 2b, 2c between the two capacitors C1, C2. The midpoint switching devices S3 each have two midpoint switches S3a, S3b connected in anti-series.
Der 3-Level-lnverter 1 kann 27 Schaltzustände einnehmen, mittels welchen eine gewünschte, arbeitspunktspezifische Ausgangsspannung zum Anlegen an die Phasen Phu, Phv, Phw moduliert werden kann. Jeder Schaltzustand erzeugt dabei einen Spannungsvektor, welcher in einem in Fig. 2 gezeigten Raumzeigerdiagramm 4 mit den Achsen a, ß dargestellt werden kann. In dem Raumzeigerdiagramm 4 sind an diskreten Punkten die unterschiedlichen Schaltzustände (u, v, w) mit u, v, w = 0, 1, 2 eingezeichnet, wobei u kennzeichnet, welche der Schalteinrichtungen S1, S2, S3 im ersten Schaltabschnitt 3a geschlossen ist, v kennzeichnet, welche der Schalteinrichtungen S1, S2, S3 im zweiten Schaltabschnitt 3b geschlossen ist, und w kennzeichnet, welche der Schalteinrichtungen S1, S2, S3 im dritten Schaltabschnitt 3c geschlossen ist. „0“ besagt, dass die jeweilige Low-Side-Schalteinrichtung S2 geschlossen ist und somit den jeweiligen Phasenabgriff u, v, w mit dem Low-Side-Anschluss DC- verbindet. „1“ besagt, dass die jeweilige Mittelpunktschalteinrichtung S3 geschlossen ist und somit den jeweiligen Phasenabgriff u, v, w mit dem Mittelpunktanschluss N verbindet. „2“ besagt, dass die jeweilige High-Side-Schalteinrichtung S1 geschlossen ist und somit den jeweiligen Phasenabgriff u, v, w mit dem High-Side-Anschluss DC+ verbindet. Die diskreten Punkte markieren dabei eine Pfeilspitze eines durch den jeweiligen Schaltzustand erzeugten Spannungsraumzeigers, welcher eine bestimmte Länge und einen bestimmten Phasenwinkel aufweist. Dabei ist bereits ersichtlich, dass Schaltzustände existieren, die identische Spannungsvektoren erzeugen. Beispielsweise erzeugen die Schaltzustände „221“ und „110“ identische Spanungsvektoren. Auch die Schaltzustände „000“, „111“, „222“ erzeugen identische Spannungsvektoren, nämlich jeweils einen Nullspannungsvektor vOi, VO2, VO3. The 3-level inverter 1 can assume 27 switching states, by means of which a desired, operating point-specific output voltage can be modulated for application to the phases Phu, Phv, Phw. Each switching state generates a voltage vector, which can be represented in a space vector diagram 4 shown in FIG. 2 with the axes a, ß. In the space vector diagram 4, the different switching states (u, v, w) are shown at discrete points with u, v, w = 0, 1, 2, where u indicates which of the switching devices S1, S2, S3 is closed in the first switching section 3a , v indicates which of the switching devices S1, S2, S3 is closed in the second switching section 3b, and w indicates which of the switching devices S1, S2, S3 is closed in the third switching section 3c. “0” means that the respective low-side switching device S2 is closed and thus connects the respective phase tap u, v, w to the low-side connection DC-. “1” means that the respective midpoint switching device S3 is closed and thus connects the respective phase tap u, v, w to the midpoint connection N. “2” means that the respective high-side switching device S1 is closed and thus connects the respective phase tap u, v, w to the high-side connection DC+. The discrete points mark an arrowhead of a voltage space vector generated by the respective switching state, which has a specific length and a specific phase angle. It is already clear that switching states exist that generate identical voltage vectors. For example, the switching states “221” and “110” produce identical voltage vectors. The switching states “000”, “111”, “222” also generate identical voltage vectors, namely a zero voltage vector vOi, VO2, VO3.
Das Raumzeigerdiagramm ist in sechs Sektoren K1 , K2, K3, K4, K5, K6 unterteilt, wobei jeder Sektor K1 , ... , K6 in vier Segmente Q1 , Q2, Q3, Q4 (hier nur für den ersten Sektor K1 dargestellt) unterteilt ist. Soll nun eine bestimmte, arbeitspunktspezifische Ausgangsspannung, beispielsweise der in Fig. 2 dargestellte Ausgangsspannungsvektor Va moduliert werden, so wird zunächst bestimmt, in welchem Sektor K1 , ... , K6 und in welchem Segment Q1 , ... , Q4 des jeweiligen Sektors K1 , ... , K6 der jeweilige Ausgangsspannungsvektor Va liegt. Beispielsweise liegt der Ausgangsspannungsvektor Va im ersten Sektor K1 im ersten Segment Q1 und kann somit durch diejenigen Spannungsvektoren vOi, erzeugt durch Schaltzustand „000“, VO2, erzeugt durch Schaltzustand „111“, VO3, erzeugt durch Schaltzustand „222“, v2p, erzeugt durch Schaltzustand „221“, v2n, erzeugt durch Schaltzustand „110“, v1p, erzeugt durch Schaltzustand „211“, und v1n, erzeugt durch Schaltzustand „100“ moduliert bzw. angenähert werden, welche Eckpunkte des ersten Segmentes Q1 bilden und somit den zu erzeugenden Ausgangsspannungsvektor Va umgeben. The space vector diagram is divided into six sectors K1, K2, K3, K4, K5, K6, where each sector K1, ..., K6 is divided into four segments Q1, Q2, Q3, Q4 (here only for the first sector K1 shown) is divided. If a specific, operating point-specific output voltage, for example the output voltage vector Va shown in FIG. 2, is now to be modulated, it is first determined in which sector K1, ..., K6 and in which segment Q1, ..., Q4 of the respective sector K1 , ... , K6 the respective output voltage vector V a lies. For example, the output voltage vector V a in the first sector K1 lies in the first segment Q1 and can therefore be generated by those voltage vectors vOi, generated by switching state “000”, VO2, generated by switching state “111”, VO3, generated by switching state “222”, v2p are modulated or approximated by switching state “221”, v2n, generated by switching state “110”, v1p, generated by switching state “211”, and v1n, generated by switching state “100”, which form corner points of the first segment Q1 and thus the generating output voltage vector V a .
Im Falle niedriger Aussteuergrade des 3-Level-lnverters 1 , insbesondere wenn der Aussteuergrad einen vorbestimmten Schwellwert, beispielsweise 0,6, unterschreitet, so werden bei der symmetrischen Raumzeigermodulation die inneren kurzen Spannungsvektoren v1 p, v1 n, v2p, v2n und die Nullspannungsvektoren vOi, VO2, VO3 innerhalb eines Schaltmusters im Wechsel gestellt, um eine gleichmäßige Belastung der Schalteinrichtungen zu erreichen. Beispielsweise kann das in Fig. 3 gezeigte Schaltmuster SM vorgegeben werden. In Fig. 4 sind die Gesamtzeitdauern dO der Nullspannungsvektoren vOi, VO2, VO3, d1 der Spannungsvektoren v1p und v1 n und d2 der Spannungsvektoren v2p und v2n innerhalb des Schaltmusters SM gezeigt. Die einzelnen Zeitdauern der Nullspannungsvektoren vOi, VO2, VO3 innerhalb der Gesamtzeitdauer dO können gleich lang gewählt sein. In Abhängigkeit von dem Modulationsindex sowie dem Phasenstrom kann jedoch ein Anteil des Nullspannungsvektors VO2 reduziert werden und auf die anderen beiden Nullspannungsvektoren vOi, VO3 aufgeteilt werden. In the case of low control levels of the 3-level inverter 1, in particular if the control level falls below a predetermined threshold value, for example 0.6, the inner short voltage vectors v1 p, v1 n, v2p, v2n and the zero voltage vectors vOi , VO2, VO3 are placed alternately within a switching pattern in order to achieve an even load on the switching devices. For example, the switching pattern SM shown in FIG. 3 can be specified. 4 shows the total time durations dO of the zero voltage vectors vOi, VO2, VO3, d1 of the voltage vectors v1p and v1n and d2 of the voltage vectors v2p and v2n within the switching pattern SM. The individual durations of the zero voltage vectors vOi, VO2, VO3 within the total duration dO can be chosen to be the same length. However, depending on the modulation index and the phase current, a portion of the zero voltage vector VO2 can be reduced and divided between the other two zero voltage vectors vOi, VO3.
Insbesondere die Spannungsvektoren v1 p, v1n, v2p, v2n beeinflussen eine Mittelpunktspannung am Mittelpunktanschluss N des Zwischenkreises 2, da diese Spannungsvektoren vOi, v1p, v1 n, v2p, v2n unter Beteiligung zumindest einer Mittelpunktschalteinrichtung S3 erzeugt werden und somit zumindest einer der Phasenabgriffe u, v, w mit dem Mittelpunktanschluss N elektrisch verbunden ist. Je mehr Phasenabgriffe u, v, w pro Schaltzustand mit dem Mittelpunktanschluss N verbunden sind, also je mehr Mittelpunktschalteinrichtungen S3 an einem Schaltzustand beteiligt sind, desto größer ist der unerwünschte Einfluss auf die Mittelpunktspannung. Daher kann in Sektor K1 entweder der Spannungsvektor v1 n anteilig höher gewichtet werden als der Spannungsvektor v1 p oder der Spannungsvektor v2n höher gewichtet werden als der Spannungsvektor v2p. Da der Spannungsvektor v1n bei der Erzeugung nur über einen Phasenabgriff u mit dem Mittelpunktanschluss N verbunden ist, während der Spannungsvektor v2n über die zwei Phasenabgriffe u, v mit dem Mittelpunktanschluss N verbunden ist, wird die Balancierung der Mittelpunktspannung zum Entlasten der Mittelpunktschalteinrichtungen S3 über die anteilig höhere Gewichtung des Spannungsvektors v1 n durchgeführt. In particular, the voltage vectors v1 p, v1n, v2p, v2n influence a midpoint voltage at the midpoint connection N of the intermediate circuit 2, since these voltage vectors vOi, v1p, v1 n, v2p, v2n are generated with the participation of at least one midpoint switching device S3 and thus at least one of the phase taps u, v, w is electrically connected to the midpoint connection N. The more phase taps u, v, w are connected to the midpoint connection N per switching state, i.e. the more midpoint switching devices S3 are involved in a switching state, the greater the undesirable influence on the midpoint voltage. Therefore, in sector K1, either the voltage vector v1 n can be weighted proportionally higher than the voltage vector v1 p or the voltage vector v2n can be weighted higher than that Voltage vector v2p. Since the voltage vector v1n is only connected to the midpoint connection N via a phase tap u during generation, while the voltage vector v2n is connected to the midpoint connection N via the two phase taps u, v, the balancing of the midpoint voltage to relieve the midpoint switching devices S3 is proportional higher weighting of the voltage vector v1 n is carried out.
Bei hohen Aussteuergraden, beispielsweise bei Aussteuergraden um 0,6 sowie hohen Phasenströmen, weisen vor allem die Mittelpunktschalteinrichtungen S3 hohe Durchlassverluste auf. Daher werden die Zeitdauern d1 bzw. d2 der redundanten Spannungsvektoren v1 p, v1 n bzw. v2p, v2n zumindest um die Zeitdauern d1red bzw. d2red reduziert, sodass die Spannungsvektoren v1p, v1n bzw. v2p, v2n nur noch für die Zeitdauern d1* bzw. d2* im Schaltmuster auftreten. Um diese Zeitdauerreduktion d1red bzw. d2red zu erreichen, wird eine durchlassverlustreduzierende Variante SMa* (für d1 >d2) oder SMb* (für d2>d1) des Schaltmusters SM bestimmt. Die durchlassverlustreduzierenden Varianten SMa*, SMb* sind in Fig. 5 für zwei aufeinanderfolgende Modulationsperioden P1 , P2 gezeigt. Für d1>d2 werden die Vektoren v1 p, v1 n in der Variante SMa* um einen konfigurierbaren Anteil durch die angrenzenden Spannungsvektoren vOi und v3 oder VO3 und v3 ersetzt. Für d2>d1 werden die Vektoren v2p, v2n in der Variante SMb* um einen konfigurierbaren Anteil durch die angrenzenden Spannungsvektoren vOi und v5 oder VO3 und v5 ersetzt. Diese Spannungsvektoren vOi, VO3, v3 und v5 weisen keine Beteiligung der Mittelpunktschalteinrichtungen S3 auf, können jedoch die im Raumzeigerdiagramm dazwischen liegenden Spannungsvektoren v1 p, v1 n bzw. v2p, v2n abbilden. Dabei kann die zeitliche Gewichtung vor allem desjenigen Spannungsvektors v2n, v1 p reduziert werden, dessen Schaltzustand den größten Anteil an Mittelpunktschalteinrichtungen S3 aufweist. Außerdem kann in der ersten Modulationsperiode P1 jeweils der Nullvektor vOi gesetzt werden und in der zweiten Modulationsperiode P2 jeweils der Nullvektor VO3 gesetzt. So wird die Belastung gleichmäßig auf die High-Side-Schalteinrichtung S1 und die Low-Side-Schalteinrichtung S2 aufgeteilt. At high modulation levels, for example at modulation levels around 0.6 and high phase currents, the midpoint switching devices S3 in particular have high forward losses. Therefore, the time periods d1 and d2 of the redundant voltage vectors v1 p, v1 n and v2p, v2n are reduced at least by the time periods d1 re d and d2 re d, respectively, so that the voltage vectors v1p, v1n and v2p, v2n only for the Periods d1* or d2* occur in the switching pattern. In order to achieve this time duration reduction d1 re d or d2red, a forward loss reducing variant SMa* (for d1>d2) or SMb* (for d2>d1) of the switching pattern SM is determined. The forward loss reducing variants SMa*, SMb* are shown in FIG. 5 for two consecutive modulation periods P1, P2. For d1>d2, the vectors v1 p, v1 n in the SMa* variant are replaced by a configurable proportion by the adjacent voltage vectors vOi and v3 or VO3 and v3. For d2>d1, the vectors v2p, v2n in the SMb* variant are replaced by a configurable proportion by the adjacent voltage vectors vOi and v5 or VO3 and v5. These voltage vectors vOi, VO3, v3 and v5 do not involve the midpoint switching devices S3, but can represent the voltage vectors v1 p, v1 n or v2p, v2n lying between them in the space vector diagram. The time weighting can be reduced, especially of that voltage vector v2n, v1p, whose switching state has the largest proportion of midpoint switching devices S3. In addition, the zero vector vOi can be set in the first modulation period P1 and the zero vector VO3 can be set in the second modulation period P2. The load is thus distributed evenly between the high-side switching device S1 and the low-side switching device S2.

Claims

Patentansprüche Verfahren zum Betreiben eines 3-Level-lnverters (1), welcher einen Zwischenkreis (2) mit drei Anschlüssen in Form von einem High-Side-Anschluss (DC+), einem Low- Side-Anschluss (DC-) und einem Mittelpunktanschluss (N) sowie zumindest drei, mit dem Zwischenkreis (2) verbundene Schaltabschnitte (3a, 3b, 3c) mit jeweils einem Phasenabgriff (u, v, w) zum elektrischen Verbinden mit jeweils einer Phase (Phu Phv, Phw) einer elektrischen Antriebsmaschine aufweist, wobei jeder Schaltabschnitt (3a, 3b, 3c) jeweils drei Schalteinrichtungen in Form von einer mit dem High-Side- Anschluss (DC+) verbundenen High-Side-Schalteinrichtung (S1) , einer mit dem Low- Side-Anschluss (DC-) verbundenen Low-Side-Schalteinrichtung (S2) und einer mit dem Mittelpunktanschluss (N) verbundenen Mittelpunktschalteinrichtung (S3) aufweist, wobei zum Modulieren einer arbeitspunktspezifischen Ausgangsspannung (Va) ein Schaltmuster (SM) für die Schalteinrichtungen (S1 , S2, S3) bestimmt wird, durch welches die Schalteinrichtungen (S1 , S2 S3) in unterschiedliche Schaltzustände überführt werden und dabei den Phasenabgriff (u, v, w) des jeweiligen Schaltabschnittes (3a, 3b, 3c) unter Erzeugung eines Spannungsvektors (vOi, vÜ2, vOs, v1 p, v1n, v2p, v2n) mit jeweils einem der Anschlüsse (DC+, DC-, N) des Zwischenkreises (2) verbinden, dadurch gekennzeichnet, dass zum Reduzieren von Durchlassverlusten der Mittelpunktschalteinrichtungen (S3) das Schaltmuster (SM) in einer durchlassverlustreduzierenden Variante (SMa*, SMb*) vorgegeben wird, bei welcher zumindest ein Spannungsvektor (vÜ2, v1p, v1 n, v2p, v2n) des Schaltmusters (SM), welcher durch einen Schaltzustand mit Beteiligung zumindest einer Mittelpunktschalteinrichtung (S3) erzeugt wird, zumindest teilweise durch zwei Spannungsvektoren (vOi, vOs, v3, v5), welche durch Schaltzustände ohne Beteiligung der Mittelpunktschalteinrichtungen (S3) erzeugt werden, ersetzt wird. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass die durchlassreduzierende Variante (SMa*, SMb*) des Schaltmusters (SM) in Abhängigkeit von einem Modulationsindex und/oder einem Aussteuergrad und/oder einem Phasenstrom und/oder einer Temperatur der Mittelpunktschalteinrichtungen (S3) bereitgestellt wird. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass in Abhängigkeit von dem Modulationsindex und dem Phasenstrom für die durchlassreduzierende Variante (SMa*, SMb*) des Schaltmusters (SM) ein Nullspannungsvektor (VO2), welcher durch einen Schaltzustand unter Beteiligung der Mittelpunktschalteinrichtungen (S3) erzeugt wird, zumindest teilweise durch Nullspannungsvektoren (vOi, VO3), welche durch Schaltzustände ohne Beteiligung der Mittelpunktschalteinrichtungen (S3) erzeugt werden, ersetzt wird. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass in Abhängigkeit von dem Aussteuergrad und dem Phasenstrom für die durchlassverlustreduzierende Variante (SMa*, SMb*) des Schaltmusters (SM) zumindest einer von zwei Spannungsvektoren (v1p, v1 n, v2p, v2n), welche über unterschiedliche Schaltzustände mit Beteiligung der Mittelpunktschalteinrichtungen (S3) redundant erzeugt werden, zumindest teilweise durch einen Nullspannungsvektor (vOi, VO3) und einen zu dem redundanten Spannungsvektor (v1 p, v1n, v2p, v2n) benachbarten Grundspannungsvektor (v3, v5) ersetzt wird, wobei der Nullspannungsvektor (vOi, VO3) und der Grundspannungsvektor (v3, v5) ohne Beteiligung der Mittelpunktschalteinrichtungen (S3) erzeugt werden. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass zumindest derjenige der redundanten Spannungsvektoren (v1p, v2n), dessen Schaltzustand den höchsten Anteil an Mittelpunktschalteinrichtungen (S3) aufweist, zumindest teilweise durch den Nullspannungsvektor (vOi, VO3) und den Grundspannungsvektor (v3, v5) ersetzt wird. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine zeitliche Gewichtung von Spannungsvektoren (v1p, v1 n, v2p, v2n), welche über unterschiedliche Schaltzustände der Schalteinrichtungen (S1 , S2, S3) redundant erzeugt werden, innerhalb des Schaltmusters (SM) so bestimmt wird, dass eine Abweichung einer Mittelpunktspannung über eine Modulationsperiode reduziert wird. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass im Falle von zwei Spannungsvektorpaaren mit jeweils zwei redundanten Spannungsvektoren (v1p, v1n; v2p, v2n) der redundante Spannungsvektor (v2n) desjenigen Spannungsvektorpaares beim Reduzieren der Abweichung der Mittelpunktspannung zum Reduzieren der Durchlassverluste der Mittelpunktschalteinrichtungen (S3) zeitlich höher gewichtet wird, dessen Schaltzustand einen geringeren Anteil an beteiligten Mittelpunktschalteinrichtungen (S3) aufweist. Steuereinrichtung für ein Leistungselektronikmodul eines Kraftfahrzeugs, welche dazu ausgelegt ist, ein Verfahren nach einem der vorhergehenden Ansprüche durchzuführen. Leistungselektronikmodul für ein Kraftfahrzeug mit: Claims Method for operating a 3-level inverter (1), which has an intermediate circuit (2) with three connections in the form of a high-side connection (DC+), a low-side connection (DC-) and a midpoint connection ( N) and at least three switching sections (3a, 3b, 3c) connected to the intermediate circuit (2), each with a phase tap (u, v, w) for electrical connection to a respective phase (Phu Phv, Phw) of an electric drive machine, wherein each switching section (3a, 3b, 3c) has three switching devices in the form of a high-side switching device (S1) connected to the high-side connection (DC+) and one connected to the low-side connection (DC-). Low-side switching device (S2) and a midpoint switching device (S3) connected to the midpoint connection (N), wherein a switching pattern (SM) is determined for the switching devices (S1, S2, S3) in order to modulate an operating point-specific output voltage (V a ). , through which the switching devices (S1, S2 S3) are converted into different switching states and thereby the phase tap (u, v, w) of the respective switching section (3a, 3b, 3c) generating a voltage vector (vOi, vÜ2, vOs, v1 p , v1n, v2p, v2n) each with one of the connections (DC+, DC-, N) of the intermediate circuit (2), characterized in that in order to reduce forward losses of the midpoint switching devices (S3), the switching pattern (SM) is in a forward loss-reducing variant ( SMa*, SMb*) is specified, in which at least one voltage vector (vÜ2, v1p, v1 n, v2p, v2n) of the switching pattern (SM), which is generated by a switching state involving at least one midpoint switching device (S3), at least partially by two voltage vectors (vOi, vOs, v3, v5), which are generated by switching states without the participation of the midpoint switching devices (S3), is replaced. Method according to claim 1, characterized in that the forward-reducing variant (SMa*, SMb*) of the switching pattern (SM) depends on a modulation index and / or a modulation level and / or a phase current and / or a temperature of the midpoint switching devices (S3) is provided. Method according to claim 2, characterized in that, depending on the modulation index and the phase current for the forward-reducing variant (SMa*, SMb*) of the switching pattern (SM), a zero voltage vector (VO2), which is caused by a switching state involving the midpoint switching devices (S3) is generated, is at least partially replaced by zero voltage vectors (vOi, VO3), which are generated by switching states without the participation of the midpoint switching devices (S3). Method according to claim 2 or 3, characterized in that, depending on the control level and the phase current for the forward loss-reducing variant (SMa*, SMb*) of the switching pattern (SM), at least one of two voltage vectors (v1p, v1 n, v2p, v2n) , which are generated redundantly via different switching states involving the midpoint switching devices (S3), at least partially replaced by a zero voltage vector (vOi, VO3) and a basic voltage vector (v3, v5) adjacent to the redundant voltage vector (v1p, v1n, v2p, v2n). is, whereby the zero voltage vector (vOi, VO3) and the basic voltage vector (v3, v5) are generated without the participation of the midpoint switching devices (S3). Method according to claim 4, characterized in that at least that one of the redundant voltage vectors (v1p, v2n) whose switching state has the highest proportion of midpoint switching devices (S3) is at least partially determined by the zero voltage vector (vOi, VO3) and the basic voltage vector (v3, v5). is replaced. Method according to one of the preceding claims, characterized in that a temporal weighting of voltage vectors (v1p, v1 n, v2p, v2n), which are generated redundantly via different switching states of the switching devices (S1, S2, S3), within the switching pattern (SM) is determined so that one Deviation of a midpoint voltage is reduced over a modulation period. Method according to claim 6, characterized in that in the case of two voltage vector pairs each with two redundant voltage vectors (v1p, v1n; v2p, v2n), the redundant voltage vector (v2n) of that voltage vector pair when reducing the deviation of the midpoint voltage to reduce the forward losses of the midpoint switching devices (S3 ) is weighted higher in time, the switching state of which has a smaller proportion of midpoint switching devices (S3) involved. Control device for a power electronics module of a motor vehicle, which is designed to carry out a method according to one of the preceding claims. Power electronics module for a motor vehicle with:
- einem 3-Level-lnverter (1), welcher einen Zwischenkreis (2) mit drei Anschlüssen in Form von einem High-Side-Anschluss (DC+), einem Low-Side-Anschluss (DC-) und einem Mittelpunktanschluss (N) sowie zumindest drei, mit dem Zwischenkreis (2) verbundene Schaltabschnitte (3a, 3b, 3c) mit jeweils einem Phasenabgriff (u, v, w) zum elektrischen Verbinden mit jeweils einer Phase (Phu, Phv, Phw) einer elektrischen Antriebsmaschine aufweist, wobei jeder Schaltabschnitt (3a, 3b. 3c) jeweils drei Schalteinrichtungen in Form von einer mit dem High-Side-Anschluss (DC+) verbundenen High-Side-Schalteinrichtung (S1), einer mit dem Low-Side- Anschluss (DC-) verbundenen Low-Side-Schalteinrichtung (S2) und einer mit dem Mittelpunktanschluss (N) verbundenen Mittelpunktschalteinrichtung (S3) aufweist, und- a 3-level inverter (1), which has an intermediate circuit (2) with three connections in the form of a high-side connection (DC+), a low-side connection (DC-) and a midpoint connection (N) as well at least three switching sections (3a, 3b, 3c) connected to the intermediate circuit (2), each with a phase tap (u, v, w) for electrical connection to a respective phase (Phu, Phv, Phw) of an electric drive machine, each Switching section (3a, 3b, 3c) each has three switching devices in the form of a high-side switching device (S1) connected to the high-side connection (DC+), a low-side switching device (S1) connected to the low-side connection (DC-). Side switching device (S2) and a midpoint switching device (S3) connected to the midpoint connection (N), and
- einer Steuereinrichtung nach Anspruch 8. Kraftfahrzeug mit einem elektrischen Energiespeicher, einer elektrischen Antriebsmaschine und einem Leistungselektronikmodul nach Anspruch 9, wobei der 3- Level-Inverter (1) eingangsseitig mit dem elektrischen Energiespeicher und ausgangsseitig mit Phasen (Phu, Phv, Phw) der elektrischen Antriebsmaschine verbunden ist. - a control device according to claim 8. Motor vehicle with an electrical energy storage, an electric drive machine and a power electronics module according to claim 9, wherein the 3-level inverter (1) is connected on the input side to the electrical energy storage and on the output side with phases (Phu, Phv, Phw). electric drive machine is connected.
PCT/EP2023/069324 2022-08-09 2023-07-12 Method for discharging middle switches of a 3-level inverter WO2024033001A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102022119970.3 2022-08-09
DE102022119970.3A DE102022119970A1 (en) 2022-08-09 2022-08-09 Method for relieving the midpoint switches of a 3-level inverter

Publications (1)

Publication Number Publication Date
WO2024033001A1 true WO2024033001A1 (en) 2024-02-15

Family

ID=87340855

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2023/069324 WO2024033001A1 (en) 2022-08-09 2023-07-12 Method for discharging middle switches of a 3-level inverter

Country Status (2)

Country Link
DE (1) DE102022119970A1 (en)
WO (1) WO2024033001A1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090295229A1 (en) * 2008-06-03 2009-12-03 Hamilton Sundstrand Corporation Midpoint current and voltage regulation of a multi-level converter

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101667806B (en) 2009-03-04 2012-01-18 深圳职业技术学院 Space vector pulse width modulation controller of tri-level circuit and control method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090295229A1 (en) * 2008-06-03 2009-12-03 Hamilton Sundstrand Corporation Midpoint current and voltage regulation of a multi-level converter

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
AN SANG-WON ET AL: "Optimized Space-Vector Modulation to Reduce Neutral Point Current for Extending Capacitor Lifetime in Three-Level Inverters", IEEE ACCESS, IEEE, USA, vol. 8, 22 May 2020 (2020-05-22), pages 97689 - 97697, XP011791357, DOI: 10.1109/ACCESS.2020.2996998 *
CHOI UI-MIN ET AL: "Diagnosis and Tolerant Strategy of an Open-Switch Fault for T-Type Three-Level Inverter Systems", IEEE TRANSACTIONS ON INDUSTRY APPLICATIONS, IEEE SERVICE CENTER, PISCATAWAY, NJ, US, vol. 50, no. 1, 1 January 2014 (2014-01-01), pages 495 - 508, XP011537439, ISSN: 0093-9994, [retrieved on 20140116], DOI: 10.1109/TIA.2013.2269531 *
HWANG CHEOLMIN ET AL: "Voltage Modulation Method for T-type Three-Level Inverter with Reduced Conduction Loss in Low Voltage Modulation Region", 2022 INTERNATIONAL POWER ELECTRONICS CONFERENCE (IPEC-HIMEJI 2022- ECCE ASIA), IEEJ-IAS, 15 May 2022 (2022-05-15), pages 945 - 951, XP034141671, DOI: 10.23919/IPEC-HIMEJI2022-ECCE53331.2022.9806877 *

Also Published As

Publication number Publication date
DE102022119970A1 (en) 2024-02-15

Similar Documents

Publication Publication Date Title
DE112008001796B4 (en) Inverter system and control method
WO2003005551A2 (en) N-point-converter connection
DE102008014898A1 (en) Method for controlling a multiphase power converter with distributed energy stores at low output frequencies
WO2012072197A2 (en) Novel multi-level converter topology with the possibility of dynamically connecting individual modules in series and in parallel
EP2348627A1 (en) Converter circuit and method for operating a multilevel converter circuit
EP2730021B1 (en) Method for actuating a multi-phase machine
DE102020108034B3 (en) Modular multilevel converter, method for operating modular multilevel converters and computer program
DE112016002616T5 (en) Modulation scheme for multiphase motors
DE102018003642A1 (en) Modular inverters with batteries as energy storage for three-phase electric motors
DE102012202764A1 (en) Charging device of an electrically operated vehicle
DE102017212462A1 (en) Galvanically coupled electrical converter
DE102012107122A1 (en) Inverter circuit for use in e.g. single-phase inverter to convert electrical energy of photovoltaic generator into alternating current power supply, has controller clocking switches of inverter sub circuits to form alternating current
DE102011082973A1 (en) Method for equalizing the states of charge of battery cells of a battery and battery for carrying out the method
EP2928060A1 (en) Modular frequency converter circuit with submodules having different switching capacities
DE19961382A1 (en) Electrical circuit, in particular for a medium-voltage converter
WO2018060337A1 (en) Circuit arrangement and electrical machine
DE3035305C2 (en) Inverter circuit for a three-phase synchronous motor
DE102017115639A1 (en) Reduction of ripple current during switching operations of a bridge circuit
DE102019208559A1 (en) Operation of switching elements of an inverter
WO2024033001A1 (en) Method for discharging middle switches of a 3-level inverter
WO2015150057A1 (en) Modular converter circuit having sub-modules, which are operated in linear operation
DE102022120268A1 (en) Method for reducing a voltage ripple in the intermediate circuit of a 3-level inverter
EP3806314A1 (en) Inverter for an alternating current grid
WO2024032998A1 (en) Method for equalising the centre point voltage of a 3-level inverter
DE102005020805A1 (en) Solid state half bridge circuit having switching stages coupled to diodes and operated in a delayed mode

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23742023

Country of ref document: EP

Kind code of ref document: A1