WO2024014353A1 - 検出装置 - Google Patents

検出装置 Download PDF

Info

Publication number
WO2024014353A1
WO2024014353A1 PCT/JP2023/024745 JP2023024745W WO2024014353A1 WO 2024014353 A1 WO2024014353 A1 WO 2024014353A1 JP 2023024745 W JP2023024745 W JP 2023024745W WO 2024014353 A1 WO2024014353 A1 WO 2024014353A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixels
pixel
detection
photodiode
liquid crystal
Prior art date
Application number
PCT/JP2023/024745
Other languages
English (en)
French (fr)
Inventor
晃彦 藤沢
薫 伊藤
栞 清野
Original Assignee
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ filed Critical 株式会社ジャパンディスプレイ
Publication of WO2024014353A1 publication Critical patent/WO2024014353A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Definitions

  • the present invention relates to a detection device.
  • Patent Document 1 describes a display device with a photosensor that includes an active matrix substrate having a plurality of pixels and a photosensor provided in a pixel region.
  • a plurality of pixels and a plurality of optical sensors are provided on the same substrate.
  • the arrangement pitch of the plurality of photosensors is larger than the arrangement pitch of the plurality of pixels, so the resolution of the photosensor is lower than the resolution of the pixels.
  • Detection devices equipped with such optical sensors are required to have higher detection resolution.
  • An object of the present invention is to provide a detection device equipped with an optical sensor and capable of improving detection resolution.
  • a detection device includes a photodiode provided on a substrate, a light source disposed facing the photodiode, and a plurality of photodiodes and the light source arranged in a direction perpendicular to the substrate.
  • liquid crystal panel disposed between the plurality of pixels, the liquid crystal panel having a plurality of pixels, the size of the photodiode being larger than the size of each of the plurality of pixels in a plan view, and the liquid crystal panel having a plurality of pixels; is arranged at a position overlapping a plurality of the pixels, and the liquid crystal panel sets at least one of the plurality of pixels overlapping the photodiode to a transmissive state and sets the other pixels to a non-transmissive state.
  • FIG. 1 is a cross-sectional view schematically showing a detection device according to a first embodiment.
  • FIG. 2 is a block diagram showing a configuration example of the detection device according to the first embodiment.
  • FIG. 3 is a block diagram showing a configuration example of the detection control circuit according to the first embodiment.
  • FIG. 4 is a circuit diagram showing a sensor pixel.
  • FIG. 5 is a plan view schematically showing a sensor pixel according to the first embodiment.
  • FIG. 6 is a sectional view taken along line VI-VI' in FIG.
  • FIG. 7 is a circuit diagram showing pixels of the liquid crystal panel according to the first embodiment.
  • FIG. 8 is a cross-sectional view schematically showing a configuration example of the liquid crystal panel according to the first embodiment.
  • FIG. 1 is a cross-sectional view schematically showing a detection device according to a first embodiment.
  • FIG. 2 is a block diagram showing a configuration example of the detection device according to the first embodiment.
  • FIG. 3 is a block diagram
  • FIG. 9 is a plan view schematically showing the arrangement relationship between a plurality of pixels of a liquid crystal panel and a plurality of sensor pixels of an optical sensor in the detection device according to the first embodiment.
  • FIG. 10 is an explanatory diagram for explaining an example of the detection operation of the detection device according to the first embodiment.
  • FIG. 11 is an explanatory diagram for explaining a method of generating a combined image by the detection device according to the first embodiment.
  • FIG. 12 is a diagram showing simulation results of images detected by the detection devices according to the example and the comparative example.
  • FIG. 13 is a plan view schematically showing the arrangement relationship between a plurality of pixels of a liquid crystal panel and a plurality of sensor pixels of an optical sensor in a detection device according to a second embodiment.
  • FIG. 10 is an explanatory diagram for explaining an example of the detection operation of the detection device according to the first embodiment.
  • FIG. 11 is an explanatory diagram for explaining a method of generating a combined image by the detection device according to the first embodiment
  • FIG. 14 is a cross-sectional view schematically showing a configuration example of a liquid crystal panel according to the second embodiment.
  • FIG. 15 is an explanatory diagram for explaining an example of the detection operation of the detection device according to the second embodiment.
  • FIG. 16 is an explanatory diagram for explaining an example of a detection operation of a detection device according to a modification of the second embodiment.
  • FIG. 17 is a plan view schematically showing the arrangement relationship between a plurality of pixels of a liquid crystal panel and a plurality of sensor pixels of an optical sensor in a detection device according to a third embodiment.
  • FIG. 18 is a plan view showing an example of a sensitivity map of the optical sensor according to the third embodiment.
  • FIG. 19 is a flowchart for explaining a correction value calculation method of the detection device according to the third embodiment.
  • FIG. 1 is a cross-sectional view schematically showing a detection device according to a first embodiment.
  • the detection device 1 includes an optical sensor 10, a liquid crystal panel 50, and a light source 80.
  • a liquid crystal panel 50 and a light source 80 are stacked in this order on the optical sensor 10.
  • the object to be detected 100 is placed between the optical sensor 10 and the liquid crystal panel 50.
  • the light source 80 is arranged to face the plurality of photodiodes 30 (see FIG. 2) of the optical sensor 10, and irradiates parallel light toward the liquid crystal panel 50.
  • the light source 80 may have any configuration, but includes, for example, a light emitting diode (LED) and a lens that irradiates light incident from the light emitting diode as parallel light.
  • the light source 80 may include a translucent light guide plate or the like, if necessary.
  • the light source 80 is arranged with a space (air layer) between it and the liquid crystal panel 50. However, the light source 80 may be joined to the liquid crystal panel 50 using optical resin or the like.
  • the liquid crystal panel 50 functions as an optical filter layer that switches between a light transmission state and a non-light transmission state for each of the plurality of pixels Pix (see FIG. 2).
  • the liquid crystal panel 50 is arranged to face the plurality of photodiodes 30 (see FIG. 2) of the optical sensor 10, and is arranged between the optical sensor 10 (the plurality of photodiodes 30) and the light source 80.
  • the liquid crystal panel 50 transmits some of the parallel light from the light source 80 toward the optical sensor 10 .
  • the plurality of photodiodes 30 (see FIG. 2) of the optical sensor 10 can detect information regarding the detected object 100 based on the parallel light transmitted through the liquid crystal panel 50.
  • the object to be detected 100 is, for example, a microscopic object such as a cell.
  • the detection device 1 is applicable to detecting minute objects such as cells.
  • the present invention is not limited thereto, and the detected object 100 may be a living body such as a finger, a palm, a wrist, or the like.
  • the optical sensor 10 may be configured as a fingerprint detection device that detects a fingerprint or a vein detection device that detects blood vessel patterns such as veins.
  • FIG. 2 is a block diagram showing an example of the configuration of the detection device according to the first embodiment.
  • the detection device 1 further includes a host IC 70 that controls the optical sensor 10 and the liquid crystal panel 50.
  • the optical sensor 10 includes an array substrate 2, a plurality of sensor pixels 3 (photodiodes 30) formed on the array substrate 2, gate line drive circuits 15A and 15B, a signal line drive circuit 16A, and a detection control circuit 11. , has.
  • the array substrate 2 is formed using the substrate 21 as a base. Further, each of the plurality of sensor pixels 3 includes a photodiode 30, a plurality of transistors, and various types of wiring.
  • the array substrate 2 on which the photodiodes 30 are formed is a drive circuit board that drives sensors for each predetermined detection area, and is also called a backplane or an active matrix substrate.
  • the substrate 21 has a detection area AA and a peripheral area GA.
  • the detection area AA is an area where a plurality of sensor pixels 3 (a plurality of photodiodes 30) are provided.
  • the peripheral area GA is an area between the outer periphery of the detection area AA and the outer edge of the substrate 21, and is an area where a plurality of sensor pixels 3 are not provided.
  • the gate line drive circuits 15A, 15B, the signal line drive circuit 16A, and the detection control circuit 11 are provided in the peripheral area GA.
  • Each of the plurality of sensor pixels 3 is an optical sensor having a photodiode 30 as a sensor element.
  • the photodiodes 30 each output an electric signal according to the light irradiated thereon. More specifically, the photodiode 30 is a PIN (Positive Intrinsic Negative) photodiode or an OPD (Organic Photodiode) using an organic semiconductor.
  • a plurality of sensor pixels 3 (a plurality of photodiodes 30) are arranged in a matrix in the detection area AA.
  • the detection control circuit 11 is a circuit that supplies control signals Sa, Sb, and Sc to the gate line drive circuits 15A, 15B and the signal line drive circuit 16A, respectively, and controls their operations. Specifically, the gate line drive circuits 15A and 15B output gate drive signals to the sensor gate lines GLS (see FIG. 4) based on the control signals Sa and Sb.
  • the signal line drive circuit 16A electrically connects the sensor signal line SLS selected based on the control signal Sc and the detection control circuit 11.
  • the detection control circuit 11 also includes a signal processing circuit that processes the detection signals Vdet from the plurality of photodiodes 30.
  • the photodiodes 30 included in the plurality of sensor pixels 3 perform detection according to gate drive signals supplied from the gate line drive circuits 15A and 15B.
  • the plurality of photodiodes 30 each output an electric signal corresponding to the light irradiated onto the photodiode 30 as a detection signal Vdet to the signal line drive circuit 16A.
  • the detection control circuit 11 performs signal processing on the detection signals Vdet from the plurality of photodiodes 30, and outputs a sensor value So based on the detection signal Vdet to the host IC 70. Thereby, the detection device 1 detects information regarding the detected object 100.
  • FIG. 3 is a block diagram showing a configuration example of the detection control circuit according to the first embodiment.
  • the detection control circuit 11 includes a detection signal amplitude adjustment circuit 41, an A/D conversion circuit 42, a signal processing circuit 43, and a detection timing control circuit 44.
  • the detection timing control circuit 44 allows the detection signal amplitude adjustment circuit 41, the A/D conversion circuit 42, and the signal processing circuit 43 to operate synchronously based on a control signal supplied from the host IC 70 (see FIG. 2). Control.
  • the detection signal amplitude adjustment circuit 41 is a circuit that adjusts the amplitude of the detection signal Vdet output from the photodiode 30, and includes, for example, an amplifier.
  • the A/D conversion circuit 42 converts the analog signal output from the detection signal amplitude adjustment circuit 41 into a digital signal.
  • the signal processing circuit 43 is a circuit that processes the digital signal from the A/D conversion circuit 42 and transmits the sensor value So to the host IC 70.
  • the liquid crystal panel 50 includes an array substrate SUB1, a plurality of pixels Pix formed on the array substrate SUB1, gate line drive circuits 15C and 15D, a signal line drive circuit 16B, and a pixel control circuit 12. , has.
  • the array substrate SUB1 is formed using the first insulating substrate 51 as a base.
  • the plurality of pixels Pix are arranged in a matrix in an area overlapping with the detection area AA of the array substrate SUB1.
  • the array substrate SUB1 is a drive circuit board that drives the liquid crystal layer LC (see FIG. 8) for each of a plurality of pixels Pix.
  • the pixel control circuit 12 is a circuit that supplies control signals Sd, Se, and Sf to the gate line drive circuits 15C, 15D, and the signal line drive circuit 16B, respectively, and controls their operations. Specifically, the gate line drive circuits 15C and 15D output drive signals to the gate lines GL (see FIG. 7) based on the control signals Sd and Se.
  • the signal line drive circuit 16B supplies a pixel control signal to the selected signal line SL based on the control signal Sf. As a result, the liquid crystal panel 50 is controlled to be turned on (light transmission state) and off (light non-transmission state) for each of the plurality of pixels Pix.
  • the host IC 70 includes a sensor value storage circuit 71, a sensitivity map storage circuit 72, and a correction value generation circuit 73 as control circuits on the optical sensor 10 side.
  • the sensor value storage circuit 71 is a circuit that stores the sensor value So output from the detection control circuit 11 of the optical sensor 10.
  • the sensitivity map storage circuit 72 is a circuit that stores the detection sensitivity distribution of the photodiode 30 in a state where the detected object 100 is not in the detection area AA as a sensitivity map.
  • the correction value generation circuit 73 is a circuit that generates correction values for the gradations of the combined image based on the sensitivity map.
  • the sensitivity map storage circuit 72 and the correction value generation circuit 73 will be described in detail in the third embodiment (FIGS. 17 to 19).
  • the host IC 70 includes an image generation circuit 74 and an image storage circuit 75 as control circuits on the liquid crystal panel 50 side.
  • the image storage circuit 75 is a circuit that stores information on the arrangement pattern of a plurality of pixels Pix in ON (light transmission state) and OFF (light non-transmission state) for each detection period F (see FIG. 10).
  • the image generation circuit 74 is a circuit that generates pixel control signals based on information on the arrangement pattern of the image storage circuit 75. Then, the image generation circuit 74 outputs a pixel control signal including information on the on/off arrangement pattern of the pixel Pix to the signal line drive circuit 16B every detection period F.
  • the host IC 70 further includes a combined image generation circuit 76.
  • the combined image generation circuit 76 synthesizes images of a plurality of detection periods F (see FIG. 10) based on the sensor value So from the sensor value storage circuit 71 and the information on the arrangement pattern of the image storage circuit 75. This is a circuit that generates two combined images. A detailed example of the operation of the combined image generation circuit 76 will be described later with reference to FIGS. 10 and 11.
  • the host IC 70 includes a control circuit that controls the detection control circuit 11 and the pixel control circuit 12 in synchronization. That is, based on the control signal from the host IC 70, the switching of the on/off arrangement pattern of the plurality of pixels Pix on the liquid crystal panel 50 side and the detection of the plurality of photodiodes 30 on the optical sensor 10 side are synchronously controlled. be done.
  • the optical sensor 10 has two gate line drive circuits 15A and 15B, it may have one gate line drive circuit.
  • the liquid crystal panel 50 has two gate line drive circuits 15C and 15D, it may have one gate line drive circuit.
  • FIG. 4 is a circuit diagram showing a sensor pixel.
  • the sensor pixel 3 includes a photodiode 30, a capacitive element Ca, and a first transistor TrS.
  • the first transistor TrS is provided corresponding to the photodiode 30.
  • the first transistor TrS is constituted by a thin film transistor, and in this example, is constituted by an n-channel MOS (Metal Oxide Semiconductor) type TFT (Thin Film Transistor).
  • the gate of the first transistor TrS is connected to the sensor gate line GLS.
  • the source of the first transistor TrS is connected to the sensor signal line SLS.
  • the drain of the first transistor TrS is connected to the anode of the photodiode 30 and the capacitive element Ca.
  • a power supply potential SVS is supplied from the detection control circuit 11 to the cathode of the photodiode 30. Further, the detection control circuit 11 supplies the reference potential VR1, which is the initial potential of the capacitive element Ca, to the capacitive element Ca.
  • the optical sensor 10 of the detection device 1 can detect a signal corresponding to the amount of light irradiated onto the photodiode 30 for each sensor pixel 3.
  • the first transistor TrS is not limited to an n-type TFT, and may be formed of a p-type TFT.
  • the pixel circuit of the sensor pixel 3 shown in FIG. 4 is merely an example, and the sensor pixel 3 may be provided with a plurality of transistors corresponding to one photodiode 30.
  • FIG. 5 is a plan view schematically showing a sensor pixel according to the first embodiment.
  • the first direction Dx is one direction within a plane parallel to the substrate 21 (see FIG. 6).
  • the second direction Dy is one direction within a plane parallel to the substrate 21, and is a direction orthogonal to the first direction Dx. Note that the second direction Dy may not be perpendicular to the first direction Dx but may intersect with the first direction Dx.
  • the third direction Dz is a direction perpendicular to the first direction Dx and the second direction Dy, and is a normal direction to the main surface of the substrate 21.
  • plane view refers to the positional relationship when viewed from a direction perpendicular to the substrate 21.
  • the sensor pixel 3 is an area surrounded by the sensor gate line GLS and the sensor signal line SLS.
  • the sensor gate line GLS includes a first sensor gate line GLA and a second sensor gate line GLB.
  • the first sensor gate line GLA is provided to overlap the second sensor gate line GLB.
  • the first sensor gate line GLA and the second sensor gate line GLB are provided in different layers with insulating layers 22c and 22d (see FIG. 6) interposed therebetween.
  • the first sensor gate line GLA and the second sensor gate line GLB are electrically connected at any location, and are supplied with gate drive signals having the same potential.
  • At least one of the first sensor gate line GLA and the second sensor gate line GLB is connected to gate line drive circuits 15A and 15B. Note that although the first sensor gate line GLA and the second sensor gate line GLB have different widths in FIG. 5, they may have the same width.
  • the photodiode 30 is provided in a region surrounded by the sensor gate line GLS and the sensor signal line SLS.
  • the upper electrode 34 and the lower electrode 35 are provided corresponding to each of the photodiodes 30.
  • the photodiode 30 is, for example, a PIN photodiode.
  • the lower electrode 35 is, for example, an anode electrode of the photodiode 30.
  • the upper electrode 34 is, for example, a cathode electrode of the photodiode 30.
  • the upper electrode 34 is connected to the power signal line Lvs via the connection wiring 36.
  • the power supply signal line Lvs is a wiring that supplies the power supply potential SVS to the photodiode 30.
  • the power supply signal line Lvs extends in the second direction Dy, overlapping with the sensor signal line SLS.
  • the plurality of sensor pixels 3 arranged in the second direction Dy are connected to a common power signal line Lvs. With such a configuration, the aperture of the sensor pixel 3 can be made large.
  • the lower electrode 35, the photodiode 30, and the upper electrode 34 have a substantially rectangular shape in plan view. However, the shapes of the lower electrode 35, photodiode 30, and upper electrode 34 can be changed as appropriate without being limited thereto.
  • the first transistor TrS is provided near the intersection between the sensor gate GLS and the sensor signal line SLS.
  • the first transistor TrS includes a semiconductor layer 61, a source electrode 62, a drain electrode 63, a first gate electrode 64A, and a second gate electrode 64B.
  • the semiconductor layer 61 is an oxide semiconductor. More preferably, the semiconductor layer 61 is a transparent amorphous oxide semiconductor (TAOS) among oxide semiconductors.
  • TAOS transparent amorphous oxide semiconductor
  • the semiconductor layer 61 is not limited to this, and may be a microcrystalline oxide semiconductor, an amorphous oxide semiconductor, polysilicon, low temperature polysilicon (LTPS), or the like.
  • the semiconductor layer 61 is provided along the first direction Dx, and intersects the first gate electrode 64A and the second gate electrode 64B in plan view.
  • the first gate electrode 64A and the second gate electrode 64B are provided branching from the first sensor gate line GLA and the second sensor gate line GLB, respectively.
  • the portions of the first sensor gate line GLA and the second sensor gate line GLB that overlap with the semiconductor layer 61 function as the first gate electrode 64A and the second gate electrode 64B.
  • the first gate electrode 64A and the second gate electrode 64B are made of aluminum (Al), copper (Cu), silver (Ag), molybdenum (Mo), or an alloy thereof.
  • a channel region is formed in a portion of the semiconductor layer 61 that overlaps with the first gate electrode 64A and the second gate electrode 64B.
  • One end of the semiconductor layer 61 is connected to the source electrode 62 via the contact hole H1.
  • the other end of the semiconductor layer 61 is connected to a drain electrode 63 via a contact hole H2.
  • a portion of the sensor signal line SLS that overlaps with the semiconductor layer 61 is a source electrode 62.
  • a portion of the third conductive layer 67 that overlaps with the semiconductor layer 61 functions as the drain electrode 63.
  • Third conductive layer 67 is connected to lower electrode 35 via contact hole H3.
  • FIG. 6 is a sectional view taken along line VI-VI' in FIG.
  • the direction from the substrate 21 toward the photodiode 30 in the direction perpendicular to the surface of the substrate 21 is referred to as “upper side” or “upper”.
  • the direction from the photodiode 30 toward the substrate 21 is defined as “lower side” or “lower side.”
  • the substrate 21 is an insulating substrate, and for example, a glass substrate such as quartz or alkali-free glass is used.
  • the array substrate 2 is formed by providing a first transistor TrS, various wirings (sensor gate line GLS and sensor signal line SLS), and an insulating layer on one surface of the substrate 21.
  • the plurality of photodiodes 30 are arranged on the array substrate 2, that is, on one side of the substrate 21.
  • the substrate 21 may be a resin substrate or a resin film made of resin such as polyimide.
  • Insulating layers 22a and 22b are provided on substrate 21.
  • the insulating layers 22a, 22b, 22c, 22d, 22e, 22f, and 22g are inorganic insulating films, such as silicon oxide (SiO 2 ) and silicon nitride (SiN). Further, each inorganic insulating layer is not limited to a single layer, but may be a laminated film.
  • the first gate electrode 64A is provided on the insulating layer 22b.
  • the insulating layer 22c is provided on the insulating layer 22b, covering the first gate electrode 64A.
  • the semiconductor layer 61, the first conductive layer 65, and the second conductive layer 66 are provided on the insulating layer 22c.
  • the first conductive layer 65 is provided to cover the end of the semiconductor layer 61 that is connected to the source electrode 62 .
  • the second conductive layer 66 is provided to cover the end of the semiconductor layer 61 that is connected to the drain electrode 63 .
  • the insulating layer 22d is provided on the insulating layer 22c, covering the semiconductor layer 61, the first conductive layer 65, and the second conductive layer 66.
  • the second gate electrode 64B is provided on the insulating layer 22d.
  • the semiconductor layer 61 is provided between the first gate electrode 64A and the second gate electrode 64B in a direction perpendicular to the substrate 21. That is, the first transistor TrS has a so-called dual gate structure. However, the first transistor TrS may have a bottom gate structure in which the first gate electrode 64A is provided and the second gate electrode 64B is not provided, or the first transistor TrS is not provided and only the second gate electrode 64B is provided. A top gate structure may also be used.
  • the insulating layer 22e is provided on the insulating layer 22d, covering the second gate electrode 64B.
  • the source electrode 62 (sensor signal line SLS) and the drain electrode 63 (third conductive layer 67) are provided on the insulating layer 22e.
  • the drain electrode 63 is a third conductive layer 67 provided on the semiconductor layer 61 via the insulating layers 22d and 22e.
  • the source electrode 62 is electrically connected to the semiconductor layer 61 via the contact hole H1 and the first conductive layer 65.
  • Drain electrode 63 is electrically connected to semiconductor layer 61 via contact hole H2 and second conductive layer 66.
  • the third conductive layer 67 is provided in a region overlapping with the photodiode 30 in plan view.
  • the third conductive layer 67 is also provided above the semiconductor layer 61, the first gate electrode 64A, and the second gate electrode 64B. That is, the third conductive layer 67 is provided between the second gate electrode 64B and the lower electrode 35 in the direction perpendicular to the substrate 21.
  • the third conductive layer 67 has a function as a protective layer that protects the first transistor TrS.
  • the second conductive layer 66 extends opposite to the third conductive layer 67 in a region that does not overlap with the semiconductor layer 61. Further, in a region that does not overlap with the semiconductor layer 61, a fourth conductive layer 68 is provided on the insulating layer 22d. The fourth conductive layer 68 is provided between the second conductive layer 66 and the third conductive layer 67. As a result, a capacitance is formed between the second conductive layer 66 and the fourth conductive layer 68, and a capacitance is formed between the third conductive layer 67 and the fourth conductive layer 68.
  • the capacitance formed by the second conductive layer 66, the third conductive layer 67, and the fourth conductive layer 68 is the capacitance of the capacitive element Ca shown in FIG.
  • the first organic insulating layer 23a is provided on the insulating layer 22e, covering the source electrode 62 (sensor signal line SLS) and the drain electrode 63 (third conductive layer 67).
  • the first organic insulating layer 23a is a flattening layer that flattens unevenness formed by the first transistor TrS and various conductive layers.
  • a lower electrode 35, a photodiode 30, and an upper electrode 34 are stacked in this order on the first organic insulating layer 23a of the array substrate 2.
  • the lower electrode 35 is provided on the first organic insulating layer 23a and electrically connected to the third conductive layer 67 via the contact hole H3.
  • the lower electrode 35 is an anode of the photodiode 30, and is an electrode for reading out the detection signal Vdet.
  • the lower electrode 35 is made of, for example, a metal material such as molybdenum (Mo) or aluminum (Al).
  • the lower electrode 35 may be a laminated film in which a plurality of these metal materials are laminated.
  • the lower electrode 35 may be made of a light-transmitting conductive material such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide).
  • the photodiode 30 includes an i-type semiconductor layer 31, an n-type semiconductor layer 32, and a p-type semiconductor layer 33 as semiconductor layers.
  • the i-type semiconductor layer 31, the n-type semiconductor layer 32, and the p-type semiconductor layer 33 are made of, for example, amorphous silicon (a-Si).
  • a-Si amorphous silicon
  • FIG. 6 a p-type semiconductor layer 33, an i-type semiconductor layer 31, and an n-type semiconductor layer 32 are stacked in this order in the direction perpendicular to the surface of the substrate 21.
  • the opposite structure may be used, that is, the n-type semiconductor layer 32, the i-type semiconductor layer 31, and the p-type semiconductor layer 33 may be stacked in this order.
  • each semiconductor layer may be a photoelectric conversion element made of an organic semiconductor.
  • n-type semiconductor layer 32 a-Si is doped with impurities to form an n+ region.
  • p-type semiconductor layer 33 a-Si is doped with impurities to form a p+ region.
  • the i-type semiconductor layer 31 is, for example, a non-doped intrinsic semiconductor, and has lower conductivity than the n-type semiconductor layer 32 and the p-type semiconductor layer 33.
  • the upper electrode 34 is a cathode of the photodiode 30, and is an electrode for supplying the power supply potential SVS to the photoelectric conversion layer.
  • the upper electrode 34 is a transparent conductive layer such as ITO, and a plurality of upper electrodes 34 are provided for each photodiode 30.
  • An insulating layer 22f and an insulating layer 22g are provided on the first organic insulating layer 23a.
  • the insulating layer 22f covers the peripheral edge of the upper electrode 34, and has an opening provided at a position overlapping with the upper electrode 34.
  • the connection wiring 36 is connected to the upper electrode 34 at a portion of the upper electrode 34 where the insulating layer 22f is not provided.
  • the insulating layer 22g is provided on the insulating layer 22f, covering the upper electrode 34 and the connection wiring 36.
  • a second organic insulating layer 23b which is a planarization layer, is provided on the insulating layer 22g.
  • an insulating layer 22h may be further provided thereon.
  • FIG. 7 is a circuit diagram showing pixels of the liquid crystal panel according to the first embodiment.
  • the pixel Pix includes a second transistor Tr and a capacitance CS of a liquid crystal layer LC.
  • the second transistor Tr is constituted by a thin film transistor, and in this example, is constituted by an n-channel MOS type TFT.
  • One of the source and drain electrodes of the second transistor Tr is connected to the signal line SL, the gate electrode is connected to the scanning line GL, and the other of the source and drain electrodes is connected to the capacitance CS of the liquid crystal layer LC, which will be described later. connected to one end.
  • the capacitance CS of the liquid crystal layer LC has one end connected to the second transistor Tr via the pixel electrode 55 (see FIG. 8), and the other end connected to the common potential wiring COML via the common electrode 53 (see FIG. 8). There is.
  • FIG. 8 is a cross-sectional view schematically showing a configuration example of the liquid crystal panel according to the first embodiment.
  • the liquid crystal panel 50 includes, for example, an array substrate SUB1, a counter substrate SUB2, and a liquid crystal layer LC.
  • the counter substrate SUB2 is arranged to face the array substrate SUB1.
  • the liquid crystal layer LC is sealed between the array substrate SUB1 and the counter substrate SUB2.
  • the array substrate SUB1 includes a first insulating substrate 51, a circuit formation layer 52, a common electrode 53, an insulating film 54, a pixel electrode 55, and a lower alignment film 56.
  • a circuit forming layer 52, a common electrode 53, an insulating film 54, a pixel electrode 55, and a lower alignment film 56 are stacked in this order on the first insulating substrate 51.
  • the first insulating substrate 51 is a transparent glass substrate or a film substrate.
  • the circuit formation layer 52 is a layer in which a pixel circuit including the second transistor Tr of the pixel Pix shown in FIG. 7 and various wiring lines is formed.
  • the common electrode 53 is an electrode to which a predetermined constant potential is applied.
  • the insulating film 54 insulates the common electrode 53 and the pixel electrode 55.
  • the pixel electrode 55 is provided for each pixel Pix, and the potential of each pixel electrode 55 is individually controlled.
  • the lower alignment film 56 is provided to cover the pixel electrode 55 and the insulating film 54.
  • the counter substrate SUB2 includes a second insulating substrate 59 and an upper alignment film 58.
  • the upper alignment film 58 is provided on the surface of the second insulating substrate 59 that faces the first insulating substrate 51 .
  • the upper alignment film 58 becomes the surface of the counter substrate SUB2 on the liquid crystal layer LC side.
  • the color filter CF (see FIG. 14) is not provided on the array substrate SUB1 and the counter substrate SUB2. That is, the liquid crystal panel 50 emits monochrome light toward the photodiode 30.
  • optical elements including polarizing plates are provided on the outer surface of the first insulating substrate 51 and the outer surface of the second insulating substrate 59, respectively.
  • the polarization axes of each of the pair of polarizing plates have a crossed Nicol positional relationship in plan view.
  • the counter substrate SUB2 may be provided with a color filter or a light shielding film as necessary.
  • the liquid crystal layer LC modulates the light passing through it according to the state of the electric field, and for example, the liquid crystal layer LC modulates the light passing through it according to the state of the electric field.
  • mode liquid crystal is used.
  • the liquid crystal layer LC is driven by a horizontal electric field generated between the pixel electrode 55 and the common electrode 53 provided on the array substrate, and the orientation of the liquid crystal molecules 57 included in the liquid crystal layer LC is controlled.
  • the liquid crystal panel 50 may be of a vertical electric field type.
  • the pixel electrode is provided on the array substrate SUB1, and the common electrode is provided on the counter substrate SUB2.
  • Vertical electric field type liquid crystal panels are TN (Twisted Nematic), VA (Vertical Alignment), and ECB (Electrically Controlled Birefringe) in which a so-called vertical electric field is applied to the liquid crystal layer. nce: electric field controlled birefringence) etc. be.
  • FIG. 9 is a plan view schematically showing the arrangement relationship between a plurality of pixels of a liquid crystal panel and a plurality of sensor pixels of an optical sensor in the detection device according to the first embodiment.
  • one photodiode 30 is arranged at a position overlapping a plurality of pixels Pix.
  • one photodiode 30 is arranged to overlap four pixels Pix. That is, in plan view, the size of the photodiode 30 is larger than the size of each of the plurality of pixels Pix.
  • the size of the photodiode 30 is the area of the region surrounded by the sensor gate line GLS and the sensor signal line SLS (see FIG. 5).
  • the size of the pixel Pix is the area of the region surrounded by the scanning line GL and the signal line SL (see FIG. 7).
  • the arrangement pitch PL1 of the plurality of pixels Pix in the first direction Dx is smaller than the arrangement pitch PS1 of the plurality of photodiodes 30 in the first direction Dx.
  • the arrangement pitch PL2 of the plurality of pixels Pix in the second direction Dy is smaller than the arrangement pitch PS2 of the plurality of photodiodes 30 in the second direction Dy.
  • the arrangement pitch PS1 of the plurality of photodiodes 30 in the first direction Dx is an integral multiple of the arrangement pitch PL1 of the pixels Pix in the first direction Dx.
  • the arrangement pitch PS2 of the plurality of photodiodes 30 in the second direction Dy is an integral multiple of the arrangement pitch PL2 of the pixels Pix in the second direction Dy.
  • the arrangement pitches PS1 and PS2 of the plurality of photodiodes 30 are twice the arrangement pitches PL1 and PL2 of the plurality of pixels Pix.
  • the arrangement pitch PS1 of the photodiodes 30 in the first direction Dx is defined by the arrangement pitch of the sensor signal lines SLS in the first direction Dx.
  • the arrangement pitch PS2 of the photodiodes 30 in the second direction Dy is defined by the arrangement pitch of the sensor gate lines GLS in the second direction Dy.
  • the arrangement pitch PL1 of the pixels Pix in the first direction Dx is defined by the arrangement pitch of the signal lines SL in the first direction Dx.
  • the arrangement pitch PL2 of the pixels Pix in the second direction Dy is defined by the arrangement pitch of the scanning lines GL in the second direction Dy.
  • sensor pixels 3 photodiodes 30 arranged in two rows and two columns are shown. Further, pixels Pix in two rows and two columns are arranged overlappingly on one photodiode 30.
  • the pixels Pix overlapping one photodiode 30 are expressed as a first pixel Pix-1, a second pixel Pix-2, a third pixel Pix-3, and a fourth pixel Pix-4.
  • the first pixel Pix-1 and the second pixel Pix-2 are arranged adjacent to each other in the first direction Dx.
  • the third pixel Pix-3 and the fourth pixel Pix-4 are arranged adjacent to each other in the first direction Dx.
  • the first pixel Pix-1 and the second pixel Pix-2 arranged in the first direction Dx are adjacent to the third pixel Pix-3 and the fourth pixel Pix-4, respectively, in the second direction Dy.
  • pixel Pix the first pixel Pix-1, the second pixel Pix-2, the third pixel Pix-3, and the fourth pixel Pix-4, they will simply be referred to as pixel Pix.
  • FIG. 10 is an explanatory diagram for explaining an example of the detection operation of the detection device according to the first embodiment.
  • FIG. 11 is an explanatory diagram for explaining a method of generating a combined image by the detection device according to the first embodiment.
  • pixels Pix in a transparent state are shown without hatching (white), and pixels Pix in a non-transparent state are shown with hatching.
  • FIG. 10 a case will be described in which the detected object 100 is arranged to overlap one photodiode 30 located at the upper left of the plurality of photodiodes 30.
  • the detection signal (sensor value So) output from the photodiode 30 in each detection period F1, F2, F3, and F4 is shown in association with the pixel Pix in the transparent state in each detection period F.
  • the detection period F if there is no need to distinguish between the detection periods F1, F2, F3, and F4, they will simply be referred to as the detection period F. Moreover, when it is not necessary to explain the first sensor value So1, the second sensor value So2, the third sensor value So3, and the fourth sensor value So4 separately, they are simply expressed as the sensor value So.
  • the liquid crystal panel 50 sets at least one pixel Pix among the plurality of pixels Pix overlapping the photodiode 30 into a transmissive state, and sets the other pixels Pix into a non-transmissive state.
  • the photodiode 30 of each sensor pixel 3 detects the detected object 100 based on the light transmitted through the pixel Pix in the transmission state, out of the light emitted from the light source 80. In other words, the light emitted from the light source 80 is blocked in the portion of the photodiode 30 that overlaps with the pixel Pix in the non-transparent state, and the object to be detected 100 is not detected.
  • the liquid crystal panel 50 sequentially scans the pixels Pix in a transparent state among the plurality of pixels Pix overlapping the photodiode 30 at every predetermined detection period F1, F2, F3, and F4. That is, the liquid crystal panel 50 switches the arrangement pattern of the pixel Pix in the transmissive state and the pixel Pix in the non-transmissive state among the plurality of pixels Pix overlapping the photodiode 30 every detection period F1, F2, F3, and F4.
  • the photodiode 30 sequentially outputs a detection signal Vdet (sensor value So) corresponding to the light transmitted through the pixel Pix in the transmission state in each detection period F1, F2, F3, and F4.
  • the liquid crystal panel 50 sets the first pixel Pix-1 among the plurality of pixels Pix overlapping the photodiode 30 to a transmitting state, and sets the second pixel Pix-2 and the third pixel Pix-3 to a transmitting state.
  • the fourth pixel Pix-4 is set to a non-transparent state.
  • the photodiode 30 outputs a detection signal (first sensor value So1) corresponding to the light transmitted through the first pixel Pix-1 in the transmission state.
  • first sensor value So1 a detection signal
  • the photodiode 30 detects a portion of the detected object 100 that overlaps with the first pixel Pix-1.
  • the liquid crystal panel 50 sets the second pixel Pix-2 among the plurality of pixels Pix overlapping the photodiode 30 to a transparent state, and the first pixel Pix-1, the third pixel Pix-3, and the fourth pixel Pix-2.
  • the pixel Pix-4 is set to a non-transparent state.
  • the photodiode 30 outputs a detection signal (second sensor value So2) corresponding to the light transmitted through the second pixel Pix-2 in the transmission state.
  • the detection period F2 in FIG. 10 in one photodiode 30 located at the upper left, the light from the light source 80 passes through a portion of the detected object 100 that overlaps with the second pixel Pix-2 in the transmitting state.
  • the photodiode 30 detects a portion of the detected object 100 that overlaps with the second pixel Pix-2.
  • the liquid crystal panel 50 sets the third pixel Pix-3 among the plurality of pixels Pix overlapping the photodiode 30 to a transparent state, and the first pixel Pix-1, the second pixel Pix-2, and the fourth pixel Pix-2.
  • the pixel Pix-4 is set to a non-transparent state.
  • the photodiode 30 outputs a detection signal (third sensor value So3) corresponding to the light transmitted through the third pixel Pix-3 in the transmission state.
  • the detection period F3 of FIG. 10 in one photodiode 30 located at the upper left, the light from the light source 80 passes through a portion of the detected object 100 that overlaps with the third pixel Pix-3 in the transmitting state.
  • the photodiode 30 detects a portion of the detected object 100 that overlaps with the third pixel Pix-3.
  • the liquid crystal panel 50 sets the fourth pixel Pix-4 among the plurality of pixels Pix overlapping the photodiode 30 to a transmitting state, and the first pixel Pix-1, the second pixel Pix-2, and the third pixel Pix-2.
  • the pixel Pix-3 is set to a non-transparent state.
  • the photodiode 30 outputs a detection signal (fourth sensor value So4) corresponding to the light transmitted through the fourth pixel Pix-4 in the transmission state.
  • the detection period F4 in FIG. 10 in one photodiode 30 located at the upper left, the light from the light source 80 passes through a portion of the detected object 100 that overlaps with the fourth pixel Pix-4 in the transmitting state.
  • the photodiode 30 detects a portion of the detected object 100 that overlaps with the fourth pixel Pix-4.
  • one photodiode 30 can detect information for each portion of the object 100 that overlaps with the pixel Pix in the transparent state. In the example shown in FIG. 10, one photodiode 30 outputs four detection signals (sensor value So).
  • the sensor value storage circuit 71 (see FIG. 2) of the host IC 70 stores the first sensor value So1, second sensor value So2, and third sensor value So3 output from the photodiode 30 during each detection period F1, F2, F3, and F4. and stores the fourth sensor value So4.
  • the combined image generation circuit 76 (see FIG. 2) acquires information on each sensor value So for each detection period F1, F2, F3, and F4 from the sensor value storage circuit 71.
  • the combined image generation circuit 76 also acquires information on the arrangement pattern of the plurality of pixels Pix in the transparent state and the pixels Pix in the non-transparent state for each of the detection periods F1, F2, F3, and F4 from the image storage circuit 75. .
  • the combined image generation circuit 76 generates a plurality of detection signals (first sensor value So1, second sensor value So2, third sensor value So3, and fourth sensor value So3) for each detection period F1, F2, F3, and F4.
  • a plurality of sensor values So are integrated based on the sensor value So4) and the information (position information) of the pixel Pix in the transparent state for each detection period F1, F2, F3, and F4.
  • the combined image generation circuit 76 combines the images of the plurality of detection periods F1, F2, F3, and F4 to generate one combined image.
  • the detection device 1 scans the pixel Pix in the transparent state every detection period F, and integrates a plurality of sensor values So for each detection period F to generate a combined image, thereby detecting the optical sensor 10.
  • Substantive resolution can be improved beyond the arrangement pitches PS1 and PS2 of the plurality of photodiodes 30.
  • the substantial resolution of the generated combined image can be improved to the same extent as the arrangement pitches PL1 and PL2 of the pixels Pix of the liquid crystal panel 50.
  • the liquid crystal panel 50 alternately arranges pixels Pix in a transparent state and pixels Pix in a non-transparent state in the first direction Dx.
  • the arrangement pitch PLon1 of the pixels Pix in the transmissive state in the first direction Dx is greater than or equal to the arrangement pitch PS1 of the plurality of photodiodes 30 in the first direction Dx.
  • the liquid crystal panel 50 alternately arranges pixels Pix in a transparent state and pixels Pix in a non-transparent state in the second direction Dy.
  • the arrangement pitch PLon2 of the pixels Pix in the transmissive state in the second direction Dy is greater than or equal to the arrangement pitch PS2 of the plurality of photodiodes 30 in the second direction Dy.
  • the detection device 1 can satisfactorily improve the substantial resolution of the optical sensor 10.
  • the light source 80 (see FIG. 1) irradiates parallel light toward the liquid crystal panel 50.
  • the light that passes through the pixel Pix in the transmissive state passes through the portion of the detected object 100 that overlaps with the pixel Pix in the transmissive state, and enters the photodiode 30 that overlaps with the pixel Pix in the transmissive state.
  • the light transmitted through the pixel Pix in the transmissive state passes through a portion of the detected object 100 that does not overlap with the pixel Pix in the transmissive state.
  • the arrangement pattern of the pixel Pix in the transmissive state and the pixel Pix in the non-transmissive state is the same in each of the plurality of photodiodes 30.
  • the present invention is not limited to this, and the plurality of photodiodes 30 may have different arrangement patterns.
  • the pixels Pix in the transparent state for each detection period F may be scanned in any order by one photodiode 30.
  • FIG. 12 is a diagram showing simulation results of images detected by the detection devices according to the example and the comparative example. As shown in FIG. 12, the detection device 1 according to the example and the detection device 200 according to the comparative example show simulation results of images in which the same annular detected object 100a is detected.
  • the detection device 200 according to the comparative example has a configuration that does not include the liquid crystal panel 50. As shown in FIG. 9, in the detection device 200 according to the comparative example, since the resolution of the image is low relative to the detected object 100a, it is difficult to determine the shape of the detected object 100a. In the detection device 200 according to the comparative example, the resolution of the detected image is defined by the arrangement pitches PS1 and PS2 of the plurality of photodiodes 30.
  • One detection signal (sensor value So) will be output from the diode 30.
  • the detection device 200 of the comparative example only the presence or absence of the detection target 100, which is a minute object, can be detected, and detection of the external shape may be difficult.
  • the detection device 1 according to the embodiment has a configuration in which a plurality of photodiodes 30 and a liquid crystal panel 50 are combined.
  • the arrangement pitches PL1 and PL2 of the plurality of pixels Pix are approximately 1/4 of the arrangement pitches PS1 and PS2 of the plurality of photodiodes 30.
  • the resolution is improved compared to the detection device 200 of the comparative example, and an annular image close to the detected object 100a is detected.
  • the substantial resolution of the generated combined image can be improved to the same extent as the arrangement pitches PL1 and PL2 of the plurality of pixels Pix.
  • the plurality of photodiodes 30 and the plurality of pixels Pix shown in FIGS. 9 to 11 are shown schematically for easy understanding, and the shapes and shapes of the plurality of photodiodes 30 and the plurality of pixels Pix are , number, and arrangement relationship can be changed as appropriate.
  • the number of pixels Pix overlapping one photodiode 30 may be two or three, or five or more.
  • the optical sensor 10 includes a plurality of photodiodes 30 has been described, the present invention is not limited to this.
  • the optical sensor 10 only needs to have at least one photodiode 30, and the detection device 1 may be provided with a plurality of pixels Pix of the liquid crystal panel 50 overlapping one photodiode 30.
  • FIG. 13 is a plan view schematically showing the arrangement relationship between a plurality of pixels of a liquid crystal panel and a plurality of sensor pixels of an optical sensor in a detection device according to a second embodiment.
  • FIG. 14 is a cross-sectional view schematically showing a configuration example of a liquid crystal panel according to the second embodiment.
  • each of the plurality of pixels Pix includes a first sub-pixel SPixR, a second sub-pixel SPixG, and a third sub-pixel SPixB.
  • one photodiode 30 is arranged to overlap four pixels Pix, that is, 12 sub-pixels SPix.
  • the first sub-pixel SPixR, the second sub-pixel SPixG, and the third sub-pixel SPixB are arranged in this order in the first direction Dx.
  • the first subpixel SPixR has a first color filter CFR (see FIG. 14) and emits red (R) light.
  • the second subpixel SPixG has a second color filter CFG (see FIG. 14) and emits green (G) light.
  • the third sub-pixel SPixB has a third color filter CFB (see FIG. 14) and emits blue (B) light.
  • the counter substrate SUB2 of the liquid crystal panel 50A has a color filter CF.
  • the color filter CF is provided on the surface of the second insulating substrate 59 that faces the first insulating substrate 51 .
  • the upper alignment film 58 is provided to cover the color filter CF.
  • the color filter CF includes a first color filter CFR, a second color filter CFG, and a third color filter CFB, each of which is colored in three colors: red (R), green (G), and blue (B).
  • the color areas are arranged periodically.
  • color filter CF may include color regions of four or more colors.
  • pixel Pix may include four or more sub-pixels SPix.
  • FIG. 15 is an explanatory diagram for explaining an example of the detection operation of the detection device according to the second embodiment. Note that FIG. 15 shows an example in which the sub-pixel SPix in the transparent state is scanned for the first pixel Pix-1 and the second pixel Pix-2, and the illustration for the third pixel Pix-3 and the fourth pixel Pix-4 is shown. is omitted.
  • one sub-pixel SPix is in a transparent state, and the other sub-pixels SPix are in a non-transparent state.
  • the liquid crystal panel 50A sets the first sub-pixel SPixR of the first pixel Pix-1 among the plurality of pixels Pix overlapping the photodiode 30 to a transparent state, and The second subpixel SPixG and third subpixel SPixB of the pixel Pix-1, as well as the second pixel Pix-2, the third pixel Pix-3, and the fourth pixel Pix-4 are set in a non-transparent state.
  • the photodiode 30 outputs a detection signal (first sensor value So1) corresponding to the light transmitted through the first sub-pixel SPixR of the first pixel Pix-1 in the transmission state.
  • the liquid crystal panel 50A sets the second sub-pixel SPixG of the first pixel Pix-1 among the plurality of pixels Pix overlapping the photodiode 30 to a transparent state, and makes the second sub-pixel SPixG of the first pixel Pix-1 transparent.
  • the first sub-pixel SPixR, the third sub-pixel SPixB, the second pixel Pix-2, the third pixel Pix-3, and the fourth pixel Pix-4 are set in a non-transparent state.
  • the photodiode 30 outputs a detection signal (second sensor value So2) corresponding to the light transmitted through the second sub-pixel SPixG of the first pixel Pix-1 in the transmission state.
  • the liquid crystal panel 50A sets the third sub-pixel SPixB of the first pixel Pix-1 among the plurality of pixels Pix overlapping the photodiode 30 to a transparent state, and makes the third sub-pixel SPixB of the first pixel Pix-1 transparent.
  • the first sub-pixel SPixR, the second sub-pixel SPixG, the second pixel Pix-2, the third pixel Pix-3, and the fourth pixel Pix-4 are set in a non-transparent state.
  • the photodiode 30 outputs a detection signal (third sensor value So3) corresponding to the light transmitted through the third sub-pixel SPixB of the first pixel Pix-1 in the transmission state.
  • detection periods SF1, SF2, and SF3 are repeatedly executed for each subpixel SPix of the second pixel Pix-2, the third pixel Pix-3, and the fourth pixel Pix-4. That is, in the second pixel Pix-2, the first sub-pixel SPixR, the second sub-pixel SPixG, and the third sub-pixel SPixB are sequentially brought into the transparent state in a time-sharing manner. Next, in the third pixel Pix-3, the first sub-pixel SPixR, the second sub-pixel SPixG, and the third sub-pixel SPixB are sequentially brought into a transparent state in a time-division manner. Next, in the fourth pixel Pix-4, the first sub-pixel SPixR, the second sub-pixel SPixG, and the third sub-pixel SPixB are sequentially brought into a transparent state in a time-sharing manner.
  • the combined image generation circuit 76 acquires information on the sensor value So for each of the detection periods SF1, SF2, and SF3 from the sensor value storage circuit 71. In the example shown in FIG. 15, the combined image generation circuit 76 acquires information on 12 sensor values So for each photodiode 30. In addition, the combined image generation circuit 76 obtains a total of 12 pieces of information from the image storage circuit 75 about the arrangement patterns of the plurality of sub-pixels SPix in the transparent state and the sub-pixels SPix in the non-transparent state for each of the detection periods SF1, SF2, and SF3. Get pieces.
  • the combined image generation circuit 76 acquires information on the red image based on the first sensor value So1 of the plurality of detection periods SF1.
  • the combined image generation circuit 76 acquires information on the green image based on the second sensor values So2 of the plurality of detection periods SF2.
  • the combined image generation circuit 76 acquires information on the blue image based on the third sensor value So3 of the plurality of detection periods SF3.
  • the combined image generation circuit 76 combines the images of the plurality of detection periods SF1, SF2, and SF3 to generate a color image as one combined image.
  • the arrangement pattern of the sub-pixel SPix in the transparent state and the sub-pixel SPix in the non-transparent state is switched for each detection period SF1, SF2, and SF3.
  • the detection device 1A can generate a color image with a resolution equal to or higher than the arrangement pitches PS1 and PS2 of the plurality of photodiodes 30.
  • FIG. 16 is an explanatory diagram for explaining an example of a detection operation of a detection device according to a modification of the second embodiment.
  • the liquid crystal panel 50A is similar to the second embodiment described above (see FIGS. 13 and 14), and includes a color filter CF and a plurality of sub-pixels SPix.
  • the liquid crystal panel 50A simultaneously puts the first sub-pixel SPixR, the second sub-pixel SPixG, and the third sub-pixel SPixB of the first pixel Pix-1 into a transparent state during the detection period F1. Further, the liquid crystal panel 50A sets the second pixel Pix-2 and the third pixel Pix-3 to a non-transparent state during the detection period F1. That is, the light that passes through the first pixel Pix-1 becomes white light, and the liquid crystal panel 50A emits monochrome light toward the photodiode 30.
  • a monochrome image can be generated even if the liquid crystal panel 50A has a configuration including a color filter CF and a plurality of sub-pixels SPix.
  • the period required for detection is shortened, and the load required for processing various information on the host IC 70 is reduced.
  • the detection devices 1A and 1B shown in the second embodiment and the modified example have a common configuration in which the liquid crystal panel 50A has a color filter CF and a plurality of sub-pixels SPix, and by driving the pixels Pix differently, it is possible to It is possible to switch between image detection and color image detection.
  • FIG. 17 is a plan view schematically showing the arrangement relationship between a plurality of pixels of a liquid crystal panel and a plurality of sensor pixels of an optical sensor in a detection device according to a third embodiment.
  • the arrangement pitch PS1, PS2 of the photodiode 30 is an integral multiple of the arrangement pitch PL1, PL2 of the pixel Pix, but the present invention is not limited to this. .
  • the arrangement pitches PS1 and PS2 of the photodiodes 30 are non-integer multiples of the arrangement pitches PL1 and PL2 of the pixels Pix. Specifically, pixels Pix in 10 rows and 10 columns are arranged in a row, overlapping the photodiodes 30 arranged in 3 rows and 3 columns. That is, the arrangement pitches PS1 and PS2 of the photodiodes 30 are approximately 3.33 times the arrangement pitches PL1 and PL2 of the pixels Pix.
  • At least one pixel Pix among the plurality of pixels Pix is arranged across the boundary BD between two adjacent photodiodes 30. Also in this embodiment, the arrangement pattern of the pixel Pix in the transparent state and the pixel Pix in the non-transparent state is switched every detection period F, as in the first embodiment described above.
  • the photodiode 30 outputs the sensor value So for each pixel Pix, similarly to the first embodiment described above.
  • the pixel Pix that overlaps the boundary BD of the photodiode 30 is in a transmission state (indicated by the symbol Pix-on in FIG. 17)
  • the light that has passed through the pixel Pix in the transmission state is divided into two photodiodes 30. irradiated. Therefore, in the vicinity of the boundary BD, the amount of light irradiated to each of the two photodiodes 30 decreases, and the detection sensitivity may decrease.
  • FIG. 18 is a plan view showing an example of a sensitivity map of the optical sensor according to the third embodiment.
  • the sensitivity map shown in FIG. 18 shows the distribution of detection sensitivity of the photodiode 30.
  • the distribution of detection sensitivity is the distribution of tone values of the combined image.
  • the sensitivity map is not limited to this, and other values such as the sensor value So may be used.
  • the sensitivity map shown in FIG. 18 the sensitivity decreases in the order of white display area, diagonally shaded area, and black display area.
  • the shaded area and the black area of the sensitivity map are areas along the boundary BD of the photodiode 30.
  • the pixels Pix overlapping the boundary BD are arranged asymmetrically with respect to the boundary BD. That is, the area where one pixel Pix that overlaps the boundary BD and one of the photodiodes 30 adjacent to each other across the boundary BD overlap is equal to Different from the overlapping area. As a result, as shown in FIG. 18, there is a black display area with low sensitivity and a diagonally shaded area with medium sensitivity near the boundary BD.
  • FIG. 19 is a flowchart for explaining a correction value calculation method of the detection device according to the third embodiment.
  • the detection device 1C performs detection by scanning the pixels Pix in the transparent state without placing the detected object 100 in the detection area AA (step ST1).
  • the combined image generation circuit 76 generates a plurality of detection signals (sensor values So) for each of a plurality of detection periods F, and information (position information) of pixels Pix in a transparent state for each detection period F. ), the plurality of sensor values So are integrated. Thereby, the combined image generation circuit 76 generates one combined image in which the detected object 100 is not placed in the detection area AA (step ST2).
  • the sensitivity map storage circuit 72 stores the combined image obtained in step ST2 as a sensitivity map (step ST3).
  • the sensitivity map storage circuit 72 stores, for example, the distribution of tone values of the combined image as a sensitivity map.
  • the sensitivity map in FIG. 18 for example, the gradation value of the white display area is 256, the gradation value of the shaded area is gradation A (A ⁇ 256), and the gradation value of the black display area is gradation A.
  • B B ⁇ A
  • the sensitivity map storage circuit 72 stores the distribution of these gradation values.
  • the correction value generation circuit 73 calculates correction values for the gradation values of the combined image acquired by the plurality of photodiodes 30.
  • the correction value generation circuit 73 calculates a correction value based on the reciprocal of the sensitivity map stored in advance in the sensitivity map storage circuit 72 (step ST4).
  • the reciprocal of the sensitivity map is a coefficient corresponding to the reciprocal of the tone value.
  • the correction value generation circuit 73 increases the gradation of the acquired combined image in a region where one pixel Pix is arranged straddling the boundary BD between two adjacent photodiodes 30. Generate correction values.
  • the combined image generation circuit 76 corrects the combined image of the detected object 100 based on the correction value calculated by the correction value generation circuit 73 (step ST5). As a result, the gradation values near the boundary BD with low detection sensitivity are corrected, and a good combined image can be obtained.
  • the detection device 1C can correct the combined image based on the sensitivity map acquired in advance. Therefore, even if the arrangement pitches PS1 and PS2 of the photodiodes 30 are not an integral multiple of the arrangement pitches PL1 and PL2 of the pixels Pix, the detection device 1C corrects the distribution of detection sensitivity to obtain a good combined image. can get. In other words, the detection device 1C of this embodiment can improve the degree of freedom in arranging the plurality of photodiodes 30 and the plurality of pixels Pix.
  • the detection device 1C detects a correction value for the red (R) image of the first subpixel SPixR, a correction value for the green (G) image of the second subpixel SPixG, and a correction value for the blue (B) image of the third subpixel SPixB. Correction values for each image may be generated.
  • Detection device 3 Sensor pixel 10
  • Optical sensor 11 Detection control circuit 12
  • Pixel control circuit 21 Substrate 30
  • Sensor value storage circuit 72 Sensitivity map storage circuit 73
  • Correction value generation circuit 76 Combined image generation circuit 80
  • Light source LC Liquid crystal layer Vdet Detection signal Pix Pixel Pix-1 1st pixel Pix-2 2nd pixel Pix-3 3rd pixel Pix- 4 4th pixel SPixR 1st subpixel SPixG 2nd subpixel SPixB 3rd subpixel So Sensor value

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

検出装置は、基板に設けられたフォトダイオードと、フォトダイオードと対向して配置された光源と、基板に垂直な方向で、複数のフォトダイオードと光源との間に配置された液晶パネルと、を有し、液晶パネルは、複数の画素を有し、平面視で、フォトダイオードのサイズは複数の画素のそれぞれのサイズよりも大きく、フォトダイオードは複数の画素に重なる位置に配置され、液晶パネルは、フォトダイオードに重なる複数の画素のうち、少なくとも１つの画素を透過状態とし、他の画素を非透過状態とする。

Description

検出装置
　本発明は、検出装置に関する。
　特許文献１には、複数の画素を有するアクティブマトリクス基板と、画素領域内に設けられた光センサと、を有する光センサ付き表示装置が記載されている。特許文献１の光センサ付き表示装置では、複数の画素と複数の光センサとが同一基板上に設けられている。
国際公開第２０１１／０７４９８４号
　特許文献１の光センサ付き表示装置では、複数の光センサの配置ピッチは、複数の画素の配置ピッチに比べて大きいため、画素の解像度に対して光センサの解像度が低い。このような光センサを備えた検出装置では、検出の解像度を高めることが要求されている。
　本発明は、光学センサを備え、検出の解像度を向上させることが可能な検出装置を提供することを目的とする。
　本発明の一態様の検出装置は、基板に設けられたフォトダイオードと、前記フォトダイオードと対向して配置された光源と、前記基板に垂直な方向で、複数の前記フォトダイオードと前記光源との間に配置された液晶パネルと、を有し、前記液晶パネルは、複数の画素を有し、平面視で、前記フォトダイオードのサイズは複数の前記画素のそれぞれのサイズよりも大きく、前記フォトダイオードは複数の前記画素に重なる位置に配置され、前記液晶パネルは、前記フォトダイオードに重なる複数の前記画素のうち、少なくとも１つの前記画素を透過状態とし、他の前記画素を非透過状態とする。
図１は、第１実施形態に係る検出装置を模式的に示す断面図である。 図２は、第１実施形態に係る検出装置の構成例を示すブロック図である。 図３は、第１実施形態に係る検出制御回路の構成例を示すブロック図である。 図４は、センサ画素を示す回路図である。 図５は、第１実施形態に係るセンサ画素を模式的に示す平面図である。 図６は、図５のＶＩ－ＶＩ’断面図である。 図７は、第１実施形態に係る液晶パネルの画素を表す回路図である。 図８は、第１実施形態に係る液晶パネルの構成例を模式的に示す断面図である。 図９は、第１実施形態に係る検出装置の、液晶パネルの複数の画素と、光学センサの複数のセンサ画素との配置関係を模式的に示す平面図である。 図１０は、第１実施形態に係る検出装置の検出動作例を説明するための説明図である。 図１１は、第１実施形態に係る検出装置の、結合画像の生成方法を説明するための説明図である。 図１２は、実施例及び比較例に係る検出装置において、検出された画像のシミュレーション結果を示す図である。 図１３は、第２実施形態に係る検出装置の、液晶パネルの複数の画素と、光学センサの複数のセンサ画素との配置関係を模式的に示す平面図である。 図１４は、第２実施形態に係る液晶パネルの構成例を模式的に示す断面図である。 図１５は、第２実施形態に係る検出装置の検出動作例を説明するための説明図である。 図１６は、第２実施形態の変形例に係る検出装置の検出動作例を説明するための説明図である。 図１７は、第３実施形態に係る検出装置の、液晶パネルの複数の画素と、光学センサの複数のセンサ画素との配置関係を模式的に示す平面図である。 図１８は、第３実施形態に係る光学センサの感度マップの一例を示す平面図である。 図１９は、第３実施形態に係る検出装置の、補正値の演算方法を説明するためのフローチャート図である。
　本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本開示が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、本開示の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本開示の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、本開示と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
　本明細書及び特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。
（第１実施形態）
　図１は、第１実施形態に係る検出装置を模式的に示す断面図である。図１に示すように、検出装置１は、光学センサ１０と、液晶パネル５０と、光源８０と、を含む。光学センサ１０の上に、液晶パネル５０、光源８０の順に積層されている。検出対象の被検出体１００は、光学センサ１０と液晶パネル５０との間に配置される。
　光源８０は、光学センサ１０の複数のフォトダイオード３０（図２参照）と対向して配置され、平行光を液晶パネル５０に向けて照射する。光源８０はどのような構成であってもよいが、例えば発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）と、発光ダイオードから入射した光を平行光として照射するレンズと、を備える。光源８０は、必要に応じて透光性の導光板等を備えていてもよい。光源８０は、液晶パネル５０との間に空間（空気層）を有して配置される。ただし、光源８０は、光学樹脂等により液晶パネル５０と接合されてもよい。
　液晶パネル５０は、複数の画素Ｐｉｘ（図２参照）ごとに光の透過状態と非透過状態を切り替える光フィルタ層として機能する。液晶パネル５０は、光学センサ１０の複数のフォトダイオード３０（図２参照）と対向して配置され、光学センサ１０（複数のフォトダイオード３０）と光源８０との間に配置される。液晶パネル５０は、光源８０からの平行光のうち、一部の光を光学センサ１０に向けて透過させる。光学センサ１０の複数のフォトダイオード３０（図２参照）は、液晶パネル５０を透過した平行光に基づいて、被検出体１００に関する情報を検出することができる。
　被検出体１００は、例えば細胞等の微小対象物である。検出装置１は、細胞等の微小対象物の検出に適用できる。ただし、これに限定されず、被検出体１００は、指、手のひら、手首等の生体であってもよい。例えば、光学センサ１０は、指紋を検出する指紋検出装置や、静脈などの血管パターンを検出する静脈検出装置として構成されてもよい。
　図２は、第１実施形態に係る検出装置の構成例を示すブロック図である。図２に示すように、検出装置１は、さらに、光学センサ１０及び液晶パネル５０を制御するホストＩＣ７０を有する。光学センサ１０は、アレイ基板２と、アレイ基板２に形成された複数のセンサ画素３（フォトダイオード３０）と、ゲート線駆動回路１５Ａ、１５Ｂと、信号線駆動回路１６Ａと、検出制御回路１１と、を有する。
　アレイ基板２は、基板２１を基体として形成される。また、複数のセンサ画素３は、それぞれフォトダイオード３０、複数のトランジスタ、各種配線を有して構成される。フォトダイオード３０が形成されたアレイ基板２は、所定の検出領域ごとにセンサを駆動する駆動回路基板であり、バックプレーン又はアクティブマトリクス基板とも呼ばれる。
　基板２１は、検出領域ＡＡと、周辺領域ＧＡとを有する。検出領域ＡＡは、複数のセンサ画素３（複数のフォトダイオード３０）が設けられた領域である。周辺領域ＧＡは、検出領域ＡＡの外周と、基板２１の外縁部との間の領域であり、複数のセンサ画素３が設けられない領域である。ゲート線駆動回路１５Ａ、１５Ｂ、信号線駆動回路１６Ａ及び検出制御回路１１は、周辺領域ＧＡに設けられる。
　複数のセンサ画素３は、それぞれ、センサ素子としてフォトダイオード３０を有する光センサである。フォトダイオード３０は、それぞれに照射される光に応じた電気信号を出力する。より具体的には、フォトダイオード３０は、ＰＩＮ（Ｐｏｓｉｔｉｖｅ　Ｉｎｔｒｉｎｓｉｃ　Ｎｅｇａｔｉｖｅ）フォトダイオードや有機半導体を用いたＯＰＤ（Ｏｒｇａｎｉｃ　Ｐｈｏｔｏｄｉｏｄｅ）である。複数のセンサ画素３（複数のフォトダイオード３０）は、検出領域ＡＡにマトリクス状に配列される。
　検出制御回路１１は、ゲート線駆動回路１５Ａ、１５Ｂ及び信号線駆動回路１６Ａにそれぞれ制御信号Ｓａ、Ｓｂ、Ｓｃを供給し、これらの動作を制御する回路である。具体的には、ゲート線駆動回路１５Ａ、１５Ｂは、制御信号Ｓａ、Ｓｂに基づいてゲート駆動信号をセンサゲート線ＧＬＳ（図４参照）に出力する。信号線駆動回路１６Ａは、制御信号Ｓｃに基づいて選択されたセンサ信号線ＳＬＳと検出制御回路１１とを電気的に接続する。また、検出制御回路１１は、複数のフォトダイオード３０からの検出信号Ｖｄｅｔの信号処理を行う信号処理回路を備える。
　複数のセンサ画素３が有するフォトダイオード３０は、ゲート線駆動回路１５Ａ、１５Ｂから供給されるゲート駆動信号に従って検出を行う。複数のフォトダイオード３０は、それぞれに照射される光に応じた電気信号を、検出信号Ｖｄｅｔとして信号線駆動回路１６Ａに出力する。検出制御回路１１は、複数のフォトダイオード３０からの検出信号Ｖｄｅｔの信号処理を行い、検出信号Ｖｄｅｔに基づくセンサ値ＳｏをホストＩＣ７０に出力する。これにより、検出装置１は、被検出体１００に関する情報を検出する。
　図３は、第１実施形態に係る検出制御回路の構成例を示すブロック図である。図３に示すように、検出制御回路１１は、検出信号振幅調整回路４１、Ａ／Ｄ変換回路４２、信号処理回路４３及び検出タイミング制御回路４４を有する。検出タイミング制御回路４４は、ホストＩＣ７０（図２参照）から供給される制御信号に基づいて、検出信号振幅調整回路４１、Ａ／Ｄ変換回路４２及び信号処理回路４３が同期して動作するように制御する。
　検出信号振幅調整回路４１は、フォトダイオード３０から出力された検出信号Ｖｄｅｔの振幅を調整する回路であり、例えば増幅器を含み構成される。Ａ／Ｄ変換回路４２は、検出信号振幅調整回路４１から出力されるアナログ信号をデジタル信号に変換する。信号処理回路４３は、Ａ／Ｄ変換回路４２からのデジタル信号の信号処理を行い、センサ値ＳｏをホストＩＣ７０へ送信する回路である。
　図２に戻って、液晶パネル５０は、アレイ基板ＳＵＢ１と、アレイ基板ＳＵＢ１に形成された複数の画素Ｐｉｘと、ゲート線駆動回路１５Ｃ、１５Ｄと、信号線駆動回路１６Ｂと、画素制御回路１２と、を有する。
　アレイ基板ＳＵＢ１は、第１絶縁基板５１を基体として形成される。複数の画素Ｐｉｘは、アレイ基板ＳＵＢ１の検出領域ＡＡと重なる領域にマトリクス状に配列される。アレイ基板ＳＵＢ１は、複数の画素Ｐｉｘごとに液晶層ＬＣ（図８参照）を駆動する駆動回路基板である。
　画素制御回路１２は、ゲート線駆動回路１５Ｃ、１５Ｄ、信号線駆動回路１６Ｂにそれぞれ制御信号Ｓｄ、Ｓｅ、Ｓｆを供給し、これらの動作を制御する回路である。具体的には、ゲート線駆動回路１５Ｃ、１５Ｄは、制御信号Ｓｄ、Ｓｅに基づいて駆動信号をゲート線ＧＬ（図７参照）に出力する。信号線駆動回路１６Ｂは、制御信号Ｓｆに基づいて選択された信号線ＳＬに画素制御信号を供給する。これにより、液晶パネル５０は、複数の画素Ｐｉｘごとにオン（光の透過状態）とオフ（光の非透過状態）とが制御される。
　ホストＩＣ７０は、光学センサ１０側の制御回路として、センサ値記憶回路７１と、感度マップ記憶回路７２と、補正値生成回路７３と、を有する。センサ値記憶回路７１は、光学センサ１０の検出制御回路１１から出力されたセンサ値Ｓｏを記憶する回路である。感度マップ記憶回路７２は、被検出体１００が検出領域ＡＡにない状態でのフォトダイオード３０の検出感度の分布を感度マップとして記憶する回路である。補正値生成回路７３は、感度マップに基づいて結合画像の階調の補正値を生成する回路である。感度マップ記憶回路７２及び補正値生成回路７３については、第３実施形態（図１７から図１９）で詳細に説明する。
　ホストＩＣ７０は、液晶パネル５０側の制御回路として、画像生成回路７４及び画像記憶回路７５と、を有する。画像記憶回路７５は、検出期間Ｆ（図１０参照）ごとの、複数の画素Ｐｉｘのオン（光の透過状態）、オフ（光の非透過状態）の配置パターンの情報を記憶する回路である。画像生成回路７４は、画像記憶回路７５の配置パターンの情報に基づいて、画素制御信号を生成する回路である。そして、画像生成回路７４は、検出期間Ｆごとに、画素Ｐｉｘのオン、オフの配置パターンの情報を含む画素制御信号を、信号線駆動回路１６Ｂに出力する。
　ホストＩＣ７０は、さらに結合画像生成回路７６を有する。結合画像生成回路７６は、センサ値記憶回路７１からのセンサ値Ｓｏと、画像記憶回路７５の配置パターンの情報とに基づいて、複数の検出期間Ｆ（図１０参照）の画像を合成して１つの結合画像を生成する回路である。結合画像生成回路７６の詳細な動作例については、図１０、１１にて後述する。
　なお、図示は省略するが、ホストＩＣ７０は、検出制御回路１１と画素制御回路１２とを同期して制御する制御回路を有する。すなわち、ホストＩＣ７０からの制御信号に基づいて、液晶パネル５０側の複数の画素Ｐｉｘのオン、オフの配置パターンの切り替えと、光学センサ１０側の複数のフォトダイオード３０の検出とが同期して制御される。なお、光学センサ１０は２つのゲート線駆動回路１５Ａ、１５Ｂを有しているが、１つのゲート線駆動回路を有していてもよい。液晶パネル５０は２つのゲート線駆動回路１５Ｃ、１５Ｄを有しているが、１つのゲート線駆動回路を有していてもよい。
　次に、光学センサ１０の構成例について説明する。図４は、センサ画素を示す回路図である。図４に示すように、センサ画素３は、フォトダイオード３０と、容量素子Ｃａと、第１トランジスタＴｒＳと、を含む。第１トランジスタＴｒＳは、フォトダイオード３０に対応して設けられる。第１トランジスタＴｒＳは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）で構成されている。第１トランジスタＴｒＳのゲートはセンサゲート線ＧＬＳに接続される。第１トランジスタＴｒＳのソースはセンサ信号線ＳＬＳに接続される。第１トランジスタＴｒＳのドレインは、フォトダイオード３０のアノード及び容量素子Ｃａに接続される。
　フォトダイオード３０のカソードには、検出制御回路１１から電源電位ＳＶＳが供給される。また、容量素子Ｃａには、検出制御回路１１から、容量素子Ｃａの初期電位となる基準電位ＶＲ１が供給される。
　センサ画素３に光が照射されると、フォトダイオード３０には光量に応じた電流が流れ、これにより容量素子Ｃａに電荷が蓄積される。第１トランジスタＴｒＳがオンになると、容量素子Ｃａに蓄積された電荷に応じて、センサ信号線ＳＬＳに電流が流れる。センサ信号線ＳＬＳは、信号線駆動回路１６Ａを介して検出制御回路１１に接続される。これにより、検出装置１の光学センサ１０は、センサ画素３ごとに、フォトダイオード３０に照射される光の光量に応じた信号を検出できる。
　なお、第１トランジスタＴｒＳは、ｎ型ＴＦＴに限定されず、ｐ型ＴＦＴで構成されてもよい。また、図４に示すセンサ画素３の画素回路はあくまで一例であり、センサ画素３には、１つのフォトダイオード３０に対応して、複数のトランジスタが設けられていてもよい。
　次に、光学センサ１０の詳細な構成について説明する。図５は、第１実施形態に係るセンサ画素を模式的に示す平面図である。
　なお、以下の説明において、第１方向Ｄｘは、基板２１（図６参照）と平行な面内の一方向である。第２方向Ｄｙは、基板２１と平行な面内の一方向であり、第１方向Ｄｘと直交する方向である。なお、第２方向Ｄｙは、第１方向Ｄｘと直交しないで交差してもよい。第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向であり、基板２１の主面の法線方向である。また、「平面視」とは、基板２１と垂直な方向から見た場合の位置関係をいう。
　図５に示すように、センサ画素３は、センサゲート線ＧＬＳと、センサ信号線ＳＬＳとで囲まれた領域である。本実施形態では、センサゲート線ＧＬＳは、第１センサゲート線ＧＬＡと第２センサゲート線ＧＬＢとを含む。第１センサゲート線ＧＬＡは、第２センサゲート線ＧＬＢと重なって設けられる。第１センサゲート線ＧＬＡと第２センサゲート線ＧＬＢとは、絶縁層２２ｃ、２２ｄ（図６参照）を介して異なる層に設けられている。第１センサゲート線ＧＬＡと第２センサゲート線ＧＬＢとは、任意の箇所で電気的に接続され、同じ電位を有するゲート駆動信号が供給される。第１センサゲート線ＧＬＡ及び第２センサゲート線ＧＬＢの少なくとも一方が、ゲート線駆動回路１５Ａ、１５Ｂに接続される。なお、図５では、第１センサゲート線ＧＬＡと第２センサゲート線ＧＬＢとは異なる幅を有しているが、同じ幅であってもよい。
　フォトダイオード３０は、センサゲート線ＧＬＳと、センサ信号線ＳＬＳとで囲まれた領域に設けられる。上部電極３４及び下部電極３５は、フォトダイオード３０のそれぞれに対応して設けられる。フォトダイオード３０は、例えば、ＰＩＮフォトダイオードである。下部電極３５は、例えば、フォトダイオード３０のアノード電極である。上部電極３４は、例えば、フォトダイオード３０のカソード電極である。
　上部電極３４は、接続配線３６を介して電源信号線Ｌｖｓと接続される。電源信号線Ｌｖｓは、電源電位ＳＶＳをフォトダイオード３０に供給する配線である。本実施形態では、電源信号線Ｌｖｓは、センサ信号線ＳＬＳと重なって第２方向Ｄｙに延在する。第２方向Ｄｙに配列された複数のセンサ画素３は、共通の電源信号線Ｌｖｓに接続される。このような構成により、センサ画素３の開口を大きくすることができる。下部電極３５、フォトダイオード３０及び上部電極３４は、平面視で略四角形状である。ただし、これに限定されず、下部電極３５、フォトダイオード３０及び上部電極３４の形状は適宜変更できる。
　第１トランジスタＴｒＳは、センサゲートＧＬＳとセンサ信号線ＳＬＳとの交差部の近傍に設けられる。第１トランジスタＴｒＳは、半導体層６１、ソース電極６２、ドレイン電極６３、第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂを含む。
　半導体層６１は、酸化物半導体である。より好ましくは、半導体層６１は、酸化物半導体のうち透明アモルファス酸化物半導体（ＴＡＯＳ：Ｔｒａｎｓｐａｒｅｎｔ　Ａｍｏｒｐｈｏｕｓ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）である。第１トランジスタＴｒＳに酸化物半導体を用いることにより、第１トランジスタＴｒＳのリーク電流を抑制できる。すなわち、第１トランジスタＴｒＳは、非選択のセンサ画素３からのリーク電流を低減できる。このため、光学センサ１０は、Ｓ／Ｎ比を向上させることができる。ただし、半導体層６１は、これに限定されず、微結晶酸化物半導体、アモルファス酸化物半導体、ポリシリコン、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ　Ｓｉｌｉｃｏｎｅ）等であってもよい。
　半導体層６１は、第１方向Ｄｘに沿って設けられ、平面視で第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂと交差する。第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂは、それぞれ第１センサゲート線ＧＬＡ及び第２センサゲート線ＧＬＢから分岐して設けられる。言い換えると、第１センサゲート線ＧＬＡ及び第２センサゲート線ＧＬＢのうち、半導体層６１と重なる部分が第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂとして機能する。第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂは、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）又はこれらの合金が用いられる。また、半導体層６１の、第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂと重なる部分にチャネル領域が形成される。
　半導体層６１の一端は、コンタクトホールＨ１を介してソース電極６２と接続される。半導体層６１の他端は、コンタクトホールＨ２を介してドレイン電極６３と接続される。センサ信号線ＳＬＳのうち、半導体層６１と重なる部分がソース電極６２である。また、第３導電層６７のうち、半導体層６１と重なる部分がドレイン電極６３として機能する。第３導電層６７はコンタクトホールＨ３を介して下部電極３５と接続される。このような構成により、第１トランジスタＴｒＳは、フォトダイオード３０とセンサ信号線ＳＬＳとの間の接続と遮断とを切り換え可能になっている。
　次に光学センサ１０の層構成について説明する。図６は、図５のＶＩ－ＶＩ’断面図である。
　なお、光学センサ１０を含む検出装置１の説明において、基板２１の表面に垂直な方向（第３方向Ｄｚ）において、基板２１からフォトダイオード３０に向かう方向を「上側」又は「上」とする。フォトダイオード３０から基板２１に向かう方向を「下側」又は「下」とする。
　図６に示すように、基板２１は絶縁基板であり、例えば、石英、無アルカリガラス等のガラス基板が用いられる。基板２１の一方の面に、第１トランジスタＴｒＳ、各種配線（センサゲート線ＧＬＳ及びセンサ信号線ＳＬＳ）及び絶縁層が設けられてアレイ基板２が形成される。複数のフォトダイオード３０は、アレイ基板２の上、すなわち、基板２１の一方の面側に配列される。なお、基板２１は、ポリイミド等の樹脂で構成された樹脂基板又は樹脂フィルムであってもよい。
　絶縁層２２ａ、２２ｂは、基板２１の上に設けられる。絶縁層２２ａ、２２ｂ、２２ｃ、２２ｄ、２２ｅ、２２ｆ、２２ｇは、無機絶縁膜であり、例えば、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）等である。また、各無機絶縁層は、単層に限定されず積層膜であってもよい。
　第１ゲート電極６４Ａは、絶縁層２２ｂの上に設けられる。絶縁層２２ｃは、第１ゲート電極６４Ａを覆って絶縁層２２ｂの上に設けられる。半導体層６１、第１導電層６５及び第２導電層６６は、絶縁層２２ｃの上に設けられる。第１導電層６５は、半導体層６１のうちソース電極６２と接続される端部を覆って設けられる。第２導電層６６は、半導体層６１のうちドレイン電極６３と接続される端部を覆って設けられる。
　絶縁層２２ｄは、半導体層６１、第１導電層６５及び第２導電層６６を覆って絶縁層２２ｃの上に設けられる。第２ゲート電極６４Ｂは、絶縁層２２ｄの上に設けられる。半導体層６１は、基板２１に垂直な方向において、第１ゲート電極６４Ａと第２ゲート電極６４Ｂとの間に設けられる。つまり、第１トランジスタＴｒＳは、いわゆるデュアルゲート構造である。ただし、第１トランジスタＴｒＳは、第１ゲート電極６４Ａが設けられ、第２ゲート電極６４Ｂが設けられないボトムゲート構造でもよく、第１ゲート電極６４Ａが設けられず、第２ゲート電極６４Ｂのみが設けられるトップゲート構造でもよい。
　絶縁層２２ｅは、第２ゲート電極６４Ｂを覆って絶縁層２２ｄの上に設けられる。ソース電極６２（センサ信号線ＳＬＳ）及びドレイン電極６３（第３導電層６７）は、絶縁層２２ｅの上に設けられる。本実施形態では、ドレイン電極６３は、絶縁層２２ｄ、２２ｅを介して半導体層６１の上に設けられた第３導電層６７である。ソース電極６２は、コンタクトホールＨ１及び第１導電層６５を介して半導体層６１と電気的に接続される。ドレイン電極６３は、コンタクトホールＨ２及び第２導電層６６を介して半導体層６１と電気的に接続される。
　第３導電層６７は、平面視で、フォトダイオード３０と重なる領域に設けられる。第３導電層６７は、半導体層６１、第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂの上側にも設けられる。つまり、第３導電層６７は、基板２１に垂直な方向において、第２ゲート電極６４Ｂと下部電極３５との間に設けられる。これにより、第３導電層６７は、第１トランジスタＴｒＳを保護する保護層としての機能を有する。
　第２導電層６６は、半導体層６１と重ならない領域において、第３導電層６７と対向して延在する。また、半導体層６１と重ならない領域において、絶縁層２２ｄの上に第４導電層６８が設けられる。第４導電層６８は、第２導電層６６と第３導電層６７との間に設けられる。これにより、第２導電層６６と第４導電層６８との間に容量が形成され、第３導電層６７と第４導電層６８との間に容量が形成される。第２導電層６６、第３導電層６７及び第４導電層６８により形成される容量は、図４に示す容量素子Ｃａの容量である。
　第１有機絶縁層２３ａは、ソース電極６２（センサ信号線ＳＬＳ）及びドレイン電極６３（第３導電層６７）を覆って、絶縁層２２ｅの上に設けられる。第１有機絶縁層２３ａは、第１トランジスタＴｒＳや、各種導電層で形成される凹凸を平坦化する平坦化層である。
　次に、フォトダイオード３０の断面構成について説明する。フォトダイオード３０は、アレイ基板２の第１有機絶縁層２３ａの上に、下部電極３５、フォトダイオード３０、上部電極３４の順に積層される。
　下部電極３５は、第１有機絶縁層２３ａの上に設けられ、コンタクトホールＨ３を介して第３導電層６７と電気的に接続される。下部電極３５は、フォトダイオード３０のアノードであり、検出信号Ｖｄｅｔを読み出すための電極である。下部電極３５は、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）等の金属材料が用いられる。又は、下部電極３５は、これらの金属材料が複数積層された積層膜であってもよい。下部電極３５は、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）やＩＺＯ（Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）等の透光性を有する導電材料であってもよい。
　フォトダイオード３０は、半導体層としてｉ型半導体層３１、ｎ型半導体層３２及びｐ型半導体層３３を含む。ｉ型半導体層３１、ｎ型半導体層３２及びｐ型半導体層３３は、例えばアモルファスシリコン（ａ－Ｓｉ）で形成される。図６では、基板２１の表面に垂直な方向において、ｐ型半導体層３３、ｉ型半導体層３１及びｎ型半導体層３２の順に積層されている。ただし、反対の構成、つまり、ｎ型半導体層３２、ｉ型半導体層３１及びｐ型半導体層３３の順に積層されていてもよい。また各半導体層は、有機半導体からなる光電変換素子であってもよい。
　ｎ型半導体層３２は、ａ－Ｓｉに不純物がドープされてｎ＋領域を形成する。ｐ型半導体層３３は、ａ－Ｓｉに不純物がドープされてｐ＋領域を形成する。ｉ型半導体層３１は、例えば、ノンドープの真性半導体であり、ｎ型半導体層３２及びｐ型半導体層３３よりも低い導電性を有する。
　上部電極３４は、フォトダイオード３０のカソードであり、電源電位ＳＶＳを光電変換層に供給するための電極である。上部電極３４は、例えばＩＴＯ等の透光性導電層であり、フォトダイオード３０ごとに複数設けられる。
　第１有機絶縁層２３ａの上に絶縁層２２ｆ及び絶縁層２２ｇが設けられている。絶縁層２２ｆは、上部電極３４の周縁部を覆い、上部電極３４と重なる位置に開口が設けられている。接続配線３６は、上部電極３４のうち、絶縁層２２ｆが設けられていない部分で上部電極３４と接続される。絶縁層２２ｇは、上部電極３４及び接続配線３６を覆って絶縁層２２ｆの上に設けられる。絶縁層２２ｇの上に平坦化層である第２有機絶縁層２３ｂが設けられる。また、有機半導体のフォトダイオード３０の場合には、さらにその上に絶縁層２２ｈが設けられる場合がある。
　次に、液晶パネル５０の構成例について説明する。図７は、第１実施形態に係る液晶パネルの画素を表す回路図である。図７に示すように、画素Ｐｉｘは、第２トランジスタＴｒ及び液晶層ＬＣの容量ＣＳを備えている。第２トランジスタＴｒは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ型のＴＦＴで構成されている。
　第２トランジスタＴｒのソース電極及びドレイン電極のうち一方は信号線ＳＬに接続され、ゲート電極は走査線ＧＬに接続され、ソース電極及びドレイン電極のうち他方は、後述する液晶層ＬＣの容量ＣＳの一端に接続されている。液晶層ＬＣの容量ＣＳは、一端が第２トランジスタＴｒに画素電極５５（図８参照）を介して接続され、他端が共通電極５３（図８）を介してコモン電位配線ＣＯＭＬに接続されている。
　図８は、第１実施形態に係る液晶パネルの構成例を模式的に示す断面図である。図８に示すように、液晶パネル５０は、例えば、アレイ基板ＳＵＢ１と、対向基板ＳＵＢ２と、液晶層ＬＣと、を備える。対向基板ＳＵＢ２は、アレイ基板ＳＵＢ１と対向して配置される。液晶層ＬＣはアレイ基板ＳＵＢ１と対向基板ＳＵＢ２との間に封止される。
　アレイ基板ＳＵＢ１は、第１絶縁基板５１と、回路形成層５２と、共通電極５３と、絶縁膜５４と、画素電極５５と、下配向膜５６と、を有する。第３方向Ｄｚで、第１絶縁基板５１の上に、回路形成層５２、共通電極５３、絶縁膜５４、画素電極５５、下配向膜５６の順に積層される。
　第１絶縁基板５１は、透光性を有するガラス基板あるいはフィルム基板である。回路形成層５２は、図７に示す画素Ｐｉｘの第２トランジスタＴｒや、各種配線を含む画素回路が形成される層である。共通電極５３は、所定の定電位が与えられる電極である。絶縁膜５４は、共通電極５３と画素電極５５とを絶縁する。画素電極５５は、画素Ｐｉｘごとに設けられ、それぞれの電位が個別に制御される。下配向膜５６は画素電極５５及び絶縁膜５４を覆って設けられる。
　対向基板ＳＵＢ２は、第２絶縁基板５９と、上配向膜５８と、を有する。上配向膜５８は、第２絶縁基板５９の第１絶縁基板５１と対向する面に設けられる。上配向膜５８は、対向基板ＳＵＢ２の液晶層ＬＣ側の表面となる。本実施形態では、アレイ基板ＳＵＢ１及び対向基板ＳＵＢ２にカラーフィルタＣＦ（図１４参照）は設けられない。すなわち、液晶パネル５０は、モノクロの光をフォトダイオード３０に向けて出射する。
　なお、図８では図示を省略しているが、第１絶縁基板５１の外面及び第２絶縁基板５９の外面にそれぞれ、偏光板を含む光学素子が設けられる。１対の偏光板のそれぞれの偏光軸は、平面視においてクロスニコルの位置関係にある。また、対向基板ＳＵＢ２は、必要に応じてカラーフィルタや遮光膜が設けられていてもよい。
　液晶層ＬＣは、通過する光を電界の状態に応じて変調するものであり、例えば、ＦＦＳ（Ｆｒｉｎｇｅ　Ｆｉｅｌｄ　Ｓｗｉｔｃｈｉｎｇ：フリンジフィールドスイッチング）を含むＩＰＳ（Ｉｎ－Ｐｌａｎｅ　Ｓｗｉｔｃｈｉｎｇ：インプレーンスイッチング）等の横電界モードの液晶が用いられる。本実施形態では、アレイ基板に設けられた画素電極５５と共通電極５３との間に発生する横電界により、液晶層ＬＣが駆動され、液晶層ＬＣが有する液晶分子５７の配向が制御される。
　ただしこの態様に限られず、液晶パネル５０は、縦電界型であってもよい。この場合、画素電極はアレイ基板ＳＵＢ１に設けられ、共通電極は対向基板ＳＵＢ２に設けられる。縦電界型の液晶パネルは、いわゆる縦電界が液晶層に印加される、ＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ：ツイステッドネマティック）、ＶＡ（Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ：垂直配向）及びＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ　Ｃｏｎｔｒｏｌｌｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ：電界制御複屈折）等がある。
　次に、液晶パネル５０と光学センサ１０との配置関係及び検出動作例について説明する。図９は、第１実施形態に係る検出装置の、液晶パネルの複数の画素と、光学センサの複数のセンサ画素との配置関係を模式的に示す平面図である。
　図９に示すように、１つのフォトダイオード３０は、複数の画素Ｐｉｘに重なる位置に配置される。図９では、１つのフォトダイオード３０は、４つの画素Ｐｉｘに重なって配置される。すなわち、平面視で、フォトダイオード３０のサイズは複数の画素Ｐｉｘのそれぞれのサイズよりも大きい。なお、本実施形態では、フォトダイオード３０のサイズはセンサゲート線ＧＬＳと、センサ信号線ＳＬＳ（図５参照）とで囲まれた領域の面積とする。同様の、画素Ｐｉｘのサイズは、走査線ＧＬと信号線ＳＬ（図７参照）とで囲まれた領域の面積とする。
　また、複数の画素Ｐｉｘの第１方向Ｄｘでの配置ピッチＰＬ１は、複数のフォトダイオード３０の第１方向Ｄｘでの配置ピッチＰＳ１よりも小さい。複数の画素Ｐｉｘの第２方向Ｄｙでの配置ピッチＰＬ２は、複数のフォトダイオード３０の第２方向Ｄｙでの配置ピッチＰＳ２よりも小さい。より好ましくは、第１方向Ｄｘでの複数のフォトダイオード３０の配置ピッチＰＳ１は、第１方向Ｄｘでの画素Ｐｉｘの配置ピッチＰＬ１の整数倍である。第２方向Ｄｙでの複数のフォトダイオード３０の配置ピッチＰＳ２は、第２方向Ｄｙでの画素Ｐｉｘの配置ピッチＰＬ２の整数倍である。図９に示す例では、複数のフォトダイオード３０の配置ピッチＰＳ１、ＰＳ２は、複数の画素Ｐｉｘの配置ピッチＰＬ１、ＰＬ２の２倍である。
　なお、フォトダイオード３０の第１方向Ｄｘでの配置ピッチＰＳ１は、センサ信号線ＳＬＳの第１方向Ｄｘでの配置ピッチで規定される。また、フォトダイオード３０の第２方向Ｄｙでの配置ピッチＰＳ２は、センサゲート線ＧＬＳの第２方向Ｄｙでの配置ピッチで規定される。同様に、画素Ｐｉｘの第１方向Ｄｘでの配置ピッチＰＬ１は、信号線ＳＬの第１方向Ｄｘでの配置ピッチで規定される。画素Ｐｉｘの第２方向Ｄｙでの配置ピッチＰＬ２は、走査線ＧＬの第２方向Ｄｙでの配置ピッチで規定される。
　図９では、２行２列のセンサ画素３（フォトダイオード３０）を示す。また、１つのフォトダイオード３０に２行２列の画素Ｐｉｘが重なって配置される。以下の説明では、１つのフォトダイオード３０に重なる画素Ｐｉｘを、第１画素Ｐｉｘ－１、第２画素Ｐｉｘ－２、第３画素Ｐｉｘ－３、第４画素Ｐｉｘ－４と表す。第１画素Ｐｉｘ－１と第２画素Ｐｉｘ－２とは、第１方向Ｄｘに隣り合って配置される。第３画素Ｐｉｘ－３と第４画素Ｐｉｘ－４とは、第１方向Ｄｘに隣り合って配置される。第１方向Ｄｘに並ぶ第１画素Ｐｉｘ－１及び第２画素Ｐｉｘ－２は、第２方向Ｄｙでそれぞれ第３画素Ｐｉｘ－３及び第４画素Ｐｉｘ－４と隣り合う。ただし、第１画素Ｐｉｘ－１、第２画素Ｐｉｘ－２、第３画素Ｐｉｘ－３、第４画素Ｐｉｘ－４を区別して説明する必要がない場合には、単に画素Ｐｉｘと表す。
　図１０は、第１実施形態に係る検出装置の検出動作例を説明するための説明図である。図１１は、第１実施形態に係る検出装置の、結合画像の生成方法を説明するための説明図である。図１０では、透過状態の画素Ｐｉｘをハッチングなし（白）で示し、非透過状態の画素Ｐｉｘにハッチングを付けて示す。図１０では、被検出体１００が、複数のフォトダイオード３０のうち左上に位置する１つのフォトダイオード３０に重なって配置される場合について説明する。図１１では、検出期間Ｆ１、Ｆ２、Ｆ３、Ｆ４ごとにフォトダイオード３０から出力される検出信号（センサ値Ｓｏ）を、各検出期間Ｆで透過状態の画素Ｐｉｘに対応づけて示している。
　なお、以下の説明で、検出期間Ｆ１、Ｆ２、Ｆ３、Ｆ４を区別して説明する必要がない場合には、単に検出期間Ｆと表す。また、第１センサ値Ｓｏ１、第２センサ値Ｓｏ２、第３センサ値Ｓｏ３、第４センサ値Ｓｏ４を区別して説明する必要がない場合には、単にセンサ値Ｓｏと表す。
　図１０に示すように、液晶パネル５０は、フォトダイオード３０に重なる複数の画素Ｐｉｘのうち、少なくとも１つの画素Ｐｉｘを透過状態とし、他の画素Ｐｉｘを非透過状態とする。各センサ画素３のフォトダイオード３０は、光源８０から照射される光のうち、透過状態の画素Ｐｉｘを透過した光に基づいて、被検出体１００を検出する。言い換えると、フォトダイオード３０のうち、非透過状態の画素Ｐｉｘと重なる部分では光源８０から照射される光が遮られ、被検出体１００が検出されない。
　そして、液晶パネル５０は、フォトダイオード３０に重なる複数の画素Ｐｉｘのうち、透過状態の画素Ｐｉｘを、所定の検出期間Ｆ１、Ｆ２、Ｆ３、Ｆ４ごとに順次走査する。つまり、液晶パネル５０は、フォトダイオード３０に重なる複数の画素Ｐｉｘのうち、透過状態の画素Ｐｉｘと、非透過状態の画素Ｐｉｘとの配置パターンを検出期間Ｆ１、Ｆ２、Ｆ３、Ｆ４ごとに切り替える。フォトダイオード３０は、透過状態の画素Ｐｉｘを透過した光に対応した検出信号Ｖｄｅｔ（センサ値Ｓｏ）を、検出期間Ｆ１、Ｆ２、Ｆ３、Ｆ４ごとに順次出力する。
　具体的には、検出期間Ｆ１では、液晶パネル５０は、フォトダイオード３０に重なる複数の画素Ｐｉｘのうち第１画素Ｐｉｘ－１を透過状態とし、第２画素Ｐｉｘ－２、第３画素Ｐｉｘ－３、第４画素Ｐｉｘ－４を非透過状態とする。フォトダイオード３０は、検出期間Ｆ１では、透過状態の第１画素Ｐｉｘ－１を透過した光に対応した検出信号（第１センサ値Ｓｏ１）を出力する。図１０の検出期間Ｆ１で、左上に位置する１つのフォトダイオード３０では、光源８０からの光は、被検出体１００のうち、透過状態の第１画素Ｐｉｘ－１と重なる部分を透過する。検出期間Ｆ１で、フォトダイオード３０は、被検出体１００のうち第１画素Ｐｉｘ－１と重なる部分を検出する。
　次の検出期間Ｆ２では、液晶パネル５０は、フォトダイオード３０に重なる複数の画素Ｐｉｘのうち第２画素Ｐｉｘ－２を透過状態とし、第１画素Ｐｉｘ－１、第３画素Ｐｉｘ－３、第４画素Ｐｉｘ－４を非透過状態とする。フォトダイオード３０は、検出期間Ｆ２では、透過状態の第２画素Ｐｉｘ－２を透過した光に対応した検出信号（第２センサ値Ｓｏ２）を出力する。図１０の検出期間Ｆ２で、左上に位置する１つのフォトダイオード３０では、光源８０からの光は、被検出体１００のうち、透過状態の第２画素Ｐｉｘ－２と重なる部分を透過する。検出期間Ｆ２で、フォトダイオード３０は、被検出体１００のうち第２画素Ｐｉｘ－２と重なる部分を検出する。
　次の検出期間Ｆ３では、液晶パネル５０は、フォトダイオード３０に重なる複数の画素Ｐｉｘのうち第３画素Ｐｉｘ－３を透過状態とし、第１画素Ｐｉｘ－１、第２画素Ｐｉｘ－２、第４画素Ｐｉｘ－４を非透過状態とする。フォトダイオード３０は、検出期間Ｆ３では、透過状態の第３画素Ｐｉｘ－３を透過した光に対応した検出信号（第３センサ値Ｓｏ３）を出力する。図１０の検出期間Ｆ３で、左上に位置する１つのフォトダイオード３０では、光源８０からの光は、被検出体１００のうち、透過状態の第３画素Ｐｉｘ－３と重なる部分を透過する。検出期間Ｆ３で、フォトダイオード３０は、被検出体１００のうち第３画素Ｐｉｘ－３と重なる部分を検出する。
　次の検出期間Ｆ４では、液晶パネル５０は、フォトダイオード３０に重なる複数の画素Ｐｉｘのうち第４画素Ｐｉｘ－４を透過状態とし、第１画素Ｐｉｘ－１、第２画素Ｐｉｘ－２、第３画素Ｐｉｘ－３を非透過状態とする。フォトダイオード３０は、検出期間Ｆ４では、透過状態の第４画素Ｐｉｘ－４を透過した光に対応した検出信号（第４センサ値Ｓｏ４）を出力する。図１０の検出期間Ｆ４で、左上に位置する１つのフォトダイオード３０では、光源８０からの光は、被検出体１００のうち、透過状態の第４画素Ｐｉｘ－４と重なる部分を透過する。検出期間Ｆ４で、フォトダイオード３０は、被検出体１００のうち第４画素Ｐｉｘ－４と重なる部分を検出する。
　本実施形態に係る検出装置１では、例えば、図１０に示すように被検出体１００が微小対象物であり、サイズがフォトダイオード３０の配置ピッチＰＳ１、ＰＳ２よりも小さい場合であっても、透過状態の画素Ｐｉｘを走査することで、１つのフォトダイオード３０で、被検出体１００の透過状態の画素Ｐｉｘと重なる部分ごとの情報を検出することができる。図１０に示す例では、１つのフォトダイオード３０から４つの検出信号（センサ値Ｓｏ）が出力されることとなる。
　ホストＩＣ７０のセンサ値記憶回路７１（図２参照）は、検出期間Ｆ１、Ｆ２、Ｆ３、Ｆ４ごとにフォトダイオード３０から出力された第１センサ値Ｓｏ１、第２センサ値Ｓｏ２、第３センサ値Ｓｏ３及び第４センサ値Ｓｏ４を記憶する。結合画像生成回路７６（図２参照）は、センサ値記憶回路７１から検出期間Ｆ１、Ｆ２、Ｆ３、Ｆ４ごとの各センサ値Ｓｏの情報を取得する。また、結合画像生成回路７６は、画像記憶回路７５から、検出期間Ｆ１、Ｆ２、Ｆ３、Ｆ４ごとの、透過状態の複数の画素Ｐｉｘと非透過状態の画素Ｐｉｘとの配置パターンの情報を取得する。
　結合画像生成回路７６は、図１１に示すように、検出期間Ｆ１、Ｆ２、Ｆ３、Ｆ４ごとの複数の検出信号（第１センサ値Ｓｏ１、第２センサ値Ｓｏ２、第３センサ値Ｓｏ３及び第４センサ値Ｓｏ４）と、検出期間Ｆ１、Ｆ２、Ｆ３、Ｆ４ごとの透過状態の画素Ｐｉｘの情報（位置情報）と、に基づいて、複数のセンサ値Ｓｏを統合する。これにより、結合画像生成回路７６は、複数の検出期間Ｆ１、Ｆ２、Ｆ３、Ｆ４の画像を合成して１つの結合画像を生成する。
　以上のように、検出装置１は、検出期間Ｆごとに透過状態の画素Ｐｉｘを走査し、検出期間Ｆごとの複数のセンサ値Ｓｏを統合して結合画像を生成することで、光学センサ１０の実質的な解像度を、複数のフォトダイオード３０の配置ピッチＰＳ１、ＰＳ２以上に向上させることができる。生成された結合画像の実質的な解像度は、液晶パネル５０の画素Ｐｉｘの配置ピッチＰＬ１、ＰＬ２と同程度に向上させることができる。
　図１０に示すように、例えば１行目の画素行で、液晶パネル５０は、透過状態の画素Ｐｉｘと、非透過状態の画素Ｐｉｘとを第１方向Ｄｘで交互に配置する。第１方向Ｄｘでの透過状態の画素Ｐｉｘの配置ピッチＰＬｏｎ１は、第１方向Ｄｘでの複数のフォトダイオード３０の配置ピッチＰＳ１以上である。同様に、最も左側の画素列で、液晶パネル５０は、透過状態の画素Ｐｉｘと、非透過状態の画素Ｐｉｘとを第２方向Ｄｙで交互に配置する。第２方向Ｄｙでの透過状態の画素Ｐｉｘの配置ピッチＰＬｏｎ２は、第２方向Ｄｙでの複数のフォトダイオード３０の配置ピッチＰＳ２以上である。
　このような透過状態の画素Ｐｉｘと、非透過状態の画素Ｐｉｘとの配置パターンとすることで、１つのフォトダイオード３０と重なる領域に、２つ以上の透過状態の画素Ｐｉｘが離れて配置されることが抑制される。これにより、検出装置１は、良好に光学センサ１０の実質的な解像度を向上させることができる。
　また、上述したように、光源８０（図１参照）は平行光を液晶パネル５０に向けて照射する。これにより、透過状態の画素Ｐｉｘを透過する光が、被検出体１００のうち、透過状態の画素Ｐｉｘに重なる部分を透過して、透過状態の画素Ｐｉｘと重なるフォトダイオード３０に入射する。つまり、透過状態の画素Ｐｉｘに斜め方向の光が入射した場合に比べて、透過状態の画素Ｐｉｘを透過した光が、被検出体１００のうち、透過状態の画素Ｐｉｘに重ならない部分を透過することを抑制でき、あるいは、透過状態の画素Ｐｉｘと重なるフォトダイオード３０と隣接する他のフォトダイオード３０に入射することを抑制できる。したがって、検出装置１は、画像のぼけを抑制することができる。
　なお、図１０では、１つの検出期間Ｆで、透過状態の画素Ｐｉｘと非透過状態の画素Ｐｉｘとの配置パターンが、複数のフォトダイオード３０のそれぞれで同じパターンとなっている。ただし、これに限定されず、複数のフォトダイオード３０で、異なる配置パターンであってもよい。また、１つのフォトダイオード３０で、検出期間Ｆごとの透過状態の画素Ｐｉｘは、どのような順番で走査されてもよい。
　図１２は、実施例及び比較例に係る検出装置において、検出された画像のシミュレーション結果を示す図である。図１２に示すように、実施例に係る検出装置１及び比較例に係る検出装置２００では、同じ円環状の被検出体１００ａを検出した画像のシミュレーション結果を示す。
　比較例に係る検出装置２００は、液晶パネル５０を備えていない構成である。図９に示すように、比較例に係る検出装置２００では、被検出体１００ａに対して画像の解像度が小さいため、被検出体１００ａの形状の判別が困難である。比較例に係る検出装置２００では、検出された画像の解像度は、複数のフォトダイオード３０の配置ピッチＰＳ１、ＰＳ２で規定される。
　また、比較例の検出装置２００では、例えば、図９に示すように被検出体１００が微小対象物であり、サイズがフォトダイオード３０の配置ピッチＰＳ１、ＰＳ２よりも小さい場合には、１つのフォトダイオード３０から１つの検出信号（センサ値Ｓｏ）が出力されることとなる。つまり、比較例の検出装置２００では、微小対象物の被検出体１００の有無のみが検出可能となり、外形形状の検出は困難となる場合がある。
　これに対し、実施例に係る検出装置１は、複数のフォトダイオード３０と液晶パネル５０とが組み合わされた構成である。複数の画素Ｐｉｘの配置ピッチＰＬ１、ＰＬ２は、複数のフォトダイオード３０の配置ピッチＰＳ１、ＰＳ２の１／４程度である。図１２に示すように、実施例に係る検出装置１では、比較例の検出装置２００に比べて解像度が向上し、被検出体１００ａに近い円環状の画像が検出されている。実施例に係る検出装置１では、生成された結合画像の実質的な解像度は、複数の画素Ｐｉｘの配置ピッチＰＬ１、ＰＬ２と同程度に向上できることが示された。
　なお、図９から図１１に示す複数のフォトダイオード３０及び複数の画素Ｐｉｘは、理解を容易にするために模式的に示したものであり、複数のフォトダイオード３０及び複数の画素Ｐｉｘの形状や、数、配置関係は適宜変更することができる。例えば、１つのフォトダイオード３０に重なる画素Ｐｉｘの数は、２つ又は３つでもよく、あるいは５つ以上であってもよい。光学センサ１０が複数のフォトダイオード３０を有する構成について説明したが、これに限定されない。光学センサ１０は少なくとも１つのフォトダイオード３０を有していればよく、検出装置１は、１つのフォトダイオード３０に重なって、液晶パネル５０の複数の画素Ｐｉｘが設けられていてもよい。
（第２実施形態）
　図１３は、第２実施形態に係る検出装置の、液晶パネルの複数の画素と、光学センサの複数のセンサ画素との配置関係を模式的に示す平面図である。図１４は、第２実施形態に係る液晶パネルの構成例を模式的に示す断面図である。なお、以下の説明では、上述した実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
　図１３に示すように、第２実施形態に係る検出装置１Ａにおいて、複数の画素Ｐｉｘは、それぞれ、第１副画素ＳＰｉｘＲ、第２副画素ＳＰｉｘＧ及び第３副画素ＳＰｉｘＢを有する。図１３では、１つのフォトダイオード３０は、４つの画素Ｐｉｘ、すなわち１２個の副画素ＳＰｉｘに重なって配置される。
　第１副画素ＳＰｉｘＲ、第２副画素ＳＰｉｘＧ及び第３副画素ＳＰｉｘＢは、この順で第１方向Ｄｘに並んで配置される。第１副画素ＳＰｉｘＲは、第１色カラーフィルタＣＦＲ（図１４参照）を有し、赤色（Ｒ）の光を出射する。第２副画素ＳＰｉｘＧは、第２色カラーフィルタＣＦＧ（図１４参照）を有し、緑色（Ｇ）の光を出射する。第３副画素ＳＰｉｘＢは、第３色カラーフィルタＣＦＢ（図１４参照）を有し、青色（Ｂ）の光を出射する。
　図１４に示すように、第２実施形態に係る液晶パネル５０Ａの対向基板ＳＵＢ２は、カラーフィルタＣＦを有する。カラーフィルタＣＦは、第２絶縁基板５９の第１絶縁基板５１と対向する面に設けられる。上配向膜５８は、カラーフィルタＣＦを覆って設けられる。カラーフィルタＣＦは、第１色カラーフィルタＣＦＲ、第２色カラーフィルタＣＦＧ及び第３色カラーフィルタＣＦＢを有し、それぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に着色された色領域が周期的に配列されている。
　なお、カラーフィルタＣＦは、４色以上の色領域を含んでいてもよい。この場合、画素Ｐｉｘは、４つ以上の副画素ＳＰｉｘを含んでいてもよい。
　図１５は、第２実施形態に係る検出装置の検出動作例を説明するための説明図である。なお、図１５では、第１画素Ｐｉｘ－１及び第２画素Ｐｉｘ－２について、透過状態の副画素ＳＰｉｘを走査する例について示し、第３画素Ｐｉｘ－３、第４画素Ｐｉｘ－４についての図示は省略する。
　図１５に示すように、液晶パネル５０Ａは、１つのフォトダイオード３０と重なる複数の画素Ｐｉｘのうち、１つの副画素ＳＰｉｘを透過状態とし、他の副画素ＳＰｉｘを非透過状態とする。
　具体的には、検出期間ＳＦ１（第１期間）では、液晶パネル５０Ａは、フォトダイオード３０に重なる複数の画素Ｐｉｘのうち第１画素Ｐｉｘ－１の第１副画素ＳＰｉｘＲを透過状態とし、第１画素Ｐｉｘ－１の第２副画素ＳＰｉｘＧ、第３副画素ＳＰｉｘＢ、及び、第２画素Ｐｉｘ－２、第３画素Ｐｉｘ－３、第４画素Ｐｉｘ－４を非透過状態とする。フォトダイオード３０は、検出期間ＳＦ１では、透過状態の第１画素Ｐｉｘ－１の第１副画素ＳＰｉｘＲを透過した光に対応した検出信号（第１センサ値Ｓｏ１）を出力する。
　検出期間ＳＦ２（第２期間）では、液晶パネル５０Ａは、フォトダイオード３０に重なる複数の画素Ｐｉｘのうち第１画素Ｐｉｘ－１の第２副画素ＳＰｉｘＧを透過状態とし、第１画素Ｐｉｘ－１の第１副画素ＳＰｉｘＲ、第３副画素ＳＰｉｘＢ、及び、第２画素Ｐｉｘ－２、第３画素Ｐｉｘ－３、第４画素Ｐｉｘ－４を非透過状態とする。フォトダイオード３０は、検出期間ＳＦ２では、透過状態の第１画素Ｐｉｘ－１の第２副画素ＳＰｉｘＧを透過した光に対応した検出信号（第２センサ値Ｓｏ２）を出力する。
　検出期間ＳＦ３（第３期間）では、液晶パネル５０Ａは、フォトダイオード３０に重なる複数の画素Ｐｉｘのうち第１画素Ｐｉｘ－１の第３副画素ＳＰｉｘＢを透過状態とし、第１画素Ｐｉｘ－１の第１副画素ＳＰｉｘＲ、第２副画素ＳＰｉｘＧ、及び、第２画素Ｐｉｘ－２、第３画素Ｐｉｘ－３、第４画素Ｐｉｘ－４を非透過状態とする。フォトダイオード３０は、検出期間ＳＦ３では、透過状態の第１画素Ｐｉｘ－１の第３副画素ＳＰｉｘＢを透過した光に対応した検出信号（第３センサ値Ｓｏ３）を出力する。
　以下、検出期間ＳＦ１、ＳＦ２、ＳＦ３を、第２画素Ｐｉｘ－２、第３画素Ｐｉｘ－３、第４画素Ｐｉｘ－４のそれぞれの副画素ＳＰｉｘについて繰り返し実行する。つまり、第２画素Ｐｉｘ－２で、第１副画素ＳＰｉｘＲ、第２副画素ＳＰｉｘＧ及び第３副画素ＳＰｉｘＢを順次、時分割的に透過状態とする。次に、第３画素Ｐｉｘ－３で、第１副画素ＳＰｉｘＲ、第２副画素ＳＰｉｘＧ及び第３副画素ＳＰｉｘＢを順次、時分割的に透過状態とする。次に、第４画素Ｐｉｘ－４で、第１副画素ＳＰｉｘＲ、第２副画素ＳＰｉｘＧ及び第３副画素ＳＰｉｘＢを順次、時分割的に透過状態とする。
　結合画像生成回路７６（図２参照）は、センサ値記憶回路７１から検出期間ＳＦ１、ＳＦ２、ＳＦ３ごとのセンサ値Ｓｏの情報を取得する。図１５に示す例では、結合画像生成回路７６は、１つのフォトダイオード３０につき１２個のセンサ値Ｓｏの情報を取得する。また、結合画像生成回路７６は、画像記憶回路７５から、検出期間ＳＦ１、ＳＦ２、ＳＦ３ごとの、透過状態の複数の副画素ＳＰｉｘと非透過状態の副画素ＳＰｉｘとの配置パターンの情報を合計１２個取得する。
　結合画像生成回路７６は、複数の検出期間ＳＦ１の第１センサ値Ｓｏ１に基づいて赤色の画像の情報を取得する。結合画像生成回路７６は、複数の検出期間ＳＦ２の第２センサ値Ｓｏ２に基づいて緑色の画像の情報を取得する。結合画像生成回路７６は、複数の検出期間ＳＦ３の第３センサ値Ｓｏ３に基づいて青色の画像の情報を取得する。結合画像生成回路７６は、複数の検出期間ＳＦ１、ＳＦ２、ＳＦ３の画像を合成して１つの結合画像としてカラー画像を生成する。
　以上のように、第２実施形態に係る検出装置１Ａでは、検出期間ＳＦ１、ＳＦ２、ＳＦ３ごとに、透過状態の副画素ＳＰｉｘと非透過状態の副画素ＳＰｉｘとの配置パターンを切り替える。これにより、検出装置１Ａは、複数のフォトダイオード３０の配置ピッチＰＳ１、ＰＳ２以上の解像度で、カラー画像を生成することができる。
（第２実施形態の変形例）
　図１６は、第２実施形態の変形例に係る検出装置の検出動作例を説明するための説明図である。第２実施形態の変形例に係る検出装置１Ｂにおいて、液晶パネル５０Ａは、上述した第２実施形態（図１３、図１４参照）と同様であり、カラーフィルタＣＦ及び複数の副画素ＳＰｉｘを有する。
　図１６に示すように、液晶パネル５０Ａは、検出期間Ｆ１で、第１画素Ｐｉｘ－１の第１副画素ＳＰｉｘＲ、第２副画素ＳＰｉｘＧ及び第３副画素ＳＰｉｘＢを同時に透過状態とする。また、液晶パネル５０Ａは、検出期間Ｆ１で、第２画素Ｐｉｘ－２及び第３画素Ｐｉｘ－３を非透過状態とする。すなわち、第１画素Ｐｉｘ－１を透過する光は白色光となり、液晶パネル５０Ａは、モノクロの光をフォトダイオード３０に向けて出射する。
　第２実施形態の変形例に係る検出装置１Ｂでは、液晶パネル５０ＡがカラーフィルタＣＦ及び複数の副画素ＳＰｉｘを有する構成であっても、モノクロの画像を生成することができる。この場合、第２実施形態に比べて、検出に要する期間が短縮され、かつ、ホストＩＣ７０での各種情報の処理に要する負荷が低減される。また、第２実施形態及び変形例に示す検出装置１Ａ、１Ｂは、液晶パネル５０ＡがカラーフィルタＣＦ及び複数の副画素ＳＰｉｘを有する共通の構成であり、画素Ｐｉｘの駆動を異ならせることで、モノクロ画像の検出と、カラー画像の検出とを切り替えることができる。
（第３実施形態）
　図１７は、第３実施形態に係る検出装置の、液晶パネルの複数の画素と、光学センサの複数のセンサ画素との配置関係を模式的に示す平面図である。上述した第１実施形態、第２実施形態及び変形例では、フォトダイオード３０の配置ピッチＰＳ１、ＰＳ２が、画素Ｐｉｘの配置ピッチＰＬ１、ＰＬ２の整数倍である構成について説明したが、これに限定されない。
　図１７に示すように、第３実施形態に係る検出装置１Ｃでは、フォトダイオード３０の配置ピッチＰＳ１、ＰＳ２は、画素Ｐｉｘの配置ピッチＰＬ１、ＰＬ２の非整数倍である。具体的には、３行３列に配列されたフォトダイオード３０に重なって、１０行１０列の画素Ｐｉｘが並んで配列される。つまり、フォトダイオード３０の配置ピッチＰＳ１、ＰＳ２は、画素Ｐｉｘの配置ピッチＰＬ１、ＰＬ２の３．３３倍程度である。
　本実施形態では、複数の画素Ｐｉｘのうち少なくとも１つの画素Ｐｉｘは、隣り合う２つのフォトダイオード３０の境界ＢＤに跨がって配置される。本実施形態においても、上述した第１実施形態と同様に、検出期間Ｆごとに、透過状態の画素Ｐｉｘと、非透過状態の画素Ｐｉｘとの配置パターンが切り替えられる。
　フォトダイオード３０の境界ＢＤと重ならない画素Ｐｉｘについては、上述した第１実施形態と同様に、フォトダイオード３０は画素Ｐｉｘごとのセンサ値Ｓｏを出力する。これに対し、フォトダイオード３０の境界ＢＤに重なる画素Ｐｉｘが透過状態（図１７において符号Ｐｉｘ－ｏｎで示す）となる場合、透過状態の画素Ｐｉｘを透過した光は、２つのフォトダイオード３０に分かれて照射される。このため、境界ＢＤの近傍では、２つのフォトダイオード３０にそれぞれ照射される光量が低下し、検出感度が低下する可能性がある。
　図１８は、第３実施形態に係る光学センサの感度マップの一例を示す平面図である。図１８に示す感度マップは、フォトダイオード３０の検出感度の分布を示すものである。検出感度の分布は、具体的には、結合画像の階調値の分布である。ただしこれに限定されず、感度マップは、センサ値Ｓｏ等、他の値を用いてもよい。図１８に示す感度マップにおいて、白表示の領域、斜線を付けた領域、黒表示の領域の順に感度が低くなっている。感度マップの、斜線を付けた領域及び黒表示の領域は、フォトダイオード３０の境界ＢＤに沿った領域である。
　図１７に示すように、境界ＢＤに重なる画素Ｐｉｘは、境界ＢＤに対して非対称となるように偏って配置される。すなわち、境界ＢＤに重なる１つの画素Ｐｉｘと、境界ＢＤを挟んで隣り合う一方のフォトダイオード３０とが重なり合う面積は、１つの画素Ｐｉｘと、境界ＢＤを挟んで隣り合う他方のフォトダイオード３０とが重なり合う面積と異なる。この結果、図１８に示すように、境界ＢＤ近傍で、感度が低い黒表示の領域と、感度が中程度の斜線を付けた領域を有する。
　次に、感度マップを用いたセンサ値Ｓｏの補正方法について説明する。図１９は、第３実施形態に係る検出装置の、補正値の演算方法を説明するためのフローチャート図である。図１９に示すように、検出装置１Ｃは、被検出体１００を検出領域ＡＡに配置しない状態で、透過状態の画素Ｐｉｘを走査して検出を行う（ステップＳＴ１）。
　結合画像生成回路７６は、上述した第１実施形態と同様に、複数の検出期間Ｆごとの複数の検出信号（センサ値Ｓｏ）と、検出期間Ｆごとの透過状態の画素Ｐｉｘの情報（位置情報）と、に基づいて、複数のセンサ値Ｓｏを統合する。これにより、結合画像生成回路７６は、被検出体１００を検出領域ＡＡに配置しない状態での、１つの結合画像を生成する（ステップＳＴ２）。
　感度マップ記憶回路７２（図２参照）は、ステップＳＴ２で得られた結合画像を感度マップとして記憶する（ステップＳＴ３）。感度マップ記憶回路７２は、感度マップとして例えば結合画像の階調値の分布を記憶する。図１８における感度マップにおいて、例えば、白表示の領域の階調値を２５６、斜線を付けた領域の階調値を階調Ａ（Ａ＜２５６）、黒表示の領域の階調値を階調Ｂ（Ｂ＜Ａ）として、感度マップ記憶回路７２は、これらの階調値の分布を記憶する。
　補正値生成回路７３は、複数のフォトダイオード３０により取得された結合画像の階調値の補正値を算出する。補正値生成回路７３（図２参照）は、感度マップ記憶回路７２にあらかじめ格納された感度マップの逆数に基づいて、補正値を演算する（ステップＳＴ４）。この場合、感度マップの逆数とは、階調値の逆数に対応する係数である。白表示の領域の階調値を２５６、斜線を付けた領域の階調値を１７１、黒表示の領域の階調値を８５としたときに、補正値生成回路７３は、白表示の領域の補正値を１（＝２５６／２５６）とし、斜線を付けた領域の補正値を２５６／Ａ、黒表示の領域の補正値を２５６／Ｂとして演算する。
　このように、補正値生成回路７３は、隣り合う２つのフォトダイオード３０の境界ＢＤに１つの画素Ｐｉｘが跨がって配置される領域で、取得された結合画像に対して階調を高くする補正値を生成する。
　結合画像生成回路７６は、補正値生成回路７３で演算された補正値に基づいて、被検出体１００の結合画像を補正する（ステップＳＴ５）。これにより、検出感度が低い境界ＢＤ近傍の階調値が補正され、良好な結合画像が得られる。
　このように、検出装置１Ｃは、あらかじめ取得された感度マップに基づいて、結合画像を補正することができる。このため、フォトダイオード３０の配置ピッチＰＳ１、ＰＳ２が、画素Ｐｉｘの配置ピッチＰＬ１、ＰＬ２の整数倍でない場合であっても、検出装置１Ｃは、検出感度の分布を補正して良好な結合画像が得られる。言い換えると、本実施形態の検出装置１Ｃは、複数のフォトダイオード３０と、複数の画素Ｐｉｘとの配置の自由度を向上させることができる。
　なお、補正値生成回路７３の補正値の演算方法は、理解を容易にするために模式的に示したものであり、どのような方法であってもよい。また、本実施形態では、液晶パネル５０がモノクロの光を出射する例について示したが、これに限定されず、第２実施形態と組み合わせることができる。すなわち、検出装置１Ｃは、第１副画素ＳＰｉｘＲの赤色（Ｒ）の画像に対する補正値、第２副画素ＳＰｉｘＧの緑色（Ｇ）の画像に対する補正値及び第３副画素ＳＰｉｘＢの青色（Ｂ）の画像に対する補正値を、それぞれ生成してもよい。
　以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。上述した各実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。
　１、１Ａ、１Ｂ、１Ｃ　検出装置
　３　センサ画素
　１０　光学センサ
　１１　検出制御回路
　１２　画素制御回路
　２１　基板
　３０　フォトダイオード
　５０、５０Ａ　液晶パネル
　７０　ホストＩＣ
　７１　センサ値記憶回路
　７２　感度マップ記憶回路
　７３　補正値生成回路
　７６　結合画像生成回路
　８０　光源
　ＬＣ　液晶層
　Ｖｄｅｔ　検出信号
　Ｐｉｘ　画素
　Ｐｉｘ－１　第１画素
　Ｐｉｘ－２　第２画素
　Ｐｉｘ－３　第３画素
　Ｐｉｘ－４　第４画素
　ＳＰｉｘＲ　第１副画素
　ＳＰｉｘＧ　第２副画素
　ＳＰｉｘＢ　第３副画素
　Ｓｏ　センサ値

Claims (13)

  1. 　基板に設けられたフォトダイオードと、
    　前記フォトダイオードと対向して配置された光源と、
    　前記基板に垂直な方向で、複数の前記フォトダイオードと前記光源との間に配置された液晶パネルと、を有し、
    　前記液晶パネルは、複数の画素を有し、
    　平面視で、前記フォトダイオードのサイズは複数の前記画素のそれぞれのサイズよりも大きく、前記フォトダイオードは複数の前記画素に重なる位置に配置され、
    　前記液晶パネルは、前記フォトダイオードに重なる複数の前記画素のうち、少なくとも１つの前記画素を透過状態とし、他の前記画素を非透過状態とする
    　検出装置。
  2. 　前記基板の上に配置された複数の前記フォトダイオードを有する
    　請求項１に記載の検出装置。
  3. 　前記液晶パネルは、透過状態の前記画素と、非透過状態の前記画素とを第１方向で交互に配置し、
    　前記第１方向での透過状態の前記画素の配置ピッチは、前記第１方向での複数の前記フォトダイオードの配置ピッチ以上である
    　請求項２に記載の検出装置。
  4. 　前記液晶パネルは、前記フォトダイオードに重なる複数の前記画素のうち、透過状態の前記画素を検出期間ごとに順次走査し、
    　前記フォトダイオードは、透過状態の前記画素を透過した光に対応した検出信号を、前記検出期間ごとに順次出力する
    　請求項１に記載の検出装置。
  5. 　前記検出期間ごとに出力された複数の前記検出信号と、前記検出期間ごとの透過状態の前記画素の情報と、に基づいて、複数の前記検出期間の画像を合成して１つの結合画像を生成する結合画像生成回路を有する
    　請求項４に記載の検出装置。
  6. 　複数の前記画素のうち少なくとも１つの前記画素は、隣り合う２つの前記フォトダイオードの境界に跨がって配置され、
    　複数の前記フォトダイオードの検出感度の分布を記憶する記憶回路と、
    　前記検出感度の分布に基づいて、複数の前記フォトダイオードにより取得された画像の階調の補正値を算出する補正値生成回路と、を有する
    　請求項２に記載の検出装置。
  7. 　前記補正値生成回路は、隣り合う２つの前記フォトダイオードの境界に１つの前記画素が跨がって配置される領域で、前記取得された画像に対して前記階調を高くする前記補正値を生成する
    　請求項６に記載の検出装置。
  8. 　第１方向での複数の前記フォトダイオードの配置ピッチは、前記第１方向での前記画素の配置ピッチの整数倍である
    　請求項２に記載の検出装置。
  9. 　前記液晶パネルは、モノクロの光を前記フォトダイオードに向けて出射する
    　請求項１に記載の検出装置。
  10. 　前記液晶パネルの各々の画素は、第１色カラーフィルタを有する第１副画素、第２色カラーフィルタを有する第２副画素、及び、第３色カラーフィルタを有する第３副画素を有する
    　請求項１に記載の検出装置。
  11. 　前記液晶パネルは、
    　時分割的に配置された第１期間、第２期間及び第３期間を有し、
    　前記第１期間では前記第１副画素を透過状態とし、前記第２期間では前記第２副画素を透過状態とし、前記第３期間では前記第３副画素を透過状態とする
    　請求項１０に記載の検出装置。
  12. 　前記液晶パネルは、前記第１副画素、前記第２副画素及び前記第３副画素を同時に透過状態とする
    　請求項１０に記載の検出装置。
  13. 　前記光源は、平行光を前記液晶パネルに向けて照射する
    　請求項１に記載の検出装置。
PCT/JP2023/024745 2022-07-11 2023-07-04 検出装置 WO2024014353A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-111353 2022-07-11
JP2022111353 2022-07-11

Publications (1)

Publication Number Publication Date
WO2024014353A1 true WO2024014353A1 (ja) 2024-01-18

Family

ID=89536590

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/024745 WO2024014353A1 (ja) 2022-07-11 2023-07-04 検出装置

Country Status (1)

Country Link
WO (1) WO2024014353A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799297A (ja) * 1993-09-27 1995-04-11 Canon Inc 固体撮像装置
JPH1093871A (ja) * 1996-06-28 1998-04-10 Matsushita Electric Ind Co Ltd 高解像度撮像方法及びその装置
WO2009057114A2 (en) * 2007-10-31 2009-05-07 Ben Gurion University Of The Negev Research And Development Authority Optical sensor measurement and crosstalk evaluation
JP2013046013A (ja) * 2011-08-26 2013-03-04 Sony Corp 固体撮像素子および電子機器
WO2014196202A1 (ja) * 2013-06-07 2014-12-11 パナソニックＩｐマネジメント株式会社 画像取得装置、画像取得方法、およびプログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799297A (ja) * 1993-09-27 1995-04-11 Canon Inc 固体撮像装置
JPH1093871A (ja) * 1996-06-28 1998-04-10 Matsushita Electric Ind Co Ltd 高解像度撮像方法及びその装置
WO2009057114A2 (en) * 2007-10-31 2009-05-07 Ben Gurion University Of The Negev Research And Development Authority Optical sensor measurement and crosstalk evaluation
JP2013046013A (ja) * 2011-08-26 2013-03-04 Sony Corp 固体撮像素子および電子機器
WO2014196202A1 (ja) * 2013-06-07 2014-12-11 パナソニックＩｐマネジメント株式会社 画像取得装置、画像取得方法、およびプログラム

Similar Documents

Publication Publication Date Title
JP4854745B2 (ja) 液晶表示装置
TWI396899B (zh) 液晶顯示器
JP2008224935A (ja) 表示装置及び電子機器
KR20060044716A (ko) 화상판독장치, 화상판독장치를 구비한 화상판독시스템
US11747665B2 (en) Display device
CN113097404B (zh) 像素阵列基板和包括像素阵列基板的显示装置
WO2020226021A1 (ja) 検出装置
US11579480B2 (en) Display device
JP4370957B2 (ja) 画像読取装置
WO2024014353A1 (ja) 検出装置
US11550429B2 (en) Liquid crystal display device
JP2020184226A (ja) 検出装置
WO2024014356A1 (ja) 検出装置
KR102395211B1 (ko) 유기발광표시장치 및 그의 제조방법
JP2022111590A (ja) 表示装置
US11874572B2 (en) Electronic device
US20240071327A1 (en) Liquid crystal displays with optical sensors
KR102418386B1 (ko) 이미지 센서 내장형 표시 장치 및 그의 구동 방법
US11709402B2 (en) Display device comprising a sensor located between a base and a liquid crystal layer and that outputs a detection signal corresponding to incident light
US11709391B2 (en) Display device
US11556026B2 (en) Display device
US20230292578A1 (en) Display device
US20220102416A1 (en) Detection device and method for manufacturing the same
JP2022146394A (ja) 表示装置
JP2024032250A (ja) 光学センサ付き液晶表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23839525

Country of ref document: EP

Kind code of ref document: A1