WO2024009685A1

WO2024009685A1 - スイッチング電源装置およびその制御方法

Info

Publication number: WO2024009685A1
Application number: PCT/JP2023/021403
Authority: WO
Inventors: 一宏堀井
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2022-07-04
Filing date: 2023-06-08
Publication date: 2024-01-11
Anticipated expiration: 2025-01-04
Also published as: JPWO2024009685A1

Abstract

パワー回路１１０は、スイッチング素子Ｍ１を含む。制御パルス発生器１３０は、パワー回路１１０の出力信号ＶＯＵＴの目標値ＶＯＵＴ（ＲＥＦ）に応じたデューティサイクルを有する制御パルスＶＣＴＲＬを生成する。コンバータコントローラ１５０は、パワー回路１１０の出力信号ＶＯＵＴを示す出力検出信号ＶＤＥＴと基準信号ＶＲＥＦの誤差がゼロに近づくように、駆動パルスＶＤＲＶを生成する。制御パルスＶＣＴＲＬは出力検出信号ＶＤＥＴまたは基準信号ＶＲＥＦに重畳される。制御パルスＶＣＴＲＬの周波数ｆＣＴＲＬは、コンバータコントローラ１５０のクロスオーバー周波数ｆ０よりも高い。

Description

スイッチング電源装置およびその制御方法

　本開示は、スイッチング電源装置に関する。

　電子機器、産業機器、産業機械、自動車は、主電源からの電圧を、回路に適した電源電圧に変換するスイッチング電源装置を備える。

　スイッチング電源装置には、出力電圧あるいは出力電流に応じた出力信号が、目標レベルを示す基準信号に近づくようにフィードバックループが組み込まれている。具体的には、スイッチング電源装置は、出力信号を示す出力検出信号と基準信号の誤差を増幅するエラーアンプと、エラーアンプの出力である誤差信号をパルス変調信号に変換するパルス変調器と、パルス変調信号に応じて、スイッチング電源装置のスイッチング素子を駆動するドライバと、を含む。

特許第５９２７１０９号公報

　本開示はかかる状況においてされたものであり、そのある態様の例示的な目的のひとつは、出力信号の目標レベルを変更可能なスイッチング電源装置の提供にある。

　本開示のある態様のスイッチング電源装置は、スイッチング素子を含むパワー回路と、パワー回路の出力信号の目標値に応じたデューティサイクルを有する制御パルスを生成する制御パルス発生器と、パワー回路の出力信号を示す出力検出信号と基準信号の誤差がゼロに近づくように、駆動パルスを生成し、駆動パルスに応じてスイッチング素子を駆動するコンバータコントローラと、を備える。制御パルスは、出力検出信号または基準信号に重畳される。制御パルスの周波数は、コンバータコントローラのクロスオーバー周波数よりも高い。

　本開示の別の態様は、スイッチング素子を含むスイッチング電源装置の制御方法である。制御方法は、スイッチング電源装置の出力信号の目標値に応じたデューティサイクルを有する制御パルスを生成するステップと、スイッチング電源装置の出力信号を示す出力検出信号に、制御パルスを重畳し、フィードバック信号を生成するステップと、フィードバックコントローラによって、フィードバック信号と基準信号の誤差がゼロに近づくように、駆動パルスを生成するステップと、駆動パルスに応じてスイッチング素子を駆動するステップと、を備える。制御パルスの周波数は、フィードバックコントローラのクロスオーバー周波数よりも高い。

　なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明あるいは本開示の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。

　本開示のある態様によれば、スイッチング電源装置の出力信号の目標レベルをデジタル制御できる。

図１は、実施形態に係るスイッチング電源装置を備える回路システムのブロック図である。図２は、一実施例に係るコンバータコントローラを備えるスイッチング電源装置のブロック図である。図３は、実施例１に係るスイッチング電源装置のブロック図である。図４は、実施例２に係るスイッチング電源装置のブロック図である。図５は、実施例３に係るスイッチング電源装置のブロック図である。図６は、実施例４に係るスイッチング電源装置のブロック図である。図７は、変形例１に係るスイッチング電源装置のブロック図である。

（実施形態の概要）
　本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。

　一実施形態に係るスイッチング電源装置は、スイッチング素子を含むパワー回路と、パワー回路の出力信号の目標値に応じたデューティサイクルを有する制御パルスを生成する制御パルス発生器と、パワー回路の出力信号を示す出力検出信号と基準信号の誤差がゼロに近づくように、駆動パルスを生成し、駆動パルスに応じてスイッチング素子を駆動するコンバータコントローラと、を備える。制御パルスは、出力検出信号または基準信号に重畳される。制御パルスの周波数は、コンバータコントローラのクロスオーバー周波数よりも高い。

　この構成によれば、出力検出信号または基準信号のうち、制御パルスが重畳される一方の信号レベルを、制御パルスのデューティサイクルに応じて制御可能となる。これにより、制御パルスのデューティサイクルを変化させることで、スイッチング電源装置の出力信号のレベルを変化させることができる。

　ここで、出力検出信号または基準信号のうち、制御パルスが重畳される一方の信号レベルは、制御パルスに応じて脈動するが、制御パルスの周波数は、コンバータコントローラのクロスオーバー周波数よりも高いため、制御パルスによる脈動は、フィードバックループに影響を与えない。この構成は、脈動を除去するためのローパスフィルタが不要であるという利点がある。

　一実施形態において、パワー回路は絶縁コンバータであってもよい。制御パルス発生器は、絶縁コンバータの一次側に設けられてもよい。コンバータコントローラは、絶縁コンバータの一次側と二次側に跨がって設けられてもよい。スイッチング電源装置は、制御パルス発生器からコンバータコントローラの二次側のブロックへの制御パルスの伝送経路上に設けられた絶縁回路をさらに備えてもよい。制御パルスは、フォトカプラ、パルストランス、絶縁型ゲートドライバなどの絶縁素子によって容易に伝送できる。また制御分解能が高い場合でも、絶縁素子の個数は１個でよい。

　一実施形態において、駆動パルスおよび制御パルスは、パルス幅変調信号であってもよい。駆動パルスの周波数は、制御パルスの周波数と等しくてもよい。これにより、ビートによる出力変動を抑制できる。

　一実施形態において、制御パルス発生器は、パワー回路の出力信号の目標値と、制御パルスの周波数の設定値と、を受け、クロック信号をカウントすることにより制御パルスを生成するカウンタを含み、制御パルスの周期ごとにアサートされる同期信号を生成可能であってもよい。コンバータコントローラは、同期信号と同期して駆動パルスを生成するパルス幅変調器を含んでもよい。

　一実施形態において、駆動パルスおよび制御パルスは、パルス幅変調信号であってもよい。ｍを自然数とするとき、駆動パルスの周波数は、制御パルスの周波数のｍ倍または１／ｍ倍であってもよい。これにより、ビートによる出力変動を抑制できる。

　一実施形態において、制御パルス発生器は、パワー回路の出力信号の目標値と、制御パルスの周波数の設定値と、を受け、クロック信号をカウントすることにより制御パルスを生成する第１カウンタを含んでもよい。スイッチング電源装置は、スイッチング周波数の設定値を受け、クロック信号をカウントすることにより同期信号を生成する第２カウンタをさらに備えてもよい。コンバータコントローラは、同期信号と同期して駆動パルスを生成するパルス幅変調器と、を含んでもよい。

　一実施形態において、コンバータコントローラは、第１入力に基準信号を受けるエラーアンプと、第１端がエラーアンプの第２入力と接続され、第２端に出力検出信号を受ける第１抵抗と、第１端がエラーアンプの第２入力と接続され、第２端に制御パルスを受ける第２抵抗と、エラーアンプの出力である誤差信号に応じたデューティサイクルを有するパルス変調信号を生成するパルス変調器と、を含んでもよい。

　一実施形態において、コンバータコントローラは、第１端がエラーアンプの第２入力と接続され、第２端が接地される第３抵抗をさらに含んでもよい。第３抵抗の抵抗値によって、エラーアンプの第２入力の電圧レベルを調節できる。

　一実施形態において、コンバータコントローラは、第１入力に出力検出信号を受けるエラーアンプと、第１端がエラーアンプの第２入力と接続され、第２端に基準信号を受ける第１抵抗と、第１端がエラーアンプの第２入力と接続され、第２端に制御パルスを受ける第２抵抗と、エラーアンプの出力である誤差信号に応じたデューティサイクルを有するパルス変調信号を生成するパルス変調器と、を含んでもよい。

（実施形態）
　以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。

　本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

　同様に、「部材Ｃが、部材Ａと部材Ｂの間に接続された（設けられた）状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

　図１は、実施形態に係るスイッチング電源装置１００を備える回路システム１のブロック図である。回路システム１は、入力電源２、負荷４、ホストコントローラ６、スイッチング電源装置１００を備える。

　スイッチング電源装置１００は、入力ライン（入力端子）１０２に入力電源２から入力電圧Ｖ_ＩＮを受ける。スイッチング電源装置１００の出力ライン（出力端子）１０４には、負荷４が接続される。スイッチング電源装置１００は、入力電源２からの電力を受け、負荷４に電力を供給する。スイッチング電源装置１００は、定電圧出力であってもよいし、定電流出力であってもよいが、本実施形態では、定電圧出力であり、所定の目標レベルＶ_{ＯＵＴ（ＲＥＦ）}に安定化された出力電圧Ｖ_ＯＵＴを、負荷４に供給する。本実施形態において、スイッチング電源装置１００の出力電圧Ｖ_ＯＵＴは、デジタル制御可能となっている。

　スイッチング電源装置１００は、パワー回路１１０、制御パルス発生器１３０、コンバータコントローラ１５０、デジタルプロセッサ２００を備える。なお、図１に示す各ブロックは、スイッチング電源装置１００に実装される機能や処理を示しており、必ずしもハードウェアの単位や構成を示しているものではない。

　デジタルプロセッサ２００は、スイッチング電源装置１００を統合的に制御する。デジタルプロセッサ２００は、外部のホストコントローラ６と通信可能である。たとえばデジタルプロセッサ２００は、ホストコントローラ６から、スイッチング電源装置１００の出力電圧Ｖ_ＯＵＴの目標レベルＶ_{ＯＵＴ（ＲＥＦ）}を指示する制御データを受信する。

　パワー回路１１０は、スイッチング電源の主回路であり、少なくとも１個のスイッチング素子Ｍ１と、トランスやコイルなどの誘導素子（不図示）、整流回路（不図示）や平滑キャパシタ（不図示）を含む。パワー回路１１０の構成、トポロジーは特に限定されず、絶縁、非絶縁を問わない。たとえばパワー回路１１０は、フォワードコンバータ、フライバックコンバータ、ハーフブリッジコンバータ、フルブリッジコンバータなどが例示される。あるいはパワー回路１１０は、トランスの代わりにインダクタ（リアクトル）を含むトポロジーであってもよく、たとえば、降圧（Ｂｕｃｋ）コンバータ、昇圧（Ｂｏｏｓｔ）コンバータ、昇降圧（Ｂｕｃｋ－Ｂｏｏｓｔ）コンバータ、ＣｕｋコンバータやＳＥＰＩＣコンバータであってもよい。

　デジタルプロセッサ２００は、出力電圧Ｖ_ＯＵＴの目標レベルＶ_{ＯＵＴ（ＲＥＦ）}の設定値Ｄ_ＳＥＴを、制御パルス発生器１３０に出力する。制御パルス発生器１３０は、デジタルの設定値Ｄ_ＳＥＴに応じたデューティサイクルを有する制御パルスＶ_ＣＴＲＬを生成する。つまり制御パルスＶ_ＣＴＲＬは、目標レベルＶ_{ＯＵＴ（ＲＥＦ）}に応じたデューティサイクルを有する。

　「デューティサイクル」は、周期に対するオンレベル（たとえばハイ）の割合であり、制御パルスＶ_ＣＴＲＬは、パルス幅変調（ＰＷＭ）信号であってもよいし、パルス周波数変調（ＰＦＭ）信号であってもよい。ＰＷＭ信号の場合、周期が一定であり、オン時間が、デジタル信号Ｄ_ＳＥＴに応じて変化する。ＰＦＭ信号の場合、オン時間（もしくはオフ時間）が一定であり、周波数（周期）がデジタル信号Ｄ_ＳＥＴに応じて変化する。

　コンバータコントローラ１５０は、制御パルスＶ_ＣＴＲＬを受ける。またコンバータコントローラ１５０には、パワー回路１１０の出力電圧Ｖ_ＯＵＴを示す出力検出信号Ｖ_ＤＥＴがフィードバックされている。出力検出信号Ｖ_ＤＥＴは、出力電圧Ｖ_ＯＵＴであってもよいし、出力電圧Ｖ_ＯＵＴを抵抗やトランスによって分圧した電圧であってもよい。

　コンバータコントローラ１５０は、出力検出信号Ｖ_ＤＥＴと基準信号Ｖ_ＲＥＦの誤差がゼロに近づくように、駆動パルスＶ_ＤＲＶを生成するパルス変調器を含み、駆動パルスＶ_ＤＲＶに応じてスイッチング素子Ｍ１を駆動する。

　コンバータコントローラ１５０において、制御パルスＶ_ＣＴＲＬは、出力検出信号Ｖ_ＤＥＴまたは基準信号Ｖ_ＲＥＦに重畳される。一実施例において、制御パルスＶ_ＣＴＲＬは、出力検出信号Ｖ_ＤＥＴに重畳され、制御パルスＶ_ＣＴＲＬが重畳された出力検出信号（フィードバック信号Ｖ_ＦＢ）が、基準信号Ｖ_ＲＥＦに近づくようにフィードバックループが構成される。

　コンバータコントローラ１５０のフィードバックループのクロスオーバー周波数、すなわちクローズドループゲインが０ｄＢとなる周波数を、ｆ_０とする。本実施形態において、制御パルスＶ_ＣＴＲＬの周波数ｆ_ＣＴＲＬと、クロスオーバー周波数ｆ_０の間には、以下の関係が成り立つ。
　ｆ_０＜ｆ_ＣＴＲＬ

　以上がスイッチング電源装置１００の基本構成である。

　図２は、一実施例に係るコンバータコントローラ１５０Ａを備えるスイッチング電源装置１００Ａのブロック図である。このコンバータコントローラ１５０Ａでは、制御パルスＶ_ＣＴＲＬは、出力検出信号Ｖ_ＤＥＴに重畳される。

　コンバータコントローラ１５０Ａは、第１抵抗Ｒ１１～第３抵抗Ｒ１３、エラーアンプ１５２、パルス変調器１５４、ドライバ１５６を含む。

　エラーアンプ１５２は、第１入力（非反転入力端子＋）に基準信号Ｖ_ＲＥＦを受ける。第１抵抗Ｒ１１の第１端は、エラーアンプ１５２の第２入力（反転入力端子－）と接続され、第１抵抗Ｒ１１の第２端には、出力検出信号Ｖ_ＤＥＴが入力される。第２抵抗Ｒ１２の第１端は、エラーアンプ１５２の第２入力（－）と接続され、第２抵抗Ｒ１２の第２端には、制御パルスＶ_ＣＴＲＬが入力される。

　第３抵抗Ｒ１３の第１端はエラーアンプ１５２の第２入力（－）と接続され、第３抵抗Ｒ１３の第２端は接地される。

　エラーアンプ１５２は、第１入力（＋）の基準信号Ｖ_ＲＥＦと、第２入力（－）に発生するフィードバック信号Ｖ_ＦＢの誤差を増幅する。パルス変調器１５４は、エラーアンプ１５２の出力である誤差信号Ｖ_ＥＲＲに応じたデューティサイクルを有するパルス変調信号Ｖ_ＭＯＤを生成する。パルス変調器１５４は、パルス幅変調器であってもよいし、パルス周波数変調器であってもよい。ドライバ１５６は、パルス変調信号Ｖ_ＭＯＤに応じた駆動信号Ｖ_ＤＲＶをスイッチング素子Ｍ１のゲートに供給する。

　以上がスイッチング電源装置１００Ａの構成である。

　このスイッチング電源装置１００Ａでは、エラーアンプ１５２を含むフィードバックループによって、フィードバック信号Ｖ_ＦＢと基準信号Ｖ_ＲＥＦの誤差がゼロとなるように、言い換えると、フィードバック信号Ｖ_ＦＢが基準信号Ｖ_ＲＥＦに近づくように、フィードバックがかかる。

　フィードバック信号Ｖ_ＦＢについて説明する。エラーアンプ１５２および第１抵抗Ｒ１１、第２抵抗Ｒ１２、第３抵抗Ｒ１３は、加算増幅器を構成しており、その出力であるフィードバック信号Ｖ_ＦＢは、式（１）で表される。

　制御電圧Ｖ_ＣＴＲＬが、ハイ電圧Ｖ_Ｈとロー電圧Ｖ_Ｌの２レベルで切り替わるとする。Ｖ_ＣＴＲＬ＝Ｖ_Ｈであるハイ区間のフィードバック信号Ｖ_{ＦＢ（Ｈ）}と、Ｖ_ＣＴＲＬ＝Ｖ_Ｌであるロー区間のフィードバック信号Ｖ_{ＦＢ（Ｌ）}はそれぞれ、式（２ａ），（２ｂ）で表される。

　つまり、フィードバック信号Ｖ_ＦＢは、制御パルスＶ_ＣＴＲＬに応じて脈動する。ここで、脈動の周波数はｆ_ＣＴＲＬであり、コンバータコントローラ１５０Ａのクロスオーバー周波数ｆ_０よりも高いため、脈動は、フィードバック制御に影響を与えない。その結果、フィードバック電圧Ｖ_ＦＢの平均電圧Ｖ_{ＦＢ（ＡＶＥ）}が、基準信号Ｖ_ＲＥＦに近づくようにフィードバックがかかる。

　制御パルスＶ_ＣＴＲＬのデューティサイクルをｄ（０≦ｄ≦１）とするとき、ハイ区間とロー区間の時間比率は、ｄ：１－ｄとなる。そうすると、フィードバック信号Ｖ_ＦＢの時間平均値Ｖ_{ＦＢ（ＡＶＥ）}は、式（３）で表される。

　式（３）に式（２ａ）、（２ｂ）を代入すると、式（４）を得る。

　式（４）の右辺のｄ・Ｖ_Ｈ＋（１－ｄ）・Ｖ_Ｌは、制御パルスＶ_ＣＴＲＬの時間平均値Ｖ_{ＣＴＲＬ（ＡＶＥ）}である。

　フィードバックループが安定であるとき、Ｖ_{ＦＢ（ＡＶＥ）}＝Ｖ_ＲＥＦが成り立ち、出力検出信号Ｖ_ＤＥＴの目標レベルＶ_{ＤＥＴ（ＲＥＦ）}は、式（５）で表される。したがって、デューティサイクルｄを変化させることにより、出力検出信号Ｖ_ＤＥＴ、ひいては出力電圧Ｖ_ＯＵＴの目標レベルを変化させることができる。

　Ｖ_Ｌ＝０Ｖとすれば、目標レベルＶ_{ＤＥＴ（ＲＥＦ）}は、式（６）で表される。

　スイッチング電源装置１００Ａの利点を説明する。スイッチング電源装置１００Ａの利点は、比較技術との対比によって明確となる。

（比較技術１）
　比較技術１では、制御パルス発生器１３０に代えて、Ｄ／Ａコンバータが設けられる。Ｄ／Ａコンバータは、目標レベルＶ_{ＯＵＴ（ＲＥＦ）}の設定値Ｄ_ＳＥＴを、アナログ電圧Ｖ_ＳＥＴに変換する。その他は、図２と同様である。

　設定値Ｄ_ＳＥＴのビット数が大きい場合、高分解能なＤ／Ａコンバータが必要となる。一般的に、高分解能なＤ／Ａコンバータは高価である。これに対して、実施形態に係るスイッチング電源装置１００Ａでは、Ｄ／Ａコンバータが不要であるため、コストを下げることができる。

（比較技術２）
　比較技術２では、制御パルス発生器１３０の出力に、アナログのローパスフィルタが挿入される。これにより、フィードバック信号Ｖ_ＦＢの脈動が抑制される。

　比較技術２では、設定値Ｄ_ＳＥＴを変化させた後、ローパスフィルタの出力電圧が変化するまで、フィルタのカットオフ周波数（時定数）に応じた遅延が発生する。そのため、出力電圧Ｖ_ＯＵＴの目標レベルＶ_{ＯＵＴ（ＲＥＦ）}を高速に変化させることが難しい。これに対して、実施形態では、制御パルスＶ_ＣＴＲＬがローパスフィルタを経由せずに、コンバータコントローラ１５０に入力される。そのため設定値Ｄ_ＳＥＴを変化させた後、直ちに出力電圧Ｖ_ＯＵＴの目標レベルＶ_{ＯＵＴ（ＲＥＦ）}が変化することとなり、目標レベルＶ_{ＯＵＴ（ＲＥＦ）}を高速に制御できる。

　なお、第３抵抗Ｒ１３は省略してもよい。

　本開示は、図１あるいは図２のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本開示の範囲を狭めるためではなく、本開示や本発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。

　図３は、実施例１に係るスイッチング電源装置１００Ｂのブロック図である。スイッチング電源装置１００Ｂは、絶縁コンバータである。具体的には、パワー回路１１０Ｂは、フォワードコンバータであり、トランスＴ１、スイッチング素子Ｍ１、整流素子Ｄ１，Ｄ２、出力チョークコイルＬ０、出力キャパシタＣ０を含む。スイッチング素子Ｍ１は、トランスＴ１の一次巻線Ｗ１と接続される。整流素子Ｄ１，Ｄ２、出力チョークコイルＬ０、出力キャパシタＣ０は、二次巻線Ｗ２と接続される。

　コンバータコントローラ１５０Ｂは、エラーアンプ１５２、パルス変調器１５４、ドライバ１５６、第１抵抗Ｒ１１～第３抵抗Ｒ１３に加えて、フォトカプラ１５８を備える。パルス変調器１５４およびドライバ１５６を含む一次側コントローラＩＣ（Integrated Circuit）１６０は、一次側に配置される。エラーアンプ１５２および第１抵抗Ｒ１１～第３抵抗Ｒ１３は、二次側に配置される。

　エラーアンプ１５２は、シャントレギュレータであり、フィードバック信号Ｖ_ＦＢと基準電圧Ｖ_ＲＥＦの誤差に応じた誤差信号Ｉ_ＥＲＲを、フォトカプラ１５８の発光素子（フォトダイオード）に供給する。パルス変調器１５４は、フォトカプラ１５８の受光素子（フォトトランジスタ）に流れる電流を、電圧信号に変換し、この電圧信号に応じたデューティサイクルを有するパルス変調信号Ｖ_ＭＯＤを生成する。

　制御パルス発生器１３０とコンバータコントローラ１５０Ｂの、制御パルスＶ_ＣＴＲＬの伝送経路上には、絶縁回路１３２が設けられる。絶縁回路１３２は、フォトカプラ、パルストランス、絶縁型ゲートドライバなどの絶縁素子で構成される。

　以上がスイッチング電源装置１００Ｂの構成である。

　このスイッチング電源装置１００Ｂによれば、絶縁コンバータにおいても、出力電圧Ｖ_ＯＵＴの目標レベルを高速に制御することができる。

　スイッチング電源装置１００Ｂのさらなる利点は、比較技術３との対比によって明確となる。

（比較技術３）
　比較技術３は、比較技術１を絶縁コンバータに修正したものである。この場合、Ｄ／Ａコンバータは、二次側に配置される。設定データＤ_ＳＥＴを一次側から二次側に伝送するために、絶縁回路が必要となるが、設定データＤ_ＳＥＴを高速伝送するためには、パラレル伝送が必要となる。設定データＤ_ＳＥＴが８ビットであるとすると、８ビットを伝送するために、８個の絶縁素子が必要となり、コストアップおよび装置の大型化という問題が生ずる。

　これに対して、図３の構成によれば、絶縁回路１３２を、１個の絶縁素子で構成できるため、コストの増加を抑え、また装置の大型化を抑えることができる。

（実施例２）
　図４は、実施例２に係るスイッチング電源装置１００Ｃのブロック図である。実施例２では、コンバータコントローラ１５０Ｃは、パルス幅変調器１５４Ｃを含み、駆動パルスＶ_ＤＲＶは、パルス幅変調（ＰＷＭ）信号である。

　パワー回路１１０Ｃの構成は、図３のパワー回路１１０Ｂと同様である。

　制御パルスＶ_ＣＴＲＬも、パルス幅変調信号である。制御パルス発生器１３０は、デジタルＰＷＭ回路であり、パルス幅変調器として機能するカウンタ１３６を含み、所定の周波数ｆ_ＣＴＲＬを有する制御パルスＶ_ＣＴＲＬを生成する。

　カウンタ１３６には、出力電圧Ｖ_ＯＵＴの設定値Ｄ_ＳＥＴと、制御パルスＶ_ＣＴＲＬの周波数ｆ_ＣＴＲＬの設定値Ｆ_ＳＥＴが入力される。カウンタ１３６は、オシレータ１３４が生成するクロック信号ＣＬＫをカウントすることにより、制御パルスＶ_ＣＴＲＬを生成する。具体的には、カウンタ１３６は、クロック信号ＣＬＫに応じてカウントアップし、カウント開始から、カウント値が設定値Ｄ_ＳＥＴに達するまでの間、第１レベル（たとえばハイ）を出力し、その後、カウント値が設定値Ｆ_ＳＥＴに達するまでの間、第２レベル（たとえばロー）を出力する。カウント値が設定値Ｆ_ＳＥＴに達すると、カウンタ１３６はリセットされ、同じ動作を繰り返す。

　そして、駆動パルスＶ_ＤＲＶの周波数、すなわちスイッチング電源装置１００Ｃのスイッチング周波数は、制御パルスＶ_ＣＴＲＬの周波数と等しい。

　たとえば、制御パルス発生器１３０は、制御パルスＶ_ＣＴＲＬの周期（１／ｆ_ＣＴＲＬ）ごとにアサートされる同期信号Ｖ_ＳＹＮＣを生成する。同期信号Ｖ_ＳＹＮＣは、パルス幅変調器１５４Ｃに供給される。パルス幅変調器１５４Ｃは、同期信号Ｖ_ＳＹＮＣと同期して、パルス幅変調信号Ｖ_ＰＷＭを生成する。たとえばパルス幅変調器１５４Ｃは、オシレータ１６２と、ＰＷＭコンパレータ１６４を含む。オシレータ１６２は、同期信号Ｖ_ＳＹＮＣと同期して、制御パルスＶ_ＣＴＲＬの周波数と同じ周波数ｆ_ＣＴＲＬを有する周期信号Ｖ_ＯＳＣを生成する。周期信号Ｖ_ＯＳＣは、三角波やのこぎり波である。ＰＷＭコンパレータ１６４は、周期信号Ｖ_ＯＳＣを、誤差信号Ｖ_ＥＲＲと比較し、ＰＷＭ信号Ｖ_ＰＷＭを生成する。この構成により、ＰＷＭ信号Ｖ_ＰＷＭの周波数と、制御パルスＶ_ＣＴＲＬの周波数を等しくすることができる。

　パワー回路１１０Ｃのスイッチング周波数と、制御パルスＶ_ＣＴＲＬの周波数がずれていると、ビートにより、出力電圧Ｖ_ＯＵＴが振動する。これに対して、スイッチング周波数と制御パルスＶ_ＣＴＲＬの周波数を一致させることにより、ビートによる出力電圧の振動を抑制できる。

（実施例３）
　図５は、実施例３に係るスイッチング電源装置１００Ｄのブロック図である。スイッチング電源装置１００Ｄにおいても、実施例２と同様に、制御パルスＶ_ＣＴＲＬと駆動パルスＶ_ＤＲＶは両方、ＰＷＭ信号である。実施例３では、制御パルスＶ_ＣＴＲＬの周波数は、駆動パルスＶ_ＤＲＶの周波数（スイッチング周波数）のｍ倍または１／ｍ倍とされる。ｍは自然数である。

　パワー回路１１０Ｄおよびコンバータコントローラ１５０Ｄは、図４のパワー回路１１０Ｃ、コンバータコントローラ１５０Ｃと同様である。スイッチング電源装置１００Ｄは、図４のスイッチング電源装置１００Ｃに加えて、同期信号発生器１４０を備える。

　同期信号発生器１４０は、制御パルス発生器１３０が生成する制御パルスＶ_ＣＴＲＬのｍ倍、または１／ｍ倍の周波数を有する同期信号Ｖ_ＳＹＮＣを生成する。同期信号発生器１４０は、カウンタ１４２を含む。カウンタ１４２には、デジタルプロセッサ２００から、同期信号Ｖ_ＳＹＮＣの周波数、すなわちスイッチング素子Ｍ１のスイッチング周波数を規定する周波数設定値Ｆ_ＳＥＴ２が供給される。カウンタ１４２は、クロック信号ＣＬＫに応じてカウントアップし、カウント値が、周波数設定値Ｆ_ＳＥＴ２に応じたしきい値に達すると、同期信号Ｖ_ＳＹＮＣをアサートし、リセットする動作を繰り返す。

　この構成によれば、実施例２と同様に、ビートによる出力変動を抑制できる。

（実施例４）
　図６は、実施例４に係るスイッチング電源装置１００Ｅのブロック図である。パワー回路１１０Ｅの出力チョークコイルＬ０には、補助巻線Ｌ１が接続されており、補助巻線Ｌ１に発生する電圧が、出力検出信号Ｖ_ＤＥＴとしてコンバータコントローラ１５０Ｅに供給される。コンバータコントローラ１５０Ｅの構成は、図２のコンバータコントローラ１５０Ａと同様である。この構成では、図３～図５のフォトカプラ１５８が不要である。

（変形例）
　上述した実施形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なことが当業者に理解される。以下、こうした変形例について説明する。

（変形例１）
　図７は、変形例１に係るスイッチング電源装置１００Ｆのブロック図である。この変形例では、制御パルスＶ_ＣＴＲＬは、基準信号Ｖ_ＲＥＦに重畳される。そして、出力検出信号Ｖ_ＤＥＴ（フィードバック信号Ｖ_ＦＢ）が、基準信号Ｖ_ＲＥＦに制御パルスＶ_ＣＴＲＬを重畳して得られる基準信号Ｖ_ＲＥＦ’に近づくようにフィードバックループが構成される。

　コンバータコントローラ１５０Ｆは、エラーアンプ１５２、パルス変調器１５４、ドライバ１５６、第１抵抗Ｒ２１、第２抵抗Ｒ２２を含む。エラーアンプ１５２の第１入力（＋）には、第１抵抗Ｒ２１および第２抵抗Ｒ２２が接続される。第１抵抗Ｒ２１には、基準電圧Ｖ_ＲＥＦが、第２抵抗Ｒ２２には、制御パルスＶ_ＣＴＲＬが入力される。エラーアンプ１５２の第２入力には、フィードバック信号Ｖ_ＦＢ（Ｖ_ＤＥＴ）が入力される。

　エラーアンプ１５２の第１入力には、基準電圧Ｖ_ＲＥＦに制御パルスＶ_ＣＴＲＬを重畳して得られる基準電圧Ｖ_ＲＥＦ’が現れる。
　Ｖ_ＲＥＦ’＝Ｒ２１・Ｖ_ＣＴＲＬ＋Ｒ２２・Ｖ_ＲＥＦ／（Ｒ２１＋Ｒ２２）

　したがって、制御パルスＶ_ＣＴＲＬのデューティサイクルを変化させることで、出力電圧Ｖ_ＯＵＴの目標レベルを変化させることができる。

（変形例２）
　これまでの説明では、制御パルスＶ_ＣＴＲＬが、２つの電圧レベルで変化する場合を説明したが、その限りでない。たとえば制御パルスＶ_ＣＴＲＬは、ハイインピーダンス状態ＨｉＺと、所定電圧レベルＶ_Ｘの二状態で変化してもよい。たとえば、図２の制御パルス発生器１３０あるいは、絶縁回路１３２は、オープンドレイン（オープンコレクタ）の出力形式を有していてもよく、この場合の所定電圧レベルＶｘは０Ｖとなる。

　本開示に係る実施形態について、具体的な用語を用いて説明したが、この説明は、理解を助けるための例示に過ぎず、本開示あるいは請求の範囲を限定するものではない。本発明の範囲は、請求の範囲によって規定されるものであり、したがって、ここでは説明しない実施形態、実施例、変形例も、本発明の範囲に含まれる。

（付記）
　本明細書に開示される技術は、一側面において以下のように把握される。

（項目１）
　スイッチング素子を含むパワー回路と、
　前記パワー回路の出力信号の目標値に応じたデューティサイクルを有する制御パルスを生成する制御パルス発生器と、
　前記パワー回路の前記出力信号を示す出力検出信号と基準信号の誤差がゼロに近づくように、駆動パルスを生成し、前記駆動パルスに応じて前記スイッチング素子を駆動するコンバータコントローラと、
　を備え、
　前記制御パルスは前記出力検出信号または前記基準信号に重畳されており、前記制御パルスの周波数は、前記コンバータコントローラのクロスオーバー周波数よりも高い、スイッチング電源装置。

（項目２）
　前記パワー回路は絶縁コンバータであり、
　前記制御パルス発生器は、前記絶縁コンバータの一次側に設けられ、
　前記コンバータコントローラは、前記絶縁コンバータの一次側と二次側に跨がって設けられ、
　前記制御パルス発生器から前記コンバータコントローラの二次側のブロックへの前記制御パルスの伝送経路上に設けられた絶縁回路をさらに備える、項目１に記載のスイッチング電源装置。

（項目３）
　前記駆動パルスおよび前記制御パルスは、パルス幅変調信号であり、
　前記駆動パルスの周波数は、前記制御パルスの周波数と等しい、項目１に記載のスイッチング電源装置。

（項目４）
　前記制御パルス発生器は、
　前記パワー回路の前記出力信号の前記目標値と、前記制御パルスの周波数の設定値と、を受け、クロック信号をカウントすることにより前記制御パルスを生成するカウンタを含み、前記制御パルスの周期ごとにアサートされる同期信号を生成可能であり、
　前記コンバータコントローラは、前記同期信号と同期して前記駆動パルスを生成するパルス幅変調器を含む、項目３に記載のスイッチング電源装置。

（項目５）
　前記駆動パルスおよび前記制御パルスは、パルス幅変調信号であり、
　ｍを自然数とするとき、前記駆動パルスの周波数は、前記制御パルスの周波数のｍ倍または１／ｍ倍である、項目１に記載のスイッチング電源装置。

（項目６）
　前記制御パルス発生器は、
　前記パワー回路の前記出力信号の前記目標値と、前記制御パルスの周波数の設定値と、を受け、クロック信号をカウントすることにより前記制御パルスを生成する第１カウンタを含み、
　前記スイッチング電源装置は、スイッチング周波数の設定値を受け、前記クロック信号をカウントすることにより同期信号を生成する第２カウンタをさらに備え、
　前記コンバータコントローラは、前記同期信号と同期して前記駆動パルスを生成するパルス幅変調器を含む、項目５に記載のスイッチング電源装置。

（項目７）
　前記コンバータコントローラは、
　第１入力に前記基準信号を受けるエラーアンプと、
　第１端が前記エラーアンプの第２入力と接続され、第２端に前記出力検出信号を受ける第１抵抗と、
　第１端が前記エラーアンプの前記第２入力と接続され、第２端に前記制御パルスを受ける第２抵抗と、
　前記エラーアンプの出力である誤差信号に応じたデューティサイクルを有するパルス変調信号を生成するパルス変調器と、
　を含む、項目１から６のいずれかに記載のスイッチング電源装置。

（項目８）
　前記コンバータコントローラは、
　第１端が前記エラーアンプの前記第２入力と接続され、第２端が接地される第３抵抗をさらに含む、項目７に記載のスイッチング電源装置。

（項目９）
　前記コンバータコントローラは、
　第１入力に前記出力検出信号を受けるエラーアンプと、
　第１端が前記エラーアンプの第２入力と接続され、第２端に前記基準信号を受ける第１抵抗と、
　第１端が前記エラーアンプの前記第２入力と接続され、第２端に前記制御パルスを受ける第２抵抗と、
　前記エラーアンプの出力である誤差信号に応じたデューティサイクルを有するパルス変調信号を生成するパルス変調器と、
　を含む、項目１から６のいずれかに記載のスイッチング電源装置。

（項目１０）
　スイッチング素子を含むスイッチング電源装置の制御方法であって、
　前記スイッチング電源装置の出力信号の目標値に応じたデューティサイクルを有する制御パルスを生成するステップと、
　前記スイッチング電源装置の前記出力信号を示す出力検出信号に、前記制御パルスを重畳し、フィードバック信号を生成するステップと、
　フィードバックコントローラによって、前記フィードバック信号と基準信号の誤差がゼロに近づくように、駆動パルスを生成するステップと、
　前記駆動パルスに応じて前記スイッチング素子を駆動するステップと、
　を備え、
　前記制御パルスの周波数は、前記フィードバックコントローラのクロスオーバー周波数よりも高い、制御方法。

　本開示は、スイッチング電源装置に関する。

　２　入力電源
　６　ホストコントローラ
　４　負荷
　１００　スイッチング電源装置
　１０２　入力ライン
　１０４　出力ライン
　１１０　パワー回路
　Ｃ０　出力キャパシタ
　Ｄ１，Ｄ２　整流素子
　Ｌ０　出力チョークコイル
　Ｌ１　補助巻線
　Ｍ１　スイッチング素子
　Ｔ１　トランス
　Ｗ１　一次巻線
　Ｗ２　二次巻線
　１３０　制御パルス発生器
　１３２　絶縁回路
　１３６　カウンタ
　１４０　同期信号発生器
　１４２　カウンタ
　１５０　コンバータコントローラ
　１５２　エラーアンプ
　１５４　パルス変調器
　１５６　ドライバ
　１５８　フォトカプラ
　Ｒ１１，Ｒ２１　第１抵抗
　Ｒ１２，Ｒ２２　第２抵抗
　Ｒ１３　第３抵抗
　１６０　一次側コントローラＩＣ
　１６２　オシレータ
　１６４　ＰＷＭコンパレータ
　２００　デジタルプロセッサ

Claims

　スイッチング素子を含むパワー回路と、
　前記パワー回路の出力信号の目標値に応じたデューティサイクルを有する制御パルスを生成する制御パルス発生器と、
　前記パワー回路の前記出力信号を示す出力検出信号と基準信号の誤差がゼロに近づくように、駆動パルスを生成し、前記駆動パルスに応じて前記スイッチング素子を駆動するコンバータコントローラと、
　を備え、
　前記制御パルスは前記出力検出信号または前記基準信号に重畳されており、前記制御パルスの周波数は、前記コンバータコントローラのクロスオーバー周波数よりも高い、スイッチング電源装置。
　前記パワー回路は絶縁コンバータであり、
　前記制御パルス発生器は、前記絶縁コンバータの一次側に設けられ、
　前記コンバータコントローラは、前記絶縁コンバータの一次側と二次側に跨がって設けられ、
　前記制御パルス発生器から前記コンバータコントローラの二次側のブロックへの前記制御パルスの伝送経路上に設けられた絶縁回路をさらに備える、請求項１に記載のスイッチング電源装置。
　前記駆動パルスおよび前記制御パルスは、パルス幅変調信号であり、
　前記駆動パルスの周波数は、前記制御パルスの周波数と等しい、請求項１に記載のスイッチング電源装置。
　前記制御パルス発生器は、
　前記パワー回路の前記出力信号の前記目標値と、前記制御パルスの周波数の設定値と、を受け、クロック信号をカウントすることにより前記制御パルスを生成するカウンタを含み、前記制御パルスの周期ごとにアサートされる同期信号を生成可能であり、
　前記コンバータコントローラは、前記同期信号と同期して前記駆動パルスを生成するパルス幅変調器を含む、請求項３に記載のスイッチング電源装置。
　前記駆動パルスおよび前記制御パルスは、パルス幅変調信号であり、
　ｍを自然数とするとき、前記駆動パルスの周波数は、前記制御パルスの周波数のｍ倍または１／ｍ倍である、請求項１に記載のスイッチング電源装置。
　前記制御パルス発生器は、
　前記パワー回路の前記出力信号の前記目標値と、前記制御パルスの周波数の設定値と、を受け、クロック信号をカウントすることにより前記制御パルスを生成する第１カウンタを含み、
　前記スイッチング電源装置は、スイッチング周波数の設定値を受け、前記クロック信号をカウントすることにより同期信号を生成する第２カウンタをさらに備え、
　前記コンバータコントローラは、前記同期信号と同期して前記駆動パルスを生成するパルス幅変調器を含む、請求項５に記載のスイッチング電源装置。
　前記コンバータコントローラは、
　第１入力に前記基準信号を受けるエラーアンプと、
　第１端が前記エラーアンプの第２入力と接続され、第２端に前記出力検出信号を受ける第１抵抗と、
　第１端が前記エラーアンプの前記第２入力と接続され、第２端に前記制御パルスを受ける第２抵抗と、
　前記エラーアンプの出力である誤差信号に応じたデューティサイクルを有するパルス変調信号を生成するパルス変調器と、
　を含む、請求項１から６のいずれかに記載のスイッチング電源装置。
　前記コンバータコントローラは、
　第１端が前記エラーアンプの前記第２入力と接続され、第２端が接地される第３抵抗をさらに含む、請求項７に記載のスイッチング電源装置。
　前記コンバータコントローラは、
　第１入力に前記出力検出信号を受けるエラーアンプと、
　第１端が前記エラーアンプの第２入力と接続され、第２端に前記基準信号を受ける第１抵抗と、
　第１端が前記エラーアンプの前記第２入力と接続され、第２端に前記制御パルスを受ける第２抵抗と、
　前記エラーアンプの出力である誤差信号に応じたデューティサイクルを有するパルス変調信号を生成するパルス変調器と、
　を含む、請求項１から６のいずれかに記載のスイッチング電源装置。
　スイッチング素子を含むスイッチング電源装置の制御方法であって、
　前記スイッチング電源装置の出力信号の目標値に応じたデューティサイクルを有する制御パルスを生成するステップと、
　前記スイッチング電源装置の前記出力信号を示す出力検出信号に、前記制御パルスを重畳し、フィードバック信号を生成するステップと、
　フィードバックコントローラによって、前記フィードバック信号と基準信号の誤差がゼロに近づくように、駆動パルスを生成するステップと、
　前記駆動パルスに応じて前記スイッチング素子を駆動するステップと、
　を備え、
　前記制御パルスの周波数は、前記フィードバックコントローラのクロスオーバー周波数よりも高い、制御方法。