WO2023249144A1 - 배열 안테나 및 이를 포함하는 전자 기기 - Google Patents

배열 안테나 및 이를 포함하는 전자 기기 Download PDF

Info

Publication number
WO2023249144A1
WO2023249144A1 PCT/KR2022/008975 KR2022008975W WO2023249144A1 WO 2023249144 A1 WO2023249144 A1 WO 2023249144A1 KR 2022008975 W KR2022008975 W KR 2022008975W WO 2023249144 A1 WO2023249144 A1 WO 2023249144A1
Authority
WO
WIPO (PCT)
Prior art keywords
opening
conductive layer
layer
conductive
disposed
Prior art date
Application number
PCT/KR2022/008975
Other languages
English (en)
French (fr)
Inventor
우승민
서유석
이동익
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to PCT/KR2022/008975 priority Critical patent/WO2023249144A1/ko
Publication of WO2023249144A1 publication Critical patent/WO2023249144A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas

Definitions

  • This specification relates to an array antenna and an electronic device including the same.
  • a specific implementation relates to an antenna module having an array antenna implemented in a multi-layer substrate structure and an electronic device including the same.
  • video display devices such as multimedia players with complex functions such as playing music or video files, playing games, and receiving broadcasts.
  • a video display device is a device that plays video content, and receives and plays video from various sources.
  • Video display devices are implemented in various devices such as PCs (personal computers), smartphones, tablet PCs, laptops, and TVs.
  • Video display devices such as smart TVs can provide applications for providing web content, such as web browsers.
  • a communication module including an antenna may be provided. Meanwhile, as the display area of video display devices has recently expanded, the placement space for communication modules including antennas is reduced. Accordingly, the need to place an antenna inside a multilayer circuit board on which a communication module is implemented is increasing.
  • the WiFi wireless interface can be considered as an interface for communication services between electronic devices.
  • the millimeter wave band (mmWave) can be used for high-speed data transmission between electronic devices.
  • high-speed data transmission between electronic devices is possible using a wireless interface such as 802.11ay.
  • an array antenna capable of operating in the millimeter wave (mmWave) band may be mounted within the antenna module.
  • An antenna module implemented as an array antenna may be formed adjacent to each other so that the distance between antenna elements is less than a predetermined distance for beam forming.
  • planar antenna elements such as patch antenna elements have a problem in that their operating bandwidth is narrow. Therefore, for broadband services in the millimeter wave band, an antenna structure that operates in a wide band and has high antenna efficiency is required.
  • This specification aims to solve the above-mentioned problems and other problems. Additionally, another purpose is to improve antenna efficiency in a broadband antenna module operating in the millimeter wave band.
  • Another purpose of the present specification is to improve the efficiency and directivity in the front direction of an antenna element operating in the millimeter wave band.
  • Another purpose of the present specification is to propose an antenna structure that has high antenna efficiency while operating in a wide bandwidth for a broadband service in the millimeter wave band.
  • Another purpose of the present specification is to improve antenna gain flatness in the entire frequency band along with high antenna gain in the millimeter wave band.
  • the antenna module of an electronic device is implemented as a phased array antenna implemented on a dielectric cover substrate.
  • the dielectric substrate includes a first layer having a first conductive layer including a first opening and a second opening on a surface of the dielectric substrate; a second layer having a second conductive layer including fourth and fifth openings in the dielectric substrate; and a third layer having a third conductive layer including a third opening in the dielectric substrate.
  • the antenna module includes a dielectric cover layer; and a dielectric substrate having a surface mounted opposite the dielectric cover layer.
  • the first portion of the first conductive layer is disposed between the first opening and the second opening, and the second portion of the first conductive layer is disposed between the first opening and the second opening. It may be formed to face part 1.
  • a first portion of the second conductive layer is disposed between the fourth opening and the fifth opening, and a second portion of the second conductive layer is disposed between the fourth opening and the first portion of the second conductive layer around the fourth opening. can be formed oppositely.
  • the dielectric substrate may include a fourth layer having a plurality of conductive traces; and a fifth layer having a fourth conductive layer operating as a ground.
  • the dielectric substrate may include a phased array antenna on the dielectric substrate.
  • the phased array antenna may include a plurality of patch elements on a surface of the dielectric substrate and transmission line paths coupled to a positive antenna feed terminal on the patch elements within the dielectric substrate.
  • the phased array antenna may be configured to transmit radio-frequency signals at frequencies between 10 GHz and 300 GHz through the dielectric cover layer.
  • the patch elements may be disposed within the second opening of the first conductive layer, and the transmission line paths may be disposed within the fifth opening of the second layer and the third opening of the third layer.
  • the first part of the first conductive layer, the first part of the second conductive layer, and the first part of the third conductive layer may be connected by first conductive vias.
  • the second portion of the first conductive layer, the second portion of the second conductive layer, and the second portion of the third conductive layer may be connected by second conductive vias.
  • a third portion of the third conductive layer may overlap the first opening and the fourth opening.
  • the first conductive vias and the second conductive vias may be electrically connected to a third portion of the third conductive layer.
  • the second layer may include a plurality of layers within the dielectric substrate.
  • the length of the long side of the second opening may be greater than or equal to the length of the long side of the first opening.
  • the interval distance (h1) from the surface of the first layer to the surface of the third layer may be greater than or equal to 0.02 ⁇ 0 .
  • the interval distance (d) from the edge of the first opening to the edge of the second opening may be greater than or equal to 0.13 ⁇ 0 .
  • the length W1 of the long side of the first opening may be greater than or equal to ⁇ 0 .
  • the length L1 of the short side of the first opening may be greater than or equal to 0.13 ⁇ 0 .
  • the antenna module may further include a plurality of dummy patterns disposed in the first opening on the dielectric substrate.
  • the first side value (L2) of the plurality of dummy patterns may be 0 ⁇ L2 ⁇ L1.
  • the second side value (W2) of the plurality of dummy patterns may be 0 ⁇ W2 ⁇ W1.
  • the antenna module may further include a plurality of dummy patterns disposed in a third opening on the dielectric substrate.
  • the first side value (L2) of the plurality of dummy patterns may be 0 ⁇ L2 ⁇ L1.
  • the second side value (W2) of the plurality of dummy patterns may be 0 ⁇ W2 ⁇ W1.
  • the antenna module may include a plurality of first dummy patterns disposed within the first opening on the dielectric substrate; And it may further include a plurality of second dummy patterns disposed in the third opening on the dielectric substrate.
  • the plurality of first dummy patterns may be electrically connected to the plurality of second dummy patterns through vertical conductive vias.
  • the first opening may be disposed in an electric field direction of the phased array antenna.
  • the first layer having the first conductive layer may further include a sixth opening in the surface of the dielectric substrate.
  • a third portion of the first conductive layer may be disposed between the second opening and the sixth opening.
  • the fourth portion of the first conductive layer may be disposed opposite to the third portion of the first conductive layer.
  • the second layer having the second conductive layer may further include a seventh opening in the surface of the dielectric substrate.
  • a third portion of the second conductive layer may be disposed between the fifth opening and the seventh opening.
  • the fourth portion of the first conductive layer may be disposed opposite to the third portion of the second conductive layer around the seventh opening.
  • the third portion of the first conductive layer, the third portion of the second conductive layer, and the fifth portion of the third conductive layer may be connected by third conductive vias.
  • the fourth portion of the first conductive layer, the fourth portion of the second conductive layer, and the sixth portion of the third conductive layer may be connected by fourth conductive vias.
  • the fourth portion of the third conductive layer may overlap the sixth opening and the seventh opening.
  • the third conductive vias and the fourth conductive vias may be electrically connected to the fourth portion of the third conductive layer.
  • the antenna module of an electronic device is implemented as a phased array antenna implemented on a dielectric cover substrate.
  • the dielectric substrate includes a first layer having a first conductive layer including a first opening and a second opening on a surface of the dielectric substrate; a second layer having a second conductive layer including fourth and fifth openings in the dielectric substrate; and a third layer having a third conductive layer including a third opening in the dielectric substrate.
  • the phased array antenna includes parasitic patch elements on the surface of the dielectric substrate, patch elements within the dielectric substrate and respective transmission line paths coupled to respective positive antenna feed terminals on the patch elements within the dielectric substrate. can do.
  • the antenna module includes a dielectric cover layer; and a dielectric substrate having a surface mounted opposite the dielectric cover layer.
  • the first portion of the first conductive layer is disposed between the first opening and the second opening, and the second portion of the first conductive layer is disposed between the first opening and the second opening. It may be formed to face part 1.
  • a first portion of the second conductive layer is disposed between the fourth opening and the fifth opening, and a second portion of the second conductive layer is disposed between the fourth opening and the first portion of the second conductive layer around the fourth opening. can be formed oppositely.
  • the dielectric substrate may include a fourth layer having a plurality of conductive traces; and a fifth layer having a fourth conductive layer operating as a ground.
  • the dielectric substrate may include a phased array antenna on the dielectric substrate.
  • the phased array antenna may include a plurality of patch elements on a surface of the dielectric substrate and transmission line paths coupled to a positive antenna feed terminal on the patch elements within the dielectric substrate.
  • the phased array antenna may be configured to transmit radio-frequency signals at frequencies between 10 GHz and 300 GHz through the dielectric cover layer.
  • the patch elements may be disposed within the second opening of the first conductive layer, and the transmission line paths may be disposed within the fifth opening of the second layer and the third opening of the third layer.
  • the first part of the first conductive layer, the first part of the second conductive layer, and the first part of the third conductive layer may be connected by first conductive vias.
  • the second portion of the first conductive layer, the second portion of the second conductive layer, and the second portion of the third conductive layer may be connected by second conductive vias.
  • a third portion of the third conductive layer may overlap the first opening and the fourth opening.
  • the first conductive vias and the second conductive vias may be electrically connected to a third portion of the third conductive layer.
  • the antenna module of an electronic device is implemented as a phased array antenna implemented on a dielectric cover substrate.
  • the dielectric substrate includes a first layer having a first conductive layer including a first opening, a second opening, and a sixth opening on a surface of the dielectric substrate; a second layer having a second conductive layer including a fourth opening, a fifth opening, and a seventh opening in the dielectric substrate; and a third layer having a third conductive layer including a third opening in the dielectric substrate.
  • the antenna module includes a dielectric cover layer; and a dielectric substrate having a surface mounted opposite the dielectric cover layer.
  • the phased array antenna may include a plurality of patch elements on a surface of the dielectric substrate and transmission line paths coupled to a positive antenna feed terminal on the patch elements within the dielectric substrate.
  • the first portion of the first conductive layer is disposed between the first opening and the second opening, and the second portion of the first conductive layer is disposed between the first opening and the second opening. It may be formed to face part 1.
  • a third portion of the first conductive layer is disposed between the second opening and the sixth opening, and a fourth portion of the first conductive layer is disposed in the third portion of the first conductive layer around the sixth opening. can be formed oppositely.
  • a first portion of the second conductive layer is disposed between the fourth opening and the fifth opening, and a second portion of the second conductive layer is disposed between the fourth opening and the first portion of the second conductive layer around the fourth opening. can be formed oppositely.
  • the third portion of the second conductive layer is disposed between the fourth opening and the seventh opening, and the fourth portion of the first conductive layer is disposed in the third portion of the second conductive layer around the seventh opening. can be formed oppositely.
  • the dielectric substrate may include a fourth layer having a plurality of conductive traces; and a fifth layer having a fourth conductive layer operating as a ground.
  • the dielectric substrate may include a phased array antenna on the dielectric substrate.
  • the phased array antenna may include a plurality of patch elements on a surface of the dielectric substrate and transmission line paths coupled to a positive antenna feed terminal on the patch elements within the dielectric substrate.
  • the phased array antenna may be configured to transmit radio-frequency signals at frequencies between 10 GHz and 300 GHz through the dielectric cover layer.
  • the patch elements may be disposed within the second opening of the first conductive layer, and the transmission line paths may be disposed within the fifth opening of the second layer and the third opening of the third layer.
  • the first part of the first conductive layer, the first part of the second conductive layer, and the first part of the third conductive layer may be connected by first conductive vias.
  • the second portion of the first conductive layer, the second portion of the second conductive layer, and the second portion of the third conductive layer may be connected by second conductive vias.
  • a third portion of the third conductive layer may overlap the first opening and the fourth opening.
  • the first conductive vias and the second conductive vias may be electrically connected to a third portion of the third conductive layer.
  • the third portion of the first conductive layer, the third portion of the second conductive layer, and the fourth portion of the third conductive layer may be connected by third conductive vias.
  • the fourth portion of the first conductive layer, the fourth portion of the second conductive layer, and the sixth portion of the third conductive layer may be connected by fourth conductive vias.
  • a sixth portion of the third conductive layer may overlap the sixth opening and the seventh opening.
  • the third conductive vias and the fourth conductive vias may be electrically connected to a sixth portion of the third conductive layer.
  • the electronic device may further include a display including a first surface and a second surface, a display cover layer, and a pixel circuit that emits light through the dielectric cover layer.
  • the display cover may form a first surface of the electronic device and the dielectric cover layer may be formed adjacent to the display cover layer.
  • the first patch element and the second patch element may be configured to directly contact the surface of the dielectric cover layer.
  • the electronic device may further include an adhesive layer that attaches the dielectric substrate to the dielectric cover layer.
  • the first patch element and the second patch element may be configured to directly contact the adhesive layer.
  • the dielectric cover layer may be configured to have a first dielectric constant
  • the adhesive layer may be configured to have a second dielectric constant lower than the first dielectric constant
  • the radio frequency signals of the frequency may exhibit an effective wavelength while propagating through the dielectric cover layer.
  • the dielectric cover layer may be configured to have a thickness between 0.15 and 0.3 times the effective wavelength.
  • the dielectric cover layer may be configured to have a dielectric constant between 3.0 and 10.0.
  • antenna efficiency can be improved through a slot wall structure formed between antenna elements in a broadband antenna module operating in the millimeter wave band.
  • a slot wall structure formed between antenna elements in a broadband antenna module operating in the millimeter wave band is formed as a via structure on a multilayer substrate, thereby improving antenna efficiency.
  • the slot wall structure can suppress side radiation components and improve the efficiency and directivity in the front direction of an antenna element operating in the millimeter wave band.
  • an antenna structure having high antenna efficiency while operating in a wide bandwidth for a broadband service in the millimeter wave band can be provided through a stacked antenna structure and a slot wall structure.
  • an antenna structure with improved antenna gain flatness in the entire frequency band along with high antenna gain in the millimeter wave band can be provided through the slot wall structure and the dummy pattern inside the slot wall.
  • Figure 1 is a diagram schematically showing an example of an entire wireless AV system including an image display device according to an embodiment of the present specification.
  • Figure 2 shows the detailed configuration of electronic devices supporting a wireless interface according to the present specification.
  • FIG. 3a shows a Request to Send (RTS) frame and a Clear to Send (CTS) frame according to the present specification.
  • RTS Request to Send
  • CTS Clear to Send
  • FIG. 3B illustrates a block diagram of a communication system 400 according to an example herein.
  • Figure 4 shows an electronic device in which a plurality of antenna modules and a plurality of transceiver circuit modules are arranged according to an embodiment.
  • Figure 5a shows a configuration in which an RFIC is connected to a multilayer circuit board on which an array antenna module is placed in relation to the present specification.
  • Figure 5b is a conceptual diagram showing antenna structures with different radiation directions.
  • Figure 5c shows a combined structure of a multilayer substrate and a main substrate according to embodiments.
  • Figure 6 is a conceptual diagram of a plurality of communication modules disposed at the bottom of the video display device, the configuration of the corresponding communication modules, and communication with other communication modules disposed in the front direction.
  • Figure 7 shows a side view of an antenna module operating in the millimeter wave band according to the present specification.
  • Figure 8 shows a front view of the antenna module of Figure 7.
  • FIG. 9 shows the configuration of each layer of the dielectric substrate of the antenna module of FIG. 7.
  • FIG. 10 shows a structure in which a dummy pattern is disposed in the opening area of the multilayer substrate constituting the antenna module of FIG. 9.
  • FIG. 11 shows the configuration of each layer of the antenna module of FIG. 7 in which the opening area formed in each layer is expressed differently from FIG. 10R.
  • Figure 12 shows a side view of an antenna module operating in the millimeter wave band according to the present specification.
  • Figure 13 shows a front view of the antenna module of Figure 12.
  • FIG. 14 shows the configuration of each layer of the dielectric substrate of the antenna module of FIG. 12.
  • FIG. 15 shows the configuration of a layer of a dielectric substrate having a structure in which a conductive via is connected without a conductive layer being formed in a specific layer in the antenna module of FIG. 7 or FIG. 12 .
  • Figure 16 shows a structure in which the opening length of the U-shaped slot wall structure is shorter than the antenna length in the antenna module according to the present specification.
  • FIGS 17a and 17b show antenna gain characteristics according to changes in the length of the openings in the antenna module of Figure 16.
  • FIG. 18 shows the electric field distribution around the opening and its surroundings depending on whether the opening is formed in the lower region of the conductive layer of FIG. 16.
  • Figures 19a and 19b show antenna gain and radiation patterns depending on the presence or absence of a U-shaped slot wall structure.
  • FIGS. 20A and 20B show dummy pattern structures according to various embodiments of the present specification.
  • Figure 21 shows a structure in which a dielectric substrate on which a phased array antenna is formed is combined with a dielectric cover layer and a display.
  • Figure 22a shows a structure in which an antenna module in which a first type antenna and a second type antenna are formed as an array antenna is disposed in an electronic device.
  • Figure 22b is an enlarged view of a plurality of array antenna modules.
  • FIG. 23 shows antenna modules combined with different coupling structures at specific locations of electronic devices according to embodiments.
  • Electronic devices described in this specification include mobile phones, smart phones, laptop computers, digital broadcasting terminals, personal digital assistants (PDAs), portable multimedia players (PMPs), navigation, and slate PCs.
  • PDAs personal digital assistants
  • PMPs portable multimedia players
  • slate PCs slate PCs.
  • tablet PC ultrabook
  • wearable device e.g., smartwatch
  • glass-type terminal smart glass
  • HMD head mounted display
  • Figure 1 is a diagram schematically showing an example of an entire wireless AV system including an image display device according to an embodiment of the present specification.
  • the image display device 100 is connected to a wireless AV system (or broadcast network) and an Internet network.
  • the video display device 100 is, for example, a network TV, smart TV, HBBTV, etc.
  • the video display device 100 may be wirelessly connected to a wireless AV system (or broadcasting network) through a wireless interface, or may be connected wirelessly or wired to an Internet network through an Internet interface.
  • the image display device 100 may be configured to be connected to a server or other electronic device through a wireless communication system.
  • the video display device 100 needs to provide an 802.111 ay communication service operating in the millimeter wave (mmWave) band in order to transmit or receive large-capacity, high-speed data.
  • mmWave millimeter wave
  • the mmWave band can be any frequency band from 10 GHz to 300 GHz.
  • the mmWave band herein may include the 802.11ay band in the 60 GHz band. Additionally, the mmWave band may include the 5G frequency band in the 28GHz band or the 802.11ay band in the 60GHz band.
  • the 5G frequency band is set to about 24 ⁇ 43GHz band, and the 802.11ay band can be set to 57 ⁇ 70GHz or 57 ⁇ 63GHz band, but is not limited to this.
  • the image display device 100 may wirelessly transmit or receive data with an electronic device surrounding the image display device 100, such as a set-top box or other electronic device, through a wireless interface.
  • the video display device 100 may transmit or receive wireless AV data from a set-top box or other electronic device, such as a mobile terminal, placed on the front or bottom of the video display device.
  • the image display device 100 includes, for example, a wireless interface 101b, a section filter 102b, an AIT filter 103b, an application data processing unit 104b, a data processing unit 111b, a media player 106b, and an Internet protocol. It includes a processing unit 107b, an Internet interface 108b, and a runtime module 109b.
  • AIT Application Information Table
  • real-time broadcast content Through the broadcast interface 101b, AIT (Application Information Table) data, real-time broadcast content, application data, and stream events are received. Meanwhile, the real-time broadcast content may also be named Linear A/V Content.
  • the section filter 102b performs section filtering on the four types of data received through the wireless interface 101b, transmits the AIT data to the AIT filter 103b, and transmits the linear AV content to the data processing unit 111b. , stream events and application data are transmitted to the application data processing unit 104b.
  • Non-linear A/V content and application data are received through the Internet interface 108b.
  • Non-linear AV content may be, for example, a COD (Content On Demand) application.
  • Non-linear AV content is transmitted to the media player 106b, and application data is transmitted to the runtime module 109b.
  • the runtime module 109b includes, for example, an application manager and a browser, as shown in Figure 1.
  • the application manager controls the life cycle of the interactive application using, for example, AIT data.
  • the browser performs the function of displaying and processing interactive applications, for example.
  • the wireless interface for communication between electronic devices may be a WiFi wireless interface, but is not limited thereto.
  • a wireless interface supporting the 802.11 ay standard may be provided for high-speed data transmission between electronic devices.
  • the 802.11ay standard is a successor standard to increase the throughput of the 802.11ad standard to over 20Gbps.
  • Electronic devices supporting the 802.11ay wireless interface may be configured to use a frequency band of approximately 57 to 64 GHz.
  • the 802.11 ay wireless interface can be configured to provide backward compatibility for the 802.11ad wireless interface. Meanwhile, electronic devices that provide the 802.11 ay wireless interface have coexistence with legacy devices that use the same band. It can be configured to provide.
  • the wireless environment of the 802.11ay standard can be configured to provide coverage of 10 meters or more in an indoor environment and 100 meters or more in an outdoor environment under LOS (Line of Sight) channel conditions.
  • LOS Line of Sight
  • Electronic devices that support the 802.11ay wireless interface can be configured to provide VR headset connectivity, support server backup, and support cloud applications that require low latency.
  • the Ultra Short Range (USR) communication scenario a close-range communication scenario that is a use case for 802.11ay, is a model for fast large-capacity data exchange between two terminals.
  • USR communication scenarios can be configured to require fast link setup within 100 msec, transaction time within 1 second, and 10 Gbps data rate at ultra-close distances of less than 10 cm, while requiring low power consumption of less than 400 mW. .
  • the 8K UHD Wireless Transfer at Smart Home Usage Model can be considered.
  • Smart home usage models can consider a wireless interface between source and sink devices to stream 8K UHD content in the home.
  • the source device may be any of a set-top box, Blu-ray player, tablet, or smart phone
  • the sink device may be any of a smart TV or display device, but are not limited thereto.
  • the wireless interface can be configured to transmit uncompressed 8K UHD streaming (60fps, 24 bits per pixel, minimum 4:2:2) at a coverage of less than 5m between the sink device and the sink device.
  • the wireless interface can be configured to transfer data between electronic devices at a rate of at least 28 Gbps.
  • FIG. 2 shows the detailed configuration of electronic devices supporting a wireless interface according to the present specification.
  • 2 illustrates a block diagram of an access point 110 (generally a first wireless node) and an access terminal 120 (generally a second wireless node) in a wireless communication system.
  • Access point 110 is a transmitting entity for the downlink and a receiving entity for the uplink.
  • Access terminal 120 is a transmitting entity for the uplink and a receiving entity for the downlink.
  • a “transmitting entity” is an independently operated device or device capable of transmitting data over a wireless channel
  • a “receiving entity” is an independently operated device capable of receiving data over a wireless channel. It is an apparatus or device.
  • the set-top box (STB) of FIG. 1 may be an access point 110, and the electronic device 100 of FIG. 1 may be an access terminal 120, but the present invention is not limited thereto. Accordingly, it should be understood that access point 110 may alternatively be an access terminal and access terminal 120 may alternatively be an access point.
  • the access point 110 includes a transmit data processor 220, a frame builder 222, a transmit processor 224, a plurality of transceivers 226-1 to 226-N, and a plurality of antennas ( 230-1 to 230-N). Access point 110 also includes a controller 234 to control the operations of access point 110.
  • the access point 110 includes a transmit data processor 220, a frame builder 222, a transmit processor 224, a plurality of transceivers 226-1 to 226-N, and a plurality of antennas ( 230-1 to 230-N). Access point 110 also includes a controller 234 to control the operations of access point 110.
  • transmit data processor 220 receives data (e.g., data bits) from data source 215 and processes the data for transmission. For example, transmit data processor 220 may encode data (e.g., data bits) into encoded data and modulate the encoded data into data symbols.
  • the transmit data processor 220 may support different modulation and coding schemes (MCSs). For example, transmit data processor 220 may encode data (e.g., using low-density parity check (LDPC) encoding) at any one of a plurality of different coding rates.
  • MCSs modulation and coding schemes
  • the transmit data processor 220 may process data encoded using any one of a plurality of different modulation schemes, including but not limited to BPSK, QPSK, 16QAM, 64QAM, 64APSK, 128APSK, 256QAM, and 256APSK. It can be tampered with.
  • Controller 234 may send a command to transmit data processor 220 that specifies which modulation and coding scheme (MCS) to use (e.g., based on channel conditions of the downlink).
  • MCS modulation and coding scheme
  • Transmit data processor 220 may encode and modulate data from data source 215 according to the specified MCS. It should be appreciated that transmit data processor 220 may perform additional processing on the data, such as data scrambling and/or other processing. Transmit data processor 220 outputs data symbols to frame builder 222.
  • Frame builder 222 constructs a frame (also referred to as a packet) and inserts data symbols into the frame's data payload.
  • a frame may include a preamble, header, and data payload.
  • the preamble may include a short training field (STF) sequence and a channel estimation (CE) sequence to assist the access terminal 120 in receiving the frame.
  • the header may contain information related to the data in the payload, such as the length of the data and the MCS used to encode and modulate the data. This information allows access terminal 120 to demodulate and decode the data.
  • Data in the payload may be divided between a plurality of blocks, and each block may include a portion of the data and a guard interval (GI) to assist the receiver in phase tracking.
  • Frame builder 222 outputs the frame to transmit processor 224.
  • GI guard interval
  • Transmission processor 224 processes frames for transmission on the downlink.
  • the transmit processor 224 may support different transmission modes, such as an orthogonal frequency-division multiplexing (OFDM) transmission mode and a single-carrier (SC) transmission mode.
  • controller 234 can send a command to transmit processor 224 specifying which transmission mode to use, and transmit processor 224 can process the frame for transmission according to the specified transmission mode.
  • Transmit processor 224 may apply a spectral mask to the frame such that the frequency configuration of the downlink signal meets specific spectral requirements.
  • the transmission processor 224 may support multiple-input-multiple-output (MIMO) transmission.
  • access point 110 includes multiple antennas 230-1 through 230-N and multiple transceivers 226-1 through 226-N (e.g., one for each antenna). may include.
  • Transmit processor 224 may perform spatial processing on incoming frames and provide multiple streams of transmitted frames to a plurality of antennas.
  • Transceivers 226-1 through 226-N receive and process (e.g., convert to analog, amplify, filter, and frequency upconvert) each of the transmitted frame streams, and transmit antennas 230-1 through 230-N. ) generates transmission signals for transmission respectively.
  • access terminal 120 To transmit data, access terminal 120 includes a transmit data processor 260, a frame builder 262, a transmit processor 264, a plurality of transceivers 266-1 through 266-M, and a plurality of antennas ( 270-1 to 270-M) (e.g., one antenna per transceiver). Access terminal 120 may transmit data on an uplink to access point 110 and/or may transmit data to other access terminals (e.g., for peer-to-peer communications). Access terminal 120 also includes a controller 274 to control the operations of access terminal 120.
  • a transmit data processor 260 To transmit data, access terminal 120 includes a transmit data processor 260, a frame builder 262, a transmit processor 264, a plurality of transceivers 266-1 through 266-M, and a plurality of antennas ( 270-1 to 270-M) (e.g., one antenna per transceiver). Access terminal 120 may transmit data on an uplink to access point 110 and/or may transmit data to other access
  • Transceivers 266-1 through 266-M receive and process (e.g., convert to analog, etc.) the output of transmit processor 264 for transmission via one or more antennas 270-1 through 270-M. amplification, filtering, and frequency upconversion).
  • the transceiver 266 may up-convert the output of the transmit processor 264 into a transmit signal having a frequency in the 60 GHz band.
  • the antenna module according to the present specification may be configured to operate beamforming in the 60 GHz band, for example, in the approximately 57 to 63 GHz band. Additionally, the antenna module can be configured to support MIMO transmission while operating beamforming in the 60 GHz band.
  • the antennas 270-1 to 270-M and the transceivers 266-1 to 266-M may be implemented in an integrated form on a multilayer circuit board.
  • an antenna operating in vertical polarization among the antennas 270-1 to 270-M may be vertically disposed inside the multilayer circuit board.
  • access point 110 includes a receive processor 242 and a receive data processor 244.
  • transceivers 226-1 through 226-N receive a signal (e.g., from access terminal 120) and perform spatial processing (e.g., frequency downconversion, amplification, etc.) on the received signal. filtered and converted to digital).
  • spatial processing e.g., frequency downconversion, amplification, etc.
  • Receive processor 242 receives the outputs of transceivers 226-1 through 226-N and processes the outputs to recover data symbols.
  • access point 110 may receive data (e.g., from access terminal 120) in a frame.
  • receive processor 242 may use the STF sequence within the preamble of the frame to detect the start of the frame.
  • Receiver processor 242 may also use the STF for automatic gain control (AGC) adjustment.
  • AGC automatic gain control
  • Receive processor 242 may also perform channel estimation (e.g., using a CE sequence within the preamble of the frame) and perform channel equalization on the received signal based on the channel estimation.
  • Receive data processor 244 receives data symbols from receive processor 242 and a corresponding MSC-style indication from controller 234. The receiving data processor 244 demodulates and decodes the data symbols, restores the data according to the indicated MSC scheme, and stores the restored data (e.g., data bits) and/or data sink 246 for further processing. ) is output.
  • the receiving data processor 244 demodulates and decodes the data symbols, restores the data according to the indicated MSC scheme, and stores the restored data (e.g., data bits) and/or data sink 246 for further processing. ) is output.
  • Access terminal 120 may transmit data using OFDM transmission mode or SC transmission mode.
  • the receive processor 242 may process the received signal according to the selected transmission mode.
  • transmit processor 264 may support multiple-input-multiple-output (MIMO) transmission.
  • access point 110 includes multiple antennas 230-1 through 230-N and multiple transceivers 226-1 through 226-N (e.g., one for each antenna). Includes.
  • the antenna module according to the present specification may be configured to operate beamforming in the 60 GHz band, for example, in the approximately 57 to 63 GHz band. Additionally, the antenna module can be configured to support MIMO transmission while operating beamforming in the 60 GHz band.
  • the antennas 230-1 to 230-M and the transceivers 226-1 to 226-M may be implemented in an integrated form on a multilayer circuit board.
  • an antenna operating in vertical polarization may be placed vertically inside the multilayer circuit board.
  • each transceiver receives and processes (e.g., frequency downconverts, amplifies, filters, and converts to digital) signals from each antenna.
  • the receiving processor 242 may restore data symbols by performing spatial processing on the outputs of the transceivers 226-1 to 226-N.
  • Access point 110 also includes memory 236 coupled to controller 234.
  • Memory 236 may store instructions that, when executed by controller 234, cause controller 234 to perform one or more of the operations described herein.
  • access terminal 120 also includes memory 276 coupled to controller 274.
  • Memory 276 may store instructions that, when executed by controller 274, cause controller 274 to perform one or more of the operations described herein.
  • an electronic device supporting the 802.11 ay wireless interface determines whether a communication medium is available to communicate with another electronic device.
  • the electronic device transmits an RTS-TRN frame including a Request to Send (RTS) portion and a first beam training sequence.
  • RTS Request to Send
  • CTS Clear to Send
  • an originating device can use an RTA frame to determine whether a communication medium is available to transmit one or more data frames to a destination device.
  • the destination device transmits a Clear to Send (CTS) frame back to the originating device if the communication medium is available.
  • the originating device transmits one or more data frames to the destination device.
  • the destination device transmits one or more acknowledgment (“ACK”) frames to the originating device.
  • ACK acknowledgment
  • frame 300 includes a frame control field 310, a duration field 312, a receiver address field 314, a transmitter address field 316, and a frame check sequence field 318. Includes RTS part.
  • the frame 300 further includes a beam training sequence field 320 for configuring the respective antennas of the destination device and one or more neighboring devices.
  • the CTS frame 350 includes a CTS portion including a frame control field 360, a duration field 362, a receiver address field 364, and a frame check sequence field 366. do.
  • frame 350 further includes a beam training sequence field 368 for configuring the respective antennas of the originating device and one or more neighboring devices.
  • the beam training sequence fields 320 and 368 may comply with a training (TRN) sequence according to IEEE 802.11ad or 802.11ay.
  • the originating device may use the beam training sequence field 368 to configure its antenna to transmit directed to the destination device. Meanwhile, the originating device can use the beam training sequence field to configure their respective antennas to reduce transmission interference at the destination device. In this case, the beam training sequence field can be used to configure their respective antennas to create an antenna radiation pattern with nulls aimed at the destination device.
  • FIG. 3B illustrates a block diagram of a communication system 400 according to an example herein.
  • the first and second devices 410 and 420 can improve communication performance by ensuring that the directions of the main beams match.
  • the first and second devices 410 and 420 may form a signal-null with weak signal strength in a specific direction to reduce interference with the third device 430.
  • a plurality of electronic devices may be configured to perform beamforming through an array antenna.
  • some of a plurality of electronic devices may be configured to communicate with an array antenna of another electronic device through a single antenna.
  • the beam pattern is formed as an omnidirectional pattern.
  • the first to third devices 410 to 430 perform beamforming and the fourth device 440 does not perform beamforming, but the present invention is not limited thereto. Accordingly, three of the first to fourth devices 410 may be configured to perform beamforming, and the other device may be configured not to perform beamforming.
  • only one of the first to fourth devices 410 may be configured to perform beamforming, and the remaining three devices may be configured not to perform beamforming.
  • two of the first to fourth devices 410 may be configured to perform beamforming, but the other two may not perform beamforming.
  • all of the first to fourth devices 410 may be configured to perform beamforming.
  • the first device 410 determines that it is the intended recipient of the CTS-TRN frame 350 based on the address indicated in the receiver address field 364 of the CTS-TRN frame 350. Decide it is a device. In response to determining that it is the intended receiving device of the CTS-TRN frame 350, the first device 410 optionally selects its own for directional transmission substantially destined for the second device 420.
  • the beam training sequence in the beam training sequence field 368 of the received CTS-TRN 350 may be used to configure the antenna. That is, the antenna of the first device 410 has a primary lobe (e.g., the highest gain lobe) aimed substantially at the second device 420 and non-primary lobes aimed at other directions. It is configured to generate an antenna radiation pattern.
  • the second device 420 may optionally configure its antenna for directional reception (e.g., primary antenna radiation lobe) aimed at the first device 410. Accordingly, the antenna of the first device 410 is configured for directional transmission to the second device 420, while the antenna of the second device 420 is configured for directional reception from the first device 410. , the first device 410 transmits one or more data frames to the second device 420. Accordingly, the first and second devices 410 and 420 perform directional transmission/reception (DIR-TX/RX) of one or more data frames through the primary lobe (main beam).
  • DIR-TX/RX directional transmission/reception
  • the first and second devices 410 and 420 partially modify the beam pattern of the third device 430 to reduce interference with the third device 430 due to the antenna radiation pattern having non-primary lobes. You can do it.
  • the third device 430 determines that it is not the intended recipient device of the CTS-TRN frame 350 based on the address indicated in the receiver address field 364 of the CTS-TRN frame 350. . In response to determining that it is not the intended recipient device of the CTS-TRN frame 350, the third device 430 sends a null signal substantially destined for the second device 420 and the first device 410. In order to configure one's antenna to generate an antenna radiation pattern having each of the beam training sequence field 368 of the received CTS-TRN 350 and The sequence of the beam training sequence field 320 is used. Nulls may be based on the estimated angle of arrival of the previously received RTS-TRN frame 300 and CTS-TRN frame 350.
  • the third device 430 is responsible for communicating with the first device 410 and the second device 420 (e.g., a desired BER, SNR, SINR, and/or one or more other communications generate an antenna radiation pattern having desired signal powers, rejections or gains, respectively) to achieve the properties) and to achieve the estimated interference in these devices 410 and 420 below a defined threshold.
  • a desired BER, SNR, SINR, and/or one or more other communications generate an antenna radiation pattern having desired signal powers, rejections or gains, respectively
  • the third device 430 estimates antenna gains in directions facing the first and second devices 410 and 420, and the third device 430 and the first and second devices 410 and 420 in one or more sectors to estimate antenna reciprocity differences (e.g., transmit antenna gain - receive antenna gain) between and determine corresponding estimated interference at first and second devices 410 and 420.
  • antenna reciprocity differences e.g., transmit antenna gain - receive antenna gain
  • the third device 430 transmits an RTS-TRN frame 300 intended for the fourth device 440, which the fourth device 440 receives.
  • the third device 430 determines that the first device 410 and the second device 420 determine the duration of the duration fields 312 and 362 of the RTS-TRN frame 300 and the CTS-TRN frame 350. Maintain an antenna configuration with nulls intended for these devices as long as they are communicating based on the durations indicated in the fields respectively. Since the antenna of the third device 430 is configured to generate nulls targeting the first device 410 and the second device 420, the RTS-TRN frame 300 by the third device 430 Transmission may produce reduced interference in first device 410 and second device 420, respectively.
  • electronic devices supporting the 802.11 ay wireless interface disclosed in this specification can use array antennas to match each other's main beam directions and form a signal null direction in a specific direction to reduce interference.
  • a plurality of electronic devices can form an initial beam direction through a beam training sequence and change the beam direction through a periodically updated beam training sequence.
  • the array antenna needs to be placed inside the multilayer substrate where the RFIC is placed. Additionally, for radiation efficiency, the array antenna needs to be placed adjacent to the side area inside the multilayer substrate.
  • beam training sequence updates are required between electronic devices to adapt to changes in the wireless environment.
  • the RFIC To update the beam training sequence, the RFIC must periodically send and receive signals to and from a processor, such as a modem. Therefore, in order to minimize update delay time, control signal transmission and reception between the RFIC and modem must be performed quickly. To achieve this, it is necessary to reduce the physical length of the connection path between the RFIC and the modem.
  • a modem may be placed on a multilayer board on which an array antenna and an RFIC are placed.
  • the connection length between the RFIC and the modem can be minimized.
  • the detailed structure is explained in Figure 5c.
  • FIG. 4 shows an electronic device in which a plurality of antenna modules and a plurality of transceiver circuit modules are arranged according to an embodiment.
  • a home appliance in which a plurality of antenna modules and a plurality of transceiver circuit modules are disposed may be a television, but is not limited thereto. Therefore, in this specification, a home appliance in which a plurality of antenna modules and a plurality of transceiver circuit modules are disposed may include any home appliance or display device that supports communication services in the millimeter wave band.
  • the electronic device 1000 includes a plurality of antenna modules (ANT 1 to ANT4), antenna modules (ANT 1 to ANT4), and a plurality of transceiver circuit modules (transceiver circuit modules, 1210a to 1210d). ) includes.
  • a plurality of transceiver circuit modules 1210a to 1210d may correspond to the transceiver circuit 1250 described above.
  • the plurality of transceiver circuit modules 1210a to 1210d may be part of the transceiver circuit 1250 or a part of the front-end module disposed between the antenna module and the transceiver circuit 1250.
  • the plurality of antenna modules may be configured as an array antenna in which a plurality of antenna elements are arranged.
  • the number of elements of the antenna modules (ANT 1 to ANT4) is not limited to 2, 3, or 4 as shown.
  • the number of elements of antenna modules (ANT 1 to ANT4) can be expanded to 2, 4, 8, 16, etc.
  • the elements of the antenna modules ANT 1 to ANT4 may be selected in the same number or different numbers.
  • a plurality of antenna modules (ANT 1 to ANT4) may be arranged in different areas of the display or at the bottom or side of the electronic device.
  • a plurality of antenna modules (ANT 1 to ANT4) may be disposed on the top, left, bottom, and right sides of the display, but are not limited to this arrangement structure.
  • a plurality of antenna modules (ANT 1 to ANT4) may be disposed on the upper left, upper right, lower left, and lower right of the display.
  • Antenna modules may be configured to transmit and receive signals in a specific direction in any frequency band.
  • the antenna modules may operate in any one of the 28 GHz band, 39 GHz band, and 64 GHz band.
  • An electronic device may maintain a connection with another entity or perform a data transmission or reception operation through two or more of the antenna modules (ANT 1 to ANT4).
  • the electronic device corresponding to the display device can transmit or receive data with the first entity through the first antenna module (ANT1).
  • the electronic device can transmit or receive data with the second entity through the second antenna module (ANT2).
  • an electronic device may transmit or receive data to and from a mobile terminal (UE) through the first antenna module (ANT1).
  • Electronic devices can transmit or receive data with a control device such as a set-top box or AP (Access Point) through the second antenna module (ANT2).
  • Data may be transmitted or received with other entities through other antenna modules, for example, the third antenna module (ANT3) and the fourth antenna module (ANT4).
  • dual connection or multiple input/output (MIMO) may be performed through at least one of the first and second entities previously connected through the third antenna module (ANT3) and the fourth antenna module (ANT4).
  • Mobile terminals UE1 and UE2 may be placed in the front area of the electronic device, and the mobile terminals UE1 and UE2 may be configured to communicate with the first antenna module ANT1.
  • a set-top box (STB) or an AP may be placed in the lower area of the electronic device, and the set-top box (STB) or the AP may be configured to communicate with the second antenna module (ANT2), but it is limited thereto.
  • the second antenna module ANT2 may include both a first antenna that radiates to the lower area and a second antenna that radiates to the front area. Accordingly, the second antenna module (ANT2) can communicate with the set-top box (STB) or AP through the first antenna and with any one of the mobile terminals (UE1 and UE2) through the second antenna. .
  • one of the mobile terminals UE1 and UE2 may be configured to perform multiple input/output (MIMO) with an electronic device.
  • UE1 may be configured to perform MIMO while performing beamforming with an electronic device.
  • electronic devices corresponding to video display devices can perform high-speed communication with other electronic devices or set-top boxes through a WiFi wireless interface.
  • an electronic device can perform high-speed communication in the 60 GHz band with another electronic device or set-top box through an 802.11 ay wireless interface.
  • the transceiver circuit modules 1210a to 1210d are operable to process transmitted signals and received signals in the RF frequency band.
  • the RF frequency band may be any frequency band in the millimeter band, such as the 28 GHz band, 39 GHz band, and 64 GHz band, as described above.
  • the transceiver circuit modules 1210a to 1210d may be referred to as RF SUB-MODULEs (1210a to 1210d).
  • the number of RF SUB-MODULEs (1210a to 1210d) is not limited to 4, but can be changed to any number of 2 or more depending on the application.
  • the RF SUB-MODULEs 1210a to 1210d include an up-conversion module and a down-conversion module that convert a signal in the RF frequency band into a signal in the IF frequency band or convert a signal in the IF frequency band into a signal in the RF frequency band. It can be provided.
  • the up-conversion module and the down-conversion module may be equipped with a local oscillator (LO: Local Oscillator) that can perform up- and down-frequency conversion.
  • LO Local Oscillator
  • the plurality of RF SUB-MODULEs 1210a to 1210d may transmit signals from any one module among the plurality of transceiver circuit modules to an adjacent transceiver circuit module. Accordingly, the transmitted signal may be configured to be transmitted at least once to all of the plurality of transceiver circuit modules 1210a to 1210d.
  • a data transfer path with a loop structure may be added.
  • loop-structured transmission path (P2) adjacent RF SUB-MODULEs (1210b, 1210c) can transmit signals in two directions (bi-direction).
  • a data transmission path with a feedback structure may be added.
  • at least one SUB-MODULE (1210c) can transmit signals in one direction (uni-direction) to the remaining SUB-MODULEs (1210a, 1210b, and 1210c).
  • the plurality of RF SUB-MODULEs may include first to fourth RF SUB-MODULEs 1210a to 1210d.
  • the signal from the first RF SUB-MODULE (1210a) may be transmitted to the adjacent RF SUB-MODULE (1210b) and the fourth RF SUB-MODULE (1210d).
  • the second RF SUB-MODULE (1210b) and the fourth RF SUB-MODULE (1210d) may transmit the signal to the adjacent third RF SUB-MODULE (1210c).
  • bidirectional transmission is possible between the second RF SUB-MODULE (1210b) and the third RF SUB-MODULE (1210c) as shown in FIG.
  • this may be referred to as a loop structure.
  • this can be referred to as a feedback structure.
  • the feedback structure there may be at least two signals transmitted to the third RF SUB-MODULE (1210c).
  • the baseband module may be provided only in specific modules among the first to fourth RF sub-modules 1210a to 1210d.
  • the baseband module may not be provided in the first to fourth RF sub-modules 1210a to 1210d, but may be configured as a separate control unit, that is, the baseband processor 1400.
  • control signals may be transmitted only by a separate control unit, that is, the baseband processor 1400.
  • wireless AV audio-video
  • high-speed data transmission can be provided using the 802.11ay wireless interface with the mmWave wireless interface.
  • 802.11ay wireless interface it is not limited to the 802.11ay wireless interface, and any wireless interface in the 60GHz band can be applied.
  • a 5G or 6G wireless interface using the 28 GHz band or 60 GHz band may be used for high-speed data transmission between electronic devices.
  • Figure 5a shows a configuration in which an RFIC is connected to a multilayer circuit board on which an array antenna module is disposed in relation to the present specification.
  • AIP Application In Package
  • the AIP (Antenna In Package) module is for mmWave band communication and is composed of an RFIC-PCB-antenna integrated type.
  • the array antenna module 1100-1 may be configured integrally with a multi-layer PCB, as shown in FIG. 5(a). Accordingly, the array antenna module 1100-1 integrated with the multilayer substrate may be referred to as an AIP module.
  • the array antenna module 1100-1 may be disposed on one side of a multi-layer substrate.
  • the first beam B1 can be formed in the side area of the multilayer substrate using the array antenna module 1100-1 disposed in one side area of the multilayer substrate.
  • the array antenna module 1100-2 may be disposed on a multilayer substrate.
  • the arrangement of the array antenna module 1100-2 is limited to the structure of FIG. 5A(b), and may be placed on any layer inside the multilayer substrate.
  • the second beam B2 can be formed in the front area of the multilayer substrate using the array antenna module 1100-2 disposed on an arbitrary racer of the multilayer substrate.
  • an array antenna may be placed on the same PCB to minimize the distance between the RFIC and the antenna.
  • the antenna of the AIP module can be implemented through a multi-layer PCB manufacturing process and can radiate signals in the vertical/lateral direction of the PCB.
  • dual polarization can be implemented using patch antennas and dipole/monopole antennas. Therefore, the first array antenna 1100-1 of FIG. 5A(a) is placed on the side area of the multilayer substrate, and the second array antenna 1100-2 of FIG. 5A(b) is placed on the side area of the multilayer substrate. can do. Accordingly, the first beam B1 can be generated through the first array antenna 1100-1, and the second beam B2 can be generated through the second array antenna 1100-2.
  • the first array antenna 1100-1 and the second array antenna 1100-2 may be configured to have the same polarization.
  • the first array antenna 1100-1 and the second array antenna 1100-2 may be configured to have orthogonal polarization. It might work.
  • the first array antenna 1100-1 operates as a vertically polarized antenna and may also operate as a horizontally polarized antenna.
  • the first array antenna 1100-1 may be a monopole antenna with vertical polarization
  • the second array antenna may be a patch antenna with horizontal polarization.
  • Figure 5b is a conceptual diagram showing antenna structures with different radiation directions.
  • an antenna implemented on a flexible substrate may be composed of a radiating element such as a dipole/monopole antenna. That is, antennas implemented on flexible substrates may be end-fire antenna elements.
  • end-fire radiation can be implemented by an antenna that radiates in a direction horizontal to the substrate.
  • This end-fire antenna can be implemented as a dipole/monopole antenna, Yagi-dipole antenna, Vivaldi antenna, SIW horn antenna, etc.
  • Yagi-dipole antennas and Vivaldi antennas have horizontal polarization characteristics.
  • one of the antenna modules disposed in the video display presented in this specification requires a vertically polarized antenna. Therefore, there is a need to propose an antenna structure that can minimize the antenna exposure area while operating as a vertically polarized antenna.
  • the radiation direction of the antenna module disposed on the front area of the multilayer substrate corresponds to the front direction.
  • the antenna placed in the AIP module may be composed of a radiating element such as a patch antenna. That is, the antenna placed in the AIP module may be broadside antenna elements that radiate in the broadside direction.
  • FIG. 5c shows a combined structure of a multilayer substrate and a main substrate according to embodiments.
  • FIG. 5C(a) a structure in which the RFIC 1250 and the modem 1400 are formed integrally on a multilayer substrate 1010 is shown.
  • Modem 1400 may be referred to as a baseband processor 1400.
  • the multilayer substrate 1010 is formed integrally with the main substrate. This integrated structure can be applied to a structure in which only one array antenna module is placed in an electronic device.
  • the multilayer board 1010 and the main board 10120 may be configured to be connected in a modular manner by a connector.
  • the multilayer substrate 1010 may be configured to interface with the main substrate 1020 through a connector.
  • the RFIC 1250 may be placed on the multilayer board 1010 and the modem 1400 may be placed on the main board 1020.
  • the multilayer board 1010 may be formed as a separate board from the main board 1020 and configured to be connected through a connector.
  • This modular structure can be applied to a structure in which a plurality of array antenna modules are disposed in an electronic device.
  • the multilayer substrate 1010 and the second multilayer substrate 1020 may be configured to interface with the main substrate 1020 through a connector connection.
  • the modem 1400 disposed on the main substrate 1020 is configured to be electrically coupled to the RFICs 1250 and 1250b disposed on the multilayer substrate 1010 and the second multilayer substrate 1020.
  • FIG. 6 is a conceptual diagram of a plurality of communication modules disposed at the bottom of the image display device, the configuration of the corresponding communication modules, and communication with other communication modules disposed in the front direction.
  • different communication modules 1100-1 and 1100-2 may be placed below the image display device 100.
  • the image display device 100 may communicate with the communication module 1100b disposed below through the antenna module 1100. Additionally, communication can be performed with the second communication module 1100c disposed at the front through the antenna module 1100 of the image display device 100. Additionally, communication can be performed with the third communication module 1100d disposed on the side through the antenna module 1100 of the image display device 100.
  • the communication module 1100b may be a set-top box or an access point (AP) that transmits AV data at high speed to the video display device 100 through an 802.11 ay wireless interface, but is limited thereto.
  • the second communication module 1100c may be any electronic device that transmits and receives data at high speed with the video display device 100 through the 802.11 ay wireless interface.
  • the antenna module 1100 having a plurality of array antennas forms beams in different directions. Specifically, the antenna module 1100 can form beams in the front direction (B1), bottom direction (B2), and side direction (B3) through different array antennas.
  • the antenna height may increase depending on the RFIC driving circuit and heat dissipation structure. Additionally, depending on the antenna type used, the antenna height may increase in the AIP module structure as shown in FIG. 5(a) a.
  • the antenna module structure implemented in the side area of the multilayer substrate as shown in Figure 5a(b) allows the antenna to be implemented in a low-profile shape.
  • a communication module including an antenna may be provided. Meanwhile, as the display area of video display devices has recently expanded, the placement space for communication modules including antennas is reduced. Accordingly, the need to place an antenna inside a multilayer circuit board on which a communication module is implemented is increasing.
  • the WiFi wireless interface can be considered as an interface for communication services between electronic devices.
  • the millimeter wave band (mmWave) can be used for high-speed data transmission between electronic devices.
  • high-speed data transmission between electronic devices is possible using a wireless interface such as 802.11ay.
  • an array antenna capable of operating in the millimeter wave (mmWave) band may be mounted within the antenna module.
  • electronic components such as antennas and transmitter/receiver circuits disposed in these antenna modules are configured to be electrically connected.
  • the transceiver circuit is operably coupled to the antenna module, and the antenna module may be composed of a multi-layer substrate.
  • This specification aims to solve the above-mentioned problems and other problems. Additionally, another purpose is to provide a broadband antenna module operating in the millimeter wave band and an electronic device including the same.
  • Another purpose of the present specification is to improve antenna gain by improving the efficiency of antenna elements operating in the millimeter wave band.
  • Another purpose of the present specification is to reduce the level of mutual interference when implementing a dual polarized antenna by reducing the current component in an undesired direction of the antenna element operating in the millimeter wave band.
  • Another purpose of this specification is to optimize antenna performance when an RFIC and an antenna element are connected inside a multi-layer PCB through a feed line.
  • Figure 7 shows a side view of an antenna module operating in the millimeter wave band according to the present specification.
  • Figure 8 shows a front view of the antenna module of Figure 7.
  • FIG. 9 shows the configuration of each layer of the dielectric substrate of the antenna module of FIG. 7.
  • an electronic device may be configured to include an antenna module.
  • the antenna module may be configured to include a dielectric cover layer (1010), a dielectric substrate (1020), and a phased array antenna (1100).
  • the dielectric substrate 1020 of the antenna module may be composed of a plurality of conductive layers. Each of the plurality of conductive layers constitutes a respective layer.
  • the dielectric substrate 1020 may be configured to include a first layer 1021 and a second layer 1022.
  • the first layer 1021 and the second layer 1022 may have opening areas formed in upper and lower areas of the opening formed to surround the antenna element.
  • the dielectric substrate 1020 may be configured to further include a third layer 1023, a fourth layer 1024, and a fifth layer 1025.
  • the third layer 1023, fourth layer 1024, and fifth layer 1025 may have openings formed only in areas where antenna elements are placed, but the opening is not limited thereto.
  • the first layer 1021 may be formed to have a first conductive layer 1120 including a first opening O1 and a second opening O2 on the surface of the dielectric substrate 1020.
  • the first portion P1 of the first conductive layer 1120 may be disposed between the first opening O1 and the second opening O2.
  • the second portion P2 of the first conductive layer 1120 may be disposed opposite to the first portion P1 of the first conductive layer 1120 around the first opening O1.
  • the second layer 1022 may be formed to have a second conductive layer 1130 including the fourth opening O4 and the fifth opening O5 in the dielectric substrate 1020.
  • the first portion P1 of the second conductive layer 1130 may be disposed between the fourth opening O4 and the fifth opening O5.
  • the second portion P2 of the second conductive layer 1130 may be disposed opposite to the first portion P1 of the second conductive layer 1130 around the fourth opening O4.
  • the third layer 1023 may be formed to have a third conductive layer 1140 including a third opening O3 in the dielectric substrate 1020.
  • the fourth layer 1024 may be formed to have a plurality of conductive traces.
  • the fourth layer 1024 may be composed of a plurality of conductive traces forming transmission line paths.
  • the fifth layer 1025 may be formed to have a fourth conductive layer 1150 that operates as a ground.
  • a U-shaped wall may be formed on one side of the antenna element 1110 by a plurality of conductive layers 1120, 1130, and 1140 formed by a plurality of layers and conductive vias V1 and V2 configured to connect them. .
  • a U-shaped wall is formed on one side of the antenna element 1110 by a plurality of conductive layers 1120, 1130, and 1140 formed by a plurality of layers and conductive vias V3 and V4 configured to connect them. You can.
  • the antenna element 1110 may be configured to include a patch element 1110a and a transmission line path 1110b.
  • the dielectric cover layer 1010 may be disposed in the upper region of the dielectric substrate 1020.
  • the dielectric cover layer 1010 may be formed of a dielectric structure of an electronic device, and may serve as a cover or radome to prevent the phased array antenna 1100 from being exposed to the outside.
  • the dielectric substrate 1020 may be formed to have a surface mounted against the dielectric cover layer.
  • the phased array antenna 1100 may be disposed on the dielectric substrate 1020.
  • the phased array antenna 1100 may include a plurality of patch elements 1100a and transmission line paths 1100b on the surface of the dielectric substrate 1020.
  • the patch elements 1100a may include first to fourth patch elements 1110a to 1140a.
  • Transmission line paths 1100b may also include first to fourth transmission line paths 1110b to 1140b.
  • First to fourth power supply portions F1 to F4 may be formed at points where the first to fourth transmission line paths 1110b to 1140b are connected to the first to fourth patch elements 1110a to 1140a.
  • the positions of the first to fourth power feeders F1 to F4 are arranged symmetrically with respect to the center line, thereby reducing interference between the first to fourth patch elements 1110a to 1140a.
  • Phased array antenna 1100 may be configured to transmit radio-frequency signals at frequencies between 10 GHz and 300 GHz through the dielectric cover layer 1010.
  • the phased array antenna 1100 may be configured to perform beam forming to change the direction of the beam by controlling the phase of the signal applied to the plurality of patch elements 1100a.
  • the patch elements 1100a may be disposed in the second opening O2 of the first conductive layer 1120.
  • Transmission line paths 1100b may be disposed within the fifth opening O5 of the second layer 1022 and the third opening O3 of the third layer 1020.
  • the first part P1 of the first conductive layer 1120, the first part P1 of the second conductive layer 1130, and the first part P1 of the third conductive layer 1140 are first conductive vias. It can be connected by (V1).
  • the second portion P2 of the first conductive layer 1120, the second portion P2 of the second conductive layer 1130, and the second portion P2 of the third conductive layer 1140 are second conductive vias. It can be connected by (V2).
  • the first portion (P1) and the second portion (P2) of the first conductive layer 1120, the second conductive layer 1130, and the third conductive layer 1140 may be formed to correspond to each layer.
  • a third part P3 which is a metal area rather than an open area, may be formed between the first part P1 and the second part P2.
  • the third portion P3 of the third conductive layer 1140 may be formed to overlap the first opening O1 and the fourth opening O4.
  • the first conductive vias V1 and the second conductive vias V2 may be formed to be electrically connected to the third portion P3 of the third conductive layer 1140.
  • the first conductive vias V1 and the second conductive vias V2 may be formed to be electrically connected to the third portion P3 of the third conductive layer 1140.
  • the second layer 1022 may be configured to include a plurality of layers within the dielectric substrate 1020.
  • the length L2 of the long side of the second opening O2 may be greater than or equal to the length L1 of the long side of the first opening O1.
  • the length W1 of the long side of the first opening O1 may be greater than or equal to ⁇ 0 .
  • the length L1 of the short side of the first opening O1 may be greater than or equal to 0.13 ⁇ 0 .
  • the interval distance h1 from the surface of the first layer 1021 to the surface of the third layer 1023 may be greater than or equal to 0.02 ⁇ 0 .
  • the interval distance d from the edge of the first opening O1 to the edge of the second opening O2 may be greater than or equal to 0.13 ⁇ 0 .
  • FIG. 10 shows a structure in which a dummy pattern is disposed in the opening area of the multilayer substrate constituting the antenna module of FIG. 9.
  • the antenna module may further include a plurality of dummy patterns 1110d disposed in the first opening O1 on the dielectric substrate 1020.
  • the first side value L2 of the dummy pattern 1110d may be set to 0 ⁇ L2 ⁇ L1.
  • L1 corresponds to the length L1 of the short side of the first opening O1.
  • the second side value W2 of the dummy pattern 1110d may be set to 0 ⁇ W2 ⁇ W1.
  • W1 corresponds to the length W1 of the long side of the first opening O1.
  • the antenna module may further include a plurality of dummy patterns 1120d disposed in the third opening O3 on the dielectric substrate 1020.
  • the first side value L2 of the dummy pattern 1120d may be set to 0 ⁇ L2 ⁇ L1.
  • L1 corresponds to the length L1 of the short side of the first opening O1.
  • the second side value W2 of the dummy pattern 1120d may be set to 0 ⁇ W2 ⁇ W1.
  • W1 corresponds to the length W1 of the long side of the first opening O1.
  • the plurality of dummy patterns 1100d may be configured to include a first dummy pattern 1110d and a second dummy pattern 1120d.
  • the first dummy pattern 1110d may be disposed in the first opening O1 on the dielectric substrate 1020.
  • the second dummy pattern 1120d may be disposed in the third opening O3 on the dielectric substrate 1020.
  • the plurality of first dummy patterns 1110d may be formed to be electrically connected to the plurality of second dummy patterns 1120d through vertical conductive vias VV.
  • the openings formed in each layer of the dielectric substrate 1020 will be described in detail.
  • the first opening O1 of the first layer 1021 may be disposed in the electric field direction of the phased array antenna 1100.
  • the first layer 1021 having the first conductive layer 1120 may further include a sixth opening O6 in the surface of the dielectric substrate 1020.
  • the first layer 1021 is not limited to being configured to include the first opening (O1), the second opening (O2), and the third opening (O3).
  • Figure 11 shows
  • first opening O1, the second opening O2, and the sixth opening O6 may be disposed in the first layer 1021.
  • Patch elements 1100a are disposed in the second opening O2, and the first opening O1 and the sixth opening O6 may be referred to as the upper opening and the lower opening.
  • the third portion P3 and the fourth portion P4 of the first conductive layer 1120 may be formed in the upper and lower regions of the sixth opening O6, which is the lower opening.
  • the third portion P3 of the first conductive layer 1120 may be disposed between the second opening O2 and the sixth opening O6.
  • the fourth portion P4 of the first conductive layer 1120 may be disposed opposite to the third portion P3 of the first conductive layer 1120.
  • the second layer 1130 having the second conductive layer 1022 may further include a seventh opening O7 in the surface of the dielectric substrate 1020.
  • the second layer 1022 is not limited to being configured to include the fourth opening (O4), the fifth opening (O5), and the sixth opening (O6).
  • the third opening O4, the fourth opening O5, and the seventh opening O7 may be disposed in the second layer 1022.
  • the third opening O3 and the seventh opening O7 disposed above and below the fourth opening O4 may be referred to as the upper opening and the lower opening.
  • the third portion P3 and the fourth portion P4 of the second conductive layer 1130 may be formed in the upper and lower regions of the seventh opening O7, which is the lower opening.
  • the third portion P3 of the second conductive layer 1130 may be disposed between the fourth opening O4 and the seventh opening O7.
  • the fourth portion P4 of the second conductive layer 1130 may be disposed opposite to the third portion P3 of the second conductive layer 1130 around the seventh opening O7.
  • the third portion P3 of the first conductive layer 1120, the third portion P3 of the second conductive layer 1120, and the fifth portion P5 of the third conductive layer 1130 are third conductive vias. It can be formed to be connected by (V3).
  • the fourth portion P4 of the first conductive layer 1120, the fourth portion P4 of the second conductive layer 1120, and the sixth portion P6 of the third conductive layer 1130 are fourth conductive vias. It can be formed to be connected by (V4).
  • the fourth portion P4 of the third conductive layer 1130 may be formed to overlap the sixth opening O6 and the seventh opening O7.
  • the third conductive vias V3 and fourth conductive vias V4 may be connected to the fifth portion P5 and the sixth portion P6 of the third conductive layer 1140, respectively. Accordingly, the third conductive vias V3 and the fourth conductive vias V4 may be formed to be electrically connected to the fourth portion P4 of the third conductive layer 1140.
  • Figure 12 shows a side view of an antenna module operating in the millimeter wave band according to the present specification.
  • Figure 13 shows a front view of the antenna module of Figure 12.
  • FIG. 14 shows the configuration of each layer of the dielectric substrate of the antenna module of FIG. 12.
  • an electronic device may be configured to include an antenna module.
  • the antenna module may be configured to include a dielectric cover layer (1010), a dielectric substrate (1020), and a phased array antenna (1100).
  • the dielectric substrate 1020 of the antenna module may be composed of a plurality of conductive layers. Each of the plurality of conductive layers constitutes a respective layer.
  • the dielectric substrate 1020 may be configured to include a first layer 1021 and a second layer 1022.
  • the first layer 1021 and the second layer 1022 may have opening areas formed in upper and lower areas of the opening formed to surround the antenna element.
  • the dielectric substrate 1020 may be configured to further include a third layer 1023, a fourth layer 1024, and a fifth layer 1025.
  • the third layer 1023, fourth layer 1024, and fifth layer 1025 may have openings formed only in areas where antenna elements are placed, but the opening is not limited thereto.
  • the dielectric substrate 1020 may further include a sixth layer 1026 on which a parasitic patch element 1110p may be disposed on the first layer 1021 .
  • the antenna element 1110 can operate in a wide band by the patch element 1110a of the first layer 1021 and the parasitic patch element 1110p of the sixth layer 1026.
  • the first layer 1021 may be formed to have a first conductive layer 1120 including a first opening O1 and a second opening O2 on the surface of the dielectric substrate 1020.
  • the first portion P1 of the first conductive layer 1120 may be disposed between the first opening O1 and the second opening O2.
  • the second portion P2 of the first conductive layer 1120 may be disposed opposite to the first portion P1 of the first conductive layer 1120 around the first opening O1.
  • the second layer 1022 may be formed to have a second conductive layer 1130 including the fourth opening O4 and the fifth opening O5 in the dielectric substrate 1020.
  • the first portion P1 of the second conductive layer 1130 may be disposed between the fourth opening O4 and the fifth opening O5.
  • the second portion P2 of the second conductive layer 1130 may be disposed opposite to the first portion P1 of the second conductive layer 1130 around the fourth opening O4.
  • the third layer 1023 may be formed to have a third conductive layer 1140 including a seventh opening O7 in the dielectric substrate 1020.
  • the fourth layer 1024 may be formed to have a plurality of conductive traces.
  • the fourth layer 1024 may be composed of a plurality of conductive traces forming transmission line paths.
  • the fifth layer 1025 may be formed to have a fourth conductive layer 1150 that acts as a ground.
  • the dielectric cover layer 1010 may be disposed in the upper region of the dielectric substrate 1020.
  • the dielectric cover layer 1010 may be formed of a dielectric structure of an electronic device, and may serve as a cover or radome to prevent the phased array antenna 1100 from being exposed to the outside.
  • the dielectric substrate 1020 may be formed to have a surface mounted against the dielectric cover layer.
  • the phased array antenna 1100 may be disposed on the dielectric substrate 1020.
  • the phased array antenna 1100 may include parasitic patch elements 1100p on the surface of the dielectric substrate 1020, a plurality of patch elements 1100a within the dielectric substrate 1020, and transmission line paths 1100b. .
  • the transmission line paths 1100b may be configured to be coupled to each of the positive antenna feed terminals F1 to F4 on the patch elements 1100 in the dielectric substrate 1020.
  • the patch elements 1100a may be configured to include first to fourth patch elements 1110a to 1110d.
  • the transmission line paths 1100b may be configured to include first to fourth transmission line paths 1110b to 1140d.
  • the parasitic patch elements 1100p may be configured to include first to fourth parasitic patch elements 1110p to 1140p.
  • Phased array antenna 1100 may be configured to transmit radio-frequency signals at frequencies between 10 GHz and 300 GHz through the dielectric cover layer 1010.
  • the phased array antenna 1100 may be configured to perform beam forming to change the direction of the beam by controlling the phase of the signal applied to the plurality of patch elements 1100a.
  • the patch elements 1100a may be disposed in the second opening O2 of the first conductive layer 1120.
  • Transmission line paths 1100b may be disposed within the fifth opening O5 of the second layer 1022 and the third opening O3 of the third layer 1020.
  • the first part P1 of the first conductive layer 1120, the first part P1 of the second conductive layer 1130, and the first part P1 of the third conductive layer 1140 are first conductive vias. It can be connected by (V1).
  • the second portion P2 of the first conductive layer 1120, the second portion P2 of the second conductive layer 1130, and the second portion P2 of the third conductive layer 1140 are second conductive vias. It can be connected by (V2).
  • the first portion (P1) and the second portion (P2) of the first conductive layer 1110, the second conductive layer 1120, and the third conductive layer 1130 may be formed to correspond to each layer.
  • a third part P3, which is a metal area rather than an open area, may be formed between the first part P1 and the second part P2.
  • the third portion P3 of the third conductive layer 1140 may be formed to overlap the first opening O1 and the fourth opening O4.
  • the first conductive vias V1 and the second conductive vias V2 may be formed to be electrically connected to the third portion P3 of the third conductive layer 1140.
  • the first conductive vias V1 and the second conductive vias V2 may be formed to be electrically connected to the third portion P3 of the third conductive layer 1140.
  • the second layer 1022 may be configured to include a plurality of layers within the dielectric substrate 1020.
  • the length of the long side of the second opening O2 may be greater than or equal to the length of the long side of the first opening O1.
  • the length W1 of the long side of the first opening O1 may be greater than or equal to ⁇ 0 .
  • the length L1 of the short side of the first opening O1 may be greater than or equal to 0.13 ⁇ 0 .
  • the interval distance h1 from the surface of the first layer 1021 to the surface of the third layer 1023 may be greater than or equal to 0.02 ⁇ 0 .
  • the interval distance d from the edge of the first opening O1 to the edge of the second opening O2 may be greater than or equal to 0.13 ⁇ 0 .
  • the antenna module may further include a plurality of dummy patterns 1110d disposed in the first opening O1 on the dielectric substrate 1020.
  • the first side value L2 of the dummy pattern 1110d may be set to 0 ⁇ L2 ⁇ L1.
  • L1 corresponds to the length L1 of the short side of the first opening O1.
  • the second side value W2 of the dummy pattern 1110d may be set to 0 ⁇ W2 ⁇ W1.
  • W1 corresponds to the length W1 of the long side of the first opening O1.
  • the antenna module may further include a plurality of dummy patterns 1120d disposed in the third opening O3 on the dielectric substrate 1020.
  • the first side value L2 of the dummy pattern 1120d may be set to 0 ⁇ L2 ⁇ L1.
  • L1 corresponds to the length L1 of the short side of the first opening O1.
  • the second side value W2 of the dummy pattern 1120d may be set to 0 ⁇ W2 ⁇ W1.
  • W1 corresponds to the length W1 of the long side of the first opening O1.
  • the plurality of dummy patterns 1100d may be configured to include a first dummy pattern 1110d and a second dummy pattern 1120d.
  • the first dummy pattern 1110d may be disposed in the first opening O1 on the dielectric substrate 1020.
  • the second dummy pattern 1120d may be disposed in the third opening O3 on the dielectric substrate 1020.
  • the plurality of first dummy patterns 1110d may be formed to be electrically connected to the plurality of second dummy patterns 1120d through vertical conductive vias VV.
  • the openings formed in each layer of the dielectric substrate 1020 will be described in detail.
  • the first opening O1 of the first layer 1021 may be disposed in the electric field direction of the phased array antenna 1100.
  • the first layer 1021 having the first conductive layer 1120 may further include a sixth opening O6 in the surface of the dielectric substrate 1020.
  • the first layer 1021 is not limited to being configured to include the first opening (O1), the second opening (O2), and the third opening (O3).
  • the first opening O1, the second opening O2, and the sixth opening O6 may be disposed in the first layer 1021.
  • Patch elements 1100a are disposed in the second opening O2, and the first opening O1 and the sixth opening O6 may be referred to as the upper opening and the lower opening.
  • the third portion P3 and the fourth portion P4 of the first conductive layer 1120 may be formed in the upper and lower regions of the sixth opening O6, which is the lower opening.
  • the third portion P3 of the first conductive layer 1120 may be disposed between the second opening O2 and the sixth opening O6.
  • the fourth portion P4 of the first conductive layer 1120 may be disposed opposite to the third portion P3 of the first conductive layer 1120.
  • the second layer 1130 having the second conductive layer 1022 may further include a seventh opening O7 in the surface of the dielectric substrate 1020.
  • the second layer 1022 is not limited to being configured to include the fourth opening (O4), the fifth opening (O5), and the sixth opening (O6).
  • the third opening O4, the fourth opening O5, and the seventh opening O7 may be disposed in the second layer 1022.
  • the third opening O3 and the seventh opening O7 disposed above and below the fourth opening O4 may be referred to as the upper opening and the lower opening.
  • the third portion P3 and the fourth portion P4 of the second conductive layer 1130 may be formed in the upper and lower regions of the seventh opening O7, which is the lower opening.
  • the third portion P3 of the second conductive layer 1130 may be disposed between the fourth opening O4 and the seventh opening O7.
  • the fourth portion P4 of the second conductive layer 1130 may be disposed opposite to the third portion P3 of the second conductive layer 1130 around the seventh opening O7.
  • the third portion P3 of the first conductive layer 1120, the third portion P3 of the second conductive layer 1120, and the fifth portion P5 of the third conductive layer 1130 are third conductive vias. It can be formed to be connected by (V3).
  • the fourth portion P4 of the first conductive layer 1120, the fourth portion P4 of the second conductive layer 1120, and the sixth portion P6 of the third conductive layer 1130 are fourth conductive vias. It can be formed to be connected by (V4).
  • the sixth portion P6 of the third conductive layer 1130 may be formed to overlap the sixth opening O6 and the seventh opening O7.
  • the third conductive vias V3 and the fourth conductive vias V4 may be formed to be electrically connected to the sixth portion P6 of the third conductive layer 1140.
  • FIG. 15 shows the configuration of a layer of a dielectric substrate having a structure in which a conductive via is connected without a conductive layer being formed in a specific layer in the antenna module of FIG. 7 or FIG. 12.
  • an electronic device may be configured to include an antenna module.
  • the antenna module may be configured to include a dielectric cover layer (1010), a dielectric substrate (1020), and a phased array antenna (1100).
  • the dielectric substrate 1020 of the antenna module may be composed of a plurality of conductive layers. Each of the plurality of conductive layers constitutes a respective layer.
  • the dielectric substrate 1020 may be configured to include a first layer 1021 and a second layer 1022.
  • the first layer 1021 and the second layer 1022 may have opening areas formed in upper and lower areas of the opening formed to surround the antenna element.
  • the dielectric substrate 1020 may be configured to further include a third layer 1023, a fourth layer 1024, and a fifth layer 1025.
  • the third layer 1023, fourth layer 1024, and fifth layer 1025 may have openings formed only in areas where antenna elements are placed, but the opening is not limited thereto.
  • the first layer 1021 is a first conductive layer 1120 including a first opening (O1), a second opening (O2), and a sixth opening (O6) on the surface of the dielectric substrate 1020. It can be formed to have.
  • the first portion P1 of the first conductive layer 1120 may be disposed between the first opening O1 and the second opening O2.
  • the second portion P2 of the first conductive layer 1120 may be disposed opposite to the first portion P1 of the first conductive layer 1120 around the first opening O1.
  • the third portion P3 of the first conductive layer 1120 may be disposed between the second opening O2 and the sixth opening O6.
  • the fourth portion P4 of the first conductive layer 1120 may be disposed opposite to the third portion P3 of the first conductive layer 1120 around the sixth opening O6.
  • the second layer 1022 may be formed to have a second conductive layer 1130 including a fourth opening (O4), a fifth opening (O5), and a seventh opening (O7) in the dielectric substrate 1020.
  • the first portion P1 of the second conductive layer 1130 may be disposed between the fourth opening O4 and the fifth opening O5.
  • the second portion P2 of the second conductive layer 1130 may be disposed opposite to the first portion P1 of the second conductive layer 1130 around the fourth opening O4.
  • the third portion P3 of the second conductive layer 1130 may be disposed between the second opening O5 and the seventh opening O7.
  • the fourth portion P4 of the second conductive layer 1130 may be disposed opposite to the third portion P3 of the second conductive layer 1130 around the seventh opening O7.
  • the third layer 1023 may be formed to have a third conductive layer 1140 including a third opening O3 in the dielectric substrate 1020.
  • the fourth layer 1024 may be formed to have a plurality of conductive traces.
  • the fourth layer 1024 may be comprised of a plurality of conductive traces forming transmission line paths.
  • Each of the first to fourth conductive traces CT1 to CT4 may include a transmission line path connected to the patch element in the form of a conductive via and a connection line path connected to the RFIC in the form of a conductive via.
  • the conductive trace of the fourth layer 1024 may include a transmission line path 1110b and a connection line path 1110c.
  • Each of the first to fourth conductive traces CT1 to CT4 may be formed to be spaced apart from the conductive layer constituting the fourth layer 1024.
  • the fifth layer 1025 may be formed to have a fourth conductive layer 1150 that operates as a ground.
  • the dielectric cover layer 1010 may be disposed in the upper region of the dielectric substrate 1020.
  • the dielectric cover layer 1010 may be formed of a dielectric structure of an electronic device, and may serve as a cover or radome to prevent the phased array antenna 1100 from being exposed to the outside.
  • the dielectric substrate 1020 may be formed to have a surface mounted against the dielectric cover layer.
  • the phased array antenna 1100 may be disposed on the dielectric substrate 1020.
  • the phased array antenna 1100 may include a plurality of patch elements 1100a and transmission line paths 1100b on the surface of the dielectric substrate 1020.
  • the transmission line paths 1100b may be configured to be coupled to each of the positive antenna feed terminals F1 to F4 on the patch elements 1100 in the dielectric substrate 1020.
  • the patch elements 1100a may be configured to include first to fourth patch elements 1110a to 1110d.
  • the transmission line paths 1100b may be configured to include first to fourth transmission line paths 1110b to 1140d.
  • the first to fourth positive antenna feed terminals F1 to F4 may be disposed at the same location within the first to fourth patch elements 1110a to 1110d, but are not limited thereto. As another example, as shown in FIGS. 9 and 14 , the first to fourth positive antenna feed terminals F1 to F4 may be formed symmetrically with respect to the center line of the first to fourth patch elements 1110a to 1110d.
  • Phased array antenna 1100 may be configured to transmit radio-frequency signals at frequencies between 10 GHz and 300 GHz through the dielectric cover layer 1010.
  • the phased array antenna 1100 may be configured to perform beam forming to change the direction of the beam by controlling the phase of the signal applied to the plurality of patch elements 1100a.
  • the patch elements 1100a may be disposed in the second opening O2 of the first conductive layer 1120.
  • Transmission line paths 1100b may be disposed within the fifth opening O5 of the second layer 1022 and the third opening O3 of the third layer 1020.
  • the first part P1 of the first conductive layer 1120, the first part P1 of the second conductive layer 1130, and the first part P1 of the third conductive layer 1140 are first conductive vias. It can be connected by (V1).
  • the second portion P2 of the first conductive layer 1120, the second portion P2 of the second conductive layer 1130, and the second portion P2 of the third conductive layer 1140 are second conductive vias. It can be connected by (V2).
  • the first portion (P1) and the second portion (P2) of the first conductive layer 1110, the second conductive layer 1120, and the third conductive layer 1130 may be formed to correspond to each layer.
  • a third part P3, which is a metal area rather than an open area, may be formed between the first part P1 and the second part P2.
  • the third portion P3 of the third conductive layer 1140 may be formed to overlap the first opening O1 and the fourth opening O1.
  • the first conductive vias V1 and the second conductive vias V2 may be formed to be electrically connected to the third portion P3 of the third conductive layer 1140.
  • the third portion P3 of the first conductive layer 1120, the third portion P3 of the second conductive layer 1130, and the fourth portion P4 of the third conductive layer 1140 are third conductive vias. It can be connected by (V3).
  • the fourth portion P4 of the first conductive layer 1120, the fourth portion P4 of the second conductive layer 1130, and the sixth portion P6 of the third conductive layer 1140 are fourth conductive vias. It can be connected by (V4).
  • the third conductive vias V3 and the fourth conductive vias V4 may be formed to be electrically connected to the sixth portion P6 of the third conductive layer 1140.
  • FIG. 16 shows a structure in which the opening length of the U-shaped slot wall structure is formed shorter than the antenna length in the antenna module according to the present specification.
  • the number of patch elements 1100a is 8 and the opening length of the U-shaped slot wall structure corresponds to the length at which 4 patch elements are arranged.
  • the patch elements 1100a may include the first to eighth patch elements 1110a to 1180a, but are not limited thereto and may include 2, 4, 6, 8, 10, 12, 16, and It can be changed depending on the application.
  • the long side length W2 of the second opening O2 where the patch elements 1100a are disposed may be formed to be longer than the long side length W1 of the first opening O1 and the third opening O3. .
  • FIGs 17a and 17b show antenna gain characteristics according to changes in the length of the openings in the antenna module of Figure 16.
  • antenna gain characteristics according to changes in the length (W1) of the long side of the first opening (O1) and the third opening (O3) are shown.
  • antenna gain characteristics according to changes in the length (L1) of the short side of the first opening (O1) and the third opening (O3) are shown.
  • antenna gain characteristics according to changes in the distance (d) between the first opening (O1) and the second opening (O2) are shown.
  • antenna gain characteristics according to changes in the height (h) of the U-shaped wall are shown.
  • W1 may be determined to be at least one wavelength corresponding to 5 mm based on 60 GHz.
  • L1 continues to increase, resulting in higher antenna gain performance at 1.2mm. Therefore, L1 can be determined to be 0.13 wavelength or more, which corresponds to about 0.65 mm based on 60 GHz.
  • L1 can be determined to be 0.12 wavelength or more, which corresponds to about 0.6 mm based on 60 GHz.
  • FIG. 18 shows the electric field distribution around the opening and its surroundings depending on whether the opening is formed in the lower region of the conductive layer of FIG. 16.
  • FIGS. 16 and 18 as the opening O3 is formed in the lower region of the conductive layer 1120, the antenna gain in and around the opening O3 may be improved.
  • Figure 18(a) is a current distribution diagram when no opening is formed in the lower region of the conductive layer.
  • FIG. 18(b) is a current distribution diagram when an opening O3 is formed in the lower region of the conductive layer 1120 as shown in FIG. 16.
  • the current generated by the antenna element in the first ground area (R1) of the conductive layer is large as the first current value (I1). Additionally, the current in the second ground region (R2) of the conductive layer is formed to a second current value (I2) that is smaller than the first current value.
  • the current generated by the antenna element in the first ground area (R1) of the conductive layer is formed to be large as the first current value (I1).
  • the current in the second ground region (R2) of the conductive layer is formed to a third current value (I3) that is greater than the second current value (I2).
  • An opening O3 is disposed between the first and second ground regions R1 and R2. Accordingly, a large current is formed in the first and second ground regions R1 and R2 of the conductive layer in the upper and lower regions of the opening O3. Accordingly, antenna gain is improved because a stronger electric field can be induced by the strong current generated in the ground.
  • the broadband antenna module with the U-shaped slot wall structure has improved antenna gain over the entire millimeter wave band compared to the structure without the slot wall structure.
  • Figures 19a and 19b show antenna gain and radiation patterns depending on the presence or absence of a U-shaped slot wall structure.
  • Figure 19a(a) compares the antenna gain of i) an antenna module without a U slot wall and ii) an antenna module with a U slot wall disposed above and below the patch element.
  • Figure 19a(b) compares the antenna gain of i) an antenna module without a U slot wall and iii) an antenna module with a dummy pattern formed inside the U slot wall.
  • the array patch antenna gain is improved by up to +1dB or more at all frequencies.
  • antenna gain can be improved in the low frequency band as a dummy patch is placed inside the U-shaped slot wall. Additionally, it can be seen that antenna gain is improved and flatness for each frequency is improved. It can be seen that the antenna gain deviation is reduced to within 1 dB in the entire frequency band by placing a dummy patch inside the U-shaped slot wall. Accordingly, the flatness characteristics of the array antenna gain in the millimeter wave band can be improved, and communication performance can be improved in the entire operating frequency band.
  • the gain performance of the patch antenna array is improved with almost no beam distortion or sidelobes even in the 3D radiation pattern.
  • the array patch antenna gain is improved by up to +2dB or more at a specific frequency.
  • side lobes due to side radiation are not generated, thereby improving antenna efficiency.
  • FIGS. 20A and 20B show dummy pattern structures according to various embodiments of the present specification.
  • the dummy pattern structure of FIGS. 20A and 20B may be applied to the antenna module of FIGS. 7 to 16.
  • the dummy pattern may be referred to as a dummy patch since it is formed as a planar metal patch on each layer of a multilayer dielectric substrate.
  • a plurality of dummy patterns 1110d may be disposed within the opening at a predetermined interval.
  • the spacing between the dummy patterns 1110d may correspond to the spacing between the patch elements.
  • the dummy patterns 1110d may be formed to have a second length (L2) and a second width (W2).
  • one long dummy pattern 1110d2 may be disposed inside the opening.
  • the dummy pattern 1110d2 may be formed to have a third length L3 and a third width W3.
  • the third length L3 of the dummy pattern 1110d2 may be shorter than the length L1 of the short side of the opening.
  • the third width W3 of the dummy pattern 1110d2 may be shorter than the length W1 of the long side of the opening.
  • Figures 20b(a) to 20b(d) show dummy pattern structures according to embodiments.
  • Figure 20b(a) shows a structure in which the dummy pattern 1110d-1 is disposed only on the first layer 1021.
  • Figure 20b(b) shows a structure in which a dummy pattern 1110d-2 is disposed on the second and third layers 1022 and 1023.
  • FIG. 20b(c) shows a structure in which a dummy pattern 1110d-3 is disposed on the first and second layers 1021 and 1022 and connected by a vertical via (VV).
  • Figure 20b(d) shows a structure in which a dummy pattern 1110d-4 is disposed on the second and third layers 1022 and 1023 and connected by a vertical via (VV).
  • the location of the layer of the dummy patterns 1110d-1 to 1110d-4 can be any layer of the inner layer.
  • a dummy pattern may be placed at any position of the first to third layers 1021 to 1023.
  • Dummy patterns may be simultaneously disposed on two or more of the first to third layers 1021 to 1023.
  • dummy patterns 1110d-3 and 1110d-4 of different layers may be connected to each other by vertical vias (VV).
  • Figure 21 shows a structure in which a dielectric substrate on which a phased array antenna is formed is combined with a dielectric cover layer and a display.
  • FIG. 21(a) shows a structure in which an antenna module 1100 formed of a phased array antenna is formed on the front of the electronic device 1000. Specifically, it shows a structure in which the antenna module 1100 is disposed below the display 151 formed on the front part of the electronic device.
  • the pixel circuit 151a may be formed up to the first point P1. Accordingly, an area where information is displayed on the display 151 may be formed up to the first point P1, and a bezel area may be formed from the first point P1 to the second point P2.
  • the pixel circuit 151a may be formed up to the end of the electronic device 1000 to implement a full display. Accordingly, the area where information is displayed on the display 151 is formed up to the second point P1, so that a bezel-less full display can be implemented.
  • FIG. 21(b) shows a structure in which an antenna module 1100 formed of a phased array antenna is formed on the side of the electronic device 1000.
  • a dielectric cover layer 1010 is formed on the dielectric substrate 1020 on which the antenna module 1100 is formed, so that the antenna module 1100 can be protected from the external environment.
  • a display cover 1040 may be formed on the dielectric cover layer 1010.
  • the electronic device 1000 may have a full display formed on the front and sides.
  • the pixel circuit 151a may be formed on the side as well.
  • the antenna module 1100 may be placed within the case 1001 of the electronic device or may be placed in a case separate from the case 1001.
  • the first patch element 1110a and the second patch element 1120a may be formed to directly contact the surface of the dielectric cover layer 1010.
  • the stacked structure of FIG. 16 is shown based on the antenna structure of FIG. 7, but is not limited thereto.
  • the stacked structure of FIG. 16 can also be applied to the antenna structure of FIG. 13.
  • the first parasitic patch element 1110p and the second patch element 1120p may be formed to directly contact the surface of the dielectric cover layer 1010.
  • the antenna module may further include an adhesive layer 1030 that attaches the dielectric substrate 1020 to the dielectric cover layer 1010.
  • the first patch element 1110a and the second patch element 1120a may be formed to directly contact the adhesive layer 1030.
  • the stacked structure of FIG. 16 is shown based on the antenna structure of FIG. 7, but is not limited thereto.
  • the stacked structure of FIG. 16 can also be applied to the antenna structure of FIG. 13.
  • the first parasitic patch element 1110p and the second patch element 1120p may be formed to directly contact the adhesive layer 1030.
  • the dielectric cover layer 1010 may be configured to have a first dielectric constant.
  • the dielectric cover layer 1010 may be configured to have a dielectric constant between 3.0 and 10.0.
  • the adhesive layer 1030 may be configured to have a second dielectric constant lower than the first dielectric constant.
  • antenna efficiency can be improved by forming a low dielectric constant of the adhesive layer 1030 that is in direct contact with the first patch element 1110a and the second patch element 1120a.
  • antenna directivity (gain) can be improved by forming a high dielectric constant of the dielectric cover layer 1010 spaced apart from the first patch element 1110a and the second patch element 1120a by a predetermined distance or more.
  • Phased array antenna 1100 is configured to radiate radio frequency signals at an operating frequency. Radio frequency signals at the operating frequency may be formed to exhibit an effective wavelength while propagating through the dielectric cover layer 1010.
  • the dielectric cover layer 1010 may be formed to have a thickness between 0.15 and 0.3 times the effective wavelength. The thickness of the dielectric cover layer 1010 may be set to a value within a predetermined range based on 0.25 times the 1/4 wavelength of the effective wavelength. Accordingly, antenna directivity (gain) can be improved by forming a high dielectric constant of the dielectric cover layer 1010 spaced apart from the first patch element 1110a and the second patch element 1120a by a predetermined distance or more.
  • the electronic device may further include a display 151 including a pixel circuit 151a.
  • Display 151 forms the first surface, the front of the electronic device.
  • the display 151 may be formed to include a first surface and a second surface. Accordingly, the display 151 is formed on the front of the electronic device, and in some cases, may also be formed on the side.
  • the display 151 may include a pixel circuit 151a that emits light through the display cover layer 1040 and the dielectric cover layer 1010.
  • Display cover layer 1040 forms a first surface of the electronic device and dielectric cover layer 1010 may be formed adjacent to display cover layer 1040.
  • FIG. 22A shows a structure in which an antenna module 1100 in which a first type antenna and a second type antenna are formed as an array antenna is disposed in the electronic device 1000.
  • Figure 22b is an enlarged view of a plurality of array antenna modules.
  • 22A and 22B show a structure in which an antenna module 1100 corresponding to a phased array antenna is formed on the lower side of the electronic device 1000.
  • the antenna module 1100 of FIGS. 22A and 22B may correspond to the structure in which the antenna module 1100 is disposed on the lower side of the display 151 in FIG. 16(b).
  • the array antenna includes a first array antenna module 1100-1 and a second array antenna module disposed at a predetermined distance from the first array antenna module 1100-1 in the first horizontal direction. It may include (1100-2). Meanwhile, the number of array antennas is not limited to two, and may be implemented with three or more as shown in FIG. 22b. Accordingly, the array antenna may be configured to include the first array antenna module 1100-1 to the third array antenna module 1100-3. As an example, at least one of the first array antenna module 1100-1 and the third array antenna module 1100-3 may be disposed on the side of the antenna module 1100 and configured to form a beam in the side direction.
  • At least one of the first array antenna module 1100-1 and the third array antenna module 1100-3 may be disposed on the front of the antenna module 1100 and configured to form a beam in the front direction.
  • the first and second beams may be formed in the front direction B1 using the first array antenna module 1100-1 and the second array antenna module 1100-2, respectively.
  • the processor 1400 corresponding to the modem of FIG. 5C uses the first and second array antenna modules 1100-1 and 1100-2, respectively, to transmit the first beam and the second beam in the first and second directions, respectively. It can be controlled to form. That is, the first beam can be formed in the first direction in the horizontal direction using the first array antenna module 1100-1.
  • the second array antenna module 1100-2 can be used to form a second beam in the second direction in the horizontal direction.
  • the processor 1400 may perform multiple input/output (MIMO) using a first beam in the first direction and a second beam in the second direction.
  • MIMO multiple input/output
  • the processor 1400 corresponding to the modem of FIG. 5C uses the first and second array antenna modules 1100-1 and 1100-2, respectively, to transmit the first beam and the second beam in the first and second directions, respectively. It can be controlled to form. That is, the first beam can be formed in the first direction in the horizontal direction using the first array antenna module 1100-1. Additionally, the second array antenna module 1100-2 can be used to form a second beam in the second direction in the horizontal direction. In this regard, the processor 1400 may perform multiple input/output (MIMO) using a first beam in the first direction and a second beam in the second direction.
  • MIMO multiple input/output
  • the processor 1400 may form a third beam in a third direction using the first and second array antenna modules 1100-1 and 1100-2.
  • the processor 1400 may control the transceiver circuit 1250 to synthesize signals received through the first and second array antenna modules 1100-1 and 1100-2.
  • the processor 1400 may control signals transmitted to the first and second array antenna modules 1100-1 and 1100-2 through the transceiver circuit 1250 to be distributed to each antenna element.
  • the processor 1400 may perform beam forming using a third beam having a narrower beam width than the first beam and the second beam.
  • the processor 1400 performs multiple input/output (MIMO) using a first beam in the first direction and a second beam in the second direction, and generates a third beam having a narrower beam width than the first beam and the second beam.
  • MIMO multiple input/output
  • Beam forming can be performed using .
  • the quality of the first signal and the second signal received from other electronic devices around the electronic device are below the threshold, beam forming may be performed using the third beam.
  • the number of elements of the array antenna is not limited to 2, 3, or 4 as shown.
  • the number of elements of an array antenna can be expanded to 2, 4, 8, 16, etc.
  • the array antenna may be composed of a 1x2, 1x3, 1x4, 1x5, 1x8, or 1x8 array antenna.
  • FIG. 23 shows antenna modules combined with different coupling structures at specific locations of electronic devices according to embodiments.
  • the antenna module 1100 may be arranged substantially horizontally with the display 151 in the lower area of the display 151. Accordingly, the beam B1 can be generated toward the bottom of the electronic device through the antenna module 1100. Meanwhile, another beam (B2) can be generated toward the front of the electronic device through a patch antenna.
  • the antenna module 1100 in FIG. 23(a) may correspond to the structure in which the antenna module 1100 is disposed at the front lower portion of the display 151 in FIG. 21(a).
  • the antenna module 1100 may be disposed in a lower area of the display 151 substantially perpendicular to the display 151. Accordingly, the beam B2 can be generated in the front direction of the electronic device through the antenna module 1100. Meanwhile, another beam B1 can be generated toward the bottom of the electronic device through the patch antenna.
  • the antenna module 1100 in FIG. 18(b) may correspond to the structure in which the antenna module 1100 is disposed on the lower side of the display 151 in FIG. 21(b).
  • the antenna module 1100 may be placed inside the rear case 1001 corresponding to the device structure. It may be placed substantially parallel to the display 151 inside the rear case 1001. Accordingly, the beam B2 can be generated toward the bottom of the electronic device through the monopole radiator. Meanwhile, another beam (B3) can be generated toward the rear of the electronic device through the patch antenna.
  • antenna efficiency can be improved through a slot wall structure formed between antenna elements in a broadband antenna module operating in the millimeter wave band.
  • a slot wall structure formed between antenna elements in a broadband antenna module operating in the millimeter wave band is formed as a via structure on a multilayer substrate, thereby improving antenna efficiency.
  • the slot wall structure can suppress side radiation components and improve the efficiency and directivity in the front direction of an antenna element operating in the millimeter wave band.
  • an antenna structure having high antenna efficiency while operating in a wide bandwidth for a broadband service in the millimeter wave band can be provided through a stacked antenna structure and a slot wall structure.
  • an antenna structure with improved antenna gain flatness in the entire frequency band along with high antenna gain in the millimeter wave band can be provided through the slot wall structure and the dummy pattern inside the slot wall.
  • Computer-readable media includes all types of recording devices that store data that can be read by a computer system. Examples of computer-readable media include HDD (Hard Disk Drive), SSD (Solid State Disk), SDD (Silicon Disk Drive), ROM, RAM, CD-ROM, magnetic tape, floppy disk, optical data storage device, etc. It also includes those implemented in the form of carrier waves (e.g., transmission via the Internet). Additionally, the computer may include a terminal control unit. Accordingly, the above detailed description should not be construed as restrictive in all respects and should be considered illustrative. The scope of this specification should be determined by reasonable interpretation of the appended claims, and all changes within the equivalent scope of this specification are included in the scope of this specification.

Landscapes

  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

전자 기기의 안테나 모듈은 유전체 기판(dielectric cover substrate)에 구현되는 위상 배열 안테나(phased array antenna)로 구현된다. 상기 유전체 기판은 상기 유전체 기판의 표면상에 제1 개구(opening) 및 제2 개구를 포함하는 제1 도전 층을 갖는 제1 레이어; 상기 유전체 기판 내에 제4 개구 및 제5 개구를 포함하는 제2 도전 층을 갖는 제2 레이어; 및 상기 유전체 기판 내에 제3 개구를 포함하는 제3 도전 층을 갖는 제3 레이어를 포함할 수 있다. 상기 안테나 모듈은 유전체 커버 층 (dielectric cover layer); 및 상기 유전체 커버 층에 대향하여 장착되는 표면을 갖는 유전체 기판을 포함할 수 있다.

Description

배열 안테나 및 이를 포함하는 전자 기기
본 명세서는 배열 안테나 및 이를 포함하는 전자 기기에 관한 것이다. 특정 구현은 다층 기판 구조로 구현된 배열 안테나를 구비한 안테나 모듈 및 이를 포함하는 전자 기기에 관한 것이다.
전자기기(electronic devices)의 기능이 다양화됨에 따라 음악이나 동영상 파일의 재생, 게임, 방송의 수신 등의 복합적인 기능들을 갖춘 멀티미디어 기기(Multimedia player)와 같은 영상표시장치로 구현될 수 있다.
영상표시장치는 영상 컨텐츠를 재생하는 기기로서, 다양한 소스로부터 영상을 수신하여 재생한다. 영상표시장치는 PC(Personal Computer), 스마트폰, 태블릿 PC, 노트북, TV 등 다양한 기기로 구현된다. 스마트 TV 등과 같은 영상표시장치에서 웹 브라우저와 같은 웹 컨텐츠 제공을 위한 어플리케이션을 제공할 수 있다.
이러한 영상표시장치와 같은 전자 기기가 주변의 전자 기기와 통신을 수행하기 위해, 안테나를 포함하는 통신 모듈이 구비될 수 있다. 한편, 최근 영상표시장치의 디스플레이 영역이 확장됨에 따라 안테나를 포함하는 통신 모듈의 배치 공간이 감소하게 된다. 이에 따라, 통신 모듈이 구현되는 다층 회로 기판 내부에 안테나를 배치할 필요성이 증가하고 있다.
한편, 전자 기기 간에 통신 서비스를 위한 인터페이스로 WiFi 무선 인터페이스가 고려될 수 있다. 이러한 WiFi 무선 인터페이스를 이용하는 경우, 전자 기기 간에 고속 데이터 전송을 위해 밀리미터파 대역(mmWave)을 이용할 수 있다. 특히, 802.11ay와 같은 무선 인터페이스를 이용하여 전자 기기 간에 고속 데이터 전송이 가능하다.
이와 관련하여, 밀리미터파(mmWave) 대역에서 동작할 수 있는 배열 안테나는 안테나 모듈 내에 실장될 수 있다. 배열 안테나로 구현된 안테나 모듈은 빔 포밍을 위해 안테나 소자들 간 간격이 소정 간격 이하로 인접하게 형성될 수 있다. 하지만, 안테나 소자들 간 간격이 감소함에 따라 안테나 소자들 간 간섭이 증가할 수 있다는 문제점이 있다.
배열 안테나로 구현된 안테나 모듈에서 안테나 소자들 사이의 유전체 영역을 통한 표면 파(surface wave) 성분으로 인해 불필요한 측면 방사 성분이 증가하고 안테나 효율이 감소하는 문제점이 있다. 이와 관련하여, 측면 방사로 인해 안테나의 정면 방향으로의 지향성이 감소하는 문제점이 있다.
또한, 패치 안테나 소자와 같은 평면형 안테나 소자는 동작 대역폭이 좁다는 문제점이 있다. 따라서, 밀리미터파 대역에서 광대역 서비스를 위하여 광대역 동작하면서도 높은 안테나 효율을 갖는 안테나 구조가 요구된다.
본 명세서는 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다. 또한, 다른 일 목적은 밀리미터파 대역에서 동작하는 광대역 안테나 모듈에서 안테나 효율 향상을 위한 것이다.
본 명세서의 다른 일 목적은, 밀리미터파 대역에서 동작하는 안테나 소자의 효율 및 정면 방향으로의 지향성을 향상하기 위한 것이다.
본 명세서의 다른 일 목적은, 밀리미터파 대역에서 광대역 서비스를 위하여 광대역 동작하면서도 높은 안테나 효율을 갖는 안테나 구조를 제안하기 위한 것이다.
본 명세서의 다른 일 목적은, 밀리미터파 대역에서 높은 안테나 이득과 함께 전체 주파수 대역에서 안테나 이득 평탄도를 개선하기 위한 것이다.
상기 또는 다른 목적을 달성하기 위해 본 명세서의 일 양상에 따른 전자 기기의 안테나 모듈은 유전체 기판(dielectric cover substrate)에 구현되는 위상 배열 안테나(phased array antenna)로 구현된다. 상기 유전체 기판은 상기 유전체 기판의 표면상에 제1 개구(opening) 및 제2 개구를 포함하는 제1 도전 층을 갖는 제1 레이어; 상기 유전체 기판 내에 제4 개구 및 제5 개구를 포함하는 제2 도전 층을 갖는 제2 레이어; 및 상기 유전체 기판 내에 제3 개구를 포함하는 제3 도전 층을 갖는 제3 레이어를 포함할 수 있다. 상기 안테나 모듈은 유전체 커버 층 (dielectric cover layer); 및 상기 유전체 커버 층에 대향하여 장착되는 표면을 갖는 유전체 기판을 포함할 수 있다.
실시 예로, 상기 제1 도전 층의 제1 부분은 상기 제1 개구와 상기 제2 개구 사이에 배치되고, 상기 제1 도전 층의 제2 부분은 상기 제1 개구 주변의 상기 제1 도전 층의 제1 부분에 대향하게 형성될 수 있다. 상기 제2 도전 층의 제1 부분은 상기 제4 개구와 상기 제5 개구 사이에 배치되고, 상기 제2 도전 층의 제2 부분은 상기 제4 개구 주변의 상기 제2 도전 층의 제1 부분에 대향하게 형성될 수 있다.
실시 예로, 상기 유전체 기판은 복수의 도전 트레이스들을 갖는 제4 레이어; 및 그라운드로 동작하는 제4 도전 층을 갖는 제5 레이어를 포함할 수 있다. 상기 유전체 기판은 상기 유전체 기판 상의 위상 배열 안테나(phased array antenna)를 포함할 수 있다.
실시 예로, 상기 위상 배열 안테나는 상기 유전체 기판의 표면에 있는 복수의 패치 소자들 및 상기 유전체 기판 내의 상기 패치 소자들 상의 포지티브 안테나 피드 단자에 결합되는 전송 라인 경로들을 포함할 수 있다. 상기 위상 배열 안테나는 10GHz에서 300GHz 사이의 주파수에서 무선 주파수 신호들(radio-frequency signals)을 상기 유전체 커버 층을 통해 전송하도록 구성될 수 있다. 상기 패치 소자들은 상기 제1 도전 층의 상기 제2 개구 내에 배치되고, 상기 전송 라인 경로들은 상기 제2 레이어의 상기 제5 개구 및 상기 제3 레이어의 상기 제3 개구 내에 배치될 수 있다.
실시 예로, 상기 제1 도전 층의 제1 부분, 상기 제2 도전 층의 제1 부분, 상기 제3 도전 층의 제1 부분은 제1 도전 비아들에 의해 연결될 수 있다. 상기 제1 도전 층의 제2 부분, 상기 제2 도전 층의 제2 부분, 상기 제3 도전 층의 제2 부분은 제2 도전 비아들에 의해 연결될 수 있다. 상기 제3 도전 층의 제3 부분은 상기 제1 개구 및 상기 제4 개구와 중첩될 수 있다. 상기 제1 도전 비아들, 상기 제2 도전 비아들은 상기 제3 도전 층의 제3 부분과 전기적으로 연결될 수 있다.
실시 예로, 상기 제2 레이어는 상기 유전체 기판 내의 복수의 레이어들을 포함할 수 있다.
실시 예로, 상기 제2 개구의 긴 변(long side)의 길이는 상기 제1 개구의 긴 변의 길이보다 크거나 같게 형성될 수 있다.
실시 예로, 상기 제1 레이어의 표면에서 상기 제3 레이어의 표면까지의 인터벌 거리(h1)는 0.02λ0보다 크거나 같게 형성될 수 있다.
실시 예로, 상기 제1 개구의 에지에서 상기 제2 개구의 에지까지의 인터벌 거리(d)는 0.13λ0보다 크거나 같게 형성될 수 있다.
실시 예로, 상기 제1 개구의 긴 변의 길이(W1)는 λ0보다 크거나 같게 형성될 수 있다. 상기 제1 개구의 짧은 변의 길이(L1)는 0.13λ0보다 크거나 같게 형성될 수 있다.
실시 예로, 상기 안테나 모듈은 상기 유전체 기판상의 상기 제1 개구 내에 배치되는 복수의 더미 패턴을 더 포함할 수 있다. 상기 복수의 더미 패턴의 제1 변 값(L2)은 0 < L2 < L1일 수 있다. 상기 복수의 더미 패턴의 제2 변 값(W2)은 0 < W2 < W1일 수 있다.
실시 예로, 상기 안테나 모듈은 상기 유전체 기판상의 제3 개구 내에 배치되는 복수의 더미 패턴을 더 포함할 수 있다. 상기 복수의 더미 패턴의 제1 변 값(L2)은 0 < L2 < L1일 수 있다. 상기 복수의 더미 패턴의 제2 변 값(W2)은 0 < W2 < W1일 수 있다.
실시 예로, 상기 안테나 모듈은 상기 유전체 기판상의 상기 제1 개구 내에 배치되는 복수의 제1 더미 패턴; 및 상기 유전체 기판상의 제3 개구 내에 배치되는 복수의 제2 더미 패턴을 더 포함할 수 있다. 상기 복수의 제1 더미 패턴은 수직 도전 비아들을 통해 상기 복수의 제2 더미 패턴과 전기적으로 연결될 수 있다.
실시 예로, 상기 제1 개구는 상기 위상 배열 안테나의 전계 방향(electric field direction)에 배치될 수 있다.
실시 예로, 상기 제1 도전 층을 갖는 상기 제1 레이어는 상기 유전체 기판의 표면 내의 제6 개구를 더 포함할 수 있다. 상기 제1 도전 층의 제3 부분은 상기 제2 개구 및 상기 제6 개구 사이에 배치될 수 있다. 상기 제1 도전 층의 제4 부분은 상기 제1 도전 층의 제3 부분에 대향하게 배치될 수 있다.
실시 예로, 상기 제2 도전 층을 갖는 상기 제2 레이어는 상기 유전체 기판의 표면 내의 제7 개구를 더 포함할 수 있다. 상기 제2 도전 층의 제3 부분은 상기 제5 개구 및 상기 제7 개구 사이에 배치될 수 있다. 상기 제1 도전 층의 제4 부분은 상기 제7 개구 주변의 상기 제2 도전 층의 제3 부분에 대향하게 배치될 수 있다.
실시 예로, 상기 제1 도전 층의 제3 부분, 상기 제2 도전 층의 제3 부분 및 상기 제3 도전 층의 제5 부분은 제3 도전 비아들에 의해 연결될 수 있다. 상기 제1 도전 층의 제4 부분, 상기 제2 도전 층의 제4 부분 및 상기 제3 도전 층의 제6 부분은 제4 도전 비아들에 의해 연결될 수 있다. 상기 제3 도전 층의 제4 부분은 상기 제6 개구 및 상기 제7 개구와 중첩될 수 있다. 상기 제3 도전 비아들 및 상기 제4 도전 비아들은 상기 제3 도전 층의 상기 제4 부분과 전기적으로 연결될 수 있다.
상기 또는 다른 목적을 달성하기 위해 본 명세서의 다른 양상에 따른 전자 기기의 안테나 모듈은 유전체 기판(dielectric cover substrate)에 구현되는 위상 배열 안테나(phased array antenna)로 구현된다. 상기 유전체 기판은 상기 유전체 기판의 표면상에 제1 개구(opening) 및 제2 개구를 포함하는 제1 도전 층을 갖는 제1 레이어; 상기 유전체 기판 내에 제4 개구 및 제5 개구를 포함하는 제2 도전 층을 갖는 제2 레이어; 및 상기 유전체 기판 내에 제3 개구를 포함하는 제3 도전 층을 갖는 제3 레이어를 포함할 수 있다. 상기 위상 배열 안테나는 상기 유전체 기판의 표면 상의 기생 패치 소자들, 상기 유전체 기판 내의 패치 소자들 및 상기 유전체 기판 내의 상기 패치 소자들 상의 각각의 포지티브 안테나 피드 단자들에 결합되는 각각의 전송 라인 경로들을 포함할 수 있다.
실시 예로, 상기 안테나 모듈은 유전체 커버 층 (dielectric cover layer); 및 상기 유전체 커버 층에 대향하여 장착되는 표면을 갖는 유전체 기판을 포함할 수 있다.
실시 예로, 상기 제1 도전 층의 제1 부분은 상기 제1 개구와 상기 제2 개구 사이에 배치되고, 상기 제1 도전 층의 제2 부분은 상기 제1 개구 주변의 상기 제1 도전 층의 제1 부분에 대향하게 형성될 수 있다. 상기 제2 도전 층의 제1 부분은 상기 제4 개구와 상기 제5 개구 사이에 배치되고, 상기 제2 도전 층의 제2 부분은 상기 제4 개구 주변의 상기 제2 도전 층의 제1 부분에 대향하게 형성될 수 있다.
실시 예로, 상기 유전체 기판은 복수의 도전 트레이스들을 갖는 제4 레이어; 및 그라운드로 동작하는 제4 도전 층을 갖는 제5 레이어를 포함할 수 있다. 상기 유전체 기판은 상기 유전체 기판 상의 위상 배열 안테나(phased array antenna)를 포함할 수 있다.
실시 예로, 상기 위상 배열 안테나는 상기 유전체 기판의 표면에 있는 복수의 패치 소자들 및 상기 유전체 기판 내의 상기 패치 소자들 상의 포지티브 안테나 피드 단자에 결합되는 전송 라인 경로들을 포함할 수 있다. 상기 위상 배열 안테나는 10GHz에서 300GHz 사이의 주파수에서 무선 주파수 신호들(radio-frequency signals)을 상기 유전체 커버 층을 통해 전송하도록 구성될 수 있다. 상기 패치 소자들은 상기 제1 도전 층의 상기 제2 개구 내에 배치되고, 상기 전송 라인 경로들은 상기 제2 레이어의 상기 제5 개구 및 상기 제3 레이어의 상기 제3 개구 내에 배치될 수 있다.
실시 예로, 상기 제1 도전 층의 제1 부분, 상기 제2 도전 층의 제1 부분, 상기 제3 도전 층의 제1 부분은 제1 도전 비아들에 의해 연결될 수 있다. 상기 제1 도전 층의 제2 부분, 상기 제2 도전 층의 제2 부분, 상기 제3 도전 층의 제2 부분은 제2 도전 비아들에 의해 연결될 수 있다. 상기 제3 도전 층의 제3 부분은 상기 제1 개구 및 상기 제4 개구와 중첩될 수 있다. 상기 제1 도전 비아들, 상기 제2 도전 비아들은 상기 제3 도전 층의 제3 부분과 전기적으로 연결될 수 있다.
상기 또는 다른 목적을 달성하기 위해 본 명세서의 또 다른 양상에 따른 전자 기기의 안테나 모듈은 유전체 기판(dielectric cover substrate)에 구현되는 위상 배열 안테나(phased array antenna)로 구현된다. 상기 유전체 기판은 상기 유전체 기판의 표면상에 제1 개구(opening) 및 제2 개구 및 제6 개구를 포함하는 제1 도전 층을 갖는 제1 레이어; 상기 유전체 기판 내에 제4 개구 및 제5 개구 및 제7 개구를 포함하는 제2 도전 층을 갖는 제2 레이어; 및 상기 유전체 기판 내에 제3 개구를 포함하는 제3 도전 층을 갖는 제3 레이어를 포함할 수 있다. 상기 안테나 모듈은 유전체 커버 층 (dielectric cover layer); 및 상기 유전체 커버 층에 대향하여 장착되는 표면을 갖는 유전체 기판을 포함할 수 있다. 상기 위상 배열 안테나는 상기 유전체 기판의 표면에 있는 복수의 패치 소자들 및 상기 유전체 기판 내의 상기 패치 소자들 상의 포지티브 안테나 피드 단자에 결합되는 전송 라인 경로들을 포함할 수 있다.
실시 예로, 상기 제1 도전 층의 제1 부분은 상기 제1 개구와 상기 제2 개구 사이에 배치되고, 상기 제1 도전 층의 제2 부분은 상기 제1 개구 주변의 상기 제1 도전 층의 제1 부분에 대향하게 형성될 수 있다. 상기 제1 도전 층의 제3 부분은 상기 제2 개구와 상기 제6 개구 사이에 배치되고, 상기 제1 도전 층의 제4 부분은 상기 제6 개구 주변의 상기 제1 도전 층의 제3 부분에 대향하게 형성될 수 있다. 상기 제2 도전 층의 제1 부분은 상기 제4 개구와 상기 제5 개구 사이에 배치되고, 상기 제2 도전 층의 제2 부분은 상기 제4 개구 주변의 상기 제2 도전 층의 제1 부분에 대향하게 형성될 수 있다. 상기 제2 도전 층의 제3 부분은 상기 제4 개구와 상기 제7 개구 사이에 배치되고, 상기 제1 도전 층의 제4 부분은 상기 제7 개구 주변의 상기 제2 도전 층의 제3 부분에 대향하게 형성될 수 있다.
실시 예로, 상기 유전체 기판은 복수의 도전 트레이스들을 갖는 제4 레이어; 및 그라운드로 동작하는 제4 도전 층을 갖는 제5 레이어를 포함할 수 있다. 상기 유전체 기판은 상기 유전체 기판 상의 위상 배열 안테나(phased array antenna)를 포함할 수 있다.
실시 예로, 상기 위상 배열 안테나는 상기 유전체 기판의 표면에 있는 복수의 패치 소자들 및 상기 유전체 기판 내의 상기 패치 소자들 상의 포지티브 안테나 피드 단자에 결합되는 전송 라인 경로들을 포함할 수 있다. 상기 위상 배열 안테나는 10GHz에서 300GHz 사이의 주파수에서 무선 주파수 신호들(radio-frequency signals)을 상기 유전체 커버 층을 통해 전송하도록 구성될 수 있다. 상기 패치 소자들은 상기 제1 도전 층의 상기 제2 개구 내에 배치되고, 상기 전송 라인 경로들은 상기 제2 레이어의 상기 제5 개구 및 상기 제3 레이어의 상기 제3 개구 내에 배치될 수 있다.
실시 예로, 상기 제1 도전 층의 제1 부분, 상기 제2 도전 층의 제1 부분, 상기 제3 도전 층의 제1 부분은 제1 도전 비아들에 의해 연결될 수 있다. 상기 제1 도전 층의 제2 부분, 상기 제2 도전 층의 제2 부분, 상기 제3 도전 층의 제2 부분은 제2 도전 비아들에 의해 연결될 수 있다. 상기 제3 도전 층의 제3 부분은 상기 제1 개구 및 상기 제4 개구와 중첩될 수 있다. 상기 제1 도전 비아들, 상기 제2 도전 비아들은 상기 제3 도전 층의 제3 부분과 전기적으로 연결될 수 있다.
실시 예로, 상기 제1 도전 층의 제3 부분, 상기 제2 도전 층의 제3 부분 및 상기 제3 도전 층의 제4 부분은 제3 도전 비아들에 의해 연결될 수 있다. 상기 제1 도전 층의 제4 부분, 상기 제2 도전 층의 제4 부분 및 상기 제3 도전 층의 제6 부분은 제4 도전 비아들에 의해 연결될 수 있다. 상기 제3 도전 층의 제6 부분은 상기 제6 개구 및 상기 제7 개구와 중첩될 수 있다. 상기 제3 도전 비아들 및 상기 제4 도전 비아들은 상기 제3 도전 층의 제6 부분과 전기적으로 연결될 수 있다.
실시 예로, 상기 전자 기기는 제1 표면 및 제2 표면을 포함하고, 디스플레이 커버 층과 상기 유전체 커버 층을 통해 광을 방출하는 픽셀 회로를 구비하는 디스플레이를 더 포함할 수 있다. 상기 디스플레이 커버는 상기 전자 기기의 제1 표면을 형성하고 상기 유전체 커버 층은 상기 디스플레이 커버 층에 인접하게 형성될 수 있다.
실시 예로, 상기 제1 패치 소자 및 상기 제2 패치 소자는 상기 유전체 커버 층의 표면과 직접 컨택되도록 구성될 수 있다.
실시 예로, 상기 전자 기기는 상기 유전체 기판을 상기 유전체 커버 층에 부착시키는 접착 층을 더 포함할 수 있다. 상기 제1 패치 소자 및 상기 제2 패치 소자는 상기 접착 층과 직접 컨택되도록 구성될 수 있다.
실시 예로, 상기 유전체 커버 층은 제1 유전 상수를 갖고, 상기 접착 층은 상기 제1 유전 상수보다 낮은 제2 유전 상수를 갖도록 구성될 수 있다.
실시 예에 따르면, 상기 주파수의 상기 무선 주파수 신호들은 상기 유전체 커버 층을 통해 전파되는 동안 유효 파장(effective wavelength)을 나타낼 수 있다. 상기 유전체 커버 층은 상기 유효 파장의 0.15 내지 0.3배 사이의 두께를 갖도록 구성될 수 있다.
실시 예로, 상기 유전체 커버 층은 3.0 내지 10.0 사이의 유전 상수를 갖도록 구성될 수 있다.
이와 같은 밀리미터파 대역에서 동작하는 안테나 모듈 및 이를 포함하는 전자 기기의 기술적 효과에 대해 설명하면 다음과 같다.
실시 예에 따르면, 밀리미터파 대역에서 동작하는 광대역 안테나 모듈에서 안테나 소자 간에 형성되는 슬롯 월 구조를 통해 안테나 효율을 향상시킬 수 있다.
실시 예에 따르면 밀리미터파 대역에서 동작하는 광대역 안테나 모듈에서 안테나 소자 간에 형성되는 슬롯 월 구조가 다층 기판 상에서 비아 구조로 형성되어 안테나 효율을 향상시킬 수 있다.
실시 예에 따르면 슬롯 월 구조가 측면 방사 성분을 억제하여 밀리미터파 대역에서 동작하는 안테나 소자의 효율 및 정면 방향으로의 지향성을 향상시킬 수 있다.
실시 예에 따르면, 적층형 안테나 구조와 슬롯 월 구조를 통해 밀리미터파 대역에서 광대역 서비스를 위하여 광대역 동작하면서도 높은 안테나 효율을 갖는 안테나 구조를 제공할 수 있다.
실시 예에 따르면, 슬롯 월 구조와 슬롯 월 내부의 더미 패턴을 통해 밀리미터파 대역에서 높은 안테나 이득과 함께 전체 주파수 대역에서 안테나 이득 평탄도가 개선된 안테나 구조를 제공할 수 있다.
본 명세서의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 본 명세서의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 본 명세서의 바람직한 실시 예와 같은 특정 실시 예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 본 명세서의 일실시예에 따른 영상표시기기를 포함한 전체 무선 AV 시스템의 일 예를 개략적으로 나타낸 도면이다.
도 2는 본 명세서에 따른 무선 인터페이스를 지원하는 전자 기기들의 상세 구성을 나타낸다.
도 3a는 본 명세서에 따른 RTS (Request to Send) 프레임 및 CTS(Clear to Send) 프레임을 나타낸다.
도 3b는 본 명세서의 일 예시에 따른 통신 시스템(400)의 블록도를 예시한다.
도 4는 일 실시 예에 따른 복수의 안테나 모듈과 복수의 송수신부 회로 모듈이 배치되는 전자 기기를 나타낸다.
도 5a는 본 명세서와 관련하여 배열 안테나 모듈이 배치되는 다층 회로 기판과 RFIC가 연결된 구성을 나타낸다.
도 5b는 서로 다른 방사 방향을 갖는 안테나 구조를 나타낸 개념도이다.
도 5c는 실시 예들에 따른 다층 기판과 메인 기판의 결합 구조를 나타낸 것이다.
도 6은 영상표시기기 하부에 배치되는 복수의 통신 모듈과 해당 통신 모듈의 구성과 전면 방향에 배치되는 다른 통신 모듈과의 통신을 수행하는 개념도이다.
도 7은 본 명세서에 따른 밀리미터파 대역에서 동작하는 안테나 모듈의 측면도를 나타낸다.
도 8은 도 7의 안테나 모듈의 전면도를 나타낸다.
도 9는 도 7의 안테나 모듈의 유전체 기판의 각 레이어의 구성을 나타낸다.
도 10은 도 9의 안테나 모듈을 구성하는 다층 기판의 개구 영역에 더미 패턴이 배치된 구조를 나타낸다.
도 11은 도 7의 안테나 모듈의 각 레이어에 형성된 개구 영역을 도 10R과달리 표현한 각 레이어의 구성을 나타낸다.
도 12는 본 명세서에 따른 밀리미터파 대역에서 동작하는 안테나 모듈의 측면도를 나타낸다.
도 13은 도 12의 안테나 모듈의 전면도를 나타낸다.
도 14는 도 12의 안테나 모듈의 유전체 기판의 각 레이어의 구성을 나타낸다.
도 15는 도 7 또는 도 12의 안테나 모듈에서 특정 레이어에 도전 층이 형성되지 않고 도전 비아가 연결되는 구조를 갖는 유전체 기판의 레이어의 구성을 나타낸다.
도 16은 본 명세서에 따른 안테나 모듈에서 U자형 슬롯 월 구조의 개구 길이가 안테나 길이보다 짧게 형성된 구조를 나타낸다.\
도 17a 및 도 17b은 도 16의 안테나 모듈에서 개구들의 길이 변화에 따른 안테나 이득 특성을 나타낸 것이다.
도 18은 도 16의 도전 층의 하부 영역에 개구의 형성 여부에 따른 개구와 그 주변의 전계 분포를 나타낸 것이다.
도 19a 및 도 19b는 U자형 슬롯 월 구조 유무에 따른 안테나 이득 및 방사 패턴을 나타낸 것이다.
도 20a 및 도 20b는 본 명세서의 다양한 실시예들에 따른 더미 패턴 구조를 나타낸다.
도 21은 위상 배열 안테나가 형성된 유전체 기판이 유전체 커버 층 및 디스플레이와 결합된 구조를 나타낸다.
도 22a는 제1 타입 안테나와 제2 타입 안테나가 배열 안테나로 형성된 안테나 모듈이 전자 기기에 배치된 구조를 나타낸다. 도 22b는 복수의 배열 안테나 모듈을 확대한 도면이다.
도 23은 실시 예들에 따른 전자 기기의 특정 위치에서 서로 다른 결합 구조로 결합된 안테나 모듈을 나타낸다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 명세서의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서에서 설명되는 전자 기기에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 PC(slate PC), 태블릿 PC(tablet PC), 울트라북(ultrabook), 웨어러블 디바이스(wearable device, 예를 들어, 워치형 단말기 (smartwatch), 글래스형 단말기 (smart glass), HMD(head mounted display)) 등이 포함될 수 있다.
그러나, 본 명세서에 기재된 실시 예에 따른 구성은 이동 단말기에만 적용 가능한 경우를 제외하면, 디지털 TV, 데스크탑 컴퓨터, 디지털 사이니지 등과 같은 고정 단말기에도 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.
도 1은 본 명세서의 일실시예에 따른 영상표시기기를 포함한 전체 무선 AV 시스템의 일 예를 개략적으로 나타낸 도면이다.
도 1에 도시된 바와 같이, 본 발명의 다른 일실시예에 따른 영상표시기기(100)는 무선 AV 시스템 (또는 방송 네트워크) 및 인터넷 네트워크와 연결되어 있다. 상기 영상표시기기(100)는 예를 들어, 네트워크 TV, 스마트 TV, HBBTV 등이다.
한편, 영상표시기기(100)는 무선 인터페이스를 통해 무선 AV 시스템 (또는 방송 네트워크)와 무선으로 연결되거나 또는 인터넷 인터페이스를 통해 인터넷 네트워크와 무선 또는 유선으로 연결될 수 있다. 이와 관련하여, 영상표시기기(100)는 무선 통신 시스템을 통해 서버 또는 다른 전자 기기와 연결되도록 구성될 수 있다. 일 예로, 영상표시기기(100)는 대용량 고속 데이터를 송신 또는 수신하기 위해 밀리미터파 (mmWave) 대역에서 동작하는 802.111 ay 통신 서비스를 제공할 필요가 있다.
mmWave 대역은 10GHz ~ 300GHz의 임의의 주파수 대역일 수 있다. 본원에서 mmWave 대역은 60GHz 대역의 802.11ay 대역을 포함할 수 있다. 또한, mmWave 대역은 28GHz 대역의 5G 주파수 대역 또는 60GHz 대역의 802.11ay 대역을 포함할 수 있다. 5G 주파수 대역은 약 24~43GHz 대역으로 설정되고, 와 802.11ay 대역은 57~70GHz 또는 57~63GHz 대역으로 설정될 수 있지만, 이에 한정되는 것은 아니다.
한편, 영상표시기기(100)는 무선 인터페이스를 통해 영상표시기기(100) 주변의 전자 기기, 예컨대 셋톱박스 또는 다른 전자 기기와 무선으로 데이터를 송신 또는 수신할 수 있다. 일 예로, 영상표시기기(100)는 영상표시기기의 전면 또는 하부에 배치되는 셋톱 박스 또는 다른 전자 기기, 예컨대 이동 단말기와 무선 AV 데이터를 송신 또는 수신할 수 있다.
영상표시기기(100)는 예를 들어, 무선 인터페이스(101b), 섹션 필터(102b), AIT 필터(103b), 어플리케이션 데이터 처리부(104b), 데이터 처리부(111b), 미디어 플레이어(106b), 인터넷 프로토콜 처리부(107b), 인터넷 인터페이스(108b), 그리고 런타임 모듈(109b)을 포함한다.
방송 인터페이스(101b)를 통해, AIT(Application Information Table) 데이터, 실시간 방송 컨텐트, 어플리케이션 데이터, 그리고 스트림 이벤트가 수신된다. 한편, 상기 실시간 방송 컨텐트는, 리니어 에이브이 컨텐트 (Linear A/V Content)로 명명할 수도 있다.
섹션 필터(102b)는, 무선 인터페이스(101b)를 통해 수신된 4가지 데이터에 대한 섹션 필터링을 수행하여 AIT 데이터는 AIT 필터(103b)로 전송하고, 리니어 에이브이 컨텐트는 데이터 처리부(111b)로 전송하고, 스트림 이벤트 및 어플리케이션 데이터는 어플리케이션 데이터 처리부(104b)로 전송한다.
한편, 인터넷 인터페이스(108b)을 통해, 논 리니어 에이브이 컨텐트(Non-Linear A/V Content) 및 어플리케이션 데이터가 수신된다. 논 리니어 에이브이 컨텐트는 예를 들어, COD(Content On Demand) 어플리케이션이 될 수도 있다. 논 리니어 에이브이 컨텐트는, 미디어 플레이어(106b)로 전송되며, 어플리케이션 데이터는 런타임 모듈(109b)로 전송된다.
나아가, 상기 런타임 모듈(109b)은 도 1에 도시된 바와 같이 예를 들어, 어플리케이션 매니저 및 브라우저를 포함한다. 상기 어플리케이션 매니저는, 예컨대 AIT 데이터를 이용하여 인터랙티브 어플리케이션에 대한 라이프 싸이클을 컨트롤 한다. 그리고, 브라우저는, 예컨대 인터랙티브 어플리케이션을 표시하고 처리하는 기능을 수행한다.
이하에서는 전술한 영상표시기기와 같은 전자 기기에서 무선 인터페이스를 제공하기 위한 안테나를 구비하는 통신 모듈에 대해 상세하게 설명한다. 이와 관련하여, 전자 기기 간에 통신을 위한 무선 인터페이스는 WiFi 무선 인터페이스일 수 있지만, 이에 한정되는 것은 아니다. 일 예로, 전자 기기 간에 고속 데이터 전송을 위해 802.11 ay 표준을 지원하는 무선 인터페이스가 제공될 수 있다.
802.11 ay 표준은 802.11ad 표준의 스루풋(throughput)을 20Gbps이상으로 올리기 위한 후속 표준이다. 802.11ay 무선 인터페이스를 지원하는 전자 기기는 약 57 내지 64GHz의 주파수 대역을 사용하도록 구성될 수 있다. 802.11 ay 무선 인터페이스는 802.11ad 무선 인터페이스에 대한 backward compatibility를 제공하도록 구성될 수 있다 한편, 802.11 ay 무선 인터페이스를 제공하는 전자 기기는 동일 대역을 사용하는 레거시 기기(legacy device)에 대한 공존성(coexistence)를 제공하도록 구성될 수 있다.
802.11ay 표준의 무선 환경과 관련하여, indoor 환경에서는 10미터 이상의 커버리지를 제공하고, LOS(Line of Sight) 채널 조건의 실외(outdoor) 환경에서 100미터 이상의 커버리지를 제공하도록 구성될 수 있다.
802.11ay 무선 인터페이스를 지원하는 전자 기기는 VR 헤드셋 연결성 제공, 서버 백업 지원, 낮은 지연 속도가 필요한 클라우드 어플리케이션을 지원하도록 구성될 수 있다.
802.11ay의 유스 케이스(use case)인 근접 통신 시나리오인 Ultra Short Range(USR) 통신 시나리오는 두 단말 간의 빠른 대용량 데이터 교환을 위한 모델이다. USR 통신 시나리오는 100msec 이내의 빠른 링크 설정(link setup), 1초 이내의 transaction time, 10cm 미만의 초 근접 거리에서 10 Gbps data rate을 제공하면서, 400mW 미만의 낮은 전력 소모를 요구하도록 구성될 수 있다.
802.11ay의 유스 케이스로, 8K UHD Wireless Transfer at Smart Home Usage Model을 고려할 수 있다. 스마트 홈 사용 모델은 가정에서 8K UHD 콘텐츠를 스트리밍하기 위해 소스 장치와 싱크 장치 간 무선 인터페이스를 고려할 수 있다. 이와 관련하여, 소스 장치는 셋톱 박스, 블루 레이 플레이어, 태블릿, 스마트 폰 중 어느 하나이고, 싱크 장치는 스마트 TV, 디스플레이 장치 중 어느 하나일 수 있지만, 이에 한정되는 것은 아니다. 이와 관련하여, 소승 장치 및 싱크 장치 간 거리는 5m 미만의 커버리지에서 비 압축 8K UHD 스트리밍(60fps, 픽셀 당 24 비트, 최소 4:2:2)을 전송하도록 무선 인터페이스가 구성될 수 있다. 이를 위해, 최소 28Gbps의 속도로 데이터가 전자 장치 간에 전달되도록 무선 인터페이스가 구성될 수 있다.
이러한 무선 인터페이스를 제공하기 위해, mmWave 대역에서 동작하는 배열 안테나 및 이를 구비하는 전자 기기와 관련된 실시 예들에 대해 첨부된 도면을 참조하여 설명하기로 한다. 본 명세서는 본 명세서의 정신 및 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있음은 당업자에게 자명하다.
도 2는 본 명세서에 따른 무선 인터페이스를 지원하는 전자 기기들의 상세 구성을 나타낸다. 도 2는 무선 통신 시스템에서 액세스 포인트(110)(일반적으로, 제1 무선 노드) 및 액세스 단말(120)(일반적으로, 제2 무선 노드)의 블록도를 예시한다. 액세스 포인트(110)는 하향링크에 대해 송신 엔티티 및 업링크에 대해 수신 엔티티이다. 액세스 단말(120)은 상향링크에 대해 송신 엔티티 및 다운링크에 대해 수신 엔티티이다. 본원에 사용된 바와 같이, "송신 엔티티"는 무선 채널을 통해 데이터를 송신할 수 있는 독립적으로 동작되는 장치 또는 디바이스이고, "수신 엔티티"는 무선 채널을 통해 데이터를 수신할 수 있는 독립적으로 동작되는 장치 또는 디바이스이다.
도 1 및 도 2를 참조하면, 도 1의 셋톱박스(STB)가 액세스 포인트(110)이고, 도 1의 전자 기기(100)는 액세스 단말(120)일 수 있지만, 이에 한정되는 것은 아니다. 따라서, 액세스 포인트(110)는 대안적으로, 액세스 단말일 수 있고, 액세스 단말(120)은 대안적으로 액세스 포인트일 수 있음을 이해해야 한다.
데이터를 송신하기 위해, 액세스 포인트(110)는 송신 데이터 프로세서(220), 프레임 구축기(222), 송신 프로세서(224), 복수의 트랜시버들(226-1 내지 226-N) 및 복수의 안테나들(230-1 내지 230-N)을 포함한다. 액세스 포인트(110)는 또한 액세스 포인트(110)의 동작들을 제어하기 위한 제어기(234)를 포함한다.
데이터를 송신하기 위해, 액세스 포인트(110)는 송신 데이터 프로세서(220), 프레임 구축기(222), 송신 프로세서(224), 복수의 트랜시버들(226-1 내지 226-N) 및 복수의 안테나들(230-1 내지 230-N)을 포함한다. 액세스 포인트(110)는 또한 액세스 포인트(110)의 동작들을 제어하기 위한 제어기(234)를 포함한다.
동작시에, 송신 데이터 프로세서(220)는 데이터 소스(215)로부터 데이터(예를 들어, 데이터 비트들)를 수신하고, 송신을 위해 데이터를 프로세싱한다. 예를 들어, 송신 데이터 프로세서(220)는 데이터(예를 들어, 데이터 비트들)를 인코딩된 데이터로 인코딩할 수 있고, 인코딩된 데이터를 데이터 심볼들로 변조할 수 있다. 송신 데이터 프로세서(220)는 상이한 MCS들(modulation and coding schemes)을 지원할 수 있다. 예를 들어, 송신 데이터 프로세서(220)는 복수의 상이한 코딩 레이트들 중 임의의 하나에서 (예를 들어, LDPC(low-density parity check) 인코딩을 사용하여) 데이터를 인코딩할 수 있다. 또한, 송신 데이터 프로세서(220)는, BPSK, QPSK, 16QAM, 64QAM, 64APSK, 128APSK, 256QAM 및 256APSK를 포함하지만 이에 제한되는 것은 아닌 복수의 상이한 변조 방식들 중 임의의 하나를 사용하여 인코딩된 데이터를 변조할 수 있다.
제어기(234)는, (예를 들어, 다운링크의 채널 조건들에 기초하여) 어느 MCS(modulation and coding scheme)를 사용할지를 특정하는 커맨드를 송신 데이터 프로세서(220)에 전송할 수 있다. 송신 데이터 프로세서(220)는 데이터 소스(215)로부터의 데이터를 특정된 MCS에 따라 인코딩 및 변조할 수 있다. 송신 데이터 프로세서(220)가, 데이터 스크램블링 및/또는 다른 프로세싱과 같이, 데이터에 대한 추가적인 프로세싱을 수행할 수 있음을 인식해야 한다. 송신 데이터 프로세서(220)는 프레임 구축기(222)에 데이터 심볼들을 출력한다.
프레임 구축기(222)는 프레임(또한 패킷으로 지칭됨)을 구성하고, 그 프레임의 데이터 페이로드에 데이터 심볼들을 삽입한다. 프레임은 프리앰블, 헤더 및 데이터 페이로드를 포함할 수 있다. 프리앰블은 액세스 단말(120)이 프레임을 수신하는 것을 보조하기 위해, STF(short training field) 시퀀스 및 CE(channel estimation) 시퀀스를 포함할 수 있다. 헤더는 데이터의 길이 및 데이터를 인코딩 및 변조하기 위해 사용되는 MCS와 같은 페이로드 내의 데이터와 관련된 정보를 포함할 수 있다. 이러한 정보는 액세스 단말(120)이 데이터를 복조 및 디코딩하도록 허용한다. 페이로드 내의 데이터는 복수의 블록들 사이에서 분할될 수 있고, 각각의 블록은 데이터의 일부 및 GI(guard interval)를 포함하여 수신기가 위상 추적하는 것을 보조할 수 있다. 프레임 구축기(222)는 프레임을 송신 프로세서(224)에 출력한다.
송신 프로세서(224)는 하향링크 상에서의 송신을 위해 프레임을 프로세싱한다. 예를 들어, 송신 프로세서(224)는 상이한 송신 모드들, 예를 들어, OFDM(orthogonal frequency-division multiplexing) 송신 모드 및 SC(single-carrier) 송신 모드를 지원할 수 있다. 이러한 예에서, 제어기(234)는 어느 송신 모드를 사용할 지를 특정하는 커맨드를 송신 프로세서(224)에 전송할 수 있고, 송신 프로세서(224)는 특정된 송신 모드에 따른 송신을 위해 프레임을 프로세싱할 수 있다. 송신 프로세서(224)는, 다운링크 신호의 주파수 구성이 특정 스펙트럼 요건들을 충족하도록 프레임에 스펙트럼 마스크를 적용할 수 있다.
송신 프로세서(224)는 MIMO(multiple-input-multiple-output) 송신을 지원할 수 있다. 이러한 양상들에서, 액세스 포인트(110)는 다수의 안테나들(230-1 내지 230-N) 및 다수의 트랜시버들(226-1 내지 226-N)(예를 들어, 각각의 안테나에 대해 하나)을 포함할 수 있다. 송신 프로세서(224)는 착신 프레임들에 대해 공간 프로세싱을 수행할 수 있고, 복수의 송신 프레임 스트림들을 복수의 안테나들에 제공할 수 있다. 트랜시버들(226-1 내지 226-N)은 각각의 송신 프레임 스트림들을 수신 및 프로세싱(예를 들어, 아날로그로 변환, 증폭, 필터링 및 주파수 상향변환)하여, 안테나들(230-1 내지 230-N)을 통한 송신을 위한 송신 신호들을 각각 생성한다.
데이터를 송신하기 위해, 액세스 단말(120)은 송신 데이터 프로세서(260), 프레임 구축기(262), 송신 프로세서(264), 복수의 트랜시버들(266-1 내지 266-M) 및 복수의 안테나들(270-1 내지 270-M)(예를 들어, 트랜시버 당 하나의 안테나)을 포함한다. 액세스 단말(120)은 업링크 상에서 데이터를 액세스 포인트(110)에 송신할 수 있고 그리고/또는 데이터를 다른 액세스 단말에 (예를 들어, 피어-투-피어 통신을 위해) 송신할 수 있다. 액세스 단말(120)은 또한 액세스 단말(120)의 동작들을 제어하기 위한 제어기(274)를 포함한다.
트랜시버들(266-1 내지 266-M)은 하나 이상의 안테나들(270-1 내지 270-M)을 통한 송신을 위해 송신 프로세서(264)의 출력을 수신 및 프로세싱(예를 들어, 아날로그로 변환, 증폭, 필터링 및 주파수 상향변환)한다. 예를 들어, 트랜시버(266)는 송신 프로세서(264)의 출력을 60 GHz 대역의 주파수를 갖는 송신 신호로 상향 변환할 수 있다. 따라서, 본 명세서에 따른 안테나 모듈은 60 GHz 대역, 일 예로 약 57 내지 63GHz 대역에서 빔포밍 동작하도록 구성될 수 있다. 또한, 안테나 모듈은 60 GHz 대역에서 빔포밍 동작하면서 MIMO 송신을 지원하도록 구성될 수 있다.
이와 관련하여, 안테나들(270-1 내지 270-M)과 트랜시버들(266-1 내지 266-M)은 다층 회로 기판에 통합된 형태로 구현될 수 있다. 이를 위해, 안테나들(270-1 내지 270-M) 중 수직 편파로 동작하는 안테나는 다층 회로 기판 내부에 수직하게 배치될 수 있다.
데이터를 수신하기 위해, 액세스 포인트(110)는 수신 프로세서(242) 및 수신 데이터 프로세서(244)를 포함한다. 동작시에, 트랜시버들(226-1 내지 226-N)은 신호를 (예를 들어, 액세스 단말(120)로부터) 수신하고, 수신된 신호를 공간 프로세싱(예를 들어, 주파수 하향변환, 증폭, 필터링 및 디지털로 변환)한다.
수신 프로세서(242)는 트랜시버들(226-1 내지 226-N)의 출력들을 수신하고, 출력들을 프로세싱하여 데이터 심볼들을 복원한다. 예를 들어, 액세스 포인트(110)는 프레임에서 (예를 들어, 액세스 단말(120)로부터의) 데이터를 수신할 수 있다. 이러한 예에서, 수신 프로세서(242)는 프레임의 프리앰블 내의 STF 시퀀스를 사용하여 프레임의 시작을 검출할 수 있다. 수신기 프로세서(242)는 또한 AGC(automatic gain control) 조절을 위해 STF를 사용할 수 있다. 수신 프로세서(242)는 또한 (예를 들어, 프레임의 프리앰블 내의 CE 시퀀스를 사용하여) 채널 추정을 수행할 수 있고, 채널 추정에 기초하여 수신된 신호에 대해 채널 등화를 수행할 수 있다.
수신 데이터 프로세서(244)는 수신 프로세서(242)로부터의 데이터 심볼들 및 제어기(234)로부터의 대응하는 MSC 방식의 표시를 수신한다. 수신 데이터 프로세서(244)는 데이터 심볼들을 복조 및 디코딩하여, 표시된 MSC 방식에 따라 데이터를 복원하고, 복원된 데이터(예를 들어, 데이터 비트들)를 저장 및/또는 추가적인 프로세싱을 위해 데이터 싱크(246)에 출력한다.
액세스 단말(120)은 OFDM 송신 모드 또는 SC 송신 모드를 사용하여 데이터를 송신할 수 있다. 이러한 경우에, 수신 프로세서(242)는 선택된 송신 모드에 따라 수신 신호를 프로세싱할 수 있다. 또한 앞서 논의된 바와 같이, 송신 프로세서(264)는 MIMO(multiple-input-multiple-output) 송신을 지원할 수 있다. 이러한 경우에, 액세스 포인트(110)는 다수의 안테나들(230-1 내지 230-N) 및 다수의 트랜시버들(226-1 내지 226-N)(예를 들어, 각각의 안테나에 대해 하나)을 포함한다. 따라서, 본 명세서에 따른 안테나 모듈은 60 GHz 대역, 일 예로 약 57 내지 63GHz 대역에서 빔포밍 동작하도록 구성될 수 있다. 또한, 안테나 모듈은 60 GHz 대역에서 빔포밍 동작하면서 MIMO 송신을 지원하도록 구성될 수 있다.
이와 관련하여, 안테나들(230-1 내지 230-M)과 트랜시버들(226-1 내지 226-M)은 다층 회로 기판에 통합된 형태로 구현될 수 있다. 이를 위해, 안테나들(230-1 내지 230-M) 중 수직 편파로 동작하는 안테나는 다층 회로 기판 내부에 수직하게 배치될 수 있다.
한편, 각각의 트랜시버는 각각의 안테나로부터 신호를 수신 및 프로세싱(예를 들어, 주파수 하향변환, 증폭, 필터링, 및 디지털로 변환)한다. 수신 프로세서(242)는 트랜시버들(226-1 내지 226-N)의 출력들에 대해 공간 프로세싱을 수행하여 데이터 심볼들을 복원할 수 있다.
액세스 포인트(110)는 또한 제어기(234)에 커플링되는 메모리(236)를 포함한다. 메모리(236)는, 제어기(234)에 의해 실행되는 경우, 제어기(234)로 하여금 본원에 설명된 동작들 중 하나 이상을 수행하게 하는 명령들을 저장할 수 있다. 유사하게, 액세스 단말(120)은 또한 제어기(274)에 커플링되는 메모리(276)를 포함한다. 메모리(276)는, 제어기(274)에 의해 실행되는 경우, 제어기(274)로 하여금 본원에 설명된 동작들 중 하나 이상을 수행하게 하는 명령들을 저장할 수 있다.
한편, 본 명세서에 따른 802.11 ay 무선 인터페이스를 지원하는 전자 기기는 다른 전자 기기와 통신하기 위해 통신 매체가 이용가능한지 여부를 결정한다. 이를 위해, 전자 기기는 RTS (Request to Send) 부분 및 제1 빔 트레이닝 시퀀스를 포함하는 RTS-TRN 프레임을 송신한다. 이와 관련하여, 도 3a는 본 명세서에 따른 RTS (Request to Send) 프레임 및 CTS(Clear to Send) 프레임을 나타낸다. 이와 관련하여, 발신 디바이스는, 하나 이상의 데이터 프레임들을 목적지 디바이스로 전송하기 위해 통신 매체가 이용가능한지 여부를 결정하기 위해 RTA 프레임을 사용할 수 있다. RTS 프레임을 수신하는 것에 대한 응답으로, 목적지 디바이스는, 통신 매체가 이용 가능하면 발신 디바이스에 CTS(Clear to Send) 프레임을 다시 전송한다. CTS 프레임을 수신하는 것에 대한 응답으로, 발신 디바이스는 목적지 디바이스에 하나 이상의 데이터 프레임들을 전송한다. 하나 이상의 데이터 프레임들을 성공적으로 수신하는 것에 대한 응답으로, 목적지 디바이스는 발신 디바이스에 하나 이상의 확인응답("ACK") 프레임들을 전송한다.
도 3a (a)를 참조하면, 프레임(300)은 프레임 제어 필드(310), 지속기간 필드(312), 수신기 어드레스 필드(314), 송신기 어드레스 필드(316) 및 프레임 체크 시퀀스 필드(318)를 포함하는 RTS 부분을 포함한다. 개선된 통신 및 간섭 감소 목적을 위해 프레임(300)은 목적지 디바이스 및 하나 이상의 이웃 디바이스들의 각각의 안테나들을 구성하기 위한 빔 트레이닝 시퀀스 필드(320)를 더 포함한다.
도 3a (b)를 참조하면, CTS 프레임(350)은 프레임 제어 필드(360), 지속기간 필드(362), 수신기 어드레스 필드(364) 및 프레임 체크 시퀀스 필드(366)를 포함하는 CTS 부분을 포함한다. 개선된 통신 및 간섭 감소 목적을 위해, 프레임(350)은 발신 디바이스 및 하나 이상의 이웃 디바이스들의 각각의 안테나들을 구성하기 위한 빔 트레이닝 시퀀스 필드(368)를 더 포함한다.
빔 트레이닝 시퀀스 필드(320, 368)는 IEEE 802.11ad 또는 802.11ay에 따른 트레이닝(TRN) 시퀀스를 준수할 수 있다. 발신 디바이스는 목적지 디바이스에 지향적으로 송신하도록 자신의 안테나를 구성하기 위해 빔 트레이닝 시퀀스 필드(368)를 사용할 수 있다. 한편, 발신 디바이스는 목적지 디바이스에서의 송신 간섭을 감소시키기 위해, 자신들 각각의 안테나들을 구성하기 위해 빔 트레이닝 시퀀스 필드를 사용할 수 있다. 이 경우, 목적지 디바이스를 목적으로 하는 널들을 갖는 안테나 방사 패턴을 생성하도록 자신들 각각의 안테나들을 구성하기 위해 빔 트레이닝 시퀀스 필드를 사용할 수 있다.
따라서, 802.11 ay 무선 인터페이스를 지원하는 전자 기기들은 빔 트레이닝 시퀀스에 따라 결정된 빔포밍 패턴으로 상호 간에 낮은 간섭 수준을 갖도록 초기 빔을 형성할 수 있다. 이와 관련하여, 도 3b는 본 명세서의 일 예시에 따른 통신 시스템(400)의 블록도를 예시한다. 도 3b에 도시된 바와 같이, 제1 및 제2 디바이스(410, 420)는 메인 빔이 방향이 일치되도록 하여 통신 성능을 향상시킬 수 있다. 한편, 제1 및 제2 디바이스(410, 420)는 제3 디바이스(430)와의 간섭을 저감하기 위해, 신호 강도가 약한 신호-널을 특정 방향으로 형성할 수 있다.
이러한 메인 빔 및 신호 널 형성과 관련하여, 본 명세서에 따른 복수의 전자 기기들은 배열 안테나를 통해 빔포밍을 수행하도록 구성될 수 있다. 도 3b를 참조하면, 복수의 전자 기기들 중 일부는 단일 안테나를 통해 다른 전자 기기의 배열 안테나와 통신하도록 구성될 수도 있다. 이와 관련하여, 단일 안테나를 통해 통신하는 경우 빔 패턴은 무지향성 패턴(omnidirectional pattern)으로 형성된다.
도 3b를 참조하면, 제1 내지 제3 디바이스(410 내지 430)이 빔포밍을 수행하고, 제4 디바이스(440)가 빔포밍을 수행하지 않는 것으로 도시되었지만, 이에 한정되는 것은 아니다. 따라서, 제1 내지 제4 디바이스(410) 중 3개는 빔포밍을 수행하고, 다른 하나는 빔포밍을 수행하지 않도록 구성될 수 있다.
다른 예로 제1 내지 제4 디바이스(410) 중 어느 하나만 빔포밍을 수행하고, 나머지 3개의 디바이스들은 빔포밍을 수행하지 않도록 구성될 수 있다. 또 다른 예로, 제1 내지 제4 디바이스(410) 중 2개는 빔포밍을 수행하도 다른 2개는 빔포밍을 수행하지 않도록 구성될 수 있다. 또 다른 예로, 제1 내지 제4 디바이스(410) 전부가 빔포밍을 수행하도록 구성될 수 있다.
도 3a 및 도 3b를 참조하면, 제1 디바이스(410)는, CTS-TRN 프레임(350)의 수신기 어드레스 필드(364)에 표시된 어드레스에 기초하여 자신이 CTS-TRN 프레임(350)의 의도된 수신 디바이스라고 결정한다. 자신이 CTS-TRN 프레임(350)의 의도된 수신 디바이스라고 결정하는 것에 대한 응답으로, 제1 디바이스(410)는 선택적으로, 실질적으로 제2 디바이스(420)를 목적으로 하는 지향성 송신을 위해 자신의 안테나를 구성하도록 수신된 CTS-TRN(350)의 빔 트레이닝 시퀀스 필드(368)의 빔 트레이닝 시퀀스를 사용할 수 있다. 즉, 제1 디바이스(410)의 안테나는 실질적으로 제2 디바이스(420)를 목적으로 하는 1차 로브(예를 들어, 가장 높은 이득 로브) 및 다른 방향들을 목적으로 하는 비-1차 로브들을 갖는 안테나 방사 패턴을 생성하도록 구성된다.
제2 디바이스(420)는 자신이 이전에 수신한 RTS-TRN 프레임(300)의 빔 트레이닝 시퀀스 필드(320)의 빔 트레이닝 시퀀스에 기초하여 제1 디바이스(410)에 대한 방향을 이미 알기 때문에, 제2 디바이스(420)는 선택적으로 제1 디바이스(410)를 목적으로 하는 지향성 수신(예를 들어, 1차 안테나 방사 로브)을 위해 자신의 안테나를 구성할 수 있다. 따라서, 제1 디바이스(410)의 안테나는 제2 디바이스(420)에 대한 지향성 송신을 위해 구성되고, 제2 디바이스(420)의 안테나는 제1 디바이스(410)로부터의 지향성 수신을 위해 구성되는 동안, 제1 디바이스(410)는 하나 이상의 데이터 프레임들을 제2 디바이스(420)에 송신한다. 이에 따라, 제1 및 제2 디바이스(410, 420)는 1차 로브 (메인 빔)을 통해 하나 이상의 데이터 프레임들의 지향성 송신/수신(DIR-TX/RX)을 수행한다.
한편, 제1 및 제2 디바이스(410, 420)는 비-1차 로브들을 갖는 안테나 방사 패턴에 의한 제3 디바이스(430)와 간섭을 저감하기 위해 제3 디바이스(430)의 빔 패턴을 일부 수정하도록 할 수 있다.
이와 관련하여, 제3 디바이스(430)는, CTS-TRN 프레임(350)의 수신기 어드레스 필드(364)에 표시된 어드레스에 기초하여 자신이 CTS-TRN 프레임(350)의 의도된 수신 디바이스가 아니라고 결정한다. 자신이 CTS-TRN 프레임(350)의 의도된 수신 디바이스가 아니라고 결정하는 것에 대한 응답으로, 제3 디바이스(430)는 실질적으로 제2 디바이스(420) 및 제1 디바이스(410)를 목적으로 하는 널들을 각각 갖는 안테나 방사패턴을 생성하도록 자신의 안테나를 구성하기 위해, 수신된 CTS-TRN(350)의 빔 트레이닝 시퀀스 필드(368)의 빔 트레이닝 시퀀스 및 이전에 수신된 RTS-TRN 프레임(300)의 빔 트레이닝 시퀀스 필드(320)의 시퀀스를 사용한다. 널들(nulls)은 이전에 수신된 RTS-TRN 프레임(300) 및 CTS-TRN 프레임(350)의 추정된 도달 각도에 기초할 수 있다. 일반적으로, 제3 디바이스(430)는 제1 디바이스(410) 및 제2 디바이스(420)를 목적으로 하는 (예를 들어, (예를 들어, 원하는 BER, SNR, SINR 및/또는 다른 하나 이상의 통신 속성들을 달성하기 위해) 이러한 디바이스들(410및 420)에서의 추정된 간섭을 정의된 임계치 이하로 달성하기 위해) 원하는 신호 전력들, 거부들 또는 이득들을 각각 갖는 안테나 방사 패턴을 생성한다.
제3 디바이스(430)는, 제1 및 제2 디바이스들(410 및 420)을 향하는 방향들에서 안테나 이득들을 추정하고, 제3 디바이스(430)와 제1 및 제2 디바이스들(410 및 420) 사이의 안테나 상호성 차이들(예를 들어, 송신 안테나 이득 - 수신 안테나 이득)을 추정하고, 제1 및 제2 디바이스들(410 및 420)에서 대응하는 추정된 간섭을 결정하기 위해 하나 이상의 섹터들에 걸쳐 상기의 것들을 각각 계산함으로써, 자신의 안테나 송신 방사 패턴을 구성할 수 있다.
제3 디바이스(430)는, 제4 디바이스(440)가 수신하는, 제4 디바이스(440)에 대해 의도된 RTS-TRN 프레임(300)을 송신한다. 제3 디바이스(430)는, 제1 디바이스(410) 및 제2 디바이스(420)가 RTS-TRN 프레임(300) 및 CTS-TRN 프레임(350)의 지속기간 필드들(312 및 362)의 지속기간 필드들에 각각 표시된 지속기간에 기초하여 통신하고 있는 한 이러한 디바이스들을 목적으로 하는 널들을 갖는 안테나 구성을 유지한다. 제3 디바이스(430)의 안테나는 제1 디바이스(410) 및 제2 디바이스(420)를 목적으로 하는 널들을 생성하도록 구성되기 때문에, 제3 디바이스(430)에 의한 RTS-TRN 프레임(300)의 송신은 제1 디바이스(410) 및 제2 디바이스(420)에서 감소된 간섭을 각각 생성할 수 있다.
따라서, 본 명세서에서 개시되는 802.11 ay 무선 인터페이스를 지원하는 전자 기기들은 배열 안테나를 이용하여 상호 간에 메인 빔 방향을 일치시키면서 간섭 저감을 위해 신호 널 방향을 특정 방향으로 형성할 수 있다. 이를 위해, 복수의 전자 기기들은 빔 트레이닝 시퀀스를 통해 초기 빔 방향을 형성하고, 주기적으로 업데이트되는 빔 트레이닝 시퀀스를 통해 빔 방향을 변경할 수 있다.
전술한 바와 같이, 전자 기기 간에 고속 데이터 통신을 위해 빔 방향을 상호 간에 일치시켜야 한다. 또한, 고속 데이터 통신을 위해 안테나 소자로 전달되는 무선 신호의 손실을 최소화해야 한다. 이를 위해, 배열 안테나는 RFIC가 배치된 다층 기판 내부에 배치될 필요가 있다. 또한, 방사 효율을 위해 배열 안테나는 다층 기판 내부에서 측면 영역에 인접하게 배치될 필요가 있다.
또한, 무선 환경 변화에 적응하기 위해 전자 기기들 간에 빔 트레이닝 시퀀스 업데이트가 필요하다. 빔 트레이닝 시퀀스 업데이트를 위해, RFIC는 모뎀과 같은 프로세서와 주기적으로 신호를 송수신해야 한다. 따라서, 업데이트 지연 시간을 최소화하기 위해 RFIC와 모뎀 간에 제어 신호 송수신도 빠른 시간 내에 이루어져야 한다. 이를 위해, RFIC와 모뎀 간의 연결 경로의 물리적 길이를 감소시킬 필요가 잇다. 이를 위해, 배열 안테나와 RFIC가 배치된 다층 기판에 모뎀이 배치될 수 있다. 또는, 다층 기판에 배열 안테나와 RFIC가 배치되고 메인 기판에 모뎀이 배치되는 구조에서 RFIC와 모뎀 간 연결 길이를 최소화하도록 구성할 수 있다. 이와 관련하여, 상세한 구조는 도 5c에서 설명한다.
이하에서는, 본 명세서에 따른 밀리미터파 대역에서 동작 가능한 배열 안테나를 구비하는 전자 기기에 대해 설명하기로 한다. 이와 관련하여, 도 4는 일 실시 예에 따른 복수의 안테나 모듈과 복수의 송수신부 회로 모듈이 배치되는 전자 기기를 나타낸다. 도 4를 참조하면, 복수의 안테나 모듈과 다수의 송수신부 회로 모듈이 배치되는 가전 기기는 텔레비전(television)일 수 있지만, 이에 한정되는 것은 아니다. 따라서, 본 명세서에서 다수의 안테나 모듈과 다수의 송수신부 회로 모듈이 배치되는 가전 기기는 밀리미터파 대역에서 통신 서비스를 지원하는 임의의 가전기기 또는 디스플레이 장치를 포함할 수 있다.
도 4를 참조하면, 전자 기기(1000)는 복수의 안테나 모듈들(ANT 1 내지 ANT4), 및 안테나 모듈들(ANT 1 내지 ANT4)과 복수의 송수신부 회로 모듈들(transceiver circuit modules, 1210a 내지 1210d)를 포함한다. 이와 관련하여, 복수의 송수신부 회로 모듈들(1210a 내지 1210d)은 전술한 송수신부 회로(1250)에 해당할 수 있다. 또는, 복수의 송수신부 회로 모듈들(1210a 내지 1210d)은 송수신부 회로(1250)의 일부 구성 또는 안테나 모듈과 송수신부 회로(1250) 사이에 배치되는 프론트 엔드 모듈의 일부 구성일 수 있다.
복수의 안테나 모듈들(ANT 1 내지 ANT4)은 복수의 안테나 소자들이 배치된 배열 안테나로 구성될 수 있다. 안테나 모듈들(ANT 1 내지 ANT4)의 소자 개수는 도시된 바와 같이 2개, 3개, 4개 등에 한정되는 것은 아니다. 예를 들어, 안테나 모듈들(ANT 1 내지 ANT4)의 소자 개수는 2개, 4개, 8개, 16개 등으로 확장 가능하다. 또한, 안테나 모듈들(ANT 1 내지 ANT4)의 소자는 동일한 개수 또는 상이한 개수로 선택될 수 있다. 복수의 안테나 모듈들(ANT 1 내지 ANT4)은 디스플레이의 서로 다른 영역 또는 전자 기기의 하부 또는 측면에 배치될 수 있다. 복수의 안테나 모듈들(ANT 1 내지 ANT4)이 디스플레이의 상부, 좌측, 하부 및 우측에 배치될 수 있지만, 이러한 배치 구조에 한정되는 것은 아니다. 다른 예로, 복수의 안테나 모듈들(ANT 1 내지 ANT4)이 디스플레이의 좌측 상부, 우측 상부, 좌측 하부 및 우측 하부에 배치될 수도 있다.
안테나 모듈들(ANT 1 내지 ANT4)은 임의의 주파수 대역에서 신호를 특정 방향으로 송신 및 수신하도록 구성될 수 있다. 예를 들어, 안테나 모듈들(ANT 1 내지 ANT4)은 28GHz 대역, 39GHz 대역, 및 64GHz 대역 중 어느 하나의 대역에서 동작할 수 있다.
전자 기기는 안테나 모듈들(ANT 1 내지 ANT4) 중 둘 이상의 모듈을 통해 서로 다른 엔티티와 연결 상태를 유지하거나 이를 위한 데이터 송신 또는 수신 동작을 수행할 수 있다. 이와 관련하여, 디스플레이 장치에 해당하는 전자 기기는 제1 안테나 모듈(ANT1)을 통해 제1 엔티티와 데이터를 송신 또는 수신할 수 있다. 또한, 전자 기기는 제2 안테나 모듈(ANT2)을 통해 제2 엔티티와 데이터를 송신 또는 수신할 수 있다. 일 예로, 전자 기기는 제1 안테나 모듈(ANT1)을 통해 이동 단말(mobile terminal, UE)과 데이터를 송신 또는 수신할 수 있다. 전자 기기는 제2 안테나 모듈(ANT2)을 통해 셋톱 박스 또는 AP (Access Point)와 같은 제어 장치와 데이터를 송신 또는 수신할 수 있다.
다른 안테나 모듈들, 예컨대 제3 안테나 모듈(ANT3) 및 제4 안테나 모듈(ANT4)을 통해 다른 엔티티와 데이터를 송신 또는 수신할 수 있다. 다른 예로, 제3 안테나 모듈(ANT3) 및 제4 안테나 모듈(ANT4)을 통해 이전에 연결된 제1 및 제2 엔티티 중 적어도 하나를 통해 이중 연결 또는 다중 입출력(MIMO)을 수행할 수 있다.
이동 단말(UE1, UE2)이 전자 기기의 전면 영역에 배치되고, 이동 단말(UE1, UE2)은 제1 안테나 모듈(ANT1)과 통신하도록 구성될 수 있다. 한편, 셋톱 박스(STB) 또는 AP가 전자 기기의 하부 영역에 배치되고, 셋톱 박스(STB) 또는 AP가 제2 안테나 모듈(ANT2)과 통신하도록 구성될 수 있지만, 이에 한정되는 것은 한다. 다른 예로, 제2 안테나 모듈(ANT2)이 하부 영역으로 방사하는 제1 안테나와 전면 영역으로 방사하는 제2 안테나를 모두 구비할 수 있다. 따라서, 제2 안테나 모듈(ANT2)은 제1 안테나를 통해 셋톱 박스(STB) 또는 AP와 통신을 수행하고, 제2 안테나를 통해 이동 단말(UE1, UE2) 중 어느 하나와 통신을 수행할 수 있다.
한편, 이동 단말(UE1, UE2) 중 어느 하나는 전자 기기와 다중 입출력(MIMO)을 수행하도록 구성될 수 있다. 일 예로, UE1은 전자 기기와 빔포밍을 수행하면서 MIMO를 수행하도록 구성될 수 있다. 전술한 바와 같이 영상표시장치에 해당하는 전자 기기는 다른 전자 기기 또는 셋톱 박스와 WiFi 무선 인터페이스를 통해 고속 통신을 수행할 수 있다. 일 예로, 전자 기기는 다른 전자 기기 또는 셋톱 박스와 802.11 ay 무선 인터페이스를 통해 60GHz 대역에서 고속 통신을 수행할 수 있다.
한편, 송수신부 회로 모듈들(1210a 내지 1210d)은 RF 주파수 대역에서 송신 신호 및 수신 신호를 처리하도록 동작 가능하다. 여기서, RF 주파수 대역은 전술한 바와 같이 28GHz 대역, 39GHz 대역, 및 64GHz 대역과 같은 밀리미터 대역의 임의의 주파수 대역일 수 있다. 한편, 송수신부 회로 모듈들(1210a 내지 1210d)은 RF SUB-MODULE (1210a 내지 1210d)로 지칭될 수 있다. 이때, RF SUB-MODULE (1210a 내지 1210d)의 개수는 4개에 한정되는 것은 아니고, 응용에 따라 2개 이상의 임의의 개수로 변경 가능하다.
또한, RF SUB-MODULE들(1210a 내지 1210d)은 RF 주파수 대역의 신호를 IF 주파수 대역의 신호로 변환하거나 또는 IF 주파수 대역의 신호를 RF 주파수 대역의 신호로 변환하는 상향변환 모듈 및 하향변환 모듈을 구비할 수 있다. 이를 위해, 상향변환 모듈 및 하향변환 모듈은 상향 주파수 변환 및 하향 주파수 변환을 수행할 수 있는 로컬 오실레이터(LO: Local Oscillator)를 구비할 수 있다.
한편, 복수의 RF SUB-MODULE들(1210a 내지 1210d)은 복수의 송수신부 회로 모듈들 중 어느 하나의 모듈에서 인접한 송수신부 회로 모듈로 신호가 전달될 수 있다. 이에 따라, 전달되는 신호가 복수의 송수신부 회로 모듈들(1210a 내지 1210d) 전부에 적어도 한 번 전달되도록 구성될 수 있다.
이를 위해, 루프 구조의 데이터 전달 경로(data transfer path)가 추가될 수 있다. 이와 관련하여, 루프 구조의 전송 경로(P2)를 통해, 인접한 RF SUB-MODULE (1210b, 1210c)은 양방향(bi-direction)으로 신호 전달이 가능하다.
또는, 피드백 구조의 데이터 전달 경로가 추가될 수 있다. 이와 관련하여, 피드백 구조의 데이터 전달 경로를 통해, 적어도 하나의 SUB-MODULE(1210c)은 나머지 SUB-MODULE(1210a, 1210b, 1210c)로 일방향(uni-direction)으로 신호 전달이 가능하다.
복수의 RF SUB-MODULE들은 제1 RF SUB-MODULE 내지 제4 RF SUB-MODULE(1210a 내지 1210d)을 포함할 수 있다. 이와 관련하여, 제1 RF SUB-MODULE(1210a)로부터의 신호는 인접한 RF SUB-MODULE (1210b) 및 제4 RF SUB-MODULE(1210d)로 전달될 수 있다. 또한, 제2 RF SUB-MODULE(1210b) 및 제4 RF SUB-MODULE(1210d)은 상기 신호를 인접한 제3 RF SUB-MODULE(1210c)로 전달될 수 있다. 이때, 제2 RF SUB-MODULE(1210b)과 제3 RF SUB-MODULE(1210c) 간에 도 4와 같이 양방향 전송이 가능하면, 이를 루프 구조로 지칭할 수 있다. 반면에, 제2 RF SUB-MODULE(1210b)과 제3 RF SUB-MODULE(1210c) 간에 일방향 전송만 가능하면, 이를 피드백 구조로 지칭할 수 있다. 한편, 피드백 구조에서는 제3 RF SUB-MODULE(1210c)로 전달되는 신호가 적어도 둘 이상일 수 있다.
하지만, 이러한 구조에 제한되는 것은 아니라, 응용에 따라 기저대역 모듈은 제1 내지 제4 RF sub-module(1210a 내지 1210d) 중 특정 모듈에만 구비될 수 있다. 또는, 응용에 따라 기저대역 모듈은 제1 내지 제4 RF sub-module(1210a 내지 1210d)에 구비되지 않고, 별도의 제어부, 즉 기저대역 프로세서(1400)로 구성될 수 있다. 일 예로, 별도의 제어부, 즉 기저대역 프로세서(1400)에 의해서만 제어 신호 전달이 이루어질 수도 있다.
한편, 도 1과 같은 전자 기기에서, 도 2와 같은 무선 인터페이스를 구비하는 전자기기의 구체적인 구성 및 기능에 대해서 이하에서 설명하기로 한다. 전자 기기 간에 밀리미터파(mmWave) 대역의 통신 서비스를 이용하여 전자 기기 간에 데이터를 송신 또는 수신할 필요가 있다. 이와 관련하여, mmWave 무선 인터페이스로 802.11ay 무선 인터페이스를 이용하여 무선 AV(audio-video) 서비스 및/또는 고속 데이터 전송을 제공할 수 있다. 이 경우, 802.11ay 무선 인터페이스에 한정되는 것은 아니고, 60GHz 대역의 임의의 무선 인터페이스가 적용될 수 있다. 이와 관련하여, 전자 기기 간에 고속 데이터 전송을 위해 28GHz 대역 또는 60GHz 대역을 사용하는 5G 또는 6G 무선 인터페이스가 사용될 수도 있다.
4K 이상의 해상도로 영상을 전달하기 위하여 영상표시기기와 같은 전자 기기에서 무선 인터페이스를 제공하는 안테나 및 RFIC (radio frequency integrated chip)에 대한 구체적인 솔루션이 없다는 문제점이 있다. 특히, 영상표시기기와 같은 전자 기기가 건물의 벽에 배치되거나 테이블 위에 배치된 상황을 고려하여, 다른 전자 기기와 무선 AV 데이터를 송신 또는 수신할 필요가 있다. 이를 위해, 안테나 및 RFIC를 영상표시기기의 어느 영역에 배치할지에 대한 구체적인 구성과 안테나 구조가 제시될 필요가 있다.
이와 관련하여, 도 5a는 본 명세서와 관련하여 배열 안테나 모듈이 배치되는 다층 회로 기판과 RFIC가 연결된 구성을 나타낸다. 구체적으로, 본 명세서와 관련하여 AIP (Antenna In Package) 모듈 구조와 가요성 기판에 구현된 안테나 모듈 구조를 나타낸 것이다.
도 5a(a)를 참조하면, AIP (Antenna In Package) 모듈은 mmWave 대역 통신을 위하며, RFIC - PCB - 안테나 통합형으로 구성된다. 이와 관련하여, 배열 안테나 모듈(1100-1)은 도 5(a)와 도시된 바와 같이, 다층 기판(multi-layer PCB)과 일체로 구성될 수 있다. 따라서, 다층 기판과 일체로 구성되는 배열 안테나 모듈(1100-1)을 AIP 모듈로 지칭할 수 있다. 구체적으로, 다층 기판(multi-layer)의 일 측 영역에 배열 안테나 모듈(1100-1)이 배치될 수 있다. 이와 관련하여, 다층 기판의 일 측 영역에 배치되는 배열 안테나 모듈(1100-1)을 이용하여 다층 기판의 측면 영역으로 제1 빔(B1)을 형성할 수 있다.
반면에, 도 5a(b)를 참조하면, 배열 안테나 모듈(1100-2)은 다층 기판 상에 배치될 수 있다. 배열 안테나 모듈(1100-2)의 배치는 도 5a(b)의 구조에 한정되는 것이 이나라, 다층 기판 내부의 임의의 레이어 상에 배치될 수 있다. 이와 관련하여, 다층 기판의 임의의 레이서 상에 배치되는 배열 안테나 모듈(1100-2)을 이용하여 다층 기판의 전면 영역으로 제2 빔(B2)을 형성할 수 있다. 이와 관련하여, 배열 안테나 모듈이 일체로 형성되는 AIP 모듈은 RFIC와 안테나 간의 거리를 최소화하기 위해, 동일 PCB에 배열 안테나(array antenna)가 배치될 수 있다.
한편, AIP 모듈의 안테나는 다층(multi-layer) PCB 제조 공정으로 구현될 수 있고, PCB의 수직/측면 방향으로 신호를 방사할 수 있다. 이와 관련하여, 패치 안테나, 다이폴/모노폴 안테나를 이용하여 이중 편파를 구현할 수 있다. 따라서, 도 5a(a)의 제1 배열 안테나(1100-1)를 다층 기판의 측면 영역에 배치하고, 도 5a(b)의 제2 배열 안테나(1100-2)를 다층 기판의 측면 영역에 배치할 수 있다. 이에 따라, 제1 배열 안테나(1100-1)를 통해 제1 빔(B1)을 생성하고, 제2 배열 안테나(1100-2)를 통해 제2 빔(B2)을 생성할 수 있다.
제1 배열 안테나(1100-1)와 제2 배열 안테나(1100-2)는 동일 편파를 갖도록 구성될 수 있다. 또는, 제1 배열 안테나(1100-1)와 제2 배열 안테나(1100-2)는 직교 편파를 갖도록 구성될 수 있다. 동작할 수도 있다. 이와 관련하여, 제1 배열 안테나(1100-1)는 수직 편파 안테나로 동작하고, 수평 편파 안테나로 동작할 수도 있다. 일 예로, 제1 배열 안테나(1100-1)는 수직 편파를 갖는 모노폴 안테나이고, 제2 배열 안테나는 수평 편파를 갖는 패치 안테나일 수 있다.
한편, 도 5b는 서로 다른 방사 방향을 갖는 안테나 구조를 나타낸 개념도이다.
도 5a(a) 및 도 5b(a)를 참조하면, 다층 기판의 측면 영역에 배치된 안테나 모듈의 방사 방향은 측면 방향에 해당한다. 이와 관련하여, 가요성 기판에 구현된 안테나는 다이폴/모노폴 안테나와 같은 방사 소자로 구성될 수 있다. 즉, 가요성 기판에 구현된 안테나는 end-fire antenna elements일 수 있다.
이와 관련하여, end-fire radiation은 기판과 수평 방향으로 방사하는 안테나에 의해 구현될 수 있다. 이러한 end-fire antenna는 다이폴/모노폴 안테나, 야기-다이폴 안테나, 비발디 안테나, SIW horn 안테나 등으로 구현될 수 있다. 이와 관련하여, 야기-다이폴 안테나와 비발디 안테나는 수평 편파 특성을 갖는다. 한편, 본 명세서에서 제시되는 영상표시기기에 배치되는 안테나 모듈 중 하나는 수직 편파 안테나가 필요하다. 따라서, 수직 편파 안테나로 동작하면서 안테나 노출 부위를 최소화할 수 있는 안테나 구조가 제시될 필요가 있다.
도 5a(b) 및 도 5b(a)를 참조하면, 다층 기판의 전면 영역에 배치된 안테나 모듈의 방사 방향은 전면 방향에 해당한다. 이와 관련하여, AIP 모듈에 배치된 안테나는 패치 안테나와 같은 방사 소자로 구성될 수 있다. 즉, AIP 모듈에 배치된 안테나는 broadside 방향으로 방사하는 broadside antenna elements일 수 있다.
한편, 배열 안테나가 내부에 배치되는 다층 기판은 메인 기판과 일체로 형성되거나 또는 메인 기판과 커넥터에 의해 모듈형으로 결합되도록 구성될 수 있다. 이와 관련하여, 도 5c는 실시 예들에 따른 다층 기판과 메인 기판의 결합 구조를 나타낸 것이다. 도 5c(a)를 참조하면, 다층 기판(1010)에 RFIC(1250)와 모뎀(1400)이 일체로 형성된 구조를 나타낸다. 모뎀(1400)은 기저대역 프로세서(1400)로 지칭될 수 있다. 이에 따라 다층 기판(1010)은 메인 기판과 일체로 형성된다. 이러한 일체형 구조는 전자 기기에 하나의 배열 안테나 모듈만 배치되는 구조에 적용될 수 있다.
반면에, 다층 기판(1010)과 메인 기판(10120)은 커넥터에 의해 모듈형으로 결합되도록 구성될 수 있다. 도 5c(b)를 참조하면, 이와 관련하여, 다층 기판(1010)은 커넥터를 통해 메인 기판(1020)과 인터페이스 되도록 구성될 수 있다. 경우, 다층 기판(1010)에 RFIC(1250)가 배치되고, 메인 기판(1020)에 모뎀(1400)이 배치될 수 있다. 이에 따라 다층 기판(1010)은 메인 기판(1020)과 별도의 기판으로 형성되고, 커넥터를 통해 결합되도록 구성될 수 있다.
이러한 모듈형 구조는 전자 기기에 복수의 배열 안테나 모듈이 배치되는 구조에 적용될 수 있다. 도 5c(b)를 참조하면, 다층 기판(1010)과 제2 다층 기판(1020)이 메인 기판(1020)과 커넥터 연결을 통해 인터페이스 되도록 구성될 수 있다. 메인 기판(1020)에 배치된 모뎀(1400)은 다층 기판(1010)과 제2 다층 기판(1020)에 배치된 RFIC(1250, 1250b)과 전기적으로 결합되도록 구성된다.
한편, AIP 모듈이 영상표시기기와 같은 전자 기기의 하부에 배치되는 경우, 하부 방향 및 전면 방향에 배치되는 다른 통신 모듈들 통신을 수행할 필요가 있다. 이와 관련하여, 도 6은 영상표시기기 하부에 배치되는 복수의 통신 모듈과 해당 통신 모듈의 구성과 전면 방향에 배치되는 다른 통신 모듈과의 통신을 수행하는 개념도이다. 도 6(a)를 참조하면, 영상표시기기(100)의 하부에 서로 다른 통신 모듈(1100-1, 1100-2)이 배치될 수 있다. 도 6(b)를 참조하면, 영상표시기기(100)는 안테나 모듈(1100)을 통해 하부에 배치된 통신 모듈(1100b)과 통신을 수행할 수 있다. 또한, 영상표시기기(100)의 안테나 모듈(1100)을 통해 전면에 배치된 제2 통신 모듈(1100c)과 통신을 수행할 수 있다. 또한, 영상표시기기(100)의 안테나 모듈(1100)을 통해 측면에 배치된 제3 통신 모듈(1100d)과 통신을 수행할 수 있다.
이와 관련하여, 통신 모듈(1100b)은 802.11 ay 무선 인터페이스를 통해 영상표시기기(100)로 고속으로 AV 데이터를 전달하는 셋톱 박스 또는 AP (Access point)일 수 있지만, 이에 한정되는 것이다. 한편, 제2 통신 모듈(1100c)은 802.11 ay 무선 인터페이스를 통해 영상표시기기(100)와 고속으로 데이터를 송수신하는 임의의 전자 기기일 수 있다. 한편, 전면, 하부 및 측면에 배치되는 통신 모듈들(1100b, 1100c,1100d)과 무선 통신을 수행하기 위해, 복수의 배열 안테나들을 구비하는 안테나 모듈(1100)은 서로 다른 방향으로 빔을 형성한다. 구체적으로, 안테나 모듈(1100)은 서로 다른 배열 안테나를 통해 전면 방향(B1), 하부 방향(B2) 및 측면 방향(B3)으로 빔을 형성할 수 있다.
한편, 도 5a(a)와 같은 AIP 모듈 구조에서 RFIC 구동 회로, 방열 구조에 따라 안테나 높이가 증가할 수 있다. 또한, 사용되는 안테나 타입에 따라 도 5(a) a와 같은 AIP 모듈 구조에서 안테나 높이가 증가할 수 있다. 반면에, 도 5a(b)와 같은 다층 기판에 측면 영역에 구현된 안테나 모듈 구조는 안테나를 low-profile 형상으로 구현할 수 있다.
한편, 도 1 내지 도 2와 같은 전자 기기에서, 도 3a 및 도 3b와 같은 구성에서 도 4 및 도 6의 전자 기기의 내부 또는 측면에 배치될 수 있는 도 5a 내지 도 5c의 안테나 모듈의 구체적인 구성에 대해서 설명한다.
영상표시장치와 같은 전자 기기가 주변의 전자 기기와 통신을 수행하기 위해, 안테나를 포함하는 통신 모듈이 구비될 수 있다. 한편, 최근 영상표시장치의 디스플레이 영역이 확장됨에 따라 안테나를 포함하는 통신 모듈의 배치 공간이 감소하게 된다. 이에 따라, 통신 모듈이 구현되는 다층 회로 기판 내부에 안테나를 배치할 필요성이 증가하고 있다.
한편, 전자 기기 간에 통신 서비스를 위한 인터페이스로 WiFi 무선 인터페이스가 고려될 수 있다. 이러한 WiFi 무선 인터페이스를 이용하는 경우, 전자 기기 간에 고속 데이터 전송을 위해 밀리미터파 대역(mmWave)을 이용할 수 있다. 특히, 802.11ay와 같은 무선 인터페이스를 이용하여 전자 기기 간에 고속 데이터 전송이 가능하다.
이와 관련하여, 밀리미터파(mmWave) 대역에서 동작할 수 있는 배열 안테나는 안테나 모듈 내에 실장될 수 있다. 하지만, 이러한 안테나 모듈에 배치되는 안테나와 송수신부 회로와 같은 전자 부품은 전기적으로 연결되도록 구성된다. 이를 위해, 송수신부 회로가 안테나 모듈과 동작 가능하게 결합되고, 안테나 모듈은 다층 기판(multi-layer)로 구성될 수 있다.
이러한 다층 기판 형태의 안테나 모듈에서 안테나 소자가 단일 층으로 구현되는 경우 안테나 소자의 대역폭이 제한되는 문제점이 있다. 한편, 복수의 안테나 소자들을 서로 다른 층에 적층(stack)하는 경우 안테나 소자들 간에 커플링 변화가 주파수 변화에 민감하게 반응할 수 있다.
본 명세서는 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다. 또한, 다른 일 목적은 밀리미터파 대역에서 동작하는 광대역 안테나 모듈 및 이를 구비하는 전자 기기를 제공하기 위한 것이다.
본 명세서의 다른 일 목적은, 밀리미터파 대역에서 동작하는 안테나 소자의 효율을 향상시켜 안테나 이득을 향상시키기 위한 것이다.
본 명세서의 다른 일 목적은, 밀리미터파 대역에서 동작하는 안테나 소자의 원하지 않은 방향으로의 전류 성분을 감소시켜 이중 편파 안테나 구현 시 상호 간섭 수준을 저감하기 위한 것이다.
본 명세서의 다른 일 목적은, RFIC와 안테나 소자가 급전선을 통해 다층 기판 형태의 PCB 내부에서 연결되는 경우 안테나 성능을 최적화하기 위한 것이다.
본 명세서에 따른 밀리미터파 대역에서 동작하는 안테나 모듈 및 이를 포함하는 전자 기기에 대해 설명한다. 이와 관련하여, 도 7은 본 명세서에 따른 밀리미터파 대역에서 동작하는 안테나 모듈의 측면도를 나타낸다. 한편, 도 8은 도 7의 안테나 모듈의 전면도를 나타낸다. 도 9는 도 7의 안테나 모듈의 유전체 기판의 각 레이어의 구성을 나타낸다.
도 7 내지 도 9를 참조하면, 전자 기기는 안테나 모듈을 구비하도록 구성될 수 있다. 안테나 모듈은 유전체 커버 층 (dielectric cover layer)(1010), 유전체 기판 (dielectric substrate)(1020) 및 위상 배열 안테나(phased array antenna)(1100)를 포함하도록 구성될 수 있다.
안테나 모듈의 유전체 기판(1020)은 복수의 도전 층으로 구성될 수 있다. 복수의 도전 층들의 각각은 각각의 레이어를 구성한다. 이와 관련하여, 유전체 기판(1020)은 제1 레이어(1021) 및 제2 레이어(1022)를 포함하도록 구성될 수 있다. 제1 레이어(1021) 및 제2 레이어(1022)는 안테나 소자를 둘러싸도록 형성된 개구의 상부 및 하부 영역에 개구 영역이 형성될 수 있다. 유전체 기판(1020)은 제3 레이어(1023), 제4 레이어(1024) 및 제5 레이어(1025)를 더 포함하도록 구성될 수 있다. 제3 레이어(1023), 제4 레이어(1024) 및 제5 레이어(1025)는 안테나 소자가 배치된 영역에만 개구가 형성될 수 있지만, 이에 한정되는 것은 아니다.
제1 레이어(1021)는 유전체 기판(1020)의 표면상에 제1 개구(opening)(O1) 및 제2 개구(O2)를 포함하는 제1 도전 층(1120)을 갖도록 형성될 수 있다. 제1 도전 층(1120)의 제1 부분(P1)은 제1 개구(O1)와 제2 개구(O2) 사이에 배치될 수 있다. 제1 도전 층(1120)의 제2 부분(P2)은 제1 개구(O1) 주변의 제1 도전 층(1120)의 제1 부분(P1)에 대향하게 배치될 수 있다.
제2 레이어(1022)는 유전체 기판(1020) 내에 제4 개구(O4) 및 제5 개구(O5)를 포함하는 제2 도전 층(1130)을 갖도록 형성될 수 있다. 제2 도전 층(1130)의 제1 부분(P1)은 제4 개구(O4) 및 제5 개구(O5) 사이에 배치될 수 있다. 제2 도전 층(1130)의 제2 부분(P2)은 제4 개구(O4) 주변의 제2 도전 층(1130)의 제1 부분(P1)에 대향하게 배치될 수 있다.
제3 레이어(1023)는 유전체 기판(1020) 내에 제3 개구(O3)를 포함하는 제3 도전 층(1140)을 갖도록 형성될 수 있다. 제4 레이어(1024)는 복수의 도전 트레이스들을 갖도록 형성될 수 있다. 제4 레이어(1024)는 전송 라인 경로들을 형성하는 복수의 도전 트레이스들로 구성될 수 있다 제5 레이어(1025)는 그라운드로 동작하는 제4 도전 층(1150)을 갖도록 형성될 수 있다.
복수의 레이어에 의해 형성되는 복수의 도전 층(1120, 1130, 1140)과 이들을 연결하도록 구성된 도전 비아들(V1, V2)에 의해 안테나 소자(1110)의 일 측에 U자형 월이 형성될 수 있다. 또한, 복수의 레이어에 의해 형성되는 복수의 도전 층(1120, 1130, 1140)과 이들을 연결하도록 구성된 도전 비아들(V3, V4)에 의해 안테나 소자(1110)의 일 측에 U자형 월이 형성될 수 있다. 안테나 소자(1110)는 패치 소자(1110a) 및 전송 라인 경로(1110b)를 포함하도록 구성될 수 있다.
유전체 커버 층(1010)은 유전체 기판(1020)의 상부 영역에 배치될 수 있다. 유전체 커버 층(1010)은 전자 기기의 유전체 구조물로 형성될 수 있고, 위상 배열 안테나(1100)가 외부로 드러나지 않도록 커버 또는 레이돔 역할을 할 수 있다. 유전체 기판(1020)은 유전체 커버 층에 대향하여 장착(mount)되는 표면을 갖도록 형성될 수 있다.
위상 배열 안테나(1100)는 유전체 기판(1020) 상에 배치될 수 있다. 위상 배열 안테나(1100)는 유전체 기판(1020)의 표면에 있는 복수의 패치 소자들(1100a) 및 전송 라인 경로들(1100b)을 포함할 수 있다. 패치 소자들(1100a)은 제1 내지 제4 패치 소자(1110a 내지 1140a)를 포함할 수 있다. 전송 라인 경로들(1100b)도 제1 내지 제4 전송 라인 경로(1110b 내지 1140b)를 포함할 수 있다. 제1 내지 제4 전송 라인 경로(1110b 내지 1140b)가 제1 내지 제4 패치 소자(1110a 내지 1140a)와 연결되는 지점에서 제1 내지 제4 급전부(F1 내지 F4)가 형성될 수 있다. 제1 내지 제4 급전부(F1 내지 F4)의 위치는 중심선을 기준으로 대칭 형태로 배치되어 제1 내지 제4 패치 소자(1110a 내지 1140a) 간 간섭을 저감할 수 있다.
이와 관련하여, 복수의 패치 소자들의 개수는 4개에 한정되는 것은 아니라, 2개, 4개, 6개, 8개, 10개, 12개, 16개와 같이 응용에 따라 변경 가능하다. 위상 배열 안테나(1100)는 10GHz에서 300GHz 사이의 주파수에서 무선 주파수 신호들(radio-frequency signals)을 상기 유전체 커버 층(1010)을 통해 전송하도록 구성될 수 있다. 위상 배열 안테나(1100)는 복수의 패치 소자들(1100a)에 인가되는 신호의 위상을 제어하여 빔의 방향이 변경되게 빔 포밍을 수행하도록 구성될 수 있다.
패치 소자들(1100a)은 제1 도전 층(1120)의 제2 개구(O2) 내에 배치될 수 있다. 전송 라인 경로들(1100b)은 제2 레이어(1022)의 제5 개구(O5) 및 제3 레이어(1020)의 제3 개구(O3) 내에 배치될 수 있다. 제1 도전 층(1120)의 제1 부분(P1), 제2 도전 층(1130)의 제1 부분(P1), 제3 도전 층(1140)의 제1 부분(P1)은 제1 도전 비아들(V1)에 의해 연결될 수 있다. 제1 도전 층(1120)의 제2 부분(P2), 제2 도전 층(1130)의 제2 부분(P2), 제3 도전 층(1140)의 제2 부분(P2)은 제2 도전 비아들(V2)에 의해 연결될 수 있다. 제1 도전 층(1120), 제2 도전 층(1130) 및 제3 도전 층(1140)의 제1 부분(P1) 및 제2 부분(P2)은 각 레이어 별로 대응되게 형성될 수 있다. 제3 도전 층(1140)은 제1 부분(P1) 및 제2 부분(P2) 사이에 개구 영역이 아닌 메탈 영역인 제3 부분(P3)이 형성될 수 있다.
제3 도전 층(1140)의 제3 부분(P3)은 제1 개구(O1) 및 제4 개구(O4)와 중첩되게 형성될 수 있다. 제1 도전 비아들(V1), 제2 도전 비아들(V2)은 제3 도전 층(1140)의 제3 부분(P3)과 전기적으로 연결되게 형성될 수 있다. 제1 도전 비아들(V1), 제2 도전 비아들(V2)은 제3 도전 층(1140)의 제3 부분(P3)과 전기적으로 연결되게 형성될 수 있다.
제2 레이어(1022)는 유전체 기판(1020) 내의 복수의 레이어들을 포함하도록 구성될 수 있다. 제2 개구(O2)의 긴 변(long side)의 길이(L2)는 제1 개구(O1)의 긴 변의 길이(L1)보다 크거나 같게 형성될 수 있다. 이와 관련하여, 제1 개구(O1)의 긴 변의 길이(W1)는 λ0보다 크거나 같게 형성될 수 있다. 제1 개구(O1)의 짧은 변의 길이(L1)는 0.13λ0보다 크거나 같게 형성될 수 있다.
제1 레이어(1021)의 표면에서 제3 레이어(1023)의 표면까지의 인터벌 거리(h1)는 0.02λ0보다 크거나 같게 형성될 수 있다. 제1 개구(O1)의 에지에서 제2 개구(O2)의 에지까지의 인터벌 거리(d)는 0.13λ0보다 크거나 같게 형성될 수 있다.
도 10은 도 9의 안테나 모듈을 구성하는 다층 기판의 개구 영역에 더미 패턴이 배치된 구조를 나타낸다. 도 7, 도 8 및 도 10을 참조하면, 안테나 모듈은 유전체 기판(1020)상의 제1 개구(O1) 내에 배치되는 복수의 더미 패턴(1110d)을 더 포함할 수 있다. 더미 패턴(1110d)의 제1 변 값(L2)은 0 < L2 < L1로 설정될 수 있다. 여기서, L1은 제1 개구(O1)의 짧은 변의 길이(L1)에 해당한다. 더미 패턴(1110d)의 제2 변 값(W2)은 0 < W2 < W1 로 설정될 수 있다. 여기서, W1은 제1 개구(O1)의 긴 변의 길이(W1)에 해당한다.
안테나 모듈은 유전체 기판(1020)상의 제3 개구(O3) 내에 배치되는 복수의 더미 패턴(1120d)을 더 포함할 수 있다. 더미 패턴(1120d)의 제1 변 값(L2)은 0 < L2 < L1로 설정될 수 있다. 여기서, L1은 제1 개구(O1)의 짧은 변의 길이(L1)에 해당한다. 더미 패턴(1120d)의 제2 변 값(W2)은 0 < W2 < W1 로 설정될 수 있다. 여기서, W1은 제1 개구(O1)의 긴 변의 길이(W1)에 해당한다.
복수의 더미 패턴(1100d)은 제1 더미 패턴(1110d) 및 제2 더미 패턴(1120d)를 포함하도록 구성될 수 있다. 제1 더미 패턴(1110d)은 유전체 기판(1020) 상의 제1 개구(O1) 내에 배치될 수 있다. 제2 더미 패턴(1120d)은 유전체 기판(1020) 상의 제3 개구(O3) 내에 배치될 수 있다. 복수의 제1 더미 패턴(1110d)은 수직 도전 비아들(VV)을 통해 복수의 제2 더미 패턴(1120d)과 전기적으로 연결되게 형성될 수 있다.
유전체 기판(1020)의 각 레이어에 형성된 개구들에 대해 상세하게 설명한다. 위상 배열 안테나(1100)의 전계 방향(electric field direction)에 제1 레이어(1021)의 제1 개구(O1)가 배치될 수 있다. 한편, 제1 도전 층(1120)을 갖는 제1 레이어(1021)는 유전체 기판(1020)의 표면 내의 제6 개구(O6)를 더 포함할 수 있다. 이와 관련하여, 제1 레이어(1021)는 제1 개구(O1), 제2 개구(O2) 및 제3 개구(O3)를 포함하도록 구성되는 것에 한정되는 것은 아니다. 다른 예로, 도 11은
따라서, 제1 레이어(1021)에 제1 개구(O1), 제2 개구(O2) 및 제6 개구(O6)가 배치될 수 있다. 제2 개구(O2) 내에 패치 소자들(1100a)가 배치되고, 제1 개구(O1) 및 제6 개구(O6)를 상부 개구 및 하부 개구로 지칭할 수 있다.
하부 개구인 제6 개구(O6)의 상부 및 하부 영역에 제1 도전 층(1120)의 제3 부분(P3) 및 제4 부분(P4)이 형성될 수 있다. 제1 도전 층(1120)의 제3 부분(P3)은 제2 개구(O2) 및 제6 개구(O6) 사이에 배치될 수 있다. 제1 도전 층(1120)의 제4 부분(P4)은 제1 도전 층(1120)의 제3 부분(P3)에 대향하게 배치될 수 있다.
제2 도전 층(1022)을 갖는 제2 레이어(1130)는 유전체 기판(1020)의 표면 내의 제7 개구(O7)를 더 포함할 수 있다. 이와 관련하여, 제2 레이어(1022)는 제4 개구(O4), 제5 개구(O5) 및 제6 개구(O6)를 포함하도록 구성되는 것에 한정되는 것은 아니다. 따라서, 제2 레이어(1022)에 제3 개구(O4), 제4 개구(O5) 및 제7 개구(O7)가 배치될 수 있다. 제4 개구(O4)의 상부 및 하부에 배치되는 제3 개구(O3) 및 제7 개구(O7)를 상부 개구 및 하부 개구로 지칭할 수 있다.
하부 개구인 제7 개구(O7)의 상부 및 하부 영역에 제2 도전 층(1130)의 제3 부분(P3) 및 제4 부분(P4)이 형성될 수 있다. 제2 도전 층(1130)의 제3 부분(P3)은 제4 개구(O4) 및 제7 개구(O7) 사이에 배치도리 수 있다. 제2 도전 층(1130)의 제4 부분(P4)은 제7 개구(O7) 주변의 제2 도전 층(1130)의 제3 부분(P3)에 대향하게 배치될 수 있다.
제1 도전 층(1120)의 제3 부분(P3), 제2 도전 층(1120)의 제3 부분(P3) 및 제3 도전 층(1130)의 제5 부분(P5)은 제3 도전 비아들(V3)에 의해 연결되게 형성될 수 있다. 제1 도전 층(1120)의 제4 부분(P4), 제2 도전 층(1120)의 제4 부분(P4) 및 제3 도전 층(1130)의 제6 부분(P6)은 제4 도전 비아들(V4)에 의해 연결되게 형성될 수 있다. 제3 도전 층(1130)의 제4 부분(P4)은 제6 개구(O6) 및 제7 개구(O7)와 중첩되게 형성될 수 있다. 제3 도전 비아들(V3) 및 제4 도전 비아들(V4)은 각각 제3 도전 층(1140)의 제5 부분(P5) 및 제6 부분(P6)과 연결될 수 있다. 따라서, 제3 도전 비아들(V3) 및 제4 도전 비아들(V4)은 제3 도전 층(1140)의 제4 부분(P4)과 전기적으로 연결되게 형성될 수 있다.
본 명세서의 또 다른 양상에 따른 밀리미터파 대역에서 동작하는 안테나 모듈 및 이를 포함하는 전자 기기에 대해 설명한다. 이와 관련하여, 도 12는 본 명세서에 따른 밀리미터파 대역에서 동작하는 안테나 모듈의 측면도를 나타낸다. 한편, 도 13은 도 12의 안테나 모듈의 전면도를 나타낸다. 도 14는 도 12의 안테나 모듈의 유전체 기판의 각 레이어의 구성을 나타낸다.
도 12 내지 도 14를 참조하면, 전자 기기는 안테나 모듈을 구비하도록 구성될 수 있다. 안테나 모듈은 유전체 커버 층 (dielectric cover layer)(1010), 유전체 기판 (dielectric substrate)(1020) 및 위상 배열 안테나(phased array antenna)(1100)를 포함하도록 구성될 수 있다.
안테나 모듈의 유전체 기판(1020)은 복수의 도전 층으로 구성될 수 있다. 복수의 도전 층들의 각각은 각각의 레이어를 구성한다. 이와 관련하여, 유전체 기판(1020)은 제1 레이어(1021) 및 제2 레이어(1022)를 포함하도록 구성될 수 있다. 제1 레이어(1021) 및 제2 레이어(1022)는 안테나 소자를 둘러싸도록 형성된 개구의 상부 및 하부 영역에 개구 영역이 형성될 수 있다. 유전체 기판(1020)은 제3 레이어(1023), 제4 레이어(1024) 및 제5 레이어(1025)를 더 포함하도록 구성될 수 있다. 제3 레이어(1023), 제4 레이어(1024) 및 제5 레이어(1025)는 안테나 소자가 배치된 영역에만 개구가 형성될 수 있지만, 이에 한정되는 것은 아니다. 유전체 기판(1020)은 제1 레이어(1021)의 상부에 기생 패치 소자(1110p)가 배치될 수 있는 제6 레이어(1026)가 더 형성될 수 있다. 제1 레이어(1021)의 패치 소자(1110a)와 제6 레이어(1026)의 기생 패치 소자(1110p)에 의해 안테나 소자(1110)는 광대역 동작할 수 있다.
제1 레이어(1021)는 유전체 기판(1020)의 표면상에 제1 개구(opening)(O1) 및 제2 개구(O2)를 포함하는 제1 도전 층(1120)을 갖도록 형성될 수 있다. 제1 도전 층(1120)의 제1 부분(P1)은 제1 개구(O1)와 제2 개구(O2) 사이에 배치될 수 있다. 제1 도전 층(1120)의 제2 부분(P2)은 제1 개구(O1) 주변의 제1 도전 층(1120)의 제1 부분(P1)에 대향하게 배치될 수 있다.
제2 레이어(1022)는 유전체 기판(1020) 내에 제4 개구(O4) 및 제5 개구(O5)를 포함하는 제2 도전 층(1130)을 갖도록 형성될 수 있다. 제2 도전 층(1130)의 제1 부분(P1)은 제4 개구(O4) 및 제5 개구(O5) 사이에 배치될 수 있다. 제2 도전 층(1130)의 제2 부분(P2)은 제4 개구(O4) 주변의 제2 도전 층(1130)의 제1 부분(P1)에 대향하게 배치될 수 있다.
제3 레이어(1023)는 유전체 기판(1020) 내에 제7 개구(O7)를 포함하는 제3 도전 층(1140)을 갖도록 형성될 수 있다. 제4 레이어(1024)는 복수의 도전 트레이스들을 갖도록 형성될 수 있다. 제4 레이어(1024)는 전송 라인 경로들을 형성하는 복수의 도전 트레이스들로 구성될 수 있다.제5 레이어(1025)는 그라운드로 동작하는 제4 도전 층(1150)을 갖도록 형성될 수 있다.
유전체 커버 층(1010)은 유전체 기판(1020)의 상부 영역에 배치될 수 있다. 유전체 커버 층(1010)은 전자 기기의 유전체 구조물로 형성될 수 있고, 위상 배열 안테나(1100)가 외부로 드러나지 않도록 커버 또는 레이돔 역할을 할 수 있다. 유전체 기판(1020)은 유전체 커버 층에 대향하여 장착(mount)되는 표면을 갖도록 형성될 수 있다.
위상 배열 안테나(1100)는 유전체 기판(1020) 상에 배치될 수 있다. 위상 배열 안테나(1100)는 유전체 기판(1020)의 표면 상의 기생 패치 소자들(1100p), 유전체 기판(1020) 내의 복수의 패치 소자들(1100a) 및 전송 라인 경로들(1100b)을 포함할 수 있다. 전송 라인 경로들(1100b)은 유전체 기판(1020) 내의 패치 소자들(1100) 상의 각각의 포지티브 안테나 피드 단자들(F1 내지 F4)에 결합되도록 구성될 수 있다. 패치 소자들(1100a)은 제1 내지 제4 패치 소자(1110a 내지 1110d)를 포함하도록 구성될 수 있다. 전송 라인 경로들(1100b)은 제1 내지 제4 전송 라인 경로(1110b 내지 1140d)를 포함하도록 구성될 수 있다. 기생 패치 소자들(1100p)은 제1 내지 제4 기생 패치 소자(1110p 내지 1140p)를 포함하도록 구성될 수 있다.
이와 관련하여, 복수의 패치 소자들의 개수는 4개에 한정되는 것은 아니라, 2개, 4개, 6개, 8개, 10개, 12개, 16개와 같이 응용에 따라 변경 가능하다. 위상 배열 안테나(1100)는 10GHz에서 300GHz 사이의 주파수에서 무선 주파수 신호들(radio-frequency signals)을 상기 유전체 커버 층(1010)을 통해 전송하도록 구성될 수 있다. 위상 배열 안테나(1100)는 복수의 패치 소자들(1100a)에 인가되는 신호의 위상을 제어하여 빔의 방향이 변경되게 빔 포밍을 수행하도록 구성될 수 있다.
패치 소자들(1100a)은 제1 도전 층(1120)의 제2 개구(O2) 내에 배치될 수 있다. 전송 라인 경로들(1100b)은 제2 레이어(1022)의 제5 개구(O5) 및 제3 레이어(1020)의 제3 개구(O3) 내에 배치될 수 있다. 제1 도전 층(1120)의 제1 부분(P1), 제2 도전 층(1130)의 제1 부분(P1), 제3 도전 층(1140)의 제1 부분(P1)은 제1 도전 비아들(V1)에 의해 연결될 수 있다. 제1 도전 층(1120)의 제2 부분(P2), 제2 도전 층(1130)의 제2 부분(P2), 제3 도전 층(1140)의 제2 부분(P2)은 제2 도전 비아들(V2)에 의해 연결될 수 있다. 제1 도전 층(1110), 제2 도전 층(1120) 및 제3 도전 층(1130)의 제1 부분(P1) 및 제2 부분(P2)은 각 레이어 별로 대응되게 형성될 수 있다. 제3 도전 층(1130)은 제1 부분(P1) 및 제2 부분(P2) 사이에 개구 영역이 아닌 메탈 영역인 제3 부분(P3)이 형성될 수 있다.
제3 도전 층(1140)의 제3 부분(P3)은 제1 개구(O1) 및 제4 개구(O4)와 중첩되게 형성될 수 있다. 제1 도전 비아들(V1), 제2 도전 비아들(V2)은 제3 도전 층(1140)의 제3 부분(P3)과 전기적으로 연결되게 형성될 수 있다. 제1 도전 비아들(V1), 제2 도전 비아들(V2)은 제3 도전 층(1140)의 제3 부분(P3)과 전기적으로 연결되게 형성될 수 있다.
제2 레이어(1022)는 유전체 기판(1020) 내의 복수의 레이어들을 포함하도록 구성될 수 있다. 제2 개구(O2)의 긴 변(long side)의 길이는 제1 개구(O1)의 긴 변의 길이보다 크거나 같게 형성될 수 있다. 이와 관련하여, 제1 개구(O1)의 긴 변의 길이(W1)는 λ0보다 크거나 같게 형성될 수 있다. 제1 개구(O1)의 짧은 변의 길이(L1)는 0.13λ0보다 크거나 같게 형성될 수 있다.
제1 레이어(1021)의 표면에서 제3 레이어(1023)의 표면까지의 인터벌 거리(h1)는 0.02λ0보다 크거나 같게 형성될 수 있다. 제1 개구(O1)의 에지에서 제2 개구(O2)의 에지까지의 인터벌 거리(d)는 0.13λ0보다 크거나 같게 형성될 수 있다.
안테나 모듈은 유전체 기판(1020)상의 제1 개구(O1) 내에 배치되는 복수의 더미 패턴(1110d)을 더 포함할 수 있다. 더미 패턴(1110d)의 제1 변 값(L2)은 0 < L2 < L1로 설정될 수 있다. 여기서, L1은 제1 개구(O1)의 짧은 변의 길이(L1)에 해당한다. 더미 패턴(1110d)의 제2 변 값(W2)은 0 < W2 < W1 로 설정될 수 있다. 여기서, W1은 제1 개구(O1)의 긴 변의 길이(W1)에 해당한다.
안테나 모듈은 유전체 기판(1020)상의 제3 개구(O3) 내에 배치되는 복수의 더미 패턴(1120d)을 더 포함할 수 있다. 더미 패턴(1120d)의 제1 변 값(L2)은 0 < L2 < L1로 설정될 수 있다. 여기서, L1은 제1 개구(O1)의 짧은 변의 길이(L1)에 해당한다. 더미 패턴(1120d)의 제2 변 값(W2)은 0 < W2 < W1 로 설정될 수 있다. 여기서, W1은 제1 개구(O1)의 긴 변의 길이(W1)에 해당한다.
복수의 더미 패턴(1100d)은 제1 더미 패턴(1110d) 및 제2 더미 패턴(1120d)를 포함하도록 구성될 수 있다. 제1 더미 패턴(1110d)은 유전체 기판(1020) 상의 제1 개구(O1) 내에 배치될 수 있다. 제2 더미 패턴(1120d)은 유전체 기판(1020) 상의 제3 개구(O3) 내에 배치될 수 있다. 복수의 제1 더미 패턴(1110d)은 수직 도전 비아들(VV)을 통해 복수의 제2 더미 패턴(1120d)과 전기적으로 연결되게 형성될 수 있다.
유전체 기판(1020)의 각 레이어에 형성된 개구들에 대해 상세하게 설명한다. 위상 배열 안테나(1100)의 전계 방향(electric field direction)에 제1 레이어(1021)의 제1 개구(O1)가 배치될 수 있다. 한편, 제1 도전 층(1120)을 갖는 제1 레이어(1021)는 유전체 기판(1020)의 표면 내의 제6 개구(O6)를 더 포함할 수 있다. 이와 관련하여, 제1 레이어(1021)는 제1 개구(O1), 제2 개구(O2) 및 제3 개구(O3)를 포함하도록 구성되는 것에 한정되는 것은 아니다. 따라서, 제1 레이어(1021)에 제1 개구(O1), 제2 개구(O2) 및 제6 개구(O6)가 배치될 수 있다. 제2 개구(O2) 내에 패치 소자들(1100a)가 배치되고, 제1 개구(O1) 및 제6 개구(O6)를 상부 개구 및 하부 개구로 지칭할 수 있다.
하부 개구인 제6 개구(O6)의 상부 및 하부 영역에 제1 도전 층(1120)의 제3 부분(P3) 및 제4 부분(P4)이 형성될 수 있다. 제1 도전 층(1120)의 제3 부분(P3)은 제2 개구(O2) 및 제6 개구(O6) 사이에 배치될 수 있다. 제1 도전 층(1120)의 제4 부분(P4)은 제1 도전 층(1120)의 제3 부분(P3)에 대향하게 배치될 수 있다.
제2 도전 층(1022)을 갖는 제2 레이어(1130)는 유전체 기판(1020)의 표면 내의 제7 개구(O7)를 더 포함할 수 있다. 이와 관련하여, 제2 레이어(1022)는 제4 개구(O4), 제5 개구(O5) 및 제6 개구(O6)를 포함하도록 구성되는 것에 한정되는 것은 아니다. 따라서, 제2 레이어(1022)에 제3 개구(O4), 제4 개구(O5) 및 제7 개구(O7)가 배치될 수 있다. 제4 개구(O4)의 상부 및 하부에 배치되는 제3 개구(O3) 및 제7 개구(O7)를 상부 개구 및 하부 개구로 지칭할 수 있다.
하부 개구인 제7 개구(O7)의 상부 및 하부 영역에 제2 도전 층(1130)의 제3 부분(P3) 및 제4 부분(P4)이 형성될 수 있다. 제2 도전 층(1130)의 제3 부분(P3)은 제4 개구(O4) 및 제7 개구(O7) 사이에 배치될 수 있다. 제2 도전 층(1130)의 제4 부분(P4)은 제7 개구(O7) 주변의 제2 도전 층(1130)의 제3 부분(P3)에 대향하게 배치될 수 있다.
제1 도전 층(1120)의 제3 부분(P3), 제2 도전 층(1120)의 제3 부분(P3) 및 제3 도전 층(1130)의 제5 부분(P5)은 제3 도전 비아들(V3)에 의해 연결되게 형성될 수 있다. 제1 도전 층(1120)의 제4 부분(P4), 제2 도전 층(1120)의 제4 부분(P4) 및 제3 도전 층(1130)의 제6 부분(P6)은 제4 도전 비아들(V4)에 의해 연결되게 형성될 수 있다. 제3 도전 층(1130)의 제6 부분(P6)은 제6 개구(O6) 및 제7 개구(O7)와 중첩되게 형성될 수 있다. 제3 도전 비아들(V3) 및 제4 도전 비아들(V4)은 제3 도전 층(1140)의 제6 부분(P6)과 전기적으로 연결되게 형성될 수 있다.
본 명세서의 또 다른 양상에 따른 밀리미터파 대역에서 동작하는 안테나 모듈 및 이를 포함하는 전자 기기에 대해 설명한다. 이와 관련하여, 도 15는 도 7 또는 도 12의 안테나 모듈에서 특정 레이어에 도전 층이 형성되지 않고 도전 비아가 연결되는 구조를 갖는 유전체 기판의 레이어의 구성을 나타낸다. 도 7, 도 12 및 도 15를 참조하면, 전자 기기는 안테나 모듈을 구비하도록 구성될 수 있다. 안테나 모듈은 유전체 커버 층 (dielectric cover layer)(1010), 유전체 기판 (dielectric substrate)(1020) 및 위상 배열 안테나(phased array antenna)(1100)를 포함하도록 구성될 수 있다.
도 7, 도 12 및 도 15를 참조하면, 안테나 모듈의 유전체 기판(1020)은 복수의 도전 층으로 구성될 수 있다. 복수의 도전 층들의 각각은 각각의 레이어를 구성한다. 이와 관련하여, 유전체 기판(1020)은 제1 레이어(1021) 및 제2 레이어(1022)를 포함하도록 구성될 수 있다. 제1 레이어(1021) 및 제2 레이어(1022)는 안테나 소자를 둘러싸도록 형성된 개구의 상부 및 하부 영역에 개구 영역이 형성될 수 있다. 유전체 기판(1020)은 제3 레이어(1023), 제4 레이어(1024) 및 제5 레이어(1025)를 더 포함하도록 구성될 수 있다. 제3 레이어(1023), 제4 레이어(1024) 및 제5 레이어(1025)는 안테나 소자가 배치된 영역에만 개구가 형성될 수 있지만, 이에 한정되는 것은 아니다.
제1 레이어(1021)는 유전체 기판(1020)의 표면상에 제1 개구(opening)(O1), 제2 개구(O2) 및 제6 개구(O6)를 포함하는 제1 도전 층(1120)을 갖도록 형성될 수 있다. 제1 도전 층(1120)의 제1 부분(P1)은 제1 개구(O1)와 제2 개구(O2) 사이에 배치될 수 있다. 제1 도전 층(1120)의 제2 부분(P2)은 제1 개구(O1) 주변의 제1 도전 층(1120)의 제1 부분(P1)에 대향하게 배치될 수 있다. 제1 도전 층(1120)의 제3 부분(P3)은 제2 개구(O2)와 제6 개구(O6) 사이에 배치될 수 있다. 제1 도전 층(1120)의 제4 부분(P4)은 제6 개구(O6) 주변의 제1 도전 층(1120)의 제3 부분(P3)에 대향하게 배치될 수 있다.
제2 레이어(1022)는 유전체 기판(1020) 내에 제4 개구(O4), 제5 개구(O5) 및 제7 개구(O7)를 포함하는 제2 도전 층(1130)을 갖도록 형성될 수 있다. 제2 도전 층(1130)의 제1 부분(P1)은 제4 개구(O4) 및 제5 개구(O5) 사이에 배치될 수 있다. 제2 도전 층(1130)의 제2 부분(P2)은 제4 개구(O4) 주변의 제2 도전 층(1130)의 제1 부분(P1)에 대향하게 배치될 수 있다. 제2 도전 층(1130)의 제3 부분(P3)은 제2 개구(O5)와 제7 개구(O7) 사이에 배치될 수 있다. 제2 도전 층(1130)의 제4 부분(P4)은 제7 개구(O7) 주변의 제2 도전 층(1130)의 제3 부분(P3)에 대향하게 배치될 수 있다.
제3 레이어(1023)는 유전체 기판(1020) 내에 제3 개구(O3)를 포함하는 제3 도전 층(1140)을 갖도록 형성될 수 있다. 제4 레이어(1024)는 복수의 도전 트레이스들을 갖도록 형성될 수 있다. 제4 레이어(1024)는 전송 라인 경로들을 형성하는 복수의 도전 트레이스들로 구성될 수 있다. 제1 내지 제4 도전 트레이스(CT1 내지 CT4) 각각은 패치 소자에 도전 비아 형태로 연결되는 전송 라인 경로와 RFIC와 도전 비아 형태로 연결되는 연결 라인 경로를 포함할 수 있다. 예를 들어, 제4 레이어(1024)의 도전 트레이스는 전송 라인 경로(1110b)와 연결 라인 경로(1110c)를 포함할 수 있다. 제1 내지 제4 도전 트레이스(CT1 내지 CT4) 각각은 제4 레이어(1024)를 구성하는 도전 층과 이격되게 형성될 수 있다. 제5 레이어(1025)는 그라운드로 동작하는 제4 도전 층(1150)을 갖도록 형성될 수 있다.
유전체 커버 층(1010)은 유전체 기판(1020)의 상부 영역에 배치될 수 있다. 유전체 커버 층(1010)은 전자 기기의 유전체 구조물로 형성될 수 있고, 위상 배열 안테나(1100)가 외부로 드러나지 않도록 커버 또는 레이돔 역할을 할 수 있다. 유전체 기판(1020)은 유전체 커버 층에 대향하여 장착(mount)되는 표면을 갖도록 형성될 수 있다.
위상 배열 안테나(1100)는 유전체 기판(1020) 상에 배치될 수 있다. 위상 배열 안테나(1100)는 유전체 기판(1020)의 표면에 있는 복수의 패치 소자들(1100a) 및 전송 라인 경로들(1100b)을 포함할 수 있다. 전송 라인 경로들(1100b)은 유전체 기판(1020) 내의 패치 소자들(1100) 상의 각각의 포지티브 안테나 피드 단자들(F1 내지 F4)에 결합되도록 구성될 수 있다. 패치 소자들(1100a)은 제1 내지 제4 패치 소자(1110a 내지 1110d)를 포함하도록 구성될 수 있다. 전송 라인 경로들(1100b)은 제1 내지 제4 전송 라인 경로(1110b 내지 1140d)를 포함하도록 구성될 수 있다.
제1 내지 제4 포지티브 안테나 피드 단자들(F1 내지 F4)는 제1 내지 제4 패치 소자(1110a 내지 1110d) 내부의 동일한 위치 상에 배치될 수 있지만, 이에 한정되는 것은 아니다. 다른 예로, 도 9 및 도 14와 같이 제1 내지 제4 포지티브 안테나 피드 단자들(F1 내지 F4)는 제1 내지 제4 패치 소자(1110a 내지 1110d)의 중심선을 기준으로 대칭으로 형성될 수도 있다.
복수의 패치 소자들의 개수는 4개에 한정되는 것은 아니라, 2개, 4개, 6개, 8개, 10개, 12개, 16개와 같이 응용에 따라 변경 가능하다. 위상 배열 안테나(1100)는 10GHz에서 300GHz 사이의 주파수에서 무선 주파수 신호들(radio-frequency signals)을 상기 유전체 커버 층(1010)을 통해 전송하도록 구성될 수 있다. 위상 배열 안테나(1100)는 복수의 패치 소자들(1100a)에 인가되는 신호의 위상을 제어하여 빔의 방향이 변경되게 빔 포밍을 수행하도록 구성될 수 있다.
패치 소자들(1100a)은 제1 도전 층(1120)의 제2 개구(O2) 내에 배치될 수 있다. 전송 라인 경로들(1100b)은 제2 레이어(1022)의 제5 개구(O5) 및 제3 레이어(1020)의 제3 개구(O3) 내에 배치될 수 있다. 제1 도전 층(1120)의 제1 부분(P1), 제2 도전 층(1130)의 제1 부분(P1), 제3 도전 층(1140)의 제1 부분(P1)은 제1 도전 비아들(V1)에 의해 연결될 수 있다. 제1 도전 층(1120)의 제2 부분(P2), 제2 도전 층(1130)의 제2 부분(P2), 제3 도전 층(1140)의 제2 부분(P2)은 제2 도전 비아들(V2)에 의해 연결될 수 있다. 제1 도전 층(1110), 제2 도전 층(1120) 및 제3 도전 층(1130)의 제1 부분(P1) 및 제2 부분(P2)은 각 레이어 별로 대응되게 형성될 수 있다. 제3 도전 층(1130)은 제1 부분(P1) 및 제2 부분(P2) 사이에 개구 영역이 아닌 메탈 영역인 제3 부분(P3)이 형성될 수 있다.
제3 도전 층(1140)의 제3 부분(P3)은 제1 개구(O1) 및 제4 개구(O1)와 중첩되게 형성될 수 있다. 제1 도전 비아들(V1), 제2 도전 비아들(V2)은 제3 도전 층(1140)의 제3 부분(P3)과 전기적으로 연결되게 형성될 수 있다. 제1 도전 층(1120)의 제3 부분(P3), 제2 도전 층(1130)의 제3 부분(P3) 및 제3 도전 층(1140)의 제4 부분(P4)은 제3 도전 비아들(V3)에 의해 연결될 수 있다. 제1 도전 층(1120)의 제4 부분(P4), 제2 도전 층(1130)의 제4 부분(P4) 및 제3 도전 층(1140)의 제6 부분(P6)은 제4 도전 비아들(V4)에 의해 연결될 수 있다. 제3 도전 비아들(V3), 제4 도전 비아들(V4)은 제3 도전 층(1140)의 제6 부분(P6)과 전기적으로 연결되게 형성될 수 있다.
한편, 본 명세서에 따른 밀리미터파 대역에서 동작하는 U자형 슬롯 월 구조의 안테나 모듈에서 U자형 슬롯 월 구조는 다양하게 변경 가능하다. 이와 관련하여, 도 16은 본 명세서에 따른 안테나 모듈에서 U자형 슬롯 월 구조의 개구 길이가 안테나 길이보다 짧게 형성된 구조를 나타낸다. 도 16을 참조하며, 패치 소자들(1100a)의 개수는 8개이고 U자형 슬롯 월 구조의 개구 길이는 4개의 패치 소자들이 배치된 길이에 대응된다. 패치 소자들(1100a)은 제1 내지 제8 패치 소자(1110a 내지 1180a)를 포함할 수 있지만, 이에 한정되는 것은 아니고 2개, 4개, 6개, 8개, 10개, 12개, 16개와 같이 응용에 따라 변경 가능하다. 제1 개구(O1) 및 제3 개구(O3)의 긴 변의 길이(W1)보다 패치 소자들(1100a)이 배치된 제2 개구(O2)의 긴 변의 길이(W2)가 더 길게 형성될 수 있다.
도 17a 및 도 17b은 도 16의 안테나 모듈에서 개구들의 길이 변화에 따른 안테나 이득 특성을 나타낸 것이다. 도 16 및 도 17a(a)를 참조하면, 제1 개구(O1) 및 제3 개구(O3)의 긴 변의 길이(W1) 변화에 따른 안테나 이득 특성을 나타낸다. 도 16 및 도 17a(b)를 참조하면, 제1 개구(O1) 및 제3 개구(O3)의 짧은 변의 길이(L1) 변화에 따른 안테나 이득 특성을 나타낸다. 도 16 및 도 17b(a)를 참조하면, 제1 개구(O1) 및 제2 개구(O2) 사이의 간격 (d) 변화에 따른 안테나 이득 특성을 나타낸다. 도 7 및 도 17b(b)를 참조하면, U자형 월의 높이(h) 변화에 따른 안테나 이득 특성을 나타낸다.
도 16 내지 도 17b를 참조하면, 패치 안테나를 8개를 배열했을 때, W1, L1, d, h1의 변화에 따른 안테나 이득 성능 변화를 나타낸다. 동작 주파수 대역은 57 내지 70GHz이며 60GHz를 기준으로 할 수 있다. 공기중에서 60GHz에 대응하는 한 파장의 길이는 5mm이다. 도 17a(a)를 참조하면, W1 = 2mm이면 안테나 성능 조건을 만족하지 못하며 안테나 성능이 가장 좋지 않다. W1 = 5mm, 10mm로 증가하면서 안테나 이득 성능이 계속 증가함을 알 수 있다. 따라서, W1은 60GHz를 기준으로 5mm에 대응하는 한 파장 이상이 되도록 결정될 수 있다. 도 17a(b)를 참조하면, L1 = 0.2mm에서 안테나 성능이 가장 좋지 않으며, L1 = 0.7mm에서 고주파 대역에서 안테나 이득 성능이 향상되기 시작한다. L1이 계속 증가하여 1.2mm에서는 더 높은 안테나 이득 성능을 갖는다. 따라서, L1은 60GHz를 기준으로 약 0.65mm에 대응하는 0.13 파장 이상이 되도록 결정될 수 있다.
도 17b(a)를 참조하면, d = 0.1mm에서 안테나 성능이 가장 좋지 않으며, d = 0.6mm, 1.1mm의 증가하는 순으로 안테나 이득이 증가함을 알 수 있다. 따라서, L1은 60GHz를 기준으로 약 0.6mm에 대응하는 0.12 파장 이상이 되도록 결정될 수 있다. 도 17b(b)를 참조하면, h1 = 0.02mm에서 안테나 성능이 가장 좋지 않으며, h1 = 0.1mm, 0.18mm의 증가하는 순으로 안테나 이득이 증가함을 알 수 있다. 따라서, h1은 60GHz를 기준으로 약 0.1mm에 대응하는 0.02 파장 이상이 되도록 결정될 수 있다.
이와 관련하여, 안테나 모듈의 복수의 도전 층에 개구 영역 (슬롯 영역)이 배치됨에 따라 전류 분포가 변경되고 이에 따라 안테나 이득이 향상되는 원리에 대해 설명하면 다음과 같다. 도 18은 도 16의 도전 층의 하부 영역에 개구의 형성 여부에 따른 개구와 그 주변의 전계 분포를 나타낸 것이다.
도 16 및 도 18을 참조하면, 도전 층(1120)의 하부 영역에 개구(O3)가 형성됨에 따라 개구(O3) 및 그 주변에 안테나 이득이 향상될 수 있다. 이와 관련하여, 도 18(a)는 도전 층의 하부 영역에 개구가 형성되지 않은 경우 전류 분포도이다. 도 18(b)는 도 16과 같이 도전 층(1120)의 하부 영역에 개구(O3)가 형성된 경우 전류 분포도이다.
도 18(a)를 참조하면, 개구 영역 (슬롯 영역)이 형성되지 않은 경우 도전 층의 제1 그라운드 영역(R1)에서 안테나 소자에 의해 발생한 전류가 제1 전류 값(I1)으로 크게 형성된다. 또한, 도전 층의 제2 그라운드 영역(R2)에서 전류가 제1 전류 값보다 작은 제2 전류 값(I2)으로 형성된다.
도 18(b)를 참조하면, 개구 영역 (슬롯 영역)이 형성된 경우 도전 층의 제1 그라운드 영역(R1)에서 안테나 소자에 의해 발생한 전류가 제1 전류 값(I1)으로 크게 형성된다. 또한, 도전 층의 제2 그라운드 영역(R2)에서 전류가 제2 전류 값(I2)보다 큰 제3 전류 값(I3)으로 형성된다. 제1 및 제2 그라운드 영역(R1, R2) 사이에 개구(O3)가 배치된다. 따라서, 개구(O3)의 상부 영역과 하부 영역의 도전 층의 제1 및 제2 그라운드 영역(R1, R2)에 전류가 크게 형성된다. 이에 따라 그라운드에서 발생하는 강한 전류에 의해 더 강한 전계(electric field)가 유도될 수 있기 때문에, 안테나 이득이 향상된다.
한편, 본 명세서에 따른 U자형 슬롯 월 구조의 광대역 안테나 모듈은 밀리미터파 대역 전체에서 안테나 이득이 슬롯 월 구조가 없는 구조보다 향상된다. 이와 관련하여, 도 19a 및 도 19b는 U자형 슬롯 월 구조 유무에 따른 안테나 이득 및 방사 패턴을 나타낸 것이다. 이와 관련하여, 안테나 모듈의 동작 주파수 대역폭은 f1 = 57GHz, f2 = 70GHz로 설정될 수 있지만, 이에 한정되는 것은 아니다.
도 19a(a)는 i) U 슬롯 월이 없는 안테나 모듈과 ii) U 슬롯 월이 패치 소자의 상부 및 하부에 배치된 안테나 모듈의 안테나 이득을 비교한 것이다. 도 19a(b)는 i) U 슬롯 월이 없는 안테나 모듈과 iii) U 슬롯 월 내부에 더미 패턴이 형성된 안테나 모듈의 안테나 이득을 비교한 것이다.
도 19a(a)를 참조하면, U 슬롯 월을 적용함에 따라 전체 주파수에서 어레이 패치안테나 이득이 최대 +1dB 이상 향상됨을 알 수 있다. 도 19a(b)를 참조하면, U자형 슬롯 월의 내부에 더미 패치가 배치됨에 따라 저주파수 대역에서 안테나 이득의 향상이 가능하다. 또한, 안테나 이득의 향상과 주파수 별 평탄도(flatness)가 향상됨을 알 수 있다. U자형 슬롯 월의 내부에 더미 패치가 배치되어, 전체 주파수 대역에서 안테나 이득 편차는 1dB 이내로 감소함을 알 수 있다. 따라서, 밀리미터파 대역에서 어레이 안테나 이득의 평탄도 특성이 향상되어, 전체 동작 주파수 대역에서 통신 성능이 향상될 수 있다.
도 19b를 참조하면, 3D 방사패턴에서도 빔이 왜곡되거나 부엽(sidelobe)가 거의 발생하지 않으면서, 패치 안테나 어레이의 이득 성능을 향상됨을 알 수 있다. 이와 관련하여, 내부에 더미 패턴이 형성된 U 슬롯 월을 적용함에 따라 특정 주파수에서 어레이 패치안테나 이득이 최대 +2dB 이상 향상된다. 또한, 도 19b에 도시된 바와 같이 측면 방사에 따른 부엽이 발생되지 않아 안테나 효율 향상이 가능하다.
한편, 본 명세서에 따른 광대역 안테나 모듈에서 U자형 슬롯 월 구조는 다양하게 변경 가능하다. 이와 관련하여, 도 20a 및 도 20b는 본 명세서의 다양한 실시예들에 따른 더미 패턴 구조를 나타낸다. 이와 관련하여, 도 20a 및 도 20b의 더미 패턴 구조는 도 7 내지 도 16의 안테나 모듈에 적용될 수 있다. 이와 관련하여, 더미 패턴은 다층 유전체 기판의 각 레이어에 평판형 금속 패치로 형성되므로 더미 패치로 지칭될 수도 있다.
도 20a(a)을 참조하면, 개구 내부에 복수의 더미 패턴들(1110d)이 소정 간격 이격되어 배치될 수 있다. 이와 관련하여, 더미 패턴들(1110d)이 이격된 간격은 패치 소자들이 이격된 간격에 대응될 수 있다. 더미 패턴들(1110d)은 제2 길이(L2) 및 제2 너비(W2)로 형성될 수 있다.
도 20a(b)를 참조하면, 개구 내부에 하나의 긴 더미 패턴(1110d2)이 배치될 수 있다. 이와 관련하여, 더미 패턴(1110d2)은 제3 길이(L3) 및 제3 너비(W3)로 형성될 수 있다. 더미 패턴(1110d2)의 제3 길이(L3)는 개구의 짧은 변의 길이(L1)보다 짧게 형성될 수 있다. 더미 패턴(1110d2)의 제3 너비(W3)는 개구의 긴 변의 길이(W1)보다 짧게 형성될 수 있다.
도 20b(a) 내지 도 20b(d)는 실시예들에 따른 더미 패턴 구조를 나타낸다. 도 20b(a)은 더미 패턴(1110d-1)이 제1 레이어(1021)에만 배치된 구조를 나타낸다. 도 20b(b)은 더미 패턴(1110d-2)이 제2 및 제3 레이어(1022, 1023)에 배치된 구조를 나타낸다. 도 20b(c)은 더미 패턴(1110d-3)이 제1 및 제2 레이어(1021, 1022)에 배치되고 수직 비아(VV)에 의해 연결된 구조를 나타낸다. 도 20b(d)는 더미 패턴(1110d-4)이 제2 및 제3 레이어(1022, 1023)에 배치되고 수직 비아(VV)에 의해 연결된 구조를 나타낸다.
도 20b의 단면도를 참조하면, 더미 패턴(1110d-1 내지 1110d-4)의 레이어의 위치는 내부 레이어(inner layer)의 어느 레이어이든 가능하다. 실시 예에서는 제3 레이어(1023)의 하부에 그라운드가 있다고 가정하면, 제1 내지 제3 레이어(1021 내지 1023)의 임의의 위치에 더미 패턴이 배치될 수 있다. 제1 내지 제3 레이어(1021 내지 1023) 중 둘 이상의 레이어에 더미 패턴이 동시에 배치될 수 있다. 또한, 서로 다른 레이어의 더미 패턴(1110d-3, 1110d-4)끼리 수직 비아(VV)에 의해 연결될 수도 있다.
이상에서는 본 명세서에 따른 밀리미터파 대역에서 동작하는 안테나 모듈 (위상 배열 안테나)의 구조적 특징에 대해 설명하였다. 이하에서는 본 명세서에 따른 위상 배열 안테나의 패치 소자, 유전체 기판 및 유전체 커버 층이 형성되는 적층 구조와 전기적 특성에 대해 상세하게 설명한다. 이와 관련하여, 도 21은 위상 배열 안테나가 형성된 유전체 기판이 유전체 커버 층 및 디스플레이와 결합된 구조를 나타낸다.
도 21(a)는 위상 배열 안테나로 형성되는 안테나 모듈(1100)이 전자 기기(1000)의 전면에 형성된 구조를 나타낸다. 구체적으로, 안테나 모듈(1100)이 전자 기기의 전면부에 형성되는 디스플레이(151)의 하부에 배치된 구조를 나타낸다. 도 21(a)를 참조하면, 픽셀 회로(151a)는 제1 지점(P1)까지 형성될 수 있다. 이에 따라, 디스플레이(151)에서 정보가 표시되는 영역이 제1 지점(P1)까지 형성되고 제1 지점(P1)에서 제2 지점(P2)까지는 베젤 영역을 형성할 수 있다. 다른 예로, 픽셀 회로(151a)가 전자 기기(1000)의 단부까지 형성되어 풀 디스플레이를 구현할 수도 있다. 이에 따라, 디스플레이(151)에서 정보가 표시되는 영역이 제2 지점(P1)까지 형성되어 베젤리스(bezel-less) 풀 디스플레이가 구현될 수 있다.
도 21(b)는 위상 배열 안테나로 형성되는 안테나 모듈(1100)이 전자 기기(1000)의 측면에 형성된 구조를 나타낸다. 안테나 모듈(1100)이 형성된 유전체 기판(1020)의 상부에 유전체 커버 층(1010)이 형성되어 안테나 모듈(1100)이 외부 환경으로부터 보호될 수 있다. 또한, 유전체 커버 층(1010)의 상부에 디스플레이 커버(1040)이 형성될 수도 있다. 이에 따라, 전자 기기(1000)는 전면과 측면에 풀 디스플레이가 형성될 수도 있다. 이를 위해, 픽셀 회로(151a)가 측면에도 형성될 수 있다. 안테나 모듈(1100)은 전자 기기의 케이스(1001) 내에 배치되거나 케이스(1001)와 별도의 케이스 내에 배치될 수 있다.
도 7 내지 도 21을 참조하면, 제1 패치 소자(1110a) 및 제2 패치 소자(1120a)는 유전체 커버 층(1010)의 표면과 직접 컨택되도록 형성될 수 있다. 이와 관련하여, 도 16의 적층 구조는 도 7의 안테나 구조를 기준으로 도시되었지만 이에 한정되는 것은 아니다. 도 16의 적층 구조는 도 13의 안테나 구조에도 적용될 수 있다. 이와 관련하여, 제1 기생 패치 소자(1110p) 및 제2 패치 소자(1120p)는 유전체 커버 층(1010)의 표면과 직접 컨택되도록 형성될 수 있다.
안테나 모듈은 유전체 기판(1020)을 유전체 커버 층(1010)에 부착시키는 접착 층(1030)을 더 포함할 수 있다. 제1 패치 소자(1110a) 및 제2 패치 소자(1120a)는 접착 층(1030)과 직접 컨택되도록 형성될 수 있다. 이와 관련하여, 도 16의 적층 구조는 도 7의 안테나 구조를 기준으로 도시되었지만 이에 한정되는 것은 아니다. 도 16의 적층 구조는 도 13의 안테나 구조에도 적용될 수 있다. 이와 관련하여, 제1 기생 패치 소자(1110p) 및 제2 패치 소자(1120p)는 접착 층(1030)과 직접 컨택되도록 형성될 수 있다.
유전체 커버 층(1010)은 제1 유전 상수(dielectric constant)를 갖도록 구성될 수 있다. 일 예로, 유전체 커버 층(1010)은 3.0 내지 10.0 사이의 유전 상수를 갖도록 구성될 수 있다. 한편, 접착 층(1030)은 제1 유전 상수보다 낮은 제2 유전 상수를 갖도록 구성될 수 있다. 이와 관련하여, 제1 패치 소자(1110a) 및 제2 패치 소자(1120a)와 직접 컨택되는 접착 층(1030)의 유전 상수를 낮게 형성하여 안테나 효율을 향상시킬 수 있다. 한편, 제1 패치 소자(1110a) 및 제2 패치 소자(1120a)로부터 소정 간격 이상 이격된 유전체 커버 층(1010)의 유전 상수를 높게 형성하여 안테나 지향성 (이득)을 향상시킬 수 있다.
위상 배열 안테나(1100)는 동작 주파수에서 무선 주파수 신호들을 방사하도록 구성된다. 동작 주파수의 무선 주파수 신호들은 유전체 커버 층(1010)을 통해 전파되는 동안 유효 파장(effective wavelength)을 나타내도록 형성될 수 있다. 유전체 커버 층(1010)은 유효 파장의 0.15 내지 0.3배 사이의 두께를 갖도록 형성될 수 있다. 유전체 커버 층(1010)의 두께가 유효 파장의 1/4 파장인 0.25배를 기준으로 소정 범위 내의 값으로 설정될 수 있다. 따라서, 제1 패치 소자(1110a) 및 제2 패치 소자(1120a)로부터 소정 간격 이상 이격된 유전체 커버 층(1010)의 유전 상수를 높게 형성하여 안테나 지향성 (이득)을 향상시킬 수 있다.
전자 기기는 픽셀 회로(151a)를 구비하는 디스플레이(151)를 더 포함할 수 있다. 디스플레이(151)는 전자 기기의 전면부인 제1 표면을 형성한다. 디스플레이(151)는 제1 표면 및 제2 표면을 포함하도록 형성될 수 있다. 이에 따라, 디스플레이(151)는 전자 기기의 전면에 형성되고 경우에 따라 측면에도 형성될 수 있다. 디스플레이(151)는 디스플레이 커버 층(1040)과 유전체 커버 층(1010)을 통해 광을 방출하는 픽셀 회로(151a)를 구비할 수 있다. 디스플레이 커버 층(1040)은 전자 기기의 제1 표면을 형성하고 유전체 커버 층(1010)은 디스플레이 커버 층(1040)에 인접하게 형성될 수 있다.
본 명세서에서 개시되는 안테나 모듈은 배열 안테나로 구성될 수 있다. 이와 관련하여, 도 22a는 제1 타입 안테나와 제2 타입 안테나가 배열 안테나로 형성된 안테나 모듈(1100)이 전자 기기(1000)에 배치된 구조를 나타낸다. 도 22b는 복수의 배열 안테나 모듈을 확대한 도면이다. 도 22a 및 도 22b는 위상 배열 안테나에 해당하는 안테나 모듈(1100)이 전자 기기(1000)의 하단부 측면에 형성된 구조이다. 도 22a 및 도 22b의 안테나 모듈(1100)은 도 16(b)에서 디스플레이(151)의 하단부 측면에 안테나 모듈(1100)이 배치된 구조에 대응될 수 있다.
도 1 내지 도 22b를 참조하면, 배열 안테나는 제1 배열 안테나 모듈(1100-1) 및 제1 배열 안테나 모듈(1100-1)에 제1 수평 방향으로 소정 간격 이격되어 배치되는 제2 배열 안테나 모듈(1100-2)을 포함할 수 있다. 한편, 배열 안테나의 개수는 2개에 한정되는 것은 아니고 도 22b와 같이 3개 이상으로 구현될 수도 있다. 따라서, 배열 안테나는 제1 배열 안테나 모듈(1100-1) 내지 제3 배열 안테나 모듈(1100-3)을 포함하도록 구성될 수 있다. 일 예로, 제1 배열 안테나 모듈(1100-1) 및 제3 배열 안테나 모듈(1100-3) 중 적어도 하나는 안테나 모듈(1100)의 측면에 배치되어 측면 방향으로 빔을 형성하도록 구성될 수 있다.
다른 예로, 제1 배열 안테나 모듈(1100-1) 및 제3 배열 안테나 모듈(1100-3) 중 적어도 하나는 안테나 모듈(1100)의 전면에 배치되어 전면 방향으로 빔을 형성하도록 구성될 수 있다. 이와 관련하여, 제1 배열 안테나 모듈(1100-1) 및 제2 배열 안테나 모듈(1100-2)을 이용하여 전면 방향(B1)으로 각각 제1 빔 및 제2 빔을 형성할 수 있다. 도 5c의 모뎀에 해당하는 프로세서(1400)는 제1 및 제2 배열 안테나 모듈(1100-1, 1100-2)을 각각 이용하여 각각 제1 빔 및 제2 빔을 제1 방향 및 제2 방향으로 형성하도록 제어할 수 있다. 즉, 제1 배열 안테나 모듈(1100-1)을 이용하여 수평 방향에서 제1 방향으로 제1 빔을 형성할 수 있다. 또한, 제2 배열 안테나 모듈(1100-2)을 이용하여 수평 방향에서 제2 방향으로 제2 빔을 형성할 수 있다. 이와 관련하여, 프로세서(1400)는 제1 방향의 제1 빔 및 제2 방향의 제2 빔을 이용하여 다중 입출력(MIMO)를 수행할 수 있다.
도 5c의 모뎀에 해당하는 프로세서(1400)는 제1 및 제2 배열 안테나 모듈(1100-1, 1100-2)을 각각 이용하여 각각 제1 빔 및 제2 빔을 제1 방향 및 제2 방향으로 형성하도록 제어할 수 있다. 즉, 제1 배열 안테나 모듈(1100-1)을 이용하여 수평 방향에서 제1 방향으로 제1 빔을 형성할 수 있다. 또한, 제2 배열 안테나 모듈(1100-2)을 이용하여 수평 방향에서 제2 방향으로 제2 빔을 형성할 수 있다. 이와 관련하여, 프로세서(1400)는 제1 방향의 제1 빔 및 제2 방향의 제2 빔을 이용하여 다중 입출력(MIMO)를 수행할 수 있다.
프로세서(1400)는 제1 및 제2 배열 안테나 모듈(1100-1, 1100-2)을 이용하여 제3 방향으로 제3 빔을 형성할 수 있다. 이와 관련하여, 프로세서(1400)는 제1 및 제2 배열 안테나 모듈(1100-1, 1100-2)를 통해 수신되는 신호가 합성되도록 송수신부 회로(1250)를 제어할 수 있다. 또한, 프로세서(1400)는 송수신부 회로(1250)를 통해 제1 및 제2 배열 안테나 모듈(1100-1, 1100-2)로 전달되는 신호가 각각의 안테나 소자로 분배되도록 제어할 수 있다. 프로세서(1400)는 제1 빔 및 제2 빔보다 좁은 빔 폭을 갖는 제3 빔을 이용하여 빔 포밍을 수행할 수 있다.
한편, 프로세서(1400)는 제1 방향의 제1 빔 및 제2 방향의 제2 빔을 이용하여 다중 입출력(MIMO)를 수행하고, 제1 빔 및 제2 빔보다 좁은 빔 폭을 갖는 제3 빔을 이용하여 빔 포밍을 수행할 수 있다. 이와 관련하여, 전자 기기 주변의 다른 전자 기기로부터 수신되는 제1 신호 및 제2 신호 품질이 임계치 이하이면, 제3 빔을 이용하여 빔 포밍을 수행할 수 있다.
배열 안테나의 소자 개수는 도시된 바와 같이 2개, 3개, 4개 등에 한정되는 것은 아니다. 예를 들어, 배열 안테나의 소자 개수는 2개, 4개, 8개, 16개 등으로 확장 가능하다. 이에 따라, 배열 안테나는 1x2, 1x3, 1x4, 1x5, 쪋, 1x8 배열 안테나로 구성될 수 있다.
한편, 도 23은 실시 예들에 따른 전자 기기의 특정 위치에서 서로 다른 결합 구조로 결합된 안테나 모듈을 나타낸다. 도 23(a)를 참조하면, 안테나 모듈(1100)은 디스플레이(151) 하부 영역에 디스플레이(151)와 실질적으로 수평하게 배치될 수 있다. 이에 따라, 안테나 모듈(1100)을 통해 전자 기기의 하부 방향으로 빔(B1)을 생성할 수 있다. 한편, 패치 안테나를 통해 전자 기기의 전면 방향으로 다른 빔(B2)를 생성할 수 있다. 도 23(a)의 안테나 모듈(1100)은 도 21(a)에서 디스플레이(151)의 전면 하단부에 안테나 모듈(1100)이 배치된 구조에 대응될 수 있다.
도 23(b)를 참조하면, 안테나 모듈(1100)은 디스플레이(151) 하부 영역에 디스플레이(151)와 실질적으로 수직하게 배치될 수 있다. 이에 따라, 안테나 모듈(1100)을 통해 전자 기기의 전면 방향으로 빔(B2)을 생성할 수 있다. 한편, 패치 안테나를 통해 전자 기기의 하부 방향으로 다른 빔(B1)를 생성할 수 있다. 도 18(b)의 안테나 모듈(1100)은 도 21(b)에서 디스플레이(151)의 하단부 측면에 안테나 모듈(1100)이 배치된 구조에 대응될 수 있다.
도 21(c)를 참조하면, 안테나 모듈(1100)은 기구 구조에 해당하는 후면 케이스(1001)의 내부에 배치될 수도 있다. 후면 케이스(1001)의 내부에 디스플레이(151)와 실질적으로 평행하게 배치될 수 있다. 이에 따라, 모노폴 방사체를 통해 전자 기기의 하부 방향으로 빔(B2)을 생성할 수 있다. 한편, 패치 안테나를 통해 전자 기기의 후면 방향으로 다른 빔(B3)을 생성할 수 있다.
이상에서는 밀리미터파 대역에서 동작하는 광대역 안테나 모듈 및 이를 포함하는 전자 기기에 대해 살펴보았다. 이와 같은 밀리미터파 대역에서 동작하는 안테나 모듈 및 이를 포함하는 전자 기기의 기술적 효과에 대해 설명하면 다음과 같다.
실시 예에 따르면, 밀리미터파 대역에서 동작하는 광대역 안테나 모듈에서 안테나 소자 간에 형성되는 슬롯 월 구조를 통해 안테나 효율을 향상시킬 수 있다.
실시 예에 따르면 밀리미터파 대역에서 동작하는 광대역 안테나 모듈에서 안테나 소자 간에 형성되는 슬롯 월 구조가 다층 기판 상에서 비아 구조로 형성되어 안테나 효율을 향상시킬 수 있다.
실시 예에 따르면 슬롯 월 구조가 측면 방사 성분을 억제하여 밀리미터파 대역에서 동작하는 안테나 소자의 효율 및 정면 방향으로의 지향성을 향상시킬 수 있다.
실시 예에 따르면, 적층형 안테나 구조와 슬롯 월 구조를 통해 밀리미터파 대역에서 광대역 서비스를 위하여 광대역 동작하면서도 높은 안테나 효율을 갖는 안테나 구조를 제공할 수 있다.
실시 예에 따르면, 슬롯 월 구조와 슬롯 월 내부의 더미 패턴을 통해 밀리미터파 대역에서 높은 안테나 이득과 함께 전체 주파수 대역에서 안테나 이득 평탄도가 개선된 안테나 구조를 제공할 수 있다.
본 명세서의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 본 명세서의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 본 명세서의 바람직한 실시 본 명세서의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 본 명세서의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 본 명세서의 바람직한 실시 예와 같은 특정 실시 예는 단지 예시로 주어진 것으로 이해되어야 한다. 전술한 본 명세서와 관련하여, 밀리미터파 대역에서 동작하는 안테나 및 이를 제어하는 전자 기기의 설계 및 이의 구동은 프로그램이 기록된 매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다.
컴퓨터가 읽을 수 있는 매체는, 컴퓨터 시스템에 의하여 판독될 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 매체의 예로는, HDD(Hard Disk Drive), SSD(Solid State Disk), SDD(Silicon Disk Drive), ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장 장치 등이 있으며, 또한 캐리어 웨이브(예를 들어, 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한, 상기 컴퓨터는 단말기의 제어부를 포함할 수도 있다. 따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 명세서의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 명세서의 등가적 범위 내에서의 모든 변경은 본 명세서의 범위에 포함된다.

Claims (30)

  1. 전자 기기에 있어서,
    유전체 커버 층 (dielectric cover layer); 및
    상기 유전체 커버 층에 대향하여 장착되는 표면을 갖는 유전체 기판 (dielectric cover substrate)를 포함하고,
    상기 유전체 기판은,
    상기 유전체 기판의 표면상에 제1 개구(opening) 및 제2 개구를 포함하는 제1 도전 층을 갖는 제1 레이어 - 상기 제1 도전 층의 제1 부분은 상기 제1 개구와 상기 제2 개구 사이에 배치되고, 상기 제1 도전 층의 제2 부분은 상기 제1 개구 주변의 상기 제1 도전 층의 제1 부분에 대향함 -;
    상기 유전체 기판 내에 제4 개구 및 제5 개구를 포함하는 제2 도전 층을 갖는 제2 레이어 - 상기 제2 도전 층의 제1 부분은 상기 제4 개구와 상기 제5 개구 사이에 배치되고, 상기 제2 도전 층의 제2 부분은 상기 제4 개구 주변의 상기 제2 도전 층의 제1 부분에 대향함 -;
    상기 유전체 기판 내에 제3 개구를 포함하는 제3 도전 층을 갖는 제3 레이어;
    복수의 도전 트레이스들을 갖는 제4 레이어;
    그라운드로 동작하는 제4 도전 층을 갖는 제5 레이어; 및
    상기 유전체 기판 상의 위상 배열 안테나(phased array antenna)를 포함하고,
    상기 위상 배열 안테나는 상기 유전체 기판의 표면에 있는 복수의 패치 소자들 및 상기 유전체 기판 내의 상기 패치 소자들 상의 포지티브 안테나 피드 단자에 결합되는 전송 라인 경로들을 포함하고,
    상기 위상 배열 안테나는 10GHz에서 300GHz 사이의 주파수에서 무선 주파수 신호들(radio-frequency signals)을 상기 유전체 커버 층을 통해 전송하도록 구성되고,
    상기 패치 소자들은 상기 제1 도전 층의 상기 제2 개구 내에 배치되고,
    상기 전송 라인 경로들은 상기 제2 레이어의 상기 제5 개구 및 상기 제3 레이어의 상기 제3 개구 내에 배치되고,
    상기 제1 도전 층의 제1 부분, 상기 제2 도전 층의 제1 부분, 상기 제3 도전 층의 제1 부분은 제1 도전 비아들에 의해 연결되고,
    상기 제1 도전 층의 제2 부분, 상기 제2 도전 층의 제2 부분, 상기 제3 도전 층의 제2 부분은 제2 도전 비아들에 의해 연결되고,
    상기 제3 도전 층의 제3 부분은 상기 제1 개구 및 상기 제4 개구와 중첩되고,
    상기 제1 도전 비아들, 상기 제2 도전 비아들은 상기 제3 도전 층의 제3 부분과 전기적으로 연결되는, 전자 기기.
  2. 제1 항에 있어서,
    상기 제2 레이어는 상기 유전체 기판 내의 복수의 레이어들을 포함하는, 전자 기기.
  3. 제2 항에 있어서,
    상기 제2 개구의 긴 변(long side)의 길이는 상기 제1 개구의 긴 변의 길이보다 크거나 같은 것을 특징으로 하는, 전자 기기.
  4. 제2 항에 있어서,
    상기 제1 레이어의 표면에서 상기 제3 레이어의 표면까지의 인터벌 거리(h1)는 0.02λ0보다 크거나 같은 것을 특징으로 하는, 전자 기기.
  5. 제1 항에 있어서,
    상기 제1 개구의 에지에서 상기 제2 개구의 에지까지의 인터벌 거리(d)는 0.13λ0보다 크거나 같은 것을 특징으로 하는, 전자 기기.
  6. 제1 항에 있어서,
    상기 제1 개구의 긴 변의 길이(W1)는 λ0보다 크거나 같고,
    상기 제1 개구의 짧은 변의 길이(L1)는 0.13λ0보다 크거나 같은 특징으로 하는, 전자 기기.
  7. 제6 항에 있어서,
    상기 유전체 기판상의 상기 제1 개구 내에 배치되는 복수의 더미 패턴을 더 포함하고,
    상기 복수의 더미 패턴의 제1 변 값(L2)은 0 < L2 < L1이고,
    상기 복수의 더미 패턴의 제2 변 값(W2)은 0 < W2 < W1인 것을 특징으로 하는, 전자 기기.
  8. 제6 항에 있어서,
    상기 유전체 기판상의 제3 개구 내에 배치되는 복수의 더미 패턴을 더 포함하고,
    상기 복수의 더미 패턴의 제1 변 값(L2)은 0 < L2 < L1이고,
    상기 복수의 더미 패턴의 제2 변 값(W2)은 0 < W2 < W1인 것을 특징으로 하는, 전자 기기.
  9. 제1 항에 있어서,
    상기 유전체 기판상의 상기 제1 개구 내에 배치되는 복수의 제1 더미 패턴; 및
    상기 유전체 기판상의 제3 개구 내에 배치되는 복수의 제2 더미 패턴을 더 포함하고,
    상기 복수의 제1 더미 패턴은 수직 도전 비아들을 통해 상기 복수의 제2 더미 패턴과 전기적으로 연결되는, 전자 기기.
  10. 제1 항에 있어서,
    상기 제1 개구는 상기 위상 배열 안테나의 전계 방향(electric field direction)에 배치되는, 전자 기기.
  11. 제1 항에 있어서,
    상기 제1 도전 층을 갖는 상기 제1 레이어는 상기 유전체 기판의 표면 내의 제6 개구를 더 포함하고,
    상기 제1 도전 층의 제3 부분은 상기 제2 개구 및 상기 제6 개구 사이에 배치되고,
    상기 제1 도전 층의 제4 부분은 상기 제1 도전 층의 제3 부분에 대향하게 배치되고,
    상기 제2 도전 층을 갖는 상기 제2 레이어는 상기 유전체 기판의 표면 내의 제7 개구를 더 포함하고,
    상기 제2 도전 층의 제3 부분은 상기 제5 개구 및 상기 제7 개구 사이에 배치되고,
    상기 제1 도전 층의 제4 부분은 상기 제7 개구 주변의 상기 제2 도전 층의 제3 부분에 대향하게 배치되는, 전자 기기.
  12. 제11 항에 있어서,
    상기 제1 도전 층의 제3 부분, 상기 제2 도전 층의 제3 부분 및 상기 제3 도전 층의 제5 부분은 제3 도전 비아들에 의해 연결되고,
    상기 제1 도전 층의 제4 부분, 상기 제2 도전 층의 제4 부분 및 상기 제3 도전 층의 제6 부분은 제4 도전 비아들에 의해 연결되고,
    상기 제3 도전 층의 제4 부분은 상기 제6 개구 및 상기 제7 개구와 중첩되고,
    상기 제3 도전 비아들 및 상기 제4 도전 비아들은 상기 제3 도전 층의 상기 제4 부분과 전기적으로 연결되는, 전자 기기.
  13. 전자 기기에 있어서,
    유전체 커버 층 (dielectric cover layer); 및
    상기 유전체 커버 층에 대향하여 장착되는 표면을 갖는 유전체 기판 (dielectric cover substrate)를 포함하고,
    상기 유전체 기판은,
    상기 유전체 기판의 표면상에 제1 개구(opening) 및 제2 개구를 포함하는 제1 도전 층을 갖는 제1 레이어 - 상기 제1 도전 층의 제1 부분은 상기 제1 개구와 상기 제2 개구 사이에 배치되고, 상기 제1 도전 층의 제2 부분은 상기 제1 개구 주변의 상기 제1 도전 층의 제1 부분에 대향함 -;
    상기 유전체 기판 내에 제4 개구 및 제5 개구를 포함하는 제2 도전 층을 갖는 제2 레이어 - 상기 제2 도전 층의 제1 부분은 상기 제4 개구와 상기 제5 개구 사이에 배치되고, 상기 제2 도전 층의 제2 부분은 상기 제4 개구 주변의 상기 제2 도전 층의 제1 부분에 대향함 -;
    상기 유전체 기판 내에 제3 개구를 포함하는 제3 도전 층을 갖는 제3 레이어;
    복수의 도전 트레이스들을 갖는 제4 레이어;
    그라운드로 동작하는 제4 도전 층을 갖는 제5 레이어; 및
    상기 유전체 기판 상의 위상 배열 안테나(phased array antenna)를 포함하고,
    상기 위상 배열 안테나는 상기 유전체 기판의 표면 상의 기생 패치 소자들, 상기 유전체 기판 내의 패치 소자들 및 상기 유전체 기판 내의 상기 패치 소자들 상의 각각의 포지티브 안테나 피드 단자들에 결합되는 각각의 전송 라인 경로들을 포함하고,
    상기 위상 배열 안테나는 10GHz에서 300GHz 사이의 주파수에서 무선 주파수 신호들(radio-frequency signals)을 상기 유전체 커버 층을 통해 전송하도록 구성되고,
    상기 패치 소자들은 상기 제1 도전 층의 상기 제2 개구 내에 배치되고,
    상기 전송 라인 경로들은 상기 제2 레이어의 상기 제5 개구 및 상기 제3 레이어의 상기 제3 개구 내에 배치되고,
    상기 제1 도전 층의 제1 부분, 상기 제2 도전 층의 제1 부분, 상기 제3 도전 층의 제1 부분은 제1 도전 비아들에 의해 연결되고,
    상기 제1 도전 층의 제2 부분, 상기 제2 도전 층의 제2 부분, 상기 제3 도전 층의 제2 부분은 제2 도전 비아들에 의해 연결되고,
    상기 제3 도전 층의 제3 부분은 상기 제1 개구 및 상기 제4 개구와 중첩되고,
    상기 제1 도전 비아들, 상기 제2 도전 비아들은 상기 제3 도전 층의 제3 부분과 전기적으로 연결되는, 전자 기기.
  14. 제13 항에 있어서,
    상기 제2 레이어는 상기 유전체 기판 내의 복수의 레이어들을 포함하고,
    상기 제2 개구의 긴 변(long side)의 길이는 상기 제1 개구의 긴 변의 길이보다 크거나 같은 것을 특징으로 하는, 전자 기기.
  15. 제13 항에 있어서,
    상기 제1 레이어의 표면에서 상기 제3 레이어의 표면까지의 인터벌 거리(h1)는 0.02λ0보다 크거나 같은 것을 특징으로 하는, 전자 기기.
  16. 제13 항에 있어서,
    상기 제1 개구의 에지에서 상기 제2 개구의 에지까지의 인터벌 거리(d)는 0.13λ0보다 크거나 같은 것을 특징으로 하는, 전자 기기.
  17. 제13 항에 있어서,
    상기 제1 개구의 긴 변의 길이(W1)는 λ0보다 크거나 같고,
    상기 제1 개구의 짧은 변의 길이(L1)는 0.13λ0보다 크거나 같은 특징으로 하는, 전자 기기.
  18. 제13 항에 있어서,
    상기 유전체 기판상의 상기 제1 개구 내에 배치되는 복수의 더미 패턴을 더 포함하고,
    상기 복수의 더미 패턴의 제1 변 값(L2)은 0 < L2 < L1이고,
    상기 복수의 더미 패턴의 제2 변 값(W2)은 0 < W2 < W1인 것을 특징으로 하는, 전자 기기.
  19. 제13 항에 있어서,
    상기 유전체 기판상의 제3 개구 내에 배치되는 복수의 더미 패턴을 더 포함하고,
    상기 복수의 더미 패턴의 제1 변 값(L2)은 0 < L2 < L1이고,
    상기 복수의 더미 패턴의 제2 변 값(W2)은 0 < W2 < W1인 것을 특징으로 하는, 전자 기기.
  20. 제13 항에 있어서,
    상기 유전체 기판상의 상기 제1 개구 내에 배치되는 복수의 제1 더미 패턴; 및
    상기 유전체 기판상의 제3 개구 내에 배치되는 복수의 제2 더미 패턴을 더 포함하고,
    상기 복수의 제1 더미 패턴은 수직 도전 비아들을 통해 상기 복수의 제2 더미 패턴과 전기적으로 연결되는, 전자 기기.
  21. 제13 항에 있어서,
    상기 제1 개구는 상기 위상 배열 안테나의 전계 방향(electric field direction)에 배치되는, 전자 기기.
  22. 제13 항에 있어서,
    상기 제1 도전 층을 갖는 상기 제1 레이어는 상기 유전체 기판의 표면 내의 제6 개구를 더 포함하고,
    상기 제1 도전 층의 제3 부분은 상기 제2 개구 및 상기 제6 개구 사이에 배치되고,
    상기 제1 도전 층의 제4 부분은 상기 제1 도전 층의 제3 부분에 대향하게 배치되고,
    상기 제2 도전 층을 갖는 상기 제2 레이어는 상기 유전체 기판의 표면 내의 제7 개구를 더 포함하고,
    상기 제2 도전 층의 제3 부분은 상기 제5 개구 및 상기 제7 개구 사이에 배치되고,
    상기 제1 도전 층의 제4 부분은 상기 제7 개구 주변의 상기 제2 도전 층의 제3 부분에 대향하게 배치되는, 전자 기기.
  23. 제22 항에 있어서,
    상기 제1 도전 층의 제3 부분, 상기 제2 도전 층의 제3 부분 및 상기 제3 도전 층의 제5 부분은 제3 도전 비아들에 의해 연결되고,
    상기 제1 도전 층의 제4 부분, 상기 제2 도전 층의 제4 부분 및 상기 제3 도전 층의 제6 부분은 제4 도전 비아들에 의해 연결되고,
    상기 제3 도전 층의 제4 부분은 상기 제6 개구 및 상기 제7 개구와 중첩되고,
    상기 제3 도전 비아들 및 상기 제4 도전 비아들은 상기 제3 도전 층의 제4 부분과 전기적으로 연결되는, 전자 기기.
  24. 전자 기기에 있어서,
    유전체 커버 층 (dielectric cover layer); 및
    상기 유전체 커버 층에 대향하여 장착되는 표면을 갖는 유전체 기판 (dielectric cover substrate)를 포함하고,
    상기 유전체 기판은,
    상기 유전체 기판의 표면상에 제1 개구(opening), 제2 개구 및 제6 개구를 포함하는 제1 도전 층을 갖는 제1 레이어 - 상기 제1 도전 층의 제1 부분은 상기 제1 개구와 상기 제2 개구 사이에 배치되고, 상기 제1 도전 층의 제2 부분은 상기 제1 개구 주변의 상기 제1 도전 층의 제1 부분에 대향하고, 상기 제1 도전 층의 제3 부분은 상기 제2 개구와 상기 제6 개구 사이에 배치되고, 상기 제1 도전 층의 제4 부분은 상기 제6 개구 주변의 상기 제1 도전 층의 제3 부분에 대향함 -;
    상기 유전체 기판 내에 제4 개구, 제5 개구 및 제7 개구를 포함하는 제2 도전 층을 갖는 제2 레이어 - 상기 제2 도전 층의 제1 부분은 상기 제4 개구와 상기 제5 개구 사이에 배치되고, 상기 제2 도전 층의 제2 부분은 상기 제4 개구 주변의 상기 제2 도전 층의 제1 부분에 대향하고, 상기 제2 도전 층의 제3 부분은 상기 제4 개구와 상기 제7 개구 사이에 배치되고, 상기 제1 도전 층의 제4 부분은 상기 제7 개구 주변의 상기 제2 도전 층의 제3 부분에 대향함 -;
    상기 유전체 기판 내에 제3 개구를 포함하는 제3 도전 층을 갖는 제3 레이어;
    복수의 도전 트레이스들을 갖는 제4 레이어;
    그라운드로 동작하는 제4 도전 층을 갖는 제5 레이어; 및
    상기 유전체 기판 상의 위상 배열 안테나(phased array antenna)를 포함하고,
    상기 위상 배열 안테나는 상기 유전체 기판의 표면에 있는 복수의 패치 소자들 및 상기 유전체 기판 내의 상기 패치 소자들 상의 포지티브 안테나 피드 단자에 결합되는 전송 라인 경로들을 포함하고,
    상기 위상 배열 안테나는 10GHz에서 300GHz 사이의 주파수에서 무선 주파수 신호들(radio-frequency signals)을 상기 유전체 커버 층을 통해 전송하도록 구성되고,
    상기 패치 소자들은 상기 제1 도전 층의 상기 제2 개구 내에 배치되고,
    상기 전송 라인 경로들은 상기 제2 레이어의 상기 제4 개구 및 상기 제3 레이어의 상기 제3 개구 내에 배치되고, (동일)
    상기 제1 도전 층의 제1 부분, 상기 제2 도전 층의 제1 부분, 상기 제3 도전 층의 제1 부분은 제1 도전 비아들에 의해 연결되고,
    상기 제1 도전 층의 제2 부분, 상기 제2 도전 층의 제2 부분, 상기 제3 도전 층의 제2 부분은 제2 도전 비아들에 의해 연결되고,
    상기 제3 도전 층의 제3 부분은 상기 제1 개구 및 상기 제4 개구와 중첩되고,
    상기 제1 도전 비아들, 상기 제2 도전 비아들은 상기 제3 도전 층의 제3 부분과 전기적으로 연결되고,
    상기 제1 도전 층의 제3 부분, 상기 제2 도전 층의 제3 부분 및 상기 제3 도전 층의 제4 부분은 제3 도전 비아들에 의해 연결되고,
    상기 제1 도전 층의 제4 부분, 상기 제2 도전 층의 제4 부분 및 상기 제3 도전 층의 제6 부분은 제4 도전 비아들에 의해 연결되고,
    상기 제3 도전 층의 제6 부분은 상기 제6 개구 및 상기 제7 개구와 중첩되고,
    상기 제3 도전 비아들 및 상기 제4 도전 비아들은 상기 제3 도전 층의 제6 부분과 전기적으로 연결되는, 전자 기기.
  25. 제1 항에 있어서,
    상기 전자 기기는 제1 표면 및 제2 표면을 포함하고, 디스플레이 커버 층과 상기 유전체 커버 층을 통해 광을 방출하는 픽셀 회로를 구비하는 디스플레이를 더 포함하고,
    상기 디스플레이 커버는 상기 전자 기기의 제1 표면을 형성하고 상기 유전체 커버 층은 상기 디스플레이 커버 층에 인접하게 형성되는, 전자 기기.
  26. 제1 항에 있어서,
    상기 제1 패치 소자 및 상기 제2 패치 소자는 상기 유전체 커버 층의 표면과 직접 컨택되는, 전자 기기.
  27. 제1 항에 있어서,
    상기 유전체 기판을 상기 유전체 커버 층에 부착시키는 접착 층을 더 포함하고,
    상기 제1 패치 소자 및 상기 제2 패치 소자는 상기 접착 층과 직접 컨택되는, 전자 기기.
  28. 제27 항에 있어서,
    상기 유전체 커버 층은 제1 유전 상수를 갖고,
    상기 접착 층은 상기 제1 유전 상수보다 낮은 제2 유전 상수를 갖는, 전자 기기.
  29. 제1 항에 있어서,
    상기 주파수의 상기 무선 주파수 신호들은 상기 유전체 커버 층을 통해 전파되는 동안 유효 파장(effective wavelength)을 나타내고,
    상기 유전체 커버 층은 상기 유효 파장의 0.15 내지 0.3배 사이의 두께를 갖는, 전자 기기.
  30. 제29 항에 있어서,
    상기 유전체 커버 층은 3.0 내지 10.0 사이의 유전 상수를 갖는, 전자 기기.
PCT/KR2022/008975 2022-06-23 2022-06-23 배열 안테나 및 이를 포함하는 전자 기기 WO2023249144A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2022/008975 WO2023249144A1 (ko) 2022-06-23 2022-06-23 배열 안테나 및 이를 포함하는 전자 기기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2022/008975 WO2023249144A1 (ko) 2022-06-23 2022-06-23 배열 안테나 및 이를 포함하는 전자 기기

Publications (1)

Publication Number Publication Date
WO2023249144A1 true WO2023249144A1 (ko) 2023-12-28

Family

ID=89380147

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/008975 WO2023249144A1 (ko) 2022-06-23 2022-06-23 배열 안테나 및 이를 포함하는 전자 기기

Country Status (1)

Country Link
WO (1) WO2023249144A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190030311A (ko) * 2017-09-14 2019-03-22 삼성전자주식회사 Pcb를 포함하는 전자 장치
KR20190061467A (ko) * 2017-11-28 2019-06-05 삼성전자주식회사 밀리미터 웨이브 신호를 송/수신하기 위한 통신 장치 및 그 통신 장치를 포함하는 전자 장치
US20210242601A1 (en) * 2018-05-04 2021-08-05 Telefonaktiebolaget Lm Ericsson (Publ) A cavity-backed antenna element and array antenna arrangement
US20210328364A1 (en) * 2019-03-20 2021-10-21 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Millimeter wave module and electronic device
KR20210141116A (ko) * 2020-05-15 2021-11-23 삼성전자주식회사 도래각 측정을 위한 안테나를 포함하는 전자 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190030311A (ko) * 2017-09-14 2019-03-22 삼성전자주식회사 Pcb를 포함하는 전자 장치
KR20190061467A (ko) * 2017-11-28 2019-06-05 삼성전자주식회사 밀리미터 웨이브 신호를 송/수신하기 위한 통신 장치 및 그 통신 장치를 포함하는 전자 장치
US20210242601A1 (en) * 2018-05-04 2021-08-05 Telefonaktiebolaget Lm Ericsson (Publ) A cavity-backed antenna element and array antenna arrangement
US20210328364A1 (en) * 2019-03-20 2021-10-21 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Millimeter wave module and electronic device
KR20210141116A (ko) * 2020-05-15 2021-11-23 삼성전자주식회사 도래각 측정을 위한 안테나를 포함하는 전자 장치

Similar Documents

Publication Publication Date Title
WO2020197287A1 (en) Power control method and terminal for performing power control
WO2017122905A1 (en) Wireless communication device with leaky-wave phased array antenna
WO2021085669A1 (ko) 5g 안테나를 구비하는 전자 기기
EP3378125A1 (en) Wireless communication device with leaky-wave phased array antenna
WO2021033806A1 (ko) 투명 안테나를 구비하는 전자 기기
WO2021033807A1 (ko) 투명 안테나를 구비하는 전자 기기
WO2021157752A1 (ko) 안테나를 구비하는 전자 기기
WO2022025302A1 (ko) 안테나 모듈을 구비하는 전자 기기
WO2021206199A1 (ko) 안테나를 구비하는 전자 기기
WO2023008619A1 (ko) 안테나를 구비하는 전자 기기
WO2022055122A1 (ko) 다층 임피던스 변환부를 구비한 안테나 모듈 및 이를 포함하는 전자 기기
WO2021235578A1 (ko) 안테나를 구비하는 전자 기기
WO2021133096A1 (en) Antenna module and electronic device using the same
WO2021085688A1 (ko) 디스플레이 내장 안테나를 구비하는 전자 기기
WO2022004913A1 (ko) 안테나를 구비하는 전자 기기
WO2021100925A1 (ko) 5g 안테나 모듈과 통신 모듈을 구비하는 전자 기기
WO2023249144A1 (ko) 배열 안테나 및 이를 포함하는 전자 기기
WO2024135892A1 (ko) 안테나 모듈을 구비하는 전자 기기
WO2024128364A1 (ko) 안테나 모듈을 구비하는 전자 기기
WO2023249140A1 (ko) 배열 안테나 및 이를 포함하는 전자 기기
WO2024135889A1 (ko) 안테나 모듈을 구비하는 전자 기기
WO2022050462A1 (ko) 안테나 모듈을 구비하는 전자 기기
WO2021251515A1 (ko) 안테나를 구비하는 전자 기기
WO2023008618A1 (ko) 안테나 모듈 및 이를 포함하는 전자 기기
WO2024135891A1 (ko) 안테나 모듈을 구비하는 전자 기기

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22948078

Country of ref document: EP

Kind code of ref document: A1