WO2023214609A1 - Quantum circuit computation method for efficiently computing state vectors - Google Patents

Quantum circuit computation method for efficiently computing state vectors Download PDF

Info

Publication number
WO2023214609A1
WO2023214609A1 PCT/KR2022/007271 KR2022007271W WO2023214609A1 WO 2023214609 A1 WO2023214609 A1 WO 2023214609A1 KR 2022007271 W KR2022007271 W KR 2022007271W WO 2023214609 A1 WO2023214609 A1 WO 2023214609A1
Authority
WO
WIPO (PCT)
Prior art keywords
quantum
quantum circuit
gate
state vector
qubit
Prior art date
Application number
PCT/KR2022/007271
Other languages
French (fr)
Korean (ko)
Inventor
전석훈
홍윤표
김병수
최규현
Original Assignee
한국전자기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자기술연구원 filed Critical 한국전자기술연구원
Publication of WO2023214609A1 publication Critical patent/WO2023214609A1/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/60—Quantum algorithms, e.g. based on quantum optimisation, quantum Fourier or Hadamard transforms

Definitions

  • the present invention relates to a simulator of a quantum circuit model, and more specifically, to a method for efficiently calculating state vectors in quantum circuit operations on a classical computer.
  • a quantum computer is a computer that can solve existing NP-complete problems within polynomial time using several new algorithms such as the Shor algorithm and Groover algorithm, and is a technology that can collapse the RSA encryption system that currently utilizes the characteristics of prime numbers.
  • Shor algorithm and Groover algorithm
  • simulations on classical computers are essential for algorithmic research using quantum circuits.
  • a quantum circuit can be expressed as a two-dimensional matrix composed of complex numbers, and a quantum circuit using N qubits is expressed as a 2 N ⁇ 2 N matrix. Therefore, in a 50-qubit system that enjoys quantum supremacy, a complex matrix of 2 50
  • the present invention was created to solve the above problems, and the purpose of the present invention is to simulate the quantum circuit model on a classical computer, and to use the state vector generated at the quantum output, which is the result of the calculation of the quantum circuit.
  • the goal is to provide a method for calculating with low complexity and memory.
  • a quantum circuit calculation method for achieving the above object includes inputting an initial quantum state vector into a quantum circuit simulated on a computer; Computing while sequentially updating the quantum state vector in gate units constituting the quantum circuit; and outputting a final, updated final quantum state vector from the quantum circuit.
  • the operation step includes grouping the states constituting the state vector into a plurality of sets based on the target qubit of the gate; It may include performing a gate operation using the grouped sets.
  • the grouping step may group states in which the target qubit is the same and the remaining qubits are different into the same set.
  • the gate operation performing step if the gate is a single qubit gate, the gate operation can be performed independently on a set basis.
  • the gate operation performance step if the gate is a multi-qubit gate, the gate operation may not be performed on a set in which the control qubit is 0.
  • the gate operation performance step if the gate is a multi-qubit gate, the gate operation can be independently performed on a set basis for sets in which the control qubit is not 0.
  • the calculation step may not calculate a unitary matrix by Kronecker multiplying the matrices representing the gates constituting the quantum circuit.
  • a computer-readable recording medium includes the steps of inputting an initial quantum state vector into a quantum circuit simulated on a computer; Computing while sequentially updating the quantum state vector in gate units constituting the quantum circuit; A program capable of performing a quantum circuit calculation method is recorded, which includes outputting a final, updated quantum state vector from the quantum circuit.
  • the state vector generated at the quantum output which is the result of the calculation of the quantum circuit, can be calculated with less complexity and memory. It becomes possible. As a result , the 2 N
  • FIG. 1 is a flowchart provided to explain a quantum circuit calculation method in a quantum circuit simulator running on a classical computer according to an embodiment of the present invention
  • FIGS. 2 and 3 are diagrams provided to explain the state grouping method
  • 5 is a diagram illustrating a multi-qubit gate
  • FIGS 6 and 7 are drawings provided to explain the existing quantum circuit calculation method
  • 10 to 12 are diagrams showing the performance of the quantum circuit calculation method according to an embodiment of the present invention.
  • FIG. 13 is a diagram showing the configuration of a quantum circuit simulation system according to another embodiment of the present invention.
  • Figure 14 is a diagram showing the detailed structure of a quantum circuit simulation accelerator.
  • An embodiment of the present invention presents a method for a quantum circuit simulator running on a classical computer to efficiently calculate state vectors in quantum circuit operations using limited memory.
  • a classical computer is a currently commonly used computer that performs bit (0 or 1)-based operations, and is a concept corresponding to a quantum computer that performs qubit-based operations.
  • the determinant that combines the matrices of the quantum gates constituting the quantum circuit into one by Kronecker product is not calculated, but the quantum circuit is Quantum state vectors are sequentially calculated for each gate unit.
  • the part consisting of a number of gates in the quantum circuit is divided into gate units and the state vector is updated each time it passes through each gate, thereby requiring a large amount of calculation and memory usage.
  • the Kerr product operation By excluding the Kerr product operation, the amount of computation and memory usage are dramatically reduced.
  • FIG. 1 is a flowchart provided to explain a quantum circuit calculation method in a quantum circuit simulator running on a classical computer according to an embodiment of the present invention.
  • the initial quantum state vector is first input into the quantum circuit simulated on a classical computer (S110).
  • the state vector input in step S110 is updated on a gate-by-gate basis through steps S120 to S185 and is finally output through step S190.
  • the state vector can be expressed as a 2 N ⁇ 1 matrix, and each item of the matrix represents the probability of measuring the corresponding state (
  • the states constituting the state vector are first grouped based on the target qubit of the gate (S120).
  • step S120 two states where the target qubit is the same and the remaining qubits are different are grouped into one set.
  • the target qubit refers to the qubit to which the gate is applied. As illustrated in Figure 2, when there is a gate at q0 in a quantum circuit with three qubits (q0, q1, q2), the target qubit is q0 and the eight states that make up the state vector are as shown in Figure 3. Grouped into four sets.
  • gate operation is performed in the following manner depending on the type of gate (S130 to S180).
  • the gate is a single qubit gate (S130-Y)
  • the gate operation is independently performed in units of the grouped sets in step S120 (S140).
  • the states that can affect the output can only affect states where all remaining qubits are the same and the target qubit is different.
  • Figure 4 illustrates a single qubit gate constructed in a quantum circuit with two qubits.
  • the output when the
  • the underlined vectors are those whose state has changed from the input state.
  • the final output state vector is as follows.
  • the gate is a multi-qubit gate (S150-Y)
  • the gate operation is not performed on the set in which the control qubit is 0 (S160-Y) (S170). If the control qubit is 0, the gate does not operate and is bypassed, so the corresponding set is separated and skipped from the gate operation.
  • Figure 5 illustrates a multi-qubit gate composed of a quantum circuit with two qubits, which can be confirmed through the following calculation formula.
  • the underlined vectors are those whose state has changed from the input state.
  • the final output state vector is as follows.
  • Steps S120 to S180 are repeated until the operation is completed for each of all gates constituting the quantum circuit (S185).
  • the quantum circuit finally outputs the updated final quantum state vector (S190).
  • FIG. 6 is a diagram showing the concept of an existing quantum circuit calculation method for an arbitrary quantum circuit
  • FIG. 7 is a flowchart showing the existing quantum circuit calculation method.
  • FIG. 8 is a diagram showing the concept of a quantum circuit calculation method according to an embodiment of the present invention for an arbitrary quantum circuit
  • FIG. 9 is a flowchart showing a quantum circuit calculation method according to an embodiment of the present invention.
  • the method according to the embodiment of the present invention can save memory on a logarithmic scale of the number of qubits even if the number of qubits increases.
  • Figures 11 and 12 show the results of comparing the computational complexity of multiplication and addition according to the number of qubits.
  • a method when simulating a quantum circuit model on a classical computer, a method is presented that can calculate the state vector generated at the quantum output, which is the result of the calculation of the quantum circuit, with a small memory.
  • the final state vector is not calculated using an intermediate unitary matrix with a size of 2N Memory consumption was reduced by using intermediate results in units of state vectors with a size of 1 .
  • the state is not updated when the control qubit is 0, thereby bypassing half of the total states to reduce the amount of computation.
  • Figure 13 is a diagram showing the configuration of a quantum circuit simulation system according to another embodiment of the present invention.
  • the quantum circuit simulation system according to an embodiment of the present invention includes a host system 200 and a quantum circuit simulation accelerator 300.
  • the quantum circuit simulation accelerator 300 is simulation hardware that simulates a quantum circuit and can be implemented using an FPGA (Field Programmable Gate Array).
  • the host system 200 is a system for developing a quantum circuit simulator of the quantum circuit simulation accelerator 300.
  • FIG 14 shows the detailed structure of the quantum circuit simulation accelerator 300.
  • the quantum circuit simulation accelerator 300 includes a Micro Controller Unit (MCU) 310, a memory 320, a BUS 330, and a quantum circuit simulator 340.
  • MCU Micro Controller Unit
  • the MCU 310 is equipped with firmware developed and compiled in the host system 200.
  • the MCU 310 equipped with firmware receives quantum circuit data to be simulated by the quantum circuit simulator 340 from the host system 200 and stores it in the memory 320.
  • Gates include single-qubit gates such as identity gates, Pauli gates, and Clifford gates, controlled Pauli gates, controlled Hadamard gates, controlled rotation gates, and Toffoli gates. There are multi-qubit gates, etc.
  • Gates that make up a quantum circuit are expressed as matrices.
  • the MCU 310 stores the matrices in the memory 320.
  • the quantum circuit simulator 340 performs quantum operations according to the method shown in FIG. 1 using matrices stored in the memory 320 under the control of the MCU 310.
  • the quantum operation results and quantum state by the quantum circuit simulator 340 are transmitted to the host system 200 through the MCU 310.
  • BUS 340 provides a communication interface between components of quantum circuit simulation accelerator 300.
  • a computer-readable recording medium can be any data storage device that can be read by a computer and store data.
  • computer-readable recording media can be ROM, RAM, CD-ROM, magnetic tape, floppy disk, optical disk, hard disk drive, etc.
  • computer-readable codes or programs stored on a computer-readable recording medium may be transmitted through a network connected between computers.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Computational Mathematics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

Provided is a quantum circuit computation method for efficiently computing state vectors. In a quantum circuit computation method according to an embodiment of the present invention, an initial quantum state vector is inputted to a quantum circuit simulated on a computer, a quantum state vector is computed while sequentially updating the quantum state vector in units of gates constituting the quantum circuit, and a final updated quantum state vector is outputted from the quantum circuit. Thus, when simulating a quantum circuit model on a classical computer rather than a quantum computer, it becomes possible to compute the state vector, which is generated at the time of quantum output as the result of the quantum circuit's computation, with less complexity and memory.

Description

상태 벡터를 효율적으로 계산하는 양자 회로 연산 방법Quantum circuit calculation method to efficiently calculate state vectors
본 발명은 양자 회로 모델의 시뮬레이터에 관한 것으로, 더욱 상세하게는 고전 컴퓨터에서 양자 회로 연산에서의 상태 벡터를 효율적으로 계산하기 위한 방법에 관한 것이다.The present invention relates to a simulator of a quantum circuit model, and more specifically, to a method for efficiently calculating state vectors in quantum circuit operations on a classical computer.
양자 컴퓨터는 Shor 알고리즘, Groover 알고리즘 등 여러 새로운 알고리즘을 이용하여 기존 NP-complete 문제들을 다항 시간 내에 해결할 수 있는 컴퓨터로, 현재 소수의 특성을 활용한 RSA 암호체계를 붕괴시킬 수 있는 기술이다. 하지만 양자 컴퓨터를 실제로 가지고 연구를 수행하기는 자원의 한계가 있으므로, 양자 회로를 이용한 알고리즘 연구를 위해 고전 컴퓨터에서 시뮬레이션이 필수적이다.A quantum computer is a computer that can solve existing NP-complete problems within polynomial time using several new algorithms such as the Shor algorithm and Groover algorithm, and is a technology that can collapse the RSA encryption system that currently utilizes the characteristics of prime numbers. However, there are resource limitations in actually conducting research with quantum computers, so simulations on classical computers are essential for algorithmic research using quantum circuits.
양자 회로는 복소수로 구성된 2차원 행렬로 표현할 수 있는데, N 큐빗(Qubit)을 사용하는 양자 회로는 2N×2N의 행렬로 표현이 된다. 따라서 양자 우위를 점하는 50 큐빗의 시스템에서는 250×250의 복소수 행렬이 필요하므로 1.26×1030 개의 복소수가 필요한데, 이는 고전 컴퓨터의 데이터 저장 용량으로는 해결할 수 없는 크기이다. A quantum circuit can be expressed as a two-dimensional matrix composed of complex numbers, and a quantum circuit using N qubits is expressed as a 2 N × 2 N matrix. Therefore, in a 50-qubit system that enjoys quantum supremacy, a complex matrix of 2 50
따라서 이를 해결하기 위해 양자 회로를 연산할 때 사용해야 하는 연산량과 필요로 하는 메모리를 줄이기 위한 방안이 필요하다.Therefore, to solve this problem, a method is needed to reduce the amount of calculations and memory required when calculating quantum circuits.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 양자 회로 모델을 고전 컴퓨터에서 시뮬레이션함에 있어, 양자 회로의 연산 결과인 양자 출력 시 발생하는 상태 벡터(State Vector)를 적은 복잡도와 메모리로 연산할 수 있는 방법을 제공함에 있다.The present invention was created to solve the above problems, and the purpose of the present invention is to simulate the quantum circuit model on a classical computer, and to use the state vector generated at the quantum output, which is the result of the calculation of the quantum circuit. The goal is to provide a method for calculating with low complexity and memory.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 양자 회로 연산 방법은, 컴퓨터 상에 시뮬레이션된 양자 회로에 초기 양자 상태 벡터를 입력하는 단계; 양자 회로를 구성하는 게이트 단위로 양자 상태 벡터를 순차적으로 업데이트 하면서 연산하는 단계; 양자 회로에서 최종으로 업데이트 된 최종 양자 상태 벡터를 출력하는 단계;를 포함한다.A quantum circuit calculation method according to an embodiment of the present invention for achieving the above object includes inputting an initial quantum state vector into a quantum circuit simulated on a computer; Computing while sequentially updating the quantum state vector in gate units constituting the quantum circuit; and outputting a final, updated final quantum state vector from the quantum circuit.
연산 단계는, 게이트의 타겟 큐빗을 기반으로, 상태 벡터를 구성하는 상태들을 다수의 세트들로 그룹핑하는 단계; 그룹핑된 세트들을 이용하여 게이트 연산을 수행하는 단계;를 포함할 수 있다.The operation step includes grouping the states constituting the state vector into a plurality of sets based on the target qubit of the gate; It may include performing a gate operation using the grouped sets.
그룹핑 단계는, 타겟 큐빗이 동일하고 나머지 큐빗은 다른 상태들을 동일 세트로 그룹핑할 수 있다.The grouping step may group states in which the target qubit is the same and the remaining qubits are different into the same set.
게이트 연산 수행 단계는, 게이트가 싱글 큐빗 게이트인 경우, 세트 단위로 독립적으로 게이트 연산을 수행할 수 있다.In the gate operation performing step, if the gate is a single qubit gate, the gate operation can be performed independently on a set basis.
게이트 연산 수행 단계는, 게이트가 멀티 큐빗 게이트인 경우, 컨트롤 큐빗이 0인 상태의 세트에 대해서는 게이트 연산을 수행하지 않을 수 있다.In the gate operation performance step, if the gate is a multi-qubit gate, the gate operation may not be performed on a set in which the control qubit is 0.
게이트 연산 수행 단계는, 게이트가 멀티 큐빗 게이트인 경우, 컨트롤 큐빗이 0이 아닌 상태의 세트에 대해서는 세트 단위로 독립적으로 게이트 연산을 수행할 수 있다.In the gate operation performance step, if the gate is a multi-qubit gate, the gate operation can be independently performed on a set basis for sets in which the control qubit is not 0.
연산 단계는, 양자 회로를 구성하는 게이트들을 나타내는 행렬들을 크로네커 곱하여 유니터리 행렬을 연산하지 않을 수 있다.The calculation step may not calculate a unitary matrix by Kronecker multiplying the matrices representing the gates constituting the quantum circuit.
본 발명의 다른 실시예에 따른 컴퓨터로 읽을 수 있는 기록매체에는 컴퓨터 상에 시뮬레이션된 양자 회로에 초기 양자 상태 벡터를 입력하는 단계; 양자 회로를 구성하는 게이트 단위로 양자 상태 벡터를 순차적으로 업데이트 하면서 연산하는 단계; 양자 회로에서 최종으로 업데이트 된 최종 양자 상태 벡터를 출력하는 단계;를 포함하는 것을 특징으로 하는 양자 회로 연산 방법을 수행할 수 있는 프로그램이 기록된다.A computer-readable recording medium according to another embodiment of the present invention includes the steps of inputting an initial quantum state vector into a quantum circuit simulated on a computer; Computing while sequentially updating the quantum state vector in gate units constituting the quantum circuit; A program capable of performing a quantum circuit calculation method is recorded, which includes outputting a final, updated quantum state vector from the quantum circuit.
이상 설명한 바와 같이, 본 발명의 실시예들에 따르면, 양자 회로 모델을 양자 컴퓨터가 아닌 고전 컴퓨터에서 시뮬레이션함에 있어, 양자 회로의 연산 결과인 양자 출력 시 발생하는 상태 벡터를 적은 복잡도와 메모리로 연산할 수 있게 된다. 이에 의해 기존 시뮬레이션 방식에서 양자 회로의 상태 벡터 연산 시 요구되던 2N×2N의 데이터를 2×2N의 데이터로 줄일 수 있어 필요한 메모리 용량을 획기적으로 감소시킬 수 있게 된다.As described above, according to embodiments of the present invention, when simulating a quantum circuit model on a classical computer rather than a quantum computer, the state vector generated at the quantum output, which is the result of the calculation of the quantum circuit, can be calculated with less complexity and memory. It becomes possible. As a result , the 2 N
도 1은 본 발명의 일 실시예에 따른 고전 컴퓨터에서 실행되는 양자 회로 시뮬레이터에서의 양자 회로 연산 방법의 설명에 제공되는 흐름도,1 is a flowchart provided to explain a quantum circuit calculation method in a quantum circuit simulator running on a classical computer according to an embodiment of the present invention;
도 2와 도 3은 상태 그룹핑 방법의 설명에 제공되는 도면들,Figures 2 and 3 are diagrams provided to explain the state grouping method,
도 4는 싱글 큐빗 게이트를 예시한 도면,4 is a diagram illustrating a single qubit gate;
도 5는 멀티 큐빗 게이트를 예시한 도면,5 is a diagram illustrating a multi-qubit gate;
도 6과 도 7은, 기존의 양자 회로 연산 방법의 설명에 제공되는 도면들,Figures 6 and 7 are drawings provided to explain the existing quantum circuit calculation method,
도 8과 도 9는, 본 발명의 실시예에 따른 양자 회로 연산 방법의 설명에 제공되는 도면들,8 and 9 are diagrams provided to explain the quantum circuit calculation method according to an embodiment of the present invention;
도 10 내지 도 12는, 본 발명의 실시예에 따른 양자 회로 연산 방법의 성능을 나타낸 도면들,10 to 12 are diagrams showing the performance of the quantum circuit calculation method according to an embodiment of the present invention;
도 13은 본 발명의 다른 실시예에 따른 양자 회로 시뮬레이션 시스템의 구성을 도시한 도면,13 is a diagram showing the configuration of a quantum circuit simulation system according to another embodiment of the present invention;
도 14에는 양자 회로 시뮬레이션 가속기의 상세 구조를 도시한 도면이다.Figure 14 is a diagram showing the detailed structure of a quantum circuit simulation accelerator.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.Hereinafter, the present invention will be described in more detail with reference to the drawings.
본 발명의 실시예에서는 고전 컴퓨터에서 실행되는 양자 회로 시뮬레이터가 양자 회로 연산에서 상태 벡터를 제한된 메모리를 이용하여 효율적으로 계산하기 위한 방법을 제시한다.An embodiment of the present invention presents a method for a quantum circuit simulator running on a classical computer to efficiently calculate state vectors in quantum circuit operations using limited memory.
여기서 고전 컴퓨터는 비트(0 또는 1) 기반의 연산을 수행하는 현재 일반적으로 사용되고 있는 컴퓨터로, 큐빗(Qubit) 기반의 연산을 수행하는 양자 컴퓨터에 대응하는 개념이다.Here, a classical computer is a currently commonly used computer that performs bit (0 or 1)-based operations, and is a concept corresponding to a quantum computer that performs qubit-based operations.
양자 회로에서 상태 벡터의 효율적 계산을 위해, 본 발명의 실시예에서는 양자 회로를 구성하는 양자 게이트들에 대한 각 행렬들을 크로네커 곱(Kronecker Product) 하여 하나로 결합하는 행렬식을 계산하지 않고, 양자 회로를 구성하는 각 게이트 단위로 양자 상태 벡터를 순차적으로 연산한다.In order to efficiently calculate the state vector in the quantum circuit, in the embodiment of the present invention, the determinant that combines the matrices of the quantum gates constituting the quantum circuit into one by Kronecker product is not calculated, but the quantum circuit is Quantum state vectors are sequentially calculated for each gate unit.
즉 본 발명의 실시예에서는 양자 회로에서 다수의 게이트들로 구성된 부분을 게이트 단위로 분할하여, 각 게이트를 통과할 때마다 상태 벡터를 업데이트 하는 방식으로 연산하여, 많은 연산량과 메모리 사용량을 요구하는 크로네커 곱 연산을 배제함으로써 연산량과 메모리 사용량이 획기적으로 줄어들도록 하였다. That is, in the embodiment of the present invention, the part consisting of a number of gates in the quantum circuit is divided into gate units and the state vector is updated each time it passes through each gate, thereby requiring a large amount of calculation and memory usage. By excluding the Kerr product operation, the amount of computation and memory usage are dramatically reduced.
도 1은 본 발명의 일 실시예에 따른 고전 컴퓨터에서 실행되는 양자 회로 시뮬레이터에서의 양자 회로 연산 방법의 설명에 제공되는 흐름도이다.1 is a flowchart provided to explain a quantum circuit calculation method in a quantum circuit simulator running on a classical computer according to an embodiment of the present invention.
양자 회로 연산을 위해, 먼저 고전 컴퓨터 상에 시뮬레이션된 양자 회로에 초기 양자 상태 벡터를 입력한다(S110). S110단계에서 입력되는 상태 벡터는 S120단계 내지 S185단계를 통해 게이트 단위로 업데이트 되어 S190단계를 통해 최종 출력된다.For quantum circuit calculation, the initial quantum state vector is first input into the quantum circuit simulated on a classical computer (S110). The state vector input in step S110 is updated on a gate-by-gate basis through steps S120 to S185 and is finally output through step S190.
N개의 큐빗으로 양자 회로에서 상태 벡터는 2N×1 행렬로 표현 가능하며, 행렬의 각 항(item)은 해당 상태(|000>, |001>, ... )가 측정될 확률을 나타낸다.In a quantum circuit with N qubits, the state vector can be expressed as a 2 N × 1 matrix, and each item of the matrix represents the probability of measuring the corresponding state (|000>, |001>, ...).
양자 상태 벡터의 업데이트를 위해, 먼저 게이트의 타겟 큐빗을 기반으로, 상태 벡터를 구성하는 상태들을 그룹핑한다(S120). S120단계에서는 타겟 큐빗이 동일하고 나머지 큐빗은 다른 상태 2개를 한 세트로 그룹핑한다.To update the quantum state vector, the states constituting the state vector are first grouped based on the target qubit of the gate (S120). In step S120, two states where the target qubit is the same and the remaining qubits are different are grouped into one set.
타겟 큐빗은 게이트가 적용되는 큐빗을 말한다. 도 2에 예시된 바와 같이 큐빗이 3개(q0,q1,q2)인 양자 회로에서 q0에 게이트가 있는 경우, 타겟 큐빗은 q0이며 상태 벡터를 구성하는 8개의 상태들은 도 3에 도시된 바와 같이 4개의 세트로 그룹핑된다.The target qubit refers to the qubit to which the gate is applied. As illustrated in Figure 2, when there is a gate at q0 in a quantum circuit with three qubits (q0, q1, q2), the target qubit is q0 and the eight states that make up the state vector are as shown in Figure 3. Grouped into four sets.
다음 게이트의 종류에 따라 다음과 같은 방식으로 게이트 연산을 수행한다(S130 내지 S180).Next, gate operation is performed in the following manner depending on the type of gate (S130 to S180).
게이트가 싱글 큐빗 게이트인 경우(S130-Y), S120단계에서 그룹핑된 세트 단위로 독립적으로 게이트 연산을 수행한다(S140).If the gate is a single qubit gate (S130-Y), the gate operation is independently performed in units of the grouped sets in step S120 (S140).
싱글 큐빗 게이트의 경우 입력으로 들어온 상태 벡터를 구성하는 상태들 중 출력에 영향을 미칠 수 있는 상태는 나머지 모든 큐빗은 동일하고 타겟 큐빗이 다른 상태에만 영향을 끼칠 수 있다.In the case of a single qubit gate, among the states that constitute the input state vector, the states that can affect the output can only affect states where all remaining qubits are the same and the target qubit is different.
도 4에는 큐빗이 2개인 양자 회로에 구성되어 있는 싱글 큐빗 게이트를 예시하였다. 예시된 양자 회로에서 |00> 상태가 입력되면 출력은 |00>과 |10> 으로만 변할 수 있으며, 이는 다음의 연산 수식을 통해 확인할 수 있다.Figure 4 illustrates a single qubit gate constructed in a quantum circuit with two qubits. In the example quantum circuit, when the |00> state is input, the output can only change to |00> and |10>, which can be confirmed through the following operation formula.
Figure PCTKR2022007271-appb-img-000001
Figure PCTKR2022007271-appb-img-000001
Figure PCTKR2022007271-appb-img-000002
Figure PCTKR2022007271-appb-img-000002
밑줄 친 벡터들은 입력 상태에서 상태가 변한 것들이다. 출력되는 상태 벡터는 최종적으로 다음과 같다.The underlined vectors are those whose state has changed from the input state. The final output state vector is as follows.
Figure PCTKR2022007271-appb-img-000003
Figure PCTKR2022007271-appb-img-000003
한편 게이트가 멀티 큐빗 게이트인 경우(S150-Y), 컨트롤 큐빗이 0인 상태의 세트에 대해서는(S160-Y), 게이트 연산을 수행하지 않는다(S170). 컨트롤 큐빗이 0인 경우 게이트는 동작하지 않고 바이패스(Bypass) 되기 때문에, 해당 세트를 분리하여 게이트 연산에서 스킵(Skip) 하는 것이다.Meanwhile, when the gate is a multi-qubit gate (S150-Y), the gate operation is not performed on the set in which the control qubit is 0 (S160-Y) (S170). If the control qubit is 0, the gate does not operate and is bypassed, so the corresponding set is separated and skipped from the gate operation.
반면 컨트롤 큐빗이 0이 아닌 상태의 세트에 대해서는(S160-N), 세트 단위로 독립적으로 게이트 연산을 수행한다(S180). 싱글 큐빗 게이트와 마찬가지로 입력된 상태가 출력에 영향을 끼칠 수 있는 상태는 나머지 모든 큐빗은 동일하고 타겟 큐빗이 다른 상태에만 영향을 끼칠 수 있다.On the other hand, for sets in which the control qubit is not 0 (S160-N), gate operations are performed independently on a set basis (S180). As with single-qubit gates, the input state can only affect the output when all other qubits are the same and the target qubit is different.
따라서 그룹핑된 세트 단위로 독립적인 연산 수행이 가능하다. 도 5에는 큐빗이 2개인 양자 회로에 구성되어 있는 멀티 큐빗 게이트를 예시하였으며, 이는 다음의 연산 수식을 통해 확인할 수 있다.Therefore, independent operations can be performed on a grouped set basis. Figure 5 illustrates a multi-qubit gate composed of a quantum circuit with two qubits, which can be confirmed through the following calculation formula.
Figure PCTKR2022007271-appb-img-000004
Figure PCTKR2022007271-appb-img-000004
Figure PCTKR2022007271-appb-img-000005
Figure PCTKR2022007271-appb-img-000005
밑줄 친 벡터들은 입력 상태에서 상태가 변한 것들이다. 출력되는 상태 벡터는 최종적으로 다음과 같다.The underlined vectors are those whose state has changed from the input state. The final output state vector is as follows.
Figure PCTKR2022007271-appb-img-000006
Figure PCTKR2022007271-appb-img-000006
S120단계 내지 S180단계는 양자 회로를 구성하는 모든 게이트들 각각에 대해 연산이 완료될때까지 반복된다(S185). 모든 게이트들에 대해 연산이 완료되면(S185-Y), 양자 회로에서 최종으로 업데이트 된 최종 양자 상태 벡터를 출력한다(S190).Steps S120 to S180 are repeated until the operation is completed for each of all gates constituting the quantum circuit (S185). When the calculation for all gates is completed (S185-Y), the quantum circuit finally outputs the updated final quantum state vector (S190).
이하에서는 임의의 양자 회로를 상정하여, 본 발명의 실시예에 따른 양자 회로 연산 방법을 기존의 양자 회로 연산 방법과 비교하여 설명한다.Hereinafter, assuming an arbitrary quantum circuit, the quantum circuit calculation method according to an embodiment of the present invention will be described by comparing it with the existing quantum circuit calculation method.
도 6은 임의의 양자 회로에 대한 기존의 양자 회로 연산 방법의 개념을 나타낸 도면이고, 도 7은 기존의 양자 회로 연산 방법을 나타낸 흐름도이다.FIG. 6 is a diagram showing the concept of an existing quantum circuit calculation method for an arbitrary quantum circuit, and FIG. 7 is a flowchart showing the existing quantum circuit calculation method.
도 6과 도 7에 나타난 바와 같이, 기존 방법에서는 8×1 크기의 상태 벡터 |A>가 입력되면, 먼저 큐빗에 존재하는 양자 게이트들을 크로네커 곱(ⓧ) 하여 8×8 크기의 유니터리 행렬(unitary matrix)을 계산한다. 다음 상태 벡터 |A>와 유니터리 행렬을 곱하여 |B>을 계산한다.As shown in Figures 6 and 7, in the existing method, when a state vector |A> of 8 Calculate (unitary matrix). Next, calculate |B> by multiplying the state vector |A> and the unitary matrix.
이후 다음 양자 게이트에 대한 유니터리 행렬(XⓧIⓧI)을 계산한 후 |B>에 곱하여 |C>로 업데이트 하고, 다음 양자 게이트에 대한 유니터리 행렬(CXⓧI)을 계산한 후 |C>에 곱하여 |D>로 업데이트 하여, 최종 상태 벡터를 출력하게 된다.After calculating the unitary matrix ( By multiplying C> and updating it to |D>, the final state vector is output.
도 8은 임의의 양자 회로에 대한 본 발명의 실시예에 따른 양자 회로 연산 방법의 개념을 나타낸 도면이고, 도 9는 본 발명의 실시예에 따른 양자 회로 연산 방법을 나타낸 흐름도이다.FIG. 8 is a diagram showing the concept of a quantum circuit calculation method according to an embodiment of the present invention for an arbitrary quantum circuit, and FIG. 9 is a flowchart showing a quantum circuit calculation method according to an embodiment of the present invention.
도 8과 도 9에 나타난 바와 같이, 본 발명의 실시예에 따른 방법에서는 양자 게이트 단위로 연산, 즉 한 번에 양자 게이트 하나씩만 연산한다. 이에 따라 3개의 H 게이트들을 크로네커 곱(ⓧ) 하지 않고 하니씩 분리하여 개별적으로 연산한다.As shown in Figures 8 and 9, in the method according to the embodiment of the present invention, operations are performed on a quantum gate basis, that is, only one quantum gate is operated at a time. Accordingly, instead of Kronecker multiplying (ⓧ) the three H gates, they are separated by Hani and operated individually.
이에 따라 8×1 크기의 상태 벡터 |A>가 입력되면, 첫 번째 양자 게이트의 행렬과 곱하여 |B>로 업데이트 하고, 이후 두 번째 양자 게이트의 행렬과 곱하여 |C>로 업데이트 하며, 세 번째 양자 게이트의 행렬과 곱하여 |D>로 업데이트 한다.Accordingly, when a state vector of size 8×1 |A> is input, it is multiplied by the matrix of the first quantum gate and updated to |B>, then multiplied by the matrix of the second quantum gate and updated to |C>, and the third quantum gate It is multiplied by the gate matrix and updated to |D>.
이후에도 네 번째 양자 게이트의 행렬과 곱하여 |E>로 업데이트 하고, 다섯 번째 양자 게이트의 행렬과 곱하여 |F>로 업데이트 하여, 최종 상태 벡터를 출력하게 된다.Afterwards, it is multiplied with the matrix of the fourth quantum gate and updated to |E>, and multiplied by the matrix of the fifth quantum gate and updated to |F> to output the final state vector.
이에 의해 기존 방법 보다 게이트 연산 횟수(상태 벡터 업데이트 횟수)는 증가하였지만, 크로네커 곱을 수행하지 않기 때문에 연산량과 필요한 메모리는 획기적으로 줄어들게 된다. 구체적으로 기존 방법은 크로네커 곱의 수행으로 중간값을 저장하기 위한 공간으로 2N×2N이 필요하고, 입력 상태 벡터와 출력 상태 벡터를 저장하기 위한 공간으로 2N+1이 필요하다.As a result, the number of gate operations (number of state vector updates) increases compared to the existing method, but since Kronecker multiplication is not performed, the amount of calculations and required memory are dramatically reduced. Specifically , the existing method requires 2 N
반면, 본 발명의 실시예에 따른 방법의 경우, 한 번에 양자 게이트 하나씩 처리되므로 입력 상태 벡터와 출력 상태 벡터를 저장하는 공간은 기존 방법과 동일하게 필요하지만, 양자 연산을 위해 필요한 중간값을 저장하는 공간은 큐빗 사이즈와 무관하게 2×2 만 필요하다.On the other hand, in the case of the method according to the embodiment of the present invention, since one quantum gate is processed at a time, the same space for storing the input state vector and the output state vector is required as the existing method, but the intermediate value required for quantum operation is stored. The space required is only 2×2 regardless of the qubit size.
따라서 도 10에 제시된 바와 같이 본 발명의 실시예에 따른 방법은 큐빗 개수가 증가하더라도 큐빗 개수의 로그 스케일로 메모리를 절약할 수 있다. Therefore, as shown in FIG. 10, the method according to the embodiment of the present invention can save memory on a logarithmic scale of the number of qubits even if the number of qubits increases.
또한, 상태 벡터 연산을 수행함에 있어서도 행렬 곱셈이 아니라 출력 상태 벡터의 상태 수 만큼의 곱셈과 덧셈 연산만을 수행하므로 계산 복잡도 측면에서도 유리한 이점을 갖는다. 도 11과 도 12에는 큐빗 개수에 따른 곱셈 및 덧셈의 연산 복잡도 비교 결과이다.In addition, when performing the state vector operation, only multiplication and addition operations corresponding to the number of states of the output state vector are performed rather than matrix multiplication, which is advantageous in terms of computational complexity. Figures 11 and 12 show the results of comparing the computational complexity of multiplication and addition according to the number of qubits.
지금까지 상태 벡터를 효율적으로 계산하는 양자 회로 연산 방법에 대해 바람직한 실시예를 들어 상세히 설명하였다.So far, the quantum circuit calculation method for efficiently calculating the state vector has been described in detail using preferred embodiments.
본 발명의 실시예에서는 양자 회로 모델을 고전 컴퓨터에서 시뮬레이션함에 있어, 양자 회로의 연산 결과인 양자 출력 시 발생하는 상태 벡터를 적은 메모리로 연산할 수 있는 방법을 제시하였다.In an embodiment of the present invention, when simulating a quantum circuit model on a classical computer, a method is presented that can calculate the state vector generated at the quantum output, which is the result of the calculation of the quantum circuit, with a small memory.
구체적으로 여러 양자 게이트로 구성된 양자 회로에서 2N×2N 크기를 갖는 중간 유니터리 행렬을 사용하여 최종 상태 벡터를 계산하지 않고, 양자 게이트의 2×2 단위 연산으로 반복적으로 나누어 연산하여 2N+1의 크기를 갖는 상태 벡터 단위로 중간 결과를 사용하여 메모리 소모를 줄였다.Specifically, in a quantum circuit composed of several quantum gates, the final state vector is not calculated using an intermediate unitary matrix with a size of 2N Memory consumption was reduced by using intermediate results in units of state vectors with a size of 1 .
또한 컨트롤 큐빗을 멀티 큐빗 게이트에서는 컨트롤 큐빗이 0일 때 해당 상태를 업데이트 하지 않음으로, 총 상태들 중 절반을 바이패스 하여 연산량을 감소시켰다.Additionally, in the multi-qubit gate, the state is not updated when the control qubit is 0, thereby bypassing half of the total states to reduce the amount of computation.
도 13은 본 발명의 다른 실시예에 따른 양자 회로 시뮬레이션 시스템의 구성을 도시한 도면이다. 본 발명의 실시예에 따른 양자 회로 시뮬레이션 시스템은, 도시된 바와 같이, 호스트 시스템(200)과 양자 회로 시뮬레이션 가속기(300)를 포함하여 구성된다.Figure 13 is a diagram showing the configuration of a quantum circuit simulation system according to another embodiment of the present invention. As shown, the quantum circuit simulation system according to an embodiment of the present invention includes a host system 200 and a quantum circuit simulation accelerator 300.
양자 회로 시뮬레이션 가속기(300)는 양자 회로를 모사한 시뮬레이션 하드웨어로, FPGA(Field Programmable Gate Array)를 이용하여 구현할 수 있다. 호스트 시스템(200)은 양자 회로 시뮬레이션 가속기(300)의 양자 회로 시뮬레이터를 개발하기 위한 시스템이다.The quantum circuit simulation accelerator 300 is simulation hardware that simulates a quantum circuit and can be implemented using an FPGA (Field Programmable Gate Array). The host system 200 is a system for developing a quantum circuit simulator of the quantum circuit simulation accelerator 300.
도 14에는 양자 회로 시뮬레이션 가속기(300)의 상세 구조를 도시하였다. 도시된 바와 같이, 양자 회로 시뮬레이션 가속기(300)는 MCU(Micro Controller Unit)(310), 메모리(320), BUS(330) 및 양자 회로 시뮬레이터(340)를 포함하여 구성된다.Figure 14 shows the detailed structure of the quantum circuit simulation accelerator 300. As shown, the quantum circuit simulation accelerator 300 includes a Micro Controller Unit (MCU) 310, a memory 320, a BUS 330, and a quantum circuit simulator 340.
MCU(310)에는 호스트 시스템(200)에서 개발되어 컴파일된 펌웨어가 탑재된다. 펌웨어가 탑재된 MCU(310)는 호스트 시스템(200)으로부터 양자 회로 시뮬레이터(340)에서 모사할 양자 회로 데이터를 수신하여 메모리(320)에 저장한다.The MCU 310 is equipped with firmware developed and compiled in the host system 200. The MCU 310 equipped with firmware receives quantum circuit data to be simulated by the quantum circuit simulator 340 from the host system 200 and stores it in the memory 320.
양자 회로는 다양한 게이트들을 연결하여 구성한다. 게이트들에는 항등(identity) 게이트, 파울리(Pauli) 게이트, 클리포드(Clifford) 게이트와 같은 싱글 큐빗 게이트, 제어 파울리 게이트, 제어 하다마드(Hadamard) 게이트, 제어 회전 게이트, 토폴리(Toffoli) 게이트 등의 멀티 큐빗 게이트 등이 있다.Quantum circuits are constructed by connecting various gates. Gates include single-qubit gates such as identity gates, Pauli gates, and Clifford gates, controlled Pauli gates, controlled Hadamard gates, controlled rotation gates, and Toffoli gates. There are multi-qubit gates, etc.
양자 회로를 구성하는 게이트들은 행렬들로 표현된다. 호스트 시스템(200)이 이 행렬들을 MCU(310)로 전달하면, MCU(310)는 행렬들을 메모리(320)에 저장한다. 양자 회로 시뮬레이터(340)는 MCU(310)의 제어에 의해 메모리(320)에 저장된 행렬들을 이용하여 도 1에 제시된 방법에 따라 양자 연산을 수행한다.Gates that make up a quantum circuit are expressed as matrices. When the host system 200 transfers these matrices to the MCU 310, the MCU 310 stores the matrices in the memory 320. The quantum circuit simulator 340 performs quantum operations according to the method shown in FIG. 1 using matrices stored in the memory 320 under the control of the MCU 310.
양자 회로 시뮬레이터(340)에 의한 양자 연산 결과와 양자 상태는 MCU(310)를 통해 호스트 시스템(200)으로 전달된다. BUS(340)는 양자 회로 시뮬레이션 가속기(300)의 구성들 간의 통신 인터페이스를 제공한다.The quantum operation results and quantum state by the quantum circuit simulator 340 are transmitted to the host system 200 through the MCU 310. BUS 340 provides a communication interface between components of quantum circuit simulation accelerator 300.
한편, 본 실시예에 따른 장치와 방법의 기능을 수행하게 하는 컴퓨터 프로그램을 수록한 컴퓨터로 읽을 수 있는 기록매체에도 본 발명의 기술적 사상이 적용될 수 있음은 물론이다. 또한, 본 발명의 다양한 실시예에 따른 기술적 사상은 컴퓨터로 읽을 수 있는 기록매체에 기록된 컴퓨터로 읽을 수 있는 코드 형태로 구현될 수도 있다. 컴퓨터로 읽을 수 있는 기록매체는 컴퓨터에 의해 읽을 수 있고 데이터를 저장할 수 있는 어떤 데이터 저장 장치이더라도 가능하다. 예를 들어, 컴퓨터로 읽을 수 있는 기록매체는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광디스크, 하드 디스크 드라이브, 등이 될 수 있음은 물론이다. 또한, 컴퓨터로 읽을 수 있는 기록매체에 저장된 컴퓨터로 읽을 수 있는 코드 또는 프로그램은 컴퓨터간에 연결된 네트워크를 통해 전송될 수도 있다.Meanwhile, of course, the technical idea of the present invention can be applied to a computer-readable recording medium containing a computer program that performs the functions of the device and method according to this embodiment. Additionally, the technical ideas according to various embodiments of the present invention may be implemented in the form of computer-readable code recorded on a computer-readable recording medium. A computer-readable recording medium can be any data storage device that can be read by a computer and store data. For example, of course, computer-readable recording media can be ROM, RAM, CD-ROM, magnetic tape, floppy disk, optical disk, hard disk drive, etc. Additionally, computer-readable codes or programs stored on a computer-readable recording medium may be transmitted through a network connected between computers.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.In addition, although preferred embodiments of the present invention have been shown and described above, the present invention is not limited to the specific embodiments described above, and the technical field to which the invention pertains without departing from the gist of the present invention as claimed in the claims. Of course, various modifications can be made by those of ordinary skill in the art, and these modifications should not be understood individually from the technical idea or perspective of the present invention.

Claims (8)

  1. 컴퓨터 상에 시뮬레이션된 양자 회로에 초기 양자 상태 벡터를 입력하는 단계;Inputting an initial quantum state vector into a quantum circuit simulated on a computer;
    양자 회로를 구성하는 게이트 단위로 양자 상태 벡터를 순차적으로 업데이트 하면서 연산하는 단계;Computing while sequentially updating the quantum state vector in gate units constituting the quantum circuit;
    양자 회로에서 최종으로 업데이트 된 최종 양자 상태 벡터를 출력하는 단계;를 포함하는 것을 특징으로 하는 양자 회로 연산 방법.A quantum circuit operation method comprising: outputting a finally updated final quantum state vector from the quantum circuit.
  2. 청구항 1에 있어서,In claim 1,
    연산 단계는,The calculation steps are,
    게이트의 타겟 큐빗을 기반으로, 상태 벡터를 구성하는 상태들을 다수의 세트들로 그룹핑하는 단계;Grouping the states constituting the state vector into a plurality of sets based on the target qubit of the gate;
    그룹핑된 세트들을 이용하여 게이트 연산을 수행하는 단계;를 포함하는 것을 특징으로 하는 양자 회로 연산 방법.A quantum circuit operation method comprising: performing a gate operation using grouped sets.
  3. 청구항 2에 있어서,In claim 2,
    그룹핑 단계는,The grouping step is,
    타겟 큐빗이 동일하고 나머지 큐빗은 다른 상태들을 동일 세트로 그룹핑하는 것을 특징으로 하는 양자 회로 연산 방법.A quantum circuit calculation method characterized by grouping states in which the target qubit is the same and the remaining qubits are different into the same set.
  4. 청구항 3에 있어서,In claim 3,
    게이트 연산 수행 단계는,The gate operation performance steps are:
    게이트가 싱글 큐빗 게이트인 경우, 세트 단위로 독립적으로 게이트 연산을 수행하는 것을 특징으로 하는 양자 회로 연산 방법.A quantum circuit operation method characterized in that when the gate is a single qubit gate, gate operations are performed independently on a set basis.
  5. 청구항 3에 있어서,In claim 3,
    게이트 연산 수행 단계는,The gate operation performance steps are:
    게이트가 멀티 큐빗 게이트인 경우, 컨트롤 큐빗이 0인 상태의 세트에 대해서는 게이트 연산을 수행하지 않는 것을 특징으로 하는 양자 회로 연산 방법.A quantum circuit operation method characterized in that when the gate is a multi-qubit gate, the gate operation is not performed on a set in which the control qubit is 0.
  6. 청구항 5에 있어서,In claim 5,
    게이트 연산 수행 단계는,The gate operation performance steps are:
    게이트가 멀티 큐빗 게이트인 경우, 컨트롤 큐빗이 0이 아닌 상태의 세트에 대해서는 세트 단위로 독립적으로 게이트 연산을 수행하는 것을 특징으로 하는 양자 회로 연산 방법.When the gate is a multi-qubit gate, a quantum circuit operation method characterized in that gate operations are independently performed on a set basis for sets in which the control qubit is non-zero.
  7. 청구항 1에 있어서,In claim 1,
    연산 단계는,The calculation steps are,
    양자 회로를 구성하는 게이트들을 나타내는 행렬들을 크로네커 곱하여 유니터리 행렬을 연산하지 않는 것을 특징으로 하는 양자 회로 연산 방법.A quantum circuit calculation method characterized by not calculating a unitary matrix by Kronecker multiplying the matrices representing the gates constituting the quantum circuit.
  8. 컴퓨터 상에 시뮬레이션된 양자 회로에 초기 양자 상태 벡터를 입력하는 단계;Inputting an initial quantum state vector into a quantum circuit simulated on a computer;
    양자 회로를 구성하는 게이트 단위로 양자 상태 벡터를 순차적으로 업데이트 하면서 연산하는 단계;Computing while sequentially updating the quantum state vector in gate units constituting the quantum circuit;
    양자 회로에서 최종으로 업데이트 된 최종 양자 상태 벡터를 출력하는 단계;를 포함하는 것을 특징으로 하는 양자 회로 연산 방법을 수행할 수 있는 프로그램이 기록된 컴퓨터로 읽을 수 있는 기록매체.A computer-readable recording medium on which a program capable of performing a quantum circuit calculation method is recorded, comprising the step of outputting a final updated quantum state vector from the quantum circuit.
PCT/KR2022/007271 2022-05-04 2022-05-23 Quantum circuit computation method for efficiently computing state vectors WO2023214609A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220055341A KR20230155761A (en) 2022-05-04 2022-05-04 Quantum circuit computation method for efficiently computing state vectors
KR10-2022-0055341 2022-05-04

Publications (1)

Publication Number Publication Date
WO2023214609A1 true WO2023214609A1 (en) 2023-11-09

Family

ID=88646517

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/007271 WO2023214609A1 (en) 2022-05-04 2022-05-23 Quantum circuit computation method for efficiently computing state vectors

Country Status (2)

Country Link
KR (1) KR20230155761A (en)
WO (1) WO2023214609A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180046933A1 (en) * 2016-08-11 2018-02-15 Board Of Regents, The University Of Texas System System and method for controlling a quantum computing emulation device
JP2020515999A (en) * 2017-03-24 2020-05-28 ビュル エスアエス How to simulate a quantum circuit on a classical computer
US20200249968A1 (en) * 2018-12-20 2020-08-06 Bull Sas Method for analyzing a simulation of the execution of a quantum circuit
US20220101165A1 (en) * 2020-09-28 2022-03-31 Beit Inc. Controllable quantum logic gates with measurement and methods for use therewith
US20220129411A1 (en) * 2020-10-28 2022-04-28 International Business Machines Corporation Partitioned template matching and symbolic peephole optimization

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180046933A1 (en) * 2016-08-11 2018-02-15 Board Of Regents, The University Of Texas System System and method for controlling a quantum computing emulation device
JP2020515999A (en) * 2017-03-24 2020-05-28 ビュル エスアエス How to simulate a quantum circuit on a classical computer
US20200249968A1 (en) * 2018-12-20 2020-08-06 Bull Sas Method for analyzing a simulation of the execution of a quantum circuit
US20220101165A1 (en) * 2020-09-28 2022-03-31 Beit Inc. Controllable quantum logic gates with measurement and methods for use therewith
US20220129411A1 (en) * 2020-10-28 2022-04-28 International Business Machines Corporation Partitioned template matching and symbolic peephole optimization

Also Published As

Publication number Publication date
KR20230155761A (en) 2023-11-13

Similar Documents

Publication Publication Date Title
TW202022644A (en) Operation device and operation method
Székely et al. Modelling of soft tissue deformation for laparoscopic surgery simulation
EP0504932A2 (en) A parallel data processing system
WO2011071282A1 (en) Quantum karnaugh map
CN113469355B (en) Multi-model training pipeline in distributed system
Deprit Implementing recurrent back-propagation on the Connection Machine
CN111045728B (en) Computing device and related product
WO2020222378A1 (en) Convolution streaming engine for deep neural networks
CN109711540B (en) Computing device and board card
WO2023214609A1 (en) Quantum circuit computation method for efficiently computing state vectors
WO2023214608A1 (en) Quantum circuit simulation hardware
Sowa et al. A data flow computer architecture with program and token memories
JPH05346914A (en) Neuro processor
CN114511094B (en) Quantum algorithm optimization method and device, storage medium and electronic device
WO2022163996A1 (en) Device for predicting drug-target interaction by using self-attention-based deep neural network model, and method therefor
WO2023033194A1 (en) Knowledge distillation method and system specialized for pruning-based deep neural network lightening
Ghosh et al. Critical issues in mapping neural networks on message-passing multicomputers
CN113887730A (en) Quantum simulator implementation method and device, related equipment and quantum simulation method
GB2206428A (en) Computer
WO2022107951A1 (en) Method for training ultra-lightweight deep learning network
WO2023068464A1 (en) Quantum circuit simulation system using storage device, and operation method thereof
CN111047024A (en) Computing device and related product
WO2023224205A1 (en) Method for generating common model through artificial neural network model training result synthesis
Schwabe Constant-slowdown simulations of normal hypercube algorithms on the butterfly network
WO2022102860A1 (en) Method and device for reducing computational quantity of matrix product

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22940850

Country of ref document: EP

Kind code of ref document: A1