WO2023149463A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2023149463A1
WO2023149463A1 PCT/JP2023/003181 JP2023003181W WO2023149463A1 WO 2023149463 A1 WO2023149463 A1 WO 2023149463A1 JP 2023003181 W JP2023003181 W JP 2023003181W WO 2023149463 A1 WO2023149463 A1 WO 2023149463A1
Authority
WO
WIPO (PCT)
Prior art keywords
light
substrate
display device
main surface
region
Prior art date
Application number
PCT/JP2023/003181
Other languages
English (en)
French (fr)
Inventor
一輝 市原
直之 麻野
幹 津田
Original Assignee
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ filed Critical 株式会社ジャパンディスプレイ
Publication of WO2023149463A1 publication Critical patent/WO2023149463A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements

Definitions

  • the present disclosure relates to display devices.
  • Patent Document 1 a first light-transmitting substrate, a second light-transmitting substrate arranged to face the first light-transmitting substrate, and a combination of the first light-transmitting substrate and the second light-transmitting substrate
  • a display comprising a liquid crystal layer having a polymer-dispersed liquid crystal enclosed therebetween, and at least one light-emitting portion arranged to face at least one side surface of a first light-transmitting substrate and a second light-transmitting substrate.
  • a device is described.
  • the background on the opposite side of the display panel can be viewed from one side. If the peripheral area outside the display area does not transmit light, the background cannot be seen, which may give an uncomfortable feeling. It is desirable to be able to see the side background. If the peripheral area outside the display area is in a see-through state, an unintended shadow originating from the peripheral area outside the display area may be visible when viewing the display panel from an angle.
  • An object of the present disclosure is to provide a display device that suppresses the visibility of unintended shadows originating from the peripheral area outside the display area when the display panel is viewed obliquely.
  • a display device includes a first translucent substrate, a second translucent substrate, and a liquid crystal layer between the first translucent substrate and the second translucent substrate, a display panel having an active area capable of displaying an image and a peripheral area outside the active area when viewed from a direction perpendicular to the first translucent substrate; and a translucent substrate bonded to the display panel.
  • the light source is a light guide provided in a first direction along a side surface of the first translucent substrate, a side surface of the second translucent substrate, or a side surface of the glass substrate, and a light guide so as to face the light guide; and a plurality of light-emitting portions arranged in rows, wherein the peripheral regions on both sides of the active region in the first direction overlap with a range extending in a second direction intersecting the first direction. , at least one said light-emitting part is arranged respectively.
  • FIG. 1 is a perspective view showing an example of a display panel according to this embodiment.
  • FIG. 2 is a block diagram showing the display device of Embodiment 1.
  • FIG. 3 is a timing chart for explaining the timing at which the light source emits light in the field sequential method of the first embodiment.
  • FIG. 4 is an explanatory diagram showing the relationship between the voltage applied to the pixel electrode and the scattering state of the pixel.
  • FIG. 5 is a cross-sectional view showing an example of a cross section of the display device. 6 is a plan view showing a plane of the display device of FIG. 1.
  • FIG. FIG. 7 is an enlarged cross-sectional view of the liquid crystal layer portion of FIG. FIG.
  • FIG. 8 is a cross-sectional view for explaining the non-scattering state in the liquid crystal layer.
  • FIG. 9 is a cross-sectional view for explaining the scattering state in the liquid crystal layer.
  • FIG. 10 is a plan view showing scanning lines, signal lines and switching elements in a pixel.
  • FIG. 11 is a plan view showing a storage capacitor layer in a pixel.
  • FIG. 12 is a plan view showing auxiliary metal layers and opening regions in a pixel.
  • FIG. 13 is a plan view showing a pixel electrode in a pixel.
  • FIG. 14 is a plan view showing a light shielding layer in a pixel.
  • 15 is a cross-sectional view taken along line XV-XV' of FIG. 14.
  • FIG. 16 is a cross-sectional view taken along line XVI-XVI' of FIG. 14.
  • FIG. 17 is a cross-sectional view taken along line XVII-XVII' of FIG. 14.
  • FIG. 18 is an explanatory diagram for explaining the relationship between the background and a viewer who sees the background on the opposite side from one side.
  • FIG. 19 is an explanatory diagram for explaining an example in which the peripheral area is superimposed on the background.
  • FIG. 20 is a plan view for explaining a display device of a comparative example.
  • FIG. 21 is a plan view for explaining the display device of Embodiment 2.
  • FIG. 22 is a plan view for explaining the display device of Embodiment 3.
  • FIG. 23 is a plan view for explaining the display device of Embodiment 4.
  • FIG. 24 is a cross-sectional view showing an example of a cross section of the display device of Embodiment 5.
  • FIG. 1 is a perspective view showing an example of a display panel according to this embodiment.
  • FIG. 2 is a block diagram showing the display device of Embodiment 1.
  • FIG. 3 is a timing chart for explaining the timing at which the light source emits light in the field sequential method.
  • the display device 1 has a display panel 2, a light source 3, and a drive circuit 4.
  • one direction of the plane of the display panel 2 is the PX direction
  • a direction orthogonal to the PX direction is the second direction PY
  • a direction orthogonal to the PX-PY plane is the third direction PZ.
  • the display panel 2 includes an array substrate 10, a counter substrate 20, and a liquid crystal layer 50 (see FIG. 5).
  • the array substrate 10 is a first translucent substrate
  • the opposing substrate 20 is a second translucent substrate.
  • the counter substrate 20 faces the surface of the array substrate 10 in a direction perpendicular to it (the PZ direction shown in FIG. 1).
  • the array substrate 10, the opposing substrate 20, and the sealing portion 18 are sealed with polymer-dispersed liquid crystal LC, which will be described later.
  • the display panel 2 has an active area AA in which an image can be displayed and a peripheral area FR outside the active area AA.
  • a plurality of pixels Pix are arranged in a matrix in the active area AA.
  • a row refers to a pixel row having m pixels Pix arranged in one direction.
  • a column refers to a pixel column having n pixels Pix arranged in a direction orthogonal to the direction in which rows are arranged. The values of m and n are determined according to the vertical display resolution and the horizontal display resolution.
  • a plurality of scanning lines GL are wired for each row, and a plurality of signal lines SL are wired for each column.
  • the light source 3 includes a plurality of light emitting parts 31.
  • the light source controller 32 is provided on the wiring board 93 .
  • the wiring board 93 is a flexible printed board or a PCB board.
  • a light source control signal LCSA is sent to the light source control unit 32 from the image output unit 91 of the external upper control unit 9 .
  • the light source control signal LCSA is, for example, a signal containing information on the light amount of the light emitting unit 31 that is set according to the input gradation value to the pixel Pix.
  • the drive circuit 4 is fixed on the surface of the array substrate 10.
  • the drive circuit 4 includes a signal processing circuit 41, a pixel control circuit 42, a gate drive circuit 43, a source drive circuit 44 and a common potential drive circuit 45.
  • the array substrate 10 has a larger PX-PY plane area than the opposing substrate 20 , and the drive circuit 4 is provided on the projecting portion of the array substrate 10 exposed from the opposing substrate 20 .
  • An input signal (such as an RGB signal) VS is input to the signal processing circuit 41 from the image output unit 91 of the external upper control unit 9 via the flexible printed circuit board 92 .
  • the signal processing circuit 41 includes an input signal analysis section 411 , a storage section 412 and a signal adjustment section 413 .
  • the input signal analysis unit 411 generates a second input signal VCS based on the first input signal VS input from the outside.
  • the second input signal VCS is a signal that determines what kind of gradation value is given to each pixel Pix of the display panel 2 based on the first input signal VS.
  • the second input signal VCS is a signal containing gradation information regarding the gradation value of each pixel Pix.
  • the signal adjustment unit 413 generates a third input signal VCSA from the second input signal VCS.
  • the signal adjuster 413 sends the third input signal VCSA to the pixel control circuit 42 .
  • the pixel control circuit 42 generates the horizontal drive signal HDS and the vertical drive signal VDS based on the third input signal VCSA.
  • the horizontal drive signal HDS and the vertical drive signal VDS are generated for each color that the light emitting section 31 can emit light.
  • the gate drive circuit 43 sequentially selects the scanning lines GL of the display panel 2 within one vertical scanning period based on the horizontal drive signal HDS.
  • the order of selection of the scanning lines GL is arbitrary.
  • the gate drive circuit 43 and the scanning line GL are electrically connected by a second wiring GPL arranged in the peripheral region FR (see FIG. 1) outside the active region AA.
  • the source drive circuit 44 supplies a gradation signal corresponding to the output gradation value of each pixel Pix to each signal line SL of the display panel 2 within one horizontal scanning period based on the vertical drive signal VDS.
  • the display panel 2 is an active matrix panel. Therefore, there are signal (source) lines SL extending in the second direction PY and scanning (gate) lines GL extending in the first direction PX in plan view. has a switching element Tr.
  • a thin film transistor is used as the switching element Tr.
  • a bottom-gate transistor or a top-gate transistor may be used as an example of a thin film transistor.
  • a single-gate thin film transistor is exemplified as the switching element Tr, but a double-gate transistor may be used.
  • One of the source electrode and the drain electrode of the switching element Tr is connected to the signal line SL, the gate electrode is connected to the scanning line GL, and the other of the source electrode and the drain electrode is connected to the capacitor of polymer dispersed liquid crystal LC described later. connected to one end of the One end of the capacitance of the polymer-dispersed liquid crystal LC is connected to the switching element Tr via the pixel electrode PE, and the other end is connected to the common potential line COML via the common electrode CE.
  • a storage capacitor HC is generated between the pixel electrode PE and the storage capacitor electrode IO electrically connected to the common potential line COML. Note that the common potential wiring COML is supplied from the common potential driving circuit 45 .
  • the light emitting unit 31 includes a first color (eg, red) light emitter 33R, a second color (eg, green) light emitter 33G, and a third color (eg, blue) light emitter 33B.
  • the light source control unit 32 controls the light emitters 33R of the first color, the light emitters 33G of the second color, and the light emitters 33B of the third color to emit light in a time division manner.
  • the first color emitter 33R, the second color emitter 33G, and the third color emitter 33B are driven in a field sequential manner.
  • the light emitter 33R of the first color emits light during the light emission period RON of the first color, and the light emitter 33R is selected within one vertical scanning period GateScan.
  • Pixel Pix scatters light for display.
  • the display panel 2 if a grayscale signal corresponding to the output grayscale value of each pixel Pix is supplied to each signal line SL to the pixel Pix selected within one vertical scanning period GateScan, the first Only the first color is lit during the color emission period RON.
  • the second color light emitter 33G emits light during the second color light emission period GON, and the pixel Pix selected within one vertical scanning period GateScan emits light. are scattered and displayed.
  • the display panel 2 if a grayscale signal corresponding to the output grayscale value of each pixel Pix is supplied to each signal line SL to the pixel Pix selected within one vertical scanning period GateScan, the second Only the second color is lit during the color emission period GON.
  • the light emitter 33B of the third color emits light during the light emission period BON of the third color
  • the pixel Pix selected within one vertical scanning period GateScan emits light. Display scattered.
  • the third Only the third color is lit during the color emission period BON.
  • the human eye has a limited temporal resolution and afterimages are generated, so an image composed of three colors is recognized in one frame (1F) period.
  • the field sequential method can eliminate the need for color filters and reduce the absorption loss in the color filters, thereby achieving high transmittance.
  • one pixel is made up of sub-pixels obtained by dividing the pixel Pix for each of the first, second, and third colors. good.
  • a fourth sub-frame may be further provided to emit light in a fourth color different from the first, second and third colors.
  • FIG. 4 is an explanatory diagram showing the relationship between the voltage applied to the pixel electrode and the scattering state of the pixel.
  • 5 is a cross-sectional view showing an example of a cross section of the display device of FIG. 1.
  • FIG. FIG. 5 is a cross-sectional view showing an example of a cross section of the display device.
  • 6 is a plan view showing a plane of the display device of FIG. 1.
  • FIG. 7 is an enlarged cross-sectional view of the liquid crystal layer portion of FIG.
  • FIG. 8 is a cross-sectional view for explaining the non-scattering state in the liquid crystal layer.
  • FIG. 9 is a cross-sectional view for explaining the scattering state in the liquid crystal layer.
  • the pixel electrode The applied voltage to PE changes.
  • the voltage applied to the pixel electrode PE changes, the voltage between the pixel electrode PE and common electrode CE changes.
  • the scattering state of the liquid crystal layer 50 for each pixel Pix is controlled according to the voltage applied to the pixel electrode PE, and the scattering ratio within the pixel Pix changes.
  • the drive circuit 4 changes the voltage applied to the pixel electrode PE according to the vertical drive signal VDS in the voltage range Vdr lower than the saturation voltage Vsat.
  • the display device 1 includes a translucent base material 25 and a display panel 2.
  • the protective layer 75 is provided on one surface of the translucent base material 25 .
  • a protective layer 76 is provided on one surface of the display panel 2 .
  • the display panel 2 includes an array substrate 10 , a counter substrate 20 and a liquid crystal layer 50 .
  • the counter substrate 20 faces the surface of the array substrate 10 in a direction perpendicular to it (the PZ direction shown in FIG. 1).
  • the array substrate 10, the counter substrate 20, and the sealing portion 18 seal polymer-dispersed liquid crystal, which will be described later.
  • the array substrate 10 has a first main surface 10A, a second main surface 10B, a first side surface 10C, a second side surface 10D, a third side surface 10E and a fourth side surface 10F.
  • the first main surface 10A and the second main surface 10B are parallel planes.
  • the first side surface 10C and the second side surface 10D are parallel planes.
  • the third side surface 10E and the fourth side surface 10F are parallel planes.
  • the opposing substrate 20 has a first main surface 20A, a second main surface 20B, a first side surface 20C, a second side surface 20D, a third side surface 20E and a fourth side surface 20F.
  • the first main surface 20A and the second main surface 20B are parallel planes.
  • the first side surface 20C and the second side surface 20D are parallel planes.
  • the third side surface 20E and the fourth side surface 20F are parallel planes.
  • the base material 25 is attached to the first main surface 20A of the opposing substrate 20 with the optical resin 23 interposed therebetween.
  • the base material 25 is a protective substrate for the counter substrate 20, and is made of glass or translucent resin, for example.
  • the base material 25 is formed of a glass base material, it is also called a cover glass.
  • the base material 25 is formed of translucent resin, it may have flexibility. Note that the same base material as the base material 25 may be attached to the first main surface 10A of the array substrate 10 via an optical resin.
  • the base material 25 has a first main surface 25A, a second main surface 25B, a first side surface 25C, a second side surface 25D, a third side surface 25E and a fourth side surface 25F.
  • the first main surface 25A and the second main surface 25B are parallel planes.
  • the first side surface 25C and the second side surface 25D are parallel planes.
  • the third side surface 25E and the fourth side surface 25F are parallel planes.
  • the light source 3 faces the second side surface 20D of the counter substrate 20.
  • the light source 3 is sometimes called a side light source.
  • the light source 3 irradiates the second side surface 20D of the counter substrate 20 with the light source light L.
  • a second side surface 20D of the counter substrate 20 facing the light source 3 serves as a light incident surface.
  • a second side surface 25D of the substrate 25 facing the light source 3 serves as a light incident surface.
  • the light source 3 includes a light emitting section 31 and a light guide 33L.
  • the light emitting unit 31 includes a first color (eg, red) light emitter 33R, a second color (eg, green) light emitter 33G, and a third color (eg, blue) light emitter 33B.
  • the light guide 33L directs the light emitted by the first color light emitter 33R, the second color light emitter 33G, and the third color light emitter 33B to the second side surface 20D of the opposing substrate 20 and the second side surface 20D of the base material 25.
  • the side surface 25D is irradiated.
  • the light guide 33 ⁇ /b>L simultaneously receives light from the plurality of light emitting units 31 , diffuses the light inside, and emits the light to the display panel 2 .
  • the distribution of light per unit area with which the second side surface 20D of the opposing substrate 20 and the second side surface 25D of the base material 25 are irradiated is made uniform.
  • the light guide 33L is a single light guide 33L integrally formed from the third side 20E (or the third side 25E) to the fourth side 20F (or the fourth side 25F).
  • the light guide 33L may be configured by arranging a plurality of divided light guides from the third side 20E (or the third side 25E) to the fourth side 20F (or the fourth side 25F).
  • the light guide 33L includes a plurality of divided light guides arranged from the third side 20E (or the third side 25E) to the fourth side 20F (or the fourth side 25F), and connecting the adjacent light guides. It may be configured to allow
  • the light source 3 is mounted so as to overlap the second main surface 10B of the array substrate 10, and the description will be made based on this embodiment hereinafter, but the light source 3 is not limited to this example and irradiates the side surface of the array substrate 10. good too.
  • the wiring board 93 (flexible printed board or PCB board) carries an integrated circuit of the light source control section 32, and the light source control section 32 is connected to the light source 3 via the wiring board 93 (flexible printed board or PCB board). It is connected.
  • the light source light L emitted from the light source 3 is reflected by the base material 25, the first main surface 10A of the array substrate 10, the first main surface 20A of the opposing substrate 20, or the base material 25. It propagates in a direction (second direction PY) away from the second side surface 20D.
  • the light source light L travels from the first main surface 10A of the array substrate 10 or the first main surface 20A of the counter substrate 20 to the outside, the light source light L travels from a medium with a large refractive index to a medium with a small refractive index.
  • the light source light L is incident on the first main surface 10A of the array substrate 10 or the first main surface 20A of the counter substrate 20 is larger than the critical angle, the light source light L is incident on the first main surface 10A of the array substrate 10 or the counter substrate 20 is totally reflected by the first main surface 20A of
  • the light source light L propagating inside the array substrate 10 and the counter substrate 20 is scattered by the pixel Pix where the liquid crystal is in the scattering state, and the incident angle of the scattered light is smaller than the critical angle.
  • emitted lights 68 and 68A are radiated to the outside from first main surface 20A of counter substrate 20 (first main surface 25A of base material 25) and first main surface 10A of array substrate 10, respectively.
  • the plurality of light emitting units 31 are arranged at a first pitch P1 in the second area AAA corresponding to the second direction PY of the active area AA.
  • the plurality of light emitting units 31 are arranged at intervals of the second pitch P2 in the first region FRA corresponding to the second direction PY of the peripheral region FR.
  • the first pitch P1 of the light emitting portions 31 and the second pitch P2 of the light emitting portions 31 are the center-to-center distances of the adjacent light emitting portions 31 in the first direction PX.
  • the first pitch P1 of the light emitting sections 31 is smaller than the second pitch P2 of the light emitting sections 31 .
  • the distance LW from the light emitting part 31 to the third side surface 20E (or the fourth side surface 20F) in the first direction PX is 0 mm or more and 1/2 or less of the distance of the first region FRA. It is preferable that the distance LW of the light emitting part 31 provided closest to the third side surface 20E (or the fourth side surface 20F) is closer to the third side surface 20E (or the fourth side surface 20F).
  • the array substrate 10 is provided with a first alignment film AL1.
  • the opposing substrate 20 is provided with a second alignment film AL2.
  • the first alignment film AL1 and the second alignment film AL2 may be, for example, vertical alignment films, or may be alignment films oriented in the first direction PX in which the plurality of light emitting units 31 are arranged.
  • the alignment film is oriented, for example, the alignment direction of the first alignment film AL1 is one side of the first direction PX, and the alignment direction of the second alignment film AL2 is the other side of the first direction PX. It can be anything.
  • Alignment treatment is performed by rubbing treatment or photo-alignment treatment.
  • a solution containing liquid crystal and monomer is enclosed between the array substrate 10 and the counter substrate 20 .
  • the monomers and the liquid crystal are oriented by the first alignment film AL1 and the second alignment film AL2, the monomers are polymerized by ultraviolet light or heat to form the bulk 51 .
  • the liquid crystal layer 50 having the reverse mode polymer-dispersed liquid crystal LC in which the liquid crystal is dispersed in the gaps of the polymer network formed in a mesh shape is formed.
  • the polymer-dispersed liquid crystal LC has a bulk 51 made of a polymer and a plurality of fine particles 52 dispersed within the bulk 51 .
  • the fine particles 52 are made of liquid crystal.
  • the bulk 51 and fine particles 52 each have optical anisotropy.
  • the orientation of the liquid crystal contained in the fine particles 52 is controlled by the voltage difference between the pixel electrode PE and the common electrode CE.
  • the orientation of the liquid crystal changes depending on the voltage applied to the pixel electrode PE.
  • the degree of scattering of light passing through the pixel Pix changes.
  • the directions of the optical axis Ax1 of the bulk 51 and the optical axis Ax2 of the fine particles 52 are the same.
  • the optical axis Ax2 of the fine particles 52 is parallel to the PZ direction of the liquid crystal layer 50 .
  • the optical axis Ax1 of the bulk 51 is parallel to the PZ direction of the liquid crystal layer 50 regardless of the presence or absence of voltage.
  • the ordinary refractive indices of the bulk 51 and the fine particles 52 are equal to each other.
  • the refractive index difference between the bulk 51 and the fine particles 52 is zero in all directions.
  • the liquid crystal layer 50 becomes a non-scattering state in which the light source light L is not scattered.
  • the light source light L propagates away from the light source 3 (light emitting section 31) while being reflected by the first main surface 10A of the array substrate 10 and the first main surface 20A of the counter substrate 20.
  • the background on the side of the first main surface 20A of the counter substrate 20 from the first main surface 10A of the array substrate 10 is visible.
  • the background on the side of the first main surface 10A of the array substrate 10 is visible from the surface 20A.
  • the optical axis Ax2 of the fine particle 52 is tilted by the electric field generated between the pixel electrode PE and the common electrode CE.
  • the optical axis Ax1 of the bulk 51 does not change due to the electric field, the directions of the optical axis Ax1 of the bulk 51 and the optical axis Ax2 of the fine particles 52 are different from each other.
  • the light source light L is scattered in the pixel Pix having the pixel electrode PE to which the voltage is applied. A part of the scattered light source light L emitted as described above from the first main surface 10A of the array substrate 10 or the first main surface 20A of the counter substrate 20 is observed by an observer.
  • the background on the side of the first main surface 20A of the counter substrate 20 from the first main surface 10A of the array substrate 10 is visually recognized.
  • the background on the side of the first main surface 10A of the array substrate 10 is visible from the top.
  • the light source light L is scattered in the pixel Pix where the pixel electrode PE to which the voltage is applied is scattered, and the image displayed by the light radiated to the outside overlaps the background and is displayed.
  • the display device 1 of the present embodiment displays an image superimposed on the background by combining the emitted light 68 or the emitted light 68A with the background.
  • each pixel electrode PE In one vertical scanning period GateScan shown in FIG. 3, the written potential of each pixel electrode PE (see FIG. 7) is changed to the first color light emission period RON and the second color light emission period after each vertical scanning period GateScan. At least one of GON and the third color emission period BON must be held. The written potential of each pixel electrode PE (see FIG. 7) remains at least during the first color emission period RON, the second color emission period GON, and the third color emission period BON after each vertical scanning period GateScan. If it cannot be held by one, so-called flicker tends to occur.
  • FIG. 10 is a plan view showing scanning lines, signal lines and switching elements in a pixel.
  • FIG. 11 is a plan view showing a storage capacitor layer in a pixel.
  • FIG. 12 is a plan view showing auxiliary metal layers and opening regions in a pixel.
  • FIG. 13 is a plan view showing a pixel electrode in a pixel.
  • FIG. 14 is a plan view showing a light shielding layer in a pixel.
  • 15 is a cross-sectional view taken along line XV-XV' of FIG. 14.
  • FIG. 16 is a cross-sectional view taken along line XVI-XVI' of FIG. 14.
  • FIG. 17 is a cross-sectional view taken along line XVII-XVII' of FIG. 14.
  • the array substrate 10 is provided with a plurality of signal lines SL and a plurality of scanning lines GL in a grid pattern in plan view.
  • one surface of the array substrate 10 is provided with a plurality of signal lines arranged at intervals in the first direction PX and a plurality of scanning lines arranged at intervals in the second direction PY.
  • a pixel Pix is an area surrounded by adjacent scanning lines GL and adjacent signal lines SL.
  • a pixel electrode PE and a switching element Tr are provided in the pixel Pix.
  • the switching element Tr is a bottom gate type thin film transistor.
  • the switching element Tr has a semiconductor layer SC that overlaps the gate electrode GE electrically connected to the scanning line GL in plan view.
  • the scanning lines GL are wiring of metals such as molybdenum (Mo) and aluminum (Al), laminates thereof, or alloys thereof.
  • the signal line SL is a wiring made of a metal such as aluminum or an alloy.
  • the semiconductor layer SC is provided so as not to protrude from the gate electrode GE in plan view. As a result, the light source light L directed toward the semiconductor layer SC from the gate electrode GE side is reflected, and light leakage is less likely to occur in the semiconductor layer SC.
  • the light source light L emitted from the light source 3 is incident with the second direction PY as the incident direction.
  • the incident direction is the direction from the second side surface 20D closest to the light source 3 toward the first side surface 20C opposite the second side surface 20D.
  • the length of the semiconductor layer SC in the first direction is smaller than the length of the semiconductor layer SC in the first direction PX. As a result, the length in the direction intersecting the incident direction of the light source light L is reduced, and the influence of light leakage is reduced.
  • the same two conductors as the signal line SL extend from the signal line SL in the same layer as the signal line SL and in a direction intersecting the signal line.
  • the source electrode SE electrically connected to the signal line SL overlaps with one end of the semiconductor layer SC in plan view.
  • the drain electrode DE is provided between the conductors of the adjacent source electrodes SE in plan view.
  • the drain electrode DE overlaps the semiconductor layer SC in plan view.
  • a portion that does not overlap with the source electrode SE and the drain electrode DE functions as a channel of the switching element Tr.
  • the contact electrode DEA electrically connected to the drain electrode DE is electrically connected to the pixel electrode PE shown in FIG. 13 through a contact hole CH.
  • the array substrate 10 has a first translucent base material 19 made of glass, for example.
  • the first translucent base material 19 may be a resin such as polyethylene terephthalate as long as it has translucency.
  • scanning lines GL (see FIG. 10) and gate electrodes GE are provided on the first translucent base material 19 .
  • a first insulating layer 11 is provided to cover the scanning lines GL and the gate electrodes GE.
  • the first insulating layer 11 is made of, for example, a transparent inorganic insulating material such as silicon nitride.
  • a semiconductor layer SC is laminated on the first insulating layer 11 .
  • the semiconductor layer SC is made of amorphous silicon, for example, but may be made of polysilicon or an oxide semiconductor.
  • the length Lsc of the semiconductor layer SC is smaller than the length Lge of the gate electrode GE overlapping the semiconductor layer SC. This allows the gate electrode GE to block the light Ld1 propagating through the first translucent base material 19 . As a result, the switching element Tr of the first embodiment reduces light leakage.
  • a source electrode SE and a signal line SL covering part of the semiconductor layer SC, and a drain electrode DE covering part of the semiconductor layer SC are provided on the first insulating layer 11 .
  • the drain electrode DE is made of the same material as the signal line SL.
  • a second insulating layer 12 is provided on the semiconductor layer SC, the signal line SL and the drain electrode DE.
  • the second insulating layer 12 is made of, for example, a transparent inorganic insulating material such as silicon nitride, like the first insulating layer.
  • a third insulating layer is formed on the second insulating layer 12 to partially cover the second insulating layer 12 .
  • the third insulating layer 13 is made of a translucent organic insulating material such as acrylic resin.
  • the third insulating layer 13 is thicker than other insulating films made of inorganic material.
  • FIGS. 15, 16 and 17 there are regions with the third insulating layer 13 and regions without the third insulating layer 13 .
  • the region where the third insulating layer 13 is located is above the scanning lines GL and above the signal lines SL.
  • the third insulating layer 13 has a lattice shape along the scanning lines GL and the signal lines SL to cover the upper side of the scanning lines GL and the signal lines SL.
  • the region where the third insulating layer 13 is located is above the semiconductor layer SC, that is, above the switching element Tr.
  • the switching element Tr, the scanning line GL, and the signal line SL are separated from the holding capacitor electrode ITO at a relatively long distance, so that they are less likely to be affected by the common potential from the holding capacitor electrode ITO. Furthermore, in the array substrate 10, a region surrounded by the scanning lines GL and the signal lines SL has a region without the third insulating layer 13. Therefore, the thickness of the insulating layer overlapping the signal lines SL and the scanning lines GL in a plan view is A region where the thickness of the insulating layer is smaller than the thickness is created. In the region surrounded by the scanning lines GL and the signal lines SL, the light transmittance and translucency are relatively improved compared to the regions above the scanning lines GL and above the signal lines SL.
  • a metal layer TM is provided on the third insulating layer 13 .
  • the conductive metal layer TM is wiring of a metal such as molybdenum (Mo) or aluminum (Al), a laminate thereof, or an alloy thereof.
  • Mo molybdenum
  • Al aluminum
  • the metal layer TM is provided in a region overlapping with the signal lines SL, the scanning lines GL, and the switching elements Tr in plan view. As a result, the metal layer TM becomes grid-like, and an opening AP surrounded by the metal layer TM is formed.
  • a storage capacitor electrode IO is provided on the third insulating layer 13 and the metal layer TM.
  • the storage capacitor electrode IO is made of a translucent conductive material such as ITO (Indium Tin Oxide).
  • the storage capacitor electrode IO is also called a third translucent electrode.
  • the storage capacitor electrode IO has an area IOX where there is no translucent conductive material in the area surrounded by the scanning lines GL and the signal lines SL.
  • the storage capacitor electrode IO is provided across a plurality of pixels Pix, straddling adjacent pixels Pix. In the storage capacitor electrode IO, a region with a translucent conductive material overlaps the scanning line GL or the signal line SL and extends to the adjacent pixel Pix.
  • the storage capacitor electrode IO has a lattice shape covering the scanning line GL and the signal line SL along the scanning line GL and the signal line SL.
  • a switching element Tr connected to the scanning line GL and the signal line SL is provided, and at least the switching element Tr is covered with a third insulating layer 13 which is an organic insulating layer.
  • a metal layer TM having an area larger than that of the switching element Tr.
  • the array substrate 10 has a third insulating layer 13 which is an organic insulating layer covering at least the switching elements Tr, and a third insulating layer 13 which is superimposed above the third insulating layer 13 and which is larger than the switching elements Tr.
  • a region surrounded by the scanning lines GL and the signal lines SL has a region whose thickness is smaller than the thickness of the third insulating layer 13 overlapping the scanning lines GL and the signal lines SL in plan view. For this reason, a slope is formed in which the thickness of the third insulating layer 13 on the side closer to the light source 3 than the switching element Tr changes in plan view. As shown in FIG.
  • the light source light L emitted from the light source 3 enters with the second direction PY as the incident direction.
  • the slopes described above are the first slope 13F of the third insulating layer 13 on the side on which the light Lu of the light source light L is incident, and the third insulating layer 13F on the side opposite to the side on which the light Lu is incident.
  • the first slope 13F of the third insulating layer 13 on the side on which the light Lu is incident is covered with a metal layer TMt.
  • the metal layer TMt is formed of the same material as the metal layer TM, and is a tapered portion formed by extending the metal layer TM.
  • the light Lu reaches the incident direction.
  • the light Lu is part of the light source light L arriving from the side closer to the light source 3 than the switching element Tr.
  • the metal layer TMt shields the light Lu, light leakage is reduced.
  • the second slope 13R When the second slope 13R is covered with the metal layer TM and the background of the counter substrate 20 is visible from the array substrate 10, the light Ld2 seen by the observer is reflected by the metal layer TM covering the second slope 13R, and the reflected light is There is a possibility that it will be visually recognized by the observer.
  • the metal layer TM may be on the storage capacitor electrode IO, as long as it is laminated with the storage capacitor electrode IO.
  • the metal layer TM has an electrical resistance smaller than that of the storage capacitor electrode IO. Therefore, variation in the potential of the storage capacitor electrode IO depending on the position of the pixel Pix in the active area AA is suppressed.
  • the width of the metal layer TM overlapping the signal line SL is larger than the width of the signal line SL. This suppresses emission from the display panel 2 of the reflected light reflected by the edge of the signal line SL.
  • the width of the metal layer TM and the width of the signal line SL are the lengths in the direction crossing the extending direction of the signal line SL.
  • the width of the metal layer TM overlapping the scanning line GL is larger than the width of the scanning line GL.
  • the width of the metal layer TM and the width of the scanning line GL are the lengths in the direction crossing the extending direction of the scanning line GL.
  • a fourth insulating layer 14 is provided on the storage capacitor electrode IO and the metal layer TM.
  • the fourth insulating layer 14 is an inorganic insulating layer made of, for example, a transparent inorganic insulating material such as silicon nitride.
  • pixel electrodes PE are provided on the fourth insulating layer 14 .
  • the pixel electrode PE is made of a translucent conductive material such as ITO.
  • the pixel electrode PE is electrically connected to the contact electrode DEA through the contact hole CH provided in the fourth insulating layer 14, the third insulating layer 13 and the second insulating layer 12.
  • FIG. As shown in FIG. 13, the pixel electrode PE is divided for each pixel Pix.
  • a first alignment film AL1 is provided on the pixel electrode PE.
  • the opposing substrate 20 has a second translucent base material 29 made of glass, for example.
  • the second translucent base material 29 may be a resin such as polyethylene terephthalate as long as it has translucency.
  • a common electrode CE is provided on the second translucent base material 29 .
  • the common electrode CE is made of a translucent conductive material such as ITO.
  • a second alignment film AL2 is provided on the surface of the common electrode CE.
  • the counter substrate 20 has a light shielding layer LS between the second translucent base material 29 and the common electrode CE.
  • the light shielding layer LS is made of black resin or metal material.
  • a spacer PS is formed between the array substrate 10 and the counter substrate 20, and the spacer PS is between the common electrode CE and the second alignment film AL2.
  • the light shielding layer GS which is the same layer as the scanning line GL, extends along the signal line SL and overlaps a part of the signal line SL. is provided in The light shielding layer GS is made of the same material as the scanning lines GL. The light shielding layer GS is not provided in the portion where the scanning line GL and the signal line SL intersect in plan view.
  • the light shielding layer GS and the signal line SL are electrically connected through contact holes CHG.
  • the wiring resistance formed by the light shielding layer GS and the signal line SL is lower than the wiring resistance of the signal line SL alone.
  • the delay of the gradation signal supplied to the signal line SL is suppressed.
  • the contact hole CHG may not exist and the light shielding layer GS and the signal line SL may not be connected.
  • the light shielding layer GS is provided on the side opposite to the metal layer TM with respect to the signal line SL.
  • the width of the light shielding layer GS is larger than the width of the signal line SL and smaller than the width of the metal layer TM.
  • the width of the light shielding layer GS, the width of the metal layer TM, and the width of the signal line SL are the lengths in the direction crossing the extending direction of the signal line SL.
  • the light shielding layer GS is wider than the signal line SL, and thus suppresses the emission of the reflected light reflected by the edge of the signal line SL from the display panel 2 . As a result, the visibility of the image is improved in the display device 1 .
  • the counter substrate 20 is provided with a light shielding layer LS.
  • the light shielding layer LS is provided in a region overlapping with the signal line SL, the scanning line GL, and the switching element Tr in plan view.
  • the light shielding layer LS has a width larger than that of the metal layer TM. This suppresses emission from the display panel 2 of reflected light reflected by the edges of the signal lines SL, the scanning lines GL, and the metal layer TM. As a result, the visibility of the image is improved in the display device 1 .
  • the contact hole CH and the contact hole CHG are likely to be diffusely reflected when the light source light L hits them. Therefore, the light shielding layer LS is provided in a region overlapping with the contact hole CH and the contact hole CHG in plan view.
  • spacers SP are arranged between the array substrate 10 and the counter substrate 20 to improve the uniformity of the distance between the array substrate 10 and the counter substrate 20 .
  • FIG. 18 is an explanatory diagram for explaining the relationship between the background and a viewer who sees the background on the other side on the opposite side from one side.
  • FIG. 19 is an explanatory diagram for explaining an example in which the peripheral area is superimposed on the background.
  • the background BS1 is visible through the display device 1 .
  • the observer IB can see the background BS1 through the active area AA.
  • the light shielding layer LS formed on the counter substrate 20 is not formed in the peripheral region FR so that the background BS1 on the opposite side of the display device 1 can be visually recognized from one side of the display device 1.
  • the background BS1 can be visually recognized by allowing light to pass through the peripheral area FR as well.
  • the peripheral area FR is also a transparent area, so that the appearance of the background when viewed through the display device 1 is not spoiled.
  • the display device 1 includes the display panel 2 and the light source 3.
  • the display panel 2 includes an array substrate 10 , a counter substrate 20 and a liquid crystal layer 50 .
  • the display panel 2 has an active area AA and a peripheral area FR outside the active area AA when viewed from the third direction PZ.
  • the light source 3 is arranged along the second side surface 20D of the opposing substrate 20 and the second side surface 25D of the base material 25 to face the light guide 33L provided in the first direction PX. and a plurality of light emitting units 31 .
  • FIG. 20 is a plan view for explaining a display device of a comparative example.
  • the plurality of light emitting units 31 are arranged at a first pitch P1 in the second area AAA corresponding to the second direction PY of the active area AA.
  • the plurality of light emitting units 31 are not arranged in the first region FRA corresponding to the second direction PY of the peripheral region FR.
  • the second area AAA the light emitted by the light emitting unit 31 is irradiated to the second side surface 20D of the counter substrate 20 and the second side surface 25D of the base material 25, but in the first area FRA, the light emitting unit 31 emits light. No light is emitted.
  • the display device of the first embodiment at least one light emission is performed in the first region FRA overlapping the range extending in the second direction PY from the peripheral regions FR on both sides of the active region AA in the first direction PX.
  • the parts 31 are arranged respectively.
  • the second side surface 20D of the counter substrate 20 and the base material can be seen from the first area FRA via the light guide 33L. Since the light from the light emitting portion 31 enters the second side surface 25D of 25, the shadow BP is less likely to occur.
  • the first pitch P1 between the adjacent light emitting units 31 arranged in the second area AAA overlapping the range obtained by extending the active area AA in the second direction PY is the pitch P1 between the adjacent light emitting units 31 arranged in the first area FRA. It is smaller than the second pitch P2 of the light emitting units 31 . As a result, the amount of light sufficient to eliminate the shadow BP is ensured, and no extra power is consumed.
  • FIG. 21 is a plan view for explaining the display device of Embodiment 2.
  • FIG. The same reference numerals are assigned to the same components as those described in the above-described embodiment, and duplicate descriptions are omitted.
  • the first pitch P1 between the adjacent light emitting units 31 arranged in the second area AAA is the pitch between the adjacent light emitting units 31 among the plurality of light emitting units 31 arranged in the first area FRA. is the same as the first pitch P1.
  • the same amount of light as in the second area AAA is ensured, and the amount of light at the end of the active area AA in the first direction PX is ensured.
  • (Embodiment 3) 22 is a plan view for explaining the display device of Embodiment 3.
  • FIG. The same reference numerals are assigned to the same components as those described in the above-described embodiment, and duplicate descriptions are omitted.
  • one light emitting section 31 is arranged for each first area FRA.
  • a distance W1 from the light emitting part 31 in the first area FRA to the closest reference position E21 in the second area AAA is a distance from the light emitting part 31 in the first area FRA to the fourth side face 20F in the first direction PX on the counter substrate 20. Larger than W2.
  • the distance W3 from the light emitting part 31 of the first area FRA to the closest reference position E22 of the second area AAA is from the light emitting part 31 of the first area FRA to the third side surface 20E of the counter substrate 20 in the first direction PX. is greater than the distance W4 of .
  • the light emitting section 31 can suppress the shadow BP by using at least the reflection on the third side surface 20E or the fourth side surface 20F in the first direction PX on the counter substrate 20 .
  • FIG. 23 is a plan view for explaining the display device of Embodiment 4.
  • FIG. 23 The same reference numerals are assigned to the same components as those described in the above-described embodiment, and duplicate descriptions are omitted.
  • the side faces E31 and E32 of the light guide 33L in the first direction PX are aligned with the reference line E12 along the third side face 20E in the first direction PX on the counter substrate 20, or the reference line E12 along the fourth side face 20F in the first direction PX.
  • the light emitting unit 31 is arranged at a position facing the reference line E12 or a portion projecting in the first direction PX from the reference line E11.
  • the light guide 33 ⁇ /b>L simultaneously receives light from the plurality of light emitting units 31 , diffuses the light inside, and emits the light to the display panel 2 . Since there are at least two light-emitting portions 31 adjacent to each other across the reference line E12 or E11, the light amount of the light guide 33L increases near the reference line E12 or E11. As a result, the shadow BP described above is less likely to occur.
  • (Embodiment 5) 24 is a cross-sectional view showing an example of a cross section of the display device of Embodiment 5.
  • FIG. The same reference numerals are assigned to the same components as those described in the above-described embodiment, and duplicate descriptions are omitted.
  • the display device 1 includes a translucent first base material 25 , a display panel 2 , and a translucent second base material 27 .
  • the protective layer 75 is provided on one surface of the translucent first base material 25 .
  • the protective layer 76 is provided on one surface of the translucent second base material 27 .
  • the second base material 27 is attached to the second main surface 10B of the array substrate 10 with the optical resin 26 interposed therebetween.
  • the second base material 27 is a protective substrate for the array substrate 10 and is made of glass or translucent resin, for example.
  • the second substrate 27 is formed of a glass substrate, it is also called a cover glass.
  • the second base material 27 is formed of translucent resin, it may have flexibility.
  • the light source 3 includes a light guide 33L provided in the first direction PX along the second side surface 25D of the first base material 25, and a plurality of light emitting units 31 arranged so as to face the light guide 33L. including. Unlike Embodiment 1, in Embodiment 5, the light guide 33L does not face the second side 20D of the counter substrate 20 of the light source 3, but faces only the second side 25D of the first base material 25.
  • FIG. 33 L of light guides use only the 2nd side surface 25D of the 1st base material 25 as a light-incidence surface of the light of the light source 3. As shown in FIG.
  • the switching element Tr is of the bottom gate type, but as described above, the switching element Tr may be of the top gate type without being limited to the bottom gate structure.
  • the semiconductor layer SC is arranged between the first translucent base material 19 and the first insulating layer, and the gate electrode GE is located between the first transparent substrate 19 and the first insulating layer.
  • the structure is arranged between the first insulating layer 11 and the second insulating layer 12 , and the source electrode SE and the contact electrode DEA are formed between the second insulating layer 12 and the third insulating layer 13 .
  • the common potential may be supplied with a DC voltage, that is, a constant common potential, or may be shared with an AC voltage, that is, a common potential having two upper and lower limits. good.
  • a common potential is supplied to the storage capacitor electrode IO and the common electrode CE regardless of whether the common potential is a direct current or an alternating current.
  • the third insulating layer 13 which is a grid-like organic insulating film
  • the third insulating layer 13 inside the grid-like structure is completely removed to expose the underlying second insulating layer 12 and the storage capacitor electrode IO.
  • halftone exposure may be applied to leave part of the thickness of the third insulating layer 13 thin inside the grid-like region surrounded by the plurality of signal lines SL and the plurality of scanning lines GL.
  • the thickness of the third insulating layer 13 becomes thinner inside the grid-like region than in the grid-like region surrounded by the plurality of signal lines SL and the plurality of scanning lines GL.
  • Display Device 2 Display Panel 3 Light Source 31 Light Emitting Part 33R, 33G, 33B Light Emitting Body 33L Light Guide 50 Liquid Crystal Layer AA Active Area AAA Second Area BS1 Background E31 Side E32 Side FR Peripheral Area FRA First Area LC Polymer Dispersion Type Liquid crystal P1 First pitch P2 Second pitch PX First direction PY Second direction PZ Third direction

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

表示パネルを斜めからみて、表示領域の外側の周辺領域を起点とする意図しない陰影が視認されることを抑制する表示装置を提供する。表示装置は、第１透光性基板及び第２透光性基板を有する表示パネルと、表示パネルに貼り合された透光性のガラス基材と、光源とを含む。表示パネルは、画像を表示可能なアクティブ領域と、アクティブ領域の外側の周辺領域とを有する。光源は、第１透光性基板の側面、第２透光性基板の側面又はガラス基材の側面に光が入るように配置される光源と、を備える。光源は、第１透光性基板の側面、第２透光性基板の側面又はガラス基材の側面に沿って、第１方向に設けられた導光体と、導光体に対向するように並べられた複数の発光部とを含む。少なくとも１つの発光部は、第１方向においてアクティブ領域の両側にある周辺領域を、第１方向に交差する第２方向に延長した範囲と重なる第１領域に配置されている。

Description

表示装置
　本開示は、表示装置に関する。
　特許文献１には、第１透光性基板と、第１透光性基板と対向して配置される第２透光性基板と、第１透光性基板と第２透光性基板との間に封入される高分子分散型液晶を有する液晶層と、第１透光性基板及び第２透光性基板の少なくとも１つの側面に対向して配置される少なくとも１つの発光部とを備える表示装置が記載されている。
特開２０１８－０２１９７４号公報
　特許文献１に記載されている表示装置では、表示パネルの一方の面から、反対側の他方の面側の背景を視認可能である。表示領域の外側の周辺領域が光を透過しないと、背景が見えなくなり、違和感を与える可能性があるため、表示領域の外側の周辺領域も表示パネルの一方の面から、反対側の他方の面側の背景を視認できるようにすることが望ましい。表示領域の外側の周辺領域がシースルー状態であると、表示パネルを斜めからみて、表示領域の外側の周辺領域を起点とする意図しない陰影が視認される可能性がある。
　本開示の目的は、表示パネルを斜めからみて、表示領域の外側の周辺領域を起点とする意図しない陰影が視認されることを抑制する表示装置を提供することにある。
　一態様に係る表示装置は、第１透光性基板と、第２透光性基板と、前記第１透光性基板と前記第２透光性基板との間の液晶層と、を含み、前記第１透光性基板に垂直な方向からみて、画像を表示可能なアクティブ領域と、前記アクティブ領域の外側の周辺領域とを有する表示パネルと、前記表示パネルに貼り合された透光性のガラス基材と、前記第１透光性基板の側面、前記第２透光性基板の側面又は前記ガラス基材の側面に光が入るように配置される光源と、を備え、前記光源は、前記第１透光性基板の側面、前記第２透光性基板の側面又は前記ガラス基材の側面に沿って、第１方向に設けられた導光体と、前記導光体に対向するように並べられた複数の発光部と、を含み、前記第１方向において前記アクティブ領域の両側にある前記周辺領域を、前記第１方向に交差する第２方向に延長した範囲と重なる第１領域に、少なくとも１つの前記発光部がそれぞれ配置されている。
図１は、本実施形態に係る表示パネルの一例を表す斜視図である。 図２は、実施形態１の表示装置を表すブロック図である。 図３は、実施形態１のフィールドシーケンシャル方式において、光源が発光するタイミングを説明するタイミングチャートである。 図４は、画素電極への印加電圧と画素の散乱状態との関係を示す説明図である。 図５は、表示装置の断面の一例を示す断面図である。 図６は、図１の表示装置の平面を示す平面図である。 図７は、図５の液晶層部分を拡大した拡大断面図である。 図８は、液晶層において非散乱状態を説明するための断面図である。 図９は、液晶層において散乱状態を説明するための断面図である。 図１０は、画素において、走査線、信号線及びスイッチング素子を示す平面図である。 図１１は、画素において、保持容量層を示す平面図である。 図１２は、画素において、補助金属層及び開口領域を示す平面図である。 図１３は、画素において、画素電極を示す平面図である。 図１４は、画素において、遮光層を示す平面図である。 図１５は、図１４のＸＶ－ＸＶ’の断面図である。 図１６は、図１４のＸＶＩ－ＸＶＩ’の断面図である。 図１７は、図１４のＸＶＩＩ－ＸＶＩＩ’の断面図である。 図１８は、一方の面から、反対側の他方の面側の背景を視認する視認者と、背景の関係を説明する説明図である。 図１９は、背景に周辺領域を重ね合わせた一例を説明する説明図である。 図２０は、比較例の表示装置を説明するための平面図である。 図２１は、実施形態２の表示装置を説明するための平面図である。 図２２は、実施形態３の表示装置を説明するための平面図である。 図２３は、実施形態４の表示装置を説明するための平面図である。 図２４は、実施形態５の表示装置の断面の一例を示す断面図である。
　本開示を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本開示が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、開示の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本開示の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
（実施形態１）
　図１は、本実施形態に係る表示パネルの一例を表す斜視図である。図２は、実施形態１の表示装置を表すブロック図である。図３は、フィールドシーケンシャル方式において、光源が発光するタイミングを説明するタイミングチャートである。
　図１に示すように、表示装置１は、表示パネル２と、光源３と、駆動回路４とを有する。ここで、表示パネル２の平面の一方向がＰＸ方向とされ、ＰＸ方向と直交する方向が第２方向ＰＹとされ、ＰＸ－ＰＹ平面に直交する方向が第３方向ＰＺとされている。
　表示パネル２は、アレイ基板１０と、対向基板２０と、液晶層５０（図５参照）とを備えている。アレイ基板１０は、第１透光性基板であり、対向基板２０は、第２透光性基板である。対向基板２０は、アレイ基板１０の表面に垂直な方向（図１に示すＰＺ方向）に対向する。液晶層５０（図５参照）は、アレイ基板１０と、対向基板２０と、封止部１８とで、後述する高分子分散型液晶ＬＣが封止されている。
　図１に示すように、表示パネル２において、画像を表示可能なアクティブ領域ＡＡと、アクティブ領域ＡＡの外側の周辺領域ＦＲと、がある。アクティブ領域ＡＡには、複数の画素Ｐｉｘがマトリクス状に配置されている。なお、本開示において、行とは、一方向に配列されるｍ個の画素Ｐｉｘを有する画素行をいう。また、列とは、行が配列される方向と直交する方向に配列されるｎ個の画素Ｐｉｘを有する画素列をいう。そして、ｍとｎとの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。また、複数の走査線ＧＬが行毎に配線され、複数の信号線ＳＬが列毎に配線されている。
　図２に示すように、光源３は、複数の発光部３１を備えている。光源制御部３２は、配線基板９３上に、設けられる。配線基板９３は、フレキシブルプリント基板又はＰＣＢ基板である。光源制御部３２には、外部の上位制御部９の画像出力部９１から光源制御信号ＬＣＳＡが送出される。光源制御信号ＬＣＳＡは、例えば、画素Ｐｉｘへの入力階調値に応じて設定される発光部３１の光量の情報を含む信号である。
　図１に示すように、駆動回路４は、アレイ基板１０の表面に固定されている。図２に示すように、駆動回路４は、信号処理回路４１、画素制御回路４２、ゲート駆動回路４３、ソース駆動回路４４及び共通電位駆動回路４５を備えている。アレイ基板１０は、対向基板２０よりもＰＸ－ＰＹ平面の面積が大きく、対向基板２０から露出したアレイ基板１０の張り出し部分に、駆動回路４が設けられる。
　信号処理回路４１には、外部の上位制御部９の画像出力部９１から、フレキシブルプリント基板９２を介して、入力信号（ＲＧＢ信号など）ＶＳが入力される。
　信号処理回路４１は、入力信号解析部４１１と、記憶部４１２と、信号調整部４１３とを備える。入力信号解析部４１１は、外部から入力された第１入力信号ＶＳに基づいて第２入力信号ＶＣＳを生成する。
　第２入力信号ＶＣＳは、第１入力信号ＶＳに基づいて、表示パネル２の各画素Ｐｉｘにどのような階調値を与えるかを定める信号である。言い換えると、第２入力信号ＶＣＳは、各画素Ｐｉｘの階調値に関する階調情報を含む信号である。
　信号調整部４１３は、第２入力信号ＶＣＳから第３入力信号ＶＣＳＡを生成する。信号調整部４１３は、第３入力信号ＶＣＳＡを画素制御回路４２へ送出する。
　そして、画素制御回路４２は、第３入力信号ＶＣＳＡに基づいて水平駆動信号ＨＤＳと垂直駆動信号ＶＤＳとを生成する。本実施形態では、フィールドシーケンシャル方式で駆動されるので、水平駆動信号ＨＤＳと垂直駆動信号ＶＤＳとが発光部３１が発光可能な色毎に生成される。
　ゲート駆動回路４３は水平駆動信号ＨＤＳに基づいて１垂直走査期間内に表示パネル２の走査線ＧＬを順次選択する。走査線ＧＬの選択の順番は任意である。ゲート駆動回路４３と、走査線ＧＬとは、アクティブ領域ＡＡの外側の周辺領域ＦＲ（図１参照）に配置された第２配線ＧＰＬで電気的に接続されている。
　ソース駆動回路４４は垂直駆動信号ＶＤＳに基づいて１水平走査期間内に表示パネル２の各信号線ＳＬに各画素Ｐｉｘの出力階調値に応じた階調信号を供給する。
　本実施形態において、表示パネル２はアクティブマトリクス型パネルである。このため、平面視で第２方向ＰＹに延在する信号（ソース）線ＳＬ及び第１方向ＰＸに延在する走査（ゲート）線ＧＬがあり、信号線ＳＬと走査線ＧＬとの交差部には、スイッチング素子Ｔｒがある。
　スイッチング素子Ｔｒとして薄膜トランジスタが用いられる。薄膜トランジスタの例としては、ボトムゲート型トランジスタ又はトップゲート型トランジスタを用いてもよい。スイッチング素子Ｔｒとして、シングルゲート薄膜トランジスタを例示するが、ダブルゲートトランジスタでもよい。スイッチング素子Ｔｒのソース電極及びドレイン電極のうち一方は信号線ＳＬに接続され、ゲート電極は走査線ＧＬに接続され、ソース電極及びドレイン電極のうち他方は、後述する高分子分散型液晶ＬＣの容量の一端に接続されている。高分子分散型液晶ＬＣの容量は、一端がスイッチング素子Ｔｒに画素電極ＰＥを介して接続され、他端が共通電極ＣＥを介してコモン電位配線ＣＯＭＬに接続されている。また、画素電極ＰＥと、コモン電位配線ＣＯＭＬに電気的に接続されている保持容量電極ＩＯとの間には、保持容量ＨＣが生じる。なお、コモン電位配線ＣＯＭＬは、共通電位駆動回路４５より供給される。
　発光部３１は、第１色（例えば、赤色）の発光体３３Ｒと、第２色（例えば、緑色）の発光体３３Ｇと、第３色（例えば、青色）の発光体３３Ｂを備えている。光源制御部３２は、光源制御信号ＬＣＳＡに基づいて、第１色の発光体３３Ｒ、第２色の発光体３３Ｇ及び第３色の発光体３３Ｂのそれぞれを時分割で発光するように制御する。このように、第１色の発光体３３Ｒ、第２色の発光体３３Ｇ及び第３色の発光体３３Ｂは、フィールドシーケンシャル方式で駆動される。
　図３に示すように、第１サブフレーム（第１所定時間）ＲＦにおいて、第１色の発光期間ＲＯＮで第１色の発光体３３Ｒが発光するとともに、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘが光を散乱させて表示する。表示パネル２全体では、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘに、上述した各信号線ＳＬに各画素Ｐｉｘの出力階調値に応じた階調信号が供給されていれば、第１色の発光期間ＲＯＮにおいて第１色のみ点灯している。
　次に、第２サブフレーム（第２所定時間）ＧＦにおいて、第２色の発光期間ＧＯＮで第２色の発光体３３Ｇが発光するとともに、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘが光を散乱させて表示する。表示パネル２全体では、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘに、上述した各信号線ＳＬに各画素Ｐｉｘの出力階調値に応じた階調信号が供給されていれば、第２色の発光期間ＧＯＮにおいて第２色のみ点灯している。
　さらに、第３サブフレーム（第３所定時間）ＢＦにおいて、第３色の発光期間ＢＯＮで第３色の発光体３３Ｂが発光するとともに、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘが光を散乱させて表示する。表示パネル２全体では、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘに、上述した各信号線ＳＬに各画素Ｐｉｘの出力階調値に応じた階調信号が供給されていれば、第３色の発光期間ＢＯＮにおいて第３色のみ点灯している。
　人間の眼には、時間的な分解能の制限があり、残像が発生するので、１フレーム（１Ｆ）の期間に３色の合成された画像が認識される。フィールドシーケンシャル方式では、カラーフィルタを不要とすることができ、カラーフィルタでの吸収ロスが低減するので、高い透過率が実現できる。カラーフィルタ方式では、第１色、第２色、第３色毎に画素Ｐｉｘを分割したサブピクセルで一画素を作るのに対し、フィールドシーケンシャル方式では、このようなサブピクセル分割をしなくてもよい。なお、第４サブフレームをさらに有し、第１色、第２色及び第３色とは異なる第４色を発光するようにしてもよい。
　図４は、画素電極への印加電圧と画素の散乱状態との関係を示す説明図である。図５は、図１の表示装置の断面の一例を示す断面図である。図５は、表示装置の断面の一例を示す断面図である。図６は、図１の表示装置の平面を示す平面図である。図７は、図５の液晶層部分を拡大した拡大断面図である。図８は、液晶層において非散乱状態を説明するための断面図である。図９は、液晶層において散乱状態を説明するための断面図である。
　１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘに、上述した各信号線ＳＬに各画素Ｐｉｘの出力階調値に応じた階調信号が供給されていれば、階調信号に応じて画素電極ＰＥへの印加電圧が変わる。画素電極ＰＥへの印加電圧が変わると、画素電極ＰＥと、共通電極ＣＥとの間の電圧が変化する。そして、図４に示すように、画素電極ＰＥへの印加電圧に応じて、画素Ｐｉｘ毎の液晶層５０の散乱状態が制御され、画素Ｐｉｘ内の散乱割合が変化する。
　図４に示すように、画素電極ＰＥへの印加電圧が飽和電圧Ｖｓａｔ以上となると、画素Ｐｉｘ内の散乱割合の変化が小さくなる。そこで、駆動回路４は、飽和電圧Ｖｓａｔよりも低い電圧範囲Ｖｄｒにおいて、垂直駆動信号ＶＤＳに応じた画素電極ＰＥへの印加電圧を変化させる。
　図５に示すように、表示装置１は、透光性の基材２５と、表示パネル２と、とを備える。保護層７５は、透光性の基材２５の一面に設けられている。保護層７６は、表示パネル２の一面に設けられている。
　表示パネル２は、アレイ基板１０と、対向基板２０と、液晶層５０とを備えている。対向基板２０は、アレイ基板１０の表面に垂直な方向（図１に示すＰＺ方向）に対向する。液晶層５０は、アレイ基板１０と、対向基板２０と、封止部１８とで、後述する高分子分散型の液晶が封止されている。
　図５及び図６に示すように、アレイ基板１０は、第１主面１０Ａ、第２主面１０Ｂ、第１側面１０Ｃ、第２側面１０Ｄ、第３側面１０Ｅ及び第４側面１０Ｆを備える。第１主面１０Ａと第２主面１０Ｂとは、平行な平面である。また、第１側面１０Ｃと第２側面１０Ｄとは、平行な平面である。第３側面１０Ｅと第４側面１０Ｆとは、平行な平面である。
　図５及び図６に示すように、対向基板２０は、第１主面２０Ａ、第２主面２０Ｂ、第１側面２０Ｃ、第２側面２０Ｄ、第３側面２０Ｅ及び第４側面２０Ｆを備える。第１主面２０Ａと第２主面２０Ｂとは、平行な平面である。第１側面２０Ｃと第２側面２０Ｄとは、平行な平面である。第３側面２０Ｅと第４側面２０Ｆとは、平行な平面である。
　基材２５は、対向基板２０の第１主面２０Ａに光学樹脂２３を介して、貼り合わされている。基材２５は、対向基板２０の保護基板であり、例えばガラスもしくは透光性の樹脂により形成される。基材２５がガラス基材で形成される場合、カバーガラスとも呼ばれる。また基材２５が透光性の樹脂で形成される場合は、可撓性を有していてもよい。なお、アレイ基板１０の第１主面１０Ａに光学樹脂を介して、基材２５と同じ基材が貼り合わせられてもよい。
　図５及び図６に示すように、基材２５は、第１主面２５Ａ、第２主面２５Ｂ、第１側面２５Ｃ、第２側面２５Ｄ、第３側面２５Ｅ及び第４側面２５Ｆを備える。第１主面２５Ａと第２主面２５Ｂとは、平行な平面である。第１側面２５Ｃと第２側面２５Ｄとは、平行な平面である。第３側面２５Ｅと第４側面２５Ｆとは、平行な平面である。
　図５及び図６に示すように、光源３は、対向基板２０の第２側面２０Ｄに対向する。光源３は、サイド光源と呼ばれることもある。図５に示すように、光源３は、対向基板２０の第２側面２０Ｄへ光源光Ｌを照射する。光源３と対向する対向基板２０の第２側面２０Ｄは、光入射面となる。また、光源３と対向する基材２５の第２側面２５Ｄは、光入射面となる。
　光源３は、発光部３１と、導光体３３Ｌとを備えている。発光部３１は、第１色（例えば、赤色）の発光体３３Ｒと、第２色（例えば、緑色）の発光体３３Ｇと、第３色（例えば、青色）の発光体３３Ｂと、を含む。導光体３３Ｌは、第１色の発光体３３Ｒ、第２色の発光体３３Ｇ、及び第３色の発光体３３Ｂで発光した光を対向基板２０の第２側面２０Ｄ及び基材２５の第２側面２５Ｄに照射する。導光体３３Ｌは、複数の発光部３１の光を同時に受光し、内部で拡散させて、表示パネル２へ放出する。その結果、対向基板２０の第２側面２０Ｄ及び基材２５の第２側面２５Ｄに照射される、単位面積当たりの光の分布は、均一化される。
　また、導光体３３Ｌは第３側面２０Ｅ（又は第３側面２５Ｅ）から第４側面２０Ｆ（又は第４側面２５Ｆ）にかけて一体的に形成される単一の導光体３３Ｌである。導光体３３Ｌは、第３側面２０Ｅ（又は第３側面２５Ｅ）から第４側面２０Ｆ（又は第４側面２５Ｆ）にかけて、分割された複数の導光体を並べて構成してもよい。導光体３３Ｌは、第３側面２０Ｅ（又は第３側面２５Ｅ）から第４側面２０Ｆ（又は第４側面２５Ｆ）にかけて、分割された複数の導光体を並べて、隣り合う導光体同士を連結させる構成であってもよい。
　光源３は、アレイ基板１０の第２主面１０Ｂに重なるように搭載されており、以降この実施形態に基づき説明を行うが、この例に限らずアレイ基板１０の側面に照射するものであってもよい。
　配線基板９３（フレキシブルプリント基板又はＰＣＢ基板）は、光源制御部３２の集積回路を搭載しており、光源制御部３２は、配線基板９３（フレキシブルプリント基板又はＰＣＢ基板）を介して、光源３に接続されている。
　図５に示すように、光源３から照射された光源光Ｌは、基材２５、アレイ基板１０の第１主面１０Ａ、対向基板２０の第１主面２０Ａ又は基材２５で反射しながら、第２側面２０Ｄから遠ざかる方向（第２方向ＰＹ）に伝播する。アレイ基板１０の第１主面１０Ａ又は対向基板２０の第１主面２０Ａから外部へ光源光Ｌが向かうと、屈折率の大きな媒質から屈折率の小さな媒質へ進むことになるので、光源光Ｌがアレイ基板１０の第１主面１０Ａ又は対向基板２０の第１主面２０Ａへ入射する入射角が臨界角よりも大きければ、光源光Ｌがアレイ基板１０の第１主面１０Ａ又は対向基板２０の第１主面２０Ａで全反射する。
　図５に示すように、アレイ基板１０及び対向基板２０の内部を伝播した光源光Ｌは、散乱状態となっている液晶がある画素Ｐｉｘで散乱され、散乱光の入射角が臨界角よりも小さな角度となって、放射光６８、６８Ａがそれぞれ対向基板２０の第１主面２０Ａ（基材２５の第１主面２５Ａ）、アレイ基板１０の第１主面１０Ａから外部に放射される。対向基板２０の第１主面２０Ａ、アレイ基板１０の第１主面１０Ａからそれぞれ外部に放射された放射光６８、６８Ａは、観察者に観察される。
　このため、図６に示すように、複数の発光部３１が、アクティブ領域ＡＡの第２方向ＰＹに対応する第２領域ＡＡＡに、第１ピッチＰ１の間隔で並べられている。実施形態１では、複数の発光部３１が、周辺領域ＦＲの第２方向ＰＹに対応する第１領域ＦＲＡに、第２ピッチＰ２の間隔で並べられている。発光部３１の第１ピッチＰ１及び発光部３１の第２ピッチＰ２は、隣り合う発光部３１の第１方向ＰＸの中心間距離である。実施形態１では、発光部３１の第１ピッチＰ１は、発光部３１の第２ピッチＰ２よりも小さい。
　発光部３１から第１方向ＰＸの第３側面２０Ｅ（又は第４側面２０Ｆ）までの距離ＬＷは、０ｍｍ以上第１領域ＦＲＡの距離の１／２以下である。第３側面２０Ｅ（又は第４側面２０Ｆ）の一番近くに設けられる発光部３１の距離ＬＷは、第３側面２０Ｅ（又は第４側面２０Ｆ）に近いほど好ましい。
　以下、図７から図９を用いて、散乱状態となっている高分子分散型液晶と、非散乱状態の高分子分散型液晶とについて説明する。
　図７に示すように、アレイ基板１０には、第１配向膜ＡＬ１が設けられている。対向基板２０には、第２配向膜ＡＬ２が設けられている。第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、例えば、垂直配向膜であっても良く、複数の発光部３１が配置される第１方向ＰＸに配向処理された配向膜であっても良い。配向膜が配向処理される場合、例えば第１配向膜ＡＬ１の配向方向は第１方向ＰＸの一方側であり、第２配向膜ＡＬ２の配向方向は第１方向ＰＸの他方側に配向処理されるものであっても良い。配向処理はラビング処理もしくは光配向処理によって行われる。
　液晶とモノマーを含む溶液がアレイ基板１０と対向基板２０との間に封入されている。次に、モノマー及び液晶を第１配向膜ＡＬ１及び第２配向膜ＡＬ２によって配向させた状態で、紫外線又は熱によってモノマーを重合させ、バルク５１を形成する。これにより、網目状に形成された高分子のネットワークの隙間に液晶が分散されたリバースモードの高分子分散型液晶ＬＣを有する液晶層５０が形成される。
　このように、高分子分散型液晶ＬＣは、高分子によって形成されたバルク５１と、バルク５１内に分散された複数の微粒子５２と、を有する。微粒子５２は、液晶によって形成されている。バルク５１及び微粒子５２は、それぞれ光学異方性を有している。
　微粒子５２に含まれる液晶の配向は、画素電極ＰＥと共通電極ＣＥとの間の電圧差によって制御される。画素電極ＰＥへの印加電圧により、液晶の配向が変化する。液晶の配向が変化することにより、画素Ｐｉｘを通過する光の散乱の度合いが変化する。
　例えば、図８に示すように、画素電極ＰＥと共通電極ＣＥとの間に電圧が印加されていない状態では、バルク５１の光軸Ａｘ１と微粒子５２の光軸Ａｘ２の向きは互いに等しい。微粒子５２の光軸Ａｘ２は、液晶層５０のＰＺ方向と平行である。バルク５１の光軸Ａｘ１は、電圧の有無に関わらず、液晶層５０のＰＺ方向と平行である。
　バルク５１と微粒子５２の常光屈折率は互いに等しい。画素電極ＰＥと共通電極ＣＥとの間に電圧が印加されていない状態では、あらゆる方向においてバルク５１と微粒子５２との間の屈折率差がゼロになる。液晶層５０は、光源光Ｌを散乱しない非散乱状態となる。光源光Ｌは、アレイ基板１０の第１主面１０Ａ及び対向基板２０の第１主面２０Ａで反射しながら、光源３（発光部３１）から遠ざかる方向に伝播する。液晶層５０が光源光Ｌを散乱しない非散乱状態であると、アレイ基板１０の第１主面１０Ａから対向基板２０の第１主面２０Ａ側の背景が視認され、対向基板２０の第１主面２０Ａからアレイ基板１０の第１主面１０Ａ側の背景が視認される。
　図９に示すように、電圧が印加された画素電極ＰＥと共通電極ＣＥとの間では、微粒子５２の光軸Ａｘ２は、画素電極ＰＥと共通電極ＣＥとの間に発生する電界によって傾くことになる。バルク５１の光軸Ａｘ１は、電界によって変化しないため、バルク５１の光軸Ａｘ１と微粒子５２の光軸Ａｘ２の向きは互いに異なる。電圧が印加された画素電極ＰＥがある画素Ｐｉｘにおいて、光源光Ｌが散乱される。上述したように散乱された光源光Ｌの一部がアレイ基板１０の第１主面１０Ａ又は対向基板２０の第１主面２０Ａから外部に放射された光は、観察者に観察される。
　電圧が印加されていない画素電極ＰＥがある画素Ｐｉｘでは、アレイ基板１０の第１主面１０Ａから対向基板２０の第１主面２０Ａ側の背景が視認され、対向基板２０の第１主面２０Ａからアレイ基板１０の第１主面１０Ａ側の背景が視認される。そして、本実施形態の表示装置１は、画像出力部９１から第１入力信号ＶＳが入力されると、画像が表示される画素Ｐｉｘの画素電極ＰＥに電圧が印加され、第３入力信号ＶＣＳＡに基づく画像が背景とともに視認される。このように、高分子分散型液晶が散乱状態にあるとき、表示領域において画像が表示される。
　電圧が印加された画素電極ＰＥがある画素Ｐｉｘにおいて光源光Ｌが散乱されて外部に放射された光によって表示された画像は、背景に重なり、表示されることになる。換言すると、本実施形態の表示装置１は、放射光６８又は放射光６８Ａと、背景との組み合わせにより、画像を背景に重ね合わせて表示する。
　図３に示す１垂直走査期間ＧａｔｅＳｃａｎにおいて、書き込まれた各画素電極ＰＥ（図７参照）の電位が、各１垂直走査期間ＧａｔｅＳｃａｎの後にある第１色の発光期間ＲＯＮ、第２色の発光期間ＧＯＮ及び第３色の発光期間ＢＯＮの少なくとも１つに保持されている必要がある。書き込まれた各画素電極ＰＥ（図７参照）の電位が、各１垂直走査期間ＧａｔｅＳｃａｎの後にある第１色の発光期間ＲＯＮ、第２色の発光期間ＧＯＮ及び第３色の発光期間ＢＯＮの少なくとも１つで保持できないと、いわゆるフリッカーなどが生じやすい。言い換えると、走査線の選択時間である１垂直走査期間ＧａｔｅＳｃａｎを短くし、いわゆるフィールドシーケンシャル方式で駆動における視認性を高めるためには、第１色の発光期間ＲＯＮ、第２色の発光期間ＧＯＮ及び第３色の発光期間ＢＯＮのそれぞれで、書き込まれた各画素電極ＰＥ（図７参照）の電位を保持しやすくする要望がある。
　図１０は、画素において、走査線、信号線及びスイッチング素子を示す平面図である。図１１は、画素において、保持容量層を示す平面図である。図１２は、画素において、補助金属層及び開口領域を示す平面図である。図１３は、画素において、画素電極を示す平面図である。図１４は、画素において、遮光層を示す平面図である。図１５は、図１４のＸＶ－ＸＶ’の断面図である。図１６は、図１４のＸＶI－ＸＶI’の断面図である。図１７は、図１４のＸＶＩＩ－ＸＶＩＩ’の断面図である。図１、図２及び図１０に示すように、アレイ基板１０には、複数の信号線ＳＬと複数の走査線ＧＬとが平面視において格子状に設けられている。言い換えると、アレイ基板１０の一方の面には、第１方向ＰＸに間隔をおいて並ぶ複数の信号線と、第２方向ＰＹに間隔をおいて並ぶ複数の走査線と、を備える。
　図１０に示すように、隣り合う走査線ＧＬと隣り合う信号線ＳＬとで囲まれる領域が、画素Ｐｉｘである。画素Ｐｉｘには、画素電極ＰＥとスイッチング素子Ｔｒとが設けられている。本実施形態において、スイッチング素子Ｔｒは、ボトムゲート型の薄膜トランジスタである。スイッチング素子Ｔｒは、走査線ＧＬと電気的に接続されているゲート電極ＧＥと平面視において重畳する半導体層ＳＣを有する。
　図１０に示すように、走査線ＧＬは、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）等の金属、これらの積層体又はこれらの合金の配線である。信号線ＳＬは、アルミニウム等の金属又は合金の配線である。
　図１０に示すように、半導体層ＳＣは、平面視において、ゲート電極ＧＥからはみ出さないように設けられている。これにより、ゲート電極ＧＥ側から半導体層ＳＣに向かう光源光Ｌが反射され、半導体層ＳＣに光リークが生じにくくなる。
　図５に示すように、光源３から照射された光源光Ｌは、第２方向ＰＹを入射方向として、入射してくる。入射方向とは、光源３に最も近い第２側面２０Ｄから、第２側面２０Ｄの対向面である第１側面２０Ｃへ向かう方向である。光源光Ｌの入射方向が第２方向ＰＹである場合、半導体層ＳＣの第１方向の長さが、半導体層ＳＣの第１方向ＰＸの長さよりも小さい。これにより、光源光Ｌの入射方向に交差する方向の長さが小さくなり、光リークの影響が低減する。
　図１０に示すように、ソース電極ＳＥは、信号線ＳＬと同じ２つの導電体が、信号線ＳＬと同層でかつ信号線と交差する方向に信号線ＳＬから延びている。これにより、信号線ＳＬと電気的に接続するソース電極ＳＥは、平面視において、半導体層ＳＣの一端部と重畳している。
　図１０に示すように、平面視において、隣り合うソース電極ＳＥの導電体の間の位置には、ドレイン電極ＤＥが設けられている。ドレイン電極ＤＥは、平面視において、半導体層ＳＣと重畳している。ソース電極ＳＥ及びドレイン電極ＤＥと重畳しない部分は、スイッチング素子Ｔｒのチャネルとして機能する。ドレイン電極ＤＥと電気的に接続されるコンタクト電極ＤＥＡは、コンタクトホールＣＨで、図１３に示す画素電極ＰＥと電気的に接続されている。
　図１５に示すように、アレイ基板１０は、例えばガラスで形成された第１透光性基材１９を有している。第１透光性基材１９は、透光性を有していれば、ポリエチレンテレフタレートなどの樹脂でもよい。
　図１５に示すように、第１透光性基材１９上には、走査線ＧＬ（図１０参照）及びゲート電極ＧＥが設けられる。
　図１５に示すように、また、走査線ＧＬ及びゲート電極ＧＥを覆って第１絶縁層１１が設けられている。第１絶縁層１１は、例えば、窒化シリコンなどの透明な無機絶縁材料によって形成されている。
　第１絶縁層１１上には、半導体層ＳＣが積層されている。半導体層ＳＣは、例えば、アモルファスシリコンによって形成されているが、ポリシリコン又は酸化物半導体によって形成されていてもよい。同じ断面でみたときに、半導体層ＳＣの長さＬｓｃは、半導体層ＳＣに重畳するゲート電極ＧＥの長さＬｇｅよりも小さい。これにより、ゲート電極ＧＥが第１透光性基材１９の中を伝搬してくる光Ｌｄ１を遮光できる。その結果、実施形態１のスイッチング素子Ｔｒは、光リークが低減する。
　第１絶縁層１１上には、半導体層ＳＣの一部を覆うソース電極ＳＥ及び信号線ＳＬと、半導体層ＳＣの一部を覆うドレイン電極ＤＥとが設けられている。ドレイン電極ＤＥは、信号線ＳＬと同じ材料で形成されている。半導体層ＳＣ、信号線ＳＬ及びドレイン電極ＤＥ上には、第２絶縁層１２が設けられている。第２絶縁層１２は、例えば、第１絶縁層と同様に、窒化シリコンなどの透明な無機絶縁材料によって形成される。
　第２絶縁層１２上には、第２絶縁層１２の一部を覆う第３絶縁層が形成されている。第３絶縁層１３は、例えばアクリル樹脂などの透光性を有する有機絶縁材料により形成されている。第３絶縁層１３は、無機系材料によって形成された他の絶縁膜と比べて厚い膜厚を有している。
　図１５、図１６及び図１７に示すように、第３絶縁層１３がある領域と、第３絶縁層１３がない領域とがある。図１６及び図１７に示すように、第３絶縁層１３がある領域は、走査線ＧＬの上方及び信号線ＳＬの上方である。第３絶縁層１３は、走査線ＧＬ及び信号線ＳＬに沿って走査線ＧＬ及び信号線ＳＬの上方を覆う格子状になる。また、図１５に示すように、第３絶縁層１３がある領域は、半導体層ＳＣの上方、つまりスイッチング素子Ｔｒの上方である。このため、スイッチング素子Ｔｒ、走査線ＧＬ、信号線ＳＬは保持容量電極ＩＴＯから比較的距離をおいて離れることで、保持容量電極ＩＴＯからのコモン電位の影響を受けにくくなる。さらに、アレイ基板１０において、走査線ＧＬと信号線ＳＬとに囲まれた領域には第３絶縁層１３がない領域ができるので、平面視で信号線ＳＬ及び走査線ＧＬに重なる絶縁層の厚さよりも絶縁層の厚さが小さい領域ができる。走査線ＧＬと信号線ＳＬとに囲まれた領域では、走査線ＧＬの上方及び信号線ＳＬの上方よりも相対的に、光の透過率が向上し、透光性が向上する。
　図１５に示すように、第３絶縁層１３上には、金属層ＴＭが設けられている。導電性の金属層ＴＭは、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）等の金属、これらの積層体又はこれらの合金の配線である。図１２に示すように、金属層ＴＭは、平面視において、信号線ＳＬ、走査線ＧＬ及びスイッチング素子Ｔｒに重なる領域に設けられている。これにより、金属層ＴＭは、格子状となり、金属層ＴＭで囲まれた開口部ＡＰができる。
　図１５に示すように、第３絶縁層１３上及び金属層ＴＭ上には、保持容量電極ＩＯが設けられている。保持容量電極ＩＯは、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）などの透光性導電材料によって形成されている。保持容量電極ＩＯは、第３透光性電極ともいう。図１１に示すように、保持容量電極ＩＯは、走査線ＧＬと信号線ＳＬとに囲まれた領域に透光性導電材料がない領域ＩＯＸを有する。保持容量電極ＩＯは、隣り合う画素Ｐｉｘに跨がって、複数の画素Ｐｉｘに渡って設けられている。保持容量電極ＩＯは、透光性導電材料がある領域が走査線ＧＬ又は信号線ＳＬに重なり、隣の画素Ｐｉｘに延びている。
　保持容量電極ＩＯは、走査線ＧＬ及び信号線ＳＬに沿って走査線ＧＬ及び信号線ＳＬの上方を覆う格子状である。これにより、透光性導電材料がない領域ＩＯＸと、画素電極ＰＥとの間の保持容量ＨＣが減少するので、透光性導電材料がない領域ＩＯＸの大きさにより保持容量ＨＣが調整される。
　図１２に示すように、走査線ＧＬと信号線ＳＬとに接続されたスイッチング素子Ｔｒが設けられ、少なくともスイッチング素子Ｔｒは、有機絶縁層である第３絶縁層１３で覆われており、第３絶縁層１３の上方にはスイッチング素子Ｔｒよりも大きな面積の金属層ＴＭがある。これにより、スイッチング素子Ｔｒの光リークを抑制することができる。
　より具体的には、アレイ基板１０には、少なくともスイッチング素子Ｔｒを覆う有機絶縁層である第３絶縁層１３と、第３絶縁層１３の上方に重畳して設けられ、スイッチング素子Ｔｒよりも大きな面積の金属層ＴＭとがある。走査線ＧＬと信号線ＳＬとに囲まれた領域には、平面視で走査線ＧＬ及び信号線ＳＬに重なる第３絶縁層１３の厚さよりも厚さが小さい領域がある。このため、平面視でスイッチング素子Ｔｒよりも光源３に近い側にある第３絶縁層１３の厚みが変化する斜面ができる。図５に示すように、光源３から照射された光源光Ｌは、第２方向ＰＹを入射方向として、入射してくる。上述した斜面は、図１５に示すように、光源光Ｌのうち光Ｌｕが入射する側の第３絶縁層１３の第１斜面１３Ｆと、光Ｌｕが入射する側とは反対側の第３絶縁層１３の第２斜面１３Ｒとを含む。図１５に示すように、光Ｌｕが入射する側の第３絶縁層１３の第１斜面１３Ｆは、金属層ＴＭｔで覆われている。ここで、金属層ＴＭｔは、金属層ＴＭと同じ材料で形成され、金属層ＴＭが延在して形成されたテーパー状の部分である。
　図１５に示すように、入射方向には、光Ｌｕが到達する。光Ｌｕは、スイッチング素子Ｔｒよりも光源３に近い側から到達する光源光Ｌの一部の光である。ここで、金属層ＴＭｔは、光Ｌｕを遮光するので、光リークが低減される。
　第２斜面１３Ｒが金属層ＴＭに覆われ、アレイ基板１０から対向基板２０の背景が視認される場合、観察者が見る光Ｌｄ２が第２斜面１３Ｒを覆う金属層ＴＭに反射し、反射光が観察者に視認されてしまう可能性がある。実施形態１において、第２斜面１３Ｒを覆う金属層ＴＭがない。このため、実施形態１の表示装置では、観察者の視認を妨げる反射光が低減される。
　金属層ＴＭは、保持容量電極ＩＯの上にあってもよく、保持容量電極ＩＯと積層されていればよい。金属層ＴＭは、保持容量電極ＩＯよりも電気抵抗が小さい。このため、アクティブ領域ＡＡのうち画素Ｐｉｘがある位置による保持容量電極ＩＯの電位のばらつきが抑制される。
　図１２に示すように、平面視で、信号線ＳＬに重なる金属層ＴＭの幅は、信号線ＳＬの幅よりも大きい。これにより、信号線ＳＬのエッジで反射する反射光を表示パネル２より放出することを抑制する。ここで、金属層ＴＭの幅及び信号線ＳＬの幅は、信号線ＳＬの延在する方向に交差する方向の長さである。また、走査線ＧＬに重なる金属層ＴＭの幅は、走査線ＧＬの幅よりも大きい。ここで、金属層ＴＭの幅及び走査線ＧＬの幅は、走査線ＧＬの延在する方向に交差する方向の長さである。
　図１５に示すように、保持容量電極ＩＯ及び金属層ＴＭの上には、第４絶縁層１４が設けられている。第４絶縁層１４は、例えば、窒化シリコンなどの透明な無機絶縁材料によって形成されている無機絶縁層である。
　図１５に示すように、第４絶縁層１４上には、画素電極ＰＥが設けられている。画素電極ＰＥは、ＩＴＯなどの透光性導電材料によって形成されている。画素電極ＰＥは、第４絶縁層１４及び第３絶縁層１３及び第２絶縁層１２に設けられたコンタクトホールＣＨを介してコンタクト電極ＤＥＡと電気的に接続されている。図１３に示すように、画素電極ＰＥは、画素Ｐｉｘ毎に区画されている。画素電極ＰＥの上には、第１配向膜ＡＬ１が設けられている。
　図１５に示すように、対向基板２０は、例えばガラスで形成された第２透光性基材２９を有している。第２透光性基材２９は、透光性を有していれば、ポリエチレンテレフタレートなどの樹脂でもよい。第２透光性基材２９には、共通電極ＣＥが設けられている。共通電極ＣＥは、ＩＴＯなどの透光性導電材料によって形成されている。共通電極ＣＥの表面には、第２配向膜ＡＬ２が設けられている。また、対向基板２０は、第２透光性基材２９と共通電極ＣＥとの間に遮光層ＬＳを有する。遮光層ＬＳは黒色の樹脂又は金属材料で形成されている。また、アレイ基板１０と対向基板２０との間にスペーサＰＳが形成され、スペーサＰＳは共通電極ＣＥと第２配向膜ＡＬ２との間にある。
　図１２及び図１６に示すように、実施形態１の表示装置では、走査線ＧＬと同層の遮光層ＧＳが、信号線ＳＬに沿って延在し、かつ信号線ＳＬの一部と重なる位置に設けられている。遮光層ＧＳは、走査線ＧＬと同じ材料で形成されている。遮光層ＧＳは、走査線ＧＬと信号線ＳＬとが平面視において交差する部分には設けられていない。
　図１２に示すように、遮光層ＧＳと、信号線ＳＬとは、コンタクトホールＣＨＧで電気的に接続されている。これにより、信号線ＳＬのみの配線抵抗に比べて、遮光層ＧＳ及び信号線ＳＬで構成する配線抵抗が下がる。その結果、信号線ＳＬに供給された階調信号の遅延が抑制される。なお、コンタクトホールＣＨＧがなく、遮光層ＧＳと、信号線ＳＬとが接続されていなくてもよい。
　図１６に示すように、遮光層ＧＳは、信号線ＳＬに対して金属層ＴＭとは反対側に設けられている。遮光層ＧＳの幅は、信号線ＳＬの幅よりも大きく、金属層ＴＭの幅より小さい。遮光層ＧＳの幅、金属層ＴＭの幅及び信号線ＳＬの幅は、信号線ＳＬの延在する方向に交差する方向の長さである。このように、遮光層ＧＳは、信号線ＳＬよりも幅が広くなっているので、信号線ＳＬのエッジで反射する反射光を表示パネル２より放出することを抑制する。その結果、表示装置１において、画像の視認性が向上する。
　図１４及び図１５に示すように、対向基板２０には、遮光層ＬＳが設けられている。遮光層ＬＳは、平面視において、信号線ＳＬ、走査線ＧＬ及びスイッチング素子Ｔｒに重なる領域に設けられている。
　図１４、図１５、図１６及び図１７に示すように、遮光層ＬＳは、金属層ＴＭよりも大きい幅を有している。これにより、信号線ＳＬ、走査線ＧＬ及び金属層ＴＭのエッジで反射する反射光を表示パネル２より放出することを抑制する。その結果、表示装置１において、画像の視認性が向上する。
　コンタクトホールＣＨ及びコンタクトホールＣＨＧは、光源光Ｌが当たると乱反射しやすい。このため、遮光層ＬＳは、平面視において、コンタクトホールＣＨ及びコンタクトホールＣＨＧに重なる領域に設けられている。
　図１５に示すように、アレイ基板１０と対向基板２０との間には、スペーサＳＰが配置され、アレイ基板１０と対向基板２０との間の距離の均一性を向上する。
　図１８は、一方の面から、反対側の他方の面側の背景を視認する視認者と、背景の関係を説明する説明図である。図１９は、背景に周辺領域を重ね合わせた一例を説明する説明図である。図１８に示すように、観察者ＩＢが、表示装置１の一方から他方をみる場合、背景ＢＳ１が表示装置１を透過して視認される。図１９に示すように、観察者ＩＢは、アクティブ領域ＡＡを透過して背景ＢＳ１を視認できるので、アクティブ領域ＡＡの外側の周辺領域ＦＲが光を透過しないと、背景ＢＳ１が見えなくなり、違和感を与える可能性があるので、周辺領域ＦＲも表示装置１の一方の面から、反対側の他方の面側の背景ＢＳ１を視認できるように、例えば対向基板２０に形成される遮光層ＬＳを形成しないなど、周辺領域ＦＲも光が透過して背景ＢＳ１が視認できるようにしている。アクティブ領域ＡＡ（表示領域）に加え、周辺領域ＦＲも透明領域とすることで、表示装置１を通じて背景を見た際にその美観を損ねることが無い。
　以上説明したように、表示装置１は、表示パネル２と、光源３とを備える。表示パネル２は、アレイ基板１０と、対向基板２０と、液晶層５０と、を含む。表示パネル２は、第３方向ＰＺからみて、アクティブ領域ＡＡと、アクティブ領域ＡＡの外側の周辺領域ＦＲとを有する。光源３は、対向基板２０の第２側面２０Ｄ及び基材２５の第２側面２５Ｄに沿って、第１方向ＰＸに設けられた導光体３３Ｌと、導光体３３Ｌに対向するように並べられた複数の発光部３１とを含む。
　図２０は、比較例の表示装置を説明するための平面図である。図２０に示すように、複数の発光部３１が、アクティブ領域ＡＡの第２方向ＰＹに対応する第２領域ＡＡＡに、第１ピッチＰ１間隔で並べられている。比較例では、複数の発光部３１が、周辺領域ＦＲの第２方向ＰＹに対応する第１領域ＦＲＡに、配置されていない。第２領域ＡＡＡでは、発光部３１が発光する光は、対向基板２０の第２側面２０Ｄ及び基材２５の第２側面２５Ｄに照射されるが、第１領域ＦＲＡでは、発光部３１が発光する光が照射されない。このため、観察者ＩＢが表示パネル２を表示パネル２の法線方向に対して斜めからみて、アクティブ領域ＡＡの外側の周辺領域ＦＲに対応する第１領域ＦＲＡを起点とする意図しない陰影ＢＰが視認される可能性がある。
　これに対して、実施形態１の表示装置では、第１方向ＰＸにおいてアクティブ領域ＡＡの両側にある周辺領域ＦＲを、第２方向ＰＹに延長した範囲と重なる第１領域ＦＲＡに、少なくとも１つの発光部３１がそれぞれ配置されている。これにより、観察者ＩＢが表示パネル２を表示パネル２の法線方向に対して斜めからみても、第１領域ＦＲＡから導光体３３Ｌを介して、対向基板２０の第２側面２０Ｄ及び基材２５の第２側面２５Ｄに、発光部３１からの光が入光するため、陰影ＢＰが発生しにくくなる。
　アクティブ領域ＡＡを第２方向ＰＹに延長した範囲と重なる第２領域ＡＡＡに配置された隣り合う発光部３１の第１ピッチＰ１は、第１領域ＦＲＡに配置された複数の発光部３１の隣り合う発光部３１の第２ピッチＰ２よりも小さい。これにより、陰影ＢＰを消失させる程度の光量が確保され、余分な電力を消費しない。
（実施形態２）
　図２１は、実施形態２の表示装置を説明するための平面図である。上述した本実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
　図２１に示すように、第２領域ＡＡＡに配置された隣り合う発光部３１の第１ピッチＰ１は、第１領域ＦＲＡに配置された複数の発光部３１のうち、隣り合う発光部３１のピッチは、第１ピッチＰ１と同じである。これにより、第１領域ＦＲＡでも、第２領域ＡＡＡと同等の光量が確保され、アクティブ領域ＡＡの第１方向ＰＸの端の光量が確保される。
（実施形態３）
　図２２は、実施形態３の表示装置を説明するための平面図である。上述した本実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
　図２２に示すように、実施形態３では、第１領域ＦＲＡ毎に、１つの発光部３１が配置されている。第１領域ＦＲＡの発光部３１から最も近い第２領域ＡＡＡの基準位置Ｅ２１までの距離Ｗ１は、第１領域ＦＲＡの発光部３１から対向基板２０における第１方向ＰＸの第４側面２０Ｆまでの距離Ｗ２よりも大きい。
　また、第１領域ＦＲＡの発光部３１から最も近い第２領域ＡＡＡの基準位置Ｅ２２までの距離Ｗ３は、第１領域ＦＲＡの発光部３１から対向基板２０における第１方向ＰＸの第３側面２０Ｅまでの距離Ｗ４よりも大きい。これにより、発光部３１が少なくとも、対向基板２０における第１方向ＰＸの第３側面２０Ｅ、又は第４側面２０Ｆでの反射を利用して、陰影ＢＰを抑制できる。
（実施形態４）
　図２３は、実施形態４の表示装置を説明するための平面図である。上述した本実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
　実施形態４において、第１方向ＰＸの導光体３３Ｌの側面Ｅ３１、側面Ｅ３２は、対向基板２０における第１方向ＰＸの第３側面２０Ｅに沿う基準線Ｅ１２、又は第４側面２０Ｆに沿う基準線Ｅ１１よりも、第１方向ＰＸにそれぞれ突出している。発光部３１は、基準線Ｅ１２、又は基準線Ｅ１１よりも、第１方向ＰＸに突出している部分に対向する位置に配置されている。導光体３３Ｌは、複数の発光部３１の光を同時に受光し、内部で拡散させて、表示パネル２へ放出する。基準線Ｅ１２、又は基準線Ｅ１１を挟んで隣り合う少なくとも２つの発光部３１があるため、基準線Ｅ１２、又は基準線Ｅ１１付近の導光体３３Ｌの光量は、増加する。その結果、上述した陰影ＢＰが発生しにくくなる。
（実施形態５）
　図２４は、実施形態５の表示装置の断面の一例を示す断面図である。上述した本実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
　図２４に示すように、表示装置１は、透光性の第１の基材２５と、表示パネル２と、透光性の第２の基材２７と、を備える。保護層７５は、透光性の第１の基材２５の一面に設けられている。保護層７６は、透光性の第２の基材２７の一面に設けられている。
　第２の基材２７は、アレイ基板１０の第２主面１０Ｂに光学樹脂２６を介して、貼り合わされている。第２の基材２７は、アレイ基板１０の保護基板であり、例えばガラスもしくは透光性の樹脂により形成される。第２の基材２７がガラス基材で形成される場合、カバーガラスとも呼ばれる。また第２の基材２７が透光性の樹脂で形成される場合は、可撓性を有していてもよい。
　光源３は、第１の基材２５の第２側面２５Ｄに沿って、第１方向ＰＸに設けられた導光体３３Ｌと、導光体３３Ｌに対向するように並べられた複数の発光部３１とを含む。実施形態１と異なり実施形態５では、導光体３３Ｌは、光源３の対向基板２０の第２側面２０Ｄと対向せず、第１の基材２５の第２側面２５Ｄのみに対向する。導光体３３Ｌは、第１の基材２５の第２側面２５Ｄのみを光源３の光の入光面とする。
　以上、好適な実施の形態を説明したが、本開示はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本開示の趣旨を逸脱しない範囲で種々の変更が可能である。本開示の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本開示の技術的範囲に属する。
　例えば、本開示について、スイッチング素子Ｔｒがボトムゲート型であるとして説明を行ったが、上述しているようにスイッチング素子Ｔｒは、ボトムゲート構造に限らずトップゲート型であってもよい。スイッチング素子Ｔｒがトップゲート型であれば、図１５の絶縁膜積層構造を参考に説明すると、半導体層ＳＣは第１透光性基材１９と第１絶縁層その間に配置され、ゲート電極ＧＥは第１絶縁層１１と第２絶縁層１２との間に配置され、ソース電極ＳＥ及びコンタクト電極ＤＥＡは第２絶縁層１２と第３絶縁層１３との間に形成される構造となる。
　さらに、コモン電位については、直流電圧が供給される、つまり一定のコモン電位であってもよく、また交流電圧が共有される、つまり上限値と下限値の２つを有するコモン電位であってもよい。コモン電位が直流であっても交流であっても保持容量電極ＩＯ及び共通電極ＣＥには共通の電位が供給される。
　また、格子状の有機絶縁膜である第３絶縁層１３については、格子状の内側の第３絶縁層１３が完全に除去され下層の第２絶縁層１２や保持容量電極ＩＯを露出する構造を開示しているが、これに限られない。例えば、複数の信号線ＳＬと複数の走査線ＧＬとで囲まれる格子状領域の内側については、ハーフトーン露光で第３絶縁層１３の膜厚の一部を薄く残す構造であってもよい。これにより、第３絶縁層１３は、複数の信号線ＳＬと複数の走査線ＧＬとで囲まれる格子状領域よりも、格子状領域の内側の膜厚が薄くなる。
１　表示装置
２　表示パネル
３　光源
３１　発光部
３３Ｒ、３３Ｇ、３３Ｂ　発光体
３３Ｌ　導光体
５０　液晶層
ＡＡ　アクティブ領域
ＡＡＡ　第２領域
ＢＳ１　背景
Ｅ３１　側面
Ｅ３２　側面
ＦＲ　　周辺領域
ＦＲＡ　第１領域
ＬＣ　高分子分散型液晶
Ｐ１　第１ピッチ
Ｐ２　第２ピッチ
ＰＸ　第１方向
ＰＹ　第２方向
ＰＺ　第３方向

Claims (8)

  1. 　第１透光性基板と、第２透光性基板と、前記第１透光性基板と前記第２透光性基板との間の液晶層と、を含み、前記第１透光性基板に垂直な方向からみて、画像を表示可能なアクティブ領域と、前記アクティブ領域の外側の周辺領域とを有する表示パネルと、
    　前記表示パネルに貼り合された透光性のガラス基材と、
    　前記第１透光性基板の側面、前記第２透光性基板の側面又は前記ガラス基材の側面に光が入るように配置される光源と、を備え、
    　前記光源は、前記第１透光性基板の側面、前記第２透光性基板の側面又は前記ガラス基材の側面に沿って、第１方向に設けられた導光体と、前記導光体に対向するように並べられた複数の発光部と、を含み、
    　前記第１方向において前記アクティブ領域の両側にある前記周辺領域を、前記第１方向に交差する第２方向に延長した範囲と重なる第１領域に、少なくとも１つの前記発光部がそれぞれ配置されている、
    　表示装置。
  2. 　前記アクティブ領域を前記第２方向に延長した範囲と重なる第２領域に配置された隣り合う前記発光部の第１ピッチは、前記第１領域に配置された複数の前記発光部のうち、隣り合う前記発光部の第２ピッチよりも小さい、請求項１に記載の表示装置。
  3. 　前記アクティブ領域を前記第２方向に延長した範囲と重なる第２領域に配置された隣り合う前記発光部の第１ピッチは、前記第１領域に配置された複数の前記発光部のうち、隣り合う前記発光部の第２ピッチと同じである、請求項１に記載の表示装置。
  4. 　前記アクティブ領域を前記第２方向に延長した範囲と重なる第２領域に配置された複数の前記発光部を有し、
    　前記第１領域毎に、１つの発光部が配置され、前記第１領域の当該発光部から最も近い前記第２領域までの距離は、前記第１領域の当該発光部から前記第２透光性基板における前記第１方向の側面までの距離よりも大きい、請求項１に記載の表示装置。
  5. 　前記導光体は、前記第２透光性基板における前記第１方向の側面よりも前記第１方向に突出しており、前記発光部は、前記第２透光性基板における前記第１方向の側面よりも前記第１方向に突出している部分に対向する位置に配置されている、請求項１に記載の表示装置。
  6. 　前記第１方向において前記アクティブ領域の両側にある前記周辺領域では、前記第１透光性基板から前記第２透光性基板の背景が視認され、前記第２透光性基板から前記第１透光性基板の背景が視認される、請求項１から５のいずれか１項に記載の表示装置。
  7. 　前記アクティブ領域では、前記第１透光性基板から前記第２透光性基板の背景が視認され、前記第２透光性基板から前記第１透光性基板の背景が視認される、請求項１から５のいずれか１項に記載の表示装置。
  8. 　前記液晶層は、高分子分散型液晶であり、
    　前記第１透光性基板は、第１主面及び当該第１主面と平行な平面である第２主面を備え、
    　前記第２透光性基板は、第１主面及び当該第１主面と平行な平面である第２主面を備え、
    　前記高分子分散型液晶が非散乱状態である場合、前記第１透光性基板の第１主面から前記第２透光性基板の第１主面側の背景が視認され、又は前記第２透光性基板の第１主面から前記第１透光性基板の第１主面側の背景が視認される、請求項１から５のいずれか１項に記載の表示装置。
PCT/JP2023/003181 2022-02-03 2023-02-01 表示装置 WO2023149463A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022015975 2022-02-03
JP2022-015975 2022-02-03

Publications (1)

Publication Number Publication Date
WO2023149463A1 true WO2023149463A1 (ja) 2023-08-10

Family

ID=87552476

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/003181 WO2023149463A1 (ja) 2022-02-03 2023-02-01 表示装置

Country Status (1)

Country Link
WO (1) WO2023149463A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020122846A (ja) * 2019-01-30 2020-08-13 株式会社ジャパンディスプレイ 表示装置
WO2020213415A1 (ja) * 2019-04-16 2020-10-22 株式会社ジャパンディスプレイ 表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020122846A (ja) * 2019-01-30 2020-08-13 株式会社ジャパンディスプレイ 表示装置
WO2020213415A1 (ja) * 2019-04-16 2020-10-22 株式会社ジャパンディスプレイ 表示装置

Similar Documents

Publication Publication Date Title
JP7181776B2 (ja) 表示装置
JP7197414B2 (ja) 表示装置
JP7481885B2 (ja) 表示装置
US20230204996A1 (en) Display device
JP7181777B2 (ja) 表示装置
US11747690B2 (en) Display device
US11402713B2 (en) Display device
JP7382215B2 (ja) 表示装置
WO2023149463A1 (ja) 表示装置
WO2021020469A1 (ja) センサ付き表示装置
JP7432350B2 (ja) 表示装置
US11899300B2 (en) Display device
US20240019743A1 (en) Display device
JP2024091911A (ja) 表示装置
US20240036419A1 (en) Display device
JP2023155035A (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23749779

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023578588

Country of ref document: JP

Kind code of ref document: A