WO2023118522A1 - Ensemble comprenant au moins deux sélecteurs et deux mémoires résistives non-volatiles, matrice et procédé de fabrication associés - Google Patents

Ensemble comprenant au moins deux sélecteurs et deux mémoires résistives non-volatiles, matrice et procédé de fabrication associés Download PDF

Info

Publication number
WO2023118522A1
WO2023118522A1 PCT/EP2022/087638 EP2022087638W WO2023118522A1 WO 2023118522 A1 WO2023118522 A1 WO 2023118522A1 EP 2022087638 W EP2022087638 W EP 2022087638W WO 2023118522 A1 WO2023118522 A1 WO 2023118522A1
Authority
WO
WIPO (PCT)
Prior art keywords
active layer
upper electrode
electrode
layer
assembly
Prior art date
Application number
PCT/EP2022/087638
Other languages
English (en)
Inventor
Jean-Baptiste DORY
Gabriel Molas
Jean-François Nodin
Anthonin VERDY
Original Assignee
Commissariat A L'energie Atomique Et Aux Energies Alternatives
Weebit Nano Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat A L'energie Atomique Et Aux Energies Alternatives, Weebit Nano Ltd filed Critical Commissariat A L'energie Atomique Et Aux Energies Alternatives
Publication of WO2023118522A1 publication Critical patent/WO2023118522A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials

Definitions

  • TITLE ASSEMBLY COMPRISING AT LEAST TWO SELECTORS AND TWO NON-VOLATILE RESISTIVE MEMORIES, MATRIX AND ASSOCIATED MANUFACTURING METHOD
  • the technical field of the invention is that of non-volatile resistive memories. It also relates to the manufacture of such memories.
  • crossbar memory arrays, in which a plurality of memory points are each located at the intersection between a conductive line and a conductive column. Each memory point is then addressed, for example by applying a voltage between the conductive line and the conductive column to which it is connected.
  • the invention relates more particularly to memory points comprising a resistive memory, that is to say a memory in which the information is stored in the form of an electrical resistance value.
  • a resistive memory can be of different types, depending on the phenomena implemented to write, store and read the information.
  • Resistive memories are typically produced in layers located above a substrate (for example a silicon substrate) on which the matrix is produced.
  • a substrate for example a silicon substrate
  • BEOL Back-End-Of-Line
  • FEOL Front-End-Of-Line
  • the components belonging to the BEOL are for example integrated between the metallic interconnection levels.
  • FEOL components are fabricated on the surface of the substrate (diodes and CMOS transistors for example).
  • phase change memory for “Phase Change Random Access Memory” in English implements the strong contrast of electronic properties between an amorphous phase and a crystalline phase of a material.
  • OxRAM oxide reversible breakdown memory
  • a so-called magnetic memory or MRAM for "Magnetic RAM” in English implements the relative magnetization between a reference magnetic layer and a programmable magnetic layer.
  • resistive memories proves to be a promising solution for increasing the density of memory arrays. They are also part of the development of new applications such as so-called “neuromorphic” computing or the development of a new class of memories called “Storage Class Memory”. However, resistive memories can have various drawbacks.
  • a plurality of resistive memories are connected to the same row or the same column.
  • the application of an addressing voltage to the terminals of one of these memories (for example to read it) however creates a non-negligible leakage current at the level of the other memories of the same line, and of the same column. This leakage current degrades the ability to read and/or write information at the level of one of the memories.
  • An ovonic threshold switch or OTS for "Ovonic Threshold Switching" in English implements a characteristic property of certain chalcogenide materials. This is the transition, under the effect of an electric field, from a resistive state to a metastable conductive state.
  • the metastable conductive state can be maintained as long as a holding current flows through the OTS selector. Apart from this, the OTS selector returns to the resistive state (blocked state).
  • An unstable conductive bridge selector or TS for "Threshold Switch” in English implements the formation of a metastable metal filament by the diffusion, under the effect of an electric field, of an active electrode in an electrolyte. When the field is no longer applied, the metastable metal filament dissolves.
  • a metal-insulator transition selector uses a material with a strong electronic correlation requiring the application of an electric field exceeding a threshold field to create an electric current, the threshold field being a function of the Coulomb repulsion forcing the localization free electrons of said material.
  • a Schottky barrier selector or tunnel barrier implements a strong non-linearity in its current-voltage characteristic to obtain the desired "selection" effect.
  • a memory point comprising a back-end selector offers reduced bulk and is easy to manufacture (it can be engraved at the same time as the resistive memory part of the memory point). However, the good functionality of the assembly depends in particular on the match between the electrical properties of the selector and the memory.
  • the invention relates to an assembly comprising at least two selectors arranged electrically in parallel with each other and each being electrically connected in series to a memory layer forming at least two separate non-volatile resistive memories each associated, respectively, with one of the two selectors, the assembly comprising: a first planar stack, comprising: a first active layer which extends parallel to a given horizontal plane, the first active layer being said memory layer; and a first upper electrode and a second upper electrode which both extend over the first active layer and which are electrically insulated from each other, the first upper electrode being laterally bounded by a side surface, the second upper electrode being bounded laterally by another side surface, an insulating layer extending between a part of the side surface of the first upper electrode and a part of the side surface of the second upper electrode to electrically insulate the first upper electrode from the second electrode superior; a second stack, which extends obliquely or perpendicular to said plane, comprising a second active layer, at least part of the second active layer
  • Each upper electrode is electrically connected to a conduction region of the first active layer, that is to say of the memory layer of the assembly.
  • conduction region or conduction channel is meant a portion of active layer where the resistivity can vary according to an applied voltage or a current flowing therein. This is in particular a portion where the creation/destruction of a conductive structure such as a conduction filament is favored.
  • the first and second upper electrodes being separated from each other, they are therefore connected to conduction regions which are also separated from each other.
  • the first active layer comprises two distinct conduction regions, operable independently.
  • the assembly according to the invention therefore comprises two selector/memory assemblies 1 S1 R, independently addressable and making it possible to store two distinct pieces of information in a non-volatile manner.
  • the set is of type nSnR where n is at least equal to two.
  • the dimensions of the first memory depend in part on the surface of the first upper electrode extending over the first active layer.
  • the dimensions of the second memory depend in part on the (planar) surface of the second upper electrode extending over the first active layer. It is so possible, to adjust the dimensions of the first and second memories independently, by adjusting the planar surfaces of the first and second upper electrodes extending over the first active layer.
  • the first upper electrode is also electrically connected, via its first side surface, to a conduction region of the second active layer.
  • the conduction region of the second active layer therefore forms a first selector.
  • the vertical dimensions of the first selector depend in part on the surface of the first upper electrode in contact with the second active layer. It is for example proportional to a thickness of the first upper electrode. The greater said thickness, the greater the dimensions of the first selector. It is thus possible to adjust the dimensions of the first selector by adjusting the thickness of the first electrode.
  • the thickness of the first upper electrode on the one hand, and its arrangement (in particular its extent) on the first active layer on the other hand, are adjustable independently of each other (otherwise formulated, the thickness of this electrode is adjustable independently of the - lateral - dimensions of the conduction zone corresponding to the first resistive memory).
  • the dimensions of the first selector and of the first memory can therefore be adjusted independently.
  • the electrical properties of the first memory and of the first selector depend in part on their dimensions. Indeed, the current passing through the memory depends in part on the extent of the memory. Moreover, for PCRAM type memories, for example, the programming current is proportional to the surface of the electrode against which it extends. In the same way, the threshold current of the selector also partly depends on its dimensions. And, for an OTS-type selector, the holding current can be reduced by reducing the dimensions of the selector, in particular when these are less than a critical dimension of the order of 80 nm.
  • the leakage currents of an MIEC type selector also depend in part on the size of the electrode against which the selector extends.
  • the electrical properties of the first memory, and those of the first selector can be adjusted independently, in this particular architecture, due to the fact that the surfaces (or effective surfaces) of these elements can be adjusted independently of one of the other.
  • the same reasoning applies to a conduction region of the third active layer, forming a second selector.
  • the electrical properties of the second selector and of the second memory can be adjusted, each independently, by adjusting a thickness of the second upper electrode and its arrangement on the first active layer.
  • this particular geometric arrangement makes it possible, surprisingly, to obtain effective surfaces (typically, overlapping surfaces, between electrodes or electrical contacts) which may be less than a minimum surface accessible at first sight for a fineness of etching F, ie less than F 2 .
  • the surface of the selector which is opposite the upper electrode considered embraces part of the periphery of this upper electrode. . This surface is therefore equal to the length of the selector/electrode portion in contact by the thickness of the electrode.
  • each memory can also have a reduced area, also less than F 2 .
  • F 2 the manufacture of a memory according to the prior art, that is to say aligned in the plane, is limited by the fineness of engraving F.
  • the smallest surface of a memory according to the fabricable prior art is therefore greater than or equal to F 2 .
  • the surface S of the memory is also equal to:
  • the effective surface of the memory can be made even smaller by a lateral offset between the upper electrode and the lower electrode.
  • the memories for example of the OxRAM type, advantageously benefit from this reduction in area. Indeed, they can show a higher resistance in the high state as its surface is reduced. Modifying the resistance to the high state of the memory (so as to increase it) makes it possible in particular to increase the read window of the selector/memory assembly.
  • the assembly according to the invention may have one or more additional characteristics from among the following, considered individually or according to all technically possible combinations: the assembly comprises a lower electrode, which extends under the first active layer, parallel thereto, and which is in electrical contact with a lower face of the first active layer; at least part of the first upper electrode is located directly above the lower electrode, overlapping the lower electrode, in projection in a direction perpendicular to said plane; at least part of the second upper electrode is located directly above the lower electrode, overlapping the lower electrode, in projection in a direction perpendicular to said plane; at least one of the upper electrodes overlaps only partially with the lower electrode; the first and second upper electrodes are separated from each other, in a given horizontal direction, by a given gap; in said direction, the first upper electrode is superimposed on the lower electrode over a distance which is less than said gap; the first and second upper electrodes (121, 122) are in direct contact with the first active layer (that is to say without an intermediate layer between them);
  • the invention further relates to a matrix of resistive memories comprising a plurality of sets according to the invention, in which, for each set: the first planar stack of the assembly is electrically connected to an address line of the matrix; the second and third vertical stacks of the assembly are electrically connected, respectively, to two address columns of the matrix, the two address columns being separate.
  • the invention also relates to a method of manufacturing an assembly comprising at least two selectors arranged electrically in parallel with each other and each being electrically connected in series to a memory layer forming at least two separate non-volatile resistive memories each associated, respectively, to one of the two selectors, the method comprising the following steps: forming a first planar stack comprising: depositing a first active layer which extends parallel to a given horizontal plane, the first active layer being said memory layer; and a deposit of a first upper electrode and a second upper electrode which both extend over the first active layer and which are electrically isolated from each other, the first upper electrode being laterally delimited by a surface side surface, the second top electrode being bounded laterally by another side surface, an insulating layer extending between a part of the side surface of the first top electrode and a part of the side surface of the second top electrode to electrically insulate the first upper electrode of the second upper electrode; formation of a second stack, which extends obliquely or perpendicular to said plane
  • the steps of forming the second and third stacks are carried out by carrying out the following steps: conformal deposition of an overall active layer, a first part of the overall active layer extending opposite the side surface of the first upper electrode, the first part of the overall active layer being in electrical contact with the first upper electrode, a second part of the overall active layer extending opposite the side surface of the second upper electrode, the second part of the overall active layer being in electrical contact with the second upper electrode; separating the overall active layer into at least said second active layer and said one third active layer, disjoint.
  • FIG.1 a] and FIG.1 b] schematically represent, according to a section and a top view, a first embodiment of an assembly comprising two non-volatile resistive memories and two selectors according to the invention .
  • FIG.2 schematically represents an embodiment of a matrix of sets according to the invention.
  • FIG.3 schematically represents, in a section, a development of the first embodiment of the assembly according to the invention.
  • FIG.4 schematically represents, in section, a second embodiment of the assembly according to the invention.
  • FIG.5 schematically represents, in section, a third embodiment of the assembly according to the invention.
  • FIG.6 schematically represents, in section, a fourth embodiment of the assembly according to the invention.
  • FIG.7a] to [Fig.11 b] schematically represent, in a section and a top view, steps of the manufacturing process of an assembly according to the invention.
  • the invention relates in particular to an assembly 1 comprising at least two non-volatile resistive memories and two selectors, each associated in series with one of these memories.
  • the assembly 1 according to the invention makes it possible to adjust the electrical properties of these memories and of these selectors independently, while having a reduced bulk.
  • the assembly 1 pools a first planar stack 10, parallel to a given horizontal plane, P, and at least two separate stacks 20, 30, at least part of which extends obliquely relative to the plane P in question, for example vertically.
  • planar or horizontal will indicate an orientation parallel to said plane P (for example parallel to within better than 5 degrees).
  • the plane P in question is for example parallel to a substrate on which the assembly 1 is made.
  • Oblique will indicate an orientation presenting an angle of 90° ⁇ 45° with respect to the plane P, in other words an angle between 45° and 135° with respect to the plane P.
  • vertical will indicate an orientation presenting a angle of 90° ⁇ 30° with respect to the plane P and preferably 90° ⁇ 5°.
  • each of these two stacks could however be oriented differently, extending for example parallel to a plane making an angle of 60 degrees with said horizontal plane P (or, more generally, an angle comprised between 60 and 80 degrees, For example).
  • the first planar stack 10 is a memory stack, while the two “vertical” stacks 20, 30 are selector stacks (for example of the “back-end” type, co-integrable in series with the memories in the BEOL).
  • the first planar stack 10 comprises two upper electrodes 121, 122, separated from each other, without direct electrical contact between them.
  • Each upper electrode 121, 122 is electrically connected to one of the vertical stacks 20, 30. This arrangement corresponds to two independent type 1 S1 R memory/selector circuits.
  • the second and third stacks 20, 30 are in a way arranged in parallel with each other, since, on one side, they are both connected in series to the same memory stack. It will nevertheless be noted that, on the other side, these two selector stacks 20, 30 are connected to separate electrical contacts (40 and 50), electrically isolated from each other.
  • At least part of the selector stack 20 extends parallel to a vertical plane. This part of the stack 20 extends opposite a first part 1211 of a lateral surface 1211, 1212 which laterally delimits the first upper electrode 121. This part of the stack 20 extends here parallel to this first part 1211 of lateral surface (parallel at better than 5 or 10 degrees, for example).
  • the selector stack 30 extends parallel to a vertical plane. This part of the stack 30 extends opposite a second part 1222 of a lateral surface 1221, 1222 which laterally delimits the second upper electrode 122. This part of the stack 30 extends here parallel to this second part 1222 of lateral surface.
  • the various layers (including the electrodes) which extend parallel to the plane P are laterally delimited, each, by one (or possibly some) lateral surface, vertical or at least oblique with respect to the plane P. This or these lateral surfaces are also called flank or “flanks” in the following.
  • the layer considered is delimited laterally by a lateral surface comprising two parts (ie: by a first and second flank, here), in practice located opposite one of the 'other.
  • the lateral surface in question can nevertheless be continuous, and go all around the electrode without discontinuity, for example when the edge of this layer is circular (this lateral surface then being cylindrical); in this case, the two portions in question correspond to two portions of this continuous surface, located opposite one another.
  • These two parts of the lateral surface of the diaper can also correspond to two distinct faces of the circumference of the diaper in question, when this circumference is for example rectangular, as here (rectangular seen from above the diaper).
  • the [Fig.1 a] and [Fig.1 b] represent schematically, respectively in section and seen from the side, the first embodiment of the assembly 1.
  • the first stack 10 comprises in particular: a first active layer 11; the first upper electrode 121, mentioned above; and the second upper electrode 122.
  • the first active layer 11 extends parallel to the plane P.
  • the plane P corresponds for example to the surface of a dielectric layer 61 on which the assembly 1 can rest (it will be noted however that, at the end of the manufacturing, the dielectric layer 61 can be part of an overall dielectric coating, protective, in which the assembly is coated).
  • the first and second upper electrodes 121, 122 extend over the first active layer 11.
  • the first active layer 11 is delimited by an upper surface 112 and a lower surface 113, opposite to the upper surface 112.
  • Each upper electrode 121, 122 extends for example over the upper surface 112 of the first active layer 11, against the latter.
  • the lower surface 113 of the first active layer 11 rests for example, at least in part, on the dielectric layer 61, parallel to the plane P.
  • the first upper electrode 121 is delimited laterally the side surface 1211, 1212 mentioned above. Said lateral surface comprises a first part (or portion) called first flank 1211 below.
  • the first upper electrode 121 may, as here, have an overall rectangular shape. It is then delimited laterally by four parts of the side surface (including the first flank 1211 , and another opposite part, called the fifth flank 1212 below), corresponding to the four sides of this rectangle.
  • the second upper electrode 122 is delimited laterally by the side surface mentioned above, part of which is called the second flank 1222.
  • the second upper electrode 122 can also have an overall rectangular shape. It is then delimited laterally by four parts of said lateral surface (including the second flank 1222, and another opposite part, called the sixth flank 1221 below), corresponding to the four sides of this rectangle.
  • the first active layer 11 is delimited laterally, too, by a lateral surface, comprising at least two parts, opposite to each other, called third flank 111 1 and fourth flank 1122.
  • the third and fourth flanks 1111, 1122 can be located in the extension of the first and second flanks 1211 and 1222 of the first and second upper electrodes 121, 122; in this case, the first flank 1211 (of the first upper electrode 121 ), and the third flank 11 11 (of the first active layer 11 ) form the same global flank of the first planar stack 11 as a whole (resulting from an overall engraving of the first stack); similarly, the second and fourth flanks 1222, 1122 then form another, global flank of the first stack as a whole.
  • the first active layer also has an overall rectangular shape.
  • the first planar stack 10 performs a memory function, and the first active layer 11 is a memory layer. It makes it possible to store information, more precisely two data, in a non-volatile manner. Each datum is for example encoded in the form of a resistance value of a portion (conduction channel) of the active layer of said first stack 10.
  • the first stack 10 can be of the PCRAM, CBRAM, OxRAM or MRAM type as described in the presentation of the prior art.
  • Each conduction channel of the first active layer 11 can have a so-called "low” state, that is to say a low resistance, for example less than a resistance of the order of 10 kfl, or even 10 k£l, or a so-called “high” state, that is to say a high resistance, for example greater than 50 kfl.
  • Each conduction channel of the active layer 11 passes from the high state to the low state when a voltage, applied to this layer or a current flowing in the layer, exceeds a programming voltage/current, also called voltage/current of “set” in English.
  • Each channel of the first active layer 11 passes from the low state to the high state when a voltage or a current applied to the layer exceeds a voltage/current of erasure, also called voltage/current of “reset” in English .
  • the first active layer 11 comprises for example a layer of hafnium oxide (in contact with a titanium layer acting as an oxygen vacancy reservoir), in which case the first stack 10 performs the function of OxRAM.
  • the first upper electrode 121 is conductive. It comprises one or more layers, parallel to the plane P. One of these layers can be metallic. Another of these layers can be a layer making it possible to avoid the diffusion of species in the first active layer 11 .
  • the nature of the upper electrode 121 is for example chosen according to the type of the first active layer 11 and the material(s) of this layer. It can also be chosen according to the type of material used in the second active layer 21. It can for example comprise a sub-layer adapted to the memory layer 11, on the side of this layer, and on the side of the first layer. active, and another sub-layer, adapted to the selector, on the side of the second active layer 21 . Indeed, some selectors may require the implementation of one or more so-called active electrodes, in order to operate. These are, for example, selectors of the TS (for “Threshold Switch” in English) or MIEC (“Mixed ion-electronic conduction” in English) type.
  • a TS type selector implements the diffusion of metal ions such as silver ions. These ions can be brought by a so-called "active" electrode, in contact with the selective layer and which includes money.
  • an MIEC-type selector implements the diffusion/migration of metal ions such as copper ions, in which case an active electrode in contact with the selector layer advantageously comprises copper.
  • the first upper electrode 121 can be active with respect to the second active layer 21, that is to say comprise elements contributing to the conduction of the selector layer.
  • the first upper electrode, active can then comprise silver or copper. It comprises for example several layers of which at least one, and if possible the layer in contact with the second active layer 21 , comprises silver or copper.
  • the second active layer 21 may also comprise a plurality of layers, at least one layer of which, for example in contact with the first upper electrode 121, comprises elements contributing to the conduction of the selector layer.
  • This is, for example, a copper or silver layer.
  • the copper or silver layer is for example placed on the surface of the second active layer 21 in contact with the first upper electrode 121, in the extension of this electrode.
  • the conductive layer 22 presented below, and which connects the second active layer 21 opposite the electrode 121 can also comprise such a layer or sub-layer (playing for example the role of active electrode), adapted to the active layer 21 .
  • the first upper electrode 121 extends over a first portion 1210 only of the upper surface 112 of the first active layer 11, in particular at the level of a first portion 114 of the first layer. active 11 (part of portion 114 being located directly above a lower electrode 13).
  • the second upper electrode 122 is also conductive. It can also contribute to the operation of the third active layer 31 in the same way as the first upper electrode 121 . It comprises, in the same way as the first upper electrode 121, one or more layers, parallel to the plane P.
  • the second upper electrode 122 extends over a second portion 1220 of the upper surface 112 of the first one active layer 11, in particular at the level of a second portion 115 of the first active layer 11 (a part of the second portion 115 also being located directly above the lower electrode 13).
  • the fifth and sixth flanks 1212 and 1222 are facing each other and at least spaced apart by a first distance D1 (corresponding for example to the width of a trench separating these two electrodes , obtained by etching).
  • the fifth and sixth flanks 1212 and 1222 are also separated by an insulating layer 62, electrically insulating the electrodes 121, 122 from each other. Indeed, the finalized assembly 1 is buried in a dielectric material 62 making it possible to isolate various elements from one another, including the first and second electrodes 121, 122.
  • the second vertical stack 20 plays the role of selector here, and the second active layer 21 is a selector layer. That is to say that it is configured to modify its conductivity according to a voltage applied to this layer, and/or according to an electric current which passes through it.
  • a threshold voltage is defined beyond which the second active layer 21 is in a so-called “on” state. That is to say that at least part of the second active layer 21 is then conductive. Conductive means that its resistance is less than 10 kfl.
  • the selector layer 21 is in a so-called "blocked” state. That is to say that the resistance of the second active layer 21 is for example greater than or equal to 100 kfl at least.
  • active layer 21 may however have a resistance varying according to the voltage applied.
  • the resistance can vary exponentially so that it is on the order of 10 kfl or a few tens of k ⁇ just before switching from off to on.
  • the on-state is preferentially metastable. That is to say that the second active layer 21 is initially in the off state and that it only has an on state when a voltage applied to this layer becomes greater than the threshold voltage.
  • the second active layer 21 can keep an on state provided that a current or a voltage applied to said layer 21 is greater than a given holding current.
  • the second active layer 21 comprises for example a chalcogenide, for example an alloy based on selenium, germanium, antimony and nitrogen.
  • the second stack 20 is then an ovonic selector or OTS for "Ovonic Threshold Switching" in English.
  • the second active layer 21 can also comprise a material such that the second stack 20 is an unstable conductive bridge selector or TS for "Threshold Switch” in English, or an electronic and ionic conduction selector or MIEC for "Mixed ion -electronic conduction” in English or even a metal-insulating transition selector.
  • an active top electrode may be present on either side of the second active layer.
  • the third stack 30 comprises at least one third active layer 31, which is a selector layer.
  • the electrical characteristics of the second and third active layers 21, 31, including at least the threshold or sustain voltages/currents, are close, or even identical.
  • the reduction in the size of assembly 1 results in particular from the sharing of the same memory pad for two selectors, and from the oblique orientation of at least part of the second active layer 21, located opposite -to-vis the first flank 1211 of the first upper electrode 121, and at least part of the third active layer 31, located vis-à-vis the second flank 1222 of the second upper electrode 122.
  • the first upper electrode 121 electrically connects the first active layer 11 with the second active layer 21.
  • the second upper electrode 122 electrically connects the first active layer 11 to the third active layer 31 .
  • the first active layer 11 is common to the second and third vertical stacks 20, 30. In other words, it is the same first active layer 11 which is electrically connected to the second active layer 11 on the one hand and to the third active layer 31 on the other hand.
  • the second and third active layers 21, 31 are separated from each other. They are electrically isolated from each other because only in contact by the first active layer 11 .
  • electrically insulated is meant without direct electrical contact between them. In other words, there is no element, conductive in all circumstances (for example metallic), connecting them directly.
  • the second active layer 21 can be electrically connected between a first electrical contact 40, upper, and the first upper electrode 121.
  • the third active layer 31 can be electrically connected between a second electrical contact 50, upper, and the second upper electrode 122.
  • the first and second contacts 40, 50 are electrically isolated from each other.
  • the memory and selector assembly 1 can be buried in a dielectric material, for example an insulating filler oxide 62 such as a silicon oxide.
  • the first upper electrode 121 extends over the first portion 1210, called the first surface, of the upper surface 112 of the first active layer 11. At least part of the first portion 114 of the first active layer 11 is located directly above the first surface 1210.
  • the first upper electrode 121 influences the electrical conduction at the level of the first portion 114. For example, the application of a voltage between the first upper electrode 121 and the lower surface 113 of the first active layer 11, makes it possible to change the first portion 114 (first conduction channel) from its highly resistive state to its low resistive state, or vice versa.
  • the first portion 114 can therefore ensure, locally, a memory function.
  • the second upper electrode 122 influences the electrical conduction at the level of the second portion 115 of the active layer 11.
  • the second portion 115 can therefore also ensure, locally, a memory function.
  • the first active layer 11 therefore comprises two portions 114, 115 each performing the memory function and which can be operated independently.
  • the first planar stack 10 comprises two memories. Each memory is electrically associated (in series) with one of the selector stacks 20, 30.
  • the assembly 1 thus comprises two type 1 S/1 R type memory/selector circuits (the selector being connected in series with the resistive memory element), which can be operated independently of one another.
  • the arrangement of the first portion 114 depends on the arrangement of the first upper electrode 121 on the first active layer 11 and therefore on the position and dimensions of the first surface 1210.
  • the first upper electrode 121 extends along an edge of the upper surface 112 of the first active layer 11.
  • the edge in question is in particular arranged directly above the first and third flanks 1111, 1211.
  • the first upper electrode 121 extends from this edge over a second distance D2.
  • the second distance D2 is measured perpendicular to said edge.
  • the first surface 1210 therefore also extends, from this edge, over the second distance D2.
  • the electrical properties of the first portion 114 partly depend on its dimensions.
  • the particular structure of assembly 1 thus makes it possible to adjust the electrical properties of the resistive memory associated with first portion 114, depending on the arrangement of first upper electrode 121 on first active layer 11, in particular depending of the extent of this first electrode, and depending on its positioning more or less directly above the lower electrode 13.
  • assembly 1 makes it possible to adjust the electrical properties of the resistive memory associated with the second portion 115, depending on the arrangement of the second upper electrode 121 on the first active layer 11.
  • a portion of the second active layer 21, called the third portion 211 is in contact with the first flank 1111 of the first upper electrode 121.
  • the first upper electrode 121 can also influence the electrical conduction at the level of this third portion 211
  • the application of a voltage between the first upper electrode 121 and an opposite surface of the second active layer 21, allows the third portion 211 to pass from its off state to its on state.
  • the third portion 21 1 therefore provides, locally, a selector function.
  • the electrical properties of the third portion 211 also partly depend on its dimensions. Its dimensions of the third portion 211 depend in particular on the surface (ie: the area) of the first flank 1111.
  • the adjustment of the surface of the first flank 111 allows therefore to adjust the electrical properties of the selector associated with the third portion 211.
  • the surface of the first flank 1111 is for example adjustable according to the thickness D3 of the first upper electrode 121.
  • Set 1 therefore makes it possible to independently adjust the dimensions of the memory associated with the first portion 111 and of the selector associated with the third portion 211 .
  • the electrical properties of said selector and of said memory can be adjusted independently.
  • the adjustment of the surface (i.e.: of the surface extent) of the second flank 1222 makes it possible to adjust the electrical properties of the selector associated with the fourth portion 311 .
  • the assembly 1, comprising two circuits 1 S1 R, makes it possible to independently adjust the electrical properties of each selector and of each memory.
  • the first planar stack 10 comprises a lower electrode 13, in contact with the lower surface 113 of the first active layer 11 .
  • a part of the first upper electrode 121 extends opposite a part of the lower electrode 13.
  • the part of the first upper electrode 121 is superimposed by vertical projection on the lower electrode 13.
  • vertical projection is meant in a vertical direction as previously defined.
  • the fifth flank 1212 is located above the lower electrode 13, directly above it, while the first flank 1211 is offset laterally with respect to the lower electrode 13 and is not located directly above the lower electrode 13, above the latter.
  • plumb is meant aligned in a vertical direction.
  • the memory associated with the first portion 114 of the active layer 114 is then formed between the facing surfaces 1230 (ie: in superposition) of the first upper electrode 121 and the lower electrode 13.
  • the lateral offset between the first upper electrode 121 and the lower electrode 13 allows (like the reduced width D2 of the upper electrode) to obtain, for the memory in question, an effective surface (in this case a surface on which there is superposition between the electrodes 121 and 13) smaller that F 2 where F is an etching fineness of the manufacturing technology considered at the level considered in the BEOL.
  • F 2 an etching fineness of the manufacturing technology considered at the level considered in the BEOL.
  • the area S 1230 of the surface 1230 opposite the first electrode 121 can then be expressed as (see FIG. 1b):
  • the surface 1230 is then equal to 1/3 F 2 , clearly less than F 2 (D13 is the width of the lower electrode 13, parallel to the plane P, and in a direction perpendicular to X - therefore in a direction perpendicular to that corresponding to the width D5).
  • the second upper electrode 122 extends here vis-à-vis a part of the lower electrode 13 (or by projecting vertically thereto), plumb of it.
  • the sixth flank 1221 is located above the lower electrode 13, directly above the latter, while the second flank 1222 is offset laterally with respect to the lower electrode 13: it is not located plumb with the lower electrode 13 (it is not located above the latter).
  • a certain variability in the electrical characteristics of the first planar stack 10 can be caused by manufacturing steps of said stack 10 or vertical stacks 20, 30 introducing defects in part of the first active layer 11.
  • the defects are generally localized at the flanks of the first active layer 11 (therefore in particular at the level of the third and fourth flanks 1111, 1122), exposed to etching or deposition steps.
  • the electrical characteristics at the level of these flanks are then modified locally.
  • each memory associated with portions 114, 115 of the first active layer is then remote from the sides 1111, 1122 of the first active layer 11. They are therefore little influenced by the electrical characteristics at the level of the third and fourth sides 1111, 1122.
  • Each memory thus has minimal variability in its electrical characteristics.
  • the first distance D1 separating the first and second upper electrodes 121, 122 is for example between 40 nm and 90 nm.
  • the third distance D4 separating the third and fourth flanks 1111, 1122 is for example between 60 nm and 110 nm, or even between 80 nm and 100 nm. This reduces the variability of the electrical characteristics of the memory stack, fixed by those of the conduction channels, located far from the sides (far from the edges).
  • each vertical stack 20, 30 extends, from the first flank 1111 of the first upper electrode 12, over a fourth distance D6.
  • this distance corresponds in some way to the total thickness of the second stack 20 and of an optional metallic layer 42 which covers it.
  • the first flank 1111 is offset laterally, with respect to the lower electrode 13, by a fifth distance D7, which is not zero.
  • the first upper electrode 121 is therefore only partially superimposed on the lower electrode 13.
  • the width D5 of the lower electrode 13 is at least equal to the fineness of etching, F, fineness which is for example 40 nm. Finesse imposes in particular a minimum width at a lower via 70, crossing the dielectric layer 61 to connect the lower electrode 13. The width D5 of the lower electrode 13 and a width of the lower via 70 are here equal to one another. The width D5 is therefore at least equal to the fineness F.
  • the first distance D1, separating the first and second upper electrodes 121, 122 advantageously depends on the width D5 of the lower electrode 13.
  • the first distance D1 is preferably strictly less than the width D5.
  • the conduction channels can still be established if no vis-à-vis exists between the upper electrodes 121, 122 and the lower electrode 13.
  • this scenario can increase the variability conduction channels being established in the first active layer 11 .
  • first and second electrical contacts 40, 50 respectively have a width D8 and D9 at least equal to this fineness F (i.e.: limited by the fineness F), and separated by the first distance D1.
  • the set 1 can have the following dimensions:
  • D11 is the width of the upper electrodes 121, 122, parallel to the plane P, and in a direction perpendicular to X - therefore in a direction perpendicular to that corresponding to the width D5.
  • the side surface of the upper electrodes 121, 122 is offset laterally with respect to the lower electrode 13 by a distance D11 in the direction perpendicular to X.
  • the total surface S T0T occupied by set 1 (that is to say its footprint, including a peripheral zone surrounding the set, and which stops halfway between this set and the neighboring sets ) can be expressed as:
  • D14 is equal to D7, in practice.
  • the total surface S T0T is then equal to 15
  • an occupied equivalent surface S 1S1R related to a single circuit 1 S1 R is therefore equal to 7.5 ⁇ F 2 , here. This is greater than the surface occupied for a circuit 1 S1 R in a conventional purely planar embodiment, for which this surface can be 4*F 2 (including the peripheral zone mentioned above, which surrounds the memory point).
  • the arrangement presented here offers the advantage of being able to adjust, independently, the surfaces of each memory and of each selector (and of having effective surfaces, for the active zones, which are less than F 2 ).
  • the second active layer 21 for example comprises a vertical portion and two planar portions, at each of its ends. View in cut, it thus forms an "S" which can be accommodated under the first contact 40, in line with the latter, without protruding from a lateral point of view.
  • upright we mean plumb.
  • the two planar portions of the active layer 21 are optional.
  • the active layer 21 could be entirely oriented vertically and placed under the first contact 40.
  • the third active layer 31 at least partially oriented vertically, allows the first active layer 11 and/or the second upper electrode 122 to extend as far as the second contact 50 without increasing the overall size of set 1 (in the X direction).
  • the storage density offered by a matrix of memory points depends in part on the spacing imposed between two-by-two addressing lines and/or two-by-two addressing columns. The smaller this spacing, the higher the storage density of the final matrix. This spacing, which corresponds to the first distance D1 between the first and second electrical contacts 40, 50, intended to be connected to the addressing rows/columns, or which directly form these addressing rows/columns, is limited in practice by the fineness F of engraving.
  • the first planar stack 10 is also electrically connected to the lower via 70 mentioned above (or to another equivalent conductive element).
  • the dielectric layer 61 on which the first planar stack 10 rests is traversed by this lower via 70.
  • the lower via 70 can thus be electrically connected to the lower surface 113 of the first active layer 11 via the lower electrode 13
  • the lower via 70 and the lower electrode 13 can moreover be made of the same material and in the extension of one another, so that they are in fact merged.
  • the first active layer 11 is electrically connected in series between the first upper electrode 121 and the conductive via 70 on the one hand and the second upper electrode 122 and the conductive via 70 on the other hand.
  • the lower electrode 13 may comprise one or more sub-layers, for example acting as a reservoir layer for oxygen vacancies (such a layer being for example made of titanium), or an insulating layer role opposing to the passage of oxygen (titanium nitride layer, for example), or play yet another role in the operation of the first stack 10 as a memory stack.
  • the lower electrode 13 extends over part, here over part only, of the lower face 114 of the first active layer 11 .
  • the second stack 20 can, as here, comprise a conductive layer 22.
  • the conductive layer 22 electrically connects the second active layer 21 to the first upper contact 40. It is arranged here between the second active layer 21 and the first upper contact 40.
  • the conductive layer 22 extends over the second active layer 21, against the latter.
  • at least part of the conductive layer 22 also extends parallel to the first flank 1211 and opposite this first flank 1211.
  • This conductive layer 22 can, for an OTS type selector, for example , be based on titanium nitride, tantalum nitride, tungsten, or tungsten nitride, or even carbon.
  • the conductive layer 22 and the second active layer 21 of the second stack 20 advantageously extend, in the portion facing the first flank, at a distance D10 advantageously less than or equal to 20 nm, or even 10 nm . This is, in other words, the height of the selector.
  • the third vertical stack 30 may comprise a conductive layer 32 electrically connecting the third active layer 31 to the second upper contact 50.
  • the first electrical contact 40 may comprise a first upper via 41 which extends for example vertically from the second stack 20.
  • the latter can also comprise a first metal layer 42, electrically connecting the second stack 20, interposed between them.
  • the first metallic layer 42 extends for example partly over the second stack 20 by covering a vertical part and a planar part of said second stack 20.
  • the first metallic layer 42 is the conductive layer 22 of the second stack 20.
  • the first metal layer 42 could also form one of the addressing columns of the matrix, the via 41 being a connection via for this column, possibly offset with respect to the assembly 1 .
  • the second electrical contact 50 may comprise a second upper via 51 extending, for example, vertically from the third stack 30. It may also comprise a second metallic layer 52, electrically connecting the third stack 30.
  • the second metallic layer 52 can also extend over the third stack 30 by covering a vertical part and a planar part.
  • the second active layer 21 is electrically connected to the first upper electrode 121 of the planar stack 10.
  • the second active layer 21 is directly electrically connected to the first upper electrode 121. More precisely, it comes into direct contact against the first side 121 1 of this electrode. A surface of the second active layer 21 is thus in contact with this flank 1211.
  • an intermediate conductive layer could however be interposed between the active layer 21 and the first flank 1211.
  • the second active layer 21 has a portion disposed between the conductive layer 22 of the second stack 20 and the first upper electrode 121.
  • the application of a potential difference between the conductive layer 22 and the first upper electrode 121 during an initial forming operation causes the formation of a conduction channel, in the second active layer 21, at the level of a zone located opposite the first flank 1211 , of the first upper electrode 121.
  • the position of the conduction channel is therefore controlled (and, in this case, it is also far from the edges - i.e. from the ends - of the first active layer), making it possible to reduce the variability of the second vertical stack 20.
  • the second active layer 21 can comprise a planar portion, coming to cover a part of the first upper electrode 121 .
  • the assembly 1 can then comprise an insulating layer 141, 142. This is for example a layer of dielectric material, such as silicon nitride, in particular to form a hard mask. At least a portion 141 of the insulating layer is placed between said planar portion of the second active layer 21 and the first upper electrode 121, for the electrically isolate from each other.
  • the insulating layer 14 can also extend continuously over the two upper electrodes 121, 122 of the first planar stack 10, as for the variant of the first embodiment shown in [Fig.3],
  • the insulating layer 14 is for example delimited by at least one side surface. When the insulating layer 14 is continuous and in one piece, it is then delimited by a single side surface 1411, 1422.
  • the side surface of the insulating layer 14 comprises two parts, opposite to each other, called ninth flank 1411 and tenth flank 1422 below, for example located in the extension of the first and second flanks 1211, 1222.
  • the insulating layer 14 is divided into two separate portions 141, 142, it is then limited by two side surfaces, each delimiting a portion 141, 142.
  • the first portion 141 of the insulating layer can be located directly above the first upper electrode 121, and can comprise, in addition to the ninth flank 1411, another part of its lateral surface, called here eleventh flank 1412.
  • the second part 142 can be delimited, in addition to the tenth flank 1422, by another flank called the twelfth flank 1421.
  • the eleventh and twelfth flanks 1412, 1421 are for example located respectively in the extension of the seventh and eighth sides 1212, 1221, first and second upper electrodes 121, 122.
  • FIG.4 schematically represents the second embodiment of the set 1 of memories and selector. Unlike the embodiment of [Fig.1 a], [Fig.1 b] and [Fig.3], the second active layer 21 of the second stack 20 is not in contact with the entire first flank 1211 of the first upper electrode 121 .
  • the assembly 1 further comprises a spacer 151, electrically insulating, which extends against a part of the side surface 1211, 1222 of the first upper electrode 121, and against the side surface 1111 , 1122 of the first active layer 11 .
  • This spacer 151 extends in particular against the third flank 1111 of the first active layer 11 and against a part of the first flank 1211 of the first electrode 121. It makes it possible to reduce the surface of the second active layer 21 in contact with the first flank 1211, making it possible to adjust the electrical properties of the selector established in this layer. Indeed, the reduction of the thickness D3 of the first upper electrode 121 may present a limit, in particular technological.
  • this spacer 151 Due to the presence of this spacer 151, only an upper strip 12111 of the side surface of the first electrode 121, in particular of the first flank 1211, is in contact with the second active layer 21. Furthermore, the spacer 151 protects the flank, 1111 of the first active layer, in particular from possible contamination, for example during the manufacturing steps of the assembly, such as the operations for forming the second and third stacks 20, 30.
  • the first upper electrode 121 can also be surmounted by an additional conductive layer 121′, vertically extending the upper electrode 121 (and its first flank 1211). In this way, the first flank 1211 has a total thickness D3 equal to the initial thickness D31 of the first electrode 121 plus an additional thickness D32 of the additional conductive layer 12T.
  • the upper band 12111 of the first flank 1211 left bare by the spacer 151 can thus be equal to the additional thickness D32, or even less.
  • a part of the spacer 151, or possibly another similar spacer can extend partially between, on the one hand, the first stack and, on the other hand, the third active layer 31. It can in particular extend on the second flank 1222 and the fourth flank 1122 by only partially covering the second flank 1222, in order to expose an upper strip of the second upper electrode, against which the third active layer 31 is in contact.
  • the [Fig.5] schematically shows, in section, the third embodiment of the assembly 1.
  • the first active layer 11 is divided into two parts 116, 117. It comprises a first part 116, and a second part 117 separated from the first part 116.
  • the first part 116 is electrically connected between the first upper electrode 121 and the lower electrode 13.
  • the first part 116 of the first active layer 11 extends for example directly above the first upper electrode 121, in the extension of the latter. It also extends, in part, over the lower electrode 13 in order to establish electrical contact.
  • the second part 117 of the active layer 11 also extends directly above the second upper electrode 122, in the extension of the latter.
  • the second part 117 extends, in part, over the lower electrode 13, in order to establish an electrical contact.
  • the first and second parts 116, 117 are advantageously separated by the first distance D1.
  • the physical separation between the two parts 116, 117 makes it possible to electrically isolate the conduction channels which can be established between each upper electrode 121, 122 and the lower electrode 13. In this way the memories can be operated independently of one of the other, even when the distance D1 between the two parts 116, 117 is small, less than 60 nm, or even less than 40 nm.
  • the conduction channels can have a lateral dispersion which can reach 40 nm, or even 60 nm.
  • the first and second parts 116, 177 can be in contact with each other, while remaining separated from each other by an insulating barrier, such as a dielectric layer.
  • the subdivision of the first active layer 11 into two parts (116 and 117) results here from an overall etching, of a block, of an initial stack comprising an initial active layer, in one piece , and, above, an upper electrode layer, in one piece (said etching separating this electrode layer to obtain the first and second upper electrodes 121, 122).
  • the [Fig.6] schematically represents the fourth embodiment of the assembly 1.
  • the assembly 1 here comprises a fourth planar memory stack 10′.
  • the first planar stack 10 and the fourth planar stack 10' are oriented head to tail.
  • the assembly also includes an insulating layer 14 extending between the first and fourth planar stacks 10 and 10', so as to electrically insulate them from each other.
  • the fourth memory stack 10' comprises a fourth active layer 16, a third electrode 171 and a fourth electrode 172.
  • the fourth active layer 16 is also a memory layer.
  • the fourth active layer 16 is divided into a first part 161 and a second part 162.
  • the first and second upper electrodes 121, 122 are separated from the third and fourth electrodes 171, 172 by the insulating layer 14.
  • the fourth active layer 16 here its first and second parts 161, 162, extend over the third and fourth electrodes 171, 172 against and above them.
  • the third and fourth electrodes 171, 172 are advantageously distinct and separated by an insulator 62, such as a dielectric material. They have no direct electrical contact between them and are thus electrically isolated from each other.
  • the first planar stack 10 comprises a lower electrode 13, the first active layer 11 being connected to the lower electrode 13.
  • the fourth planar stack 10' can also comprise a fifth electrode 18, extending over the fourth active layer 16, above this one.
  • the fourth active layer 16 is thus electrically connected between the third and fourth electrodes 171, 172 on the one hand, and the fifth electrode 18 on the other hand.
  • Fifth electrode 18 can also be electrically connected to a via, called upper via 70', located above fourth planar stack 10'.
  • the upper via 70' is arranged between the first and second electrical contacts 40, 50, from a lateral point of view.
  • the third electrode 171 is also delimited by a lateral surface comprising at least one flank 1711 , called the first additional flank, oriented vertically.
  • the first additional flank 1711 is parallel to the first flank 1211 of the first upper electrode 121.
  • the first additional flank 1711 is preferentially aligned with the first flank 1211 of the first upper electrode 121, located in the extension thereof.
  • the overall stack formed by the first planar stack 10, the insulating layer 14 and the fourth planar stack 10' which covers it can be delimited laterally during the same overall etching operation, producing a same global flank, overall, which extends over the entire height of this global stack (and this on each side, or on each lateral face of this global stack).
  • the second active layer 21 of the second vertical stack 20 extends vertically over an entire part of the height of this overall stack (here, over the entire height of this overall stack, and even more). It extends not only opposite the first flank 1211, the first upper electrode 121, but also opposite the first additional flank 1711, the third electrode 171, parallel to these flanks 1211, 1711.
  • the second active layer 21 of the second vertical stack 20 can comprise two separate conduction channels 211, 212 (one, 211, located opposite the first side 1211, and the other, 21 1, located opposite the first additional flank 1711 ), independently addressable one of the other, each allowing separate information to be encoded.
  • the single active layer 21 thus makes it possible to form two distinct “selectors”.
  • the third active layer 31 extends vertically over an entire part of the height of the overall stack in question (here, over the entire height of this overall stack, and even more ). It extends not only opposite a second flank 1222 partially delimiting the second upper electrode 122, but also opposite a second additional flank 1722 of the fourth electrode 172, parallel to these sides 1222, 1722.
  • the fourth active layer 16 is divided into a first part 161 and a second part 162. Said first part 161 extends over the third electrode 171, for example in the extension of the latter. Said second part 162 extends, in the same way, over the fourth electrode 172.
  • the fifth electrode 18 is insulated from each vertical stack 20, 30. It is for example insulated by means of additional insulating spacers 152, extending on either side of the fifth electrode 18.
  • the fifth electrode 18 can thus have a smaller width than the lateral extension of the fourth active layer 16 (as for the lower electrode 13 and the first active layer 11).
  • the fifth electrode 18 advantageously has a width such that it has at least one part facing each of the third and fourth electrodes 171, 173.
  • the [Fig.2] represents an equivalent electrical diagram of the assembly 1 as described with reference to [Fig.1 a], [Fig.1 b], [Fig.3], [Fig.4] and [Fig.5], [Fig.2] more broadly represents two assemblies 1, 1' as described above, belonging to a matrix 3 of resistive memories.
  • Sets 1 and T are preferably identical, connected between two addressing lines 81a, 81b and two addressing columns 82a, 82b.
  • Set 1 as described above is notably connected between a line 81a and two columns 82a, 82b.
  • the electrical diagram of assembly 1 comprises two circuits connected to a common line 81a.
  • a first circuit comprises the first portion 114 of the first active layer 11, connected in series with the second vertical stack 20. Both being connected between the lower electrode 13 and the first electrical contact 40.
  • the lower electrode 13 is for example connected to the address line 81a and the first electrical connector is connected to a first addressing column 82a.
  • a second circuit comprises the second portion 115 of the first active layer 11, connected in series with the third stack 30. Both being connected between the lower electrode 13 and the second electrical contact 50.
  • the second electrical connector is connected to a second addressing column 82b.
  • the [Table 1] below shows a voltage bias diagram of the address rows and columns 81a-b, 82a-b to perform the operations of programming a low resistive state (SET), or erasing (writing of a highly resistive state, or RESET) in each of the first and second memory stacks 20, 30.
  • This is a "V/2" type bias diagram.
  • U/2 is lower than the threshold voltage of the first active layer 11 .
  • the invention also relates to a method of manufacturing a set 1 of memories and selectors as described previously. An implementation mode of said method is described with reference to [Fig.7a] to [Fig.11 b],
  • the [Fig.9a] and [Fig.9b] represent four first intermediate stacks 912a, 912b, 912c, 912d.
  • the first four intermediate stacks can be produced simultaneously, with a view to manufacturing a matrix 3 of resistive memories.
  • the description below relates to a single first intermediate stack 912a. However, it can be transposed to the first neighboring intermediate stacks 912b, 912c, 912d.
  • the first intermediate stack 912a comprises, for example from the surface of an address line 81a, a lower via 70 and a first planar stack 10 comprising a lower electrode 13, a first active layer 11, a first upper electrode 121 and a second upper electrode 122, each extending over the first active layer 11.
  • the first and second electrodes 121, 122 are surmounted by an insulating layer 14.
  • the first active layer 11 is a memory layer. It is divided into two parts 116, 117 separated from each other.
  • the first intermediate stack 912a thus makes it possible to obtain, in the long term, an assembly 1 according to the embodiment of [Fig.5],
  • the manufacturing method initially comprises a step of forming the first planar stack 10.
  • This step may include a sub-step of forming the lower electrode 13, extending for example in the extension of the lower via 70.
  • the lower via 70 and the lower electrode 13 are not differentiated in [Fig.7a] to [Fig.7b] so as not to overload the figures.
  • the lower electrode 13 can be made from a TiN alloy.
  • a dielectric layer 62 buries the address line 81 a and levels the lower electrode 13.
  • Each address line 81a, 81b and each lower via 70 can be produced by implementing a damascene process. This involves, for example, the deposition of a dielectric material, the etching of cavities intended to form the address lines 81a, 81b or the lower vias 70 and the filling of said cavities with a coating or "liner" in English, for example titanium nitride, and a conductive material, for example tungsten, followed by chemical-mechanical polishing (or CMP). Address lines 81 a, 81 b are buried in dielectric layer 61 . Each lower via 70 passes through the dielectric layer 61 .
  • Each lower electrode 13 is made in the extension of each lower via. Said dielectric layer 61 and each lower electrode 13 are upgraded for example by means of planarization.
  • the forming step further comprises a sub-step of forming a first layer 910a, extending parallel to the plane P, as illustrated by [Fig.7a] and [Fig.7b],
  • the plane P corresponds for example to the surface of the lower electrode 13 and of the dielectric layer 61 on which the first layer 910a rests.
  • the first layer 910a is intended to form the first active layer 11 .
  • the first planar stack 10 will provide the memory function (double memory, for example).
  • the step of forming the first stack 10 also includes a sub-step of forming a second layer 910b, intended to form the first and second upper electrodes 121, 122.
  • the second layer 910b extends parallel to the plane P, and rests on the first layer 910a.
  • the second layer 910b is formed from a conductive alloy, for example TiN.
  • the forming step also includes a sub-step of delimiting the first and second layers 910a, 910b so as to form the first active layer 11 .
  • the first active layer 11 is thus delimited by third and fourth flanks 1111, 1122.
  • the delimitation sub-step is also carried out so as to obtain the first upper electrode 121 and the second upper electrode 122.
  • the first upper electrode 121 is thus delimited laterally by at least a first flank 1211 and the second upper electrode 122 is delimited by at least a second flank 1222.
  • the first active layer 11 and the upper electrodes 121, 122 are delimited laterally during the same etching step.
  • the separation of the first and second upper electrodes 121, 122 is also carried out during the delimitation sub-step.
  • the delimitation is for example carried out by a first engraving, as illustrated by [Fig.8a] and [Fig. 8b], forming a trench dividing the second layer 910a into two parts, intended to form the upper electrodes 121, 122.
  • the trench can be filled with a dielectric material 62.
  • the dielectric material 62 is advantageously planarized so as to be flush with the upper surface of the upper electrodes.
  • the first layer 910a can also be divided into two parts during the first etching.
  • the first active layer 11 comprises two distinct parts 116, 117, in the extension of the first and second upper electrodes 121, 122.
  • the first intermediate stack 912a may also comprise an insulating layer 14, extending over the upper electrodes 121, 122.
  • the method can also comprise a sub-step of depositing an insulating layer on the first and second layers 910a, 910b so that the delimitation of the latter also makes it possible to delimit the insulating layer 14.
  • the deposition of the insulating layer can take place between the first and second engravings described above. In this way, the insulating layer 14 extends continuously from the first upper electrode 121 to the second upper electrode 122.
  • the [Fig.10a] and [Fig.10b] represent a second intermediate stack 913a comprising a global active layer 9131, covering the first planar stack 10 and the surface of the dielectric layer 62 not covered by the planar stacks 10
  • the global active layer 9131 is intended to form the second and third active layers 21, 31 of the first and second vertical stacks 20, 30. It is for example formed based on an ovonic alloy such as Ge-Se-Sb- NOT.
  • the second intermediate stack 913a may also comprise an overall conductive layer 9132 extends over the overall active layer 9131 , intended to form the conductive layers 22, 32 of the second and third stacks 20, 30. It may also comprise an additional conductive layer, intended to form at least part of the first and second electrical contacts 40, 50. Here, the additional conductive layer may be intended, after etching, to form addressing columns of the matrix.
  • the formation of the second and third stacks 20, 30 initially comprises a sub-step of depositing the overall active layer 9131 on the first planar stack 10 and on the dielectric layer 61.
  • a first part at least of the overall active layer 9131 extends parallel to the first and second flanks 1211, 1222 of the upper electrodes 121. It extends in particular at least partly opposite the first flank 1211 of the first upper electrode 121 and the second flank 1222 of the second upper electrode 122.
  • the deposition of the global active layer 9131 is carried out in a conformal manner, for example so as to present a substantially constant thickness at all points.
  • substantially constant is meant to within 20% at least, for example within 10% or even 5%, or even better.
  • the method may further comprise a sub-step of depositing the conductive layer 9132, for example by conformal deposition, so that it extends over the global active layer 9131 .
  • the method can also comprise a sub-step of depositing the additional conductive layer, for example also by conformal deposition, so that it extends over the conductive layer 9132.
  • the [Fig.11 a] and [Fig.11 b] represent a set 1, different from the second intermediate stack 913a of [Fig.10a] and [Fig.10b] in that it comprises second and third stacks 20, 30, arranged on either side of the first planar stack 10.
  • the method comprises the etching of the overall active layer 9131 so as to separate it into a second active layer 21 and a third active layer 31 .
  • the etching is performed so that at least a first part of the second active layer 21 extends parallel to the first side 121 1 of the first upper electrode 121 , opposite this first side 1211 and so that at least a second part of the third active layer 31 extends parallel to the second flank 1222 of the second upper memory electrode 122, facing this second flank 1222.
  • the etching can be stopped before reaching the insulating layer 14.
  • the global active layer 9131 and the first planar stack 10 could be etched in one go, thus dividing each layer into two distinct parts. .
  • the etching is stopped before reaching the lower electrode 13.
  • the etching step 922 can also etch the conductive layer 9132 in two parts at the same time so that they respectively form the conductive layers 22, 32, extending for example respectively over the second and third active layers. 21 , 31 .
  • the etching step divides at least the 9132 layer.
  • the formation of the electrical contacts 42, 52 is for example carried out at the same time as the step of etching the conductive layer 9132. It thus makes it possible to electrically separate the electrical contacts 42, 52 from each other.
  • the etching step can also make it possible to electrically separate the second neighboring intermediate stacks 913b, 913c, 913d by separating the layers 9131, 9132 deposited on each first planar stack 10.
  • the [Fig.11 a] and [Fig.11 b] represent sets 1 of resistive memory 1 forming a matrix 3 of resistive memories.
  • Each of the second and third vertical stacks 20, 30 are connected to separate addressing columns.
  • the method may include forming an address column.
  • the assemblies 1 are buried under an additional layer of dielectric 62.
  • the additional layer of dielectric 62 is leveled with each electrical contact by planarization.
  • the addressing columns are formed, for example by implementing a damascene process.

Landscapes

  • Semiconductor Memories (AREA)

Abstract

Un aspect de l'invention concerne un ensemble (1) comprenant au moins deux sélecteurs (20, 30) disposés électriquement en parallèle entre eux et étant chacun électriquement connectés en série à une couche mémoire (11) formant au moins deux mémoires résistives non volatiles distinctes associées chacune, respectivement, à l'un des deux sélecteurs (20, 30), l'ensemble comportant deux électrodes supérieures (121, 122) qui s'étendent toutes deux sur la couche mémoire (11) et qui sont isolées électriquement l'une de l'autre, un des sélecteurs (20) s'étendant contre une surface latérale (1211) de la première électrode supérieure (121) et un autre des sélecteurs (30) s'étendant contre une surface latérale (1222) de la deuxième électrode supérieure (122).

Description

DESCRIPTION
TITRE : ENSEMBLE COMPRENANT AU MOINS DEUX SÉLECTEURS ET DEUX MÉMOIRES RÉSISTIVES NON-VOLATILES, MATRICE ET PROCÉDÉ DE FABRICATION ASSOCIÉS
DOMAINE TECHNIQUE DE L’INVENTION
[0001] Le domaine technique de l’invention est celui des mémoires résistives non- volatiles. Il concerne également la fabrication de telles mémoires.
ARRIÈRE-PLAN TECHNOLOGIQUE DE L’INVENTION
[0002] L’invention s’insère dans le développement de matrices de mémoires dites « crossbar » en anglais, dans lesquelles une pluralité de points mémoire sont chacun situés au croisement entre une ligne conductrice et une colonne conductrice. Chaque point mémoire est alors adressé, par exemple par l’application d’une tension entre la ligne conductrice et la colonne conductrice auxquelles il est connecté.
[0003] L’invention concerne plus particulièrement des points mémoire comprenant une mémoire résistive, c’est à dire une mémoire dans laquelle l’information est stockée sous la forme d’une valeur de résistance électrique. Une mémoire résistive peut être de différents types, selon les phénomènes mis en œuvre pour écrire, stocker et lire l’information.
[0004] Les mémoires résistives sont typiquement réalisées dans des couches situées au-dessus d’un substrat (par exemple un substrat en Silicium) sur lequel est réalisée la matrice. On parle alors de composants appartenant à « l’unité de fabrication finale » c’est à dire fabriqués lors des étapes finales de fabrication ou encore BEOL pour « Back-End-Of-Line » en anglais, contrairement aux composants appartenant à « l’unité de fabrication initiale » ou FEOL pour « Front-End-Of-Line » (FEOL) en anglais. Les composants appartement au BEOL sont par exemple intégrés entre les niveaux métalliques d'interconnexion. Les composants FEOL sont fabriqués à la surface du substrat (diodes et transistors CMOS par exemple).
[0005] Par exemple, une mémoire dite « à changement de phase » ou PCRAM pour « Phase Change Random Access Memory » en anglais met en œuvre le fort contraste de propriétés électroniques entre une phase amorphe et une phase cristalline d’un matériau. [0006] Une mémoire dite « à pont conducteur » ou CBRAM pour « Conductive Bridge RAM » en anglais, met en œuvre la formation/dissolution d’un filament conducteur dans un électrolyte solide suite à une diffusion d’ions provenant d’une électrode active.
[0007] Une mémoire dite « à claquage réversible d’oxyde » ou OxRAM pour « Oxide RAM » en anglais, met en œuvre le claquage réversible d’un matériau diélectrique en fonction d’une tension électrique appliquée à ce matériau.
[0008] Une mémoire dite magnétique ou MRAM pour « Magnetic RAM » en anglais, met en œuvre l’aimantation relative entre une couche magnétique de référence et une couche magnétique programmable.
[0009] L’utilisation des mémoires résistives se révèle une solution prometteuse pour augmenter la densité des matrices de mémoires. Elles s’insèrent également dans le développement de nouvelles applications telles que le calcul dit « neuromorphique » ou le développement d’une nouvelle classe de mémoires appelée « Storage Class Memory » en anglais. Cependant, les mémoires résistives peuvent présenter différents inconvénients.
[0010] Dans une matrice de points mémoire, une pluralité de mémoires résistives sont connectées à une même ligne ou une même colonne. L’application d’une tension d’adressage aux bornes d’une de ces mémoires (par exemple pour la lire) crée toutefois un courant de fuite non-négligeable au niveau des autres mémoires de la même ligne, et de la même colonne. Ce courant de fuite dégrade les capacités de lecture et/ou écriture de l’information au niveau d’une des mémoires.
[0011] Afin de résoudre ce problème, il est connu d’ajouter des dispositifs de sélection, appelé « sélecteurs », par exemple relié chacun en série avec chaque mémoire (agencement de type « 1 S1 R »). L’activation d’un seul sélecteur parmi la pluralité des sélecteurs permet ainsi de sélectionner une seule mémoire, tandis que les autres sélecteurs, bloqués, suppriment ou réduisent les courants de fuites des autres mémoires.
[0012] Un type de sélecteur cointégrable dans le « back-end », appelé sélecteur « cointégrable » ou sélecteur « back end » dans la suite, offre une facilité de cointégration avec la mémoire, en série avec celle-ci, ses dimensions pouvant être ajustées aux dimensions de la mémoire résistive. En effet, l’état passant d’un sélecteur « back-end » est suffisamment conducteur et permet de réduire ses dimensions au même niveau que celles de la mémoire avec laquelle il peut être connecté en série. Par ailleurs, un sélecteur « back-end » peut être formé de couches déposées sur ou sous un couche mémoire, et gravées en bloc, en même temps que la couche mémoire. Il existe plusieurs types de sélecteurs back-end.
[0013] Un sélecteur ovonique à seuil ou OTS pour « Ovonic Threshold Switching » en anglais, met en œuvre une propriété caractéristique de certains matériaux chalcogénures. Il s’agit du passage, sous l'effet d'un champ électrique, d'un état résistif à un état conducteur métastable. L’état conducteur métastable peut être maintenu aussi longtemps qu’un courant de maintien circule dans le sélecteur OTS. En dehors de quoi, le sélecteur OTS retrouve l’état résistif (état bloqué).
[0014] Un sélecteur à pont conducteur instable ou TS pour « Threshold Switch » en anglais, met en œuvre la formation d’un filament métallique métastable par la diffusion, sous l'effet d'un champ électrique, d'une électrode active dans un électrolyte. Lorsque le champ n'est plus appliqué, le filament métallique métastable se dissout.
[0015] Un sélecteur à conduction électronique et ionique ou MIEC pour « Mixed ion-electronic conduction » en anglais, met en œuvre la mobilité d’ions métalliques permettant la création d'un courant électrique sous l'effet d'un champ électrique.
[0016] Un sélecteur à transition métal-isolant met en œuvre un matériau à forte corrélation électronique nécessitant l’application d’un champ électrique dépassant un champ seuil pour créer un courant électrique, le champ seuil étant fonction de la répulsion coulombienne forçant la localisation des électrons libres dudit matériau.
[0017] Enfin, un sélecteur à barrière Schottky ou barrière tunnel met en œuvre une forte non-linéarité dans sa caractéristique courant-tension pour obtenir l’effet de « sélection » souhaité.
[0018] Un point mémoire comprenant un sélecteur back-end offre un encombrement réduit et sa fabrication est commode (il peut être gravé en même temps que la partie mémoire résistive du point mémoire). Toutefois, la bonne fonctionnalité de l’ensemble repose notamment sur l’adéquation entre les propriétés électriques du sélecteur et de la mémoire.
[0019] Il existe donc un besoin d’un dispositif de mémoire résistive non volatile, à sélecteur, qui soit peu encombrant, commode à fabriquer, et dans lequel les propriétés électriques de la mémoire et du sélecteur peuvent être ajustées, chacune, indépendamment.
RÉSUMÉ DE L’INVENTION
[0020] L’invention concerne un ensemble comprenant au moins deux sélecteurs disposés électriquement en parallèle entre eux et étant chacun électriquement connecté en série à une couche mémoire formant au moins deux mémoires résistives non volatiles distinctes associées chacune, respectivement, à l’un des deux sélecteurs, l’ensemble comportant : un premier empilement planaire, comprenant : une première couche active qui s'étend parallèlement à un plan horizontal donné, la première couche active étant ladite couche mémoire ; et une première électrode supérieure et une deuxième électrode supérieure qui s'étendent toutes deux sur la première couche active et qui sont isolées électriquement l’une de l’autre, la première électrode supérieure étant délimitée latéralement par une surface latérale, la deuxième électrode supérieure étant délimitée latéralement par une autre surface latérale, une couche isolante s’étendant entre une partie de la surface latérale de la première électrode supérieure et une partie de la surface latérale de la deuxième électrode supérieure pour isoler électriquement la première électrode supérieure de la deuxième électrode supérieure ; un deuxième empilement, qui s’étend de manière oblique ou perpendiculaire par rapport audit plan, comprenant une deuxième couche active, une partie au moins de la deuxième couche active s’étendant en vis- à-vis d’une autre partie de la surface latérale de la première électrode supérieure, la deuxième couche active étant en contact électrique avec la première électrode supérieure, la deuxième couche active étant une couche sélectrice ; un troisième empilement, qui s’étend de manière oblique ou perpendiculaire par rapport audit plan, comprenant une troisième couche active, une partie au moins de la troisième couche active s'étendant en vis-à-vis d’une autre partie de la surface latérale de la deuxième électrode supérieure, la troisième couche active étant en contact électrique avec la deuxième électrode supérieure la troisième couche active étant une autre couche sélectrice ; les deuxième et troisième couches actives étant disjointes, sans contact électrique direct entre elles.
[0021] Chaque électrode supérieure est reliée électriquement à une région de conduction de la première couche active, c’est-à-dire de la couche mémoire de l’ensemble. Par région de conduction ou canal de conduction, on entend une portion de couche active où la résistivité peut varier en fonction d’une tension appliquée ou d’un courant y circulant. Il s’agit en particulier d’une portion où la création/destruction d’une structure conductrice telle qu’un filament de conduction est favorisée.
[0022] Les première et deuxième électrodes supérieures étant séparées l’une de l’autre, elles sont donc reliées à des régions de conduction également séparées l’une de l’autre. Ainsi, la première couche active comprend deux régions de conduction distinctes, opérables indépendamment.
[0023] Puisque la première couche active est une couche mémoire, les deux régions de conduction distinctes de la première couche forment ainsi une première mémoire résistive non-volatile et une deuxième mémoire résistive non-volatile, distinctes, opérables de manière indépendante. Ainsi, chaque mémoire est reliée en série avec un empilement vertical (ou tout au moins oblique), jouant le rôle de sélecteur. L’ensemble selon l’invention comprend donc deux ensembles sélecteur/mémoire 1 S1 R, adressables de manière indépendante et permettant de stocker deux informations distinctes de manière non-volatile. Autrement dit, l’ensemble est de type nSnR où n est au moins égal à deux.
[0024] Les dimensions de la première mémoire dépendent en partie de la surface de la première électrode supérieure s’étendant sur la première couche active. Plus grande est ladite surface, plus grandes sont les dimensions de la première mémoire, notamment parallèlement au plan horizontal donné. De la même manière, les dimensions de la deuxième mémoire dépendent en partie de la surface (planaire) de la deuxième électrode supérieure s’étendant sur la première couche active. Il est ainsi possible, d’ajuster les dimensions des première et deuxième mémoire de manière indépendante, en ajustant les surfaces planaires des première et deuxième électrodes supérieures s’étendant sur la première couche active.
[0025] La première électrode supérieure est également reliée électriquement, par sa première surface latérale, à une région de conduction de la deuxième couche active. La région de conduction de la deuxième couche active forme donc un premier sélecteur. Les dimensions verticales du premier sélecteur dépendent en partie de la surface de la première électrode supérieure au contact de la deuxième couche active. Elle est par exemple proportionnelle à une épaisseur de la première électrode supérieure. Plus grande est ladite épaisseur, plus grandes sont les dimensions du premier sélecteur. Il est ainsi possible, d’ajuster les dimensions du premier sélecteur en ajustant l’épaisseur de la première électrode. L’épaisseur de la première électrode supérieure d’une part, et son agencement (en particulier son étendue) sur la première couche active d’autre part, sont ajustables de manière indépendante l’un de l’autre (autrement formulé, l’épaisseur de cette électrode est ajustable indépendamment de des dimensions - latérales - de la zone de conduction correspondant à première mémoire résistive). Les dimensions du premier sélecteur et de la première mémoire peuvent donc être ajustées de manière indépendante.
[0026] Les propriétés électriques de la première mémoire et du premier sélecteur dépendent en partie de leurs dimensions. En effet, le courant traversant la mémoire dépend en partie de l’étendue de la mémoire. Par ailleurs, pour des mémoires de type PCRAM, par exemple, le courant de programmation est proportionnel à la surface de l’électrode contre laquelle elle s’étend. De la même manière, le courant de seuil du sélecteur dépend également en partie de ses dimensions. Et, pour un sélecteur de type OTS, le courant de maintien peut être diminué en réduisant les dimensions du sélecteur, notamment lorsque celles-ci sont inférieure à une dimension critique de l'ordre de 80 nm. Les courants de fuite d’un sélecteur de type MIEC dépendent eux aussi, en partie de la dimension de l’électrode contre laquelle s’étend le sélecteur. Ainsi, les propriétés électriques de la première mémoire, et celles du premier sélecteur peuvent être ajustées de manière indépendante, dans cette architecture particulière, du fait que les surfaces (ou surfaces effectives) de ces éléments peuvent être ajustées indépendamment l’une de l’autre. [0027] Le même raisonnement s’applique à une région de conduction de la troisième couche active, formant un deuxième sélecteur. Les propriétés électriques du deuxième sélecteur et de la deuxième mémoire peuvent être ajustées, chacune, de manière indépendante, en ajustant une épaisseur de la deuxième électrode supérieure et sa disposition sur la première couche active.
[0028] Comme expliqué en détail en référence aux figures, l’orientation oblique par rapport audit plan, par exemple verticale, d’une partie au moins des deuxième et troisième couches actives, combinée à l’utilisation d’une même première couche mémoire, horizontale, conduit à une compacité très satisfaisante pour l’ensemble.
[0029] De plus, cet agencement géométrique particulier permet, de manière surprenante, d’obtenir des surfaces effectives, (typiquement, des surfaces de superposition, entre électrodes ou contacts électriques) pouvant être inférieure à une surface minimale accessible à première vue pour une finesse de gravure F, c’est à dire inférieure à F2.
[0030] Pour chacun des sélecteurs de l’ensemble, orientée de manière oblique par rapport au plan horizontal, la surface du sélecteur qui est en vis-à-vis de l’électrode supérieure considérée, embrasse une partie du pourtour de cette électrode supérieure. Cette surface est donc égale à la longueur de la portion sélecteur/électrode en contact par l’épaisseur de l’électrode.
[0031] Par exemple, lorsque le sélecteur embrasse trois des quatre côtés de l’électrode supérieure considérée, sa surface S est égale à :
S = w(L + 2 Z) où L est la longueur d’un grand côté de l’électrode, par exemple égale à la finesse F, l est la longueur de deux petits côtés de l’électrode, par exemple égale à F/2 et w est l’épaisseur de l’électrode, par exemple égale à F/4. La surface S (surface effective du sélecteur) est selon cet exemple égale à :
S = 1/2 F2 < F2
[0032] Les sélecteurs, par exemple ovoniques, bénéficient avantageusement de cette réduction de surface, permettant par exemple de réduire leur courant de fuite et également leurs courants de seuil et de maintien lorsque leurs dimensions sont inférieures à une valeur limite, généralement de l’ordre de 80 nm. [0033] De la même manière, chaque mémoire peut également présenter une surface réduite, également inférieure à F2. En effet, la fabrication d’une mémoire selon l’art antérieur, c’est à dire aligné dans le plan, est limitée par la finesse de gravure F. La plus petite surface d’une mémoire selon l’art antérieur fabricable est donc supérieure ou égale à F2.
[0034] Pour chacune des deux mémoires de l’empilement mémoire, sa surface est égale à la surface d’une électrode supérieure s’étendant sur la première couche active. Par exemple, pour une électrode supérieure présentant un grand côté de longueur F et un petit côté de longueur F/2, la surface S de la mémoire est également égale à :
S = 1/2 F2 < F2
[0035] En outre, dans cette géométrie, la surface effective de la mémoire peut être rendue encore plus petite par un décalage latéral entre électrode supérieure et électrode inférieure.
[0036] Les mémoires, par exemple de type OxRAM, bénéficient avantageusement de cette réduction de surface. En effet, elles peuvent montrer une résistance à l’état haut plus importante à mesure que sa surface est réduite. Modifier la résistance à l’état haut de la mémoire (de manière à l’augmenter) permet notamment d’augmenter la fenêtre de lecture de l’ensemble sélecteur/mémoire.
[0037] Outre les caractéristiques qui viennent d’être évoquées dans le paragraphe précédent, l’ensemble selon l’invention peut présenter une ou plusieurs caractéristiques complémentaires parmi les suivantes, considérées individuellement ou selon toutes les combinaisons techniquement possibles : l’ensemble comprend une électrode inférieure, qui s’étend sous la première couche active, parallèlement à celle-ci, et qui est en contact électrique avec une face inférieure de la première couche active ; une partie au moins de la première électrode supérieure est située à l’aplomb de l’électrode inférieure, en se superposant à l’électrode inférieure, en projection selon une direction perpendiculaire audit plan ; une partie au moins de la deuxième électrode supérieure est située à l’aplomb de l’électrode inférieure, en se superposant à l’électrode inférieure, en projection selon une direction perpendiculaire audit plan ; au moins une des électrodes supérieures se superpose uniquement partiellement à l’électrode inférieure ; les première et deuxième électrodes supérieures sont séparées l’une de l’autre, selon une direction horizontale donnée, par un écart donné ; selon ladite direction, la première électrode supérieure se superpose à l’électrode inférieure sur une distance qui est inférieure audit écart ; les première et deuxième électrodes supérieures (121 , 122) sont au contact direct de la première couche active (c’est-à-dire sans couche intermédiaire entre elles) ; la première couche active s’étend latéralement au-delà de l’électrode inférieure, en débordant sur une couche diélectrique qui entoure l’électrode inférieure ; la première couche active est délimitée latéralement par une surface latérale ; l’ensemble comprend en outre un espaceur électriquement isolant qui s’étend au moins contre la surface latérale de la première couche active, en recouvrant au moins en partie cette surface latérale ; l’espaceur recouvre aussi, en partie uniquement, la surface latérale d’au moins une des première et deuxième électrodes supérieures ; le premier empilement planaire comprend une couche isolante qui s’étend au-dessus des première et deuxième électrodes supérieures ; la couche isolante est divisée en une première partie et en une deuxième partie, la première partie de la couche isolante recouvrant la première électrode supérieure tandis que la deuxième partie de la couche isolante recouvre la deuxième électrode supérieure ; l’ensemble comprend un quatrième empilement, planaire, disposé sur la couche isolante, le quatrième empilement comprenant : une quatrième couche active qui s'étend parallèlement audit plan, la quatrième couche active étant une couche mémoire ; une troisième et une quatrième électrodes qui s'étendent parallèlement audit plan, entre la quatrième couche active et la couche isolante, et qui sont isolées électriquement l’une de l’autre, la troisième électrode étant délimitée latéralement par une surface latérale, la quatrième électrode étant délimitée latéralement par une autre surface latérale, une couche isolante s’étendant entre une partie de la surface latérale de la troisième électrode et une partie de la surface latérale de la quatrième électrode pour isoler électriquement la troisième électrode de la quatrième électrode ; la deuxième couche active se prolonge au-delà de la surface latérale de la première électrode supérieure, en s’étendant le long d’une partie de la surface latérale de la troisième électrode ; la troisième couche active se prolonge au-delà de la surface latérale de la deuxième électrode supérieure en s’étendant le long d’une partie de la surface latérale de la quatrième électrode ; le quatrième empilement comprend : une cinquième électrode, qui s’étend au-dessus de la quatrième couche active, en contact électrique avec la quatrième couche active ; et un troisième espaceur électriquement isolant qui recouvre une surface latérale de la cinquième électrode ; la première couche active, commune aux deuxième et troisième empilements, est continue, d’un seul tenant ; la première couche active est divisée en une première partie et une deuxième partie disjointes, la première partie de la couche active s’étendant sous la première électrode supérieure, la deuxième partie de la couche active s’étendant sous la deuxième électrode supérieure.
[0038] L'invention concerne en outre une matrice de mémoires résistives comprenant une pluralité d’ensembles selon l’invention, dans laquelle, pour chaque ensemble : le premier empilement planaire de l’ensemble est relié électriquement à une ligne d’adressage de la matrice ; les deuxième et troisième empilements verticaux de l’ensemble sont reliés électriquement, respectivement, à deux colonnes d’adressage de la matrice, les deux colonnes d’adressage étant distinctes.
[0039] L'invention concerne également un procédé de fabrication d’un ensemble comprenant au moins deux sélecteurs disposés électriquement en parallèle entre eux et étant chacun électriquement connecté en série à une couche mémoire formant au moins deux mémoires résistives non volatiles distinctes associées chacune, respectivement, à l’un des deux sélecteurs, le procédé comprenant les étapes suivantes : formation d’un premier empilement planaire comprenant : un dépôt d’une première couche active qui s'étend parallèlement à un plan horizontal donné, la première couche active étant ladite couche mémoire ; et un dépôt d’une première électrode supérieure et d’une deuxième électrode supérieure qui s'étendent toutes deux sur la première couche active et qui sont isolées électriquement l’une de l’autre, la première électrode supérieure étant délimitée latéralement par une surface latérale, la deuxième électrode supérieure étant délimitée latéralement par une autre surface latérale, une couche isolante s’étendant entre une partie de la surface latérale de la première électrode supérieure et une partie de la surface latérale de la deuxième électrode supérieure pour isoler électriquement la première électrode supérieure de la deuxième électrode supérieure ; formation d’un deuxième empilement, qui s’étend de manière oblique ou perpendiculaire par rapport audit plan, comprenant une deuxième couche active, une partie au moins de la deuxième couche active s’étendant en vis- à-vis d’une autre partie de la surface latérale de la première électrode supérieure, la deuxième couche active étant en contact électrique avec la première électrode supérieure, la deuxième couche active étant une couche sélectrice ; formation d’un troisième empilement, qui s’étend de manière oblique ou perpendiculaire par rapport audit plan, comprenant une troisième couche active, une partie au moins de la troisième couche active s'étendant en vis- à-vis d’une autre partie de la surface latérale de la deuxième électrode supérieure, la troisième couche active étant en contact électrique avec la deuxième électrode supérieure, la troisième couche active étant une autre couche sélectrice.
[0040] Avantageusement, les étapes de formation des deuxième et troisième empilements sont réalisées en exécutant les étapes suivantes : dépôt conforme d’une couche active globale, une première partie de la couche active globale s’étendant en vis-à-vis de la surface latérale de la première électrode supérieure, la première partie de la couche active globale étant en contact électrique avec la première électrode supérieure, une deuxième partie de la couche active globale s’étendant en vis-à-vis de la surface latérale de la deuxième électrode supérieure, la deuxième partie de la couche active globale étant en contact électrique avec la deuxième électrode supérieure ; séparer la couche active globale en au moins ladite deuxième couche active et ladite une troisième couche active, disjointes.
[0041] Les caractéristiques optionnelles, présentées plus haut en termes de dispositif (pour l’ensemble décrit ci-dessus), peuvent aussi s’appliquer au procédé qui vient d’être présenté.
[0042] L’invention et ses différentes applications seront mieux comprises à la lecture de la description qui suit et à l’examen des figures qui l’accompagnent.
BRÈVE DESCRIPTION DES FIGURES
[0043] Les figures sont présentées à titre indicatif et nullement limitatif de l’invention. Sauf précision contraire, un même élément apparaissant sur des figures différentes est repéré par le même signe de référence. [0044] [Fig.1 a] et [Fig.1 b] représentent schématiquement, selon une coupe et une vue de dessus, un premier mode de réalisation d’un ensemble comprenant deux mémoires résistives non volatiles et deux sélecteurs selon l’invention.
[0045] [Fig.2] représente schématiquement un mode de réalisation d’une matrice d’ensembles selon l’invention.
[0046] [Fig.3] représente schématiquement, selon une coupe, un développement du premier mode de réalisation de l’ensemble selon l’invention.
[0047] [Fig.4] représente schématiquement, selon une coupe, un deuxième mode de réalisation de l’ensemble selon l’invention.
[0048] [Fig.5] représente schématiquement, selon une coupe, un troisième mode de réalisation de l’ensemble selon l’invention.
[0049] [Fig.6] représente schématiquement, selon une coupe, un quatrième mode de réalisation de l’ensemble selon l’invention.
[0050] [Fig.7a] à [Fig.11 b] représentent schématiquement, selon une coupe et une vue de dessus, des étapes du procédé de fabrication d’un ensemble selon l’invention.
DESCRIPTION DÉTAILLÉE
[0051] L’invention concerne notamment un ensemble 1 comprenant au moins deux mémoires résistives non volatiles et deux sélecteurs, chacun associé en série à l’une de ces mémoires. L’ensemble 1 selon l’invention permet d’ajuster les propriétés électriques de ces mémoires et de ces sélecteurs de manière indépendante, tout en présentant un encombrement réduit.
[0052] Pour cela, l’ensemble 1 mutualise un premier empilement planaire 10, parallèle à un plan horizontal donné, P, et au moins deux empilements 20, 30 distincts, dont une partie au moins s’étend de manière oblique par rapport au plan P en question, par exemple de manière verticale. Dans la suite, on indiquera par planaire, ou horizontale une orientation parallèle audit plan P (par exemple parallèle à mieux que 5 degrés prés). Le plan P est question est par exemple parallèle à un substrat sur lequel l’ensemble 1 est réalisé. On indiquera par oblique, une orientation présentant un angle de 90° ± 45° par rapport au plan P, autrement dit un angle compris entre 45° et 135° par rapport au plan P. Et l’on indiquera par verticale une orientation présentant un angle de 90° ± 30° par rapport au plan P et de préférence 90° ± 5°. En l’occurrence, dans les exemples décrits ici en référence aux figures, une partie au moins des deuxième et troisième empilements 20, 30 s’étend verticalement (perpendiculairement au plan P). En variante, chacun de ces deux empilements pourrait toutefois être orienté différemment, en s’étendant par exemple parallèlement à un plan faisant un angle de 60 degrés avec ledit plan P horizontal (ou, plus généralement, un angle compris entre 60 et 80 degrés, par exemple).
[0053] Dans les premier, deuxième, troisième et quatrième modes de réalisation décrits plus bas (et représentés, respectivement, sur les figures 1 a, 4, 5 et 6), le premier empilement planaire 10 est un empilement mémoire, tandis que les deux empilements « verticaux » 20, 30 sont des empilements sélecteurs (par exemple de type « back-end », co-intégrable en série avec les mémoires dans le BEOL).
[0054] Le premier empilement planaire 10 comprend deux électrodes supérieures 121 , 122, séparées l’une de l’autre, sans contact électrique direct entre elles. Chaque électrode supérieure 121 , 122 est reliée électriquement à un des empilements verticaux 20, 30. Cet agencement, correspond à deux circuits mémoire/sélecteur de type 1 S1 R indépendants.
[0055] D’un point de vue électrique, les deuxième et troisième empilements 20, 30 sont en quelque sorte, disposés en parallèle entre eux, puisque, d’un côté, ils sont tous deux reliés en série à un même empilement mémoire. On notera néanmoins que, de l’autre côté, ces deux empilements sélecteurs 20, 30 sont reliés à des contacts électriques (40 et 50) distincts, isolés électriquement l’un de l’autre.
[0056] Comme déjà indiqué, une partie au moins de l’empilement sélecteur 20 s’étend parallèlement à un plan vertical. Cette partie de l’empilement 20 s’étend en vis-à-vis d’une première partie 1211 d’une surface latérale 1211 , 1212 qui délimite latéralement la première électrode supérieure 121. Cette partie de l’empilement 20 s’étend ici parallèlement à cette première partie 1211 de surface latérale (parallèlement à mieux que 5 ou 10 degrés, par exemple).
[0057] De même, une partie au moins de l’empilement sélecteur 30 s’étend parallèlement à un plan vertical. Cette partie de l’empilement 30 s’étend en vis-à-vis d’une deuxième partie 1222 d’une surface latérale 1221 , 1222 qui délimite latéralement la deuxième électrode supérieure 122. Cette partie de l’empilement 30 s’étend ici parallèlement à cette deuxième partie 1222 de surface latérale. [0058] Dans l’ensemble 1 , les différentes couches (dont les électrodes) qui s’étendent parallèlement au plan P sont délimitées latéralement, chacune, par une (ou éventuellement des) surface latérale, verticale ou tout au moins obliques par rapport au plan P. Cette ou ces surfaces latérales sont aussi appelées flanc ou « flancs » dans la suite. Dans la suite, pour certaines couches, il est indiqué que la couche considérée est délimitée latéralement par une surface latérale comprenant deux parties (i.e. : par un premier et deuxième flanc, ici), en pratique situées à l’opposé l’une de l’autre. La surface latérale en question peut néanmoins être continue, et faire tout le tour de l’électrode sans discontinuité, par exemple lors le bord de cette couche est circulaire (cette surface latérale étant alors cylindrique) ; dans ce cas, les deux portions en question correspondent à deux portions de cette surface continue, situées à l’opposée l’une de l’autre. Ces deux parties de la surface latérale de la couche peuvent aussi correspondre à deux faces distinctes du pourtour de la couche en question, lorsque ce pourtour est par exemple rectangulaire, comme ici (rectangulaire vu du dessus de la couche).
[0059] Les [Fig.1 a] et [Fig.1 b] représentent schématiquement, respectivement en coupe et vu de côté, le premier mode de réalisation de l’ensemble 1. Le premier empilement 10 comprend notamment : une première couche active 11 ; la première électrode supérieure 121 , mentionnée plus haut ; et la deuxième électrode supérieure 122.
[0060] La première couche active 11 s'étend parallèlement au plan P. Le plan P correspond par exemple à la surface d’une couche diélectrique 61 sur laquelle l’ensemble 1 peut reposer (on notera toutefois que, à la fin de la fabrication, la couche diélectrique 61 peut faire partie d’un enrobage diélectrique global, de protection, dans lequel l’ensemble est enrobé).
[0061] Les première et deuxième électrodes supérieures 121 , 122 s'étendent sur la première couche active 11. La première couche active 11 est délimitée par une surface supérieure 112 et une surface inférieure 113, opposée à la surface supérieure 112. Chaque électrode supérieure 121 , 122 s’étend par exemple sur la surface supérieure 112 de la première couche active 11 , contre celle-ci. La surface inférieure 113 de la première couche active 11 repose par exemple, au moins en partie, sur la couche diélectrique 61 , parallèlement au plan P.
[0062] La première électrode supérieure 121 est délimitée latéralement la surface latérale 1211 , 1212 mentionnée plus haut. Ladite surface latérale comprend une première partie (ou portion) appelée premier flanc 1211 dans la suite. La première électrode supérieure 121 peut, comme ici, avoir une forme d’ensemble rectangulaire. Elle est alors délimitée latéralement par quatre parties de la surface latérale (dont le premier flanc 1211 , et une autre partie, opposée, appelée cinquième 1212 flanc dans la suite), correspondant aux quatre côtés de ce rectangle.
[0063] De la même manière, la deuxième électrode supérieure 122 est délimitée latéralement par la surface latérale mentionnée plus haut, dont une partie est appelée deuxième flanc 1222. La deuxième électrode supérieure 122 peut également avoir une forme d’ensemble rectangulaire. Elle est alors délimitée latéralement par quatre parties de ladite surface latérale (dont le deuxième flanc 1222, et une autre partie, opposée, appelée sixième flanc 1221 dans la suite), correspondant aux quatre côtés de ce rectangle.
[0064] La première couche active 11 est délimitée latéralement, elle aussi, par une surface latérale, comprenant au moins deux parties, opposées l’une à l’autre, appelées troisième flanc 111 1 et quatrième flanc 1122. Les troisième et quatrième flancs 1111 , 1122 peuvent être situés dans le prolongement des premier et deuxième flancs 1211 et 1222 des première et deuxième électrodes supérieures 121 , 122 ; dans ce cas, le premier flanc 1211 (de la première électrode supérieure 121 ), et le troisième flanc 11 11 (de la première couche active 11 ) forment un même flanc, global, du premier empilement planaire 11 dans son ensemble (résultant d’une gravure d’ensemble du premier empilement); de même, les deuxième et quatrième flancs 1222, 1122 forment alors un autre flanc, global, du premier empilement dans son ensemble. Ici, la première couche active a elle aussi une forme d’ensemble rectangulaire.
[0065] Le premier empilement planaire 10 réalise une fonction de mémoire, et la première couche active 11 est une couche mémoire. Elle permet de stocker une information, plus précisément deux données, de manière non volatile. Chaque donnée est par exemple encodée sous la forme d’une valeur de résistance d’une portion (canal de conduction) de la couche active dudit premier empilement 10. Le premier empilement 10 peut être de type de PCRAM, CBRAM, OxRAM ou MRAM telle que décrit dans lors de la présentation de l’art antérieur. Chaque canal de conduction de la première couche active 11 peut présenter un état dit « bas », c’est à dire une résistance faible, par exemple inférieure à une résistance de l’ordre de 10 kfl, voire de 10 k£l, ou un état dit « haut », c’est à dire une résistance élevée, par exemple supérieure à 50 kfl. Chaque canal de conduction de la couche active 11 passe de l’état haut à l’état bas lorsqu’une tension, appliquée à cette couche ou un courant circulant dans la couche, dépasse une tension/courant de programmation, dite également tension/courant de « set » en anglais. Chaque canal de la première couche active 11 passe de l’état bas à l’état haut lorsqu’une tension ou un courant appliqué à la couche dépasse une tension/courant d’effacement, dite également tension/courant de « reset » en anglais. La première couche active 11 comprend par exemple une couche d’oxyde d’hafnium (en contact avec une couche en titane faisant office de réservoir à lacunes en oxygène), auquel cas le premier empilement 10 réalise la fonction d’OxRAM.
[0066] La première électrode supérieure 121 est conductrice. Elle comporte une ou plusieurs couches, parallèles au plan P. L’une de ces couches peut être métallique. Une autre de ces couches peut être une couche permettant d’éviter la diffusion d’espèces dans la première couche active 11 .
[0067] La nature de l’électrode supérieure 121 est par exemple choisie en fonction du type de la première couche active 11 et du ou des matériaux de cette couche. Elle peut aussi être choisie en fonction du type de matériau mis en œuvre dans la deuxième couche active 21. Elle peut par exemple comprendre une sous-couche adaptée à la couche mémoire 11 , du côté de cette couche, et du côté de la première couche active, et une autre sous-couche, adaptée au sélecteur, du côté de la deuxième couche active 21 . En effet, certains sélecteurs peuvent requérir la mise en œuvre d’une ou plusieurs électrodes dites actives, pour fonctionner. Il s’agit par exemple des sélecteurs de type TS (pour « Threshold Switch » en anglais) ou MIEC (« Mixed ion-electronic conduction » en anglais). En effet, la conduction dans ces sélecteurs met en œuvre la diffusion ou la migration d’ions métalliques permettant de former, en présence d’un champ électrique, un filament conducteur. Par exemple, un sélecteur de type TS met en œuvre la diffusion d’ions métalliques tels que les ions argent. Ces ions peuvent être apportés par une électrode dite « active », au contact de la couche sélectrice et qui comprend de l’argent. Selon le même principe, un sélecteur de type MIEC met en œuvre la diffusion/migration d’ions métalliques tels que les ions cuivre, auquel cas, une électrode active au contact de la couche sélectrice comprend avantageusement du cuivre.
[0068] Selon le sens d’application de la tension ou de circulation du courant dans la deuxième couche active 21 , la première électrode supérieure 121 peut être active vis-à-vis de la deuxième couche active 21 , c’est à dire comporter des éléments contribuant à la conduction de la couche sélectrice. La première électrode supérieure, active, peut alors comprendre de l’argent ou du cuivre. Elle comporte par exemple plusieurs couches dont au moins une, et si possible la couche en contact avec la deuxième couche active 21 , comprend de l’argent ou du cuivre.
[0069] La deuxième couche active 21 peut également comporter une pluralité de couche dont une couche au moins, par exemple en contact avec la première électrode supérieure 121 , comporte des éléments contribuant à la conduction de la couche sélectrice. Il s’agit par exemple d’une couche en cuivre ou en argent. La couche en cuivre ou en argent est par exemple disposée sur la surface de la deuxième couche active 21 en contact avec la première électrode supérieure 121 , dans le prolongement de cette électrode. La couche conductrice 22 présentée plus bas, et qui connecte la deuxième couche active 21 à l’opposé de l’électrode 121 , peut également comprendre une telle couche ou sous-couche (jouant par exemple un rôle d’électrode active), adaptée à la couche active 21 .
[0070] Dans ce premier mode de réalisation, la première électrode supérieure 121 s’étend sur une première portion 1210 seulement de la surface supérieure 112 de la première couche active 11 , en particulier au niveau d’une première portion 114 de la première couche active 11 (une partie de la portion 114 étant située à l’aplomb d’une électrode inférieure 13).
[0071] La deuxième électrode supérieure 122 est également conductrice. Elle peut également contribuer au fonctionnement de la troisième couche active 31 de la même manière que la première électrode supérieure 121 . Elle comporte, de la même manière que la première électrode supérieure 121 , une ou plusieurs couches, parallèles au plan P. Dans ce premier mode de réalisation, la deuxième électrode supérieure 122 s’étend sur une deuxième portion 1220 de la surface supérieure 112 de la première couche active 11 , en particulier au niveau d’une deuxième portion 115 de la première couche active 11 (une partie de la deuxième portion 115 étant également située à l’aplomb de l’électrode inférieure 13).
[0072] Les cinquième et sixième flancs 1212 et 1222 sont en vis-à-vis l’un de l’autre et au moins espacées d’une première distance D1 (correspondant par exemple à la largeur d’une tranchée séparant ces deux électrodes, obtenue par gravure). Les cinquième et sixième flancs 1212 et 1222 sont également séparés par une couche isolante 62, isolant électriquement les électrodes 121 , 122 entre elles. En effet, l’ensemble 1 finalisé est enterré dans un matériau diélectrique 62 permettant d’isoler différents éléments entre eux, dont les première et deuxième électrodes 121 , 122.
[0073] Comme déjà indiqué, le deuxième empilement 20, vertical, joue ici un rôle de sélecteur, et la deuxième couche active 21 est une couche sélectrice. C’est à dire qu’elle est configurée pour modifier sa conductivité en fonction d’une tension appliquée à cette couche, et/ou en fonction d’un courant électrique qui la traverse. On définit une tension seuil au-delà de laquelle la deuxième couche active 21 est dans un état dit « passant ». C’est à dire qu’une partie au moins de la deuxième couche active 21 est alors conductrice. Par conductrice, on entend que sa résistance est inférieure à 10 kfl. En deçà de la tension seuil, la couche sélectrice 21 est dans un état dit « bloqué ». C’est à dire que la résistance de la deuxième couche active 21 est par exemple supérieure ou égale à 100 kfl au moins. Certains types de couche active 21 peuvent toutefois présenter une résistance variant en fonction de la tension appliquée. La résistance peut varier exponentiellement de sorte qu’elle soit de l’ordre de 10 kfl ou de quelques dizaines de kQ juste avant la commutation de l’état bloqué à l’état passant. L’état passant est préférentiellement métastable. C’est à dire que la deuxième couche active 21 est initialement dans l’état bloqué et qu’elle ne présente un état passant que lorsqu’une tension appliquée à cette couche devient supérieure à la tension seuil. La deuxième couche active 21 peut conserver un état passant à condition qu’un courant ou une tension appliquée sur ladite couche 21 soit supérieure à un courant de maintien donné.
[0074] La deuxième couche active 21 comprend par exemple un chalcogénure, par exemple un alliage à base de sélénium, germanium, antimoine et azote. Auquel cas, le deuxième empilement 20 est alors un sélecteur ovonique ou OTS pour « Ovonic Threshold Switching » en anglais. [0075] La deuxième couche active 21 peut également comprendre un matériau tel que le deuxième empilement 20 soit un sélecteur à pont conducteur instable ou TS pour « Threshold Switch » en anglais, ou un sélecteur à conduction électronique et ionique ou MIEC pour « Mixed ion-electronic conduction » en anglais ou encore un sélecteur à transition métal-isolant. Dans ces cas, une électrode supérieure active peut être présente d’un côté ou de l’autre de la deuxième couche active.
[0076] De la même manière, le troisième empilement 30 comprend au moins une troisième couche active 31 , qui est une couche sélectrice. Les caractéristiques électriques des deuxième et troisième couches actives 21 , 31 , dont au moins les tensions/courants de seuil ou de maintien, sont proches, voire identiques.
[0077] La réduction de l’encombrement de l’ensemble 1 résulte notamment du partage d’un même plot mémoire pour deux sélecteurs, et de l’orientation oblique d’une partie au moins de la deuxième couche active 21 , située en vis-à-vis du premier flanc 1211 de la première électrode supérieure 121 , et d’une partie au moins de la troisième couche active 31 , située en vis-à-vis du deuxième flanc 1222 de la deuxième électrode supérieure 122.
[0078] La première électrode supérieure 121 relie électriquement la première couche active 11 avec la deuxième couche active 21. De la même manière, la deuxième électrode supérieure 122 relie électriquement la première couche active 11 à la troisième couche active 31 . Ainsi, la première couche active 11 est commune aux deuxième et troisième empilements verticaux 20, 30. En d’autres termes, c’est la même première couche active 11 qui est connectée électriquement à la deuxième couche active 11 d’une part et à la troisième couche active 31 d’autre part. Les deuxième et troisième couches actives 21 , 31 sont séparées l’une de l’autre. Elles sont isolées électriquement l’une de l’autre car uniquement en contact par la première couche active 11 .
[0079] Par isolés électriquement, on entend sans contact électrique direct entre eux. En d’autres termes, il n’y a pas d’élément, conducteur en toutes circonstances (par exemple métallique), les reliant directement.
[0080] La deuxième couche active 21 peut être reliée électriquement entre un premier contact électrique 40, supérieur, et la première électrode supérieure 121. De la même manière, la troisième couche active 31 peut être reliée électriquement entre un deuxième contact électrique 50, supérieur, et la deuxième électrode supérieure 122. Les premier et deuxième contacts 40, 50 sont isolés électriquement l’un de l’autre.
[0081] L’ensemble de mémoire et de sélecteur 1 peut être enterré dans un matériau diélectrique, par exemple un oxyde de remplissage isolant 62 tel qu’un oxyde de silicium.
[0082] La première électrode supérieure 121 s’étend sur la première portion 1210, dite première surface, de la surface supérieure 112 de la première couche active 11 . Une partie au moins de la première portion 114 de la première couche active 11 est située à l’aplomb de la première surface 1210. La première électrode supérieure 121 influence la conduction électrique au niveau de la première portion 114. Par exemple, l’application d’une tension entre la première électrode supérieure 121 et la surface inférieure 113 de la première couche active 11 , permet de faire passer la première portion 114 (premier canal de conduction) de son état hautement résistif à son état bassement résistif, ou inversement. La première portion 114 peut donc assurer, localement, une fonction de mémoire.
[0083] De la même manière, la deuxième électrode supérieure 122 influence la conduction électrique au niveau de la deuxième portion 115 de couche active 11. La deuxième portion 115 peut donc également assurer, localement, une fonction de mémoire.
[0084] Puisque les première et deuxième électrodes supérieures 121 , 122 sont séparées l’une de l’autre, les première et deuxième portions 114, 115 de la première couche active 11 sont donc également séparées l’une de l’autre (sauf si les dimensions de la région de conduction sont proches ou supérieures à la distance séparant les deux électrodes supérieure, auquel cas les première et deuxième portions 114, 115 de la première couche active 11 peuvent être trop proches et il pourra être souhaitable de séparer la couche active 11 en deux parties distinctes, comme dans le cas de la figure 5, afin d’obtenir deux mémoires indépendantes). La première couche active 11 comprend donc deux portions 114, 1 15 assurant chacune la fonction de mémoire et pouvant être opérées indépendamment. En d’autres termes, le premier empilement planaire 10 comprend deux mémoires. Chaque mémoire est associée électriquement (en série) à l’un des empilements sélecteurs 20, 30. [0085] L’ensemble 1 comprend ainsi deux circuits mémoire/sélecteur de type 1 S/1 R (le sélecteur étant connecté en série de l’élément mémoire résistif), opérables indépendamment l’un de l’autre.
[0086] La disposition de la première portion 114 dépend de l’agencement de la première électrode supérieure 121 sur la première couche active 11 et donc de la position et des dimensions de la première surface 1210. Dans l'exemple de la [Fig.1 a], la première électrode supérieure 121 s’étend le long d’un bord de la surface supérieure 112 de la première couche active 11. Le bord en question est notamment disposé à l’aplomb des premiers et troisième flancs 1111 , 1211. La première électrode supérieure 121 s’étend, à partir de ce bord sur une deuxième distance D2. La deuxième distance D2 est mesurée perpendiculairement audit bord.
[0087] La première surface 1210 s’étend donc également, à partir de ce bord, sur la deuxième distance D2.
[0088] Les propriétés électriques de la première portion 114 dépendent en partie de ses dimensions. La structure particulière de l’ensemble 1 permet ainsi d’ajuster les propriétés électriques de la mémoire résistive associée à la première portion 114, en fonction de l’agencement de la première électrode supérieure 121 sur la première couche active 11 , en particulier en fonction de l’étendue de cette première électrode, et en fonction de son positionnement plus ou moins à l’aplomb de l’électrode inférieure 13.
[0089] De la même manière, l’ensemble 1 permet d’ajuster les propriétés électriques de la mémoire résistive associée à la deuxième portion 115, en fonction de l’agencement de la deuxième électrode supérieure 121 sur la première couche active 11.
[0090] Une portion de la deuxième couche active 21 , appelée troisième portion 211 , est en contact avec le premier flanc 1111 de la première électrode supérieure 121. La première électrode supérieure 121 peut également influencer la conduction électrique au niveau de cette troisième portion 211. Par exemple, l’application d’une tension entre la première électrode supérieure 121 et une surface opposée de la deuxième couche active 21 , permet de faire passer la troisième portion 211 de son état bloqué à son état passant. La troisième portion 21 1 assure donc, localement, une fonction de sélecteur. [0091] Les propriétés électriques de la troisième portion 211 dépendent également en partie de ses dimensions. Ses dimensions de la troisième portion 211 dépendent notamment de la surface (i.e. : de l’aire) du premier flanc 1111. L’ajustement de la surface du premier flanc 111 , obtenu par exemple en ajustant l’épaisseur de la couche 121 , permet donc d’ajuster les propriétés électriques du sélecteur associé à la troisième portion 211. La surface du premier flanc 1111 est par exemple ajustable en fonction de l’épaisseur D3 de la première électrode supérieure 121.
[0092] L’ensemble 1 permet donc d’ajuster de manière indépendante les dimensions de la mémoire associée à la première portion 111 et du sélecteur associé à la troisième portion 211 . Ainsi, les propriétés électriques dudit sélecteur et de ladite mémoire peuvent être ajustées indépendamment.
[0093] Le même raisonnement s’applique à la quatrième portion 311 (portion de la troisième couche active 31 ). L’ajustement de la surface (i.e. : de l’étendue surfacique) du deuxième flanc 1222 permet d’ajuster les propriétés électriques du sélecteur associé à la quatrième portion 311 .
[0094] L’ensemble 1 , comprenant deux circuits 1 S1 R, permet d’ajuster de manière indépendante les propriétés électriques de chaque sélecteur et de chaque mémoire.
[0095] Le premier empilement planaire 10 comprend une électrode inférieure 13, en contact avec la surface inférieure 113 de la première couche active 11 . Une partie de la première électrode supérieure 121 s’étend en vis-à-vis d’une partie de l’électrode inférieure 13. En d’autres termes, la partie de la première électrode supérieure 121 se superpose par projection verticale à l’électrode inférieure 13. Par projection verticale, on entend suivant une direction verticale telle que précédemment définie.
[0096] Ici, une partie seulement de la première électrode supérieure 121 se superpose à l’électrode inférieure 13. Ainsi, le cinquième flanc 1212 est situé au- dessus de l’électrode inférieure 13, à l’aplomb de celle-ci, tandis que le premier flanc 1211 est décalé latéralement par rapport à l’électrode inférieure 13 et n’est pas situé à l’aplomb de l’électrode inférieure 13, au-dessus de celle-ci. Par à l’aplomb, on entend aligné selon une direction verticale. La mémoire associée à la première portion 114 de la couche active 114 se forme alors entre les surfaces en regard 1230 (i.e. : en superposition) de la première électrode supérieure 121 et l’électrode inférieure 13. Le décalage latéral entre la première électrode supérieure 121 et l’électrode inférieure 13 permet (de même que la largueur réduite D2 de l’électrode supérieure) d’obtenir, pour la mémoire en question, une surface effective (en l’occurrence une surface sur laquelle il y a superposition entre les électrodes 121 et 13) plus petite que F2 où F est une finesse de gravure de la technologie de fabrication considérée au niveau considéré dans le BEOL. Le fait que l’on puisse obtenir une surface inférieure à F2 est surprenant à priori. Cela résulte notamment de la structure géométrique particulière de l’ensemble 1 , et du fait que les précisions d’alignement, lors de gravures ou dépôt (précision par exemple meilleure que 15nm), peuvent être meilleures que la finesse F (par exemple égale à une quarantaine de nm).
[0097] L’aire S 1230 de la surface 1230 en regard de la première électrode 121 peut alors s’exprimer comme (voir la figure 1 b) :
S1230 = £»13 x (D2 - D7)
[0098] En considérant par exemple D2 = 2/3 F, D7 = 1/2 F et D13 = 2 F, la surface 1230 est alors égale à 1/3 F2, nettement inférieur à F2 (D13 est la largeur de l’électrode inférieure 13, parallèlement au plan P, et selon une direction perpendiculaire à X - donc selon une direction perpendiculaire à celle correspondant à la largeur D5).
[0099] De même, une partie seulement de la deuxième électrode supérieure 122 s’étend ici en vis-à-vis d’une partie de l’électrode inférieure 13 (ou par projection verticale à celle-ci), à l’aplomb de celle-ci. Le sixième flanc 1221 est situé au-dessus de l’électrode inférieure 13, à l’aplomb de cette dernière, tandis que le deuxième flanc 1222 est décalé latéralement par rapport à l’électrode inférieure 13 : il n’est pas situé à l’aplomb de l’électrode inférieure 13 (il n’est pas situé au-dessus de celle-ci).
[00100] Une certaine variabilité des caractéristiques électriques du premier empilement planaire 10 peut être causée par des étapes de fabrication dudit empilement 10 ou des empilements verticaux 20, 30 introduisant des défauts dans une partie de la première couche active 11. Les défauts sont généralement localisés au niveau des flancs de la première couche active 11 (donc notamment au niveau des troisième et quatrième flancs 1111 , 1122), exposés à des étapes de gravure ou de dépôt. Les caractéristiques électriques au niveau de ces flancs sont alors modifiées localement. Il est alors prévu d’éloigner les troisième et quatrième flancs 1111 , 1122 l’un de l’autre, pour qu’ils soient séparés par une troisième distance D4, supérieure à une largeur D5 de l’électrode inférieure 13. Ainsi, chaque mémoire associée aux portions 114, 115 de la première couche active, est alors éloigné des flancs 11 11 , 1122 de la première couche active 11. Ils sont donc peu influencés par les caractéristiques électriques au niveau des troisième et quatrième flancs 1111 , 1122. Chaque mémoire présente ainsi une variabilité minimale de ses caractéristiques électriques.
[00101] La première distance D1 séparant les première et deuxième électrodes supérieures 121 , 122 est par exemple comprise entre 40 nm et 90 nm.
[00102] La troisième distance D4 séparant les troisième et quatrième flancs 1111 , 1122 est par exemple comprise entre 60 nm et 110 nm, voire entre 80 nm et 100 nm. On réduit ainsi la variabilité des caractéristiques électriques de l’empilement mémoire, fixées par celles des canaux de conduction, situé loin des flancs (loin des bords).
[00103] L’orientation en partie verticale des deuxième et troisième empilements 20, 30, et l’utilisation d’une première couche active 11 commune, planaire, permet d’écarter les troisième et quatrième flancs 1111 , 1122 l’un de l’autre, comme indiqué ci-dessus, pour réduire les problèmes de variabilité, sans augmenter l’encombrement de l’ensemble 1 , par rapport à des dispositifs 1 R1 S de l’art antérieur, en tout cas du point de vue de l’encombrement selon la direction X représentée sur la figure 1 a (direction parallèle au plan P, et dirigée du premier flanc vers le deuxième flanc, ici perpendiculaire à chacun de ces deux flancs). Cet aspect est expliqué plus en détail ci-dessous.
[00104] Dans la direction X, chaque empilement vertical 20, 30 s’étend, à partir du premier flanc 1111 de la première électrode supérieure 12, sur une quatrième distance D6. Dans le premier mode de réalisation, cette distance correspond en quelque sorte à l’épaisseur totale du deuxième l’empilement 20 et d’une couche métallique optionnelle 42 qui le recouvre. Par ailleurs, le premier flanc 1111 est décalé latéralement, par rapport à l’électrode inférieure 13, d’une cinquième distance D7, non nulle. De même, le deuxième flanc 1222 est décalé latéralement, par rapport à l’électrode inférieure 13 de la même cinquième distance D7. On a donc D4 = D5+2 D7. La première électrode supérieure 121 ne se superpose donc que partiellement à l’électrode inférieure 13.
[00105] En pratique, la largeur D5 de l’électrode inférieure 13 est au moins égale à la finesse de gravure, F, finesse qui vaut par exemple 40 nm. La finesse impose notamment une largeur minimum à un via inférieur 70, traversant la couche diélectrique 61 pour connecter l’électrode inférieure 13. La largeur D5 de l’électrode inférieure 13 et une largeur du via inférieur 70 sont ici égales l’une à l’autre. La largeur D5 est donc au moins égale à la finesse F.
[00106] La première distance D1 , séparant les première et deuxième électrodes supérieures 121 , 122 dépend avantageusement de la largeur D5 de l’électrode inférieure 13. Afin de permettre un vis-à-vis entre les électrodes supérieures 121 , 122 et l’électrode inférieure 13, la première distance D1 est préférentiellement strictement inférieure à la largeur D5. Dans la pratique, les canaux de conduction peuvent tout de même s’établir si aucun vis-à-vis n’existe entre les électrodes supérieures 121 , 122 et l’électrode inférieure 13. En revanche, ce cas de figure peut augmenter la variabilité des canaux de conduction s’établissant dans la première couche active 11 .
[00107] De même, les premier et deuxième contact électrique 40, 50 présentent respectivement une largeur D8 et D9 au moins égale à cette finesse F (i.e. : limitée par la finesse F), et séparés par la première distance D1 .
[00108] Dimensionner l’ensemble de sorte que la somme D6+D2 soit, comme ici, inférieure ou égale à la largeur D8 (largeur selon la direction X) du premier contact supérieur 40 permet alors de loger sous ce contact le deuxième empilement 20, ainsi que la partie de le premier empilement planaire 10 qui déborde latéralement au-delà de l’électrode inférieur 13. L’encombrement de l’ensemble 1 prend en compte une distance supplémentaire, due à l’espace séparant l’ensemble de ses proches voisins (espace dit « metal pitch » en anglais). Ladite distance est égale à F (F/2 de chaque côté de l’ensemble 1 ). Ainsi, selon la direction X, l’encombrement est donc de 4F et cela alors même que la première couche active 11 a une extension latérale supérieure à F (pour limiter l’influence indésirables des bords de couche).
[00109] À titre d’exemple, est en fonction d’une finesse de gravure F, l’ensemble 1 peut présenter les dimensions suivantes :
D1 = F ;
D2 = 3/4 F ;
D3 = 10 nm ;
D4 = 2,5 F ; D5 = 1 ,5 F ;
D6 = 3/4 F ;
D7 = 1/2 F ;
D8 = D9 = 1 ,5 F ;
D10 = 10 nm ;
D11 = 2,5 F ;
D13 = F ; et
D14 = 1/2 F.
[00110] D11 est la largeur des électrodes supérieures 121 , 122, parallèlement au plan P, et selon une direction perpendiculaire à X - donc selon une direction perpendiculaire à celle correspondant à la largeur D5. La surface latérale des électrodes supérieurs 121 , 122 est décalée latéralement par rapport à l’électrode inférieure 13 d’une distance D11 selon la direction perpendiculaire à X.
[00111] La surface totale ST0T occupée par l’ensemble 1 (c’est-à-dire son empreinte, incluant une zone périphérique entourant l’ensemble, et qui s’arrête à mi-distance entre cet ensemble et les ensembles voisins) peut s’exprimer comme :
ST0T = (MP + D8 + D9 + Dl) X (MP + D13 + 2 * D14) où MP est un espace entre chaque ensemble, appelé « metal pitch » en anglais, par exemple égal à F.
[00112] D14 est égale à D7, en pratique. La surface totale ST0T est alors égale à 15
F2, pour ces exemples de valeurs. Comme l’ensemble 1 comprend deux circuits 1 S1 R, une surface équivalente occupée S1S1R, rapportée à un seul circuit 1 S1 R est donc égale à 7,5xF2, ici. Cela est supérieur à la surface occupée pour un circuit 1 S1 R dans une réalisation classique purement planaire, pour laquelle cette surface peut être de 4*F2 (comprenant la zone périphérique mentionnée ci-dessus, qui entoure le point mémoire). En revanche, l’agencement présenté ici offre l’avantage de pouvoir ajuster, indépendamment, les surfaces de chaque mémoire et de chaque sélecteur (et d’avoir des surfaces effectives, pour les zones actives, qui soient inférieures à F2).
[00113] Vue en coupe, la deuxième couche active 21 , comprend par exemple une portion verticale et deux portions planaires, à chacune de ses extrémités. Vue en coupe, elle forme ainsi un « S » pouvant être logé sous le premier contact 40, au droit de celui-ci, sans en dépasser d’un point de vue latéral. Par au droit, on entend à l’aplomb.
[00114] Les deux portions planaires de la couche active 21 sont optionnelles. La couche active 21 pourrait être entièrement orientée verticalement et disposée sous le premier contact 40.
[00115] De la même manière, la troisième couche active 31 , au moins en partie orientée verticalement, permet à la première couche active 11 et/ou la deuxième électrode supérieur 122 de s’étendre jusque sous le deuxième contact 50 sans pour autant augmenter l’encombrement d’ensemble de l’ensemble 1 (dans la direction X).
[00116] La densité de stockage offerte par une matrice de points mémoire dépend en partie de l’espacement imposé entre des lignes d’adressage deux à deux et/ou des colonnes d’adressage deux à deux. Plus cet espacement est faible et plus la densité de stockage de la matrice finale est élevée. Cet espacement, qui correspond à la première distance D1 entre les premier et deuxième contacts électriques 40, 50, destinés à être connectés aux lignes/colonnes d’adressage, ou qui forment directement ces lignes/colonnes d’adressage, est limité en pratique par la finesse F de gravure.
[00117] Le premier empilement planaire 10 est également relié électriquement au via inférieur 70 mentionné plus haut (ou à un autre élément conducteur équivalent). La couche diélectrique 61 sur laquelle repose le premier empilement planaire 10 est traversée par ce via inférieur 70. Le via inférieure 70 peut ainsi être relié électriquement à la surface inférieure 113 de la première couche active 11 par l’intermédiaire de l’électrode inférieure 13. Le via inférieure 70 et l’électrode inférieure 13 peuvent d’ailleurs être réalisés dans le même matériau et dans le prolongement l’un de l’autre, de sorte qu’ils soient en fait confondus. Ainsi, la première couche active 11 est reliée électriquement en série entre la première électrode supérieure 121 et le via conducteur 70 d’une part et la deuxième électrode supérieure 122 et le via conducteur 70 d’autre part. L’électrode inférieure 13 peut comprendre une ou plusieurs sous-couches, jouant par exemple un rôle de couche réservoir pour des lacunes en oxygène (une telle couche étant par exemple réalisée en titane), ou un rôle de couche d’isolation s’opposant au passage d’oxygène (couche en nitrure de titane, par exemple), ou jouer encore un autre rôle dans le fonctionnement du premier empilement 10 en tant qu’empilement mémoire.
[00118] L’électrode inférieure 13 s’étend sur une partie, ici sur une partie seulement de la face inférieure 114 de la première couche active 11 .
[00119] Le deuxième empilement 20 peut, comme ici, comprendre une couche conductrice 22. La couche conductrice 22 relie électriquement la deuxième couche active 21 au premier contact supérieur 40. Elle est disposée ici entre la deuxième couche active 21 et le premier contact supérieur 40. Ici, la couche conductrice 22 s’étend sur la deuxième couche active 21 , contre celle-ci. De manière avantageuse, une partie au moins de la couche conductrice 22 s’étend également parallèlement au premier flanc 1211 et en vis-à-vis de ce premier flanc 1211. Cette couche conductrice 22 peut, pour un sélecteur de type OTS, par exemple, être à base de nitrure de titane, de nitrure de tantale, de tungstène, ou de nitrure de tungstène, voire de carbone.
[00120] La couche conductrice 22 et la deuxième couche active 21 du deuxième empilement 20 s’étendent avantageusement, dans la portion en vis-à-vis du premier flanc, à une distance D10 avantageusement inférieure ou égale à 20 nm, voire 10 nm. Il s’agit, en d’autres termes, de la hauteur du sélecteur.
[00121] De la même manière, le troisième empilement vertical 30 peut comprendre une couche conductrice 32 reliant électriquement la troisième couche active 31 au deuxième contact supérieur 50.
[00122] Le premier contact électrique 40 peut comprendre un premier via supérieur 41 qui s’étend par exemple à la verticale du deuxième empilement 20. Afin d’améliorer le contact électrique entre le premier contact 40 et le deuxième empilement 20, celui- ci peut également comprendre une première couche métallique 42, reliant électriquement le deuxième empilement 20, intercalée entre eux. La première couche métallique 42 s’étend par exemple en partie sur le deuxième empilement 20 en recouvrant une partie verticale et une partie planaire dudit deuxième empilement 20. Dans un développement, la première couche métallique 42 est la couche conductrice 22 du deuxième empilement 20. La première couche métallique 42 pourrait aussi former l’une des colonnes d’adressage de la matrice, le via 41 étant un via de connexion de cette colonne, éventuellement déporté par rapport à l’ensemble 1 . [00123] De la même manière, le deuxième contact électrique 50 peut comprendre un deuxième via supérieur 51 s’étendant, par exemple, à la verticale du troisième empilement 30. Il peut également comprendre une deuxième couche métallique 52, reliant électriquement le troisième empilement 30. La deuxième couche métallique 52 peut également s’étendre sur le troisième empilement 30 en recouvrant une partie verticale et une partie planaire.
[00124] Comme déjà indiqué, la deuxième couche active 21 est reliée électriquement à la première électrode supérieure 121 de l’empilement planaire 10. Dans le mode de réalisation des [Fig.1 a] et [Fig.1 b], la deuxième couche active 21 est directement reliée électriquement à la première électrode supérieure 121. Plus précisément, elle vient directement en contact contre le premier flanc 121 1 de cette électrode. Une surface de la deuxième couche active 21 est ainsi au contact de ce flanc 1211. En variante, une couche intermédiaire conductrice pourrait toutefois être intercalée entre la couche active 21 et le premier flanc 1211.
[00125] Ainsi, la deuxième couche active 21 présente une portion disposée entre la couche conductrice 22 du deuxième empilement 20 et la première électrode supérieure 121. Lorsque la deuxième couche active 21 est par exemple de type OxRAM ou CBRAM, l’application d’une différence de potentiel entre la couche conductrice 22 et la première électrode supérieure 121 lors d’une opération initiale de forming (première création d’un filament conducteur) entraîne la formation d’un canal de conduction, dans la deuxième couche active 21 , au niveau d’une zone située en face du premier flanc 1211 , de la première électrode supérieure 121. La position du canal de conduction est donc contrôlée (et, en l’occurrence, elle est elle aussi éloignée des bords - i.e. des extrémités - de la première couche active), permettant de réduire la variabilité du deuxième empilement vertical 20.
[00126] La deuxième couche active 21 peut comprendre une portion planaire, venant en quelque sorte recouvrir une partie de la première électrode supérieure 121 . Afin de conserver la localisation du canal de conduction au niveau du premier flanc 1211 de la première électrode supérieure 121 , l'ensemble 1 peut alors comprendre une couche isolante 141 , 142. Il s’agit par exemple d’une couche en matériau diélectrique, tel que du nitrure de silicium, pourformer notamment un masque dur. Une portion 141 au moins de la couche isolante est disposée entre ladite portion planaire de la deuxième couche active 21 et la première électrode supérieure 121 , pour les isoler électriquement l’une de l’autre. La couche isolante 14 peut également s’étendre de manière continue sur les deux électrodes supérieures 121 , 122 du premier empilement planaire 10, comme pour la variante du premier mode de réalisation représentée sur la [Fig.3],
[00127] La couche isolante 14 est par exemple délimitée par au moins une surface latérale. Lorsque la couche isolante 14 est continue et d’un seul tenant, elle est alors délimitée par une seule surface latérale 1411 , 1422. La surface latérale de la couche isolante 14 comprend deux parties, opposées l’une à l’autre, appelées neuvième flanc 1411 et dixième flanc 1422 dans la suite, par exemple situés dans le prolongement des premier et deuxième flancs 1211 , 1222. Lorsque la couche isolante 14 est divisée en deux portions distinctes 141 , 142, elle est alors limitée par deux surfaces latérales, chacune délimitant une portion 141 , 142. La première portion 141 de la couche isolante peut être située à l’aplomb de la première électrode supérieure 121 , et peut comprendre, en plus du neuvième flanc 1411 , une autre partie de sa surface latérale, appelée ici onzième flanc 1412. De même, la deuxième partie 142 peut être délimitée, en plus du dixième flanc 1422, par un autre flanc appelé douzième flanc 1421. Les onzième et douzième flancs 1412, 1421 sont par exemple situés respectivement dans le prolongement des septième et huitième flancs 1212, 1221 , des première et deuxième électrodes supérieures 121 , 122.
[00128] La [Fig.4] représente schématiquement le deuxième mode de réalisation de l’ensemble 1 de mémoires et de sélecteur. À la différence du mode de réalisation des [Fig.1 a], [Fig.1 b] et [Fig.3], la deuxième couche active 21 du deuxième empilement 20 n’est pas en contact avec la totalité du premier flanc 1211 de la première électrode supérieure 121 .
[00129] En effet, dans ce deuxième mode de réalisation, l’ensemble 1 comprend en outre un espaceur 151 , électriquement isolant, qui s’étend contre une partie de la surface latérale 1211 , 1222 de la première électrode supérieure 121 , et contre la surface latérale 1111 , 1122 de la première couche active 11 . Cet espaceur 151 s’étend notamment contre le troisième flanc 1111 de la première couche active 11 et contre une partie du premier flanc 1211 de la première électrode 121. Il permet de réduire la surface de la deuxième couche active 21 en contact avec le premier flanc 1211 , permettant d’ajuster les propriétés électriques du sélecteur s’établissant dans cette couche. En effet, la réduction de l’épaisseur D3 de la première électrode supérieur 121 peut présenter une limite, notamment technologique. Du fait de la présence de cet espaceur 151 , seule une bande supérieure 12111 de la surface latérale de la première électrode 121 , notamment du premier flanc 1211 , est en contact avec la deuxième couche active 21. Par ailleurs, l’espaceur 151 protège le flanc, 1111 de la première couche active, notamment d’éventuelle contaminations, par exemple lors des étapes de fabrication de l’ensemble, telles que les opérations de formation des deuxième et troisième empilements 20, 30.
[00130] La première électrode supérieure 121 peut également être surmontée d’une couche conductrice supplémentaire 121’, prolongeant verticalement l’électrode supérieure 121 (et son premier flanc 1211 ). De la sorte, le premier flanc 1211 présente une épaisseur totale D3 égale à l’épaisseur initiale D31 de la première électrode 121 plus une épaisseur supplémentaire D32 de la couche conductrice supplémentaire 12T. La bande supérieure 12111 du premier flanc 1211 laissée à nu par l’espaceur 151 peut ainsi être égale à l’épaisseur supplémentaire D32, voire moins.
[00131] Une partie de l’espaceur 151 , ou éventuellement un autre espaceur similaire peut s’étendre partiellement entre, d’une part, le premier empilement et d’autre part, la troisième couche active 31. Il peut notamment s’étendre sur le deuxième flanc 1222 et le quatrième flanc 1122 en ne recouvrant que partiellement le deuxième flanc 1222, afin d’exposer une bande supérieure de la deuxième électrode supérieure, contre laquelle la troisième couche active 31 est en contact.
[00132] La [Fig.5] représente schématiquement, en coupe, le troisième mode de réalisation de l’ensemble 1. À la différence des modes de réalisation des [Fig.1a], [Fig.1 b] et [Fig.4], la première couche active 11 est divisée en deux parties 116, 117. Elle comprend une première partie 116, et une deuxième partie 117 séparée de la première partie 116. La première partie 116 est reliée électriquement entre la première électrode supérieure 121 et l’électrode inférieure 13. La première partie 116 de la première couche active 11 s’étend par exemple à l’aplomb de la première électrode supérieure 121 , dans le prolongement de cette dernière. Elle s’étend également, en partie, sur l’électrode inférieure 13 afin d’établir un contact électrique. La deuxième partie 117 de la couche active 11 s’étend également à l’aplomb de la deuxième électrode supérieure 122, dans le prolongement de cette dernière. De la même manière que la première partie 116, la deuxième partie 117 s’étend, en partie, sur l’électrode inférieure 13, afin d’établir un contact électrique. [00133] Les première et deuxième parties 116, 117 sont avantageusement séparées par la première distance D1. La séparation physique entre les deux parties 116, 117 permet d’isoler électriquement les canaux de conduction pouvant s’établir entre chaque électrode supérieure 121 , 122 et l’électrode inférieure 13. De la sorte les mémoires peuvent être opérés indépendamment l’une de l’autre, même lorsque la distance D1 entre les deux parties 116, 117 est petite, inférieure à 60 nm, voire inférieure à 40 nm. Pour rappel, lorsque la première couche active comprend un matériau ovonique, les canaux de conduction peuvent présenter une dispersion latérale pouvant atteindre 40 nm, voire 60 nm. Les première et deuxième parties 116, 177 peuvent être au contact l’une de l’autre, en restant toutefois séparées l’une de l’autre par une barrière isolante, telle qu’une couche diélectrique.
[00134] La subdivision de la première couche active 11 en deux parties (116 et 117) résulte ici d’une gravure d’ensemble, d’un bloc, d’un empilement initial comprenant une couche active initiale, d’un seul tenant, et, par-dessus, une couche d’électrode supérieure, d’un seul tenant (ladite gravure séparant cette couche d’électrode pour obtenir les première et deuxième électrodes supérieures 121 , 122).
[00135] La [Fig.6] représente schématiquement le quatrième mode de réalisation de l’ensemble 1. À la différence des modes de réalisation des figures précédentes, l'ensemble 1 comprend ici un quatrième empilement mémoire planaire 10’. Le premier empilement planaire 10 et le quatrième empilement planaire 10’ sont orientés en tête- bêche. L’ensemble comprend également une couche isolante 14 s’étendant entre les premier et quatrième empilements planaires 10 et 10’, de manière à les isoler électriquement l’un de l’autre.
[00136] Le quatrième empilement mémoire 10’ comprend une quatrième couche active 16, une troisième électrode 171 et une quatrième électrode 172. La quatrième couche active 16 est également une couche mémoire. Dans cet exemple, la quatrième couche active 16 est divisée en une première partie 161 et une deuxième partie 162.
[00137] Les première et deuxième électrodes supérieures 121 , 122 sont séparées des troisième et quatrième électrodes 171 , 172 par la couche isolante 14. La quatrième couche active 16, ici ses première et deuxième parties 161 , 162, s’étendent sur les troisième et quatrième électrodes 171 , 172, contre et au-dessus de celles-ci. Les troisième et quatrième électrodes 171 , 172 sont avantageusement distinctes et séparées par un isolant 62, tel qu’un matériau diélectrique. Elles n’ont pas de contact électrique direct entre elles et sont ainsi isolées électriquement l’une de l’autre.
[00138] Le premier empilement planaire 10 comprend une électrode inférieure 13, la première couche active 11 étant reliée à l’électrode inférieure 13. Le quatrième empilement planaire 10’ peut également comprendre une cinquième électrode 18, s’étendant sur la quatrième couche active 16, au-dessus de celle-ci. La quatrième couche active 16 est ainsi reliée électriquement entre les troisième et quatrième électrodes 171 , 172 d’une part, et la cinquième électrode 18 d’autre part. La cinquième électrode 18 peut également être reliée électriquement à un via, appelé via supérieur 70’, situé au-dessus du quatrième empilement planaire 10’. Le via supérieur 70’ est disposé entre les premier et deuxième contacts électriques 40, 50, d’un point de vue latéral.
[00139] La troisième électrode 171 est également délimitée par une surface latérale comprenant au moins un flanc 1711 , dit premier flanc additionnel, orienté verticalement. Le premier flanc additionnel 1711 est parallèle au premier flanc 1211 de la première électrode supérieure 121. Le premier flanc additionnel 1711 est préférentiellement aligné avec le premier flanc 1211 de la première électrode supérieure 121 , situés dans le prolongement de celui-ci. En pratique, l’empilement global formé par le premier empilement planaire 10, la couche isolante 14 et le quatrième empilement planaire 10’ qui vient la recouvrir, peut être délimité latéralement lors d’une même opération de gravure, globale, produisant, un même flanc global, d’ensemble, qui s’étend sur toute la hauteur de cet empilement global (et cela sur chaque côté, ou sur chaque face latérale de cet empilement global).
[00140] La deuxième couche active 21 du deuxième empilement vertical 20 s’étend verticalement sur toute une partie de la hauteur de cet empilement global (ici, sur toute la hauteur de cet empilement global, et même plus). Elle s’étend non seulement en vis-à-vis du premier flanc 1211 , de la première électrode supérieure 121 , mais aussi en vis-à-vis du premier flanc additionnel 1711 , de la troisième électrode 171 , parallèlement à ces flancs 1211 , 1711. De cette manière, la deuxième couche active 21 du deuxième empilement vertical 20 peut comprendre deux canaux de conduction 211 , 212 distincts (l’un, 211 , situé en face du premier flanc 1211 , et l’autre, 21 1 , situé en face du premier flanc additionnel 1711 ), adressables indépendamment l’un de l’autre, permettant d’encoder chacun une information distincte. La seule couche active 21 permet ainsi de former deux « sélecteurs » distinctes.
[00141] De même que la deuxième couche active 21 , la troisième couche active 31 s’étend verticalement sur toute une partie de la hauteur de l’empilement global en question (ici, sur toute la hauteur de cet empilement global, et même plus). Elle s’étend non seulement en vis-à-vis d’un deuxième flanc 1222 délimitant en partie la deuxième électrode supérieure 122, mais aussi en vis-à-vis d’un deuxième flanc additionnel 1722 de la quatrième électrode 172, parallèlement à ces flancs 1222, 1722.
[00142] La quatrième couche active 16 est divisée en une première partie 161 et une deuxième partie 162. Ladite première partie 161 s’étend sur la troisième électrode 171 , par exemple dans le prolongement de cette dernière. Ladite deuxième partie 162 s’étend, de la même manière, sur la quatrième électrode 172.
[00143] La cinquième électrode 18 est isolée de chaque empilement verticaux 20, 30. Elle est par exemple isolée au moyen d’espaceurs isolants additionnels 152, s’étendant de part et d’autre de la cinquième électrode 18. La cinquième électrode 18 peut ainsi présenter une largeur plus petite que l’extension latérale de la quatrième couche active 16 (comme pour l’électrode inférieure 13 et la première couche active 11 ). La cinquième électrode 18 présente avantageusement une largeur telle qu’elle présente au moins une partie en vis-à-vis avec chacune des troisième et quatrième électrode 171 , 173.
[00144] La [Fig.2] représente un schéma électrique équivalent de l’ensemble 1 tel que décrit en référence au [Fig.1 a], [Fig.1 b], [Fig.3], [Fig.4] et [Fig.5], La [Fig.2] représente de manière plus large deux ensembles 1 , 1’ tels que décrits ci-dessus, appartenant à une matrice 3 de mémoires résistives. Les ensembles 1 et T sont préférentiellement identiques, connectés entre deux lignes d’adressage 81 a, 81 b et deux colonnes d’adressage 82a, 82b. L’ensemble 1 tel que décrit précédemment est notamment connecté entre une ligne 81 a et deux colonnes 82a, 82b.
[00145] Le schéma électrique de l’ensemble 1 comprend deux circuits connectés à une ligne commune 81 a. Un premier circuit comprend la première portion 114 de la première couche active 11 , reliée en série avec le deuxième empilement vertical 20. Tous deux étant connectés entre l’électrode inférieure 13 et le premier contact électrique 40. L’électrode inférieure 13 est par exemple connectée à la ligne d’adresse 81 a et le premier connecteur électrique est connecté à une première colonne d’adressage 82a. Un deuxième circuit comprend la deuxième portion 115 de la première couche active 11 , reliée en série avec le troisième empilement 30. Tous deux étant connectés entre l’électrode inférieure 13 et le deuxième contact électrique 50. Le deuxième connecteur électrique est connecté à une deuxième colonne d’adressage 82b.
[00146] Le [Table 1 ] ci-dessous présente un schéma de polarisation en tension des lignes et colonnes d’adressage 81 a-b, 82a-b pour réaliser les opérations de programmation d’un état bassement résistif (SET), ou d’effacement (écriture d’un état hautement résistif, ou RESET) dans chacun des premier et deuxième empilements mémoires 20, 30. Il s’agit d’un schéma de polarisation de type « V/2 ». Il existe d’autres schémas de polarisation. Selon le schéma de polarisation « V/2 », la valeur de la tension U appliquée est choisie de sorte que :
U soit supérieure à la tension de programmation d’un circuit 1 S1 R ; et
U/2 soit inférieure à la tension de seuil de la première couche active 11 .
[00147] [Table 1 ]
Figure imgf000038_0001
[00148] L’invention concerne également un procédé de fabrication d’un ensemble 1 de mémoires et de sélecteurs tel que décrit précédemment. Un mode de mise en œuvre dudit procédé est décrit en référence aux [Fig.7a] à [Fig.11 b],
[00149] Les [Fig.9a] et [Fig.9b] représentent quatre premiers empilements intermédiaires 912a, 912b, 912c, 912d. Les quatre premiers empilements intermédiaires peuvent être réalisés simultanément, en vue de fabriquer une matrice 3 de mémoires résistives. La description ci-dessous vise un seul premier empilement intermédiaire 912a. Elle est toutefois transposable aux premiers empilements intermédiaires voisins 912b, 912c, 912d.
[00150] Le premier empilement intermédiaire 912a comprend, par exemple à partir de la surface d’une ligne d’adressage 81 a, un via inférieur 70 et un premier empilement planaire 10 comprenant une électrode inférieure 13, une première couche active 11 , une première électrode supérieure 121 et une deuxième électrode supérieure 122, s’étendant chacune sur la première couche active 11. Les première et deuxième électrodes 121 , 122 sont surmontées d’une couche isolante 14. La première couche active 11 est une couche mémoire. Elle est divisée en deux parties 116, 117 séparées l’une de l’autre. Le premier empilement intermédiaire 912a permet ainsi d’obtenir, à terme, un ensemble 1 selon le mode de réalisation de la [Fig.5],
[00151] Pour obtenir ledit premier empilement intermédiaire 912a, le procédé de fabrication comprend dans un premier temps une étape de formation du premier empilement planaire 10. Cette étape peut comprendre une sous-étape de formation de l’électrode inférieure 13, s’étendant par exemple dans le prolongement du via inférieure 70. Le via inférieur 70 et l’électrode inférieure 13 ne sont pas différenciés sur les [Fig.7a] à [Fig.7b] pour ne pas surcharger les figures. L’électrode inférieure 13 peut être réalisée à base d’un alliage de TiN. Une couche diélectrique 62 enterre la ligne d’adressage 81 a et arase l’électrode inférieure 13.
[00152] Chaque ligne d’adressage 81 a, 81 b et chaque via inférieur 70 peut être réalisé par la mise en œuvre d’un procédé damascène. Il s’agit par exemple du dépôt d’un matériau diélectrique, de la gravure de cavités destinées à former les lignes d’adressage 81 a, 81 b ou les vias inférieurs 70 et le remplissage desdites cavités par un revêtement ou « liner » en anglais, par exemple en nitrure de titane, et un matériau conducteur, par exemple du tungstène, suivi d’un polissage mécano-chimique (ou CMP). Les lignes d’adressage 81 a, 81 b sont enterrées dans la couche diélectrique 61 . Chaque via inférieur 70 traverse la couche diélectrique 61 .
[00153] Chaque électrode inférieure 13 est réalisée dans le prolongement de chaque via inférieur. Ladite couche diélectrique 61 et chaque électrode inférieur 13 sont mis à niveau par exemple au moyen d’une planarisation.
[00154] L’étape de formation comprend en outre une sous-étape de formation d’une première couche 910a, s'étendant parallèlement au plan P, tel qu’illustré par les [Fig.7a] et [Fig.7b], Le plan P correspond par exemple à la surface de l’électrode inférieure 13 et de la couche diélectrique 61 sur laquelle la première couche 910a repose. La première couche 910a est destinée à former la première couche active 11 . Le premier empilement planaire 10 assurera la fonction de mémoire (double mémoire, par exemple). [00155] L’étape de formation du premier empilement 10 comprend également une sous-étape de formation d’une deuxième couche 910b, destinée à former les première et deuxième électrodes supérieures 121 , 122. La deuxième couche 910b s'étend parallèlement au plan P, et repose sur la première couche 910a. La deuxième couche 910b est formée à partir d’un alliage conducteur, par exemple en TiN.
[00156] L’étape de formation comprend également une sous-étape de délimitation des première et deuxième couches 910a, 910b de manière à former la première couche active 11 . La première couche active 11 est ainsi délimitée par des troisième et quatrième flancs 1111 , 1122.
[00157] La sous-étape de délimitation est également réalisée de manière à obtenir la première électrode supérieure 121 et la deuxième électrode supérieure 122. La première électrode supérieure 121 est ainsi délimitée latéralement par au moins un premier flanc 1211 et la deuxième électrode supérieure 122 est délimitée par au moins un deuxième flanc 1222. En pratique, la première couche active 11 et les électrodes supérieures 121 , 122 sont délimitées latéralement lors d’une même étape de gravure.
[00158] La séparation des première et deuxième électrode supérieures 121 , 122 est également réalisée lors de la sous-étape de délimitation. La délimitation est par exemple réalisée par une première gravure, telle qu’illustrée par les [Fig.8a] et [Fig. 8b], formant une tranchée divisant la deuxième couche 910a en deux parties, destinée à former les électrodes supérieures 121 , 122. Une deuxième gravure, telle qu’illustrée par les [Fig.9a] et [Fig.9b], délimite alors le pourtour du premier empilement planaire 10.
[00159] Après la première gravure, la tranchée peut être rempli avec un matériau diélectrique 62. Après dépôt, le matériau diélectrique 62 est avantageusement planarisé de manière à être à fleur de la surface supérieure des électrodes supérieures.
[00160] La première couche 910a peut également être divisée en deux parties lors de la première gravure. Ainsi, au terme de la deuxième gravure, la première couche active 11 comprend deux parties 116, 117 distinctes, dans le prolongement des première et deuxième électrodes supérieures 121 , 122.
[00161] Le premier empilement intermédiaire 912a peut également comprendre une couche isolante 14, s’étendant sur les électrodes supérieures 121 , 122. Auquel cas le procédé peut également comprendre une sous-étape de dépôt d’une couche isolante sur les premières et deuxièmes couches 910a, 910b de sorte que la délimitation de ces dernières permette également de délimiter la couche isolante 14. Le dépôt de la couche isolante peut intervenir entre les première et deuxième gravures décrites précédemment. De la sorte, la couche isolante 14 s’étend de manière continue de la première électrode supérieure 121 à la deuxième électrode supérieure 122.
[00162] Les [Fig.10a] et [Fig.10b] représentent un deuxième empilement intermédiaire 913a comprenant une couche active globale 9131 , recouvrant le premier empilement planaire 10 et la surface de la couche diélectrique 62 non-recouverte par les empilements planaire 10. La couche active globale 9131 est destinée à former les deuxième et troisième couches actives 21 , 31 des premier et deuxième empilements verticaux 20, 30. Elle est par exemple formée à base d’un alliage ovonique tel que le Ge-Se-Sb-N.
[00163] Le deuxième empilement intermédiaire 913a peut également comprendre une couche conductrice globale 9132 s’étend sur la couche active globale 9131 , destinée à former les couches conductrices 22, 32 des deuxième et troisième empilements 20, 30. Il peut également comprendre une couche conductrice additionnelle, destinée à former une partie au moins des premier et deuxième contacts électrique 40, 50. Ici, la couche conductrice additionnelle peut être destinée, après gravure, à former des colonnes d’adressage de la matrice.
[00164] La formation des deuxième et troisième empilements 20, 30 comprend dans un premier temps une sous-étape de dépôt de la couche active globale 9131 sur le premier empilement planaire 10 et sur la couche diélectrique 61. Une première partie au moins de la couche active globale 9131 s’étend parallèlement au premier et deuxième flancs 1211 , 1222 des électrodes supérieures 121. Elle s’étend notamment au moins en partie en vis-à-vis du premier flanc 1211 de la première électrode supérieure 121 et du deuxième flanc 1222 de la deuxième électrode supérieure 122. Le dépôt de la couche active globale 9131 est réalisé de manière conforme, par exemple de manière à présenter une épaisseur sensiblement constante en tout point. Par sensiblement constante, on entend à 20% près au moins, par exemple à 10% ou même 5% près, voire mieux. Ce dépôt conforme est réalisé par exemple par « ALD » (pour « Atomic Layer Dépositions » en anglais). [00165] Le procédé peut en outre comprendre une sous-étape de dépôt de la couche conductrice 9132, par exemple par dépôt conforme, de sorte qu’elle s’étende sur la couche active globale 9131 . Le procédé peut également comprendre une sous- étape de dépôt de la couche conductrice additionnelle, par exemple également par dépôt conforme, de sorte qu’elle s’étende sur la couche conductrice 9132.
[00166] Les [Fig.11 a] et [Fig.11 b] représentent un ensemble 1 , différent du deuxième empilement intermédiaire 913a des [Fig.10a] et [Fig.10b] en ce qu’il comprend des deuxième et troisième empilements 20, 30, disposés de part et d’autre du premier empilement planaire 10.
[00167] Pour obtenir les deuxième et troisième empilements sélecteurs 20, 30, le procédé comprend la gravure de la couche active globale 9131 de manière à la séparer en une deuxième couche active 21 et une troisième couche active 31 . La gravure est réalisée de sorte qu’une première partie au moins de la deuxième couche active 21 s’étende parallèlement au premier flanc 121 1 de la première électrode supérieure 121 , en vis-à-vis de ce premier flanc 1211 et de sorte qu’une deuxième partie au moins de la troisième couche active 31 s'étende parallèlement au deuxième flanc 1222 de la deuxième électrode supérieure de mémoire 122, en vis-à-vis de ce deuxième flanc 1222.
[00168] La gravure peut être stoppée avant d’atteindre la couche isolante 14. Toutefois, selon un développement, la couche active globale 9131 et le premier empilement planaire 10 pourraient être gravé en une seule fois, divisant ainsi chaque couche en deux parties distinctes. Quoiqu’il en soit, la gravure est stoppée avant d’atteindre l’électrode inférieure 13.
[00169] L’étape de gravure 922 peut également graver dans le même temps la couche conductrice 9132 en deux parties de sorte qu’elles forment respectivement les couches conductrice 22, 32, s’étendant par exemple respectivement sur les deuxième et troisième couches actives 21 , 31 . Pour que l’ensemble formé soit fonctionnel, il est nécessaire que l’étape de gravure divise au moins la couche 9132.
[00170] La formation des contacts électrique 42, 52 est par exemple réalisée au même moment que l’étape de gravure de la couche conductrice 9132. Elle permet ainsi de séparer électriquement les contact électriques 42, 52 les uns des autres. [00171] L’étape de gravure peut également permettre de séparer électriquement les deuxièmes empilements intermédiaires 913b, 913c, 913d voisins en séparant les couches 9131 , 9132 déposées sur chaque premier empilement planaire 10.
[00172] Les [Fig.11 a] et [Fig.11 b] représentent des ensembles 1 de mémoire résistive 1 formant une matrice 3 de mémoires résistives. Chacun des deuxième et troisième empilements vertical 20, 30 sont reliés à des colonnes d’adressage distinctes. Afin de connecter chaque empilement vertical 20, 30, le procédé peut comprendre la formation de colonne d’adressage. Pour cela, les ensembles 1 sont enterrés sous une couche complémentaire de diélectrique 62. La couche complémentaire de diélectrique 62 est mise à niveau de chaque contact électrique par planarisation. Ensuite les colonnes d’adressage sont formées, par exemple par la mise en œuvre d’un procédé damascène.

Claims

42 REVENDICATIONS
[Revendication 1 ] Ensemble (1 ) comprenant au moins deux sélecteurs disposés électriquement en parallèle entre eux et étant chacun électriquement connecté en série à une couche mémoire formant au moins deux mémoires résistives non volatiles distinctes associées chacune, respectivement, à l’un des deux sélecteurs, l’ensemble comportant :
- un premier empilement (10) planaire, comprenant :
- une première couche active (11 ) qui s'étend parallèlement à un plan (P) horizontal donné, la première couche active (11 ) étant ladite couche mémoire ; et
- une première électrode supérieure (121 ) et une deuxième électrode supérieure (122) qui s'étendent toutes deux sur la première couche active (11 ) et qui sont isolées électriquement l’une de l’autre, la première électrode supérieure (121 ) étant délimitée latéralement par une surface latérale (1211 , 1212), la deuxième électrode supérieure (122) étant délimitée latéralement par une autre surface latérale (1221 , 1222), une couche isolante (62) s’étendant entre une partie de la surface latérale (1212) de la première électrode supérieure (121 ) et une partie de la surface latérale (1221 ) de la deuxième électrode supérieure (122) pour isoler électriquement la première électrode supérieure (121 ) de la deuxième électrode supérieure (122) ;
- un deuxième empilement (20), qui s’étend de manière oblique ou perpendiculaire par rapport audit plan (P), comprenant une deuxième couche active (21 ), une partie au moins de la deuxième couche active (21 ) s’étendant en vis-à-vis d’une autre partie (1211 ) de la surface latérale de la première électrode supérieure (121 ), la deuxième couche active (21 ) étant en contact électrique avec la première électrode supérieure (121 ), la deuxième couche active (21 ) étant une couche sélectrice ; 43
- un troisième empilement (30), qui s’étend de manière oblique ou perpendiculaire par rapport audit plan (P), comprenant une troisième couche active (31 ), une partie au moins de la troisième couche active (31 ) s'étendant en vis-à-vis d’une autre partie (1222) de la surface latérale de la deuxième électrode supérieure (122), la troisième couche active (32) étant en contact électrique avec la deuxième électrode supérieure (122) la troisième couche active (21 ) étant une autre couche sélectrice ;
- les deuxième et troisième couches actives (21 , 31 ) étant disjointes, sans contact électrique direct entre elles.
[Revendication 2] Ensemble (1 ) selon la revendication précédente,
- comprenant une électrode inférieure (13), qui s’étend sous la première couche active (11 ), parallèlement à celle-ci, et qui est en contact électrique avec une face inférieure (115) de la première couche active (11 ), dans lequel
- une partie au moins de la première électrode supérieure (121 ) est située à l’aplomb de l’électrode inférieure (13), en se superposant à l’électrode inférieure (13), en projection selon une direction perpendiculaire audit plan (P), et dans lequel
- une partie au moins de la deuxième électrode supérieure (122) est située à l’aplomb de l’électrode inférieure (13), en se superposant à l’électrode inférieure (13), en projection selon une direction perpendiculaire audit plan (P).
[Revendication 3] Ensemble (1 ) selon la revendication précédente, dans lequel au moins une des électrodes supérieures (121 , 122) se superpose uniquement partiellement à l’électrode inférieure (13).
[Revendication 4] Ensemble (1 ) selon la revendication 2 ou 3, dans lequel : les première et deuxième électrodes supérieures (121 , 122) sont séparées l’une de l’autre, selon une direction (X) horizontale donnée, par un écart (D1 ) donné, et dans lequel 44
- selon ladite direction (X), la première électrode supérieure (121 ) se superpose à l’électrode inférieure (13) sur une distance qui est inférieure audit écart (D1 ).
[Revendication 5] Ensemble (1 ) selon l’une des revendications 2 à 4, dans lequel la première couche active (11 ) s’étend latéralement au-delà de l’électrode inférieure (13), en débordant sur une couche diélectrique (61 ) qui entoure l’électrode inférieure (13).
[Revendication s] Ensemble (1 ) selon l’une des revendications précédentes, dans lequel :
- la première couche active (11 ) est délimitée latéralement par une surface latérale (1111 , 1122), et
- l’ensemble (1 ) comprend en outre un espaceur (151 ) électriquement isolant qui s’étend au moins contre la surface latérale (1111 , 1122) de la première couche active (11 ), en recouvrant au moins en partie cette surface latérale (1111 , 1122).
[Revendication 7] Ensemble (1 ) selon la revendication précédente, dans lequel l’espaceur (151 ) recouvre aussi, en partie uniquement, la surface latérale (1211 , 1222) d’au moins une des première et deuxième électrodes supérieures (121 , 122).
[Revendication s] Ensemble (1 ) selon l’une des revendications précédentes, dans lequel les première et deuxième électrodes supérieures (121 , 122) sont au contact direct de la première couche active (11 ).
[Revendication 9] Ensemble (1 ) selon l’une des revendications précédentes, dans lequel le premier empilement planaire (10) comprend une couche isolante (14) qui s’étend au-dessus des première et deuxième électrodes supérieures (121 , 122).
[Revendication 10] Ensemble (1 ) selon la revendication précédente, comprenant un quatrième empilement (10’), planaire, disposé sur la couche isolante (14), le quatrième empilement comprenant :
- une quatrième couche active (16) qui s'étend parallèlement audit plan (P), la quatrième couche active (16) étant une couche mémoire ;
- une troisième et une quatrième électrodes (171 , 172) qui s'étendent parallèlement audit plan (P), entre la quatrième couche active (16) et la couche isolante (14), et qui sont isolées électriquement l’une de l’autre, la troisième électrode (171 ) étant délimitée latéralement par une surface latérale (1711 ), la quatrième électrode (172) étant délimitée latéralement par une autre surface latérale (1722), une couche isolante s’étendant entre une partie de la surface latérale de la troisième électrode (171 ) et une partie de la surface latérale de la quatrième électrode (172) pour isoler électriquement la troisième électrode de la quatrième électrode ; dans lequel la deuxième couche active (21 ) se prolonge au-delà de la surface latérale (1211 ) de la première électrode supérieure (121 ), en s’étendant le long d’une partie (1711 ) de la surface latérale de la troisième électrode (171 ), et dans lequel la troisième couche active (31 ) se prolonge au-delà de la surface latérale (1222) de la deuxième électrode supérieure (122) en s’étendant le long d’une partie (1722) de la surface latérale de la quatrième électrode (172).
[Revendication 11 ] Ensemble (1 ) selon la revendication précédente, dans lequel le quatrième empilement comprend :
- une cinquième électrode (18), qui s’étend au-dessus de la quatrième couche active (16), en contact électrique avec la quatrième couche active, et
- un troisième espaceur (152) électriquement isolant qui recouvre une surface latérale (181 , 182) de la cinquième électrode (18).
[Revendication 12] Ensemble (1 ) selon l’une des revendications 1 à 11 , dans lequel la première couche active (11 ), commune aux deuxième et troisième empilements (20, 30), est continue, d’un seul tenant.
[Revendication 13] Ensemble (1 ) selon l’une des revendications 1 à 11 , dans lequel la première couche active (11 ) est divisée en une première partie (116) et une deuxième partie (117) disjointes, la première partie (116) de la couche active (11 ) s’étendant sous la première électrode supérieure (121 ), la deuxième partie (117) de la couche active (11 ) s’étendant sous la deuxième électrode supérieure (122).
[Revendication 14] Matrice (3) de mémoires résistives comprenant une pluralité d’ensembles (1 ) selon l’une des revendications précédentes, dans laquelle, pour chaque ensemble (1 , 1’) : - le premier empilement planaire (10) de l’ensemble (1 ) est relié électriquement à une ligne d’adressage (81 a) de la matrice,
- les deuxième et troisième empilements verticaux (20, 30) de l’ensemble (1 ) sont reliés électriquement, respectivement, à deux colonnes d’adressage (82a, 82b) de la matrice, les deux colonnes d’adressage étant distinctes.
[Revendication 15] Procédé de fabrication d’un ensemble (1 ) comprenant au moins deux sélecteurs disposés électriquement en parallèle entre eux et étant chacun électriquement connecté en série à une couche mémoire formant au moins deux mémoires résistives non volatiles distinctes associées chacune, respectivement, à l’un des deux sélecteurs, le procédé comprenant les étapes suivantes :
- formation d’un premier empilement planaire (10) comprenant :
- un dépôt d’une première couche active (11 ) qui s'étend parallèlement à un plan (P) horizontal donné, la première couche active étant ladite couche mémoire (11 ) ; et
- un dépôt d’une première électrode supérieure (121 ) et d’une deuxième électrode supérieure (122) qui s'étendent toutes deux sur la première couche active (11 ) et qui sont isolées électriquement l’une de l’autre, la première électrode supérieure (121 ) étant délimitée latéralement par une surface latérale (1211 , 1212), la deuxième électrode supérieure (122) étant délimitée latéralement par une autre surface latérale (1221 , 1222), une couche isolante (62) s’étendant entre une partie de la surface latérale (1212) de la première électrode supérieure (121 ) et une partie de la surface latérale (1221 ) de la deuxième électrode supérieure (122) pour isoler électriquement la première électrode supérieure (121 ) de la deuxième électrode supérieure (122) ;
- formation d’un deuxième empilement (20), qui s’étend de manière oblique ou perpendiculaire par rapport audit plan (P), comprenant une deuxième couche active (21 ), une partie au moins de la deuxième couche active (21 ) s’étendant en vis-à-vis d’une autre partie (1211 ) de la surface latérale de la première électrode supérieure (121 ), la deuxième 47 couche active (21 ) étant en contact électrique avec la première électrode supérieure (121 ), la deuxième couche active (21 ) étant une couche sélectrice ;
- formation d’un troisième empilement (30), qui s’étend de manière oblique ou perpendiculaire par rapport audit plan (P), comprenant une troisième couche active (31 ), une partie au moins de la troisième couche active (31 ) s'étendant en vis-à-vis d’une autre partie (1222) de la surface latérale de la deuxième électrode supérieure (122), la troisième couche active (32) étant en contact électrique avec la deuxième électrode supérieure (122), la troisième couche active (31 ) étant une autre couche sélectrice.
[Revendication 16] Procédé selon la revendication précédente, dans lequel les étapes de formation des deuxième et troisième empilements sont réalisées en exécutant les étapes suivantes :
- dépôt conforme d’une couche active globale (9131 ), une première partie de la couche active globale (9131 ) s’étendant en vis-à-vis de la surface latérale (1211 ) de la première électrode supérieure (121 ), la première partie de la couche active globale (9131 ) étant en contact électrique avec la première électrode supérieure (121 ), une deuxième partie de la couche active globale (9131 ) s’étendant en vis-à-vis de la surface latérale (1222) de la deuxième électrode supérieure (122), la deuxième partie de la couche active globale (9131 ) étant en contact électrique avec la deuxième électrode supérieure (121 ) ;
- séparer la couche active globale (9131 ) en au moins ladite deuxième couche active (21 ) et ladite une troisième couche active (31 ), disjointes.
PCT/EP2022/087638 2021-12-23 2022-12-22 Ensemble comprenant au moins deux sélecteurs et deux mémoires résistives non-volatiles, matrice et procédé de fabrication associés WO2023118522A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FRFR2114399 2021-12-23
FR2114399A FR3131438A1 (fr) 2021-12-23 2021-12-23 Ensemble comprenant au moins deux sélecteurs et deux mémoires résistives non-volatiles, matrice et procédé de fabrication associés

Publications (1)

Publication Number Publication Date
WO2023118522A1 true WO2023118522A1 (fr) 2023-06-29

Family

ID=80933731

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2022/087638 WO2023118522A1 (fr) 2021-12-23 2022-12-22 Ensemble comprenant au moins deux sélecteurs et deux mémoires résistives non-volatiles, matrice et procédé de fabrication associés

Country Status (2)

Country Link
FR (1) FR3131438A1 (fr)
WO (1) WO2023118522A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140175371A1 (en) * 2012-12-21 2014-06-26 Elijah V. Karpov Vertical cross-point embedded memory architecture for metal-conductive oxide-metal (mcom) memory elements
US20180047787A1 (en) * 2016-08-09 2018-02-15 Tokyo Electron Limited Nonvolatile Storage Device and Method of Fabricating Nonvolatile Storage Device
FR3100368A1 (fr) * 2019-08-30 2021-03-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif mémoire non-volatile de type filamentaire

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140175371A1 (en) * 2012-12-21 2014-06-26 Elijah V. Karpov Vertical cross-point embedded memory architecture for metal-conductive oxide-metal (mcom) memory elements
US20180047787A1 (en) * 2016-08-09 2018-02-15 Tokyo Electron Limited Nonvolatile Storage Device and Method of Fabricating Nonvolatile Storage Device
FR3100368A1 (fr) * 2019-08-30 2021-03-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif mémoire non-volatile de type filamentaire

Also Published As

Publication number Publication date
FR3131438A1 (fr) 2023-06-30

Similar Documents

Publication Publication Date Title
EP3750199B1 (fr) Memoire resistive 3d
WO2010012683A1 (fr) Dispositif memoire et memoire cbram a fiabilite amelioree
EP0957403A1 (fr) Fusible de circuit intégré à point de claquage localisé
EP3787050B1 (fr) Dispositif mémoire non-volatile de type filamentaire
FR3027450A1 (fr) Dispositif memoire non volatile hybride et procede de fabrication d&#39;un tel dispositif
EP4092750B1 (fr) Memoire 1t1r a structure 3d
EP3510644B1 (fr) Cellule memoire non-volatile resistive a base d&#39;oxyde et son procede de fabrication
FR3059157A1 (fr) Procede de fabrication d’une memoire resistive
EP2706582B1 (fr) Cellule mémoire à changement de phase
WO2023118522A1 (fr) Ensemble comprenant au moins deux sélecteurs et deux mémoires résistives non-volatiles, matrice et procédé de fabrication associés
WO2023118527A1 (fr) Ensemble comprenant au moins deux mémoires résistives non-volatiles et deux sélecteurs, matrice et procédé de fabrication associés
WO2023118519A1 (fr) Ensemble comprenant au moins deux mémoires résistives non-volatiles et un sélecteur, matrice et procédés de fabrication associés
FR3076081A1 (fr) Cellule elementaire comportant une memoire resistive et un selecteur, etage et matrice d&#39;etages comportant une pluralite de ces cellules et procede de fabrication associe
EP3510598B1 (fr) Dispositif de sélection d&#39;une cellule mémoire
EP4117038B1 (fr) Circuit mémoire comprenant une pluralité de cellules mémoire 1t1r
EP3404730A1 (fr) Memoire non volatile favorisant une grande densite d&#39;integration
EP3965177A1 (fr) Memoire resistive a zone de commutation entre deux regions dielectriques de dopages et/ou constantes dielectriques different(e)s
EP3890024B1 (fr) Puce électronique à deux mémoires à changement de phase et procédé de fabrication
EP2684228B1 (fr) Dispositif électronique de type mémoire
FR3122772A1 (fr) Dispositif comportant des elements de compensation de la variabilite locale de potentiel electrostatique
FR3126086A1 (fr) Système électronique à écriture non-volatile par contrôle électrique et à lecture par effet Hall
FR2979467A1 (fr) Dispositif microelectronique dote de cellules memoires resistives empilees
EP1494287A1 (fr) Element DRAM comprenant deux cellules de stockage et son procéde de fabrication
FR2785080A1 (fr) Cellule memoire dram

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22838880

Country of ref document: EP

Kind code of ref document: A1