WO2023052262A1 - Bauelement mit einer mehrzahl von halbleiterchips - Google Patents

Bauelement mit einer mehrzahl von halbleiterchips Download PDF

Info

Publication number
WO2023052262A1
WO2023052262A1 PCT/EP2022/076517 EP2022076517W WO2023052262A1 WO 2023052262 A1 WO2023052262 A1 WO 2023052262A1 EP 2022076517 W EP2022076517 W EP 2022076517W WO 2023052262 A1 WO2023052262 A1 WO 2023052262A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chips
component
layer
contact layers
carrier
Prior art date
Application number
PCT/EP2022/076517
Other languages
English (en)
French (fr)
Inventor
Gunnar Petersen
Andreas Reith
Daniel Richter
Original Assignee
Ams-Osram International Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams-Osram International Gmbh filed Critical Ams-Osram International Gmbh
Priority to CN202280065014.4A priority Critical patent/CN118020157A/zh
Priority to DE112022003398.3T priority patent/DE112022003398A5/de
Publication of WO2023052262A1 publication Critical patent/WO2023052262A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S41/00—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps
    • F21S41/10—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source
    • F21S41/14—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source characterised by the type of light source
    • F21S41/141—Light emitting diodes [LED]
    • F21S41/151—Light emitting diodes [LED] arranged in one or more lines
    • F21S41/153—Light emitting diodes [LED] arranged in one or more lines arranged in a matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Definitions

  • a component with a plurality of semiconductor chips is specified.
  • the component is a module, for example a light module, with a plurality of semiconductor chips for a headlight.
  • a light module for a headlight generally has a plurality of semiconductor chips, in particular a plurality of discrete so-called CSPs (chip-size packages).
  • Such semiconductor chips should be arranged as closely as possible to one another, with the semiconductor chips each being connected efficiently both electrically and thermally.
  • the electrical and thermal connections of the semiconductor chips are often located directly below the light-emitting surfaces of the semiconductor chips.
  • the electrical connection and the thermal connection of the semiconductor chips therefore represent major technical challenges.
  • the lateral distances between the semiconductor chips often cannot be chosen to be arbitrarily small, so that in some cases there may be a risk that the entire luminous surface of the component or the light module is not designed to be continuous.
  • a possible solution to this problem is the use of IC chips (integrated circuit chips) on which the semiconductor chips are mounted. As a result, small distances between the semiconductor chips and a homogeneous luminous surface can be realized in many cases. However, this approach is very expensive.
  • One object is a compact and inexpensive component, in particular a compact and inexpensive Light module to be specified with the most homogeneous possible luminous area and safer thermal and electrical connection.
  • the latter has a plurality of semiconductor chips, with the thermal connection and the electrical connection of the semiconductor chips being separate from one another.
  • the semiconductor chips are arranged on a common thermal connection pad, the common thermal connection pad not being set up for making electrical contact with the semiconductor chips or other electrical or optoelectronic components.
  • the thermal connection pad can be a common carrier layer, in particular a common metallic carrier layer.
  • the component can have a plurality of contact layers which are set up for making electrical contact with the component and thus for making electrical contact with the semiconductor chips.
  • contact layers are laterally spaced from the common thermal connection pad or from the common carrier layer.
  • the contact layers can have surfaces that form contact pads or soldering areas.
  • the semiconductor chips can be arranged exclusively on the carrier layer. For example, in a top view, the semiconductor chips do not have any overlaps with the contact layers, except for possible electrical connections.
  • the common Carrier layer and the contact layers can be formed from the same material or from different materials.
  • the component has a carrier on which the semiconductor chips are arranged.
  • a carrier is in particular different from a pure chip carrier.
  • the carrier can have a carrier layer and a plurality of contact layers, the contact layers being arranged in lateral directions next to one another and next to the carrier layer.
  • the carrier can have a housing body, with the housing body being formed in particular from an electrically insulating housing material.
  • the carrier layer and the contact layers can be directly adjacent to the housing material, as a result of which the carrier layer and the contact layers are mechanically connected to one another.
  • the housing material can be applied to and around the carrier layer and the contact layers by a casting process or a plastic molding process.
  • a number of carriers for a number of components can be produced simultaneously by the casting process or plastic molding process.
  • the housing material can be applied, for example by a casting process or a plastic molding process, to and around the carrier layers that are initially in particular contiguous and to and around the contact layers that are initially, for example, partially contiguous, before the carrier or the components are separated. After singulation, side surfaces of the components and/or the carrier can have traces of singulation.
  • the contact layers and the carrier layer of a single Carrier or an isolated component on the side faces of the isolated carrier or the isolated component may be exposed in some areas.
  • the housing body is a molded body.
  • a potting process or a plastic molding process is generally understood to be a process with which a molding compound, in this case the housing body, is configured according to a predetermined shape, preferably under the action of pressure, and is cured if necessary.
  • the term "casting process” or "plastic shaping process” includes at least dosing/dispensing (dispensing), jet dispensing (j etting), spraying (molding), injection molding (injection molding), transfer molding and Compression molding.
  • the housing body is formed from the housing material, in particular from a plastic material, for example from a casting material or from a castable material. It is possible for the housing body to be formed by means of a film-supported casting process (film-assisted molding).
  • the carrier is a QFN (Quad Flat Noleads) carrier.
  • QFN Quad Flat Noleads
  • the contact layers and/or the carrier layer in particular do not protrude laterally from the housing body. In this case, however, it is possible for the contact layers and/or the carrier layer to terminate flush with the housing body in some areas.
  • the carrier can have side faces which are formed in some areas by surfaces of the housing body and in some areas by surfaces of the contact layers and/or the carrier layer.
  • the carrier has a front side and a back side facing away from the front side, the Contact layers and/or the carrier layer can/can be freely accessible both on the front and on the back.
  • the contact layers and/or the carrier layer can/can extend through the housing body along the vertical direction.
  • a lateral direction is understood as meaning a direction which runs in particular parallel to a main extension surface of the carrier, for example parallel to a mounting surface of the carrier.
  • a vertical direction is understood as meaning a direction which is in particular perpendicular to the main extension surface of the carrier or to the mounting surface of the carrier. The vertical direction and the lateral direction are orthogonal to each other.
  • the semiconductor chips are set up in particular to generate electromagnetic radiation, for example in the infrared, visible or ultraviolet spectral range.
  • the semiconductor chips are light emitting diodes (LEDs).
  • the housing material can be a potting material, in particular a radiation-opaque potting material.
  • a component in at least one embodiment, it has a plurality of semiconductor chips and a carrier.
  • the carrier has a common metallic carrier layer with a mounting area on which the semiconductor chips are arranged.
  • the semiconductor chips are thermally but not electrically conductively connected to the common metallic carrier layer.
  • the carrier has a plurality of contact layers which are arranged in lateral directions next to one another and next to the common carrier layer.
  • the contact layers are for set up electrical contacting of the semiconductor chips. In particular, the contact layers are thus set up for making electrical contact with the component.
  • the carrier has an electrically insulating housing material which holds the common metallic carrier layer and the contact layers together, the common metallic carrier layer and the contact layers being adjacent to the housing material and being electrically insulated from one another by the electrically insulating housing material.
  • the semiconductor chips can be arranged very close to one another on the mounting surface, in particular very close to one another on the common carrier layer. Lateral distances between the semiconductor chips or between the rows of semiconductor chips, for example all lateral distances between the adjacent semiconductor chips, can be less than 150 pm, less than 100 pm, less than 80 pm or less than 60 pm, for example between 150 pm and inclusive 30 pm, between 100 pm and 30 pm inclusive, between 100 pm and 40 pm inclusive, between 80 pm and 40 pm inclusive, between 60 pm and 30 pm inclusive or between 50 pm and 30 pm inclusive.
  • the semiconductor chips are electrically connected, for example, by electrical connections that are implemented, for example, in the form of wire connections, such as bonding wire connections, or in the form of planar electrical connections. From the semiconductor chips, which are in particular arranged exclusively on the carrier layer, electrical connections can be routed laterally outwards to the contact layers.
  • the contact layers can Have surfaces that are designed as soldering pads or as contact pads.
  • the electrical connections can bridge intermediate areas between the common carrier layer and the contact layers. The intermediate areas can be filled with the housing material. Thus, the thermal path can be separated from the electrical path.
  • pn junctions of the semiconductor chips are not electrically conductively connected to the common carrier layer. The semiconductor chips can therefore be placed particularly close to one another on the common carrier layer without the risk of short circuits.
  • the semiconductor chips have chip carriers or rear sides, the chip carriers or the rear sides facing the common carrier layer and being designed to be electrically insulating.
  • the semiconductor chips each have a chip carrier which is arranged facing the common carrier layer.
  • the chip carrier or the rear side of the chip carrier is designed to be electrically insulating.
  • the chip carrier is an electrically insulating substrate, such as a ceramic substrate or an electrically insulating growth substrate.
  • the rear side of the semiconductor chip can be formed directly by a surface of the chip carrier. Alternatively or additionally, it is possible for the chip carrier to have an electrically insulating final layer.
  • the chip carrier it is possible for the chip carrier to have an electrically conductive main body, with the electrically conductive main body being covered by the electrically insulating final layer and thus being electrically insulated from the metallic carrier layer.
  • the back of the Chip carrier formed by a surface of the electrically insulating final layer.
  • the semiconductor chips With the use of semiconductor chips whose rear sides are designed to be electrically insulating, it is possible to mount the semiconductor chips particularly close to a thermal connection pad, in particular to the common carrier layer. Since the vertical distance between the common carrier layer and the semiconductor chips is particularly small in this case, the semiconductor chips can be cooled particularly efficiently during operation of the component.
  • the connecting layer can be an adhesive layer or a solder layer. In particular, the connecting layer directly adjoins both the mounting area and the semiconductor chips.
  • the semiconductor chips are electrically conductively connected to the contact layers via wire connections, in particular via bonding wire connections.
  • the semiconductor chips can be electrically conductively connected to the contact layers via planar electrical connections.
  • the semiconductor chips each have electrical contact points that are located on the front sides of the semiconductor chips.
  • the semiconductor chips can only be contacted electrically via their front sides.
  • the electrical contact points are located on the side of the luminous area of the respective semiconductor chip.
  • the electric Pads may be located at the same vertical height or offset vertically.
  • the carrier has a front side and a rear side facing away from the front side, the front side comprising the mounting area.
  • the contact layers can be accessible both on the front and on the back of the carrier. In other words, the contact layers can be designed so that they are exposed in some areas both on the front side and on the back side of the carrier.
  • the contact layers can extend through the housing body along the vertical direction. It is also possible for the carrier layer to extend through the housing body along the vertical direction.
  • the contact layers and the carrier layer can be formed from the same material or from different materials. For example, it is possible that the contact layers and the carrier layer are originally formed from a common metal layer. In order to form the contact layers and the carrier layer, the common metal layer is structured, for example etched, and optionally separated after the formation of the housing body. In this sense, the carrier layer and the contact layers form a lead frame of the carrier or of the component.
  • the carrier layer and/or the contact layers can/can
  • Such areas can be stepped.
  • the support layer is partially, approximately half, etched at such areas.
  • these areas form anchoring structures to which the housing material is anchored. This prevents or makes it more difficult for the housing body to shift or become detached from the carrier layer or from the contact layers.
  • the semiconductor chips are set up to generate electromagnetic radiation when the component is in operation.
  • the semiconductor chips are light emitting diodes (LEDs).
  • the semiconductor chips are arranged in at least one row or in at least two rows on the mounting area.
  • the semiconductor chips can be controlled individually via the majority of the contact layers, or they can be connected in series or in parallel. It is also possible for the semiconductor chips to be arranged in a matrix-like manner, that is to say in a plurality of rows and columns, on the mounting surface. Furthermore, it is possible for the semiconductor chips to be arranged in exactly one row or exactly two rows on the mounting surface.
  • the component has a housing body.
  • the housing body is formed from the housing material.
  • the component is designed, for example, as a QFN component (Quad Flat Noleads).
  • QFN component Quad Flat Noleads
  • the contact layers in particular are at most flush with the housing body in lateral directions. In other words, the contact layers do not project laterally beyond the housing body.
  • the component, in particular the carrier of the component can have side surfaces which are partially formed by surfaces of the housing body and partially by surfaces of the contact layers. Within the framework of the manufacturing tolerances, the contact layers therefore do not project laterally beyond the housing body.
  • the component or the carrier of the component has no electrical contact structures that are partially embedded in the housing body and protrude laterally beyond the housing body.
  • the component has a housing body which is formed from the housing material.
  • the housing body is designed in particular in the manner of a frame.
  • the case body has an opening framed by side walls of the case body in plan view.
  • the side walls of the housing body are vertical ridges above the mounting surface.
  • the opening is in particular a depression in the housing body.
  • the contact layers may be partially covered by the side walls of the package body and partially exposed in the opening of the package body.
  • the opening has a bottom surface which can be formed in some areas by the mounting surface, in some areas by surfaces of the contact layers and/or in some areas by surfaces of the housing material.
  • the component has an encapsulation layer.
  • the encapsulation layer can be formed from a matrix material with reflection particles embedded therein, such as TiO2.
  • the encapsulation layer can partially cover the mounting area and the contact layers. For example, radiation exit areas of the semiconductor chips are not covered by the encapsulation layer.
  • the component has at least one converter layer or a plurality of converter layers, the converter layer or the plurality of converter layers being set up to convert at least some of the radiation components of the electromagnetic radiation emitted by the semiconductor chips during operation of the component.
  • the converter layer or the plurality of converter layers is laterally adjacent to the encapsulation layer, for example directly to the encapsulation layer.
  • a headlight it has a component described here.
  • the features described in connection with the component can therefore also be used for the headlight with such a component.
  • the headlight is a front headlight of a vehicle, such as an automobile.
  • the component described here or a plurality of the components described here is part or parts of an ADB module (Adaptive/Advanced Driving Beam Module) or an AFS module (Adaptive/Advanced Frontlighting System Module).
  • rear-side insulated semiconductor chips are placed on a common, coherent metallic pad of a so-called QFN leadframe (QFN leadframe).
  • the metallic pad is in particular the carrier layer.
  • the QFN lead frame includes for example the support layer and the contact layers.
  • protective diodes such as ESD chips (electrostatic discharge chips)
  • ESD chips electrostatic discharge chips
  • the chip carriers of the rear-side insulated semiconductor chips, such as the LED chips are electrically isolated from the electrical supply lines, in particular from the contact layers, the semiconductor chips can be placed at a very small distance from one another without causing electrical short circuits.
  • Both p- and n-contacts of the semiconductor chips can be electrically conductively connected to the contact layers via flat electrical connections, for example in the form of bonding wires or planar electrical connections.
  • the individual semiconductor chips can be electrically connected in series in one or more strands.
  • the electrical connections can be protected, for example, from external mechanical influences and from environmental influences by means of an encapsulation material that forms an encapsulation layer. In a plan view, the electrical connections can be at least partially or completely covered by the encapsulation layer.
  • the light emitted to the side from the converter layer, which for example adjoins the encapsulation layer, can be reflected back into the converter layer or in a forward direction.
  • the converter layer can be implemented as a thin layer, for example in the form of a spray-coating layer or in the form of a thin converter lamina with specially adapted converter particles.
  • the encapsulation layer can also lead to a high contrast on a radiation exit side of the component.
  • the semiconductor chips are arranged very closely next to one another, a high luminance and a homogeneous luminous surface can be realized with the smallest possible fluctuations in brightness in the areas between the semiconductor chips. Since the semiconductor chips are also arranged on a common, cohesive thermal pad, thermal cooling can be significantly improved.
  • the component can thus meet the requirements when used in a headlight, in particular in a front headlight.
  • the component is part of a so-called ADB module (Adaptive/Advanced Driving Beam Module).
  • the mounting surface is provided with an electrically insulating additional layer, the electrically insulating additional layer electrically insulating the semiconductor chips from the common metal carrier layer.
  • the semiconductor chips can have rear sides which are designed to be electrically conductive in some areas or completely. Due to the presence of the electrically insulating additional layer, the metallic carrier layer of the carrier is not electrically conductively connected to the semiconductor chips.
  • the semiconductor chips are arranged in at least four rows on the mounting area.
  • Each of the at least four rows can have at least 5, 8, 10, 12, 16 or at least 20 semiconductor chips.
  • the number of Semiconductor chips per row between 4 and 40 inclusive, between 5 and 30 inclusive, between 8 and 25 inclusive, between 8 and 16 inclusive or between 8 and 12 inclusive. It is also possible for the component to have exactly 2, 4, 6 or exactly 8 such rows of semiconductor chips.
  • the component has a plurality of pixel groups.
  • the pixel groups can each have at least two or more semiconductor chips, with the at least two or more semiconductor chips of the same pixel group each forming a subpixel.
  • the semiconductor chips of the same pixel group are electrically interconnected internally. Due to the internal electrical interconnection, the semiconductor chips of the same pixel group can be controlled individually or in groups.
  • Such a pixel group can form an independent multipixel whose semiconductor chips each form a subpixel.
  • the pixel group or the multipixel is thus a coherent, independent and mechanically stable sub-unit of the component.
  • the semiconductor chips can be electrically connected to one another and encapsulated with an electrically insulating material.
  • the internal wiring allows the semiconductor chips of the same pixel group to be connected to one another in series.
  • the at least two or more semiconductor chips of the same pixel group comprise a first semiconductor chip and a second semiconductor chip.
  • the first semiconductor chip and the second semiconductor chip each have a first electrode and a second electrode, for example Electrode, wherein the first electrode and the second electrode are associated with different electrical polarities of the component.
  • the first electrode of the first semiconductor chip can be electrically conductively connected to a first contact layer of the component.
  • the second electrode of the first semiconductor chip and the first electrode of the second semiconductor chip can be electrically conductively connected to a second contact layer of the component.
  • the second electrode of the second semiconductor chip is electrically conductively connected to a third contact layer of the component.
  • the first contact layer, the second contact layer and the third contact layer can be arranged directly next to one another. However, it is possible for the first contact layer, the second contact layer and the third contact layer to be separated from one another by further contact layer(s) lying in between.
  • the component can have a plurality of such pairs composed of a first semiconductor chip and a second semiconductor chip.
  • the semiconductor chips of the same pixel group or all semiconductor chips of the component can be controlled both individually and in groups.
  • any two or more semiconductor chips of the same pixel group can be controlled individually, in pairs or in groups.
  • the component can have a plurality of transistors that are set up to drive the semiconductor chips.
  • the component has a driver circuit that has a plurality of transistors, the transistors being electrically connected to different semiconductor chips.
  • the driver circuit is for example set up to control any number of semiconductor chips individually or in groups.
  • the at least two semiconductor chips of the same pixel group are assigned to at least two adjacent rows or two adjacent columns of the semiconductor chips. If the pixel group has more than two semiconductor chips, it is possible that the semiconductor chips of the same pixel group are assigned to multiple rows and/or multiple columns of the semiconductor chips.
  • a row of semiconductor chips refers, for example, to an arrangement in horizontal form, for example along a longitudinal direction of the carrier or the component.
  • the contact layers of the carrier or the device are arranged in rows, such as two rows, along the longitudinal direction of the device.
  • the semiconductor chips are located, for example, between the rows of the contact layers.
  • a column of semiconductor chips refers to an arrangement along a direction perpendicular to the longitudinal direction of the device.
  • the pixel groups each form a coherent multipixel.
  • the coherently implemented multipixel can have at least two subpixels or a plurality of subpixels.
  • Each multipixel can form an independent unit.
  • all the semiconductor chips of the same multipixel are mechanically connected to one another, for example via a common potting body. Any self-contained unit of at least two or more semiconductor chips can thus be placed on the mounting surface or removed from the mounting surface in a single process step.
  • the coherently executed multi-pixel can be referred to as an independent or monolithic unit.
  • the semiconductor chips are arranged in a matrix-like manner in at least 4 rows and 10 to 25 columns on the mounting area.
  • the number of semiconductor chips in such a component can be at least 40, 60, 80 or 100.
  • the semiconductor chips form a plurality of pixel groups, each in the form of a continuous multi-pixel.
  • the contact layers can be arranged in at least two rows, with the rows of contact layers running parallel to the rows of semiconductor chips.
  • the multipixel can be formed from at least two or more semiconductor chips, the semiconductor chips of the same multipixel being assigned to at least two or more different rows or at least two or more different columns of the semiconductor chips.
  • CMOS complementary metal-oxide-semiconductor
  • requirements for headlight systems for example what is known as an adaptive front lighting system
  • Advanced or more complex illumination scenarios can be implemented from a pixel count of 40 to 60 pixels, for example.
  • the number of pixels of the component can also be up to about 100.
  • the device has not only two rows of semiconductor chips but 4 or more than 4 rows of semiconductor chips. Further embodiments and developments of the component result from the exemplary embodiments explained below in connection with FIGS. 1A to 3D. Show it :
  • FIGS. 1A, 1B and IC show schematic representations of an exemplary embodiment of a component in a perspective view and in a top view of a rear side and in a top view of a front side of the component
  • FIGS. 2A, 2B and 2C are schematic representations of a further exemplary embodiment of a component in a perspective view and in a plan view of a rear side and in a plan view of a front side of the component, and
  • FIGS. 3A, 3B, 3C and 3D show schematic representations of further exemplary embodiments of a component in a plan view of a front side of the component.
  • FIG. 1A shows a component 10 in a perspective view.
  • the component 10 is in particular a light module, such as an ADB module.
  • a light module can be used in a headlight, for example in a front headlight of an automobile.
  • the component 10 has a carrier 9 and a plurality of semiconductor chips 1 , the semiconductor chips 1 being arranged on the carrier 9 .
  • the semiconductor chips 9 are, for example, LEDs which are set up to generate electromagnetic radiation when the component 10 is in operation.
  • the carrier 9 has a housing body 4 , a metal carrier layer 90 and a plurality of contact layers 93 .
  • the metallic carrier layer 90 and the plurality of contact layers 93 form a lead frame which is surrounded, in particular cast, by the housing material 94 of the housing body 4 .
  • the metallic carrier layer 90 is not set up for making electrical contact with the semiconductor chips 1 .
  • the housing material 94 can be a potting material, which is designed in particular to be impermeable to radiation.
  • the housing material 94 is an epoxy material , such as a black epoxy material .
  • the housing body 4 can be constructed like a frame with an opening 40 .
  • the opening 40 is formed in particular by a depression in the housing body 4 .
  • the opening 40 is enclosed by side walls 41 of the housing body 4 .
  • the contact layers 93 and the metallic carrier layer 90 can be surrounded by the housing material 94 in lateral directions.
  • the contact layers 93 are spatially separated from one another in lateral directions and from the metallic carrier layer 90 .
  • the contact layers 93 and the metallic carrier layer 90 are mechanically connected to one another by the housing material 94 .
  • the housing material 94 is designed to be electrically insulating. Through this the contact layers 93 can be electrically insulated from one another and from the metallic carrier layer 90 .
  • an X-direction designates a lateral longitudinal direction of the component 10
  • a Y-direction designates a further lateral direction of the component 10
  • the further lateral Y-direction being perpendicular to the longitudinal X-direction is .
  • the contact layers 93 and the metallic carrier layer 90 can have regions which are not covered by the housing material 94 on the side faces of the housing body 4. FIG. Such areas of the contact layers 93 and/or the metallic carrier layer 90 can have singulation tracks.
  • the contact layers 93 and the metallic support layer 90 are formed from the same electrically conductive material.
  • the contact layers 93 and/or the metallic carrier layer 90 can extend through the housing body 4 along the vertical direction.
  • the contact layers 93 and/or the metallic carrier layer 90 can be freely accessible in areas both on a front side 9V and on a rear side 9R of the carrier 9 .
  • the opening 40 of the housing body 4 has a bottom surface 40 B which is formed in some areas by surfaces of the contact layers 93 , in some areas by the surface of the metallic carrier layer 90 and in some areas by surfaces of the housing material 94 .
  • the carrier 9 has a mounting surface 91 on which the semiconductor chips 1 are arranged. In particular, all of the radiation-emitting semiconductor chips 1 are arranged exclusively on the mounting area 91 , for example on the metal carrier layer 90 . It is possible for the component 10 to have further optically inactive semiconductor chips which are designed as protective diodes. Such protective diodes can be partially or completely embedded in the housing body 4 of the carrier 9 , ie in the housing material 94 .
  • the radiation-emitting semiconductor chips 1 are only connected mechanically and not electrically to the metallic carrier layer 90 .
  • the semiconductor chips 1 each have a rear side 1R which faces the metallic carrier layer 90 .
  • the rear side 1R of the semiconductor chip 1 is designed to be electrically insulating, in particular.
  • such a semiconductor chip 1 has an electrically insulating chip carrier, such as a ceramic carrier.
  • the semiconductor chip 1 is electrically insulated from the metallic carrier layer 90 by the electrically insulating final layer.
  • the semiconductor chips 1 each have a front side IV, which faces away from the back side 1R.
  • the front side IV is designed in particular as a radiation exit area of the semiconductor chip 1 .
  • the front side IV can be provided with a converter layer 2 .
  • the converter layer 2 is designed to convert short-wave electromagnetic radiation components into long-wave electromagnetic radiation components. For example can ultraviolet or blue radiation components of the radiation emitted by the semiconductor chip 1 are absorbed by the converter layer 2 and converted into green, yellow or red radiation components. With the converter layer 2, the semiconductor chip 1 is set up in particular for generating white light.
  • the component 10 has a plurality of radiation-emitting semiconductor chips 1 which are arranged in precisely one row, in precisely two rows or in a plurality of rows and/or columns on the metallic carrier layer 90 .
  • Each of the semiconductor chips 1 can have its own converter layer 2 .
  • the semiconductor chips 1 can have a common converter layer 2 which, in particular, covers all the semiconductor chips 1 .
  • the converter layer 2 can be a spray-coating layer or a converter platelet.
  • the component 10 has at least two rows of semiconductor chips 1, each row having, for example, at least 5, 8, 10, 12 or at least 15 semiconductor chips.
  • the semiconductor chips 1 arranged on the metallic carrier layer 90 can be electrically contacted via the contact layers 93 .
  • the semiconductor chips 1 are electrically conductively connected to the contact layers 93 via electrical connections 3 (see FIG. 1C or 2C). Since the contact layers 93 are spatially spaced apart from one another and from the metallic carrier layer 90 in lateral directions, there are intermediate regions between the contact layers 93 and between the metallic carrier layer 90 and the contact layers 93 . In plan view, the electrical connections 3, the intermediate areas between the metallic carrier layer 90 and the Bridge contact layers 93 . The intermediate areas can be filled with the housing material 94 .
  • the component 10 has an encapsulation layer 5 which is designed in particular to reflect radiation.
  • the encapsulation layer 5 can directly or indirectly adjoin the semiconductor chips 1, the converter layer(s) 2 and/or the housing body 4 in lateral directions.
  • the encapsulation layer 5 can have a matrix material with reflection particles or white articles embedded therein.
  • the front sides IV of the semiconductor chips 1 may not be covered by the encapsulation layer 5 at least in regions.
  • the radiation exit areas of the semiconductor chips 1 are not covered by the encapsulation layer 5 .
  • the converter layer(s) 2 is/are not covered by the encapsulation layer 5 .
  • the encapsulation layer 5 is set up to increase the contrast and the luminance of the component 10 .
  • the device 10 has a front face 10V (see also FIGS. 1C and 2C).
  • the front side 10V of the component 10 can be formed in some areas by surfaces of the housing body 4, the encapsulation layer 5 and/or the converter layer(s) 2.
  • the component 10 has a rear side 10R facing away from the front side 10V, the rear side 10R of the component 10 being illustrated schematically in FIG. 1B.
  • the rear side 10R of the component 10 can be formed by the rear side 9R of the carrier 9 .
  • the rear side 9R or 10R is partly through the surface of the metallic carrier layer 90, partly through the surface of the housing body 4 and formed in some areas by surfaces of the contact layers 93 .
  • External electrical contact can be made with the component 10 via the rear side 10R, in particular exclusively via the rear side 10R.
  • the component 10 is a surface-mountable component 10 .
  • the metallic carrier layer 90 on the rear side 9V of the carrier 9 can be provided with an electrically insulating layer.
  • the metallic support layer 90 has a back surface or a front surface that is larger than either of the back or front surfaces of the contact layers 93, approximately at least two, three, four or five times larger than the sum of all back surfaces or all front surfaces of all contact layers 93 .
  • the metal carrier layer 90 represents a large thermal pad
  • the surfaces of the contact layers 93 form, in particular, individually addressable electrical connection areas.
  • the metallic carrier layer 90 is thus designed as the main carrier layer of the leadframe of the carrier 9 . Since the radiation-emitting semiconductor chips 1 are arranged exclusively on the metallic carrier layer 90, they have no overlaps with the contact layers 93 and/or with the housing body 4 in a top view of the component 10.
  • FIG. 1C shows the front side 10V of the device 10, with a portion of the front side 10V shown enlarged.
  • the component 10 according to FIG IC has two strands or rows of semiconductor chips 1, which are exclusively on the metallic carrier layer 90 are arranged.
  • the semiconductor chips 1 each have electrical contact points on their front side IV, which are electrically conductively connected to the contact layers 93 via electrical connections 3 .
  • the electrical contact points of the respective semiconductor chip 1 are arranged next to the converter layer 2 or next to the radiation exit area of the respective semiconductor chip 1 .
  • the electrical connections 3 are in particular in the form of wire connections, in particular in the form of bonding wire connections.
  • the contact layers 93 can be partially covered by the housing material 94 of the housing body 4 in a plan view.
  • the carrier 9 has two rows of contact layers 93 on the edge, the metal carrier layer 90 being arranged in a lateral direction between the two rows of contact layers 93 .
  • Each of the semiconductor chips 1 is electrically conductively connected to two contact layers 93 . It is possible for two adjacent semiconductor chips 1 to be electrically conductively connected to a common contact layer 93 . The semiconductor chips 1 in the same row can be electrically connected to one another in series.
  • the electrical connections 3 or 31 can be partially or completely covered by the encapsulation layer 5 .
  • the encapsulation layer 5 thus protects the electrical connections 3 from external mechanical ones influences and from environmental influences.
  • the encapsulation layer 5 is located exclusively inside the opening 40 of the housing body 4, for example.
  • the metallic carrier layer 90 can have edge regions which are designed in a step-like manner. Compared to the other areas of the metallic carrier layer 90 , the step-like edge areas have reduced vertical layer thicknesses. The step-like edge areas serve in particular as anchoring structures to which the housing material 94 is anchored.
  • the component 10 shown in FIG. 2A essentially corresponds to the component 10 shown in FIG. 1A.
  • the electrical connections 3 are designed in particular as planar electrical connections 32 .
  • the encapsulation layer 5 can cover the housing body 4 completely.
  • the encapsulation layer 5 can also completely cover the electrical connections 3 in a plan view. According to FIG. 2A, it is possible for the housing body 4 to end flush with the contact layers 93 and/or with the carrier layer 90 on the front side 9V of the carrier 9 . In other words, it is possible for the housing body 4 on the front side 9V of the carrier 9 not to protrude vertically over the contact layers 93 and/or over the carrier layer 90 .
  • FIG. 2B shows a rear side 10R of the component 10 shown in FIG. 2A.
  • the rear side 10R shown in FIG. 2B corresponds to the rear side 10R of a component 10 shown in FIG. 1B.
  • FIG. 2C shows a front side 10V of the component 10 shown in FIG. 2A with an enlarged section. Analogous to FIG. 2A, the component 10 shown in FIG. 2C corresponds to the component 10 shown in FIG.
  • FIG. 2C explicitly shows that the converter layers 2 are designed as individual layers.
  • the converter layers 2 are converter laminae that are uniquely assigned to the semiconductor chips 1 .
  • the housing body 4 can be designed as a flat molded body (flat mold).
  • the housing material 94 is located only on the side of the metallic carrier layer 90 and on the side of the contact layers 93 .
  • the housing body 4 On the front side 9V and/or on the rear side 9R of the carrier 9 the housing body 4 in particular does not protrude vertically beyond the metallic carrier layer 90 and/or beyond the contact layers 93 .
  • the backing layer 90 may have depressed areas on which the planar electrical connections 32 are formed.
  • the recessed areas may be partially or half etched areas of the support layer 90 .
  • the depressed or stepped areas of the support layer 90 can be connected to the housing material 94 or covered with another electrically insulating material that electrically insulates the planar electrical connections 32 from the support layer 90 .
  • the mounting surface 91 can be provided with an electrically insulating additional layer 92 .
  • the electrically insulating additional layer 92 can electrically insulate the semiconductor chips 1 from the common metallic carrier layer 90 .
  • the electrically insulating additional layer 92 can partially or completely cover the mounting surface 91 .
  • the electrically insulating additional layer 92 covers at least those locations on the mounting surface 91 on which the semiconductor chips 1 are arranged.
  • the component 10 shown in FIG. 3A essentially corresponds to the component 10 shown in FIG. 1A.
  • the component 10 shown in FIG. 3A has four rows of semiconductor chips 1 .
  • Each row of semiconductor chips 1 has at least 5, 8, 10 or 12 semiconductor chips 1 .
  • Ten semiconductor chips 1 per row are shown in FIG. 3A as an example.
  • the component 10 shown in FIG. 3A has ten columns of semiconductor chips 1 .
  • a row refers to an arrangement of the semiconductor chips 1 along the X-direction, ie along the lateral longitudinal direction X of the component 10
  • a column refers to an arrangement of the semiconductor chips 1 along the lateral Y-direction perpendicular to the X-direction refers .
  • Figure 3B shows one identified in Figure 3A
  • the semiconductor chips 1 of Component 10 can be subdivided in pairs into a plurality of pixel groups IG.
  • Each of the pixel groups IG can have two semiconductor chips 1 connected to one another.
  • Such a pixel group IG forms a coherently designed multipixel IM, with the semiconductor chips 1 of the multipixel IM each forming a subpixel of the multipixel IM.
  • Each sub-pixel can have a luminous area of less than 1 mm 2 , approximately 750 ⁇ m ⁇ 560 ⁇ m.
  • Each of the semiconductor chips 1 of the multipixel IM can have a width and/or length of less than 1 mm.
  • FIG. 3B shows a pixel group IG which has a coherently designed multipixel IM made from two semiconductor chips 1 electrically connected to one another.
  • a multipixel IM designed in such a coherent manner can be referred to as a 1 ⁇ 2 multipixel.
  • Each multipixel IM that is implemented in a coherent manner can have at least one first semiconductor chip 1A and one second semiconductor chip 1B.
  • the first semiconductor chip 1A and the second semiconductor chip 1B are electrically connected to each other in series.
  • the multipixel IM is arranged in such a way that the first semiconductor chip 1A is assigned to a first row of semiconductor chips 1 and the second semiconductor chip 1B is assigned to a second row of semiconductor chips 1 that is different from the first row.
  • the first semiconductor chip 1A and the second semiconductor chip 1B can be controlled individually or in pairs, for example, via a driver circuit which has transistors, for example.
  • a schematic interconnection of the semiconductor chips 1A and 1B is shown in FIG. 3B.
  • the first semiconductor chip 1A and the second semiconductor chip 1B can each have a first electrode and a second electrode exhibit .
  • the first electrode is an anode and the second electrode is a cathode, or vice versa.
  • the first electrode of the first semiconductor chip 1A can be electrically conductively connected to a first contact layer 93A via an electrical connection 3, which is a bonding wire connection or a planar electrical connection.
  • the second electrode of the first semiconductor chip 1A and the first electrode of the second semiconductor chip 1B can be electrically conductively connected to a second contact layer 93B.
  • the second electrode of the second semiconductor chip 1B can be electrically conductively connected to a third contact layer 93C.
  • the first semiconductor chip 1A and the second semiconductor chip 1B can be driven individually or in pairs.
  • the four rows of semiconductor chips 1 can be separated by two rows from the pixel groups IG or are formed by the multipixels IM, the pixel groups IG and IG respectively.
  • the multipixels IM are electrically contacted via the laterally arranged rows of contact layers 93 .
  • all the semiconductor chips 1 of the pixel groups IG are arranged along the lateral Y-direction between the two rows of contact layers 93 .
  • All the semiconductor chips 1 of the pixel groups IG can be electrically conductively connected to the contact layers 93 via the electrical connections 3 .
  • adjacent multipixels IM or the multipixels IM of the component 10 can be electrically conductively connected to one another via electrical connections 3, for example in series with one another in an electrically conductive manner tied together .
  • the component 10 has two electrical connections 3 which are each electrically conductively connected at one end to one of the multipixels IM and at another end are electrically conductively connected to the same contact layer 93 . It is also possible for the two electrical connections 3 to be electrically conductively connected to two contact layers 93 at the other ends, with the two contact layers 93 being electrically conductively connected to one another via a further electrical connection.
  • each of the pixel groups IG or each multipixel IM has four semiconductor chips 1 .
  • the semiconductor chips 1 of the same multipixel IM are assigned to two adjacent rows and two adjacent columns of the semiconductor chips 1 .
  • Such a coherently implemented multipixel IM can be referred to as a 2 ⁇ 2 multipixel.
  • All of the semiconductor chips 1A and 1B of the same multipixel IM can be connected in series.
  • the semiconductor chips 1A and 1B of the same multipixel IM can nevertheless be controlled individually or in groups via the contact layers 93, for example via five contact layers 93.
  • the component 10 shown in FIG. 3D essentially corresponds to the component 10 shown in FIG. 3C.
  • the multipixel IM has four adjacent semiconductor chips 1 .
  • Such a coherently implemented multipixel IM can be referred to as an Ix4 multipixel.
  • the semiconductor chips are 1 assigned to four adjacent rows of the semiconductor chips 1 of the same multipixel IM according to FIG. 3D.
  • all the semiconductor chips of the same multipixel IM can be driven individually or in groups via the contact layers 93, for example via five contact layers 93.
  • the device 10 can have more than four rows of semiconductor chips 1 .
  • component 10 can include a plurality of multipixels IM, each of which has more than four semiconductor chips 1 .
  • the component 10 can be constructed in comparison to FIGS. 1A to 2C using multipixels IG or IM instead of individual pixels.
  • 1 ⁇ 2, 1 ⁇ 4, 2 ⁇ 2 multipixels are described in this context, so that 4-row modules can be implemented, in which simple and convenient electrical contacting of the semiconductor chips 1 can take place from two sides.
  • m ⁇ n multipixels can also be implemented, where m and n can be natural numbers greater than or equal to 1, 2, 3 or 4.
  • 2 ⁇ 13 electrical contacts or contact layers 93 are sufficient for making electrical contact with the 2 ⁇ 12 individual pixels or individual semiconductor chips 1 illustrated in FIGS. 1A to 2C.
  • 2xn single pixels or single semiconductor chips 1 it would be 2x (n+ l ) electrical contacts or contact layers 93 sufficient.
  • mx(n+1) electrical contacts or contact layers 93 may be sufficient for electrical contacting of the m ⁇ n multipixel illustrated in FIGS. 3A to 3D.
  • the semiconductor chips 1 of the same multipixel IM can be controlled individually, in pairs and/or in groups.
  • a cost-effective, thermally optimized component design can be implemented. Not only individual semiconductor chips 1 but also multipixels IM each consisting of at least two semiconductor chips 1 can be placed on the mounting surface 91 and electrically contacted with the lateral contact layers 93 .
  • the Y axis ie the short axis, can be expanded in a simple manner.
  • a QFN approach can thus be expanded, for example, to four-row or multi-row components 10 relevant to the application.
  • Illuminance levels with (LEAs)/pixels in the range of 0.5 mm 2 can be achieved with this, LEA being an abbreviation for light-emitting area (Light-Emitting Area).
  • the following technical features can be achieved for more complex lighting scenarios, for example 4x10 to about 4x25 pixel arrays with 0 . 5 mm 2 LEA per pixel (eg 20-50 mm 2 LEA in total), the semiconductor chips 1 or the multipixels IM being able to be controlled individually or in groups.
  • a proposed construction of a component 10 from individual multipixels IM can lead to so-called yield Losses in the manufacturing process of the semiconductor chips 1 do not scale with the overall LEA of the component 10 .
  • Sequential electrical chip connections, for example via the electrical connections 3 lead to a higher overall yield and to cost savings, for example in the production of AFS or ADB modules, for example in the low-resolution range.
  • the use of the multipixel IM can also mean that more complex, fan-out, so-called fan-out interconnections can be avoided.
  • the electrodes of the individual semiconductor chips 1, such as the anodes and cathodes of the individual semiconductor chips 1 or the p and n contacts of the individual semiconductor chips 1, via electrical connections 3 separately to individual electrical contact layers 93 are performed.
  • the electrical connections 3, for example in the form of bonding wire connections 31 or planar electrical connections, can be protected by means of a highly reflective encapsulation material.
  • the light emitted to the side by the converter material of the converter layer 2 can be reflected back into the converter layer 2 . This can lead to a high contrast on the front side 10V of the device 10 .
  • the converter layer 2 can be realized by a thin spray coating layer or by a thin converter plate.
  • Patent application DE 10 2021 125 056. 0 whose

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Device Packages (AREA)

Abstract

Es wird ein Bauelement (10) mit einer Mehrzahl von Halbleiterchips (1) und einem Träger (9) angegeben, wobei der Träger (9) eine gemeinsame metallische Trägerschicht (90) mit einer Montagefläche (91) aufweist, auf der die Halbleiterchips (1) angeordnet sind. Die Halbleiterchips (1) sind mit der gemeinsamen metallischen Trägerschicht (90) thermisch jedoch nicht elektrisch leitend verbunden. Der Träger (9) weist eine Mehrzahl von Kontaktschichten (93) auf, die in lateralen Richtungen nebeneinander und neben der gemeinsamen Trägerschicht (90) angeordnet und zur elektrischen Kontaktierung des Bauelements (10) und somit zur elektrischen Kontaktierung der Halbleiterchips (1) eingerichtet sind. Der Träger (9) weist ein elektrisch isolierendes Gehäusematerial (94) auf, das die gemeinsame metallische Trägerschicht (90) und die Kontaktschichten (93) zusammenhält, wobei die gemeinsame metallische Trägerschicht (90) und die Kontaktschichten (93) an das Gehäusematerial (94) angrenzen und durch das elektrisch isolierende Gehäusematerial (94) voneinander elektrisch isoliert sind. Die Halbleiterchips (1) sind im Betrieb des Bauelements (10) zur Erzeugung elektromagnetischer Strahlung eingerichtet und in mindestens zwei Reihen auf der Montagefläche (91) angeordnet, wobei jede Reihe mindestens fünf Halbleiterchips (1) aufweist und laterale Abstände zwischen den Halbleiterchips (1) oder zwischen den Reihen von Halbleiterchips (1) kleiner als 150 μm sind.

Description

Beschreibung
BAUELEMENT MIT EINER MEHRZAHL VON HALBLEITERCHIPS
Es wird ein Bauelement mit einer Mehrzahl von Halbleiterchips angegeben . Insbesondere ist das Bauelement ein Modul , etwa ein Lichtmodul , mit einer Mehrzahl von Halbleiterchips für einen Scheinwerfer .
Ein Lichtmodul für einen Scheinwerfer weist in der Regel eine Mehrzahl von Halbleiterchips , insbesondere eine Mehrzahl von diskreten sogenannten CSP ( Chip-si ze Packages ) auf . Solche Halbleiterchips sollten möglichst eng aneinander angeordnet sein, wobei die Halbleiterchips j eweils elektrisch sowie thermisch ef fi zient angeschlossen werden sollten . Oft befinden sich die elektrischen und thermischen Anschlüsse der Halbleiterchips teilweise direkt unter den Leucht flächen der Halbleiterchips . Die elektrische Anbindung und die thermische Anbindung der Halbleiterchips stellen daher große technische Heraus forderungen dar . Auch können die lateralen Abstände zwischen den Halbleiterchips oft nicht beliebig klein gewählt werden, sodass es in einigen Fällen die Gefahr bestehen kann, dass die gesamte Leuchtfläche des Bauelements oder des Lichtmoduls nicht durchgängig gestaltet ist . Eine mögliche Lösung für dieses Problem ist die Verwendung von IC-Chips ( Integrated-Circuit-Chips ) , auf den die Halbleiterchips montiert sind . Dadurch können in vielen Fällen zwar geringe Abstände zwischen den Halbleiterchips und eine homogene Leuchtfläche realisiert werden . Allerdings ist dieser Ansatz sehr kostenintensiv .
Eine Aufgabe ist es , ein kompaktes und kostengünstiges Bauelement , insbesondere ein kompaktes und kostengünstiges Lichtmodul , mit möglichst homogener Leuchtfläche und sicherer thermischer sowie elektrischer Anbindung anzugeben .
Diese Aufgabe wird durch das Bauelement gemäß dem unabhängigen Anspruch gelöst . Weitere Ausgestaltungen und Weiterbildungen des Bauelements sind Gegenstand der abhängigen Ansprüche .
Gemäß zumindest einer Aus führungs form eines Bauelements weist dieses eine Mehrzahl von Halbleiterchips auf , wobei die thermische Anbindung und die elektrische Anbindung der Halbleiterchips voneinander getrennt sind . Zum Beispiel sind die Halbleiterchips auf einem gemeinsamen thermischen Anschlusspad angeordnet , wobei das gemeinsame thermische Anschlusspad nicht zur elektrischen Kontaktierung der Halbleiterchips oder anderer elektrischer oder optoelektronischer Komponenten eingerichtet ist .
Das thermische Anschlusspad kann eine gemeinsame Trägerschicht , insbesondere eine gemeinsame metallische Trägerschicht sein . Das Bauelement kann eine Mehrzahl von Kontaktschichten aufweisen, die zur elektrischen Kontaktierung des Bauelements und somit zur elektrischen Kontaktierung der Halbleiterchips eingerichtet sind . Insbesondere sind Kontaktschichten von dem gemeinsamen thermischen Anschlusspad oder von der gemeinsamen Trägerschicht lateral beabstandet . Die Kontaktschichten können Oberflächen aufweisen, die Kontaktpads oder Lötflächen bilden . In Draufsicht auf das Bauelement können die Halbleiterchips ausschließlich auf der Trägerschicht angeordnet sein . Zum Beispiel weisen die Halbleiterchips in Draufsicht bis auf mögliche elektrische Verbindungen keine Überlappungen mit den Kontaktschichten auf . Die gemeinsame Trägerschicht und die Kontaktschichten können aus demselben Material oder aus unterschiedlichen Materialien gebildet sein .
Gemäß zumindest einer Aus führungs form des Bauelements weist dieses einen Träger auf , auf dem die Halbleiterchips angeordnet sind . Ein solcher Träger ist insbesondere verschieden von einem reinen Chipträger . Der Träger kann eine Trägerschicht und eine Mehrzahl von Kontaktschichten aufweisen, wobei die Kontaktschichten in lateralen Richtungen nebeneinander und neben der Trägerschicht angeordnet sind . Der Träger kann einen Gehäusekörper aufweisen, wobei der Gehäusekörper insbesondere aus einem elektrisch isolierenden Gehäusematerial gebildet ist . Die Trägerschicht und die Kontaktschichten können unmittelbar an das Gehäusematerial angrenzen, wodurch die Trägerschicht und die Kontaktschichten miteinander mechanisch verbunden sind .
Das Gehäusematerial kann durch ein Vergussverf ahren oder ein Kunststof f formgebungsverfahren auf und um die Trägerschicht und die Kontaktschichten aufgebracht sein . Insbesondere können mehrere Träger für mehrere Bauelemente durch das Vergussverf ahren oder Kunststof f formgebungsverfahren gleichzeitig hergestellt werden . In diesem Fall kann das Gehäusematerial zum Beispiel durch ein Vergussverf ahren oder ein Kunststof f formgebungsverfahren auf und um die zunächst insbesondere zusammenhängenden Trägerschichten und auf und um die zunächst zum Beispiel teilweise zusammenhängenden Kontaktschichten aufgebracht werden, bevor die Träger oder die Bauelemente vereinzelt werden . Nach der Vereinzelung können Seitenflächen der Bauelemente und/oder der Träger Vereinzelungsspuren aufweisen . Insbesondere können die Kontaktschichten und die Trägerschicht eines vereinzelten Trägers oder eines vereinzelten Bauelements an den Seitenflächen des vereinzelten Trägers oder des vereinzelten Bauelements bereichsweise freigelegt sein . Zum Beispiel ist der Gehäusekörper ein Moldkörper .
Unter einem Vergussverf ahren oder einem Kunststof f formgebungsverfahren wird allgemein ein Verfahren verstanden, mit dem eine Formmasse , in diesem Fall der Gehäusekörper, bevorzugt unter Druckeinwirkung gemäß einer vorgegebenen Form ausgestaltet und erforderlichenfalls ausgehärtet wird . Insbesondere umfasst der Begri f f „Vergussverf ahren" oder „Kunststof f formgebungsverfahren" zumindest Dosieren/Dispensieren ( dispensing) , Jet- Dispensieren ( j etting) , Spritzen (molding) , Spritzgießen ( inj ection molding) , Spritzpressen ( trans fer molding) und Formpressen ( compression molding) . Der Gehäusekörper ist aus dem Gehäusematerial , insbesondere aus einem Kunststof fmaterial , etwa aus einem Vergussmaterial oder aus einem gießbaren Material gebildet . Es ist möglich, dass der Gehäusekörper mittels eines foliengestützten Vergussverf ährens ( Film-Assisted Molding) gebildet wird .
Zum Beispiel ist der Träger ein QFN-Träger ( Quad Flat No- leads ) . Bei einem solchen Träger ragen die Kontaktschichten und/oder die Trägerschicht insbesondere nicht seitlich aus dem Gehäusekörper heraus . Dabei ist es allerdings möglich, dass die Kontaktschichten und/oder die Trägerschicht bereichsweise bündig mit dem Gehäusekörper abschließen . Der Träger kann Seitenflächen aufweisen, die bereichsweise durch Oberflächen des Gehäusekörpers und bereichsweise durch Oberflächen der Kontaktschichten und/oder der Trägerschicht gebildet sind . Der Träger weist eine Vorderseite und eine der Vorderseite abgewandte Rückseite auf , wobei die Kontaktschichten und/oder die Trägerschicht sowohl an der Vorderseite als auch an der Rückseite frei zugänglich sein können/ kann . Entlang vertikaler Richtung können/ kann sich die Kontaktschichten und/oder die Trägerschicht durch den Gehäusekörper hindurch erstrecken .
Unter einer lateralen Richtung wird eine Richtung verstanden, die insbesondere parallel zu einer Haupterstreckungs fläche des Trägers , zum Beispiel parallel zu einer Montagefläche des Trägers verläuft . Unter einer vertikalen Richtung wird eine Richtung verstanden, die insbesondere senkrecht zu der Haupterstreckungs fläche des Trägers oder zu der Montagefläche des Trägers gerichtet ist . Die vertikale Richtung und die laterale Richtung sind orthogonal zueinander .
Im Betrieb des Bauelements sind die Halbleiterchips insbesondere zur Erzeugung elektromagnetischer Strahlung etwa im infraroten, sichtbaren oder im ultravioletten Spektralbereich eingerichtet . Zum Beispiel sind die Halbleiterchips lichtemittierende Dioden ( LEDs ) . Das Gehäusematerial kann ein Vergussmaterial , insbesondere ein strahlungsundurchlässiges Vergussmaterial sein .
In mindestens einer Aus führungs form eines Bauelements weist dieses eine Mehrzahl von Halbleiterchips und einen Träger auf . Der Träger weist eine gemeinsame metallische Trägerschicht mit einer Montagefläche auf , auf der die Halbleiterchips angeordnet sind . Die Halbleiterchips sind mit der gemeinsamen metallischen Trägerschicht thermisch j edoch nicht elektrisch leitend verbunden . Der Träger weist eine Mehrzahl von Kontaktschichten auf , die in lateralen Richtungen nebeneinander und neben der gemeinsamen Trägerschicht angeordnet sind . Die Kontaktschichten sind zur elektrischen Kontaktierung der Halbleiterchips eingerichtet . Insbesondere sind die Kontaktschichten somit zur elektrischen Kontaktierung des Bauelements eingerichtet . Der Träger weist ein elektrisch isolierendes Gehäusematerial auf , das die gemeinsame metallische Trägerschicht und die Kontaktschichten zusammenhält , wobei die gemeinsame metallische Trägerschicht und die Kontaktschichten an das Gehäusematerial angrenzen und durch das elektrisch isolierende Gehäusematerial voneinander elektrisch isoliert sind .
Aufgrund der getrennten thermischen und elektrischen Anbindung der Halbleiterchips können die Halbleiterchips sehr nah aneinander auf der Montagefläche , insbesondere sehr nah aneinander auf der gemeinsamen Trägerschicht , angeordnet sein . Laterale Abstände zwischen den Halbleiterchips oder zwischen den Reihen von Halbleiterchips , beispielsweise alle laterale Abstände zwischen den benachbarten Halbleiterchips , können kleiner als 150 pm, kleiner als 100 pm, kleiner als 80 pm oder kleiner als 60 pm sein, zum Beispiel zwischen einschließlich 150 pm und 30 pm, zwischen einschließlich 100 pm und 30 pm, zwischen einschließlich 100 pm und 40 pm, zwischen einschließlich 80 pm und 40 pm, zwischen einschließlich 60 pm und 30 pm oder zwischen einschließlich 50 pm und 30 pm .
Die elektrische Anbindung der Halbleiterchips erfolgt zum Beispiel durch elektrische Verbindungen, die zum Beispiel in Form von Drahtverbindungen, etwa Bonddraht-Verbindungen, oder in Form von planaren elektrischen Verbindungen ausgeführt sein . Von den Halbleiterchips , die insbesondere ausschließlich auf der Trägerschicht angeordnet sind, können elektrische Verbindungen seitlich nach außen zu den Kontaktschichten geführt werden . Die Kontaktschichten können Oberflächen aufweisen, die als Lötflächen oder als Kontaktpads ausgeführt sind . In Draufsicht können die elektrischen Verbindungen Zwischenbereiche zwischen der gemeinsamen Trägerschicht und den Kontaktschichten überbrücken . Die Zwischenbereiche können mit dem Gehäusematerial gefüllt sein . Somit kann der thermische Pfad von dem elektrischen Pfad getrennt werden . Insbesondere sind pn-Übergänge der Halbleiterchips nicht mit der gemeinsamen Trägerschicht elektrisch leitend verbunden . Die Halbleiterchips können daher ohne Kurzschlussgefahr besonders nah aneinander auf der gemeinsamen Trägerschicht platziert sein .
Gemäß zumindest einer Aus führungs form des Bauelements weisen die Halbleiterchips Chipträger oder Rückseiten aufweisen, wobei die Chipträger oder die Rückseiten der gemeinsamen Trägerschicht zugewandt sind und elektrisch isolierend ausgeführt sind . Zum Beispiel weisen die Halbleiterchips j eweils einen Chipträger auf , der der gemeinsamen Trägerschicht zugewandt angeordnet ist . Insbesondere ist der Chipträger oder die Rückseite des Chipträgers elektrisch isolierend ausgeführt . Zum Beispiel ist der Chipträger ein elektrisch isolierendes Substrat , etwa ein Keramiksubstrat oder ein elektrisch isolierendes Aufwachssubstrat . Die Rückseite des Halbleiterchip kann direkt durch eine Oberfläche des Chipträgers gebildet sein . Alternativ oder ergänzend ist es möglich, dass der Chipträger eine elektrisch isolierende Abschlussschicht aufweist . In diesem Fall ist es möglich, dass der Chipträger einen elektrisch leitfähigen Hauptkörper aufweist , wobei der elektrisch leitfähige Hauptkörper von der elektrisch isolierenden Abschlussschicht bedeckt ist und somit von der metallischen Trägerschicht elektrisch isoliert ist . Insbesondere ist die Rückseite des Chipträgers durch eine Oberfläche der elektrisch isolierenden Abschlussschicht gebildet .
Mit der Verwendung von Halbleiterchips , deren Rückseiten elektrisch isolierend ausgeführt sind, ist es möglich, die Halbleiterchips besonders nah an einem thermischen Anschlusspad, insbesondere an der gemeinsamen Trägerschicht , zu montieren . Da der vertikale Abstand zwischen der gemeinsamen Trägerschicht und den Halbleiterchips in diesem Fall besonders gering ist , kann die Entwärmung der Halbleiterchips im Betrieb des Bauelements besonders ef fi zient gestaltet werden . Entlang der vertikalen Richtung befindet sich zum Beispiel ausschließlich eine elektrisch isolierende oder elektrisch leitfähige Verbindungsschicht zwischen der Trägerschicht und den Halbleiterchips . Die Verbindungsschicht kann eine Klebeschicht oder eine Lotschicht sein . Insbesondere grenzt die Verbindungsschicht sowohl unmittelbar an die Montagefläche als auch unmittelbar an die Halbleiterchips an .
Gemäß zumindest einer Aus führungs form des Bauelements sind die Halbleiterchips über Drahtverbindungen, insbesondere über Bonddraht-Verbindungen, mit den Kontaktschichten elektrisch leitend verbunden . Alternativ können die Halbleiterchips über planare elektrische Verbindungen mit den Kontaktschichten elektrisch leitend verbunden sein . Zum Beispiel weisen die Halbleiterchips j eweils elektrische Kontaktstellen auf , die sich auf Vorderseiten der Halbleiterchips befinden . Insbesondere sind die Halbleiterchips ausschließlich über ihre Vorderseiten elektrisch kontaktierbar . Zum Beispiel befinden sich die elektrischen Kontaktstellen seitlich der Leuchtfläche des j eweiligen Halbleiterchips . Die elektrischen Kontaktstellen können auf derselben vertikalen Höhe angeordnet sein oder vertikal versetzt angeordnet sein .
Gemäß zumindest einer Aus führungs form des Bauelements weist der Träger eine Vorderseite und eine der Vorderseite abgewandte Rückseite auf , wobei die Vorderseite die Montagefläche umfasst . Die Kontaktschichten können sowohl an der Vorderseite als auch an der Rückseite des Trägers zugänglich sein . Mit anderen Worten können die Kontaktschichten sowohl an der Vorderseite als auch an der Rückseite des Trägers bereichsweise freiliegend ausgeführt sein .
Bildet das Gehäusematerial einen Gehäusekörper, der die Kontaktschichten und die Trägerschicht mechanisch zusammenhält , können sich die Kontaktschichten entlang der vertikalen Richtung durch den Gehäusekörper hindurch erstrecken . Es ist auch möglich, dass sich die Trägerschicht entlang der vertikalen Richtung durch den Gehäusekörper hindurch erstreckt . Die Kontaktschichten und die Trägerschicht können aus demselben Material oder aus unterschiedlichen Materialien gebildet sein . Zum Beispiel ist es möglich, dass die Kontaktschichten und die Trägerschicht ursprünglich aus einer gemeinsamen Metallschicht gebildet sind . Zur Bildung der Kontaktschichten und der Trägerschicht wird die gemeinsame Metallschicht strukturiert , zum Beispiel geätzt , und gegebenenfalls nach der Bildung des Gehäusekörpers vereinzelt . In diesem Sinne bilden die Trägerschicht und die Kontaktschichten einen Leiterrahmen des Trägers oder des Bauelements .
Die Trägerschicht und/oder die Kontaktschichten können/ kann
Bereiche mit reduzierten vertikalen Schichtdicken aufweisen . Solche Bereiche können stufenartig ausgeführt sein . Zum Beispiel ist die Trägerschicht an solchen Bereichen teilweise , etwa halb geätzt . Diese Bereiche bilden insbesondere Verankerungsstrukturen, an denen das Gehäusematerial verankert ist . Eine Verschiebung oder ein Ablösen des Gehäusekörpers von der Trägerschicht oder von den Kontaktschichten wird dadurch verhindert oder erschwert .
Gemäß zumindest einer Aus führungs form des Bauelements sind die Halbleiterchips im Betrieb des Bauelements zur Erzeugung elektromagnetischer Strahlung eingerichtet . Zum Beispiel sind die Halbleiterchips lichtemittierende Dioden ( LEDs ) . Beispielsweise sind die Halbleiterchips in mindestens einer Reihe oder in mindestens zwei Reihen auf der Montagefläche angeordnet . Zum Beispiel sind die Halbleiterchips über die Mehrzahl der Kontaktschichten individuell ansteuerbar oder in Serie oder parallel verschaltet . Auch ist es möglich, dass die Halbleiterchips matrixartig, also in mehreren Reihen und Spalten auf der Montagefläche angeordnet sind . Weiterhin ist es möglich, dass die Halbleiterchips in genau einer Reihe oder genau zwei Reihen auf der Montagefläche angeordnet sind .
Gemäß zumindest einer Aus führungs form des Bauelements weist dieses einen Gehäusekörper auf . Insbesondere ist der Gehäusekörper aus dem Gehäusematerial gebildet . Das Bauelement ist zum Beispiel als QFN-Bauelement ( Quad Flat No- leads ) ausgeführt . Bei einem QFN-Bauelement schließen insbesondere die Kontaktschichten in lateralen Richtungen höchstens bündig mit dem Gehäusekörper ab . Mit anderen Worten ragen die Kontaktschichten nicht seitlich über den Gehäusekörper hinaus . Schließen die Kontaktschichten mit dem Gehäusekörper bündig ab, kann das Bauelement , insbesondere der Träger des Bauelements , Seitenflächen aufweisen, die bereichsweise durch Oberflächen des Gehäusekörpers und bereichsweise durch Oberflächen der Kontaktschichten gebildet sind . Im Rahmen der Herstellungstoleranzen ragen die Kontaktschichten somit nicht seitlich über den Gehäusekörper hinaus . Insbesondere weist das Bauelement oder der Träger des Bauelements keine elektrischen Kontaktstrukturen auf , die teilweise in dem Gehäusekörper eingebettet sind und seitlich über den Gehäusekörper hinausragen .
Gemäß zumindest einer Aus führungs form des Bauelements weist dieses einen Gehäusekörper auf , der aus dem Gehäusematerial gebildet ist . In Draufsicht ist der Gehäusekörper insbesondere rahmenartig ausgeführt . Zum Beispiel weist der Gehäusekörper eine Öf fnung auf , die in Draufsicht von Seitenwänden des Gehäusekörpers umrahmt sind . Insbesondere sind die Seitenwände des Gehäusekörpers vertikale Erhöhungen über der Montagefläche . Die Öf fnung ist insbesondere eine Vertiefung des Gehäusekörpers . Die Kontaktschichten können teilweise von den Seitenwänden des Gehäusekörpers bedeckt sein und teilweise in der Öf fnung des Gehäusekörpers freiliegen . Die Öf fnung weist eine Bodenfläche auf , die bereichsweise durch die Montagefläche , bereichsweise durch Oberflächen der Kontaktschichten und/oder bereichsweise durch Oberflächen des Gehäusematerials gebildet sein kann . Alternativ ist es auch möglich, dass der Gehäusekörper auf einer Vorderseite und/oder auf einer Rückseite des Trägers mit der metallischen Trägerschicht und/oder mit den Kontaktschichten bündig abschließen .
Gemäß zumindest einer Aus führungs form des Bauelements weist dieses eine Verkapselungsschicht auf . Die Verkapselungsschicht kann aus einem Matrixmaterial mit darin eingebetteten Reflexionspartikeln, etwa TiO2 , gebildet sein . Die Verkapselungsschicht kann in Draufsicht die Montagefläche und die Kontaktschichten teilweise bedecken . Zum Beispiel sind Strahlungsaustritts flächen der Halbleiterchips von der Verkapselungsschicht nicht bedeckt .
Gemäß zumindest einer Aus führungs form des Bauelements weist dieses mindestens eine Konverterschicht oder eine Mehrzahl der Konverterschichten aufweist , wobei die Konverterschicht oder die Mehrzahl der Konverterschichten zur Umwandlung zumindest einiger Strahlungsanteile der im Betrieb des Bauelements von den Halbleiterchips emittierten elektromagnetischen Strahlungen eingerichtet ist . Zum Beispiel grenzt die Konverterschicht oder die Mehrzahl der Konverterschichten seitlich an die Verkapselungsschicht , etwa unmittelbar an die Verkapselungsschicht an .
In einer Aus führungs form eines Scheinwerfers weist dieser ein hier beschriebenes Bauelement auf . Die im Zusammenhang mit dem Bauelement beschriebenen Merkmale können daher auch für den Scheinwerfer mit einem solchen Bauelement herangezogen werden . Insbesondere ist der Scheinwerfer ein Frontscheinwerf er eines Fahrzeugs , etwa eines Automobils . Zum Beispiel ist das hier beschriebene Bauelement oder eine Mehrzahl der hier beschriebenen Bauelemente Bestandteil oder Bestandteile eines ADB-Moduls (Adaptive/ Advanced Driving Beam Module ) oder eines AFS-Moduls (Adaptive/ Advanced Frontlighting System Module ) .
Gemäß der vorliegenden Of fenbarung werden insbesondere rückseitenisolierte Halbleiterchips auf ein gemeinsames zusammenhängendes metallisches Pad eines sogenannten QFN- Leiterrahmens ( QFN-Leadframe ) gesetzt . Das metallische Pad ist insbesondere die Trägerschicht . Der QFN-Leiterrahmen umfasst zum Beispiel die Trägerschicht und die Kontaktschichten . Es ist möglich, dass Schutzdioden, etwa ESD-Chips ( electrostatic discharge chips ) , innerhalb des Gehäusekörpers , etwa innerhalb des Moldkörpers eingebettet beziehungsweise integriert sind . Da die Chipträger der rückseitenisolierten Halbleiterchips , etwa der LED-Chips , von den elektrischen Zuleitungen, insbesondere von den Kontaktschichten elektrisch getrennt sind, können die Halbleiterchips in sehr geringem Abstand zueinander gesetzt werden, ohne dabei elektrische Kurzschlüsse zu verursachen .
Über flache elektrische Verbindungen, etwa in Form von Bonddrähten oder von planaren elektrischen Verbindungen, können sowohl p- als auch n-Kontakte der Halbleiterchips mit den Kontaktschichten elektrisch leitend verbunden werden . Die einzelnen Halbleiterchips können in einem oder mehreren Strängen elektrisch seriell hintereinander geschaltet sein . Mittels eines Verkapselungsmaterials , das eine Verkapselungsschicht bildet , können die elektrischen Verbindungen etwa vor äußeren mechanischen Einflüssen und vor Umwelteinflüssen geschützt werden . In Draufsicht können die elektrischen Verbindungen zumindest teilweise oder vollständig von der Verkapselungsschicht bedeckt sein .
In Anwesenheit der Verkapselungsschicht , die insbesondere strahlungsreflektierend ausgeführt ist , kann das aus der Konverterschicht , die zum Beispiel an die Verkapselungsschicht angrenzt , zur Seite emittierte Licht zurück in die Konverterschicht oder in eine Vorwärtsrichtung reflektiert werden . Die Konverterschicht kann durch eine dünne Schicht , zum Beispiel in Form einer Spray-coating- Schicht oder in Form eines dünnen Konverterplättchens mit speziell angepassten Konverterpartikeln, realisiert werden . Die Verkapselungsschicht kann außerdem zu einem hohen Kontrast auf einer Strahlungsaustrittseite des Bauelements führen .
Da die Halbleiterchips sehr eng nebeneinander angeordnet sind, können eine hohe Leuchtdichte sowie eine homogene Leuchtfläche mit möglichst geringen Helligkeitsschwankungen in den Bereichen zwischen den Halbleiterchips realisiert werden . Da die Halbleiterchips außerdem auf einem gemeinsamen zusammenhängenden thermischen Pad angeordnet sind, kann die thermische Entwärmung signi fikant verbessert werden . Somit kann das Bauelement die Anforderungen in der Anwendung in einem Scheinwerfer, insbesondere in einem Frontscheinwerf er erfüllen . Zum Beispiel ist das Bauelement Teil eines sogenannten ADB Moduls (Adaptive/Advanced Driving Beam Module ) .
Gemäß zumindest einer Aus führungs form des Bauelements ist die Montagefläche mit einer elektrisch isolierenden Zusatzschicht versehen, wobei die elektrisch isolierende Zusatzschicht die Halbleiterchips von der gemeinsamen metallischen Trägerschicht elektrisch isoliert . Die Halbleiterchips können in diesem Fall Rückseiten aufweisen, die bereichsweise oder vollständig elektrisch leitfähig ausgeführt sind . Aufgrund der Anwesenheit der elektrisch isolierenden Zusatzschicht ist die metallische Trägerschicht des Trägers nicht mit den Halbleiterchips elektrisch leitend verbunden .
Gemäß zumindest einer Aus führungs form des Bauelements sind die Halbleiterchips in mindestens vier Reihen auf der Montagefläche angeordnet . Jede der mindestens vier Reihen kann mindestens 5 , 8 , 10 , 12 , 16 oder mindestens 20 Halbleiterchips aufweist . Zum Beispiel ist die Anzahl der Halbleiterchips pro Reihe zwischen einschließlich 4 und 40 , zwischen einschließlich 5 und 30 , zwischen einschließlich 8 und 25 , zwischen einschließlich 8 und 16 oder zwischen einschließlich 8 und 12 . Auch ist es möglich, dass das Bauelement genau 2 , 4 , 6 oder genau 8 solcher Reihen der Halbleiterchips aufweist .
Gemäß zumindest einer Aus führungs form des Bauelements weist dieses eine Mehrzahl von Pixelgruppen auf . Die Pixelgruppen können j eweils mindestens zwei oder mehrere Halbleiterchips aufweisen, wobei die mindestens zwei oder die mehreren Halbleiterchips derselben Pixelgruppe j eweils ein Subpixel bilden . Zum Beispiel sind die Halbleiterchips derselben Pixelgruppe intern miteinander elektrisch verschaltet . Durch die interne elektrische Verschaltung können die Halbleiterchips derselben Pixelgruppe einzeln oder gruppenweise ansteuerbar sein . Eine solche Pixelgruppe kann ein eigenständiges Multipixel bilden, dessen Halbleiterchips j eweils ein Subpixel bilden . Die Pixelgruppe oder das Multipixel ist somit eine zusammenhängende , eigenständige und mechanisch stabile Subeinheit des Bauelements . Zur Bildung der Pixelgruppe oder des Multipixel können die Halbleiterchips miteinander elektrisch verschaltet und mit einem elektrisch isolierenden Material umgossen sein . Durch die interne Verschaltung können die Halbleiterchips derselben Pixelgruppe in Reihe miteinander verschaltet sein .
Gemäß zumindest einer Aus führungs form des Bauelements umfassen die mindestens zwei oder die mehreren Halbleiterchips derselben Pixelgruppe einen ersten Halbleiterchip und einen zweiten Halbleiterchip . Der erste Halbleiterchip und der zweite Halbleiterchip weisen zum Beispiel j eweils eine erste Elektrode und eine zweite Elektrode auf , wobei die erste Elektrode und die zweite Elektrode unterschiedlichen elektrischen Polaritäten des Bauelements zugeordnet sind . Die erste Elektrode des ersten Halbleiterchips kann mit einer ersten Kontaktschicht des Bauelements elektrisch leitend verbunden sein . Die zweite Elektrode des ersten Halbleiterchips und die erste Elektrode des zweiten Halbleiterchips können mit einer zweiten Kontaktschicht des Bauelements elektrisch leitend verbunden sein . Zum Beispiel ist die zweite Elektrode des zweiten Halbleiterchips mit einer dritten Kontaktschicht des Bauelements elektrisch leitend verbunden . Die erste Kontaktschicht , die zweite Kontaktschicht und die dritte Kontaktschicht können direkt nebeneinander angeordnet sein . Es ist j edoch möglich, dass die erste Kontaktschicht , die zweite Kontaktschicht und die dritte Kontaktschicht durch weitere dazwischenliegende Kontaktschicht/en voneinander getrennt sind . Das Bauelement kann mehrere solcher Paare aus einem ersten Halbleiterchip und einen zweiten Halbleiterchip aufweisen .
Gemäß zumindest einer Aus führungs form des Bauelements sind die Halbleiterchips derselben Pixelgruppe oder alle Halbleiterchips des Bauelements sowohl einzeln als auch gruppenweise ansteuerbar . Insbesondere sind zwei beliebige oder mehrere beliebige Halbleiterchips derselben Pixelgruppe sowohl einzeln, paarweise als auch gruppenweise ansteuerbar . Das Bauelement kann eine Mehrzahl von Transistoren aufweisen, die zur Ansteuerung der Halbleiterchips eingerichtet sind . Zum Beispiel weist das Bauelement eine Treiberschaltung auf , die eine Mehrzahl von Transistoren aufweist , wobei die Transistoren mit unterschiedlichen Halbleiterchips elektrisch verschaltet sind . Die Treiberschaltung ist zum Beispiel eingerichtet , beliebige Anzahl von Halbleiterchips einzeln oder gruppenweise anzusteuern .
Gemäß zumindest einer Aus führungs form des Bauelements sind die mindestens zwei Halbleiterchips derselben Pixelgruppe mindestens zwei benachbarten Reihen oder zwei benachbarten Spalten der Halbleiterchips zugeordnet . Weist die Pixelgruppe mehr als zwei Halbleiterchips aus , ist es möglich, dass die Halbleiterchips derselben Pixelgruppe mehreren Reihen und/oder mehreren Spalten der Halbleiterchips zugeordnet sind .
Eine Zeile von Halbleiterchips bezieht sich zum Beispiel auf eine Anordnung in hori zontaler Form, beispielsweise entlang einer longitudinalen Richtung des Trägers oder des Bauelements . Zum Beispiel sind die Kontaktschichten des Trägers oder des Bauelements in Reihen, etwa in zwei Reihen, entlang der longitudinalen Richtung des Bauelements angeordnet . Die Halbleiterchips befinden sich in Draufsicht beispielweise zwischen den Reihen der Kontaktschichten . Entsprechend bezieht sich eine Spalte von Halbleiterchips auf eine Anordnung entlang einer Richtung senkrecht zu der longitudinalen Richtung des Bauelements .
Gemäß zumindest einer Aus führungs form des Bauelements bilden die Pixelgruppen j eweils ein zusammenhängend ausgeführtes Multipixel . Das zusammenhängend ausgeführte Multipixel kann mindestens zwei Subpixel oder eine Mehrzahl von Subpixeln aufweisen . Jedes Multipixel kann eine eigenständige Einheit bilden . Zum Beispiel sind alle Halbleiterchips desselben Multipixels miteinander mechanisch verbunden, zum Beispiel über einen gemeinsamen Vergusskörper . Jede eigenständige Einheit aus mindestens zwei oder aus mehreren Halbleiterchips kann somit in einem einzigen Verfahrensschritt auf der Montagefläche angeordnet oder von der Montagefläche entfernt werden . In diesem Sinne kann das zusammenhängend ausgeführte Multipixel als eigenständige oder monolithische Einheit bezeichnet werden .
Gemäß zumindest einer Aus führungs form des Bauelements sind die Halbleiterchips matrixartig in mindestens 4 Reihen und 10 bis 25 Spalten auf der Montagefläche angeordnet . Die Anzahl der Halbleiterchips eines solchen Bauelements kann mindestens 40 , 60 , 80 oder 100 sein . Zum Beispiel bilden die Halbleiterchips eine Mehrzahl von Pixelgruppen j eweils in Form eines zusammenhängend ausgeführten Multipixels . Die Kontaktschichten können zumindest in zwei Reihen angeordnet sein, wobei die Reihen der Kontaktschichten parallel zu den Reihen der Halbleiterchips verlaufen . Das Multipixel kann aus mindestens zwei oder aus mehreren Halbleiterchips gebildet sein, wobei die Halbleiterchips desselben Multipixels zumindest zwei oder mehreren unterschiedlichen Reihen oder zumindest zwei oder mehreren unterschiedlichen Spalten der Halbleiterchips zugeordnet sind .
Mit der Verwendung von Multipixel-Einheiten können Anforderungen an Scheinwerfersysteme , zum Beispiel an sogenanntes Adaptive-Frontlighting-System erfüllt werden . Fortgeschrittene oder komplexere Ausleuchtungss zenarien lassen sich ab einer Pixelanzahl von zum Beispiel 40 bis 60 Pixel realisieren . Auch kann die Pixelanzahl des Bauelements bis etwa 100 sein . Zum Beispiel weist das Bauelement nicht nur zwei Reihen von Halbleiterchips sondern 4 oder mehr als 4 Reihen von Halbleiterchips auf . Weitere Aus führungs formen und Weiterbildungen des Bauelements ergeben sich aus den im Folgenden in Verbindung mit den Figuren 1A bis 3D erläuterten Aus führungsbeispielen . Es zeigen :
Figuren 1A, 1B und IC schematische Darstellungen eines Aus führungsbeispiels eines Bauelements in perspektiver Ansicht sowie in Draufsicht auf eine Rückseite sowie in Draufsicht auf eine Vorderseite des Bauelements ,
Figuren 2A, 2B und 2C schematische Darstellungen eines weiteren Aus führungsbeispiels eines Bauelements in perspektiver Ansicht sowie in Draufsicht auf eine Rückseite sowie in Draufsicht auf eine Vorderseite des Bauelements , und
Figuren 3A, 3B, 3C und 3D schematische Darstellungen weiterer Aus führungsbeispiele eines Bauelements in Draufsicht auf eine Vorderseite des Bauelements .
Gleiche , gleichartige oder gleich wirkende Elemente sind in den Figuren mit gleichen Bezugs zeichen versehen . Die Figuren sind j eweils schematische Darstellungen und daher nicht unbedingt maßstabsgetreu . Vielmehr können vergleichsweise kleine Elemente und insbesondere Schichtdicken zur Verdeutlichung übertrieben groß dargestellt sein .
In Figur 1A zeigt ein Bauelement 10 in perspektiver Ansicht . Das Bauelement 10 ist insbesondere ein Lichtmodul , etwa ein ADB Modul . Ein solches Lichtmodul kann in einem Scheinwerfer, etwa in einem Frontscheinwerf er eines Automobils Anwendung finden . Das Bauelement 10 weist einen Träger 9 und eine Mehrzahl von Halbleiterchips 1 auf , wobei die Halbleiterchips 1 auf dem Träger 9 angeordnet sind . Die Halbleiterchips 9 sind zum Beispiel LEDs , die im Betrieb des Bauelements 10 zur Erzeugung elektromagnetischer Strahlungen eingerichtet sind .
Der Träger 9 weist einen Gehäusekörper 4 , eine metallische Trägerschicht 90 sowie einer Mehrzahl von Kontaktschichten 93 auf . Insbesondere bilden die metallische Trägerschicht 90 und die Mehrzahl der Kontaktschichten 93 einen Leiterrahmen, der vom Gehäusematerial 94 des Gehäusekörpers 4 umgeben, insbesondere umgossen ist . Die metallische Trägerschicht 90 ist j edoch nicht zur elektrischen Kontaktierung der Halbleiterchips 1 eingerichtet . Das Gehäusematerial 94 kann ein Vergussmaterial sein, das insbesondere strahlungsundurchlässig ausgeführt ist . Zum Beispiel ist das Gehäusematerial 94 ein Epoxid-Material , etwa ein schwarzes Epoxid-Material .
In Draufsicht kann der Gehäusekörper 4 rahmenartig mit einer Öf fnung 40 ausgeführt sein . Die Öf fnung 40 ist insbesondere durch eine Vertiefung des Gehäusekörpers 4 gebildet . In lateralen Richtungen ist die Öf fnung 40 von Seitenwänden 41 des Gehäusekörpers 4 umschlossen . In lateralen Richtungen können die Kontaktschichten 93 und die metallische Trägerschicht 90 vom Gehäusematerial 94 umschlossen sein . Die Kontaktschichten 93 sind in lateralen Richtungen voneinander sowie von der metallischen Trägerschicht 90 räumlich getrennt . Durch das Gehäusematerial 94 sind die Kontaktschichten 93 und die metallischen Trägerschicht 90 j edoch mechanisch miteinander verbunden . Insbesondere ist das Gehäusematerial 94 elektrisch isolierend ausgeführt . Dadurch können die Kontaktschichten 93 voneinander und von der metallischen Trägerschicht 90 elektrisch isoliert sein .
In Figur 1A und in den weiteren Figuren bezeichnet eine X- Richtung eine laterale longitudinalen Richtung des Bauelements 10 , wohingegen eine Y-Richtung eine weitere laterale Richtung des Bauelements 10 bezeichnet , wobei die weitere laterale Y-Richtung senkrecht zu der longitudinalen X-Richtung gerichtet ist .
Wie in der Figur 1A schematisch dargestellt können die Kontaktschichten 93 und die metallische Trägerschicht 90 Bereiche aufweisen, die an Seitenflächen des Gehäusekörpers 4 vom Gehäusematerial 94 nicht bedeckt sind . Solche Bereiche der Kontaktschichten 93 und/oder der metallischen Trägerschicht 90 können Vereinzelungsspuren aufweisen . Zum Beispiel sind die Kontaktschichten 93 und die metallische Trägerschicht 90 aus demselben elektrisch leitfähigen Material gebildet .
Entlang der vertikalen Richtung können die Kontaktschichten 93 und/oder die metallische Trägerschicht 90 durch den Gehäusekörper 4 hindurch erstrecken . Sowohl an einer Vorderseite 9V als auch an einer Rückseite 9R des Trägers 9 können/ kann die Kontaktschichten 93 und/oder die metallische Trägerschicht 90 bereichsweise frei zugänglich sein . Die Öf fnung 40 des Gehäusekörpers 4 weist eine Bodenfläche 40B auf , die bereichsweise durch Oberflächen der Kontaktschichten 93 , bereichsweise durch Oberfläche der metallischen Trägerschicht 90 und bereichsweise durch Oberflächen des Gehäusematerials 94 gebildet ist . Der Träger 9 weist eine Montagefläche 91 auf , auf der die Halbleiterchips 1 angeordnet sind . Insbesondere sind alle strahlungsemittierenden Halbleiterchips 1 ausschließlich auf der Montagefläche 91 , etwa auf der metallischen Trägerschicht 90 angeordnet . Es ist möglich, dass das Bauelement 10 weitere optisch inaktiven Halbleiterchips aufweist , die als Schutzdioden ausgeführt sind . Solche Schutzdioden können im Gehäusekörper 4 des Trägers 9 , also im Gehäusematerial 94 , teilweise oder vollständig eingebettet sein .
Die strahlungsemittierenden Halbleiterchips 1 sind lediglich mechanisch und nicht elektrisch mit der metallischen Trägerschicht 90 verbunden . Zum Beispiel weisen die Halbleiterchips 1 j eweils eine Rückseite 1R auf , die der metallischen Trägerschicht 90 zugewandt ist . Die Rückseite 1R des Halbleiterchips 1 ist insbesondere elektrisch isolierend ausgeführt . Zum Beispiel weist ein solcher Halbleiterchip 1 einen elektrisch isolierenden Chipträger, etwa einen Keramikträger auf . Alternativ ist es möglich, dass ein solcher Halbleiterchip 1 einen elektrisch leitfähigen Chipträger aufweist , der mit einer elektrisch isolierenden Abschlussschicht versehen ist . Durch die elektrisch isolierende Abschlussschicht ist der Halbleiterchip 1 von der metallischen Trägerschicht 90 elektrisch isoliert .
Die Halbleiterchips 1 weisen j eweils eine Vorderseite IV auf , die der Rückseite 1R abgewandt ist . Die Vorderseite IV ist insbesondere als Strahlungsaustritts fläche des Halbleiterchips 1 ausgeführt . Die Vorderseite IV kann mit einer Konverterschicht 2 versehen sein . Die Konverterschicht 2 ist zur Umwandlung kurzwelliger elektromagnetischer Strahlungsanteile in langwellige elektromagnetische Strahlungsanteile eingerichtet . Zum Beispiel können ultraviolette oder blaue Strahlungsanteile der von dem Halbleiterchip 1 emittierten Strahlung von der Konverterschicht 2 absorbiert und in grüne , gelbe oder rote Strahlungsanteile umgewandelt werden . Mit der Konverterschicht 2 ist der Halbleiterchip 1 insbesondere zur Erzeugung vom Weißlicht eingerichtet .
Das Bauelement 10 weist eine Mehrzahl von strahlungsemittierenden Halbleiterchips 1 auf , die in genau einer Reihe , in genau zwei Reihen oder in mehreren Reihen und/oder Spalten auf der metallischen Trägerschicht 90 angeordnet sind . Jeder der Halbleiterchips 1 kann eine eigene Konverterschicht 2 aufweisen . Alternativ ist es möglich, dass die Halbleiterchips 1 eine gemeinsame Konverterschicht 2 aufweisen, die insbesondere alle Halbleiterchips 1 bedecken . Die Konverterschicht 2 kann eine Spray-coating-Schicht oder ein Konverterplättchen sein . Zum Beispiel weist das Bauelement 10 mindestens zwei Reihen von Halbleiterchips 1 auf , wobei j ede Reihe beispielsweise mindestens 5 , 8 , 10 , 12 oder mindestens 15 Halbleiterchips aufweist .
Über die Kontaktschichten 93 können die auf der metallischen Trägerschicht 90 angeordneten Halbleiterchips 1 elektrisch kontaktiert werden . Zum Beispiel sind die Halbleiterchips 1 über elektrische Verbindungen 3 ( siehe Figur IC oder 2C ) mit den Kontaktschichten 93 elektrisch leitend verbunden . Da die Kontaktschichten 93 in lateralen Richtungen voneinander und von der metallischen Trägerschicht 90 räumlich beabstandet sind, befinden sich Zwischenbereiche zwischen den Kontaktschichten 93 sowie zwischen der metallischen Trägerschicht 90 und den Kontaktschichten 93 . In Draufsicht können die elektrischen Verbindungen 3 die Zwischenbereiche zwischen der metallischen Trägerschicht 90 und den Kontaktschichten 93 überbrücken . Die Zwischenbereiche können mit dem Gehäusematerial 94 gefüllt sein .
Gemäß Figur 1A weist das Bauelement 10 eine Verkapselungsschicht 5 auf , die insbesondere strahlungsreflektierend ausgeführt ist . Die Verkapselungsschicht 5 kann in lateralen Richtungen mittelbar oder unmittelbar an die Halbleiterchips 1 , an die Konverterschicht/en 2 und/oder an den Gehäusekörper 4 angrenzen . Die Verkapselungsschicht 5 kann ein Matrixmaterial mit darin eingebetteten Reflexionspartikeln oder Weißartikeln aufweisen . In Draufsicht können die Vorderseiten IV der Halbleiterchips 1 zumindest bereichsweise von der Verkapselungsschicht 5 nicht bedeckt sein . Insbesondere sind die Strahlungsaustritts flächen der Halbleiterchips 1 von der Verkapselungsschicht 5 nicht bedeckt . In Draufsicht ist/ sind die Konverterschicht/en 2 frei von einer Bedeckung durch die Verkapselungsschicht 5 . Die Verkapselungsschicht 5 ist zur Erhöhung des Kontrasts sowie der Leuchtdichte des Bauelements 10 eingerichtet .
Das Bauelement 10 weist eine Vorderseite 10V auf ( siehe auch die Figuren IC und 2C ) . Die Vorderseite 10V des Bauelements 10 kann bereichsweise durch Oberflächen des Gehäusekörpers 4 , der Verkapselungsschicht 5 und/oder der Konverterschicht/en 2 gebildet sein . Das Bauelement 10 weist eine der Vorderseite 10V abgewandte Rückseite 10R auf , wobei die Rückseite 10R des Bauelements 10 in Figur 1B schematisch dargestellt ist .
Die Rückseite 10R des Bauelements 10 kann durch die Rückseite 9R des Trägers 9 gebildet sein . Die Rückseite 9R oder 10R ist bereichsweise durch Oberfläche der metallischen Trägerschicht 90 , bereichsweise durch Oberfläche des Gehäusekörpers 4 und bereichsweise durch Oberflächen der Kontaktschichten 93 gebildet . Über die Rückseite 10R, insbesondere ausschließlich über die Rückseite 10R kann das Bauelement 10 extern elektrisch kontaktiert werden . In diesem Sinne ist das Bauelement 10 ein oberflächenmontierbares Bauelement 10 . Zur Vermeidung eines möglichen elektrischen Kurzschlusses kann die metallische Trägerschicht 90 auf der Rückseite 9V des Trägers 9 mit einer elektrisch isolierenden Schicht versehen sein .
Wie in der Figur 1B schematisch dargestellt weist die metallische Trägerschicht 90 eine rückseitige Oberfläche oder eine vorderseitige Oberfläche auf , die größer ist als j ede der rückseitigen oder vorderseitigen Oberflächen der Kontaktschichten 93 , etwa mindestens zweimal , dreimal , viermal oder fünfmal größer als die Summe aller rückseitigen Oberflächen oder aller vorderseitigen Oberflächen aller Kontaktschichten 93 . Während die metallische Trägerschicht 90 ein großes thermisches Pad darstellt , bilden die Oberflächen der Kontaktschichten 93 insbesondere individuell adressierbare elektrische Anschluss flächen . Die metallische Trägerschicht 90 ist somit als Hauptträgerschicht des Leiterrahmens des Trägers 9 ausgeführt . Da die strahlungsemittierenden Halbleiterchips 1 ausschließlich auf der metallischen Trägerschicht 90 angeordnet sind, weisen sie in Draufsicht auf das Bauelement 10 insbesondere keine Überlappungen mit den Kontaktschichten 93 und/oder mit dem Gehäusekörper 4 auf .
Figur IC zeigt die Vorderseite 10V des Bauelements 10 , wobei ein Abschnitt der Vorderseite 10V vergrößert dargestellt ist . Das Bauelement 10 gemäß Figur IC weist zwei Stränge oder Reihen von Halbleiterchips 1 auf , die ausschließlich auf der metallischen Trägerschicht 90 angeordnet sind . Die Halbleiterchips 1 weisen j eweils auf ihrer Vorderseite IV elektrische Kontaktstellen auf , die über elektrische Verbindungen 3 mit den Kontaktschichten 93 elektrisch leitend verbunden sind . In Draufsicht sind die elektrischen Kontaktstellen des j eweiligen Halbleiterchips 1 neben der Konverterschicht 2 oder neben der Strahlungsaustritts fläche des j eweiligen Halbleiterchips 1 angeordnet . Die elektrischen Verbindungen 3 sind insbesondere in Form von Drahtverbindungen insbesondere in Form von Bonddraht- Verbindungen ausgeführt .
Wie in Figur IC schematisch dargestellt , können die Kontaktschichten 93 in Draufsicht bereichsweise vom Gehäusematerial 94 des Gehäusekörpers 4 bedeckt sein .
Der Träger 9 weist gemäß Figur IC zwei randseitige Reihen von Kontaktschichten 93 auf , wobei die metallische Trägerschicht 90 in einer lateralen Richtung zwischen den zwei Reihen der Kontaktschichten 93 angeordnet ist . Jeder der Halbleiterchips 1 ist mit zwei Kontaktschichten 93 elektrisch leitend verbunden . Es ist möglich, dass zwei benachbarte Halbleiterchips 1 mit einer gemeinsamen Kontaktschicht 93 elektrisch leitend verbunden sind . Die Halbleiterchips 1 derselben Reihe können in Serie miteinander elektrisch verschaltet sein .
Wie in dem vergrößerten Abschnitt der Vorderseite IV des Bauelements 10 schematisch dargestellt , können die elektrischen Verbindungen 3 oder 31 von der Verkapselungsschicht 5 teilweise oder vollständig bedeckt sein . Die Verkapselungsschicht 5 schützt somit die elektrische Verbindungen 3 vor äußeren mechanischen Einflüssen und vor Umwelteinflüssen . Die Verkapselungsschicht 5 befindet sich zum Beispiel ausschließlich innerhalb der Öf fnung 40 des Gehäusekörpers 4 .
Wie in der Figur IC schematisch dargestellt kann die metallische Trägerschicht 90 Randbereiche aufweisen, die stufenartig ausgeführt sind . Im Vergleich zu den übrigen Bereichen der metallischen Trägerschicht 90 weisen die stufenartigen Randbereiche reduzierte vertikale Schichtdicken auf . Die stufenartigen Randbereiche dienen insbesondere als Verankerungsstrukturen, an denen das Gehäusematerial 94 verankert ist .
Das in der Figur 2A dargestellte Bauelement 10 entspricht im Wesentlichen dem in der Figur 1A dargestellten Bauelement 10 . Im Unterschied hierzu sind die elektrischen Verbindungen 3 insbesondere als planare elektrische Verbindungen 32 ausgeführt . Im weiteren Unterschied zur Figur 1A kann die Verkapselungsschicht 5 den Gehäusekörper 4 vollständig bedecken . Auch kann die Verkapselungsschicht 5 in Draufsicht die elektrischen Verbindungen 3 vollständig bedecken . Es ist gemäß Figur 2A möglich, dass der Gehäusekörper 4 auf der Vorderseite 9V des Trägers 9 mit den Kontaktschichten 93 und/oder mit der Trägerschicht 90 bündig abschließt . Mit anderen Worten ist es möglich, dass der Gehäusekörper 4 an der Vorderseite 9V des Trägers 9 nicht über die Kontaktschichten 93 und/oder oder über die Trägerschicht 90 vertikal überragt . Im Übrigen können die im Zusammenhang mit dem in der Figur 1A dargestellten Bauelement 10 of fenbarten Merkmale für das in der Figur 2A dargestellte Bauelement 10 herangezogen werden . Figur 2B zeigt eine Rückseite 10R des in der Figur 2A dargestellten Bauelements 10 . Die in der Figur 2B dargestellte Rückseite 10R entspricht der in der Figur 1B dargestellten Rückseite 10R eines Bauelements 10 .
Figur 2C zeigt eine Vorderseite 10V des in der Figur 2A dargestellten Bauelements 10 mit einem vergrößerten Abschnitt . Analog zur Figur 2A entspricht das in der Figur 2C dargestellte Bauelement 10 bis auf die Ausgestaltung der elektrischen Verbindung 3 , der Verkapselungsschicht 5 und gegebenenfalls des Gehäusekörper 4 auf der Vorderseite 9V des Trägers 9 dem in der Figur IC dargestellten Bauelement 10 .
Im Vergleich zur Figur IC ist in Figur 2C expli zit dargestellt , dass die Konverterschichten 2 als einzelne Schichten ausgeführt sind . Insbesondere sind die Konverterschichten 2 Konverterplättchen, die den Halbleiterchips 1 eineindeutig zugeordnet sind .
Außerdem ist in Figur 2C schematisch dargestellt , dass der Gehäusekörper 4 als flacher Moldkörper ( Flatmold) ausgeführt werden kann . Insbesondere befindet sich das Gehäusematerial 94 lediglich seitlich der metallischen Trägerschicht 90 und seitlich der Kontaktschichten 93 . An der Vorderseite 9V und/oder an der Rückseite 9R des Trägers 9 ragt der Gehäusekörper 4 insbesondere nicht vertikal über die metallische Trägerschicht 90 und/oder über die Kontaktschichten 93 hinaus . Die Trägerschicht 90 kann abgesenkte Bereiche aufweisen, auf den die planaren elektrischen Verbindungen 32 gebildet sind . Die abgesenkten Bereiche können teilweise oder halbgeätzte Bereiche der Trägerschicht 90 sein . Die abgesenkten oder stufenförmigen Bereiche der Trägerschicht 90 können mit dem Gehäusematerial 94 oder mit einem anderen elektrisch isolierenden Material bedeckt sein, das die planaren elektrischen Verbindungen 32 von der Trägerschicht 90 elektrisch isoliert .
Im Unterschied zur Figur IC ist es gemäß Figur 2C möglich, dass die Montagefläche 91 mit einer elektrisch isolierenden Zusatzschicht 92 versehen ist . Die elektrisch isolierende Zusatzschicht 92 kann die Halbleiterchips 1 von der gemeinsamen metallischen Trägerschicht 90 elektrisch isolieren . Die elektrisch isolierende Zusatzschicht 92 kann die Montagefläche 91 teilweise oder vollständig bedecken . Zum Beispiel bedeckt die elektrisch isolierende Zusatzschicht 92 zumindest die Stellen der Montagefläche 91 , auf denen die Halbleiterchips 1 angeordnet sind .
Das in der Figur 3A dargestellte Bauelement 10 entspricht im Wesentlichen dem in der Figur 1A dargestellten Bauelement 10 . Im Unterschied hierzu weist das in der Figur 3A dargestellte Bauelement 10 vier Reihen von Halbleiterchips 1 auf . Jede Reihe der Halbleiterchips 1 weist mindestens 5 , 8 , 10 oder 12 Halbleiterchips 1 auf . Als Beispiel sind in der Figur 3A j eweils zehn Halbleiterchips 1 pro Reihe dargestellt . Entsprechend weist das in der Figur 3A dargestellte Bauelement 10 zehn Spalten von Halbleiterchips 1 auf . Hier bezieht sich eine Zeile auf eine Anordnung der Halbleiterchips 1 entlang der X-Richtung, also entlang der lateralen longitudinalen Richtung X des Bauelements 10 , wohingegen eine Spalte auf eine Anordnung der Halbleiterchips 1 entlang der zu der X-Richtung senkrecht gerichteten lateralen Y-Richtung verweist .
Figur 3B zeigt einen in der Figur 3A gekennzeichneten
Ausschnitt des Bauelements 10 . Die Halbleiterchips 1 des Bauelements 10 können paarweise in eine Mehrzahl von Pixelgruppen IG unterteilt sein . Jede der Pixelgruppen IG kann zwei miteinander verschaltete Halbleiterchips 1 aufweisen . Eine solche Pixelgruppe IG bildet ein zusammenhängend ausgeführtes Multipixel IM, wobei die Halbleiterchips 1 des Multipixels IM j eweils ein Subpixel des Multipixels IM bilden . Jedes Subpixel kann eine Leuchtfläche kleiner als 1 mm2 aufweisen, etwa 750 pm x 560 pm . Jeder der Halbleiterchips 1 des Multipixels IM kann eine Breite und/oder Länge kleiner als 1 mm aufweisen .
Figur 3B zeigt eine Pixelgruppe IG, die ein zusammenhängend ausgeführtes Multipixel IM aus zwei miteinander elektrisch verschalteten Halbleiterchips 1 aufweist . Ein derart zusammenhängend ausgeführtes Multipixel IM kann als 1x2- Multipixel bezeichnet werden . Jedes zusammenhängend ausgeführte Multipixel IM kann mindestens einen ersten Halbleiterchip 1A und einen zweiten Halbleiterchip 1B aufweisen . Der erste Halbleiterchip 1A und der zweite Halbleiterchip 1B sind in Reihe miteinander elektrisch geschaltet . Das Multipixel IM ist derart angeordnet , dass der erste Halbleiterchip 1A einer ersten Reihe der Halbleiterchips 1 zugeordnet ist , und der zweite Halbleiterchip 1B einer von der ersten Reihe verschiedenen zweiten Reihe der Halbleiterchips 1 zugeordnet ist . Über eine Treiberschaltung, die zum Beispiel Transistoren aufweist , sind der erste Halbleiterchip 1A und der zweite Halbleiterchip 1B zum Beispiel individuell oder paarweise ansteuerbar . Eine schematische Verschaltung der Halbleiterchips 1A und 1B ist in der Figur 3B dargestellt .
Der erste Halbleiterchip 1A und der zweite Halbleiterchip 1B können j eweils eine erste Elektrode und eine zweite Elektrode aufweisen . Zum Beispiel sind die erste Elektrode eine Anode und die zweite Elektrode eine Kathode , oder umgekehrt . Die erste Elektrode des ersten Halbleiterchips 1A kann über eine elektrische Verbindung 3 , die eine Bonddraht-Verbindung oder eine planare elektrische Verbindung ist , mit einer ersten Kontaktschicht 93A elektrisch leitend verbunden sein . Die zweite Elektrode des ersten Halbleiterchips 1A und die erste Elektrode des zweiten Halbleiterchips 1B können mit einer zweiten Kontaktschicht 93B elektrisch leitend verbunden sein . Die zweite Elektrode des zweiten Halbleiterchips 1B kann mit einer dritten Kontaktschicht 93C elektrisch leitend verbunden sein . Abhängig davon, ob die erste Kontaktschicht 93A, die zweite Kontaktschicht 93B und/oder die dritte Kontaktschicht 93C extern elektrisch kontaktiert werden, können der erste Halbleiterchip 1A und der zweite Halbleiterchip 1B einzeln oder paarweise angesteuert werden .
Gemäß Figur 3B ist es möglich, dass die vier Reihen aus Halbleiterchips 1 durch zwei Reihen von den Pixelgruppen IG bzw . von den Multipixeln IM gebildet sind, wobei die Pixelgruppen IG bzw . die Multipixel IM über die seitlich angeordneten Reihen von Kontaktschichten 93 elektrisch kontaktiert sind . Zum Beispiel sind alle Halbleiterchips 1 der Pixelgruppen IG entlang der lateralen Y-Richtung zwischen den zwei Reihen von Kontaktschichten 93 angeordnet . Alle Halbleiterchips 1 der Pixelgruppen IG können über die elektrische Verbindungen 3 mit den Kontaktschichten 93 elektrisch leitend verbunden sein .
Es ist möglich, dass benachbarte Multipixel IM oder die Multipixel IM des Bauelements 10 über elektrische Verbindungen 3 miteinander elektrisch leitend verbunden sind, zum Beispiel in Reihe miteinander elektrisch leitend verbunden . Zum Beispiel weist das Bauelement 10 zwei elektrische Verbindungen 3 auf , die j eweils an einem Ende mit einem der Multipixel IM elektrisch leitend verbunden sind und an einem anderen Ende mit derselben Kontaktschicht 93 elektrisch leitend verbunden sind . Auch ist es möglich, dass die zwei elektrischen Verbindungen 3 j eweils an den anderen Enden mit zwei Kontaktschichten 93 elektrisch leitend verbunden sind, wobei die zwei Kontaktschichten 93 über eine weitere elektrische Verbindung miteinander elektrisch leitend verbunden sind .
Das in der Figur 3C dargestellte Bauelement 10 entspricht im Wesentlichen dem in der Figur 3B dargestellten Bauelement 10 . Im Unterschied hierzu weist j ede der Pixelgruppen IG oder j edes Multipixel IM vier Halbleiterchips 1 auf . Die Halbleiterchips 1 desselben Multipixels IM sind zwei benachbarten Reihen und zwei benachbarten Spalten der Halbleiterchips 1 zugeordnet . Ein derart zusammenhängend ausgeführtes Multipixel IM kann als 2x2-Multipixel bezeichnet werden . Alle Halbleiterchips 1A und 1B desselben Multipixels IM können in Reihe verschaltet sein . Wie in der Figur 3C schematisch dargestellt sind die Halbleiterchips 1A und 1B desselben Multipixels IM dennoch individuell oder gruppenweise über die Kontaktschichten 93 , etwa über fünf Kontaktschichten 93 , ansteuerbar .
Das in der Figur 3D dargestellte Bauelement 10 entspricht im Wesentlichen dem in der Figur 3C dargestellten Bauelement 10 .
Im Unterschied weist das Multipixel IM vier benachbarte Halbleiterchips 1 auf . Ein derart zusammenhängend ausgeführtes Multipixel IM kann als Ix4-Multipixel bezeichnet werden . Im Unterschied zur Figur 3C sind die Halbleiterchips 1 desselben Multipixels IM gemäß Figur 3D vier benachbarten Reihen der Halbleiterchips 1 zugeordnet . Ganz analog zur Figur 3C sind alle Halbleiterchips desselben Multipixels IM individuell oder gruppenweise über die Kontaktschichten 93 , etwa über fünf Kontaktschichten 93 , ansteuerbar .
Wie in den Figuren 3C und 3D schematisch dargestellt ist es möglich, dass eine beliebige Anzahl der Halbleiterchips 1 desselben Multipixels IM angesteuert werden kann . Die in den Figuren 3A bis 3D dargestellten Anordnungen und Verschaltungen von Halbleiterchips 1 sind lediglich als Beispiele dieser Of fenbarung anzusehen, sodass diese Of fenbarung nicht zwingend auf solche Beispiele eingeschränkt ist . Zum Beispiel kann das Bauelement 10 mehr als vier Reihen von Halbleiterchips 1 aufweisen . Auch ist es möglich, dass das Bauelement 10 eine Mehrzahl von Multipixeln IM umfasst , die j eweils mehr als vier Halbleiterchips 1 aufweisen . Gemäß den Figuren 3A bis 3D kann das Bauelement 10 im Vergleich zu den Figuren 1A bis 2C anstatt durch Einzelpixel durch Multipixel IG oder IM aufgebaut sein . Im Speziellen wird in diesem Zusammenhang 1x2- , 1x4- , 2x2-Multipixel beschrieben, sodass sich 4-reihige Module realisieren lassen, bei denen eine einfache und bequeme elektrische Kontaktierung der Halbleiterchips 1 von zwei Seiten erfolgen kann . Im Allgemeinen können auch m x n-Multipixel realisiert werden, wobei m und n natürliche Zahlen größer oder gleich 1 , 2 , 3 oder 4 sein können .
Zur elektrischen Kontaktierung der in den Figuren 1A bis 2C dargestellten 2x12 Einzelpixel oder Einzelhalbleiterchips 1 sind zum Beispiel 2x13 elektrische Kontakte oder Kontaktschichten 93 ausreichend . Für 2xn Einzelpixel oder Einzelhalbleiterchips 1 wäre es zum Beispiel 2x (n+ l ) elektrische Kontakte oder Kontaktschichten 93 ausreichend . Zur elektrischen Kontaktierung des in den Figuren 3A bis 3D dargestellten m x n-Multipixels können j e nach Art der internen elektrischen Verschaltung m x (n+ 1 ) elektrische Kontakte oder Kontaktschichten 93 ausreichend sein . In diesem Fall können die Halbleiterchips 1 desselben Multipixels IM einzeln, paarweise und/oder gruppenweise ansteuerbar sein .
Durch die Kombination einer größeren Anzahl der Halbleiterchips 1 und QFN-Leiterrahmen kann ein kostengünstiges , thermisch optimiertes Bauteildesign realisiert werden . Nicht nur einzelne Halbleiterchips 1 sondern auch Multipixel IM j eweils aus mindestens zwei Halbleiterchips 1 können auf der Montagefläche 91 gesetzt und mit den seitlichen Kontaktschichten 93 elektrisch kontaktiert werden . Im Vergleich zu den Figuren 1A bis 2C kann gemäß den Figuren 3A bis 3D die Y-Achse , also die kurze Achse , auf einfache Art und Weise erweitert werden . So lässt sich ein QFN-Ansatz zum Beispiel auf anwendungsrelevante vierreihige oder mehrreihige Bauelemente 10 erweitern . Damit können Beleuchtungsstärken mit ( LEAs ) / Pixel im Bereich von 0 , 5 mm2 erzielt werden, wobei LEA eine Abkürzung für lichtemittierende Fläche ( Light-Emitting Area ) steht .
Insbesondere können folgende technische Merkmale für komplexere Beleuchtungss zenarien erzielt werden, zum Beispiel 4x10 bis etwa 4x25 Pixel-Arrays mit 0 . 5 mm2 LEA pro Pixel ( z . B . 20 - 50 mm2 LEA gesamt ) , wobei die Halbleiterchips 1 oder die Multipixel IM einzeln oder gruppenweise ansteuerbar sind . Gegenüber einzelnen Pixeln j eweils aus einem einzigen Halbleiterchip 1 , i . e . gegenüber monolithischen Ansätzen, kann ein vorgeschlagener Aufbau eines Bauelements 10 aus einzelnen Multipixeln IM dazu führen, dass sogenannte Yield- Verluste im Herstellprozess der Halbleiterchips 1 nicht mit der Gesamt-LEA des Bauelements 10 skalieren . Sequentielle elektrische Chipverbindungen zum Beispiel über die elektrischen Verbindungen 3 führen zu höherer Gesamtausbeute und zu Kosteneinsparungen etwa bei der Herstellung von AFS oder ADB Modulen zum Beispiel im Bereich niedriger Auflösung .
Auch kann die Verwendung der Multipixel IM dazu führen, dass komplexere , auf gefächerte , sogenannte Fan-Out-Verschaltungen vermieden werden können . Zum Beispiel , wie in den Figuren 3B bis 3D schematisch dargestellt , können die Elektroden der einzelnen Halbleiterchips 1 , etwa die Anoden und Kathoden der einzelnen Halbleiterchips 1 oder die p- und n-Kontakte der einzelnen Halbleiterchips 1 , über elektrische Verbindungen 3 separat auf einzelne elektrische Kontaktschichten 93 geführt werden .
Schließlich können die elektrischen Verbindungen 3 etwa in Form von Bonddraht-Verbindungen 31 oder planaren elektrischen Verbindungen mittels eines hoch reflektierenden Verkapselungsmaterials geschützt werden . In diesem Fall kann das vom Konvertermaterial der Konverterschicht 2 zur Seite emittierte Licht zurück in die Konverterschicht 2 reflektiert werden . Dies kann zu einem hohen Kontrast auf der Vorderseite 10V des Bauelements 10 führen . Die Konverterschicht 2 kann durch eine dünne Spray-Coating-Schicht oder durch ein dünnes Konverterplättchen realisiert werden .
Diese Patentanmeldung beansprucht die Priorität der deutschen
Patentanmeldung DE 10 2021 125 056 . 0 , deren
Of fenbarungsgehalt hiermit durch Rückbezug aufgenommen wird . Die Erfindung ist nicht durch die Beschreibung der Erfindung anhand der Ausführungsbeispiele auf diese beschränkt. Die Erfindung umfasst vielmehr jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Ansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Ansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugs zeichenliste
10 Bauelement
10V Vorderseite des Bauelements
10R Rückseite des Bauelements
1 Halbleiterchip
1A erster Halbleiterchip
1B zweiter Halbleiterchip
IV Vorderseite ,
Strahlungsaustritts fläche des Halbleiterchips
1R Rückseite des Halbleiterchips
IG Pixelgruppe
IM zusammenhängendes Multipixel
2 Konverterschicht
3 elektrische Verbindung
31 Bonddraht-Verbindung
32 planare elektrische Verbindung
4 Gehäusekörper
40 Öf fnung des Gehäusekörpers
41 Seitenwand des Gehäusekörpers
40B Bodenfläche des Gehäusekörpers
5 Verkapselungsschicht
9 Träger
9V Vorderseite des Trägers
9R Rückseite des Trägers 90 metallische Trägerschicht
91 Montagefläche
92 elektrisch isolierende Zusatzschicht 93 Kontaktschicht
93A erste Kontaktschicht
93B zweite Kontaktschicht
93C dritte Kontaktschicht
94 Gehäusematerial
X laterale longitudinale Richtung/ Längsachse
Y laterale Richtung senkrecht zu der longitudinalen Richtung/ Querachse

Claims

Patentansprüche
1. Bauelement (10) mit einer Mehrzahl von Halbleiterchips (1) und einem Träger (9) , wobei
- der Träger (9) eine gemeinsame metallische Trägerschicht (90) mit einer Montagefläche (91) aufweist, auf der die Halbleiterchips (1) angeordnet sind,
- die Halbleiterchips (1) mit der gemeinsamen metallischen Trägerschicht (90) thermisch jedoch nicht elektrisch leitend verbunden sind,
- der Träger (9) eine Mehrzahl von Kontaktschichten (93) aufweist, die in lateralen Richtungen nebeneinander und neben der gemeinsamen Trägerschicht (90) angeordnet und zur elektrischen Kontaktierung des Bauelements (10) und somit zur elektrischen Kontaktierung der Halbleiterchips (1) eingerichtet sind,
- der Träger (9) ein elektrisch isolierendes Gehäusematerial (94) aufweist, das die gemeinsame metallische Trägerschicht (90) und die Kontaktschichten (93) zusammenhält, wobei die gemeinsame metallische Trägerschicht (90) und die Kontaktschichten (93) an das Gehäusematerial (94) angrenzen und durch das elektrisch isolierende Gehäusematerial (94) voneinander elektrisch isoliert sind, und
- die Halbleiterchips (1) im Betrieb des Bauelements (10) zur Erzeugung elektromagnetischer Strahlung eingerichtet und in mindestens zwei Reihen auf der Montagefläche (91) angeordnet sind, wobei jede Reihe mindestens fünf Halbleiterchips (1) aufweist und laterale Abstände zwischen den Halbleiterchips (1) oder zwischen den Reihen von Halbleiterchips (1) kleiner als 150 pm sind.
2. Bauelement (10) nach Anspruch 1, bei dem die Halbleiterchips (1) Chipträger oder Rückseiten (1R) aufweisen, wobei die Chipträger oder die Rückseiten (1R) der gemeinsamen Trägerschicht (90) zugewandt sind und elektrisch isolierend ausgeführt sind.
3. Bauelement (10) nach Anspruch 1, bei dem die Montagefläche (91) mit einer elektrisch isolierenden Zusatzschicht (92) versehen ist, die die Halbleiterchips (1) von der gemeinsamen metallischen Trägerschicht (90) elektrisch isoliert.
4. Bauelement (10) nach einem der vorhergehenden Ansprüche, wobei die Halbleiterchips (1) über Bonddraht-Verbindungen (3, 31) mit den Kontaktschichten (93) elektrisch leitend verbunden sind.
5. Bauelement (10) nach einem der Ansprüche 1 bis 3, wobei die Halbleiterchips (1) über planare elektrische Verbindungen (3, 32) mit den Kontaktschichten (93) elektrisch leitend verbunden sind.
6. Bauelement (10) nach einem der vorhergehenden Ansprüche, bei dem der Träger (9) eine Vorderseite (9V) und eine der Vorderseite (9V) abgewandte Rückseite (9R) aufweist, wobei die Vorderseite (9V) die Montagefläche (91) umfasst und die Kontaktschichten (93) sowohl an der Vorderseite (9V) als auch an der Rückseite (9R) des Trägers (9) zugänglich sind.
7. Bauelement (10) nach einem der vorhergehenden Ansprüche, bei dem die Halbleiterchips (1) über die Mehrzahl der Kontaktschichten (93) gruppenweise oder individuell ansteuerbar sind. 41
8. Bauelement (10) nach einem der vorhergehenden Ansprüche, das einen Gehäusekörper (4) aufweist, der aus dem Gehäusematerial (94) gebildet ist, wobei das Bauelement (10) als QFN-Bauelement (Quad Flat No-leads) ausgeführt ist, bei dem die Kontaktschichten (93) in lateralen Richtungen höchstens bündig mit dem Gehäusekörper (4) abschließen und nicht seitlich über den Gehäusekörper (4) hinausragen.
9. Bauelement (10) nach einem der vorhergehenden Ansprüche, das einen Gehäusekörper (4) aufweist, der aus dem Gehäusematerial (94) gebildet und in Draufsicht rahmenartig ausgeführt ist, wobei
- der Gehäusekörper (4) eine Öffnung (40) aufweist, die in Draufsicht von Seitenwänden (41) des Gehäusekörpers (4) umrahmt sind,
- die Kontaktschichten (93) teilweise von den Seitenwänden (41) des Gehäusekörpers (4) bedeckt sind und teilweise in der Öffnung (40) freiliegen, und
- die Öffnung (40) eine Bodenfläche (40B) aufweist, die bereichsweise durch die Montagefläche (91) , bereichsweise durch Oberflächen der Kontaktschichten (93) und bereichsweise durch Oberflächen des Gehäusematerials (94) gebildet ist.
10. Bauelement (10) nach einem der vorhergehenden Ansprüche, das eine Verkapselungsschicht (5) aufweist, die aus einem Matrixmaterial mit darin eingebetteten Reflexionspartikeln gebildet ist, wobei die Verkapselungsschicht (5) in Draufsicht die Montagefläche (91) und die Kontaktschichten (93) teilweise bedeckt, und wobei Strahlungsaustrittsflächen (IV) der Halbleiterchips (1) von der Verkapselungsschicht (5) unbedeckt sind.
11. Bauelement (10) nach dem vorhergehenden Anspruch, das eine Konverterschicht (2) oder eine Mehrzahl der Konverterschichten (2) aufweist, wobei
- die Konverterschicht (2) oder die Mehrzahl der Konverterschichten (2) zur Umwandlung zumindest einiger Strahlungsanteile der im Betrieb des Bauelements (10) von den Halbleiterchips (1) emittierten elektromagnetischen Strahlungen eingerichtet ist, und
- die Konverterschicht (2) oder die Mehrzahl der Konverterschichten (2) seitlich an die Verkapselungsschicht (5) angrenzt.
12. Bauelement (10) nach einem der vorhergehenden Ansprüche, bei dem die Halbleiterchips (1) in mindestens vier Reihen auf der Montagefläche (91) angeordnet sind, wobei jede der mindestens vier Reihen mindestens fünf Halbleiterchips (1) aufweist .
13. Bauelement (10) nach einem der vorhergehenden Ansprüche, das eine Mehrzahl von Pixelgruppen (IG) aufweist, die jeweils mindestens zwei Halbleiterchips (1) aufweisen, wobei die mindestens zwei Halbleiterchips (1) derselben Pixelgruppe
(IG) jeweils ein Subpixel bilden und intern miteinander elektrisch verschaltet sind.
14. Bauelement (10) nach dem vorhergehenden Anspruch, bei dem die mindestens zwei Halbleiterchips (1) derselben Pixelgruppe (IG) einen ersten Halbleiterchip (1A) und einen zweiten Halbleiterchip (1B) umfassen, wobei
- der erste Halbleiterchip (1A) und der zweite Halbleiterchip (1B) jeweils eine erste Elektrode und eine zweite Elektrode aufweist, - die erste Elektrode und die zweite Elektrode unterschiedlichen elektrischen Polaritäten des Bauelements (10) zugeordnet sind,
- die erste Elektrode des ersten Halbleiterchips (1A) mit einer ersten Kontaktschicht (93A) elektrisch leitend verbunden ist,
- die zweite Elektrode des ersten Halbleiterchips (1A) und die erste Elektrode des zweiten Halbleiterchips (1B) mit einer zweiten Kontaktschicht (93B) elektrisch leitend verbunden sind, und
- die zweite Elektrode des zweiten Halbleiterchips (1B) mit einer dritten Kontaktschicht (93C) elektrisch leitend verbunden ist.
15. Bauelement (10) nach einem der Ansprüche 13 bis 14, bei dem die Halbleiterchips (1) derselben Pixelgruppe (IG) sowohl einzeln als auch gruppenweise ansteuerbar sind.
16. Bauelement (10) nach einem der Ansprüche 13 bis 15, wobei die mindestens zwei Halbleiterchips (1) derselben Pixelgruppe (IG) mindestens zwei benachbarten Reihen oder zwei benachbarten Spalten der Halbleiterchips (1) zugeordnet sind .
17. Bauelement (10) nach einem der Ansprüche 13 bis 16, bei dem die Pixelgruppen (IG) jeweils ein zusammenhängend ausgeführtes Multipixel (IM) bilden, das mindestens zwei Subpixel oder eine Mehrzahl von Subpixeln aufweist.
18. Bauelement (10) nach einem der vorhergehenden Ansprüche, bei dem die Halbleiterchips (1) matrixartig in mindestens 4 Reihen und 10 bis 25 Spalten auf der Montagefläche (91) angeordnet sind, wobei die Halbleiterchips (1) eine Mehrzahl 44 von Pixelgruppen (IG) jeweils in Form eines zusammenhängend ausgeführten Multipixels (IM) bilden, wobei
- die Kontaktschichten (93) zumindest in zwei Reihen angeordnet sind, wobei die Reihen der Kontaktschichten (93) parallel zu den Reihen der Halbleiterchips (1) verlaufen, und
- das Multipixel (IM) aus mindestens zwei Halbleiterchips (1) gebildet ist, wobei die Halbleiterchips (1) desselben Multipixels (IM) zumindest zwei unterschiedlichen Reihen oder zumindest zwei unterschiedlichen Spalten der Halbleiterchips (1) zugeordnet sind.
19. Scheinwerfer mit dem Bauelement (10) gemäß einem der vorhergehenden Ansprüche.
PCT/EP2022/076517 2021-09-28 2022-09-23 Bauelement mit einer mehrzahl von halbleiterchips WO2023052262A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202280065014.4A CN118020157A (zh) 2021-09-28 2022-09-23 具有多个半导体芯片的器件
DE112022003398.3T DE112022003398A5 (de) 2021-09-28 2022-09-23 Bauelement mit einer mehrzahl von halbleiterchips

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021125056.0A DE102021125056A1 (de) 2021-09-28 2021-09-28 Bauelement mit einer mehrzahl von halbleiterchips
DE102021125056.0 2021-09-28

Publications (1)

Publication Number Publication Date
WO2023052262A1 true WO2023052262A1 (de) 2023-04-06

Family

ID=83898544

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2022/076517 WO2023052262A1 (de) 2021-09-28 2022-09-23 Bauelement mit einer mehrzahl von halbleiterchips

Country Status (3)

Country Link
CN (1) CN118020157A (de)
DE (2) DE102021125056A1 (de)
WO (1) WO2023052262A1 (de)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006098545A2 (en) * 2004-12-14 2006-09-21 Seoul Opto Device Co., Ltd. Light emitting device having a plurality of light emitting cells and package mounting the same
DE102012105677A1 (de) * 2012-06-28 2014-01-02 Osram Opto Semiconductors Gmbh Leuchtdiodenmodul und Kfz-Scheinwerfer
DE102013101262A1 (de) * 2013-02-08 2014-08-14 Osram Opto Semiconductors Gmbh Optoelektronisches Leuchtmodul, optoelektronische Leuchtvorrichtung und Kfz-Scheinwerfer
US9018832B2 (en) * 2010-09-30 2015-04-28 Sharp Kabushiki Kaisha Light-emitting device and lighting device provided with the same
DE102018114175A1 (de) * 2018-06-13 2019-12-19 Osram Opto Semiconductors Gmbh Anordnung für ein Display und Verfahren
US20200258939A1 (en) * 2016-04-08 2020-08-13 Samsung Electronics Co., Ltd. Light emitting diode module, display panel having the same and method of manufacturing the same
WO2020239009A1 (zh) * 2019-05-29 2020-12-03 视觉技术创投私人有限公司 复合像素封装结构、裸眼立体显示单元及裸眼立体显示器
WO2021100454A1 (ja) * 2019-11-22 2021-05-27 日亜化学工業株式会社 発光装置及び発光モジュール、並びに、発光装置の製造方法及び発光モジュールの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5416975B2 (ja) 2008-03-11 2014-02-12 ローム株式会社 半導体発光装置
DE102011115314B4 (de) 2011-09-29 2019-04-25 Osram Opto Semiconductors Gmbh LED-Modul
DE102014116529A1 (de) 2014-11-12 2016-05-12 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006098545A2 (en) * 2004-12-14 2006-09-21 Seoul Opto Device Co., Ltd. Light emitting device having a plurality of light emitting cells and package mounting the same
US9018832B2 (en) * 2010-09-30 2015-04-28 Sharp Kabushiki Kaisha Light-emitting device and lighting device provided with the same
DE102012105677A1 (de) * 2012-06-28 2014-01-02 Osram Opto Semiconductors Gmbh Leuchtdiodenmodul und Kfz-Scheinwerfer
DE102013101262A1 (de) * 2013-02-08 2014-08-14 Osram Opto Semiconductors Gmbh Optoelektronisches Leuchtmodul, optoelektronische Leuchtvorrichtung und Kfz-Scheinwerfer
US20200258939A1 (en) * 2016-04-08 2020-08-13 Samsung Electronics Co., Ltd. Light emitting diode module, display panel having the same and method of manufacturing the same
DE102018114175A1 (de) * 2018-06-13 2019-12-19 Osram Opto Semiconductors Gmbh Anordnung für ein Display und Verfahren
WO2020239009A1 (zh) * 2019-05-29 2020-12-03 视觉技术创投私人有限公司 复合像素封装结构、裸眼立体显示单元及裸眼立体显示器
WO2021100454A1 (ja) * 2019-11-22 2021-05-27 日亜化学工業株式会社 発光装置及び発光モジュール、並びに、発光装置の製造方法及び発光モジュールの製造方法

Also Published As

Publication number Publication date
DE112022003398A5 (de) 2024-04-18
DE102021125056A1 (de) 2023-03-30
CN118020157A (zh) 2024-05-10

Similar Documents

Publication Publication Date Title
DE102012109905B4 (de) Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen
EP2297780B1 (de) Optoelektronisches modul mit einem trägersubstrat und einer mehrzahl von strahlung emittierenden halbleiterbauelementen und verfahren zu dessen herstellung
DE102019104325A1 (de) Optoelektronisches Halbleiterbauteil und Herstellungsverfahren für optoelektronische Halbleiterbauteile
WO2017009183A1 (de) Optoelektronische anordnung sowie verfahren zur herstellung einer optoelektronischen anordnung
WO2008106941A1 (de) Licht emittierendes modul und herstellungsverfahren für ein licht emittierendes modul
EP3642878B1 (de) Halbleiterdisplay
WO2019145350A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
EP3360167A1 (de) Optoelektronisches bauelement mit einem leiterrahmen mit einer versteifungsstruktur
WO2018234119A1 (de) Anordnung mit einer mehrzahl von leuchtmodulen und verfahren zur herstellung einer anordnung mit einer mehrzahl von leuchtmodulen
WO2022033926A1 (de) Optoelektronisches halbleiterbauteil und herstellungsverfahren
DE102014105734A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
WO2016202794A1 (de) Bauelement und verfahren zur herstellung eines bauelements
DE102015107526A1 (de) Optoelektronischer Halbleiterchip und optoelektronisches Modul
WO2019002098A1 (de) Optoelektronisches halbleiterbauteil und anordnung mit einem optoelektronischen halbleiterbauteil
EP3262627B1 (de) Leuchtdiodenvorrichtung und verfahren zum herstellen einer leuchtdiodenvorrichtung
WO2023052262A1 (de) Bauelement mit einer mehrzahl von halbleiterchips
DE102008049069B4 (de) Optoelektronisches Modul mit einem Trägersubstrat, zumindest einem strahlungsemittierenden Halbleiterbauelement und mindestens einem elektrischen Bauelement und Verfahren zu dessen Herstellung
WO2022248247A1 (de) Optoelektronisches halbleiterbauteil und paneel
DE102018100946A1 (de) Bauteil und verfahren zur herstellung eines bauteils
WO2017162753A1 (de) Herstellung von halbleiterbauelementen, halbleiterbauelement, und anzeigevorrichtung
DE102017113020B4 (de) Herstellung von Halbleiterbauelementen
WO2019175205A1 (de) Optoelektronisches bauelement und dessen herstellungsverfahren
DE102016103632A1 (de) Bildpunkteeinheit und Videoanzeigeeinrichtung
WO2012013435A1 (de) Licht emittierendes halbleiterbauelement und verfahren zur herstellung eines licht emittierenden halbleiterbauelements
DE102018104290A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22790511

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 112022003398

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112022003398

Country of ref document: DE