WO2023047037A1 - Structure semi-conductrice pour applications optoelectroniques - Google Patents

Structure semi-conductrice pour applications optoelectroniques Download PDF

Info

Publication number
WO2023047037A1
WO2023047037A1 PCT/FR2022/051695 FR2022051695W WO2023047037A1 WO 2023047037 A1 WO2023047037 A1 WO 2023047037A1 FR 2022051695 W FR2022051695 W FR 2022051695W WO 2023047037 A1 WO2023047037 A1 WO 2023047037A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
intermediate layer
semiconductor structure
refractive index
bonding
Prior art date
Application number
PCT/FR2022/051695
Other languages
English (en)
Inventor
Christophe Figuet
Isabelle HUYET
Original Assignee
Soitec
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec filed Critical Soitec
Priority to CN202280063008.5A priority Critical patent/CN117957732A/zh
Publication of WO2023047037A1 publication Critical patent/WO2023047037A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H01S5/0216—Bonding to the substrate using an intermediate compound, e.g. a glue or solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18305—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] with emission through the substrate, i.e. bottom emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H01S5/1838—Reflector bonded by wafer fusion or by an intermediate compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction

Definitions

  • the present invention is aimed at the field of semiconductors and particularly of optoelectronics. It relates to a semiconductor structure comprising a first layer of crystalline semiconductor material assembled on a second layer, via an intermediate layer having a refractive index very close to the first and second layers.
  • VCSEL Vertical-cavity surface-emitting laser diodes
  • VCSEL Vertical-cavity surface-emitting laser diodes
  • the VCSELs 100 are produced from stacks of III-V semiconductor layers, by successive epitaxial growths (FIGS. 1a, 1b).
  • each layer is finely defined to form on the one hand, an active region 2 consisting of one or more quantum wells allowing the generation of the laser beam, and on the other hand, two mirrors of Bragg 3a, 3b sandwiching active region 2 and consisting of alternating high and low refractive index layers.
  • a VCSEL 100 on a solid substrate 1, as illustrated in figure la, for example in gallium arsenide (GaAs) for laser wavelengths comprised between 650 nm and 1300 nm , or indium phosphide (InP) for laser wavelengths between 1300nm and 2000nm.
  • GaAs gallium arsenide
  • InP indium phosphide
  • Said solid substrate 1 must have excellent quality to ensure the epitaxy seed function and guarantee the high quality of the stack of layers, for high performance of the VCSEL 100.
  • a thin useful layer of high quality 10 can be transferred onto a support substrate 1 ' whose properties are more modest and/or adapted to other other constraints, for example integration or packaging of the VCSEL 100 (FIG. 1b).
  • a transfer of useful layer onto a support substrate is notably proposed in document WO2021/125005.
  • Thin layer(s) transfer can also be useful for making the VCSEL itself.
  • the Bragg mirrors 3a, 3b require a very large number of layer alternations due to compositional and doping limitations imposed by epitaxial growth, it may be more favorable to transfer a set of thin layers (Bragg mirror) rather than growing it by epitaxy.
  • a set of thin layers (Bragg mirror) rather than growing it by epitaxy.
  • the assembly between the thin useful layer 10 and the support substrate 1' must make it possible to preserve the high quality of said layer 10 and avoid to cause disturbances in the operation of the VCSEL 100 .
  • a problem may arise from the fact that the direct bonding between a thin useful layer 10 and a support substrate 1', both of III-V semiconductor materials, requires several stages of preparation of the surfaces to be assembled, by chemical means, which may prove to be complex and therefore costly.
  • the present invention proposes a solution simplifying the manufacture of VCSELs and more generally the manufacture of optoelectronic components, implementing the transfer of a first layer onto a second layer. It relates in particular to a semiconductor structure comprising a first layer of crystalline semiconductor material assembled on a second layer also of crystalline semiconductor material, via an intermediate layer having a refractive index very close to that of at least one sub-layer of the first and at least one sub-layer of the second layer, said sub-layers being adjacent to the intermediate layer.
  • the intermediate layer also has a very low attenuation coefficient.
  • the present invention relates to a semiconductor structure for optoelectronic applications comprising:
  • the semiconductor structure is remarkable in that the intermediate layer is composed of a different material from those of the first and second layers and whose refractive index deviates by less than 0.3 from the refractive index:
  • the intermediate layer also has an attenuation coefficient of less than 100.
  • the attenuation coefficient of the intermediate layer is less than 10, or even less than 1, or even preferably closer to 0;
  • the material of the first layer is a single crystal of high crystalline quality to form a seed for epitaxy
  • the first layer forms all or part of a surface-emitting vertical cavity laser diode (VCSEL);
  • VCSEL vertical cavity laser diode
  • the second layer is a support substrate having an optical transparency greater than 30%;
  • the semiconductor material of the first layer is gallium arsenide
  • the semiconductor material of the second layer is gallium arsenide
  • the material of the intermediate layer is silicon
  • the first layer is an active region of a surface-emitting vertical cavity laser diode (VCSEL), and the second layer is a multilayer Bragg mirror of said laser diode;
  • VCSEL surface-emitting vertical cavity laser diode
  • the semiconductor material of the first layer is indium phosphide
  • the semiconductor material of at least one sub-layer of the second layer adjacent to the intermediate layer is gallium arsenide
  • the material of the intermediate layer is zinc germanium phosphide or boron carbide or zinc silicon arsenide.
  • FIGS. 1a and 1b show semiconductor structures for manufacturing a VCSEL, according to the state of the art
  • FIG. 2 shows a semiconductor structure according to the invention
  • Figure 3 shows a semiconductor structure according to a first embodiment of the invention
  • Figures 4a to 4g present steps of a method of manufacturing a semiconductor structure according to a first embodiment of the invention
  • Figures 5a and 5f present steps of a method of manufacturing a semiconductor structure, according to a variant of the first embodiment of the invention
  • FIG.6b [Fig.6c] Figures 6a to 6c show semiconductor structures according to a second embodiment of one invention.
  • the figures are schematic representations which, for the purpose of readability, are not to scale.
  • the thicknesses of the layers along the z axis are not to scale with respect to the lateral dimensions along the x and y axes.
  • the invention relates to a semiconductor structure 150 specially adapted for optoelectronic applications.
  • first layer 10 of a crystalline semiconductor material placed on an intermediate layer 50, itself placed on a second layer 40 of a crystalline semiconductor material.
  • these layers 10,40,50 extend parallel to a main plane (x,y) and have a thickness along an axis z.
  • the front face 150a of the semiconductor structure 150 is located on the side of the first layer 10 and its rear face 150b is located on the side of the second layer 40.
  • the semiconductor structure 150 may be in the form of a wafer, the diameter of which is for example between 50 mm and 200 mm: in this case it is intended to accommodate a plurality of optoelectronic components which may subsequently be singled out. It can alternatively be in the form of a smaller thumbnail, housing an optoelectronic component or a group of components.
  • the crystalline semiconductor materials respectively forming the first layer 10 and the second layer 40 can be of the same nature or of different nature. Being intended for the production of optoelectronic components, they are advantageously chosen from III-V semiconductor compounds, such as gallium nitride, gallium arsenide, indium phosphide, and other binary III-V compounds. , ternary or quaternary. Note that the first layer 10 (and/or the second layer 40) may (have) be composed of a stack of sub-layers of different dopings or compositions or have a homogeneous composition.
  • the semiconductor structure 150 further comprises a direct bonding interface 51, said interface 51 being included in or adjacent to the intermediate layer 50.
  • direct bonding is meant a bonding not requiring an adhesive material and based on molecular adhesion between the assembled surfaces.
  • the refractive index of the intermediate layer 50 deviates by less than 0.3, or even less than 0.2, refractive index:
  • the difference in refractive index between the sub-layer in contact with the intermediate layer 50 and said intermediate layer 50 is less than 0.3, or even less than 0.2.
  • the difference in refractive index between the first layer 10 (respectively the second layer 40) and the intermediate layer 50 is less than 0.3, or even less at 0.2.
  • the intermediate layer 50 has an attenuation coefficient k of less than 100, or even less than 10, or even less than 1, and preferably as close to zero as possible to limit the attenuation of the light signal intended to pass through said layer. 50.
  • k the attenuation coefficient
  • the optical index of materials is broken down into a refractive index n (mentioned above), which is the real part of the optical index, and an attenuation coefficient k, the imaginary part of the optical index (n + ik) .
  • the intermediate layer 50 of the structure 150 is also composed of a different material from those of the first 10 and second 40 layers, in particular because this layer fulfills an additional function, namely to promote assembly by bonding between the first layer 10 and the second layer 40.
  • the refractive index of the first layer 10 is equal to 3
  • the attenuation coefficient of the intermediate layer 50 is for its part less than 100, 10, or 1.
  • the intermediate layer 50 of the semiconductor structure 150 does not provide or very little disturbance if the light signal has to pass through said intermediate layer 50.
  • the intermediate layer 50 promotes direct bonding between the first layer 10 and the second layer 40 by simplifying the surface preparation steps prior to assembly, the material of the intermediate layer 50 was chosen in particular for its ease of preparation; it also allows an arrangement of the atoms at low temperature, favorable to assembly, while limiting the stresses between the layers 10 and 40.
  • the interface roughness between the different layers 10 , 50 , 40 or sub-layers is preferably kept below approximately 5 nm RMS (measured by atomic force microscopy, AFM, on 10 micron scans by 10 microns), to limit the diffusion of the light signal on said interfaces.
  • the material of the intermediate layer 50 is amorphous, so as to limit the stress field linked to the bonding of two materials whose crystal lattices are not aligned and/or whose lattice parameters are different, and so as to avoid the formation of nano-bubbles at the bonding interface.
  • the semiconductor structure 150 is intended to accommodate VCSEL type components with emission of the laser signal by the rear face 150b.
  • the material of the first layer 10 is a high quality single crystal intended to form a seed for the epitaxial growth of the stack of layers comprising the active region 2 sandwiched between the two Bragg mirrors 3a, 3b.
  • the second layer 40 is a support substrate 40 having a high optical transparency (potentially better than that of the first layer 10), typically greater than 30%.
  • support substrate 40 is of lower crystalline quality than first layer 10 (FIG. 3).
  • the semiconductor material of the first layer 10 is gallium arsenide (GaAs), with a crystalline quality allowing growth without defects, typically n-type GaAs ( ⁇ 10 18 at/cm 3 ) suitable for the intended application and having a density of dislocation type defects of less than 500/cm 2 .
  • the thickness of the first layer 10 is between 50 and 1500 nm.
  • the semiconductor material of the second layer 40 is gallium arsenide and has less absorbance (better optical transparency) compared to the material of the first layer 10, at the operating length of the targeted component.
  • the second layer 40 which constitutes the support substrate 40 of the semiconductor structure 150 does not require a high crystalline quality in that it essentially plays the role of a mechanical support. Its thickness is for example between 200 and 2000 microns.
  • the gallium arsenide of the support substrate 40 is also chosen to be semi-insulating, in order to limit the absorption of the light signal and therefore to promote the efficiency of the VCSEL component.
  • the first layer 10 and the support substrate 40 have a refractive index equal to 3.52.
  • the material of the intermediate layer 50 is silicon (Si), and in particular, an amorphous silicon.
  • the thickness of the intermediate layer 50 can vary between 1 nm and 100 nm. For a wavelength of the light signal of the order of 900 nm, the intermediate layer 50 has a refractive index equal to 3.6 and an attenuation coefficient very close to 0.
  • a semiconductor structure 150 according to this first embodiment can be produced using a layer transfer process by bonding and thinning, known from the state of the art. Particularly suitable for the transfer of very thin layers, we can notably cite the Smart CutTM process.
  • a first step a) consists of supplying a donor substrate 11, from which the first layer 10 will be taken (FIG. 4a).
  • the donor substrate 11 may consist of a solid GaAs substrate having the properties and characteristics expected for the first layer 10. Alternatively, it may comprise an initial substrate IIa and one or more surface layers 11b of high quality, for example formed (s) by epitaxy on the initial substrate IIa: the first layer 10 will then be taken from the said surface layer(s) 11b.
  • a second step b) consists of supplying a support substrate 40 intended to form the second layer 40 of the semiconductor structure 150 (FIG. 4b).
  • the quality and the characteristics of the support substrate 40 in GaAs are in accordance with the intended application, as mentioned previously.
  • a bonding layer 5 of amorphous Si is then deposited on the donor substrate 11 and/or on the support substrate 40 (FIG. 4c): after assembly of the two substrates 11,40, this (or these) bonding layer(s) 5 will be (will be) buried in the structure and will form (have) the intermediate layer 50.
  • the bonding layer 5 in Si can be formed by a known technique implementing chemical phase deposition vapor (CVD) (such as for example plasma-activated CVD (PECVD)), or epitaxy or physical vapor deposition (PVD).
  • CVD chemical phase deposition vapor
  • PECVD plasma-activated CVD
  • PVD physical vapor deposition
  • the deposition is typically carried out at a temperature between 200°C and 700°C.
  • the typical thickness of a bonding layer 5 is between 1 nm and 20 nm.
  • a fourth step d) comprises the introduction of light ions into the donor substrate 11 so as to form a buried fragile plane 12 which delimits, with a front face of the donor substrate 11, the layer which will be transferred, namely the first layer 10 (FIG. 4d).
  • a ion implantation of helium or hydrogen or these two ions at a dose of 1 E +16 at/cm 2 to 5 E +17 at/cm 2 and an energy of the order of 100 keV makes it possible to form the buried fragile plane 12 which will make it possible to transfer a first layer 10 of 500 nm (resp. 700 nm) in thickness, for an implantation of helium (resp. hydrogen) ions.
  • cleaning and surface preparations can be carried out before and/or after implantation, so as to eliminate potential particulate, organic or metallic contamination.
  • a fifth step e) comprises assembling the donor substrate 11 with the support substrate 40, to form a bonded assembly along a bonding interface 51 (FIG. 4e).
  • This assembly consists of bringing the front faces of the two substrates 11, 40 into intimate contact, provided with the bonding layer(s) 5.
  • ADB or SAB type direct under atmosphere and controlled temperature
  • an ADB type bonding can be carried out under ultrahigh vacuum after having deposited on the substrates 11 and 40 the bonding layer 5 of amorphous silicon.
  • the bonded assembly can advantageously undergo a heat treatment for the consolidation of the bonding interface 51, typically at a temperature between 150° C. and 600° C., for a few minutes to a few hours.
  • FIG. 4e illustrates a bonding interface 51 located in the intermediate layer 50; said interface 51 can alternatively be located between first layer 10 and intermediate layer 50 when bonding layer 5 is not deposited only on the support substrate 40, or be located between the support substrate 40 and the intermediate layer 50, when the bonding layer 5 is only deposited on the donor substrate 11. Even in the case where the bonding layer 5 n is deposited on one of the donor 11 and support 40 substrates, direct bonding is facilitated.
  • a sixth step f) comprises the separation along the buried fragile plane 12 due to the presence and/or the growth of cavities and microcracks in said plane (FIG. 4f).
  • a separation takes place for example during a heat treatment capable of causing the development of the cavities and their pressurization, and of leading to the spontaneous propagation of a fracture wave in the buried fragile plane 12.
  • the separation heat treatment typically corresponds to annealing at 200° C. for 120 minutes.
  • the separation can be caused by a mechanical stress applied to the buried fragile plane 12.
  • the semiconductor structure 150 is obtained on the one hand with its first layer 10 placed on the intermediate layer 50, itself placed on the support substrate 40 (or second layer 40) ; on the other hand, the remainder 11' of the donor substrate is obtained.
  • Step f) can then include surface treatments (cleaning, polishing, etching) or other smoothing treatments, to improve the surface quality of the first layer 10.
  • This structure 150 according to the invention is advantageous compared to a structure which would implement direct bonding of the first layer 10 and the second layer 40, without intermediate layer, because it greatly facilitates the steps of preparing the surfaces before assembly and provides excellent bonding quality; it also eliminates the risk formation of dislocations between the crystals of the first layer 10 and of the second layer 40. It should be recalled that the bonding defects of the nano-bubble type and the crystallographic defects (of the dislocation type) are capable of disturbing a light signal crossing the interface of bonding 51, which can be harmful to certain optoelectronic components likely to be developed on the semiconductor structure 150.
  • Steps g) of successive epitaxies intended to develop the optoelectronic component(s), in this case VCSEL type components, can then be applied to the semiconductor structure 150, using the first layer 10 as epitaxial seed (FIG. 4g).
  • steps known from the state of the art, lead in particular to the formation of the active region 2 of the VCSEL sandwiched between two Bragg mirrors 3a, 3b, based on gallium arsenide.
  • the first layer 10 forms all or part of a VCSEL component, the second layer 40 still being the support substrate 40 of high optical transparency at the wavelength optical component operating rating and optionally low crystal quality.
  • the first layer 10 therefore comprises a plurality of sub-layers.
  • the donor substrate 11 comprises, for example, the active layer 2 and the two Bragg mirrors as illustrated in FIG. 5a, or part of this stack. All or part of the VCSEL component is thus transferred as first layer 10 at the end of step f) (FIG. 5f).
  • the fact that the intermediate layer 50 has an attenuation coefficient very low (close to 0) and a refractive index close to that of the first layer 10 (or that of a sub-layer of the first layer 10, adjacent to the intermediate layer 50) and that of the support substrate 40 allows emission of the laser signal from the VCSEL component by the rear face 150b of the semiconductor structure 150, without disturbance and attenuation of the signal due to the crossing of the intermediate layer 50 and of the support substrate 40.
  • the semiconductor structure 150 according to this first embodiment is also suitable for other types of optoelectronic components, transmitting or receiving an optical signal, both by the front face 150a and by the rear face 150b.
  • the semiconductor structure 150 is also intended to accommodate a component of the VCSEL type. But this time, the first layer 10 forms an active region 2 of a VCSEL, and the second layer 40 forms a multilayer Bragg mirror 3a (FIG. 6a).
  • the semiconductor material of the first layer 10 comprises at least one layer of indium phosphide (InP), having a density of dislocation type defects of less than 5000/cm 2 .
  • the thickness of the first layer 10 is between 10 and 1500 nm. For a wavelength of the light signal of the order of 1.55 microns, the first layer 10 has a refractive index equal to 3.1.
  • the second layer 40 comprises gallium arsenide and is formed of a plurality of stacked sub-layers having dopings and compositions (refer in particular to the article by A.Syrbu cited in the introduction) defined to form a mirror of Bragg for a light signal with a wavelength of 1.55 microns.
  • the sub-layers are for example formed from GaAs (optical refractive index of the order of 3.37 at the wavelength considered), aluminum arsenide (AlAs) (refractive index of order of 2.89) and ternary GaAlAs compounds.
  • the thickness of the second layer 40 is between 1 and 6 ⁇ m.
  • the material of the intermediate layer 50 is zinc germanium phosphide (ZnGeP2) or boron carbide (B4C) or zinc silicon arsenide (ZnSiAs2).
  • ZnGeP2 zinc germanium phosphide
  • B4C boron carbide
  • ZnSiAs2 zinc silicon arsenide
  • an intermediate layer 50 made of ZnGeP2, B4C or ZnSiAs2 respectively has a refractive index equal to 3.17, 3.25 or 3.26 and an attenuation coefficient of less than 10.
  • the thickness of the intermediate layer 50 can vary between 1 nm and 100 nm.
  • first layer 10 that is to say adjacent to the intermediate layer 50, a sub-layer of the second layer 40 which has the refractive index closest to the first layer. 10 (that is to say with a refractive index difference of less than 0.3).
  • the semiconductor structure 150 advantageously comprises a support substrate 41 placed under the second layer 40 (FIG. 6b).
  • the support substrate 41 does not require a high crystalline quality in that it essentially plays the role of a mechanical support. It can be formed in InP or GaAs. Its thickness is for example between 250 and 1000 microns depending on its diameter.
  • the support substrate 41 is chosen with an optical extinction coefficient k (or attenuation coefficient ) as low as possible and ideally equal to 0, in order to limit the absorption of the light signal and consequently to promote the efficiency of the VCSEL component.
  • a second intermediate layer 52 of the same nature as intermediate layer 50, can be interposed between support substrate 41 and second layer 40; this option is particularly advantageous in the case where the light signal must pass through the support substrate 41, to limit the disturbances and attenuation of the signal.
  • a second bonding interface 51' is located in the second intermediate layer 52, or is adjacent to the latter.
  • a semiconductor structure 150 according to this second embodiment can be produced from a layer transfer process by bonding and thinning known from the state of the art, in particular the Smart CutTM process detailed with reference to the first embodiment.
  • Steps similar to those previously mentioned are implemented, and potentially repeated in the case of a second bonding interface 51'.
  • the steps g) of successive epitaxies intended to produce the component(s) of the VCSEL type consist in the formation of the second Bragg mirror 3b on the first layer 10 (which consists of the active region 2 of the VCSEL).
  • the epitaxy steps are replaced by the transfer of a layer forming the second Bragg mirror 3b, via a third intermediate layer 53, of the same nature as the intermediate layer 50 (FIG. 6c).
  • a third bonding interface 51'' is located in the third intermediate layer 53, or is adjacent to the latter.
  • the semiconductor structure 150 according to the second embodiment makes it possible to manufacture a VCSEL component emitting at a wavelength around 1.55 microns, by simplifying the manufacture of Bragg mirrors 3a, 3b, which usually require a very large number of successive layers epitaxially grown in InP.
  • the transfer of a Bragg mirror in GaAs (requiring a smaller stack of layers) on an active region in InP, via an intermediate layer 50 having a low attenuation coefficient and an index difference of refraction less than 0.3 with the index of the active region 2 (first layer 10) allows the development of an efficient VCSEL component.
  • the semiconductor structure 150 is compatible with a VCSEL component emitting via the front face 150a or via the rear face 150b, due to the implementation of a second 52, or even a third 53 intermediate layer having a refractive index difference of less than 0.3 with that of the first layer 10 (or active region 2), and having a low attenuation coefficient.
  • the semiconductor structure 150 according to the invention can be adapted to other optoelectronic applications such as photodetectors for example.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

L'invention concerne une structure semi-conductrice (150) pour applications optoélectroniques comprenant : - une première couche (10) en un matériau semi-conducteur cristallin, disposée sur - une couche intermédiaire (50) incluant ou adjacente à une interface de collage direct, la couche intermédiaire étant disposée sur - une deuxième couche (40) en un matériau semi-conducteur cristallin, la structure semi-conductrice (150) étant caractérisée en ce que la couche intermédiaire (50) est composée d'un matériau différent de ceux des première (10) et deuxième (40) couches et dont le coefficient d'atténuation est inférieur à 100 et l'indice de réfraction s'écarte de moins de 0,3 de l'indice de réfraction : - d'au moins une sous-couche de la première couche (10), adjacente à la couche intermédiaire (50), et - d'au moins une sous-couche de la deuxième couche (40), adjacente à la couche intermédiaire (50).

Description

DESCRIPTION
TITRE : STRUCTURE SEMI -CONDUCTRICE POUR APPLICATIONS
OPTOELECTRONIQUES
DOMAINE DE L' INVENTION
La présente invention vise le domaine des semi-conducteurs et particulièrement de l ' optoélectronique . Elle concerne une structure semi-conductrice comprenant une première couche en matériau semi-conducteur cristallin assemblée sur une deuxième couche , via une couche intermédiaire présentant un indice de réfraction très proche des première et deuxième couches .
ARRIÈRE PLAN TECHNOLOGIQUE DE L' INVENTION
Les diodes laser à cavité verticale émettant par la surface (VCSEL pour « vertical-cavity surface-emitting laser ») connaissent un développement croissant dans les applications grand public émergentes que sont la reconnaissance faciale dans le domaine de la téléphonie mobile notamment , et la télédétection (Lidar pour « light detection and ranging ») pour l ' automobile . Les VCSEL 100 sont élaborés à partir d' empilements de couches semi-conductrices I I I -V, par croissances épitaxiales successives ( figures la, 1b) . La composition, le dopage et l ' épaisseur de chaque couche sont finement définis pour former d' une part , une région active 2 constituée d ' un ou plusieurs puits quantiques permettant la génération du faisceau laser, et d' autre part , deux miroirs de Bragg 3a, 3b prenant la région active 2 en sandwich et constitués d' une alternance de couches à haut et bas indices de réfraction . Il est connu de former l'empilement de couches d'un VCSEL 100 sur un substrat massif 1, comme illustré sur la figure la, par exemple en arséniure de gallium (GaAs) pour des longueurs d'onde de laser comprises entre 650nm et 1300nm, ou en phosphure d'indium (InP) pour des longueurs d'onde de laser comprises entre 1300nm et 2000nm. Ledit substrat massif 1 doit présenter une excellente qualité pour assurer la fonction de germe d'épitaxie et garantir la haute qualité de l'empilement de couches, pour une haute performance du VCSEL 100.
Alternativement, pour adresser des problèmes de coûts liés à l'utilisation de substrats massifs de haute qualité, une couche utile mince de haute qualité 10 peut être transférée sur un substrat support l' dont les propriétés sont plus modestes et/ou adaptées à d'autres contraintes, par exemple d'intégration ou de packaging du VCSEL 100 (figure 1b) . Un tel transfert de couche utile sur un substrat support est notamment proposé dans le document W02021/125005.
Un transfert de couche (s) mince (s) peut également être utile pour la réalisation du VCSEL lui-même. Par exemple, dans le cas où les miroirs de Bragg 3a, 3b nécessitent un très grand nombre d'alternances de couches du fait de limitations de compositions et dopages imposées par la croissance épitaxiale, il peut être plus favorable de transférer un ensemble de couches minces (miroir de Bragg) plutôt que de le faire croître par épitaxie. On pourra par exemple se référer à l'article de A. Syrbu et al, "1.5-mW single-mode operation of wafer-fused 1550-nm VCSELs", IEEE Photonics Technology Letters, Volume : 16, Issue: 5, ppl230- 1232, Mai 2004.
Dans tous les cas de transferts, l'assemblage entre la couche utile mince 10 et le substrat support l' doit permettre de conserver la haute qualité de ladite couche 10 et éviter d' apporter des perturbations dans le fonctionnement du VCSEL 100 . Un problème peut venir du fait que le collage direct entre une couche utile mince 10 et un substrat support 1 ' , tous deux en matériaux semi-conducteurs I I I -V, nécessite plusieurs étapes de préparation des surfaces à assembler, par voie chimique , lesquelles peuvent s' avérer complexes et donc coûteuses .
OBJET DE L' INVENTION
La présente invention propose une solution simplifiant la fabrication de VCSEL et plus généralement la fabrication de composants optoélectroniques , mettant en œuvre le transfert d' une première couche sur une deuxième couche . Elle concerne en particulier une structure semi-conductrice comprenant une première couche en matériau semi-conducteur cristallin assemblée sur une deuxième couche également en matériau semi -conducteur cristallin, via une couche intermédiaire présentant un indice de réfraction très proche de celui d' au moins une sous-couche de la première et d' au moins une sous-couche de la deuxième couche , lesdites sous-couches étant adj acentes à la couche intermédiaire . La couche intermédiaire présente en outre un coefficient d' atténuation très faible .
BREVE DESCRIPTION DE L' INVENTION
La présente invention concerne une structure semi-conductrice pour applications optoélectroniques comprenant :
- une première couche en un matériau semi -conducteur cristallin, disposée sur
- une couche intermédiaire incluant ou adj acente à une interface de collage direct , la couche intermédiaire étant disposée sur
- une deuxième couche en un matériau semi -conducteur cristallin .
La structure semi-conductrice est remarquable en ce que la couche intermédiaire est composée d' un matériau différent de ceux des première et deuxième couches et dont l ' indice de réfraction s ' écarte de moins de 0 , 3 de l ' indice de réfraction :
- d' au moins une sous-couche de la première couche , adj acente à la couche intermédiaire , et
- d' au moins une sous-couche de la deuxième couche , adj acente à la couche intermédiaire .
La couche intermédiaire présente en outre un coefficient d' atténuation inférieur à 100 .
Selon des caractéristiques avantageuses de l ' invention, prises seules ou selon toute combinaison réalisable :
• le coefficient d' atténuation de la couche intermédiaire est inférieur à 10 , voire inférieur à 1 , voire encore préférentiellement au plus proche de 0 ;
• le matériau de la couche intermédiaire est amorphe ;
• le matériau de la première couche est un monocristal de haute qualité cristalline pour former un germe pour épitaxie ;
• la première couche forme tout ou partie d' une diode laser à cavité verticale émettant par la surface (VCSEL) ;
• la deuxième couche est un substrat support présentant une transparence optique supérieure à 30 % ;
• le matériau semi-conducteur de la première couche est l ' arséniure de gallium, le matériau semi-conducteur de la deuxième couche est l ' arséniure de gallium, et le matériau de la couche intermédiaire est le silicium ;
• la première couche est une région active d' une diode laser à cavité verticale émettant par la surface (VCSEL) , et la deuxième couche est un miroir de Bragg en multicouches de ladite diode laser ;
• le matériau semi-conducteur de la première couche est le phosphure d' indium, le matériau semi-conducteur d' au moins une sous-couche de la deuxième couche adj acente à la couche intermédiaire est l ' arséniure de gallium, et le matériau de la couche intermédiaire est le phosphure de zinc germanium ou le carbure de bore ou l'arséniure de zinc silicium.
BREVE DESCRIPTION DES DESSINS
D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée qui va suivre en référence aux figures annexées sur lesquelles :
[Fig. la]
[Fig. 1b] Les figures la et 1b présentent des structures semi- conductrices pour la fabrication d'un VCSEL, selon l'état de la technique ;
[Fig. 2] La figure 2 présente une structure semi-conductrice conforme à l'invention ;
[Fig.3] La figure 3 présente une structure semi-conductrice selon un premier mode de réalisation de l'invention ;
[Fig.4a]
[Fig.4b]
[Fig.4c]
[ Fig .4d]
[ Fig .4e ]
[Fig.4f ]
[Fig.4g] Les figures 4a à 4g présentent des étapes d'un procédé de fabrication d'une structure semi-conductrice selon un premier mode de réalisation de l'invention ;
[Fig.5a]
[Fig.5f] Les figures 5a et 5f présentent des étapes d'un procédé de fabrication d'une structure semi-conductrice, selon une variante du premier mode de réalisation de l'invention ;
[Fig.6a]
[Fig.6b] [Fig.6c] Les figures 6a à 6c présentent des structures semi- conductrices selon un deuxième mode de réalisation de 1 ' invention .
Les figures sont des représentations schématiques qui, dans un objectif de lisibilité, ne sont pas à l'échelle. En particulier, les épaisseurs des couches selon l'axe z ne sont pas à l'échelle par rapport aux dimensions latérales selon les axes x et y.
Les mêmes références sur les figures pourront être utilisées pour des éléments de même nature.
DESCRIPTION DETAILLEE DE L'INVENTION
L'invention concerne une structure semi-conductrice 150 spécialement adaptée pour les applications optoélectroniques.
Elle comprend une première couche 10 en un matériau semi- conducteur cristallin, disposée sur une couche intermédiaire 50, elle-même disposée sur une deuxième couche 40 en un matériau semi-conducteur cristallin. Comme illustré sur la figure 2, ces couches 10,40,50 s'étendent parallèlement à un plan principal (x,y) et présentent une épaisseur selon un axe z. Par convention, la face avant 150a de la structure semi-conductrice 150 est située du côté de la première couche 10 et sa face arrière 150b est située du côté de la deuxième couche 40.
La structure semi-conductrice 150 peut se présenter sous forme d'une plaquette, dont le diamètre est compris par exemple entre 50mm et 200mm : elle est dans ce cas destinée à accueillir une pluralité de composants optoélectroniques qui pourront ultérieurement être singularisés. Elle peut alternativement se présenter sous forme de vignette de plus petite dimension, accueillant un composant optoélectronique ou un groupe de composants .
Les matériaux semi-conducteurs cristallins formant respectivement la première couche 10 et la deuxième couche 40 peuvent être de même nature ou de nature différente. Étant destinés à l'élaboration de composants optoélectroniques, ils sont avantageusement choisis parmi les composés semi-conducteurs III-V, tels que le nitrure de gallium, l'arséniure de gallium, le phosphure d'indium, et autres composés III-V binaires, ternaires ou quaternaires. Notons que la première couche 10 (et/ou la deuxième couche 40) pourra (ont) être composée (s) d'un empilement de sous-couches de dopages ou de compositions différentes ou présenter une composition homogène.
La structure semi-conductrice 150 selon la présente invention comprend en outre une interface de collage direct 51, ladite interface 51 étant incluse dans ou adjacente à la couche intermédiaire 50. Par collage direct, on entend un collage ne nécessitant pas une matière adhésive et basé sur une adhésion moléculaire entre les surfaces assemblées. Plusieurs types de collage direct existent, qui diffèrent notamment par les conditions de température, de pression, d'atmosphère ou de traitements préalables à la mise en contact des surfaces. On peut citer le collage par adhésion moléculaire à température ambiante avec ou sans activation préalable par plasma des surfaces à assembler, le collage par diffusion atomique (« Atomic diffusion bonding » ou ADB selon la terminologie anglo-saxonne) , le collage avec activation de surface (« Surface-activated bonding » ou SAB) , etc.
La structure semi-conductrice 150 visant des applications optoélectroniques, tout ou partie des couches la
Figure imgf000009_0001
stituant est destinée à être traversé (e) par un signal lumineux : typiquement, les composants optoélectroniques élaborés sur la structure 150 pourront, selon leur type et leur nature, transmettre ou recevoir le signal lumineux, au niveau de la face avant 150a ou au niveau de la face arrière 150b de la structure semi-conductrice 150.
Pour que la structure semi-conductrice 150 présente un caractère générique et soit apte à accueillir une grande variété de types de composants optoélectroniques, l'indice de réfraction de la couche intermédiaire 50 s'écarte de moins de 0,3, voire de moins de 0,2, de l'indice de réfraction :
- d'au moins une sous-couche de la première couche 10, ladite sous-couche étant adjacente à la couche intermédiaire 50, et
- d'au moins une sous-couche de la deuxième couche 40, ladite sous-couche étant adjacente à la couche intermédiaire 50.
En d'autres termes, lorsque la première couche 10 (respectivement la deuxième couche 40) est formée de sous- couches empilées, la différence d'indice de réfraction entre la sous-couche en contact avec la couche intermédiaire 50 et ladite couche intermédiaire 50 est inférieure à 0,3, voire inférieure à 0,2. Lorsque la première couche 10 (respectivement la deuxième couche 40) présente une composition homogène, la différence d'indice de réfraction entre la première couche 10 (respectivement la deuxième couche 40) et la couche intermédiaire 50 est inférieure à 0,3, voire inférieure à 0,2.
De plus, la couche intermédiaire 50 présente un coefficient d'atténuation k inférieur à 100, voire inférieur à 10, voire encore inférieur à 1, et préférentiellement aussi proche de zéro que possible pour limiter l'atténuation du signal lumineux destiné à traverser ladite couche 50. Cela revient à dire que les propriétés physico-chimiques et mécaniques de la couche intermédiaire 50 sont choisies de manière à garantir un faible coefficient d'atténuation. Rappelons que l'indice optique des matériaux se décompose en un indice de réfraction n (précité) , qui est la partie réelle de l'indice optique, et en un coefficient d'atténuation k, partie imaginaire de l'indice optique (n + ik) .
La couche intermédiaire 50 de la structure 150 est en outre composée d'un matériau différent de ceux des première 10 et deuxième 40 couches, notamment parce que cette couche remplit une fonction additionnelle, à savoir favoriser l'assemblage par collage entre la première couche 10 et la deuxième couche 40.
A titre d'exemple, lorsque l'indice de réfraction de la première couche 10 est égal à 3, l'indice de réfraction de la deuxième couche 40 est compris entre [3 + 0,3 = 3,30] et [3 - 0,3 = 2,70] , ainsi que l'indice de réfraction de la couche intermédiaire 50. Le coefficient d'atténuation de la couche intermédiaire 50 est quant à lui inférieur à 100, à 10, ou à 1.
Ainsi, la couche intermédiaire 50 de la structure semi- conductrice 150 n'apporte pas ou très peu de perturbation si le signal lumineux doit traverser ladite couche intermédiaire 50. De plus, la couche intermédiaire 50 favorise le collage direct entre la première couche 10 et la deuxième couche 40 en simplifiant les étapes de préparation de surface préalables à l'assemblage, le matériau de la couche intermédiaire 50 était notamment choisi pour sa facilité de préparation ; il permet en outre un arrangement des atomes à basse température, favorable à l'assemblage, tout en limitant les contraintes entre les couches 10 et 40. Notons également que, plus le coefficient d'atténuation est faible (c'est-à-dire plus il est proche de 0) , plus on garde de la flexibilité quant à l'épaisseur de la couche intermédiaire 50 ; en d'autres termes, avec un très faible coefficient d'atténuation, la couche intermédiaire 50 plus épaisse peut être mise en œuvre : cela peut s'avérer avantageux pour augmenter la qualité du collage direct. Dans la structure semi-conductrice 150 , la rugosité d' interface entre les différentes couches 10 , 50 , 40 ou sous-couches est préférentiellement maintenue inférieure à environ 5nm RMS (mesure par microscopie par force atomique , AFM, sur des scans de 10 microns par 10 microns ) , pour limiter la diffusion du signal lumineux sur lesdites interfaces .
Avantageusement , le matériau de la couche intermédiaire 50 est amorphe , de manière à limiter le champ de contrainte lié au collage de deux matériaux dont les réseaux cristallins ne sont pas alignés et/ou dont les paramètres de maille sont différents , et de manière à éviter la formation de nano-bulles à l ' interface de collage .
Selon un premier mode de réalisation de l' invention, la structure semi-conductrice 150 est destinée à accueillir des composants de type VCSEL avec émission du signal laser par la face arrière 150b .
Le matériau de la première couche 10 est un monocristal de haute qualité destiné à former un germe pour la croissance épitaxiale de l ' empilement de couches comprenant la région active 2 en sandwich entre les deux miroirs de Bragg 3a, 3b . La deuxième couche 40 est un substrat support 40 présentant une forte transparence optique (potentiellement meilleure que celle de la première couche 10 ) , typiquement supérieure à 30 % . Avantageusement , pour des raisons essentiellement économiques , le substrat support 40 est de moindre qualité cristalline par rapport à la première couche 10 ( figure 3 ) .
Typiquement , le matériau semi-conducteur de la première couche 10 est l ' arséniure de gallium (GaAs ) , avec une qualité cristalline permettant une croissance sans défaut , typiquement du GaAs n-type (~1018 at/cm3) adapté à l'application visée et présentant une densité de défauts de type dislocations inférieure à 500/cm2. L'épaisseur de la première couche 10 est comprise entre 50 et 1500 nm.
Le matériau semi-conducteur de la deuxième couche 40 est l'arséniure de gallium et présente une absorbance moindre (meilleure transparence optique) par rapport au matériau de la première couche 10, à la longueur de fonctionnement du composant visé. La deuxième couche 40 qui constitue le substrat support 40 de la structure semi-conductrice 150 ne nécessite pas une haute qualité cristalline en ce qu'il joue essentiellement un rôle de support mécanique. Son épaisseur est par exemple comprise entre 200 et 2000 microns. En vue de la traversée du substrat support 40 par le signal lumineux, induite par l'émission du composant VCSEL par la face arrière 150b, l'arséniure de gallium du substrat support 40 est en outre choisi semi-isolant, afin de limiter l'absorption du signal lumineux et par conséquent de favoriser l'efficacité du composant VCSEL.
Pour une longueur d'onde du signal lumineux de l'ordre de 900nm, la première couche 10 et le substrat support 40 présentent un indice de réfraction égal à 3,52.
Le matériau de la couche intermédiaire 50 est le silicium (Si) , et en particulier, un silicium amorphe. L'épaisseur de la couche intermédiaire 50 peut varier entre 1 nm et 100 nm. Pour une longueur d'onde du signal lumineux de l'ordre de 900nm, la couche intermédiaire 50 présente un indice de réfraction égal à 3, 6 et un coefficient d'atténuation très proche de 0.
Une structure semi-conductrice 150 selon ce premier mode de réalisation peut être élaborée à partir d'un procédé de transfert de couches par collage et amincissement, connu de l'état de la technique. Particulièrement adapté au transfert de couches très minces, on peut notamment citer le procédé Smart Cut™. Une première étape a) consiste en la fourniture d'un substrat donneur 11, duquel sera prélevée la première couche 10 (figure 4a) . Le substrat donneur 11 peut consister en un substrat massif en GaAs présentant les propriétés et caractéristiques attendues pour la première couche 10. Alternativement, il peut comprendre un substrat initial lia et une ou plusieurs couches superficielles 11b de haute qualité, par exemple formée (s) par épitaxie sur le substrat initial lia : la première couche 10 sera alors prélevée de la ( les ) dite ( s ) couche (s) superficielle ( s ) 11b.
Une deuxième étape b) consiste en la fourniture d'un substrat support 40 destiné à former la deuxième couche 40 de la structure semi-conductrice 150 (figure 4b) . La qualité et les caractéristiques du substrat support 40 en GaAs sont conformes à l'application visée, comme évoqué précédemment.
Dans une troisième étape c) , une couche de collage 5 en Si amorphe est ensuite déposée sur le substrat donneur 11 et/ou sur le substrat support 40 (figure 4c) : après assemblage des deux substrats 11,40, cette (ou ces) couche (s) de collage 5 sera (seront) enterrée (s) dans la structure et formera (ont) la couche intermédiaire 50. La couche de collage 5 en Si peut être formée par une technique connue mettant en œuvre un dépôt chimique en phase vapeur (CVD) (tels que par exemple la CVD activée par plasma (PECVD) ) , ou une épitaxie ou encore un dépôt physique en phase vapeur (PVD) . Le dépôt est typiquement opéré à une température comprise entre 200°C et 700°C. L'épaisseur typique d'une couche de collage 5 est comprise entre 1 nm et 20 nm.
Une quatrième étape d) comprend l'introduction d'ions légers dans le substrat donneur 11 de manière à former un plan fragile enterré 12 qui délimite, avec une face avant du substrat donneur 11, la couche qui sera transférée, à savoir la première couche 10 (figure 4d) . Typiquement, dans un substrat donneur en GaAs, une implantation ionique d'hélium ou hydrogène ou de ces deux ions, à une dose de 1E+16 at/cm2 à 5E+17 at/cm2 et une énergie de l'ordre de lOOkeV permet de former le plan fragile enterré 12 qui permettra de transférer une première couche 10 de 500 nm (resp. 700 nm) d'épaisseur, pour une implantation d'ions hélium (resp. hydrogène) . Notons que des nettoyages et préparations de surface pourront être réalisés préalablement et/ou après implantation, de manière à éliminer de potentielles contaminations particulaires, organiques ou métalliques.
Une cinquième étape e) comprend l'assemblage du substrat donneur 11 avec le substrat support 40, pour former un ensemble collé le long d'une interface de collage 51 (figure 4e) . Cet assemblage consiste en la mise en contact intime des faces avant des deux substrats 11,40, munies de la ou des couche (s) de collage 5. Comme évoqué précédemment, un collage direct par adhésion moléculaire à température ambiante, ou alternativement un collage direct sous atmosphère et température contrôlée (de type ADB ou SAB) peut être opéré. On peut bien sûr prévoir des nettoyages ou activations de surfaces (par exemple par plasma) préalablement à la mise en contact des faces à assembler. Ces préparations de surface sont facilitées par rapport à des préparations impliquant un matériau III-V, car le nettoyage et/ou l'activation avant collage du silicium relève (nt) d'étapes et d'équipements conventionnels et bien maîtrisés dans le domaine du semi-conducteur.
A titre d'exemple, un collage type ADB peut être réalisé sous ultravide après avoir déposé sur les substrats 11 et 40 la couche de collage 5 en silicium amorphe.
L'ensemble collé peut avantageusement subir un traitement thermique pour la consolidation de l'interface de collage 51, typiquement à une température comprise entre 150 °C et 600 °C, pendant quelques minutes à quelques heures.
La figure 4e illustre une interface de collage 51 située dans la couche intermédiaire 50 ; ladite interface 51 peut alternativement être située entre la première couche 10 et la couche intermédiaire 50 lorsque la couche de collage 5 n'est déposée que sur le substrat support 40, ou être située entre le substrat support 40 et la couche intermédiaire 50, lorsque la couche de collage 5 n'est déposée que sur le substrat donneur 11. Même dans le cas où la couche de collage 5 n'est déposée que sur l'un des substrats donneur 11 et support 40, le collage direct est facilité.
Une sixième étape f) comprend la séparation le long du plan fragile enterré 12 du fait de la présence et/ou de la croissance de cavités et de microfissures dans ledit plan (figure 4f) . Comme cela est connu en soi, une telle séparation s'opère par exemple au cours d'un traitement thermique apte à provoquer le développement des cavités et leur mise sous pression, et à conduire à la propagation spontanée d'une onde de fracture dans le plan fragile enterré 12. Le traitement thermique de séparation correspond typiquement à un recuit à 200 °C pendant 120 minutes. Alternativement ou conjointement au traitement thermique, la séparation peut être provoquée par une sollicitation mécanique appliquée au plan fragile enterré 12.
A l'issue de l'étape f ) , on obtient d'une part la structure semi- conductrice 150 avec sa première couche 10 disposée sur la couche intermédiaire 50, elle-même disposée sur le substrat support 40 (ou deuxième couche 40) ; d'autre part, on obtient le reste 11' du substrat donneur.
L'étape f) peut ensuite comprendre des traitements de surface (nettoyage, polissage, gravure) ou autres traitements de lissage, pour améliorer la qualité superficielle de la première couche 10.
Cette structure 150 selon l'invention est avantageuse par rapport à une structure qui mettrait en œuvre un collage direct de la première couche 10 et de la deuxième couche 40, sans couche intermédiaire, car elle facilite grandement les étapes de préparation des surfaces avant assemblage et procure une excellente qualité de collage ; elle élimine en outre le risque de formation de dislocations entre les cristaux de la première couche 10 et de la deuxième couche 40. Rappelons que les défauts de collage types nano-bulles et les défauts cristallographiques (de type dislocations) sont susceptibles de perturber un signal lumineux traversant l'interface de collage 51, ce qui peut être dommageable à certains composants optoélectroniques susceptibles d'être élaborés sur la structure semi-conductrice 150.
Des étapes g) d'épitaxies successives destinées à élaborer le (ou les) composant (s) optoélectronique ( s ) , en l'occurrence des composants de type VCSEL, peuvent ensuite être appliquées à la structure semi-conductrice 150, en utilisant la première couche 10 comme germe d'épitaxie (figure 4g) . Ces étapes, connues de l'état de la technique, mènent en particulier à la formation de la région active 2 du VCSEL en sandwich entre deux miroirs de Bragg 3a, 3b, à base d' arséniure de gallium.
Selon une variante du premier mode de réalisation de la structure semi-conductrice 150, la première couche 10 forme tout ou partie d'un composant VCSEL, la deuxième couche 40 étant toujours le substrat support 40 de haute transparence optique à la longueur d' onde nominale de fonctionnement du composant optique et optionnellement de faible qualité cristalline. Dans cette variante, la première couche 10 comprend donc une pluralité de sous-couches .
A l'étape a) , le substrat donneur 11, comprend par exemple la couche active 2 et les deux miroirs de Bragg comme illustré sur la figure 5a, ou une partie de cet empilement. Tout ou partie du composant VCSEL est ainsi transféré en tant que première couche 10 à l'issue de l'étape f) (figure 5f) .
Dans le premier mode de réalisation et sa variante, le fait que la couche intermédiaire 50 présente un coefficient d'atténuation très faible (proche de 0) et un indice de réfraction proche de celui de la première couche 10 (ou de celui d'une sous-couche de la première couche 10, adjacente à la couche intermédiaire 50) et de celui du substrat support 40, autorise une émission du signal laser du composant VCSEL par la face arrière 150b de la structure semi-conductrice 150, sans perturbation et atténuation du signal du fait de la traversée de la couche intermédiaire 50 et du substrat support 40.
Bien sûr, la structure semi-conductrice 150 selon ce premier mode de réalisation est également adaptée à d'autres types de composants optoélectroniques, transmettant ou recevant un signal optique, tant par la face avant 150a que par la face arrière 150b.
Selon un deuxième mode de réalisation de l'invention, la structure semi-conductrice 150 est également destinée à accueillir un composant de type VCSEL. Mais cette fois, la première couche 10 forme une région active 2 d'un VCSEL, et la deuxième couche 40 forme un miroir de Bragg 3a en multicouches (figure 6a) .
Typiquement, le matériau semi-conducteur de la première couche 10 comprend au moins une couche de phosphure d'indium (InP) , présentant une densité de défauts de type dislocations inférieure à 5000/cm2. L'épaisseur de la première couche 10 est comprise entre 10 et 1500 nm. Pour une longueur d'onde du signal lumineux de l'ordre de 1,55 micron, la première couche 10 présente un indice de réfraction égal à 3,1.
La deuxième couche 40 comprend de l'arséniure de gallium et est formée d'une pluralité de sous-couches empilées présentant des dopages et des compositions (se référer notamment à l'article de A.Syrbu cité en introduction) définis pour former un miroir de Bragg pour un signal lumineux de longueur d' onde 1,55 micron. Les sous-couches sont par exemple formées à partir de GaAs (indice de réfraction optique de l'ordre de 3,37 à la longueur d'onde considérée) , d' arséniure d'aluminium (AlAs) (indice de réfraction de l'ordre de 2,89) et de composés ternaires GaAlAs . L'épaisseur de la deuxième couche 40 est comprise entre 1 et 6 pm.
Le matériau de la couche intermédiaire 50 est le phosphure de zinc germanium (ZnGeP2) ou le carbure de bore (B4C) ou l' arséniure de zinc silicium (ZnSiAs2) . Pour une longueur d'onde du signal lumineux de l'ordre de 1,55 micron, une couche intermédiaire 50 en ZnGeP2, en B4C ou en ZnSiAs2 présente respectivement un indice de réfraction égal à 3,17, 3,25 ou 3,26 et un coefficient d'atténuation inférieur à 10.
L'épaisseur de la couche intermédiaire 50 peut varier entre 1 nm et 100 nm.
On choisit de positionner au plus proche de la première couche 10, c'est-à-dire adjacente à la couche intermédiaire 50, une sous-couche de la deuxième couche 40 qui présente l'indice de réfraction le plus proche de la première couche 10 (c'est-à-dire avec une différence d'indice de réfraction inférieur à 0,3) .
Dans le deuxième mode de réalisation, la structure semi- conductrice 150 comprend avantageusement un substrat support 41 disposé sous la deuxième couche 40 (figure 6b) . Le substrat support 41 ne nécessite pas une haute qualité cristalline en ce qu'il oue essentiellement un rôle de support mécanique. Il peut être formé en InP ou en GaAs. Son épaisseur est par exemple comprise entre 250 à 1000 microns suivant son diamètre. Dans le cas où le substrat support 41 doit être traversé par le signal lumineux, par exemple pour une émission par la face arrière 150b du composant VCSEL, le substrat support 41 est choisi avec un coefficient d'extinction optique k (ou coefficient d'atténuation) le plus faible possible et idéalement égal à 0, afin de limiter l'absorption du signal lumineux et par conséquent de favoriser l'efficacité du composant VCSEL.
Une deuxième couche intermédiaire 52, de même nature que la couche intermédiaire 50, peut être intercalée entre le substrat support 41 et la deuxième couche 40 ; cette option est notamment avantageuse dans le cas où le signal lumineux doit traverser le substrat support 41, pour limiter les perturbations et atténuation du signal. Une deuxième interface de collage 51' est située dans la deuxième couche intermédiaire 52, ou est adjacente à cette dernière.
Une structure semi-conductrice 150 selon ce deuxième mode de réalisation peut être élaborée à partir d'un procédé de transfert de couches par collage et amincissement connu de l'état de la technique, en particulier le procédé Smart Cut™ détaillé en référence au premier mode de réalisation.
Des étapes similaires à celles précédemment évoquées sont mises en œuvre, et potentiellement répétées dans le cas d'une deuxième interface de collage 51' .
Dans ce deuxième mode de réalisation, les étapes g) d'épitaxies successives destinées à élaborer le (ou les) composant (s) de type VCSEL, consistent en la formation du deuxième miroir de Bragg 3b sur la première couche 10 (laquelle consiste en la région active 2 du VCSEL) . Alternativement, les étapes d'épitaxie sont remplacées par le transfert d'une couche formant le deuxième miroir de Bragg 3b, par l'intermédiaire d'une troisième couche intermédiaire 53, de même nature que la couche intermédiaire 50 (figure 6c) . Une troisième interface de collage 51' ' est située dans la troisième couche intermédiaire 53, ou est adjacente à cette dernière.
La structure semi-conductrice 150 selon le deuxième mode de réalisation permet de fabriquer un composant VCSEL émettant à une longueur d'onde autour de 1,55 micron, en simplifiant la fabrication des miroirs de Bragg 3a, 3b, qui nécessitent habituellement un très grand nombre de couches successives épitaxiées en InP. Le transfert d'un miroir de Bragg en GaAs (nécessitant un plus faible empilement de couches) sur une région active en InP, par l'intermédiaire d'une couche intermédiaire 50 présentant un faible coefficient d'atténuation et une différence d'indice de réfraction inférieure à 0,3 avec l'indice de la région active 2 (première couche 10) permet l'élaboration d'un composant VCSEL efficace.
Plus généralement, la structure semi-conductrice 150 selon ce deuxième mode de réalisation est compatible avec un composant VCSEL à émission par la face avant 150a ou par la face arrière 150b, du fait de la mise en œuvre d'une deuxième 52, voire d'une troisième 53 couche intermédiaire présentant une différence d'indice de réfraction inférieure à 0,3 avec celui de la première couche 10 (ou région active 2) , et présentant un faible coefficient d'atténuation.
Bien sûr, l'invention n'est pas limitée aux modes de réalisation décrits et on peut y apporter des variantes de réalisation sans sortir du cadre de l'invention tel que défini par les revendications .
En particulier, la structure semi-conductrice 150 selon l'invention peut être adaptée à d'autres applications optoélectroniques telles que des photodétecteurs par exemple.

Claims

REVENDICATIONS Structure semi-conductrice (150) pour applications optoélectroniques comprenant :
- une première couche (10) en un matériau semi-conducteur cristallin, disposée sur
- une couche intermédiaire (50) incluant ou adjacente à une interface de collage direct, la couche intermédiaire étant disposée sur
- une deuxième couche (40) en un matériau semi-conducteur cristallin, la structure semi-conductrice (150) étant caractérisée en ce que la couche intermédiaire (50) est composée d'un matériau différent de ceux des première (10) et deuxième (40) couches, et en ce que ladite couche intermédiaire (50) présente un coefficient d'atténuation inférieur à 100 et un indice de réfraction s'écartant de moins de 0,3 de l'indice de réfraction :
- d'au moins une sous-couche de la première couche (10) , adjacente à la couche intermédiaire (50) , et
- d'au moins une sous-couche de la deuxième couche (40) , adjacente à la couche intermédiaire (50) , le matériau semi-conducteur de la première couche (10) étant l'arséniure de gallium, le matériau semi-conducteur de la deuxième couche (40) étant l'arséniure de gallium, et le matériau de la couche intermédiaire (50) étant le silicium. Structure semi-conductrice (150) selon la revendication précédente, dans laquelle le matériau de la couche intermédiaire (50) est amorphe. Structure semi-conductrice (150) selon l'une des revendications précédentes, dans laquelle le matériau de la première couche (10) est un monocristal de haute qualité cristalline pour former un germe pour épitaxie. Structure semi-conductrice (150) selon l'une des revendications 1 et 2, dans laquelle la première couche (10) forme tout ou partie d'une diode laser à cavité verticale émettant par la surface (VCSEL) . Structure semi-conductrice (150) selon l'une des deux revendications précédentes, dans lequel la deuxième couche (40) est un substrat support présentant une transparence optique supérieure à 30%. Structure semi-conductrice (150) selon l'une des revendications précédentes, dans laquelle le coefficient d'atténuation de la couche intermédiaire (50) est inférieur
PCT/FR2022/051695 2021-09-22 2022-09-08 Structure semi-conductrice pour applications optoelectroniques WO2023047037A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202280063008.5A CN117957732A (zh) 2021-09-22 2022-09-08 用于光电应用的半导体结构

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2109949A FR3127341B1 (fr) 2021-09-22 2021-09-22 Structure semi-conductrice pour applications optoelectroniques
FRFR2109949 2021-09-22

Publications (1)

Publication Number Publication Date
WO2023047037A1 true WO2023047037A1 (fr) 2023-03-30

Family

ID=79019152

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2022/051695 WO2023047037A1 (fr) 2021-09-22 2022-09-08 Structure semi-conductrice pour applications optoelectroniques

Country Status (4)

Country Link
CN (1) CN117957732A (fr)
FR (1) FR3127341B1 (fr)
TW (1) TW202335385A (fr)
WO (1) WO2023047037A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020074546A1 (en) * 2000-12-15 2002-06-20 Fujitsu Limited Semiconductor device and manufacturing method thereof
US20030213950A1 (en) * 2000-05-31 2003-11-20 Applied Optoelectronics, Inc. Alternative substrates for epitaxial growth
WO2021125005A1 (fr) 2019-12-20 2021-06-24 ソニーセミコンダクタソリューションズ株式会社 Dispositif luminescent, et procédé de fabrication de celui-ci

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030213950A1 (en) * 2000-05-31 2003-11-20 Applied Optoelectronics, Inc. Alternative substrates for epitaxial growth
US20020074546A1 (en) * 2000-12-15 2002-06-20 Fujitsu Limited Semiconductor device and manufacturing method thereof
WO2021125005A1 (fr) 2019-12-20 2021-06-24 ソニーセミコンダクタソリューションズ株式会社 Dispositif luminescent, et procédé de fabrication de celui-ci

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A. SYRBU ET AL.: "1.5-mW single-mode opération of wafer-fused 1550-nm VCSELs", IEEE PHOTONICS TECHNOLOGY LETTERS, vol. 16, May 2004 (2004-05-01), pages 1230 - 1232, XP011111562, DOI: 10.1109/LPT.2004.826099

Also Published As

Publication number Publication date
FR3127341B1 (fr) 2023-11-24
TW202335385A (zh) 2023-09-01
FR3127341A1 (fr) 2023-03-24
CN117957732A (zh) 2024-04-30

Similar Documents

Publication Publication Date Title
EP1354346B1 (fr) Procede de realisation d'une couche mince impliquant l'implantation d'especes gazeuses
EP3540878B1 (fr) Dispositif photonique comportant un laser optiquement connecté à un guide d onde silicium et procédé de fabrication d'un tel dispositif photonique
EP1650795A1 (fr) Procédé de réalisation de multicouches sur un substrat
FR3061961A1 (fr) Dispositif photonique comportant un laser optiquement connecte a un guide d'onde silicium et procede de fabrication d'un tel dispositif photonique
EP3151265B1 (fr) Procede de realisation d'une structure semiconductrice comportant une portion contrainte
EP1966821B1 (fr) Procede de relaxation d'une couche mince contrainte
EP3806167B1 (fr) Procede de fabrication d'au moins une photodiode planaire contrainte en tension
EP3151266B1 (fr) Procede de formation d'une portion semiconductrice par croissance epitaxiale sur une portion contrainte
EP2332171B1 (fr) Procede de fabrication d'une structure semi-conductrice plan de masse enterre
EP1070371B1 (fr) Procede de formation sur un support d'une couche de silicium a usage optique et mise en oeuvre du procede pour la realisation de composants optiques
EP3504729A1 (fr) Procede de realisation d'une couche contrainte en tension a base de germanium etain
EP3568869B1 (fr) Substrat pour capteur d'image de type face avant et procédé de fabrication d'un tel substrat
WO2014154993A1 (fr) Procédé de fabrication d'une structure à multijonctions pour cellule photovoltaïque
WO2023047037A1 (fr) Structure semi-conductrice pour applications optoelectroniques
FR3064398B1 (fr) Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure
FR3061803B1 (fr) Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat
EP3629385B1 (fr) Dispositif optoélectronique émetteur d'infrarouge comportant une couche active à base d'étain-germanium et son procédé de fabrication
WO2024084179A1 (fr) Procede de fabrication d'une couche piezoelectrique sur un substrat
WO2019243751A1 (fr) Capteur d'image de type face avant et procede de fabrication d'un tel capteur
FR3121783A1 (fr) Procéde de fabrication d’un dispositif photonique pourvu d’au moins deux puces photoniques et dispositif photonique
WO2020136344A1 (fr) Procede de fabrication d'un substrat pour un capteur d'image de type face avant

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22789627

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280063008.5

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2022789627

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022789627

Country of ref document: EP

Effective date: 20240422