WO2023019780A1 - 一种信号测试方法、装置及存储介质 - Google Patents

一种信号测试方法、装置及存储介质 Download PDF

Info

Publication number
WO2023019780A1
WO2023019780A1 PCT/CN2021/131790 CN2021131790W WO2023019780A1 WO 2023019780 A1 WO2023019780 A1 WO 2023019780A1 CN 2021131790 W CN2021131790 W CN 2021131790W WO 2023019780 A1 WO2023019780 A1 WO 2023019780A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
tested
sampling
matching
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2021/131790
Other languages
English (en)
French (fr)
Inventor
陈强
王伟洲
陈武刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Publication of WO2023019780A1 publication Critical patent/WO2023019780A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G06F18/20—Analysing
    • G06F18/22—Matching criteria, e.g. proximity measures

Definitions

  • an acquisition unit configured to acquire the first signal to be tested and the second signal to be tested of the chip
  • a determining unit configured to respectively obtain a first set of sampling moments corresponding to the first signal to be tested and a second set of sampling moments corresponding to the second signal to be tested based on preset parameters
  • the embodiment of the present application further provides a storage medium, storing executable instructions, for causing a processor to execute the signal testing method in the above solution.
  • the embodiment of the present application provides a signal testing method, device and storage medium capable of obtaining the first signal to be tested and the second signal to be tested of each chip; A first set of sampling moments corresponding to the signal, and a second set of sampling moments corresponding to the second signal to be tested; based on the first set of sampling moments and the second set of sampling moments, the first signal to be tested and the second signal to be tested are tested Analyze to obtain a shmoo diagram; wherein, the shmoo diagram represents the matching degree between the first signal to be tested and the second signal to be tested and the standard signal; based on the shmoo diagram of each chip, the maximum matching result of each chip is obtained; the maximum matching result represents The size of the relative time delay to be measured between the first signal to be tested and the second signal to be tested.
  • the signal test is completed without determining the relative positions of the two signals to be tested in the waveform diagram, thereby avoiding the influence of dense signals and improving the accuracy of the test results.
  • FIG. 10 is a flow chart VII of a signal testing method provided in an embodiment of the present application.
  • FIG. 11 is a first structural schematic diagram of a signal testing device provided by an embodiment of the present application.
  • DDR Double Data Rate, double rate synchronous dynamic random access memory
  • the data signal DQ is controlled by the data control signal DQS, and the storage unit reads or writes the data signal DQ according to the level of the data control signal DQS . Therefore, the relative time delay tDQSQ between the data signal DQ and the data control signal DQS cannot be too large, otherwise, it may cause the storage unit to read or write the data signal DQ at a wrong time node. Therefore, how to test the relative time delay between two signals is of great significance to the testing of integrated circuit chips.
  • the signal testing device may acquire the first signal to be tested and the second signal to be tested of each chip.
  • the second signal to be tested may be a data signal DQ
  • the first signal to be tested may be a data control signal DQS, that is, a control signal of the second signal to be tested.
  • the signal testing device after the signal testing device acquires the first signal to be tested and the second signal to be tested, based on preset parameters, it can respectively obtain the first set of sampling moments corresponding to the first signal to be tested, and the second set of sampling moments corresponding to the second signal to be tested.
  • the second sampling time set corresponding to the measured signal.
  • the signal testing device may take the first preset time as a reference, increase n-1 times the first time interval on the first preset time, and obtain each time in the first sampling time set respectively, thereby obtaining the first sampling time Set, where n is greater than or equal to 1.
  • the process can be shown as formula (1):
  • X(n) represents each time in the first sampling time set
  • CLK_DQS+a 1 represents the first preset time
  • d 1 represents the first time interval
  • n is an integer greater than or equal to 1.
  • the signal testing device can record the level of the first signal to be tested at each time according to each time included in the first sampling time set, so as to complete the signal sampling of the first signal to be tested , the first sampled signal is obtained.
  • the signal testing device can record the level of the second signal to be tested at each time according to each time included in the second sampling time set, so as to complete the signal sampling of the second signal to be tested, and obtain the second Two sampled signals.
  • the signal testing device marks the matching information corresponding to the coordinate point as passed; correspondingly, if a coordinate in the two-dimensional coordinate system If there is matching sub-information representing a mismatch in the two matching sub-information corresponding to the point, the signal testing device marks the matching information corresponding to the coordinate point as failing.
  • the embodiment of the present application obtains the shmoo diagram of the two signals to be tested based on the first/second sampling time set, which can intuitively reflect the matching degree between the two signals with a control relationship and the standard signal, and is convenient for the signal View and compare test results.
  • the embodiments of the present application independently sample the first signal to be tested and the second signal to be tested based on preset parameters, and output the shmoo diagram to determine the maximum matching that can reflect the relative time delay to be tested
  • the signal test is completed without determining the relative positions of the two signals to be tested in the waveform diagram, avoiding the influence of dense signals, and then, the relative time delay to be tested can be determined in the same reading state, improving the accuracy of the test results.
  • S105 shown in FIG. 5 is further included after S104 shown in FIG. 2 , which will be described in conjunction with each step.
  • multiple chips need to use the same preset parameters (ie, the first preset moment, the first time interval, the second preset moment, and the second time interval ) to get the maximum matching result.
  • the first set of sampling moments is independently determined for signal testing. In this way, it is not necessary to determine the relative positions of the two signals to be tested in the waveform diagram, thereby avoiding the influence of dense signals. Improved accuracy of test results.
  • the signal testing device may use the second preset time as a reference, increase m-1 times the second time interval on the second preset time, and obtain each time in the second sampling time set respectively, so that A second set of sampling moments is obtained, where m is greater than or equal to 1.
  • This process can be represented by the above formula (2).
  • the second set of sampling moments is independently determined for signal testing. In this way, it is not necessary to determine the relative positions of the two signals to be tested in the waveform diagram, thereby avoiding the influence of dense signals. Improved accuracy of test results.
  • S103 shown in FIG. 2 may be implemented through S1031-S1033 shown in FIG. 6 , which will be described in conjunction with each step.
  • S1034 shown in FIG. 7 may be implemented through S1036-S1037 shown in FIG. 8 , which will be described in conjunction with each step.
  • the signal testing device determines that the matching sub-information corresponding to the sampling value is match.
  • S1035 shown in FIG. 7 may be implemented through S1038-S1039 shown in FIG. 8 , which will be described in conjunction with each step.
  • the signal testing device marks the matching information corresponding to the coordinate point as passed.
  • the signal testing device can count the direction of the second dimension on the shmoo diagram, and the longest continuous character is the number of passing coordinate points, as the maximum continuous passing quantity.
  • the signal testing device may multiply the maximum continuous throughput by the second time interval to obtain the maximum matching result.
  • the maximum matching result can be shown in the above formula (3).
  • the signal testing device may compare the maximum matching results of any two chips among the multiple chips.
  • the relative time delay to be measured of the first chip is less than the relative time delay to be measured of the second chip, thereby obtaining multiple The delay of the chip is relatively related.
  • the difference in relative time delay to be tested among different chips at the same frequency can be compared, thereby comparing the performance difference among different chips.
  • FIG. 10 is a schematic flowchart of an optional signal testing method provided by an embodiment of the present application, which will be described in conjunction with the steps shown in FIG. 10 .
  • a 1 and d 1 are constants, and n is a positive integer.
  • a 2 and d 2 are constants, and m is a positive integer.
  • the signal testing device can perform shmoo of STRB1 according to the DQS waveform to obtain a shmoo diagram.
  • the resulting shmoo graph can be shown in Figure 4A and Figure 4B.
  • Tm is the value of STRB1.
  • the signal test device can obtain the maximum matching result after obtaining the shmoo result:
  • the embodiments of the present application independently sample the data signal DQ and the data control signal DQS, and output the shmoo diagram to determine the maximum matching result that can reflect the size of t DQSQ .
  • the relative position of the two signals completes the signal test, avoiding the influence of dense signals, and then, the relative position of DQ and DQS can be determined in the same reading state, which improves the accuracy of the test result.
  • the maximum matching results of the two chips it is possible to measure the t DQSQ difference of different memory chips at the same frequency.
  • An acquisition unit 804 configured to acquire the first signal to be tested and the second signal to be tested of the chip
  • the test analysis unit 806 is configured to perform test analysis on the first signal to be tested and the second signal to be tested based on the first sampling time set and the second sampling time set to obtain a shmoo graph; the shmoo graph represents the first signal to be tested and the second signal to be tested 2. Matching degree between the signal to be tested and the standard signal;
  • the determining unit 805 is further configured to increase m-1 times the second time interval based on the second preset time to obtain each time in the second sampling time set, so that A second set of sampling moments is obtained; wherein, m is greater than or equal to 1.
  • the sampling unit 809 is configured to perform signal sampling on the first signal to be tested and the second signal to be tested according to the first sampling time set and the second sampling time set, respectively, to obtain corresponding first sampling signals and second sampling signals;
  • the test analysis unit 806 is further configured to determine that the matching sub-information corresponding to the sampling value is a match if the difference between each sampling value and the standard value is less than a preset threshold; or , if the difference between each sampling value and the standard value is greater than or equal to a preset threshold, it is determined that the matching sub-information corresponding to the sampling signal value is not matched, so as to obtain the matching sub-information corresponding to each sampling value.
  • the test analysis unit 806 is further configured to mark the matching information corresponding to the coordinate point as passed if the matching sub-information corresponding to each coordinate point represents a match; or, if In the matching sub-information corresponding to each coordinate point, if there is matching sub-information representing a mismatch, the matching information corresponding to the coordinate point is marked as failed, so as to obtain matching information corresponding to each coordinate point.
  • FIG. 12 is an optional structural schematic diagram of the signal testing device provided in the embodiment of the present application.
  • the hardware entities of the signal testing device 800 include: a processor 801, a communication interface 802 and a memory 803 ,in:
  • the processor 801 generally controls the overall operation of the signal testing device 800 .
  • the communication interface 802 enables the signal testing device 800 to communicate with other devices or equipment through a network.
  • the disclosed devices and methods may be implemented in other ways.
  • the device embodiments described above are only illustrative.
  • the division of the units is only a logical function division.
  • the coupling, or direct coupling, or communication connection between the components shown or discussed may be through some interfaces, and the indirect coupling or communication connection of devices or units may be electrical, mechanical or other forms of.
  • the units described above as separate components may or may not be physically separated, and the components displayed as units may or may not be physical units; they may be located in one place or distributed to multiple network units; Part or all of the units can be selected according to actual needs to achieve the purpose of the solution of this embodiment.
  • each functional unit in each embodiment of the present application can be integrated into one processing unit, or each unit can be used as a single unit, or two or more units can be integrated into one unit; the above-mentioned integration
  • the unit can be realized in the form of hardware or in the form of hardware plus software functional unit.
  • Embodiments of the present application provide a signal testing method, device, and storage medium, capable of obtaining the first signal to be tested and the second signal to be tested of each chip; based on preset parameters, the first signal to be tested corresponding to the first A set of sampling moments, and a second set of sampling moments corresponding to the second signal to be tested; based on the first set of sampling moments and the second set of sampling moments, test and analyze the first signal to be tested and the second signal to be tested to obtain shmoo Figure; wherein, the shmoo figure characterizes the matching degree of the first signal to be tested and the second signal to be tested and the standard signal; based on the shmoo figure of each chip, the maximum matching result of each chip is obtained; the maximum matching result characterizes the first test signal The measured relative time delay between the signal and the second signal to be measured. In this way, the signal test is completed without determining the relative positions of the two signals to be tested in the waveform diagram, thereby avoiding the influence of dense signals and improving the accuracy of the test results

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Evolutionary Computation (AREA)
  • Evolutionary Biology (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Artificial Intelligence (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请提供了一种信号测试方法、装置及存储介质；方法包括：获取每个芯片的第一待测信号和第二待测信号；基于预设参数，分别得到第一待测信号对应的第一采样时刻集合，以及第二待测信号对应的第二采样时刻集合；基于第一采样时刻集合和第二采样时刻集合，对第一待测信号和第二待测信号进行测试分析，得到shmoo图；shmoo图表征第一待测信号和第二待测信号与标准信号的匹配度；基于每个芯片的shmoo图，获得每个芯片的最大匹配结果；最大匹配结果表征第一待测信号和第二待测信号的待测相对时延的大小。

Description

一种信号测试方法、装置及存储介质
相关申请的交叉引用
本申请基于申请号为202110950735.0、申请日为2021年08月18日、发明名称为“一种信号测试方法、装置及存储介质”的中国专利申请提出，并要求该中国专利申请的优先权，该中国专利申请的全部内容在此引入本申请作为参考。
技术领域
本申请涉及半导体领域，尤其涉及一种信号测试方法、装置及存储介质。
背景技术
随着半导体技术的不断发展，为了达到更强的性能，芯片中信号的数量与频率都在不断增加，这给信号测试带来了更大的挑战。
相关技术中，对于信号间相对时延的测试往往需要确定信号间的相对位置，但在信号的数量和频率较大的情况下，往往无法准确分辨出每一个相对位置，从而使得测试结果不准确。
发明内容
本申请实施例期望提出一种信号测试方法、装置及存储介质，能够在测试信号相对时延的过程中，不需要确定信号间的相对位置，从而提高测试结果的准确度。
本申请的技术方案是这样实现的：
本申请实施例提供一种信号测试方法，所述方法包括：
获取每个芯片的第一待测信号和第二待测信号；
基于预设参数，分别得到所述第一待测信号对应的第一采样时刻集合，以及所述第二待测信号对应的第二采样时刻集合；
基于所述第一采样时刻集合和所述第二采样时刻集合，对所述第一待测信号和所述第二待测信号进行测试分析，得到shmoo图；所述shmoo图表征所述第一待测信号和所述第二待测信号与标准信号的匹配度；
基于所述每个芯片的shmoo图，获得所述每个芯片的最大匹配结果；所述最大匹配结果表征所述第一待测信号和所述第二待测信号的待测相对时延的大小。
本申请实施例还提供一种信号测试装置，所述装置包括：
获取单元，用于获取芯片的第一待测信号和第二待测信号；
确定单元，用于基于预设参数，分别得到所述第一待测信号对应的第一采样时刻集合，以及所述第二待测信号对应的第二采样时刻集合；
测试分析单元，用于基于所述第一采样时刻集合和所述第二采样时刻集合，对所述第一待测信号和所述第二待测信号进行测试分析，得到shmoo图；所述shmoo图表征所述第一待测信号和所述第二待测信号与标准信号的匹配度；
生成单元，用于基于所述每个芯片的shmoo图，获得所述每个芯片的最大匹配结果；所述最大匹配结果表征所述第一待测信号和所述第二待测信号的待测相对时延的大小。
本申请实施例还提供一种信号测试装置，所述装置包括：
存储器，用于存储可执行指令；
处理器，用于执行所述存储器中存储的可执行指令时，实现上述方案中的信号测试方法。
本申请实施例还提供一种存储介质，存储有可执行指令，用于引起处理器执行时，实现上述方案中的信号测试方法。
由此可见，本申请实施例提供了一种信号测试方法、装置及存储介质， 能够获取每个芯片的第一待测信号和第二待测信号；基于预设参数，分别得到第一待测信号对应的第一采样时刻集合，以及第二待测信号对应的第二采样时刻集合；基于第一采样时刻集合和第二采样时刻集合，对第一待测信号和第二待测信号进行测试分析，得到shmoo图；其中，shmoo图表征第一待测信号和第二待测信号与标准信号的匹配度；基于每个芯片的shmoo图，获得每个芯片的最大匹配结果；最大匹配结果表征第一待测信号和第二待测信号的待测相对时延的大小。这样，不需要在波形图中确定两个待测信号的相对位置即完成了信号测试，从而，避免了信号密集的影响，提高了测试结果的准确性。
附图说明
图1为相关技术中信号测试方法的示意图；
图2为本申请实施例提供的一种信号测试方法的流程图一；
图3为本申请实施例提供的一种信号测试方法的采样示意图；
图4A为本申请实施例提供的一种信号测试方法的效果示意图一；
图4B为本申请实施例提供的一种信号测试方法的效果示意图二；
图5为本申请实施例提供的一种信号测试方法的流程图二；
图6为本申请实施例提供的一种信号测试方法的流程图三；
图7为本申请实施例提供的一种信号测试方法的流程图四；
图8为本申请实施例提供的一种信号测试方法的流程图五；
图9为本申请实施例提供的一种信号测试方法的流程图六；
图10为本申请实施例提供的一种信号测试方法的流程图七；
图11为本申请实施例提供的一种信号测试装置的结构示意图一；
图12为本申请实施例提供的一种信号测试装置的结构示意图二。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面结合附图和实 施例对本申请的技术方案进一步详细阐述，所描述的实施例不应视为对本申请的限制，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
如果申请文件中出现“第一/第二”的类似描述则增加以下的说明，在以下的描述中，所涉及的术语“第一/第二/第三”仅仅是区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一/第二/第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。
在集成电路芯片测试中，需要对芯片中所传输的重要信号进行测试。例如，在DDR(Double Data Rate，双倍速率同步动态随机存储器)中，数据信号DQ受到数据控制信号DQS的控制，存储单元根据数据控制信号DQS的电平对数据信号DQ进行读取或写入。因此，数据信号DQ和数据控制信号DQS之间的相对时延t DQSQ不能过大，否则，可能会导致存储单元在错误的时间节点对数据信号DQ进行读取或写入。所以，如何对两个信号间的相对时延进行测试，对集成电路芯片测试具有重要意义。
相关技术中，对于信号间相对时延的测试往往需要确定信号间的相对位置。例如，在测试t DQSQ时，需要确定DQS_max和DQ_max，DQS_min和DQ_max，DQS_max和DQ_min，或者，DQS_min和DQ_min的相对位置。如图1所示，同一个读取状态(read)下，DQ引脚(pin)连接信号输出了较多波形，信号的翻转点密集分布，从而无法确定每一次读取或写入时DQ和DQS间的相对位置，也就无法准确测试出t DQSQ。
图2是本申请实施例提供的信号测试方法的一个可选的流程示意图，将结合图2示出的步骤进行说明。
S101、获取每个芯片的第一待测信号和第二待测信号。
本申请实施例中，信号测试装置可以获取每个芯片的第一待测信号和第二待测信号。其中，第二待测信号可以是数据信号DQ；第一待测信号可以是数据控制信号DQS，即第二待测信号的控制信号。
需要说明的是，第一待测信号和第二待测信号可以是芯片中任意两个具有控制关系的信号，在此不做限制。
S102、基于预设参数，分别得到第一待测信号对应的第一采样时刻集合，以及第二待测信号对应的第二采样时刻集合。
本申请实施例中，信号测试装置在获取了第一待测信号和第二待测信号后，可以基于预设参数，分别得到第一待测信号对应的第一采样时刻集合，以及第二待测信号对应的第二采样时刻集合。
在本申请实施例中，预设参数包括了：第一预设时刻、第一时间间距、第二预设时刻和第二时间间距；其中，第一预设时刻和第一时间间距用于计算第一采样时刻集合，第二预设时刻和第二时间间距用于计算第二采样时刻集合。
信号测试装置可以将第一预设时刻作为基准，在第一预设时刻上增加n-1倍第一时间间距，分别得到第一采样时刻集合中的每个时刻，从而得到了第一采样时刻集合，其中，n大于等于1。该过程可如式(1)所示：
X(n)＝CLK_DQS+a 1+(n-1)d 1，n＝1,2,3,…     (1)；
上式(1)中，X(n)表示第一采样时刻集合中的每个时刻，CLK_DQS+a 1表示第一预设时刻，d 1表示第一时间间距，n为大于等于1的整数。
相应的，信号测试装置可以将第二预设时刻作为基准，在第二预设时刻上增加m-1倍第二时间间距，分别得到第二采样时刻集合中的每个时刻，从而得到了第二采样时刻集合，其中，m大于等于1。该过程可如式(2)所示：
T(m)＝CLK_DQS+a 2+(m-1)d 2，m＝1,2,3,…     (2)；
上式(2)中，T(m)表示第二采样时刻集合中的每个时刻，CLK_DQS+a 2表示第二预设时刻，d 2表示第二时间间距，m为大于等于1的整数。
如图3所示，对于第一待测信号DQS和第二待测信号DQ，首先确定了共同的时序起始位置CLK_DQS，时序起始位置的设定以可测得DQ和DQS的稳定波形为原则。在确定了共同的时序起始位置CLK_DQS后，可以按照上式(1)，将CLK_DQS+a 1作为第一预设时刻，d 1作为第一时间间距，计算得到第一采样时刻集合中的每个时刻X(n)；以及，按照上式(2)，将CLK_DQS+a 2作为第二预设时刻，d 2作为第二时间间距，计算得到第二采样时刻集合中的每个时刻T(m)；从而分别得到时序起始位置CLK_DQS之后的第一采样时刻集合和第二采样时刻集合。
可以理解的是，本申请实施例基于预设参数，分别独立确定出第一采样时刻集合和第二采样时刻集合，以进行信号测试，这样，不需要在波形图中确定两个待测信号的相对位置，从而避免了信号密集的影响，提高了测试结果的准确性。
S103、基于第一采样时刻集合和第二采样时刻集合，对第一待测信号和第二待测信号进行测试分析，得到shmoo图；shmoo图表征第一待测信号和第二待测信号与标准信号的匹配度。
本申请实施例中，信号测试装置在得到第一采样时刻集合和第二采样时刻集合后，可以基于第一采样时刻集合和第二采样时刻集合，对第一待测信号和第二待测信号进行测试分析，得到shmoo图。其中，shmoo图表征了第一待测信号和第二待测信号与标准信号的匹配度，shmoo图上表征为通过的点越多，则说明第一待测信号和第二待测信号与标准信号的匹配度越高。shmoo图可以通过shmoo plot工具得到，可用于对芯片的实际能力进行分析和评价。
在本申请实施例中，信号测试装置可以按照第一采样时刻集合中所包含的各个时刻，记录下每个时刻下第一待测信号的电平，从而完成对第一 待测信号进行信号采样，得到了第一采样信号。相应的，信号测试装置可以按照第二采样时刻集合中所包含的各个时刻，记录下每个时刻下第二待测信号的电平，从而完成对第二待测信号进行信号采样，得到了第二采样信号。
进而，信号测试装置可以将第一采样信号和第二采样信号中的每个采样值(即采样所获得的电平)，与标准信号中对应时刻的标准值(即标准信号电平)进行匹配，计算出每个采样值与对应时刻标准值的差值；其中，标准信号为第一采样信号和第二采样信号在不失真情况下的期望信号。
若任一采样值与标准值的差值小于预设阈值，即采样值与标准值的误差在容忍范围内，信号测试装置则判定该采样值所对应的匹配子信息为匹配；而若任一采样值与标准值的差值大于等于预设阈值，即采样值与标准值的误差超出了容忍范围，信号测试装置则判定该采样信号值所对应的匹配子信息为不匹配。这样，信号测试装置便得到了第一采样信号和第二采样信号中的每个采样值所对应的匹配子信息。
进而，信号测试装置在得到每个采样值所对应的匹配子信息后，可以确定二维坐标系中每个坐标点对应的匹配信息。其中，二维坐标系由第一采样时刻集合和第二采样时刻集合构成，其第一维度是第一采样时刻集合，其第二维度是第二采样时刻集合。可以看出，二维坐标系中每个坐标点均对应了第一采样时刻集合中的一个时刻点、以及第二采样时刻集合中的一个时刻点，因此，每个坐标点对应了两个匹配子信息，分别是第一采样信号中一个采样值所对应的匹配子信息、以及第二采样信号中一个采样值所对应的匹配子信息。
若二维坐标系中的一个坐标点所对应的两个匹配子信息均表征匹配，信号测试装置则将该坐标点对应的匹配信息标记为通过；相应的，若二维坐标系中的一个坐标点所对应的两个匹配子信息中存在表征不匹配的匹配子信息，信号测试装置则将该坐标点对应的匹配信息标记为不通过。
信号测试装置可以将匹配信息，在二维坐标系中定位，将匹配信息为 通过的坐标点描为绿色并填入P(pass)，将匹配信息为不通过的坐标点描为红色并填入F(fail)。这样，便得到了关于第一待测信号和第二待测信号的shmoo图。
图4A和图4B分别是芯片A和芯片B的shmoo图，如图4A和图4B所示，shmoo图中心区域的坐标点被填入了P，表征这些坐标点对应的匹配信息为通过；shmoo图外围区域的坐标点被填入了F，表征这些坐标点对应的匹配信息为不通过。
需要说明的是，标准信号表征了理想状态下的信号波形，在理想状态下，各信号之间的相对时延很小，可以被忽略。因此，通过shmoo图所表征的第一待测信号和第二待测信号与标准信号的匹配度，可以反推第一待测信号和第二待测信号之间的待测相对时延，即，第一待测信号和第二待测信号与标准信号的匹配度越高，则待测相对时延越小。
可以理解的是，本申请实施例基于第一/第二采样时刻集合，求得两个待测信号的shmoo图，能够直观地反应具有控制关系的两个信号与标准信号的匹配度，便于信号检测结果的查看与比较。
S104、基于每个芯片的shmoo图，获得每个芯片的最大匹配结果；最大匹配结果表征第一待测信号和第二待测信号的待测相对时延的大小。
本申请实施例中，信号测试装置在得到每个芯片的shmoo图后，可以基于每个芯片的shmoo图，获得每个芯片的最大匹配结果。其中，最大匹配结果表征了第一待测信号和第二待测信号的待测相对时延的大小。
在本申请实施例中，信号测试装置可以在shmoo图上统计第二维度的方向上，最长的连续表征为通过的坐标点的个数，作为最大连续通过量。如图4A和图4B所示，第二维度的方向即为DQS shmoo方向；图4A中，F A囊括了在DQS shmoo方向上最长的连续表征为通过的坐标点，这些坐标点的个数即为芯片A的最大连续通过量；图4B中，F B囊括了在DQS shmoo方向上最长的连续表征为通过的坐标点，这些坐标点的个数即为芯片B的最大连续通过量。
而后，信号测试装置可以将最大连续通过量乘以第二时间间距，得到最大匹配结果，如式(3)所示：
F＝G*d 1       (3)；
上式(3)中，F表示最大匹配结果，G表示最大连续通过量，d 1表示用于计算第一采样时刻集合的第一时间间距。如图4A和图4B所示，使DQSshmoo方向上相邻坐标点的间距为第一时间间距d 1，则F A和F B分别为芯片A和芯片B的最大匹配结果。
可以理解的是，本申请实施例基于预设参数，分别独立地对第一待测信号和第二待测信号进行采样，并输出shmoo图，以确定能反映待测相对时延大小的最大匹配结果，这样，不需要在波形图中确定两个待测信号的相对位置便完成了信号测试，避免了信号密集的影响，进而，能够在同一个读取状态下确定待测相对时延，提高了测试结果的准确性。
在本申请的一些实施例中，图2示出的S104之后还包括图5示出的S105，将结合各步骤进行说明。
S105、若获取了多个芯片的最大匹配结果，则将多个芯片的最大匹配结果进行比较，得到多个芯片的时延比较关系；时延比较关系表征多个芯片的待测相对时延的大小关系。
本申请实施例中，信号测试装置若获取了多个芯片的最大匹配结果，则可以将多个芯片的最大匹配结果进行比较，得到多个芯片的时延比较关系。其中，时延比较关系表征多个芯片的待测相对时延的大小关系。
在本申请实施例中，信号测试装置可以将多个芯片中的任意两个芯片的最大匹配结果进行比较，若任意两个芯片中的第一芯片的最大匹配结果大于第二芯片的最大匹配结果，则第一芯片的待测相对时延小于第二芯片的待测相对时延，这样，便得到了多个芯片的时延比较关系。例如，如图4A和图4B所示，F A和F B分别为芯片A和芯片B的最大匹配结果，将F A和F B进行比较：F A<F B，则说明芯片A的待测相对时延大于芯片B的待测相对时延。
需要说明的是，在进行多个芯片的最大匹配结果比较时，多个芯片需要采用相同的预设参数(即第一预设时刻、第一时间间距、第二预设时刻和第二时间间距)来获得最大匹配结果。
可以理解的是，待测相对时延越小，则第一待测信号和第二待测信号的匹配度越高，芯片的性能越好。通过本申请所提供的信号测试方法，可以比较出同一频率下不同芯片间待测相对时延的差异，从而比较出不同芯片间的性能差异。
在本申请的一些实施例中，预设参数包括：第一预设时刻和第一时间间距；可以通过S1021来实现图2示出的S102，将结合各步骤进行说明。
S1021、以第一预设时刻为基准，增加n-1倍第一时间间距，得到第一采样时刻集合中的每个时刻，从而得到了第一采样时刻集合；其中，n大于等于1。
本申请实施例中，信号测试装置可以将第一预设时刻作为基准，在第一预设时刻上增加n-1倍第一时间间距，分别得到第一采样时刻集合中的每个时刻，从而得到了第一采样时刻集合，其中，n大于等于1。该过程可由上式(1)表示。
可以理解的是，基于预设参数，独立确定出第一采样时刻集合，以进行信号测试，这样，不需要在波形图中确定两个待测信号的相对位置，从而避免了信号密集的影响，提高了测试结果的准确性。
在本申请的一些实施例中，预设参数还包括：第二预设时刻和第二时间间距；还可以通过S1022来实现图2示出的S102，将结合各步骤进行说明。
S1022、以第二预设时刻为基准，增加m-1倍第二时间间距，得到第二采样时刻集合中的每个时刻，从而得到了第二采样时刻集合；其中，m大于等于1。
本申请实施例中，信号测试装置可以将第二预设时刻作为基准，在第二预设时刻上增加m-1倍第二时间间距，分别得到第二采样时刻集合中的 每个时刻，从而得到了第二采样时刻集合，其中，m大于等于1。该过程可由上式(2)表示。
可以理解的是，基于预设参数，独立确定出第二采样时刻集合，以进行信号测试，这样，不需要在波形图中确定两个待测信号的相对位置，从而避免了信号密集的影响，提高了测试结果的准确性。
在本申请的一些实施例中，可以通过图6示出的S1031-S1033来实现图2示出的S103，将结合各步骤进行说明。
S1031、按照第一采样时刻集合和第二采样时刻集合，分别对第一待测信号和第二待测信号进行信号采样，得到对应的第一采样信号和第二采样信号。
本申请实施例中，信号测试装置可以按照第一采样时刻集合中所包含的各个时刻，记录下每个时刻下第一待测信号的电平，完成对第一待测信号进行信号采样，得到了第一采样信号。相应的，信号测试装置可以按照第二采样时刻集合中所包含的各个时刻，记录下每个时刻下第二待测信号的电平，完成对第二待测信号进行信号采样，得到了第二采样信号。
S1032、将第一采样信号和第二采样信号与标准信号进行匹配，得到与每个坐标点分别对应的匹配信息；每个坐标点为二维坐标系中的点；二维坐标系的第一维度是第一采样时刻集合，二维坐标系的第二维度是第二采样时刻集合；标准信号为第一采样信号和第二采样信号在不失真情况下的期望信号。
本申请实施例中，信号测试装置可以将第一采样信号和第二采样信号中的每个采样值(即采样所获得的电平)，与标准信号中对应时刻的标准值(即标准信号电平)进行匹配，以确定出二维坐标系中每个坐标点对应的匹配信息。其中，标准信号为第一采样信号和第二采样信号在不失真情况下的期望信号；二维坐标系由第一采样时刻集合和第二采样时刻集合构成，其第一维度是第一采样时刻集合，其第二维度是第二采样时刻集合。
S1033、将匹配信息，在二维坐标系中定位，得到shmoo图。
本申请实施例中，信号测试装置可以将所得到的匹配信息，在二维坐标系中定位，从而得到shmoo图。
可以理解的是，基于第一/第二采样时刻集合，求得两个待测信号的shmoo图，能够直观地反应具有控制关系的两个信号与标准信号的匹配度，便于信号检测结果的查看与比较。
在本申请的一些实施例中，可以通过图7示出的S1034-S1035来实现图6示出的S1032，将结合各步骤进行说明。
S1034、将每个采样值与对应的标准值进行匹配，得到每个采样值对应的匹配子信息；每个采样值为第一采样信号和第二采样信号中的信号值；标准值为标准信号中的信号值；每个采样值和标准值均表征为信号电平。
本申请实施例中，信号测试装置可以将第一采样信号和第二采样信号中的每个采样值，与标准信号中对应时刻的标准值进行匹配，得到每个采样值对应的匹配子信息。
S1035、基于匹配子信息，得到与每个坐标点分别对应的匹配信息。
本申请实施例中，信号测试装置在得到每个采样值所对应的匹配子信息后，可以基于匹配子信息，确定二维坐标系中每个坐标点对应的匹配信息。
在本申请的一些实施例中，可以通过图8示出的S1036-S1037来实现图7示出的S1034，将结合各步骤进行说明。
S1036、若每个采样值与标准值的差值小于预设阈值，则判定该采样值所对应的匹配子信息为匹配。
本申请实施例中，若任一采样值与标准值的差值小于预设阈值，即采样值与标准值的误差在容忍范围内，信号测试装置则判定该采样值所对应的匹配子信息为匹配。
S1037、若每个采样值与标准值的差值大于等于预设阈值，则判定该采样信号值所对应的匹配子信息为不匹配，从而得到每个采样值对应的匹配子信息。
本申请实施例中，若任一采样值与标准值的差值大于等于预设阈值，即采样值与标准值的误差超出了容忍范围，信号测试装置则判定该采样信号值所对应的匹配子信息为不匹配。
在本申请的一些实施例中，可以通过图8示出的S1038-S1039来实现图7示出的S1035，将结合各步骤进行说明。
S1038、若每个坐标点所对应的匹配子信息均表征匹配，则将该坐标点对应的匹配信息标记为通过。
本申请实施例中，若二维坐标系中的一个坐标点所对应的两个匹配子信息均表征匹配，信号测试装置则将该坐标点对应的匹配信息标记为通过。
S1039、若每个坐标点所对应的匹配子信息中存在表征不匹配的匹配子信息，则将该坐标点对应的匹配信息标记为不通过，从而得到与每个坐标点分别对应的匹配信息。
本申请实施例中，若二维坐标系中的一个坐标点所对应的两个匹配子信息中存在表征不匹配的匹配子信息，信号测试装置则将该坐标点对应的匹配信息标记为不通过。这样，便得到了与每个坐标点分别对应的匹配信息。
在本申请的一些实施例中，可以通过图9示出的S1041-S1042来实现图2示出的S104，将结合各步骤进行说明。
S1041、在shmoo图上统计最大连续通过量；最大连续通过量为shmoo图的第二维度的方向上，最长的连续表征为通过的坐标点的个数。
本申请实施例中，信号测试装置在得到每个芯片的shmoo图后，可以在shmoo图上统计第二维度的方向上，最长的连续表征为通过的坐标点的个数，作为最大连续通过量。
S1042、将最大连续通过量乘以第二时间间距，得到最大匹配结果。
本申请实施例中，信号测试装置可以将最大连续通过量乘以第二时间间距，得到最大匹配结果。最大匹配结果可以如上式(3)所示。
在本申请的一些实施例中，可以通过S1051-S1052来实现图5示出的 S105，将结合各步骤进行说明。
S1051、将多个芯片中的任意两个芯片的最大匹配结果进行比较。
本申请实施例中，信号测试装置若获取了多个芯片的最大匹配结果，则可以将多个芯片中的任意两个芯片的最大匹配结果进行比较。
S1052、若任意两个芯片中的第一芯片的最大匹配结果大于第二芯片的最大匹配结果，则第一芯片的待测相对时延小于第二芯片的待测相对时延，从而得到多个芯片的时延比较关系。
在本申请实施例中，若任意两个芯片中的第一芯片的最大匹配结果大于第二芯片的最大匹配结果，则信号测试装置判定第一芯片的待测相对时延小于第二芯片的待测相对时延，这样，便得到了多个芯片的时延比较关系。
可以理解的是，待测相对时延越小，则第一待测信号和第二待测信号的匹配度越高，芯片的性能越好。通过本申请所提供的信号测试方法，可以比较出同一频率下不同芯片间待测相对时延的差异，从而比较出不同芯片间的性能差异。
在本申请的一些实施例中，第二待测信号为数据信号DQ；第一待测信号为数据信号的控制信号DQS。待测相对时延为数据信号DQ和数据控制信号DQS之间的相对时延t DQSQ。
图10是本申请实施例提供的信号测试方法的一个可选的流程示意图，将结合图10示出的步骤进行说明。
S201、设定时序起始位置CLK_DQS。
本申请实施例中，对于数据信号DQ和数据控制信号DQS，信号测试装置可以首先设定时序起始位置CLK_DQS。如图3所示，CLK_DQS的设定以可测得DQ和DQS的稳定信号波形为原则。
S202、基于时序起始位置CLK_DQS，得到数据控制信号DQS的波形。
本申请实施例中，信号测试装置设定了时序起始位置CLK_DQS后，可以基于CLK_DQS，得到数据控制信号DQS的波形(Waveform)。
其中，信号测试装置可以令
X n＝a 1+(n-1)*d 1，n＝1,2,3…     (4)；
上式(4)中，a 1和d 1为常数，n为正整数。
而后，信号测试装置再令CLK_DQS+X n，以此得到DQS的波形。
S203、基于数据控制信号DQS的波形，得到shmoo结果。
本申请实施例中，信号测试装置可以将DQ的存储点(strb点)设为STRB1，令STRB1为
T m＝a 2+(m-1)*d 2，m＝1,2,3…     (5)；
上式(5)中，a 2和d 2为常数，m为正整数。
而后，信号测试装置可以根据DQS的波形，做STRB1的shmoo，得到shmoo图。所得shmoo图可以如图4A和图4B所示。
在shmoo图中，如果出现pass则记为1，一直fail则记为0，由此，得到shmoo结果：
Figure PCTCN2021131790-appb-000001
其中，Tm为STRB1的值。
S204、基于shmoo结果，求得最大匹配结果。
本申请实施例中，信号测试装置在得到shmoo结果后，可以求得到最大匹配结果：
Figure PCTCN2021131790-appb-000002
其中，G(m)为shmoo结果，d 1为上式(4)中的常数。
S205、若求得了两款芯片的最大匹配结果，则对该两款芯片进行比较。
本申请实施例中，信号测试装置如果按照相同的设定，求得了两款芯片A和B的最大匹配结果F A(n)和F B(n)，则可以对芯片A和B进行比较。芯片A和B的t DQSQ相对表现为F A-B(n)＝F A(n)-F B(n)，如果F A-B(n)>0，则芯片A的t DQSQ相对芯片B表现更好。
可以理解的是，本申请实施例分别独立地对数据信号DQ和数据控制信号DQS进行采样，并输出shmoo图，以确定能反映t DQSQ大小的最大匹配结果，这样，不需要在波形图中确定两个信号的相对位置便完成了信号测试，避免了信号密集的影响，进而，能够在同一个读取状态下确定DQ和DQS的相对位置，提高了测试结果的准确性。同时，通过比较两款芯片的最大匹配结果，实现了在同一频率下测量不同存储芯片的t DQSQ差异。
图11为本申请实施例提供的信号测试装置的一个可选的结构示意图。如图11所示，本申请实施例还提供了一种信号测试装置800，包括：获取单元804、确定单元805、测试分析单元806、生成单元807，其中：
获取单元804，用于获取芯片的第一待测信号和第二待测信号；
确定单元805，用于基于预设参数，分别得到第一待测信号对应的第一采样时刻集合，以及第二待测信号对应的第二采样时刻集合；
测试分析单元806，用于基于第一采样时刻集合和第二采样时刻集合，对第一待测信号和第二待测信号进行测试分析，得到shmoo图；shmoo图表征第一待测信号和第二待测信号与标准信号的匹配度；
生成单元807，用于基于每个芯片的shmoo图，获得每个芯片的最大匹配结果；最大匹配结果表征第一待测信号和第二待测信号的待测相对时延的大小。
在本申请的一些实施例中，所述信号测试装置800还包括：比较单元808，其中：
比较单元808，用于若获取了多个芯片的最大匹配结果，则将多个芯片的最大匹配结果进行比较，得到多个芯片的时延比较关系；时延比较关系表征多个芯片的待测相对时延的大小关系。
在本申请的一些实施例中，所述确定单元805，还用于以第一预设时刻为基准，增加n-1倍第一时间间距，得到第一采样时刻集合中的每个时刻，从而得到了第一采样时刻集合；其中，n大于等于1。
在本申请的一些实施例中，所述确定单元805，还用于以第二预设时刻 为基准，增加m-1倍第二时间间距，得到第二采样时刻集合中的每个时刻，从而得到了第二采样时刻集合；其中，m大于等于1。
在本申请的一些实施例中，所述信号测试装置800还包括：采样单元809，其中：
采样单元809，用于按照第一采样时刻集合和第二采样时刻集合，分别对第一待测信号和第二待测信号进行信号采样，得到对应的第一采样信号和第二采样信号；
所述测试分析单元806，还用于将第一采样信号和第二采样信号与标准信号进行匹配，得到与每个坐标点分别对应的匹配信息；每个坐标点为二维坐标系中的点；二维坐标系的第一维度是第一采样时刻集合，二维坐标系的第二维度是第二采样时刻集合；标准信号为第一采样信号和第二采样信号在不失真情况下的期望信号；以及，将匹配信息，在二维坐标系中定位，得到shmoo图。
在本申请的一些实施例中，所述测试分析单元806，还用于将每个采样值与对应的标准值进行匹配，得到每个采样值对应的匹配子信息；每个采样值为第一采样信号和第二采样信号中的信号值；标准值为标准信号中的信号值；每个采样值和标准值均表征为信号电平；以及，基于匹配子信息，得到与每个坐标点分别对应的匹配信息。
在本申请的一些实施例中，所述测试分析单元806，还用于若每个采样值与标准值的差值小于预设阈值，则判定该采样值所对应的匹配子信息为匹配；或者，若每个采样值与标准值的差值大于等于预设阈值，则判定该采样信号值所对应的匹配子信息为不匹配，从而得到每个采样值对应的匹配子信息。
在本申请的一些实施例中，所述测试分析单元806，还用于若每个坐标点所对应的匹配子信息均表征匹配，则将该坐标点对应的匹配信息标记为通过；或者，若每个坐标点所对应的匹配子信息中存在表征不匹配的匹配子信息，则将该坐标点对应的匹配信息标记为不通过，从而得到与每个坐 标点分别对应的匹配信息。
在本申请的一些实施例中，所述生成单元807，还用于在shmoo图上统计最大连续通过量；最大连续通过量为shmoo图的第二维度的方向上，最长的连续表征为通过的坐标点的个数；以及，将最大连续通过量乘以第二时间间距，得到最大匹配结果。
在本申请的一些实施例中，所述比较单元808，还用于将多个芯片中的任意两个芯片的最大匹配结果进行比较；以及，若任意两个芯片中的第一芯片的最大匹配结果大于第二芯片的最大匹配结果，则第一芯片的待测相对时延小于第二芯片的待测相对时延，从而得到多个芯片的时延比较关系。
需要说明的是，图12为本申请实施例提供的信号测试装置的一个可选的结构示意图，如图12所示，信号测试装置800的硬件实体包括：处理器801、通信接口802和存储器803，其中：
处理器801通常控制信号测试装置800的总体操作。
通信接口802可以使信号测试装置800通过网络与其他装置或设备通信。
存储器803配置为存储由处理器801可执行的指令和应用，还可以缓存待处理器801以及信号测试装置800中各模块待处理或已经处理的数据(例如，图像数据、音频数据、语音通信数据和视频通信数据)，可以通过闪存(FLASH)或随机访问存储器(Random Access Memory，RAM)实现。
需要说明的是，本申请实施例中，如果以软件功能模块的形式实现上述的定时任务执行的方法，并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对相关技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得信号测试装置800(可以是个人计算机、服务器、或者网络设备等)执行本申请各个实施例所述方法的全部或部分。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read Only Memory，ROM)、磁碟或者光盘等各种 可以存储程序代码的介质。这样，本申请实施例不限制于任何特定的硬件和软件结合。
对应地，本申请实施例提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述信号测试装置对应的方法中的步骤。
这里需要指出的是：以上存储介质和设备实施例的描述，与上述方法实施例的描述是类似的，具有同方法实施例相似的有益效果。对于本申请存储介质和设备实施例中未披露的技术细节，请参照本申请方法实施例的描述而理解。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元；既可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
另外，在本申请各实施例中的各功能单元可以全部集成在一个处理单 元中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
以上所述，仅为本申请的实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
工业实用性
本申请实施例提供了一种信号测试方法、装置及存储介质，能够获取每个芯片的第一待测信号和第二待测信号；基于预设参数，分别得到第一待测信号对应的第一采样时刻集合，以及第二待测信号对应的第二采样时刻集合；基于第一采样时刻集合和第二采样时刻集合，对第一待测信号和第二待测信号进行测试分析，得到shmoo图；其中，shmoo图表征第一待测信号和第二待测信号与标准信号的匹配度；基于每个芯片的shmoo图，获得每个芯片的最大匹配结果；最大匹配结果表征第一待测信号和第二待测信号的待测相对时延的大小。这样，不需要在波形图中确定两个待测信号的相对位置即完成了信号测试，从而，避免了信号密集的影响，提高了测试结果的准确性。

Claims (15)

  1. 一种信号测试方法，所述方法包括：
    获取每个芯片的第一待测信号和第二待测信号；
    基于预设参数，分别得到所述第一待测信号对应的第一采样时刻集合，以及所述第二待测信号对应的第二采样时刻集合；
    基于所述第一采样时刻集合和所述第二采样时刻集合，对所述第一待测信号和所述第二待测信号进行测试分析，得到shmoo图；所述shmoo图表征所述第一待测信号和所述第二待测信号与标准信号的匹配度；
    基于所述每个芯片的shmoo图，获得所述每个芯片的最大匹配结果；所述最大匹配结果表征所述第一待测信号和所述第二待测信号的待测相对时延的大小。
  2. 根据权利要求1所述的信号测试方法，其中，基于所述shmoo图，获得最大匹配结果之后，所述方法还包括：
    若获取了多个芯片的最大匹配结果，则将所述多个芯片的最大匹配结果进行比较，得到所述多个芯片的时延比较关系；所述时延比较关系表征所述多个芯片的待测相对时延的大小关系。
  3. 根据权利要求1或2所述的信号测试方法，其中，所述预设参数包括：第一预设时刻和第一时间间距；基于所述预设参数，分别得到所述第一待测信号对应的第一采样时刻集合，以及所述第二待测信号对应的第二采样时刻集合，包括：
    以所述第一预设时刻为基准，增加n-1倍所述第一时间间距，得到所述第一采样时刻集合中的每个时刻，从而得到了所述第一采样时刻集合；其中，n大于等于1。
  4. 根据权利要求1或2所述的信号测试方法，其中，所述预设参数还包括：第二预设时刻和第二时间间距；基于所述预设参数，分别得到 所述第一待测信号对应的第一采样时刻集合，以及所述第二待测信号对应的第二采样时刻集合，包括：
    以所述第二预设时刻为基准，增加m-1倍所述第二时间间距，得到所述第二采样时刻集合中的每个时刻，从而得到了所述第二采样时刻集合；其中，m大于等于1。
  5. 根据权利要求1或2所述的信号测试方法，其中，基于所述第一采样时刻集合和所述第二采样时刻集合，对所述第一待测信号和所述第二待测信号进行测试分析，得到shmoo图，包括：
    按照所述第一采样时刻集合和所述第二采样时刻集合，分别对所述第一待测信号和所述第二待测信号进行信号采样，得到对应的第一采样信号和第二采样信号；
    将所述第一采样信号和所述第二采样信号与标准信号进行匹配，得到与每个坐标点分别对应的匹配信息；所述每个坐标点为二维坐标系中的点；所述二维坐标系的第一维度是所述第一采样时刻集合，所述二维坐标系的第二维度是所述第二采样时刻集合；所述标准信号为所述第一采样信号和所述第二采样信号在不失真情况下的期望信号；
    将所述匹配信息，在所述二维坐标系中定位，得到所述shmoo图。
  6. 根据权利要求5所述的信号测试方法，其中，将所述第一采样信号和所述第二采样信号与标准信号进行匹配，得到与每个坐标点分别对应的匹配信息，包括：
    将每个采样值与对应的标准值进行匹配，得到所述每个采样值对应的匹配子信息；所述每个采样值为所述第一采样信号和所述第二采样信号中的信号值；所述标准值为所述标准信号中的信号值；所述每个采样值和所述标准值均表征为信号电平；
    基于所述匹配子信息，得到与每个坐标点分别对应的匹配信息。
  7. 根据权利要求6所述的信号测试方法，其中，将所述每个采样值与对应的标准值进行匹配，得到所述每个采样值对应的匹配子信息，包括：
    若所述每个采样值与所述标准值的差值小于预设阈值，则判定该采样值所对应的匹配子信息为匹配；或者，
    若所述每个采样值与所述标准值的差值大于等于预设阈值，则判定该采样信号值所对应的匹配子信息为不匹配，从而得到所述每个采样值对应的匹配子信息。
  8. 根据权利要求7所述的信号测试方法，其中，基于所述匹配子信息，得到与每个坐标点分别对应的匹配信息，包括：
    若所述每个坐标点所对应的匹配子信息均表征匹配，则将该坐标点对应的匹配信息标记为通过；或者，
    若所述每个坐标点所对应的匹配子信息中存在表征不匹配的匹配子信息，则将该坐标点对应的匹配信息标记为不通过，从而得到与所述每个坐标点分别对应的匹配信息。
  9. 根据权利要求1或2所述的信号测试方法，其中，基于所述shmoo图，获得最大匹配结果，包括：
    在所述shmoo图上统计最大连续通过量；所述最大连续通过量为所述shmoo图的第二维度的方向上，最长的连续表征为通过的坐标点的个数；
    将所述最大连续通过量乘以第二时间间距，得到所述最大匹配结果。
  10. 根据权利要求2所述的信号测试方法，其中，将所述多个芯片的最大匹配结果进行比较，得到所述多个芯片的时延比较关系，包括：
    将所述多个芯片中的任意两个芯片的最大匹配结果进行比较；
    若所述任意两个芯片中的第一芯片的最大匹配结果大于第二芯片的 最大匹配结果，则所述第一芯片的待测相对时延小于所述第二芯片的待测相对时延，从而得到所述多个芯片的时延比较关系。
  11. 根据权利要求1或2所述的信号测试方法，其中，
    所述第二待测信号为数据信号；
    所述第一待测信号为所述数据信号的控制信号。
  12. 一种信号测试装置，包括：
    获取单元，用于获取芯片的第一待测信号和第二待测信号；
    确定单元，用于基于预设参数，分别得到所述第一待测信号对应的第一采样时刻集合，以及所述第二待测信号对应的第二采样时刻集合；
    测试分析单元，用于基于所述第一采样时刻集合和所述第二采样时刻集合，对所述第一待测信号和所述第二待测信号进行测试分析，得到shmoo图；所述shmoo图表征所述第一待测信号和所述第二待测信号与标准信号的匹配度；
    生成单元，用于基于所述每个芯片的shmoo图，获得所述每个芯片的最大匹配结果；所述最大匹配结果表征所述第一待测信号和所述第二待测信号的待测相对时延的大小。
  13. 根据权利要求12所述的信号测试装置，其中，所述装置还包括：比较单元；
    所述比较单元，用于若获取了多个芯片的最大匹配结果，则将所述多个芯片的最大匹配结果进行比较，得到所述多个芯片的时延比较关系；所述时延比较关系表征所述多个芯片的待测相对时延的大小关系。
  14. 一种信号测试装置，包括：
    存储器，用于存储可执行指令；
    处理器，用于执行所述存储器中存储的可执行指令时，实现权利要求1至11任一项所述的方法。
  15. 一种存储介质，存储有可执行指令，用于引起处理器执行时，实现权利要求1至11任一项所述的方法。
PCT/CN2021/131790 2021-08-18 2021-11-19 一种信号测试方法、装置及存储介质 Ceased WO2023019780A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110950735.0A CN113672442B (zh) 2021-08-18 2021-08-18 一种信号测试方法、装置及存储介质
CN202110950735.0 2021-08-18

Publications (1)

Publication Number Publication Date
WO2023019780A1 true WO2023019780A1 (zh) 2023-02-23

Family

ID=78543688

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/131790 Ceased WO2023019780A1 (zh) 2021-08-18 2021-11-19 一种信号测试方法、装置及存储介质

Country Status (2)

Country Link
CN (1) CN113672442B (zh)
WO (1) WO2023019780A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118819990A (zh) * 2024-09-20 2024-10-22 山东云海国创云计算装备产业创新中心有限公司 一种内存端接电阻配置方法、电子设备及存储介质
CN120873759A (zh) * 2025-09-24 2025-10-31 山东云海国创云计算装备产业创新中心有限公司 一种信号记录方法、装置、电子设备及介质

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116773956A (zh) * 2022-03-08 2023-09-19 长鑫存储技术有限公司 数据分析方法、装置及存储介质
CN114844603A (zh) * 2022-04-26 2022-08-02 长鑫存储技术有限公司 一种信号检测方法、装置及存储器
CN115297026B (zh) * 2022-08-29 2024-06-18 广东美的智能科技有限公司 通信系统及其检测方法
CN115202949B (zh) * 2022-09-16 2022-12-27 北京紫光芯能科技有限公司 一种芯片信号的监测装置、方法、计算机设备及存储介质
US12154641B2 (en) * 2022-11-24 2024-11-26 Nanya Technology Corporation Testing method and testing system
CN115980391B (zh) * 2023-03-21 2023-10-10 中国汽车技术研究中心有限公司 事件数据记录系统的加速度传感器测试方法、设备及介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07218299A (ja) * 1994-01-27 1995-08-18 Mitsubishi Electric Corp 試験結果の自動判定装置
US20020039347A1 (en) * 2000-06-30 2002-04-04 Kazuoki Matsugatani Communication device having delay information calculating function
US20040088128A1 (en) * 2002-11-01 2004-05-06 Weller Christopher Todd System and method for generating a shmoo plot by tracking the edge of the passing region
CN113075527A (zh) * 2021-02-23 2021-07-06 普赛微科技(杭州)有限公司 基于Shmoo测试的集成电路芯片测试方法、系统及介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2952131B2 (ja) * 1993-05-11 1999-09-20 シャープ株式会社 半導体集積回路の試験装置
JP4805792B2 (ja) * 2006-11-21 2011-11-02 株式会社東芝 遅延故障テスト品質算出装置、遅延故障テスト品質算出方法、及び遅延故障テストパターン発生装置
JP2012194686A (ja) * 2011-03-15 2012-10-11 Elpida Memory Inc システム、システムにおける調整装置、およびシステムの制御方法
CN108646984B (zh) * 2018-05-16 2020-01-03 华为技术有限公司 一种dqs位置调整方法和装置
CN111766509B (zh) * 2020-09-02 2020-12-25 深圳芯邦科技股份有限公司 一种芯片测试方法及相关设备
CN113204938B (zh) * 2021-04-06 2022-08-12 普赛微科技(杭州)有限公司 一种集成电路的时延特性改进方法、装置及存储介质

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07218299A (ja) * 1994-01-27 1995-08-18 Mitsubishi Electric Corp 試験結果の自動判定装置
US20020039347A1 (en) * 2000-06-30 2002-04-04 Kazuoki Matsugatani Communication device having delay information calculating function
US20040088128A1 (en) * 2002-11-01 2004-05-06 Weller Christopher Todd System and method for generating a shmoo plot by tracking the edge of the passing region
CN113075527A (zh) * 2021-02-23 2021-07-06 普赛微科技(杭州)有限公司 基于Shmoo测试的集成电路芯片测试方法、系统及介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118819990A (zh) * 2024-09-20 2024-10-22 山东云海国创云计算装备产业创新中心有限公司 一种内存端接电阻配置方法、电子设备及存储介质
CN120873759A (zh) * 2025-09-24 2025-10-31 山东云海国创云计算装备产业创新中心有限公司 一种信号记录方法、装置、电子设备及介质

Also Published As

Publication number Publication date
CN113672442B (zh) 2023-04-07
CN113672442A (zh) 2021-11-19

Similar Documents

Publication Publication Date Title
CN113672442B (zh) 一种信号测试方法、装置及存储介质
CN102549443B (zh) 可编程协议发生器
CN111272067A (zh) 手机检测方法及设备
CN101806833A (zh) 多通道频率响应分析系统及其方法
CN107591149A (zh) 音频合成方法、装置及存储介质
CN115291090B (zh) 芯片测试机信号延迟测量方法、装置及计算机设备
CN108010558A (zh) 一种存储器的信号完整性测试方法
US20200359146A1 (en) Open-loop multichannel audio impulse response measurement and capture path evaluation
CN108419199A (zh) 声波信号的故障检测方法、装置及设备、可读介质
TW201007179A (en) Determining frequency components of jitter
US20070129951A1 (en) System and method for testing a motherboard audio module
CN112017727B (zh) 接口测试方法、装置、处理器和电子设备
CN116465472A (zh) 一种基于dtw算法分析换能器一致性的方法、系统及计算机
CN115754599A (zh) 基于迁移学习的电缆故障定位方法和装置
CN112464599A (zh) 应用在电路的静态时序分析中确定电源电压数据的方法
US7577883B2 (en) Data transmission speed test system and method
CN111863114A (zh) 芯片采样准位确定方法及装置
CN115980821B (zh) 一种基于fpga的自适应能谱测量方法及系统
CN111863112A (zh) 芯片采样准位确定方法及装置
CN108039189A (zh) 一种存储器的信号完整性测试方法
CN111949538A (zh) 数据分析方法、设备及系统
CN114636753B (zh) 一种基于背景磁场平衡点的漏磁检测缺陷快速量化方法
CN116501235A (zh) 一种采样点的确定方法、系统、装置及存储介质
WO2015124047A1 (zh) 一种解析波形的方法和装置
TWI325682B (en) Phase difference detecting apparatus and method thereof

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21954015

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21954015

Country of ref document: EP

Kind code of ref document: A1