WO2022267746A1 - 外设设备唤醒主机的电路及电子设备 - Google Patents

外设设备唤醒主机的电路及电子设备 Download PDF

Info

Publication number
WO2022267746A1
WO2022267746A1 PCT/CN2022/093211 CN2022093211W WO2022267746A1 WO 2022267746 A1 WO2022267746 A1 WO 2022267746A1 CN 2022093211 W CN2022093211 W CN 2022093211W WO 2022267746 A1 WO2022267746 A1 WO 2022267746A1
Authority
WO
WIPO (PCT)
Prior art keywords
host
peripheral device
circuit
capacitor
power
Prior art date
Application number
PCT/CN2022/093211
Other languages
English (en)
French (fr)
Inventor
谢敏波
周俊
曾维志
朱顺吉
薛安喜
Original Assignee
华为技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 华为技术有限公司 filed Critical 华为技术有限公司
Publication of WO2022267746A1 publication Critical patent/WO2022267746A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Definitions

  • the present application relates to the technical field of electronic equipment, and in particular to a circuit for waking up a host by a peripheral equipment and electronic equipment.
  • An embodiment of the present application provides a circuit for waking up a host by a peripheral device, which is arranged between the peripheral device and the host.
  • the peripheral device includes a power-on button and a micro-control unit.
  • the power-on key is connected to the micro-control unit.
  • the host includes a power-on button,
  • the embedded controller EC module is connected to the central processing unit, the power-on button is connected to the EC module, the EC module is connected to the central processing unit, the peripheral device is connected to a USB connector, the host is provided with a USB port, and the USB connector is electrically connected to the USB port ,
  • the circuit for the peripheral device to wake up the host includes: a first inductor, a second inductor, a first capacitor, and a second capacitor;
  • the first inductor and the first capacitor are set on the peripheral device side, the second inductor and the second capacitor are set on the host side, a voltage bus is connected between the micro control unit and the EC module, and the first inductor and the second inductor are connected in series to the voltage bus
  • the first end of the first capacitor is connected to the GPIO interface of the microcontroller unit
  • the second end of the first capacitor is connected to the voltage bus between the first inductor and the USB connector
  • the first end of the second capacitor The terminal is connected to the voltage bus between the second inductor and the USB port
  • the second terminal of the second capacitor is connected to the interface of the EC module connected to the power-on button.
  • the embodiment of the present application provides a circuit for peripheral devices to wake up the host. It does not need a USB bridge chip with a Sensor HUB function to wake up the central processing unit. Instead, a simple resistance-capacitance sensor is used to design an AC-DC coupling path to The power-on signal of the power-on button of the peripheral device is incorporated into the power-on signal of the power-on button on the host side, and the central processing unit is awakened by the EC module to realize power-on, thereby greatly reducing power consumption and hardware cost of power-on.
  • the circuit for the peripheral device to wake up the host further includes: a rectification circuit; the rectification circuit is connected between the second capacitor and the EC module, and the rectification circuit is used to decouple the AC signal through the second capacitor rectified into a DC signal.
  • the function of the rectification circuit is to rectify the AC signal decoupled by the second capacitor into a DC signal, so as to provide a power-on signal for the EC module.
  • the function of the drive circuit is to strengthen the DC signal rectified by the rectifier circuit to realize low pulse signal.
  • the MOS tube is used to amplify the DC signal from the rectifier circuit, which has a simple structure and is easy to implement.
  • the inductance values of the first inductor and the second inductor are the same, and the capacitance values of the first capacitor and the second capacitor are the same.
  • the electronic device When the electronic device is in the off state, it can be turned on through the power-on button on the host, and a power-on button can also be set on the peripheral device, and a circuit for the peripheral device to wake up the host can be set, so that the user can automatically start the electronic device through the power-on button.
  • a power-on button can also be set on the peripheral device, and a circuit for the peripheral device to wake up the host can be set, so that the user can automatically start the electronic device through the power-on button.
  • peripheral devices which are used as input devices or output devices of the computer. Using these peripheral devices to realize automatic booting of the computer can improve convenience.
  • FIG. 2 is a block diagram of a system structure for waking up a host by a peripheral device provided in the related art
  • FIG. 3 is a block diagram of a system structure of a peripheral device waking up a host provided by an embodiment of the present application
  • FIG. 4 is a simulation circuit diagram of a peripheral device waking up a host provided by an embodiment of the present application
  • 5a-5c are time-domain analysis diagrams of signals provided by an embodiment of the present application.
  • 6a-6d are actual test waveform diagrams provided by an embodiment of the present application.
  • FIG. 1 is a schematic structural diagram of an electronic device provided by an embodiment of the present application.
  • an embodiment of the present application provides an electronic device.
  • the electronic device may be a computer, for example.
  • the computer may also include a peripheral device 200.
  • the peripheral device 200 includes but does not Limited to keyboards, mice, headsets, etc.
  • Peripheral equipment 200 can be connected with USB (Universal Serial Bus, Universal Serial Bus) connector 31, and USB port 32 can be set on the host computer 100, and USB connector 31 and USB port 32 are inserted to realize peripheral equipment 200 and host computer 100 electrical connection.
  • USB Universal Serial Bus
  • a power-on key 21 can also be set on the peripheral device 200, so that the user can realize the automatic power-on of the computer through the power-on key 21, so as to improve the diversification of power-on modes and meet the convenience of the user.
  • FIG. 2 is a block diagram of a system structure of a peripheral device waking up a host provided in the related art.
  • the peripheral device 200 comprises a micro control unit 22, the host computer 100 comprises a USB bridge chip 12 and a central processing unit (central processing unit, CPU) 13 connected with the USB bridge chip 12, the micro control unit 22 and the USB bridge chip 12 are electrically connected through the insertion of the USB connector 31 and the USB port 32 .
  • the microcontroller unit 22 and the USB bridge chip 12 transmit signals through the USB2.0 protocol, and the USB port 32 provides power for the peripheral device 200 through the voltage bus VBUS.
  • the voltage bus (Voltage BUS, VBUS) of the USB port 32 needs to be kept in a normally open state, and the USB bridge chip 12 needs to be kept in a low power consumption open mode.
  • the micro-control unit 22 of the peripheral device 200 is woken up, and the power-on signal is transmitted to the USB bridge chip through the USB2.0 protocol 12, the USB bridge chip 12 wakes up the central processing unit 13 through the Sensor HUB (intelligent sensor hub), so that the computer realizes the boot function.
  • the voltage bus VBUS of the USB port 32 needs to be kept in a normally open state, and the USB bridge chip 12 needs to be kept in a power-off state, resulting in high overall power consumption; on the other hand, the USB bridge chip with the Sensor HUB function 12 The cost is higher.
  • the embodiment of the present application provides a circuit for peripheral equipment to wake up the host. It does not need a USB bridge chip with a Sensor HUB function to wake up the central processing unit, but uses a simple resistance-capacitance sensing device to design an AC-DC
  • the coupling path is to couple the power-on signal of the power-on button on the peripheral device to the voltage bus VBUS, and then decouple it on the host side to incorporate the power-on signal of the power-on button on the peripheral device into the power-on signal of the power-on button on the host side , so as to wake up the central processing unit through the EC module to realize booting, which can greatly reduce the power consumption and hardware cost of booting.
  • the peripheral device 200 can be connected to the USB connector 31 , and the host 100 is provided with a USB port 32 , and the USB connector 31 and the USB port 32 are inserted to realize the electrical connection between the peripheral device 200 and the host 100 .
  • the USB connector 31 and the USB port 32 are arranged correspondingly, and the voltage bus VBUS interface, USB protocol interface, grounding interface and other pins on both sides of the USB connector 31 and the USB port 32 are connected in one-to-one correspondence.
  • the USB connector 31 may also be a connector of other forms, which is not limited in this embodiment of the present application.
  • the power interface on the EC module 14 and the power interface on the MCU 22 are connected through the voltage bus VBUS, so that the EC module 14 can provide power for the MCU 22, and the voltage of the power supply is VCC.
  • a standby (StandBy) power supply can be provided in the host 100, and the standby power supply can be converted into a VBUS power supply through a DC chopper DC/DC, and the standby power supply is connected to the enabling pin of the DC/DC to ensure that the DC/DC DC can maintain the output voltage, so as to ensure that the VBUS power supply is always on.
  • the VBUS power supply can keep supplying power to the microcontroller unit 22 .
  • the voltage bus VBUS is DC, and supplies power to the MCU 22 through the second inductor L2, the VUBS interface on the USB port 32 and the USB connector 31, and the first inductor L1, and this path is a DC channel.
  • the first capacitor C1, the VBUS interface on the USB connector 31 and the USB port 32, and the second capacitor C2 are used to couple and decouple AC signals, and this path is an AC channel.
  • the GPIO interface of the micro-control unit 22 sends a power-on signal pulse sequence (PWM signal), and passes through the first capacitor C1 forms an AC signal on the AC channel, decouples the AC signal through the second capacitor C2, rectifies it into DC with a rectifier circuit, and amplifies the signal with a drive circuit to output a low-pulse power-on signal to wake up the EC module 14
  • PWM signal power-on signal pulse sequence
  • the circuit for waking up the host by the peripheral device does not need a USB bridge chip with a Sensor HUB function to wake up the central processing unit, but uses a simple resistance-capacitance sensing device to design an AC-DC coupling path to The power-on signal of the power-on button is merged into the power-on signal of the power-on button on the host side, and the central processing unit is awakened by the EC module to realize power-on, thereby greatly reducing power consumption and hardware cost of power-on.
  • the first resistor R1, the second capacitor C2, and the second inductor R2 are consistent with those in FIG. 3 .
  • the first power supply V1 is used to simulate the power supply of the voltage bus VBUS
  • the third power supply V3 is used to simulate the power supply in the host 100
  • the rectifier diode D1 and the fifth capacitor C5 constitute the rectifier circuit
  • the MOS transistor M1 constitutes the drive circuit 16.
  • the first power supply V1 is a DC power supply, which supplies power to the micro control unit 23 through the second inductor L2-the first resistor R1-the first inductor L1, and this path is a DC channel; the source 24 is used to simulate the PWM signal emitted by the micro control unit 22, The AC signal is decoupled through the first capacitor C1-the second resistor R2-the second capacitor C2, and this path is an AC channel. AC and DC signal coupling will be formed on the second resistor R2.
  • the AC signal will not be transmitted to the power supply side of the micro control unit 23, and because the second capacitor C2 and the first capacitor In the presence of C1, the DC signal will not be transparently transmitted to the rectification circuit 15 .
  • the load I1 has a load capacity of 0.9A current
  • the third capacitor C3 is 47 ⁇ F
  • the first inductor L1 is 47 ⁇ H
  • the internal resistance of V2 is 25 ⁇
  • the source 24 is set to have a disturbance that can emit 200k PWM waveform
  • the second resistor R2 is 1 ⁇
  • the first capacitor C1 is 1 ⁇ F
  • the second capacitor C2 is 1 ⁇ F
  • the second inductor L2 is 47 ⁇ H
  • the fourth capacitor C4 is 47 ⁇ F
  • the fifth capacitor C5 is 100nF
  • the first resistor R1 is 10k ⁇
  • the third resistor R3 is 20k ⁇
  • the voltage of the first power supply V1 is 5V
  • the internal resistance is 0.1 ⁇
  • the voltage of the third power supply V3 is 5V
  • the internal resistance is 0.1 ⁇
  • Fig. 6a-Fig. 6d are the actual test waveform diagrams provided by an embodiment of the present application, wherein Fig. 6a represents VBUS, Fig. 6b represents Vsink, Fig. 6c represents Vout, that is, the signal after the rectification circuit, and Fig. 6d represents the AC signal Ac(Vout ).
  • the measured waveforms are as shown above, the ripples of VBUS and Vsink are within 15mV, the rectified signal is 2.6V, the dynamic response performance is good, the ripple is within 10mV, and the design indicators all meet the -65dB requirement.
  • the peripheral device wakes up the circuit of the host, and the power-on signal can be sent from the GPIO interface of the micro-control unit 22, and becomes an AC signal after being blocked by the first capacitor C1, and coupled to the voltage bus VBUS, the voltage bus
  • the first inductance L1 and the second inductance L2 of the VBUS set on the peripheral device side and the host computer side can prevent the AC signal from being transmitted to the power supply system of the micro control unit 22, and the AC signal on the VBUS bus can be blocked by the DC blocking effect of the second capacitor C2.
  • the signal is decoupled, thereby realizing the coupling and decoupling of the power-on signal.
  • the original power-on signal in the host 100 comes from the power-on button 11. Since the original power-on signal is a low pulse that triggers the EC module 14 inside the host 100 to wake up and start up, so in the embodiment of this application, the power-on signal of the peripheral device 200 is combined in the host On the original power-on signal in 100, two power-on signals are directly wired together, so that the computer provided by the embodiment of the present application can be started by the power-on button 11 on the host 100, or can be started by the power-on key on the peripheral device 200.
  • the circuit for waking up the host by a peripheral device is applicable to a host with a USB port and a peripheral device with a USB connector.
  • the host can be a computer host, a projector host, a vehicle-mounted computer host, etc.
  • Type, peripheral devices can be devices such as keyboards, mice, earphones, printers, etc., which are not specifically limited in this embodiment of the application.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Power Sources (AREA)

Abstract

一种外设设备（200）唤醒主机（100）的电路及电子设备，该电路设置在外设设备（200）和主机（100）之间，外设设备（200）包括开机键（21）和微控制单元（22），开机键（21）和微控制单元（22）连接，主机（100）包括开机按钮（11）、EC模块（14）和中央处理器（13），开机按钮（11）和EC模块（14）连接，EC模块（14）和中央处理器（13）连接，外设设备（200）连接有USB连接器（31），主机（100）上设置有USB端口（32），USB连接器（31）和USB端口（32）电连接，外设设备唤醒主机的电路包括：第一电感（L1）、第二电感（L2）、第一电容（C1）和第二电容（C2），通过第一电容（C1）将开机信号变成交流信号耦合在电压总线上，通过第二电容（C2）将信号解耦。提供一种外设设备唤醒主机的电路及电子设备，可以降低外设设备唤醒主机的成本。

Description

外设设备唤醒主机的电路及电子设备
本申请要求于2021年06月25日提交中国专利局、申请号为202110715046.1、申请名称为“外设设备唤醒主机的电路及电子设备”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本申请涉及电子设备技术领域，尤其涉及一种外设设备唤醒主机的电路及电子设备。
背景技术
在个人电脑(Personal Computer，PC)产品上，电脑可以包括显示屏、主机和多种外设设备，外设设备可以包括键盘、鼠标、耳机等类型，这些外设设备可以通过USB(Universal Serial Bus，通用串行总线)端口与主机连接。电脑处于关机状态时，除了通过主机上的开机按钮实现开机外，还可以通过外设设备上的开机键实现电脑的自动开机，以提高用户的使用便利性。
相关技术中，为了实现外设设备唤醒主机的功能，USB端口的电压总线VBUS保持常开的状态，外设设备保持低功耗模式，当按压外设设备上的开机按钮时，外设设备的微控制单元立马被唤醒，通过USB协议传输到USB桥芯片上，通过sensor Hub(智能传感集线器)功能唤醒中央处理器。但是，具有Sensor HUB功能的USB桥芯片成本较高。
发明内容
本申请实施例提供一种外设设备唤醒主机的电路及电子设备，可以降低外设设备唤醒主机的成本。
本申请实施例一方面提供一种外设设备唤醒主机的电路，设置在外设设备和主机之间，外设设备包括开机键和微控制单元，开机键和微控制单元连接，主机包括开机按钮、嵌入式控制器EC模块和中央处理器，开机按钮和EC模块连接，EC模块和中央处理器连接，外设设备连接有USB连接器，主机上设置有USB端口，USB连接器和USB端口电连接，外设设备唤醒主机的电路包括：第一电感、第二电感、第一电容和第二电容；
第一电感和第一电容设置在外设设备侧，第二电感和第二电容设置在主机侧，微控制单元和EC模块之间连接有电压总线，第一电感和第二电感串接在电压总线上，第一电容的第一端和微控制单元的通用输入输出GPIO接口连接，第一电容的第二端连接在第一电感和USB连接器之间的电压总线上，第二电容的第一端连接在第二电感和USB端口之间的电压总线上，第二电容的第二端连接至EC模块的与开机按钮连接的接口。
本申请实施例提供一种外设设备唤醒主机的电路，不需要具有Sensor HUB功能的USB桥芯片去唤醒中央处理器，而是采用简单的阻容感器件来设计一种交直流耦合通路，以将外设设备的开机键的开机信号并入主机侧的开机按钮的开机信号中，通过EC模块唤醒中央处理器实现开机，从而可以大大降低开机功耗和硬件成本。
在一种可能的实施方式中，外设设备唤醒主机的电路还包括：整流电路；整流电路连接在第二电容和EC模块之间，整流电路用于将经第二电容解耦出来的交流信号整流成直流信号。
整流电路的作用是将经过第二电容解耦出来的交流信号整流成直流信号，以为EC模块提供开机信号。
在一种可能的实施方式中，整流电路包括整流二极管，整流二极管的正极与第二电容连接，整流二极管的负极与EC模块连接。
利用整流二极管实现将交流信号整流成直流信号，电路简单，容易实现。
在一种可能的实施方式中，外设设备唤醒主机的电路还包括：驱动电路；驱动电路连接在整流电路和EC模块之间，驱动电路用于放大来自整流电路的直流信号，以为EC模块提供低脉冲信号。
驱动电路的作用是将经整流电路整流出的直流信号加强，实现低脉冲信号。
在一种可能的实施方式中，驱动电路包括MOS管，MOS管的栅极和整流电路连接，MOS管的源极和漏极中的其中一个EC模块连接。
利用MOS管实现放大来自整流电路的直流信号，结构简单，容易实现。
在一种可能的实施方式中，第一电感和第二电感的电感值相同，第一电容和第二电容的电容值相同。
第一电容和第二电容的电容量可以相等，以使第一电容和第二电容在外设设备侧和主机侧起到相同的隔直作用，第一电感和第二电感的电感量可以相等，以使第一电感和第二电感在外设设备侧和主机侧可以起到相同的隔交作用。
在一种可能的实施方式中，外设设备唤醒主机的电路还包括：第一电阻，第二电容的第二端连接至第一电阻的第一端，第一电阻的第二端接地。
本申请实施例另一方面提供一种电子设备，包括主机、外设设备和如上的外设设备唤醒主机的电路。
电子设备处于关机状态时，可以通过主机上的开机按钮实现开机，外设设备上还可以设置开机键，设置外设设备唤醒主机的电路，可以使用户通过该开机键实现电子设备的自动开机，以提高开机方式的多样化，满足用户使用的便利性。
在一种可能的实施方式中，外设设备内设置有备用电源，备用电源和电压总线VBUS连接。
备用电源可以通过直流斩波器DC/DC转换成VBUS电源，备用电源连接在DC/DC的使能管脚上，确保DC/DC可以保持输出电压，从而可以保证VBUS电源常开。
在一种可能的实施方式中，外设设备包括键盘、鼠标、耳机或打印机。
外设设备的类型多样，用来作为电脑的输入设备或者输出设备，利用这些外设设备来实现电脑的自动开机，可以提高便利性。
本申请实施例提供一种外设设备唤醒主机的电路及电子设备，相比于采用高成本的具有Sensor HUB功能的USB桥芯片去唤醒主机的相关技术来说，改进之处在于，采用成本更低的阻容感器件，构建交直流通路，开机信号透传通过外设设备的微控制单元的GPIO接口，信号经过USB连接器和USB端口的电压总线，通过电压总线把开机信号传递到主机侧，然后解耦出来，不需要Sensor HUB功能，而是通过添加阻容感器件，实现了低脉冲驱动信号 并拟合在主机内原有的开机信号上。从而，通过利用外设设备来实现电脑的自动开机，可以降低外设设备唤醒主机的成本，可以提高电脑使用的便利性。
附图说明
图1为本申请一实施例提供的电子设备的结构示意图；
图2为相关技术提供的外设设备唤醒主机的系统结构框图；
图3为本申请一实施例提供的外设设备唤醒主机的系统结构框图；
图4为本申请一实施例提供的外设设备唤醒主机的仿真电路图；
图5a-图5c为本申请一实施例提供的信号的时域分析图；
图6a-图6d为本申请一实施例提供的实际测试波形图。
附图标记说明：
100-主机；11-开机按钮；12-USB桥芯片；13-中央处理器；14-EC模块；15-整流电路；16-驱动电路；200-外设设备；21-开机键；22-微控制单元；31-USB连接器；32-USB端口；400-显示屏。
具体实施方式
图1为本申请一实施例提供的电子设备的结构示意图。参考图1所示，本申请实施例提供一种电子设备，该电子设备例如可以为电脑，电脑除了包括主机100和显示屏400外，还可以包括外设设备200，外设设备200包括但不限于键盘、鼠标、耳机等设备。外设设备200可以连接USB(Universal Serial Bus，通用串行总线)连接器31，主机100上可以设置USB端口32，USB连接器31和USB端口32插接以实现外设设备200和主机100的电连接。
电脑处于关机状态时，一般可以通过主机100上的开机按钮11实现开机。外设设备200上还可以设置开机键21，以使用户通过该开机键21实现电脑的自动开机，以提高开机方式的多样化，满足用户使用的便利性。
图2为相关技术提供的外设设备唤醒主机的系统结构框图。参考图2所示，相关技术中，外设设备200包括微控制单元22，主机100包括USB桥芯片12和与USB桥芯片12连接的中央处理器(central processing unit，CPU)13，微控制单元22和USB桥芯片12通过USB连接器31和USB端口32的插接实现电连接。微控制单元22和USB桥芯片12通过USB2.0协议传输信号，USB端口32通过电压总线VBUS为外设设备200提供电源。
在实际使用中，USB端口32的电压总线(Voltage BUS，VBUS)需要保持常开状态，USB桥芯片12需要保持低功耗开启模式，在USB连接器31插入USB端口32后或者USB连接器31保持插入在USB端口32内的情况下，当按下外设设备200上的开机键21后，外设设备200的微控制单元22被唤醒，通过USB2.0协议将开机信号传输到USB桥芯片12上，USB桥芯片12通过Sensor HUB(智能传感集线器)唤醒中央处理器13，从而电脑实现了开机功能。
该相关技术中，一方面，USB端口32的电压总线VBUS需要保持常开状态，USB桥芯片12需要保持不下电状态，导致整体的功耗高；另一方面，具有Sensor HUB功能的USB桥芯片12成本较高。
基于上述问题，本申请实施例提供一种外设设备唤醒主机的电路，不需要具有Sensor HUB功能的USB桥芯片去唤醒中央处理器，而是采用简单的阻容感器件来设计一种交直流耦合通路，将外设设备上的开机键的开机信号耦合到电压总线VBUS上，在主机侧再解耦，以将外设设备的开机键的开机信号并入主机侧的开机按钮的开机信号中，以通过EC模块唤醒中央处理器实现开机，可以大大降低开机功耗和硬件成本。
以下参考附图和具体的实施例对本申请提供的外设设备唤醒主机的电路进行说明。
图3为本申请一实施例提供的外设设备唤醒主机的系统结构框图。参考图3所示，主机100可以包括开机按钮11、中央处理器13和EC(Embedded Controller，嵌入式控制器)模块14，开机按钮11和EC模块14连接，开机按钮11按下为低脉冲(硬件自身行为)，EC模块14可以检测到该开机信号，EC模块14和中央处理器13连接，用于在接收到低脉冲信号时唤醒中央处理器13。
需要说明的是，EC模块14为主机100内自身具有的用来实现唤醒及休眠功能的模块，EC模块14上设置有具有唤醒功能的接口，该接口与开机按钮11连接，可以在接收到开机信号时触发唤醒，即唤醒中央处理器13以实现开机。
外设设备200可以包括开机键21和与开机键21连接的微控制单元22，微控制单元22上可以包括电源接口(如图中VCC)和通用输入输出(General-purpose input/output，GPIO)接口，电源接口用来和电压总线VBUS连接，以为微控制单元22供电，微控制单元22支持脉冲宽度调制PWM波形，该波形可以自GPIO接口处输出。
外设设备200可以连接USB连接器31，而主机100上设置有USB端口32，USB连接器31和USB端口32插接以实现外设设备200和主机100的电连接。其中，USB连接器31和USB端口32对应设置，USB连接器31和USB端口32两侧各自的电压总线VBUS接口、USB协议接口、接地接口等引脚一一对应连接。当然，该USB连接器31也可以为其他形式的连接器，本申请实施例不作限制。
EC模块14上的电源接口和微控制单元22上的电源接口通过电压总线VBUS连接，以使EC模块14可以为微控制单元22提供电源，该电源的电压为VCC。需要理解的是，主机100内可以设置有备用(StandBy)电源，备用电源可以通过直流斩波器DC/DC转换成VBUS电源，备用电源连接在DC/DC的使能管脚上，确保DC/DC可以保持输出电压，从而可以保证VBUS电源常开。当USB连接器31和USB端口32保持插接，或者USB连接器31插入USB端口32后，VBUS电源可以保持为微控制单元22供电。
外设设备200上还设置有第一电容C1和第一电感L1，第一电感L1的第一端和微控制单元22上的电源接口连接，第一电感L1的第二端和USB连接器31上的VBUS接口连接，第一电容C1的第一端和GPIO接口连接，第二端连接在第一电感L1的第二端和VBUS接口之间。
主机100上还设置有第二电容C2和第二电感L2，第二电感L2的第一端和EC模块14的电源接口连接，第二电感L2的第二端和USB端口32上的VBUS接口连接，第二电容C2的第一端连接在第二电感L2的第二端和USB端口32上的VBUS接口之间，第二电容C2的第二端和EC模块14的唤醒接口连接，该唤醒接口即开机按钮11和EC模块14连接的接口。第二电容C2的第二端还可以连接第一电阻R1，第一电阻R1接地。
其中，第一电容C1和第二电容C2的作用是允许交流电流通过，隔离直流电流；第一电感L1和第二电感L2的作用是允许直流电流通过，隔离交流电流。
EC模块14的电源接口和微控制单元22的电源接口之间通过电压总线VBUS连接，使得主机100可以为外设设备200提供供电电源，第一电感L1和第二电感L2的设置，可以保证供电在EC模块14和微控制单元22中无波动。第一电容C1用来将GPIO接口处输出的PWM波形，即交流信号耦合进电压总线VBUS中，第二电容C2用来将信号从电压总线VBUS中解耦出来，即利用电容的隔直效果来构建一个交流的信号通道。
电压总线VBUS为直流，通过第二电感L2、USB端口32和USB连接器31上的VUBS接口、第一电感L1为微控制单元22供电，此通路为直流通道。第一电容C1、USB连接器31和USB端口32上的VBUS接口、第二电容C2用来耦合和解耦交流信号，此通路为交流通道。
在一种可能的实施方式中，第一电容C1和第二电容C2的电容量可以相等，以使第一电容C1和第二电容C2在外设设备200侧和主机100侧起到相同的隔直作用，第一电感L1和第二电感L2的电感量可以相等，以使第一电感L1和第二电感L2在外设设备200侧和主机100侧可以起到相同的隔交作用。
此外，主机100侧还可以设置整流电路15，整流电路15连接在第二电容C2和EC模块14之间，整流电路15的作用是将经过第二电容C2解耦出来的交流信号整流成直流信号。主机100侧还可以设置驱动电路16，驱动电路16可以设置在整流电路15和EC模块14之间，驱动电路的作用是将经整流电路15整流出的直流信号加强，实现低脉冲信号。该低脉冲信号输入到EC模块14后，EC模块14可以唤醒中央处理器13。
本申请实施例提供的外设设备唤醒主机的电路的工作原理为：当USB连接器31和USB端口32保持插接，或者USB连接器31插入USB端口32后，VBUS电源通过第二电感L2、第一电感L1经直流通道为外设设备200的微控制单元22供电，此时微控制单元22处于休眠状态。按下开机键21，微控制单元22检测到低脉冲信号，微控制单元22内部硬件逻辑触发被唤醒，此时微控制单元22的GPIO接口发送开机信号脉冲序列(PWM信号)，经过第一电容C1，形成交流信号在交流通道上，通过第二电容C2将交流信号解耦出来，利用整流电路整流成直流，并利用驱动电路放大该信号，以输出低脉冲的开机信号，使EC模块14唤醒中央处理器13，实现开机。
本申请实施例提供的外设设备唤醒主机的电路，不需要具有Sensor HUB功能的USB桥芯片去唤醒中央处理器，而是采用简单的阻容感器件来设计一种交直流耦合通路，以将开机键的开机信号并入主机侧的开机按钮的开机信号中，通过EC模块唤醒中央处理器实现开机，从而可以大大降低开机功耗和硬件成本。
根据图3提供的系统结构框图搭建仿真模型，可以仿真本申请实施例提供的外设设备唤醒主机的方案的结构可行性。
图4为本申请一实施例提供的外设设备唤醒主机的仿真电路图。参考图4所示，第一电阻R1用于模拟USB连接器31和外设设备200之间的连接线的阻抗，第二电阻R2左侧代表外设设备200侧，第二电阻R2右侧代表主机100侧。
外设设备200侧设置有负载I1、第二电源V2、第一电容C1、第一电感L1、第三电容C3。其中，负载I1的第一端接地，负载I1的第二端连接至第一电感L1的第一端，第三电容C3的第一端接地，第三电容C3的第二端连接至第一电感L1的第一端，第一电感L1的第二端连接在第二电阻R2的第一端，第一电容C1的第一端连接至第二电源V2，第二电源V2接地，第一电容C1的第二端连接在第一电感L1和第二电阻R2之间。
需要说明的是，负载I1用来模拟外设设备200的微控制单元23的负载，第三电容C3用来模拟微控制单元23中的滤波电容，第二电源V2构成源24，用来模拟微控制单元23的GPIO接口发射的具有PWM波形的低脉冲信号，第一电容C1和第一电感L1与图3中的一致，第一电容C1用来隔离直流信号，第一电感L1用来隔离交流信号。
主机100侧设置有第二电容C2、第二电感L2、第四电容C4、第一电源V1、第一电阻R1、整流二极管D1、MOS管(金属-氧化物-半导体场效应晶体管)M1、第五电容C5、第三电源V3。其中，第二电感L2的第一端连接在第二电阻R2的第二端，第二电感L2的第二端和第一电源V1连接，第一电源V1接地，第四电容C4的第一端接地，第四电容C4的第二端连接至第二电感L2的第二端。第二电容C2的第一端连接在第二电阻R2和第二电感L2之间，第二电容C2的第二端连接至第一电阻R1，第一电阻R1接地。
整流二极管D1的正极连接在第二电容C2和第一电阻R1之间，整流二极管D1的负极和第五电容C3连接，第五电容C3接地。MOS管M1的栅极和整流二极管D1的负极连接，MOS管M1的源极和漏极中的其中一个和第三电阻R3连接，第三电阻R3接地，MOS管M1的源极和漏极中的另一个连接至第三电源V3。
其中，第一电阻R1、第二电容C2、第二电感R2与图3中的一致。需要说明的是，第一电源V1用来模拟电压总线VBUS的电源，第三电源V3用来模拟主机100内的电源，整流二极管D1和第五电容C5构成整流电路15，MOS管M1构成驱动电路16。
第一电源V1为直流电源，通过第二电感L2-第一电阻R1-第一电感L1为微控制单元23供电，此通路为直流通道；源24用来模拟微控制单元22发射的PWM信号，通过第一电容C1-第二电阻R2-第二电容C2解耦出交流信号，此通路为交流通道。在第二电阻R2上会形成交直流信号耦合，由于第二电感L2和第一电感L1的存在，交流信号不会向微控制单元23的供电侧传递，又因为第二电容C2与第一电容C1的存在，直流信号不会透传到整流电路15上。
在一种具体的实施方式中，负载I1处具有0.9A电流的负载能力，第三电容C3为47μF，第一电感L1为47μH，V2的内阻是25Ω，并设置源24具有扰动，可以发射200k的PWM波形；第二电阻R2为1Ω，第一电容C1为1μF，第二电容C2为1μF，第二电感L2为47μH，第四电容C4为47μF，第五电容C5为100nF，第一电阻R1为10kΩ，第三电阻R3为20kΩ，第一电源V1的电压为5V，内阻为0.1Ω，第三电源V3的电压为5V，内阻为0.1Ω。
根据图4所示的仿真电路及上述数据，搭建实物模型，实际实验中，最终在MOS管M1的DS串联的小灯(第三电阻R3)点亮，这代表着上述仿真电路可以成功解耦整流出信号并驱动MOS管M1，使得可以产生一个低脉冲信号，以将低脉冲信号拟合在EC模块14上原有的开机信号上。
图5a-图5c为本申请一实施例提供的信号的时域分析图，其中图5a代表主机侧的电源VBUS，图5b代表外设设备侧的供电直流信号Vsink，图5c代表第二电容解耦出的交流信号Vrg。参考图5a-图5b所示，PWM信号在200kHz下，直流通道上的VBUS的衰减度为-65dB，外设设备侧的Vsink衰减度为-55dB，均满足直流供电系统的衰减度小于-40dB的要求。PWM信号在200kHz下，第二电容解耦出的交流信号Vrg的衰减度为-4dB，满足交流信号对源信号衰减度大于-6dB的要求。因此，可以看出第一电感L1和第二电感L2的隔交效果良好，使得交流信号可以无失真的通过交流通道。
图6a-图6d为本申请一实施例提供的实际测试波形图，其中图6a代表VBUS，图6b代表Vsink，图6c代表Vout，即经过整流电路后的信号，图6d代表交流信号Ac(Vout)。参考图6a-图6d，实测波形如上所示，VBUS与Vsink的纹波都在15mV以内，整流信号为2.6V，动态响应性能良好，纹波在10mV以内，设计指标均达到-65dB要求。
本申请实施例中，通过简单的阻容感减波网络，可以将交直流信号耦合与解耦，在高频状态下，解耦出来的交流信号对源信号衰减度为-4dB,对直流供电系统的衰减度为小于-40dB,有效地分离了形成在电压总线VBUS上的交直流信号，将开机信号解耦出来。
本申请实施例提供的外设设备唤醒主机的电路，开机信号可以从微控制单元22的GPIO接口发出，通过第一电容C1隔直后变成交流信号，并耦合在电压总线VBUS上，电压总线VBUS的设置在外设设备侧和主机侧的第一电感L1和第二电感L2可以阻碍交流信号向微控制单元22的供电系统传递，通过第二电容C2的隔直效果又将VBUS总线上的交流信号解耦出来，从而实现了开机信号的耦合与解耦。
主机100内原有的开机信号来自开机按钮11，由于原有的开机信号是低脉冲触发主机100内部的EC模块14唤醒开机，所以本申请实施例中，将外设设备200的开机信号合并在主机100内原有的开机信号上，两个开机信号直接线与，使得本申请实施例提供的电脑，既可以通过主机100上的开机按钮11开机，也可以通过外设设备200上的开机键开机。
相关技术采用高成本的具有Sensor HUB功能的USB桥芯片12去唤醒主机100，实现方法是通过保证电压总线VBUS不下电，通过USB 2.0总线将开机信号透传过去，通过的是总线协议。相比于相关技术，本申请的改进之处为，采用成本更低的阻容感器件，构建交直流通路，开机信号透传通过外设设备200的微控制单元22的GPIO接口，信号经过USB连接器21和USB端口32的电压总线VBUS，通过电压总线VBUS把开机信号传递到主机100侧，然后解耦出来，不需要Sensor HUB功能，而是通过添加阻容感器件，实现了低脉冲驱动信号并拟合在主机100内原有的开机信号上。
需要说明的是，本申请实施例提供的外设设备唤醒主机的电路，适用于具有USB端口的主机和具有USB连接器的外设设备，主机可以为电脑主机、投影仪主机、车载电脑主机等类型，外设设备可以为键盘、鼠标、耳机、打印机等设备，在本申请实施例中不做具体限制。
最后应说明的是：以上各实施例仅用以说明本申请实施例的技术方案，而非对其限制；尽管参照前述各实施例对本申请实施例进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请实施例技术方案的范围。

Claims (10)

  1. 一种外设设备唤醒主机的电路，设置在外设设备和主机之间，所述外设设备包括开机键和微控制单元，所述开机键和所述微控制单元连接，所述主机包括开机按钮、嵌入式控制器EC模块和中央处理器，所述开机按钮和所述EC模块连接，所述EC模块和所述中央处理器连接，所述外设设备连接有USB连接器，所述主机上设置有USB端口，所述USB连接器和所述USB端口电连接，其特征在于，所述外设设备唤醒主机的电路包括：第一电感、第二电感、第一电容和第二电容；
    所述第一电感和所述第一电容设置在所述外设设备侧，所述第二电感和所述第二电容设置在所述主机侧，所述微控制单元和所述EC模块之间连接有电压总线，所述第一电感和所述第二电感串接在所述电压总线上，所述第一电容的第一端和所述微控制单元的通用输入输出GPIO接口连接，所述第一电容的第二端连接在所述第一电感和所述USB连接器之间的所述电压总线上，所述第二电容的第一端连接在所述第二电感和所述USB端口之间的所述电压总线上，所述第二电容的第二端连接至所述EC模块的与所述开机按钮连接的接口。
  2. 根据权利要求1所述的外设设备唤醒主机的电路，其特征在于，所述外设设备唤醒主机的电路还包括：整流电路；所述整流电路连接在所述第二电容和所述EC模块之间，所述整流电路用于将经所述第二电容解耦出来的交流信号整流成直流信号。
  3. 根据权利要求2所述的外设设备唤醒主机的电路，其特征在于，所述整流电路包括整流二极管，所述整流二极管的正极与所述第二电容连接，所述整流二极管的负极与所述EC模块连接。
  4. 根据权利要求2所述的外设设备唤醒主机的电路，其特征在于，所述外设设备唤醒主机的电路还包括：驱动电路；所述驱动电路连接在所述整流电路和所述EC模块之间，所述驱动电路用于放大来自所述整流电路的直流信号，以为所述EC模块提供低脉冲信号。
  5. 根据权利要求4所述的外设设备唤醒主机的电路，其特征在于，所述驱动电路包括MOS管，所述MOS管的栅极和所述整流电路连接，所述MOS管的源极和漏极中的其中一个所述EC模块连接。
  6. 根据权利要求1-5任一项所述的外设设备唤醒主机的电路，其特征在于，所述第一电感和所述第二电感的电感值相同，所述第一电容和所述第二电容的电容值相同。
  7. 根据权利要求1-5任一项所述的外设设备唤醒主机的电路，其特征在于，所述外设设备唤醒主机的电路还包括：第一电阻，所述第二电容的第二端连接至所述第一电阻的第一端，所述第一电阻的第二端接地。
  8. 一种电子设备，其特征在于，包括主机、外设设备和权利要求1-7任一项所述的外设设备唤醒主机的电路。
  9. 根据权利要求8所述的电子设备，其特征在于，所述外设设备内设置有备用电源，所述备用电源和所述电压总线连接。
  10. 根据权利要求8所述的电子设备，其特征在于，所述外设设备包括键盘、鼠标、耳机或打印机。
PCT/CN2022/093211 2021-06-25 2022-05-17 外设设备唤醒主机的电路及电子设备 WO2022267746A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110715046.1 2021-06-25
CN202110715046.1A CN115525591A (zh) 2021-06-25 2021-06-25 外设设备唤醒主机的电路及电子设备

Publications (1)

Publication Number Publication Date
WO2022267746A1 true WO2022267746A1 (zh) 2022-12-29

Family

ID=84544069

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2022/093211 WO2022267746A1 (zh) 2021-06-25 2022-05-17 外设设备唤醒主机的电路及电子设备

Country Status (2)

Country Link
CN (1) CN115525591A (zh)
WO (1) WO2022267746A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100049881A1 (en) * 2008-08-21 2010-02-25 Qualcomm Incorporated Universal serial bus (usb) remote wakeup
WO2012138053A2 (ko) * 2011-04-06 2012-10-11 Suh Moon-Hwan 절전관리 마우스 시스템 및 그 운영방법
US20140101345A1 (en) * 2012-10-08 2014-04-10 Analog Devices, Inc. Universal serial bus (usb) plug-in event detection system and associated method
WO2015112180A1 (en) * 2014-01-27 2015-07-30 Hewlett-Packard Development Company, L.P. Power state control signal
US20190036257A1 (en) * 2016-02-16 2019-01-31 Samsung Electronics Co., Ltd. Electronic device for supporting usb interface and method for controlling usb interface

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100049881A1 (en) * 2008-08-21 2010-02-25 Qualcomm Incorporated Universal serial bus (usb) remote wakeup
WO2012138053A2 (ko) * 2011-04-06 2012-10-11 Suh Moon-Hwan 절전관리 마우스 시스템 및 그 운영방법
US20140101345A1 (en) * 2012-10-08 2014-04-10 Analog Devices, Inc. Universal serial bus (usb) plug-in event detection system and associated method
WO2015112180A1 (en) * 2014-01-27 2015-07-30 Hewlett-Packard Development Company, L.P. Power state control signal
US20190036257A1 (en) * 2016-02-16 2019-01-31 Samsung Electronics Co., Ltd. Electronic device for supporting usb interface and method for controlling usb interface

Also Published As

Publication number Publication date
CN115525591A (zh) 2022-12-27

Similar Documents

Publication Publication Date Title
WO2021093686A1 (zh) 一种信息输入设备、终端及其控制方法、芯片
US8661278B2 (en) Computer system powered-off state auxiliary power rail control
CN203366017U (zh) 一种楼宇对讲智能终端及其死机重启系统
TWI417709B (zh) 電腦系統和節電方法
EP2267575A2 (en) Electronic device for reducing power consumption of computer motherboard and motherboard thereof
CN102043933B (zh) 一种工作状态可控的sd卡读卡器模块
TWI446158B (zh) 電源控制電路
US20090177897A1 (en) Power control apparatus for motherboard
TW201429146A (zh) 電源轉換裝置
US7383452B2 (en) Electronic device and method for initiating powering-up of a processor in the electronic device
CN204016248U (zh) 喉镜自动休眠及自动换醒控制电路
CN109831700A (zh) 一种待机模式切换方法、装置、电子设备及存储介质
WO2014146509A1 (zh) 音频设备外接终端的开机唤醒方法
CN215705794U (zh) 一种充电接口唤醒电路
WO2022267746A1 (zh) 外设设备唤醒主机的电路及电子设备
CN107918331B (zh) 一种低功耗带隔离的rs485被动唤醒装置及方法
CN112706628B (zh) 充电电路的唤醒系统
WO2024109359A1 (zh) Bms休眠唤醒电路、方法、bms和用电设备
CN103777733A (zh) 电脑装置及通用连接端口模块的供电方法
CN101727167B (zh) 电源切换电路
CN101625588A (zh) Pwm控制器供电电路
US20100250977A1 (en) Computer system
TW201935182A (zh) 節能集線器
CN203085132U (zh) 一种led显示屏驱动电路
CN208168565U (zh) 一种用于指纹锁的低功耗嵌入式系统

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22827244

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22827244

Country of ref document: EP

Kind code of ref document: A1