WO2022224296A1 - デジタル信号処理装置及びコヒーレントデジタル信号処理装置 - Google Patents

デジタル信号処理装置及びコヒーレントデジタル信号処理装置 Download PDF

Info

Publication number
WO2022224296A1
WO2022224296A1 PCT/JP2021/015841 JP2021015841W WO2022224296A1 WO 2022224296 A1 WO2022224296 A1 WO 2022224296A1 JP 2021015841 W JP2021015841 W JP 2021015841W WO 2022224296 A1 WO2022224296 A1 WO 2022224296A1
Authority
WO
WIPO (PCT)
Prior art keywords
symbol
digital signal
unit
likelihood
candidate
Prior art date
Application number
PCT/JP2021/015841
Other languages
English (en)
French (fr)
Inventor
秀人 山本
寛樹 谷口
政則 中村
由明 木坂
Original Assignee
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電信電話株式会社 filed Critical 日本電信電話株式会社
Priority to PCT/JP2021/015841 priority Critical patent/WO2022224296A1/ja
Priority to JP2023515883A priority patent/JPWO2022224296A1/ja
Publication of WO2022224296A1 publication Critical patent/WO2022224296A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H04B3/06—Control of transmission; Equalising by the transmitted signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers

Definitions

  • the present invention relates to a digital signal processing device and a coherent digital signal processing device.
  • optical transmission networks using optical signal modulation technology and optical signal multiplexing technology which enable the transmission of large-capacity traffic
  • digital coherent technology which combines coherent detection and digital signal processing technology
  • the transmission speed per wave is 200 Gb/s or higher.
  • LTE Long Term Evolution
  • 200 Gb/s class ultra-high-speed optical transmission will be realized at a lower cost, that is, with a simpler transmitter/receiver configuration. is required.
  • polarization multiplexed QPSK modulation (PDM-QPSK) is generally used, and the modulation speed is about 50 Gbaud. be.
  • the modulation speed is about 100 Gbaud when implementing 200 Gb/s-class ultra-high-speed optical transmission using PAM4, which can be realized with the above-described simple transceiver configuration
  • the signal spectrum is PDM- This results in a signal spectrum that occupies a wider frequency range than the QPSK system. This means that the 200 Gb/s class PAM4 system is more affected by waveform degradation than the PDM-QPSK system due to filtering caused by the band of the electro-optical device.
  • Non-Patent Document 1 a technology that improves resistance to waveform degradation caused by the band limitation of electro-optical devices by performing symbol determination by maximum likelihood sequence estimation (MLSE) when performing digital signal processing on the receiving side.
  • MSE maximum likelihood sequence estimation
  • One aspect of the present invention is a waveform shaping filter unit that performs digital filtering on received symbols generated by equalizing a received signal and outputs an execution result; and transmission of the received signal before modulation.
  • a candidate symbol generating unit that generates candidate symbols assumed as symbols, and a transmission line that performs digital filtering on the candidate symbols and determined symbols that have been determined to be transmission symbols in the past, and outputs the execution results.
  • a simulation filter unit a symbol likelihood calculation unit for calculating a likelihood of a symbol value represented by the received symbol based on the output of the waveform shaping filter unit and the output of the transmission path simulation filter unit; and the symbol likelihood calculation unit.
  • a symbol determination unit that determines a transmission symbol based on the likelihood of the symbol value calculated by the unit.
  • One aspect of the present invention includes a waveform shaping filter unit that performs digital filtering on received symbols and outputs the execution result, and digital filtering on determination symbols that are estimated values of past received symbols. hard decision based on threshold decision for a received symbol estimated value calculated based on the output of the waveform shaping filter unit and the output of the transmission channel simulation filter unit; and a symbol determination unit that determines a transmission symbol by performing:
  • the amount of calculation can be reduced in MLSE.
  • FIG. 2 is a diagram showing a configuration of an optical signal demodulator 1;
  • FIG. 1 is a diagram showing the configuration of a digital signal processing device 4 according to a first embodiment;
  • FIG. 2 is a diagram showing a configuration example of a digital equalization unit 10;
  • FIG. 3 is a diagram showing a configuration example of a waveform shaping filter unit 12;
  • FIG. 3 is a diagram showing a configuration example of a transmission path simulation filter unit 16 according to the first embodiment;
  • FIG. 1 is a diagram showing the configuration of a digital signal processing device 4 according to a first embodiment
  • FIG. 2 is a diagram showing a
  • FIG. 10 is a diagram showing a transmission path simulation filter unit 16 according to the second embodiment
  • FIG. 12 is a diagram showing the configuration of a digital signal processing device 4 according to a third embodiment
  • FIG. FIG. 13 is a diagram showing the configuration of a digital signal processing device 4 according to a fourth embodiment
  • FIG. 2 is a diagram showing the configuration of a coherent digital signal processing device 5;
  • FIG. 1 is a diagram showing the configuration of the optical signal demodulator 1.
  • the optical signal demodulator 1 receives an optical signal from an optical signal modulator (not shown).
  • the optical signal demodulator 1 demodulates the transmitted optical signal to determine transmission symbols before being modulated by the optical signal modulator.
  • the optical signal demodulator 1 comprises an optical receiver 2 , an AD converter 3 and a digital signal processor 4 .
  • the optical receiver 2 receives an optical signal and converts the received optical signal into an electrical signal.
  • Optical receiver 2 is an optical intensity receiver in a direct detection system.
  • the AD converter 3 converts the electrical signal input from the optical receiver 2 into a digital signal.
  • the digital signal processing device 4 performs symbol determination based on the digital signal input from the AD converter 3 .
  • FIG. 2 is a diagram showing the configuration of the digital signal processing device 4 according to the first embodiment.
  • the digital signal processing device 4 includes a digital equalization unit 10, a waveform shaping filter unit 12, a candidate symbol generation unit 14, a transmission path simulation filter unit 16, a transition likelihood calculation unit 18, a symbol likelihood calculation unit 20, and a determination symbol determination unit. 22.
  • the digital equalization unit 10 digitally equalizes the digital signal.
  • the digital equalizer 10 is, for example, an FFE (Feed Forward Equalizer).
  • FIG. 3 is a diagram showing a configuration example of the digital equalization unit 10. As shown in FIG. Although the number of taps of the digital equalization unit 10 shown in FIG. 3 is two, it is not limited to this.
  • Digital equalization section 10 includes delay device 102 , multiplier 104 and adder 106 .
  • the delay device 102 stores an input signal and outputs the stored input signal after a certain period of time.
  • the multiplier 104 multiplies the input signal by a predetermined value.
  • Multiplier 124-i (i is an integer from 1 to 3) multiplies input signal t n ⁇ i by tap coefficient b i .
  • the adder 106 adds the two input signals.
  • Multiplier 104-1 multiplies input t n by b 0 and outputs t n ⁇ b 0 .
  • the multiplier 104-2 multiplies the input t n ⁇ 1 by b 1 and outputs t n ⁇ 1 ⁇ b 1 .
  • Multiplier 104-3 multiplies input t n ⁇ 2 by b 2 and outputs t n ⁇ 2 ⁇ b 2 .
  • the adder 106-1 adds the input t n ⁇ b 0 and t n ⁇ 1 ⁇ b 1 and outputs t n ⁇ b 0 +t n ⁇ 1 ⁇ b 1 .
  • the adder 106-2 adds the input t n ⁇ b 0 +t n ⁇ 1 ⁇ b 1 and t n ⁇ 2 ⁇ b 2 to obtain t n ⁇ b 0 +t n ⁇ 1 ⁇ b 1 +t n ⁇ 2 .
  • the waveform shaping filter unit 12 performs digital filtering on the received symbol s i by convolution operation, and outputs a filtered value y n .
  • the waveform shaping filter section 12 is, for example, a finite impulse response (FIR) filter.
  • FIG. 4 is a diagram showing a configuration example of the waveform shaping filter section 12. As shown in FIG. Although the number of taps of the waveform shaping filter section 12 shown in FIG. 4 is 3, it is not limited to this.
  • the waveform shaping filter section 12 has a delay device 122 , a multiplier 124 and an adder 126 . Delayer 122, multiplier 124, and adder 126 have the same functions as delayer 102, multiplier 104, and adder 106 provided in digital equalization section 10, respectively.
  • Multiplier 124-i (i is an integer from 1 to 4) multiplies input received symbol s ni by tap coefficient ci .
  • y n s n ⁇ c 0 +s n ⁇ 1 ⁇ c 1 +s n ⁇ 2 ⁇ c 2 +s n ⁇ 3 ⁇ c 3 .
  • y n is expressed by the following equation.
  • the candidate symbol generator 14 generates candidate symbols rn .
  • the transmission path simulation filter unit 16 performs digital filter processing by convolution operation on the candidate symbol r n and the determination symbol x n and outputs a simulation filter processing value z n .
  • the determination symbol used by the transmission path simulation filter unit 16 is a symbol determined to be a transmission symbol in the past. Details of the determination symbol will be described later.
  • the transmission path simulation filter section 16 is, for example, a finite impulse response (FIR) filter like the waveform shaping filter section 12 .
  • FIG. 5 is a diagram showing a configuration example of the transmission path simulation filter unit 16 according to the first embodiment. In the transmission path simulation filter unit 16 shown in FIG.
  • the transmission path simulation filter section 16 includes a delayer 162 , a multiplier 164 and an adder 166 .
  • Delayer 162, multiplier 164, and adder 166 have the same functions as delayer 102, multiplier 104, and adder 106 provided in digital equalization section 10, respectively, except for the following points.
  • the delay devices 162-1 and 162-3 store the input symbols and output the stored input signals after one second
  • the delay devices 162-2 store the input symbols and store the stored input signals after two seconds. output the input signal. That is, the delay device 162-2 delays the doubled signal more than the delay devices 162-1 and 162-3.
  • Multiplier 164-i (i is an integer between 1 and 4) multiplies the input signal by tap coefficient d i .
  • r n Assume that at time n, candidate symbol r n is input to delay unit 162-1 and symbol decision value x n is input to delay unit 162-2. At time n, r n is input to multiplier 164-1, r n-1 is input to multiplier 164-2, and x n-2 is input to multiplier 164-3. and x n-3 is input to the multiplier 164-4.
  • the simulated filtered value z n is as follows. is represented by the formula
  • the candidate symbols rn and decision symbols to be determined are not limited to these.
  • z n may be calculated using one (r n only) or three (r n , r n ⁇ 1 , r n ⁇ 2 ) candidate symbols.
  • the candidate symbols used need not be consecutive symbols. For example, two of the candidate symbols r n and r n ⁇ 2 may be used to compute z n , and r n ⁇ 1 may not be used.
  • the transition likelihood calculation unit 18 calculates the likelihood (hereinafter referred to as symbol sequence likelihood) for each candidate symbol sequence based on the filtered value and the simulated filtered value.
  • the candidate symbol sequence is the combination of candidate symbols used to calculate the simulated filtered values, and is (r n , r n ⁇ 1 ).
  • the symbol sequence likelihood l is calculated by, for example, the following formula.
  • the symbol likelihood calculation unit 20 calculates the likelihood (symbol value likelihood) for each candidate symbol based on the symbol sequence likelihood.
  • the symbol value likelihood is calculated by, for example, the following formula.
  • the right side is the minimum value that the formula in parentheses can take when r n ⁇ 1 is changed. Since the symbol value likelihood calculated by the above equation corresponds to the logarithm of the reciprocal of the likelihood, a smaller value indicates a higher likelihood.
  • the symbol likelihood calculation unit 20 calculates l calculated by the transition likelihood calculation unit 18 when r n is fixed and r n ⁇ 1 is changed according to the above equation, and the symbol likelihood at time n ⁇ 1
  • the sum of the symbol value likelihoods m calculated by the calculator is calculated as the symbol value likelihood m at time n. Therefore, there are four types of symbol value likelihoods, which are the same as the number of possible values of rn .
  • the decision symbol determination unit 22 decides the decision symbol xn based on the symbol value likelihood.
  • the symbol decision value xn is determined by the following formula, for example.
  • the right side is the value of r n when the expression in parentheses takes the minimum value when r n is changed.
  • the decision symbol determination unit 22 decides the candidate symbol r n for which the symbol value likelihood at time n is the minimum value as the decision symbol.
  • the symbol decision value xn is determined.
  • xn determined by the decision symbol determination unit 22 is input to the transmission path simulation filter unit 16 and used to calculate zn .
  • xn determined by the decision symbol determination unit 22 is output to the outside as the demodulation result of the optical signal received by the optical signal demodulator 1 . That is, the determination symbol determination unit 22 is an example of a symbol determination unit that determines a transmission symbol based on the symbol value likelihood.
  • ⁇ Experimental results> 6 and 7 show experimental results of the digital signal processing device 4 according to the first embodiment.
  • the graph shown in FIG. 6 shows the relationship between received optical power and bit error rate (BER) under four different conditions. The four different conditions are roughly divided into “comparative example” and "present embodiment".
  • the digital signal processing device 4 includes only the digital equalization unit 10, and outputs the signal digitally equalized by the digital equalization unit 10 as the demodulation result of the optical signal.
  • the “present embodiment” is the same as the digital signal processing device 4 according to the first embodiment.
  • experiments were conducted by changing the number of taps C of the waveform shaping filter section 12 and the number of taps D of the transmission path simulation filter section 16 to 3, 9 and 16, respectively.
  • the transmission path simulation filter unit 16 in the "present embodiment the number of taps related to candidate symbols is one. In this experiment, the transmission speed per wave was 186 Gb/s, and the PAM4 system was used.
  • the BER is reduced by applying the digital signal processing device 4 according to the first embodiment.
  • the graph shown in FIG. 7 shows the relationship between the number of taps C of the waveform shaping filter section 12 and BER.
  • the number of taps D of the transmission path simulation filter unit 16 is nine.
  • the number of taps of the waveform shaping filter section 12 is preferably equal to or greater than the number of taps of the transmission path simulation filter section 16 in order to reduce the BER.
  • FIGS. 8 and 9 show experimental results of the digital signal processing device 4 according to the first embodiment.
  • the experimental results shown in FIGS. 8 and 9 differ from the experimental results shown in FIGS. 6 and 7 in that the number of taps related to candidate symbols in the transmission path simulation filter section 16 is zero. That is, in the transmission path simulation filter section 16, only r n is used as candidate symbols, and x n ⁇ 1 to x n ⁇ D+1 are used as determination symbols. Except for the above conditions, there is no difference between the experiments shown in FIGS. 8 and 9 and the experiments shown in FIGS.
  • the number of candidate symbols is reduced by using decision symbols, thereby reducing the amount of calculation.
  • the digital equalization unit 10 may update the number of taps. For example, the digital equalization unit 10 updates the number of taps so that the difference between the received symbol sequence and the hard decision signal of the received symbol sequence is minimized. Also, for example, the digital equalization unit 10 updates the number of taps so that the difference between the received symbol sequence and the known pilot symbol sequence is minimized.
  • the tap coefficients c i of the waveform shaping filter unit 12 and the tap coefficients d i of the transmission path simulation filter unit 16 may be updated.
  • c i and d i are updated to minimize the value of l. That is, c i and d i are updated to maximize the likelihood. Since the value of l takes the minimum value when r n-1 is x n-1 and r n is x n , c i and d i are updated so that the value of l at this time becomes smaller. .
  • c i and d i are updated to the values of the following equations using the LMS (Least Mean Square) algorithm.
  • c i and d i are updated by subtracting the product of ⁇ , E, and s n ⁇ 1 from c i and adding the product of ⁇ , E, and x n ⁇ 1 to d i .
  • ⁇ is the step size parameter set in the LMS algorithm.
  • E is a value represented by the following formula.
  • the determination symbol input to the transmission path simulation filter unit 16 may be a pilot symbol.
  • symbol values Although four values of 0, 1, 2, and 3 have been described as symbol values, they are not limited to this. For example, four values of -1, -1/3, 1/3, and 1 may be used. Also, the values that the symbol values can take are not limited to four values. For example, in the NRZ system, symbol values can be binary.
  • the determination symbol determination unit 22 according to the second embodiment determines the order of symbol values based on the likelihood of symbol values. The order of symbol values is higher when the probability that the symbol value is a received symbol is higher.
  • the determination symbol determining unit 22 according to the second embodiment determines the first symbol value x n (1) according to the following equation.
  • the first-order symbol value x n (1) is the same as the determination symbol in the first embodiment. Furthermore, the determination symbol determination unit 22 according to the second embodiment determines the second-order symbol value x n (2) by the following equation.
  • the second-ranked symbol value x n (2) is the symbol value with the highest likelihood except for x n (1).
  • a symbol that can take one of the two values of xn (1) and xn (2) is called a ranked symbol and denoted by r'n .
  • FIG. 10 is a diagram showing the transmission path simulation filter unit 16 according to the second embodiment.
  • the ranked symbols r'n are input to the delay unit 162-1.
  • zn is represented by the following formula.
  • the transition likelihood calculation unit 18 calculates the likelihood l for each candidate symbol sequence using the following formula.
  • r n-1 takes 4 values of ⁇ 0, 1, 2, 3 ⁇
  • r' n-1 is ⁇ x n (1), x n (2) ⁇ .
  • the symbol likelihood calculation unit 20 calculates the likelihood for each candidate symbol using the following formula.
  • the method of determining the symbol determination value of the determination symbol determination unit 22 in the second embodiment is the same as the method in the first embodiment.
  • the order of the symbol values determined by the determination symbol determination unit 22 is not limited to the first and second. For example, first to third rank may be determined. At this time, the ranking symbol r'n can take three values.
  • FIG. 11 is a diagram showing the configuration of a digital signal processing device 4 according to the third embodiment.
  • the candidate symbol generator 14 determines symbol candidate values r n ' based on the received symbols s n output from the digital equalizer 10 .
  • the candidate symbol generation unit 14 determines two values having a small difference from s n among the symbol values as r n '. For example, when there are four possible symbol values, 0, 1, 2, and 3, and the value of s n is 1.6, the candidate symbol generator 14 determines 2 and 1 as r n '. .
  • r n takes two values based on s n and r n-1 takes two values based on s n-1 . Therefore, the symbol sequence likelihood calculated by the transition likelihood calculator 18 takes four values. As a result, the amount of calculation can be reduced compared to the first embodiment.
  • FIG. 12 is a diagram showing the configuration of a digital signal processing device 4 according to the fourth embodiment.
  • a digital signal processing apparatus 4 according to the fourth embodiment includes a digital equalization section 10 , a waveform shaping filter section 12 , a transmission path simulation filter section 16 , a transition likelihood calculation section 18 and a determination symbol determination section 22 .
  • the digital signal processing device 4 according to the fourth embodiment does not include the candidate symbol generation section 14 and the symbol likelihood calculation section 20 .
  • the transmission path simulation filter unit 16 calculates the simulation filter processing value zn using only past decision symbols.
  • the simulated filtered value zn is calculated by the transmission path simulated filter unit 16 using the following equation.
  • a transition likelihood calculator 18 calculates a received symbol estimate value p.
  • the method of calculating the received symbol estimated value p is the same as the method of calculating the symbol sequence likelihood l, but the received symbol estimated value p takes one value.
  • the received symbol estimate p is ideally equal to the value associated with the received symbol s0 .
  • the decision symbol determining unit 22 decides the decision symbol xn by performing a hard decision based on a threshold decision for the received symbol estimate p.
  • the determination symbol determining unit 22 determines 1 if the estimated received symbol value p is equal to or greater than a predetermined threshold value for each bit, and 0 if the value is smaller than the predetermined threshold value, and determines a value corresponding to the determination result for each bit. Decide on a symbol.
  • a digital signal processing device 4 according to the fifth embodiment includes an LLR calculator 24 in addition to the digital signal processing device 4 according to the first embodiment.
  • the LLR calculator 24 calculates a log-likelihood ratio (bit LLR) of each bit corresponding to the decision symbol.
  • the calculated bit LLRs are used, for example, for forward error correction (FEC) decoding. For example, assume that 2 bits 00, 01, 11, and 10 are assigned to the four values 0, 1, 2, and 3 of the PAM4 scheme.
  • FEC forward error correction
  • the values of P0 to P3 are the likelihood of each symbol value and are expressed by the following equations.
  • the likelihood of each symbol value is calculated by the following equation.
  • the value of the bit LLR can be easily calculated by the following formula.
  • FIG. 13 is a diagram showing the configuration of the coherent digital signal processing device 5.
  • the coherent digital signal processor 5 includes four digital signal processors 4 .
  • a coherent digital signal processor 5 is used in coherent detection.
  • the optical receiver 2 is a coherent receiver.
  • the digital signals input to the digital signal processing device 4 are four digital signals corresponding to the in-phase component (I component) and quadrature component (Q component) of each of the X-polarized wave and the Y-polarized wave.
  • the digital equalization unit 10 performs waveform equalization processing on the input digital signal. Waveform equalization processing includes, for example, chromatic dispersion compensation, MIMO adaptive equalization, frequency offset compensation, and carrier phase estimation. After the waveform equalization processing is performed in the digital equalization section 10, the digital equalization section 10 outputs four received symbols. The four received symbols are respectively input to the digital signal processor 4, processed in the same manner as in the first embodiment, and determined symbols are determined.
  • the digital signal processing device 4 included in the coherent digital signal processing device 5 is not limited to the digital signal processing device 4 according to the first embodiment.
  • the coherent digital signal processing device 5 may include the digital signal processing devices 4 according to the second to fifth embodiments described above.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

デジタル信号処理装置は、受信信号を等化処理して生成される受信シンボルに対して、デジタルフィルタ処理を実行し、実行結果を出力する波形整形フィルタ部と、前記受信信号の変調前の送信シンボルとして想定される候補シンボルを生成する候補シンボル生成部と、前記候補シンボル及び過去に送信シンボルであると判定された判定シンボルに対して、デジタルフィルタ処理を実行し、実行結果を出力する伝送路模擬フィルタ部と、前記波形整形フィルタ部の出力及び前記伝送路模擬フィルタ部の出力に基づいて、前記受信シンボルが表すシンボル値の尤度を算出するシンボル尤度算出部と、前記シンボル尤度算出部により算出された前記シンボル値の尤度に基づいて、送信シンボルを判定するシンボル判定部と、を備える。

Description

デジタル信号処理装置及びコヒーレントデジタル信号処理装置
　本発明は、デジタル信号処理装置及びコヒーレントデジタル信号処理装置に関する。
　データ通信需要の増大に伴い、大容量トラヒックの伝送を可能とする光信号変調技術や、光信号多重技術を用いた光伝送ネットワークが普及しつつある。特に、１波当たりの伝送速度が２００Ｇｂ／ｓ以上の超高速光伝送システムにおいて、コヒーレント検波とデジタル信号処理技術とを組み合わせた、デジタルコヒーレント技術が広く用いられるようになってきた。一方、ＬＴＥ（Long Term Evolution）に代表される、モバイル端末による大容量データ通信の普及により、より安価に、すなわち、より簡易な送受信器構成によって、２００Ｇｂ／ｓ級の超高速光伝送を実現することが求められている。
　簡易な送受信器構成によって、２００Ｇｂ／ｓ級の超高速光伝送を実現する方式として、光信号の強度情報に基づいてデータ信号の復調を行う直接検波方式がある。特に２値の強度変調方式であるＮＲＺ（Non Return-to-Zero）方式よりも高い周波数利用効率を有する４値の強度変調方式（PAM4: 4-level Pulse Amplitude Modulation）を用いた超高速光伝送方式の検討が進められている。
　長距離伝送技術として実用化されているデジタルコヒーレント技術を用いた２００Ｇｂ／ｓ級の光伝送においては、一般に偏波多重ＱＰＳＫ変調方式（PDM-QPSK）が用いられており、変調速度は５０Ｇｂａｕｄ程度である。一方で、上述した簡易な送受信器構成によって実現可能なＰＡＭ４を用いた形での２００Ｇｂ／ｓ級の超高速光伝送を実施する場合の変調速度は１００Ｇｂａｕｄ程度であるため、その信号スペクトルはＰＤＭ－ＱＰＳＫ方式よりも広い周波数を占有する信号スペクトルとなる。このことは、２００Ｇｂ／ｓ級のＰＡＭ４方式はＰＤＭ－ＱＰＳＫ方式よりも電気光デバイスの帯域に起因したフィルタリングにより波形劣化の影響を大きく受けることを意味する。
　この問題を解決する技術として、受信側でデジタル信号処理を行う際に最尤系列推定（ＭＬＳＥ）によるシンボル判定を行うことで、電気光デバイスの帯域制限に起因した波形劣化に対する耐力を向上する技術が提案されている（非特許文献１）。この方式では、送信シンボル系列として想定されるすべての候補シンボル系列を伝送路における処理と同様の処理を候補シンボル系列に対して行う伝送路模擬フィルタへ入力し、伝送路模擬フィルタの出力と受信シンボル系列を比較することで、各候補シンボル系列の尤度を算出する。尤度が最大となる系列を送信シンボル系列と推定することで、帯域制限の厳しい環境においても高い復調性能を有する信号復調が実現される。
D. D. Falconer, et al., ‘Adaptive channel memory truncation for maximum likelihood sequence estimation,’ The Bell System Technical Journal, vol. 52, no. 9, pp. 1541 - 1562 (1973)
　しかしながら、ＭＬＳＥにおいては原則、送信シンボル系列として想定される候補シンボル系列全てを伝送路模擬フィルタへ入力し、各候補シンボル系列の尤度を算出しなければならない。候補シンボル系列の長さはシンボルの多値数及び伝送路模擬フィルタのタップ数により決定され、候補シンボル系列の長さをＬ、シンボルの多値数をＭ、伝送路模擬フィルタのタップ数をＤとすると、ＬはＭ及びＤを用いて下式のように表される。
Figure JPOXMLDOC01-appb-M000001
　したがって、伝送路模擬フィルタのタップ数Ｄが大きい場合、候補シンボル系列の数は非常に大きくなる。例えば、Ｍ＝４であるＰＡＭ４方式の信号の場合、１５タップ（Ｄ＝１５）の伝送路模擬フィルタを用いるためにはＬ＝４１６≒４×１０９の候補シンボル系列の尤度を算出する必要があり、計算量が膨大となる。
　本発明の目的は、ＭＬＳＥにおいて計算量を少なくことができるデジタル信号処理装置を提供することにある。
　本発明の一態様は、受信信号を等化処理して生成される受信シンボルに対して、デジタルフィルタ処理を実行し、実行結果を出力する波形整形フィルタ部と、前記受信信号の変調前の送信シンボルとして想定される候補シンボルを生成する候補シンボル生成部と、前記候補シンボル及び過去に送信シンボルであると判定された判定シンボルに対して、デジタルフィルタ処理を実行し、実行結果を出力する伝送路模擬フィルタ部と、前記波形整形フィルタ部の出力及び前記伝送路模擬フィルタ部の出力に基づいて、前記受信シンボルが表すシンボル値の尤度を算出するシンボル尤度算出部と、前記シンボル尤度算出部により算出された前記シンボル値の尤度に基づいて、送信シンボルを判定するシンボル判定部と、を備えるデジタル信号処理装置である。
　本発明の一態様は、受信シンボルに対して、デジタルフィルタ処理を実行し、実行結果を出力する波形整形フィルタ部と、過去の受信シンボルの推定値である判定シンボルに対して、デジタルフィルタ処理を実行し、実行結果を出力する伝送路模擬フィルタ部と、前記波形整形フィルタ部の出力及び前記伝送路模擬フィルタ部の出力に基づいて算出される受信シンボル推定値に対し、閾値判定に基づく硬判定を行うことで送信シンボルを判定するシンボル判定部と、を備えるデジタル信号処理装置である。
　本発明によれば、ＭＬＳＥにおいて、計算量を少なくことができる。
光信号復調器１の構成を示す図である。 第１の実施形態に係るデジタル信号処理装置４の構成を示す図である。 デジタル等化部１０の構成例を示す図である。 波形整形フィルタ部１２の構成例を示す図である。 第１の実施形態に係る伝送路模擬フィルタ部１６の構成例を示す図である。 第１の実施形態に係るデジタル信号処理装置４の実験結果である。 第１の実施形態に係るデジタル信号処理装置４の実験結果である。 第１の実施形態に係るデジタル信号処理装置４の実験結果である。 第１の実施形態に係るデジタル信号処理装置４の実験結果である。 第２の実施形態に係る伝送路模擬フィルタ部１６を示す図である。 第３の実施形態に係るデジタル信号処理装置４の構成を示す図である。 第４の実施形態に係るデジタル信号処理装置４の構成を示す図である。 コヒーレントデジタル信号処理装置５の構成を示す図である。
［全体構成］
　以下、図面を参照しながら本発明の実施形態について詳しく説明する。
　図１は、光信号復調器１の構成を示す図である。光信号復調器１は、光信号変調器（図示せず）から光信号を受信する。光信号復調器１は、送信された光信号を復調することで、光信号変調器により変調される前の送信シンボルを判定する。
　光信号復調器１は、光受信器２、ＡＤ変換器３及びデジタル信号処理装置４を備える。
　光受信器２は、光信号を受信し、受信した光信号を電気信号に変換する。光受信器２は直接検波システムにおいては、光強度受信器である。ＡＤ変換器３は、光受信器２から入力される電気信号をデジタル信号に変換する。デジタル信号処理装置４は、ＡＤ変換器３から入力されるデジタル信号に基づいて、シンボル判定を行う。
＜第１の実施形態＞
　図２は、第１の実施形態に係るデジタル信号処理装置４の構成を示す図である。
　デジタル信号処理装置４は、デジタル等化部１０、波形整形フィルタ部１２、候補シンボル生成部１４、伝送路模擬フィルタ部１６、遷移尤度算出部１８、シンボル尤度算出部２０、判定シンボル決定部２２とを備える。
　デジタル等化部１０は、デジタル信号をデジタル等化処理する。デジタル等化部１０は例えばＦＦＥ（Feed Forward Equalizer）である。図３は、デジタル等化部１０の構成例を示す図である。図３に示すデジタル等化部１０のタップ数は２であるが、これに限られない。デジタル等化部１０は、遅延器１０２、乗算器１０４、加算器１０６を備える。遅延器１０２は、入力される信号を記憶し、一定時間後に記憶した入力信号を出力する。乗算器１０４は、入力される信号に所定の値を乗算する。乗算器１２４－ｉ（ｉは１以上３以下の整数）は、入力される信号ｔｎ－ｉにタップ係数ｂｉを乗算する。加算器１０６は入力される２つの信号を加算する。
　時刻ｎにおいて、信号ｔｎがデジタル等化部１０に入力されたとする。また、時刻ｎにおいて、遅延器１０２－１には信号ｔｎ－１が、遅延器１０２－２には信号ｔｎ－２が記憶されているとする。乗算器１０４－１は、入力されるｔｎにｂ０を乗算し、ｔｎ×ｂ０を出力する。乗算器１０４－２は、入力されるｔｎ－１にｂ１を乗算し、ｔｎ－１×ｂ１を出力する。乗算器１０４－３は、入力されるｔｎ－２にｂ２を乗算し、ｔｎ－２×ｂ２を出力する。加算器１０６－１は入力されるｔｎ×ｂ０とｔｎ－１×ｂ１を加算して、ｔｎ×ｂ０＋ｔｎ－１×ｂ１を出力する。加算器１０６－２は、入力されるｔｎ×ｂ０＋ｔｎ－１×ｂ１とｔｎ－２×ｂ２を加算し、ｔｎ×ｂ０＋ｔｎ－１×ｂ１＋ｔｎ－２×ｂ２を出力する。よって、デジタル等化部１０が出力する受信シンボルｓｎはｓｎ＝ｔｎ×ｂ０＋ｔｎ－１×ｂ１＋ｔｎ－２×ｂ２と表される。
　波形整形フィルタ部１２は、受信シンボルｓｉに畳み込み演算によるデジタルフィルタ処理を行い、フィルタ処理値ｙｎを出力する。波形整形フィルタ部１２は、例えば、有限インパルス応答（ＦＩＲ）フィルタである。図４は、波形整形フィルタ部１２の構成例を示す図である。図４に示す波形整形フィルタ部１２のタップ数は３であるが、これに限られない。波形整形フィルタ部１２は、遅延器１２２、乗算器１２４、加算器１２６を備える。遅延器１２２、乗算器１２４、加算器１２６は、それぞれデジタル等化部１０が備える遅延器１０２、乗算器１０４、加算器１０６と同様の機能を有する。乗算器１２４－ｉ（ｉは１以上４以下の整数）は、入力される受信シンボルｓｎ－ｉにタップ係数ｃｉを乗算する。
　波形整形フィルタ部１２が入力されるｓｉに対して行う処理は、デジタル等化部１０がｔｉに対して行う処理と同様である。そのため、波形整形フィルタ部１２が出力するフィルタ処理値ｙｎはｙｎ＝ｓｎ×ｃ０＋ｓｎ－１×ｃ１＋ｓｎ－２×ｃ２＋ｓｎ－３×ｃ３と表される。
　ここでタップ数をＣとすると、ｙｎは以下の式により表される。
Figure JPOXMLDOC01-appb-M000002
　候補シンボル生成部１４は、候補シンボルｒｎを生成する。候補シンボルｒｎは、送信シンボルとして想定されるシンボルであり、例えばＰＡＭ４方式の場合は、候補シンボル生成部１４は候補シンボルｒｎを４個（ｒｎ＝０、１、２、３）生成する。
　伝送路模擬フィルタ部１６は、候補シンボルｒｎ及び判定シンボルｘｎに対して畳み込み演算によるデジタルフィルタ処理を行い、模擬フィルタ処理値ｚｎを出力する。伝送路模擬フィルタ部１６により使用される判定シンボルは過去に送信シンボルであると判定されたシンボルである。判定シンボルの詳細については後述する。伝送路模擬フィルタ部１６は、例えば、波形整形フィルタ部１２と同様に有限インパルス応答（ＦＩＲ）フィルタである。図５は、第１の実施形態に係る伝送路模擬フィルタ部１６の構成例を示す図である。図５に示す伝送路模擬フィルタ部１６において、候補シンボルｒｎに係るタップの数は１であり、判定シンボルｘｎに係るタップの数は２であるが、これに限られない。伝送路模擬フィルタ部１６は、遅延器１６２、乗算器１６４、加算器１６６を備える。遅延器１６２、乗算器１６４、加算器１６６は、それぞれデジタル等化部１０が備える遅延器１０２、乗算器１０４、加算器１０６と以下の点を除き同様の機能を有する。
　遅延器１６２－１及び１６２－３が、入力されるシンボルを記憶し、１秒後に記憶した入力信号を出力するとき、遅延器１６２－２は、入力されるシンボルを記憶し、２秒後に記憶した入力信号を出力する。つまり、遅延器１６２－２は、遅延器１６２－１及び１６２－３よりも２倍信号を遅延させる。また、乗算器１６４－ｉ（ｉは１以上４以下の整数）は、入力される信号にタップ係数ｄｉを乗算する。
　時刻ｎにおいて、候補シンボルｒｎが遅延器１６２－１に入力され、シンボル判定値ｘｎが遅延器１６２－２に入力されたとする。また、時刻ｎにおいて、乗算器１６４－１には、ｒｎが入力され、乗算器１６４－２には、ｒｎ－１が入力され、乗算器１６４－３には、ｘｎ－２が入力され、乗算器１６４－４には、ｘｎ－３が入力される。ここで、伝送路模擬フィルタ部１６が出力する模擬フィルタ処理値ｚｎはｚｎ＝ｒｎ×ｄ０＋ｒｎ－１×ｄ１＋ｘｎ－２×ｄ２＋ｘｎ－３×ｄ３と表される。
　ここでタップ数をＤとし、候補シンボルｒｎに係るタップの数をＲ（つまり、判定シンボルｘｎに係るタップの数はＤ－Ｒ）と一般化すると、模擬フィルタ処理値ｚｎは以下の式により表される。
Figure JPOXMLDOC01-appb-M000003
　候補シンボルｒｎに係るタップの数及び判定シンボルｘｎに係るタップの数は上述した数（Ｄ＝２、Ｒ＝１）に限られないため、模擬フィルタ処理値ｚｎを算出するために使用される候補シンボルｒｎ及び判定シンボルもこれに限られない。例えば、候補シンボルを１つ（ｒｎのみ）や３つ（ｒｎ、ｒｎ－１、ｒｎ－２）を使用してｚｎが算出されてもよい。また、使用される候補シンボルは連続したシンボルでなくてもよい。例えば、ｚｎを算出するために候補シンボルのうちｒｎ及びｒｎ－２の２つのシンボルが使用され、ｒｎ－１が使用されなくてもよい。
　遷移尤度算出部１８は、フィルタ処理値及び模擬フィルタ処理値に基づいて、各候補シンボル系列に対する尤度（以下、シンボル系列尤度）を算出する。ここで候補シンボル系列は、模擬フィルタ処理値を算出するのに使用された候補シンボルの組み合わせであり、（ｒｎ、ｒｎ－１）である。シンボル系列尤度ｌは例えば、以下の式により算出される。
Figure JPOXMLDOC01-appb-M000004
　上式により算出されるシンボル系列尤度ｌは、尤度の逆数の対数に相当するため、小さい値であるほど尤度が高いことを示す。ｒｎ－１及びｒｎがそれぞれ４つの値をとり、ｒｎ－１及びｒｎの組み合わせは１６（＝４２）通りあるため、ｌの値は１６通りである。
　シンボル尤度算出部２０は、シンボル系列尤度に基づいて各候補シンボルに対する尤度（シンボル値尤度）を算出する。シンボル値尤度は例えば、以下の式により算出される。
Figure JPOXMLDOC01-appb-M000005
　上式において、右辺はｒｎ－１を変化させたときに括弧内の式がとりうる値の最小値である。上式により算出されるシンボル値尤度は、尤度の逆数の対数に相当するため、小さい値であるほど尤度が高いことを示す。シンボル尤度算出部２０は、上式により、ｒｎを固定し、ｒｎ－１を変化させたときに、遷移尤度算出部１８により算出されたｌと、時刻ｎ－１においてシンボル尤度算出部により算出されたシンボル値尤度ｍの和を、時刻ｎにおけるシンボル値尤度ｍとして算出する。よって、シンボル値尤度はｒｎがとりうる値の数と同じ４種類存在する。
　判定シンボル決定部２２は、シンボル値尤度に基づいて、判定シンボルｘｎを決定する。シンボル判定値ｘｎは例えば、以下の式により決定される。
Figure JPOXMLDOC01-appb-M000006
　上式において、右辺はｒｎを変化させたときに括弧内の式が最小値をとるときのｒｎの値である。つまり、判定シンボル決定部２２は、時刻ｎにおけるシンボル値尤度の最小値をとるときの候補シンボルｒｎを、判定シンボルと決定する。これにより、シンボル判定値ｘｎが決定される。判定シンボル決定部２２により決定されたｘｎは、伝送路模擬フィルタ部１６に入力され、ｚｎを算出するのに使用される。また、判定シンボル決定部２２により決定されたｘｎは、光信号復調器１が受信した光信号の復調結果として、外部に出力される。つまり、判定シンボル決定部２２は、シンボル値尤度に基づいて、送信シンボルを判定するシンボル判定部の一例である。
＜実験結果＞
　図６及び図７に第１の実施形態に係るデジタル信号処理装置４の実験結果を示す。
　図６に示されるグラフは４つの異なる条件における受信光パワーとビット誤り率（ＢＥＲ）の関係を示す。４つの異なる条件は、大きく「比較例」と「本実施形態」に分けられる。「比較例」においては、デジタル信号処理装置４はデジタル等化部１０のみを備え、デジタル等化部１０によりデジタル等化処理した信号を光信号の復調結果として出力する。「本実施形態」においては、第１の実施形態に係るデジタル信号処理装置４と同様である。また、「本実施形態」においては、波形整形フィルタ部１２のタップ数Ｃ及び伝送路模擬フィルタ部１６のタップ数Ｄをともに３、９及び１６に変化させて実験を行った。また、「本実施形態」における伝送路模擬フィルタ部１６において、候補シンボルに係るタップの数は１である。また、本実験において、１波当たりの伝送速度は１８６Ｇｂ／ｓであり、ＰＡＭ４方式を用いた。
　図６に示されるように、第１の実施形態に係るデジタル信号処理装置４を適用することでＢＥＲが低減することが分かる。
　図７に示されるグラフは、波形整形フィルタ部１２のタップ数ＣとＢＥＲの関係を示す。ここで、伝送路模擬フィルタ部１６のタップ数Ｄは９である。図７に示されているように、ＣをＤ（＝９）未満の値としたときにＢＥＲが増加していることが分かる。以上より、ＢＥＲを低減するためには、波形整形フィルタ部１２のタップ数は伝送路模擬フィルタ部１６のタップ数以上にすることが望ましいことがわかる。
　図８及び図９に第１の実施形態に係るデジタル信号処理装置４の実験結果を示す。
　図８及び図９に示す実験結果は、図６及び図７に示す実験結果と異なり、伝送路模擬フィルタ部１６において候補シンボルに係るタップの数は０である。つまり、伝送路模擬フィルタ部１６において、候補シンボルはｒｎのみ使用され、判定シンボルがｘｎ－１からｘｎ－Ｄ＋１まで使用される。以上の条件以外は、図８及び図９に示す実験と図６及び図７に示す実験に相違はない。
　図８及び図９に示す実験結果より、候補シンボルを１つのみ使用する場合にも、図６及び図７に示す実験結果と同様に、ＢＥＲが低減すること及び波形整形フィルタ部１２のタップ数は伝送路模擬フィルタ部１６のタップ数以上にすることが望ましいことがわかる。
《作用・効果》
　このように、本実施形態によれば、ＭＬＳＥにおいて、判定シンボルを使用することで候補シンボルの数を削減することで、計算量を削減することができる。
　デジタル等化部１０は、タップ数を更新してもよい。例えば、デジタル等化部１０は、受信シンボルの系列と受信シンボルの系列を硬判定した信号との間の差分が最小になるようにタップ数を更新する。また、例えば、デジタル等化部１０は、受信シンボルの系列と既知のパイロットシンボルの系列との間の差分が最小になるようにタップ数を更新する。
　また、波形整形フィルタ部１２のタップ係数ｃｉ及び伝送路模擬フィルタ部１６のタップ係数ｄｉは更新されてもよい。ｃｉ及びｄｉは、ｌの値が最小になるように更新される。つまり、ｃｉ及びｄｉは、尤度が最大になるように更新される。ｌの値は、ｒｎ－１がｘｎ－１、ｒｎがｘｎのときに最小値をとるため、このときのｌの値がより小さくなるようにｃｉ及びｄｉが更新される。例えば、ｃｉ及びｄｉは、ＬＭＳ（Least Mean Square）アルゴリズムを使用して、それぞれ下式の値に更新される。
Figure JPOXMLDOC01-appb-M000007
　つまり、ｃｉからμとＥとｓｎ－１の積が減算され、ｄｉにμとＥとｘｎ－１の積が加算されることでｃｉ及びｄｉが更新される。
　ここで、μはＬＭＳアルゴリズムにおいて設定されるステップサイズパラメータである。Ｅは以下の式により表される値である。
Figure JPOXMLDOC01-appb-M000008
　また、伝送路模擬フィルタ部１６に入力される判定シンボルは、パイロットシンボルであってもよい。
　シンボル値として、０、１、２、３の４値を例にとって説明したがこれに限られない。例えば、－１、－１／３、１／３、１の４値であってもよい。また、シンボル値がとりうる値は４値に限られない。例えば、ＮＲＺ方式であればシンボル値がとりうる値は２値である。
〈第２の実施形態〉
　第２の実施形態に係る判定シンボル決定部２２は、第１の実施形態に係る判定シンボル決定部２２に加え、シンボル値の尤度に基づいてシンボル値の順位を決定する。シンボル値の順位は、シンボル値が受信シンボルである確率が高い方が高い順位となる。第２の実施形態に係る判定シンボル決定部２２は、以下の式により第１位のシンボル値ｘｎ（１）を決定する。
Figure JPOXMLDOC01-appb-M000009
　ここで第１位のシンボル値ｘｎ（１）は第１の実施形態における判定シンボルと同じである。さらに、第２の実施形態に係る判定シンボル決定部２２は、以下の式により第２位のシンボル値ｘｎ（２）を決定する。
Figure JPOXMLDOC01-appb-M000010
　つまり、第２位のシンボル値ｘｎ（２）は、ｘｎ（１）を除き最も尤度が高いシンボル値である。ｘｎ（１）及びｘｎ（２）の２つの値のうち１つの値をとりうるシンボルを順位付きシンボルと呼び、ｒ’ｎと表す。
　図１０は、第２の実施形態に係る伝送路模擬フィルタ部１６を示す図である。第２の実施形態に係る伝送路模擬フィルタ部１６において、遅延器１６２－１には順位付きシンボルｒ’ｎが入力される。このとき、模擬フィルタ処理値ｚｎはｚｎ＝ｒｎ×ｄ０＋ｒ’ｎ－１×ｄ１＋ｘｎ－２×ｄ２＋ｘｎ－３×ｄ３と表される。
　ここでタップ数をＤとし、順位付きシンボルｒ’ｎに係るタップの数を１とすると、
ｚｎは以下の式により表される。
Figure JPOXMLDOC01-appb-M000011
　遷移尤度算出部１８は、各候補シンボル系列に対する尤度ｌを以下の式により算出する。
Figure JPOXMLDOC01-appb-M000012
　第１の実施形態において、ｒｎ－１は｛０、１、２、３｝の４値をとるのに対し、第２の実施形態において、ｒ’ｎ－１は｛ｘｎ（１）、ｘｎ（２）｝の２値をとる。これにより、第１の実施形態ではシンボル系列尤度ｌが１６個あったのに対し、第２の実施形態ではシンボル系列尤度ｌが８個に減少する。これにより計算量を第１の実施形態に比べて軽減することができる。
　シンボル尤度算出部２０は、各候補シンボルに対する尤度を以下の式により算出する。
Figure JPOXMLDOC01-appb-M000013
　ｒ’ｎ－１は２値をとることから、ｍは４値をとる。以下、第２の実施形態における判定シンボル決定部２２のシンボル判定値の決定方法は、第１の実施形態における方法と同じである。
　判定シンボル決定部２２が決定するシンボル値の順位は第１位と第２位に限られない。例えば、第１位から第３位まで決定してもよい。このとき、順位付きシンボルｒ’ｎは３つの値をとりうる。
〈第３の実施形態〉
　図１１は、第３の実施形態に係るデジタル信号処理装置４の構成を示す図である。
　第３の実施形態に係るデジタル信号処理装置４において、候補シンボル生成部１４はデジタル等化部１０が出力する受信シンボルｓｎに基づいてシンボル候補値ｒｎ’を決定する。
　第３の実施形態に係る候補シンボル生成部１４は、シンボル値のうち、ｓｎとの間の差が小さい２つの値をｒｎ’と決定する。例えば、シンボル値としてとりうる値が０、１、２、３の４値であり、ｓｎの値が１．６であるとき、候補シンボル生成部１４は２及び１をｒｎ’と決定する。
　ｒｎはｓｎに基づく２つの値をとり、ｒｎ－１はｓｎ－１に基づく２つの値をとる。そのため、遷移尤度算出部１８により算出されるシンボル系列尤度は４つの値をとる。これにより、第１の実施形態に比べて計算量を軽減することができる。
〈第４の実施形態〉
　図１２は、第４の実施形態に係るデジタル信号処理装置４の構成を示す図である。
　第４の実施形態に係るデジタル信号処理装置４は、デジタル等化部１０、波形整形フィルタ部１２、伝送路模擬フィルタ部１６、遷移尤度算出部１８及び判定シンボル決定部２２を備える。第４の実施形態に係るデジタル信号処理装置４は、第１の実施形態に係るデジタル信号処理装置４と異なり、候補シンボル生成部１４及びシンボル尤度算出部２０を備えない。
　第４の実施形態において、伝送路模擬フィルタ部１６は、過去の判定シンボルのみを使用して模擬フィルタ処理値ｚｎを算出する。模擬フィルタ処理値ｚｎは、伝送路模擬フィルタ部１６により以下の式で算出される。
Figure JPOXMLDOC01-appb-M000014
　ｚｎは判定シンボルｘｎのみに基づくことから１通りの値をとる。遷移尤度算出部１８は、受信シンボル推定値ｐを算出する。受信シンボル推定値ｐの算出方法はシンボル系列尤度ｌの算出方法と同じであるが、受信シンボル推定値ｐは１通りの値をとる。受信シンボル推定値ｐは、理想的には受信シンボルｓ０に係る値と等しい値となる。判定シンボル決定部２２は、受信シンボル推定値ｐに対して閾値判定に基づく硬判定を行うことにより、判定シンボルｘｎを決定する。判定シンボル決定部２２は、受信シンボル推定値ｐに対してビットごとに所定の閾値以上であれば１、所定の閾値より小さければ０と判定を行い、ビットごとの判定結果に対応する値を判定シンボルと決定する。
　これにより、第１の実施形態に比べて計算量が軽減する。
〈第５の実施形態〉
　第５の実施形態に係るデジタル信号処理装置４は、第１の実施形態に係るデジタル信号処理装置４に加えてＬＬＲ算出部２４を備える。ＬＬＲ算出部２４は、判定シンボルに対応する各ビットの対数尤度比（ビットＬＬＲ）を算出する。算出したビットＬＬＲは、例えば前方誤り訂正（ＦＥＣ）の復号に使用される。
　例えば、ＰＡＭ４方式の４つの値、０、１、２、３に対して２ビット００、０１、１１、１０が割り当てられているとする。ここで、２ビットのうち左側のビットをＭＳＢ（Most Significant Bit）、右側のビットをＬＳＢ（Least Significant Bit）とすると、ＭＳＢ及びＬＳＢそれぞれに対するビットＬＬＲの値は以下の式により算出される。
Figure JPOXMLDOC01-appb-M000015
　ここでＰ０からＰ３の値は、各シンボル値における尤度であり、以下の式で表される。
Figure JPOXMLDOC01-appb-M000016
　ここで、σは雑音のパワーである。また、ＭＳＢ及びＬＳＢそれぞれに対するビットＬＬＲの値は、以下の式によっても簡易に算出することができる。
Figure JPOXMLDOC01-appb-M000017
　また、第４の実施形態において、候補フィルタ処理値ｌが１つのみである場合、各シンボル値における尤度は以下の式により算出される。
Figure JPOXMLDOC01-appb-M000018
　また、このときビットＬＬＲの値は、以下の式によって簡易に算出することができる。
Figure JPOXMLDOC01-appb-M000019
〈コヒーレント検波における実施形態〉
　図１３は、コヒーレントデジタル信号処理装置５の構成を示す図である。コヒーレントデジタル信号処理装置５は、デジタル信号処理装置４を４つ備える。コヒーレントデジタル信号処理装置５は、コヒーレント検波において使用される。このとき、光受信器２はコヒーレント受信器である。デジタル信号処理装置４に入力されるデジタル信号は、Ｘ偏波及びＹ偏波それぞれの同相成分（Ｉ成分）、直交成分（Ｑ成分）に対応する４つのデジタル信号である。デジタル等化部１０は、入力されるデジタル信号に対して、波形等化処理を行う。波形等化処理は例えば、波長分散補償、ＭＩＭＯ適応等化、周波数オフセット補償、キャリア位相推定である。デジタル等化部１０で波形等化処理が行われた後は、デジタル等化部１０から４つの受信シンボルが出力される。４つの受信シンボルはそれぞれデジタル信号処理装置４に入力され、第１の実施形態と同様に処理され、判定シンボルが決定される。
　コヒーレントデジタル信号処理装置５が備えるデジタル信号処理装置４は、第１の実施形態に係るデジタル信号処理装置４に限られない。例えば、コヒーレントデジタル信号処理装置５は、上記説明した第２から第５の実施形態に係るデジタル信号処理装置４を備えてもよい。
　以上、図面を参照してこの発明の一実施形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、この発明の要旨を逸脱しない範囲内において様々な設計変更等をすることが可能である。
１…光信号復調器、２…光受信器、３…ＡＤ変換器、４…デジタル信号処理装置、５…コヒーレントデジタル信号処理装置、１０…デジタル等化部、１２…波形整形フィルタ部、１４…候補シンボル生成部、１６…伝送路模擬フィルタ部、１８…遷移尤度算出部、２０…シンボル尤度算出部、２２…判定シンボル決定部、１０２、１２２、１６２…遅延器、１０４、１２４、１６４…乗算器、１０６、１２６、１６６…加算器

Claims (8)

  1. 　受信信号を等化処理して生成される受信シンボルに対して、デジタルフィルタ処理を実行し、実行結果を出力する波形整形フィルタ部と、
    　前記受信信号の変調前の送信シンボルとして想定される候補シンボルを生成する候補シンボル生成部と、
    　前記候補シンボル及び過去に送信シンボルであると判定された判定シンボルに対して、デジタルフィルタ処理を実行し、実行結果を出力する伝送路模擬フィルタ部と、
    　前記波形整形フィルタ部の出力及び前記伝送路模擬フィルタ部の出力に基づいて、前記受信シンボルが表すシンボル値の尤度を算出するシンボル尤度算出部と、
    　前記シンボル尤度算出部により算出された前記シンボル値の尤度に基づいて、送信シンボルを判定するシンボル判定部と、
    　を備える、
    　デジタル信号処理装置。
  2. 　前記シンボル判定部は、前記シンボル値の尤度に基づいて、どのシンボル値が受信シンボルであるかを示すシンボル順位を決定し、
    　前記候補シンボル生成部は、前記シンボル順位に基づいて前記候補シンボルを生成する、
    　請求項１に記載のデジタル信号処理装置。
  3. 　前記受信シンボルに基づいてシンボル候補値を決定するシンボル軟判定部と、
    　をさらに備え、
    　前記候補シンボル生成部は、前記シンボル候補値を用いて前記候補シンボルを生成する、
    　請求項１に記載のデジタル信号処理装置。
  4. 　前記波形整形フィルタ部及び前記伝送路模擬フィルタ部は、前記シンボル尤度算出部により算出されるシンボル値の尤度が大きくなるようにタップ係数を変化させる、
    　請求項１から３のいずれか一項に記載のデジタル信号処理装置。
  5. 　受信シンボルに対して、デジタルフィルタ処理を実行し、実行結果を出力する波形整形フィルタ部と、
    　過去の受信シンボルの推定値である判定シンボルに対して、デジタルフィルタ処理を実行し、実行結果を出力する伝送路模擬フィルタ部と、
    　前記波形整形フィルタ部の出力及び前記伝送路模擬フィルタ部の出力に基づいて算出される受信シンボル推定値に対し、閾値判定に基づく硬判定を行うことで送信シンボルを判定するシンボル判定部と、
    　を備えるデジタル信号処理装置。
  6. 　前記波形整形フィルタ部のタップ数は、前記伝送路模擬フィルタ部のタップ数以上である、請求項１に記載のデジタル信号処理装置。
  7. 　前記判定シンボルに対応する各ビットに対する対数尤度比を算出するＬＬＲ算出部を備える、
    　請求項１に記載のデジタル信号処理装置。
  8. 　請求項１から７のいずれか一項に記載のデジタル信号処理装置を４つ備え、
    　４つの前記デジタル信号処理装置にはそれぞれ受信信号のＸ偏波Ｉチャネル成分、Ｘ偏Ｑチャネル成分、Ｙ偏波Ｉチャネル成分、Ｙ偏波Ｑチャネル成分に対応する受信シンボルが入力される、コヒーレントデジタル信号処理装置。
PCT/JP2021/015841 2021-04-19 2021-04-19 デジタル信号処理装置及びコヒーレントデジタル信号処理装置 WO2022224296A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2021/015841 WO2022224296A1 (ja) 2021-04-19 2021-04-19 デジタル信号処理装置及びコヒーレントデジタル信号処理装置
JP2023515883A JPWO2022224296A1 (ja) 2021-04-19 2021-04-19

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/015841 WO2022224296A1 (ja) 2021-04-19 2021-04-19 デジタル信号処理装置及びコヒーレントデジタル信号処理装置

Publications (1)

Publication Number Publication Date
WO2022224296A1 true WO2022224296A1 (ja) 2022-10-27

Family

ID=83723587

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/015841 WO2022224296A1 (ja) 2021-04-19 2021-04-19 デジタル信号処理装置及びコヒーレントデジタル信号処理装置

Country Status (2)

Country Link
JP (1) JPWO2022224296A1 (ja)
WO (1) WO2022224296A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6493409B1 (en) * 1998-11-03 2002-12-10 Broadcom Corporation Phase detectors in carrier recovery for offset QAM and VSB
JP2006140910A (ja) * 2004-11-15 2006-06-01 Matsushita Electric Ind Co Ltd 波形等化方法、波形等化器、無線装置及び無線通信システム
JP2020077934A (ja) * 2018-11-06 2020-05-21 日本電信電話株式会社 光伝送システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6493409B1 (en) * 1998-11-03 2002-12-10 Broadcom Corporation Phase detectors in carrier recovery for offset QAM and VSB
JP2006140910A (ja) * 2004-11-15 2006-06-01 Matsushita Electric Ind Co Ltd 波形等化方法、波形等化器、無線装置及び無線通信システム
JP2020077934A (ja) * 2018-11-06 2020-05-21 日本電信電話株式会社 光伝送システム

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MASUDA AKIRA; TANIGUCHI HIROKI; YAMAMOTO SHUTO; OGISO YOSHIHIRO; FUKUTOKU MITSUNORI: "96-Gbaud PAM-4 Transmission with 1 sample/symbol under 22-GHz Bandwidth Limitation Using NL-MLSE Based on Third-Order Volterra Filter", 2018 EUROPEAN CONFERENCE ON OPTICAL COMMUNICATION (ECOC), IEEE, 23 September 2018 (2018-09-23), pages 1 - 3, XP033447790, DOI: 10.1109/ECOC.2018.8535509 *
TANIGUCHI, HIROKI ET AL.: "0-band 255-Gbps PAM-8 transmission demonstration applied with maximum likelihood sequence estimation in nonlinear", LECTURE PROCEEDINGS 2 OF THE 2019 COMMUNICATION SOCIETY CONFERENCE OF IEICE, 27 August 2019 (2019-08-27), pages 126 *

Also Published As

Publication number Publication date
JPWO2022224296A1 (ja) 2022-10-27

Similar Documents

Publication Publication Date Title
CN109328451B (zh) 用于预编码超奈奎斯特信令的系统和方法
US8233809B2 (en) Polarization independent frequency domain equalization (FDE) for chromatic dispersion (CD) compensation in PolMux coherent systems
JP5886984B2 (ja) 光受信装置および位相サイクルスリップ低減方法
Jana et al. Pre-equalized faster-than-Nyquist transmission
JP6040288B1 (ja) 光データ伝送システム
US20130287390A1 (en) Digital filter device, digital filtering method and control program for the digital filter device
US9059889B2 (en) Polar multi-symbol delay detector for carrier phase and frequency recovery for coherent transmission
WO2020233537A1 (en) Method and apparatus for nonlinear compensation in coherent optical links
CN110061761B (zh) 信号均衡方法及装置、光接收机
US11967996B2 (en) Frequency domain equalization method, equalizer, optical receiver, and system
CN113169751B (zh) 用于窄带滤波信号的噪声白化后补偿的高效实现
US11706065B2 (en) Symbol judgement apparatus and symbol judgement method
JP2017092739A (ja) 伝送装置、受信装置、伝送システム及び変調方法
WO2022224296A1 (ja) デジタル信号処理装置及びコヒーレントデジタル信号処理装置
US11855699B2 (en) Optical transmission system, optical transmitting apparatus and optical receiving apparatus
CN110740105A (zh) 信号处理方法和装置
US20230097741A1 (en) Optical receiving apparatus and optical receiving method
KR20050000748A (ko) 디지털 방송 수신기의 등화 장치 및 등화 방법
CN111869157B (zh) 用于数据传输系统中的定时恢复装置和定时恢复方法
US9432128B2 (en) Receiver for optical transmission system
US20220029707A1 (en) Optical transmitting system, optical transmitting apparatus, optical receiving apparatus and transfer function estimating method
CN115173950B (zh) 数据中心光互连系统及方法
JP5713776B2 (ja) 予等化光送信機
WO2023179850A1 (en) Equalisation module for a digital receiver
JP2010233212A (ja) Ｍｉｍｏ受信装置及びｍｉｍｏ受信方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21937795

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023515883

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21937795

Country of ref document: EP

Kind code of ref document: A1