WO2022106114A1 - Teilnehmerstation für ein serielles bussystem und verfahren zur kommunikation in einem seriellen bussystem - Google Patents

Teilnehmerstation für ein serielles bussystem und verfahren zur kommunikation in einem seriellen bussystem Download PDF

Info

Publication number
WO2022106114A1
WO2022106114A1 PCT/EP2021/077638 EP2021077638W WO2022106114A1 WO 2022106114 A1 WO2022106114 A1 WO 2022106114A1 EP 2021077638 W EP2021077638 W EP 2021077638W WO 2022106114 A1 WO2022106114 A1 WO 2022106114A1
Authority
WO
WIPO (PCT)
Prior art keywords
bit
bus
control device
subscriber station
communication control
Prior art date
Application number
PCT/EP2021/077638
Other languages
English (en)
French (fr)
Inventor
Florian Hartwich
Franz Bailer
Arthur Mutter
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Publication of WO2022106114A1 publication Critical patent/WO2022106114A1/de

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller

Definitions

  • Subscriber station for a serial bus system and method for communication in a serial bus system
  • the present invention relates to a subscriber station for a serial bus system and a method for communication in a serial bus system, which works with a high data rate, as well as great flexibility and great immunity to errors.
  • Bus systems for communication between sensors and control devices should enable the transmission of a large amount of data depending on the number of functions of a technical system or a vehicle. It is often required that the data can be transmitted from the sender to the receiver faster than before and, if necessary, that large data packets can also be transmitted.
  • a bus system In vehicles, a bus system is currently in the introductory phase, in which data is transmitted as messages in the ISO11898-l:2015 standard as a CAN protocol specification with CAN FD.
  • the messages are transmitted between the bus users of the bus system, such as sensors, control units, encoders, etc. To do this, the message is sent on the bus in a frame in which there is a switch between two communication phases.
  • the first communication phase (arbitration) it is negotiated which of the subscriber stations of the bus system is allowed to send its frame to the bus in the subsequent second communication phase (data phase or sending the user data).
  • CAN FD is used by most manufacturers in the first step with 500kbit/s arbitration bit rate and 2 Mbit/s data bit rate in the vehicle. It is therefore necessary to switch back and forth between a slow operating mode and a fast operating mode during transmission on the bus.
  • CAN XL a successor bus system for CAN FD is currently being developed, which is called CAN XL and is currently being standardized by the CAN in Automation (CiA) organization.
  • CAN XL should support high bit rates in the data phase, for example up to 15 Mbit/s or even 20 Mbit/s.
  • transceivers are used whose operating mode can be switched in order to achieve the required high bit rates in the data phase.
  • the bit rate in the arbitration phase remains at around 500 kbit/s to enable arbitration.
  • the transceiver which is currently being standardized for CAN XL, can switch its operating mode.
  • a MICI module is used between a communication control device, in particular its protocol controller, and a transceiver so that no further connection (pin) is required for signaling the operating mode changeover.
  • the communication control device In the case of CAN XL, the communication control device, in particular its protocol controller, signals to the transceiver that the transceiver has to switch its operating mode from slow to fast or from fast to slow.
  • the communication control device In particular its protocol controller, or the downstream MICI module, uses a coding by means of pulse width modulation, which is also called PWM coding.
  • the transceiver performs a PWM decoding in order to be able to drive the individual bits as a differential voltage on the CAN bus.
  • the problem is that the PWM coding in the communication control device and the corresponding PWM decoding in the transceiver require time.
  • the transit time from the sending communication control device to a receiving communication control device is longer during the data phase and an ADH bit at the end of the data phase than during the arbitration phase.
  • a DAS field which is intended for the transition from the data phase to the arbitration phase in a CAN XL frame
  • a subscriber station that is currently only the recipient of a message transmitted via the bus must adapt to the shortened runtime between the synchronizing the sending subscriber station (sending node) and the receiving node.
  • the bit provided for this in the DAS field can end too early due to the runtime reduction. As a result, the receiving node cannot reliably sample this bit under all circumstances and therefore cannot synchronize correctly.
  • the phase error in the receiving node remains, which was caused by the shortened propagation time when switching from the data phase to the arbitration phase.
  • the CAN XL protocol is not functional or reliable and robust communication is not possible.
  • the receiving node it is possible for the receiving node to detect a format error in the frame currently being sent if it has sampled an AH1 bit in the DAS field as a 0. This results in the frame being discarded as invalid in the receiving node. This is a systematic error and means that certain bit rate settings are not possible with CAN XL and other bit rate settings do not work robustly.
  • a subscriber station for a serial bus system and a method for communication in a serial bus system which solve the aforementioned problems.
  • a subscriber station for a serial bus system and a Methods for communication in a serial bus system are provided, in which a high error robustness of the communication can be realized even with a high data rate, without exceptions for certain bit rates, and an increase in the amount of user data per frame.
  • the object is achieved by a subscriber station for a serial bus system having the features of claim 1.
  • the subscriber station has a communication control device for controlling communication between the subscriber station and at least one other subscriber station in the bus system, and for evaluating a signal received from a bus in the bus system, in which the bit time in a first communication phase can differ from a bit time in a second communication phase, wherein the communication control device is configured to sample and evaluate the signal received from the bus, which is based on a transmission signal generated by another subscriber station, according to a predetermined frame, wherein in the predetermined frame a predetermined field that represents a transition from the second communication phase to the indicates the first communication phase, has two bits with the logical value 1 between a rising edge and the subsequent falling edge, the communication control device being configured, after scanning the first bit of the predetermined mth field in the signal received from the bus, on the falling edge following the start of the predetermined field, and wherein the communication controller is configured to sample a frame from the signal received from the bus by the communication
  • the subscriber station described can synchronize itself robustly as a CAN XL receiving node in a DAS field at the end of the data phase.
  • the synchronization is thus no longer dependent on the bit timing configuration or the configuration of a pulse width modulation (PWM) of the transmission signal.
  • PWM pulse width modulation
  • the bit rate switch also works after the second Communication phase (data phase) very reliable in the transition from the second communication phase (data phase) to the first communication phase (arbitration phase).
  • the method carried out by the subscriber station can also be used if there is also at least one CAN subscriber station and/or at least one CAN FD subscriber station in the bus system which sends messages according to the CAN protocol and/or CAN FD protocol.
  • the predetermined field has four bits with the bit time of the first communication phase, the predetermined field having a bit sequence with the logical value 1101.
  • the communication control device can be designed to evaluate the bit in the signal received from the bus, which follows after the synchronization, as the third bit of the predetermined field.
  • the communication controller is designed, after sampling the first bit in the signal received from the bus between the beginning of the field and the subsequent falling edge, the next bit sampled in the signal received from the bus with the logic value 0 and is sampled for at the latest the third bit of the predetermined field than to evaluate the third bit of the predetermined field.
  • the communication control device can be configured to evaluate a frame, which the communication control device has sampled from the signal received from the bus, as faulty if in the signal received from the bus both the second bit and the third bit have the logical value 1 for the predetermined field have been scanned.
  • the communication control device can be designed to evaluate a frame which the communication control device has sampled from the signal received from the bus as erroneous if the first bit of the predetermined field was not sampled as a logic 1.
  • the communication control device is designed to carry out the synchronization as hard synchronization after the first bit of the predetermined field has been scanned.
  • the communication control device is designed to activate the synchronization when scanning the first bit of the predetermined field at the scanning point, so that the communication control device can carry out hard synchronization when the falling edge occurs.
  • the communication control device is designed to activate the synchronization at the end of the first bit of the predetermined field, so that the communication control device can perform hard synchronization when the falling edge occurs.
  • the communication control device is designed to subdivide the bit time of the first communication phase into at least four time quanta, the communication control device being designed to Synchronization on the first falling edge following the sampling of the first bit of the predetermined field, from a time quantum in which the logic value 1 is sampled for a digital received signal to a time quantum in which for a digital received signal the logic value 0 is scanned to execute.
  • the subscriber station may also have a transceiver for sending a transmission signal onto the bus of the bus system and/or for receiving a signal from the bus of the bus system.
  • the communication control device can be configured to generate the transmission signal, with the communication control device also being configured to use pulse width modulation in the transmission signal to signal to the transmission/reception device that the transmission/reception device is changing its operating mode to an operating mode for transmission in the first communication phase or has to switch to a mode for transmission in a second communication phase.
  • the subscriber station can have a signal improvement module for accelerating a transition on the bus in the first communication phase from a dominant bus level to a recessive bus level, which can be overwritten by the dominant bus level, wherein the transceiver can be configured, the signal improvement module additionally for to activate an acceleration of the transition from one of the bus levels of the second communication phase to the recessive level of the first communication phase if the subscriber station is the transmitter of the transmission signal on the bus and the transceiver is switched from an operating mode in which the communication control device in the second communication phase sends the transmission signal to the bus of the bus system, switches to an operating mode in which the communication control device transmits the transmission signal to the bus of the bus system in the first communication phase.
  • the predetermined frame is constructed compatible with CAN FD, with it being negotiated in the first communication phase which of the subscriber stations of the bus system in the subsequent second Communication phase gets an at least temporarily exclusive, collision-free access to the bus.
  • the subscriber station described above can be part of a bus system which also includes a bus and at least two subscriber stations which are connected to one another via the bus in such a way that they can communicate with one another in series.
  • at least one of the at least two subscriber stations is a previously described subscriber station.
  • the aforementioned object is also achieved by a method for communication in a serial bus system according to claim 16.
  • the method is carried out with a subscriber station of the bus system, which has a communication control device, the method having the steps of controlling, with the communication control device, communication between the subscriber station and at least one other subscriber station of the bus system and evaluating a signal received from a bus of the bus system which the bit time in a first communication phase can differ from a bit time in a second communication phase, wherein the communication control device samples and evaluates the signal received from the bus, which is based on a transmission signal generated by another subscriber station, according to a predetermined frame, wherein in the predetermined frame a predetermined field indicating a transition from the second communication phase to the first communication phase, between a rising edge and the following falling edge two or three bits with the 1 has a logic value of 1, wherein the communication controller has a frame which the communication controller has of two bits of logic value 1, wherein the communication controller, after scanning the first bit of the predetermined field in the signal
  • the method offers the same advantages as previously mentioned in relation to the subscriber station.
  • FIG. 1 shows a simplified block diagram of a bus system according to a first exemplary embodiment
  • FIG. 2 shows a diagram to illustrate the structure of a message that can be sent by a subscriber station of the bus system according to the first exemplary embodiment
  • FIG. 3 shows a simplified schematic block diagram of a subscriber station of the bus system according to the first exemplary embodiment
  • 5 shows a time profile of a differential voltage VDIFF of the bus signals CAN-XL_H and CAN-XL_L in the subscriber station according to the first exemplary embodiment
  • 6 to 8 each show a time profile of a signal that occurs when a frame is sent to connections of the subscriber station according to the first exemplary embodiment, when the subscriber station is the sender of the message, when the message is sent, the operating mode of the transmitting/receiving device is switched from a first communication phase is performed to a second communication phase;
  • 9 to 11 each show a time profile of a signal that occurs when a frame is sent to connections of the subscriber station according to the first exemplary embodiment, when the subscriber station is the sender of the message, when the message is sent, the operating mode of the transceiver is switched from the second communication phase is performed to the first communication phase;
  • FIGS. 9 to 11 shows the time profile of signal states which a receiving node sees at its receiving connection as a received signal when another subscriber station is the sender of the message and is generating signals according to FIGS. 9 to 11 in the process;
  • FIGS. 9 to 11 shows the time profile of signal states which a receiving node expects at its receiving connection as a received signal when another subscriber station is the sender of the message and is generating signals according to FIGS. 9 to 11 in the process.
  • bus system 1 shows a bus system 1 as an example, which is designed in particular fundamentally for a CAN bus system, a CAN FD bus system, a CAN XL bus system, and/or modifications thereof, as described below.
  • the bus system 1 can be used in a vehicle, in particular a motor vehicle, an airplane, etc., or in a hospital, etc.
  • the bus system 1 has a large number of subscriber stations 10, 20, 30, which are each connected to a bus 40 with a first bus wire 41 and a second bus wire 42.
  • the bus cores 41, 42 can also be called CAN_H and CAN_L or CAN-XL_H and CAN-XL_L and are used for electrical signal transmission after the dominant level has been coupled in or generation of recessive levels or other levels for a signal in the transmission state.
  • Messages 45, 46 in the form of signals can be transmitted serially between the individual subscriber stations 10, 20, 30 via the bus 40. If an error occurs during communication on the bus 40, as illustrated by the jagged black block arrow in FIG. 1, an error frame 47 (error flag) can optionally be sent.
  • the subscriber stations 10, 20, 30 are, for example, control units, sensors, display devices, etc. of a motor vehicle.
  • the subscriber station 10 has a communication control device 11, a transceiver 12 and a phase error compensation module 15.
  • the subscriber station 20 has a communication control device 21, a transceiver 22 and optionally a phase error compensation module 25.
  • the subscriber station 30 has a communication control device 31, a transmitter/receiver device 32 and a phase error compensation module 35.
  • the transmitter/receiver devices 12, 22, 32 of the subscriber stations 10, 20, 30 are each connected directly to the bus 40, even if this is not illustrated in FIG.
  • the communication control devices 11, 21, 31 are each used to control communication between the respective subscriber station 10, 20, 30 via the bus 40 and at least one other subscriber station of the subscriber stations 10, 20, 30 that are connected to the bus 40.
  • the communication control devices 11, 31 create and read first messages 45, which are modified CAN messages 45, for example.
  • the modified CAN messages 45 are constructed on the basis of a CAN XL format, which is described in more detail with reference to FIG. 2, and in which the respective phase error compensation module 15, 35 is used comes.
  • the communication control devices 11, 31 can also be designed to provide a CAN XL message 45 or a CAN FD message 46 for the transceiver 32 or to receive it from the latter, as required.
  • the respective phase error compensation modules 15, 35 are used.
  • the communication control devices 11, 31 thus create and read a first message 45 or a second message 46, with the first and second message 45, 46 differing in their data transmission standard, namely CAN XL or CAN FD in this case.
  • the communication control device 21 can be designed like a conventional CAN controller according to ISO 11898-1:2015, i.e. like a CAN FD tolerant Classical CAN controller or a CAN FD controller.
  • the phase error compensation module 25 is optionally available, which has the same function as the phase error compensation modules 15, 35.
  • the communication control device 21 creates and reads second messages 46, for example CAN FD messages 46.
  • the CAN FD messages 46 can have a A number of 0 to 64 data bytes can be included, which are also transmitted at a significantly faster data rate than with a classic CAN message.
  • the communication control device 21 is designed like a conventional CAN FD controller.
  • the transceiver 22 can be designed like a conventional CAN transceiver according to ISO 11898-1:2015 or CAN FD transceiver.
  • the transmitting/receiving devices 12, 32 can be designed to provide or receive messages 45 according to the CAN XL format or messages 46 according to the current CAN FD format for the associated communication control device 11, 31 as required.
  • FIG. 2 shows a CAN XL frame 450 for the message 45, as is provided by the communication control device 11 for the transceiver 12 for transmission onto the bus 40.
  • the communication control device 11 creates the frame 450 in the present exemplary embodiment as being compatible with CAN FD, as also illustrated in FIG. 2 .
  • the CAN XL frame 450 for the CAN communication on the bus 40 is divided into different communication phases 451, 452, namely an arbitration phase 451 and a data phase 452.
  • the frame 450 has an arbitration field 453 after a start bit (SOF).
  • SOF start bit
  • SOF start bit
  • an identifier with, for example, bits ID28 to ID18 in the arbitration field 453 is used to negotiate bit by bit between the subscriber stations 10, 20, 30 as to which subscriber station 10, 20, 30 is sending the message 45, 46 with the highest priority wants and therefore gets exclusive access to the bus 40 of the bus system 1 for the next time for sending in the subsequent data phase 452.
  • a physical layer is used as in CAN and CAN-FD.
  • the physical layer corresponds to the physical layer or layer 1 of the well-known OSI model (Open Systems Interconnection model).
  • phase 451 An important point during phase 451 is that the known CSMA/CR method is used, which allows subscriber stations 10, 20, 30 to access the bus 40 simultaneously without the higher-priority message 45, 46 being destroyed. As a result, further bus subscriber stations 10, 20, 30 can be added to the bus system 1 relatively easily, which is very advantageous.
  • the consequence of the CS MA/CR method is that there must be so-called recessive states on the bus 40 which can be overwritten by other subscriber stations 10, 20, 30 with dominant states on the bus 40. In the recessive state, the individual subscriber stations 10, 20, 30 have high-impedance conditions, which, in combination with the parasites of the bus wiring, results in longer time constants. This leads to a limitation of the maximum bit rate of today's CAN FD physical layer to around 2 megabits per second in real vehicle use.
  • the user data of the CAN-XL frame or the message 45 from the data field 455 and the checksum field 456 are sent. This is followed by the DAS field 1520, which is used to switch from the data phase 452 back to the data phase 451.
  • a sender of the message 45 does not start sending bits of the data phase 452 to the bus 40 until the subscriber station 10 as the sender has won the arbitration and the subscriber station 10 as the sender thus has exclusive access to the bus 40 of the bus system 1 for sending .
  • the following deviating properties can be realized in the bus system with CAN XL compared to CAN or CAN FD: a) Adoption and, if necessary, adaptation of proven properties that are responsible for the robustness and user-friendliness of CAN and CAN FD, in particular frame structure with identifier and arbitration according to the CSMA/CR method, b) increasing the net data transmission rate, in particular to around 10 megabits per second, c) increasing the size of the user data per frame, in particular to around 2kbyte or any other value.
  • the subscriber station 10 in the arbitration phase 451 the subscriber station 10 partially uses a format known from CAN/CAN-FD in accordance with ISO11898-1:2015 as the first communication phase, in particular up to the FDF bit (inclusive).
  • the subscriber station uses 10 from the FDF bit in the first communication phase and in the second communication phase, the data phase 452, a CAN XL format, which is described below.
  • CAN XL and CAN FD are compatible.
  • the res bit known from CAN FD which is referred to below as the XLF bit, is used to switch from the CAN FD format to the CAN XL format. Therefore, the frame formats of CAN FD and CAN XL are the same up to the res bit or XLF bit.
  • a receiver only recognizes the format in which the frame 450 is sent from the res bit.
  • a CAN XL subscriber station in this case subscriber stations 10, 30, also supports CAN FD.
  • CAN XL extended frame format is optionally possible, in which an identifier (identifier) with 29 bits is used.
  • this extended frame format is identical to the well-known CAN FD extended frame format from ISO11898-l:2015.
  • the frame 450 from the SOF bit up to and including the FDF bit is identical to the CAN FD Base Frame Format according to ISO11898-1:2015. Therefore, the known structure is not explained further here. Bits shown with a heavy dash on their bottom line in Figure 2 are sent in frame 450 as dominant or '0'. Bits shown with a heavy dash on their top line in Figure 2 are sent in frame 450 as recessive or '1'. In the CAN XL data phase 452, symmetrical '1' and '0' levels are used instead of recessive and dominant levels.
  • the dynamic bit stuffing rule of CAN FD applies up to before the FDF bit in the arbitration field 453, so that an inverse stuff bit is to be inserted after 5 identical bits in a row.
  • a fixed stuffing rule applies in the data phase 452 up to before the FCP field, so that a fixed stuff bit is to be inserted after a fixed number of bits.
  • a number of 2 or more bits can be inserted as fixed stuff bits.
  • the XLF bit right after the FDF bit is the XLF bit, which corresponds in position to the "res bit" in the CAN FD Base Frame Format, as mentioned earlier. If the XLF bit is sent as 1, i.e. recessive, it identifies frame 450 as a CAN XL frame. For a CAN FD frame, the communication control device 11 sets the XLF bit as 0, ie dominant.
  • a resXL bit which is a dominant bit for future use.
  • the resXL must be sent as 0, i.e. dominant.
  • the resXL bit could be defined the other way around, meaning that it must be sent as 1, i.e. recessive. In this case, the receiving subscriber station goes into the protocol exception state if the resXL bit is dominant.
  • the resXL bit is followed in frame 450 by an ADS (arbitration data switch) sequence, in which a predetermined bit sequence is encoded.
  • ADS automatic data switch
  • This bit sequence allows a simple and safe switching from the bit rate of the arbitration phase 451 (arbitration bit rate) to the bit rate of the data phase 452 (data bit rate).
  • the first bit of the ADS field 1510 is the ADH bit.
  • the operating mode of the transceiver 12, 32 is switched within the ADH bit.
  • the ADH bit is sent as a logical 1 on the bus at least in its last part, for example the last 50% of the bit.
  • the ADH bit is the last bit of the arbitration phase 451.
  • the three following bits DH1, DH2 and DL1 are already sent at the data bit rate.
  • the bits DH1, DH2 and DL1 in CAN XL are short bits of the data phase 452.
  • the bits DH1 and DH2 each have the logic value 1.
  • the last bit is the bit DL1, which has the logic value 0.
  • the ADS Field 1510 is used to transition from the first communication phase 451 to the second communication phase 452 .
  • the ADS sequence is followed in the frame 450 by an SDT field which identifies the content of the data field 455 .
  • the content of the SDT field indicates what type of information is contained in the data field 455. For example, the SDT field indicates whether data field 455 contains an "Internet Protocol" (IP) frame, or a tunneled Ethernet frame, or something else.
  • IP Internet Protocol
  • the SDT field is followed by a SEC field which indicates whether or not the frame 450 is secured with the CAN security protocol.
  • the SEC field is 1 bit wide and, like the SDT field, has the function of specifying what type of information is contained in the data field 455.
  • a DLC field follows the SEC field.
  • the number of data bytes in data field 455 can have any value from 1 to the maximum number of bytes of data field 455 or data field length.
  • an SBC bit count (stuff bit count) field This field specifies the number of dynamic stuff bits sent in arbitration field 453.
  • a receiving node uses the information of the SBC bit count field to check whether the receiving node has received the correct number of dynamic stuff bits.
  • the SBC bit counter field is followed by a preamble checksum PCRC, which is also called preface CRC.
  • the preamble checksum PCRC is a checksum to protect the frame format of frame 450, i.e. all variable bits from the beginning of frame 450 with the SOF bit to the beginning of the preamble checksum PCRC, including all dynamic and optionally the fixed stuff bits up to the beginning of the Preamble checksum PCRC.
  • the length of the preamble checksum PCRC and thus of the checksum polynomial according to the cyclic redundancy check (CRC) must be selected according to the desired Hamming distance.
  • VCID Virtual CAN Bus ID
  • the VCID field is 1 byte in length.
  • the VCID field contains the number of a virtual CAN bus.
  • the AF field has a length of 32 bits.
  • An address or other value for acceptance filtering is included in the AF field.
  • the field AF is followed in the frame 450 by the data field 455 (data field).
  • the data field 455 consists of P bytes B, where P is encoded in the DLC field as previously described. P is a natural number greater than or equal to 1.
  • the data field 455 in the frame 450 is followed by the checksum field 456 with a frame checksum FCRC and an FCP field.
  • the frame checksum FCRC consists of the bits of the frame checksum FCRC, which has 32 bits, for example.
  • the length of the frame checksum FCRC and thus of the CRC polynomial should be selected according to the desired Hamming distance.
  • the frame checksum FCRC secures the entire frame 450. Alternatively, only the data field 455 is secured with the frame checksum FCRC.
  • the FCP field consists of 4 bits with the bit sequence 1100 in particular.
  • a receiving node uses the FCP field to check whether the receiving node is bit-synchronous with the sending data stream is. In addition, a receiving node synchronizes to the falling edge in the FCP field.
  • the frame termination field 457 follows the FCP field.
  • the frame termination field 457 consists of two fields, namely the DAS field 1520 and the acknowledgment field or ACK field with at least one bit ACK and the bit ACK-Dlm.
  • the DAS field 1520 contains the DAS (Data Arbitration Switch) sequence in which a predetermined bit sequence is encoded.
  • the bit sequence DAH, AH1, ALI allows a simple and safe switching from the data bit rate of the data phase 452 to the arbitration bit rate of the arbitration phase 451.
  • the operating mode of the transceiver 12, 32 optionally from an operating mode FAST switched to SLOW mode.
  • DAS field 1520 in Figure 2 has bits DAH, AHI, ALI, AH2.
  • Bit AH2 is used to offset the acknowledgment field (ACK).
  • the DAS field 1520 has at least three bits. In the example of FIG. 2, the bit sequence of the sequence DAS has an arbitration bit DAH and an arbitration bit AH1, each having a logic 1 value.
  • the physical layer ie the operating mode of the transceiver 12, 32, is switched over from FAST_TX or FAST_RX to SLOW within the DAH bit.
  • Bit AH1 is followed by bit ALI (logical 0) and bit AH2 (logical 1).
  • the two bits DAH and AH1 ensure that there is enough time for the operating mode switchover of the transceiver 11 and that all subscriber stations 10, 30 have a recessive level of significantly more than one arbitration bit time before the edge at the beginning of the AL2 bit ( logical 0) see. This ensures reliable synchronization of the subscriber stations of the bus system, which are currently being reintegrated into communication on the bus.
  • the sequence of the DAS field 1520 is followed by the acknowledgment field (ACK).
  • Bits for acknowledging or not acknowledging correct receipt of frame 450 are provided in the acknowledgment field.
  • an ACK bit which may alternatively be referred to as an ACK slot and optionally having more than one bit, and an ACK dlm bit are provided.
  • a NACK bit and a NACK dlm bit must be present.
  • the receiving subscriber stations 10, 30 send the ACK bit as dominant if they have received the frame 450 correctly.
  • the sending subscriber station sends the ACK bit as recessive.
  • the ACK bit or the ACK slot is thus a placeholder for feedback(s) from the receiving node.
  • the bit originally sent in the frame 450 onto the bus 40 can be overwritten by the receiving subscriber stations 10, 30.
  • the ACK dlm bit is sent as a recessive bit, which is used to separate from other fields.
  • the NACK bit and the NACK-dlm bit are used so that a receiving subscriber station can signal incorrect reception of the frame 450 on the bus 40.
  • the function of the bits is like that of the ACK bit and the ACK dlm bit.
  • end field (EOF End of Frame).
  • the end of field (EOF) bit sequence is used to identify the end of frame 450 .
  • the end field (EOF) causes a number of 8 recessive bits to be sent at the end of the frame 450 . This is a bit sequence that cannot occur within frame 450. As a result, the end of the frame 450 can be reliably recognized by the subscriber stations 10, 20, 30.
  • the end field (EOF) has a length that differs depending on whether a dominant bit or a recessive bit was seen in the ACK bit. If the sending subscriber station has received the ACK bit as dominant, then the end field (EOF) has a number of 7 recessive bits. Otherwise the end field (EOF) is only 5 recessive bits long.
  • interframe space (IFS) which is not shown in FIG.
  • IFS interframe spacing
  • Fig. 3 shows the basic structure of the subscriber station 10 with the communication control device 11, the transceiver 12 and the phase error compensation module 15, which is part of Communication control device 11 is.
  • Subscriber station 30 is constructed in a manner similar to that shown in FIG. 3, but phase error compensation module 35 according to FIG. Therefore, the subscriber station 30 will not be described separately.
  • ASIC application-specific integrated circuit
  • SBC system basis -Chip
  • an energy supply device 17 is installed, which supplies the transceiver 12 with electrical energy.
  • the energy supply device 17 usually supplies a voltage CAN_Supply of 5 V. However, depending on the requirement, the energy supply device 17 can supply a different voltage with a different value. Additionally or alternatively, the energy supply device 17 can be designed as a current source.
  • the phase error compensation module 15 has an insertion block 151, which inserts a predetermined DAS field 1520 and optionally also the ADS field 1510 of FIG. 2 into the frame 450, and a signaling block 152.
  • the blocks 151, 152 are described in more detail below .
  • the transmitter/receiver device 12 also has a transmitter module 121 and a receiver module 122 and optionally a signal improvement module 125. Even if the transmitter/receiver device 12 is always referred to below, it is alternatively possible to install the receiver module 122 in a separate device external to the Provide transmission module 121.
  • the transmission module 121 and the reception module 122 can be constructed as in a conventional transmission/reception device 22 .
  • the transmission module 121 can in particular have at least one operational amplifier and/or one transistor exhibit.
  • the receiving module 122 can in particular have at least one operational amplifier and/or one transistor.
  • the transceiver 12 is connected to the bus 40, more precisely its first bus core 41 for CAN_H or CAN-XL_H and its second bus core 42 for CAN_L or CAN-XL_L.
  • the power supply for the energy supply device 17 for supplying the first and second bus wires 41, 42 with electrical energy, in particular with the voltage CAN supply, takes place via at least one connection 43.
  • the connection to ground or CAN_GND is implemented via a connection 44 .
  • the first and second bus wires 41, 42 are terminated with a terminating resistor 49.
  • the first and second bus wires 41, 42 are connected in the transceiver 12 not only to the transmitter module 121, which is also referred to as a transmitter, but also to the receiver module 122, which is also referred to as a receiver, even if the connection in 3 is not shown for the sake of simplicity.
  • the transmission module 121 converts a transmission signal TXD or TxD from the communication control device 11 into corresponding signals CAN-XL_H and CAN-XL_L for the bus cores 41, 42 and transmits these signals CAN-XL_H and CAN-XL_L to the connections for CAN_H and CAN_L on the bus 40.
  • the reception module 122 forms a reception signal RXD or RxD from the signals CAN-XL_H and CAN-XL_L received from the bus 40 according to FIG. 4 and forwards this to the communication control device 11, as shown in FIG.
  • the transceiver 12 with the receiver module 122 always listens to a transmission of data or messages 45, 46 on the bus 40 in normal operation, regardless of whether the transmit - / receiving device 12 transmitter of the message 45 or not.
  • the signals CAN-XL_H and CAN-XL_L have the dominant and recessive bus levels at least in the arbitration phase 451 401, 402, as known from CAN.
  • a difference signal VDIFF CAN-XL_H-CAN-XL_L forms on the bus 40, which is shown for the arbitration phase 451 in FIG.
  • the individual bits of the signal VDIFF with the bit time t_btl can be recognized in the arbitration phase 451 with a receiving threshold T_a of 0.7 V, for example.
  • the bits of the signals CAN-XL_H and CAN-XL_L are sent faster, ie with a shorter bit time t_bt2, than in the arbitration phase 451. This is described in more detail with reference to FIGS.
  • the signals CAN-XL_H and CAN-XL_L in the data phase 452 thus differ from the conventional signals CAN_H and CAN_L at least in their faster bit rate.
  • the sequence of states 401, 402 for the signals CAN-XL_H, CAN-XL_L in FIG. 4 and the resulting curve of voltage VDIFF in FIG. 5 is only used to illustrate the function of subscriber station 10.
  • the sequence of data states for the bus states 401, 402 is selectable according to need.
  • the SIC function causes the transition of the differential voltage VDIFF on the bus cores from dominant (401 of FIG. 5) to recessive (402 of FIG. 5) to be accelerated in the arbitration phase 451.
  • the signal enhancement module 125 triggers the SIC function on a 0 to 1 transition at the TXD input of the transceiver 12 .
  • transmit module 121 when it is switched to a first operating mode B_451 (SLOW), transmit module 121 generates, according to Fig. 4, a first data state as bus state 402 with different bus levels for two bus wires 41, 42 of the bus line and a second data state as bus state 401 the same bus level for the two bus cores 41, 42 of the bus line of the bus 40.
  • the transmission module 121 transmits, for the time profiles of the signals CAN-XL_H, CAN-XL_L in a second operating mode B_452_TX (FAST_TX), which includes the data phase 452, the bits with a higher bit rate on the bus 40.
  • the CAN-XL_H and CAN-XL_L signals can also be generated in the data phase 452 with a different physical layer than CAN FD. This allows the bit rate in the data phase 452 to be increased even more than with CAN FD.
  • a subscriber station which is not a sender of frame 450 in data phase 452 sets a third operating mode B_452_RX (FAST_RX) in its transceiver.
  • the communication control device 11 carries out a pulse width modulation (PWM) of the transmission signal TxD.
  • PWM pulse width modulation
  • the communication control device 11 uses one or more PWM symbols per logical bit of the CAN XL frame 450.
  • a PWM symbol consists of two phases, namely a 0-phase and a 1-phase.
  • a PWM symbol is delimited by two equal edges, for example by two rising edges.
  • the phase error compensation module 15 of FIG. 3, in particular its insertion block 151, is used to insert the DAS field 1520 and optionally also the ADS field 1510 of FIG. 2 in the frame 450 when the subscriber station
  • phase error compensation module 10 acts as the sender of frame 450.
  • the phase error compensation module 15, in particular its signaling block 152 can carry out pulse width modulation (PWM), as described below for switching between the operating modes B_451 (SLOW) and B_452_TX (FAST_TX).
  • PWM pulse width modulation
  • Fig. 6 shows the resulting digital transmit signal TxD over time t in the area of switching from the arbitration phase 451 to the data phase 452 of a frame 450, in other words at the transition from phase 451 to phase 452.
  • frame 450 is after the ADS field 1510 is added to the resXL bit.
  • the transmission signal TxD is from the communication control device
  • bit 11 is sent serially to the transceiver 12 as the sender of the frame 450, as described in more detail below.
  • bit ADH the bits of frame 450 have a bit duration t_btl. Beginning with bit DH1, the first bit of data phase 452, the bits of frame 450 have one Bit duration t_bt2. In the example in FIG. 6, the bit duration t_b2 is shorter than the bit duration t_bt1.
  • the ADH bit is sent with the logical value 1 in the present exemplary embodiment.
  • the communication control device 11 for example the phase error compensation module 15, in particular the signaling block 152, carries out the pulse width modulation (PWM) of the transmission signal TxD of FIG. 6 in the ADH bit and in the data phase 452. More precisely, the pulse width modulation (PWM) of the transmission signal TxD of FIG. 6 starts with the ADH bit. In the arbitration phase 451 before the ADH bit, there is no pulse width modulation (PWM) of the transmission signal TxD.
  • PWM pulse width modulation
  • the transceiver 12 Due to the high frequency of the edges of the signal at the TXD connection, the transceiver 12 recognizes that the transceiver 12 should switch from the operating mode B_451 of the arbitration phase to one of the fast operating modes B_452_TX (FAST_TX), B_452_RX (FAST_RX) or should stay there too.
  • the transmitting/receiving device 12 recognizes from the value of the previously transmitted resXL bit whether it should switch to the B_452_TX (FAST_TX) operating mode or the B_452_RX (FAST_RX) operating mode.
  • the transceiver 12 recognizes from the value of the first PWM symbol or the S first PWM symbols to which operating mode it should switch.
  • S is a natural number greater than or equal to 1.
  • the signal at the connection TXD is delayed by a period of time T_V1 compared to the TxD signal due to the PWM coding that has been carried out.
  • the signaling block 152 generates the first S PWM symbols according to the mode in which the transceiver is to be switched. The first S PWM symbols are thus not encoded dependent on the value of the ADH bit.
  • the first S PWM symbols in the transmit node can be used to cause a stepwise transition of the differential voltage VDIFF on the bus 40 from the dominant +2V through the differential voltage VDIFF of +1V for logic 0 in the data phase 452 toward the differential voltage VDIFF of -IV for logic 1 in the data phase 452.
  • the 0 phase is longer than the 1 phase, which corresponds to a logic 0 bit in the data phase 452 in the transmit signal TxD.
  • the 1 phase is longer than the 0 phase, which corresponds to a logic 1 bit.
  • the PWM symbols SB_D0, SB_D1 can be defined differently, in particular exactly the other way around than described above.
  • the first two PWM symbols in the signal at pin TXD have logic value 0 (SB_D0).
  • the transceiver 12, 32 evaluates the first two PWM symbols in order to decide which operating mode the transceiver 12, 32 should switch to.
  • the transmitting/receiving device 12, 32 of the transmitting node should switch to the B_452_TX (FAST_TX) operating mode due to the two PWM symbols with the logic value 0.
  • Switching to the B_452_RX (FAST_RX) operating mode is signaled with at least one other value of the first two PWM symbols in the ADH bit.
  • the communication control device 11 for example the phase error compensation module 15, in particular the signaling block 152, carries out the subsequent pulse width modulation (PWM) of the ADH bit of the transmission signal TxD from Fig. 6 in such a way that all subsequent PWM symbols of the ADH bit with the logical value 1 are sent.
  • PWM pulse width modulation
  • FIG. 8 shows the time profile of a signal TxD_TC that was decoded by the transceiver 12 from the states at the connection TXD from FIG.
  • the transceiver 12 switches its operating mode B_451, in which the frame has 450 bits with the bit duration t_btl, in the bit ADH to the operating mode B_452_TX (FAST_TX) in which the frame has 450 bits with bit duration t_bt2.
  • the bits of the frame 450 can be sent onto the bus 40 with a different physical layer in the B_451 mode than in the B_452_TX mode, as previously described.
  • the transmitting/receiving device 12 thus decodes the states at the connection TXD from FIG. 7 into the signal TxD_TC according to FIG second and last part ADH_1 of the ADH bit in Fig. 8 results in a logical value 1.
  • Each of the PWM symbols SB_D0, SB_D1 at the connection TXD can only be decoded at the end of the respective PWM symbol SB_D0, SB_D1.
  • the decoding in the transceiver 12 thus inserts an additional delay period T_V2 into the signal TxD_TC to be sent serially on the bus 40 .
  • the delay period T_V2 is equal to the period of one symbol length of one of the PWM symbols SB_D0, SB_D1, as shown in FIG.
  • transceiver 12 After transceiver 12 decodes the states at terminal TXD of FIG. 7 into the TxD_TC signal of FIG. 8, transceiver 12 transmits signal TxD_TC onto bus 40 as the differential voltage VDIFF.
  • the differential voltage VDIFF based on the TxD_TC signal can be received by a receiving node on the bus 40 .
  • the associated signal in the receiving node is not shown here.
  • the pulse width modulation (PWM) of the transmission signal TxD ends.
  • Switching from the operating mode B_452_TX (FAST_TX) or the operating mode B_452_RX (FAST_RX) to the operating mode B_451 (SLOW) is signaled by switching off the PWM coding and thus by the absence of the many edges.
  • Fig. 9 shows the resulting digital transmission signal TxD over time t in the area of switching from the data phase 452 of the frame 450 to the arbitration phase 451.
  • the DAS field 1520 is after the bits FCP3, FCP2, FCP1, FCPO inserted.
  • the bits of the frame 450 Up to and including the bit FCPO, the last bit of the data phase 452, the bits of the frame 450 still have the bit duration t_bt2. From the bit DAH, the first bit of the subsequent arbitration phase 451, the bits of the frame 450 have the bit duration t_btl. As already explained with reference to FIG. 6, the bit duration t_b2 in the example described here is shorter than the bit duration t_bt1.
  • the DAH bit and the following AH1 bit are transmitted in the frame 450 with the logical value 1 in the present exemplary embodiment.
  • the communication control device 11 for example the phase error compensation module 15, in particular the signaling block 152, carries out the pulse width modulation (PWM) of the transmission signal TxD from FIG. 9 in the data phase 452.
  • PWM pulse width modulation
  • the delays T_V1, T_V2 occur as a result of the PWM coding and subsequent PWM decoding in the transceiver, as described above.
  • the pulse width modulation (PWM) of the transmission signal TxD from FIG. 9 ends with the FCPO bit, ie before the DAH bit.
  • the arbitration phase 451 ie after the FCPO bit, there is no pulse width modulation (PWM) of the transmission signal TxD according to the signal TXD in FIG.
  • the transmitting/receiving device 12 recognizes from the now lower frequency due to the missing many edges of the signal at the TXD connection that the transmitting/receiving device 12 should switch from the operating mode of the data phase 452 to the operating mode B_451 of the arbitration phase or .to stay there too.
  • the transceiver 12 switches its B_452_TX (FAST_TX) mode of the data phase 452 to the B_451 mode in which the frame has 450 bits with the bit duration t_btl.
  • the physical layer can be switched, as previously described.
  • the phase error compensation module 15 and the phase error compensation modules 25, 35 of the subscriber stations 10, 20, 30 proceed as described below.
  • the receiving node samples the received signal RxD at times t_1, t_2 according to the previous synchronization in the signal RxD_E of FIG.
  • the Sampling time t_l is the sampling time of the DAH bit.
  • the sampling time t_2 is the sampling time of the AH1 bit.
  • the receiving node samples the RxD signal of Figure 12 as the bit sequence DAH, ALI.
  • the phase error compensation module 15, 25, 35 of the receiving node tolerates the absence of the AH1 bit.
  • the communication control device 11 can divide the bit time t_btl into the time quanta TQ1 to TQ8, for example, as shown in FIG. 13 .
  • the duration of a time quantum is determined by the clock frequency used in the communication control device 11 .
  • the duration of a time quanta can be the integer multiple of a clock period, the length of the time quanta being constant in a communication phase.
  • bit time t_btl can be subdivided into at least four time quanta TQ1 to TQ8. Additionally or alternatively, the bit time t_bt2 can be divided into at least four time quanta TQ1 to TQ8.
  • the receiving node activates the hard synchronization at the end of the DAH bit regardless of the value sampled for the DAH bit.
  • the receiving node more precisely its communication control device 11, synchronizes itself after the DAH bit on the first falling edge, in particular from a time quantum in which the logic value 1 is sampled for the RxD signal to a time quantum in which the RxD signal the logical value 0 is sampled. In the example of FIG. 12, this point in time is present at point in time t_SY.
  • a hard synchronization is thus carried out at the edge of the AL1 bit, that is to say a synchronization which can correct any large phase error.
  • the receiving node activates the hard synchronization at the sampling time (sample point) t_l of the DAH bit.
  • hard synchronization is carried out on the edge of the AL1 bit.
  • the edge at said point in time t_SY also defines the start of the AL1 bit. Unlike other synchronizations, it is at this point it is not necessary to sample the logical value 1 at a sampling point t_1, t_2 before the synchronization edge at time t_SY.
  • the first bit, which is then sampled with the logical value 0, is accepted as the AL1 bit.
  • the receiving node tolerates the absence of the AH1 bit.
  • phase error compensation module 15, 25, 35 of the receiving node assumes that the first falling edge after the DAH bit defines the start of the AL1 bit. All receiving nodes are synchronized to the edge at the start of the AL1 bit, which corresponds to time t_SY in FIG.
  • phase error compensation module 15, 25, 35 of the receiving node is designed in such a way that scanning the first two bits after the DAH bit with the logic value 1 is evaluated as a format error. In this case, such a scanned frame is evaluated as erroneous, in particular with regard to the predetermined field, and/or rejected as invalid with regard to the predetermined field.
  • an error frame 47 can be sent to the bus 40 .
  • the DAS field 1520 may have an additional bit between the AH1 bit and the ALL bit which has the logical value 1. Additionally or alternatively, the previously described DAS field 1520 may have more than the four bits described at its end. However, the four bits are advantageous in terms of maximizing the net data rate.
  • At least one of the subscriber stations 10, 20, 30 is designed to ensure that until a stable recessive level is set on the bus 40 at the sampling point t_l of the DAH bit according to FIG.
  • SIC Signal Improvement Capability
  • This first trigger condition for the execution of the SIC function is described previously.
  • the previously described signal enhancement module 125 can be designed to enable a second trigger condition for the execution of the SIC function.
  • the second trigger condition for the execution of the SIC function is a change of the transceiver 12, 22, 32 of the transmitting node from the 452_TX (FAST_TX) operating mode to the B_451 operating mode of the arbitration phase 451, as shown in FIG.
  • the SIC function performed by the signal enhancement module 125 as a result causes the transition from the bus levels of the data phase 452 to the recessive level of the arbitration phase 451 to be accelerated.
  • the second triggering condition for the execution of the SIC function is independent of the way in which the communication control device 11 signals the transceiver to change the operating mode.
  • the receiving nodes can scan the DAH bit as a logical 1.
  • Another advantage of the described configuration of the signal improvement module 125 is that the accelerated transition from the levels of the data phase 452 to the recessive level of the arbitration phase 451 allows the use of larger CAN topologies due to the SIC function.
  • the signal improvement module 125 also makes it possible that the described level transition does not have to be considered separately when designing the topologies. If the operating mode of the transceivers 12, 32 is not to be switched over, there is also no pulse width modulation (PWM) for coding the signaling for the transmission signal TxD of FIG.
  • PWM pulse width modulation
  • the signal that the transceiver 12, 32 drives onto the bus 40 as a differential voltage VDIFF when the transceiver 12, 32 acts as a transmit node is identical to the transmit signal TxD of FIG therefore no decoding takes place either, no one-time phase error T_P is generated between the transmission signal TxD_TC in the transceiver 12, 32 and the transmission signal TxD.
  • the invention can be used in any communication network and/or communication method in which two different communication phases are used in which the bus states that are generated for the different communication phases differ.
  • the invention can be used in the development of other serial communication networks, such as Ethernet and/or 100 Base-Tl Ethernet, fieldbus systems, etc.
  • the bus system 1 can be a communication network in which data can be transmitted serially at two different bit rates. It is advantageous, but not an essential requirement, that in the bus system 1 exclusive, collision-free access by a subscriber station 10, 20, 30 to a common channel is guaranteed at least for certain periods of time.
  • the ADS field 1510 can have more than the named bits ADH to DH2 that were described in the exemplary embodiments.
  • the DAS field 1520 can have more than the mentioned bits DAH to AH2 that were described in the exemplary embodiments.
  • the number and arrangement of the subscriber stations 10, 20, 30 in the bus system 1 of the exemplary embodiments is arbitrary.
  • the number and arrangement of the subscriber stations 10, 20, 30 in the bus system 1 of the exemplary embodiments is arbitrary.
  • the subscriber stations 10, 20, 30 in the bus system 1 of the exemplary embodiments is arbitrary.
  • the arrangement of the subscriber stations 10, 20, 30 in the bus system 1 of the exemplary embodiments is arbitrary.
  • the arrangement of the subscriber stations 10, 20, 30 in the bus system 1 of the exemplary embodiments is arbitrary.
  • the number and arrangement of the subscriber stations 10, 20, 30 in the bus system 1 of the exemplary embodiments is arbitrary.
  • the number and arrangement of the subscriber stations 10, 20, 30 in the bus system 1 of the exemplary embodiments is arbitrary.
  • the subscriber stations 10, 20, 30 in the bus system 1 of the exemplary embodiments is arbitrary.
  • the number and arrangement of the subscriber stations 10, 20, 30 in the bus system 1 of the exemplary embodiments is arbitrary.
  • Subscriber station 20 in the bus system 1 is omitted. It is possible for one or more of the subscriber stations 10 or 30 to be present in the bus system 1. It is conceivable that all the subscriber stations in the bus system 1 are of the same design, ie only subscriber station 10 or only subscriber station 30 are present.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Abstract

Es wird eine Teilnehmerstation (10; 30) für ein serielles Bussystem (1) und ein Verfahren zur Kommunikation in einem seriellen Bussystem (1) bereitgestellt. Die Teilnehmerstation (10; 30) hat eine Kommunikationssteuereinrichtung (11; 31) zum Steuern einer Kommunikation der Teilnehmerstation (10; 20; 30) mit mindestens einer anderen Teilnehmerstation (10; 20; 30) des Bussystems (1) und zur Auswertung eines von einem Bus (40) des Bussystems (1) empfangenen Signals (VDIFF), bei dem sich die Bitzeit (t_bt1) in einer ersten Kommunikationsphase (451) unterscheiden kann von einer Bitzeit (t_bt2) in einer zweiten Kommunikationsphase (452), wobei die Kommunikationssteuereinrichtung (11; 31) ausgestaltet ist, das von dem Bus (40) empfangene Signal (VDIFF), das auf einem von einer anderen Teilnehmerstation (10; 20; 30) erzeugten Sendesignal (TxD_TC) basiert, gemäß einem vorbestimmten Rahmen (450) abzutasten und auszuwerten.

Description

Beschreibung
Teilnehmerstation für ein serielles Bussystem und Verfahren zur Kommunikation in einem seriellen Bussystem
Technisches Gebiet
Die vorliegende Erfindung betrifft eine Teilnehmerstation für ein serielles Bussystem und ein Verfahren zur Kommunikation in einem seriellen Bussystem, das mit hoher Datenrate sowie großer Flexibilität und großer Fehlerrobustheit arbeitet.
Stand der Technik
Bussysteme für die Kommunikation zwischen Sensoren und Steuergeräten, beispielsweise in Fahrzeugen, sollen je nach der Anzahl an Funktionen einer technischen Anlage bzw. eines Fahrzeugs, die Übertragung einer großen Datenmenge ermöglichen. Dabei wird oft gefordert, dass die Daten schneller vom Sender zum Empfänger zu übertragen sind als bisher und bei Bedarf auch große Datenpakete übertragbar sind.
Bei Fahrzeugen ist derzeit ein Bussystem in der Einführungsphase, in welchem Daten als Nachrichten im Standard ISO11898-l:2015 als CAN Protokoll- Spezifikation mit CAN FD übertragen werden. Die Nachrichten werden zwischen den Busteilnehmern des Bussystems, wie Sensor, Steuergerät, Geber, usw., übertragen. Hierfür wird die Nachricht auf den Bus in einem Rahmen gesendet, in dem zwischen zwei Kommunikationsphasen umgeschaltet wird. In der ersten Kommunikationsphase (Arbitration) wird ausgehandelt, welche der Teilnehmerstationen des Bussystems in der nachfolgenden zweiten Kommunikationsphase (Datenphase bzw. Senden der Nutzdaten) ihren Rahmen auf den Bus senden darf. CAN FD wird von den meisten Herstellern im ersten Schritt mit 500kbit/s Arbitrationsbitrate und 2 Mbit/s Datenbitrate im Fahrzeug eingesetzt. Es ist also bei der Übertragung auf dem Bus zwischen einer langsamen Betriebsart und einer schnellen Betriebsart hin und her zu schalten.
Um noch größere Datenraten in der zweiten Kommunikationsphase zu ermöglichen, wird derzeit ein Nachfolgebussystem für CAN FD entwickelt, das CAN XL genannt wird und derzeit bei der Organisation CAN in Automation (CiA) standardisiert wird. CAN XL soll neben dem reinen Datentransport über den CAN-Bus auch andere Funktionen unterstützen, wie funktionale Sicherheit (Safety), Datensicherheit (Security) und Dienstgüte (QoS = Quality of Service). Dies sind elementare Eigenschaften, die in einem autonom fahrenden Fahrzeug benötigt werden.
CAN XL soll in der Datenphase hohe Bitraten unterstützen, beispielsweise bis zu 15 Mbit/s oder sogar 20 Mbit/s. Um dies zu erreichen, werden Sende- Empfangseinrichtungen verwendet, deren Betriebsart sich umschalten lässt, um die geforderten hohen Bitraten in der Datenphase zu erreichen. Dagegen bleibt die Bitrate in der Arbitrationsphase bei ca. 500 kbit/s, um die Arbitration zu ermöglichen. Um besonders hohe Bitraten in der Datenphase verwenden zu können, kann die Sende-Empfangseinrichtung, die derzeit für CAN XL standardisiert wird, ihre Betriebsart umschalten. Damit für die Signalisierung der Betriebsartumschaltung kein weiterer Anschluss (Pin) benötigt wird, wird ein MICI-Modul (MICI = Media Independent CAN Interface) zwischen einer Kommunikationssteuereinrichtung, insbesondere ihrem Protokoll-Controller, und einer Sende-Empfangseinrichtung verwendet.
Bei CAN XL signalisiert die Kommunikationssteuereinrichtung, insbesondere ihr Protokoll-Controller, der Sende-Empfangseinrichtung, dass die Sende- Empfangseinrichtung ihre Betriebsart von langsam nach schnell oder von schnell nach langsam umzuschalten hat. Für die Signalisierung verwendet die Kommunikationssteuereinrichtung, insbesondere ihr Protokoll-Controller, oder das nachgeschaltete MICI-Modul, eine Codierung mittels Pulsweitenmodulation, was auch PWM-Codierung genannt wird. Die Sende-Empfangseinrichtung führt eine PWM-Decodierung durch, um die einzelnen Bits als Differenzspannung auf dem CAN Bus treiben zu können. Problematisch ist, dass die PWM-Codierung in der Kommunikationssteuereinrichtung und die entsprechende PWM-Decodierung in der Sende-Empfangseinrichtung Zeit benötigen. Daher ist die Laufzeit von der sendenden Kommunikationssteuereinrichtung zu einer empfangenden Kommunikationssteuereinrichtung während der Datenphase und einem ADH-Bit am Ende der Datenphase länger als während der Arbitrations- Phase. Während eines DAS- Felds, das beim Übergang von der Datenphase zu der Arbitrationsphase in einem CAN XL-Rahmen vorgesehen ist, muss sich eine Teilnehmerstation, die derzeit nur Empfänger einer über den Bus übertragenen Nachricht ist (Empfangsknoten), auf die verkürzte Laufzeit zwischen der sendenden Teilnehmerstation (Sendeknoten) und dem Empfangsknoten synchronisieren. Das dafür vorgesehene Bit in dem DAS- Feld kann jedoch aufgrund der Laufzeitverkürzung zu früh enden. Dadurch kann der Empfangsknoten dieses Bit nicht unter allen Umständen sicher abtasten und so auch nicht richtig synchronisieren.
Als Folge davon bleibt der Phasenfehler im Empfangsknoten bestehen, der durch die verkürzte Laufzeit beim Umschalten von der Datenphase in die Arbitrationsphase entstanden ist. Dadurch ist das CAN XL Protokoll nicht funktionsfähig bzw. keine zuverlässige und robuste Kommunikation möglich.
Noch dazu ist es möglich, dass der Empfangsknoten einen Formatfehler des derzeit gesendeten Rahmens erkennt, wenn er ein AHl-Bit in dem DAS-Feld als 0 abgetastet hat. Dies führt dazu, dass der Rahmen in dem Empfangsknoten als ungültig verworfen wird. Dies ist ein systematischer Fehler und bedeutet, dass gewisse Bitraten- Einstellungen bei CAN XL nicht möglich sind und andere Bitraten- Einstellungen nicht robust funktionieren.
Offenbarung der Erfindung
Daher ist es Aufgabe der vorliegenden Erfindung, eine Teilnehmerstation für ein serielles Bussystem und ein Verfahren zur Kommunikation in einem seriellen Bussystem bereitzustellen, welche die zuvor genannten Probleme lösen. Insbesondere sollen eine Teilnehmerstation für ein serielles Bussystem und ein Verfahren zur Kommunikation in einem seriellen Bussystem bereitgestellt werden, bei welchen auch bei hoher Datenrate, ohne Ausnahmen für gewisse Bitraten, und einer Steigerung der Menge der Nutzdaten pro Rahmen eine große Fehlerrobustheit der Kommunikation realisierbar ist.
Die Aufgabe wird durch eine Teilnehmerstation für ein serielles Bussystem mit den Merkmalen von Anspruch 1 gelöst. Die Teilnehmerstation hat eine Kommunikationssteuereinrichtung zum Steuern einer Kommunikation der Teilnehmerstation mit mindestens einer anderen Teilnehmerstation des Bussystems, und zur Auswertung eines von einem Bus des Bussystems empfangenen Signals, bei dem sich die Bitzeit in einer ersten Kommunikationsphase unterscheiden kann von einer Bitzeit in einer zweiten Kommunikationsphase, wobei die Kommunikationssteuereinrichtung ausgestaltet ist, das von dem Bus empfangene Signal, das auf einem von einer anderen Teilnehmerstation erzeugten Sendesignal basiert, gemäß einem vorbestimmten Rahmen abzutasten und auszuwerten, wobei in dem vorbestimmten Rahmen ein vorbestimmtes Feld, das einen Übergang von der zweiten Kommunikationsphase in die erste Kommunikationsphase anzeigt, zwischen einer steigenden Flanke und der darauffolgenden fallenden Flanke zwei Bits mit dem logischen Wert 1 hat, wobei die Kommunikationssteuereinrichtung ausgestaltet ist, nach Abtasten des ersten Bits des vorbestimmten Felds in dem von dem Bus empfangenen Signal, an der auf den Beginn des vorbestimmten Felds folgenden fallenden Flanke eine Synchronisation auszuführen, und wobei die Kommunikationssteuereinrichtung ausgestaltet ist, einen Rahmen, den die Kommunikationssteuereinrichtung aus dem von dem Bus empfangenen Signal abgetastet hat, auch dann als vorbestimmten Rahmen und daher als gültig in Bezug auf das vorbestimmte Feld zu bewerten, wenn in dem von dem Bus empfangenen Signal vor der Synchronisation nicht der logische Wert 1 für das zweite Bit des vorbestimmten Felds abgetastet wurde.
Die beschriebene Teilnehmerstation kann sich als CAN XL Empfangsknoten in einem DAS- Feld am Ende der Datenphase robust synchronisieren. Die Synchronisation ist damit nicht mehr abhängig von der Bit-Timing- Konfiguration oder der Konfiguration einer Pulsweitenmodulation (PWM) des Sendesignals. Dabei funktioniert auch die Bitraten-Umschaltung nach der zweiten Kommunikationsphase (Datenphase) bei dem Übergang von der zweiten Kommunikationsphase (Datenphase) zu der ersten Kommunikationsphase (Arbitrationsphase) sehr zuverlässig.
Mit der Teilnehmerstation wird damit eine zuverlässige und robuste Kommunikation mit CAN XL erst ermöglicht. Dies gilt auch bei extremer Einstellung der Systemparameter, wie Takttoleranz, PWM-Symbollänge, Bit- Timing- Einstellung oder sonstiger Parameter des Bussystems.
Vorteilhaft ist außerdem, dass die beschriebene Ausgestaltung der Teilnehmerstation zur Lösung der zuvor genannten Aufgabe unaufwändig und damit kostengünstig realisierbar ist.
Somit ist es mit der Teilnehmerstation in dem Bussystem möglich, in einer ersten Kommunikationsphase eine von CAN bekannte Arbitration beizubehalten und dennoch die Übertragungsrate gegenüber CAN oder CAN FD nochmals beträchtlich zu steigern.
Das von der Teilnehmerstation durchgeführte Verfahren kann auch zum Einsatz kommen, wenn in dem Bussystem auch mindestens eine CAN-Teilnehmerstation und/oder mindestens eine CAN FD Teilnehmerstation vorhanden ist, die Nachrichten nach dem CAN-Protokoll und/oder CAN FD Protokoll senden.
Vorteilhafte weitere Ausgestaltungen der Teilnehmerstation sind in den abhängigen Ansprüchen angegeben.
Gemäß einer Ausgestaltung hat das vorbestimmte Feld vier Bits mit der Bitzeit der ersten Kommunikationsphase, wobei das vorbestimmte Feld eine Bitfolge mit dem logischen Wert 1101 hat.
Hierbei kann die Kommunikationssteuereinrichtung gemäß einem Ausführungsbeispiel ausgestaltet sein, das nach der Synchronisation folgende Bit in dem von dem Bus empfangenen Signal als das dritte Bit des vorbestimmten Felds auszuwerten. Möglicherweise ist die Kommunikationssteuereinrichtung ausgestaltet, nach dem Abtasten des ersten Bits in dem von dem Bus empfangenen Signal zwischen dem Beginn des Felds und der darauffolgenden fallenden Flanke, das nächste Bit, das in dem von dem Bus empfangenen Signal mit dem logischen Wert 0 abgetastet wird und für spätestens das dritte Bit des vorbestimmten Felds abgetastet wird, als das dritte Bit des vorbestimmten Felds auszuwerten.
Die Kommunikationssteuereinrichtung kann ausgestaltet sein, einen Rahmen, den die Kommunikationssteuereinrichtung aus dem von dem Bus empfangenen Signal abgetastet hat, als fehlerhaft zu bewerten, wenn in dem von dem Bus empfangenen Signal sowohl das zweite Bit als auch das dritte Bit mit dem logischen Wert 1 für das vorbestimmte Feld abgetastet wurden.
Die Kommunikationssteuereinrichtung kann ausgestaltet sein, einen Rahmen, den die Kommunikationssteuereinrichtung aus dem von dem Bus empfangenen Signal abgetastet hat, als fehlerhaft zu bewerten, wenn das erste Bit des vorbestimmten Felds nicht als logisch 1 abgetastet wurde.
Gemäß einer Ausgestaltung ist die Kommunikationssteuereinrichtung ausgestaltet, die Synchronisation nach dem Abtasten des ersten Bits des vorbestimmten Felds als Hartsynchronisation durchzuführen.
Gemäß einer Variante ist die Kommunikationssteuereinrichtung ausgestaltet, die Synchronisation beim Abtasten des ersten Bits des vorbestimmten Felds am Abtastpunkt zu aktivieren, so dass die Kommunikationssteuereinrichtung beim Auftreten der fallenden Flanke eine Hartsynchronisation durchführen kann.
Gemäß einer anderen Variante ist die Kommunikationssteuereinrichtung ausgestaltet, die Synchronisation am Ende des ersten Bits des vorbestimmten Felds zu aktivieren, so dass die Kommunikationssteuereinrichtung beim Auftreten der fallenden Flanke eine Hartsynchronisation durchführen kann.
Denkbar ist, dass die Kommunikationssteuereinrichtung ausgestaltet ist, die Bitzeit der ersten Kommunikationsphase in mindestens vier Zeitquanten zu unterteilen, wobei die Kommunikationssteuereinrichtung ausgestaltet ist, die Synchronisation auf die erste fallende Flanke, die nach dem Abtasten des ersten Bits des vorbestimmten Felds folgt, von einem Zeitquantum, in dem für ein digitales Empfangssignal der logische Wert 1 abgetastet wird, zu einem Zeitquantum, in dem für ein digitales Empfangssignal der logische Wert 0 abgetastet wird, auszuführen.
Möglicherweise hat die Teilnehmerstation zudem eine Sende- /Empfangseinrichtung zum Senden eines Sendesignals auf den Bus des Bussystems und/oder zum Empfangen eines Signals von dem Bus des Bussystems. Hierbei kann die Kommunikationssteuereinrichtung ausgestaltet sein, das Sendesignal zu erzeugen, wobei die Kommunikationssteuereinrichtung zudem ausgestaltet ist, der Sende-/Empfangseinrichtung mittels Pulsweitenmodulation in dem Sendesignal zu signalisieren, dass die Sende- /Empfangseinrichtung ihre Betriebsart in eine Betriebsart zum Senden in der ersten Kommunikationsphase oder in eine Betriebsart zum Senden in einer zweiten Kommunikationsphase umzuschalten hat.
Noch dazu kann die Teilnehmerstation ein Signalverbesserungsmodul aufweisen zum Beschleunigen eines Übergangs auf dem Bus in der ersten Kommunikationsphase von einem dominanten Buspegel zu einem rezessiven Buspegel, der von dem dominanten Buspegel überschreibbar ist, wobei die Sende-/Empfangseinrichtung ausgestaltet sein kann, das Signalverbesserungsmodul zusätzlich für eine Beschleunigung des Übergangs von einem der Buspegel der zweiten Kommunikationsphase zu dem rezessiven Pegel der ersten Kommunikationsphase zu aktivieren, wenn die Teilnehmerstation Sender des Sendesignals auf den Bus ist und die Sende- /Empfangseinrichtung von einer Betriebsart, in welcher die Kommunikationssteuereinrichtung in der zweiten Kommunikationsphase das Sendesignal auf den Bus des Bussystems sendet, in eine Betriebsart schaltet, in welcher die Kommunikationssteuereinrichtung in der ersten Kommunikationsphase das Sendesignal auf den Bus des Bussystems sendet.
Möglich ist, dass der vorbestimmte Rahmen kompatibel zu CAN FD aufgebaut ist, wobei in der ersten Kommunikationsphase ausgehandelt wird, welche der Teilnehmerstationen des Bussystems in der nachfolgenden zweiten Kommunikationsphase einen zumindest zeitweise exklusiven, kollisionsfreien Zugriff auf den Bus bekommt.
Die zuvor beschriebene Teilnehmerstation kann Teil eines Bussystems sein, das zudem einen Bus und mindestens zwei Teilnehmerstationen umfasst, welche über den Bus derart miteinander verbunden sind, dass sie seriell miteinander kommunizieren können. Hierbei ist mindestens eine der mindestens zwei Teilnehmerstationen eine zuvor beschriebene Teilnehmerstation.
Die zuvor genannte Aufgabe wird zudem durch ein Verfahren zur Kommunikation in einem seriellen Bussystem nach Anspruch 16 gelöst. Das Verfahren wird mit einer Teilnehmerstation des Bussystems ausgeführt, die eine Kommunikationssteuereinrichtung aufweist, wobei das Verfahren die Schritte aufweist, Steuern, mit der Kommunikationssteuereinrichtung einer Kommunikation der Teilnehmerstation mit mindestens einer anderen Teilnehmerstation des Bussystems und Auswerten eines von einem Bus des Bussystems empfangenen Signals, bei dem sich die Bitzeit in einer ersten Kommunikationsphase unterscheiden kann von einer Bitzeit in einer zweiten Kommunikationsphase, wobei die Kommunikationssteuereinrichtung das von dem Bus empfangene Signal, das auf einem von einer anderen Teilnehmerstation erzeugten Sendesignal basiert, gemäß einem vorbestimmten Rahmen abtastet und auswertet, wobei in dem vorbestimmten Rahmen ein vorbestimmtes Feld, das einen Übergang von der zweiten Kommunikationsphase in die erste Kommunikationsphase anzeigt, zwischen einer steigenden Flanke und der darauffolgenden fallenden Flanke zwei oder drei Bits mit dem logischen Wert 1 hat, wobei die Kommunikationssteuereinrichtung einen Rahmen, den die Kommunikationssteuereinrichtung aus zwei Bits mit dem logischen Wert 1 hat, wobei die Kommunikationssteuereinrichtung, nach Abtasten des ersten Bits des vorbestimmten Felds in dem von dem Bus empfangenen Signal, an der auf den Beginn des vorbestimmten Felds folgenden fallenden Flanke eine Synchronisation ausführt, und wobei die Kommunikationssteuereinrichtung einen Rahmen, den die Kommunikationssteuereinrichtung aus dem von dem Bus empfangenen Signal abgetastet hat, auch dann als vorbestimmten Rahmen und daher als gültig in Bezug auf das vorbestimmte Feld bewertet, wenn in dem von dem Bus empfangenen Signal vor der Synchronisation nicht der logische Wert 1 für das zweite Bit des vorbestimmten Felds abgetastet wurde.
Das Verfahren bietet dieselben Vorteile, wie sie zuvor in Bezug auf die Teilnehmerstation genannt sind.
Weitere mögliche Implementierungen der Erfindung umfassen auch nicht explizit genannte Kombinationen von zuvor oder im Folgenden bezüglich der Ausführungsbeispiele beschriebenen Merkmale oder Ausführungsformen. Dabei wird der Fachmann auch Einzelaspekte als Verbesserungen oder Ergänzungen zu der jeweiligen Grundform der Erfindung hinzufügen.
Zeichnungen
Nachfolgend ist die Erfindung unter Bezugnahme auf die beiliegende Zeichnung und anhand von Ausführungsbeispielen näher beschrieben. Es zeigen:
Fig. 1 ein vereinfachtes Blockschaltbild eines Bussystems gemäß einem ersten Ausführungsbeispiel;
Fig. 2 ein Schaubild zur Veranschaulichung des Aufbaus einer Nachricht, die von einer Teilnehmerstation des Bussystems gemäß dem ersten Ausführungsbeispiel gesendet werden kann;
Fig. 3 ein vereinfachtes schematisches Blockschaltbild einer Teilnehmerstation des Bussystems gemäß dem ersten Ausführungsbeispiel;
Fig. 4 einen zeitlichen Verlauf von Bussignalen CAN-XL_H und CAN-XL_L bei der Teilnehmerstation gemäß dem ersten Ausführungsbeispiel;
Fig. 5 einen zeitlichen Verlauf einer Differenzspannung VDIFF der Bussignale CAN-XL_H und CAN-XL_L bei der Teilnehmerstation gemäß dem ersten Ausführungsbeispiel; Fig. 6 bis Fig. 8 jeweils einen zeitlichen Verlauf eines Signals, das beim Senden eines Rahmens an Anschlüssen der Teilnehmerstation gemäß dem ersten Ausführungsbeispiel auftritt, wenn die Teilnehmerstation Sender der Nachricht ist, bei deren Senden eine Umschaltung der Betriebsart der Sende- /Empfangseinrichtung von einer ersten Kommunikationsphase zu einer zweiten Kommunikationsphase durchgeführt wird;
Fig. 9 bis Fig. 11 jeweils einen zeitlichen Verlauf eines Signals, das beim Senden eines Rahmens an Anschlüssen der Teilnehmerstation gemäß dem ersten Ausführungsbeispiel auftritt, wenn die Teilnehmerstation Sender der Nachricht ist, bei deren Senden eine Umschaltung der Betriebsart der Sende- /Empfangseinrichtung von der zweiten Kommunikationsphase zu der ersten Kommunikationsphase durchgeführt wird;
Fig. 12 den zeitlichen Verlauf von Signalzuständen, die ein Empfangsknoten an seinem Empfangsanschluss als Empfangssignal sieht, wenn eine andere Teilnehmerstation Sender der Nachricht ist und dabei Signale gemäß Fig. 9 bis Fig. 11 erzeugt; und
Fig. 13 den zeitlichen Verlauf von Signalzuständen, die ein Empfangsknoten an seinem Empfangsanschluss als Empfangssignal erwartet, wenn eine andere Teilnehmerstation Sender der Nachricht ist und dabei Signale gemäß Fig. 9 bis Fig. 11 erzeugt.
In den Figuren sind gleiche oder funktionsgleiche Elemente, sofern nichts Anderes angegeben ist, mit denselben Bezugszeichen versehen.
Beschreibung der Ausführungsbeispiele
Fig. 1 zeigt als Beispiel ein Bussystem 1, das insbesondere grundlegend für ein CAN-Bussystem, ein CAN FD-Bussystem, ein CAN XL-Bussystem, und/oder Abwandlungen davon ausgestaltet ist, wie nachfolgend beschrieben. Das Bussystem 1 kann in einem Fahrzeug, insbesondere einem Kraftfahrzeug, einem Flugzeug, usw., oder im Krankenhaus usw. Verwendung finden. In Fig. 1 hat das Bussystem 1 eine Vielzahl von Teilnehmerstationen 10, 20, 30, die jeweils an einen Bus 40 mit einer ersten Busader 41 und einer zweiten Busader 42 angeschlossen sind. Die Busadern 41, 42 können auch CAN_H und CAN_L oder CAN-XL_H und CAN-XL_L genannt werden und dienen zur elektrischen Signalübertragung nach Einkopplung der dominanten Pegel bzw. Erzeugung von rezessiven Pegeln oder anderen Pegeln für ein Signal im Sendezustand. Über den Bus 40 sind Nachrichten 45, 46 in der Form von Signalen zwischen den einzelnen Teilnehmerstationen 10, 20, 30 seriell übertragbar. Tritt bei der Kommunikation auf dem Bus 40 ein Fehler auf, wie durch den gezackten schwarzen Blockpfeil in Fig. 1 dargestellt, kann optional ein Fehlerrahmen 47 (Error Flag) gesendet werden. Die Teilnehmerstationen 10, 20, 30 sind beispielsweise Steuergeräte, Sensoren, Anzeigevorrichtungen, usw. eines Kraftfahrzeugs.
Wie in Fig. 1 gezeigt, hat die Teilnehmerstation 10 eine Kommunikationssteuereinrichtung 11, eine Sende-/Empfangseinrichtung 12 und ein Phasenfehler- Kompensationsmodul 15. Die Teilnehmerstation 20 hat eine Kommunikationssteuereinrichtung 21, eine Sende-/Empfangseinrichtung 22 und optional ein Phasenfehler- Kompensationsmodul 25. Die Teilnehmerstation 30 hat eine Kommunikationssteuereinrichtung 31, eine Sende-/Empfangseinrichtung 32 und ein Phasenfehler- Kompensationsmodul 35. Die Sende- /Empfangseinrichtungen 12, 22, 32 der Teilnehmerstationen 10, 20, 30 sind jeweils direkt an den Bus 40 angeschlossen, auch wenn dies in Fig. 1 nicht veranschaulicht ist.
Die Kommunikationssteuereinrichtungen 11, 21, 31 dienen jeweils zur Steuerung einer Kommunikation der jeweiligen Teilnehmerstation 10, 20, 30 über den Bus 40 mit mindestens einer anderen Teilnehmerstation der Teilnehmerstationen 10, 20, 30, die an den Bus 40 angeschlossen sind.
Die Kommunikationssteuereinrichtungen 11, 31 erstellen und lesen erste Nachrichten 45, die beispielsweise modifizierte CAN Nachrichten 45 sind. Hierbei sind die modifizierten CAN Nachrichten 45 auf der Grundlage eines CAN XL- Formats aufgebaut, das in Bezug auf Fig. 2 detaillierter beschrieben ist, und bei welchem das jeweilige Phasenfehler- Kompensationsmodul 15, 35 zum Einsatz kommt. Die Kommunikationssteuereinrichtungen 11, 31 können zudem ausgeführt sein, um je nach Bedarf eine CAN XL-Nachricht 45 oder eine CAN FD-Nachricht 46 für die Sende-/Empfangseinrichtung 32 bereitzustellen oder von dieser zu empfangen. Auch hierbei kommen die jeweiligen Phasenfehler- Kompensationsmodule 15, 35 zum Einsatz. Die Kommunikationssteuereinrichtungen 11, 31 erstellen und lesen also eine erste Nachricht 45 oder zweite Nachricht 46, wobei sich die erste und zweite Nachricht 45, 46 durch ihren Datenübertragungsstandard unterscheiden, nämlich in diesem Fall CAN XL oder CAN FD.
Die Kommunikationssteuereinrichtung 21 kann wie ein herkömmlicher CAN- Controller nach ISO 11898-1:2015 ausgeführt sein, d.h. wie ein CAN FD toleranter Classical CAN-Controller oder ein CAN FD Controller. Zusätzlich ist optional das Phasenfehler- Kompensationsmodul 25 vorhanden, das dieselbe Funktion hat, wie die Phasenfehler- Kompensationsmodule 15, 35. Die Kommunikationssteuereinrichtung 21 erstellt und liest zweite Nachrichten 46, beispielsweise CAN FD-Nachrichten 46. Bei den CAN FD-Nachrichten 46 kann eine Anzahl von 0 bis zu 64 Datenbytes umfasst sein, die noch dazu mit einer deutlich schnelleren Datenrate als bei einer Classical CAN-Nachrichtübertragen werden. Insbesondere ist die Kommunikationssteuereinrichtung 21 wie ein herkömmlicher CAN FD-Controller ausgeführt.
Die Sende-/Empfangseinrichtung 22 kann wie ein herkömmlicher CAN Transceiver nach ISO 11898-1:2015 oder CAN FD Transceiver ausgeführt sein. Die Sende-/Empfangseinrichtungen 12, 32 können ausgeführt sein, um je nach Bedarf Nachrichten 45 gemäß dem CAN XL- Format oder Nachrichten 46 gemäß dem derzeitigen CAN FD- Format für die zugehörige Kommunikationssteuereinrichtung 11, 31 bereitzustellen oder von dieser zu empfangen.
Mit den beiden Teilnehmerstationen 10, 30 ist eine Bildung und dann Übertragung von Nachrichten 45 mit dem CAN XL Format sowie der Empfang solcher Nachrichten 45 realisierbar. Fig. 2 zeigt für die Nachricht 45 einen CAN XL Rahmen 450, wie er von der Kommunikationssteuereinrichtung 11 für die Sende-/Empfangseinrichtung 12 zum Senden auf den Bus 40 bereitgestellt wird. Hierbei erstellt die Kommunikationssteuereinrichtung 11 den Rahmen 450 bei dem vorliegenden Ausführungsbeispiel als kompatibel mit CAN FD, wie auch in Fig. 2 veranschaulicht. Dasselbe gilt analog für die Kommunikationssteuereinrichtung 31 und die Sende-/Empfangseinrichtung 32 der Teilnehmerstation 30.
Gemäß Fig. 2 ist der CAN XL-Rahmen 450 für die CAN-Kommunikation auf dem Bus 40 in unterschiedliche Kommunikationsphasen 451, 452 unterteilt, nämlich eine Arbitrationsphase 451 und eine Datenphase 452. Der Rahmen 450 hat nach einem Startbit (SOF) ein Arbitrationsfeld 453, ein Steuerfeld 454 mit einem ADS- Feld 1510 für eine Umschaltung zwischen den Kommunikationsphasen 451, 452, ein Datenfeld 455, ein Prüfsummenfeld 456 sowie ein Rahmenabschlussfeld 457, in dem ein DAS-Feld 1520 für eine Umschaltung zwischen den Kommunikationsphasen 452, 451 vorhanden ist. Danach folgt ein Rahmenendefeld EOF.
In der Arbitrationsphase 451 wird mit Hilfe eines Identifizierers (ID) mit beispielsweise Bits ID28 bis ID18 in dem Arbitrationsfeld 453 bitweise zwischen den Teilnehmerstationen 10, 20, 30 ausgehandelt, welche Teilnehmerstation 10, 20, 30 die Nachricht 45, 46 mit der höchsten Priorität senden möchte und daher für die nächste Zeit zum Senden in der anschließenden Datenphase 452 einen exklusiven Zugriff auf den Bus 40 des Bussystems 1 bekommt. In der Arbitrationsphase 451 wird ein Physical Layer wie bei CAN und CAN-FD verwendet. Der Physical Layer entspricht der Bitübertragungsschicht oder Schicht 1 des bekannten OSI-Modells (Open Systems Interconnection Modell).
Ein wichtiger Punkt während der Phase 451 ist, dass das bekannte CSMA/CR- Verfahren Verwendung findet, welches gleichzeitigen Zugriff der Teilnehmerstationen 10, 20, 30 auf den Bus 40 erlaubt, ohne dass die höher priorisierte Nachricht 45, 46 zerstört wird. Dadurch können dem Bussystem 1 relativ einfach weitere Bus-Teilnehmerstationen 10, 20, 30 hinzugefügt werden, was sehr vorteilhaft ist. Das CS MA/CR- Verfahren hat zur Folge, dass es sogenannte rezessive Zustände auf dem Bus 40 geben muss, welche von anderen Teilnehmerstationen 10, 20, 30 mit dominanten Zuständen auf dem Bus 40 überschrieben werden können. Im rezessiven Zustand herrschen an der einzelnen Teilnehmerstation 10, 20, 30 hochohmige Verhältnisse, was in Kombination mit den Parasiten der Busbeschaltung längere Zeitkonstanten zur Folge hat. Dies führt zu einer Begrenzung der maximalen Bitrate des heutigen CAN-FD-Physical-Layer auf derzeit etwa 2 Megabit pro Sekunde im realen Fahrzeug- Einsatz.
In der Datenphase 452 werden neben einem Teil des Steuerfelds 454 die Nutzdaten des CAN-XL-Rahmens bzw. der Nachricht 45 aus dem Datenfeld 455 sowie das Prüfsummenfeld 456 gesendet. Danach folgt das DAS- Feld 1520, das zur Umschaltung von der Datenphase 452 zurück zur Datenphase 451 dient.
Ein Sender der Nachricht 45 beginnt ein Senden von Bits der Datenphase 452 auf den Bus 40 erst, wenn die Teilnehmerstation 10 als der Sender die Arbitration gewonnen hat und die Teilnehmerstation 10 als Sender damit zum Senden einen exklusiven Zugriff auf den Bus 40 des Bussystems 1 hat.
Ganz allgemein können in dem Bussystem mit CAN XL im Vergleich zu CAN oder CAN FD folgende abweichenden Eigenschaften realisiert werden: a) Übernahme und ggf. Anpassung bewährter Eigenschaften, die für die Robustheit und Anwenderfreundlichkeit von CAN und CAN FD verantwortlich sind, insbesondere Rahmenstruktur mit Identifier und Arbitrierung nach dem CSMA/CR- Verfahren, b) Steigerung der Netto-Datenübertragungsrate, insbesondere auf etwa 10 Megabit pro Sekunde, c) Anheben der Größe der Nutzdaten pro Rahmen, insbesondere auf etwa 2kbyte oder einen beliebigen anderen Wert.
Wie in Fig. 2 dargestellt, verwendet die Teilnehmerstation 10 in der Arbitrationsphase 451 als erster Kommunikationsphase teilweise, insbesondere bis zum FDF-Bit (inklusive), ein von CAN/CAN-FD bekanntes Format gemäß der ISO11898-l:2015. Dagegen verwendet die Teilnehmerstation 10 ab dem FDF-Bit in der ersten Kommunikationsphase sowie in der zweiten Kommunikationsphase, der Datenphase 452, ein CAN XL Format, das nachfolgend beschrieben ist.
Bei dem vorliegenden Ausführungsbeispiel sind CAN XL und CAN FD kompatibel. Hierbei wird das von CAN FD bekannte res-Bit, das nachfolgend XLF-Bit genannt ist, für die Umschaltung von dem CAN FD Format zu dem CAN XL Format genutzt. Daher sind die Rahmenformate von CAN FD und CAN XL bis zum res-Bit bzw. XLF-Bit gleich. Ein Empfänger erkennt erst bei dem res-Bit, in welchem Format der Rahmen 450 gesendet wird. Eine CAN XL Teilnehmerstation, also hier die Teilnehmerstationen 10, 30, unterstützt auch CAN FD.
Alternativ zu dem in Fig. 2 gezeigten Rahmen 450, bei welchem ein Identifizierer (Identifier) ID28 bis ID18 mit 11 Bit verwendet wird, ist optional ein CAN XL Erweitertes Rahmenformat möglich, bei dem ein Identifizierer (Identifier) mit 29 Bit verwendet wird. Dieses erweiterte Rahmenformat ist bis zum FDF-Bit identisch zu dem bekannten CAN FD Erweiterten Rahmenformat aus der ISO11898-l:2015.
Gemäß Fig. 2 ist der Rahmen 450 vom SOF-Bit bis einschließlich zum FDF-Bit identisch zum CAN FD Base Frame Format gemäß der ISO11898-l:2015. Daher ist der bekannte Aufbau hier nicht weiter erläutert. Bits, die an ihrer unteren Linie in Fig. 2 mit einem dicken Strich dargestellt sind, werden in dem Rahmen 450 als dominant oder ,0‘ gesendet. Bits, die an ihrer oberen Linie in Fig. 2 mit einem dicken Strich dargestellt sind, werden in dem Rahmen 450 als rezessiv oder ,1‘ gesendet. In der CAN XL Datenphase 452 werden symmetrische ,1‘ und ,0‘ Pegel verwendet, statt rezessiver und dominanter Pegel.
Allgemein werden bei der Erzeugung des Rahmens 450 zwei unterschiedliche Stuffing- Regeln angewendet. Bis vor dem FDF Bit im Arbitrationsfeld 453 gilt die dynamische Bit- Stuffing- Regel von CAN FD, so dass nach 5 gleichen Bits in Folge ein inverses Stuff-Bit einzufügen ist. In der Datenphase 452 bis vor das FCP Feld gilt eine feste Stuffing- Regel, so dass nach einer festen Zahl von Bits ein fixed Stuff-Bit einzufügen ist. Alternativ können statt nur einem Stuff-Bit eine Anzahl von 2 oder mehr Bits als fixed Stuff-Bits eingefügt werden. In dem Rahmen 450 folgt direkt nach dem FDF-Bit das XLF-Bit, das von der Position her dem „res Bit“ im CAN FD Base Frame Format entspricht, wie zuvor erwähnt. Wird das XLF-Bit als 1, also rezessiv, gesendet, identifiziert es damit den Rahmen 450 als CAN XL-Rahmen. Für einen CAN FD Rahmen setzt die Kommunikationssteuereinrichtung 11 das XLF-Bit als 0, also dominant.
Nach dem XLF-Bit folgt in dem Rahmen 450 ein resXL-Bit, das ein dominantes Bit für die zukünftige Nutzung ist. Das resXL muss für den Rahmen 450 als 0, also dominant, gesendet werden. Empfängt die Teilnehmerstation 10 jedoch ein resXL-Bit als 1, also rezessiv, geht die empfangende Teilnehmerstation 10 beispielsweise in einen Protokollausnahmezustand (Protocoll Exception State), so wie es bei einer CAN FD Nachricht 46 für ein res=l ausgeführt wird. Alternativ könnte das resXL-Bit genau umgekehrt definiert sein, also, dass es als 1, also rezessiv, gesendet werden muss. In diesem Fall geht die empfangende Teilnehmerstation bei einem dominanten resXL-Bit in den Protokollausnahmezustand.
Nach dem resXL-Bit folgt in dem Rahmen 450 eine Sequenz ADS (Arbitration Data Switch), in welcher eine vorbestimmte Bitsequenz codiert wird. Diese Bitsequenz erlaubt eine einfache und sichere Umschaltung von der Bitrate der Arbitrationsphase 451 (Arbitrationsbitrate) zu der Bitrate der Datenphase 452 (Datenbitrate). Das erste Bit des ADS- Felds 1510 ist das ADH Bit. Optional wird innerhalb des ADH-Bits die Betriebsart der Sende-/Empfangseinrichtung 12, 32 umgeschaltet. Trotz einer optionalen Betriebsartumschaltung der Sende- /Empfangseinrichtung und der damit verbundenen Pegelschwankungen während des ADH-Bits, wird das ADH-Bit zumindest in seinem letzten Teil, beispielsweise den letzten 50% des Bits, als logische 1 auf dem Bus gesendet. Das ADH-Bit ist das letzte Bit der Arbitrationsphase 451. Die drei folgenden Bits DH1, DH2 und DL1 werden bereits mit der Datenbitrate gesendet. Somit sind die Bits DH1, DH2 und DL1 bei CAN XL zeitlich kurze Bits der Datenphase 452. Die Bits DH1 und DH2 haben jeweils den logischen Wert 1. Das letzte Bit ist das Bit DL1, das den logischen Wert 0 hat. Die Empfangsknoten synchronisieren sich nach der Bitratenumschaltung auf die fallende Flanke am Anfang des Bits DL1. Das ADS- Feld 1510 wird zum Übergang von der ersten Kommunikationsphase 451 in die zweite Kommunikationsphase 452 verwendet.
Nach der Sequenz ADS folgt in dem Rahmen 450 ein SDT-Feld, das den Inhalt des Datenfeldes 455 kennzeichnet. Der Inhalt des SDT-Felds gibt an, welche Art von Information in dem Datenfeld 455 enthalten ist. Beispielsweise gibt das SDT- Feld an, ob sich im Datenfeld 455 ein „Internet Protocol“ (IP) Rahmen befinden, oder ein getunnelter Ethernet Rahmen oder sonstiges.
Auf das SDT-Feld folgt ein SEC-Feld, das angibt, ob der Rahmen 450 mit dem CAN Sicherheitsprotokoll abgesichert ist oder nicht. Das SEC-Feld ist 1 Bit breit und hat wie das SDT Feld die Funktion anzugeben, welche Art von Information im Datenfeld 455 enthalten ist.
An das SEC-Feld schließt sich ein DLC-Feld an. In dem DLC-Feld wird der Datenlängencode (DLC = Data Length Code) eingefügt, welcher die Anzahl der Datenbytes im Datenfeld 455 des Rahmens 450 angibt. Die Anzahl der Datenbytes im Datenfeld 455 kann jeden Wert von 1 bis zur maximalen Zahl von Bytes des Datenfelds 455 bzw. Datenfeldlänge annehmen. Beträgt die maximale Datenfeld-Länge insbesondere 2048 Bit, benötigt der Datenlängencode (DLC) eine Anzahl von 11 Bits unter den Annahmen, dass DLC = 0 eine Datenfeld- Länge mit einer Anzahl von 1 Byte bedeutet und DLC = 2047 eine Datenfeld- Länge mit einer Anzahl von 2048 Byte Datenfeld- Länge bedeutet. Alternativ könnte ein Datenfeld 455 der Länge 0 erlaubt sein, wie beispielsweise bei CAN. Hierbei würde DLC = 0 beispielsweise die Datenfeld-Länge mit der Anzahl von 0 Bytes codieren. Die maximale codierbare Datenfeld-Länge ist mit beispielsweise 11 Bit dann (2n)-l = 2047.
Nach dem DLC-Feld folgt in dem Rahmen 450 ein SBC-Bit-Zähler-Feld (Stuff-Bit- Count). In diesem Feld ist die Anzahl der dynamischen Stuff-Bits angegeben, die im Arbitrationsfeld 453 gesendet wurden. Ein Empfangsknoten verwendet die Information des SBC-Bit-Zähler-Felds, um zu prüfen, ob der Empfangsknoten die richtige Anzahl an dynamischen Stuff- Bits empfangen hat. Im Anschluss an das SBC-Bit-Zähler-Feld folgt eine Präambelprüfsumme PCRC, die auch Preface-CRC genannt wird. Die Präambelprüfsumme PCRC ist eine Prüfsumme zur Absicherung des Rahmenformates des Rahmens 450, das heißt aller veränderlichen Bits vom Beginn des Rahmens 450 mit dem SOF-Bit bis zum Beginn der Präambelprüfsumme PCRC, inklusive aller dynamischen und optional der fixed Stuff-Bits bis zum Beginn der Präambelprüfsumme PCRC. Die Länge der Präambelprüfsumme PCRC und damit des Prüfsummen-Polynoms gemäß der zyklischen Redundanzprüfung (CRC) ist entsprechend der gewünschten Hamming-Distanz zu wählen.
Nach der Präambelprüfsumme PCRC folgt in dem Rahmen 450 ein Feld VCID (Virtual CAN Bus ID). Das VCID-Feld hat eine Länge von 1 Byte. In dem VCID- Feld ist die Nummer eines virtuellen CAN Busses enthalten.
Nach dem Feld VCID folgt in dem Rahmen 450 ein Feld AF (Acceptance Field). Das AF-Feld hat eine Länge von 32 Bit. In dem AF-Feld ist eine Adresse oder ein anderer Wert für eine Akzeptanzfilterung enthalten.
Nach dem Feld AF folgt in dem Rahmen 450 das Datenfeld 455 (Data Field). Das Datenfeld 455 besteht aus P Bytes B, wobei P in dem DLC-Feld codiert ist, wie zuvor beschrieben. P ist eine natürliche Zahl größer oder gleich 1.
Nach dem Datenfeld 455 folgt in dem Rahmen 450 das Prüfsummenfeld 456 mit einer Rahmenprüfsumme FCRC und einem FCP-Feld. Die Rahmenprüfsumme FCRC besteht aus den Bits der Rahmenprüfsumme FCRC, die beispielsweise 32 Bits hat. Die Länge der Rahmenprüfsumme FCRC und damit des CRC Polynoms ist entsprechend der gewünschten Hamming-Distanz zu wählen. Die Rahmenprüfsumme FCRC sichert den gesamten Rahmen 450 ab. Alternativ ist optional nur das Datenfeld 455 mit der Rahmenprüfsumme FCRC abgesichert.
Nach der Rahmenprüfsumme FCRC folgt in dem Rahmen 450 das FCP-Feld, wobei FCP = Frame Check Pattern = Rahmenprüfmuster gilt. Das FCP Feld besteht aus 4 Bits mit insbesondere der Bitfolge 1100. Ein Empfangsknoten prüft mittels des FCP Felds, ob der Empfangsknoten bitsynchron zum Sende- Datenstrom ist. Zudem synchronisiert sich ein Empfangsknoten auf die fallende Flanke im FCP-Feld.
Nach dem FCP-Feld schließt sich das Rahmenabschlussfeld 457 an. Das Rahmenabschlussfeld 457 besteht aus zwei Feldern, nämlich dem DAS- Feld 1520, und dem Bestätigungsfeld oder ACK-Feld mit dem mindestens einen Bit ACK und dem Bit ACK-Dlm.
Das DAS-Feld 1520 enthält die Sequenz DAS (Data Arbitration Switch), in welcher eine vorbestimmte Bitsequenz codiert wird. Die Bitsequenz DAH, AH1, ALI erlaubt eine einfache und sichere Umschaltung von der Datenbitrate der Datenphase 452 zu der Arbitrationsbitrate der Arbitrationsphase 451. Zudem wird während des DAS- Felds 1520 die Betriebsart der Sende-/Empfangseinrichtung 12, 32, optional von einer Betriebsart FAST in die Betriebsart SLOW, umgeschaltet. Das DAS-Feld 1520 hat in Fig. 2 die Bits DAH, AHI, ALI, AH2. Das Bit AH2 dient zum Abstandhalten zu dem Bestätigungsfeld (ACK). Das DAS- Feld 1520 hat mindestens drei Bits. Bei dem Beispiel von Fig. 2 hat die Bitsequenz der Sequenz DAS ein Arbitrationsbit DAH und ein Arbitrationsbit AH1, die jeweils den logischen Wert 1 haben. Innerhalb des DAH -Bits wird der Physical Layer, also die Betriebsart der Sende- Empfangseinrichtung 12, 32, umgeschaltet von FAST_TX oder FAST_RX nach SLOW. Auf das Bit AH1 folgt das Bit ALI (logisch 0) und das Bit AH2 (logisch 1). Mit den zwei Bits DAH und AH1 wird sichergestellt, dass genug Zeit für die Betriebsartumschaltung der Sende-/Empfangseinrichtung 11 vorhanden ist, und das alle Teilnehmerstationen 10, 30 einen rezessiven Pegel von deutlich mehr als einer Arbitrationsbitzeit vor der Flanke am Anfangs des AL2 Bits (logisch 0) sehen. Damit wird eine sichere Synchronisation der Teilnehmerstationen des Bussystems gewährleistet, die sich derzeit auf die Kommunikation auf dem Bus re-integrieren.
In dem Rahmenabschlussfeld 457 folgt nach der Sequenz des DAS- Felds 1520 das Bestätigungsfeld (ACK). In dem Bestätigungsfeld sind Bits zur Bestätigung oder Nichtbestätigung eines korrekten Empfangs des Rahmens 450 vorgesehen. Bei dem Beispiel von Fig. 2 sind ein ACK-Bit, das alternativ als ACK-Slot bezeichnet werden kann und optional mehr als ein Bit aufweist, und ein ACK- dlm-Bit vorgesehen. Optional können zusätzlich ein NACK-Bit und ein NACK- dlm-Bit vorhanden sein. Das ACK-Bit senden die empfangenden Teilnehmerstation 10, 30 als dominant, wenn sie den Rahmen 450 korrekt empfangen haben. Die sendende Teilnehmerstation sendet das ACK-Bit als rezessiv. Das ACK-Bit oder der ACK-Slot ist somit ein Platzhalter für Rückmeldung(en) von den Empfangsknoten. Daher kann das ursprünglich in dem Rahmen 450 auf den Bus 40 gesendete Bit von den empfangenden Teilnehmerstationen 10, 30 überschrieben werden. Das ACK-dlm-Bit wird als ein rezessives Bit gesendet, welches zur Abtrennung zu anderen Feldern dient. Das NACK-Bit und das NACK-dlm Bit dienen dazu, dass eine empfangende Teilnehmerstation einen nicht korrekten Empfang des Rahmens 450 auf dem Bus 40 signalisieren kann. Die Funktion der Bits ist wie die des ACK- Bits und des ACK-dlm-Bits.
Nach dem Rahmenabschlussfeld 457 folgt in dem Rahmen 450 ein Endefeld (EOF = End of Frame). Die Bitsequenz des Endefelds (EOF) dient dazu, das Ende des Rahmens 450 zu kennzeichnen. Das Endefeld (EOF) sorgt dafür, dass am Ende des Rahmens 450 eine Anzahl von 8 rezessiven Bits gesendet wird. Das ist eine Bitfolge, die innerhalb des Rahmens 450 nicht auftreten kann. Dadurch kann von den Teilnehmerstationen 10, 20, 30 das Ende des Rahmens 450 sicher erkannt werden.
Das Endefeld (EOF) hat eine Länge, die abhängig davon unterschiedlich ist, ob im ACK-Bit ein dominantes Bit oder ein rezessives Bit gesehen wurde. Wenn die sendende Teilnehmerstation das ACK-Bit als dominant empfangen hat, dann hat das Endefeld (EOF) eine Anzahl von 7 rezessiven Bits. Ansonsten ist das Endefeld (EOF) nur 5 rezessive Bits lang.
Nach dem Endefeld (EOF) folgt in dem Rahmen 450 ein Zwischenrahmenabstand (IFS - Inter Frame Space), der in Fig. 2 nicht dargestellt ist. Dieser Zwischenrahmenabstand (IFS) ist ausgestaltet wie bei CAN FD entsprechend der ISO11898-l:2015.
Fig. 3 zeigt den grundlegenden Aufbau der Teilnehmerstation 10 mit der Kommunikationssteuereinrichtung 11, der Sende-/Empfangseinrichtung 12 und dem Phasenfehler- Kompensationsmodul 15, das Teil der Kommunikationssteuereinrichtung 11 ist. Die Teilnehmerstation 30 ist in ähnlicher Weise aufgebaut, wie in Fig. 3 gezeigt, jedoch ist das Phasenfehler- Kompensationsmodul 35 gemäß Fig. 1 separat von der Kommunikationssteuereinrichtung 31 und der Sende-/Empfangseinrichtung 32 angeordnet. Daher wird die Teilnehmerstation 30 nicht separat beschrieben.
Gemäß Fig. 3 hat die Teilnehmerstation 10 zusätzlich zu der Kommunikationssteuereinrichtung 11 und der Sende-/Empfangseinrichtung 12 einen Mikrocontroller 13, welchem die Kommunikationssteuereinrichtung 11 zugeordnet ist, und eine System-ASIC 16 (ASIC = Anwendungsspezifische Integrierte Schaltung), die alternativ ein System Basis-Chip (SBC) sein kann, auf dem mehrere für eine Elektronik-Baugruppe der Teilnehmerstation 10 notwendige Funktionen zusammengefasst sind. In dem System-ASIC 16 ist zusätzlich zu der Sende-/Empfangseinrichtung 12 eine Energieversorgungseinrichtung 17 eingebaut, welche die Sende- /Empfangseinrichtung 12 mit elektrischer Energie versorgt. Die Energieversorgungseinrichtung 17 liefert üblicherweise eine Spannung CAN_Supply von 5 V. Je nach Bedarf kann die Energieversorgungseinrichtung 17 jedoch eine andere Spannung mit einem anderen Wert liefern. Zusätzlich oder alternativ kann die Energieversorgungseinrichtung 17 als Stromquelle ausgestaltet sein.
Das Phasenfehler- Kompensationsmodul 15 hat einen Einfügeblock 151, der ein vorbestimmtes DAS- Feld 1520 und optional auch das ADS-Feld 1510 von Fig. 2 in den Rahmen 450 einfügt, und einen Signalisierblock 152. Die Blöcke 151, 152 sind nachfolgend noch genauer beschrieben.
Die Sende-/Empfangseinrichtung 12 hat zudem ein Sendemodul 121 und ein Empfangsmodul 122 sowie optional ein Signalverbesserungsmodul 125. Auch wenn nachfolgend immer von der Sende-/Empfangseinrichtung 12 gesprochen ist, ist es alternativ möglich, das Empfangsmodul 122 in einer separaten Einrichtung extern von dem Sendemodul 121 vorzusehen. Das Sendemodul 121 und das Empfangsmodul 122 können wie bei einer herkömmlichen Sende- /Empfangseinrichtung 22 aufgebaut sein. Das Sendemodul 121 kann insbesondere mindestens einen Operationsverstärker und/oder einen Transistor aufweisen. Das Empfangsmodul 122 kann insbesondere mindestens einen Operationsverstärker und/oder einen Transistor aufweisen.
Die Sende-/Empfangseinrichtung 12 ist an den Bus 40 angeschlossen, genauer gesagt dessen erste Busader 41 für CAN_H oder CAN-XL_H und dessen zweite Busader 42 für CAN_L oder CAN-XL_L. Über mindestens einen Anschluss 43 erfolgt die Spannungsversorgung für die Energieversorgungseinrichtung 17 zum Versorgen der ersten und zweiten Busader 41, 42 mit elektrischer Energie, insbesondere mit der Spannung CAN-Supply. Die Verbindung mit Masse bzw. CAN_GND ist über einen Anschluss 44 realisiert. Die erste und zweite Busader 41, 42 sind mit einem Abschlusswiderstand 49 terminiert.
Die erste und zweite Busader 41, 42 sind in der Sende-/Empfangseinrichtung 12 nicht nur mit dem Sendemodul 121, das auch als Transmitter bezeichnet wird, sondern auch mit dem Empfangsmodul 122 verbunden, das auch als Receiver bezeichnet wird, auch wenn die Verbindung in Fig. 3 zur Vereinfachung nicht gezeigt ist.
Im Betrieb des Bussystems 1 setzt das Sendemodul 121 ein Sendesignal TXD oder TxD der Kommunikationssteuereinrichtung 11 in entsprechende Signale CAN-XL_H und CAN-XL_L für die Busadern 41, 42 um und sendet diese Signale CAN-XL_H und CAN-XL_L an den Anschlüssen für CAN_H und CAN_L auf den Bus 40.
Das Empfangsmodul 122 bildet aus von dem Bus 40 empfangenen Signalen CAN-XL_H und CAN-XL_L gemäß Fig. 4 ein Empfangssignal RXD oder RxD und gibt dieses an die Kommunikationssteuereinrichtung 11 weiter, wie in Fig. 3 gezeigt. Mit Ausnahme eines Leerlauf- oder Bereitschaftszustands (Idle oder Standby), hört die Sende-/Empfangseinrichtung 12 mit dem Empfangsmodul 122 im Normalbetrieb immer auf eine Übertragung von Daten bzw. Nachrichten 45, 46 auf dem Bus 40 und zwar unabhängig davon, ob die Sende- /Empfangseinrichtung 12 Sender der Nachricht 45 ist oder nicht.
Gemäß dem Beispiel von Fig. 4 haben die Signale CAN-XL_H und CAN-XL_L zumindest in der Arbitrationsphase 451 die dominanten und rezessiven Buspegel 401, 402, wie von CAN bekannt. Auf dem Bus 40 bildet sich ein Differenzsignal VDIFF = CAN-XL_H - CAN-XL_L aus, das in Fig. 5 für die Arbitrationsphase 451 gezeigt ist. Die einzelnen Bits des Signals VDIFF mit der Bitzeit t_btl können in der Arbitrationsphase 451 mit einer Empfangsschwelle T_a von beispielsweise 0,7 V erkannt werden. In der Datenphase 452 werden die Bits der Signale CAN- XL_H und CAN-XL_L schneller, also mit einer kürzeren Bitzeit t_bt2, gesendet als in der Arbitrationsphase 451. Dies ist anhand von Fig. 6 bis Fig. 9 genauer beschrieben. Somit unterscheiden sich die Signale CAN-XL_H und CAN-XL_L in der Datenphase 452 zumindest in deren schnelleren Bitrate von den herkömmlichen Signalen CAN_H und CAN_L.
Die Abfolge der Zustände 401, 402 für die Signale CAN-XL_H, CAN-XL_L in Fig. 4 und der daraus resultierende Verlauf der Spannung VDIFF von Fig. 5 dient nur der Veranschaulichung der Funktion der Teilnehmerstation 10. Die Abfolge der Datenzustände für die Buszustände 401, 402 ist je nach Bedarf wählbar.
Das optional vorhandene Signalverbesserungsmodul 125 ist ausgestaltet, eine SIC-Funktion (SIC = Signal Improvement Capability) auszuführen. Die SIC- Funktion bewirkt, dass in der Arbitrationsphase 451 der Übergang der Differenzspannung VDIFF auf den Busadern von Dominant (401 von Fig. 5) nach Rezessiv (402 von Fig. 5) beschleunigt wird. Das Signalverbesserungsmodul 125 löst die SIC-Funktion bei einem Übergang von 0 nach 1 am TXD-Eingang der Sende-Empfangseinrichtung 12 aus. Die SIC-Funktion (SIC = Signal Improvement Capability) ist nur während der ersten Betriebsart B_451 (SLOW) mit dominanten und rezessiven Signalzuständen aktiv.
Mit anderen Worten erzeugt das Sendemodul 121, wenn es in eine erste Betriebsart B_451 (SLOW) geschaltet ist, gemäß Fig. 4 einen ersten Datenzustand als Buszustand 402 mit unterschiedlichen Buspegeln für zwei Busadern 41, 42 der Busleitung und einen zweiten Datenzustand als Buszustand 401 mit demselben Buspegel für die zwei Busadern 41, 42 der Busleitung des Busses 40.
Außerdem sendet das Sendemodul 121, für die zeitlichen Verläufe der Signale CAN-XL_H, CAN-XL_L in einer zweiten Betriebsart B_452_TX (FAST_TX), welche die Datenphase 452 umfasst, die Bits mit einer höheren Bitrate auf den Bus 40. Die CAN-XL_H und CAN-XL_L Signale können in der Datenphase 452 zudem mit einem anderen Physical Layer als bei CAN FD erzeugt werden. Dadurch kann die Bitrate in der Datenphase 452 noch weiter erhöht werden als bei CAN FD. Eine Teilnehmerstation, die in der Datenphase 452 kein Sender des Rahmens 450 ist, stellt in ihrer Sende-/Empfangseinrichtung eine dritte Betriebsart B_452_RX (FAST_RX) ein.
Zur Signalisierung der Umschaltung von der Betriebsart B_451 in die Betriebsart B_452_TX (FAST_TX) oder die Betriebsart B_452_RX (FAST_RX) führt die Kommunikationssteuereinrichtung 11 eine Pulsweitenmodulation (PWM) des Sendesignals TxD durch. Dazu verwendet die Kommunikationssteuereinrichtung 11 ein oder mehr PWM-Symbole pro logischem Bit des CAN XL Rahmens 450. Grundsätzlich gilt, dass ein PWM-Symbol aus zwei Phasen besteht, nämlich einer 0-Phase und einer 1-Phase. Außerdem wird ein PWM-Symbol von zwei gleichen Flanken begrenzt, beispielsweise von zwei steigenden Flanken.
Das Phasenfehler- Kompensationsmodul 15 von Fig. 3, insbesondere dessen Einfügeblock 151, dient zum Einfügen des DAS-Felds 1520 und optional auch des ADS-Felds 1510 von Fig. 2 in den Rahmen 450, wenn die Teilnehmerstation
10 als Sender des Rahmens 450 agiert. Zudem kann das Phasenfehler- Kompensationsmodul 15, insbesondere sein Signalisierblock 152, die Pulsweitenmodulation (PWM) durchführen, wie nachfolgend für die Umschaltung zwischen den Betriebsarten B_451 (SLOW) und B_452_TX (FAST_TX) beschrieben.
Fig. 6 zeigt über der Zeit t das resultierende digitale Sendesignal TxD in dem Bereich der Umschaltung von der Arbitrationsphase 451 in die Datenphase 452 eines Rahmens 450, mit anderen Worten beim Übergang von der Phase 451 zu der Phase 452. In den Rahmen 450 ist nach dem Bit resXL das ADS-Feld 1510 eingefügt. Das Sendesignal TxD wird von der Kommunikationssteuereinrichtung
11 als Sender des Rahmens 450 seriell an die Sende-/Empfangseinrichtung 12 gesendet, wie nachfolgend genauer beschrieben. Bis zu dem Bit ADH einschließlich haben die Bits des Rahmens 450 eine Bitdauer t_btl. Ab dem Bit DH1, dem ersten Bit der Datenphase 452, haben die Bits des Rahmens 450 eine Bitdauer t_bt2. Die Bitdauer t_b2 ist bei dem Beispiel von Fig. 6 kürzer als die Bitdauer t_btl.
Wie bereits in Fig. 2 und auch in Fig. 6 gezeigt, wird das ADH-Bit bei dem vorliegenden Ausführungsbeispiel mit dem logischen Wert 1 gesendet.
Fig. 7 zeigt die über der Zeit t aus dem Sendesignal TxD resultierenden Zustände, die seriell an dem Anschluss TXD zwischen der Kommunikationssteuereinrichtung 11 und der Sende-/Empfangseinrichtung 12 auftreten. Hierfür führt die Kommunikationssteuereinrichtung 11, beispielsweise das Phasenfehler- Kompensationsmodul 15, insbesondere der Signalisierblock 152, im ADH-Bit sowie in der Datenphase 452 die Pulsweitenmodulation (PWM) des Sendesignals TxD von Fig. 6 durch. Genauer gesagt, beginnt die Pulsweitenmodulation (PWM) des Sendesignals TxD von Fig. 6 mit dem ADH- Bit. In der Arbitrationsphase 451 vor dem ADH-Bit erfolgt keine Pulsweitenmodulation (PWM) des Sendesignals TxD.
Die Sende-/Empfangseinrichtung 12 erkennt aufgrund der hohen Frequenz der Flanken des Signals am TXD Anschluss, dass die Sende-/Empfangseinrichtung 12 von der Betriebsart B_451 der Arbitrationsphase in eine der schnellen Betriebsarten B_452_TX (FAST_TX), B_452_RX (FAST_RX) wechseln soll bzw. auch dort bleiben soll. Die Sende-/Empfangseinrichtung 12, erkennt am Wert des zuvor gesendeten resXL Bits, ob sie in die Betriebsart B_452_TX (FAST_TX) oder die Betriebsart B_452_RX (FAST_RX) wechseln soll. Zusätzlich oder alternativ erkennt die Sende-/Empfangseinrichtung 12 am Wert des ersten PWM- Symbols oder der S ersten PWM-Symbole, in welche Betriebsart sie wechseln soll. S ist eine natürliche Zahl die größer oder gleich 1 ist. Das Signal an dem Anschluss TXD ist aufgrund der durchgeführten PWM-Codierung um eine Zeitdauer T_V1 verzögert gegenüber dem TxD-Signal. Der Signalisierblock 152 generiert die ersten S PWM-Symbole entsprechend der Betriebsart, in die die Sende-/Empfangseinrichtung geschaltet werden soll. Die ersten S PWM- Symbole sind also nicht abhängig von dem Wert des ADH-Bits codiert. Zusätzlich oder alternativ können die ersten S PWM Symbole in dem Sendeknoten dazu verwendet werden, einen schrittweisen Übergang der Differenzspannung VDIFF auf dem Bus 40 von Dominant +2V über die Differenzspannung VDIFF von +1V für die logische 0 in der Datenphase 452 hin zur Differenzspannung VDIFF von -IV für die logische 1 in der Datenphase 452 zu erreichen.
Bei dem Beispiel in Fig. 7 ist bei einem PWM-Symbol SB_D0 die O-Phase länger als die 1-Phase, was einem Bit in der Datenphase 452 mit logischem Wert 0 in dem Sendesignal TxD entspricht. Dagegen ist bei einem PWM-Symbol SB_D1 die 1-Phase länger als die O-Phase, was einem Bit mit logischem Wert 1 entspricht. Selbstverständlich können die PWM-Symbole SB_D0, SB_D1 anders definiert sein, insbesondere genau anders herum als zuvor beschrieben.
Zudem haben die ersten zwei PWM-Symbole in dem Signal an dem Anschluss TXD bei dem Beispiel von Fig. 7 den logischen Wert 0 (SB_D0). Die Sende- Empfangseinrichtung 12, 32 wertet die ersten zwei PWM-Symbole aus, um zu entscheiden, in welche Betriebsart die Sende- Empfangseinrichtung 12, 32 umzuschalten ist. Bei dem vorliegenden Beispiel von Fig. 7 soll die Sende- /Empfangseinrichtung 12, 32 des Sendeknotens aufgrund der zwei PWM- Symbole mit dem logischen Wert 0 in die Betriebsart B_452_TX (FAST_TX) schalten. Die Umschaltung in die Betriebsart B_452_RX (FAST_RX) wird mit mindestens einem anderem Wert der beiden ersten PWM Symbole in dem ADH- Bit signalisiert.
Wie in Fig. 7 gezeigt, führt die Kommunikationssteuereinrichtung 11, beispielsweise das Phasenfehler- Kompensationsmodul 15, insbesondere der Signalisierblock 152, die anschließende Pulsweitenmodulation (PWM) des ADH- Bits des Sendesignals TxD von Fig. 6 derart durch, dass alle folgenden PWM- Symbole des ADH-Bits mit dem logischen Wert 1 gesendet werden. Somit sind in dem zweiten Teil des ADH-Bits, dem Teil nach der Signalisierung der Art der Betriebsart B_452 der Sende- Empfangseinrichtung 12, 32 für die Datenphase 452, nur Symbole SB_D1 vorhanden.
Fig. 8 zeigt den zeitlichen Verlauf eines Signals TxD_TC, das von der Sende- /Empfangseinrichtung 12 aus den Zuständen an dem Anschluss TXD von Fig. 7 decodiert wurde. Bei dem Beispiel von Fig. 8 schaltet die Sende- /Empfangseinrichtung 12 ihre Betriebsart B_451, in welcher der Rahmen 450 Bits mit der Bitdauer t_btl hat, in dem Bit ADH in die Betriebsart B_452_TX (FAST_TX) um, in welcher der Rahmen 450 Bits mit der Bitdauer t_bt2 hat. Zudem können die Bits des Rahmens 450 in der Betriebsart B_451 mit einem anderen Physical Layer auf den Bus 40 gesendet werden als in der Betriebsart B_452_TX, wie zuvor beschrieben.
Die Sende-/Empfangseinrichtung 12 decodiert also die Zustände an dem Anschluss TXD von Fig. 7 in das Signal TxD_TC gemäß Fig. 8. Für das ADH-Bit ergibt sich für den ersten Teil ADH_0 des ADH-Bits ein logischer Wert 0. Für den zweiten und letzten Teil ADH_1 des ADH-Bits in Fig. 8 ergibt sich ein logischer Wert 1.
Jedes der PWM-Symbole SB_D0, SB_D1 an dem Anschluss TXD kann erst an dem Ende des jeweiligen PWM-Symbols SB_D0, SB_D1 decodiert werden. Somit fügt die Decodierung in der Sende-/Empfangseinrichtung 12 eine zusätzliche Verzögerungszeitdauer T_V2 in das seriell auf den Bus 40 zu sendende Signal TxD_TC ein. Die Verzögerungszeitdauer T_V2 ist gleich der Zeitdauer einer Symbollänge eines der PWM-Symbole SB_D0, SB_D1, wie in Fig. 8 gezeigt. Der Phasenfehler T_P, der durch die PWM Codierung und Decodierung in der sendenden Teilnehmerstation erzeugt wird, ist T_P = T_V1 + T_V2.
Nachdem die Sende-/Empfangseinrichtung 12 die Zustände an dem Anschluss TXD von Fig. 7 in das Signal TxD_TC gemäß Fig. 8 decodiert hat, sendet die Sende-/Empfangseinrichtung 12 das Signal TxD_TC auf den Bus 40 als die Differenzspannung VDIFF. Die auf dem Signal TxD_TC basierende Differenzspannung VDIFF kann von einem Empfangsknoten am Bus 40 empfangen werden. Das zugehörige Signal in dem Empfangsknoten ist hier nicht gezeigt.
Nach der Datenphase 452 endet die Pulsweitenmodulation (PWM) des Sendesignals TxD. Die Umschaltung von der Betriebsart B_452_TX (FAST_TX) oder der Betriebsart B_452_RX (FAST_RX) in die Betriebsart B_451 (SLOW) wird über das Abstellen der PWM-Codierung und somit über das Ausbleiben der vielen Flanken signalisiert. Fig. 9 zeigt über der Zeit t das resultierende digitale Sendesignal TxD in dem Bereich der Umschaltung von der Datenphase 452 des Rahmens 450 in die Arbitrationsphase 451. In den Rahmen 450 ist nach den Bits FCP3, FCP2, FCP1, FCPO das DAS-Feld 1520 eingefügt. Bis zu dem Bit FCPO einschließlich, dem letzten Bit der Datenphase 452, haben die Bits des Rahmens 450 noch die Bitdauer t_bt2. Ab dem Bit DAH, dem ersten Bit der nachfolgenden Arbitrationsphase 451, haben die Bits des Rahmens 450 die Bitdauer t_btl. Wie bereits in Bezug auf Fig. 6 erläutert, ist die Bitdauer t_b2 bei dem hier beschriebenen Beispiel kürzer als die Bitdauer t_btl.
Wie bereits in Fig. 2 und auch in Fig. 9 gezeigt, werden das DAH-Bit und das darauffolgende AHl-Bit bei dem vorliegenden Ausführungsbeispiel in dem Rahmen 450 mit dem logischen Wert 1 gesendet.
Fig. 10 zeigt die über der Zeit t aus dem Sendesignal TxD resultierenden Zustände, die seriell an dem Anschluss TXD zwischen der Kommunikationssteuereinrichtung 11 und der Sende-/Empfangseinrichtung 12 auftreten. Wie bereits zuvor beschrieben, führt die Kommunikationssteuereinrichtung 11, beispielsweise das Phasenfehler- Kompensationsmodul 15, insbesondere der Signalisierblock 152, in der Datenphase 452 die Pulsweitenmodulation (PWM) des Sendesignals TxD von Fig. 9 durch. Durch die PWM-Codierung und anschließende PWM- Decodierung in der Sende-/Empfangseinrichtung treten die Verzögerungen T_V1, T_V2 auf, wie zuvor beschrieben.
Die Pulsweitenmodulation (PWM) des Sendesignals TxD von Fig. 9 endet mit FCPO-Bit, also vor dem DAH-Bit. In der Arbitrationsphase 451, also nach dem FCPO-Bit, erfolgt gemäß dem Signal TXD von Fig. 10 keine Pulsweitenmodulation (PWM) des Sendesignals TxD.
Am Ende der Datenphase 452 erkennt die Sende-/Empfangseinrichtung 12 an der nun geringeren Frequenz aufgrund der ausbleibenden vielen Flanken des Signals am TXD Anschluss, dass die Sende-/Empfangseinrichtung 12 von der Betriebsart der Datenphase 452 in die Betriebsart B_451 der Arbitrationsphase wechseln soll bzw. auch dort bleiben soll. In der Betriebsart B_451 führt die Sende-/Empfangseinrichtung 12 keine PWM-Decodierung des Signals TxD von Fig. 10 mehr durch. Dadurch entfallen während des DAH-Bits in dem Signal TxD_TC von Fig. 11 die Verzögerungen T_P = T_V1 + T_V2, die durch die PWM-Codierung und PWM-Decodierung des Signals TxD in dem Signal TXD_TC während der Datenphase 452 enthalten waren. Das AHl-Bit in dem Signal TxD_TC von Fig. 11 endet daher um T_P = T_V1 + T_V2 früher, was zu einem Phasenfehler von T_P beim Empfänger führt.
Bei dem Beispiel von Fig. 11 schaltet die Sende-/Empfangseinrichtung 12 ihre Betriebsart B_452_TX (FAST_TX) der Datenphase 452 in die Betriebsart B_451 um, in welcher der Rahmen 450 Bits mit der Bitdauer t_btl hat. Zudem kann der Physical Layer umgeschaltet werden, wie zuvor beschrieben.
Wie in Fig. 12 gezeigt, ist die Kommunikationssteuereinrichtung 11 (Protokoll- Controller) in einem Empfangsknoten während der Datenphase 452 auf die vom Sendeknoten empfangenen Flanken des digitalen Signals RxD synchronisiert. Stoppt der Sendeknoten die PWM-Codierung ab dem DAH-Bit, wie zuvor in Bezug auf Fig. 9 bis Fig. 10 beschrieben, wird die Laufzeit vom Sendeknoten zum Empfangsknoten um T_P = T_V1 + T_V2 kürzer. Dieser plötzlich eingeführte Phasenfehler beim Empfänger (Empfangsknoten) entspricht einem Phasensprung. Der Empfangsknoten erwartet das Ende des AHl-Bit jedoch um T_P = T_V1 + T_V2 später, wie mit dem digitalen Signal RxD_E in Fig. 13 gezeigt.
Als Folge des Phasensprungs endet für den Empfangsknoten das AHl-Bit am Empfangsknoten gemäß Fig. 12 um T_P = T_V1 + T_V2 früher als vom Empfangsknoten gemäß dem Signal RxD_E von Fig. 13 erwartet. Zur Kompensation dieses Phasensprungs geht das Phasenfehler- Kompensationsmodul 15 und die Phasenfehler-Kompensationsmodule 25, 35 der Teilnehmerstationen 10, 20, 30 vor, wie nachfolgend beschrieben.
Der Empfangsknoten, genauer gesagt seine Kommunikationssteuereinrichtung 11, tastet das Empfangssignal RxD zu Zeitpunkten t_l, t_2 gemäß der bisherigen Synchronisation in dem Signal RxD_E von Fig. 13 ab. Der Abtastzeitpunkt t_l ist der Abtastzeitpunkt des DAH-Bits. Der Abtastzeitpunkt t_2 ist der Abtastzeitpunkt des AHl-Bits.
Bei dem Beispiel von Fig. 12 und Fig. 13 tastet der Empfangsknoten das Signal RxD von Fig. 12 als die Bitsequenz DAH, ALI ab. Somit fehlt das AHl-Bit. Dennoch toleriert das Phasenfehler- Kompensationsmodul 15, 25, 35 des Empfangsknotens das Fehlen des AHl-Bits. Die Kommunikationssteuereinrichtung 11 kann die Bitzeit t_btl beispielsweise in die Zeitquanten TQ1 bis TQ8 unterteilt sein, wie in Fig. 13 gezeigt. Die Dauer eines Zeitquantums wird von der verwendeten Taktfrequenz in der Kommunikationssteuereinrichtung 11 bestimmt. Die Dauer eines Zeitquantums kann das ganzzahlige Vielfache einer Taktperiode sein, wobei in einer Kommunikationsphase die Länge der Zeitquanta konstant ist. Ganz allgemein kann die Bitzeit t_btl in mindestens vier Zeitquanten TQ1 bis TQ8 unterteilt sein. Zusätzlich oder alternativ kann die Bitzeit t_bt2 in mindestens vier Zeitquanten TQ1 bis TQ8 unterteilt sein.
Der Empfangsknoten, genauer gesagt seine Kommunikationssteuereinrichtung 11, aktiviert die Hartsynchronisation am Ende des DAH-Bits unabhängig von dem Wert, der für das DAH-Bit abgetastet wurde. Außerdem synchronisiert sich der Empfangsknoten, genauer gesagt seine Kommunikationssteuereinrichtung 11, nach dem DAH-Bit auf die erste fallende Flanke, insbesondere von einem Zeitquantum, in dem für das RxD-Signal der logische Wert 1 abgetastet wird, zu einem Zeitquantum, in dem für das RxD-Signal der logische Wert 0 abgetastet wird. Dieser Zeitpunkt liegt bei dem Beispiel von Fig. 12 zu dem Zeitpunkt t_SY vor. Somit wird an der Flanke zum ALl-Bit eine Hartsynchronisation ausgeführt, also eine Synchronisation, die beliebig große Phasenfehler korrigieren kann.
Alternativ aktiviert der Empfangsknoten, genauer gesagt seine Kommunikationssteuereinrichtung 11, die Hartsynchronisation am Abtastzeitpunkt (Sample Point) t_l des DAH Bits. Auch bei dieser Variante wird an der Flanke zum ALl-Bit eine Hartsynchronisation ausgeführt.
Die Flanke bei dem genannten Zeitpunkt t_SY definiert auch den Beginn des ALl-Bits. Im Unterschied zu anderen Synchronisationen ist es an dieser Stelle nicht notwendig, vor der Synchronisations- Flanke zu dem Zeitpunkt t_SY an einem Abtastpunkt (Sample-Point) t_l, t_2 den logischen Wert 1 abzutasten.
Das erste Bit, das im Anschluss mit dem logischen Wert 0 abgetastet wird, wird als ALl-Bit akzeptiert. Somit toleriert der Empfangsknoten das Fehlen des AH1- Bits.
Ganz allgemein geht das Phasenfehler- Kompensationsmodul 15, 25, 35 des Empfangsknotens davon aus, dass die erste fallende Flanke nach dem DAH-Bit den Beginn des ALl-Bits definiert. Alle Empfangsknoten synchronisieren sich auf die Flanke am Beginn des ALl-Bits, was dem Zeitpunkt t_SY in Fig. 12 entspricht.
Darüber hinaus ist das Phasenfehler- Kompensationsmodul 15, 25, 35 des Empfangsknotens derart ausgestaltet, dass ein Abtasten der ersten beiden Bits nach dem DAH-Bit mit dem logischen Wert 1 als Formatfehler gewertet wird. In diesem Fall wird ein solcher abgetasteter Rahmen als fehlerhaft, insbesondere in Bezug auf das vorbestimmte Feld, bewertet und/oder als ungültig in Bezug auf das vorbestimmte Feld verworfen. Zudem kann ein Fehlerrahmen 47 auf den Bus 40 gesendet werden.
Dadurch ist sichergestellt, dass der Empfangsknoten den durch die Laufzeit- Verkürzung bewirkten Phasensprung sowie ein eventuelles Fehlen des AHl-Bits durch eine geeignete Synchronisierung nach der Umschaltung von der Datenphase 452 in die Arbitrationsphase 451 kompensiert.
Gemäß einer Modifikation des zuvor beschriebenen DAS- Felds 1520, kann das DAS-Feld 1520 zwischen dem AHl-Bit und dem ALl-Bit noch ein zusätzliches Bit aufweisen, das den logischen Wert 1 hat. Zusätzlich oder alternativ kann das zuvor beschriebene DAS-Felds 1520 an seinem Ende noch mehr als die beschriebenen vier Bits aufweisen. Jedoch sind die vier Bits in Bezug auf die Maximierung der Nettodatenrate vorteilhaft.
Zusätzlich oder alternativ ist es möglich, dass mindestens eine der Teilnehmerstationen 10, 20, 30 ausgestaltet ist sicherzustellen, dass sich bis zum Abtastpunkt t_l des DAH-Bits gemäß Fig. 13 ein stabiler rezessiver Pegel auf dem Bus 40 einstellt.
Hierfür ist beispielsweise bei der Sende-Empfangseinrichtung 12 das zuvor beschriebene Signalverbesserungsmodul 125 ausgestaltet, die SIC-Funktion (SIC = Signal Improvement Capability) nicht nur in der Betriebsart B_451 (SLOW) bei dem Übergang des TxD Signals von 0 nach 1 auszuführen. Diese erste Auslösebedingung für die Ausführung der SIC-Funktion ist zuvor beschrieben. Zusätzlich oder alternativ kann das zuvor beschriebene Signalverbesserungsmodul 125 ausgestaltet sein, eine zweite Auslösebedingung für die Ausführung der SIC-Funktion zu ermöglichen.
Die zweite Auslösebedingung für die Ausführung der SIC-Funktion ist ein Wechsel der Sende-/Empfangseinrichtung 12, 22, 32 des Sendeknotens von der Betriebsart 452_TX (FAST_TX) in die Betriebsart B_451 der Arbitrationsphase 451, wie in Fig. 9 gezeigt. Die von dem Signalverbesserungsmodul 125 in Folge dessen ausgeführte SIC-Funktion bewirkt, dass der Übergang von den Buspegeln der Datenphase 452 zum rezessiven Pegel der Arbitrationsphase 451 beschleunigt wird. Die zweite Auslösebedingung für die Ausführung der SIC- Funktion ist unabhängig davon, auf welche Weise die Kommunikationssteuereinrichtung 11 der Sende-/Empfangseinrichtung den Wechsel der Betriebsart signalisiert.
Damit kann vorteilhaft sichergestellt werden, dass die Empfangsknoten das DAH- Bit als logisch 1 abtasten können.
Ein anderer Vorteil der beschriebenen Ausgestaltung des Signalverbesserungsmoduls 125 liegt darin, dass durch den beschleunigten Übergang von den Pegeln der Datenphase 452 zum rezessiven Pegel der Arbitrationsphase 451 aufgrund der SIC Funktion der Einsatz größerer CAN Topologien möglich wird. Vorteilhaft ermöglicht das Signalverbesserungsmodul 125 dadurch auch, dass beim Auslegen der Topologien der beschriebene Pegelübergang nicht gesondert betrachtet werden muss. Soll keine Betriebsartumschaltung der Sende- Empfangseinrichtungen 12, 32 stattfinden, findet auch keine Pulsweitenmodulation (PWM) für eine Codierung der Signalisierung für das Sendesignal TxD von Fig. 6 statt. Somit ist das Signal, das die Sende- Empfangseinrichtung 12, 32 als Differenzspannung VDIFF auf den Bus 40 treibt, wenn die Sende-Empfangseinrichtung 12, 32 als Sendeknoten agiert, identisch zu dem Sendesignal TxD von Fig. 6. Da keine PWM-Codierung und daher auch keine Decodierung stattfindet, wird kein einmaliger Phasenfehler T_P zwischen dem Sendesignal TxD_TC in der Sende-Empfangseinrichtung 12, 32 und dem Sendesignal TxD erzeugt.
Alle zuvor beschriebenen Ausgestaltungen der Teilnehmerstationen 10, 20, 30, des Bussystems 1 und des darin ausgeführten Verfahrens können einzeln oder in allen möglichen Kombinationen Verwendung finden. Insbesondere können alle Merkmale der zuvor beschriebenen Ausführungsbeispiele und/oder deren Modifikationen beliebig kombiniert werden. Zusätzlich oder alternativ sind insbesondere folgende Modifikationen denkbar.
Auch wenn die Erfindung zuvor am Beispiel des CAN-Bussystems beschrieben ist, kann die Erfindung bei jedem Kommunikationsnetzwerk und/oder Kommunikationsverfahren eingesetzt werden, bei welchem zwei verschiedene Kommunikationsphasen verwendet werden, in denen sich die Buszustände unterscheiden, die für die unterschiedlichen Kommunikationsphasen erzeugt werden. Insbesondere ist die Erfindung bei Entwicklungen von sonstigen seriellen Kommunikationsnetzwerken, wie Ethernet und/oder 100 Base-Tl Ethernet, Feldbussystemen, usw. einsetzbar.
Insbesondere kann das Bussystem 1 gemäß den Ausführungsbeispielen ein Kommunikationsnetzwerk sein, bei welchem Daten seriell mit zwei verschiedenen Bitraten übertragbar sind. Es ist vorteilhaft, jedoch nicht zwangsläufige Voraussetzung, dass bei dem Bussystem 1 zumindest für bestimmte Zeitspannen ein exklusiver, kollisionsfreier Zugriff einer Teilnehmerstation 10, 20, 30 auf einen gemeinsamen Kanal gewährleistet ist.
Selbstverständlich kann das ADS-Feld 1510 mehr als die genannten Bits ADH bis DH2 aufweisen, die in den Ausführungsbeispielen beschrieben wurden. Alternativ oder zusätzlich kann das DAS- Feld 1520 mehr als die genannten Bits DAH bis AH2 aufweisen, die in den Ausführungsbeispielen beschrieben wurden.
Die Anzahl und Anordnung der Teilnehmerstationen 10, 20, 30 in dem Bussystem 1 der Ausführungsbeispiele ist beliebig. Insbesondere kann die
Teilnehmerstation 20 in dem Bussystem 1 entfallen. Es ist möglich, dass eine oder mehrere der Teilnehmerstationen 10 oder 30 in dem Bussystem 1 vorhanden sind. Denkbar ist, dass alle Teilnehmerstationen in dem Bussystem 1 gleich ausgestaltet sind, also nur Teilnehmerstation 10 oder nur Teilnehmerstation 30 vorhanden sind.

Claims

- 35 -
Ansprüche
1) Teilnehmerstation (10; 30) für ein serielles Bussystem (1), mit einer Kommunikationssteuereinrichtung (11; 31) zum Steuern einer Kommunikation der Teilnehmerstation (10; 20; 30) mit mindestens einer anderen Teilnehmerstation (10; 20; 30) des Bussystems (1) und zur Auswertung eines von einem Bus (40) des Bussystems (1) empfangenen Signals (VDIFF), bei dem sich die Bitzeit (t_btl) in einer ersten Kommunikationsphase (451) unterscheiden kann von einer Bitzeit (t_bt2) in einer zweiten Kommunikationsphase (452), wobei die Kommunikationssteuereinrichtung (11; 31) ausgestaltet ist, das von dem Bus (40) empfangene Signal (VDIFF), das auf einem von einer anderen Teilnehmerstation (10; 20; 30) erzeugten Sendesignal (TxD_TC) basiert, gemäß einem vorbestimmten Rahmen (450) abzutasten und auszuwerten, wobei in dem vorbestimmten Rahmen (450) ein vorbestimmtes Feld (1520), das einen Übergang von der zweiten Kommunikationsphase (452) in die erste Kommunikationsphase (452) anzeigt, zwischen dem Beginn und der darauffolgenden fallenden Flanke des vorbestimmten Felds (1520) zwei Bits mit dem logischen Wert 1 hat, wobei die Kommunikationssteuereinrichtung (11; 31) ausgestaltet ist, nach Abtasten des ersten Bits (DAH) des vorbestimmten Felds (1520) in dem von dem Bus (40) empfangenen Signal (VDIFF; RxD), an der auf den Beginn des vorbestimmten Felds (1520) folgenden fallenden Flanke eine Synchronisation auszuführen, und wobei die Kommunikationssteuereinrichtung (11; 31) ausgestaltet ist, einen Rahmen, den die Kommunikationssteuereinrichtung (11; 31) aus dem von dem Bus (40) empfangenen Signal (VDIFF; RxD) abgetastet hat, auch dann als vorbestimmten Rahmen (450) und daher als gültig in Bezug auf das vorbestimmte Feld (1520) zu bewerten, wenn in dem von dem Bus (40) empfangenen Signal (VDIFF; RxD) vor der - 36 -
Synchronisation nicht der logische Wert 1 für das zweite Bit (AH1) des vorbestimmten Felds (1520) abgetastet wurde. ) Teilnehmerstation (10; 30) nach Anspruch 1, wobei das vorbestimmte Feld (1520) vier Bits mit der Bitzeit (t_btl) der ersten Kommunikationsphase (451) hat, und wobei das vorbestimmte Feld (1520) eine Bitfolge mit dem logischen Wert 1101 hat. ) Teilnehmerstation (10; 30) nach Anspruch 1 oder 2, wobei die Kommunikationssteuereinrichtung (11; 31) ausgestaltet ist, das nach der Synchronisation folgende Bit in dem von dem Bus (40) empfangenen Signal (VDIFF; RxD) als das dritte Bit (ALI) des vorbestimmten Felds (1520) auszuwerten. ) Teilnehmerstation (10; 30) nach einem der vorangehenden Ansprüche, wobei die Kommunikationssteuereinrichtung (11; 31) ausgestaltet ist, nach dem Abtasten des ersten Bits (DAH) n dem von dem Bus (40) empfangenen Signal (VDIFF; RxD) zwischen dem Beginn des Felds und der darauffolgenden fallenden Flanke, das nächste Bit, das in dem von dem Bus (40) empfangenen Signal (VDIFF; RxD) mit dem logischen Wert 0 abgetastet wird und für spätestens das dritte Bit des vorbestimmten Felds (1520) abgetastet wird, als das dritte Bit (ALI) des vorbestimmten Felds (1520) auszuwerten. ) Teilnehmerstation (10; 30) nach einem der vorangehenden Ansprüche wobei die Kommunikationssteuereinrichtung (11; 31) ausgestaltet ist, einen Rahmen, den die Kommunikationssteuereinrichtung (11; 31) aus dem von dem Bus (40) empfangenen Signal (VDIFF; RxD) abgetastet hat, als fehlerhaft zu bewerten, wenn in dem von dem Bus (40) empfangenen Signal (VDIFF; RxD) sowohl das zweite Bit als auch das dritte Bit mit dem logischen Wert 1 für das vorbestimmte Feld (1520) abgetastet wurden. ) Teilnehmerstation (10; 30) nach einem der vorangehenden Ansprüche, wobei die Kommunikationssteuereinrichtung (11; 31) ausgestaltet ist, einen Rahmen, den die Kommunikationssteuereinrichtung (11; 31) aus dem von dem Bus (40) empfangenen Signal (VDIFF; RxD) abgetastet hat, als fehlerhaft zu bewerten, wenn das erste Bit (DAH) des vorbestimmten Felds (1520) nicht als logisch 1 abgetastet wurde. ) Teilnehmerstation (10; 30) nach einem der vorangehenden Ansprüche, wobei die Kommunikationssteuereinrichtung (11; 31) ausgestaltet ist, die Synchronisation nach dem Abtasten des ersten Bits (DAH) des vorbestimmten Felds (1520) als Hartsynchronisation durchzuführen. ) Teilnehmerstation (10; 30) nach einem der vorangehenden Ansprüche, wobei die Kommunikationssteuereinrichtung (11; 31) ausgestaltet ist, die Synchronisation beim Abtasten des ersten Bits (DAH) des vorbestimmten Felds (1520) am Abtastpunkt (t_l) zu aktivieren, so dass die Kommunikationssteuereinrichtung (11; 31) beim Auftreten der fallenden Flanke eine Hartsynchronisation durchführen kann. ) Teilnehmerstation (10; 30) nach einem der vorangehenden Ansprüche, wobei die Kommunikationssteuereinrichtung (11; 31) ausgestaltet ist, die Synchronisation am Ende des ersten Bits des vorbestimmten Felds (1520) zu aktivieren, so dass die Kommunikationssteuereinrichtung (11; 31) beim Auftreten der fallenden Flanke eine Hartsynchronisation durchführen kann. 0) Teilnehmerstation (10; 30) nach einem der vorangehenden Ansprüche, wobei die Kommunikationssteuereinrichtung (11; 31) ausgestaltet ist, die Bitzeit (t_btl) der ersten Kommunikationsphase (451) in mindestens vier Zeitquanten (TQ1 bis TQ8) zu unterteilen, und wobei die Kommunikationssteuereinrichtung (11; 31) ausgestaltet ist, die Synchronisation auf die erste fallende Flanke, die nach dem Abtasten des ersten Bits (DAH) des vorbestimmten Felds (1520) folgt, von einem Zeitquantum, in dem für ein digitales Empfangssignal (RxD) der logische Wert 1 abgetastet wird, zu einem Zeitquantum, in dem für ein digitales Empfangssignal (RxD) der logischen Wert 0 abgetastet wird, auszuführen. ) Teilnehmerstation (10; 30) nach einem der vorangehenden Ansprüche, zudem mit einer Sende-/Empfangseinrichtung (12; 32) zum Senden eines Sendesignals (TxD) auf den Bus (40) des Bussystems (1) und/oder zum Empfangen eines Signals (VDIFF; RxD) von dem Bus (40) des Bussystems (1). ) Teilnehmerstation (10; 30) nach Anspruch 9, wobei die Kommunikationssteuereinrichtung (11; 31) ausgestaltet ist, das Sendesignal (TxD) zu erzeugen, und wobei die Kommunikationssteuereinrichtung (11) ausgestaltet ist, der Sende-/Empfangseinrichtung (12; 32) mittels Pulsweitenmodulation in dem Sendesignal (TxD) zu signalisieren, dass die Sende- /Empfangseinrichtung (12; 32) ihre Betriebsart in eine Betriebsart (B_451) zum Senden in der ersten Kommunikationsphase (451) oder in eine Betriebsart (B_452_TX; B_452_RX) zum Senden in einer zweiten Kommunikationsphase (452) umzuschalten hat. ) Teilnehmerstation (10; 30) nach Anspruch 9 oder 10, zudem mit einem Signalverbesserungsmodul (125) zum Beschleunigen eines Übergangs auf dem Bus (40) in der ersten Kommunikationsphase (451) von einem dominanten Buspegel (401) zu einem rezessiven Buspegel (402), der von dem dominanten Buspegel (401) überschreibbar ist, wobei die Sende-/Empfangseinrichtung (12; 22; 32) ausgestaltet ist, das Signalverbesserungsmodul (125) zusätzlich für eine Beschleunigung des Übergangs von einem der Buspegel der zweiten Kommunikationsphase (452) zu dem rezessiven Pegel der ersten Kommunikationsphase (451) zu aktivieren, wenn die Teilnehmerstation (10; 30) Sender des Sendesignals (TxD) auf den Bus (40) ist und die Sende-/Empfangseinrichtung (12; 22; 32) von einer Betriebsart (452_TX), in welcher die Kommunikationssteuereinrichtung (11; 31) in der zweiten Kommunikationsphase (452) das Sendesignal (TxD) auf den - 39 -
Bus (40) des Bussystems (1) sendet, in eine Betriebsart (B_451) schaltet, in welcher die Kommunikationssteuereinrichtung (11; 31) in der ersten Kommunikationsphase (451) das Sendesignal (TxD) auf den Bus (40) des Bussystems (1) sendet. ) Teilnehmerstation (10; 30) nach einem der vorangehenden Ansprüche, wobei der vorbestimmte Rahmen (450) kompatibel zu CAN FD aufgebaut ist, und wobei in der ersten Kommunikationsphase (451) ausgehandelt wird, welche der Teilnehmerstationen (10, 20, 30) des Bussystems (1) in der nachfolgenden zweiten Kommunikationsphase (452) einen zumindest zeitweise exklusiven, kollisionsfreien Zugriff auf den Bus (40) bekommt. ) Bussystem (1), mit einem Bus (40), und mindestens zwei Teilnehmerstationen (10; 20; 30), welche über den Bus (40) derart miteinander verbunden sind, dass sie seriell miteinander kommunizieren können und von denen mindestens eine Teilnehmerstation (10; 30) eine Teilnehmerstation (10; 30) nach einem der vorangehenden Ansprüche ist. ) Verfahren zur Kommunikation in einem seriellen Bussystem (1), wobei das Verfahren mit einer Teilnehmerstation (10; 30) des Bussystems (1) ausgeführt wird, die eine Kommunikationssteuereinrichtung (11; 31) aufweist, wobei das Verfahren die Schritte aufweist,
Steuern, mit der Kommunikationssteuereinrichtung (11; 31), einer Kommunikation der Teilnehmerstation (10; 20; 30) mit mindestens einer anderen Teilnehmerstation (10; 20; 30) des Bussystems (1) und Auswerten eines von einem Bus (40) des Bussystems (1) empfangenen Signals (VDIFF), bei dem sich die Bitzeit (t_btl) in einer ersten Kommunikationsphase (451) unterscheiden kann von einer Bitzeit (t_bt2) in einer zweiten Kommunikationsphase (452), wobei die Kommunikationssteuereinrichtung (11; 31) das von dem Bus (40) empfangene Signal (VDIFF), das auf einem von einer - 40 - anderen Teilnehmerstation (10; 20; 30) erzeugten Sendesignal (TxD_TC) basiert, gemäß einem vorbestimmten Rahmen (450) abtastet und auswertet, wobei in dem vorbestimmten Rahmen (450) ein vorbestimmtes Feld (DAS), das einen Übergang von der zweiten Kommunikationsphase (452) in die erste Kommunikationsphase (452) anzeigt, zwischen dem Beginn und der darauffolgenden fallenden Flanke zwei Bits mit dem logischen Wert 1 hat, wobei die Kommunikationssteuereinrichtung (11; 31), nach Abtasten des ersten Bits (DAH) des vorbestimmten Felds (1520) in dem von dem Bus (40) empfangenen Signal (VDIFF; RxD), an der auf den Beginn des vorbestimmten Felds (1520) folgenden fallenden Flanke eine Synchronisation ausführt, und wobei die Kommunikationssteuereinrichtung (11; 31) einen Rahmen, den die Kommunikationssteuereinrichtung (11; 31) aus dem von dem Bus (40) empfangenen Signal (VDIFF; RxD) abgetastet hat, auch dann als vorbestimmten Rahmen (450) und daher als gültig in Bezug auf das vorbestimmte Feld (1520) bewertet, wenn in dem von dem Bus (40) empfangenen Signal (VDIFF; RxD) vor der Synchronisation nicht der logische Wert 1 für das zweite Bit (AH1) des vorbestimmten Felds (1520) abgetastet wurde.
PCT/EP2021/077638 2020-11-18 2021-10-07 Teilnehmerstation für ein serielles bussystem und verfahren zur kommunikation in einem seriellen bussystem WO2022106114A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020214536.9A DE102020214536A1 (de) 2020-11-18 2020-11-18 Teilnehmerstation für ein serielles Bussystem und Verfahren zur Kommunikation in einem seriellen Bussystem
DE102020214536.9 2020-11-18

Publications (1)

Publication Number Publication Date
WO2022106114A1 true WO2022106114A1 (de) 2022-05-27

Family

ID=78085711

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2021/077638 WO2022106114A1 (de) 2020-11-18 2021-10-07 Teilnehmerstation für ein serielles bussystem und verfahren zur kommunikation in einem seriellen bussystem

Country Status (2)

Country Link
DE (1) DE102020214536A1 (de)
WO (1) WO2022106114A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2712123A1 (de) * 2012-09-20 2014-03-26 Robert Bosch Gmbh Standard CAN Implementierung toleriert CAN FD Rahmen
EP3531629A1 (de) * 2018-02-21 2019-08-28 Robert Bosch GmbH Teilnehmerstation für ein bussystem und verfahren zur erhöhung der datenrate eines bussystems
DE102018218721A1 (de) * 2018-10-31 2020-04-30 Robert Bosch Gmbh Teilnehmerstation für ein serielles Bussystem und Verfahren zum Senden einer Nachricht in einem seriellen Bussystem

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2712123A1 (de) * 2012-09-20 2014-03-26 Robert Bosch Gmbh Standard CAN Implementierung toleriert CAN FD Rahmen
EP3531629A1 (de) * 2018-02-21 2019-08-28 Robert Bosch GmbH Teilnehmerstation für ein bussystem und verfahren zur erhöhung der datenrate eines bussystems
DE102018218721A1 (de) * 2018-10-31 2020-04-30 Robert Bosch Gmbh Teilnehmerstation für ein serielles Bussystem und Verfahren zum Senden einer Nachricht in einem seriellen Bussystem

Also Published As

Publication number Publication date
DE102020214536A1 (de) 2022-05-19

Similar Documents

Publication Publication Date Title
EP2700017B1 (de) Verfahren und vorrichtung zur seriellen datenübertragung mit umschaltbarer datencodierung
WO2020089008A1 (de) Teilnehmerstation für ein serielles bussystem und verfahren zum senden einer nachricht in einem seriellen bussystem
EP3949285A1 (de) Teilnehmerstation für ein serielles bussystem und verfahren zur kommunikation in einem seriellen bussystem
WO2020120555A1 (de) Teilnehmerstation für ein serielles bussystem und verfahren zur kommunikation in einem seriellen bussystem
WO2020229221A1 (de) Sende-/empfangseinrichtung und kommunikationssteuereinrichtung für eine teilnehmerstation eines seriellen bussystems und verfahren zur kommunikation in einem seriellen bussystem
WO2020035392A1 (de) Rahmenabschirmeinheit, teilnehmerstation für ein serielles bussystem und verfahren zur kommunikation in einem seriellen bussystem
EP4029202A1 (de) Teilnehmerstation für ein serielles bussystem und verfahren zur kommunikation in einem seriellen bussystem
DE102021200080A1 (de) Kommunikationssteuereinrichtung für eine Teilnehmerstation für ein serielles Bussystem und Verfahren zur Kommunikation in einem seriellen Bussystem
EP4070511B1 (de) Teilnehmerstation für ein serielles bussystem und verfahren zur kommunikation in einem seriellen bussystem
DE102021200081A1 (de) Kommunikationssteuereinrichtung für eine Teilnehmerstation für ein serielles Bussystem und Verfahren zur Kommunikation in einem seriellen Bussystem
WO2022106114A1 (de) Teilnehmerstation für ein serielles bussystem und verfahren zur kommunikation in einem seriellen bussystem
EP4248620A1 (de) Teilnehmerstation für ein serielles bussystem und verfahren zur kommunikation in einem seriellen bussystem
DE102021200082A1 (de) Kommunikationssteuereinrichtung für eine Teilnehmerstation für ein serielles Bussystem und Verfahren zur Kommunikation in einem seriellen Bussystem
EP4193574A1 (de) Teilnehmerstation für ein serielles bussystem und verfahren zur kommunikation in einem seriellen bussystem
DE102020205278A1 (de) Kommunikationssteuereinrichtung und Sende-/Empfangseinrichtung für eine Teilnehmerstation eines seriellen Bussystems und Verfahren zur Kommunikation in einem seriellen Bussystem
DE102020205268A1 (de) Kommunikationssteuereinrichtung und Sende-/Empfangseinrichtung für eine Teilnehmerstation eines seriellen Bussystems und Verfahren zur Kommunikation in einem seriellen Bussystem
EP4193573B1 (de) Teilnehmerstation für ein serielles bussystem und verfahren zur kommunikation in einem seriellen bussystem
WO2022106117A1 (de) Teilnehmerstation für ein serielles bussystem und verfahren zur kommunikation in einem seriellen bussystem
EP4094408A1 (de) Sende-/empfangseinrichtung und kommunikationssteuereinrichtung für eine teilnehmerstation eines seriellen bussystems und verfahren zur kommunikation in einem seriellen bussystem
DE102021205723A1 (de) Schnittstelle für eine Teilnehmerstation eines seriellen Bussystems und Verfahren zur Kommunikation in einem seriellen Bussystem
DE102021205724A1 (de) Empfangsschwellen-Anpassmodul für eine Teilnehmerstation eines seriellen Bussystems und Verfahren zur Kommunikation in einem seriellen Bussystem
WO2021110678A1 (de) Teilnehmerstation für ein serielles bussystem und verfahren zur kommunikation in einem seriellen bussystem
WO2021148348A1 (de) Sende-/empfangseinrichtung für eine teilnehmerstation eines seriellen bussystems und verfahren zur kommunikation in einem seriellen bussystem
WO2021213810A1 (de) Kommunikationssteuereinrichtung und sende-/empfangseinrichtung für eine teilnehmerstation eines seriellen bussystems und verfahren zur kommunikation in einem seriellen bussystem
EP4029201A1 (de) Einrichtung für eine teilnehmerstation eines seriellen bussystems und verfahren zur kommunikation in einem seriellen bussystem

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21787450

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21787450

Country of ref document: EP

Kind code of ref document: A1