WO2022050553A1 - Ferroelectric-based embedded system - Google Patents

Ferroelectric-based embedded system Download PDF

Info

Publication number
WO2022050553A1
WO2022050553A1 PCT/KR2021/008624 KR2021008624W WO2022050553A1 WO 2022050553 A1 WO2022050553 A1 WO 2022050553A1 KR 2021008624 W KR2021008624 W KR 2021008624W WO 2022050553 A1 WO2022050553 A1 WO 2022050553A1
Authority
WO
WIPO (PCT)
Prior art keywords
ferroelectric
embedded system
logic
memory device
layer
Prior art date
Application number
PCT/KR2021/008624
Other languages
French (fr)
Korean (ko)
Inventor
송윤흡
정홍식
Original Assignee
한양대학교 산학협력단
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단, 울산과학기술원 filed Critical 한양대학교 산학협력단
Publication of WO2022050553A1 publication Critical patent/WO2022050553A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the peripheral circuit region

Definitions

  • the following embodiments relate to an embedded system including a memory element and a logic element, and more specifically, a technology for a ferroelectric-based embedded system.
  • SoC System on Chip
  • a logic element such as a MOSFET or a MOS and a nonvolatile memory element are integrated on a single chip and substrate.
  • One embodiment proposes an embedded system including at least one memory device and at least one logic device each including ferroelectric layers formed at the same time through a single process in order to improve the disadvantage of high manufacturing cost.
  • embodiments are included in any one of the at least one memory device and the at least one logic device based on the device characteristics oriented by the at least one memory device or the device characteristics oriented by the at least one logic device
  • one embodiment proposes an embedded system including at least one memory device implemented in a three-dimensional structure while including at least one logic device.
  • one embodiment proposes an embedded system each further comprising silicon oxide layers respectively disposed under the ferroelectric layers.
  • a ferroelectric-based embedded system includes at least one memory device; and at least one logic element, wherein the at least one memory element and the at least one logic element each include ferroelectric layers simultaneously formed of the same ferroelectric material through a single process, wherein the at least one memory element or the Any one of the at least one logic device may include a component in which at least a portion of the material property is changed through a subsequent process subsequent to the single process.
  • the material properties of at least a portion of the components included in the one device may be characterized by being changed to show or not show hysteresis characteristics based on the device characteristics including the components. .
  • the component in which at least a portion of the material property is changed may be the ferroelectric layer.
  • a method of manufacturing a ferroelectric-based embedded system includes simultaneously forming a ferroelectric layer of at least one memory device and a ferroelectric layer of at least one logic device using the same ferroelectric material through a single process; and changing material properties of at least a portion of a component included in any one of the at least one memory device or the at least one logic device through a subsequent process following the single process.
  • the step of changing the material properties of at least a portion of the components included in the one device through a subsequent process following the single process may include hysteresis based on the device characteristics including the components. It may be characterized in that the step of changing the material properties of at least a portion of the components included in the one device to show or not show the properties.
  • a ferroelectric-based embedded system includes at least one memory device; and at least one logic element, wherein the at least one memory element and the at least one logic element each include ferroelectric layers formed of the same ferroelectric material, wherein the at least one memory element comprises: It is characterized in that it has a three-dimensional structure.
  • a ferroelectric-based embedded system includes at least one memory device; and at least one logic device, wherein the at least one memory device and the at least one logic device each include ferroelectric layers simultaneously formed of the same ferroelectric material through a single process, and are disposed below the ferroelectric layers. It is characterized by further comprising silicon oxide layers, respectively.
  • the silicon oxide layers respectively included in the at least one memory device and the at least one logic device may be simultaneously formed through a single process.
  • a method of manufacturing a ferroelectric-based embedded system includes simultaneously forming a ferroelectric layer of at least one memory device and a ferroelectric layer of at least one logic device using the same ferroelectric material through a single process; and forming a silicon oxide layer of the at least one memory device and a silicon oxide layer of the at least one logic device under the ferroelectric layer of the at least one memory device and under the ferroelectric layer of the at least one logic device, respectively includes steps.
  • the forming of the silicon oxide layer of the at least one memory device and the silicon oxide layer of the at least one logic device may include the silicon oxide layer of the at least one memory device and the silicon of the at least one logic device. It may be characterized in that the oxide layer is simultaneously formed through a single process.
  • a ferroelectric-based embedded system includes at least one memory device; and at least one logic element, wherein the at least one memory element and the at least one logic element each include mixed ferroelectric layers, wherein the at least one memory element includes a mixed ferroelectric layer and the at least one logic element
  • the mixed ferroelectric layers included in the ferroelectric layer have different concentration ratios.
  • a ferroelectric-based embedded system includes at least one memory device; and at least one logic element, wherein the at least one memory element and the at least one logic element each include mixed ferroelectric layers, wherein the at least one memory element includes a mixed ferroelectric layer and the at least one logic element
  • the mixed ferroelectric layers included in the ferroelectric layer have different thicknesses.
  • One embodiment may propose an embedded system including at least one memory device and at least one logic device each including ferroelectric layers formed at the same time through a single process in order to improve the disadvantage of high manufacturing cost.
  • embodiments are included in any one of the at least one memory device and the at least one logic device based on the device characteristics oriented by the at least one memory device or the device characteristics oriented by the at least one logic device It is possible to propose an embedded system in which the material properties of at least a part of the components to be used are changed.
  • embodiments may propose an embedded system including at least one memory device implemented in a three-dimensional structure while including at least one logic device.
  • the embodiments may propose an embedded system each further including silicon oxide layers respectively disposed under the ferroelectric layers.
  • FIGS. 1A to 1B are diagrams illustrating an existing embedded system.
  • FIG. 2 is a diagram illustrating an embedded system according to an embodiment.
  • FIG. 3 is a flowchart illustrating a method of manufacturing an embedded system according to an exemplary embodiment.
  • FIG. 4 is a diagram illustrating an embedded system according to another exemplary embodiment.
  • FIG. 5 is a diagram illustrating an embedded system according to another embodiment.
  • FIG. 6 is a flowchart illustrating a method of manufacturing an embedded system according to another exemplary embodiment.
  • FIG. 7 is a diagram illustrating an embedded system according to another embodiment.
  • FIG. 8 is a diagram illustrating an embedded system according to another embodiment.
  • FIG. 2 is a diagram illustrating an embedded system according to an embodiment.
  • the embedded system 200 includes at least one memory device 210 and at least one logic device 220 .
  • the at least one memory device 210 refers to a transistor and a structure that implements a function of storing, reading, and erasing data
  • the at least one logic device 220 functions to perform a logic operation. It means a transistor and its circuit that implements
  • the at least one memory device 210 may include a gate metal layer 211 , a ferroelectric layer 212 , and a channel layer 213 to achieve high reliability device characteristics.
  • the at least one memory device 210 may have high reliability device characteristics by exhibiting hysteresis characteristics.
  • the at least one logic device 220 may be configured to direct high-speed device characteristics while including the gate metal layer 221 , the ferroelectric layer 222 , and the channel layer 223 .
  • the at least one logic element 220 may not exhibit a hysteresis characteristic, and thus may have a high-speed element characteristic.
  • ferroelectric layer 212 of the at least one memory device 210 and the ferroelectric layer 222 of the at least one logic device 220 are simultaneously formed of the same ferroelectric material through a single process.
  • At least some components (ferroelectric layers 212 and 222) of each of the at least one memory device 210 and the at least one logic device 220 are simultaneously formed through a single process, so that the embedded system ( 200) can achieve the effect of reducing the manufacturing cost.
  • the at least one memory device 210 and the at least one logic device 220 may include a component in which at least a part of the material property is changed.
  • At least one element of the at least one memory element 210 or the at least one logic element 220 may be formed of at least a portion of a material that exhibits or does not exhibit a hysteresis characteristic based on different element characteristics directed by each. It may include components with changed characteristics (ferroelectric layers 212 and 222). In other words, the material properties of at least a portion of a component included in any one of the at least one memory device 210 or the at least one logic device 220 may have hysteresis characteristics based on device characteristics including the component. can be changed to be visible or invisible.
  • the material property of at least a portion 222-1 of the ferroelectric layer 222 of the at least one logic device 220 is changed to form the material property control thin film 222-1, thereby forming the at least one logic device Reference numeral 220 does not show a hysteresis characteristic by suppressing the effect of HfOx stress through the material property control thin film 222-1, so that it can have high-speed device characteristics.
  • the at least one memory device 210 does not include the material property control thin film 222-1 unlike the at least one logic device 220 (the ferroelectric layer of the at least one memory device 210 ) 212)
  • the device exhibits hysteresis characteristics due to the effect of HfOx stress caused by rapid cooling, and thus device characteristics with high reliability can be obtained.
  • the material properties of at least a portion 222-1 of the ferroelectric layer 222 of the at least one logic element 220 are not limited thereto, and instead of changing the material properties of the at least one memory element 210 , the ferroelectric layer ( The material properties of at least a portion of 212) may be changed.
  • the change in material properties of at least a portion of a component included in any one of the at least one memory device 210 or the at least one logic device 220 may result in the above-described ferroelectric layers 212 and 222 . It may be achieved through a single process for forming the , followed by a subsequent process.
  • any one of the at least one memory device 210 or the at least one logic device 220 is a single device that simultaneously forms the ferroelectric layers 212 and 222 . It is characterized in that it includes a component whose material properties are changed at least in part through the process and subsequent processes.
  • the embedded system 200 simultaneously forms at least some components (ferroelectric layers 212 and 222) of each of the at least one memory device 210 and the at least one logic device 220 through a single process. , by changing material properties of at least a portion of a component included in any one of the at least one memory device 210 and the at least one logic device 220 , It is possible to achieve the effect of reducing manufacturing cost while satisfying different device characteristics directed by each of the logic devices 220 .
  • the ferroelectric layers 212 and 222 are the components in which at least a portion of the material property of any one of the at least one memory device 210 or the at least one logic device 220 is changed, but it is limited thereto. It is not limited and may be other components except for the ferroelectric layers 212 and 222 among the respective components of the at least one memory device 210 and the at least one logic device 220 .
  • FIG. 3 is a flowchart illustrating a method of manufacturing an embedded system according to an exemplary embodiment.
  • the manufacturing method of the embedded system is performed by an automated and mechanized manufacturing system, and as a result of the manufacturing method, the embedded system shown in FIG. 2 may be manufactured.
  • the manufacturing system may simultaneously form a ferroelectric layer of at least one memory device and a ferroelectric layer of at least one logic device using the same ferroelectric material through a single process.
  • step S320 the manufacturing system performs material properties of at least a portion of a component included in any one of the at least one memory device or the at least one logic device following a single process in step S310 . It can be changed through subsequent processes.
  • the manufacturing system may change the material properties of at least a portion of the component to have or not have a hysteresis characteristic based on the device characteristics including the component whose material properties are to be changed.
  • the manufacturing system includes a gate metal layer and a channel layer included in at least one memory device, and a gate included in at least one logic device.
  • a metal layer and a channel layer may be formed.
  • the gate metal layer included in the at least one memory device and the gate metal layer included in the at least one logic device may be simultaneously formed through a single process, and similarly, the channel layer included in the at least one memory device and the at least one logic device The included channel layer may also be simultaneously formed through a single process.
  • FIG. 4 is a diagram illustrating an embedded system according to another exemplary embodiment.
  • an embedded system 400 includes at least one memory device 410 and at least one logic device 420 .
  • the at least one memory device 410 may include a gate metal layer 411 , a ferroelectric layer 412 , and a channel layer 413 , and may be configured to achieve high reliability device characteristics.
  • the at least one memory device 410 may have high reliability device characteristics by exhibiting hysteresis characteristics.
  • At least one logic device 420 may be configured to direct high-speed device characteristics while including a gate metal layer 421 , a ferroelectric layer 422 , and a channel layer 423 .
  • the at least one logic element 420 may not exhibit a hysteresis characteristic, and thus may have a high-speed element characteristic.
  • the at least one memory device 410 may be characterized as having a three-dimensional structure in the embedded system 400 .
  • the at least one memory device 410 includes a ferroelectric layer 412 and a channel layer 413 formed in a vertical direction, and is orthogonal to the ferroelectric layer 412 and the channel layer 413 and is connected (horizontal).
  • the gate metal layer 411 formed in the direction, it can be implemented as a three-dimensional structure,
  • the ferroelectric layer 412 of the at least one memory device 410 and the ferroelectric layer 422 of the at least one logic device 420 may be formed of the same ferroelectric material.
  • the ferroelectric layer 412 of the at least one memory device 410 and the ferroelectric layer 422 of the at least one logic device 420 are simultaneously formed in a single process as in the embedded system 200 according to the above-described embodiment. It may be formed at different timings through different processes rather than being simultaneously formed through the However, the present invention is not limited thereto, and the ferroelectric layer 412 of the at least one memory device 410 and the ferroelectric layer 422 of the at least one logic device 420 includes the at least one memory device 410 as a three-dimensional structure. On the premise that they are implemented, they may be simultaneously formed through a single process.
  • the at least one memory device 410 is implemented in a three-dimensional structure, an effect of improving the degree of integration of the embedded system 400 can be achieved.
  • any one of the at least one memory device 410 or the at least one logic device 420 includes a component in which at least a portion of the material property is changed, It is also possible to satisfy different device characteristics directed by each of them. Since this is the same as that described with reference to FIG. 2 , a detailed description thereof will be omitted.
  • FIG. 5 is a diagram illustrating an embedded system according to another embodiment.
  • an embedded system 500 includes at least one memory device 510 and at least one logic device 520 .
  • the at least one memory device 510 may include a gate metal layer 511 , a ferroelectric layer 512 , and a channel layer 513 , and may be configured to achieve high reliability device characteristics.
  • the at least one memory device 510 may have high reliability device characteristics by exhibiting hysteresis characteristics.
  • At least one logic device 520 may be configured to direct high-speed device characteristics while including a gate metal layer 521 , a ferroelectric layer 522 , and a channel layer 523 .
  • the at least one logic element 520 may not exhibit a hysteresis characteristic, and thus may have a high-speed element characteristic.
  • ferroelectric layer 512 of the at least one memory device 510 and the ferroelectric layer 522 of the at least one logic device 520 are simultaneously formed of the same ferroelectric material through a single process.
  • each of the at least one memory device 510 and the at least one logic device 520 are simultaneously formed through a single process, so that the embedded device according to another embodiment
  • the system 500 may achieve the effect of reducing manufacturing cost.
  • the at least one memory device 510 and the at least one logic device 520 may further include silicon oxide layers 514 and 524 disposed under the ferroelectric layers 512 and 522 , respectively.
  • the at least one memory device 510 includes the ferroelectric layer 512 and the silicon oxide layer 514, so that 1TFeRAM can be implemented to have high reliability device characteristics and high speed device characteristics
  • the logic device 520 includes a ferroelectric layer 522 and a silicon oxide layer 524
  • the silicon oxide layer 514 of the at least one memory device 510 and the silicon oxide layer 524 of the at least one logic device 520 may also be simultaneously formed of the same material through a single process, thus manufacturing cost. The effect of saving can be further maximized.
  • At least one of the at least one memory device 510 or the at least one logic device 520 includes a component in which at least a portion of the material property is changed. , may satisfy different device characteristics directed by each of them. Since this is the same as that described with reference to FIG. 2 , a detailed description thereof will be omitted.
  • the embedded system 500 simultaneously forms at least some components (ferroelectric layers 512 and 522) of each of the at least one memory device 510 and the at least one logic device 520 through a single process. , by including the silicon oxide layers 514 and 524 in the at least one memory element 510 and the at least one logic element 520 , respectively, so that the at least one memory element 510 and the at least one logic element 520 . It is possible to achieve the effect of reducing the manufacturing cost while satisfying the device characteristics directed by each.
  • FIG. 6 is a flowchart illustrating a method of manufacturing an embedded system according to another exemplary embodiment.
  • the manufacturing method of the embedded system is performed by an automated and mechanized manufacturing system, and as a result of the manufacturing method, the embedded system shown in FIG. 5 may be manufactured.
  • the manufacturing system may simultaneously form the ferroelectric layer of at least one memory device and the ferroelectric layer of at least one logic device using the same ferroelectric material through a single process.
  • step S620 the manufacturing system provides a silicon oxide layer of at least one memory device and at least one logic device under the ferroelectric layer of the at least one memory device and under the ferroelectric layer of the at least one logic device, respectively. of a silicon oxide layer can be formed.
  • step S620 the manufacturing system may simultaneously form a silicon oxide layer of at least one memory device and a silicon oxide layer of at least one logic device through a single process.
  • the manufacturing system may measure the material properties of at least a portion of a component included in at least one memory device or at least one logic device in a single process or step S610. It may be changed through a subsequent process following the process in ( S620 ). More specifically, the manufacturing system can change the material properties of at least a portion of the component so that the material property has or does not have a hysteresis characteristic based on a device characteristic in which the component is to be changed.
  • the manufacturing system includes a gate metal layer and a channel layer included in at least one memory device, and a gate included in at least one logic device.
  • a metal layer and a channel layer may be formed.
  • the gate metal layer included in the at least one memory device and the gate metal layer included in the at least one logic device may be simultaneously formed through a single process, and similarly, the channel layer included in the at least one memory device and the at least one logic device The included channel layer may also be simultaneously formed through a single process.
  • FIG. 7 is a diagram illustrating an embedded system according to another embodiment.
  • an embedded system 700 includes at least one memory device 710 and at least one logic device 720 .
  • the at least one memory device 710 may include a gate metal layer 711 , a mixed ferroelectric layer 712 , and a channel layer 713 , and may be configured to achieve high reliability device characteristics.
  • the at least one memory device 710 may have high reliability device characteristics by exhibiting hysteresis characteristics.
  • At least one logic device 720 may be configured to direct high-speed device characteristics while including a gate metal layer 721 , a mixed ferroelectric layer 722 , and a channel layer 723 .
  • the at least one logic element 720 may have high-speed element characteristics by not exhibiting a hysteresis characteristic.
  • the mixed ferroelectric layer 712 of the at least one memory device 710 and the mixed ferroelectric layer 722 of the at least one logic device 720 have different concentration ratios.
  • the mixed ferroelectric layer 712 of the at least one memory element 710 and the mixed ferroelectric layer 722 of the at least one logic element 720 are each composed of the same composition material, and each concentration ratio may be different.
  • the concentration ratio of HfO and ZrO in HfO-ZrO which is the mixed ferroelectric layer 712 of the at least one memory device 710
  • HfO—ZrO which is the mixed ferroelectric layer 722 of the at least one logic device 720 . It may be different from the concentration ratio of HfO and ZrO.
  • the mixed ferroelectric layer 712 of the at least one memory element 710 and the mixed ferroelectric layer 722 of the at least one logic element 720 are composed of the mixed ferroelectric layers 712 and 722, respectively. They may have the same composition, but may be different substances by themselves.
  • the at least one memory device 710 and the at least one logic device 720 each include mixed ferroelectric layers 712 and 722 having the same composition material, so that the embedded system 700 according to another embodiment ) can achieve the effect of reducing manufacturing cost.
  • the at least one memory device 710 and the at least one logic device 720 each include mixed ferroelectric layers 712 and 722 having different concentration ratios of the composition materials, so that the embedded according to another embodiment
  • the system 700 may satisfy different device characteristics directed by each of the at least one memory device 710 and the at least one logic device 720 .
  • FIG. 8 is a diagram illustrating an embedded system according to another embodiment.
  • an embedded system 800 includes at least one memory device 810 and at least one logic device 820 .
  • At least one memory device 810 may be configured to have high reliability device characteristics including the gate metal layer 811 , the mixed ferroelectric layer 812 , and the channel layer 813 .
  • the at least one memory device 810 may have high reliability device characteristics by exhibiting hysteresis characteristics.
  • At least one logic device 820 may be configured to direct high-speed device characteristics while including a gate metal layer 821 , a mixed ferroelectric layer 822 , and a channel layer 823 .
  • the at least one logic element 820 may not exhibit a hysteresis characteristic, and thus may have a high-speed element characteristic.
  • the mixed ferroelectric layer 812 of the at least one memory element 810 and the mixed ferroelectric layer 822 of the at least one logic element 820 have different thicknesses while the composition material and the composition material concentration ratio are the same, respectively. It is characterized in that it has For example, the thickness of HfO-ZrO, which is the mixed ferroelectric layer 812 of the at least one memory element 810 , may be different from the thickness of HfO-ZrO, which is the mixed ferroelectric layer 822 of the at least one logic element 820 .
  • the thickness of HfO-ZrO which is the mixed ferroelectric layer 812 of at least one memory device 810
  • HfO-ZrO which is the mixed ferroelectric layer 812 of at least one memory device 810
  • HfO-ZrO which is the mixed ferroelectric layer 822 of at least one logic device 820
  • the thickness of the mixed ferroelectric layer 822 of the at least one logic element 820 is HfO-ZrO
  • the thickness of the mixed ferroelectric layer 812 of the at least one memory element 810 is HfO-ZrO, but is not limited thereto. could be thicker than
  • the present invention is not limited or limited thereto, and the mixed ferroelectric layer 812 of the at least one memory device 810 and the mixed ferroelectric layer 822 of the at least one logic device 820 may have the same composition material but different from each other. They may have different thicknesses while having a concentration ratio.
  • the at least one memory device 810 and the at least one logic device 820 each include the mixed ferroelectric layers 812 and 822 having the same composition and concentration ratio of composition materials, so that an embedded system according to another embodiment. (800) can achieve the effect of reducing the manufacturing cost.
  • the embedded system 800 may satisfy different device characteristics directed by each of the at least one memory device 810 and the at least one logic device 820 .

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

A ferroelectric-based embedded system is disclosed. According to an embodiment, an embedded system comprises: at least one memory element; and at least one logic element, wherein the at least one memory element and the at least one logic element comprise ferroelectric layers simultaneously formed of an identical ferroelectric material through a single process, and one of the at least one memory element and the at least one logic element includes a component having at least a part having material characteristics changed through a subsequent process following the single process.

Description

강유전체 기반의 임베디드 시스템Ferroelectric based embedded system
아래의 실시예들은 메모리 소자(Memory element)와 로직 소자(Logic element)를 포함하는 임베디드 시스템(Embedded system)에 관한 것으로, 보다 상세하게는, 강유전체(Ferroelectric) 기반의 임베디드 시스템에 대한 기술이다.The following embodiments relate to an embedded system including a memory element and a logic element, and more specifically, a technology for a ferroelectric-based embedded system.
SoC(System on Chip)과 같은 애플리케이션의 경우, MOSFET 또는 MOS 등의 로직 소자(Logic element) 및 비휘발성 메모리 소자를 단일 칩, 기판 상에 집적한 임베디드 시스템으로 구현되는 것이 바람직하다.For applications such as System on Chip (SoC), it is desirable to implement an embedded system in which a logic element such as a MOSFET or a MOS and a nonvolatile memory element are integrated on a single chip and substrate.
이와 같은 임베디드 시스템에서 로직 소자 및 메모리 소자는, 각각이 지향하는 특성이 상이함에 따라 도 1a 내지 1b와 같이 서로 다른 구조로 형성되기 때문에, 서로 다른 제조 공정이 적용되어 제조 Cost가 비싼 단점이 발생된다.In such an embedded system, since the logic device and the memory device are formed in different structures as shown in FIGS. 1A to 1B according to the characteristics directed to each of them are different, different manufacturing processes are applied, resulting in a high manufacturing cost. .
이에, 제조 Cost가 비싼 단점을 개선하기 위한 구조가 적용된 임베디드 시스템이 제안될 필요가 있다.Accordingly, there is a need to propose an embedded system to which a structure for improving the disadvantage of high manufacturing cost is applied.
일 실시예들은 제조 Cost가 비싼 단점을 개선하고자, 단일 공정을 통해 동시에 형성된 강유전체층들을 각각 포함하는 적어도 하나의 메모리 소자 및 적어도 하나의 로직 소자로 구성되는 임베디드 시스템을 제안한다.One embodiment proposes an embedded system including at least one memory device and at least one logic device each including ferroelectric layers formed at the same time through a single process in order to improve the disadvantage of high manufacturing cost.
이 때, 일 실시예들은 적어도 하나의 메모리 소자가 지향하는 소자 특성 또는 적어도 하나의 로직 소자가 지향하는 소자 특성에 기초하여, 적어도 하나의 메모리 소자 및 적어도 하나의 로직 소자 중 어느 하나의 소자에 포함되는 구성요소의 적어도 일부분의 물질 특성을 변화시킨 임베디드 시스템을 제안한다.In this case, embodiments are included in any one of the at least one memory device and the at least one logic device based on the device characteristics oriented by the at least one memory device or the device characteristics oriented by the at least one logic device We propose an embedded system in which the material properties of at least a part of the components being used are changed.
또한, 일 실시예들은 적어도 하나의 로직 소자를 포함하는 가운데, 3차원 구조로 구현된 적어도 하나의 메모리 소자를 포함하는 임베디드 시스템을 제안한다.In addition, one embodiment proposes an embedded system including at least one memory device implemented in a three-dimensional structure while including at least one logic device.
또한, 일 실시예들은 강유전체층들의 하부에 각기 배치되는 실리콘 산화물층들을 각각 더 포함하는 임베디드 시스템을 제안한다.In addition, one embodiment proposes an embedded system each further comprising silicon oxide layers respectively disposed under the ferroelectric layers.
일 실시예에 따르면, 강유전체 기반의 임베디드 시스템은, 적어도 하나의 메모리 소자; 및 적어도 하나의 로직 소자를 포함하고, 상기 적어도 하나의 메모리 소자 및 상기 적어도 하나의 로직 소자는, 단일 공정을 통해 동일한 강유전체 물질로 동시에 형성된 강유전체층들을 각각 포함하며, 상기 적어도 하나의 메모리 소자 또는 상기 적어도 하나의 로직 소자 중 어느 하나의 소자는, 상기 단일 공정에 이은 후속 공정을 통해 적어도 일부분의 물질 특성이 변화된 구성요소를 포함하는 것을 특징으로 한다.According to an embodiment, a ferroelectric-based embedded system includes at least one memory device; and at least one logic element, wherein the at least one memory element and the at least one logic element each include ferroelectric layers simultaneously formed of the same ferroelectric material through a single process, wherein the at least one memory element or the Any one of the at least one logic device may include a component in which at least a portion of the material property is changed through a subsequent process subsequent to the single process.
일측에 따르면, 상기 어느 하나의 소자에 포함되는 구성요소의 적어도 일부분의 물질 특성은, 상기 구성요소가 포함되는 소자 특성에 기초하여 히스테리시스(Hysteresis) 특성을 보이거나 보이지 않도록 변화된 것을 특징으로 할 수 있다.According to one side, the material properties of at least a portion of the components included in the one device may be characterized by being changed to show or not show hysteresis characteristics based on the device characteristics including the components. .
다른 일측에 따르면, 상기 적어도 일부분의 물질 특성이 변화된 구성요소는, 상기 강유전체층인 것을 특징으로 할 수 있다.According to another aspect, the component in which at least a portion of the material property is changed may be the ferroelectric layer.
일 실시예에 따르면, 강유전체 기반의 임베디드 시스템의 제조 방법은, 적어도 하나의 메모리 소자의 강유전체층 및 적어도 하나의 로직 소자의 강유전체층을 단일 공정을 통해 동일한 강유전체 물질로 동시에 형성하는 단계; 및 상기 적어도 하나의 메모리 소자 또는 상기 적어도 하나의 로직 소자 중 어느 하나의 소자에 포함되는 구성요소의 적어도 일부분의 물질 특성을 상기 단일 공정에 이은 후속 공정을 통해 변화시키는 단계를 포함한다.According to an embodiment, a method of manufacturing a ferroelectric-based embedded system includes simultaneously forming a ferroelectric layer of at least one memory device and a ferroelectric layer of at least one logic device using the same ferroelectric material through a single process; and changing material properties of at least a portion of a component included in any one of the at least one memory device or the at least one logic device through a subsequent process following the single process.
일측에 따르면, 상기 어느 하나의 소자에 포함되는 구성요소의 적어도 일부분의 물질 특성을 상기 단일 공정에 이은 후속 공정을 통해 변화시키는 단계는, 상기 구성요소가 포함되는 소자 특성에 기초하여 히스테리시스(Hysteresis) 특성을 보이거나 보이지 않도록 상기 어느 하나의 소자에 포함되는 구성요소의 적어도 일부분의 물질 특성을 변화시키는 단계인 것을 특징으로 할 수 있다.According to one side, the step of changing the material properties of at least a portion of the components included in the one device through a subsequent process following the single process may include hysteresis based on the device characteristics including the components. It may be characterized in that the step of changing the material properties of at least a portion of the components included in the one device to show or not show the properties.
다른 일 실시예에 따르면, 강유전체 기반의 임베디드 시스템은, 적어도 하나의 메모리 소자; 및 적어도 하나의 로직 소자를 포함하고, 상기 적어도 하나의 메모리 소자 및 상기 적어도 하나의 로직 소자는, 동일한 강유전체 물질로 형성된 강유전체층들을 각각 포함하며, 상기 적어도 하나의 메모리 소자는, 상기 임베디드 시스템 내에서 3차원 구조를 갖는 것을 특징으로 한다.According to another embodiment, a ferroelectric-based embedded system includes at least one memory device; and at least one logic element, wherein the at least one memory element and the at least one logic element each include ferroelectric layers formed of the same ferroelectric material, wherein the at least one memory element comprises: It is characterized in that it has a three-dimensional structure.
또 다른 일 실시예에 따르면, 강유전체 기반의 임베디드 시스템은, 적어도 하나의 메모리 소자; 및 적어도 하나의 로직 소자를 포함하고, 상기 적어도 하나의 메모리 소자 및 상기 적어도 하나의 로직 소자는, 단일 공정을 통해 동일한 강유전체 물질로 동시에 형성된 강유전체층들을 각각 포함하며, 상기 강유전체층들의 하부에 배치되는 실리콘 산화물층들을 각각 더 포함하는 것을 특징으로 한다.According to another embodiment, a ferroelectric-based embedded system includes at least one memory device; and at least one logic device, wherein the at least one memory device and the at least one logic device each include ferroelectric layers simultaneously formed of the same ferroelectric material through a single process, and are disposed below the ferroelectric layers. It is characterized by further comprising silicon oxide layers, respectively.
일측에 따르면, 상기 적어도 하나의 메모리 소자 및 상기 적어도 하나의 로직 소자에 각각 포함되는 상기 실리콘 산화물층들은, 단일 공정을 통해 동시에 형성되는 것을 특징으로 할 수 있다.According to one side, the silicon oxide layers respectively included in the at least one memory device and the at least one logic device may be simultaneously formed through a single process.
또 다른 일 실시예에 따르면, 강유전체 기반의 임베디드 시스템의 제조 방법은, 적어도 하나의 메모리 소자의 강유전체층 및 적어도 하나의 로직 소자의 강유전체층을 단일 공정을 통해 동일한 강유전체 물질로 동시에 형성하는 단계; 및 상기 적어도 하나의 메모리 소자의 강유전체층의 하부 및 상기 적어도 하나의 로직 소자의 강유전체층의 하부에 각각 상기 적어도 하나의 메모리 소자의 실리콘 산화물층 및 상기 적어도 하나의 로직 소자의 실리콘 산화물층을 형성하는 단계를 포함한다.According to another embodiment, a method of manufacturing a ferroelectric-based embedded system includes simultaneously forming a ferroelectric layer of at least one memory device and a ferroelectric layer of at least one logic device using the same ferroelectric material through a single process; and forming a silicon oxide layer of the at least one memory device and a silicon oxide layer of the at least one logic device under the ferroelectric layer of the at least one memory device and under the ferroelectric layer of the at least one logic device, respectively includes steps.
일측에 따르면, 상기 적어도 하나의 메모리 소자의 실리콘 산화물층 및 상기 적어도 하나의 로직 소자의 실리콘 산화물층을 형성하는 단계는, 상기 적어도 하나의 메모리 소자의 실리콘 산화물층 및 상기 적어도 하나의 로직 소자의 실리콘 산화물층을 단일 공정을 통해 동시에 형성하는 단계인 것을 특징으로 할 수 있다.According to one side, the forming of the silicon oxide layer of the at least one memory device and the silicon oxide layer of the at least one logic device may include the silicon oxide layer of the at least one memory device and the silicon of the at least one logic device. It may be characterized in that the oxide layer is simultaneously formed through a single process.
일 실시예에 따르면, 강유전체 기반의 임베디드 시스템은, 적어도 하나의 메모리 소자; 및 적어도 하나의 로직 소자를 포함하고, 상기 적어도 하나의 메모리 소자 및 상기 적어도 하나의 로직 소자는, 혼합 강유전체층들을 각각 포함하며, 상기 적어도 하나의 메모리 소자에 혼합 강유전체층과 상기 적어도 하나의 로직 소자에 포함되는 혼합 강유전체층은, 서로 다른 농도비를 갖는 것을 특징으로 한다.According to an embodiment, a ferroelectric-based embedded system includes at least one memory device; and at least one logic element, wherein the at least one memory element and the at least one logic element each include mixed ferroelectric layers, wherein the at least one memory element includes a mixed ferroelectric layer and the at least one logic element The mixed ferroelectric layers included in the ferroelectric layer have different concentration ratios.
일 실시예에 따르면, 강유전체 기반의 임베디드 시스템은, 적어도 하나의 메모리 소자; 및 적어도 하나의 로직 소자를 포함하고, 상기 적어도 하나의 메모리 소자 및 상기 적어도 하나의 로직 소자는, 혼합 강유전체층들을 각각 포함하며, 상기 적어도 하나의 메모리 소자에 혼합 강유전체층과 상기 적어도 하나의 로직 소자에 포함되는 혼합 강유전체층은, 서로 다른 두께를 갖는 것을 특징으로 한다.According to an embodiment, a ferroelectric-based embedded system includes at least one memory device; and at least one logic element, wherein the at least one memory element and the at least one logic element each include mixed ferroelectric layers, wherein the at least one memory element includes a mixed ferroelectric layer and the at least one logic element The mixed ferroelectric layers included in the ferroelectric layer have different thicknesses.
일 실시예들은 제조 Cost가 비싼 단점을 개선하고자, 단일 공정을 통해 동시에 형성된 강유전체층들을 각각 포함하는 적어도 하나의 메모리 소자 및 적어도 하나의 로직 소자로 구성되는 임베디드 시스템을 제안할 수 있다.One embodiment may propose an embedded system including at least one memory device and at least one logic device each including ferroelectric layers formed at the same time through a single process in order to improve the disadvantage of high manufacturing cost.
이 때, 일 실시예들은 적어도 하나의 메모리 소자가 지향하는 소자 특성 또는 적어도 하나의 로직 소자가 지향하는 소자 특성에 기초하여, 적어도 하나의 메모리 소자 및 적어도 하나의 로직 소자 중 어느 하나의 소자에 포함되는 구성요소의 적어도 일부분의 물질 특성을 변화시킨 임베디드 시스템을 제안할 수 있다.In this case, embodiments are included in any one of the at least one memory device and the at least one logic device based on the device characteristics oriented by the at least one memory device or the device characteristics oriented by the at least one logic device It is possible to propose an embedded system in which the material properties of at least a part of the components to be used are changed.
또한, 일 실시예들은 적어도 하나의 로직 소자를 포함하는 가운데, 3차원 구조로 구현된 적어도 하나의 메모리 소자를 포함하는 임베디드 시스템을 제안할 수 있다.In addition, embodiments may propose an embedded system including at least one memory device implemented in a three-dimensional structure while including at least one logic device.
또한, 일 실시예들은 강유전체층들의 하부에 각기 배치되는 실리콘 산화물층들을 각각 더 포함하는 임베디드 시스템을 제안할 수 있다.In addition, the embodiments may propose an embedded system each further including silicon oxide layers respectively disposed under the ferroelectric layers.
도 1a 내지 1b는 기존의 임베디드 시스템을 나타낸 도면이다.1A to 1B are diagrams illustrating an existing embedded system.
도 2는 일 실시예에 따른 임베디드 시스템을 나타낸 도면이다.2 is a diagram illustrating an embedded system according to an embodiment.
도 3은 일 실시예에 따른 임베디드 시스템의 제조 방법을 나타낸 플로우 차트이다.3 is a flowchart illustrating a method of manufacturing an embedded system according to an exemplary embodiment.
도 4는 다른 일 실시예에 따른 임베디드 시스템을 나타낸 도면이다.4 is a diagram illustrating an embedded system according to another exemplary embodiment.
도 5는 또 다른 일 실시예에 따른 임베디드 시스템을 나타낸 도면이다.5 is a diagram illustrating an embedded system according to another embodiment.
도 6은 또 다른 일 실시예에 따른 임베디드 시스템의 제조 방법을 나타낸 플로우 차트이다.6 is a flowchart illustrating a method of manufacturing an embedded system according to another exemplary embodiment.
도 7은 또 다른 일 실시예에 따른 임베디드 시스템을 나타낸 도면이다.7 is a diagram illustrating an embedded system according to another embodiment.
도 8은 또 다른 일 실시예에 따른 임베디드 시스템을 나타낸 도면이다.8 is a diagram illustrating an embedded system according to another embodiment.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments will be described in detail with reference to the accompanying drawings. However, the present invention is not limited or limited by the examples. Also, like reference numerals in each figure denote like members.
또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In addition, the terms used in this specification are terms used to properly express the preferred embodiment of the present invention, which may vary depending on the intention of a user or operator or customs in the field to which the present invention belongs. Accordingly, definitions of these terms should be made based on the content throughout this specification.
도 2는 일 실시예에 따른 임베디드 시스템을 나타낸 도면이다.2 is a diagram illustrating an embedded system according to an embodiment.
도 2를 참조하면, 일 실시예에 따른 임베디드 시스템(200)은 적어도 하나의 메모리 소자(210) 및 적어도 하나의 로직 소자(220)를 포함한다.Referring to FIG. 2 , the embedded system 200 according to an embodiment includes at least one memory device 210 and at least one logic device 220 .
이하, 적어도 하나의 메모리 소자(210)는 데이터의 저장, 판독, 소거의 동작을 수행하는 기능을 구현한 트랜지스터와 그 구조체를 의미하며, 적어도 하나의 로직 소자(220)는 논리 연산을 수행하는 기능을 구현한 트랜지스터와 그 회로를 의미한다.Hereinafter, the at least one memory device 210 refers to a transistor and a structure that implements a function of storing, reading, and erasing data, and the at least one logic device 220 functions to perform a logic operation. It means a transistor and its circuit that implements
적어도 하나의 메모리 소자(210)는, 게이트 금속층(211), 강유전체층(212) 및 채널층(213)을 포함한 채 높은 신뢰성의 소자 특성을 지향하도록 구성될 수 있다. 일례로, 적어도 하나의 메모리 소자(210)는 히스테리시스(Hysteresis) 특성을 보임으로써 높은 신뢰성의 소자 특성을 갖게 될 수 있다.The at least one memory device 210 may include a gate metal layer 211 , a ferroelectric layer 212 , and a channel layer 213 to achieve high reliability device characteristics. For example, the at least one memory device 210 may have high reliability device characteristics by exhibiting hysteresis characteristics.
적어도 하나의 로직 소자(220)는, 게이트 금속층(221), 강유전체층(222) 및 채널층(223)을 포함한 채 고속의 소자 특성을 지향하도록 구성될 수 있다. 일례로, 적어도 하나의 로직 소자(220)는 히스테리시스(Hysteresis) 특성을 보이지 않음으로써, 고속의 소자 특성을 갖게 될 수 있다.The at least one logic device 220 may be configured to direct high-speed device characteristics while including the gate metal layer 221 , the ferroelectric layer 222 , and the channel layer 223 . For example, the at least one logic element 220 may not exhibit a hysteresis characteristic, and thus may have a high-speed element characteristic.
특히, 적어도 하나의 메모리 소자(210)의 강유전체층(212) 및 적어도 하나의 로직 소자(220)의 강유전체층(222)은, 단일 공정을 통해 동일한 강유전체 물질로 동시에 형성되는 것을 특징으로 한다.In particular, the ferroelectric layer 212 of the at least one memory device 210 and the ferroelectric layer 222 of the at least one logic device 220 are simultaneously formed of the same ferroelectric material through a single process.
이처럼 적어도 하나의 메모리 소자(210) 및 적어도 하나의 로직 소자(220) 각각의 적어도 일부 구성요소(강유전체층(212, 222))가 단일 공정을 통해 동시에 형성됨으로써, 일 실시예에 따른 임베디드 시스템(200)은 제조 Cost를 절감하는 효과를 도모할 수 있다.As such, at least some components (ferroelectric layers 212 and 222) of each of the at least one memory device 210 and the at least one logic device 220 are simultaneously formed through a single process, so that the embedded system ( 200) can achieve the effect of reducing the manufacturing cost.
이 때, 적어도 하나의 메모리 소자(210) 및 적어도 하나의 로직 소자(220)는 각각이 지향하는 서로 상이한 소자 특성을 만족시켜야 하므로, 적어도 하나의 메모리 소자(210) 또는 적어도 하나의 로직 소자(220) 중 어느 하나의 소자는 적어도 일부분의 물질 특성이 변화된 구성요소를 포함할 수 있다.At this time, since the at least one memory device 210 and the at least one logic device 220 must satisfy different device characteristics directed by each, the at least one memory device 210 or the at least one logic device 220 ) may include a component in which at least a part of the material property is changed.
보다 상세하게, 적어도 하나의 메모리 소자(210) 또는 적어도 하나의 로직 소자(220) 중 어느 하나의 소자는, 각각이 지향하는 서로 상이한 소자 특성에 기초하여 히스테리시스 특성을 보이거나 보이지 않도록 적어도 일부분의 물질 특성이 변화된 구성요소(강유전체층(212, 222))를 포함할 수 있다. 다시 말해, 적어도 하나의 메모리 소자(210) 또는 적어도 하나의 로직 소자(220) 중 어느 하나의 소자에 포함되는 구성요소의 적어도 일부분의 물질 특성은, 구성요소가 포함되는 소자 특성에 기초하여 히스테리시스 특성을 보이거나 보이지 않도록 변화될 수 있다.In more detail, at least one element of the at least one memory element 210 or the at least one logic element 220 may be formed of at least a portion of a material that exhibits or does not exhibit a hysteresis characteristic based on different element characteristics directed by each. It may include components with changed characteristics (ferroelectric layers 212 and 222). In other words, the material properties of at least a portion of a component included in any one of the at least one memory device 210 or the at least one logic device 220 may have hysteresis characteristics based on device characteristics including the component. can be changed to be visible or invisible.
예를 들어, 적어도 하나의 로직 소자(220)의 강유전체층(222)의 적어도 일부분(222-1)의 물질 특성이 변화되어 물질 특성 제어 박막(222-1)이 형성됨으로써, 적어도 하나의 로직 소자(220)는 물질 특성 제어 박막(222-1)을 통해 HfOx 스트레스 영향 억제로 히스테리시스 특성을 보이지 않아 고속의 소자 특성을 갖게 될 수 있다. 반면에, 적어도 하나의 메모리 소자(210)는, 적어도 하나의 로직 소자(220)와 달리 물질 특성 제어 박막(222-1)을 포함하지 않기 때문에(적어도 하나의 메모리 소자(210)의 강유전체층(212)에서 물질 특성의 변화가 없기 때문에), 급속 냉각에 따른 HfOx 스트레스 영향으로 히스테리시스 특성을 보여 높은 신뢰성의 소자 특성을 갖게 될 수 있다. 그러나 이에 제한되거나 한정되지 않고 적어도 하나의 로직 소자(220)의 강유전체층(222)의 적어도 일부분(222-1)의 물질 특성이 변화되는 대신에, 적어도 하나의 메모리 소자(210)의 강유전체층(212)의 적어도 일부분의 물질 특성이 변화될 수도 있다.For example, the material property of at least a portion 222-1 of the ferroelectric layer 222 of the at least one logic device 220 is changed to form the material property control thin film 222-1, thereby forming the at least one logic device Reference numeral 220 does not show a hysteresis characteristic by suppressing the effect of HfOx stress through the material property control thin film 222-1, so that it can have high-speed device characteristics. On the other hand, since the at least one memory device 210 does not include the material property control thin film 222-1 unlike the at least one logic device 220 (the ferroelectric layer of the at least one memory device 210 ) 212)), the device exhibits hysteresis characteristics due to the effect of HfOx stress caused by rapid cooling, and thus device characteristics with high reliability can be obtained. However, the material properties of at least a portion 222-1 of the ferroelectric layer 222 of the at least one logic element 220 are not limited thereto, and instead of changing the material properties of the at least one memory element 210 , the ferroelectric layer ( The material properties of at least a portion of 212) may be changed.
여기서, 적어도 하나의 메모리 소자(210) 또는 적어도 하나의 로직 소자(220) 중 어느 하나의 소자가 포함하는 구성요소의 적어도 일부분의 물질 특성이 변화되는 것은, 전술된 강유전체층들(212, 222)을 형성하는 단일 공정에 이은 후속 공정을 통해 이루어질 수 있다.Here, the change in material properties of at least a portion of a component included in any one of the at least one memory device 210 or the at least one logic device 220 may result in the above-described ferroelectric layers 212 and 222 . It may be achieved through a single process for forming the , followed by a subsequent process.
즉, 일 실시예에 따른 임베디드 시스템(200)에서 적어도 하나의 메모리 소자(210) 또는 적어도 하나의 로직 소자(220) 중 어느 하나의 소자는, 강유전체층들(212, 222)을 동시에 형성하는 단일 공정에 이은 후속 공정을 통해 적어도 일부분의 물질 특성이 변화된 구성요소를 포함하는 것을 특징으로 한다.That is, in the embedded system 200 according to an embodiment, any one of the at least one memory device 210 or the at least one logic device 220 is a single device that simultaneously forms the ferroelectric layers 212 and 222 . It is characterized in that it includes a component whose material properties are changed at least in part through the process and subsequent processes.
이와 같이 임베디드 시스템(200)은, 적어도 하나의 메모리 소자(210) 및 적어도 하나의 로직 소자(220) 각각의 적어도 일부 구성요소(강유전체층(212, 222))를 단일 공정을 통해 동시에 형성하는 가운데, 적어도 하나의 메모리 소자(210) 또는 적어도 하나의 로직 소자(220) 중 어느 하나의 소자가 포함하는 구성요소의 적어도 일부분의 물질 특성을 변화시킴으로써, 적어도 하나의 메모리 소자(210) 및 적어도 하나의 로직 소자(220) 각각이 지향하는 서로 상이한 소자 특성을 만족시키는 동시에 제조 Cost를 절감하는 효과를 도모할 수 있다.As such, the embedded system 200 simultaneously forms at least some components (ferroelectric layers 212 and 222) of each of the at least one memory device 210 and the at least one logic device 220 through a single process. , by changing material properties of at least a portion of a component included in any one of the at least one memory device 210 and the at least one logic device 220 , It is possible to achieve the effect of reducing manufacturing cost while satisfying different device characteristics directed by each of the logic devices 220 .
이상, 적어도 하나의 메모리 소자(210) 또는 적어도 하나의 로직 소자(220) 중 어느 하나의 소자에서 적어도 일부분의 물질 특성이 변화된 구성요소가 강유전체층(212, 222)인 것으로 설명되었으나, 이에 제한되거나 한정되지 않고 적어도 하나의 메모리 소자(210) 및 적어도 하나의 로직 소자(220) 각각의 구성요소들 중 강유전체층(212, 222)을 제외한 다른 구성요소일 수도 있다.In the above, it has been described that the ferroelectric layers 212 and 222 are the components in which at least a portion of the material property of any one of the at least one memory device 210 or the at least one logic device 220 is changed, but it is limited thereto. It is not limited and may be other components except for the ferroelectric layers 212 and 222 among the respective components of the at least one memory device 210 and the at least one logic device 220 .
도 3은 일 실시예에 따른 임베디드 시스템의 제조 방법을 나타낸 플로우 차트이다. 이하, 임베디드 시스템의 제조 방법은 자동화 및 기계화된 제조 시스템에 의해 수행됨을 전제로 하며, 제조 방법이 수행된 결과 도 2에 도시된 임베디드 시스템이 제조될 수 있다.3 is a flowchart illustrating a method of manufacturing an embedded system according to an exemplary embodiment. Hereinafter, it is assumed that the manufacturing method of the embedded system is performed by an automated and mechanized manufacturing system, and as a result of the manufacturing method, the embedded system shown in FIG. 2 may be manufactured.
도 3을 참조하면, 제조 시스템은 단계(S310)에서, 적어도 하나의 메모리 소자의 강유전체층 및 적어도 하나의 로직 소자의 강유전체층을 단일 공정을 통해 동일한 강유전체 물질로 동시에 형성할 수 있다.Referring to FIG. 3 , in step S310 , the manufacturing system may simultaneously form a ferroelectric layer of at least one memory device and a ferroelectric layer of at least one logic device using the same ferroelectric material through a single process.
그 후, 제조 시스템은 단계(S320)에서, 적어도 하나의 메모리 소자 또는 적어도 하나의 로직 소자 중 어느 하나의 소자에 포함되는 구성요소의 적어도 일부분의 물질 특성을 단계(S310)에서의 단일 공정에 이은 후속 공정을 통해 변화시킬 수 있다.Thereafter, in step S320 , the manufacturing system performs material properties of at least a portion of a component included in any one of the at least one memory device or the at least one logic device following a single process in step S310 . It can be changed through subsequent processes.
이 때, 단계(S320)에서 제조 시스템은, 물질 특성이 변화될 구성요소가 포함되는 소자 특성에 기초하여 히스테리시스 특성을 갖거나 갖지 않도록 구성요소의 적어도 일부분의 물질 특성을 변화시킬 수 있다.In this case, in step S320 , the manufacturing system may change the material properties of at least a portion of the component to have or not have a hysteresis characteristic based on the device characteristics including the component whose material properties are to be changed.
또한, 별도의 단계로 도시되지는 않았으나 단계들(S310 내지 S320)의 전후 또는 중간에, 제조 시스템은 적어도 하나의 메모리 소자에 포함되는 게이트 금속층 및 채널층과, 적어도 하나의 로직 소자에 포함되는 게이트 금속층 및 채널층을 형성할 수 있다. 적어도 하나의 메모리 소자에 포함되는 게이트 금속층과 적어도 하나의 로직 소자에 포함되는 게이트 금속층은 단일 공정을 통해 동시에 형성될 수 있으며, 마찬가지로 적어도 하나의 메모리 소자에 포함되는 채널층과 적어도 하나의 로직 소자에 포함되는 채널층 역시 단일 공정을 통해 동시에 형성될 수 있다.In addition, although not shown as a separate step, before or during steps S310 to S320 , the manufacturing system includes a gate metal layer and a channel layer included in at least one memory device, and a gate included in at least one logic device. A metal layer and a channel layer may be formed. The gate metal layer included in the at least one memory device and the gate metal layer included in the at least one logic device may be simultaneously formed through a single process, and similarly, the channel layer included in the at least one memory device and the at least one logic device The included channel layer may also be simultaneously formed through a single process.
도 4는 다른 일 실시예에 따른 임베디드 시스템을 나타낸 도면이다.4 is a diagram illustrating an embedded system according to another exemplary embodiment.
도 4를 참조하면, 다른 일 실시예에 따른 임베디드 시스템(400)은 적어도 하나의 메모리 소자(410) 및 적어도 하나의 로직 소자(420)를 포함한다.Referring to FIG. 4 , an embedded system 400 according to another embodiment includes at least one memory device 410 and at least one logic device 420 .
적어도 하나의 메모리 소자(410)는, 게이트 금속층(411), 강유전체층(412) 및 채널층(413)을 포함한 채 높은 신뢰성의 소자 특성을 지향하도록 구성될 수 있다. 일례로, 적어도 하나의 메모리 소자(410)는 히스테리시스(Hysteresis) 특성을 보임으로써 높은 신뢰성의 소자 특성을 갖게 될 수 있다.The at least one memory device 410 may include a gate metal layer 411 , a ferroelectric layer 412 , and a channel layer 413 , and may be configured to achieve high reliability device characteristics. For example, the at least one memory device 410 may have high reliability device characteristics by exhibiting hysteresis characteristics.
적어도 하나의 로직 소자(420)는, 게이트 금속층(421), 강유전체층(422) 및 채널층(423)을 포함한 채 고속의 소자 특성을 지향하도록 구성될 수 있다. 일례로, 적어도 하나의 로직 소자(420)는 히스테리시스(Hysteresis) 특성을 보이지 않음으로써, 고속의 소자 특성을 갖게 될 수 있다.At least one logic device 420 may be configured to direct high-speed device characteristics while including a gate metal layer 421 , a ferroelectric layer 422 , and a channel layer 423 . For example, the at least one logic element 420 may not exhibit a hysteresis characteristic, and thus may have a high-speed element characteristic.
특히, 적어도 하나의 메모리 소자(410)는 임베디드 시스템(400) 내에서 3차원 구조를 갖는 것을 특징으로 할 수 있다. 일례로, 적어도 하나의 메모리 소자(410)는 수직 방향으로 형성되는 강유전체층(412) 및 채널층(413)을 포함하고 강유전체층(412) 및 채널층(413)에 대해 직교하며 연결되는(수평 방향으로 형성되는) 게이트 금속층(411)을 포함함으로써, 3차원 구조로 구현될 수 있다,In particular, the at least one memory device 410 may be characterized as having a three-dimensional structure in the embedded system 400 . For example, the at least one memory device 410 includes a ferroelectric layer 412 and a channel layer 413 formed in a vertical direction, and is orthogonal to the ferroelectric layer 412 and the channel layer 413 and is connected (horizontal). By including the gate metal layer 411 (formed in the direction), it can be implemented as a three-dimensional structure,
이 때, 적어도 하나의 메모리 소자(410)의 강유전체층(412) 및 적어도 하나의 로직 소자(420)의 강유전체층(422)은, 동일한 강유전체 물질로 형성될 수 있다. 다만, 적어도 하나의 메모리 소자(410)의 강유전체층(412) 및 적어도 하나의 로직 소자(420)의 강유전체층(422)은 전술된 일 실시예에 따른 임베디드 시스템(200)에서와 같이 동시에 단일 공정을 통해 동시에 형성되는 것이 아닌, 각기 다른 공정을 통해 다른 타이밍에 형성될 수 있다. 그러나 이에 제한되거나 한정되지 않고 적어도 하나의 메모리 소자(410)의 강유전체층(412) 및 적어도 하나의 로직 소자(420)의 강유전체층(422)은 적어도 하나의 메모리 소자(410)가 3차원 구조로 구현되는 것을 전제로, 단일 공정을 통해 동시에 형성될 수도 있다.In this case, the ferroelectric layer 412 of the at least one memory device 410 and the ferroelectric layer 422 of the at least one logic device 420 may be formed of the same ferroelectric material. However, the ferroelectric layer 412 of the at least one memory device 410 and the ferroelectric layer 422 of the at least one logic device 420 are simultaneously formed in a single process as in the embedded system 200 according to the above-described embodiment. It may be formed at different timings through different processes rather than being simultaneously formed through the However, the present invention is not limited thereto, and the ferroelectric layer 412 of the at least one memory device 410 and the ferroelectric layer 422 of the at least one logic device 420 includes the at least one memory device 410 as a three-dimensional structure. On the premise that they are implemented, they may be simultaneously formed through a single process.
이처럼 적어도 하나의 메모리 소자(410)가 3차원 구조로 구현됨에 따라, 임베디드 시스템(400)의 집적도가 향상되는 효과가 도모될 수 있다.As described above, as the at least one memory device 410 is implemented in a three-dimensional structure, an effect of improving the degree of integration of the embedded system 400 can be achieved.
또한, 다른 일 실시예에 따른 임베디드 시스템(400)에서 적어도 하나의 메모리 소자(410) 또는 적어도 하나의 로직 소자(420) 중 어느 하나의 소자는 적어도 일부분의 물질 특성이 변화된 구성요소를 포함함으로써, 각각이 지향하는 서로 상이한 소자 특성을 만족시킬 수도 있다. 이는 도 2를 참조하여 설명된 내용과 동일하므로 상세한 설명을 생략하기로 한다.In addition, in the embedded system 400 according to another embodiment, any one of the at least one memory device 410 or the at least one logic device 420 includes a component in which at least a portion of the material property is changed, It is also possible to satisfy different device characteristics directed by each of them. Since this is the same as that described with reference to FIG. 2 , a detailed description thereof will be omitted.
도 5는 또 다른 일 실시예에 따른 임베디드 시스템을 나타낸 도면이다.5 is a diagram illustrating an embedded system according to another embodiment.
도 5를 참조하면, 또 다른 일 실시예에 따른 임베디드 시스템(500)은 적어도 하나의 메모리 소자(510) 및 적어도 하나의 로직 소자(520)를 포함한다.Referring to FIG. 5 , an embedded system 500 according to another embodiment includes at least one memory device 510 and at least one logic device 520 .
적어도 하나의 메모리 소자(510)는, 게이트 금속층(511), 강유전체층(512) 및 채널층(513)을 포함한 채 높은 신뢰성의 소자 특성을 지향하도록 구성될 수 있다. 일례로, 적어도 하나의 메모리 소자(510)는 히스테리시스(Hysteresis) 특성을 보임으로써 높은 신뢰성의 소자 특성을 갖게 될 수 있다.The at least one memory device 510 may include a gate metal layer 511 , a ferroelectric layer 512 , and a channel layer 513 , and may be configured to achieve high reliability device characteristics. For example, the at least one memory device 510 may have high reliability device characteristics by exhibiting hysteresis characteristics.
적어도 하나의 로직 소자(520)는, 게이트 금속층(521), 강유전체층(522) 및 채널층(523)을 포함한 채 고속의 소자 특성을 지향하도록 구성될 수 있다. 일례로, 적어도 하나의 로직 소자(520)는 히스테리시스(Hysteresis) 특성을 보이지 않음으로써, 고속의 소자 특성을 갖게 될 수 있다.At least one logic device 520 may be configured to direct high-speed device characteristics while including a gate metal layer 521 , a ferroelectric layer 522 , and a channel layer 523 . For example, the at least one logic element 520 may not exhibit a hysteresis characteristic, and thus may have a high-speed element characteristic.
특히, 적어도 하나의 메모리 소자(510)의 강유전체층(512) 및 적어도 하나의 로직 소자(520)의 강유전체층(522)은, 단일 공정을 통해 동일한 강유전체 물질로 동시에 형성되는 것을 특징으로 한다.In particular, the ferroelectric layer 512 of the at least one memory device 510 and the ferroelectric layer 522 of the at least one logic device 520 are simultaneously formed of the same ferroelectric material through a single process.
이처럼 적어도 하나의 메모리 소자(510) 및 적어도 하나의 로직 소자(520) 각각의 적어도 일부 구성요소(강유전체층(512, 522))가 단일 공정을 통해 동시에 형성됨으로써, 또 다른 일 실시예에 따른 임베디드 시스템(500)은 제조 Cost를 절감하는 효과를 도모할 수 있다.As such, at least some components (ferroelectric layers 512 and 522) of each of the at least one memory device 510 and the at least one logic device 520 are simultaneously formed through a single process, so that the embedded device according to another embodiment The system 500 may achieve the effect of reducing manufacturing cost.
이 때, 적어도 하나의 메모리 소자(510) 및 적어도 하나의 로직 소자(520)는 강유전체층들(512, 522)의 하부에 배치되는 실리콘 산화물층들(514, 524)을 각각 더 포함할 수 있다. 이에, 적어도 하나의 메모리 소자(510)는 강유전체층(512) 및 실리콘 산화물층(514)을 포함함으로써, 1TFeRAM을 구현하여 높은 신뢰성의 소자 특성 및 고속의 소자 특성을 갖게 될 수 있으며, 적어도 하나의 로직 소자(520)는 강유전체층(522) 및 실리콘 산화물층(524)을 포함함으로써, NC-FET를 구현하여 고속의 소자 특성 및 우수한 SS(Subthreshold Swing=mV/decade) 특성을 갖게 될 수 있다.In this case, the at least one memory device 510 and the at least one logic device 520 may further include silicon oxide layers 514 and 524 disposed under the ferroelectric layers 512 and 522 , respectively. . Accordingly, the at least one memory device 510 includes the ferroelectric layer 512 and the silicon oxide layer 514, so that 1TFeRAM can be implemented to have high reliability device characteristics and high speed device characteristics, and at least one Since the logic device 520 includes a ferroelectric layer 522 and a silicon oxide layer 524 , an NC-FET may be implemented to have high-speed device characteristics and excellent SS (Subthreshold Swing=mV/decade) characteristics.
마찬가지로, 적어도 하나의 메모리 소자(510)의 실리콘 산화물층(514) 및 적어도 하나의 로직 소자(520)의 실리콘 산화물층(524) 역시 단일 공정을 통해 동일한 물질로 동시에 형성될 수 있는 바, 제조 Cost를 절감하는 효과가 더욱 극대화될 수 있다.Similarly, the silicon oxide layer 514 of the at least one memory device 510 and the silicon oxide layer 524 of the at least one logic device 520 may also be simultaneously formed of the same material through a single process, thus manufacturing cost. The effect of saving can be further maximized.
또한, 또 다른 일 실시예에 따른 임베디드 시스템(500)에서 적어도 하나의 메모리 소자(510) 또는 적어도 하나의 로직 소자(520) 중 어느 하나의 소자는 적어도 일부분의 물질 특성이 변화된 구성요소를 포함함으로써, 각각이 지향하는 서로 상이한 소자 특성을 만족시킬 수도 있다. 이는 도 2를 참조하여 설명된 내용과 동일하므로 상세한 설명을 생략하기로 한다.In addition, in the embedded system 500 according to another embodiment, at least one of the at least one memory device 510 or the at least one logic device 520 includes a component in which at least a portion of the material property is changed. , may satisfy different device characteristics directed by each of them. Since this is the same as that described with reference to FIG. 2 , a detailed description thereof will be omitted.
이와 같이 임베디드 시스템(500)은, 적어도 하나의 메모리 소자(510) 및 적어도 하나의 로직 소자(520) 각각의 적어도 일부 구성요소(강유전체층(512, 522))를 단일 공정을 통해 동시에 형성하는 가운데, 실리콘 산화물층들(514, 524)을 각각 적어도 하나의 메모리 소자(510) 및 적어도 하나의 로직 소자(520)에 포함시킴으로써, 적어도 하나의 메모리 소자(510) 및 적어도 하나의 로직 소자(520) 각각이 지향하는 소자 특성을 만족시키는 동시에 제조 Cost를 절감하는 효과를 도모할 수 있다.As such, the embedded system 500 simultaneously forms at least some components (ferroelectric layers 512 and 522) of each of the at least one memory device 510 and the at least one logic device 520 through a single process. , by including the silicon oxide layers 514 and 524 in the at least one memory element 510 and the at least one logic element 520 , respectively, so that the at least one memory element 510 and the at least one logic element 520 . It is possible to achieve the effect of reducing the manufacturing cost while satisfying the device characteristics directed by each.
도 6은 또 다른 일 실시예에 따른 임베디드 시스템의 제조 방법을 나타낸 플로우 차트이다. 이하, 임베디드 시스템의 제조 방법은 자동화 및 기계화된 제조 시스템에 의해 수행됨을 전제로 하며, 제조 방법이 수행된 결과 도 5에 도시된 임베디드 시스템이 제조될 수 있다.6 is a flowchart illustrating a method of manufacturing an embedded system according to another exemplary embodiment. Hereinafter, it is assumed that the manufacturing method of the embedded system is performed by an automated and mechanized manufacturing system, and as a result of the manufacturing method, the embedded system shown in FIG. 5 may be manufactured.
도 6을 참조하면, 제조 시스템은 단계(S610)에서, 적어도 하나의 메모리 소자의 강유전체층 및 적어도 하나의 로직 소자의 강유전체층을 단일 공정을 통해 동일한 강유전체 물질로 동시에 형성할 수 있다.Referring to FIG. 6 , in step S610 , the manufacturing system may simultaneously form the ferroelectric layer of at least one memory device and the ferroelectric layer of at least one logic device using the same ferroelectric material through a single process.
그 후, 제조 시스템은 단계(S620)에서, 적어도 하나의 메모리 소자의 강유전체층의 하부 및 적어도 하나의 로직 소자의 강유전체층의 하부에 각각 적어도 하나의 메모리 소자의 실리콘 산화물층 및 적어도 하나의 로직 소자의 실리콘 산화물층을 형성할 수 있다.Thereafter, in step S620 , the manufacturing system provides a silicon oxide layer of at least one memory device and at least one logic device under the ferroelectric layer of the at least one memory device and under the ferroelectric layer of the at least one logic device, respectively. of a silicon oxide layer can be formed.
이 때, 단계(S620)에서 제조 시스템은, 적어도 하나의 메모리 소자의 실리콘 산화물층 및 적어도 하나의 로직 소자의 실리콘 산화물층을 단일 공정을 통해 동시에 형성할 수 있다.In this case, in step S620 , the manufacturing system may simultaneously form a silicon oxide layer of at least one memory device and a silicon oxide layer of at least one logic device through a single process.
별도의 단계로 도시되지는 않았으나, 제조 시스템은 적어도 하나의 메모리 소자 또는 적어도 하나의 로직 소자 중 어느 하나의 소자에 포함되는 구성요소의 적어도 일부분의 물질 특성을 단계(S610)에서의 단일 공정 또는 단계(S620)에서의 공정에 이은 후속 공정을 통해 변화시킬 수 있다. 보다 상세하게, 제조 시스템은 물질 특성이 변화될 구성요소가 포함되는 소자 특성에 기초하여 히스테리시스 특성을 갖거나 갖지 않도록 구성요소의 적어도 일부분의 물질 특성을 변화시킬 수 있다.Although not shown as a separate step, the manufacturing system may measure the material properties of at least a portion of a component included in at least one memory device or at least one logic device in a single process or step S610. It may be changed through a subsequent process following the process in ( S620 ). More specifically, the manufacturing system can change the material properties of at least a portion of the component so that the material property has or does not have a hysteresis characteristic based on a device characteristic in which the component is to be changed.
또한, 별도의 단계로 도시되지는 않았으나 단계들(S610 내지 S620)의 전후 또는 중간에, 제조 시스템은 적어도 하나의 메모리 소자에 포함되는 게이트 금속층 및 채널층과, 적어도 하나의 로직 소자에 포함되는 게이트 금속층 및 채널층을 형성할 수 있다. 적어도 하나의 메모리 소자에 포함되는 게이트 금속층과 적어도 하나의 로직 소자에 포함되는 게이트 금속층은 단일 공정을 통해 동시에 형성될 수 있으며, 마찬가지로 적어도 하나의 메모리 소자에 포함되는 채널층과 적어도 하나의 로직 소자에 포함되는 채널층 역시 단일 공정을 통해 동시에 형성될 수 있다.In addition, although not shown as a separate step, before or during steps S610 to S620 , the manufacturing system includes a gate metal layer and a channel layer included in at least one memory device, and a gate included in at least one logic device. A metal layer and a channel layer may be formed. The gate metal layer included in the at least one memory device and the gate metal layer included in the at least one logic device may be simultaneously formed through a single process, and similarly, the channel layer included in the at least one memory device and the at least one logic device The included channel layer may also be simultaneously formed through a single process.
도 7은 또 다른 일 실시예에 따른 임베디드 시스템을 나타낸 도면이다.7 is a diagram illustrating an embedded system according to another embodiment.
도 7을 참조하면, 또 다른 일 실시예에 따른 임베디드 시스템(700)은 적어도 하나의 메모리 소자(710) 및 적어도 하나의 로직 소자(720)를 포함한다.Referring to FIG. 7 , an embedded system 700 according to another embodiment includes at least one memory device 710 and at least one logic device 720 .
적어도 하나의 메모리 소자(710)는, 게이트 금속층(711), 혼합 강유전체층(712) 및 채널층(713)을 포함한 채 높은 신뢰성의 소자 특성을 지향하도록 구성될 수 있다. 일례로, 적어도 하나의 메모리 소자(710)는 히스테리시스(Hysteresis) 특성을 보임으로써 높은 신뢰성의 소자 특성을 갖게 될 수 있다.The at least one memory device 710 may include a gate metal layer 711 , a mixed ferroelectric layer 712 , and a channel layer 713 , and may be configured to achieve high reliability device characteristics. For example, the at least one memory device 710 may have high reliability device characteristics by exhibiting hysteresis characteristics.
적어도 하나의 로직 소자(720)는, 게이트 금속층(721), 혼합 강유전체층(722) 및 채널층(723)을 포함한 채 고속의 소자 특성을 지향하도록 구성될 수 있다. 일례로, 적어도 하나의 로직 소자(720)는 히스테리시스(Hysteresis) 특성을 보이지 않음으로써, 고속의 소자 특성을 갖게 될 수 있다.At least one logic device 720 may be configured to direct high-speed device characteristics while including a gate metal layer 721 , a mixed ferroelectric layer 722 , and a channel layer 723 . For example, the at least one logic element 720 may have high-speed element characteristics by not exhibiting a hysteresis characteristic.
특히, 적어도 하나의 메모리 소자(710)의 혼합 강유전체층(712) 및 적어도 하나의 로직 소자(720)의 혼합 강유전체층(722)은, 서로 다른 농도비를 갖는 것을 특징으로 한다.In particular, the mixed ferroelectric layer 712 of the at least one memory device 710 and the mixed ferroelectric layer 722 of the at least one logic device 720 have different concentration ratios.
보다 상세하게, 적어도 하나의 메모리 소자(710)의 혼합 강유전체층(712) 및 적어도 하나의 로직 소자(720)의 혼합 강유전체층(722)은, 각각 동일한 조성 물질로 구성되는 가운데, 각각의 조성 물질의 농도비가 상이할 수 있다. 일례로, 적어도 하나의 메모리 소자(710)의 혼합 강유전체층(712)인 HfO-ZrO에서 HfO와 ZrO의 농도비는, 적어도 하나의 로직 소자(720)의 혼합 강유전체층(722)인 HfO-ZrO에서 HfO와 ZrO의 농도비와 상이할 수 있다. 즉, 적어도 하나의 메모리 소자(710)의 혼합 강유전체층(712) 및 적어도 하나의 로직 소자(720)의 혼합 강유전체층(722)은, 혼합 강유전체층들(712, 722)을 각각 구성하는 조성 물질들의 구성이 동일할 뿐, 혼합된 자체로는 서로 다른 물질일 수 있다.In more detail, the mixed ferroelectric layer 712 of the at least one memory element 710 and the mixed ferroelectric layer 722 of the at least one logic element 720 are each composed of the same composition material, and each concentration ratio may be different. For example, the concentration ratio of HfO and ZrO in HfO-ZrO, which is the mixed ferroelectric layer 712 of the at least one memory device 710 , is in HfO—ZrO, which is the mixed ferroelectric layer 722 of the at least one logic device 720 . It may be different from the concentration ratio of HfO and ZrO. That is, the mixed ferroelectric layer 712 of the at least one memory element 710 and the mixed ferroelectric layer 722 of the at least one logic element 720 are composed of the mixed ferroelectric layers 712 and 722, respectively. They may have the same composition, but may be different substances by themselves.
이처럼 적어도 하나의 메모리 소자(710) 및 적어도 하나의 로직 소자(720)는 조성 물질들의 구성이 동일한 혼합 강유전체층들(712, 722)을 각각 포함함으로써, 또 다른 일 실시예에 따른 임베디드 시스템(700)은 제조 Cost를 절감하는 효과를 도모할 수 있다.As such, the at least one memory device 710 and the at least one logic device 720 each include mixed ferroelectric layers 712 and 722 having the same composition material, so that the embedded system 700 according to another embodiment ) can achieve the effect of reducing manufacturing cost.
이 때, 적어도 하나의 메모리 소자(710) 및 적어도 하나의 로직 소자(720)가 조성 물질들의 농도비가 서로 상이한 혼합 강유전체층들(712, 722)를 각각 포함함으로써, 또 다른 일 실시예에 따른 임베디드 시스템(700)은 적어도 하나의 메모리 소자(710) 및 적어도 하나의 로직 소자(720) 각각이 지향하는 서로 상이한 소자 특성을 만족시킬 수도 있다.At this time, the at least one memory device 710 and the at least one logic device 720 each include mixed ferroelectric layers 712 and 722 having different concentration ratios of the composition materials, so that the embedded according to another embodiment The system 700 may satisfy different device characteristics directed by each of the at least one memory device 710 and the at least one logic device 720 .
도 8은 또 다른 일 실시예에 따른 임베디드 시스템을 나타낸 도면이다.8 is a diagram illustrating an embedded system according to another embodiment.
도 8을 참조하면, 또 다른 일 실시예에 따른 임베디드 시스템(800)은 적어도 하나의 메모리 소자(810) 및 적어도 하나의 로직 소자(820)를 포함한다.Referring to FIG. 8 , an embedded system 800 according to another embodiment includes at least one memory device 810 and at least one logic device 820 .
적어도 하나의 메모리 소자(810)는, 게이트 금속층(811), 혼합 강유전체층(812) 및 채널층(813)을 포함한 채 높은 신뢰성의 소자 특성을 지향하도록 구성될 수 있다. 일례로, 적어도 하나의 메모리 소자(810)는 히스테리시스(Hysteresis) 특성을 보임으로써 높은 신뢰성의 소자 특성을 갖게 될 수 있다.At least one memory device 810 may be configured to have high reliability device characteristics including the gate metal layer 811 , the mixed ferroelectric layer 812 , and the channel layer 813 . For example, the at least one memory device 810 may have high reliability device characteristics by exhibiting hysteresis characteristics.
적어도 하나의 로직 소자(820)는, 게이트 금속층(821), 혼합 강유전체층(822) 및 채널층(823)을 포함한 채 고속의 소자 특성을 지향하도록 구성될 수 있다. 일례로, 적어도 하나의 로직 소자(820)는 히스테리시스(Hysteresis) 특성을 보이지 않음으로써, 고속의 소자 특성을 갖게 될 수 있다.At least one logic device 820 may be configured to direct high-speed device characteristics while including a gate metal layer 821 , a mixed ferroelectric layer 822 , and a channel layer 823 . For example, the at least one logic element 820 may not exhibit a hysteresis characteristic, and thus may have a high-speed element characteristic.
특히, 적어도 하나의 메모리 소자(810)의 혼합 강유전체층(812) 및 적어도 하나의 로직 소자(820)의 혼합 강유전체층(822)은, 각각 조성 물질 및 조성 물질의 농도비가 동일한 가운데, 서로 다른 두께를 갖는 것을 특징으로 한다. 일례로, 적어도 하나의 메모리 소자(810)의 혼합 강유전체층(812)인 HfO-ZrO의 두께는, 적어도 하나의 로직 소자(820)의 혼합 강유전체층(822)인 HfO-ZrO의 두께와 상이할 수 있다. 도면에서는 적어도 하나의 메모리 소자(810)의 혼합 강유전체층(812)인 HfO-ZrO의 두께가 적어도 하나의 로직 소자(820)의 혼합 강유전체층(822)인 HfO-ZrO의 두께보다 두꺼운 것으로 도시되었으나, 이에 제한되거나 한정되지 않고 적어도 하나의 로직 소자(820)의 혼합 강유전체층(822)인 HfO-ZrO의 두께가 적어도 하나의 메모리 소자(810)의 혼합 강유전체층(812)인 HfO-ZrO의 두께보다 더 두꺼울 수 있다.In particular, the mixed ferroelectric layer 812 of the at least one memory element 810 and the mixed ferroelectric layer 822 of the at least one logic element 820 have different thicknesses while the composition material and the composition material concentration ratio are the same, respectively. It is characterized in that it has For example, the thickness of HfO-ZrO, which is the mixed ferroelectric layer 812 of the at least one memory element 810 , may be different from the thickness of HfO-ZrO, which is the mixed ferroelectric layer 822 of the at least one logic element 820 . can In the drawings, the thickness of HfO-ZrO, which is the mixed ferroelectric layer 812 of at least one memory device 810, is shown to be thicker than that of HfO-ZrO, which is the mixed ferroelectric layer 822 of at least one logic device 820. , the thickness of the mixed ferroelectric layer 822 of the at least one logic element 820 is HfO-ZrO, and the thickness of the mixed ferroelectric layer 812 of the at least one memory element 810 is HfO-ZrO, but is not limited thereto. could be thicker than
그러나 이에 제한되거나 한정되지 않고, 적어도 하나의 메모리 소자(810)의 혼합 강유전체층(812) 및 적어도 하나의 로직 소자(820)의 혼합 강유전체층(822)은, 각각의 조성 물질이 동일하나 서로 상이한 농도비를 갖는 동시에, 서로 다른 두께를 가질 수도 있다.However, the present invention is not limited or limited thereto, and the mixed ferroelectric layer 812 of the at least one memory device 810 and the mixed ferroelectric layer 822 of the at least one logic device 820 may have the same composition material but different from each other. They may have different thicknesses while having a concentration ratio.
이처럼 적어도 하나의 메모리 소자(810) 및 적어도 하나의 로직 소자(820)는 조성 물질들의 구성과 농도비가 동일한 혼합 강유전체층들(812, 822)을 각각 포함함으로써, 또 다른 일 실시예에 따른 임베디드 시스템(800)은 제조 Cost를 절감하는 효과를 도모할 수 있다.As such, the at least one memory device 810 and the at least one logic device 820 each include the mixed ferroelectric layers 812 and 822 having the same composition and concentration ratio of composition materials, so that an embedded system according to another embodiment. (800) can achieve the effect of reducing the manufacturing cost.
이 때, 적어도 하나의 메모리 소자(810) 및 적어도 하나의 로직 소자(820) 각각의 혼합 강유전체층(812, 822)의 두께가 서로 상이함에 따라, 또 다른 일 실시예에 따른 임베디드 시스템(800)은 적어도 하나의 메모리 소자(810) 및 적어도 하나의 로직 소자(820) 각각이 지향하는 서로 상이한 소자 특성을 만족시킬 수도 있다.At this time, since the thicknesses of the mixed ferroelectric layers 812 and 822 of the at least one memory element 810 and the at least one logic element 820 are different from each other, the embedded system 800 according to another embodiment may satisfy different device characteristics directed by each of the at least one memory device 810 and the at least one logic device 820 .
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with reference to the limited embodiments and drawings, various modifications and variations are possible from the above description by those skilled in the art. For example, the described techniques are performed in an order different from the described method, and/or the described components of the system, structure, apparatus, circuit, etc. are combined or combined in a different form than the described method, or other components Or substituted or substituted by equivalents may achieve an appropriate result.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.

Claims (12)

  1. 강유전체 기반의 임베디드 시스템에 있어서,In a ferroelectric-based embedded system,
    적어도 하나의 메모리 소자; 및 at least one memory element; and
    적어도 하나의 로직 소자at least one logic element
    를 포함하고, including,
    상기 적어도 하나의 메모리 소자 및 상기 적어도 하나의 로직 소자는, the at least one memory element and the at least one logic element,
    단일 공정을 통해 동일한 강유전체 물질로 동시에 형성된 강유전체층들을 각각 포함하며, Each of the ferroelectric layers simultaneously formed of the same ferroelectric material through a single process,
    상기 적어도 하나의 메모리 소자 또는 상기 적어도 하나의 로직 소자 중 어느 하나의 소자는, Any one of the at least one memory element or the at least one logic element,
    상기 단일 공정에 이은 후속 공정을 통해 적어도 일부분의 물질 특성이 변화된 구성요소를 포함하는 것을 특징으로 하는 임베디드 시스템.and a component whose material properties are changed at least in part through a subsequent process subsequent to the single process.
  2. 제1항에 있어서,According to claim 1,
    상기 어느 하나의 소자에 포함되는 구성요소의 적어도 일부분의 물질 특성은, The material properties of at least a portion of the components included in any one of the devices are,
    상기 구성요소가 포함되는 소자 특성에 기초하여 히스테리시스(Hysteresis) 특성을 보이거나 보이지 않도록 변화된 것을 특징으로 하는 임베디드 시스템.An embedded system, characterized in that the component is changed to show or not to show a hysteresis characteristic based on the device characteristics included in the component.
  3. 제1항에 있어서,According to claim 1,
    상기 적어도 일부분의 물질 특성이 변화된 구성요소는, The component in which the material properties of the at least part are changed,
    상기 강유전체층인 것을 특징으로 하는 임베디드 시스템.The embedded system, characterized in that the ferroelectric layer.
  4. 강유전체 기반의 임베디드 시스템의 제조 방법에 있어서,In the manufacturing method of a ferroelectric-based embedded system,
    적어도 하나의 메모리 소자의 강유전체층 및 적어도 하나의 로직 소자의 강유전체층을 단일 공정을 통해 동일한 강유전체 물질로 동시에 형성하는 단계; 및 simultaneously forming a ferroelectric layer of at least one memory device and a ferroelectric layer of at least one logic device using the same ferroelectric material through a single process; and
    상기 적어도 하나의 메모리 소자 또는 상기 적어도 하나의 로직 소자 중 어느 하나의 소자에 포함되는 구성요소의 적어도 일부분의 물질 특성을 상기 단일 공정에 이은 후속 공정을 통해 변화시키는 단계Changing material properties of at least a portion of a component included in any one of the at least one memory device or the at least one logic device through a subsequent process following the single process
    를 포함하는 임베디드 시스템의 제조 방법.A method of manufacturing an embedded system comprising a.
  5. 제4항에 있어서,5. The method of claim 4,
    상기 어느 하나의 소자에 포함되는 구성요소의 적어도 일부분의 물질 특성을 상기 단일 공정에 이은 후속 공정을 통해 변화시키는 단계는, The step of changing the material properties of at least a portion of the components included in the one device through a subsequent process following the single process includes:
    상기 구성요소가 포함되는 소자 특성에 기초하여 히스테리시스(Hysteresis) 특성을 보이거나 보이지 않도록 상기 어느 하나의 소자에 포함되는 구성요소의 적어도 일부분의 물질 특성을 변화시키는 단계인 것을 특징으로 하는 임베디드 시스템.and changing the material properties of at least a portion of the components included in the one device so as to show or not show hysteresis characteristics based on the device characteristics included in the components.
  6. 강유전체 기반의 임베디드 시스템에 있어서,In a ferroelectric-based embedded system,
    적어도 하나의 메모리 소자; 및 at least one memory element; and
    적어도 하나의 로직 소자at least one logic element
    를 포함하고, including,
    상기 적어도 하나의 메모리 소자 및 상기 적어도 하나의 로직 소자는, the at least one memory element and the at least one logic element,
    동일한 강유전체 물질로 형성된 강유전체층들을 각각 포함하며, each comprising ferroelectric layers formed of the same ferroelectric material,
    상기 적어도 하나의 메모리 소자는, The at least one memory element comprises:
    상기 임베디드 시스템 내에서 3차원 구조를 갖는 것을 특징으로 하는 임베디드 시스템.An embedded system, characterized in that it has a three-dimensional structure in the embedded system.
  7. 강유전체 기반의 임베디드 시스템에 있어서,In a ferroelectric-based embedded system,
    적어도 하나의 메모리 소자; 및 at least one memory element; and
    적어도 하나의 로직 소자at least one logic element
    를 포함하고, including,
    상기 적어도 하나의 메모리 소자 및 상기 적어도 하나의 로직 소자는, the at least one memory element and the at least one logic element,
    단일 공정을 통해 동일한 강유전체 물질로 동시에 형성된 강유전체층들을 각각 포함하며, Each of the ferroelectric layers simultaneously formed of the same ferroelectric material through a single process,
    상기 강유전체층들의 하부에 배치되는 실리콘 산화물층들을 각각 더 포함하는 것을 특징으로 하는 임베디드 시스템.The embedded system according to claim 1, further comprising silicon oxide layers disposed under the ferroelectric layers, respectively.
  8. 제7항에 있어서,8. The method of claim 7,
    상기 적어도 하나의 메모리 소자 및 상기 적어도 하나의 로직 소자에 각각 포함되는 상기 실리콘 산화물층들은, The silicon oxide layers included in the at least one memory device and the at least one logic device, respectively,
    단일 공정을 통해 동시에 형성되는 것을 특징으로 하는 임베디드 시스템.An embedded system characterized in that it is formed simultaneously through a single process.
  9. 강유전체 기반의 임베디드 시스템의 제조 방법에 있어서,In the manufacturing method of a ferroelectric-based embedded system,
    적어도 하나의 메모리 소자의 강유전체층 및 적어도 하나의 로직 소자의 강유전체층을 단일 공정을 통해 동일한 강유전체 물질로 동시에 형성하는 단계; 및 simultaneously forming a ferroelectric layer of at least one memory device and a ferroelectric layer of at least one logic device using the same ferroelectric material through a single process; and
    상기 적어도 하나의 메모리 소자의 강유전체층의 하부 및 상기 적어도 하나의 로직 소자의 강유전체층의 하부에 각각 상기 적어도 하나의 메모리 소자의 실리콘 산화물층 및 상기 적어도 하나의 로직 소자의 실리콘 산화물층을 형성하는 단계forming a silicon oxide layer of the at least one memory device and a silicon oxide layer of the at least one logic device under the ferroelectric layer of the at least one memory device and under the ferroelectric layer of the at least one logic device, respectively
    를 포함하는 임베디드 시스템의 제조 방법.A method of manufacturing an embedded system comprising a.
  10. 제9항에 있어서,10. The method of claim 9,
    상기 적어도 하나의 메모리 소자의 실리콘 산화물층 및 상기 적어도 하나의 로직 소자의 실리콘 산화물층을 형성하는 단계는, forming a silicon oxide layer of the at least one memory device and a silicon oxide layer of the at least one logic device,
    상기 적어도 하나의 메모리 소자의 실리콘 산화물층 및 상기 적어도 하나의 로직 소자의 실리콘 산화물층을 단일 공정을 통해 동시에 형성하는 단계인 것을 특징으로 하는 임베디드 시스템의 제조 방법.and simultaneously forming the silicon oxide layer of the at least one memory device and the silicon oxide layer of the at least one logic device through a single process.
  11. 강유전체 기반의 임베디드 시스템에 있어서,In a ferroelectric-based embedded system,
    적어도 하나의 메모리 소자; 및 at least one memory element; and
    적어도 하나의 로직 소자at least one logic element
    를 포함하고, including,
    상기 적어도 하나의 메모리 소자 및 상기 적어도 하나의 로직 소자는, the at least one memory element and the at least one logic element,
    혼합 강유전체층들을 각각 포함하며, each comprising mixed ferroelectric layers,
    상기 적어도 하나의 메모리 소자에 혼합 강유전체층과 상기 적어도 하나의 로직 소자에 포함되는 혼합 강유전체층은, A mixed ferroelectric layer included in the at least one memory device and a mixed ferroelectric layer included in the at least one logic device,
    서로 다른 농도비를 갖는 것을 특징으로 하는 임베디드 시스템.An embedded system, characterized in that it has different concentration ratios.
  12. 강유전체 기반의 임베디드 시스템에 있어서,In a ferroelectric-based embedded system,
    적어도 하나의 메모리 소자; 및 at least one memory element; and
    적어도 하나의 로직 소자at least one logic element
    를 포함하고, including,
    상기 적어도 하나의 메모리 소자 및 상기 적어도 하나의 로직 소자는, the at least one memory element and the at least one logic element,
    혼합 강유전체층들을 각각 포함하며, each comprising mixed ferroelectric layers,
    상기 적어도 하나의 메모리 소자에 혼합 강유전체층과 상기 적어도 하나의 로직 소자에 포함되는 혼합 강유전체층은, A mixed ferroelectric layer included in the at least one memory device and a mixed ferroelectric layer included in the at least one logic device,
    서로 다른 두께를 갖는 것을 특징으로 하는 임베디드 시스템.Embedded systems, characterized in that they have different thicknesses.
PCT/KR2021/008624 2020-09-03 2021-07-07 Ferroelectric-based embedded system WO2022050553A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0111998 2020-09-03
KR1020200111998A KR102504860B1 (en) 2020-09-03 2020-09-03 Embedded system based on ferroelectric

Publications (1)

Publication Number Publication Date
WO2022050553A1 true WO2022050553A1 (en) 2022-03-10

Family

ID=80491315

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/008624 WO2022050553A1 (en) 2020-09-03 2021-07-07 Ferroelectric-based embedded system

Country Status (2)

Country Link
KR (1) KR102504860B1 (en)
WO (1) WO2022050553A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100329282B1 (en) * 1999-10-27 2002-03-18 김효근 Fabrication method for gate insulating layer having high dielectric constant
US20180308537A1 (en) * 2014-04-24 2018-10-25 Micron Technology, Inc. Field Effect Transistor Constructions With Gate Insulator Having Local Regions Radially There-Through That Have Different Capacitance At Different Circumferential Locations Relative To A Channel Core Periphery
KR102034260B1 (en) * 2016-11-29 2019-10-18 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Semiconductor device and manufacturing method thereof
US20190378845A1 (en) * 2017-03-22 2019-12-12 Intel Corporation Memory field-effect transistors and methods of manufacturing the same
KR20200021276A (en) * 2018-08-20 2020-02-28 삼성전자주식회사 Electronic device and method of manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015015854B4 (en) 2015-12-03 2021-01-28 Namlab Ggmbh Integrated circuit with a ferroelectric memory cell and use of the integrated circuit
KR20200072985A (en) * 2018-12-13 2020-06-23 삼성전자주식회사 An integrated circuit including a plurality of transistors and a method of manufacturing the same
JP7163175B2 (en) * 2018-12-26 2022-10-31 ルネサスエレクトロニクス株式会社 Semiconductor device manufacturing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100329282B1 (en) * 1999-10-27 2002-03-18 김효근 Fabrication method for gate insulating layer having high dielectric constant
US20180308537A1 (en) * 2014-04-24 2018-10-25 Micron Technology, Inc. Field Effect Transistor Constructions With Gate Insulator Having Local Regions Radially There-Through That Have Different Capacitance At Different Circumferential Locations Relative To A Channel Core Periphery
KR102034260B1 (en) * 2016-11-29 2019-10-18 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Semiconductor device and manufacturing method thereof
US20190378845A1 (en) * 2017-03-22 2019-12-12 Intel Corporation Memory field-effect transistors and methods of manufacturing the same
KR20200021276A (en) * 2018-08-20 2020-02-28 삼성전자주식회사 Electronic device and method of manufacturing the same

Also Published As

Publication number Publication date
KR102504860B9 (en) 2023-12-08
KR102504860B1 (en) 2023-03-02
KR20220030524A (en) 2022-03-11

Similar Documents

Publication Publication Date Title
WO2018176562A1 (en) Liquid crystal display panel, and liquid crystal display device
WO2018196112A1 (en) Ltps array substrate and manufacturing method therefor
WO2016008184A1 (en) Display panel and display device
WO2014112705A1 (en) Image sensor for x-ray and method of manufacturing the same
WO2017008316A1 (en) Array panel and liquid crystal display panel
WO2017008340A1 (en) Display panel and manufacturing method thereof
WO2020075972A1 (en) Method for controlling current path by using electric field, and electronic element
WO2018176566A1 (en) Method for manufacturing array substrate, and array substrate
WO2018014412A1 (en) Goa circuit and liquid crystal display panel
WO2016165214A1 (en) Liquid crystal display panel
WO2018152874A1 (en) Array substrate and method for manufacturing same
WO2016192127A1 (en) Array substrate and liquid crystal display panel
WO2014200190A1 (en) Oxide semiconductor transistor used as pixel element of display device and manufacturing method therefor
WO2020155257A1 (en) Display method and device for display panel, and equipment
WO2022050553A1 (en) Ferroelectric-based embedded system
WO2016095252A1 (en) Ffs array substrate and liquid crystal display panel
WO2016101303A1 (en) Ffs array substrate and liquid crystal display panel
WO2017197685A1 (en) Goa circuit and liquid crystal display
WO2017128470A1 (en) Gate drive circuit and liquid crystal display thereof
WO2016138673A1 (en) Display panel and manufacturing method thereof
WO2017031755A1 (en) Scanning drive circuit
WO2017173713A1 (en) Array substrate and liquid crystal display panel
WO2018188272A1 (en) Display device and goa circuit thereof
WO2018021709A1 (en) Semiconductor device comprising hafnia-based ferroelectric and method for manufacturing same
WO2022055076A1 (en) Spin torque majority gate based on domain wall movement

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21864516

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21864516

Country of ref document: EP

Kind code of ref document: A1