WO2022019124A1 - テスト方法、演算装置 - Google Patents

テスト方法、演算装置 Download PDF

Info

Publication number
WO2022019124A1
WO2022019124A1 PCT/JP2021/025689 JP2021025689W WO2022019124A1 WO 2022019124 A1 WO2022019124 A1 WO 2022019124A1 JP 2021025689 W JP2021025689 W JP 2021025689W WO 2022019124 A1 WO2022019124 A1 WO 2022019124A1
Authority
WO
WIPO (PCT)
Prior art keywords
test
calculation unit
stack
program
macro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2021/025689
Other languages
English (en)
French (fr)
Inventor
ハイロ ロペス
岳彦 長野
一 芹沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Astemo Ltd
Original Assignee
Hitachi Astemo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Astemo Ltd filed Critical Hitachi Astemo Ltd
Publication of WO2022019124A1 publication Critical patent/WO2022019124A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Prevention of errors by analysis, debugging or testing of software

Definitions

  • the present invention relates to a test method and an arithmetic unit.
  • processors are used in systems with large program scales and systems that require high-speed processing, such as real-time systems such as advanced driver assistance systems (ADAS) and automatic driving systems (ADS) for automobiles.
  • ADAS advanced driver assistance systems
  • ADS automatic driving systems
  • a conventional single-core system is built on multi-core hardware, a plurality of systems can be integrated by automatic parallelization processing. In either case, the order in which the processes in the program are executed is enormous, so it is not easy to integrate them safely.
  • Applying an automatic parallelizing compiler to traditional single-core software raises another question of whether the parallelized code can actually be verified to have the same functionality and behavior as the original code.
  • Patent Document 1 describes a scenario information storage means for storing information about a plurality of test nodes and a test scenario defining a process between the test nodes, and information for identifying the test node to be transitioned to next for each test node.
  • a test node information storage means for storing information about a test node including, information about whether or not a branch path for a process is included, and a first determination means for determining whether or not the branch path exists for each test node.
  • the execution prediction time calculation means for calculating the execution prediction time required to complete the test when the snapshot is acquired, and the snapshot.
  • Execution time calculation method that calculates the execution time required to complete the test without acquiring
  • a test support device including a calculation means, a selection means for selecting the test node having the largest reduction time, and an output means for outputting information for identifying the selected test node is disclosed.
  • a test targeting a specific macro task cannot be efficiently executed in a test of a program including a plurality of macro tasks that may be executed in a plurality of orders.
  • the test method according to the first aspect of the present invention is a test method in which a computer tests a program including a plurality of macro tasks that may be executed in a plurality of orders, and attention is paid to any one of the plurality of macro tasks.
  • Setting a task identifying an ancestor list that is a set of the macro tasks that affect the attention task, and discontinuing the macro tasks included in the ancestor list in a non-parallel group and parallel
  • a storage unit for storing a program including a plurality of macro tasks that may be executed in a plurality of orders and one of the plurality of macro tasks are set as the task of interest.
  • the ancestor list which is a set of the macro tasks that affect the attention task, is specified, and the macro tasks included in the ancestor list are divided into a non-parallel group that does not contribute to parallelization and a parallel contribution group that contributes to parallelization.
  • a program that executes the plurality of test patterns using the test calculation unit that separates and generates a plurality of test patterns for the parallel contribution group and the results obtained by executing the macro task belonging to the non-parallel group. Includes the execution part.
  • a test targeting a specific macro task can be efficiently executed.
  • FIG. 1 is a hardware configuration diagram of an arithmetic unit 1 that executes the test method according to the present invention.
  • the arithmetic unit 1 includes a CPU 2 which is a central arithmetic unit, a ROM 3 which is a read-only storage device, a RAM 4 which is a readable / writable storage device, a storage unit 5 which is a non-volatile storage device, and an external interface 6. Be prepared.
  • the CPU 2 realizes a plurality of functions described later by expanding the program stored in the ROM 3 into the RAM 4 and executing the program.
  • the storage unit 5 is, for example, a hard disk drive, a flash memory, or the like. However, it is not an indispensable configuration requirement that the storage unit 5 is stored inside the arithmetic unit 1, and the arithmetic unit 1 accesses the storage unit 5 installed outside the arithmetic unit 1 via the external interface 6. You may.
  • the external interface 6 is an interface with the outside of the arithmetic unit 1, and the target may be either a human or a computer.
  • the device itself such as a mouse, keyboard, display, and printer for humans, or the connection interface of these devices may be used. It may also be a communication interface for other computers and a removable media reading / writing device.
  • the person who operates the arithmetic unit 1 is referred to as an "operator".
  • FIG. 2 is a functional configuration diagram showing the functions of the arithmetic unit 1 as functional blocks. However, FIG. 2 also shows the information stored in the storage unit 5.
  • the arithmetic unit 1 includes an input / output unit 21, a test arithmetic unit 22, and a program execution unit 23 as its functions.
  • the storage unit 5 stores the queue Q, the first stack S1, the second stack S2, the confirmed list CL, the processed list PL, the area table T100, and the test target program information TP.
  • the queue Q, the first stack S1, the second stack S2, the confirmed list CL, and the processed list PL are objects to be read / written by the test calculation unit 22, and the data used by the test calculation unit 22 in the process of processing is stored. The place. In this embodiment, these information are not output to the outside of the arithmetic unit 1.
  • the queue Q is a general queue used in the field of programming, and has the property that the first input data is output first.
  • the first stack S1 and the second stack S2 are general stacks used in the field of programs, and have the property that the first input data is output last.
  • the confirmed list CL and the processed list PL are a set of elements, and there is no order between the elements.
  • the queue Q, the first stack S1, and the second stack S2 describe their elements in the order in which they are input. For example, when the first stack S1 is empty, that is, an empty set, when first "A", then "B", and finally "C" are input to the first stack S1, that is, pushed, the first stack is pushed.
  • the data of S1 is described as "A, B, C".
  • the test target program information TP is information related to the target program to be tested by the arithmetic unit 1.
  • program P1 the program to be tested by the arithmetic unit 1
  • the test target program information TP includes at least information that can create a program P1, such as a source code and an object file.
  • the operation of the program P1 can be expressed using a non-circulating directed graph.
  • the non-circular directed graph showing the operation of the program P1 may be included in the test target program information TP, or may be created by the arithmetic unit 1 using a known method such as disassembly.
  • the area table T100 stores information obtained by analyzing the program P1 by the test calculation unit 22. Details will be described later.
  • the input / output unit 21 acquires information necessary for the calculation from the outside of the arithmetic unit 1, for example, information about the program P1 and an operator's instruction, and outputs the calculation result to the outside of the arithmetic unit 1 as needed.
  • the input / output unit 21 is realized by using the external interface 6 in addition to the calculation by the CPU 2.
  • the test calculation unit 22 performs various calculations necessary for testing the program P1.
  • the operation of the test calculation unit 22 will be mainly described.
  • the test calculation unit 22 executes a structural analysis process for analyzing the structure of the program P1 to be processed.
  • the program P1 is divided into a non-parallel group that does not contribute to parallelization and a parallel contribution group that contributes to parallelization.
  • the second stack S2 for specifying the parallel contribution group is created among the macro tasks constituting the program P1. That is, among the macro tasks constituting the program P1, the macro tasks not specified by the second stack S2 are non-parallel groups.
  • the test calculation unit 22 performs a table creation process in which the information of each area included in the program P1 is put together in the area table T100 by using the result of the structural analysis process. Further, the test calculation unit 22 performs a memory dump process for acquiring a memory dump for an efficient test. Finally, the test calculation unit 22 executes a program test for a predetermined area. The order of execution of the table creation process and the memory dump process does not matter.
  • the program execution unit 23 executes the program P1 according to the operation command of the test calculation unit 22. However, the program execution unit 23 may execute the entire program P1, or may execute only a part of the program P1. Further, the program execution unit 23 has a function of stopping the execution of the program at a position designated by the test calculation unit 22. Further, the program execution unit 23 may emulate a processor built in the computer that executes the program P1 by software, or the arithmetic unit 1 has a processor different from the CPU 2, and the program execution unit 23 is the same. A processor may be used.
  • the program P1 can be decomposed into a plurality of processing units, and its operation is represented by a non-circulated directed graph. That is, the arithmetic unit 1 can analyze any program as long as it can express the operation using the non-circulated directed graph.
  • each processing unit will be referred to as a "macro task".
  • a macro task is one or more processes that do not include branch processing internally.
  • FIG. 3 is a directed graph showing the program P1 to be processed in the present embodiment.
  • the program P1 is composed of a total of 10 macro tasks of MT6, MT9, MT14, MT16, MT17, MT18, MT19, MT21, MT22, and MT23.
  • the positional relationship of the macro task shown in FIG. 3 is also related to the direction of the arrows, and each arrow is directed from the upper part of the figure to the lower part of the figure, and is also said to be from the ancestor to the descendant. That is, the more it is described in the upper part of the figure, the more it is an ancestor, and the more it is described in the lower part of the figure, the more it is a descendant.
  • FIG. 3 shows that when MT14 is completed, MT16 to MT19 are executed in no particular order.
  • the first ancestor in a predetermined range is also referred to as a "root node”
  • the last descendant in a predetermined range is referred to as a "terminal node”.
  • the root node is MT6 and the terminal node is MT23.
  • Area A11 surrounded by a rectangle in FIG. 3 includes MT6, MT9, and MT14.
  • the area A12 surrounded by the broken line includes MT14, MT18, MT19 and MT21.
  • the area A13 surrounded by the alternate long and short dash line includes MT14, MT17 to MT19, MT21, and MT22.
  • the root node is MT6 and the terminal node is MT14.
  • the root node is MT14 and the terminal node is MT21.
  • FIG. 4 is a diagram showing an example of the area table T100. Information on the parallel contribution group calculated by the test calculation unit 22 is described in the area table T100. As will be described in detail later, the parallel contribution group calculated in the area table T100 differs depending on the task of interest to be set.
  • the example shown in FIG. 4 is an example in which the program P1 shown in FIG. 3 is targeted and the task of interest is T22. Note that FIG. 4 conceptually represents the area table T100 only in a tabular format, and it is not necessary to record the area table T100 in a tabular format. In each cell of the table, a link to the actual state of the data may be described. good.
  • the area table T100 has one or more records, and each record has a program T101, an area ID T102, a parallelized binary T103, a start task T104, an end task T105, a start point dump T106, an end point dump T107, and a directed graph T108.
  • the program T101 stores an identifier of the program to be analyzed, for example, the name of the program.
  • the area ID T102 stores an area identifier, for example, an area name.
  • the parallelized binary T103 is a binary file that executes the processing included in the area of the record, and stores the binary file that has been parallelized as much as possible. That is, if parallelization processing is possible in the area, the binary file that has been parallelized is stored, and if parallelization processing is not possible in the area, the non-parallelized binary file is stored. ..
  • the start task T104 stores the name of the most ancestral macro task included in the area of the record.
  • the end task T105 stores the name of the most descendant macro task included in the area of the record.
  • the start point dump T106 stores the dump information of the memory in the last processing of the start task T104.
  • the memory dump information is also called a "memory snapshot”.
  • the end point dump T107 stores the dump information of the memory in the first processing of the end task T105.
  • the directed graph T108 stores information on the directed graph of the macro task included in the area of the record, for example, the directed graph shown in FIG.
  • FIG. 5 is a diagram showing test cases corresponding to each area shown in FIG.
  • the test case is created by the test calculation unit 22.
  • the test case is a list in which all the macro tasks contained in the area are arranged in the order of execution, and the example shown in FIG. 5 lists all the possible execution orders.
  • the test case of the area A11 is not created in this embodiment, it is described in FIG. 5 for reference.
  • Area A11 contains three macro tasks, which are connected in a straight line in series. That is, in the area A11, there is no choice in the execution order of the macro tasks, and there is only one case "A11-1". Since each task in area A11 needs to be executed in order, it is a non-parallel group that does not contribute to parallelization.
  • Area A12 contains four macro tasks, and MT18 and MT19 exist in parallel. Therefore, since either MT18 or MT19 may be executed first, there are two cases of area A12, "A12-1" and "A12-2". Specifically, the first execution is fixed at MT14, the last execution is fixed at MT21, and the second and third macro tasks to be executed are either MT18 or MT19.
  • Area A13 includes 6 macro tasks, and a first group of MT18, MT19, and MT21 and a second group consisting of only MT17 exist in parallel. Further, inside the first group, MT18 and MT19 exist in parallel. Macro tasks that exist in parallel can be executed at any timing regardless of the execution order. Therefore, in the area A13, there are eight cases of "A13-1" to "A13-8".
  • step S100 the test calculation unit 22 initializes the queue Q, the first stack S1, the second stack S2, and the confirmed list CL. Specifically, by the initialization process of this step, the queue Q, the first stack S1, the second stack S2, and the confirmed list CL are set to the empty set, that is, the empty set.
  • step S101 the test calculation unit 22 reads various information about the program P1.
  • step S102 the test calculation unit 22 extracts the directed graph D1 from the information read in the step S101.
  • the directed graph D1 extracted in this step is an effective graph exemplified in FIG.
  • the test calculation unit 22 determines the point of interest X, which is one of the macro task MTs included in the program P1.
  • the point of interest X may be automatically selected by machine processing, for example, where an error was found by the previous execution, or may be set manually by the operator. In the description of the operation example in this flowchart, the point of interest X is "MT22".
  • the test calculation unit 22 creates an ancestor list C1 of the attention point X.
  • the directed graph D1 is shown in FIG. 3, and when the point of interest X is “MT22”, the ancestor list C1 becomes “MT6, MT9, MT14, MT17, MT18, M19, MT21”.
  • step S105 the test calculation unit 22 sets the point of interest X as the processing target Xi.
  • step S106 the test calculation unit 22 sets the processing target Xi to confirmed. Specifically, the test calculation unit 22 adds "MT22", which is the processing target Xi, to the confirmed list CL.
  • step S106A the test calculation unit 22 proceeds to step S106A.
  • step S106A the test calculation unit 22 determines whether or not an unconfirmed adjacent node of the processing target Xi exists in the ancestor list C1.
  • Adjacent nodes are nodes that are only one apart, regardless of their descendants or ancestors, in other words, regardless of their vertical position. For example, in the example shown in FIG. 3, the adjacent node of "MT22" is "MT17, MT21, MT23".
  • test calculation unit 22 determines that there is an unconfirmed adjacent node of the processing target Xi in the ancestor list C1
  • the process proceeds to step S107, and all the adjacent nodes of the processing target Xi included in the ancestor list C1 have been confirmed. If it is determined, the process proceeds to step S107A.
  • the test calculation unit 22 can first list all the adjacent nodes of the processing target Xi included in the ancestor list C1 and determine this step depending on whether or not they are listed in the confirmed list CL.
  • step S107 the test calculation unit 22 determines whether or not the input degree of the processing target Xi is larger than 1.
  • the test calculation unit 22 proceeds to step S110 when it is determined that the input order of the processing target Xi is larger than 1, and step S107A when it is determined that the input order of the processing target Xi is not larger than 1, that is, 1 or less. Proceed to.
  • step S107A the test calculation unit 22 determines whether or not there is an adjacent node of the confirmed processing target Xi in the ancestor list C1. Comparing the judgment in this step with step S106A, it is different whether it is unconfirmed or confirmed.
  • the process proceeds to step S108, and all the adjacent nodes of the processing target Xi included in the ancestor list C1 are unconfirmed. If it is determined, the process proceeds to step S109.
  • step S108 the test calculation unit 22 determines whether or not the degree of the processing target Xi is greater than 1.
  • the test calculation unit 22 proceeds to step S110 when it is determined that the degree of the processing target Xi is larger than 1, and proceeds to step S109 when it is determined that the degree of the processing target Xi is 1 or less.
  • the input degree of TM14 is “1” and the output degree is “4”.
  • step S109 the test calculation unit 22 determines whether or not the processing target Xi corresponds to the source node XN in the ancestor list C1.
  • the test calculation unit 22 proceeds to step S110 if it determines that the processing target Xi corresponds to the source node XN in the ancestor list C1, and step S111 if it determines that the processing target Xi does not correspond to the source node XN in the ancestor list C1. Proceed to.
  • step S111 the test calculation unit 22 extracts the neighboring nodes of the processing target Xi and defines the adjacent group N. For example, in the example shown in FIG. 3, when the processing target Xi is “MT22”, the adjacent group N is “MT17, MT21, MT23”.
  • step S111A in FIG. 7 via the circled A. The above is the explanation of FIG.
  • step S111A of FIG. 7 the test calculation unit 22 initializes the processed list PL.
  • step S119 the test calculation unit 22 determines whether or not all the elements of the adjacent group N have been processed, and if it is determined that all the elements have been processed, proceeds to step S120 and determines that there are unprocessed elements. In that case, the process proceeds to step S112.
  • step S119 the test calculation unit 22 can determine step S119 by comparing the element of the adjacent group N with the macro task described in the processed list PL.
  • step S112 the test calculation unit 22 extracts any unprocessed macro task as an element Ni from the adjacent group N.
  • step S112A the test calculation unit 22 adds the element Ni extracted in step S112 to the processed list PL.
  • the test calculation unit 22 adds the name of the macro task extracted as the element Ni in step S112 to the processed list PL.
  • step S113 the test calculation unit 22 determines whether or not the element Ni is included in the ancestor list C1. The test calculation unit 22 proceeds to step S114 when it is determined that the element Ni is included in the ancestor list C1, and returns to step S119 when it is determined that the element Ni is not included in the ancestor list C1.
  • step S114 the test calculation unit 22 determines whether or not the element Ni has been confirmed, in other words, whether or not the element Ni is listed in the confirmed list CL.
  • the test calculation unit 22 proceeds to step S115 if it determines that the element Ni has been confirmed, and proceeds to step S117 if it determines that the element Ni has not been confirmed.
  • step S115 the test calculation unit 22 determines whether or not the element Ni is included in the queue Q.
  • the test calculation unit 22 proceeds to step S116 when it is determined that the element Ni is included in the queue Q, and returns to step S119 when it is determined that the element Ni is not included in the queue Q.
  • step S117 the test calculation unit 22 adds the element Ni to the end of the queue Q.
  • step S118 the test calculation unit 22 changes the element Ni to confirmed. Specifically, the test calculation unit 22 adds the name of the macro task extracted as the element Ni to the confirmed list CL.
  • step S120 which is executed when a positive judgment is made in step S119, the test calculation unit 22 determines whether or not the queue Q is an empty set.
  • the test calculation unit 22 determines that the queue Q is an empty set, it proceeds to step S601 in FIG. 8 via the encircled C, and when it determines that the queue Q is not an empty set, it proceeds to step S121.
  • the case where the affirmative determination is made in step S120 is the case where step S117 is not executed even once before step S120 is executed.
  • step S121 the test calculation unit 22 takes out the head of the queue Q, sets it as the processing target Xi, and returns to step S106A in FIG. 6 via the circled B.
  • step S601 which is the first process shown in FIG. 8, the test calculation unit 22 substitutes zero for the variable i and proceeds to step S602.
  • step S602 the test calculation unit 22 determines whether or not the length of the first stack S1 is longer than the value of “i + 1”.
  • the length of the first stack S1 is the number of macro tasks added to the first stack S1.
  • step S603 determines that the length of the first stack S1 is equal to or less than the value of "i + 1". If so, the process shown in FIG. 8 is terminated.
  • step S603 the test calculation unit 22 extracts the i + 1st element in the first stack S1 from the directed graph D1 and creates an ancestor list of the extracted macro task as a temporary ancestor list A00.
  • the element number of the first stack S1 defines the last added element as the “0” th element. If elements are added to the first stack S1 in the order of "MT22, MT21, MT14" and the value of the variable i is zero, the "i + 1" th element of the first stack S1 is "MT21". .. ⁇ Ask in the comments whether it is correct> The ancestor list of this "MT21" is created as a temporary ancestor list A00.
  • the temporary ancestor list A00 in this case is "MT14, MT18, M19".
  • the temporary ancestor list A00 created in step S603 has an expiration date until the next time step S603 is executed or the process of FIG. 8 is completed, whichever is earlier.
  • step S604 the test calculation unit 22 assigns the value of the variable i to the variable j and proceeds to step S605.
  • step S605 the test calculation unit 22 determines whether or not the value of the variable j is larger than "-1", and if it is determined that the variable j is larger than "-1", proceeds to step S606 and proceeds to the variable j. If it is determined that is "-1" or less, the process proceeds to step S614.
  • step S606 the test calculation unit 22 identifies the macro task which is the jth element in the first stack S1, extracts the descendants of the macro task from the ancestor list C1, and creates the temporary descendant list D00.
  • the temporary descendant list D00 is "MT17, MT18, MT19, MT21".
  • the test calculation unit 22 extracts the elements common to the temporary descendant list D00 created in step S606 and the temporary ancestor list A00 created in step S603, and creates a duplicate list IS00. For example, when the temporary descendant list D00 is "MT17, MT18, MT19, MT21" and the temporary ancestor list A00 is "MT14, MT18, M19", the duplicate list IS00 is "MT18, M19".
  • the test calculation unit 22 calculates a value obtained by subtracting the output degree from the input degree in each element of the duplicate list IS00, and calculates the total as SD00.
  • step S609 the test calculation unit 22 calculates the degree of the jth element in the macro task in the first stack S1 as OD00.
  • step S610 the test calculation unit 22 calculates the input degree in the macro task of the jth element in the first stack S1 as ID00.
  • step S610 the test calculation unit 22 uses the calculation results of steps S608 to S610 to determine whether or not the value obtained by subtracting ID00 from the sum of OD00 and SD00 is zero or more.
  • the test calculation unit 22 proceeds to step S611 when making an affirmative determination in step S610, and proceeds to step S613 when making a negative determination.
  • step S611 the test calculation unit 22 inserts the i + 1th element of the first stack S1 into the second stack S2.
  • step S612 the test calculation unit 22 inserts the j-th element of the first stack S1 into the second stack S2 and proceeds to step S614.
  • steps S611 and S612 are so-called push operations for the second stack S2.
  • step S613 the test calculation unit 22 reduces the value of the variable j by "1" and returns to step S605.
  • step S614 the test calculation unit 22 increases the value of the variable i by "1" and returns to step S602.
  • Step S613 is a so-called decrement process
  • step S614 is a so-called increment process.
  • first stack S1 generated by the processes of FIGS. 6 to 8 includes information indicating an area including a branch.
  • the second stack S2 includes information indicating an area including a branch in the area included in the first stack S1.
  • step S102 An operation example of the structural analysis process will be described. In the operation example described below, the description of the operation main body is omitted, but the operation main body is all the test calculation unit 22.
  • the directed graph D1 extracted in step S102 is shown in FIG. 3, and an example in the case where the point of interest X is “MT22” will be described.
  • the ancestor list C1 generated in step S104 is "MT6, MT9, MT14, MT17, MT18, MT19, MT21".
  • step S106A the test calculation unit 22 makes an affirmative judgment because the adjacent node of "MT22", which is the processing target Xi, exists in the ancestor list C1 and is not included in the confirmed list CL. Since the input order of "MT22" is 2 in step S107, the test calculation unit 22 makes an affirmative judgment and proceeds to step S110, and the first stack S1 is updated to "MT22".
  • step S111 the test calculation unit 22 defines the adjacent group N as "MT17, MT21, MT23".
  • the processing of S113 to S118 is performed with all the elements included in the adjacent group N as elements Ni in order.
  • step S113 is determined affirmatively, step S114 is determined negatively, steps S117 and S118 are executed, and the process returns to step S119.
  • step S113 is determined affirmatively, step S114 is determined negatively, steps S117 and S118 are executed, and the process returns to step S119.
  • step S113 is negatively determined and the process returns to step S119.
  • step S119 when making an affirmative judgment in step S119 for the first time, the queue Q is "MT17, MT21", the confirmed list CL is “MT17, MT21, MT22", and the first stack S1 is "MT22".
  • step S120 the test calculation unit 22 makes a negative judgment, proceeds to step S121, extracts the head "MT17” from the queue Q, sets it as the processing target Xi, and returns to step S106A in FIG. 6 via the encircled B. .. That is, when returning to S106A, the element of the queue Q is only "MT21".
  • steps S106A and S107A are positively determined, but since the input and output degrees of "MT17” are "1", steps S107 and S108 are negatively determined. Further, since "MT17” is not a source node in the ancestor list C1, the process proceeds to step S111.
  • "MT14, MT22" in the vicinity of "MT17” is defined as a new adjacent group N, and the process proceeds to FIG. 7.
  • step S113 is determined affirmatively, step S114 is determined negatively, steps S117 and S118 are executed, and the process returns to step S119.
  • step S113 is positively determined, and step S114 is positively determined because of the processing in step S106. Since "MT22" is not included in the queue Q, it is negatively determined and the process returns to step S119.
  • step S119 makes a positive judgment for the second time, the queue Q is "MT21, MT14", the confirmed list CL is "MT17, MT21, MT22, MT14", and the first stack S1 is "MT22". Since the queue Q is not an empty set here as well, the process proceeds from step S120 to step S121, the first “MT21” is taken out from the queue Q, and the process returns to step S106A in FIG. That is, when returning to S106A, the element of the queue Q is only "MT14".
  • step S106A is affirmatively determined, and since the input degree of "MT21” is "2", step S107 is affirmatively determined, the process proceeds to S110, and "MT21" is added to the first stack S1. .. That is, the first stack S1 becomes "MT22, MT21".
  • step S111 "MT18, MT19, MT22" in the vicinity of "MT21” is defined as a new adjacent group N, and the process proceeds to FIG. 7.
  • step S113 is determined affirmatively, step S114 is determined negatively, steps S117 and S118 are executed, and the process returns to step S119.
  • step S113 is determined affirmatively, step S114 is determined negatively, steps S117 and S118 are executed, and the process returns to step S119.
  • step S113 is determined affirmatively, step S114 is determined affirmatively, and "MT22" is not included in the queue Q, so a negative determination is made and the process returns to step S119.
  • step S119 makes a positive judgment for the third time, the queue Q is "MT14, MT18, MT19", the confirmed list CL is "MT17, MT18, MT19, MT21, MT22, MT14", and the first stack S1 is. It is "MT22, MT21". Since the queue Q is not an empty set here as well, the process proceeds from step S120 to step S121, the first “MT14” is taken out from the queue Q, and the process returns to step S106A in FIG. That is, when returning to S106A, the elements of the queue Q become "MT18, MT19".
  • step S106A is negatively determined and S107A is affirmative. .. Since the degree of "MT14" is larger than 1, step S108 is positively determined, the process proceeds to S110, and "MT14" is added to the first stack S1. That is, the first stack S1 becomes "MT22, MT21, MT14".
  • step S111 "MT9, MT16, MT17, MT18, MT19" in the vicinity of "MT14" is defined as a new adjacent group N, and the process proceeds to FIG.
  • steps S113 to S118 are performed with each of the elements of the adjacent group N "MT9, MT16, MT17, MT18, MT19" as the element Ni.
  • step S113 is negatively determined and the process returns to step S119.
  • step S113 is positively determined, "MT17” is confirmed, so step S114 is positively determined, and "MT17” is not included in the queue Q, so it is negatively determined and the process is set to S119.
  • steps S113, S114, and S119 are positively determined, and the element Ni is added to the end of the queue Q in step S116. That is, at this point, the queue Q is "MT18, MT19", and the first stack S1 is "MT22, MT21, MT14". Since the queue Q is not an empty set here as well, the process proceeds from step S120 to step S121, the first “MT18” is taken out from the queue Q, and the process returns to step S106A in FIG. That is, when returning to S106A, the element of the queue Q becomes "MT19".
  • step S106A is negatively determined and S107A is affirmative.
  • step S108 since the degree of "MT14" is "1”, a negative determination is made and the process proceeds to S109. Since "MT14" is not a source node, a negative determination is made and the process proceeds to step S111.
  • step S111 "MT14, MT21" in the vicinity of "MT19" is defined as a new adjacent group N, and the process proceeds to FIG. 7.
  • steps S113 to S118 are performed with each of the elements “MT14, MT21” of the adjacent group N as the element Ni.
  • step S113 is positively judged because it is included in the ancestor list C1
  • step S114 is positively judged because it is included in the confirmed list CL, and it is not included in the queue Q. Therefore, a negative judgment is made and the process returns to step S119. Then, in step S119, an affirmative judgment is made.
  • step S120 since the queue Q is not an empty set, the process proceeds to step S121, the first "MT19" is taken out from the queue Q, and the process returns to step S106A in FIG. That is, when returning to S106A, the elements of the queue Q become an empty set.
  • step S106A is negatively determined and S107A is affirmative.
  • step S108 since the degree of "MT14" is "1”, a negative determination is made and the process proceeds to S109. Since "MT19" is not a source node, a negative determination is made and the process proceeds to step S111.
  • step S111 "MT14, MT21" in the vicinity of "MT19” is defined as a new adjacent group N, and the process proceeds to FIG. 7.
  • steps S113 to S118 are performed with each of the elements “MT14, MT21” of the adjacent group N as the element Ni.
  • step S113 is positively judged because it is included in the ancestor list C1
  • step S114 is positively judged because it is included in the confirmed list CL, and it is not included in the queue Q. Therefore, a negative judgment is made and the process returns to step S119. Then, in step S119, an affirmative judgment is made.
  • step S120 since the queue Q is an empty set, an affirmative judgment is made for the first time, and the process proceeds to step S601 in FIG. 8 via the encircled C.
  • the first stack S1 is "MT22, MT21, MT14".
  • step S602 since the length of the first stack S1 is "3", it is larger than "i + 1", that is, "1", so that a positive judgment is made. Since the "i + 1", that is, the "1st” th element in the first stack S1 is "MT21”, in step S603, the ancestor list "MT14, MT18, MT19" of "MT21” is set as the temporary ancestor list A00. In the following S604, zero, which is the value of the variable i, is assigned to the variable j, and in the following step S605, since the variable j is larger than "-1", an affirmative judgment is made and the process proceeds to step S606.
  • step S606 the descendants of "MT14", which is the "j" th element, that is, the "0" th element of the first stack S1, are extracted from the ancestor list C1, and "MT18, MT19, MT21" are set as the temporary descendant list D00. ..
  • step S607 "MT18, MT19" common to the temporary descendant list D00 and the temporary ancestor list A00 is set as the duplicate list IS00.
  • step S608 SD00 is set to zero, which is the sum of the differences between the input and output degrees of MT18 and MT19.
  • step S609 the degree "4" of "MT14", which is the "j" th element, that is, the "0" th element of the first stack S1, is set to OD00.
  • step S610 the input degree "2" of "MT21", which is the “i + 1" th element of the first stack S1, that is, the "1” th element, is set to ID00.
  • step S610A the value of OD00 + SD00-ID00 is calculated as "2", and since this is zero or more, an affirmative judgment is made and the process proceeds to step S611.
  • step S611 the "i + 1" th element of the first stack S1, that is, the “1st” th element “MT21” is inserted into the second stack S2.
  • step S612 the "j" th element, that is, the "0" th element of the first stack S1 "MT14” is inserted into the second stack S2.
  • step S614 the variable i is incremented to "1” and the process returns to step S602.
  • the second stack S2 was updated to "MT21, MT14" by the process of the first week of FIG. 8 described above.
  • step S602 executed for the second time, since the length "3" of the first stack S1 is longer than "i + 1", that is, "2”, an affirmative judgment is made and the process proceeds to S603.
  • step S603 "MT14, MT17, MT18, MT19, MT21", which is the ancestor list of "MT22" which is the "i + 1" th element of the first stack S1, that is, the "2" th element, is set as the temporary ancestor list A00.
  • the value "1" of the variable i is assigned to the variable j, and in the following step S605, since the variable j is larger than "-1", an affirmative judgment is made and the process proceeds to step S606.
  • step S606 since the descendants of "MT21", which is the "j" th element of the first stack S1, that is, the "1" th element, do not exist in the ancestor list C1, the temporary descendant list D00 is an empty set. Therefore, the duplicate list IS00 in step S607 is also an empty set, and SD00 is zero.
  • step S609 the degree "1" of "MT21", which is the "j" th element of the first stack S1, that is, the "1" th element, is set to OD00.
  • step S610 the input degree "2" of the "MT22" which is the “i + 1" th element, that is, the "2" th element of the first stack S1 is set to ID00.
  • step S610A the value of OD00 + SD00-ID00 is calculated as "-1", and since this is less than zero, a negative determination is made and the process proceeds to step S613.
  • step S613 the variable j is decremented and updated from "1" to "0". Then, the process returns to step S605. In the process of the second week of FIG. 8 described above, there is no change in the second stack S2.
  • step S605 which is the third execution, the value of the variable j is zero and is larger than "-1", so an affirmative judgment is made and the process proceeds to step S606.
  • step S606 the descendants of "MT14", which is the "j" th element, that is, the "0" th element of the first stack S1, are extracted from the ancestor list C1, and "MT18, MT19, MT21" are set as the temporary descendant list D00. ..
  • step S607 "MT18, MT19" common to the temporary descendant list D00 and the temporary ancestor list A00 is set as the duplicate list IS00.
  • step S608 SD00 is set to zero, which is the sum of the differences between the input and output degrees of MT18 and MT19.
  • step S609 the degree "4" of "MT14", which is the "j" th element, that is, the "0" th element of the first stack S1, is set to OD00.
  • step S610 the input degree "2" of the "MT22" which is the “i + 1" th element, that is, the "2" th element of the first stack S1 is set to ID00.
  • step S610A the value of OD00 + SD00-ID00 is calculated as "2", and since this is zero or more, an affirmative judgment is made and the process proceeds to step S611.
  • step S611 the "i + 1" th element, that is, the "2" th element of the first stack S1 "MT22” is inserted into the second stack S2.
  • step S612 the "j" th element, that is, the "0" th element of the first stack S1 "MT14” is inserted into the second stack S2.
  • step S614 the variable i is incremented to "2” and the process returns to step S602.
  • the second stack S2 was updated to "MT21, MT14, MT22, MT14" by the process of the third week of FIG. 8 described above.
  • step S602 since the length "3" of the first stack S1 is not longer than "i + 1", that is, "3”, a negative determination is made and the structural analysis process is terminated.
  • "MT21, MT14, MT22, MT14" is obtained as the second stack S2.
  • FIG. 9 is a flowchart showing a table creation process by the test calculation unit 22.
  • the table creation process can be executed as long as the structural analysis process is completed, and it does not matter before and after the memory dump process and the execution. However, the table creation process must be completed before the program test.
  • the test calculation unit 22 copies the second stack S2 created by the structural analysis processing shown in FIGS. 6 to 8 in step S200.
  • a pop operation is performed on the second stack S2 to change the second stack S2. Therefore, the copied second stack is copied so that this does not affect other processes such as the memory dump process.
  • S2 is used in the following processing.
  • the test calculation unit 22 performs parallel processing of steps S201 to S203. However, it is not essential that steps S201 to S203 are processed in parallel, and three may be processed in order.
  • step S201 the test calculation unit 22 reads the program P1.
  • step S202 the test calculation unit 22 acquires the directed graph D1 of the program P1.
  • step S203 the test calculation unit 22 creates an ancestor list C1 of the attention point X.
  • the point of interest X in step S203 is the point of interest X determined in step S103 of the structural analysis process.
  • the test calculation unit 22 proceeds to step S204 when all the executions of steps S201 to S203 are completed.
  • step S204 the test calculation unit 22 determines whether or not the length of the second stack S2 is longer than 2. When the test calculation unit 22 determines that the length of the second stack S2 is 2 or more, it proceeds to step S205, and when it determines that the length of the second stack S2 is less than 2, the process shown in FIG. 9 ends.
  • step S205 the test calculation unit 22 performs pop processing on the second stack S2, and names the acquired TM as the first element G.
  • step S205 the test calculation unit 22 performs pop processing again on the second stack S2, and names the acquired TM as the second element H. That is, two elements are deleted from the second stack S2 by the processing of steps S205 and S206.
  • step S207 the test calculation unit 22 applies the parallelization algorithm to the first element G to the second element H of the program P1. There are no restrictions on the parallelization algorithm applied in this step, and various known algorithms can be applied.
  • the test calculation unit 22 creates a partial ancestor list PDi from the first element G to the second element H based on the ancestor list C1. That is, the range from the first element G to the second element H in the ancestor list C1 is named the partial ancestor list PDi.
  • the test calculation unit 22 generates a parallelized binary Bi from the first element G to the second element H of the program P1.
  • the test calculation unit 22 saves the partial ancestor list PDi created in step S208 in the T108 column of the area table T100, and saves the binary Bi created in step S209 in the T103 column of the area table T100.
  • the test calculation unit 22 stores the first element G to the second element H as the area Ai in the column of T102 of the area table T100.
  • step S211 the test calculation unit 22 records the first instruction of the second element H in the column of T105 of the area table T100.
  • step S212 the test calculation unit 22 records the last instruction of the first element G in the column of T104 of the area table T100, and returns to step S204. Since the execution order of the macro task changes depending on the situation between the two instructions recorded here, the macro task is repeatedly executed in the later test. Therefore, steps S211 to S212 are executed in order to record the start point and the end point to be repeatedly executed. In the second stack S2, the number of elements decreases by 2 each time the processes of steps S205 to S212 are performed, and when the length of the second stack S2 becomes less than 2, the process of FIG. 9 ends.
  • the last instruction of the second element H may be recorded in step S211 or the first instruction of the first element G may be recorded in step S212.
  • the order of processing inside the first element G and the second element H is fixed, repeating execution up to a place where the order is fixed deteriorates the efficiency of the test. Therefore, as described in the flowchart, it is desirable to record the last instruction of the first element G and record the first instruction of the second element H.
  • step S200 the second stack S2 in which the four "MT21, MT14, MT22, MT14" are stored in order from the beginning is copied.
  • steps S201 to S202 will be omitted.
  • step S203 since the point of interest X is “MT22” as in the above-mentioned operation example, the created ancestor list C1 is “MT6, MT9, MT14, MT17, MT18, MT19, MT21” as in the above.
  • step S204 since the length of the second stack S2 is "4", it is judged affirmatively because it is 2 or more. Then, in step S205, the last input "MT14" is popped to be the first element G, and in step S206, "MT22" is popped to be the second element H. By the first processing of steps S205 to S206, the length of the second stack S2 is changed from "4" to "2".
  • step S207 the parallelization algorithm is applied to MT14 to MT22, and in step S208, the partial ancestor list PDi of MT14 to MT22 is created.
  • the partial ancestor list PDi may include information on a directed graph that is schematized so that it can be easily understood by humans, or information on a directed graph that is logically described so that it can be easily processed by a computer. good.
  • step S209 a parallelized binary Bi of MT14 to MT22 is created.
  • step S210 the partial ancestor list PDi and the binary Bi are stored in the area table T100.
  • step S210A new area IDs are attached to MT14 to MT22 and stored in the first record of the area table T100.
  • step S211 the first instruction of MT22 and the last instruction of MT14 in the following step S212 are stored in the first record of the area table T100.
  • step S204 the length of the second stack S2 is "2", so a positive judgment is made and the process proceeds to step S205.
  • step S205 "MT14" is set to the first element G
  • step S206 "MT21” is set to the second element H.
  • the length of the second stack S2 is changed from “2" to "0”.
  • steps S207 to S212 writing is performed on the second row of the area table T100 for "MT14" to "MT21". Individual explanations will be omitted.
  • FIG. 10 is a flowchart showing a memory dump process by the test calculation unit 22.
  • the memory dump process can be executed as long as the structural analysis process is completed, and it does not matter before and after the table creation process and execution. However, the memory dump process needs to be executed before the program test.
  • step S300 the test calculation unit 22 copies the second stack S2 created by the structural analysis process.
  • a pop operation is performed on the second stack S2 to change the second stack S2. Therefore, the copy is made so that this does not affect other processes such as the table creation process.
  • 2 Stack S2 is used in the following processing.
  • step S301 the test calculation unit 22 reads the program P1 and proceeds to step S302.
  • step S302 the test calculation unit 22 determines whether or not the length of the second stack S2 is longer than 2.
  • the test calculation unit 22 determines that the length of the second stack S2 is 2 or more, it proceeds to step S303, and when it determines that the length of the second stack S2 is less than 2, it proceeds to step S307.
  • step S303 the test calculation unit 22 performs pop processing on the second stack S2, and names the acquired macro task as the third element M.
  • step S304 the test calculation unit 22 sets the end of the third element M to the signal position for the memory dump.
  • step S305 the test calculation unit 22 performs pop processing again on the second stack S2, and names the acquired TM as the fourth element N.
  • step S306 the test calculation unit 22 sets the beginning of the TM of the fourth element N to the signal position for the memory dump, and returns to the step S302. That is, two elements are deleted from the second stack S2 by the processing of steps S303 and S305.
  • step S307 the test calculation unit 22 executes the program P1. Then, in step S308, the test calculation unit 22 acquires a memory dump each time the program P1 reaches the signal position set in steps S304 and S306. In the following step S309, the test calculation unit 22 saves the memory dump acquired in step S308 in the columns of T106 and T107 of the area table, and ends the process shown in FIG. Specifically, the memory dump acquired at the signal position corresponding to step S304 is recorded in T106, and the memory dump acquired at the signal position corresponding to step S306 is recorded in T107.
  • step S300 the second stack S2 in which the four "MT21, MT14, MT22, MT14" are stored in order from the beginning is copied.
  • step S301 the program P1 is read.
  • step S302 since the length of the second stack S2 is "4", it is judged affirmatively because it is 2 or more. Then, in step S303, the last input "MT14" is popped to be the third element M, and in step S304, the last instruction of "MT14" is set at the signal position. In step S305, “MT22” is popped to be the fourth element N, and in step S306, the first instruction of "MT22" is set to the signal position. By the processing of the first steps S303 and S305, the length of the second stack S2 is changed from "4" to "2".
  • step S302 since the length of the second stack S2 is "2", it is judged affirmatively because it is 2 or more. Then, in step S303, "MT14" is popped to be the third element M, and in step S304, the last command of "MT14" is set at the signal position. In step S305, “MT21” is popped to be the fourth element N, and in step S306, the first instruction of "MT21” is set to the signal position. By the processing of the first steps S303 and S305, the length of the second stack S2 is changed from “2" to "0".
  • step S307 the program P1 is executed, and in step S308, a memory dump, in other words, a snapshot of the memory is acquired every time the signal position is reached. Then, in step S309, the acquired memory dump is saved in the area table T100, and the memory dump process is terminated.
  • FIG. 11 is a flowchart showing a program test by the test calculation unit 22.
  • the test calculation unit 22 first selects the target area Ai from the area table T100 in step S401. This selection may be made based on manual operation by the operator, or may be selected by automatic processing according to a predetermined rule.
  • the automatic processing according to a predetermined rule is, for example, to select the area Ai listed in the area table T100 one by one in order from the top.
  • step S402 the test calculation unit 22 determines whether or not to heat run the area Ai selected in step S401. If the test calculation unit 22 determines that the heat run is to be performed, the process proceeds to step S403, and if it is determined that the heat run is not to be performed, the test calculation unit 22 proceeds to S501 of FIG. 12 via the circled D. The determination in step S402 is made based on, for example, a preset setting by the operator. In step S403, the test calculation unit 22 determines whether or not to use the memory dump. The test calculation unit 22 proceeds to step S404 when it is determined to use the memory dump, and proceeds to step S410 when it is determined not to use the memory dump. The determination in step S403 is made based on, for example, a preset setting by the operator.
  • step S404 the test calculation unit 22 reads the T106 column of the area table T100 and proceeds to step S405.
  • step S405 the test calculation unit 22 acquires the parallelized binary Bi from the column of T103 of the area table T100 and proceeds to step S406.
  • step S406 the test calculation unit 22 initializes the parallelized binary Bi by using the memory dump.
  • step S407 the test calculation unit 22 makes necessary modifications to the state of the parallelized binary Bi, in other words, the information stored in the memory. This modification is for making the execution result of the binary Bi reach a predetermined threshold value, for example, rewriting the value of a specific variable.
  • step S408 the test calculation unit 22 executes the parallelized binary Bi, and in the following step S409, the test calculation unit 22 acquires the execution result of the parallelized binary Bi.
  • step S410 the test calculation unit 22 determines whether or not the execution result of the parallelized binary Bi has reached a predetermined threshold value. The test calculation unit 22 ends the process shown in FIG. 11 when it is determined that the predetermined threshold has been reached, and returns to step S406 when it is determined that the predetermined threshold has not been reached.
  • step S410 which is executed when a negative determination is made in step S403, the test calculation unit 22 reads the program P1.
  • the test calculation unit 22 reads the column of T104 corresponding to the area Ai selected from the area table T100, and hereinafter, the macro task described in this column is referred to as a loop start element F.
  • step S412 the test calculation unit 22 sets the program P1 to stop at the loop start element F.
  • step S413 the test calculation unit 22 executes the program P1.
  • step S414 the test calculation unit 22 acquires a memory dump of the program P1 stopped at the loop start element F and proceeds to step S405.
  • FIG. 12 is a flowchart showing a process to be executed when a negative determination is made in step S402 in FIG.
  • step S501 which is executed when a negative determination is made in step S402
  • the test calculation unit 22 reads the information in the column of T108 of the area table T100.
  • step S502 the test calculation unit 22 reads an additional request regarding the directed graph by the operator.
  • step S503 the test calculation unit 22 processes the directed graph in response to the additional request read in step S502.
  • the first specific example in steps S502 to S503 is that the execution order of macro tasks is specified, and more specifically, it is limited to the execution order in which "MT17" is executed third.
  • the second specific example is to add a macro task specified by the operator to a specified position.
  • test calculation unit 22 extracts all the routes from the directed graph D1 processed in the step S503.
  • test calculation unit 22 creates a binary PBi corresponding to each path, and proceeds to FIG. 13 via the circled E.
  • FIG. 13 is a flowchart showing a process executed after step S505 in FIG.
  • step S506 which is executed after step S505
  • the test calculation unit 22 determines whether or not to use the memory dump.
  • the test calculation unit 22 proceeds to step S507 when it is determined to use the memory dump, and proceeds to step S513 when it is determined not to use the memory dump.
  • step S507 the test calculation unit 22 acquires a memory dump from the T106 column of the area table T100 and proceeds to step S508.
  • step S508 the test calculation unit 22 initializes the binary PBi using the memory dump acquired in step S507.
  • step S509 the test calculation unit 22 operates the input as necessary. This operation is, for example, rewriting the value in memory.
  • step S510 the test calculation unit 22 executes the binary PBI.
  • the test calculation unit 22 confirms the execution result of the binary PBI executed in step S510.
  • step S512 the test calculation unit 22 determines whether or not the binary PBI to be executed still exists.
  • the test calculation unit 22 returns to step S508 when it is determined that the binary PBI to be executed still exists, and ends the process shown in FIG. 13 when it is determined that the binary PBI to be executed does not exist.
  • step S513 which is executed when a negative determination is made in step S506, the test calculation unit 22 reads the macro task described in the column of T104 in the area table T100 and sets it as element E.
  • step S514 the test calculation unit 22 sets the program P1 to stop at the element E.
  • step S515 the test calculation unit 22 executes the program P1.
  • step S516 the test calculation unit 22 acquires a memory dump of the program P1 stopped in the element E, and proceeds to step S508. The above is the process of FIG.
  • Program test operation example The following describes a plurality of operation examples of the program test. However, in the following, only the outline of the operation will be explained, and the detailed explanation will be omitted. Further, the presence / absence of a heat run and the presence / absence of a memory dump are instructed in advance by the operator for each operation example. In the operation example described below, the description of the operation main body is omitted, but the operation main body is all the test calculation unit 22.
  • program test operation example 1 An operation example 1 of the program test will be described.
  • the heat run is not performed and the memory dump is not used.
  • a negative determination is made in step S402, and the process proceeds to step S501 in FIG. 12 via the circled D.
  • steps S501 to S505 are executed, and the process proceeds to step S506 in FIG. 13 via the encircled E. Since the memory dump is not used in step S506, a negative determination is made and the process proceeds to step S513.
  • steps S513 to S516 the column of the start task T104 of the area table T100 is set as the reading element F, and the memory dump when the program P1 reaches the element F is acquired.
  • steps S508 to S511 the binary PBi is initialized and executed using the memory dump acquired in S516.
  • the binary PBi to be executed is created in steps S504 to S505 corresponding to all the paths of the directed graph, and the processes of steps S508 to S511 are repeated until all of them are executed.
  • Step S506 Operation example 2 of the program test will be described.
  • a memory dump is used without performing a heat run. Since operation example 2 is the same as operation example 1 until it reaches FIG. 13, the description of the processing up to step S506 will be omitted. Since a memory dump is used in step S506, an affirmative judgment is made, and in step S507, a memory dump is acquired from the column of the start point dump T106 of the area table T100. Since the processing after step S508 is the same as the operation example 1, the description thereof will be omitted.
  • step S403 A third operation example of the program test will be described.
  • a heat run is performed and a memory dump is not used.
  • step S402 since the heat run is performed, a positive judgment is made in step S402, and since the memory dump is not used, a negative judgment is made in step S403 and the process proceeds to step S410.
  • steps S410 to S414 the program P1 is read, the column of the start task T104 of the area table T100 is read, and the memory dump when the program P1 reaches the element F is acquired as the element F.
  • steps S405 to S06 the parallelized binary Bi is acquired from the area table T100, and the binary Bi is initialized by using the memory dump.
  • step S407 the binary Bi is executed after making necessary modifications, and the modifications in S407 are repeatedly executed while changing the modifications until the execution result reaches a desired threshold value. Then, when the desired threshold value is reached, the test is terminated.
  • program test operation example 4 A fourth operation example of the program test will be described.
  • a heat run is performed and a memory dump is used.
  • step S402 since the heat run is performed, a positive judgment is made in step S402
  • step S403 since the memory dump is used, a positive judgment is made in step S403 and the process proceeds to step S404.
  • step S404 the memory dump is read from the area table T100 and the process proceeds to step S405. Since the processing after step S405 is the same as that of the operation example 3, the description thereof will be omitted.
  • the test method executed by the arithmetic unit 1 is a test method in which the arithmetic unit 1 which is a computer tests a program including a plurality of macro tasks which may be executed in a plurality of orders. This method sets one of a plurality of macro tasks as a point of interest (S103 in FIG. 6) and identifies an ancestor list C1 which is a set of macro tasks that affect the point of interest X (FIG. 6).
  • the result obtained by executing the macro task belonging to the non-parallel group is a dump of the memory of the computer that executes the macro task, and a plurality of test patterns are executed using one dump (Fig.). 11 S410: NO loop, S512: YES loop in FIG. 13). Therefore, since the memory dump is used instead of executing the same process many times, the time for executing a plurality of test patterns can be shortened.
  • the test method executed by the arithmetic unit 1 includes modifying the generated test pattern based on the operator's command (S502 to S503 in FIG. 12). Therefore, not only the automatically generated test pattern but also the corrections that the operator is interested in can be arbitrarily added.
  • the configuration of the functional block is only an example.
  • Several functional configurations shown as separate functional blocks may be integrally configured, or the configuration represented by one functional block diagram may be divided into two or more functions. Further, a configuration in which a part of the functions of each functional block is provided in another functional block may be provided.
  • the program executed by the arithmetic unit 1 is stored in the ROM 3, but the program may be stored in the storage unit 5. Further, the arithmetic unit may read a program from another device when necessary via a medium in which the external interface 6 can be used.
  • the medium refers to, for example, a storage medium that can be attached to and detached from an input / output interface, or a communication medium, that is, a network such as a wired, wireless, or optical network, or a carrier wave or digital signal that propagates in the network.
  • some or all of the functions realized by the program may be realized by the hardware circuit or FPGA.
  • Arithmetic unit 5 ... Storage unit 21 ... Input / output unit 22 ... Test calculation unit 23 ... Program execution unit D1 ... Directed graph Q ... Queue S1 ... First stack S2 ... Second stack T100 ... Area table

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

実行される順番が複数とおり存在し得る複数のマクロタスクを含むプログラムをコンピュータがテストするテスト方法であって、複数のマクロタスクのいずれかを注目タスクに設定することと、注目タスクに影響を与えるマクロタスクの集合である先祖リストを特定することと、先祖リストに含まれるマクロタスクを、並列化に寄与しない非並列群および並列化に寄与する並列寄与群に分別することと、並列寄与群についてテストパタンを複数生成することと、非並列群に属するマクロタスクを実行して得られた結果を用いて、複数のテストパタンを実行することと、を含むテスト方法。

Description

テスト方法、演算装置
　本発明は、テスト方法および演算装置に関する。
　複雑なプログラムは一般に検証が困難である。ソフトウエアへの要求レベルが高い分野では、単体テストレベルで１００％のテストカバレッジを取得する必要がある。プログラム内の処理の順番が常に一定である順次プログラムでは、テスト時に相互依存が問題になることはほとんどなく、テストの困難性は限定的である。その一方で、プログラム内の処理の順番が一定ではない非順次プログラムではテストが困難である。
　プログラムの規模が大きいシステムや高速な処理が必要なシステム、たとえば、自動車の高度運転支援システム（ＡＤＡＳ）や自動運転システム（ＡＤＳ）などのリアルタイムシステムでは、複数のプロセッサが用いられる。また、従来のシングルコア用システムがマルチコアのハードウエア上に構築された場合には、自動並列化処理により複数のシステムを統合することができる。このどちらの場合にも、プログラム内の処理が実行される順番は膨大なため、安全に統合することは容易ではない。従来のシングルコアソフトウェアに対して自動並列化コンパイラを適用すると、並列化されたコードが元のコードと同じ機能と動作を持っていることを実際に確認できるかどうかという別の問題も発生する。
　コンパイラにより正しく実行されたことの確認を行うというアイデアは、特にプログラム言語からアセンブリコードへの変換のレベルで開発された。このレベルでは、プログラム依存グラフという名前で有向非巡回グラフを使用することで、バイナリコードの効率化と自動並列化の向上に大きく貢献している。
　特許文献１には、複数のテストノード及び該テストノード間のプロセスを定義したテストシナリオに関する情報を記憶するシナリオ情報記憶手段と、テストノードごとに、次に遷移するべきテストノードを識別する情報を含むテストノードに関する情報、プロセスが分岐する分岐パスを含むか否かに関する情報を記憶するテストノード情報記憶手段と、テストノードごとに前記分岐パスが存在するか否かを判断する第一の判断手段と、該第一の判断手段で前記分岐パスが存在すると判断したテストノードにおいて、スナップショットを取得した場合にテストを完了するまでに要する実行予測時間を算出する実行予測時間算出手段と、スナップショットを取得することなくテストを完了するまでに要する実行時間を算出する実行時間算出手段と、スナップショットを取得したテストノードごとに、実行時間と実行予測時間との差分を短縮時間として算出する短縮時間算出手段と、前記短縮時間が最も大きいテストノードを選択する選択手段と、選択したテストノードを識別する情報を出力する出力手段とを備えるテスト支援装置が開示されている。
日本国特開２０１１－１２９０２８号公報
　特許文献１に記載されている発明では、実行される順番が複数とおり存在し得る複数のマクロタスクを含むプログラムのテストにおいて特定のマクロタスクを対象としたテストが効率的に実行できない。
　本発明の第１の態様によるテスト方法は、実行される順番が複数とおり存在し得る複数のマクロタスクを含むプログラムをコンピュータがテストするテスト方法であって、前記複数のマクロタスクのいずれかを注目タスクに設定することと、前記注目タスクに影響を与える前記マクロタスクの集合である先祖リストを特定することと、前記先祖リストに含まれる前記マクロタスクを、並列化に寄与しない非並列群および並列化に寄与する並列寄与群に分別することと、前記並列寄与群についてテストパタンを複数生成することと、前記非並列群に属する前記マクロタスクを実行して得られた結果を用いて、前記複数の前記テストパタンを実行することと、を含む。
　本発明の第２の態様による演算装置は、実行される順番が複数とおり存在し得る複数のマクロタスクを含むプログラムを格納する記憶部と、前記複数のマクロタスクのいずれかを注目タスクに設定し、前記注目タスクに影響を与える前記マクロタスクの集合である先祖リストを特定し、前記先祖リストに含まれる前記マクロタスクを、並列化に寄与しない非並列群および並列化に寄与する並列寄与群に分別し、前記並列寄与群についてテストパタンを複数生成するテスト演算部と、前記非並列群に属する前記マクロタスクを実行して得られた結果を用いて、前記複数の前記テストパタンを実行するプログラム実行部と、を含む。
　本発明によれば、実行される順番が複数とおり存在し得る複数のマクロタスクを含むプログラムのテストにおいて、特定のマクロタスクを対象としたテストが効率的に実行できる。
演算装置のハードウエア構成図 演算装置の機能構成図 プログラムを示す有向グラフ エリアテーブルの一例を示す図 プログラムに含まれる各エリアに対応するテストケースを示す図 テスト演算部による構造解析処理を示すフローチャート テスト演算部による構造解析処理を示すフローチャート テスト演算部による構造解析処理を示すフローチャート テスト演算部によるテーブル作成処理を示すフローチャート テスト演算部によるメモリダンプ処理を示すフローチャート テスト演算部によるプログラムテストを示すフローチャート テスト演算部によるプログラムテストを示すフローチャート テスト演算部によるプログラムテストを示すフローチャート
―第１の実施の形態―
　以下、図１～図１３を参照して、演算装置が実行するテスト方法の第１の実施の形態を説明する。
（ハードウエア構成）
　図１は、本発明に係るテスト方法を実行する演算装置１のハードウエア構成図である。演算装置１は、中央演算装置であるＣＰＵ２と、読み出し専用の記憶装置であるＲＯＭ３と、読み書き可能な記憶装置であるＲＡＭ４と、不揮発性の記憶装置である記憶部５と、外部インタフェース６とを備える。ＣＰＵ２は、ＲＯＭ３に格納されるプログラムをＲＡＭ４に展開して実行することで後述する複数の機能を実現する。記憶部５はたとえば、ハードディスクドライブやフラッシュメモリなどである。ただし記憶部５が演算装置１の内部に格納されることは必須の構成要件ではなく、演算装置１の外部に設置された記憶部５に対して演算装置１が外部インタフェース６を介してアクセスしてもよい。
　外部インタフェース６は、演算装置１の外部とのインタフェースであり、対象は人間およびコンピュータのいずれでもよい。たとえば、人間を対象とするマウス、キーボード、ディスプレイ、およびプリンタなどの装置そのものやこれら装置の接続インタフェースでもよい。また他のコンピュータを対象とする通信インタフェース、およびリムーバブルメディアの読み書き装置でもよい。以下では、演算装置１を操作する人間を「オペレータ」と呼ぶ。
（機能構成）
　図２は、演算装置１が有する機能を機能ブロックとして表した機能構成図である。ただし図２には記憶部５に格納される情報も示している。演算装置１はその機能として、入出力部２１と、テスト演算部２２と、プログラム実行部２３とを備える。記憶部５には、キューＱと、第１スタックＳ１と、第２スタックＳ２と、確認済リストＣＬと、処理済リストＰＬと、エリアテーブルＴ１００と、テスト対象プログラム情報ＴＰとが格納される。
　キューＱ、第１スタックＳ１、第２スタックＳ２、確認済リストＣＬ、および処理済リストＰＬは、テスト演算部２２が読み書きする対象であり、テスト演算部２２が処理の過程で利用するデータの格納場所である。これらの情報は本実施の形態では演算装置１の外部に対して出力されない。キューＱは、プログラムの分野で用いられる一般的なキューであり、最初に入力されたデータが最初に出力される性質を有する。第１スタックＳ１および第２スタックＳ２は、プログラムの分野で用いられる一般的なスタックであり、最初に入力されたデータが最後に出力される性質を有する。確認済リストＣＬおよび処理済リストＰＬは要素の集合であり要素間の順序は存在しない。
　本実施の形態では、キューＱ、第１スタックＳ１、および第２スタックＳ２は、入力された順番にその要素を記載する。たとえば第１スタックＳ１がカラ、すなわち空集合の状態において、最初に「Ａ」、次に「Ｂ」、最後に「Ｃ」が第１スタックＳ１に入力、すなわちプッシュされた場合は、第１スタックＳ１のデータを「Ａ、Ｂ、Ｃ」と記載する。
　テスト対象プログラム情報ＴＰは、演算装置１がテストを行う対象のプログラムに関する情報である。以下では、演算装置１がテストを行う対象のプログラムを「プログラムＰ１」と呼ぶ。テスト対象プログラム情報ＴＰには、少なくともプログラムＰ１を作成可能な情報、たとえばソースコードやオブジェクトファイルが含まれる。なお後述するように、プログラムＰ１の動作は非循環有向グラフを用いて表現ができる。プログラムＰ１の動作を示す非循環有向グラフは、テスト対象プログラム情報ＴＰに含まれてもよいし、逆アセンブルなどの既知の手法を用いて演算装置１が作成してもよい。エリアテーブルＴ１００には、テスト演算部２２がプログラムＰ１を解析して得られた情報が格納される。詳しくは後述する。
　入出力部２１は、演算装置１の外部から演算に必要な情報、たとえばプログラムＰ１に関する情報やオペレータの指示を取得し、必要に応じて演算装置１の外部に演算結果を出力する。入出力部２１は、ＣＰＵ２による演算に加えて、外部インタフェース６をあわせて用いることで実現される。
　テスト演算部２２は、プログラムＰ１のテストを行うために必要な様々な演算を行う。以下では主にテスト演算部２２の動作を説明する。テスト演算部２２は初めに、処理対象であるプログラムＰ１の構造を解析する構造解析処理を実行する。構造解析処理ではプログラムＰ１を、並列化に寄与しない非並列群および並列化に寄与する並列寄与群に分別する。ただし厳密には構造解析処理では、プログラムＰ１を構成するマクロタスクのうち、並列寄与群を特定する第２スタックＳ２を作成する。すなわちプログラムＰ１を構成するマクロタスクのうち第２スタックＳ２により特定されないマクロタスクが非並列群である。
　構造解析処理の次にテスト演算部２２は、構造解析処理の結果を利用してプログラムＰ１に含まれる各エリアの情報をエリアテーブルＴ１００にまとめるテーブル作成処理を行う。さらにテスト演算部２２は、効率的なテストのためにメモリダンプを取得するメモリダンプ処理を行う。最後にテスト演算部２２は、所定のエリアを対象としてプログラムテストを実行する。なおテーブル作成処理とメモリダンプ処理は実行の順番は不問である。
　プログラム実行部２３は、テスト演算部２２の動作指令に従い、プログラムＰ１を実行する。ただしプログラム実行部２３は、プログラムＰ１の全体を実行する場合もあるが、プログラムＰ１の一部だけを実行する場合もある。さらにプログラム実行部２３は、テスト演算部２２により指定された位置でプログラムの実行を停止する機能を有する。またプログラム実行部２３は、プログラムＰ１を実行するコンピュータに内蔵されるプロセッサをソフトウエアでエミュレートしてもよいし、ＣＰＵ２とは異なるプロセッサを演算装置１が有しておりプログラム実行部２３はそのプロセッサを利用してもよい。
（プログラムの例示）
　プログラムＰ１は、複数の処理単位に分解可能であり、非巡回有向グラフによりその動作が表される。すなわち演算装置１は、非巡回有向グラフを用いて動作が表現できるプログラムであれば、あらゆるプログラムを分析対象とできる。以下では処理単位のそれぞれを「マクロタスク」と呼ぶ。マクロタスクは、内部に分岐処理を含まない１または複数の処理である。
　図３は、本実施の形態において処理対象とするプログラムＰ１を示す有向グラフである。プログラムＰ１は、ＭＴ６、ＭＴ９、ＭＴ１４、ＭＴ１６、ＭＴ１７、ＭＴ１８、ＭＴ１９、ＭＴ２１、ＭＴ２２、およびＭＴ２３の合計１０のマクロタスクにより構成される。図３に示すマクロタスクの位置関係は、矢印の向きとも関係があり、いずれの矢印も図示上部から図示下部に向かっており、先祖から子孫に向かうとも言う。すなわち、図示上部に記載されているほど先祖であり、図示下部に記載されているほど子孫である。
　プログラムＰ１の処理が開始すると最初の先祖であるＭＴ１４の実行が開始され、最後の子孫であるＭＴ２３の実行が完了するとプログラムＰ１が終了する。図３は、ＭＴ１４が完了すると、順不同でＭＴ１６～ＭＴ１９がそれぞれ実行されることを示している。以下では、所定の範囲における最初の先祖を「ルートノード」とも呼び、所定の範囲における最後の子孫を「末端ノード」と呼ぶ。たとえば図３に示す全体の範囲ではルートノードはＭＴ６であり、末端ノードはＭＴ２３である。
　図３において矩形で囲むエリアＡ１１は、ＭＴ６、ＭＴ９、およびＭＴ１４を含む。破線で囲むエリアＡ１２は、ＭＴ１４、ＭＴ１８、ＭＴ１９およびＭＴ２１を含む。一点鎖線で囲むエリアＡ１３は、ＭＴ１４、ＭＴ１７～ＭＴ１９、ＭＴ２１、およびＭＴ２２を含む。エリアＡ１１において、ルートノードはＭＴ６、末端ノードはＭＴ１４である。エリアＡ１２において、ルートノードはＭＴ１４、末端ノードはＭＴ２１である。
（エリアテーブルＴ１００）
　図４は、エリアテーブルＴ１００の一例を示す図である。エリアテーブルＴ１００には、テスト演算部２２が算出した並列寄与群の情報が記載される。詳しくは後述するが、エリアテーブルＴ１００に算出される並列寄与群は、設定される注目タスクにより異なる。図４に示す例は、図３に示したプログラムＰ１を対象とし、注目タスクをＴ２２とした場合の例である。なお図４は概念的にエリアテーブルＴ１００を表形式で表現しているにすぎず、表形式で記録しなくてもよいし、表の各セルにはデータの実態へのリンクを記載してもよい。
　エリアテーブルＴ１００は１または複数のレコードを有し、各レコードはプログラムＴ１０１、エリアＩＤ　Ｔ１０２、並列化済バイナリＴ１０３、開始タスクＴ１０４、終了タスクＴ１０５、開始点ダンプＴ１０６、終了点ダンプＴ１０７、および有向グラフＴ１０８のフィールドを有する。プログラムＴ１０１には、解析対象となるプログラムの識別子、たとえばプログラムの名称が格納される。エリアＩＤ　Ｔ１０２には、エリアの識別子、たとえばエリアの名称が格納される。
　並列化済バイナリＴ１０３には、そのレコードのエリアに含まれる処理を実行するバイナリファイルであって、可能な限り並列化処理が施されたバイナリファイルが格納される。すなわちそのエリアにおいて並列化処理が可能な場合には並列化処理が施されたバイナリファイルが格納され、そのエリアにおいて並列化処理が不可能な場合には並列化されていないバイナリファイルが格納される。
　開始タスクＴ１０４には、そのレコードのエリアに含まれる最も先祖のマクロタスクの名称が格納される。終了タスクＴ１０５には、そのレコードのエリアに含まれる最も子孫のマクロタスクの名称が格納される。開始点ダンプＴ１０６には、開始タスクＴ１０４の最後の処理におけるメモリのダンプ情報が格納される。なおメモリのダンプ情報は、「メモリのスナップショット」とも呼ばれる。
　終了点ダンプＴ１０７には、終了タスクＴ１０５の最初の処理におけるメモリのダンプ情報が格納される。有向グラフＴ１０８には、そのレコードのエリアに含まれるマクロタスクの有向グラフ、たとえば図３に示す有向グラフの情報が格納される。
　（テストケース）
　図５は、図３に示す各エリアに対応するテストケースを示す図である。テストケースは、テスト演算部２２により作成される。テストケースは、エリア内に含まれるすべてのマクロタスクを実行順に並べたリストであり、図５に示す例では実現可能なすべての実行順番を列挙している。なお本実施の形態ではエリアＡ１１のテストケースは作成されないが、図５では参考のために記載している。エリアＡ１１は３つのマクロタスクが含まれ、それらは直列に一直線で接続される。すなわちエリアＡ１１ではマクロタスクの実行順番は選択の余地がなくケース「Ａ１１－１」の１とおりのみが存在する。エリアＡ１１の各タスクは、順番に実行する必要があるので、並列化に寄与しない非並列群である。
　エリアＡ１２は４つのマクロタスクが含まれ、ＭＴ１８とＭＴ１９が並列に存在する。そのため、ＭＴ１８とＭＴ１９のいずれが先に実行される場合もありえるため、エリアＡ１２は「Ａ１２－１」および「Ａ１２－２」の２つのケースが存在する。具体的には、最初に実行されるのはＭＴ１４で固定、最後に実行されるのはＭＴ２１で固定であり、２番目と３番目に実行されるマクロタスクがＭＴ１８およびＭＴ１９のいずれかである。
　エリアＡ１３は、６つのマクロタスクが含まれ、大きくはＭＴ１８、ＭＴ１９、およびＭＴ２１の第１グループと、ＭＴ１７のみからなる第２のグループが並列に存在する。さらに第１のグループの内部ではＭＴ１８とＭＴ１９が並列に存在する。並列に存在するマクロタスクは実行順番が不問であり、いずれのタイミングで実行されてもよい。そのためエリアＡ１３では「Ａ１３－１」～「Ａ１３－８」の８つのケースが存在する。
（構造解析処理のフローチャート）
　図６～図８は、テスト演算部２２による構造解析処理を示すフローチャートである。まずステップＳ１００ではテスト演算部２２は、キューＱ、第１スタックＳ１、第２スタックＳ２、および確認済リストＣＬを初期化する。具体的には本ステップの初期化処理により、キューＱ、第１スタックＳ１、第２スタックＳ２、および確認済リストＣＬがカラ、すなわち空集合に設定される。
　続くステップＳ１０１ではテスト演算部２２は、プログラムＰ１に関する各種情報を読み込む。続くステップＳ１０２ではテスト演算部２２は、ステップＳ１０１において読み込んだ情報から有向グラフＤ１を抽出する。本フローチャートにおける動作例の説明において、本ステップにおいて抽出した有向グラフＤ１は、図３に例示した有効グラフとする。
　続くステップＳ１０３ではテスト演算部２２は、プログラムＰ１に含まれるいずれかのマクロタスクＭＴである注目点Ｘを決定する。注目点Ｘは、機械処理によりたとえば直前の実行によりエラーが発見された箇所が自動的に選択されてもよいし、オペレータにより手動で設定されてもよい。本フローチャートにおける動作例の説明において、注目点Ｘは「ＭＴ２２」とする。続くステップＳ１０４ではテスト演算部２２は、注目点Ｘの先祖リストＣ１を作成する。有向グラフＤ１が図３に示すもので、注目点Ｘが「ＭＴ２２」の場合に先祖リストＣ１は「ＭＴ６，ＭＴ９、ＭＴ１４、ＭＴ１７、ＭＴ１８、Ｍ１９、ＭＴ２１」となる。
　続くステップＳ１０５ではテスト演算部２２は、注目点Ｘを処理対象Ｘｉに設定する。続くステップＳ１０６ではテスト演算部２２は、処理対象Ｘｉを確認済みに設定する。具体的にはテスト演算部２２は、処理対象Ｘｉである「ＭＴ２２」を確認済リストＣＬに追加する。ステップＳ１０６の処理が完了するとテスト演算部２２は、ステップＳ１０６Ａに進む。
　ステップＳ１０６Ａではテスト演算部２２は、先祖リストＣ１中に未確認の処理対象Ｘｉの隣接ノードが存在するか否かを判断する。隣接ノードとは、子孫や先祖に関係なく、換言すると上下方向の位置に関係なく、１つだけ離れたノードである。たとえば図３に示す例において、「ＭＴ２２」の隣接ノードは「ＭＴ１７、ＭＴ２１、ＭＴ２３」である。
　テスト演算部２２は、先祖リストＣ１中に未確認の処理対象Ｘｉの隣接ノードが存在すると判断する場合にはステップＳ１０７に進み、先祖リストＣ１に含まれる処理対象Ｘｉの隣接ノードは全て確認済であると判断する場合にはステップＳ１０７Ａに進む。具体的にはテスト演算部２２は、まず先祖リストＣ１に含まれる処理対象Ｘｉの隣接ノードを全て挙げ、それらが確認済リストＣＬに記載されているか否かにより本ステップの判断ができる。
　ステップＳ１０７ではテスト演算部２２は、処理対象Ｘｉの入次数が１より大きいであるか否かを判断する。テスト演算部２２は、処理対象Ｘｉの入次数が１より大きいと判断する場合はステップＳ１１０に進み、処理対象Ｘｉの入次数が１より大きくない、すなわち１以下であると判断する場合はステップＳ１０７Ａに進む。
　ステップＳ１０７Ａではテスト演算部２２は、先祖リストＣ１中に確認済の処理対象Ｘｉの隣接ノードが存在するか否かを判断する。本ステップにおける判断をステップＳ１０６Ａと比較すると、未確認か確認済かが異なる。テスト演算部２２は、先祖リストＣ１中に確認済の処理対象Ｘｉの隣接ノードが存在すると判断する場合にはステップＳ１０８に進み、先祖リストＣ１に含まれる処理対象Ｘｉの隣接ノードは全て未確認であると判断する場合にはステップＳ１０９に進む。
　ステップＳ１０８ではテスト演算部２２は、処理対象Ｘｉの出次数が１より大きいか否かを判断する。テスト演算部２２は、処理対象Ｘｉの出次数が１より大きいと判断する場合はステップＳ１１０に進み、処理対象Ｘｉの出次数が１以下と判断する場合はステップＳ１０９に進む。入次数および出次数の具体例を挙げると、図３に示す例においてＴＭ１４の入次数は「１」、出次数は「４」である。
　ステップＳ１０９ではテスト演算部２２は、処理対象Ｘｉは先祖リストＣ１におけるソースノードＸＮに該当するか否かを判断する。テスト演算部２２は、処理対象Ｘｉは先祖リストＣ１におけるソースノードＸＮに該当すると判断する場合はステップＳ１１０に進み、処理対象Ｘｉは先祖リストＣ１におけるソースノードＸＮに該当しないと判断する場合はステップＳ１１１に進む。ステップＳ１１１ではテスト演算部２２は、処理対象Ｘｉの近傍ノードを抽出し、隣接グループＮを定義する。たとえば図３に示す例において処理対象Ｘｉが「ＭＴ２２」の場合は隣接グループＮは、「ＭＴ１７、ＭＴ２１、ＭＴ２３」である。ステップＳ１１１の処理が完了するとテスト演算部２２は、丸囲みのＡを経由して図７におけるステップＳ１１１Ａに進む。以上が図６の説明である。
　図７のステップＳ１１１Ａではテスト演算部２２は、処理済リストＰＬを初期化する。続くステップＳ１１９ではテスト演算部２２は、隣接グループＮの全要素を処理したか否かを判断し、全要素を処理したと判断する場合はステップＳ１２０に進み、未処理の要素が存在すると判断する場合はステップＳ１１２に進む。ステップＳ１１９ではテスト演算部２２は、隣接グループＮの要素と、処理済リストＰＬに記載されたマクロタスクとを比較することでステップＳ１１９の判断ができる。
　ステップＳ１１２ではテスト演算部２２は、隣接グループＮから未処理のいずれかのマクロタスクを要素Ｎｉとして抽出する。続くステップＳ１１２Ａではテスト演算部２２は、ステップＳ１１２において抽出した要素Ｎｉを処理済リストＰＬに追加する。換言するとテスト演算部２２は、ステップＳ１１２において要素Ｎｉとして抽出されたマクロタスクの名称を処理済リストＰＬに追加する。続くステップＳ１１３ではテスト演算部２２は、要素Ｎｉが先祖リストＣ１に含まれるか否かを判断する。テスト演算部２２は、要素Ｎｉが先祖リストＣ１に含まれると判断する場合はステップＳ１１４に進み、要素Ｎｉが先祖リストＣ１に含まれないと判断する場合はステップＳ１１９に戻る。
　ステップＳ１１４ではテスト演算部２２は、要素Ｎｉは確認済みであるか否か、換言すると要素Ｎｉが確認済リストＣＬに記載されているか否かを判断する。テスト演算部２２は、要素Ｎｉは確認済みであると判断する場合はステップＳ１１５に進み、要素Ｎｉは確認済みではないと判断する場合はステップＳ１１７に進む。ステップＳ１１５ではテスト演算部２２は、要素ＮｉはキューＱに含まれるか否かを判断する。テスト演算部２２は、要素ＮｉはキューＱに含まれると判断する場合はステップＳ１１６に進み、要素ＮｉはキューＱに含まれないと判断する場合はステップＳ１１９に戻る。
　ステップＳ１１７ではテスト演算部２２は、キューＱの末尾に要素Ｎｉを追加する。続くステップＳ１１８ではテスト演算部２２は、要素Ｎｉを確認済みに変更する。具体的にはテスト演算部２２は、要素Ｎｉとして抽出されたマクロタスクの名称を確認済リストＣＬに追加する。
　ステップＳ１１９において肯定判断されると実行されるステップＳ１２０ではテスト演算部２２は、キューＱが空集合であるか否かを判断する。テスト演算部２２は、キューＱが空集合であると判断する場合は丸囲みのＣを経由して図８のステップＳ６０１に進み、キューＱが空集合ではないと判断するとステップＳ１２１に進む。なおステップＳ１２０において肯定判断される場合とは、ステップＳ１２０が実行される前にステップＳ１１７が１回も実行されない場合である。ステップＳ１２１ではテスト演算部２２は、キューＱの先頭を取り出して処理対象Ｘｉとし、丸囲みのＢを経由して図６におけるステップＳ１０６Ａに戻る。以上が図７の説明である。
　図８に示す最初の処理であるステップＳ６０１ではテスト演算部２２は、変数ｉにゼロを代入してステップＳ６０２に進む。ステップＳ６０２ではテスト演算部２２は、第１スタックＳ１の長さが「ｉ＋１」の値よりも長いか否かを判断する。なお第１スタックＳ１の長さとは、第１スタックＳ１に追加されたマクロタスクの数である。テスト演算部２２は、第１スタックＳ１の長さが「ｉ＋１」の値よりも長いと判断する場合はステップＳ６０３に進み、第１スタックＳ１の長さが「ｉ＋１」の値以下であると判断する場合は図８に示す処理を終了する。
　ステップＳ６０３ではテスト演算部２２は、第１スタックＳ１におけるｉ＋１番目の要素を有向グラフＤ１から抽出し、抽出したマクロタスクの先祖リストを一時先祖リストＡ００として作成する。前述のとおり本実施の形態では、第１スタックＳ１の要素番号は、最後に追加された要素を「０」番目として定義する。仮に第１スタックＳ１に、「ＭＴ２２，ＭＴ２１，ＭＴ１４」の順番に要素が追加され、変数ｉの値がゼロの場合には、第１スタックＳ１の「ｉ＋１」番目の要素は「ＭＴ２１」である。＜正しいかをコメントで聞く＞この「ＭＴ２１」の先祖リストが一時先祖リストＡ００として作成される。この場合の一時先祖リストＡ００は「ＭＴ１４、ＭＴ１８、Ｍ１９」である。なおステップＳ６０３において作成される一時先祖リストＡ００有効期限は、次にステップＳ６０３が実行されるとき、および図８の処理が終了するとき、のいずれか早い方までである。
　続くステップＳ６０４ではテスト演算部２２は、変数ｊに変数ｉの値を代入してステップＳ６０５に進む。ステップＳ６０５ではテスト演算部２２は、変数ｊの値が「－１」よりも大きいか否かを判断し、変数ｊが「－１」よりも大きいと判断する場合はステップＳ６０６に進み、変数ｊが「－１」以下であると判断する場合はステップＳ６１４に進む。ステップＳ６０６ではテスト演算部２２は、第１スタックＳ１におけるｊ番目の要素であるマクロタスクを特定し、そのマクロタスクの子孫を先祖リストＣ１から抽出して一時子孫リストＤ００を作成する。たとえば第１スタックＳ１におけるｊ番目の要素が「ＭＴ１４」であり、先祖リストＣ１が「ＭＴ１４、ＭＴ１７、ＭＴ１８、Ｍ１９、ＭＴ２１」の場合に一時子孫リストＤ００は「ＭＴ１７，ＭＴ１８，ＭＴ１９，ＭＴ２１」となる。
　続くステップＳ６０７ではテスト演算部２２は、ステップＳ６０６において作成した一時子孫リストＤ００と、ステップＳ６０３において作成した一時先祖リストＡ００と共通する要素を抽出して重複リストＩＳ００を作成する。たとえば一時子孫リストＤ００が「ＭＴ１７，ＭＴ１８，ＭＴ１９，ＭＴ２１」、一時先祖リストＡ００が「ＭＴ１４、ＭＴ１８、Ｍ１９」の場合に、重複リストＩＳ００は「ＭＴ１８、Ｍ１９」である。続くステップＳ６０８ではテスト演算部２２は、重複リストＩＳ００の各要素において、入次数から出次数を引いた値を算出してその総和をＳＤ００として算出する。
　続くステップＳ６０９ではテスト演算部２２は、第１スタックＳ１におけるｊ番目の要素のマクロタスクにおける出次数をＯＤ００として算出する。続くステップＳ６１０ではテスト演算部２２は、第１スタックＳ１におけるｊ番目の要素のマクロタスクにおける入次数をＩＤ００として算出する。続くステップＳ６１０ではテスト演算部２２は、ステップＳ６０８～Ｓ６１０の算出結果を用いて、ＯＤ００とＳＤ００の和からＩＤ００を引いた値がゼロ以上であるか否かを判断する。テスト演算部２２は、ステップＳ６１０を肯定判断する場合はステップＳ６１１に進み、否定判断する場合はステップＳ６１３に進む。
　ステップＳ６１１ではテスト演算部２２は、第２スタックＳ２に第１スタックＳ１のｉ＋１番目の要素を挿入する。続くステップＳ６１２ではテスト演算部２２は、第２スタックＳ２に第１スタックＳ１のｊ番目の要素を挿入してステップＳ６１４に進む。なおステップＳ６１１およびＳ６１２は、第２スタックＳ２に対するいわゆるプッシュ操作である。ステップＳ６１３ではテスト演算部２２は、変数ｊの値を「１」だけ減少させてステップＳ６０５に戻る。ステップＳ６１４ではテスト演算部２２は、変数ｉの値を「１」だけ増加させてステップＳ６０２に戻る。ステップＳ６１３は、いわゆるデクリメント処理であり、ステップＳ６１４は、いわゆるインクリメント処理である。以上が図８の説明である。
　なお図６～図８の処理により生成される第１スタックＳ１には、分岐を含むエリアを示す情報が含まれる。また第２スタックＳ２には、第１スタックＳ１に含まれるエリア内における分岐を含むエリアを示す情報が含まれる。
（構造解析処理の動作例）
　構造解析処理の動作例を説明する。以下に説明する動作例では動作主体の記載を省略するが、動作主体は全てテスト演算部２２である。ステップＳ１０２において抽出される有向グラフＤ１が図３に示すものであり、注目点Ｘが「ＭＴ２２」の場合の例を説明する。この場合に、ステップＳ１０４において生成される先祖リストＣ１は「ＭＴ６，ＭＴ９、ＭＴ１４、ＭＴ１７、ＭＴ１８、ＭＴ１９、ＭＴ２１」である。ステップＳ１０６Ａではテスト演算部２２は、処理対象Ｘｉである「ＭＴ２２」の隣接ノードが先祖リストＣ１に存在し、かつ確認済リストＣＬには含まれていないので肯定判断する。そしてステップＳ１０７では「ＭＴ２２」の入り次数が２なので、テスト演算部２２は肯定判断してステップＳ１１０に進み、第１スタックＳ１が「ＭＴ２２」に更新される。
　そしてステップＳ１１１ではテスト演算部２２は、隣接グループＮを「ＭＴ１７、ＭＴ２１、ＭＴ２３」と定義する。図７では、隣接グループＮの全要素を処理するまでＳ１１２～Ｓ１１８のループが回り続けるので、隣接グループＮに含まれる全要素を順番に要素ＮｉとしてＳ１１３～Ｓ１１８の処理が行われる。
　要素Ｎｉが「ＭＴ１７」の場合には、ステップＳ１１３が肯定判断され、ステップＳ１１４が否定判断され、ステップＳ１１７およびステップＳ１１８が実行されてステップＳ１１９に戻る。要素Ｎｉが「ＭＴ２１」の場合には、ステップＳ１１３が肯定判断され、ステップＳ１１４が否定判断され、ステップＳ１１７およびステップＳ１１８が実行されてステップＳ１１９に戻る。要素Ｎｉが「ＭＴ２３」の場合には、ステップＳ１１３が否定判断されてステップＳ１１９に戻る。
　したがって、初回にステップＳ１１９において肯定判断をする際には、キューＱは「ＭＴ１７、ＭＴ２１」、確認済リストＣＬは「ＭＴ１７、ＭＴ２１、ＭＴ２２」、第１スタックＳ１は「ＭＴ２２」である。続くステップＳ１２０ではテスト演算部２２は否定判断をしてステップＳ１２１に進み、キューＱから先頭の「ＭＴ１７」を取り出して処理対象Ｘｉとして、丸囲みのＢを経由して図６のステップＳ１０６Ａに戻る。すなわちＳ１０６Ａに戻った時点でキューＱの要素は「ＭＴ２１」のみとなる。
（構造解析処理の動作例｜初回にＢを経由した後）
　処理対象Ｘｉである「ＭＴ１７」について、ステップＳ１０６Ａ、Ｓ１０７Ａは肯定判断されるが、「ＭＴ１７」の入次数および出次数は「１」なのでステップＳ１０７，Ｓ１０８は否定判断される。さらに「ＭＴ１７」は先祖リストＣ１におけるソースノードではないのでステップＳ１１１に進む。ここで「ＭＴ１７」の近傍である「ＭＴ１４、ＭＴ２２」が新たな隣接グループＮとして定義されて図７に進む。
　図７では、まず隣接グループＮの要素である「ＭＴ１４、ＭＴ２２」を順番に要素ＮｉとしてＳ１１３～Ｓ１１８の処理が行われる。要素Ｎｉが「ＭＴ１４」の場合には、ステップＳ１１３が肯定判断され、ステップＳ１１４が否定判断され、ステップＳ１１７およびステップＳ１１８が実行されてステップＳ１１９に戻る。要素Ｎｉが「ＭＴ２２」の場合には、ステップＳ１１３が肯定判断され、ステップＳ１０６における処理が理由でステップＳ１１４が肯定判断される。「ＭＴ２２」はキューＱには含まれないので否定判断されてステップＳ１１９に戻る。
　すなわちステップＳ１１９が２回目に肯定判断をする際には、キューＱは「ＭＴ２１、ＭＴ１４」、確認済リストＣＬは「ＭＴ１７、ＭＴ２１、ＭＴ２２、ＭＴ１４」、第１スタックＳ１は「ＭＴ２２」である。ここでもキューＱは空集合でないのでステップＳ１２０からステップＳ１２１に進み、キューＱから先頭の「ＭＴ２１」を取り出して処理対象Ｘｉとして図６のステップＳ１０６Ａに戻る。すなわちＳ１０６Ａに戻った時点でキューＱの要素は「ＭＴ１４」のみとなる。
（構造解析処理の動作例｜２回目にＢを経由した後）
　処理対象Ｘｉである「ＭＴ２１」について、ステップＳ１０６Ａは肯定判断され、「ＭＴ２１」の入次数が「２」なのでステップＳ１０７が肯定判断されてＳ１１０に進み第１スタックＳ１に「ＭＴ２１」が追加される。すなわち第１スタックＳ１は「ＭＴ２２、ＭＴ２１」となる。続くステップＳ１１１では「ＭＴ２１」の近傍である「ＭＴ１８、ＭＴ１９、ＭＴ２２」が新たな隣接グループＮとして定義されて図７に進む。
　図７では、まず隣接グループＮの要素である「ＭＴ１８、ＭＴ１９、ＭＴ２２」のそれぞれを要素ＮｉとしてＳ１１３～Ｓ１１８の処理が行われる。要素Ｎｉが「ＭＴ１８」の場合には、ステップＳ１１３が肯定判断され、ステップＳ１１４が否定判断され、ステップＳ１１７およびステップＳ１１８が実行されてステップＳ１１９に戻る。
　要素Ｎｉが「ＭＴ１９」の場合には、ステップＳ１１３が肯定判断され、ステップＳ１１４が否定判断され、ステップＳ１１７およびステップＳ１１８が実行されてステップＳ１１９に戻る。要素Ｎｉが「ＭＴ２２」の場合には、ステップＳ１１３が肯定判断され、ステップＳ１１４が肯定判断され、「ＭＴ２２」がキューＱには含まれないので否定判断されてステップＳ１１９に戻る。
　すなわちステップＳ１１９が３回目に肯定判断をする際には、キューＱは「ＭＴ１４、ＭＴ１８、ＭＴ１９」、確認済リストＣＬは「ＭＴ１７、ＭＴ１８、ＭＴ１９、ＭＴ２１、ＭＴ２２、ＭＴ１４」、第１スタックＳ１は「ＭＴ２２、ＭＴ２１」である。ここでもキューＱは空集合でないのでステップＳ１２０からステップＳ１２１に進み、キューＱから先頭の「ＭＴ１４」を取り出して処理対象Ｘｉとして図６のステップＳ１０６Ａに戻る。すなわちＳ１０６Ａに戻った時点でキューＱの要素は「ＭＴ１８、ＭＴ１９」となる。
（構造解析処理の動作例｜３回目にＢを経由した後）
　処理対象Ｘｉである「ＭＴ１４」について、先祖リストＣ１に含まれる隣接ノードである「ＭＴ１７、ＭＴ１８、ＭＴ１９」は全て確認済リストＣＬに含まれるのでステップＳ１０６Ａは否定判断され、Ｓ１０７Ａでは肯定判断される。そして「ＭＴ１４」の出次数が１より大きいのでステップＳ１０８が肯定判断されてＳ１１０に進み第１スタックＳ１に「ＭＴ１４」が追加される。すなわち第１スタックＳ１は「ＭＴ２２、ＭＴ２１、ＭＴ１４」となる。続くステップＳ１１１では「ＭＴ１４」の近傍である「ＭＴ９、ＭＴ１６、ＭＴ１７、ＭＴ１８、ＭＴ１９」が新たな隣接グループＮとして定義されて図７に進む。
　図７では、まず隣接グループＮの要素である「ＭＴ９、ＭＴ１６、ＭＴ１７、ＭＴ１８、ＭＴ１９」のそれぞれを要素ＮｉとしてステップＳ１１３～Ｓ１１８の処理が行われる。要素Ｎｉが「ＭＴ９、ＭＴ１６」の場合には、先祖リストＣ１に含まれないのでステップＳ１１３が否定判断されてステップＳ１１９に戻る。要素Ｎｉが「ＭＴ１７」の場合には、ステップＳ１１３が肯定判断され、「ＭＴ１７」が確認済みなのでステップＳ１１４が肯定判断され、「ＭＴ１７」はキューＱに含まれないので否定判断されてステップＳ１１９に戻る。
　要素Ｎｉが「ＭＴ１８、Ｍ１９」の場合にはいずれも、ステップＳ１１３、Ｓ１１４、およびＳ１１９が肯定判断され、ステップＳ１１６においてキューＱの末尾に要素Ｎｉが追加される。すなわちこの時点でキューＱは「ＭＴ１８、ＭＴ１９」、第１スタックＳ１は「ＭＴ２２、ＭＴ２１、ＭＴ１４」である。ここでもキューＱは空集合でないのでステップＳ１２０からステップＳ１２１に進み、キューＱから先頭の「ＭＴ１８」を取り出して処理対象Ｘｉとして図６のステップＳ１０６Ａに戻る。すなわちＳ１０６Ａに戻った時点でキューＱの要素は「ＭＴ１９」となる。
（構造解析処理の動作例｜４回目にＢを経由した後）
　処理対象Ｘｉである「ＭＴ１８」について、隣接ノードである「ＭＴ１４、ＭＴ２１」は全て確認済リストＣＬに含まれるのでステップＳ１０６Ａは否定判断され、Ｓ１０７Ａでは肯定判断される。ステップＳ１０８では、「ＭＴ１４」の出次数は「１」なので否定判断をしてＳ１０９に進み、「ＭＴ１４」はソースノードではないので否定判断してステップＳ１１１に進む。ステップＳ１１１では「ＭＴ１９」の近傍である「ＭＴ１４、ＭＴ２１」が新たな隣接グループＮとして定義されて図７に進む。
　図７では、まず隣接グループＮの要素である「ＭＴ１４、ＭＴ２１」のそれぞれを要素ＮｉとしてステップＳ１１３～Ｓ１１８の処理が行われる。要素Ｎｉが「ＭＴ１４、ＭＴ２１」の場合にはいずれも、先祖リストＣ１に含まれるのでステップＳ１１３が肯定判断され、確認済リストＣＬに含まれるのでステップＳ１１４が肯定判断され、キューＱに含まれないので否定判断されてステップＳ１１９に戻る。そしてステップＳ１１９では肯定判断がされる。
　この場合には、キューＱには何ら追加がされず、４回目にＢを経由した直後の状態である、キューＱには「ＭＴ１９」のみが含まれる状態である。また第１スタックＳ１は「ＭＴ２２、ＭＴ２１、ＭＴ１４」である。ステップＳ１２０では、キューＱは空集合でないのでステップＳ１２１に進み、キューＱから先頭の「ＭＴ１９」を取り出して処理対象Ｘｉとして図６のステップＳ１０６Ａに戻る。すなわちＳ１０６Ａに戻った時点でキューＱの要素は空集合となる。
（構造解析処理の動作例｜５回目にＢを経由した後）
　処理対象Ｘｉである「ＭＴ１９」について、隣接ノードである「ＭＴ１４、ＭＴ２１」は全て確認済リストＣＬに含まれるのでステップＳ１０６Ａは否定判断され、Ｓ１０７Ａでは肯定判断される。ステップＳ１０８では、「ＭＴ１４」の出次数は「１」なので否定判断をしてＳ１０９に進み、「ＭＴ１９」はソースノードではないので否定判断してステップＳ１１１に進む。ステップＳ１１１では「ＭＴ１９」の近傍である「ＭＴ１４、ＭＴ２１」が新たな隣接グループＮとして定義されて図７に進む。
　図７では、まず隣接グループＮの要素である「ＭＴ１４、ＭＴ２１」のそれぞれを要素ＮｉとしてステップＳ１１３～Ｓ１１８の処理が行われる。要素Ｎｉが「ＭＴ１４、ＭＴ２１」の場合にはいずれも、先祖リストＣ１に含まれるのでステップＳ１１３が肯定判断され、確認済リストＣＬに含まれるのでステップＳ１１４が肯定判断され、キューＱに含まれないので否定判断されてステップＳ１１９に戻る。そしてステップＳ１１９では肯定判断がされる。
　５回目にＢを経由した後の処理では、キューＱには何ら追加がされないので、５回目にＢを経由した直後の状態と同様に、キューＱは空集合である。ステップＳ１２０では、キューＱは空集合なので初めて肯定判断をして、丸囲みのＣを経由して図８のステップＳ６０１に進む。この時点で、第１スタックＳ１は「ＭＴ２２、ＭＴ２１、ＭＴ１４」である。
（構造解析処理の動作例｜図８の初回処理）
　第２スタックＳ２は、図６の冒頭において初期化されて以後、ここまで一切の操作が行われていないので、図８の処理が開始される時点では空集合のままである。第１スタックは図６～図７の処理において上述するようにいくつかの要素が追加されている。なお本実施の形態では、第１スタックＳ１に対するポップ操作は行われず、第１スタックＳ１の長さが短くなることはない。
　ステップＳ６０１において変数ｉにゼロを代入する。ステップＳ６０２では、第１スタックＳ１の長さは「３」なので、「ｉ＋１」すなわち「１」よりも大きいことから肯定判断がされる。第１スタックＳ１における「ｉ＋１」すなわち「１」番目の要素は「ＭＴ２１」なので、ステップＳ６０３では「ＭＴ２１」の先祖リストである「ＭＴ１４、ＭＴ１８、ＭＴ１９」を一時先祖リストＡ００とする。続くＳ６０４では変数ｊに変数ｉの値であるゼロを代入し、続くステップＳ６０５では変数ｊが「－１」よりも大きいことので肯定判断してステップＳ６０６に進む。
　ステップＳ６０６では、第１スタックＳ１の「ｊ」番目、すなわち「０」番目の要素である「ＭＴ１４」の子孫を先祖リストＣ１から抽出し、「ＭＴ１８、ＭＴ１９、ＭＴ２１」を一時子孫リストＤ００とする。続くステップＳ６０７では、一時子孫リストＤ００と一時先祖リストＡ００に共通する「ＭＴ１８、ＭＴ１９」を重複リストＩＳ００とする。続くステップＳ６０８では、ＭＴ１８およびＭＴ１９の入次数と出次数の差の総和であるゼロをＳＤ００とする。
　続くステップＳ６０９では、第１スタックＳ１の「ｊ」番目、すなわち「０」番目の要素である「ＭＴ１４」の出次数「４」をＯＤ００とする。続くステップＳ６１０では、第１スタックＳ１の「ｉ＋１」番目、すなわち「１」番目の要素である「ＭＴ２１」の入次数「２」をＩＤ００とする。続くステップＳ６１０Ａでは、ＯＤ００＋ＳＤ００－ＩＤ００の値を「２」と算出し、これがゼロ以上なので肯定判断してステップＳ６１１に進む。
　ステップＳ６１１では、第２スタックＳ２に第１スタックＳ１の「ｉ＋１」番目、すなわち「１」番目の要素である「ＭＴ２１」を挿入する。続くステップＳ６１２では、第２スタックＳ２に第１スタックＳ１の「ｊ」番目、すなわち「０」番目の要素である「ＭＴ１４」を挿入する。続くステップＳ６１４では変数ｉをインクリメントして「１」としてステップＳ６０２に戻る。以上説明した図８の１週目の処理により、第２スタックＳ２は「ＭＴ２１、ＭＴ１４」に更新された。
（構造解析処理の動作例｜図８の２週目）
　２回目に実行されるステップＳ６０２では、第１スタックＳ１の長さ「３」が「ｉ＋１」すなわち「２」よりも長いので肯定判断してＳ６０３に進む。ステップＳ６０３では、第１スタックＳ１の「ｉ＋１」番目、すなわち「２」番目の要素である「ＭＴ２２」の先祖リストである「ＭＴ１４、ＭＴ１７、ＭＴ１８、ＭＴ１９、ＭＴ２１」を一時先祖リストＡ００とする。続くＳ６０４では変数ｊに変数ｉの値である「１」を代入し、続くステップＳ６０５では変数ｊが「－１」よりも大きいので肯定判断してステップＳ６０６に進む。
　ステップＳ６０６では、第１スタックＳ１の「ｊ」番目、すなわち「１」番目の要素である「ＭＴ２１」の子孫は先祖リストＣ１に存在しないので一時子孫リストＤ００は空集合となる。そのためステップＳ６０７における重複リストＩＳ００も空集合となり、ＳＤ００はゼロである。
　続くステップＳ６０９では、第１スタックＳ１の「ｊ」番目、すなわち「１」番目の要素である「ＭＴ２１」の出次数「１」をＯＤ００とする。続くステップＳ６１０では、第１スタックＳ１の「ｉ＋１」番目、すなわち「２」番目の要素である「ＭＴ２２」の入次数「２」をＩＤ００とする。続くステップＳ６１０Ａでは、ＯＤ００＋ＳＤ００－ＩＤ００の値を「－１」と算出し、これがゼロ未満なので否定判断してステップＳ６１３に進む。ステップＳ６１３では変数ｊをデクリメントして「１」から「０」に更新する。そしてステップＳ６０５に戻る。以上説明した図８の２週目の処理では、第２スタックＳ２に変動はない。
（構造解析処理の動作例｜図８の３週目）
　３回目の実行となるステップＳ６０５では、変数ｊの値がゼロであり「－１」よりも大きいので肯定判断してステップＳ６０６に進む。
　ステップＳ６０６では、第１スタックＳ１の「ｊ」番目、すなわち「０」番目の要素である「ＭＴ１４」の子孫を先祖リストＣ１から抽出し、「ＭＴ１８、ＭＴ１９、ＭＴ２１」を一時子孫リストＤ００とする。続くステップＳ６０７では、一時子孫リストＤ００と一時先祖リストＡ００に共通する「ＭＴ１８、ＭＴ１９」を重複リストＩＳ００とする。続くステップＳ６０８では、ＭＴ１８およびＭＴ１９の入次数と出次数の差の総和であるゼロをＳＤ００とする。
　続くステップＳ６０９では、第１スタックＳ１の「ｊ」番目、すなわち「０」番目の要素である「ＭＴ１４」の出次数「４」をＯＤ００とする。続くステップＳ６１０では、第１スタックＳ１の「ｉ＋１」番目、すなわち「２」番目の要素である「ＭＴ２２」の入次数「２」をＩＤ００とする。続くステップＳ６１０Ａでは、ＯＤ００＋ＳＤ００－ＩＤ００の値を「２」と算出し、これがゼロ以上なので肯定判断してステップＳ６１１に進む。
　ステップＳ６１１では、第２スタックＳ２に第１スタックＳ１の「ｉ＋１」番目、すなわち「２」番目の要素である「ＭＴ２２」を挿入する。続くステップＳ６１２では、第２スタックＳ２に第１スタックＳ１の「ｊ」番目、すなわち「０」番目の要素である「ＭＴ１４」を挿入する。続くステップＳ６１４では変数ｉをインクリメントして「２」としてステップＳ６０２に戻る。以上説明した図８の３週目の処理により、第２スタックＳ２は「ＭＴ２１、ＭＴ１４、ＭＴ２２、ＭＴ１４」に更新された。
　ステップＳ６０２では、第１スタックＳ１の長さ「３」が「ｉ＋１」すなわち「３」よりも長くないので、否定判断して構造解析処理を終了する。以上説明した処理により、第２スタックＳ２として「ＭＴ２１、ＭＴ１４、ＭＴ２２、ＭＴ１４」が得られる。
（テーブル作成処理のフローチャート）
　図９は、テスト演算部２２によるテーブル作成処理を示すフローチャートである。テーブル作成処理は、構造解析処理が完了していれば実行可能であり、メモリダンプ処理と実行の前後は不問である。ただしテーブル作成処理は、プログラムテストよりも先に実行が完了している必要がある。
　図９ではまずテスト演算部２２は、ステップＳ２００において図６～図８に示した構造解析処理により作成された第２スタックＳ２をコピーする。後述するようにテーブル作成処理では第２スタックＳ２に対してポップ操作を行い第２スタックＳ２が変化するので、これがメモリダンプ処理などの他の処理に影響を与えないように、コピーした第２スタックＳ２を以下の処理では用いる。テスト演算部２２は、ステップＳ２００の処理が完了するとステップＳ２０１～Ｓ２０３を並列処理する。ただしステップＳ２０１～Ｓ２０３は並列に処理することは必須ではなく、３つを順番に処理してもよい。
　ステップＳ２０１ではテスト演算部２２は、プログラムＰ１を読み込む。ステップＳ２０２ではテスト演算部２２は、プログラムＰ１の有向グラフＤ１を取得する。ステップＳ２０３ではテスト演算部２２は、注目点Ｘの先祖リストＣ１を作成する。なおステップＳ２０３における注目点Ｘは、構造解析処理のステップＳ１０３において決定された注目点Ｘである。
　テスト演算部２２は、ステップＳ２０１～Ｓ２０３の全ての実行が完了するとステップＳ２０４に進む。ステップＳ２０４ではテスト演算部２２は、第２スタックＳ２の長さは２よりも長いか否かを判断する。テスト演算部２２は、第２スタックＳ２の長さが２以上であると判断するとステップＳ２０５に進み、第２スタックＳ２の長さが２未満であると判断すると図９に示す処理を終了する。
　ステップＳ２０５ではテスト演算部２２は、第２スタックＳ２に対してポップ処理を行い、取得したＴＭを第１要素Ｇと名付ける。続くステップＳ２０５ではテスト演算部２２は、第２スタックＳ２に対して再度のポップ処理を行い、取得したＴＭを第２要素Ｈと名付ける。すなわちステップＳ２０５およびＳ２０６の処理により第２スタックＳ２から２つの要素が削除される。続くステップＳ２０７ではテスト演算部２２は、プログラムＰ１の第１要素Ｇから第２要素Ｈまでを対象にして、並列化アルゴリズムを適用する。本ステップにおいて適用する並列化アルゴリズムに制限はなく、公知の様々なアルゴリズムを適用できる。
　続くステップＳ２０８ではテスト演算部２２は、先祖リストＣ１に基づき第１要素Ｇから第２要素Ｈまでの部分先祖リストＰＤｉを作成する。すなわち先祖リストＣ１における第１要素Ｇから第２要素Ｈまでの範囲を部分先祖リストＰＤｉと名付ける。続くステップＳ２０９ではテスト演算部２２は、プログラムＰ１の第１要素Ｇから第２要素Ｈまでの並列化されたバイナリＢｉを生成する。
　続くステップＳ２１０ではテスト演算部２２は、ステップＳ２０８において作成した部分先祖リストＰＤｉをエリアテーブルＴ１００のＴ１０８の欄に保存し、ステップＳ２０９において作成したバイナリＢｉをエリアテーブルＴ１００のＴ１０３の欄に保存する。続くステップＳ２１０Ａではテスト演算部２２は、第１要素Ｇから第２要素ＨまでをエリアＡｉとしてエリアテーブルＴ１００のＴ１０２の欄に保存する。
　続くステップＳ２１１ではテスト演算部２２は、エリアテーブルＴ１００のＴ１０５の欄に、第２要素Ｈの最初の命令を記録する。続くステップＳ２１２ではテスト演算部２２は、エリアテーブルＴ１００のＴ１０４の欄に第１要素Ｇの最後の命令を記録してステップＳ２０４に戻る。ここで記録した２つの命令の間は、状況によりマクロタスクの実行順番が入れ替わるので、後のテストでは繰り返し実行を行う。そのため、繰り返し実行すべき始点と終点を記録するためにステップＳ２１１～Ｓ２１２が実行される。第２スタックＳ２は、ステップＳ２０５～Ｓ２１２の処理を１回行うごとに要素が２ずつ減少し、第２スタックＳ２の長さが２未満になると図９の処理が終了する。
　なおステップＳ２１１において第２要素Ｈの最後の命令を記録してもよいし、ステップＳ２１２において第１要素Ｇの最初の命令を記録してもよい。ただし第１要素Ｇおよび第２要素Ｈの内部における処理の順番は固定なので、順番が固定の箇所まで繰り返し実行することはテストの効率を悪化させる。したがって、フローチャートに記載したように、第１要素Ｇの最後の命令を記録し、第２要素Ｈの最初の命令を記録することが望ましい。
（テーブル作成処理の動作例）
　上述した構造解析処理の動作例において作成した第２スタックＳ２を用いるテーブル作成処理の動作例を説明する。以下に説明する動作例では動作主体の記載を省略するが、動作主体は全てテスト演算部２２である。ステップＳ２００では、先頭から順番に「ＭＴ２１、ＭＴ１４、ＭＴ２２、ＭＴ１４」の４つが格納された第２スタックＳ２をコピーする。ステップＳ２０１～Ｓ２０２の説明は省略する。ステップＳ２０３では注目点Ｘが上述した動作例と同様に「ＭＴ２２」なので、作成される先祖リストＣ１は上記と同様に「ＭＴ６，ＭＴ９、ＭＴ１４、ＭＴ１７、ＭＴ１８、ＭＴ１９、ＭＴ２１」である。
　次に実行される１回目のステップＳ２０４では、第２スタックＳ２の長さは「４」なので２以上であることから肯定判断する。そしてステップＳ２０５では最後に入力された「ＭＴ１４」をポップして第１要素Ｇとし、ステップＳ２０６では「ＭＴ２２」をポップして第２要素Ｈとする。１回目のステップＳ２０５～Ｓ２０６の処理により、第２スタックＳ２の長さは「４」から「２」になる。
　続くステップＳ２０７では、ＭＴ１４～ＭＴ２２に並列化アルゴリズムを適用し、ステップＳ２０８ではＭＴ１４～ＭＴ２２の部分先祖リストＰＤｉを作成する。なお部分先祖リストＰＤｉには、人間が理解しやすいように図式化した有向グラフの情報が含まれてもよいし、コンピュータによる処理が容易なように論理的に記載した有向グラフの情報が含まれてもよい。
　続くステップＳ２０９ではＭＴ１４～ＭＴ２２の並列化されたバイナリＢｉを作成する。ステップＳ２１０では、部分先祖リストＰＤｉとバイナリＢｉをエリアテーブルＴ１００に保存する。ステップＳ２１０Ａでは、ＭＴ１４～ＭＴ２２に新たなエリアＩＤを付してエリアテーブルＴ１００の最初のレコードに保存する。続くステップＳ２１１では、ＭＴ２２の最初の命令を、続くステップＳ２１２ではＭＴ１４の最後の命令を、エリアテーブルＴ１００の最初のレコードに保存する。
　２回目のステップＳ２０４では、第２スタックＳ２の長さは「２」なので肯定判断してステップＳ２０５に進む。ステップＳ２０５では「ＭＴ１４」が第１要素Ｇに設定され、ステップＳ２０６では「ＭＴ２１」が第２要素Ｈに設定される。１回目のステップＳ２０５～Ｓ２０６の処理により、第２スタックＳ２の長さは「２」から「０」になる。以下のステップＳ２０７～Ｓ２１２では「ＭＴ１４」～「ＭＴ２１」を対象として、エリアテーブルＴ１００の２行目に書き込みが行われる。個別の説明は省略する。
　３回目のステップＳ２０４では、第２スタックＳ２の長さは「０」なので否定判断してテーブル作成処理を終了する。以上がテーブル作成処理の動作例の説明である。
（メモリダンプ処理のフローチャート）
　図１０は、テスト演算部２２によるメモリダンプ処理を示すフローチャートである。メモリダンプ処理は、構造解析処理が完了していれば実行可能であり、テーブル作成処理と実行の前後は不問である。ただしメモリダンプ処理は、プログラムテストよりも先に実行が完了している必要がある。
　図１０ではまずステップＳ３００において、テスト演算部２２は構造解析処理により作成された第２スタックＳ２をコピーする。後述するように図１０に示す処理では第２スタックＳ２に対してポップ操作を行い第２スタックＳ２が変化するので、これがテーブル作成処理などの他の処理に影響を与えないように、コピーした第２スタックＳ２を以下の処理では用いる。続くステップＳ３０１ではテスト演算部２２は、プログラムＰ１を読み込んでステップＳ３０２に進む。
　ステップＳ３０２ではテスト演算部２２は、第２スタックＳ２の長さが２よりも長いか否かを判断する。テスト演算部２２は、第２スタックＳ２の長さが２以上であると判断するとステップＳ３０３に進み、第２スタックＳ２の長さが２未満であると判断するとステップＳ３０７に進む。ステップＳ３０３ではテスト演算部２２は、第２スタックＳ２に対してポップ処理を行い、取得したマクロタスクを第３要素Ｍと名付ける。続くステップＳ３０４ではテスト演算部２２は、第３要素Ｍの最後をメモリダンプのための信号位置に設定する。続くステップＳ３０５ではテスト演算部２２は、第２スタックＳ２に対して再度のポップ処理を行い、取得したＴＭを第４要素Ｎと名付ける。続くステップＳ３０６ではテスト演算部２２は、第４要素ＮのＴＭの最初をメモリダンプのための信号位置に設定してステップＳ３０２に戻る。すなわちステップＳ３０３およびＳ３０５の処理により第２スタックＳ２から２つの要素が削除される。
　ステップＳ３０７ではテスト演算部２２は、プログラムＰ１を実行する。そしてステップＳ３０８ではテスト演算部２２は、プログラムＰ１がステップＳ３０４およびステップＳ３０６において設定した信号位置に到達するたびにメモリダンプを取得する。続くステップＳ３０９ではテスト演算部２２は、ステップＳ３０８において取得したメモリダンプをエリアテーブルのＴ１０６とＴ１０７の欄に保存して図１０に示す処理を終了する。具体的には、ステップＳ３０４に対応する信号位置で取得したメモリダンプはＴ１０６に記録し、ステップＳ３０６に対応する信号位置で取得したメモリダンプはＴ１０７に記録する。
（メモリダンプ処理の動作例）
　上述した構造解析処理の動作例において作成した第２スタックＳ２を用いるメモリダンプ処理の動作例を説明する。以下に説明する動作例では動作主体の記載を省略するが、動作主体は全てテスト演算部２２である。ステップＳ３００では、先頭から順番に「ＭＴ２１、ＭＴ１４、ＭＴ２２、ＭＴ１４」の４つが格納された第２スタックＳ２をコピーする。ステップＳ３０１ではプログラムＰ１を読み込む。
　１回目のステップＳ３０２では、第２スタックＳ２の長さは「４」なので２以上であることから肯定判断する。そしてステップＳ３０３では最後に入力された「ＭＴ１４」をポップして第３要素Ｍとし、ステップＳ３０４では「ＭＴ１４」の最後の命令を信号位置に設定する。ステップＳ３０５では「ＭＴ２２」をポップして第４要素Ｎとし、ステップＳ３０６では「ＭＴ２２」の最初の命令を信号位置に設定する。１回目のステップＳ３０３、Ｓ３０５の処理により、第２スタックＳ２の長さは「４」から「２」になる。
　２回目のステップＳ３０２では、第２スタックＳ２の長さは「２」なので２以上であることから肯定判断する。そしてステップＳ３０３では「ＭＴ１４」をポップして第３要素Ｍとし、ステップＳ３０４では「ＭＴ１４」の最後の命令を信号位置に設定する。ステップＳ３０５では「ＭＴ２１」をポップして第４要素Ｎとし、ステップＳ３０６では「ＭＴ２１」の最初の命令を信号位置に設定する。１回目のステップＳ３０３、Ｓ３０５の処理により、第２スタックＳ２の長さは「２」から「０」になる。
　３回目のステップＳ３０２では、第２スタックＳ２の長さは「０」なので２以上はないから否定判断してステップＳ３０７に進む。ステップＳ３０７ではプログラムＰ１を実行し、ステップＳ３０８では信号位置に到達するたびにメモリダンプ、換言するとメモリのスナップショットを取得する。そしてステップＳ３０９では取得したメモリダンプをエリアテーブルＴ１００に保存してメモリダンプ処理を終了する。
（プログラムテストのフローチャート）
　図１１は、テスト演算部２２によるプログラムテストを示すフローチャートである。図１１ではテスト演算部２２は、まずステップＳ４０１においてエリアテーブルＴ１００から対象とするエリアＡｉを選択する。この選択は、オペレータによるマニュアル操作に基づき行われてもよいし、所定のルールにより自動処理により選択されてもよい。所定のルールによる自動処理とはたとえば、エリアテーブルＴ１００に記載されたエリアＡｉを上から順番に１つずつ選択することである。
　続くステップＳ４０２ではテスト演算部２２は、ステップＳ４０１において選択されたエリアＡｉをヒートランするか否かを決定する。テスト演算部２２は、ヒートランすると判断する場合はステップＳ４０３に進み、ヒートランしないと判断する場合は丸囲みのＤを経由して図１２のＳ５０１に進む。なおステップＳ４０２の判断はたとえば、オペレータによる事前の設定に基づき行われる。ステップＳ４０３ではテスト演算部２２は、メモリダンプを使用するか否かを決定する。テスト演算部２２は、メモリダンプを使用すると判断する場合はステップＳ４０４に進み、メモリダンプを使用しないと判断する場合はステップＳ４１０に進む。なおステップＳ４０３の判断はたとえば、オペレータによる事前の設定に基づき行われる。
　ステップＳ４０４ではテスト演算部２２は、エリアテーブルＴ１００のＴ１０６の欄を読み取りステップＳ４０５に進む。ステップＳ４０５ではテスト演算部２２は、エリアテーブルＴ１００のＴ１０３の欄から並列化済バイナリＢｉを取得してステップＳ４０６に進む。ステップＳ４０６ではテスト演算部２２は、メモリダンプを用いて並列化済バイナリＢｉを初期化する。続くステップＳ４０７ではテスト演算部２２は、並列化済バイナリＢｉの状態、換言するとメモリに格納される情報に必要な改変を加える。この改変とは、バイナリＢｉの実行結果を所定の閾値に達するようにするためのものであり、たとえば特定の変数の値を書き換えることである。書き換えではたとえば、初回にＳ４０７が実行される際には「１」だけ大きな値に変更し、２回目のＳ４０７では「２」だけ大きな値に変更し、それ以後もＳ４０７の実行回数に合わせて変数の値を更新する。
　続くステップＳ４０８ではテスト演算部２２は、並列化済バイナリＢｉを実行し、続くステップＳ４０９ではテスト演算部２２は、並列化済バイナリＢｉの実行結果を取得する。続くステップＳ４１０ではテスト演算部２２は、並列化済バイナリＢｉの実行結果が所定の閾値に達したか否かを判断する。テスト演算部２２は、所定の閾値に達したと判断する場合は図１１に示す処理を終了し、所定の閾値に達していないと判断する場合はステップＳ４０６に戻る。
　ステップＳ４０３において否定判断されると実行されるステップＳ４１０ではテスト演算部２２は、プログラムＰ１を読み込む。続くステップＳ４１１ではテスト演算部２２は、エリアテーブルＴ１００から選択したエリアＡｉに対応するＴ１０４の欄を読み取り、以下ではこの欄に記載のマクロタスクをループ開始要素Ｆと呼ぶ。
　続くステップＳ４１２ではテスト演算部２２は、ループ開始要素ＦにおいてプログラムＰ１が停止するように設定する。続くステップＳ４１３ではテスト演算部２２はプログラムＰ１を実行する。続くステップＳ４１４ではテスト演算部２２は、ループ開始要素Ｆにおいて停止したプログラムＰ１のメモリダンプを取得してステップＳ４０５に進む。以上が図１１の説明である。
　図１２は、図１１におけるステップＳ４０２において否定判断されると実行される処理を示すフローチャートである。ステップＳ４０２において否定判断されると実行されるステップＳ５０１ではテスト演算部２２は、エリアテーブルＴ１００のＴ１０８の欄の情報を読み込む。続くステップＳ５０２ではテスト演算部２２は、オペレータによる有向グラフに関する追加要求を読み込む。続くステップＳ５０３ではテスト演算部２２は、ステップＳ５０２において読み込んだ追加要求に応じて有向グラフを加工する。
　ステップＳ５０２～Ｓ５０３における第１の具体例は、マクロタスクの実行順番が特定、より具体的には「ＭＴ１７」が３番目に実行される実行順番だけに限定されることである。第２の具体例は、オペレータから指定されたマクロタスクを指定された位置に追加することである。
　続くステップＳ５０４ではテスト演算部２２は、ステップＳ５０３において加工された有向グラフＤ１から全ての経路を抽出する。続くステップＳ５０５ではテスト演算部２２は、それぞれの経路に対応するバイナリＰＢｉを作成し、丸囲みのＥを経由して図１３に進む。
　図１３は、図１２におけるステップＳ５０５の後に実行される処理を示すフローチャートである。ステップＳ５０５の次に実行されるステップＳ５０６ではテスト演算部２２は、メモリダンプを使用するか否かを判断する。テスト演算部２２は、メモリダンプを使用すると判断する場合はステップＳ５０７に進み、メモリダンプを使用しないと判断する場合はステップＳ５１３に進む。
　ステップＳ５０７ではテスト演算部２２は、エリアテーブルＴ１００のＴ１０６の欄からメモリダンプを取得してステップＳ５０８に進む。ステップＳ５０８ではテスト演算部２２は、ステップＳ５０７において取得したメモリダンプを用いてバイナリＰＢｉを初期化する。続くステップＳ５０９ではテスト演算部２２は、必要に応じて入力を操作する。この操作はたとえばメモリの値を書き換えることである。続くステップＳ５１０ではテスト演算部２２は、バイナリＰＢＩを実行する。続くステップＳ５１１ではテスト演算部２２は、ステップＳ５１０において実行したバイナリＰＢＩの実行結果を確認する。
　続くステップＳ５１２ではテスト演算部２２は、実行すべきバイナリＰＢＩがまだ存在するか否かを判断する。テスト演算部２２は、実行すべきバイナリＰＢＩがまだ存在すると判断する場合はステップＳ５０８に戻り、実行すべきバイナリＰＢＩが存在しないと判断する場合は図１３に示す処理を終了する。
　ステップＳ５０６において否定判断されると実行されるステップＳ５１３ではテスト演算部２２は、エリアテーブルＴ１００におけるＴ１０４の欄に記載されたマクロタスクを読み取り、要素Ｅとする。続くステップＳ５１４ではテスト演算部２２は、要素ＥにおいてプログラムＰ１が停止するように設定する。続くステップＳ５１５ではテスト演算部２２は、プログラムＰ１を実行する。続くステップＳ５１６ではテスト演算部２２は、要素Ｅにおいて停止したプログラムＰ１のメモリダンプを取得してステップＳ５０８に進む。以上が図１３の処理である。
（プログラムテストの動作例）
　以下ではプログラムテストの複数の動作例を説明する。ただし以下では動作の概略を説明するにとどめ、詳細な説明は省略する。また、ヒートランの有無、およびメモリダンプの使用の有無は、動作例ごとにあらかじめオペレータから指示されている。以下に説明する動作例では動作主体の記載を省略するが、動作主体は全てテスト演算部２２である。
（プログラムテストの動作例１）
　プログラムテストの動作例１を説明する。この動作例１では、ヒートランを行わず、メモリダンプを使用しない。動作例１では、ヒートランを行わないのでステップＳ４０２において否定判断し、丸囲みのＤを経由して図１２のステップＳ５０１に進む。そしてステップＳ５０１～Ｓ５０５を実行し、丸囲みのＥを経由して図１３のステップＳ５０６に進む。ステップＳ５０６では、メモリダンプを使用しないので否定判断してステップＳ５１３に進む。
　ステップＳ５１３～Ｓ５１６では、エリアテーブルＴ１００の開始タスクＴ１０４の欄を読み取り要素Ｆとし、プログラムＰ１が要素Ｆに達した際のメモリダンプを取得する。ステップＳ５０８～Ｓ５１１ではＳ５１６において取得したメモリダンプを用いてバイナリＰＢｉを初期化して実行する。実行すべきバイナリＰＢｉは、ステップＳ５０４～Ｓ５０５において有向グラフの全ての経路に対応して作成され、その全てを実行するまではステップＳ５０８～Ｓ５１１の処理が繰り返される。
（プログラムテストの動作例２）
　プログラムテストの動作例２を説明する。この動作例２では、ヒートランを行わず、メモリダンプを使用する。動作例２は、図１３に達するまでは動作例１と同様なのでステップＳ５０６までの処理の説明は省略する。ステップＳ５０６ではメモリダンプを使用するので肯定判断し、ステップＳ５０７においてエリアテーブルＴ１００の開始点ダンプＴ１０６の欄からメモリダンプを取得する。ステップＳ５０８以降の処理は、動作例１と同様なので説明を省略する。
（プログラムテストの動作例３）
　プログラムテストの第３の動作例を説明する。この第３の動作例では、ヒートランを行ない、メモリダンプを使用しない。動作例３では、ヒートランを行なうのでステップＳ４０２において肯定判断し、メモリダンプを使用しないのでステップＳ４０３では否定判断してステップＳ４１０に進む。
　ステップＳ４１０～Ｓ４１４では、プログラムＰ１を読み込み、エリアテーブルＴ１００の開始タスクＴ１０４の欄を読み取って要素Ｆとして、プログラムＰ１が要素Ｆに達した際のメモリダンプを取得する。続くステップＳ４０５～Ｓ０６では、エリアテーブルＴ１００から並列化したバイナリＢｉを取得し、メモリダンプを使用してバイナリＢｉを初期化する。ステップＳ４０７では必要な改変を加えてからバイナリＢｉを実行し、その実行結果が所望の閾値に達するまでＳ４０７における改変を変更しながら繰り返し実行する。そして所望の閾値に達するとテストを終了する。
（プログラムテストの動作例４）
　プログラムテストの第４の動作例を説明する。この第４の動作例では、ヒートランを行ない、メモリダンプを使用する。動作例４では、ヒートランを行なうのでステップＳ４０２において肯定判断し、メモリダンプを使用するのでステップＳ４０３では肯定判断してステップＳ４０４に進む。ステップＳ４０４ではエリアテーブルＴ１００からメモリダンプを読み込んでステップＳ４０５に進む。ステップＳ４０５以降の処理は、動作例３と同様なので説明を省略する。
　上述した第１の実施の形態によれば、次の作用効果が得られる。
（１）演算装置１が実行するテスト方法は、実行される順番が複数とおり存在し得る複数のマクロタスクを含むプログラムをコンピュータである演算装置１がテストするテスト方法である。この方法は、複数のマクロタスクのいずれかを注目点に設定することと（図６のＳ１０３）、注目点Ｘに影響を与えるマクロタスクの集合である先祖リストＣ１を特定すること（図６のＳ１０４）と、先祖リストＣ１に含まれるマクロタスクを、並列化に寄与しない非並列群および並列化に寄与する並列寄与群に分別すること（構造解析処理）と、並列寄与群についてテストパタンを複数生成すること（図１２のＳ５０１～Ｓ５０４）と、非並列群に属するマクロタスクを実行して得られた結果を用いて、複数のテストパタンを実行することと（図１１のＳ４０６～Ｓ４０８、図１３のＳ５０８～Ｓ５１０）、を含む。そのため、実行される順番が複数とおり存在し得る複数のマクロタスクを含むプログラムＰ１のテストにおいて、注目点Ｘに設定された特定のマクロタスクを対象としたテストが効率的に実行できる。
（２）非並列群に属するマクロタスクを実行して得られた結果とは、マクロタスクを実行するコンピュータのメモリのダンプであり、１つのダンプを用いて、複数のテストパタンを実行する（図１１のＳ４１０：ＮＯのループ、図１３のＳ５１２：ＹＥＳのループ）。そのため、同一の処理を何度も実行する代わりにメモリダンプを利用するので、複数のテストパタンを実行する時間を短縮できる。
（３）演算装置１が実行するテスト方法は、生成されたテストパタンをオペレータの指令に基づき修正することを含む（図１２のＳ５０２～Ｓ５０３）。そのため、自動生成されたテストパタンだけでなく、オペレータが気になる修正を任意に加えることができる。
（４）演算装置１が実行するテスト方法は、プログラムを実行してエラーが発生したマクロタスクを注目点Ｘに設定する（図６のＳ１０３）。そのため、オペレータによる指定を必須とせず、テスト全体を自動で実行できる。
　上述した各実施の形態および変形例において、機能ブロックの構成は一例に過ぎない。別々の機能ブロックとして示したいくつかの機能構成を一体に構成してもよいし、１つの機能ブロック図で表した構成を２以上の機能に分割してもよい。また各機能ブロックが有する機能の一部を他の機能ブロックが備える構成としてもよい。
　上述した各実施の形態および変形例において、演算装置１が実行するプログラムはＲＯＭ３に格納されるとしたが、プログラムは記憶部５に格納されていてもよい。また、演算装置は、必要なときに外部インタフェース６が利用可能な媒体を介して、他の装置からプログラムが読み込まれてもよい。ここで媒体とは、例えば入出力インタフェースに着脱可能な記憶媒体、または通信媒体、すなわち有線、無線、光などのネットワーク、または当該ネットワークを伝搬する搬送波やディジタル信号、を指す。また、プログラムにより実現される機能の一部または全部がハードウエア回路やＦＰＧＡにより実現されてもよい。
　上述した各実施の形態および変形例は、それぞれ組み合わせてもよい。上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
１…演算装置
５…記憶部
２１…入出力部
２２…テスト演算部
２３…プログラム実行部
Ｄ１…有向グラフ
Ｑ…キュー
Ｓ１…第１スタック
Ｓ２…第２スタック
Ｔ１００…エリアテーブル
 

Claims (5)

  1. 　実行される順番が複数とおり存在し得る複数のマクロタスクを含むプログラムをコンピュータがテストするテスト方法であって、
    　前記複数のマクロタスクのいずれかを注目タスクに設定することと、
    　前記注目タスクに影響を与える前記マクロタスクの集合である先祖リストを特定することと、
    　前記先祖リストに含まれる前記マクロタスクを、並列化に寄与しない非並列群および並列化に寄与する並列寄与群に分別することと、
    　前記並列寄与群についてテストパタンを複数生成することと、
    　前記非並列群に属する前記マクロタスクを実行して得られた結果を用いて、前記複数の前記テストパタンを実行することと、を含むテスト方法。
  2. 　請求項１に記載のテスト方法において、
    　前記非並列群に属する前記マクロタスクを実行して得られた結果とは、前記マクロタスクを実行するコンピュータのメモリのダンプであり、
    　１つの前記ダンプを用いて、前記複数のテストパタンを実行する、テスト方法。
  3. 　請求項１に記載のテスト方法において、
    　生成された前記テストパタンをオペレータの指令に基づき修正することをさらに含む、テスト方法。
  4. 　請求項１に記載のテスト方法において、
    　前記プログラムを実行してエラーが発生した前記マクロタスクを前記注目タスクに設定する、テスト方法。
  5. 　実行される順番が複数とおり存在し得る複数のマクロタスクを含むプログラムを格納する記憶部と、
    　前記複数のマクロタスクのいずれかを注目タスクに設定し、前記注目タスクに影響を与える前記マクロタスクの集合である先祖リストを特定し、前記先祖リストに含まれる前記マクロタスクを、並列化に寄与しない非並列群および並列化に寄与する並列寄与群に分別し、前記並列寄与群についてテストパタンを複数生成するテスト演算部と、
    　前記非並列群に属する前記マクロタスクを実行して得られた結果を用いて、前記複数の前記テストパタンを実行するプログラム実行部と、を含む演算装置。
     
PCT/JP2021/025689 2020-07-21 2021-07-07 テスト方法、演算装置 Ceased WO2022019124A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-124296 2020-07-21
JP2020124296A JP7493405B2 (ja) 2020-07-21 2020-07-21 テスト方法、演算装置

Publications (1)

Publication Number Publication Date
WO2022019124A1 true WO2022019124A1 (ja) 2022-01-27

Family

ID=79728737

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/025689 Ceased WO2022019124A1 (ja) 2020-07-21 2021-07-07 テスト方法、演算装置

Country Status (2)

Country Link
JP (1) JP7493405B2 (ja)
WO (1) WO2022019124A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11120030A (ja) * 1997-10-21 1999-04-30 Toshiba Corp プログラムのテスト装置及び方法並びにプログラムのテスト用ソフトウェアを記録した記録媒体
WO2018037787A1 (ja) * 2016-08-22 2018-03-01 日立オートモティブシステムズ株式会社 テスト項目生成方法、演算装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11120030A (ja) * 1997-10-21 1999-04-30 Toshiba Corp プログラムのテスト装置及び方法並びにプログラムのテスト用ソフトウェアを記録した記録媒体
WO2018037787A1 (ja) * 2016-08-22 2018-03-01 日立オートモティブシステムズ株式会社 テスト項目生成方法、演算装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HONDA, HIROKI ET AL.: "Coarse grain parallelism detection scheme of a Fortran program", IEICE TRANSACTIONS D., vol. J73- Dl, no. 12, 25 December 1990 (1990-12-25), pages 951 - 960 *

Also Published As

Publication number Publication date
JP7493405B2 (ja) 2024-05-31
JP2022020981A (ja) 2022-02-02

Similar Documents

Publication Publication Date Title
Smith et al. Phylogenetic inference using generative adversarial networks
Sibieude et al. Fast screening of covariates in population models empowered by machine learning
Behr et al. MITIE: Simultaneous RNA-Seq-based transcript identification and quantification in multiple samples
Quang et al. EXTREME: an online EM algorithm for motif discovery
AU2001243500A1 (en) Method, process and system for optimized outcome driven workflow synthesis and reduction
Ismail et al. Development of a genetic algorithm and NONMEM workbench for automating and improving population pharmacokinetic/pharmacodynamic model selection
Sherman et al. A computational framework for analyzing stochasticity in gene expression
WO2013085887A1 (en) Automatic modularization of source code
US20240331803A1 (en) System and method to improve clinical decision making based on genomic profiles by leveraging 3d protein structures to learn genomic latent representations
Pissis MoTeX-II: structured MoTif eXtraction from large-scale datasets
Krüger et al. decompTumor2Sig: identification of mutational signatures active in individual tumors
Swiercz Hyper-heuristics and metaheuristics for selected bio-inspired combinatorial optimization problems
EP2013725A2 (en) Distribution of parallel operations
JP2022020981A (ja) テスト方法、演算装置
Ecker et al. Scheduling tasks on a flexible manufacturing machine to minimize tool change delays
CN112204526A (zh) 用于配置自动化系统的方法
CN112270959A (zh) 基于共享内存的基因分析方法、装置和计算机设备
JP2013161219A (ja) コード生成装置、及びコード生成プログラム
da Silva et al. Integrating Model-Driven Development Practices into Agile Process: Analyzing and Evaluating Software Evolution Aspects.
WO2023209983A1 (ja) パラメータ生成装置、システム、方法およびプログラム
Hazelhurst Algorithms for clustering expressed sequence tags: the wcd tool: reviewed article
JP3422478B2 (ja) プログラム作成装置、及び、プログラム作成方法
Li et al. Efficiency, accuracy and robustness of probability generating function based parameter inference method for stochastic biochemical reactions
Wu et al. PaRS: Parallel and near-optimal grid-based cell sizing for library-based design
Yang et al. Cloud accelerated alignment and assembly of full-length single-cell RNA-seq data using Falco

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21845775

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21845775

Country of ref document: EP

Kind code of ref document: A1