WO2021240982A1 - Semiconductor device, method for manufacturing same, and electronic apparatus - Google Patents

Semiconductor device, method for manufacturing same, and electronic apparatus Download PDF

Info

Publication number
WO2021240982A1
WO2021240982A1 PCT/JP2021/013278 JP2021013278W WO2021240982A1 WO 2021240982 A1 WO2021240982 A1 WO 2021240982A1 JP 2021013278 W JP2021013278 W JP 2021013278W WO 2021240982 A1 WO2021240982 A1 WO 2021240982A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
wiring layer
wiring
semiconductor
substrate
Prior art date
Application number
PCT/JP2021/013278
Other languages
French (fr)
Japanese (ja)
Inventor
良平 金澤
和樹 佐藤
宏行 山田
雄太 籾内
誠 明戸
謙介 松藤
裕一 荒井
淳人 安井
秀樹 野田
利治 鬼頭
拓馬 八木
良 糸谷
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2021240982A1 publication Critical patent/WO2021240982A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Provided are a semiconductor device having an improved heat-dissipating effect and reduced processing cost, a method for manufacturing the same, and an electronic apparatus equipped with the semiconductor device.　Provided is a semiconductor device comprising: a first semiconductor substrate having one surface with an opening hole formed therein and another surface with a first wiring layer formed thereon; a second semiconductor substrate configured inside the opening hole and having a second wiring layer formed on a surface thereof opposing a bottom surface of the opening hole; and a wire electrically connecting the first wiring layer and the second wiring layer.

Description

半導体装置とその製造方法、及び電子機器Semiconductor devices, their manufacturing methods, and electronic devices
　本技術は、半導体装置とその製造方法、及び電子機器に関する。 This technology relates to semiconductor devices, their manufacturing methods, and electronic devices.
　半導体装置の製造プロセスにおいて、個片化された半導体チップが基板（ウェハ）に張り合わされるチップオンウェハ（ＣｏＷ：Chip on Wafer）工程が行われている。このＣｏＷ工程の後に、半導体装置をごみや水分などから保護するために、半導体装置を樹脂材料で封止する封止工程が行われることがある。このとき、半導体チップのサイズが基板より小さいため、前記半導体チップの周囲に樹脂材料が存在することとなる。 In the manufacturing process of semiconductor devices, a chip-on-wafer (CoW: Chip on Wafer) process is performed in which individualized semiconductor chips are bonded to a substrate (wafer). After this CoW step, a sealing step of sealing the semiconductor device with a resin material may be performed in order to protect the semiconductor device from dust, moisture, and the like. At this time, since the size of the semiconductor chip is smaller than that of the substrate, the resin material is present around the semiconductor chip.
　この半導体装置が使用されるとき、基板が備える配線層に熱が生じる。そのため熱伝導率が低い樹脂材料が用いられると、放熱特性が悪くなるという問題がある。 When this semiconductor device is used, heat is generated in the wiring layer provided on the substrate. Therefore, if a resin material having a low thermal conductivity is used, there is a problem that the heat dissipation characteristics deteriorate.
　この問題を解決するために、例えば特許文献１では、半導体チップと共にダミーチップが実装されることにより放熱効果を果たすことが説明されている。 In order to solve this problem, for example, Patent Document 1 explains that a dummy chip is mounted together with a semiconductor chip to achieve a heat dissipation effect.
特開２０１９－０６８０４９号公報Japanese Unexamined Patent Publication No. 2019-068049
　しかし、例えば特許文献１で説明されているような製造プロセスでは、基板ごとに複数のダミーチップを実装する必要があるため、プロセスコストが増大するという問題がある。 However, in the manufacturing process as described in Patent Document 1, for example, since it is necessary to mount a plurality of dummy chips for each substrate, there is a problem that the process cost increases.
　そこで、本技術は放熱効果を向上しつつプロセスコストを低減する半導体装置とその製造方法、及び前記半導体装置を備える電子機器を提供することを主目的とする。 Therefore, the main purpose of this technology is to provide a semiconductor device that reduces the process cost while improving the heat dissipation effect, a manufacturing method thereof, and an electronic device equipped with the semiconductor device.
　本開示に係る技術（本技術）は、一方の面に開口穴が形成されており、他方の面に第１の配線層が形成されている第１の半導体基板と、前記開口穴の内部に構成されており、前記開口穴の底面に対向する面に第２の配線層が形成されている第２の半導体基板と、前記第１の配線層と前記第２の配線層とを電気的に接続する配線と、を含む半導体装置を提供する。
　前記第１の配線層が、撮像素子により生成される画素信号を処理する第１の信号処理回路を含んでよい。
　前記第１の信号処理回路が、メモリ回路及びロジック回路を含んでよい。
　前記第２の配線層が、撮像素子により生成される画素信号を処理する第２の信号処理回路を含んでよい。
　前記第２の信号処理回路が、メモリ回路及びロジック回路を含んでよい。
　前記第１の配線層が含む信号処理回路のテクノロジーノードと、前記第２の配線層が含む信号処理回路のテクノロジーノードと、が異なってよい。
　前記第２の配線層が含む信号処理回路の最小配線幅が、前記第１の配線層が含む信号処理回路の最小配線幅よりも微細であってよい。
　前記配線が、Ｃｕ電極の直接接合により電気的に接続してよい。
　前記配線が、スルービアを介して電気的に接続してよい。
　前記配線が、導電性バンプを介して電気的に接続してもよい。
　少なくとも２つの基板が積層されて構成されており、前記少なくとも２つの基板のうち、少なくとも１つの基板が、前記第２の半導体基板を含んでよい。
　前記開口穴が、樹脂材料で封止されていてよい。
　前記樹脂材料が、絶縁性を有し、前記第２の配線層に含まれる配線間絶縁膜より熱伝導率が高くてよい。
　前記樹脂材料が、絶縁性を有し、前記第２の配線層に含まれる配線間絶縁膜より誘電率が低くてよい。
　前記樹脂材料が、エポキシ樹脂及びシリコン樹脂のいずれか１種であってよい。
　前記開口穴の底面と、前記第２の配線層と、の間に封止される前記樹脂材料が、絶縁性を有し、前記第２の配線層に含まれる配線間絶縁膜より誘電率が低く、前記開口穴の側面と、前記第２の配線層及び前記第２の半導体基板と、の間に封止される前記樹脂材料が、前記第２の配線層に含まれる配線間絶縁膜より熱伝導率が高くてよい。
　前記半導体装置が、一方の面に複数の前記開口穴が形成されており、他方の面に前記第１の配線層が形成されている前記第１の半導体基板と、前記複数の開口穴のそれぞれの内部に構成されており、前記開口穴の底面に対向する面に前記第２の配線層が形成されている複数の前記第２の半導体基板と、前記第１の配線層と複数の前記第２の配線層のそれぞれとを電気的に接続する複数の前記配線と、を含んでよい。
　また、本技術は、前記半導体装置を備える電子機器を提供する。
　また、本技術は、一方の面に開口穴が形成されており、他方の面に第１の配線層が形成されている第１の半導体基板と、前記開口穴の内部に構成されており、前記開口穴の底面に対向する面に第２の配線層が形成されている第２の半導体基板と、前記第１の配線層と前記第２の配線層とを電気的に接続する配線と、を含む半導体装置の製造方法であって、半導体プロセスにより形成された前記第１の配線層と、半導体プロセスにより形成された前記第２の配線層と、が前記配線により電気的に接続された後、個片化される、半導体装置の製造方法を提供する。 In the technique according to the present disclosure (the present technique), an opening hole is formed on one surface, and a first wiring layer is formed on the other surface, and inside the first semiconductor substrate and the opening hole. The second semiconductor substrate, which is configured and has a second wiring layer formed on a surface facing the bottom surface of the opening hole, and the first wiring layer and the second wiring layer are electrically connected to each other. Provided are a semiconductor device including wiring to be connected.
The first wiring layer may include a first signal processing circuit that processes a pixel signal generated by an image pickup device.
The first signal processing circuit may include a memory circuit and a logic circuit.
The second wiring layer may include a second signal processing circuit that processes a pixel signal generated by the image pickup device.
The second signal processing circuit may include a memory circuit and a logic circuit.
The technology node of the signal processing circuit included in the first wiring layer and the technology node of the signal processing circuit included in the second wiring layer may be different.
The minimum wiring width of the signal processing circuit included in the second wiring layer may be finer than the minimum wiring width of the signal processing circuit included in the first wiring layer.
The wiring may be electrically connected by direct bonding of Cu electrodes.
The wiring may be electrically connected via a through via.
The wiring may be electrically connected via conductive bumps.
At least two substrates are laminated, and at least one of the at least two substrates may include the second semiconductor substrate.
The opening hole may be sealed with a resin material.
The resin material may have insulating properties and may have a higher thermal conductivity than the interwiring insulating film contained in the second wiring layer.
The resin material may have insulating properties and may have a lower dielectric constant than the interwiring insulating film contained in the second wiring layer.
The resin material may be any one of an epoxy resin and a silicon resin.
The resin material sealed between the bottom surface of the opening hole and the second wiring layer has an insulating property, and has a dielectric constant higher than that of the inter-wiring insulating film contained in the second wiring layer. The resin material, which is low and is sealed between the side surface of the opening hole and the second wiring layer and the second semiconductor substrate, is lower than the inter-wiring insulating film contained in the second wiring layer. The thermal conductivity may be high.
The semiconductor device has the first semiconductor substrate having a plurality of the opening holes formed on one surface and the first wiring layer formed on the other surface, and the plurality of opening holes, respectively. A plurality of the second semiconductor substrates in which the second wiring layer is formed on a surface facing the bottom surface of the opening hole, the first wiring layer, and the plurality of the first wiring layers. A plurality of the wirings that electrically connect to each of the two wiring layers may be included.
The present technology also provides an electronic device including the semiconductor device.
Further, the present technology is configured in a first semiconductor substrate in which an opening hole is formed on one surface and a first wiring layer is formed on the other surface, and inside the opening hole. A second semiconductor substrate in which a second wiring layer is formed on a surface facing the bottom surface of the opening hole, a wiring that electrically connects the first wiring layer and the second wiring layer, and a wiring. A method for manufacturing a semiconductor device including the above, wherein the first wiring layer formed by a semiconductor process and the second wiring layer formed by a semiconductor process are electrically connected by the wiring. , Provide a method for manufacturing a semiconductor device, which is fragmented.
本技術の第１の実施形態に係る半導体装置１００の構成を示す模式断面図である。It is a schematic sectional drawing which shows the structure of the semiconductor device 100 which concerns on 1st Embodiment of this technique. 本技術の第１の実施形態に係る半導体装置１００の構成を示す模式断面図である。It is a schematic sectional drawing which shows the structure of the semiconductor device 100 which concerns on 1st Embodiment of this technique. 本技術の第２の実施形態に係る半導体装置２００の構成を示す模式断面図である。It is a schematic sectional drawing which shows the structure of the semiconductor device 200 which concerns on 2nd Embodiment of this technique. 本技術の一実施形態に係る半導体装置の製造プロセスの概要を説明するための模式斜視図である。It is a schematic perspective view for demonstrating the outline of the manufacturing process of the semiconductor device which concerns on one Embodiment of this technique. 本技術の一実施形態に係る半導体装置の製造プロセスを示すフローチャートである。It is a flowchart which shows the manufacturing process of the semiconductor device which concerns on one Embodiment of this technique. 本技術の第２の実施形態に係る半導体装置２００の構成を示す模式断面図である。It is a schematic sectional drawing which shows the structure of the semiconductor device 200 which concerns on 2nd Embodiment of this technique. 本技術の第２の実施形態に係る半導体装置２００の構成を示す模式断面図である。It is a schematic sectional drawing which shows the structure of the semiconductor device 200 which concerns on 2nd Embodiment of this technique. 本技術の第３の実施形態に係る半導体装置３００の構成を示す模式断面図である。It is a schematic sectional drawing which shows the structure of the semiconductor device 300 which concerns on 3rd Embodiment of this technique. 本技術の第４の実施形態に係る半導体装置４００の構成を示す模式断面図である。It is a schematic sectional drawing which shows the structure of the semiconductor device 400 which concerns on 4th Embodiment of this technique. 本技術の第５の実施形態に係る半導体装置５００の構成を示す模式断面図である。It is a schematic sectional drawing which shows the structure of the semiconductor device 500 which concerns on 5th Embodiment of this technique. 半導体装置の比較例について説明するための模式断面図である。It is a schematic cross-sectional view for demonstrating the comparative example of a semiconductor device. 本技術の第６の実施形態に係る半導体装置６００の構成を示す模式断面図である。It is a schematic sectional drawing which shows the structure of the semiconductor device 600 which concerns on 6th Embodiment of this technique. 本技術の一実施形態に係る半導体装置の使用例を示す図である。It is a figure which shows the use example of the semiconductor device which concerns on one Embodiment of this technique. 本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。It is a block diagram which shows the structural example of the image pickup apparatus as an electronic device to which this technology is applied. 本技術の一実施形態に係る半導体装置が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。It is a figure which shows an example of the schematic structure of the endoscopic surgery system to which the semiconductor device which concerns on one Embodiment of this technique can be applied. カメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。It is a block diagram which shows an example of the functional structure of a camera head 11102 and CCU11201. 本技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。It is a block diagram which shows the schematic configuration example of the vehicle control system which is an example of the mobile body control system to which this technique can be applied. 撮像部１２０３１の設置位置の例を示す図である。It is a figure which shows the example of the installation position of the image pickup unit 12031. 本技術の第７の実施形態に係る半導体装置８００の製造プロセスを示す図である。It is a figure which shows the manufacturing process of the semiconductor device 800 which concerns on 7th Embodiment of this technique. 本技術の第７の実施形態に係る半導体装置８００の製造プロセスを示す図である。It is a figure which shows the manufacturing process of the semiconductor device 800 which concerns on 7th Embodiment of this technique. 半導体装置の比較例について説明するための模式断面図である。It is a schematic cross-sectional view for demonstrating the comparative example of a semiconductor device. 半導体装置の比較例について説明するための模式断面図である。It is a schematic cross-sectional view for demonstrating the comparative example of a semiconductor device. 半導体装置の比較例の製造プロセスの概要を説明するための模式斜視図である。It is a schematic perspective view for demonstrating the outline of the manufacturing process of the comparative example of a semiconductor device. 半導体装置の比較例の製造プロセスを示すフローチャートである。It is a flowchart which shows the manufacturing process of the comparative example of a semiconductor device.
　以下、本技術を実施するための好適な形態について説明する。以下に説明する実施形態は、本技術の代表的な実施形態の一例を示したものであり、これにより本技術の範囲が狭く解釈されることはない。なお、特に断りがない限り、図面において、「上」とは図中の上方向又は上側を意味し、「下」とは、図中の下方向又は下側を意味し、「左」とは図中の左方向又は左側を意味し、「右」とは図中の右方向又は右側を意味する。また、図面については、同一又は同等の要素又は部材には同一の符号を付し、重複する説明は省略する。 Hereinafter, a suitable mode for carrying out this technology will be described. The embodiments described below show an example of a typical embodiment of the present technology, and the scope of the present technology is not narrowly interpreted by this. Unless otherwise specified, in the drawings, "upper" means the upper direction or the upper side in the drawing, "lower" means the lower direction or the lower side in the drawing, and "left" means. It means the left direction or the left side in the figure, and "right" means the right direction or the right side in the figure. In addition, in the drawings, the same or equivalent elements or members are designated by the same reference numerals, and duplicate description will be omitted.
　以下の実施の形態の説明において、略平行、略直交のような「略」を伴った表現が、用いられる場合がある。例えば、略平行とは、完全に平行であることを意味するだけでなく、実質的に平行である、すなわち、例えば数％程度の差異を含むことも意味する。他の「略」を伴った表現についても同様である。また、各図は模式図であり、必ずしも厳密に図示されたものではない。 In the following description of the embodiment, expressions with "abbreviations" such as substantially parallel and substantially orthogonal may be used. For example, substantially parallel means not only completely parallel, but also substantially parallel, that is, including a difference of, for example, about several percent. The same applies to other expressions with "abbreviations". Further, each figure is a schematic view and is not necessarily exactly shown.
　本技術の説明は以下の順序で行う。
　１．比較例の概要
　２．本技術の第１の実施形態（半導体装置の例１）
　３．本技術の第２の実施形態（半導体装置の例２）
　４．本技術の第３の実施形態（半導体装置の例３）
　５．本技術の第４の実施形態（半導体装置の例４）
　６．本技術の第５の実施形態（半導体装置の例５）
　７．本技術の第６の実施形態（半導体装置の例６）
　８．本技術の第７の実施形態（電子機器の例）
　９．本技術を適用した半導体装置の使用例
　１０．本技術を適用した半導体装置の適用例
　１１．本技術の第８の実施形態（半導体装置の製造方法） The present technology will be described in the following order.
1. 1. Outline of comparative example 2. First Embodiment of the present technology (Example 1 of a semiconductor device)
3. 3. Second Embodiment of the present technology (Example 2 of semiconductor device)
4. Third Embodiment of the present technology (Example 3 of semiconductor device)
5. Fourth Embodiment of the present technology (Example 4 of a semiconductor device)
6. Fifth Embodiment of the present technology (Example 5 of semiconductor device)
7. Sixth Embodiment of the present technology (Example 6 of a semiconductor device)
8. Seventh Embodiment of this technology (example of electronic device)
9. Example of use of semiconductor device to which this technology is applied 10. Application example of semiconductor device to which this technology is applied 11. Eighth Embodiment of the present technology (manufacturing method of semiconductor device)
［１．比較例の概要］
　本技術は、放熱効果を向上しつつプロセスコストを低減するものである。 [1. Overview of comparative example]
This technology reduces the process cost while improving the heat dissipation effect.
　ここで、本技術の説明にあたり、比較例とその問題点について図２０及び２１を参照しつつ説明する。図２０及び２１は、半導体装置の比較例について説明するための模式断面図である。なお、ここでは比較例として複数の基板が積層されて構成されている半導体装置の実施例について説明するが、本技術に係る半導体装置の構成は積層構造に限られない。本技術は例えば単層構造の半導体装置に用いられてもよい。 Here, in explaining the present technology, comparative examples and their problems will be described with reference to FIGS. 20 and 21. 20 and 21 are schematic cross-sectional views for explaining a comparative example of a semiconductor device. Although an embodiment of a semiconductor device in which a plurality of substrates are laminated is described here as a comparative example, the configuration of the semiconductor device according to the present technology is not limited to the laminated structure. This technique may be used, for example, in a semiconductor device having a single layer structure.
　図２０に示されるとおり、半導体装置９００は、複数の基板９１～９３が積層されて構成されている。第１の基板９１（ウェハ）及び第２の基板（半導体チップ）９２がＣｏＷ技術により張り合わされている。第１の基板９１及び第３の基板（ウェハ）９３がウェハオンウェハ（ＷｏＷ：Wafer on Wafer）技術により張り合わされている。 As shown in FIG. 20, the semiconductor device 900 is configured by laminating a plurality of substrates 91 to 93. The first substrate 91 (wafer) and the second substrate (semiconductor chip) 92 are bonded together by CoW technology. The first substrate 91 and the third substrate (wafer) 93 are bonded together by a wafer-on-wafer (WoW: Wafer on Wafer) technique.
　第１の基板９１が備える半導体基板９１１と、第２の基板９２が備える第２の配線層９２２と、が対向するように配置されている。第１の基板９１が備える第１の配線層９１２と、第２の配線層９２２と、がスルービア９４１及び導電性バンプ９４２などを介して電気的に接続されている。 The semiconductor substrate 911 included in the first substrate 91 and the second wiring layer 922 included in the second substrate 92 are arranged so as to face each other. The first wiring layer 912 and the second wiring layer 922 included in the first substrate 91 are electrically connected to each other via a through via 941 and a conductive bump 942.
　第２の基板９２のサイズが第１の基板９１より小さいため、第２の基板９２の周囲に樹脂材料によって封止部９５が形成されている。 Since the size of the second substrate 92 is smaller than that of the first substrate 91, the sealing portion 95 is formed around the second substrate 92 by the resin material.
　第１の基板９１が備える第１の配線層９１２と、第３の基板９３が備える第３の配線層９３２と、が対向するように配置されて接合され、Ｃｕ（銅）電極９４３の直接接合などにより電気的に接続されている。 The first wiring layer 912 included in the first substrate 91 and the third wiring layer 932 included in the third substrate 93 are arranged and bonded so as to face each other, and the Cu (copper) electrode 943 is directly bonded. It is electrically connected by such means.
　この半導体装置９００が使用されるとき、例えば信号処理回路などを含む第１の配線層９１２及び第３の配線層９３２に熱が生じる。そのため、熱伝導率が低い樹脂材料が封止部９５に用いられると、放熱特性が悪くなるという問題が生じる。 When this semiconductor device 900 is used, heat is generated in the first wiring layer 912 and the third wiring layer 932 including, for example, a signal processing circuit. Therefore, if a resin material having a low thermal conductivity is used for the sealing portion 95, there arises a problem that the heat dissipation characteristics deteriorate.
　また、第１の基板９１及び第３の基板９３と、封止部９５と、の熱膨張率が異なることにより、半導体装置９００に反りが生じるという問題も生じる。 Further, there is a problem that the semiconductor device 900 is warped due to the difference in the coefficient of thermal expansion between the first substrate 91 and the third substrate 93 and the sealing portion 95.
　この２つの問題は、第２の基板９２のサイズが第１の基板９１より小さければ小さいほど生じやすくなる。これでは、小型でありつつ多くの機能を有する半導体装置が希求されている社会的ニーズに応えることが難しい。 These two problems are more likely to occur as the size of the second substrate 92 is smaller than that of the first substrate 91. This makes it difficult to meet the social needs for semiconductor devices that are small in size but have many functions.
　この問題について解決するため、例えば特許文献１などにおいて、ダミーチップが用いられることがある。図２１に示されるとおり、第２の基板９２のサイズが第１の基板９１に比べて相対的に小さい場合に、ダミーチップ９６が封止部９５の内部に配置されている。ダミーチップ９６は接着層９７を介して半導体基板９１１と接着される。このことにより、放熱効果が向上すると説明されている。 In order to solve this problem, a dummy chip may be used, for example, in Patent Document 1. As shown in FIG. 21, when the size of the second substrate 92 is relatively smaller than that of the first substrate 91, the dummy chip 96 is arranged inside the sealing portion 95. The dummy chip 96 is adhered to the semiconductor substrate 911 via the adhesive layer 97. It is explained that this improves the heat dissipation effect.
　しかし、この実施例では、基板ごとにダミーチップ９６を張り合わせる必要があるため、プロセスコストが増大するという問題がある。このことについて図２２及び２３を参照しつつ説明する。図２２は、半導体装置の比較例の製造プロセスの概要を説明するための模式斜視図である。図２３は、半導体装置の比較例の製造プロセスを示すフローチャートである。 However, in this embodiment, since it is necessary to bond the dummy chips 96 to each substrate, there is a problem that the process cost increases. This will be described with reference to FIGS. 22 and 23. FIG. 22 is a schematic perspective view for explaining an outline of a manufacturing process of a comparative example of a semiconductor device. FIG. 23 is a flowchart showing a manufacturing process of a comparative example of a semiconductor device.
　半導体装置の製造プロセスを説明する。まず、ステップＳ９１において、個片化される前の第１の基板９１及び第３の基板９３が、ＷｏＷ技術により張り合わされる。第１の基板９１が備える第１の配線層９１２と、第３の基板９３が備える第３の配線層９３２と、が対向するように配置されて接合され、Ｃｕ電極の直接接合などにより電気的に接続される。 Explain the manufacturing process of semiconductor devices. First, in step S91, the first substrate 91 and the third substrate 93 before being individualized are bonded together by WoW technology. The first wiring layer 912 included in the first substrate 91 and the third wiring layer 932 included in the third substrate 93 are arranged and bonded so as to face each other, and are electrically connected by direct bonding of Cu electrodes or the like. Connected to.
　ステップＳ９２において、個片化された第２の基板９２が、ＣｏＷ技術により第１の基板９１に張り合わされる。図２１に示されるとおり、第２の基板９２が備える第２の配線層９２２と、第１の基板９１が備える半導体基板９１１と、が対向するように配置されて接合される。第１の配線層９１２及び第２の配線層９２２がスルービア９４１及び導電性バンプ９４２などを介して電気的に接続される。第２の基板９２の数に応じて、この工程が行われる。 In step S92, the individualized second substrate 92 is attached to the first substrate 91 by CoW technology. As shown in FIG. 21, the second wiring layer 922 included in the second substrate 92 and the semiconductor substrate 911 included in the first substrate 91 are arranged and joined so as to face each other. The first wiring layer 912 and the second wiring layer 922 are electrically connected via a through via 941 and a conductive bump 942. This step is performed according to the number of second substrates 92.
　ステップＳ９３において、導電性バンプ９４２の補強のために、導電性バンプ９４２の周囲にアンダーフィル剤によるアンダーフィル部９８が形成される（図２１参照）。 In step S93, an underfill portion 98 with an underfill agent is formed around the conductive bump 942 to reinforce the conductive bump 942 (see FIG. 21).
　ステップＳ９４において、ダミーチップ９６が、ＣｏＷ技術により接着層９７を介して第１の基板９１に張り合わされる。ダミーチップ９６の数に応じて、この工程が行われる。 In step S94, the dummy chip 96 is bonded to the first substrate 91 via the adhesive layer 97 by CoW technology. This step is performed according to the number of dummy chips 96.
　ステップＳ９５において、半導体装置９００をごみや水分などから保護するために、半導体装置９００を樹脂材料で封止することにより封止部９５が形成される。 In step S95, in order to protect the semiconductor device 900 from dust, moisture, etc., the sealing portion 95 is formed by sealing the semiconductor device 900 with a resin material.
　このように、ダミーチップ９６の数に応じてステップＳ９４に係る工程が行われる。これにより、プロセスコストが増大するという問題が生じる。 In this way, the process according to step S94 is performed according to the number of dummy chips 96. This raises the problem of increased process costs.
［２．本技術の第１の実施形態（半導体装置の例１）］
　本技術は上記の問題を解決できる。本技術の第１の実施形態に係る半導体装置１００の構成について図１を参照しつつ説明する。図１は、本技術の第１の実施形態に係る半導体装置１００の構成を示す模式断面図である。 [2. First Embodiment of the present technology (Example 1 of a semiconductor device)]
This technology can solve the above problems. The configuration of the semiconductor device 100 according to the first embodiment of the present technology will be described with reference to FIG. FIG. 1 is a schematic cross-sectional view showing the configuration of the semiconductor device 100 according to the first embodiment of the present technology.
　図１に示されるとおり、本技術の第１の実施形態に係る半導体装置１００は、第１の基板１と、第２の基板２と、配線４と、を含む。第１の基板１は第１の半導体基板１１を含む。第２の基板２は第２の半導体基板２１を含む。 As shown in FIG. 1, the semiconductor device 100 according to the first embodiment of the present technology includes a first substrate 1, a second substrate 2, and wiring 4. The first substrate 1 includes a first semiconductor substrate 11. The second substrate 2 includes a second semiconductor substrate 21.
　第１の半導体基板１１及び第２の半導体基板２１の素材は例えばシリコンなどであってよい。 The material of the first semiconductor substrate 11 and the second semiconductor substrate 21 may be, for example, silicon.
　第１の半導体基板１１の一方の面には開口穴１２が形成されている。開口穴１２のサイズは、第２の半導体基板２１よりも大きいサイズであればよい。第１の半導体基板１１の他方の面には第１の配線層１３が形成されている。 An opening hole 12 is formed on one surface of the first semiconductor substrate 11. The size of the opening hole 12 may be larger than that of the second semiconductor substrate 21. A first wiring layer 13 is formed on the other surface of the first semiconductor substrate 11.
　第１の半導体基板１１のサイズより小さい第２の半導体基板２１は、開口穴１２の内部に配置されて構成されている。第２の半導体基板２１の一方の面には第２の配線層２２が形成されている。この第２の配線層２２は、開口穴１２の底面に対向する面に形成されている。 The second semiconductor substrate 21, which is smaller than the size of the first semiconductor substrate 11, is arranged and configured inside the opening hole 12. A second wiring layer 22 is formed on one surface of the second semiconductor substrate 21. The second wiring layer 22 is formed on a surface facing the bottom surface of the opening hole 12.
　配線４は、第１の配線層１３と第２の配線層２２とを電気的に接続する。 The wiring 4 electrically connects the first wiring layer 13 and the second wiring layer 22.
　本技術によれば、第１の配線層１３や第２の配線層２２などに生じる熱が、第１の半導体基板１１などを介して半導体装置１００の外部に放出される。これにより、第１の半導体基板１１よりも熱伝導率が低い封止部９５が形成される比較例などと比べて放熱効果が向上する。 According to the present technology, heat generated in the first wiring layer 13 and the second wiring layer 22 is released to the outside of the semiconductor device 100 via the first semiconductor substrate 11 and the like. As a result, the heat dissipation effect is improved as compared with a comparative example in which the sealing portion 95 having a lower thermal conductivity than that of the first semiconductor substrate 11 is formed.
　本技術によれば、第２の半導体基板２１の周囲に第１の半導体基板１１が形成される。これにより、熱膨張率などの物性が半導体基板と異なる封止部９５が形成される比較例などと比べて反りが生じにくくなる。その結果、機械的強度が向上する。 According to this technique, the first semiconductor substrate 11 is formed around the second semiconductor substrate 21. As a result, warpage is less likely to occur as compared with a comparative example in which a sealing portion 95 having physical properties such as a coefficient of thermal expansion different from that of a semiconductor substrate is formed. As a result, the mechanical strength is improved.
　さらに、比較例では半導体チップのサイズが小さくなり封止部９５の体積が大きくなると、放熱効果及び機械的強度が低下する。一方で、本技術によれば、第２の半導体基板２１のサイズが小さくなるほど、開口穴１２のサイズが小さくなるため、比較例などと比べて放熱効果及び機械的強度が向上する。 Further, in the comparative example, when the size of the semiconductor chip becomes small and the volume of the sealing portion 95 becomes large, the heat dissipation effect and the mechanical strength are lowered. On the other hand, according to the present technology, as the size of the second semiconductor substrate 21 becomes smaller, the size of the opening hole 12 becomes smaller, so that the heat dissipation effect and the mechanical strength are improved as compared with the comparative example.
　本技術によれば、製造プロセスにおけるエッチング工程などで複数の開口穴１２が一度に形成されることができる。これにより、ＣｏＷ技術を用いてダミーチップ９６の数ごとに張り合わせられる比較例などと比べてプロセスコストが低減される。 According to this technique, a plurality of opening holes 12 can be formed at one time in an etching process or the like in a manufacturing process. As a result, the process cost is reduced as compared with a comparative example in which each number of dummy chips 96 is bonded by using CoW technology.
　本技術によれば、シリカフィラーを含むなどして物性を半導体基板に近づける必要がある封止部が形成されていなくてもよいため、プロセスコストが低減される。 According to this technology, the process cost is reduced because it is not necessary to form a sealing portion that needs to bring the physical properties closer to the semiconductor substrate, such as by containing a silica filler.
　上記の効果は、後述する他の実施形態においても得られる。そのため、他の実施形態においては、効果についての再度の記載を省略する。 The above effect can also be obtained in other embodiments described later. Therefore, in other embodiments, the description of the effect will be omitted again.
　引き続き、半導体装置１００の構成について説明する。半導体装置１００が固体撮像装置であるとき、第１の基板１は、例えば画素信号を生成する撮像素子を含んでもよい。 Next, the configuration of the semiconductor device 100 will be described. When the semiconductor device 100 is a solid-state image pickup device, the first substrate 1 may include, for example, an image pickup device that generates a pixel signal.
　あるいは、第１の配線層１３及び第２の配線層２２のそれぞれは、信号処理回路を含んでいてもよい。例えば半導体装置１００が固体撮像装置であるとき、この信号処理回路は、撮像素子により生成される画素信号を処理することができる。この信号処理回路は、例えばメモリ回路やロジック回路などを含んでいてよい。 Alternatively, each of the first wiring layer 13 and the second wiring layer 22 may include a signal processing circuit. For example, when the semiconductor device 100 is a solid-state image pickup device, this signal processing circuit can process the pixel signal generated by the image pickup device. This signal processing circuit may include, for example, a memory circuit, a logic circuit, and the like.
　第１の配線層１３が含む信号処理回路の種類と、第２の配線層２２が含む信号処理回路の種類と、が同じでもよいし、異なってもよい。例えば第１の配線層１３がロジック回路を含み、第２の配線層２２がメモリ回路を含んでもよい。第２の配線層２２がメモリ回路を含む場合、第２の基板２は、例えばＤＲＡＭ、ＳＲＡＭ、ＭＲＡＭ、フラッシュメモリなどであってよい。また、信号処理回路がメモリ回路を含むことにより、半導体装置１００は、例えばスーパースローなどの機能を有することができる。 The type of signal processing circuit included in the first wiring layer 13 and the type of signal processing circuit included in the second wiring layer 22 may be the same or different. For example, the first wiring layer 13 may include a logic circuit, and the second wiring layer 22 may include a memory circuit. When the second wiring layer 22 includes a memory circuit, the second substrate 2 may be, for example, a DRAM, SRAM, MRAM, flash memory, or the like. Further, since the signal processing circuit includes the memory circuit, the semiconductor device 100 can have a function such as super slow.
　このように、基板ごとに信号処理回路の種類が異なることにより、高機能な半導体装置１００が製造されうる。 As described above, by different types of signal processing circuits for each substrate, a high-performance semiconductor device 100 can be manufactured.
　第１の配線層１３が含む信号処理回路のテクノロジーノードと、第２の配線層２２が含む信号処理回路のテクノロジーノードと、が同じでもよいし、異なってもよい。 The technology node of the signal processing circuit included in the first wiring layer 13 and the technology node of the signal processing circuit included in the second wiring layer 22 may be the same or different.
　第２の配線層２２が含む信号処理回路の最小配線幅が、第１の配線層１３が含む信号処理回路の最小配線幅よりも微細であってよい。これにより、高速信号処理が可能なロジック回路が小さい面積で製造されることができる。さらに、高速なデジタル処理が可能な半導体チップが実現できれば、例えば人工知能（ＡＩ）を用いた機能を有するなど、半導体チップレベルで半導体装置に高い価値を付加できる。 The minimum wiring width of the signal processing circuit included in the second wiring layer 22 may be finer than the minimum wiring width of the signal processing circuit included in the first wiring layer 13. As a result, a logic circuit capable of high-speed signal processing can be manufactured in a small area. Further, if a semiconductor chip capable of high-speed digital processing can be realized, high value can be added to the semiconductor device at the semiconductor chip level, for example, having a function using artificial intelligence (AI).
　なお、信号処理回路は、半導体装置１００の動作に必要なものであれば、メモリ回路及びロジック回路ではない回路であってよい。半導体装置１００の動作に必要な信号処理回路は、例えば半導体装置１００の制御に係る回路及び撮像された画素信号の処理に係る回路などを含む。具体的には、半導体装置１００の動作に必要な信号処理回路は、例えば電源回路、画像信号圧縮回路、クロック回路、及び光通信変換回路などを含んでよい。 The signal processing circuit may be a circuit other than a memory circuit and a logic circuit as long as it is necessary for the operation of the semiconductor device 100. The signal processing circuit required for the operation of the semiconductor device 100 includes, for example, a circuit related to control of the semiconductor device 100, a circuit related to processing of an imaged pixel signal, and the like. Specifically, the signal processing circuit required for the operation of the semiconductor device 100 may include, for example, a power supply circuit, an image signal compression circuit, a clock circuit, an optical communication conversion circuit, and the like.
　配線４の接続手段は特に限定されないが、図１に示されるとおり、配線４は、例えば導電性バンプ４３及び／又はスルービア４２を介して電気的に接続できる。あるいは、図２に示されるとおり、配線４は、例えばＣｕ電極４１の直接接合及び／又はスルービア４２を介して電気的に接続してもよい。なお、図２は、本技術の第１の実施形態に係る半導体装置１００の構成を示す模式断面図である。 The connection means of the wiring 4 is not particularly limited, but as shown in FIG. 1, the wiring 4 can be electrically connected via, for example, a conductive bump 43 and / or a through via 42. Alternatively, as shown in FIG. 2, the wiring 4 may be electrically connected, for example, via direct bonding and / or through via 42 of the Cu electrode 41. Note that FIG. 2 is a schematic cross-sectional view showing the configuration of the semiconductor device 100 according to the first embodiment of the present technology.
　なお、本技術の第１の実施形態に係る半導体装置１００は、後述する他の実施形態に係る技術が用いられることができる。 As the semiconductor device 100 according to the first embodiment of the present technology, the technology according to another embodiment described later can be used.
［３．本技術の第２の実施形態（半導体装置の例２）］
　本技術の第２の実施形態に係る半導体装置は、複数の基板が積層されて構成されていてよい。 [3. Second Embodiment of the present technology (Example 2 of semiconductor device)]
The semiconductor device according to the second embodiment of the present technology may be configured by laminating a plurality of substrates.
　本技術の第２の実施形態に係る半導体装置２００の構成について図３を参照しつつ説明する。図３は、本技術の第２の実施形態に係る半導体装置２００の構成を示す模式断面図である。 The configuration of the semiconductor device 200 according to the second embodiment of the present technology will be described with reference to FIG. FIG. 3 is a schematic cross-sectional view showing the configuration of the semiconductor device 200 according to the second embodiment of the present technology.
　図３に示されるとおり、本技術の第２の実施形態に係る半導体装置２００は、少なくとも２つの基板（本実施形態においては第３の基板３及び第１の基板１）が積層されて構成されている。前記２つ以上の基板のうち、少なくとも１つの基板（本実施形態においては第１の基板１）が、第１の実施形態に係る第２の半導体基板２１を含む。 As shown in FIG. 3, the semiconductor device 200 according to the second embodiment of the present technology is configured by laminating at least two substrates (third substrate 3 and first substrate 1 in this embodiment). ing. At least one of the two or more substrates (the first substrate 1 in this embodiment) includes the second semiconductor substrate 21 according to the first embodiment.
　つまり、本技術の第２の実施形態に係る半導体装置２００は、本技術の第１の実施形態に係る半導体装置１００に対して、第３の基板３が積層されたものである。ＷｏＷ技術により、第３の基板３が備える第３の配線層３２と、第１の基板１が備える第１の配線層１３と、が対向するように配置されて接合され、Ｃｕ電極４１の直接接合などにより電気的に接続されている。 That is, the semiconductor device 200 according to the second embodiment of the present technology is a stack of the third substrate 3 on the semiconductor device 100 according to the first embodiment of the present technology. By WoW technology, the third wiring layer 32 included in the third substrate 3 and the first wiring layer 13 included in the first substrate 1 are arranged and joined so as to face each other, and the Cu electrode 41 is directly connected. It is electrically connected by joining.
　上記の比較例と比較するために、本技術の第２の実施形態に係る半導体装置２００の製造プロセスについて図４及び５を参照しつつ説明する。図４は、本技術の一実施形態に係る半導体装置の製造プロセスの概要を説明するための模式斜視図である。図５は、本技術の一実施形態に係る半導体装置の製造プロセスを示すフローチャートである。 In order to compare with the above comparative example, the manufacturing process of the semiconductor device 200 according to the second embodiment of the present technology will be described with reference to FIGS. 4 and 5. FIG. 4 is a schematic perspective view for explaining an outline of a manufacturing process of a semiconductor device according to an embodiment of the present technology. FIG. 5 is a flowchart showing a manufacturing process of a semiconductor device according to an embodiment of the present technology.
　本技術の第２の実施形態に係る半導体装置２００の製造プロセスを説明する。まず、ステップＳ２１において、個片化される前の第１の基板１及び第３の基板３が、ＷｏＷ技術により張り合わされる。図３に示されるとおり、第１の基板１が備える第１の配線層１３と、第３の基板３が備える第３の配線層３２と、が対向するように配置されて接合され、Ｃｕ電極の直接接合などにより電気的に接続される。 The manufacturing process of the semiconductor device 200 according to the second embodiment of the present technology will be described. First, in step S21, the first substrate 1 and the third substrate 3 before being fragmented are bonded together by WoW technology. As shown in FIG. 3, the first wiring layer 13 included in the first substrate 1 and the third wiring layer 32 included in the third substrate 3 are arranged and joined so as to face each other, and a Cu electrode is provided. It is electrically connected by direct bonding of.
　ステップＳ２２において、第１の基板１が備える第１の半導体基板１１に対してエッチングが行われることにより、第１の半導体基板１１に開口穴１２が形成される。 In step S22, the opening hole 12 is formed in the first semiconductor substrate 11 by etching the first semiconductor substrate 11 included in the first substrate 1.
　ステップＳ２３において、個片化された第２の基板２が、ＣｏＷ技術により第１の基板１に張り合わされる。第１の基板１が備える開口穴１２の底面と、第２の基板２が備える第２の配線層２２と、が対向するように配置されて接合される。第１の配線層１３及び第２の配線層２２がスルービア及び導電性バンプなどを介して電気的に接続される。第２の基板２の数に応じて、この工程が行われる。 In step S23, the individualized second substrate 2 is attached to the first substrate 1 by CoW technology. The bottom surface of the opening hole 12 included in the first substrate 1 and the second wiring layer 22 included in the second substrate 2 are arranged and joined so as to face each other. The first wiring layer 13 and the second wiring layer 22 are electrically connected via through vias, conductive bumps, and the like. This step is performed according to the number of the second substrates 2.
　このように、図２２及び２３に示される比較例と比較すると、本技術の第２の実施形態に係る半導体装置２００は、製造工程が減少するため、プロセスコストが低減される。 As described above, as compared with the comparative examples shown in FIGS. 22 and 23, the semiconductor device 200 according to the second embodiment of the present technology has a reduced manufacturing process, so that the process cost is reduced.
　本技術の一実施形態に係る半導体装置が、３つ以上の基板が積層されて構成されている実施例について図６及び７を参照しつつ説明する。図６及び７は、本技術の第２の実施形態に係る半導体装置２００の構成を示す模式断面図である。 An embodiment in which a semiconductor device according to an embodiment of the present technology is configured by laminating three or more substrates will be described with reference to FIGS. 6 and 7. 6 and 7 are schematic cross-sectional views showing the configuration of the semiconductor device 200 according to the second embodiment of the present technology.
　本技術の一実施形態に係る半導体装置が、３つ以上の基板が積層されて構成されているとき、図６に示されるとおり、最下層の基板１ａが備える半導体基板１１ａに開口穴１２ａが形成されていてよい。あるいは、図７に示されるとおり、中間層の基板１ｂが備える半導体基板１１ｂに開口穴１２ｂが形成されていてよい。 When the semiconductor device according to the embodiment of the present technology is configured by laminating three or more substrates, as shown in FIG. 6, an opening hole 12a is formed in the semiconductor substrate 11a included in the lowermost substrate 1a. It may have been done. Alternatively, as shown in FIG. 7, an opening hole 12b may be formed in the semiconductor substrate 11b included in the intermediate layer substrate 1b.
　なお、本技術の第２の実施形態に係る半導体装置２００は、他の実施形態に係る技術が用いられることができる。 As the semiconductor device 200 according to the second embodiment of the present technology, the technology according to another embodiment can be used.
［４．本技術の第３の実施形態（半導体装置の例３）］
　本技術の第３実施形態に係る半導体装置は、形成される開口穴が樹脂材料で封止されていてよい。 [4. Third Embodiment of the present technology (Example 3 of semiconductor device)]
In the semiconductor device according to the third embodiment of the present technology, the opening holes formed may be sealed with a resin material.
　本技術の第３の実施形態に係る半導体装置３００の構成について図８を参照しつつ説明する。図８は、本技術の第３の実施形態に係る半導体装置３００の構成を示す模式断面図である。 The configuration of the semiconductor device 300 according to the third embodiment of the present technology will be described with reference to FIG. FIG. 8 is a schematic cross-sectional view showing the configuration of the semiconductor device 300 according to the third embodiment of the present technology.
　図８に示されるとおり、本技術の第３の実施形態に係る半導体装置３００は、開口穴１２が樹脂材料１４で封止されている。この樹脂材料は、絶縁性を有する。 As shown in FIG. 8, in the semiconductor device 300 according to the third embodiment of the present technology, the opening hole 12 is sealed with the resin material 14. This resin material has insulating properties.
　開口穴１２を封止する樹脂材料１４は、第２の配線層２２に含まれる配線間絶縁膜（図示省略）より熱伝導率が高いことが好ましい。これにより、例えば第１の配線層１３や第２の配線層２２などに生じる熱が、樹脂材料１４や第１の半導体基板１１などを介して半導体装置３００の外部に放出されやすくなる。その結果、半導体装置３００の放熱効果が向上する。なお、前記配線間絶縁膜には、例えば酸化膜や窒化膜などが含まれる。 It is preferable that the resin material 14 for sealing the opening hole 12 has a higher thermal conductivity than the inter-wiring insulating film (not shown) included in the second wiring layer 22. As a result, for example, the heat generated in the first wiring layer 13 and the second wiring layer 22 is likely to be released to the outside of the semiconductor device 300 via the resin material 14, the first semiconductor substrate 11, and the like. As a result, the heat dissipation effect of the semiconductor device 300 is improved. The interwiring insulating film includes, for example, an oxide film and a nitride film.
　開口穴１２を封止する樹脂材料１４は、半導体装置３００の周囲を封止する樹脂材料より誘電率が低いことが好ましい。これにより、半導体装置３００が含む配線間のクロストークが防止される。 It is preferable that the resin material 14 that seals the opening hole 12 has a lower dielectric constant than the resin material that seals the periphery of the semiconductor device 300. This prevents crosstalk between the wiring included in the semiconductor device 300.
　開口穴１２を封止する樹脂材料１４は、例えばエポキシ樹脂及びシリコン樹脂のいずれか１種であってよい。さらに、開口穴１２を封止する樹脂材料１４は、例えばシリカなどの微粒子をフィラーとして含んでいてよい。この微粒子の材料、大きさ、含有率などが変更されることにより、開口穴１２を封止する樹脂材料１４の物性（例えば絶縁性、熱伝導率、誘電率など）が調整されることができる。 The resin material 14 that seals the opening hole 12 may be, for example, any one of an epoxy resin and a silicon resin. Further, the resin material 14 for sealing the opening hole 12 may contain fine particles such as silica as a filler. By changing the material, size, content, etc. of the fine particles, the physical properties (for example, insulating property, thermal conductivity, dielectric constant, etc.) of the resin material 14 that seals the opening hole 12 can be adjusted. ..
　なお、本技術の第３の実施形態に係る半導体装置３００は、他の実施形態に係る技術が用いられることができる。 As the semiconductor device 300 according to the third embodiment of the present technology, the technology according to another embodiment can be used.
［５．本技術の第４の実施形態（半導体装置の例４）］
　本技術の第４の実施形態に係る半導体装置は、形成される開口穴が複数種の樹脂材料で封止されていてよい。 [5. Fourth Embodiment of the present technology (Example 4 of a semiconductor device)]
In the semiconductor device according to the fourth embodiment of the present technology, the opening holes to be formed may be sealed with a plurality of types of resin materials.
　本技術の第４の実施形態に係る半導体装置４００の構成について図９を参照しつつ説明する。図９は、本技術の第４の実施形態に係る半導体装置４００の構成を示す模式断面図である。 The configuration of the semiconductor device 400 according to the fourth embodiment of the present technology will be described with reference to FIG. FIG. 9 is a schematic cross-sectional view showing the configuration of the semiconductor device 400 according to the fourth embodiment of the present technology.
　図９に示されるとおり、本技術の第４の実施形態に係る半導体装置４００は、開口穴１２が複数種の樹脂材料で封止されている。 As shown in FIG. 9, in the semiconductor device 400 according to the fourth embodiment of the present technology, the opening hole 12 is sealed with a plurality of types of resin materials.
　開口穴１２の底面と、第２の配線層２２と、の間に封止される第１の樹脂材料１４１が、絶縁性を有し、第２の配線層に含まれる配線間絶縁膜より誘電率が低い樹脂材料であってよい。これにより、第１の樹脂材料１４１が、例えば第１の配線層１３と第２の配線層２２との間のクロストークを防止できる。 The first resin material 141 sealed between the bottom surface of the opening hole 12 and the second wiring layer 22 has an insulating property and is dielectric from the interwiring insulating film contained in the second wiring layer. It may be a resin material having a low rate. Thereby, the first resin material 141 can prevent crosstalk between, for example, the first wiring layer 13 and the second wiring layer 22.
　開口穴１２の側面と、第２の配線層２２及び第２の半導体基板２１と、の間に封止される第２の樹脂材料１４２が、第２の配線層２２に含まれる配線間絶縁膜（図示省略）より熱伝導率が高い樹脂材料であってよい。これにより、例えば第１の配線層１３や第２の配線層２２などに生じる熱が、第１の樹脂材料１４１、第２の樹脂材料１４２、又は第１の半導体基板１１などを介して半導体装置４００の外部に放出されやすくなる。その結果、半導体装置４００の放熱効果が向上する。 The second resin material 142 sealed between the side surface of the opening hole 12 and the second wiring layer 22 and the second semiconductor substrate 21 is an inter-wiring insulating film included in the second wiring layer 22. It may be a resin material having a higher thermal conductivity (not shown). As a result, for example, the heat generated in the first wiring layer 13 and the second wiring layer 22 is transferred to the semiconductor device via the first resin material 141, the second resin material 142, the first semiconductor substrate 11, and the like. It is easy to be released to the outside of 400. As a result, the heat dissipation effect of the semiconductor device 400 is improved.
　なお、本技術の第４の実施形態に係る半導体装置４００は、他の実施形態に係る技術が用いられることができる。 As the semiconductor device 400 according to the fourth embodiment of the present technology, the technology according to another embodiment can be used.
［６．本技術の第５の実施形態（半導体装置の例５）］
　本技術の第５の実施形態に係る半導体装置は、複数の半導体チップが配置されて構成されていてよい。 [6. Fifth Embodiment of the present technology (Example 5 of semiconductor device)]
The semiconductor device according to the fifth embodiment of the present technology may be configured by arranging a plurality of semiconductor chips.
　本技術の第５の実施形態に係る半導体装置５００の構成について図１０を参照しつつ説明する。図１０は、本技術の第５の実施形態に係る半導体装置５００の構成を示す模式断面図である。 The configuration of the semiconductor device 500 according to the fifth embodiment of the present technology will be described with reference to FIG. FIG. 10 is a schematic cross-sectional view showing the configuration of the semiconductor device 500 according to the fifth embodiment of the present technology.
　図１０に示されるとおり、本技術の第５の実施形態に係る半導体装置５００は、第１の半導体基板１１と、複数の第２の半導体基板２１ａ、２１ｂと、複数の配線４ａ、４ｂと、を含む。 As shown in FIG. 10, the semiconductor device 500 according to the fifth embodiment of the present technology includes a first semiconductor substrate 11, a plurality of second semiconductor substrates 21a and 21b, and a plurality of wirings 4a and 4b. including.
　第１の半導体基板１１は、一方の面に複数の開口穴１２ａ、１２ｂが形成されており、他方の面に第１の配線層１３が形成されている。なお、開口穴の数は２つに限定されない。 The first semiconductor substrate 11 has a plurality of opening holes 12a and 12b formed on one surface thereof, and the first wiring layer 13 is formed on the other surface. The number of opening holes is not limited to two.
　複数の第２の半導体基板２１ａ、２１ｂは、複数の開口穴１２ａ、１２ｂのそれぞれの内部に構成されている。複数の開口穴１２ａ、１２ｂのそれぞれの底面に対向する面に複数の第２の配線層２２ａ、２２ｂのそれぞれが形成されている。 The plurality of second semiconductor substrates 21a and 21b are configured inside each of the plurality of opening holes 12a and 12b. Each of the plurality of second wiring layers 22a and 22b is formed on the surface of the plurality of opening holes 12a and 12b facing the bottom surface thereof.
　複数の配線４ａ、４ｂのそれぞれは、第１の配線層１３と複数の第２の配線層２２ａ、２２ｂのそれぞれとを電気的に接続する。 Each of the plurality of wirings 4a and 4b electrically connects the first wiring layer 13 and each of the plurality of second wiring layers 22a and 22b.
　なお、第２の半導体基板が構成されていない開口穴があってもよい。 It should be noted that there may be an opening hole in which the second semiconductor substrate is not configured.
　なお、本技術の第５の実施形態に係る半導体装置５００は、他の実施形態に係る技術が用いられることができる。 As the semiconductor device 500 according to the fifth embodiment of the present technology, the technology according to another embodiment can be used.
［７．本技術の第６の実施形態（半導体装置の例６）］
　本技術の一実施形態に係る半導体装置は、センシング技術に用いられることができる。具体的には、本技術の一実施形態に係る半導体装置は、例えば測距技術などに用いられることができる。 [7. 6th Embodiment of this Technology (Example 6 of Semiconductor Device)]
The semiconductor device according to one embodiment of the present technology can be used in the sensing technology. Specifically, the semiconductor device according to the embodiment of the present technology can be used, for example, in a distance measuring technique or the like.
　ここで、本技術の説明にあたり、比較例とその問題点について図１１を参照しつつ説明する。図１１は、半導体装置の比較例について説明するための模式断面図である。 Here, in explaining the present technology, a comparative example and its problems will be described with reference to FIG. FIG. 11 is a schematic cross-sectional view for explaining a comparative example of a semiconductor device.
　図１１に示される測距装置９１０は、ＴｏＦ（Time of Flight）技術を用いて距離を測定するＴｏＦセンサである。 The distance measuring device 910 shown in FIG. 11 is a ToF sensor that measures a distance using ToF (Time of Flight) technology.
　測距装置９１０は、光源部９１５と、制御部９１６と、光検出部９１７と、を備える。 The distance measuring device 910 includes a light source unit 915, a control unit 916, and a light detection unit 917.
　光源部９１５は、レーザ光などの光を照射する。光源部９１５は、例えば垂直共振器面発光レーザ（ＶＣＳＥＬ）などが用いられる。 The light source unit 915 irradiates light such as laser light. For the light source unit 915, for example, a vertical cavity surface emitting laser (VCSEL) or the like is used.
　制御部９１６は、光源部９１５などを制御する。制御部９１６は、例えばレーザダイオードドライバ（ＬＤＤ）などが用いられる。 The control unit 916 controls the light source unit 915 and the like. For the control unit 916, for example, a laser diode driver (LDD) or the like is used.
　光検出部９１７は、光を検出する。光検出部９１７は、例えば単一光子アバランシェダイオード（ＳＰＡＤ）などが用いられる。 The light detection unit 917 detects light. For the photodetector 917, for example, a single photon avalanche diode (SPAD) or the like is used.
　光源部９１５、制御部９１６、及び光検出部９１７のそれぞれは別個の半導体装置に設けられており、配線で接続されている。そのため、配線伝送における遅延が発生するという問題がある。 The light source unit 915, the control unit 916, and the photodetector unit 917 are each provided in separate semiconductor devices and are connected by wiring. Therefore, there is a problem that a delay occurs in wiring transmission.
　この問題を解決するために、光源部９１５、制御部９１６、及び光検出部９１７が１つの半導体装置に設けられてよい。これにより、前記遅延が低減され、セキュリティが強化される。 In order to solve this problem, a light source unit 915, a control unit 916, and a photodetector unit 917 may be provided in one semiconductor device. This reduces the delay and enhances security.
　しかし、制御部９１６及び光検出部９１７が同一の配線層に設けられるため、制御部９１６及び光検出部９１７のそれぞれが含む信号処理回路のテクノロジーノードが同じである必要がある。これにより、例えば制御部９１６が含む信号処理回路の再設計が必要となる場合がある。 However, since the control unit 916 and the photodetector unit 917 are provided in the same wiring layer, it is necessary that the technology nodes of the signal processing circuit included in each of the control unit 916 and the photodetector unit 917 are the same. As a result, for example, it may be necessary to redesign the signal processing circuit included in the control unit 916.
　そこで、本技術が用いられることができる。図１２は、本技術の第６の実施形態に係る半導体装置６００の構成を示す模式断面図である。 Therefore, this technology can be used. FIG. 12 is a schematic cross-sectional view showing the configuration of the semiconductor device 600 according to the sixth embodiment of the present technology.
　本技術の第６の実施形態に係る半導体装置６００は、例えば第１の基板１が備える第１の配線層１３に光検出部が設けられる。第２の基板２が備える第２の配線層２２に制御部が設けられる。第３の基板３が備える第３の半導体基板３１に光源部３３が設けられる。 In the semiconductor device 600 according to the sixth embodiment of the present technology, for example, a photodetector is provided in the first wiring layer 13 included in the first substrate 1. A control unit is provided on the second wiring layer 22 included in the second substrate 2. The light source unit 33 is provided on the third semiconductor substrate 31 included in the third substrate 3.
　本技術によれば、光検出部が設けられる第１の配線層１３が含む信号処理回路のテクノロジーノードと、制御部が設けられる第２の配線層２２が含む信号処理回路のテクノロジーノードと、が異なっていてよい。これにより、例えば制御部が含む信号処理回路の再設計が不要となる。 According to the present technology, a technology node of a signal processing circuit included in a first wiring layer 13 provided with an optical detection unit and a technology node of a signal processing circuit included in a second wiring layer 22 provided with a control unit can be used. It may be different. This eliminates the need to redesign the signal processing circuit included in the control unit, for example.
　なお、本技術の第６の実施形態に係る半導体装置６００は、他の実施形態に係る技術が用いられることができる。 As the semiconductor device 600 according to the sixth embodiment of the present technology, the technology according to another embodiment can be used.
［８．本技術の第７の実施形態（電子機器の例）］
　本技術の第７の実施形態の電子機器は、本技術の第１～第６の実施形態のうちいずれか１つの実施形態の半導体装置を備える電子機器である。以下に、本技術の第７の実施形態の電子機器について詳細に述べる。 [8. Seventh Embodiment of this technology (example of electronic device)]
The electronic device of the seventh embodiment of the present technology is an electronic device including the semiconductor device of any one of the first to sixth embodiments of the present technology. Hereinafter, the electronic device of the seventh embodiment of the present technology will be described in detail.
［９．本技術を適用した半導体装置の使用例］
　図１３は、固体撮像装置（イメージセンサ）としての本技術の一実施形態に係る半導体装置の使用例を示す図である。 [9. Example of using semiconductor devices to which this technology is applied]
FIG. 13 is a diagram showing an example of using a semiconductor device according to an embodiment of the present technology as a solid-state image sensor (image sensor).
　本技術の一実施形態に係る半導体装置は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングするさまざまなケースに使用することができる。すなわち、図１３に示すように、例えば、鑑賞の用に供される画像を撮影する鑑賞の分野、交通の分野、家電の分野、医療・ヘルスケアの分野、セキュリティの分野、美容の分野、スポーツの分野、農業の分野等において用いられる装置（例えば、上述した第７の実施形態の電子機器）に、第１～第６の実施形態のいずれか１つの実施形態の半導体装置を使用することができる。 The semiconductor device according to the embodiment of the present technology can be used in various cases of sensing light such as visible light, infrared light, ultraviolet light, and X-ray, as shown below. That is, as shown in FIG. 13, for example, the field of appreciation for taking an image used for appreciation, the field of transportation, the field of home appliances, the field of medical / healthcare, the field of security, the field of beauty, and sports. The semiconductor device of any one of the first to sixth embodiments can be used for the device (for example, the electronic device of the seventh embodiment described above) used in the field of the above, the field of agriculture, and the like. can.
　具体的には、鑑賞の分野においては、例えば、デジタルカメラやスマートフォン、カメラ機能付きの携帯電話機等の、鑑賞の用に供される画像を撮影するための装置に、第１～第６の実施形態のいずれか１つの実施形態の半導体装置を使用することができる。 Specifically, in the field of appreciation, for example, the first to sixth implementations are applied to devices for taking images to be used for appreciation, such as digital cameras, smartphones, and mobile phones with camera functions. The semiconductor device of any one of the embodiments can be used.
　交通の分野においては、例えば、自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置に、第１～第６の実施形態のいずれか１つの実施形態の半導体装置を使用することができる。 In the field of traffic, for example, in-vehicle sensors that photograph the front, rear, surroundings, inside of a vehicle, etc., and monitor traveling vehicles and roads for safe driving such as automatic stop and recognition of the driver's condition. The semiconductor device of any one of the first to sixth embodiments is used for a device used for traffic such as a surveillance camera and a distance measuring sensor for measuring distance between vehicles. Can be done.
　家電の分野においては、例えば、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ受像機や冷蔵庫、エアーコンディショナ等の家電に供される装置で、第１～第６の実施形態のいずれか１つの実施形態の半導体装置を使用することができる。 In the field of home appliances, for example, it is a device used for home appliances such as a television receiver, a refrigerator, and an air conditioner in order to take a picture of a user's gesture and operate the device according to the gesture. The semiconductor device of any one of the sixth embodiments can be used.
　医療・ヘルスケアの分野においては、例えば、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置に、第１～第６の実施形態のいずれか１つの実施形態の半導体装置を使用することができる。 In the field of medical care and healthcare, the first to sixth implementations are applied to devices used for medical care and healthcare, such as endoscopes and devices that perform angiography by receiving infrared light. The semiconductor device of any one of the embodiments can be used.
　セキュリティの分野においては、例えば、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置に、第１～第６の実施形態のいずれか１つの実施形態の半導体装置を使用することができる。 In the field of security, for example, a device used for security such as a surveillance camera for crime prevention and a camera for personal authentication is used as a semiconductor according to any one of the first to sixth embodiments. The device can be used.
　美容の分野においては、例えば、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置に、第１～第６の実施形態のいずれか１つの実施形態の半導体装置を使用することができる。 In the field of cosmetology, for example, a device used for cosmetology, such as a skin measuring device for photographing the skin and a microscope for photographing the scalp, an embodiment of any one of the first to sixth embodiments. A form of semiconductor device can be used.
　スポーツの分野において、例えば、スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置に、第１～第６の実施形態のいずれか１つの実施形態の半導体装置を使用することができる。 In the field of sports, for example, a semiconductor device according to any one of the first to sixth embodiments is used for a device used for sports such as an action camera and a wearable camera for sports applications. can do.
　農業の分野においては、例えば、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置に、第１～第６の実施形態のいずれか１つの実施形態の半導体装置を使用することができる。 In the field of agriculture, for example, a device used for agriculture such as a camera for monitoring the state of a field or a crop, a semiconductor device according to any one of the first to sixth embodiments. Can be used.
　第１～第６の実施形態のいずれか１つの実施形態に係る半導体装置は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。 The semiconductor device according to any one of the first to sixth embodiments includes, for example, an image pickup device such as a digital still camera or a digital video camera, a mobile phone having an image pickup function, or an image pickup function. It can be applied to various electronic devices such as other devices.
　図１４は、本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。 FIG. 14 is a block diagram showing a configuration example of an image pickup device as an electronic device to which the present technology is applied.
　図１４に示される撮像装置２０１ｃは、光学系２０２ｃ、シャッタ装置２０３ｃ、固体撮像装置２０４ｃ、駆動回路（制御回路）２０５ｃ、信号処理回路２０６ｃ、モニタ２０７ｃ、およびメモリ２０８ｃを備えて構成され、静止画像および動画像を撮像可能である。 The image pickup device 201c shown in FIG. 14 includes an optical system 202c, a shutter device 203c, a solid-state image pickup device 204c, a drive circuit (control circuit) 205c, a signal processing circuit 206c, a monitor 207c, and a memory 208c, and is a still image. And it is possible to capture moving images.
　光学系２０２ｃは、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像装置２０４ｃに導き、固体撮像装置２０４ｃの受光面に結像させる。 The optical system 202c is configured to have one or a plurality of lenses, and guides the light (incident light) from the subject to the solid-state imaging device 204c to form an image on the light receiving surface of the solid-state imaging device 204c.
　シャッタ装置２０３ｃは、光学系２０２ｃおよび固体撮像装置２０４ｃの間に配置され、駆動回路（制御回路）２０５ｃの制御に従って、固体撮像装置２０４ｃへの光照射期間および遮光期間を制御する。 The shutter device 203c is arranged between the optical system 202c and the solid-state image pickup device 204c, and controls the light irradiation period and the light-shielding period to the solid-state image pickup device 204c according to the control of the drive circuit (control circuit) 205c.
　固体撮像装置２０４ｃは、光学系２０２ｃおよびシャッタ装置２０３ｃを介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像装置２０４ｃに蓄積された信号電荷は、駆動回路（制御回路）２０５ｃから供給される駆動信号（タイミング信号）に従って転送される。 The solid-state image sensor 204c accumulates signal charges for a certain period of time according to the light imaged on the light receiving surface via the optical system 202c and the shutter device 203c. The signal charge stored in the solid-state image sensor 204c is transferred according to the drive signal (timing signal) supplied from the drive circuit (control circuit) 205c.
　駆動回路（制御回路）２０５ｃは、固体撮像装置２０４ｃの転送動作、および、シャッタ装置２０３ｃのシャッタ動作を制御する駆動信号を出力して、固体撮像装置２０４ｃおよびシャッタ装置２０３ｃを駆動する。
　信号処理回路２０６ｃは、固体撮像装置２０４ｃから出力された信号電荷に対して各種の信号処理を施す。信号処理回路２０６ｃが信号処理を施すことにより得られた画像（画像データ）は、モニタ２０７ｃに供給されて表示されたり、メモリ２０８ｃに供給されて記憶（記録）されたりする。 The drive circuit (control circuit) 205c outputs a drive signal for controlling the transfer operation of the solid-state image pickup device 204c and the shutter operation of the shutter device 203c to drive the solid-state image pickup device 204c and the shutter device 203c.
The signal processing circuit 206c performs various signal processing on the signal charge output from the solid-state image sensor 204c. The image (image data) obtained by performing signal processing by the signal processing circuit 206c is supplied to the monitor 207c and displayed, or supplied to the memory 208c and stored (recorded).
［１０．本技術を適用した半導体装置の適用例］
　以下、本技術の一実施形態に係る半導体装置（固体撮像装置）の適用例について説明する。本技術の一実施形態に係る半導体装置は、様々な分野における電子機器に適用できる。ここでは、その一例として、内視鏡手術システム（適用例１）及び移動体（適用例２）について説明する。なお、上記の［８．本技術を適用した半導体装置の使用例］の欄で説明をした撮像装置も、本技術の一実施形態に係る半導体装置（固体撮像装置）の適用例の一つである。 [10. Application example of semiconductor device to which this technology is applied]
Hereinafter, an application example of the semiconductor device (solid-state image pickup device) according to the embodiment of the present technology will be described. The semiconductor device according to one embodiment of the present technology can be applied to electronic devices in various fields. Here, as an example thereof, an endoscopic surgery system (application example 1) and a moving body (application example 2) will be described. In addition, the above [8. The image pickup device described in the column of [Example of use of semiconductor device to which the present technology is applied] is also one of the application examples of the semiconductor device (solid-state image pickup device) according to the embodiment of the present technology.
（適用例１）
［内視鏡手術システムへの応用例］
　本技術の一実施形態に係る半導体装置は、様々な製品へ応用することができる。例えば、本技術の一実施形態に係る半導体装置は、内視鏡手術システムに適用されてもよい。 (Application example 1)
[Application example to endoscopic surgery system]
The semiconductor device according to one embodiment of the present technology can be applied to various products. For example, the semiconductor device according to one embodiment of the present technology may be applied to an endoscopic surgery system.
　図１５は、本技術の一実施形態に係る半導体装置が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。 FIG. 15 is a diagram showing an example of a schematic configuration of an endoscopic surgery system to which a semiconductor device according to an embodiment of the present technology can be applied.
　図１５では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。 FIG. 15 illustrates how the surgeon (doctor) 11131 is performing surgery on patient 11132 on patient bed 11133 using the endoscopic surgery system 11000. As shown, the endoscopic surgery system 11000 includes an endoscope 11100, other surgical tools 11110 such as an abdominal tube 11111 and an energy treatment tool 11112, and a support arm device 11120 that supports the endoscope 11100. , A cart 11200 equipped with various devices for endoscopic surgery.
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。 The endoscope 11100 is composed of a lens barrel 11101 in which a region having a predetermined length from the tip is inserted into the body cavity of the patient 11132, and a camera head 11102 connected to the base end of the lens barrel 11101. In the illustrated example, the endoscope 11100 configured as a so-called rigid mirror having a rigid barrel 11101 is illustrated, but the endoscope 11100 may be configured as a so-called flexible mirror having a flexible barrel. good.
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。 An opening in which an objective lens is fitted is provided at the tip of the lens barrel 11101. A light source device 11203 is connected to the endoscope 11100, and the light generated by the light source device 11203 is guided to the tip of the lens barrel by a light guide extending inside the lens barrel 11101, and is an objective. It is irradiated toward the observation target in the body cavity of the patient 11132 through the lens. The endoscope 11100 may be a direct endoscope, a perspective mirror, or a side endoscope.
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：　Ｃａｍｅｒａ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ）１１２０１に送信される。 An optical system and an image pickup element are provided inside the camera head 11102, and the reflected light (observation light) from the observation target is focused on the image pickup element by the optical system. The observation light is photoelectrically converted by the image pickup device, and an electric signal corresponding to the observation light, that is, an image signal corresponding to the observation image is generated. The image signal is transmitted as RAW data to the camera control unit (CCU: Camera Control Unit) 11201.
　ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。 The CCU11201 is composed of a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), and the like, and comprehensively controls the operations of the endoscope 11100 and the display device 11202. Further, the CCU11201 receives an image signal from the camera head 11102, and performs various image processing on the image signal for displaying an image based on the image signal, such as development processing (demosaic processing).
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。 The display device 11202 displays an image based on the image signal processed by the CCU 11201 under the control of the CCU 11201.
　光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。 The light source device 11203 is composed of, for example, a light source such as an LED (Light Emitting Diode), and supplies irradiation light for photographing an operating part or the like to the endoscope 11100.
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。 The input device 11204 is an input interface for the endoscopic surgery system 11000. The user can input various information and input instructions to the endoscopic surgery system 11000 via the input device 11204. For example, the user inputs an instruction to change the imaging conditions (type of irradiation light, magnification, focal length, etc.) by the endoscope 11100.
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。 The treatment tool control device 11205 controls the drive of the energy treatment tool 11112 for cauterizing, incising, sealing a blood vessel, or the like of a tissue. The pneumoperitoneum device 11206 uses a gas in the pneumoperitoneum tube 11111 to inflate the body cavity of the patient 11132 for the purpose of securing the field of view by the endoscope 11100 and securing the work space of the operator. Is sent. The recorder 11207 is a device capable of recording various information related to surgery. The printer 11208 is a device capable of printing various information related to surgery in various formats such as text, images, and graphs.
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にフィルタを設けなくても、カラー画像を得ることができる。 The light source device 11203 that supplies the irradiation light to the endoscope 11100 when photographing the surgical site can be composed of, for example, an LED, a laser light source, or a white light source composed of a combination thereof. When a white light source is configured by a combination of RGB laser light sources, the output intensity and output timing of each color (each wavelength) can be controlled with high accuracy. Therefore, the light source device 11203 adjusts the white balance of the captured image. It can be carried out. Further, in this case, the laser light from each of the RGB laser light sources is irradiated to the observation target in a time-division manner, and the drive of the image sensor of the camera head 11102 is controlled in synchronization with the irradiation timing to correspond to each of RGB. It is also possible to capture the image in a time-division manner. According to this method, a color image can be obtained without providing a filter in the image pickup device.
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。 Further, the drive of the light source device 11203 may be controlled so as to change the intensity of the output light at predetermined time intervals. By controlling the drive of the image sensor of the camera head 11102 in synchronization with the timing of the change of the light intensity to acquire an image in time division and synthesizing the image, so-called high dynamic without blackout and overexposure. Range images can be generated.
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（ＮａｒｒｏｗＢａｎｄ Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。 Further, the light source device 11203 may be configured to be able to supply light in a predetermined wavelength band corresponding to special light observation. In special light observation, for example, by utilizing the wavelength dependence of light absorption in body tissue, the surface layer of the mucous membrane is irradiated with light in a narrower band than the irradiation light (that is, white light) during normal observation. A so-called narrow band imaging (Narrow Band Imaging) is performed in which a predetermined tissue such as a blood vessel is photographed with high contrast. Alternatively, in special light observation, fluorescence observation may be performed in which an image is obtained by fluorescence generated by irradiating with excitation light. In fluorescence observation, the body tissue is irradiated with excitation light to observe the fluorescence from the body tissue (autofluorescence observation), or a reagent such as indocyanine green (ICG) is locally injected into the body tissue and the body tissue is injected. It is possible to obtain a fluorescence image by irradiating the excitation light corresponding to the fluorescence wavelength of the reagent. The light source device 11203 may be configured to be capable of supplying narrowband light and / or excitation light corresponding to such special light observation.
　図１６は、図１５に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。 FIG. 16 is a block diagram showing an example of the functional configuration of the camera head 11102 and CCU11201 shown in FIG.
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。 The camera head 11102 includes a lens unit 11401, an image pickup unit 11402, a drive unit 11403, a communication unit 11404, and a camera head control unit 11405. CCU11201 has a communication unit 11411, an image processing unit 11412, and a control unit 11413. The camera head 11102 and CCU11201 are communicably connected to each other by a transmission cable 11400.
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。 The lens unit 11401 is an optical system provided at a connection portion with the lens barrel 11101. The observation light taken in from the tip of the lens barrel 11101 is guided to the camera head 11102 and incident on the lens unit 11401. The lens unit 11401 is configured by combining a plurality of lenses including a zoom lens and a focus lens.
　撮像部１１４０２は、撮像装置（撮像素子）で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。 The image pickup unit 11402 is composed of an image pickup device (imaging device). The image pickup element constituting the image pickup unit 11402 may be one (so-called single plate type) or a plurality (so-called multi-plate type). When the image pickup unit 11402 is configured by a multi-plate type, for example, each image pickup element may generate an image signal corresponding to each of RGB, and a color image may be obtained by synthesizing them. Alternatively, the image pickup unit 11402 may be configured to have a pair of image pickup elements for acquiring image signals for the right eye and the left eye corresponding to 3D (Dimensional) display, respectively. The 3D display enables the operator 11131 to more accurately grasp the depth of the living tissue in the surgical site. When the image pickup unit 11402 is composed of a multi-plate type, a plurality of lens units 11401 may be provided corresponding to each image pickup element.
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。 Further, the image pickup unit 11402 does not necessarily have to be provided on the camera head 11102. For example, the image pickup unit 11402 may be provided inside the lens barrel 11101 immediately after the objective lens.
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。 The drive unit 11403 is composed of an actuator, and the zoom lens and focus lens of the lens unit 11401 are moved by a predetermined distance along the optical axis under the control of the camera head control unit 11405. As a result, the magnification and focus of the image captured by the image pickup unit 11402 can be adjusted as appropriate.
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。 The communication unit 11404 is configured by a communication device for transmitting and receiving various information to and from the CCU11201. The communication unit 11404 transmits the image signal obtained from the image pickup unit 11402 as RAW data to the CCU 11201 via the transmission cable 11400.
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。 Further, the communication unit 11404 receives a control signal for controlling the drive of the camera head 11102 from the CCU 11201 and supplies the control signal to the camera head control unit 11405. The control signal includes, for example, information to specify the frame rate of the captured image, information to specify the exposure value at the time of imaging, and / or information to specify the magnification and focus of the captured image. Contains information about the condition.
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ　Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ　Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ　Ｗｈｉｔｅ　Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。 The image pickup conditions such as the frame rate, exposure value, magnification, and focus may be appropriately specified by the user, or may be automatically set by the control unit 11413 of CCU11201 based on the acquired image signal. good. In the latter case, the endoscope 11100 is equipped with a so-called AE (Auto Exposure) function, an AF (Auto Focus) function, and an AWB (Auto White Balance) function.
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。 The camera head control unit 11405 controls the drive of the camera head 11102 based on the control signal from the CCU 11201 received via the communication unit 11404.
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。 The communication unit 11411 is configured by a communication device for transmitting and receiving various information to and from the camera head 11102. The communication unit 11411 receives an image signal transmitted from the camera head 11102 via the transmission cable 11400.
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。 Further, the communication unit 11411 transmits a control signal for controlling the drive of the camera head 11102 to the camera head 11102. Image signals and control signals can be transmitted by telecommunications, optical communication, or the like.
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。 The image processing unit 11412 performs various image processing on the image signal which is the RAW data transmitted from the camera head 11102.
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。 The control unit 11413 performs various controls related to the imaging of the surgical site and the like by the endoscope 11100 and the display of the captured image obtained by the imaging of the surgical site and the like. For example, the control unit 11413 generates a control signal for controlling the drive of the camera head 11102.
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。 Further, the control unit 11413 causes the display device 11202 to display an image captured by the surgical unit or the like based on the image signal processed by the image processing unit 11412. At this time, the control unit 11413 may recognize various objects in the captured image by using various image recognition techniques. For example, the control unit 11413 detects a surgical tool such as forceps, a specific biological part, bleeding, mist when using the energy treatment tool 11112, etc. by detecting the shape, color, etc. of the edge of the object included in the captured image. Can be recognized. When displaying the captured image on the display device 11202, the control unit 11413 may superimpose and display various surgical support information on the image of the surgical unit by using the recognition result. By superimposing and displaying the surgical support information and presenting it to the surgeon 11131, the burden on the surgeon 11131 can be reduced and the surgeon 11131 can surely proceed with the surgery.
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。 The transmission cable 11400 connecting the camera head 11102 and CCU11201 is an electric signal cable corresponding to electric signal communication, an optical fiber corresponding to optical communication, or a composite cable thereof.
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。 Here, in the illustrated example, the communication is performed by wire using the transmission cable 11400, but the communication between the camera head 11102 and the CCU11201 may be performed wirelessly.
　以上、本技術が適用され得る内視鏡手術システムの一例について説明した。本技術は、以上説明した構成のうち、内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）等に適用され得る。具体的には、本技術の一実施形態に係る半導体装置は、撮像部１０４０２に適用することができる。これにより、内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）等の高機能化に貢献できる。 The above is an example of an endoscopic surgery system to which this technology can be applied. The present technology can be applied to the endoscope 11100, the camera head 11102 (imaging unit 11402), and the like among the configurations described above. Specifically, the semiconductor device according to the embodiment of the present technology can be applied to the image pickup unit 10402. This can contribute to higher functionality of the endoscope 11100, the camera head 11102 (imaging unit 11402), and the like.
　ここでは、一例として内視鏡手術システムについて説明したが、本技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。 Here, the endoscopic surgery system has been described as an example, but this technique may be applied to other, for example, a microscopic surgery system.
（適用例２）
［移動体への応用例］
　本技術は、様々な製品へ応用することができる。例えば、本技術の一実施形態に係る半導体装置は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。 (Application example 2)
[Application example to mobile body]
This technology can be applied to various products. For example, the semiconductor device according to one embodiment of the present technology is mounted on a moving body of any kind such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. It may be realized as a device.
　図１７は、本技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。 FIG. 17 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the present technology can be applied.
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２０に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。 The vehicle control system 12000 includes a plurality of electronic control units connected via the communication network 12001. In the example shown in FIG. 20, the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050. Further, as a functional configuration of the integrated control unit 12050, a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (interface) 12053 are shown.
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。 The drive system control unit 12010 controls the operation of the device related to the drive system of the vehicle according to various programs. For example, the drive system control unit 12010 has a driving force generator for generating the driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism for adjusting and a braking device for generating braking force of the vehicle.
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。 The body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs. For example, the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, turn signals or fog lamps. In this case, the body system control unit 12020 may be input with radio waves transmitted from a portable device that substitutes for the key or signals of various switches. The body system control unit 12020 receives inputs of these radio waves or signals and controls a vehicle door lock device, a power window device, a lamp, and the like.
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。 The outside information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000. For example, the image pickup unit 12031 is connected to the vehicle outside information detection unit 12030. The vehicle outside information detection unit 12030 causes the image pickup unit 12031 to capture an image of the outside of the vehicle and receives the captured image. The vehicle outside information detection unit 12030 may perform object detection processing or distance detection processing such as a person, a vehicle, an obstacle, a sign, or a character on the road surface based on the received image.
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。 The image pickup unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of the light received. The image pickup unit 12031 can output an electric signal as an image or can output it as distance measurement information. Further, the light received by the image pickup unit 12031 may be visible light or invisible light such as infrared light.
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。 The in-vehicle information detection unit 12040 detects the in-vehicle information. For example, a driver state detection unit 12041 that detects the state of the driver is connected to the in-vehicle information detection unit 12040. The driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver has fallen asleep.
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。 The microcomputer 12051 calculates the control target value of the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and the drive system control unit. A control command can be output to 12010. For example, the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, and the like. It is possible to perform cooperative control for the purpose of.
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。 Further, the microcomputer 12051 controls the driving force generating device, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040. It is possible to perform coordinated control for the purpose of automatic driving that runs autonomously without depending on the operation.
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。 Further, the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the vehicle outside information detection unit 12030. For example, the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the outside information detection unit 12030, and performs cooperative control for the purpose of anti-glare such as switching the high beam to the low beam. It can be carried out.
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１７の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。 The audio image output unit 12052 transmits an output signal of at least one of audio and an image to an output device capable of visually or audibly notifying information to the passenger or the outside of the vehicle. In the example of FIG. 17, an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices. The display unit 12062 may include, for example, at least one of an onboard display and a head-up display.
　図１８は、撮像部１２０３１の設置位置の例を示す図である。 FIG. 18 is a diagram showing an example of the installation position of the image pickup unit 12031.
　図１８では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。 In FIG. 18, the vehicle 12100 has an imaging unit 12101, 12102, 12103, 12104, 12105 as an imaging unit 12031.
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。 The image pickup units 12101, 12102, 12103, 12104, 12105 are provided, for example, at positions such as the front nose, side mirrors, rear bumpers, back doors, and the upper part of the windshield in the vehicle interior of the vehicle 12100. The image pickup unit 12101 provided in the front nose and the image pickup section 12105 provided in the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100. The image pickup units 12102 and 12103 provided in the side mirror mainly acquire images of the side of the vehicle 12100. The image pickup unit 12104 provided in the rear bumper or the back door mainly acquires an image of the rear of the vehicle 12100. The images in front acquired by the image pickup units 12101 and 12105 are mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
　なお、図１８には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。 Note that FIG. 18 shows an example of the shooting range of the imaging units 12101 to 12104. The imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose, the imaging ranges 12112 and 12113 indicate the imaging range of the imaging units 12102 and 12103 provided on the side mirrors, respectively, and the imaging range 12114 indicates the imaging range. The imaging range of the imaging unit 12104 provided on the rear bumper or the back door is shown. For example, by superimposing the image data captured by the image pickup units 12101 to 12104, a bird's-eye view image of the vehicle 12100 can be obtained.
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。 At least one of the image pickup units 12101 to 12104 may have a function of acquiring distance information. For example, at least one of the image pickup units 12101 to 12104 may be a stereo camera including a plurality of image pickup elements, or may be an image pickup element having pixels for phase difference detection.
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。 For example, the microcomputer 12051 has a distance to each three-dimensional object in the image pickup range 12111 to 12114 based on the distance information obtained from the image pickup unit 12101 to 12104, and a temporal change of this distance (relative speed with respect to the vehicle 12100). By obtaining can. Further, the microcomputer 12051 can set an inter-vehicle distance to be secured in advance in front of the preceding vehicle, and can perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform coordinated control for the purpose of automatic driving or the like in which the vehicle travels autonomously without depending on the operation of the driver.
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。 For example, the microcomputer 12051 converts three-dimensional object data related to a three-dimensional object into two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, electric poles, and other three-dimensional objects based on the distance information obtained from the image pickup units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。 At least one of the image pickup units 12101 to 12104 may be an infrared camera that detects infrared rays. For example, the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging unit 12101 to 12104. Such pedestrian recognition is, for example, a procedure for extracting feature points in an image captured by an image pickup unit 12101 to 12104 as an infrared camera, and pattern matching processing is performed on a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian. It is done by the procedure to determine. When the microcomputer 12051 determines that a pedestrian is present in the captured image of the image pickup unit 12101 to 12104 and recognizes the pedestrian, the audio image output unit 12052 determines the square contour line for emphasizing the recognized pedestrian. The display unit 12062 is controlled so as to superimpose and display. Further, the audio image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.
　以上、本技術が適用され得る車両制御システムの一例について説明した。本技術の一実施形態に係る半導体装置は、以上説明した構成のうち、例えば、撮像部１２０３１等に適用され得る。具体的には、本技術の一実施形態に係る半導体装置は、撮像部１２０３１に適用することができる。撮像部１２０３１に本技術を適用することにより、高機能化に貢献できる。 The above is an example of a vehicle control system to which this technology can be applied. The semiconductor device according to the embodiment of the present technology can be applied to, for example, the image pickup unit 12031 or the like among the configurations described above. Specifically, the semiconductor device according to the embodiment of the present technology can be applied to the image pickup unit 12031. By applying this technology to the image pickup unit 12031, it is possible to contribute to higher functionality.
［１１．本技術の第８の実施形態（半導体装置の製造方法）］
　本技術の第８の実施形態に係る半導体装置の製造方法について図１９を参照しつつ説明する。図１９は、本技術の第８の実施形態に係る半導体装置８００の製造プロセスを示す図である。 [11. Eighth Embodiment of the present technology (manufacturing method of semiconductor device)]
A method for manufacturing a semiconductor device according to an eighth embodiment of the present technology will be described with reference to FIG. FIG. 19 is a diagram showing a manufacturing process of the semiconductor device 800 according to the eighth embodiment of the present technology.
　なお、図１９では、半導体装置８００の一例として複数の基板が積層された半導体装置の製造プロセスを示している。しかし、上述したように、本技術の一実施形態に係る半導体装置はこの実施形態に限られない。本技術の一実施形態に係る半導体装置は、例えば第１の実施形態で説明したような１層の基板からなる半導体装置であってよい。 Note that FIG. 19 shows a manufacturing process of a semiconductor device in which a plurality of substrates are laminated as an example of the semiconductor device 800. However, as described above, the semiconductor device according to one embodiment of the present technology is not limited to this embodiment. The semiconductor device according to one embodiment of the present technology may be, for example, a semiconductor device composed of a single-layer substrate as described in the first embodiment.
　また、図１９では、半導体装置８００の一例として固体撮像装置の製造プロセスを示しているが、本技術の一実施形態に係る半導体装置は固体撮像装置に限られない。 Further, although FIG. 19 shows a manufacturing process of a solid-state image pickup device as an example of the semiconductor device 800, the semiconductor device according to one embodiment of the present technology is not limited to the solid-state image pickup device.
　図１９に示されるとおり、まず、ステップＳ１において、従来、使用されている技術により、第１の基板１及び第３の基板３が製造される。なお、第１の基板１及び第３の基板３は個片化されていなくてよい。 As shown in FIG. 19, first, in step S1, the first substrate 1 and the third substrate 3 are manufactured by the technique conventionally used. The first substrate 1 and the third substrate 3 do not have to be separated into individual pieces.
　半導体装置８００が固体撮像装置であるとき、第１の基板１は、例えばロジック回路を備えていてよい。つまり、第１の基板１が備える第１の配線層１３は、撮像素子により生成される画素信号を処理する信号処理回路を含んでいてよい。 When the semiconductor device 800 is a solid-state image pickup device, the first substrate 1 may include, for example, a logic circuit. That is, the first wiring layer 13 included in the first substrate 1 may include a signal processing circuit for processing the pixel signal generated by the image pickup device.
　半導体装置８００が固体撮像装置であるとき、第３の基板３は、例えば画素部を備えていてよい。つまり、第３の基板３は、例えば画素信号を生成する撮像素子を含んでいてよい。 When the semiconductor device 800 is a solid-state image pickup device, the third substrate 3 may include, for example, a pixel portion. That is, the third substrate 3 may include, for example, an image pickup element that generates a pixel signal.
　ステップＳ２において、第１の基板１及び第３の基板３が、ＷｏＷ技術により張り合わされる。第１の基板１が備える第１の配線層１３と、第３の基板３が備える第３の配線層３２と、が対向するように配置されて接合され、Ｃｕ電極の直接接合などにより電気的に接続される。 In step S2, the first substrate 1 and the third substrate 3 are bonded together by WoW technology. The first wiring layer 13 included in the first substrate 1 and the third wiring layer 32 included in the third substrate 3 are arranged and bonded so as to face each other, and are electrically connected by direct bonding of Cu electrodes or the like. Connected to.
　ステップＳ３において、第３の基板３が備える第３の半導体基板３１が研磨されて肉薄化される。 In step S3, the third semiconductor substrate 31 included in the third substrate 3 is polished and thinned.
　ステップＳ４において、例えばフォトリソグラフィー法などが用いられて、高屈折樹脂材料３３などで被覆された光導波路が形成される。 In step S4, for example, a photolithography method or the like is used to form an optical waveguide coated with a high-refractive resin material 33 or the like.
　ステップＳ５において、半導体装置８００が上下反転されて、ウェットエッチングやドライエッチングなどのエッチング、あるいは機械研削加工などが行われることにより、第１の半導体基板１１に開口穴１２が形成される。なお、開口穴１２が形成される前に、第１の基板１の表面が研削されていることが好ましい。 In step S5, the semiconductor device 800 is turned upside down, and etching such as wet etching and dry etching, mechanical grinding, and the like are performed to form an opening hole 12 in the first semiconductor substrate 11. It is preferable that the surface of the first substrate 1 is ground before the opening hole 12 is formed.
　ステップＳ６において、個片化された第２の基板２が、ＣｏＷ技術により第１の基板１に張り合わされる。第１の基板１が備える開口穴１２の底面と、第２の基板２が備える第２の配線層２２と、が対向するように配置されて接合される。第１の配線層１３及び第２の配線層２２がスルービア４２及び導電性バンプ４３などを含んだ配線４を介して電気的に接続される。第２の基板２の数に応じて、この工程が行われる。なお、図示を省略するが、第１の配線層１３及び第２の配線層２２は、Ｃｕ電極の直接接合などにより電気的に接続されてもよい。 In step S6, the individualized second substrate 2 is attached to the first substrate 1 by CoW technology. The bottom surface of the opening hole 12 included in the first substrate 1 and the second wiring layer 22 included in the second substrate 2 are arranged and joined so as to face each other. The first wiring layer 13 and the second wiring layer 22 are electrically connected via the wiring 4 including the through via 42 and the conductive bump 43. This step is performed according to the number of the second substrates 2. Although not shown, the first wiring layer 13 and the second wiring layer 22 may be electrically connected by direct bonding of Cu electrodes or the like.
　ステップＳ７において、半導体装置８００が上下反転されて、オンチップレンズ及びカラーフィルタ５が設けられる。なお、開口穴１２が樹脂材料で封止されてもよい。 In step S7, the semiconductor device 800 is turned upside down to provide an on-chip lens and a color filter 5. The opening hole 12 may be sealed with a resin material.
　ステップＳ８において、ダイシングなどにより半導体装置８００が個片化される。 In step S8, the semiconductor device 800 is separated into pieces by dicing or the like.
　なお、本技術の第８の実施形態に係る半導体装置の製造方法は、他の実施形態に係る技術が用いられることができる。 As the method for manufacturing the semiconductor device according to the eighth embodiment of the present technology, the technology according to another embodiment can be used.
　なお、本技術は、上述した実施形態、使用例及び適用例に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。 The present technology is not limited to the above-described embodiments, usage examples and application examples, and various changes can be made without departing from the gist of the present technology.
　なお、本明細書中に記載した効果はあくまで例示であって限定されるものではなく、また他の効果があってもよい。 It should be noted that the effects described in the present specification are merely examples and are not limited, and other effects may be obtained.
　なお、本技術は、以下のような構成をとることもできる。
［１］
　一方の面に開口穴が形成されており、他方の面に第１の配線層が形成されている第１の半導体基板と、
　前記開口穴の内部に構成されており、前記開口穴の底面に対向する面に第２の配線層が形成されている第２の半導体基板と、
　前記第１の配線層と前記第２の配線層とを電気的に接続する配線と、を含む半導体装置。
［２］
　前記第１の配線層が、撮像素子により生成される画素信号を処理する第１の信号処理回路を含む、
　［１］に記載の半導体装置。
［３］
　前記第１の信号処理回路が、メモリ回路及びロジック回路を含む、
　［２］に記載の半導体装置。
［４］
　前記第２の配線層が、撮像素子により生成される画素信号を処理する第２の信号処理回路を含む、
　［１］～［３］のいずれか一つに記載の半導体装置。
［５］
　前記第２の信号処理回路が、メモリ回路及びロジック回路を含む、
　［４］に記載の半導体装置。
［６］
　前記第１の配線層が含む信号処理回路のテクノロジーノードと、前記第２の配線層が含む信号処理回路のテクノロジーノードと、が異なる、
　［１］～［５］のいずれか一つに記載の半導体装置。
［７］
　前記第２の配線層が含む信号処理回路の最小配線幅が、前記第１の配線層が含む信号処理回路の最小配線幅よりも微細である、　
　［１］～［６］のいずれか一つに記載の半導体装置。
［８］
　前記配線が、Ｃｕ電極の直接接合により電気的に接続する、
　［１］～［７］のいずれか一つに記載の半導体装置。
［９］
　前記配線が、スルービアを介して電気的に接続する、
　［１］～［８］のいずれか一つに記載の半導体装置。
［１０］
　前記配線が、導電性バンプを介して電気的に接続する、
　［１］～［９］のいずれか一つに記載の半導体装置。
［１１］
　少なくとも２つの基板が積層されて構成されており、
　前記少なくとも２つの基板のうち、少なくとも１つの基板が、前記第２の半導体基板を含む、
　［１］～［１０］のいずれか一つに記載の半導体装置。
［１２］
　前記開口穴が、樹脂材料で封止されている、
　［１］～［１１］のいずれか一つに記載の半導体装置。
［１３］
　前記樹脂材料が、絶縁性を有し、前記第２の配線層に含まれる配線間絶縁膜より熱伝導率が高い、
　［１２］に記載の半導体装置。
［１４］
　前記樹脂材料が、絶縁性を有し、前記第２の配線層に含まれる配線間絶縁膜より誘電率が低い、
　［１２］又は［１３］に記載の半導体装置。
［１５］
　前記樹脂材料が、エポキシ樹脂及びシリコン樹脂のいずれか１種である、
　［１２］～［１４］のいずれか一つに記載の半導体装置。
［１６］
　前記開口穴の底面と、前記第２の配線層と、の間に封止される前記樹脂材料が、絶縁性を有し、前記第２の配線層に含まれる配線間絶縁膜より誘電率が低く、
　前記開口穴の側面と、前記第２の配線層及び前記第２の半導体基板と、の間に封止される前記樹脂材料が、前記第２の配線層に含まれる配線間絶縁膜より熱伝導率が高い、
　［１２］～［１５］のいずれか一つに記載の半導体装置。
［１７］
　一方の面に複数の前記開口穴が形成されており、他方の面に前記第１の配線層が形成されている前記第１の半導体基板と、
　前記複数の開口穴のそれぞれの内部に構成されており、前記開口穴の底面に対向する面に前記第２の配線層が形成されている複数の前記第２の半導体基板と、
　前記第１の配線層と複数の前記第２の配線層のそれぞれとを電気的に接続する複数の前記配線と、を含む、
　［１］～［１６］のいずれか一つに記載の半導体装置。
［１８］
　［１］～［１７］のいずれか一つに記載の半導体装置を備える電子機器。
［１９］
　一方の面に開口穴が形成されており、他方の面に第１の配線層が形成されている第１の半導体基板と、
　前記開口穴の内部に構成されており、前記開口穴の底面に対向する面に第２の配線層が形成されている第２の半導体基板と、
　前記第１の配線層と前記第２の配線層とを電気的に接続する配線と、を含む半導体装置の製造方法であって、
　半導体プロセスにより形成された前記第１の配線層と、半導体プロセスにより形成された前記第２の配線層と、が前記配線により電気的に接続された後、個片化される、半導体装置の製造方法。 The present technology can also have the following configurations.
[1]
A first semiconductor substrate having an opening hole formed on one surface and a first wiring layer formed on the other surface.
A second semiconductor substrate configured inside the opening hole and having a second wiring layer formed on a surface facing the bottom surface of the opening hole.
A semiconductor device including a wiring that electrically connects the first wiring layer and the second wiring layer.
[2]
The first wiring layer includes a first signal processing circuit that processes a pixel signal generated by an image pickup device.
The semiconductor device according to [1].
[3]
The first signal processing circuit includes a memory circuit and a logic circuit.
The semiconductor device according to [2].
[4]
The second wiring layer includes a second signal processing circuit that processes a pixel signal generated by an image pickup device.
The semiconductor device according to any one of [1] to [3].
[5]
The second signal processing circuit includes a memory circuit and a logic circuit.
The semiconductor device according to [4].
[6]
The technology node of the signal processing circuit included in the first wiring layer and the technology node of the signal processing circuit included in the second wiring layer are different.
The semiconductor device according to any one of [1] to [5].
[7]
The minimum wiring width of the signal processing circuit included in the second wiring layer is finer than the minimum wiring width of the signal processing circuit included in the first wiring layer.
The semiconductor device according to any one of [1] to [6].
[8]
The wiring is electrically connected by direct bonding of Cu electrodes.
The semiconductor device according to any one of [1] to [7].
[9]
The wiring is electrically connected via a through via.
The semiconductor device according to any one of [1] to [8].
[10]
The wiring is electrically connected via a conductive bump.
The semiconductor device according to any one of [1] to [9].
[11]
At least two substrates are laminated and configured.
Of the at least two substrates, at least one substrate comprises the second semiconductor substrate.
The semiconductor device according to any one of [1] to [10].
[12]
The opening hole is sealed with a resin material.
The semiconductor device according to any one of [1] to [11].
[13]
The resin material has an insulating property and has a higher thermal conductivity than the inter-wiring insulating film contained in the second wiring layer.
The semiconductor device according to [12].
[14]
The resin material has an insulating property and has a lower dielectric constant than the interwiring insulating film contained in the second wiring layer.
The semiconductor device according to [12] or [13].
[15]
The resin material is any one of an epoxy resin and a silicon resin.
The semiconductor device according to any one of [12] to [14].
[16]
The resin material sealed between the bottom surface of the opening hole and the second wiring layer has an insulating property, and has a dielectric constant higher than that of the inter-wiring insulating film contained in the second wiring layer. Low,
The resin material sealed between the side surface of the opening hole and the second wiring layer and the second semiconductor substrate conducts heat from the inter-wiring insulating film contained in the second wiring layer. High rate,
The semiconductor device according to any one of [12] to [15].
[17]
The first semiconductor substrate having a plurality of the opening holes formed on one surface and the first wiring layer formed on the other surface.
A plurality of the second semiconductor substrates configured inside each of the plurality of opening holes and having the second wiring layer formed on a surface facing the bottom surface of the opening holes.
A plurality of the wirings for electrically connecting each of the first wiring layer and the plurality of the second wiring layers, and the like.
The semiconductor device according to any one of [1] to [16].
[18]
An electronic device including the semiconductor device according to any one of [1] to [17].
[19]
A first semiconductor substrate having an opening hole formed on one surface and a first wiring layer formed on the other surface.
A second semiconductor substrate configured inside the opening hole and having a second wiring layer formed on a surface facing the bottom surface of the opening hole.
A method for manufacturing a semiconductor device, comprising wiring that electrically connects the first wiring layer and the second wiring layer.
Manufacture of a semiconductor device in which the first wiring layer formed by a semiconductor process and the second wiring layer formed by a semiconductor process are electrically connected by the wiring and then separated into individual pieces. Method.
１００～８００：半導体装置
１：第１の基板
１１：第１の半導体基板
１２：開口穴
１３：第１の配線層
１４：樹脂材料
１４１：第１の樹脂材料
１４２：第２の樹脂材料
２：第２の基板
２１：第２の半導体基板
２２：第２の配線層
３：第３の基板
３１：第３の半導体基板
３２：第３の配線層
４：配線
４１：Ｃｕ電極
４２：スルービア
４３：導電性バンプ
ステップＳ６：配線により電気的に接続されること
ステップＳ８：個片化されること 100-800: Semiconductor device 1: First substrate 11: First semiconductor substrate 12: Opening hole 13: First wiring layer 14: Resin material 141: First resin material 142: Second resin material 2: 2nd substrate 21: 2nd semiconductor substrate 22: 2nd wiring layer 3: 3rd substrate 31: 3rd semiconductor substrate 32: 3rd wiring layer 4: wiring 41: Cu electrode 42: through via 43: Conductive bump Step S6: Electrically connected by wiring Step S8: Individualized

Claims (19)

  1. 　一方の面に開口穴が形成されており、他方の面に第１の配線層が形成されている第１の半導体基板と、
    　前記開口穴の内部に構成されており、前記開口穴の底面に対向する面に第２の配線層が形成されている第２の半導体基板と、
    　前記第１の配線層と前記第２の配線層とを電気的に接続する配線と、を含む半導体装置。     A first semiconductor substrate having an opening hole formed on one surface and a first wiring layer formed on the other surface.
    A second semiconductor substrate configured inside the opening hole and having a second wiring layer formed on a surface facing the bottom surface of the opening hole.
    A semiconductor device including a wiring that electrically connects the first wiring layer and the second wiring layer.
  2. 　前記第１の配線層が、撮像素子により生成される画素信号を処理する第１の信号処理回路を含む、
    　請求項１に記載の半導体装置。     The first wiring layer includes a first signal processing circuit that processes a pixel signal generated by an image pickup device.
    The semiconductor device according to claim 1.
  3. 　前記第１の信号処理回路が、メモリ回路及びロジック回路を含む、
    　請求項２に記載の半導体装置。     The first signal processing circuit includes a memory circuit and a logic circuit.
    The semiconductor device according to claim 2.
  4. 　前記第２の配線層が、撮像素子により生成される画素信号を処理する第２の信号処理回路を含む、
    　請求項１に記載の半導体装置。     The second wiring layer includes a second signal processing circuit that processes a pixel signal generated by an image pickup device.
    The semiconductor device according to claim 1.
  5. 　前記第２の信号処理回路が、メモリ回路及びロジック回路を含む、
    　請求項４に記載の半導体装置。     The second signal processing circuit includes a memory circuit and a logic circuit.
    The semiconductor device according to claim 4.
  6. 　前記第１の配線層が含む信号処理回路のテクノロジーノードと、前記第２の配線層が含む信号処理回路のテクノロジーノードと、が異なる、
    　請求項１に記載の半導体装置。     The technology node of the signal processing circuit included in the first wiring layer and the technology node of the signal processing circuit included in the second wiring layer are different.
    The semiconductor device according to claim 1.
  7. 　前記第２の配線層が含む信号処理回路の最小配線幅が、前記第１の配線層が含む信号処理回路の最小配線幅よりも微細である、
    　請求項１に記載の半導体装置。     The minimum wiring width of the signal processing circuit included in the second wiring layer is finer than the minimum wiring width of the signal processing circuit included in the first wiring layer.
    The semiconductor device according to claim 1.
  8. 　前記配線が、Ｃｕ電極の直接接合により電気的に接続する、
    　請求項１に記載の半導体装置。     The wiring is electrically connected by direct bonding of Cu electrodes.
    The semiconductor device according to claim 1.
  9. 　前記配線が、スルービアを介して電気的に接続する、
    　請求項１に記載の半導体装置。     The wiring is electrically connected via a through via.
    The semiconductor device according to claim 1.
  10. 　前記配線が、導電性バンプを介して電気的に接続する、
    　請求項１に記載の半導体装置。     The wiring is electrically connected via a conductive bump.
    The semiconductor device according to claim 1.
  11. 　少なくとも２つの基板が積層されて構成されており、
    　前記少なくとも２つの基板のうち、少なくとも１つの基板が、前記第２の半導体基板を含む、
    　請求項１に記載の半導体装置。     At least two substrates are laminated and configured.
    Of the at least two substrates, at least one substrate comprises the second semiconductor substrate.
    The semiconductor device according to claim 1.
  12. 　前記開口穴が、樹脂材料で封止されている、
    　請求項１に記載の半導体装置。     The opening hole is sealed with a resin material.
    The semiconductor device according to claim 1.
  13. 　前記樹脂材料が、絶縁性を有し、前記第２の配線層に含まれる配線間絶縁膜より熱伝導率が高い、
    　請求項１２に記載の半導体装置。     The resin material has an insulating property and has a higher thermal conductivity than the inter-wiring insulating film contained in the second wiring layer.
    The semiconductor device according to claim 12.
  14. 　前記樹脂材料が、絶縁性を有し、前記第２の配線層に含まれる配線間絶縁膜より誘電率が低い、
    　請求項１２に記載の半導体装置。     The resin material has an insulating property and has a lower dielectric constant than the interwiring insulating film contained in the second wiring layer.
    The semiconductor device according to claim 12.
  15. 　前記樹脂材料が、エポキシ樹脂及びシリコン樹脂のいずれか１種である、
    　請求項１２に記載の半導体装置。     The resin material is any one of an epoxy resin and a silicon resin.
    The semiconductor device according to claim 12.
  16. 　前記開口穴の底面と、前記第２の配線層と、の間に封止される前記樹脂材料が、絶縁性を有し、前記第２の配線層に含まれる配線間絶縁膜より誘電率が低く、
    　前記開口穴の側面と、前記第２の配線層及び前記第２の半導体基板と、の間に封止される前記樹脂材料が、前記第２の配線層に含まれる配線間絶縁膜より熱伝導率が高い、
    　請求項１２に記載の半導体装置。     The resin material sealed between the bottom surface of the opening hole and the second wiring layer has an insulating property, and has a dielectric constant higher than that of the inter-wiring insulating film contained in the second wiring layer. Low,
    The resin material sealed between the side surface of the opening hole and the second wiring layer and the second semiconductor substrate conducts heat from the inter-wiring insulating film contained in the second wiring layer. High rate,
    The semiconductor device according to claim 12.
  17. 　一方の面に複数の前記開口穴が形成されており、他方の面に前記第１の配線層が形成されている前記第１の半導体基板と、
    　前記複数の開口穴のそれぞれの内部に構成されており、前記開口穴の底面に対向する面に前記第２の配線層が形成されている複数の前記第２の半導体基板と、
    　前記第１の配線層と複数の前記第２の配線層のそれぞれとを電気的に接続する複数の前記配線と、を含む、
    　請求項１に記載の半導体装置。     The first semiconductor substrate having a plurality of the opening holes formed on one surface and the first wiring layer formed on the other surface.
    A plurality of the second semiconductor substrates configured inside each of the plurality of opening holes and having the second wiring layer formed on a surface facing the bottom surface of the opening holes.
    A plurality of the wirings for electrically connecting each of the first wiring layer and the plurality of the second wiring layers, and the like.
    The semiconductor device according to claim 1.
  18. 　請求項１に記載の半導体装置を備える電子機器。 An electronic device including the semiconductor device according to claim 1.
  19. 　一方の面に開口穴が形成されており、他方の面に第１の配線層が形成されている第１の半導体基板と、
    　前記開口穴の内部に構成されており、前記開口穴の底面に対向する面に第２の配線層が形成されている第２の半導体基板と、
    　前記第１の配線層と前記第２の配線層とを電気的に接続する配線と、を含む半導体装置の製造方法であって、
    　半導体プロセスにより形成された前記第１の配線層と、半導体プロセスにより形成された前記第２の配線層と、が前記配線により電気的に接続された後、個片化される、半導体装置の製造方法。     A first semiconductor substrate having an opening hole formed on one surface and a first wiring layer formed on the other surface.
    A second semiconductor substrate configured inside the opening hole and having a second wiring layer formed on a surface facing the bottom surface of the opening hole.
    A method for manufacturing a semiconductor device, comprising wiring that electrically connects the first wiring layer and the second wiring layer.
    Manufacture of a semiconductor device in which the first wiring layer formed by a semiconductor process and the second wiring layer formed by a semiconductor process are electrically connected by the wiring and then separated into individual pieces. Method.
PCT/JP2021/013278 2020-05-25 2021-03-29 Semiconductor device, method for manufacturing same, and electronic apparatus WO2021240982A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-090741 2020-05-25
JP2020090741A JP2021190440A (en) 2020-05-25 2020-05-25 Semiconductor device, manufacturing method thereof, and electronic apparatus

Publications (1)

Publication Number Publication Date
WO2021240982A1 true WO2021240982A1 (en) 2021-12-02

Family

ID=78723284

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/013278 WO2021240982A1 (en) 2020-05-25 2021-03-29 Semiconductor device, method for manufacturing same, and electronic apparatus

Country Status (2)

Country Link
JP (1) JP2021190440A (en)
WO (1) WO2021240982A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023243669A1 (en) * 2022-06-16 2023-12-21 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device and imaging device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067215A (en) * 2005-08-31 2007-03-15 Sanyo Electric Co Ltd Circuit board, method of manufacturing circuit board and circuit device
JP2008521213A (en) * 2004-11-16 2008-06-19 インターナショナル・ビジネス・マシーンズ・コーポレーション Devices and methods for making double-sided SOI wafer scale packages with through-via connections
WO2012111652A1 (en) * 2011-02-14 2012-08-23 住友ベークライト株式会社 Liquid sealing resin composition and semiconductor device obtained using liquid sealing resin composition
JP2016076563A (en) * 2014-10-06 2016-05-12 日立オートモティブシステムズ株式会社 Power module and power converter
JP2017108397A (en) * 2015-11-30 2017-06-15 株式会社半導体エネルギー研究所 Signal processing circuit, and semiconductor device with the signal processing circuit
WO2019198385A1 (en) * 2018-04-09 2019-10-17 ソニーセミコンダクタソリューションズ株式会社 Image capturing device, manufacturing method thereof, and electronic device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008521213A (en) * 2004-11-16 2008-06-19 インターナショナル・ビジネス・マシーンズ・コーポレーション Devices and methods for making double-sided SOI wafer scale packages with through-via connections
JP2007067215A (en) * 2005-08-31 2007-03-15 Sanyo Electric Co Ltd Circuit board, method of manufacturing circuit board and circuit device
WO2012111652A1 (en) * 2011-02-14 2012-08-23 住友ベークライト株式会社 Liquid sealing resin composition and semiconductor device obtained using liquid sealing resin composition
JP2016076563A (en) * 2014-10-06 2016-05-12 日立オートモティブシステムズ株式会社 Power module and power converter
JP2017108397A (en) * 2015-11-30 2017-06-15 株式会社半導体エネルギー研究所 Signal processing circuit, and semiconductor device with the signal processing circuit
WO2019198385A1 (en) * 2018-04-09 2019-10-17 ソニーセミコンダクタソリューションズ株式会社 Image capturing device, manufacturing method thereof, and electronic device

Also Published As

Publication number Publication date
JP2021190440A (en) 2021-12-13

Similar Documents

Publication Publication Date Title
WO2019087764A1 (en) Backside irradiation type solid-state imaging device, method for manufacturing backside irradiation type solid-state imaging device, imaging device, and electronic apparatus
JP7146376B2 (en) Imaging device and electronic equipment
US11784197B2 (en) Solid-state imaging unit, method of producing the same, and electronic apparatus
WO2021131388A1 (en) Solid-state imaging device, method for producing solid-state imaging device, and electronic device
US11830898B2 (en) Wafer level lens
JP6869717B2 (en) Imaging equipment, manufacturing methods for imaging equipment, and electronic devices
JP2023164552A (en) Solid-state imaging device and electronic device
JP6976751B2 (en) Image pickup device, manufacturing method of image pickup device, and electronic equipment
WO2021240982A1 (en) Semiconductor device, method for manufacturing same, and electronic apparatus
US11315971B2 (en) Imaging device, method of producing imaging device, imaging apparatus, and electronic apparatus
WO2021049302A1 (en) Imaging device, electronic apparatus, and manufacturing method
JP7422676B2 (en) Imaging device
WO2022050119A1 (en) Semiconductor device, method for manufacturing same, and electronic apparatus
WO2020235148A1 (en) Semiconductor device and electronic apparatus
WO2022044804A1 (en) Sensor device and electronic apparatus
JP2019040892A (en) Imaging device, camera module, and electronic device
US20240153982A1 (en) Semiconductor device and imaging device
WO2020017205A1 (en) Imaging element and electronic device
JP2023082375A (en) Semiconductor device and electronic apparatus
JP2020087962A (en) Solid state image sensor and electronic apparatus

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21814527

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21814527

Country of ref document: EP

Kind code of ref document: A1