WO2021177478A1 - 신호 처리 장치, 및 이를 구비하는 영상표시장치 - Google Patents

신호 처리 장치, 및 이를 구비하는 영상표시장치 Download PDF

Info

Publication number
WO2021177478A1
WO2021177478A1 PCT/KR2020/002968 KR2020002968W WO2021177478A1 WO 2021177478 A1 WO2021177478 A1 WO 2021177478A1 KR 2020002968 W KR2020002968 W KR 2020002968W WO 2021177478 A1 WO2021177478 A1 WO 2021177478A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
buffer memory
decoder
storage space
signal processing
Prior art date
Application number
PCT/KR2020/002968
Other languages
English (en)
French (fr)
Inventor
정재연
이지훈
소재섭
손정일
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to US17/909,126 priority Critical patent/US20230164370A1/en
Priority to PCT/KR2020/002968 priority patent/WO2021177478A1/ko
Publication of WO2021177478A1 publication Critical patent/WO2021177478A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/44004—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video buffer management, e.g. video decoder buffer or video display buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/234—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs
    • H04N21/2343—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs involving reformatting operations of video signals for distribution or compliance with end-user requests or end-user device requirements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/433—Content storage operation, e.g. storage operation in response to a pause request, caching operations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
    • H04N21/4383—Accessing a communication channel
    • H04N21/4384—Accessing a communication channel involving operations to reduce the access time, e.g. fast-tuning for reducing channel switching latency
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/44016—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving splicing one content stream with another content stream, e.g. for substituting a video clip

Definitions

  • the present invention relates to a signal processing apparatus and an image display apparatus having the same, and more particularly, to a signal processing apparatus capable of dynamically changing a codec when a plurality of contents using different codecs are received, and the same It relates to a video display device provided.
  • the transmitting side that provides the digital broadcasting service compresses and multiplexes video, audio, and other additional service information according to the MPEG-TS standard and transmits it in the form of a transport stream packet, and the receiving side parses the transport stream ) to extract additional service information, etc., and use it after decoding.
  • video and audio are encoded and transmitted using a single codec.
  • the image display device that reproduces the broadcast content may be able to reproduce only the content composed of a single codec.
  • content to which different codecs are applied may be applied even within the same channel, and there are cases in which streaming content is formed in a form in which a plurality of contents using different codecs are combined.
  • an object of the present invention is to provide a signal processing apparatus capable of dynamically changing a codec when a plurality of contents using different codecs are received, and an image display apparatus having the same.
  • Another object of the present invention is to provide a signal processing apparatus that minimizes codec switching delay when a plurality of contents using different codecs are received, and an image display apparatus having the same.
  • a signal processing apparatus for achieving the above object, a decoder for decoding data encoded using at least two or more different codecs, and a buffer for storing encoded data and data decoded by the decoder and a controller for controlling operations of the memory and the decoder and the buffer memory, wherein the controller, upon receiving the codec change signal, causes the decoder to convert the buffer memory into a first storage space related to first data and a codec used with the first data
  • the decoder is controlled to separate the second storage space related to the different second data, and data input and output of the first storage space and the second storage space are managed in parallel or simultaneously.
  • an image display device for achieving the above object includes the signal processing device as described above, and includes a display.
  • a signal processing apparatus includes a decoder for decoding data encoded using at least two or more different codecs, a buffer memory for storing encoded data and data decoded by the decoder, and a decoder and a buffer memory and a controller for controlling the operation of the controller, wherein when receiving a codec change signal, the decoder stores the buffer memory with a first storage space related to the first data, and second data having a codec different from that of the first data.
  • the decoder may be controlled to separate the related second storage spaces, and data input/output of the first storage space and the second storage space may be managed in parallel or at the same time. Accordingly, when a plurality of contents using different codecs are received, there is an effect of minimizing the codec switching delay.
  • control unit in the signal processing apparatus compares the size of the usable storage space of the buffer memory with a preset size, and when the size of the usable storage space is equal to or greater than the preset size, the decoder uses The decoder may be controlled to allocate an available storage space as the second storage space. Accordingly, when a plurality of contents using different codecs are received, there is an effect of minimizing the codec switching delay.
  • the control unit in the signal processing apparatus after the decoder decodes the first data stored in the buffer memory and sequentially outputs all of them to the buffer memory, the size of the usable storage space is calculated. It can be compared with the set size. Accordingly, when a plurality of contents using different codecs are received, there is an effect of minimizing the codec switching delay.
  • the control unit in the signal processing apparatus when the decoder allocates the usable storage space as the second storage space, the decoder sequentially receives the second data, stores the second data in the buffer memory, and stores the stored first data.
  • the decoder may be controlled to decode the data and sequentially output the data to the buffer memory. Accordingly, when a plurality of contents using different codecs are received, there is an effect of minimizing the codec switching delay.
  • the signal processing apparatus may further include a renderer that renders the decoded first data or the decoded second data stored in the buffer memory, and outputs the rendered data. Accordingly, when a plurality of contents using different codecs are received, there is an effect of minimizing the codec switching delay.
  • the controller in the signal processing apparatus may transmit the decoded second data stored in the buffer memory to the renderer so that the renderer outputs the rendered data according to the refresh rate. Accordingly, when a plurality of contents using different codecs are received, there is an effect of minimizing the codec switching delay.
  • the control unit in the signal processing apparatus completes rendering of some frame data among the first data decoded by the renderer.
  • the decoder may control the decoder to additionally allocate a storage space of the buffer memory in which the frame data is stored as the second storage space. Accordingly, when a plurality of contents using different codecs are received, there is an effect of minimizing the codec switching delay.
  • the buffer memory in the signal processing apparatus may include a first buffer memory for storing encoded data and a second buffer memory for storing decoded data, and the controller includes the encoded data
  • the decoder may control the decoder to vary the sizes of the first buffer memory and the second buffer memory according to a type of a codec used for encoding of . Accordingly, when a plurality of contents using different codecs are received, there is an effect of minimizing the codec switching delay.
  • the buffer memory in the signal processing apparatus includes a first buffer memory for storing encoded data and a second buffer memory for storing decoded data, the control unit,
  • the decoder may be controlled to set the sizes of the first buffer memory and the second buffer memory to have a maximum value among the buffer sizes. Accordingly, when a plurality of contents using different codecs are received, there is an effect of minimizing the codec switching delay.
  • the signal processing apparatus may further include a demultiplexer that receives data and separates encoded data from the received data, wherein the encoded data includes encoded video data, It may include at least one of encoded audio data and encoded subtitle data. Accordingly, when a plurality of contents using different codecs are received, there is an effect of minimizing the codec switching delay.
  • the demultiplexer in the signal processing apparatus analyzes a header of the received data, determines the type of codec used for encoding the encoded data, and generates a codec change signal. can be printed out. Accordingly, when a plurality of contents using different codecs are received, there is an effect of minimizing the codec switching delay.
  • the decoding speed of the decoder in the signal processing apparatus may be faster than the rendering speed of the renderer. Accordingly, when a plurality of contents using different codecs are received, there is an effect of minimizing the codec switching delay.
  • FIG. 1 is a diagram illustrating an image display device according to an embodiment of the present invention.
  • FIG. 2 is an example of an internal block diagram of the image display device of FIG. 1 .
  • FIG. 3 is an example of an internal block diagram of the signal processing unit of FIG. 2 .
  • FIG. 4 is an example of an internal block diagram of a general signal processing apparatus.
  • FIG. 5 is a diagram illustrating an image display on an image display device.
  • FIG. 6 is an example of an internal block diagram of a signal processing apparatus according to an embodiment of the present invention.
  • FIG. 7 to 9 are diagrams referred to in the description of FIG. 6 .
  • module and “part” for the components used in the following description are given or mixed in consideration of only the ease of writing the specification, and do not have a meaning or role distinct from each other by themselves. Accordingly, the terms “module” and “unit” may be used interchangeably.
  • FIG. 1 is a diagram illustrating an image display device according to an embodiment of the present invention.
  • the image display apparatus 100 may include a display 180 .
  • the display 180 may be implemented as any one of various panels.
  • the display 180 may be any one of a liquid crystal display panel (LCD panel), an organic light emitting panel (OLED panel), an inorganic light emitting panel (LED panel), and the like.
  • LCD panel liquid crystal display panel
  • OLED panel organic light emitting panel
  • LED panel inorganic light emitting panel
  • the image display device 100 may receive an external input signal through an external electronic device or a set-top box (STB) and a cable (LNE).
  • STB set-top box
  • LNE cable
  • the image display device 100 includes a decoder for decoding data encoded using at least two or more different codecs, a buffer memory for storing encoded data and data decoded by the decoder, and a decoder and a control unit for controlling the operation of the buffer memory, wherein the control unit, upon receiving a codec change signal, causes the decoder to store the buffer memory in a first storage space related to the first data, and a codec different from that of the first data.
  • the decoder is controlled to separate the two data-related second storage spaces, and data input/output of the first storage space and the second storage space is managed in parallel or simultaneously. Accordingly, when a plurality of contents using different codecs are received, it is possible to minimize the codec switching delay.
  • the image display device 100 of FIG. 1 may be a monitor, a TV, a tablet PC, a mobile terminal, or the like.
  • FIG. 2 is an example of an internal block diagram of the image display device of FIG. 1 .
  • an image display device 100 includes an image receiving unit 105 , an external device interface unit 130 , a storage unit 140 , a user input interface unit 150 , It may include a sensor unit (not shown), a signal processing unit 170 , a display 180 , and an audio output unit 185 .
  • the image receiving unit 105 may include a tuner unit 110 , a demodulator unit 120 , a network interface unit 130 , and an external device interface unit 130 .
  • the image receiving unit 105 may include only the tuner unit 110 , the demodulator 120 , and the external device interface unit 130 , unlike the drawing. That is, the network interface unit 130 may not be included.
  • the tuner unit 110 selects an RF broadcast signal corresponding to a channel selected by a user or all channels previously stored among RF (Radio Frequency) broadcast signals received through an antenna (not shown).
  • the selected RF broadcast signal is converted into an intermediate frequency signal or a baseband video or audio signal.
  • the tuner unit 110 may process a digital broadcast signal or an analog broadcast signal.
  • the analog baseband image or audio signal (CVBS/SIF) output from the tuner unit 110 may be directly input to the signal processing unit 170 .
  • the tuner unit 110 may include a plurality of tuners in order to receive broadcast signals of a plurality of channels.
  • a single tuner that simultaneously receives broadcast signals of a plurality of channels is also possible.
  • the demodulator 120 receives the digital IF signal DIF converted by the tuner 110 and performs a demodulation operation.
  • the demodulator 120 may output a stream signal TS after demodulation and channel decoding are performed.
  • the stream signal may be a signal obtained by multiplexing an image signal, an audio signal, or a data signal.
  • the stream signal output from the demodulator 120 may be input to the signal processing unit 170 .
  • the signal processing unit 170 outputs an image to the display 180 after performing demultiplexing, image/audio signal processing, and the like, and outputs an audio to the audio output unit 185 .
  • the external device interface unit 130 may transmit or receive data with a connected external device (not shown), for example, the set-top box 50 .
  • the external device interface unit 130 may include an A/V input/output unit (not shown).
  • the external device interface unit 130 may be connected to an external device such as a DVD (Digital Versatile Disk), Blu-ray, game device, camera, camcorder, computer (notebook), set-top box, etc. by wire/wireless, , it is also possible to perform input/output operations with an external device.
  • an external device such as a DVD (Digital Versatile Disk), Blu-ray, game device, camera, camcorder, computer (notebook), set-top box, etc. by wire/wireless, , it is also possible to perform input/output operations with an external device.
  • the external device interface 130 may receive an external input signal through the component terminal CMP or the like.
  • the external input signal may include a mixed sync signal and an image signal.
  • the A/V input/output unit may receive video and audio signals from an external device. Meanwhile, the wireless communication unit (not shown) may perform short-range wireless communication with other electronic devices.
  • the external device interface unit 130 may exchange data with the adjacent mobile terminal 600 .
  • the external device interface unit 130 may receive device information, executed application information, an application image, and the like, from the mobile terminal 600 in the mirroring mode.
  • the network interface unit 135 provides an interface for connecting the image display device 100 to a wired/wireless network including an Internet network.
  • the network interface unit 135 may include a wireless communication unit (not shown).
  • the storage unit 140 may store a program for each signal processing and control in the signal processing unit 170 , or may store a signal-processed image, audio, or data signal.
  • the storage unit 140 may perform a function for temporarily storing an image, audio, or data signal input to the external device interface unit 130 . Also, the storage unit 140 may store information about a predetermined broadcast channel through a channel storage function such as a channel map.
  • the storage unit 140 of FIG. 2 may be included in the signal processing unit 170 .
  • the user input interface unit 150 transmits a signal input by the user to the signal processing unit 170 or transmits a signal from the signal processing unit 170 to the user.
  • transmitting/receiving user input signals such as power on/off, channel selection, and screen setting from the remote control device 200, or local keys such as power key, channel key, volume key, and setting value (not shown) transmits a user input signal input to the signal processing unit 170 , or transfers a user input signal input from a sensor unit (not shown) that senses a user's gesture to the signal processing unit 170 , or from the signal processing unit 170 . may be transmitted to the sensor unit (not shown).
  • the signal processing unit 170 demultiplexes an input stream or processes the demultiplexed signals through the tuner unit 110 or the demodulator 120 , the network interface unit 135 , or the external device interface unit 130 . Thus, it is possible to generate and output a signal for video or audio output.
  • the signal processing unit 170 receives a broadcast signal or an HDMI signal received from the image receiving unit 105 , and performs signal processing based on the received broadcast signal or HDMI signal to receive the signal-processed image signal. can be printed out.
  • the image signal processed by the signal processing unit 170 may be input to the display 180 and displayed as an image corresponding to the image signal. Also, the image signal processed by the signal processing unit 170 may be input to an external output device through the external device interface unit 130 .
  • the audio signal processed by the signal processing unit 170 may be outputted to the audio output unit 185 . Also, the audio signal processed by the signal processing unit 170 may be input to an external output device through the external device interface unit 130 .
  • the signal processing unit 170 may include a demultiplexer, an image processing unit, and the like.
  • the signal processing unit 170 may perform various signal processing, and thus may be implemented in the form of a system on chip (SOC). This will be described later with reference to FIG. 3 .
  • SOC system on chip
  • the signal processing unit 170 may control overall operations in the image display apparatus 100 .
  • the signal processing unit 170 may control the tuner unit 110 to select a channel selected by the user or an RF broadcast corresponding to a pre-stored channel (Tuning).
  • the signal processing unit 170 may control the image display apparatus 100 according to a user command input through the user input interface unit 150 or an internal program.
  • the signal processing unit 170 may control the display 180 to display an image.
  • the image displayed on the display 180 may be a still image or a moving image, and may be a 2D image or a 3D image.
  • the signal processing unit 170 may cause a predetermined object to be displayed in the image displayed on the display 180 .
  • the object may be at least one of an accessed web screen (newspaper, magazine, etc.), an electronic program guide (EPG), various menus, widgets, icons, still images, moving pictures, and text.
  • EPG electronic program guide
  • the signal processing unit 170 may recognize the location of the user based on the image captured by the photographing unit (not shown). For example, the distance (z-axis coordinate) between the user and the image display apparatus 100 may be determined. In addition, an x-axis coordinate and a y-axis coordinate in the display 180 corresponding to the user's location may be identified.
  • the display 180 converts the image signal, the data signal, the OSD signal, the control signal, or the image signal, the data signal, and the control signal received by the external device interface unit 130 processed by the signal processing unit 170 to a driving signal. create
  • the display 180 may be configured as a touch screen and used as an input device in addition to an output device.
  • the audio output unit 185 receives the signal processed by the signal processing unit 170 and outputs it as audio.
  • the photographing unit (not shown) photographs the user.
  • the photographing unit (not shown) may be implemented with one camera, but is not limited thereto, and may be implemented with a plurality of cameras. Image information captured by the photographing unit (not shown) may be input to the signal processing unit 170 .
  • the signal processing unit 170 may detect a user's gesture based on each or a combination of an image captured by a photographing unit (not shown) or a signal sensed from a sensor unit (not shown).
  • the power supply unit 190 supplies the corresponding power throughout the image display device 100 .
  • the power supply unit 190 includes a signal processing unit 170 that may be implemented in the form of a system on chip (SOC), a display 180 for displaying an image, and an audio output unit for outputting audio (185), etc. can be supplied with power.
  • SOC system on chip
  • a display 180 for displaying an image
  • an audio output unit for outputting audio (185), etc. can be supplied with power.
  • the power supply unit 190 may include a converter for converting AC power into DC power and a dc/dc converter for converting the level of DC power.
  • the remote control device 200 transmits a user input to the user input interface unit 150 .
  • the remote control device 200 may use Bluetooth (Bluetooth), radio frequency (RF) communication, infrared (IR) communication, Ultra Wideband (UWB), ZigBee, or the like.
  • the remote control device 200 may receive an image, audio, or data signal output from the user input interface unit 150 , and display it or output the audio signal from the remote control device 200 .
  • the above-described image display device 100 may be a digital broadcasting receiver capable of receiving fixed or mobile digital broadcasting.
  • the block diagram of the image display device 100 shown in FIG. 2 is a block diagram for an embodiment of the present invention.
  • Each component of the block diagram may be integrated, added, or omitted according to the specifications of the image display device 100 that are actually implemented. That is, two or more components may be combined into one component, or one component may be subdivided into two or more components as needed.
  • the function performed in each block is for explaining the embodiment of the present invention, and the specific operation or device does not limit the scope of the present invention.
  • FIG. 3 is an example of an internal block diagram of the signal processing unit of FIG. 2 .
  • the signal processing unit 170 may include a demultiplexer 310 , an image processing unit 320 , a processor 330 , and an audio processing unit 370 . . In addition, it may further include a data processing unit (not shown).
  • the demultiplexer 310 demultiplexes an input stream. For example, when MPEG-2 TS is input, it can be demultiplexed and separated into video, audio, and data signals, respectively.
  • the stream signal input to the demultiplexer 310 may be a stream signal output from the tuner unit 110 , the demodulator 120 , or the external device interface unit 130 .
  • the image processing unit 320 may perform signal processing on an input image.
  • the image processing unit 320 may perform image processing on the image signal demultiplexed by the demultiplexer 310 .
  • the image processing unit 320 includes an image decoder 325 , a scaler 335 , an image quality processing unit 635 , an image encoder (not shown), an OSD processing unit 340 , a frame rate converter 350 , and a formatter. (360) and the like.
  • the video decoder 325 decodes the demultiplexed video signal, and the scaler 335 performs scaling to output the resolution of the decoded video signal on the display 180 .
  • the video decoder 325 may include decoders of various standards. For example, it may include an MPEG-2, H,264 decoder, a 3D image decoder for a color image and a depth image, a decoder for a multi-view image, and the like.
  • the scaler 335 may scale an input image signal that has been decoded by the image decoder 325 or the like.
  • the scaler 335 may upscale when the size or resolution of the input image signal is small, and downscale when the size or resolution of the input image signal is large.
  • the image quality processing unit 635 may perform image quality processing on an input image signal that has been decoded by the image decoder 325 or the like.
  • the image quality processing unit 635 performs noise removal processing on the input image signal, expands the resolution of the gray scale of the input image signal, improves image resolution, or performs high dynamic range (HDR)-based signal processing.
  • the frame rate can be varied, and panel characteristics, in particular, image quality processing corresponding to the organic light emitting panel can be performed.
  • the OSD processing unit 340 generates an OSD signal according to a user input or by itself. For example, a signal for displaying various types of information as graphics or text on the screen of the display 180 may be generated based on a user input signal.
  • the generated OSD signal may include various data such as a user interface screen of the image display device 100 , various menu screens, widgets, and icons. Also, the generated OSD signal may include a 2D object or a 3D object.
  • the OSD processing unit 340 may generate a pointer that can be displayed on a display based on a pointing signal input from the remote control device 200 .
  • a pointer may be generated by a pointing signal processing unit, and the OSD processing unit 240 may include such a pointing signal processing unit (not shown).
  • the pointing signal processing unit (not shown) may be provided separately instead of being provided in the OSD processing unit 240 .
  • a frame rate converter (FRC) 350 may convert a frame rate of an input image. On the other hand, the frame rate converter 350 may output as it is without a separate frame rate conversion.
  • the formatter 360 may change the format of an input image signal into an image signal for display on a display and output the changed format.
  • the formatter 360 may change the format of the image signal to correspond to the display panel.
  • the formatter 360 may change the format of the video signal.
  • the format of the 3D video signal is a Side by Side format, a Top / Down format, a Frame Sequential format, an Interlaced format, and a Checker Box. It can be changed to any one of various 3D formats, such as a format.
  • the processor 330 may control overall operations in the image display device 100 or in the signal processing unit 170 .
  • the processor 330 may control the tuner 110 to select a channel selected by the user or an RF broadcast corresponding to a pre-stored channel (Tuning).
  • the processor 330 may control the image display apparatus 100 according to a user command input through the user input interface unit 150 or an internal program.
  • the processor 330 may perform data transmission control with the network interface unit 135 or the external device interface unit 130 .
  • the processor 330 may control operations of the demultiplexer 310 and the image processor 320 in the signal processor 170 .
  • the audio processing unit 370 in the signal processing unit 170 may perform audio processing of the demultiplexed audio signal.
  • the audio processing unit 370 may include various decoders.
  • the audio processing unit 370 in the signal processing unit 170 may process a base (Base), a treble (Treble), volume control, and the like.
  • a data processing unit (not shown) in the signal processing unit 170 may perform data processing of the demultiplexed data signal.
  • the demultiplexed data signal is an encoded data signal, it may be decoded.
  • the encoded data signal may be electronic program guide information including broadcast information such as start time and end time of a broadcast program aired on each channel.
  • FIG. 3 a block diagram of the signal processing unit 170 shown in FIG. 3 is a block diagram for an embodiment of the present invention. Each component of the block diagram may be integrated, added, or omitted according to the specification of the signal processing unit 170 that is actually implemented.
  • the frame rate converter 350 and the formatter 360 may be separately provided in addition to the image processor 320 .
  • FIG. 4 is an example of an internal block diagram of a general signal processing apparatus.
  • the general signal processing apparatus 500 performs various signal processing on input source data to generate video or audio in a form that a user can see and hear.
  • Source data input to the signal processing apparatus 500 is data transmitted by encoding a video or audio source by a source device (not shown).
  • the input source data may be received broadcast data or various types of streaming content data received through the Internet or the like.
  • An encoder (not shown) of the source device performs encoding on a video or audio source.
  • the encoder may perform encoding based on a codec standard such as H.264, MPEG-4, or HEVC.
  • the encoder may store encoded video or audio data in a memory.
  • the encoder may transmit the encoded video or audio data to another electronic device such as the signal processing device 500 in the form of streaming or a file.
  • the signal processing apparatus 500 includes a demultiplexer 510, a parser 520, a decoder 530, a renderer 540, and a buffer memory 550, and a demultiplexer.
  • the plexer 510 , the parser 520 , the decoder 530 , and the renderer 540 may be formed of a pipeline in which each module has a continuous connection form.
  • the demultiplexer 510 separates data entered into the pipeline into video data, audio data, and the like.
  • the parser 520 reprocesses the data separated by the demultiplexer 510 into a form that the decoder 530 can process.
  • the parser 520 may group or separate data into units (NAL, AU, etc.) that the decoder 530 can process.
  • the decoder 530 decodes the data reprocessed by the parser 520 .
  • the decoder 530 may include a video decoder or an audio decoder.
  • the renderer 540 renders the video data decoded by the decoder 530 to generate an image or an image that can be displayed on an image display device such as a display, or renders the decoded audio data to a sound source output device such as a speaker. Produces a sound that can be output from
  • the buffer memory 550 temporarily stores the encoded data before the decoder 530 decodes, or temporarily stores the decoded data decoded by the decoder 530 .
  • the general signal processing apparatus 500 if data using a different codec is received while receiving data using a specific codec and processing the signal, the codec cannot be changed and signal processing cannot be performed on the data, so a different codec is used. It is impossible to play the used content.
  • the signal processing apparatus 500 empties all of the buffer memory 550 for data being previously processed, and the decoder 530 and the renderer 540 . Initialization of each module in the pipeline including In this case, it is impossible for the renderer 540 to continuously process frame data between content previously reproduced and content having a different codec to be reproduced in the future.
  • FIG. 5 is a diagram illustrating an image display on an image display device based on data received from a general signal processing device.
  • the image display apparatus 100 may display an image 910 corresponding to an image signal on the display 180 by using data processed through a process such as decoding and rendering by the signal processing apparatus. have.
  • the signal processing apparatus cannot process the changed codec, or empties the buffer memory and initializes the module.
  • the image display apparatus 100 must wait until the image 910 using the changed codec cannot be displayed on the display 180 or the signal processing apparatus generates an image using the changed codec.
  • the image may not be continuously displayed on the display 180 , or the black screen 920 may be temporarily displayed on the display 180 . Accordingly, the user who is looking at the display 180 may not see the image, or even if he sees the image, he/she may feel a momentary stuttering of the screen.
  • the image display device it is desirable to be able to reproduce the changed image normally, and to prevent the screen from getting stuck.
  • the signal processing apparatus minimizes codec switching delay by enabling dynamic codec change when receiving a plurality of contents using different codecs.
  • FIG. 6 is an example of an internal block diagram of a signal processing apparatus according to an embodiment of the present invention.
  • 7 to 9 are diagrams referred to in the description of FIG. 6 .
  • a signal processing apparatus 600 includes a decoder 630 for decoding encoded data using at least two or more different codecs, the encoded data, and the decoder. and a buffer memory 650 for storing the data decoded in 630 and a controller 660 for controlling the operations of the decoder 630 and the buffer memory 650 , the controller 660 includes a codec change signal 601 . ), the decoder 630 divides the buffer memory 650 into a first storage space associated with first data and a second storage space associated with second data in which a codec used is different from the first data. control and manage data input/output of the first storage space and the second storage space in parallel or simultaneously.
  • the signal processing apparatus 600 may perform various signal processing on input source data to generate video or audio in a form that a user can see and hear.
  • the decoder 630 of the signal processing apparatus 600 may decode encoded data using at least two different codecs.
  • An encoder of a source device may perform encoding on a video or audio source.
  • the encoder may perform encoding based on a codec standard such as H.264, MPEG-4, or HEVC.
  • Source data input to the signal processing apparatus 600 is encoded data transmitted by encoding a video or audio source by the source device.
  • the input source data may be received broadcast data or various types of streaming content data received through the Internet or the like.
  • the streaming content data may include MPEG-DASH (Dynamic Adaptive Streaming over HTTP) content data, HLS (Http Live Streaming) content data, or ATSC 3.0-based broadcast content data.
  • MPEG-DASH Dynamic Adaptive Streaming over HTTP
  • HLS Http Live Streaming
  • the source data received by the signal processing apparatus 600 encodes a header and an extension including information for processing video data or audio data, and actual video data, audio data, or subtitle data. It can be composed of parts that contain the data.
  • the decoder 630 may decode video data or audio data encoded data.
  • the decoder 630 may be divided into a video decoder (not shown) for decoding video data and an audio decoder (not shown) for decoding audio data.
  • the decoder 630 may perform decoding using the same codec standard as the codec standard used when the encoder of the source device encodes data.
  • the decoder 630 may use H.264, MPEG-4, HEVC, etc. as the same standard as the codec used by the encoder.
  • the buffer memory 650 may be a buffer memory that stores encoded data and data decoded by the decoder 630 . Since the encoded data and the decoded data are data input to and output from the decoder 630 , they may be temporarily stored in the buffer memory 650 .
  • Buffer memory 650 may be formed of various memory devices.
  • buffer memory 650 may be formed by any of DRAM, SDRAM, MRAM, RRAM, or other types of memory devices.
  • the buffer memory 650 may include a first buffer memory 651 for storing encoded data and a second buffer memory 652 for storing data decoded by the decoder 630 .
  • the decoder 630 may decode the encoded data stored in the first buffer memory 651 of the buffer memory 650 , and output the decoded data back to the second buffer memory 652 of the buffer memory 650 .
  • the decoded data stored in the buffer memory 650 may then be rendered and output.
  • the controller 660 may control operations of the decoder 630 and the buffer memory 650 .
  • the controller 660 controls the decoder 630 to store the data input to the buffer memory 650 , decode the stored data, and output the decoded data to the buffer memory 650 . can do.
  • the decoder 630 stores the buffer memory 650 in a first storage space related to the first data and a second codec different from the first data. It can be controlled to separate the data into a second storage space related to the data.
  • the first data and the second data may be composed of at least one or more frame data.
  • the first data may be data currently being decoded by the decoder 630 or encoded data stored in the buffer memory 650 to be decoded by the decoder 630 .
  • the second data is data to be decoded by the decoder 630 in the future, and may be data encoded using a codec different from the codec used for encoding the first data.
  • the first storage space may be a partial space of the first buffer memory 651 and the second buffer memory 652
  • the second storage space also includes the first buffer memory 651 and the second buffer memory 652 .
  • the codec change signal 601 is a signal indicating that second data using a codec different from the codec used for encoding the first data is input.
  • the signal processing apparatus 600 may further include a demultiplexer 610 that receives data and separates encoded data from the received data.
  • the demultiplexer 610 analyzes the header of the received data, determines the type of codec used for encoding the received data, and the codec information included in the header is the current decoder 630 or the renderer 640. When it is different from codec information of the data being processed, the codec change signal 601 may be generated and output.
  • the demultiplexer 610 may not output the codec change signal 601 .
  • the signal processing apparatus 600 may further include a parser 620 that reprocesses the data separated by the demultiplexer 610 into a form that the decoder 630 can process.
  • the parser 620 may group or separate data into units (NAL, AU, etc.) that the decoder 630 can process.
  • the demultiplexer 610 When the demultiplexer 610 generates and outputs the codec change signal 601 , the corresponding codec change signal 601 may be transmitted to the controller 660 through the parser 620 .
  • the control unit 660 recognizes that the codec has been changed from the codec change signal 601 , and the decoder 630 uses a portion of the storage space of the buffer memory 650 to store the second data to store the second data. It can be controlled so that it can be allocated for
  • the controller 660 When the decoder 630 divides the storage space of the buffer memory 650 into a first storage space related to the first data and a second storage space related to the second data, the controller 660 is configured to include the first storage space and the second storage space. 2 Data input/output of storage space can be managed in parallel or at the same time. Accordingly, when a plurality of contents using different codecs are received, a dynamic codec change may be possible.
  • the signal processing apparatus 600 may further include a renderer 640 that renders the decoded first data or the decoded second data stored in the buffer memory 650 and outputs the rendered data.
  • a renderer 640 that renders the decoded first data or the decoded second data stored in the buffer memory 650 and outputs the rendered data.
  • the controller 660 transmits the decoded first data or the decoded second data stored in the buffer memory 650 to the renderer 640 so that the renderer 640 outputs the rendered first data or the second data according to the refresh rate 640).
  • the renderer 640 renders the video data decoded by the decoder 530 to generate an image or an image that can be displayed on an image display device such as a display, or renders the decoded audio data to a sound source output device such as a speaker. Produces a sound that can be output from The renderer 640 may be divided into a video renderer (not shown) and an audio renderer (not shown).
  • the signal processing apparatus 600 may include a demultiplexer 610 , a parser 620 , a decoder 630 , a renderer 640 , a buffer memory 650 , and a controller 660 , and the demultiplexer
  • the 610 , the parser 620 , and the controller 660 may be formed of a pipeline in which each module has a continuous connection form.
  • the decoder 630 , the renderer 640 and the buffer memory 650 may be implemented as physical hardware devices, and a demultiplexer forming a pipeline
  • the lexer 610 , the parser 620 , and the control unit 660 are implemented in software and stored in a system memory (not shown), while being loaded by a processor such as a central processing unit (CPU) or a graphic processing unit (GPU). and the function can be activated.
  • a processor such as a central processing unit (CPU) or a graphic processing unit (GPU).
  • the controller 660 compares the size of the usable storage space of the buffer memory 650 with a preset size, and when the size of the usable storage space is equal to or greater than the preset size, the decoder 630 controls the available storage space. It can be controlled to allocate the space as the second storage space.
  • the first data stored in the buffer memory 650 may be sequentially erased from the first buffer memory 651 as the decoder 630 sequentially performs decoding.
  • the data decoded by the decoder 630 may then be rendered by the renderer 640 and sequentially output from the second buffer memory 652 . Accordingly, the size of the usable storage space among the storage spaces of the first buffer memory 651 and the second buffer memory 652 of the buffer memory 650 is continuously changed according to the operations of the decoder 630 and the renderer 640 .
  • the controller 660 may control the decoder 630 to allocate the available storage space as the second storage space when the continuously changing size of the usable storage space is equal to or greater than a preset size.
  • the second storage space may be a partial space of the first buffer memory 651 and the second buffer memory 652 .
  • control unit 660, the decoder 630 decodes the first data stored in the first buffer memory 651 and sequentially outputs all of the first data stored in the first buffer memory 651 to the second buffer memory 652, the available storage space may be compared with a preset size.
  • the entire storage space of the first buffer memory 651 may be allotted as the second storage space.
  • the storage space of the second buffer memory 652 may be allocated as the second storage space when there is an available space.
  • control unit 660, the decoder 630 decodes the first data stored in the first buffer memory 651 and sequentially outputs all of the first data stored in the second buffer memory 652, even before the usable storage space may be compared with a preset size.
  • the controller 660 sequentially receives the second data and stores it in the first buffer memory 651 . and decodes the stored second data to sequentially output the decoded second data to the second buffer memory 652 . Accordingly, in a state in which the decoded first data is stored in the second buffer memory 652 , the decoder 630 may decode the second data and output the decoded second data to the second buffer memory 652 .
  • the control unit 660, the decoder 630, renders some frame data may control to allocate the storage space of the second buffer memory 652 in which . Accordingly, the controller 660 may sequentially allocate the second storage space as the decoded first data is rendered.
  • the controller 660 may control the decoder 630 to vary the sizes of the first buffer memory 651 and the second buffer memory 652 according to the type of codec used for encoding the encoded data. can Depending on the type of codec used, the size of the required buffer memory may be different. Accordingly, when the control unit 660 receives the codec change signal 601 output by the demultiplexer 610 , the decoder 630 causes the first buffer memory 651 and the second buffer to have a size suitable for the corresponding codec. The size of the memory 652 may be controlled to be variable.
  • the controller 660 controls the decoder 630 to set the sizes of the first buffer memory 651 and the second buffer memory 652 so as to have a maximum value among the sizes of buffer memories required by different codecs. can be controlled
  • the sizes of the first buffer memory 651 and the second buffer memory 652 may be fixed so as to have a maximum value among the sizes of buffer memories required by different codecs.
  • the controller 660 may control the operations of the decoder 630 and the renderer 640 according to the type of the received input. For example, when a user input such as pause, end, search, double-speed playback, etc. is received, the controller 660 may control the operations of the decoder 630 and the renderer 640 according to the type of the received input. .
  • the controller 660 may control the operations of the decoder 630 and the renderer 640 so that the image display device 100 can output an image suitable for input of pause, search, and double-speed playback of the screen.
  • the operation of the decoder 630 and the renderer 640 may be temporarily stopped or both may be controlled.
  • the signal processing apparatus 600 is divided into a demultiplexer 610 , a parser 620 , a decoder 630 , a renderer 640 , a buffer memory 650 , and a control unit 660 .
  • this is only an example, and the signal processing apparatus 600 may be implemented with only a part of the above-described configuration, or a combination of some or all of the above-described configuration and other configurations.
  • the decoder 630 and the renderer 640 among the above-described configurations can be implemented as physical hardware, it is provided as software that performs the above-described functions and is stored in the system memory, while the CPU or GPU and It may be loaded by the same processor and the function may be driven.
  • the demultiplexer 610 the parser 620 , and the control unit 660 among the above-described components may be implemented as software, they may be implemented with physical hardware, if necessary.
  • the controller 660 has been described only as controlling the decoder 630 and the renderer 640 , it may be implemented to perform decoding and rendering in software, if necessary.
  • FIGS. 7A to 7G are diagrams illustrating the continuous operation of the signal processing apparatus according to an embodiment of the present invention divided into respective stages.
  • the preset size of the buffer memory for the controller 660 to allocate the second storage space is '6', but is not limited thereto.
  • the decoder 630 may operate by being divided into a first instance 631 and a second instance 632 in order to decode data encoded using at least two different codecs.
  • the number of instances in the decoder 630 may be set to two or more in some cases.
  • the controller 660 may manage the first instance 631 and the second instance 632 , respectively.
  • the first buffer memory 651 may be called a coded picture buffer (CPB), and the second buffer memory 652 may be called a decoded picture buffer (DPB),
  • CB coded picture buffer
  • DPB decoded picture buffer
  • the present invention is not limited thereto.
  • the storage spaces of '0' to '4' and '0 to '5' of the first buffer memory 651 and the second buffer memory 652 may be spaces capable of storing frame data, respectively. have.
  • the present invention is not limited thereto.
  • the size of the storage space of the first buffer memory 651 and the second buffer memory 652 may vary depending on the type of codec, and may be fixed to have a maximum value among buffer sizes required by different codecs. have.
  • the first instance 631 of the decoder 630 operates to decode the first data stored in the first buffer memory 631 and output it to the second buffer memory 652 . can do.
  • the second instance 632 of the decoder 630 may not operate.
  • second data having a different type of codec used for encoding from the first data may be input.
  • the demultiplexer 610 may output the codec change signal 601 , and the controller 660 may receive the codec change signal 601 through the parser 620 .
  • the controller 660 may activate the second instance 632 of the decoder 630 .
  • the controller 660 after the decoder 630 decodes the first data stored in the first buffer memory 651 and sequentially outputs all of them to the second buffer memory 652, the size of the usable storage space may be compared with a preset size.
  • control unit 660, the decoder 630 decodes the first data stored in the first buffer memory 651 and sequentially outputs all of the first data stored in the second buffer memory 652, even before the usable storage space may be compared with a preset size.
  • the controller 660 sets a preset size as '7' among the storage spaces of the first buffer memory 651 and the second buffer memory 652 . It can be judged to be larger than the size '6'.
  • the controller 660 selects the available spaces '0' to '4' of the first buffer memory 651 and '4' and '5' spaces that are the usable spaces of the second buffer memory 652 .
  • a second storage space related to the second data may be allocated.
  • the controller 660 may control the second instance 632 of the decoder 630 to be activated.
  • the allocated second storage space may be managed by the operation of the second instance 632 of the decoder 630 .
  • the controller 660 may control the second instance 632 of the decoder 630 to store the second data in the first buffer memory 651 .
  • the second data may be sequentially stored in the second storage space in the first buffer memory 651 .
  • both the first instance 631 and the second instance 632 of the decoder 630 may operate.
  • the first instance 631 of the decoder 630 converts the decoded first data stored in the second buffer memory 652 to the renderer 640 so that the renderer 640 outputs the rendered first data according to the refresh rate. ) can be passed to
  • the controller 660 is configured such that the second instance 632 of the decoder 630 sequentially receives and stores the second data in the first buffer memory 651 , decodes the stored second data, and decodes the decoded data.
  • the second data may be sequentially output to the second buffer memory 652 . Accordingly, in a state where some frame data of the decoded first data is stored in the second buffer memory 652 , the decoder 630 may decode the second data and output it to the second buffer memory 652 . .
  • the controller 660 controls the decoder 630 .
  • the second instance 632 may control to additionally allocate the storage space of the second buffer memory 652 in which the rendered partial frame data is stored as the second storage space. Accordingly, the controller 660 may sequentially allocate the second storage space as the decoded first data is rendered.
  • the second instance 632 of the decoder 630 sequentially outputs the decoded second data to the second buffer memory 652 .
  • the decoding speed of the decoder 630 may be faster than the rendering speed of the renderer 640 .
  • the decoded second data may be sequentially stored in the second buffer memory 652 . Accordingly, the control unit 660 seamlessly converts the frame data of the first data decoded by the first instance 631 and the second instance 632 of the decoder 630 and the frame data of the decoded second data, It can be controlled to be transmitted to the renderer 640 .
  • the controller 660 controls the decoder 630 in the first instance ( 631) can be disabled.
  • the second instance 632 of the decoder 630 may allocate the entire space of the first buffer memory 651 and the second buffer memory 652 as the second storage space.
  • the signal processing apparatus 600 may operate to stably output an image.
  • FIG. 8 is a flowchart illustrating a method of operating a signal processing apparatus according to an embodiment of the present invention.
  • the decoder 630 of the signal processing apparatus 600 may decode the first data stored in the buffer memory 650 and output the decoded first data to the buffer memory 650 . Specifically, the decoder 630 may decode the first data stored in the first buffer memory 651 and output the decoded data to the second buffer memory 652 ( S801 ).
  • the controller 660 determines whether the codec change signal 601 is received (S802).
  • the controller 660 may control the decoder 630 to decode the first data stored in the buffer memory 650 and output it to the buffer memory 650 .
  • the controller 660 may control the decoder 630 to divide the buffer memory 650 into a first storage space and a second storage space (S803).
  • the controller 660 may control the decoder 630 to receive second data having a codec used for encoding different from the first data, and store the received second data in the second storage space of the buffer memory 650 . Specifically, the controller 660 may control the decoder 630 to store the second data in the second storage space allocated to the first buffer memory 651 ( S804 ).
  • the controller 660 determines whether the decoder 630 has decoded all of the first data stored in the buffer memory 650 ( S805 ).
  • the decoder 630 If the decoder 630 does not decode all of the first data, the controller 660 continuously, the decoder 630 receives the second data and stores the second data in the second storage space of the buffer memory 650 . You can control it to save. In this case, the decoder 630 continuously performs decoding of the first data.
  • the controller 660 controls the decoder 630 to decode the second data stored in the buffer memory 650 and output it to the buffer memory 650 .
  • the decoder 630 may decode the second data stored in the first buffer memory 651 and output it to the second buffer memory 652 ( S806 ).
  • the image display apparatus 100 minimizes the codec switching delay through a dynamic codec change, and as shown in FIG. 9 , a normal image 930 ) can be displayed on the display 180, and the user can enjoy a stable screen without drowsiness.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은 신호 처리 장치, 및 이를 구비하는 영상표시장치에 관한 것이다. 본 발명의 일 실시예에 따른 신호 처리 장치는, 적어도 2개 이상의 서로 다른 코덱을 이용하여 인코딩된 데이터를 디코딩하는 디코더, 인코딩된 데이터 및 디코더에서 디코딩된 데이터를 저장하는 버퍼 메모리 및 디코더와 버퍼 메모리의 동작을 제어하는 제어부를 포함하며, 제어부는, 코덱 변경 신호를 수신하면, 디코더가 버퍼 메모리를 제1 데이터와 관련한 제1 저장 공간과, 제1 데이터와는 이용된 코덱이 상이한 제2 데이터와 관련한 제2 저장 공간으로 분리하도록 상기 디코더를 제어하고, 제1 저장 공간과 제2 저장 공간의 데이터 입출력을 병렬적으로 또는 동시에 관리할 수 있다. 이에 따라, 코덱 변동시에도 딜레이 없는 실시간 코덱 변경이 가능하고, 사용자에게 화면의 끊김없이 콘텐츠를 재생할 수 있다.

Description

신호 처리 장치, 및 이를 구비하는 영상표시장치
본 발명은 신호 처리 장치, 및 이를 구비하는 영상표시장치에 관한 것으로, 보다 상세하게는, 서로 다른 코덱을 사용한 복수의 콘텐츠를 수신한 경우, 동적인 코덱 변경이 가능하도록 하는 신호 처리 장치, 및 이를 구비하는 영상표시장치에 관한 것이다.
디지털 방송 서비스가 빠른 속도로 확장되어 가고 있다. 디지털 방송 서비스를 제공하는 송신측은 MPEG-TS 규격에 따라서 비디오, 오디오 및 기타 부가 서비스 정보를 압축 및 다중화하여 트랜스포트 스트림(Transport Stream) 패킷 형태로 전송하고, 수신측은 상기 트랜스포트 스트림을 파싱(parsing)하여 부가 서비스 정보 등을 추출하고 이를 디코딩(decoding)하여 사용한다.
현재의 방송의 동일 채널에서는 비디오, 오디오를 단일 코덱(codec)을 사용하여 인코딩(incoding)하여 전송한다. 이러한 경우, 방송 콘텐츠를 재생하는 영상표시장치에서는 단일 코덱으로 이루어진 콘텐츠만 재생이 가능할 수 있다. 그러나, 방송에 따라서 동일 채널 내에서도 서로 다른 코덱을 적용한 콘텐츠를 적용할 수 있고, 스트리밍 콘텐츠(streaming content)가 서로 다른 코덱을 사용한 복수의 콘텐츠가 결합된 형태로 이루어진 경우도 존재한다.
따라서, 서로 다른 코덱을 사용한 복수의 콘텐츠를 수신한 경우, 동적인 코덱 변경이 가능하도록 함으로써, 코덱 전환 딜레이를 최소화하고, 사용자에게 화면의 끊김없이 콘텐츠를 제공할 수 있는 방법이 요구되고 있다.
그러나, 기존의 일반적인 영상표시장치에서는, 한 채널 내에서 서로 다른 코덱을 적용한 콘텐츠를 수신한 경우, 코덱 변경이 되지 않아 콘텐츠의 재생이 불가능 할 수 있다. 또는, 채널 전환의 경우와 같이, 코덱 변경으로 인한 버퍼 비움 및 초기화와 같은 자원 재할당 과정이 발생할 수 있다. 이러한 경우, 영상표시장치에서는, 코덱 변경에 따른 화면의 끊김 현상이 발생할 수도 있다는 문제점이 있다.
또한, 서로 다른 코덱을 적용한 복수의 콘텐츠가 결합된 형태의 스트리밍 콘텐츠를 재생하는 경우에도, 코덱이 변경되는 시점에서 스트리밍 콘텐츠의 영상이 끊기는 현상이 발생할 수 있는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위하여, 서로 다른 코덱을 사용한 복수의 콘텐츠를 수신한 경우, 동적인 코덱 변경이 가능하도록 하는 신호 처리 장치, 및 이를 구비하는 영상표시장치를 제공하는데 목적이 있다.
또한, 본 발명은, 서로 다른 코덱을 사용한 복수의 콘텐츠를 수신한 경우, 코덱 전환 딜레이를 최소화하는 신호 처리 장치, 및 이를 구비하는 영상표시장치를 제공하는데 목적이 있다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 신호 처리 장치는, 적어도 2개 이상의 서로 다른 코덱을 이용하여 인코딩된 데이터를 디코딩하는 디코더, 인코딩된 데이터 및 디코더에서 디코딩된 데이터를 저장하는 버퍼 메모리 및 디코더와 버퍼 메모리의 동작을 제어하는 제어부를 포함하며, 제어부는, 코덱 변경 신호를 수신하면, 디코더가 버퍼 메모리를 제1 데이터와 관련한 제1 저장 공간과, 제1 데이터와는 이용된 코덱이 상이한 제2 데이터와 관련한 제2 저장 공간으로 분리하도록 상기 디코더를 제어하고, 제1 저장 공간과 제2 저장 공간의 데이터 입출력을 병렬적으로 또는 동시에 관리한다.
한편, 상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 영상표시장치는, 상기와 같은 신호 처리 장치를 포함하고, 디스플레이를 포함한다.
본 발명에 따르면, 다음과 같은 효과가 있다.
본 발명의 일 실시예에 따른 신호 처리 장치는, 적어도 2개 이상의 서로 다른 코덱을 이용하여 인코딩된 데이터를 디코딩하는 디코더, 인코딩된 데이터 및 디코더에서 디코딩된 데이터를 저장하는 버퍼 메모리 및 디코더와 버퍼 메모리의 동작을 제어하는 제어부를 포함하며, 제어부는, 코덱 변경 신호를 수신하면, 디코더가 버퍼 메모리를 제1 데이터와 관련한 제1 저장 공간과, 제1 데이터와는 이용된 코덱이 상이한 제2 데이터와 관련한 제2 저장 공간으로 분리하도록 상기 디코더를 제어하고, 제1 저장 공간과 제2 저장 공간의 데이터 입출력을 병렬적으로 또는 동시에 관리할 수 있다. 따라서, 서로 다른 코덱을 사용한 복수의 콘텐츠를 수신한 경우, 코덱 전환 딜레이를 최소화할 수 있는 효과가 있다.
한편, 본 발명의 일 실시예에 따른 신호 처리 장치내의 제어부는, 버퍼 메모리의 사용 가능한 저장 공간의 크기를 기설정된 크기와 비교하고, 사용 가능한 저장 공간의 크기가 기설정된 크기 이상인 경우, 디코더가 사용 가능한 저장 공간을 제2 저장 공간으로 할당하도록 상기 디코더를 제어할 수 있다. 따라서, 서로 다른 코덱을 사용한 복수의 콘텐츠를 수신한 경우, 코덱 전환 딜레이를 최소화할 수 있는 효과가 있다.
한편, 본 발명의 일 실시예에 따른 신호 처리 장치 내의 제어부는, 디코더가 버퍼 메모리에 저장된 상기 제1 데이터를 디코딩하여, 버퍼 메모리로 순차적으로 모두 출력한 이후에, 사용 가능한 저장 공간의 크기를 기설정된 크기와 비교할 수 있다. 따라서, 서로 다른 코덱을 사용한 복수의 콘텐츠를 수신한 경우, 코덱 전환 딜레이를 최소화할 수 있는 효과가 있다.
한편, 본 발명의 일 실시예에 따른 신호 처리 장치 내의 제어부는, 디코더가 사용 가능한 저장 공간을 제2 저장 공간으로 할당하면, 디코더가 제2 데이터를 순차적으로 수신하여 버퍼 메모리에 저장하고, 저장된 제2 데이터를 디코딩하여 순차적으로 버퍼 메모리로 출력하도록 상기 디코더를 제어할 수 있다. 따라서, 서로 다른 코덱을 사용한 복수의 콘텐츠를 수신한 경우, 코덱 전환 딜레이를 최소화할 수 있는 효과가 있다.
한편, 본 발명의 일 실시예에 따른 신호 처리 장치는, 버퍼 메모리에 저장된 디코딩된 제1 데이터 또는 디코딩된 제2 데이터를 렌더링하고, 렌더링된 데이터를 출력하는 렌더러를 더 포함할 수 있다. 따라서, 서로 다른 코덱을 사용한 복수의 콘텐츠를 수신한 경우, 코덱 전환 딜레이를 최소화할 수 있는 효과가 있다.
한편, 본 발명의 일 실시예에 따른 신호 처리 장치 내의 제어부는, 렌더러가 화면 주사율에 맞춰 렌더링된 데이터를 출력하도록, 버퍼 메모리에 저장된 디코딩된 제2 데이터를, 렌더러로 전달할 수 있다. 따라서, 서로 다른 코덱을 사용한 복수의 콘텐츠를 수신한 경우, 코덱 전환 딜레이를 최소화할 수 있는 효과가 있다.
한편, 본 발명의 일 실시예에 따른 신호 처리 장치 내의 제어부는, 제1 데이터와 제2 데이터가 복수개의 프레임 데이터로 구성되는 경우, 렌더러에서 디코딩된 제1 데이터 중 일부 프레임 데이터의 렌더링을 완료할 때 마다, 디코더가 프레임 데이터가 저장되었던 버퍼 메모리의 저장 공간을 추가적으로 제2 저장 공간으로 할당하도록 상기 디코더를 제어할 수 있다. 따라서, 서로 다른 코덱을 사용한 복수의 콘텐츠를 수신한 경우, 코덱 전환 딜레이를 최소화할 수 있는 효과가 있다.
한편, 본 발명의 일 실시예에 따른 신호 처리 장치 내의 버퍼 메모리는 인코딩된 데이터를 저장하는 제1 버퍼 메모리 및 디코딩된 데이터를 저장하는 제2 버퍼 메모리를 포함할 수 있고, 제어부는, 인코딩된 데이터의 인코딩에 이용된 코덱의 종류에 따라, 디코더가 제1 버퍼 메모리 및 제2 버퍼 메모리의 크기를 가변시키도록 상기 디코더를 제어할 수 있다. 따라서, 서로 다른 코덱을 사용한 복수의 콘텐츠를 수신한 경우, 코덱 전환 딜레이를 최소화할 수 있는 효과가 있다.
한편, 본 발명의 일 실시예에 따른 신호 처리 장치내의 버퍼 메모리는 인코딩된 데이터를 저장하는 제1 버퍼 메모리 및 디코딩된 데이터를 저장하는 제2 버퍼 메모리를 포함하고, 제어부는, 서로 다른 코덱에서 요구되는 버퍼 크기 중 최대 값을 갖도록, 디코더가 제1 버퍼 메모리와 제2 버퍼 메모리의 크기를 설정하도록 상기 디코더를 제어할 수 있다. 따라서, 서로 다른 코덱을 사용한 복수의 콘텐츠를 수신한 경우, 코덱 전환 딜레이를 최소화할 수 있는 효과가 있다.
한편, 본 발명의 일 실시예에 따른 신호 처리 장치는, 데이터를 수신하고 수신된 데이터로부터 인코딩된 데이터를 분리하는 디멀티플렉서(demultiplexer)를 더 포함할 수 있고, 인코딩된 데이터는, 인코딩된 비디오 데이터, 인코딩된 오디오 데이터, 인코딩된 자막(subtitle) 데이터 중 적어도 하나 이상을 포함할 수 있다. 따라서, 서로 다른 코덱을 사용한 복수의 콘텐츠를 수신한 경우, 코덱 전환 딜레이를 최소화할 수 있는 효과가 있다.
한편, 본 발명의 일 실시예에 따른 신호 처리 장치 내의 디멀티플렉서는, 수신된 데이터의 헤더(header)를 분석하여, 인코딩된 데이터의 인코딩에 이용된 코덱의 종류를 판단하고, 코덱 변경 신호를 생성하여 출력할 수 있다. 따라서, 서로 다른 코덱을 사용한 복수의 콘텐츠를 수신한 경우, 코덱 전환 딜레이를 최소화할 수 있는 효과가 있다.
한편, 본 발명의 일 실시예에 따른 신호 처리 장치 내의 디코더의 디코딩 속도는, 렌더러의 렌더링 속도보다 더 빠를 수 있다. 따라서, 서로 다른 코덱을 사용한 복수의 콘텐츠를 수신한 경우, 코덱 전환 딜레이를 최소화할 수 있는 효과가 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 영상표시장치를 도시한 도면이다.
도 2는 도 1의 영상표시장치의 내부 블록도의 일예이다.
도 3은 도 2의 신호 처리부의 내부 블록도의 일예이다.
도 4는 일반적인 신호 처리 장치의 내부 블록도의 일예이다.
도 5는 영상표시장치에 영상 표시를 예시하는 도면이다.
도 6은 본 발명의 일 실시예에 따른 신호 처리 장치의 내부 블록도의 일예이다.
도 7 내지 9는 도 6의 설명에 참조되는 도면이다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 따라서, 상기 "모듈" 및 "부"는 서로 혼용되어 사용될 수도 있다.
또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 영상표시장치를 도시한 도면이다.
도면을 참조하면, 영상표시장치(100)는, 디스플레이(180)를 포함할 수 있다.
한편, 디스플레이(180)는 다양한 패널 중 어느 하나로 구현될 수 있다. 예를 들어, 디스플레이(180)는, 액정표시패널(LCD 패널), 유기발광패널(OLED 패널), 무기발광패널(LED 패널) 등 중 어느 하나일 수 있다.
한편, 영상표시장치(100)는, 외부의 전자기기 또는 셋탑 박스(STB)와 케이블(LNE) 등을 통해, 외부 입력 신호를 수신할 수 있다.
본 발명의 일 실시예에 따른 영상표시장치(100)는, 적어도 2개 이상의 서로 다른 코덱을 이용하여 인코딩된 데이터를 디코딩하는 디코더, 인코딩된 데이터 및 디코더에서 디코딩된 데이터를 저장하는 버퍼 메모리 및 디코더와 버퍼 메모리의 동작을 제어하는 제어부를 포함하며, 제어부는, 코덱 변경 신호를 수신하면, 디코더가 버퍼 메모리를 제1 데이터와 관련한 제1 저장 공간과, 제1 데이터와는 이용된 코덱이 상이한 제2 데이터와 관련한 제2 저장 공간으로 분리하도록 상기 디코더를 제어하고, 제1 저장 공간과 제2 저장 공간의 데이터 입출력을 병렬적으로 또는 동시에 관리한다. 이에 따라, 서로 다른 코덱을 사용한 복수의 콘텐츠를 수신한 경우, 코덱 전환 딜레이를 최소화할 수 있게 된다.
한편, 도 1의 영상표시장치(100)는, 모니터, TV, 태블릿 PC, 이동 단말기 등이 가능하다.
도 2는 도 1의 영상표시장치의 내부 블록도의 일예이다.
도 2를 참조하면, 본 발명의 일실시예에 의한 영상표시장치(100)는, 영상 수신부(105), 외부장치 인터페이스부(130), 저장부(140), 사용자입력 인터페이스부(150), 센서부(미도시), 신호 처리부(170), 디스플레이(180), 오디오 출력부(185)를 포함할 수 있다.
영상 수신부(105)는, 튜너부(110), 복조부(120), 네트워크 인터페이스부(130), 외부장치 인터페이스부(130)를 포함할 수 있다.
한편, 영상 수신부(105)는, 도면과 달리, 튜너부(110), 복조부(120)와, 외부장치 인터페이스부(130)만을 포함하는 것도 가능하다. 즉, 네트워크 인터페이스부(130)를 포함하지 않을 수도 있다.
튜너부(110)는, 안테나(미도시)를 통해 수신되는 RF(Radio Frequency) 방송 신호 중 사용자에 의해 선택된 채널 또는 기저장된 모든 채널에 해당하는 RF 방송 신호를 선택한다. 또한, 선택된 RF 방송 신호를 중간 주파수 신호 혹은 베이스 밴드 영상 또는 음성신호로 변환한다.
예를 들어, 선택된 RF 방송 신호가 디지털 방송 신호이면 디지털 IF 신호(DIF)로 변환하고, 아날로그 방송 신호이면 아날로그 베이스 밴드 영상 또는 음성 신호(CVBS/SIF)로 변환한다. 즉, 튜너부(110)는 디지털 방송 신호 또는 아날로그 방송 신호를 처리할 수 있다. 튜너부(110)에서 출력되는 아날로그 베이스 밴드 영상 또는 음성 신호(CVBS/SIF)는 신호 처리부(170)로 직접 입력될 수 있다.
한편, 튜너부(110)는, 복수 채널의 방송 신호를 수신하기 위해, 복수의 튜너를 구비하는 것이 가능하다. 또는, 복수 채널의 방송 신호를 동시에 수신하는 단일 튜너도 가능하다.
복조부(120)는 튜너부(110)에서 변환된 디지털 IF 신호(DIF)를 수신하여 복조 동작을 수행한다.
복조부(120)는 복조 및 채널 복호화를 수행한 후 스트림 신호(TS)를 출력할 수 있다. 이때 스트림 신호는 영상 신호, 음성 신호 또는 데이터 신호가 다중화된 신호일 수 있다.
복조부(120)에서 출력한 스트림 신호는 신호 처리부(170)로 입력될 수 있다. 신호 처리부(170)는 역다중화, 영상/음성 신호 처리 등을 수행한 후, 디스플레이(180)에 영상을 출력하고, 오디오 출력부(185)로 음성을 출력한다.
외부장치 인터페이스부(130)는, 접속된 외부 장치(미도시), 예를 들어, 셋탑 박스(50)와 데이터를 송신 또는 수신할 수 있다. 이를 위해, 외부장치 인터페이스부(130)는, A/V 입출력부(미도시)를 포함할 수 있다.
외부장치 인터페이스부(130)는, DVD(Digital Versatile Disk), 블루레이(Blu ray), 게임기기, 카메라, 캠코더, 컴퓨터(노트북), 셋탑 박스 등과 같은 외부 장치와 유/무선으로 접속될 수 있으며, 외부 장치와 입력/출력 동작을 수행할 수도 있다.
예를 들어, 외부장치 인터페이스부(130)는, 컴포넌트 단자(CMP) 등을 통해 외부 입력 신호를 수신할 수 있다. 이때의 외부 입력 신호는, 혼합된 동기 신호와 영상 신호를 포함할 수 있다.
A/V 입출력부는, 외부 장치의 영상 및 음성 신호를 입력받을 수 있다. 한편, 무선 통신부(미도시)는, 다른 전자기기와 근거리 무선 통신을 수행할 수 있다.
이러한 무선 통신부(미도시)를 통해, 외부장치 인터페이스부(130)는, 인접하는 이동 단말기(600)와 데이터를 교환할 수 있다. 특히, 외부장치 인터페이스부(130)는, 미러링 모드에서, 이동 단말기(600)로부터 디바이스 정보, 실행되는 애플리케이션 정보, 애플리케이션 이미지 등을 수신할 수 있다.
네트워크 인터페이스부(135)는, 영상표시장치(100)를 인터넷망을 포함하는 유/무선 네트워크와 연결하기 위한 인터페이스를 제공한다.
한편, 네트워크 인터페이스부(135)는, 무선 통신부(미도시)를 포함할 수 있다.
저장부(140)는, 신호 처리부(170) 내의 각 신호 처리 및 제어를 위한 프로그램이 저장될 수도 있고, 신호 처리된 영상, 음성 또는 데이터 신호를 저장할 수도 있다.
또한, 저장부(140)는 외부장치 인터페이스부(130)로 입력되는 영상, 음성 또는 데이터 신호의 임시 저장을 위한 기능을 수행할 수도 있다. 또한, 저장부(140)는, 채널 맵 등의 채널 기억 기능을 통하여 소정 방송 채널에 관한 정보를 저장할 수 있다.
도 2의 저장부(140)가 신호 처리부(170)와 별도로 구비된 실시예를 도시하고 있으나, 본 발명의 범위는 이에 한정되지 않는다. 저장부(140)는 신호 처리부(170) 내에 포함될 수 있다.
사용자입력 인터페이스부(150)는, 사용자가 입력한 신호를 신호 처리부(170)로 전달하거나, 신호 처리부(170)로부터의 신호를 사용자에게 전달한다.
예를 들어, 원격제어장치(200)로부터 전원 온/오프, 채널 선택, 화면 설정 등의 사용자 입력 신호를 송신/수신하거나, 전원키, 채널키, 볼륨키, 설정치 등의 로컬키(미도시)에서 입력되는 사용자 입력 신호를 신호 처리부(170)에 전달하거나, 사용자의 제스처를 센싱하는 센서부(미도시)로부터 입력되는 사용자 입력 신호를 신호 처리부(170)에 전달하거나, 신호 처리부(170)로부터의 신호를 센서부(미도시)로 송신할 수 있다.
신호 처리부(170)는, 튜너부(110) 또는 복조부(120) 또는 네트워크 인터페이스부(135) 또는 외부장치 인터페이스부(130)를 통하여, 입력되는 스트림을 역다중화하거나, 역다중화된 신호들을 처리하여, 영상 또는 음성 출력을 위한 신호를 생성 및 출력할 수 있다.
예를 들어, 신호 처리부(170)는, 영상 수신부(105)에서 수신된 방송 신호 또는 HDMI 신호 등을 수신하고, 수신되는 방송 신호 또는 HDMI 신호에 기초한 신호 처리를 수행하여, 신호 처리된 영상 신호를 출력할 수 있다.
신호 처리부(170)에서 영상 처리된 영상 신호는 디스플레이(180)로 입력되어, 해당 영상 신호에 대응하는 영상으로 표시될 수 있다. 또한, 신호 처리부(170)에서 영상 처리된 영상 신호는 외부장치 인터페이스부(130)를 통하여 외부 출력장치로 입력될 수 있다.
신호 처리부(170)에서 처리된 음성 신호는 오디오 출력부(185)로 음향 출력될 수 있다. 또한, 신호 처리부(170)에서 처리된 음성 신호는 외부장치 인터페이스부(130)를 통하여 외부 출력장치로 입력될 수 있다.
도 2에는 도시되어 있지 않으나, 신호 처리부(170)는 역다중화부, 영상처리부 등을 포함할 수 있다.
즉, 신호 처리부(170)는, 다양한 신호 처리를 수행할 수 있으며, 이에 따라, 시스템 온 칩(System On Chip; SOC)의 형태로 구현될 수 있다. 이에 대해서는 도 3을 참조하여 후술한다.
그 외, 신호 처리부(170)는, 영상표시장치(100) 내의 전반적인 동작을 제어할 수 있다. 예를 들어, 신호 처리부(170)는 튜너부(110)를 제어하여, 사용자가 선택한 채널 또는 기저장된 채널에 해당하는 RF 방송을 선택(Tuning)하도록 제어할 수 있다.
또한, 신호 처리부(170)는 사용자입력 인터페이스부(150)를 통하여 입력된 사용자 명령 또는 내부 프로그램에 의하여 영상표시장치(100)를 제어할 수 있다.
한편, 신호 처리부(170)는, 영상을 표시하도록 디스플레이(180)를 제어할 수 있다. 이때, 디스플레이(180)에 표시되는 영상은, 정지 영상 또는 동영상일 수 있으며, 2D 영상 또는 3D 영상일 수 있다.
한편, 신호 처리부(170)는 디스플레이(180)에 표시되는 영상 내에, 소정 오브젝트가 표시되도록 할 수 있다. 예를 들어, 오브젝트는, 접속된 웹 화면(신문, 잡지 등), EPG(Electronic Program Guide), 다양한 메뉴, 위젯, 아이콘, 정지 영상, 동영상, 텍스트 중 적어도 하나일 수 있다.
한편, 신호 처리부(170)는, 촬영부(미도시)로부터 촬영된 영상에 기초하여, 사용자의 위치를 인식할 수 있다. 예를 들어, 사용자와 영상표시장치(100) 간의 거리(z축 좌표)를 파악할 수 있다. 그 외, 사용자 위치에 대응하는 디스플레이(180) 내의 x축 좌표, 및 y축 좌표를 파악할 수 있다.
디스플레이(180)는, 신호 처리부(170)에서 처리된 영상 신호, 데이터 신호, OSD 신호, 제어 신호 또는 외부장치 인터페이스부(130)에서 수신되는 영상 신호, 데이터 신호, 제어 신호 등을 변환하여 구동 신호를 생성한다.
한편, 디스플레이(180)는, 터치 스크린으로 구성되어 출력 장치 이외에 입력 장치로 사용되는 것도 가능하다.
오디오 출력부(185)는, 신호 처리부(170)에서 음성 처리된 신호를 입력 받아 음성으로 출력한다.
촬영부(미도시)는 사용자를 촬영한다. 촬영부(미도시)는 1 개의 카메라로 구현되는 것이 가능하나, 이에 한정되지 않으며, 복수 개의 카메라로 구현되는 것도 가능하다. 촬영부(미도시)에서 촬영된 영상 정보는 신호 처리부(170)에 입력될 수 있다.
신호 처리부(170)는, 촬영부(미도시)로부터 촬영된 영상, 또는 센서부(미도시)로부터의 감지된 신호 각각 또는 그 조합에 기초하여 사용자의 제스처를 감지할 수 있다.
전원 공급부(190)는, 영상표시장치(100) 전반에 걸쳐 해당 전원을 공급한다. 특히, 전원 공급부(190)는, 시스템 온 칩(System On Chip; SOC)의 형태로 구현될 수 있는 신호 처리부(170)와, 영상 표시를 위한 디스플레이(180), 및 오디오 출력을 위한 오디오 출력부(185) 등에 전원을 공급할 수 있다.
구체적으로, 전원 공급부(190)는, 교류 전원을 직류 전원으로 변환하는 컨버터와, 직류 전원의 레벨을 변환하는 dc/dc 컨버터를 구비할 수 있다.
원격제어장치(200)는, 사용자 입력을 사용자입력 인터페이스부(150)로 송신한다. 이를 위해, 원격제어장치(200)는, 블루투스(Bluetooth), RF(Radio Frequency) 통신, 적외선(IR) 통신, UWB(Ultra Wideband), 지그비(ZigBee) 방식 등을 사용할 수 있다. 또한, 원격제어장치(200)는, 사용자입력 인터페이스부(150)에서 출력한 영상, 음성 또는 데이터 신호 등을 수신하여, 이를 원격제어장치(200)에서 표시하거나 음성 출력할 수 있다.
한편, 상술한 영상표시장치(100)는, 고정형 또는 이동형 디지털 방송 수신 가능한 디지털 방송 수신기일 수 있다.
한편, 도 2에 도시된 영상표시장치(100)의 블록도는 본 발명의 일실시예를 위한 블록도이다. 블록도의 각 구성요소는 실제 구현되는 영상표시장치(100)의 사양에 따라 통합, 추가, 또는 생략될 수 있다. 즉, 필요에 따라 2 이상의 구성요소가 하나의 구성요소로 합쳐지거나, 혹은 하나의 구성요소가 2 이상의 구성요소로 세분되어 구성될 수 있다. 또한, 각 블록에서 수행하는 기능은 본 발명의 실시예를 설명하기 위한 것이며, 그 구체적인 동작이나 장치는 본 발명의 권리범위를 제한하지 아니한다.
도 3은 도 2의 신호 처리부의 내부 블록도의 일예이다.
도면을 참조하여 설명하면, 본 발명의 일실시예에 의한 신호 처리부(170)는, 역다중화부(310), 영상 처리부(320), 프로세서(330), 오디오 처리부(370)를 포함할 수 있다. 그 외, 데이터 처리부(미도시)를 더 포함할 수 있다.
역다중화부(310)는, 입력되는 스트림을 역다중화한다. 예를 들어, MPEG-2 TS가 입력되는 경우 이를 역다중화하여, 각각 영상, 음성 및 데이터 신호로 분리할 수 있다. 여기서, 역다중화부(310)에 입력되는 스트림 신호는, 튜너부(110) 또는 복조부(120) 또는 외부장치 인터페이스부(130)에서 출력되는 스트림 신호일 수 있다.
영상 처리부(320)는, 입력되는 영상에 대한 신호 처리를 수행할 수 있다. 예를 들어, 영상 처리부(320)는, 역다중화부(310)로부터 역다중화된 영상 신호의 영상 처리를 수행할 수 있다.
이를 위해, 영상 처리부(320)는, 영상 디코더(325), 스케일러(335), 화질 처리부(635), 영상 인코더(미도시), OSD 처리부(340), 프레임 레이트 변환부(350), 및 포맷터(360) 등을 포함할 수 있다.
영상 디코더(325)는, 역다중화된 영상신호를 복호화하며, 스케일러(335)는, 복호화된 영상신호의 해상도를 디스플레이(180)에서 출력 가능하도록 스케일링(scaling)을 수행한다.
영상 디코더(325)는 다양한 규격의 디코더를 구비하는 것이 가능하다. 예를 들어, MPEG-2, H,264 디코더, 색차 영상(color image) 및 깊이 영상(depth image)에 대한 3D 영상 디코더, 복수 시점 영상에 대한 디코더 등을 구비할 수 있다.
스케일러(335)는, 영상 디코더(325) 등에서 영상 복호 완료된, 입력 영상 신호를 스케일링할 수 있다.
예를 들어, 스케일러(335)는, 입력 영상 신호의 크기 또는 해상도가 작은 경우, 업 스케일링하고, 입력 영상 신호의 크기 또는 해상도가 큰 경우, 다운 스케일링할 수 있다.
화질 처리부(635)는, 영상 디코더(325) 등에서 영상 복호 완료된, 입력 영상 신호에 대한 화질 처리를 수행할 수 있다.
예를 들어, 화질 처리부(635)는, 입력 영상 신호의 노이즈 제거 처리를 하거나, 입력 영상 신호의 도계조의 해상를 확장하거나, 영상 해상도 향상을 수행하거나, 하이 다이나믹 레인지(HDR) 기반의 신호 처리를 하거나, 프레임 레이트를 가변하거나, 패널 특성, 특히 유기발광패널에 대응하는 화질 처리 등을 할 수 있다.
OSD 처리부(340)는, 사용자 입력에 따라 또는 자체적으로 OSD 신호를 생성한다. 예를 들어, 사용자 입력 신호에 기초하여, 디스플레이(180)의 화면에 각종 정보를 그래픽(Graphic)이나 텍스트(Text)로 표시하기 위한 신호를 생성할 수 있다. 생성되는 OSD 신호는, 영상표시장치(100)의 사용자 인터페이스 화면, 다양한 메뉴 화면, 위젯, 아이콘 등의 다양한 데이터를 포함할 수 있다. 또한, 생성되는 OSD 신호는, 2D 오브젝트 또는 3D 오브젝트를 포함할 수 있다.
또한, OSD 처리부(340)는, 원격제어장치(200)로부터 입력되는 포인팅 신호에 기초하여, 디스플레이에 표시 가능한, 포인터를 생성할 수 있다. 특히, 이러한 포인터는, 포인팅 신호 처리부에서 생성될 수 있으며, OSD 처리부(240)는, 이러한 포인팅 신호 처리부(미도시)를 포함할 수 있다. 물론, 포인팅 신호 처리부(미도시)가 OSD 처리부(240) 내에 구비되지 않고 별도로 마련되는 것도 가능하다.
프레임 레이트 변환부(Frame Rate Conveter, FRC)(350)는, 입력되는 영상의 프레임 레이트를 변환할 수 있다. 한편, 프레임 레이트 변환부(350)는, 별도의 프레임 레이트 변환 없이, 그대로 출력하는 것도 가능하다.
한편, 포맷터(Formatter)(360)는, 입력되는 영상 신호의 포맷을, 디스플레이에 표시하기 위한 영상 신호로 변화시켜 출력할 수 있다.
특히, 포맷터(Formatter)(360)는, 디스플레이 패널에 대응하도록 영상 신호의 포맷을 변화시킬 수 있다.
한편, 포맷터(360)는, 영상 신호의 포맷을 변경할 수도 있다. 예를 들어, 3D 영상 신호의 포맷을, 사이드 바이 사이드(Side by Side) 포맷, 탑 다운(Top / Down) 포맷, 프레임 시퀀셜(Frame Sequential) 포맷, 인터레이스 (Interlaced) 포맷, 체커 박스(Checker Box) 포맷 등의 다양한 3D 포맷 중 어느 하나의 포맷으로 변경할 수 있다.
프로세서(330)는, 영상표시장치(100) 내 또는 신호 처리부(170) 내의 전반적인 동작을 제어할 수 있다.
예를 들어, 프로세서(330)는 튜너(110)를 제어하여, 사용자가 선택한 채널 또는 기저장된 채널에 해당하는 RF 방송을 선택(Tuning)하도록 제어할 수 있다.
또한, 프로세서(330)는, 사용자입력 인터페이스부(150)를 통하여 입력된 사용자 명령 또는 내부 프로그램에 의하여 영상표시장치(100)를 제어할 수 있다.
또한, 프로세서(330)는, 네트워크 인터페이스부(135) 또는 외부장치 인터페이스부(130)와의 데이터 전송 제어를 수행할 수 있다.
또한, 프로세서(330)는, 신호 처리부(170) 내의 역다중화부(310), 영상 처리부(320) 등의 동작을 제어할 수 있다.
한편, 신호 처리부(170) 내의 오디오 처리부(370)는, 역다중화된 음성 신호의 음성 처리를 수행할 수 있다. 이를 위해 오디오 처리부(370)는 다양한 디코더를 구비할 수 있다.
또한, 신호 처리부(170) 내의 오디오 처리부(370)는, 베이스(Base), 트레블(Treble), 음량 조절 등을 처리할 수 있다.
신호 처리부(170) 내의 데이터 처리부(미도시)는, 역다중화된 데이터 신호의 데이터 처리를 수행할 수 있다. 예를 들어, 역다중화된 데이터 신호가 부호화된 데이터 신호인 경우, 이를 복호화할 수 있다. 부호화된 데이터 신호는, 각 채널에서 방영되는 방송프로그램의 시작시간, 종료시간 등의 방송정보를 포함하는 전자 프로그램 가이드 정보(Electronic Program Guide) 정보일 수 있다.
한편, 도 3에 도시된 신호 처리부(170)의 블록도는 본 발명의 일실시예를 위한 블록도이다. 블록도의 각 구성요소는 실제 구현되는 신호 처리부(170)의 사양에 따라 통합, 추가, 또는 생략될 수 있다.
특히, 프레임 레이트 변환부(350), 및 포맷터(360)는 영상 처리부(320) 외에 별도로 마련될 수도 있다.
도 4는 일반적인 신호 처리 장치의 내부 블록도의 일예이다.
일반적인 신호 처리 장치(500)는, 입력된 소스(source) 데이터에 다양한 신호 처리를 수행하여, 사용자가 보고 들을 수 있는 형태의 비디오 또는 오디오를 생성한다.
신호 처리 장치(500)로 입력되는 소스 데이터는, 소스 디바이스(미도시)에서 비디오 또는 오디오 소스를 인코딩하여 전송한 데이터이다. 입력되는 소스 데이터는 수신된 방송 데이터일 수도 있고, 인터넷 등을 통해 수신된 다양한 종류의 스트리밍 콘텐츠 데이터일 수도 있다.
소스 디바이스의 인코더(미도시)는 비디오 또는 오디오 소스에 대한 인코딩을 수행한다. 예를 들어, 인코더는 H.264, MPEG-4, HEVC 등의 코덱 표준에 기초하여 인코딩을 수행할 수 있다. 여기서, 인코더는 인코딩된 비디오 또는 오디오 데이터를 메모리에 저장할 수 있다. 또한, 인코더는 인코딩된 비디오 또는 오디오 데이터를 신호 처리 장치(500)와 같은 다른 전자 장치에 스트리밍 혹은 파일 형태로 전달할 수도 있다.
신호 처리 장치(500)는, 디멀티플렉서(demultiplexer, 510), 파서(parser, 520), 디코더(decoder, 530), 렌더러(renderer, 540) 및 버퍼 메모리(buffer memory, 550)를 포함하고, 디멀티 플렉서(510), 파서(520), 디코더(530), 렌더러(540)는 각각의 모듈이 연속된 연결 형태를 갖는 파이프라인(pipeline)으로 이루어질 수 있다.
디멀티플렉서(510)는, 파이프라인으로 들어온 데이터를 비디오 데이터, 오디오 데이터 등으로 분리한다.
파서(520)는 디멀티플렉서(510)가 분리한 데이터를 디코더(530)가 처리할 수 잇는 형태로 재가공한다. 파서(520)는 데이터를 디코더(530)가 처리할 수 있는 단위(NAL, AU 등)로 묶거나 분리할 수 있다.
디코더(530)는 파서(520)에 의해 재가공된 데이터를 디코딩한다. 디코더(530)는 비디오 디코더 또는 오디오 디코더를 포함할 수 있다.
렌더러(540)는 디코더(530)에서 디코딩된 비디오 데이터를 렌더링하여, 디스플레이와 같은 영상표시장치에서 표시할 수 있는 이미지나 영상을 생성하거나, 디코딩된 오디오 데이터를 렌더링하여, 스피커와 같은 음원출력장치에서 출력할 수 있는 사운드를 생성한다.
버퍼 메모리(550)는 디코더(530)가 디코딩하기 이전의 인코딩된 데이터를 일시적으로 저장하거나, 디코더(530)가 디코딩한 디코딩된 데이터를 일시적으로 저장한다.
일반적인 신호 처리 장치(500)는, 특정 코덱을 이용한 데이터를 수신하여 신호 처리하는 도중, 다른 코덱을 이용한 데이터를 수신하면, 코덱 변경이 불가능 하여 해당 데이터에 대해 신호 처리를 할 수 없어, 다른 코덱을 이용한 콘텐츠를 재생하는 것이 불가능하다.
또는, 다른 코덱을 이용한 데이터에 대해서 신호 처리가 가능한 경우라도, 신호 처리 장치(500)는, 이전의 처리 중인 데이터에 대해서, 버퍼 메모리(550)를 모두 비우고, 디코더(530), 렌더러(540)를 포함하는 파이프라인의 각 모듈들에 대한 초기화를 진행하여야 한다. 이런 경우, 이전에 재생하던 콘텐츠와 앞으로 재생해야 할 코덱이 다른 콘탠츠 사이에서, 렌더러(540)는 연속적으로 프레임 데이터를 처리하는 것이 불가능하다.
렌더러(540)의 동작이 한번 멈추게 되면, 렌더러(540)에서 렌더링된 영상이나 사운드가 다시 출력되는데까지, 일반적으로 수백 ms의 시간이 소요된다.
도 5는 일반적인 신호 처리 장치에서 수신한 데이터를 바탕으로, 영상표시장치에 영상 표시를 예시하는 도면이다.
도면을 참조하면, 영상표시장치(100)는, 신호 처리 장치에서 디코딩 및 렌더링 등의 과정을 통해 처리한 데이터를 이용하여, 영상 신호에 대응하는 영상(910)을 디스플레이(180)에 표시할 수 있다.
만약, 서로 다른 코덱을 사용한 복수의 콘텐츠를 수신한 경우, 신호 처리 장치는 변경된 코덱에 대하여 처리하지 못하거나, 버퍼 메모리 비움 및 모듈 초기화를 진행하게 된다.
이러한 경우, 영상표시장치(100)는, 변경된 코덱을 이용한 영상(910)을 디스플레이(180)에 표시할 수 없거나, 신호 처리 장치에서 변경된 코덱을 이용한 영상을 생성할 때까지 대기하여야 한다.
따라서, 디스플레이(180)에는, 영상이 계속 표시되지 않거나, 순간적으로 블랙 화면(920)이 표시될 수 있다. 이에 따라, 디스플레이(180)를 바라보고 있는 사용자는 영상을 볼 수 없거나, 또는 영상을 보게 되더라도 순간적인 화면의 껌뻑임을 느낄 수 있다.
따라서, 영상표시장치에서, 변경된 영상을 정상적으로 재생할 수 있어야 하고, 이러한 화면의 껌뻑임이 발생하지 않도록 하는 것이 바람직하다.
이를 위해, 신호 처리 장치는, 서로 다른 코덱을 사용한 복수의 콘텐츠를 수신한 경우, 동적인 코덱 변경이 가능하도록 하여, 코덱 전환 딜레이를 최소화하는 것이 바람직하다.
이에 대해서는, 도 6 이하를 참조하여 기술한다.
도 6은 본 발명의 일 실시예에 따른 신호 처리 장치의 내부 블록도의 일예이다. 도 7 내지 도 9는 도 6의 설명에 참조되는 도면이다.
먼저, 도 6을 참조하면, 본 발명의 일 실시예에 따른 신호 처리 장치(600)는, 적어도 2개 이상의 서로 다른 코덱을 이용하여 인코딩된 데이터를 디코딩하는 디코더(630), 인코딩된 데이터 및 디코더(630)에서 디코딩된 데이터를 저장하는 버퍼 메모리(650) 및 디코더(630)와 버퍼 메모리(650)의 동작을 제어하는 제어부(660)를 포함하며, 제어부(660)는, 코덱 변경 신호(601)를 수신하면, 디코더(630)가, 버퍼 메모리(650)를 제1 데이터와 관련한 제1 저장 공간과, 제1 데이터와는 이용된 코덱이 상이한 제2 데이터와 관련한 제2 저장 공간으로 분리하도록 제어하고, 제1 저장 공간과 제2 저장 공간의 데이터 입출력을 병렬적으로 또는 동시에 관리할 수 있다.
신호 처리 장치(600)는 입력된 소스(source) 데이터에 다양한 신호 처리를 수행하여, 사용자가 보고 들을 수 있는 형태의 비디오 또는 오디오를 생성할 수 있다.
신호 처리 장치(600)의 디코더(630)는 적어도 2개 이상의 서로 다른 코덱을 이용하여 인코딩된 데이터를 디코딩할 수 있다.
신호 처리 장치(600)로 데이터를 제공하는, 소스 디바이스(미도시)의 인코더는, 비디오 또는 오디오 소스에 대한 인코딩을 수행할 수 있다. 예를 들어, 인코더는 H.264, MPEG-4, HEVC 등의 코덱 표준에 기초하여 인코딩을 수행할 수 있다.
신호 처리 장치(600)로 입력되는 소스 데이터는, 소스 디바이스에서 비디오 또는 오디오 소스를 인코딩하여 전송한 인코딩된 데이터이다. 입력되는 소스 데이터는 수신된 방송 데이터일 수도 있고, 인터넷 등을 통해 수신된 다양한 종류의 스트리밍 콘텐츠 데이터일 수도 있다.
스트리밍 콘텐츠 데이터는, MPEG-DASH(Dynamic Adaptive Streaming over HTTP) 컨텐츠 데이터, HLS(Http Live Streaming) 컨텐츠 데이터, 또는 ATSC 3.0 기반의 방송 컨텐츠 데이터를 포함할 수 있다.
신호 처리 장치(600)에서 수신한 소스 데이터는, 비디오 데이터 또는 오디오데이터의 처리를 위한 정보들이 포함된 헤더(header) 및 확장 부분과, 실제적인 비디오 데이터, 오디오 데이터 또는 자막(subtitle) 데이터가 인코딩된 데이터가 포함된 부분으로 구성될 수 있다.
디코더(630)는 비디오 데이터 또는 오디오 데이터가 인코딩된 데이터를 디코딩할 수 있다. 디코더(630)는 비디오 데이터를 디코딩하는 비디오 디코더(미도시)와 오디오 데이터를 디코딩하는 오디오 디코더(미도시)로 구분될 수 있다.
디코더(630)는 소스 디바이스의 인코더에서 데이터를 인코딩할 때 이용한 코덱 표준과 동일한 코덱 표준을 이용하여 디코딩을 수행할 수 있다. 디코더(630)는 인코더에서 사용한 코덱과 동일한 표준으로 H.264, MPEG-4, HEVC 등을 이용할 수 있다.
버퍼 메모리(650)는 인코딩된 데이터 및 디코더(630)에서 디코딩된 데이터를 저장하는 버퍼 메모리일 수 있다. 인코딩된 데이터와 디코딩된 데이터는 디코더(630)로 입력되고, 디코더(630)에서 출력되는 데이터이므로, 버퍼 메모리(650)에 일시적으로 저장될 수 있다.
버퍼 메모리(650)는 다양한 메모리 디바이스들로 형성될 수 있다. 예를 들어, 버퍼 메모리(650)는 DRAM, SDRAM, MRAM, RRAM, 또는 다른 유형들의 메모리 디바이스들 중 임의의 것에 의해 형성될 수도 있다.
한편, 버퍼 메모리(650)는, 인코딩된 데이터를 저장하는 제1 버퍼 메모리(651)와 디코더(630)에서 디코딩된 데이터를 저장하는 제2 버퍼 메모리(652)를 포함할 수 있다.
디코더(630)는 버퍼 메모리(650)의 제1 버퍼 메모리(651) 저장된 인코딩된 데이터를 디코딩하고, 디코딩된 데이터를 버퍼 메모리(650)의 제2 버퍼 메모리(652)로 다시 출력할 수 있다. 버퍼 메모리(650)에 저장된 디코딩된 데이터는, 이후, 렌더링되어 출력될 수 있다.
제어부(660)는 디코더(630)와 버퍼 메모리(650)의 동작을 제어할 수 있다. 제어부(660)는, 인코딩된 데이터가 입력되면, 디코더(630)가, 버퍼 메모리(650)로 입력된 데이터를 저장하고, 저장된 데이터를 디코딩하여 디코딩된 데이터를 버퍼 메모리(650)로 출력하도록 제어할 수 있다.
제어부(660)는 코덱 변경 신호(601)를 수신하면, 디코더(630)가, 버퍼 메모리(650)를 제1 데이터와 관련한 제1 저장 공간과, 제1 데이터와는 이용된 코덱이 상이한 제2 데이터와 관련한 제2 저장 공간으로 분리하도록 제어할 수 있다.
제1 데이터 및 제2 데이터는 적어도 하나 이상의 프레임(frame) 데이터로 구성될 수 있다.
제1 데이터는 디코더(630)에서 현재 디코딩 중인 데이터 또는, 디코더(630)에서 디코딩되기 위하여, 버퍼 메모리(650)에 저장된 인코딩된 데이터일 수 있다. 제2 데이터는 앞으로 디코더(630)가 디코딩해야 할 데이터로써, 제1 데이터의 인코딩에 이용된 코덱과 서로 다른 코덱을 이용하여 인코딩된 데이터일 수 있다.
따라서, 제1 저장 공간은, 제1 버퍼 메모리(651)와 제2 버퍼 메모리(652) 중 일부 공간일 수 있고, 제2 저장 공간도, 제1 버퍼 메모리(651)와 제2 버퍼 메모리(652) 중 일부 공간일 수 있다.
코덱 변경 신호(601)는 제1 데이터의 인코딩에 이용된 코덱과 서로 다른 코덱을 이용한 제2 데이터가 입력되었음을 의미하는 신호이다.
신호 처리 장치(600)는, 데이터를 수신하고, 수신된 데이터로부터 인코딩된 데이터를 분리하는 디멀티플렉서(610)를 더 포함할 수 있다.
디멀티플렉서(610)는, 수신된 데이터의 헤더(header)를 분석하여, 수신된 데이터의 인코딩에 이용된 코덱의 종류를 판단하고, 헤더에 포함된 코덱 정보가 현재 디코더(630)나 렌더러(640)가 처리하고 있는 데이터의 코덱 정보와 상이한 경우, 코덱 변경 신호(601)를 생성하여 출력할 수 있다.
만약, 헤더에 포함된 코덱 정보가 현재 디코더(630)나 렌더러(640)가 처리하고 있는 데이터의 코덱 정보와 동일한 경우, 디멀티플렉서(610)는 코덱 변경 신호(601)를 출력하지 않을 수 있다.
신호 처리 장치(600)는, 디멀티플렉서(610)가 분리한 데이터를 디코더(630)가 처리할 수 잇는 형태로 재가공하는 파서(620)를 더 포함할 수 있다. 파서(620)는 데이터를 디코더(630)가 처리할 수 있는 단위(NAL, AU 등)로 묶거나 분리할 수 있다.
디멀티플렉서(610)가 코덱 변경 신호(601)를 생성하여 출력하면, 해당 코덱 변경 신호(601)는, 파서(620)를 거쳐, 제어부(660)로 전달될 수 있다.
제어부(660)는, 코덱 변경 신호(601)로부터 코덱이 변경된 것을 파악하고, 디코더(630)가, 제2 데이터를 저장하기 위하여, 버퍼 메모리(650)의 저장 공간의 일부를 제2 데이터의 저장을 위하여 할당할 수 있도록 제어할 수 있다.
디코더(630)가 버퍼 메모리(650)의 저장 공간을 제1 데이터와 관련한 제1 저장 공간과, 제2 데이터와 관련한 제2 저장 공간으로 분리하면, 제어부(660)는, 제1 저장 공간과 제2 저장 공간의 데이터 입출력을 병렬적으로 또는 동시에 관리할 수 있다. 이에 따라, 서로 다른 코덱을 사용한 복수의 콘텐츠를 수신한 경우, 동적인 코덱 변경이 가능할 수 있다.
한편, 신호 처리 장치(600)는, 버퍼 메모리(650)에 저장된 디코딩된 제1 데이터 또는 디코딩된 제2 데이터를 렌더링하고, 렌더링된 데이터를 출력하는 렌더러(640)를 더 포함할 수 있다.
제어부(660)는, 렌더러(640)가 화면 주사율에 맞춰 렌더링된 제1 데이터 또는 제2 데이터를 출력하도록, 버퍼 메모리(650)에 저장된 디코딩된 제1 데이터 또는 디코딩된 제2 데이터를, 렌더러(640)로 전달할 수 있다.
렌더러(640)는 디코더(530)에서 디코딩된 비디오 데이터를 렌더링하여, 디스플레이와 같은 영상표시장치에서 표시할 수 있는 이미지나 영상을 생성하거나, 디코딩된 오디오 데이터를 렌더링하여, 스피커와 같은 음원출력장치에서 출력할 수 있는 사운드를 생성한다. 렌더러(640)는 비디오 렌더러(미도시)와 오디오 렌더러(미도시)로 구분될 수 있다.
따라서, 신호 처리 장치(600)는, 디멀티플렉서(610), 파서(620), 디코더(630), 렌더러(640), 버퍼 메모리(650) 및 제어부(660)를 포함할 수 있고, 디멀티 플렉서(610), 파서(620) 및 제어부(660)는 각각의 모듈이 연속된 연결 형태를 갖는 파이프라인(pipeline)으로 이루어질 수 있다.
본 발명의 일 실시예에 따른 신호 처리 장치(600)에서, 디코더(630), 렌더러(640) 및 버퍼 메모리(650)는 물리적인 하드웨어 장치로 구현될 수 있고, 파이프라인을 형성하는 디멀티 플렉서(610), 파서(620) 및 제어부(660)는 소프트웨어로 구현되어, 시스템 메모리(미도시)에 저장되는 한편, CPU(central processing unit), GPU(graphic processing unit)와 같은 프로세서에 의해 로드되어 그 기능이 구동될 수 있다.
한편, 제어부(660)는, 버퍼 메모리(650)의 사용 가능한 저장 공간의 크기를 기설정된 크기와 비교하고, 사용 가능한 저장 공간의 크기가 기설정된 크기 이상인 경우, 디코더(630)가, 사용 가능한 저장 공간을 제2 저장 공간으로 할당하도록 제어할 수 있다.
버퍼 메모리(650)에 저장된 제1 데이터는, 디코더(630)가 순차적으로 디코딩을 수행함에 따라, 제1 버퍼 메모리(651)에서 순차적으로 지워질 수 있다. 디코더(630)에 의해 디코딩된 데이터는, 이후, 렌더러(640)에서 렌더링되어 제2 버퍼 메모리(652)로부터 순차적으로 출력될 수 있다. 따라서, 버퍼 메모리(650)의 제1 버퍼 메모리(651)와 제2 버퍼 메모리(652)의 저장 공간 중 사용 가능한 저장 공간의 크기는 디코더(630)와 렌더러(640)의 동작에 따라 계속적으로 달라질 수 있다.
제어부(660)는, 계속적으로 변화하는 사용 가능한 저장 공간의 크기가 기설정된 크기 이상이 되는 경우, 디코더(630)가, 사용 가능한 저장 공간을 제2 저장 공간으로 할당하도록 제어할 수 있다.
따라서, 제2 저장 공간은, 제1 버퍼 메모리(651)와 제2 버퍼 메모리(652) 중 일부 공간일 수 있다.
한편, 제어부(660)는, 디코더(630)가, 제1 버퍼 메모리(651)에 저장된 제1 데이터를 디코딩하여, 제2 버퍼 메모리(652)로 순차적으로 모두 출력한 이후에, 사용 가능한 저장 공간의 크기를 기설정된 크기와 비교할 수 있다.
이 경우, 제1 버퍼 메모리(651)에 저장된 제1 데이터는 모두 디코딩되어 출력되었으므로, 제1 버퍼 메모리(651)의 전체 저장 공간이 모두 제2 저장 공간으로 할당될 수 있다. 제2 버퍼 메모리(652)의 저장 공간은, 사용 가능한 공간이 있는 경우, 해당 공간이 제2 저장 공간으로 할당될 수 있다.
한편, 제어부(660)는, 디코더(630)가, 제1 버퍼 메모리(651)에 저장된 제1 데이터를 디코딩하여, 제2 버퍼 메모리(652)로 순차적으로 모두 출력하기 이전이라도, 사용 가능한 저장 공간의 크기를 기설정된 크기와 비교할 수 있다.
한편, 제어부(660)는, 디코더(630)가, 사용 가능한 저장 공간을 제2 저장 공간으로 할당하면, 디코더(630)가, 제2 데이터를 순차적으로 수신하여 제1 버퍼 메모리(651)에 저장하고, 저장된 제2 데이터를 디코딩하여, 디코딩된 제2 데이터를 순차적으로 제2 버퍼 메모리(652)로 출력하도록 제어할 수 있다. 이에 따라, 제2 버퍼 메모리(652)에 디코딩된 제1 데이터가 저장되어 있는 상태에서, 디코더(630)는 제2 데이터를 디코딩하여 제2 버퍼 메모리(652)로 출력할 수 있다.
한편, 렌더러(640)가 제2 버퍼 메모리(652)에 저장된 디코딩된 제1 데이터 중 일부 프레임 데이터의 렌더링을 완료할 때 마다, 제어부(660)는, 디코더(630)가, 렌더링된 일부 프레임 데이터가 저장되었던 제2 버퍼 메모리(652)의 저장 공간을, 추가적으로, 제2 저장 공간으로 할당하도록 제어할 수 있다. 따라서, 제어부(660)는, 디코딩된 제1 데이터의 렌더링이 이루어짐에 따라, 순차적으로, 제2 저장 공간을 할당할 수 있다.
한편, 제어부(660)는, 인코딩된 데이터의 인코딩에 이용된 코덱의 종류에 따라, 디코더(630)가, 제1 버퍼 메모리(651) 및 제2 버퍼 메모리(652)의 크기를 가변하도록 제어할 수 있다. 사용된 코덱의 종류에 따라, 필요한 버퍼 메모리의 크기가 상이할 수 있다. 따라서, 제어부(660)는, 디멀티플렉서(610)가 출력한 코덱 변경 신호(601)를 수신하면, 해당 코덱에 적합한 크기를 갖도록, 디코더(630)가, 제1 버퍼 메모리(651) 및 제2 버퍼 메모리(652)의 크기를 가변하도록 제어할 수 있다.
한편, 제어부(660)는, 서로 다른 코덱에서 요구되는 버퍼 메모리의 크기 중 최대 값을 갖도록, 디코더(630)가, 제1 버퍼 메모리(651)와 제2 버퍼 메모리(652)의 크기를 설정하도록 제어할 수 있다. 이 경우, 제1 버퍼 메모리(651)와 제2 버퍼 메모리(652)의 크기는, 서로 다른 코덱에서 요구되는 버퍼 메모리의 크기 중 최대 값을 갖도록, 그 크기가 고정될 수 있다.
한편, 제어부(660)는, 사용자 입력을 수신하는 경우, 수신된 입력의 종류에 따라 디코더(630)와 렌더러(640)의 동작을 제어할 수 있다. 예를 들어, 일시정지, 종료, 탐색, 배속 재생 등과 같은 사용자 입력이 수신되면, 제어부(660)는, 수신된 입력의 종류에 따라 디코더(630)와 렌더러(640)의 동작을 제어할 수 있다.
제어부(660)는, 화면의 일시정지, 탐색, 배속 재생의 입력에 대하여, 적합한 영상을 영상표시장치(100)가 출력할 수 있도록, 디코더(630)와 렌더러(640)의 동작을 제어할 수 있고, 일시정지, 종료의 입력에 대하여, 디코더(630)와 렌더러(640)의 동작을 일시정지하거나, 모두 종료하도록 제어할 수 있다.
상술한 내용에서는 설명의 편의를 위해, 신호 처리 장치(600)를 디멀티플렉서(610), 파서(620), 디코더(630), 렌더러(640), 버퍼 메모리(650) 및 제어부(660)로 구분하였다. 그러나, 이는 일 예에 불과한 것으로, 신호 처리 장치(600)는 상술한 구성의 일부만으로 구성되거나, 상술한 구성의 일부나 전부와 다른 구성이 조합되어 구현될 수도 있다.
또한, 상술한 구성들 중 디코더(630)와 렌더러(640)는 물리적인 하드웨어로 구현될 수 있는 것으로 설명되었지만, 상술한 기능을 수행하는 소프트웨어로 제공되어 시스템 메모리에 저장되는 한편, CPU 또는 GPU와 같은 프로세서에 의해 로드되어 그 기능이 구동될 수도 있다.
마찬가지로, 상술한 구성들 중 디멀티플렉서(610), 파서(620), 제어부(660)는 소프트웨어로 구현될 수 있는 것으로 설명되었지만, 필요에 따라, 물리적인 하드웨어로 구현될 수 있다. 또한 제어부(660)는 디코더(630)와 렌더러(640)를 제어하는 것으로만 설명되었지만, 필요에 따라, 소프트웨어적으로 디코딩을 수행하고, 렌더링을 수행할 수 있도록 구현될 수도 있다.
도 7a 내지 도 7g는, 본 발명의 실시예에 따른 신호 처리 장치의 연속적인 동작을 각 단계로 구분한 것을 예시한 도면이다.
본 예시에서, 제어부(660)가 제2 저장 공간을 할당하기 위한, 버퍼 메모리의 기설정된 크기는 ‘6’이라 가정하나, 이에 제한되는 것은 아니다.
도 7a를 참조하면, 디코더(630)는 적어도 2개 이상의 서로 다른 코덱을 이용하여 인코딩된 데이터를 디코딩하기 위하여, 제1 인스턴스(631)와 제2 인스턴스(632)로 나뉘어저 동작할 수 있다. 디코더(630) 내의 인스턴스의 개수는 경우에 따라 2개 이상으로 설정될 수도 있다.
제어부(660)는 디코더(630)를 관리하기 위하여, 제1 인스턴스(631)와 제2 인스턴스(632)를 각각 관리할 수 있다.
복수 개의 인스턴스를 설정하고 관리하는 것은, 일반적인 CPU에서 사용되는 multi-processing, multi-threading, process context-switch 등과 같은 기술이므로, 본 발명에서는 구체적인 설명을 생략한다.
제1 버퍼 메모리(651)는 코디드 픽쳐 버퍼(coded picture buffer, CPB)로 명명할 수 있고, 제2 버퍼 메모리(652)는 디코디드 픽처 버퍼(decoded picture buffer, DPB)로 명명할 수 있으나, 이에 제한되는 것은 아니다.
도면을 참조하면, 제1 버퍼 메모리(651) 및 제2 버퍼 메모리(652)의 '0' 내지 '4' 및 '0 내지 '5'의 저장 공간은, 각각 프레임 데이터를 저장할 수 있는 공간일 수 있다. 그러나 이에 제한되는 것은 아니다.
또한, 제1 버퍼 메모리(651) 및 제2 버퍼 메모리(652)의 저장 공간의 크기는, 코덱의 종류에 따라 가변될 수 있고, 서로 다른 코덱에서 요구되는 버퍼 크기 중 최대 값을 갖도록 고정될 수도 있다.
도면을 참조하면, 제1 단계에서, 디코더(630)의 제1 인스턴스(631)는, 제1 버퍼 메모리(631)에 저장된 제1 데이터를 디코딩하여, 제2 버퍼 메모리(652)로 출력하도록 동작할 수 있다.
이 경우, 디코더(630)의 제2 인스턴스(632)는 동작하지 않을 수 있다.
도 7b를 참조하면, 제2 단계에서, 제1 데이터와는 인코딩에 사용된 코덱의 종류가 상이한 제2 데이터가 입력될 수 있다.
디멀티플렉서(610)가 코덱 변경 신호(601)를 출력하고, 제어부(660)는 파서(620)를 통해 코덱 변경 신호(601)를 수신할 수 있다.
도 7c를 참조하면, 제3 단계에서, 제어부(660)는, 디코더(630)의 제2 인스턴스(632)를 활성화할 수 있다.
제어부(660)는, 디코더(630)가, 제1 버퍼 메모리(651)에 저장된 제1 데이터를 디코딩하여, 제2 버퍼 메모리(652)로 순차적으로 모두 출력한 이후에, 사용 가능한 저장 공간의 크기를 기설정된 크기와 비교할 수 있다.
한편, 제어부(660)는, 디코더(630)가, 제1 버퍼 메모리(651)에 저장된 제1 데이터를 디코딩하여, 제2 버퍼 메모리(652)로 순차적으로 모두 출력하기 이전이라도, 사용 가능한 저장 공간의 크기를 기설정된 크기와 비교할 수 있다.
도 7d를 참조하면, 제4 단계에서, 제어부(660)는, 제1 버퍼 메모리(651) 및 제2 버퍼 메모리(652)의 저장 공간 중, 사용 가능한 공간의 크기가 '7'로써, 기설정된 크기인 '6'보다 더 크다고 판단할 수 있다.
따라서, 제어부(660)는, 제1 버퍼 메모리(651)의 사용 가능한 공간인 '0' 내지 '4' 공간 및 제2 버퍼 메모리(652)의 사용 가능한 공간인 '4' 및 '5' 공간을 제2 데이터와 관련한 제2 저장 공간으로 할당할 수 있다.
제어부(660)는, 디코더(630)의 제2 인스턴스(632)가 활성화되도록 제어할 수 있다. 할당된 제2 저장 공간은, 디코더(630)의 제2 인스턴스(632)의 동작에 의하여 관리될 수 있다.
도 7e를 참조하면, 제5 단계에서, 제어부(660)는, 디코더(630)의 제2 인스턴스(632)가 제1 버퍼 메모리(651)로 제2 데이터를 저장하도록 제어할 수 있다.
제2 데이터는 순차적으로, 제1 버퍼 메모리(651) 내의 제2 저장 공간으로 저장될 수 있다.
제5 단계에서, 디코더(630)의 제1 인스턴스(631)와 제2 인스턴스(632)는 모두 동작할 수 있다. 디코더(630)의 제1 인스턴스(631)는, 렌더러(640)가 화면 주사율에 맞춰 렌더링된 제1 데이터를 출력하도록, 제2 버퍼 메모리(652)에 저장된 디코딩된 제1 데이터를, 렌더러(640)로 전달할 수 있다.
또한, 제어부(660)는, 디코더(630)의 제2 인스턴스(632)가, 제2 데이터를 순차적으로 수신하여 제1 버퍼 메모리(651)에 저장하고, 저장된 제2 데이터를 디코딩하여, 디코딩된 제2 데이터를 순차적으로 제2 버퍼 메모리(652)로 출력하도록 제어할 수 있다. 이에 따라, 제2 버퍼 메모리(652)에 디코딩된 제1 데이터의 일부 프레임 데이터가 저장되어 있는 상태에서, 디코더(630)는 제2 데이터를 디코딩하여 제2 버퍼 메모리(652)로 출력할 수 있다.
또한, 제어부(660)는, 렌더러(640)가 제2 버퍼 메모리(652)에 저장된 디코딩된 제1 데이터 중 일부 프레임 데이터의 렌더링을 완료할 때 마다, 제어부(660)는, 디코더(630)의 제2 인스턴스(632)가, 렌더링된 일부 프레임 데이터가 저장되었던 제2 버퍼 메모리(652)의 저장 공간을, 추가적으로, 제2 저장 공간으로 할당하도록 제어할 수 있다. 따라서, 제어부(660)는, 디코딩된 제1 데이터의 렌더링이 이루어짐에 따라, 순차적으로, 제2 저장 공간을 할당할 수 있다.
도 7f를 참조하면, 제6 단계에서, 디코더(630)의 제2 인스턴스(632)는, 디코딩된 제2 데이터를 순차적으로 제2 버퍼 메모리(652)로 출력한다. 디코더(630)의 디코딩 속도는, 렌더러(640)의 렌더링 속도보다 더 빠를 수 있다.
따라서, 디코딩된 제1 데이터의 일부 프레임 데이터가 제2 버퍼 메모리(652)에 저장되어 있는 상태에서, 제2 버퍼 메모리(652)에는 디코딩된 제2 데이터가 순차적으로 저장될 수 있다. 이에 따라, 제어부(660)는, 디코더(630)의 제1 인스턴스(631) 및 제2 인스턴스(632)가 디코딩된 제1 데이터의 프레임 데이터와 디코딩된 제2 데이터의 프레임 데이터를, 끊김없이, 렌더러(640)로 전달하도록 제어할 수 있다.
도 7g를 참조하면, 제7 단계에서, 제2 버퍼 메모리(652)에 저장된 디코딩된 제2 데이터가 모두 렌더러(640)로 출력되고 나면, 제어부(660)는 디코더(630)의 제1 인스턴스(631)를 비활성화시킬 수 있다.
디코더(630)의 제2 인스턴스(632)는 제1 버퍼 메모리(651) 및 제2 버퍼 메모리(652)의 전체 공간을 제2 저장 공간으로 할당할 수 있다.
따라서, 도 7a에 도시된 제1 단계와 같이, 코덱이 변경된 후에도, 신호처리 장치(600)는, 안정적으로 영상을 출력하도록 동작할 수 있다.
도 8은, 본 발명의 실시예에 따른 신호 처리 장치의 동작 방법을 나타내는 순서도이다.
도면을 참조하면, 신호 처리 장치(600)의 디코더(630)는, 버퍼 메모리(650)에 저장된 제1 데이터를 디코딩하여 버퍼 메모리(650)로 출력할 수 있다. 구체적으로, 디코더(630)는, 제1 버퍼 메모리(651)에 저장된 제1 데이터를 디코딩하여 제2 버퍼 메모리(652)로 출력할 수 있다(S801).
제어부(660)는 코덱 변경 신호(601)가 수신되는지를 판단한다(S802).
만약, 코덱 변경 신호가 수신되지 않는 경우, 제어부(660)는, 디코더(630)가, 버퍼 메모리(650)에 저장된 제1 데이터를 디코딩하여 버퍼 메모리(650)로 출력하도록 제어할 수 있다.
만약, 코덱 변경 신호가 수신되는 경우, 제어부(660)는, 버퍼 메모리(650)를 제1 저장 공간과 제2 저장 공간으로 구분하도록, 디코더(630)를 제어할 수 있다(S803).
제어부(660)는, 디코더(630)가, 제1 데이터와 인코딩에 사용된 코덱이 상이한 제2 데이터를 수신하여, 버퍼 메모리(650)의 제2 저장 공간에 저장하도록 제어할 수 있다. 구체적으로, 제어부(660)는, 디코더(630)가, 제1 버퍼 메모리(651)에 할당된 제2 저장 공간에 제2 데이터를 저장하도록 제어할 수 있다(S804).
이후, 제어부(660)는, 디코더(630)가, 버퍼 메모리(650)에 저장된 제1 데이터를 모두 디코딩하였는지를 판단한다(S805).
만약, 디코더(630)가 제1 데이터를 모두 디코딩하지 않았으면, 제어부(660)는, 지속적으로, 디코더(630)가, 제2 데이터를 수신하여, 버퍼 메모리(650)의 제2 저장 공간에 저장하도록 제어할 수 있다. 이 경우, 디코더(630)는, 제1 데이터의 디코딩을 지속적으로 수행한다.
만약, 디코더(630)가 제1 데이터를 모두 디코딩하였으면, 제어부(660)는, 디코더(630)가, 버퍼 메모리(650)에 저장된 제2 데이터를 디코딩하여 버퍼 메모리(650)로 출력하도록 제어한다. 구체적으로, 디코더(630)는, 제1 버퍼 메모리(651)에 저장된 제2 데이터를 디코딩하여 제2 버퍼 메모리(652)로 출력할 수 있다(S806).
이에 따라, 영상표시장치(100)는, 서로 다른 코덱을 사용한 복수의 콘텐츠를 수신한 경우에도, 동적인 코덱 변경을 통해 코덱 전환 딜레이를 최소화하여, 도 9에 도시한 바와 같이, 정상적인 영상(930)을 디스플레이(180)에 표시할 수 있고, 사용자는 껌뻑임 없는 안정적인 화면을 감상할 수 있다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

Claims (13)

  1. 적어도 2개 이상의 서로 다른 코덱을 이용하여 인코딩된 데이터를 디코딩하는 디코더;
    상기 인코딩된 데이터 및 상기 디코더에서 디코딩된 데이터를 저장하는 버퍼 메모리; 및
    상기 디코더와 상기 버퍼 메모리의 동작을 제어하는 제어부;를 포함하며,
    상기 제어부는,
    코덱 변경 신호를 수신하면,
    상기 디코더가 상기 버퍼 메모리를 제1 데이터와 관련한 제1 저장 공간과, 상기 제1 데이터와는 이용된 코덱이 상이한 제2 데이터와 관련한 제2 저장 공간으로 분리하도록 상기 디코더를 제어하고, 상기 제1 저장 공간과 상기 제2 저장 공간의 데이터 입출력을 병렬적으로 또는 동시에 관리하는 것을 특징으로 하는 신호 처리 장치.
  2. 제1항에 있어서,
    상기 제어부는,
    상기 버퍼 메모리의 사용 가능한 저장 공간의 크기를 기설정된 크기와 비교하고, 상기 사용 가능한 저장 공간의 크기가 기설정된 크기 이상인 경우, 상기 디코더가 상기 사용 가능한 저장 공간을 상기 제2 저장 공간으로 할당하도록 상기 디코더를 제어하는 것을 특징으로 하는 신호 처리 장치.
  3. 제2항에 있어서,
    상기 제어부는,
    상기 디코더가 상기 버퍼 메모리에 저장된 상기 제1 데이터를 디코딩하여, 상기 버퍼 메모리로 순차적으로 모두 출력한 이후에, 상기 사용 가능한 저장 공간의 크기를 기설정된 크기와 비교하는 것을 특징으로 하는 신호 처리 장치.
  4. 제1항에 있어서,
    상기 제어부는,
    상기 디코더가 상기 사용 가능한 저장 공간을 상기 제2 저장 공간으로 할당하면,
    상기 디코더가 상기 제2 데이터를 순차적으로 수신하여 상기 버퍼 메모리에 저장하고, 상기 저장된 제2 데이터를 디코딩하여 순차적으로 상기 버퍼 메모리로 출력하도록 상기 디코더를 제어하는 것을 특징으로 하는 신호 처리 장치.
  5. 제1항에 있어서,
    상기 버퍼 메모리에 저장된 디코딩된 제1 데이터 또는 디코딩된 제2 데이터를 렌더링하고, 렌더링된 데이터를 출력하는 렌더러;를 더 포함하는 것을 특징으로 하는 신호 처리 장치.
  6. 제5항에 있어서,
    상기 제어부는,
    상기 렌더러가 화면 주사율에 맞춰 렌더링된 데이터를 출력하도록, 상기 버퍼 메모리에 저장된 상기 디코딩된 제2 데이터를, 상기 렌더러로 전달하는 것을 특징으로 하는 신호 처리 장치.
  7. 제5항에 있어서,
    상기 제1 데이터와 상기 제2 데이터는 적어도 하나 이상의 프레임 데이터로 구성되고,
    상기 제어부는,
    상기 렌더러에서 상기 디코딩된 제1 데이터 중 일부 프레임 데이터의 렌더링을 완료할 때 마다, 상기 디코더가 상기 일부 프레임 데이터가 저장되었던 상기 버퍼 메모리의 저장 공간을 추가적으로 상기 제2 저장 공간으로 할당하도록 상기 디코더를 제어하는 것을 특징으로 하는 신호 처리 장치.
  8. 제1항에 있어서,
    상기 버퍼 메모리는,
    상기 인코딩된 데이터를 저장하는 제1 버퍼 메모리; 및
    상기 디코딩된 데이터를 저장하는 제2 버퍼 메모리;를 포함하고,
    상기 제어부는,
    상기 인코딩된 데이터의 인코딩에 이용된 코덱의 종류에 따라, 상기 디코더가 상기 제1 버퍼 메모리 및 상기 제2 버퍼 메모리의 크기를 가변시키도록 상기 디코더를 제어하는 것을 특징으로 하는 신호 처리 장치.
  9. 제1항에 있어서,
    상기 버퍼 메모리는,
    상기 인코딩된 데이터를 저장하는 제1 버퍼 메모리; 및
    상기 디코딩된 데이터를 저장하는 제2 버퍼 메모리;를 포함하고,
    상기 제어부는,
    서로 다른 코덱에서 요구되는 버퍼 크기 중 최대 값을 갖도록, 상기 디코더가 상기 제1 버퍼 메모리와 상기 제2 버퍼 메모리의 크기를 설정하도록 상기 디코더를 제어하는 것을 특징으로 하는 신호 처리 장치.
  10. 제1항에 있어서,
    데이터를 수신하고, 상기 수신된 데이터로부터 상기 인코딩된 데이터를 분리하는 디멀티플렉서(demultiplexer)를 더 포함하며,
    상기 인코딩된 데이터는,
    인코딩된 비디오 데이터, 인코딩된 오디오 데이터, 인코딩된 자막(subtitle) 데이터 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 신호 처리 장치.
  11. 제10항에 있어서,
    상기 디멀티플렉서는,
    상기 수신된 데이터의 헤더(header)를 분석하여, 상기 인코딩된 데이터의 인코딩에 이용된 코덱의 종류를 판단하고, 상기 코덱 변경 신호를 생성하여 출력하는 것을 특징으로 하는 신호 처리 장치.
  12. 제1항에 있어서,
    상기 디코더의 디코딩 속도는, 렌더러의 렌더링 속도보다 더 빠른 것을 특징으로 하는 신호 처리 장치.
  13. 디스플레이; 및
    제1항 내지 제12항 중 어느 한 항의 신호 처리 장치;를 포함하는 영상표시장치.
PCT/KR2020/002968 2020-03-02 2020-03-02 신호 처리 장치, 및 이를 구비하는 영상표시장치 WO2021177478A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/909,126 US20230164370A1 (en) 2020-03-02 2020-03-02 Signal processing device and image display device comprising same
PCT/KR2020/002968 WO2021177478A1 (ko) 2020-03-02 2020-03-02 신호 처리 장치, 및 이를 구비하는 영상표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2020/002968 WO2021177478A1 (ko) 2020-03-02 2020-03-02 신호 처리 장치, 및 이를 구비하는 영상표시장치

Publications (1)

Publication Number Publication Date
WO2021177478A1 true WO2021177478A1 (ko) 2021-09-10

Family

ID=77612904

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/002968 WO2021177478A1 (ko) 2020-03-02 2020-03-02 신호 처리 장치, 및 이를 구비하는 영상표시장치

Country Status (2)

Country Link
US (1) US20230164370A1 (ko)
WO (1) WO2021177478A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782776B1 (ko) * 2006-11-03 2007-12-05 삼성전기주식회사 멀티 모드 쿼드러처 디지털 다운 컨버터 및 프론트-엔드모듈
KR100807100B1 (ko) * 2006-07-11 2008-03-03 주식회사 휴맥스 통합 코덱 장치 및 방법
US8750389B2 (en) * 2008-01-18 2014-06-10 Sagem Communications Sas Video data decoder and method for decoding video data
KR101484101B1 (ko) * 2010-03-08 2015-01-16 (주)테크노니아 동영상 변환 장치
KR20190043825A (ko) * 2017-10-19 2019-04-29 삼성전자주식회사 멀티 코덱 인코더 및 이를 포함하는 멀티 코덱 인코딩 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807100B1 (ko) * 2006-07-11 2008-03-03 주식회사 휴맥스 통합 코덱 장치 및 방법
KR100782776B1 (ko) * 2006-11-03 2007-12-05 삼성전기주식회사 멀티 모드 쿼드러처 디지털 다운 컨버터 및 프론트-엔드모듈
US8750389B2 (en) * 2008-01-18 2014-06-10 Sagem Communications Sas Video data decoder and method for decoding video data
KR101484101B1 (ko) * 2010-03-08 2015-01-16 (주)테크노니아 동영상 변환 장치
KR20190043825A (ko) * 2017-10-19 2019-04-29 삼성전자주식회사 멀티 코덱 인코더 및 이를 포함하는 멀티 코덱 인코딩 시스템

Also Published As

Publication number Publication date
US20230164370A1 (en) 2023-05-25

Similar Documents

Publication Publication Date Title
WO2015076608A1 (ko) 비디오 처리 방법 및 비디오 처리 장치
WO2019035657A1 (en) IMAGE DISPLAY APPARATUS
WO2021033796A1 (ko) 디스플레이 장치 및 그의 동작 방법
WO2010123324A9 (ko) 영상표시장치 및 그 동작방법
WO2019098778A1 (en) Display apparatus, method for controlling the same and image providing apparatus
WO2010151027A2 (ko) 영상표시장치 및 그 동작방법
WO2012102592A9 (ko) 영상 표시 장치 및 그 동작방법
WO2022177043A1 (ko) 디스플레이 장치
WO2022030892A1 (ko) 디스플레이장치 및 그 제어방법
WO2019194457A1 (en) Electronic apparatus, method of controlling the same and recording medium thereof
WO2022092534A1 (ko) 디스플레이 장치 및 그의 로컬 디밍 제어 방법
WO2019221423A1 (ko) 전자장치, 그 제어방법 및 기록매체
WO2011152644A2 (ko) 사용자 인터페이스 제공 방법 및 그 방법을 채용한 시스템
WO2016035983A1 (ko) 영상제공장치, 및 그 동작방법
WO2021177478A1 (ko) 신호 처리 장치, 및 이를 구비하는 영상표시장치
WO2020235699A1 (ko) 디스플레이 장치
WO2017078434A1 (en) Display apparatus and control method thereof
WO2021167141A1 (ko) 디스플레이 장치 및 방법
WO2020130185A1 (ko) 유기 발광 다이오드 표시 장치
WO2021010529A1 (ko) 디스플레이 장치
WO2019098672A1 (en) Content providing apparatus and method for controlling thereof
WO2021221213A1 (ko) 영상표시장치 및 그 동작방법
WO2022050761A1 (ko) 전자 장치 및 그 동작 방법
WO2021167113A1 (ko) 신호 처리 장치 및 이를 구비하는 영상표시장치
WO2024019188A1 (ko) 무선 통신 장치 및 이를 구비하는 영상표시장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20923236

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20923236

Country of ref document: EP

Kind code of ref document: A1