WO2021064932A1 - 量子回路システム - Google Patents

量子回路システム Download PDF

Info

Publication number
WO2021064932A1
WO2021064932A1 PCT/JP2019/039088 JP2019039088W WO2021064932A1 WO 2021064932 A1 WO2021064932 A1 WO 2021064932A1 JP 2019039088 W JP2019039088 W JP 2019039088W WO 2021064932 A1 WO2021064932 A1 WO 2021064932A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
quantum
stage
temperature
refrigerator
Prior art date
Application number
PCT/JP2019/039088
Other languages
English (en)
French (fr)
Inventor
大輔 才田
Original Assignee
Ｍｄｒ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｍｄｒ株式会社 filed Critical Ｍｄｒ株式会社
Priority to JP2020535677A priority Critical patent/JP7055477B2/ja
Priority to PCT/JP2019/039088 priority patent/WO2021064932A1/ja
Publication of WO2021064932A1 publication Critical patent/WO2021064932A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00

Definitions

  • the present invention relates to a quantum circuit system.
  • Non-Patent Document 1 describes that a quantum array is installed in the mK region of the cryostat, and a unit that outputs a control pulse for controlling the quantum array is installed in the 3K region.
  • a quantum annealing type quantum circuit has also been used. Since both the quantum gate type quantum circuit and the quantum annealing type quantum circuit operate at extremely low temperatures, they are installed in the refrigerator respectively. The area of the stage that reaches the minimum temperature in the freezer is limited. A quantum gate type quantum circuit operated by using microwaves and a quantum annealing type quantum circuit operated by using an AC frequency in the dc to MHz band are installed in different refrigerators.
  • the present invention provides a quantum circuit system capable of reducing the cost of operating two quantum circuits.
  • the quantum circuit system is installed in a refrigerator having a first stage adjusted to a first temperature and a second stage adjusted to a second temperature lower than the first temperature, and a first stage.
  • the first circuit that performs calculations using the quantum effect or thermal effect in the superconducting state
  • the second circuit that is installed in the second stage and performs calculations using the quantum effect in the superconducting state
  • a control device for controlling the second circuit is provided.
  • the cost of operating the two quantum circuits can be reduced by installing the first circuit and the second circuit on different stages of a single refrigerator.
  • control device identifies a given problem and depends on a selection unit that selects whether to solve the problem using a plurality of algorithms including a classical calculation algorithm and a quantum calculation algorithm, and a selected algorithm.
  • a control unit that controls the calculation by the first circuit or the second circuit.
  • an appropriate algorithm can be selected according to a given problem, and the problem can be solved efficiently by using a circuit suitable for executing the algorithm.
  • a classical calculation device including a third circuit for performing classical calculation
  • the control unit may control the calculation by the first circuit, the second circuit, or the third circuit according to the selected algorithm. Good.
  • the first circuit may include a quantum circuit that performs an operation using quantum annealing when the first temperature is equal to or lower than a predetermined temperature.
  • the second circuit may include a quantum circuit that performs quantum calculation by combining quantum gates.
  • control unit controls the error detection by the first circuit and the error correction of the quantum state of the second circuit corresponding to the location where the error is detected when the calculation by the second circuit is performed. You may.
  • a pulse source installed in the first stage and outputting a control pulse for controlling the second circuit may be further provided.
  • FIG. 1 is a diagram showing a configuration of a quantum circuit system 100 according to a first embodiment of the present invention.
  • the quantum circuit system 100 includes a control device 10, a refrigerating machine 20, a classical computing device FPGA (Field-Programmable Gate Array) 31, and a classical computing device ASIC (Application Specific Integrated Circuit) 32. Further, the quantum circuit system 100 includes a first circuit 21 and a second circuit inside the refrigerator 20.
  • FPGA Field-Programmable Gate Array
  • ASIC Application Specific Integrated Circuit
  • the controller 10 includes a CPU (Central Processing Unit) 10a corresponding to a third circuit that performs classical calculation, a RAM (RandomAccessMemory) 10b corresponding to a storage unit, and a ROM (Read onlyMemory) 10c corresponding to a storage unit.
  • Each of these configurations is connected to each other via a bus so that data can be transmitted and received.
  • the control device 10 is composed of one computer will be described, but the control device 10 may be realized by combining a plurality of computers.
  • the configuration shown in FIG. 1 is an example, and the control device 10 may have configurations other than these, or may not have a part of these configurations.
  • the CPU 10a is a calculation unit that controls the execution of a program stored in the RAM 10b or the ROM 10c, calculates and processes data, and executes a program that controls the first circuit 21 and the second circuit.
  • the CPU 10a receives various data from the input unit 10e and the communication unit 10d, displays the calculation result of the data on the display unit 10f, and stores the data in the RAM 10b.
  • the RAM 10b is a storage unit in which data can be rewritten, and may be composed of, for example, a semiconductor storage element.
  • the RAM 10b may store data such as a program executed by the CPU 10a and a control schedule of the refrigerator 20. It should be noted that these are examples, and data other than these may be stored in the RAM 10b, or a part of these may not be stored.
  • the ROM 10c is a storage unit capable of reading data, and may be composed of, for example, a semiconductor storage element.
  • the ROM 10c may store, for example, a program executed by the CPU 10a or data that is not rewritten.
  • the communication unit 10d is an interface for connecting the control device 10 to another device.
  • the communication unit 10d may be connected to a communication network such as the Internet.
  • the input unit 10e receives data input from the user, and may include, for example, a keyboard and a touch panel.
  • the display unit 10f visually displays the calculation result by the CPU 10a, and may be configured by, for example, an LCD (Liquid Crystal Display).
  • the display unit 10f may display the calculation result by the first circuit 21, the second circuit 22, the FPGA 31 and the ASIC 32.
  • the controller 10g transmits a control signal to the first circuit 21, the second circuit 22, the FPGA 31 and the ASIC 32 via the interface 10h, and receives the calculation result.
  • the program executed by the CPU 10a may be stored in a storage medium readable by a computer such as a RAM 10b or a ROM 10c and provided, or may be provided via a communication network connected by the communication unit 10d.
  • a computer such as a RAM 10b or a ROM 10c and provided, or may be provided via a communication network connected by the communication unit 10d.
  • the control device 10 when the CPU 10a executes the program, the operations of the selection unit and the control unit, which will be described later, are realized. It should be noted that these physical configurations are examples and do not necessarily have to be independent configurations.
  • the control device 10 may include an LSI (Large-Scale Integration) in which the CPU 10a and the RAM 10b or ROM 10c are integrated.
  • LSI Large-Scale Integration
  • FIG. 2 is a diagram showing the configuration of the refrigerator 20 according to the first embodiment.
  • the refrigerator 20 is a refrigerator capable of realizing a low temperature of about mK, and may be, for example, a refrigerator using a 3 He-4 He dilution refrigeration method.
  • the refrigerator 20 has a first stage 24 adjusted to a first temperature and a second stage 26 adjusted to a second temperature lower than the first temperature.
  • the first temperature is 4K
  • the second temperature is achieved by 3 He-4 He dilution refrigeration method It is several mK to several tens of mK.
  • the refrigerator 20 according to the present embodiment has an intermediate stage 25, and its temperature is about 0.1 K.
  • the first circuit 21 is installed in the first stage 24 and performs an operation using a quantum effect or a thermal effect in a superconducting state. More specifically, the first circuit 21 is a circuit that performs an operation using quantum annealing or thermal annealing when the first temperature is equal to or lower than the superconducting transition temperature of the superconducting material constituting the first circuit 21. including.
  • the superconducting material constituting the first circuit 21 is, for example, niobium, and its superconducting transition temperature is 9.2K. Therefore, when the superconducting material constituting the first circuit 21 is niobium and the first temperature is 4K, the first circuit 21 uses quantum annealing or thermal effect using the quantum effect in the superconducting state. Perform classical annealing calculations.
  • the first temperature is 0.1K
  • the first circuit 21 is quantum annealing in a superconducting state. Perform the calculation using. Further, when the superconducting transition temperature of the superconducting material constituting the first circuit 21 is 4.2 K or less, even when the first circuit is installed in the first stage 24, the first circuit 21 is quantum. Calculations using annealing may be performed.
  • the second circuit 22 is installed in the second stage 26 and performs calculations in a superconducting state.
  • the second circuit 22 performs an operation using the quantum effect. More specifically, the second circuit 22 includes a quantum circuit that performs quantum calculation by combining quantum gates.
  • the second circuit 22 is a general-purpose quantum computer, and the first circuit 21 is a dedicated quantum computer specialized in solving a specific problem (for example, a combination optimization problem).
  • the first circuit 21 and the second circuit 22 receive the high frequency control signal from the control device 10 by the coaxial cable 23 connected to the outside of the refrigerator 20, and transmit the calculation result to the control device 10. Further, the first circuit 21 is covered with the magnetic shield 27, and the second circuit 22 is covered with the magnetic shield 28. The magnetic shield 27 may not be provided. Further, the magnetic shield 28 may not be provided.
  • the coaxial cable 23 may have a structure (twisted pair) in which a signal line and a ground line are periodically intersected in order to avoid noise.
  • the two quantum circuits are operated by installing the first circuit 21 and the second circuit 22 on different stages of the single refrigerator 20.
  • the cost can be reduced.
  • FIG. 3 is a circuit diagram of the first circuit 21 according to the first embodiment.
  • the first circuit 21 includes a circuit constituting a quantum bit (Tunable qubit) and a read circuit (Read-out), and is entirely covered with a magnetic shield 27.
  • a coaxial cable 23 is electromagnetically connected to the circuit and the readout circuit constituting the qubit, and a DC / AC input (DC / AC in) is input to the circuit and the readout circuit constituting the qubit.
  • the output of the read circuit is output to the coaxial cable 23 as a DC / AC output (DC / AC out) after being amplified by the amplifier 23b.
  • the coaxial cable 23 is described as a differential line.
  • the coaxial cable 23 is illustrated as an expression in which the cable folds back after exceeding the portion where the magnetic flux is applied to the coil.
  • FIG. 4 is a circuit diagram of the second circuit 22 according to the first embodiment.
  • the second circuit 22 includes a JPA (Josephson Parametric Amplifier) corresponding to a read circuit, a resonator (Cavity), and transmons constituting a qubit, and the resonator and transmons are covered with a magnetic shield 28.
  • JPA Joint Equivalent Metal-Oxide
  • An induced magnetic field (DC magnetic field) by a DC input (DC in) is applied to the JPA through a plurality of filters 23a, and an RF input (RF in) is input.
  • DC in DC input
  • RF in RF input
  • the ground is described on the line, it may be a differential line.
  • the quantum state of Transmon is amplified by JPA and read out, and RF output (RF out) is output to the coaxial cable 23 via a plurality of circulators 23c and amplifiers 23b.
  • the signal may be amplified by using another amplifier instead of JPA.
  • a HEMT (High Electron Mobility Transistor) low noise amplifier may be placed on a stage of 0.1K.
  • an RF input (RF in) is input to the resonator and the transmon covered with the magnetic shield 28 via a plurality of filters 23a and a circulator 23c.
  • FIG. 5 is a flowchart of the algorithm selection process executed by the quantum circuit system 100 according to the first embodiment.
  • the control device 10 according to the present embodiment has a selection unit that identifies a given problem and selects which of a plurality of algorithms including a classical calculation algorithm and a quantum calculation algorithm is used to solve the problem, and the selected algorithm. Correspondingly, it has a control unit that controls the calculation by the first circuit 21 or the second circuit 22.
  • the quantum circuit system 100 according to the present embodiment further includes a classical computing device (FPGA31 and ASIC32 in the present embodiment) including a third circuit for performing classical calculation, and the control unit of the control device 10 is a selected algorithm.
  • the calculation by the first circuit 21, the second circuit 22, or the third circuit is controlled according to the above.
  • the selection unit and the control unit of the control device 10 are realized by executing a predetermined program by the CPU 10a.
  • control device 10 reads the problem (S10), and if there is labeled data (S11: YES), the control device 10 executes machine learning by a third circuit including at least one of the CPU 10a, FPGA 31 and ASIC 32 of the control device 10. (S12).
  • machine learning may be supervised learning using data labels.
  • the genetic algorithm is executed by the third circuit including at least one of the CPU 10a, FPGA 31 and ASIC 32 of the control device 10. (S14).
  • reservoir computing and reinforcement learning may be executed by the third circuit.
  • a third circuit including at least one of CPU 10a, FPGA 31 and ASIC 32 of the control device 10 is used for quantum measurement. Simulated or simulated annealing is performed (S16).
  • the first circuit 21 performs classical annealing.
  • the predetermined Hamiltonian may be, for example, the Hamiltonian listed in A. Lucas, "Ising formations of many NP problems," Front. Physics 2: 5, 2014. When the Hamiltonian is described in the Ising model, it is preferably processed by the first circuit 21.
  • the quantum gate type quantum calculation is executed by the second circuit 22 (S19).
  • the quantum circuit system 100 may select an algorithm using different determination criteria and control the calculation by the first circuit 21, the second circuit 22, or the third circuit.
  • an appropriate algorithm can be selected according to a given problem, and the problem can be efficiently solved by using a circuit suitable for executing the algorithm. Further, the quantum circuit system 100 can select whether to use a classical computer, a quantum annealing machine, or a general-purpose gated quantum computer according to a given problem, and can efficiently solve the problem. Can be solved.
  • FIG. 6 is a diagram schematically showing error correction by the quantum circuit system 100 according to the first embodiment.
  • the control unit of the control device 10 performs the calculation by the second circuit 22, the first circuit 21 detects the error and corrects the quantum state of the second circuit 22 corresponding to the location where the error is detected. To control.
  • the quantum state of the qubit located in the passing path may be destroyed or disturbed. Therefore, when the control unit of the control device 10 performs the calculation by the second circuit 22, the quantum states of the plurality of qubits of the first circuit 21 are aligned to a predetermined state, and the quantum states change periodically. Observe if it is not.
  • error correction processing is performed on the qubits in the second circuit 22 based on the position and timing at which the error occurred in the first circuit 21. In this way, it is possible to perform appropriate error correction and reduce the error rate in the calculation of the second circuit 22.
  • the density of qubits (number of qubits per unit area) of the first circuit 21 using quantum annealing is often higher than the density of qubits of the quantum gate type second circuit 22, and in the first circuit 21 The location where the error occurred can be identified relatively accurately.
  • FIG. 7 is a circuit diagram of the first circuit 21 according to a modified example of the first embodiment.
  • the first circuit 21 according to the modified example includes a circuit constituting a qubit, a QFP (Quantum Flux Parametron), and a Readout SQUID (Superconducting Quantum Interference Device) corresponding to a read circuit. It should be noted that this modification is an example, and the first circuit 21 may have another configuration.
  • FIG. 8 is a diagram showing the configuration of the refrigerator 20 according to the second embodiment of the present invention.
  • a first circuit 21a and a second circuit 22a are installed in the refrigerator 20 according to the present embodiment.
  • the calculation using quantum annealing or classical annealing in the superconducting state is performed.
  • the first circuit 21a is installed.
  • the second stage 26 of the refrigerator 20 when the second temperature is equal to or lower than the superconducting transition temperature of the superconducting material constituting the second circuit 22a, quantum annealing or classical annealing is used in the superconducting state.
  • the second circuit 22a that performs the calculated calculation is installed. That is, in the second stage 26 of the refrigerator 20 according to the present embodiment, a second circuit 22a that performs calculations using quantum annealing is installed instead of a quantum circuit that performs quantum calculations by combining quantum gates.
  • the quantum circuit system 100 by installing two quantum annealing circuits on different stages of a single refrigerator, it is possible to reduce the cost of operating the two quantum annealing circuits.
  • FIG. 9 is a diagram showing the configuration of the refrigerator 20 according to the third embodiment of the present invention.
  • a first circuit 21b and a second circuit 22b are installed in the refrigerator 20 according to the present embodiment.
  • a first circuit 21b that performs quantum calculation by combining quantum gates is installed in the first stage 24 of the refrigerator 20 .
  • a second circuit 22b that performs quantum calculation by combining quantum gates is installed in the second stage 26 of the refrigerator 20 in the second stage 26 of the refrigerator 20 . That is, in the first stage 24 of the refrigerator 20 according to the present embodiment, a second circuit 22b that performs quantum calculation by combining quantum gates is installed instead of a quantum circuit that performs calculation using quantum annealing.
  • the cost of operating the two quantum gate type quantum circuits is reduced by installing the two quantum gate type quantum circuits on different stages of the single refrigerating machine. be able to.
  • FIG. 10 is a diagram showing a configuration of a refrigerator 20 according to a fourth embodiment of the present invention.
  • the first circuit 21 and the second circuit 22 are installed in the refrigerator 20 according to the present embodiment.
  • the first circuit 21 may be a quantum annealing circuit or a quantum gate type quantum circuit.
  • the second circuit 22 may be a quantum annealing circuit or a quantum gate type quantum circuit.
  • a pulse source 29 that outputs a control pulse for controlling the second circuit 22 is installed in the first stage 24 of the refrigerator 20 of the present embodiment.
  • the quantum annealing circuit is placed in the first stage 24 and the pulse source is installed, the annealing circuit and the pulse source may be formed by different chips.
  • the quantum annealing circuit and the pulse source can be manufactured by the same process, they can be formed on the same chip. In this case, the mounting area in the chip can be effectively utilized. Further, since the pulse source and the quantum annealing circuit can be connected by a line formed by the process, it is possible to prevent the loss due to the connection that occurs when the pulse source and the quantum annealing circuit are formed by different chips.
  • the control pulse from the pulse source can also be used to drive the second circuit 22.
  • the pulse source 29 by installing the pulse source 29 in the first stage 24, it is possible to reduce the noise of the control pulse and further reduce the error rate in the calculation of the second circuit 22. it can.
  • the pulse source 29 may be installed on the intermediate stage 25. Further, the first circuit 21 may be installed in the intermediate stage 25, and the pulse source 29 may be installed in the first stage 24.
  • FIG. 11 is a diagram showing a configuration of a quantum circuit system 100 according to a fifth embodiment of the present invention.
  • the quantum circuit system 100 is different from the quantum circuit system 100 according to the first embodiment in that it includes a user terminal 40.
  • the quantum circuit system 100 according to the fifth embodiment has the same configuration as the quantum circuit system 100 according to the first embodiment.
  • control device 10 and the user terminal 40 are communicably connected to each other via a communication network N such as the Internet, a local network, or a wired cable.
  • the user of the quantum circuit system 100 inputs data to the control device 10 by using the user terminal 40 composed of a general-purpose classical computer, or the classic performed by the first circuit 21, the second circuit 22, the FPGA 31 and the ASIC 32.
  • the result of the calculation or the quantum calculation is acquired via the control device 10.
  • 10 Control device, 10a ... CPU, 10b ... RAM, 10c ... ROM, 10d ... Communication unit, 10e ... Input unit, 10f ... Display unit, 10g ... Controller, 10h ... Interface, 20 ... Refrigerator, 21,21a, 21b ... 1st circuit, 22, 22a, 22b ... 2nd circuit, 23 ... Coaxial cable, 23a ... Filter, 23b ... Amplifier, 23c ... Circulator, 24 ... 1st stage, 25 ... Intermediate stage, 26 ... 2nd stage, 27 ... Magnetic shield, 28 ... Magnetic shield, 29 ... Pulse source, 31 ... FPGA, 32 ... ASIC, 40 ... User terminal, 100 ... Quantum circuit system

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)

Abstract

２つの量子回路を動作させるコストを低減することができる量子回路システムを提供する。量子回路システム１００は、第１温度に調整される第１ステージ２４及び第１温度より低い第２温度に調整される第２ステージ２６を有する冷凍機２０と、第１ステージに設置され、超伝導状態で量子効果又は熱的効果を用いた演算を行う第１回路２１と、第２ステージに設置され、超伝導状態で量子効果を用いた演算を行う第２回路２２と、第１回路及び第２回路を制御する制御装置１０と、を備える。

Description

量子回路システム
　本発明は、量子回路システムに関する。
　近年、量子コンピュータの実用化に向けて研究が進められている。例えば、下記非特許文献１では、クライオスタットのｍＫ領域に量子アレイを設置し、量子アレイを制御する制御パルスを出力するユニットを３Ｋ領域に設置することが記載されている。
R. McDermott et al., "Quantum Classical Interface Based on Single Flux Quantum Digital Logic," Quantum Science and Technology, vol 3, 2018
　従来、非特許文献１に記載のような量子ゲート型の量子回路の他、量子アニーリング型の量子回路も用いられている。量子ゲート型の量子回路と、量子アニーリング型の量子回路とは、いずれも極低温で動作するため、それぞれ冷凍機内に設置される。冷凍機内で最低温度に達するステージの面積は限られている。マイクロ波を用いて動作させる量子ゲート型の量子回路と、ｄｃからＭＨｚ帯域の交流周波数を用いて動作させる量子アニーリング型の量子回路は、それぞれ異なる冷凍機に設置される。
　そのため、２つの量子回路を動作させる場合、冷凍機を極低温に維持するためのコストがそれぞれ発生してしまい、コストが増大してしまう。
　そこで、本発明は、２つの量子回路を動作させるコストを低減することができる量子回路システムを提供する。
　本発明の一態様に係る量子回路システムは、第１温度に調整される第１ステージ及び第１温度より低い第２温度に調整される第２ステージを有する冷凍機と、第１ステージに設置され、超伝導状態で量子効果又は熱的効果を用いた演算を行う第１回路と、第２ステージに設置され、超伝導状態で量子効果を用いた演算を行う第２回路と、第１回路及び第２回路を制御する制御装置と、を備える。
　この態様によれば、単一の冷凍機が有する異なるステージに第１回路及び第２回路を設置することで、２つの量子回路を動作させるコストを低減することができる。
　上記態様において、制御装置は、与えられた問題を識別し、古典計算アルゴリズム及び量子計算アルゴリズムを含む複数のアルゴリズムのいずれを用いて問題を解くか選択する選択部と、選択されたアルゴリズムに応じて、第１回路又は第２回路による演算を制御する制御部と、を有してもよい。
　この態様によれば、与えられた問題に応じて適切なアルゴリズムを選択し、そのアルゴリズムの実行に適した回路を用いて効率的に問題を解くことができる。
　上記態様において、古典計算を行う第３回路を備える古典計算装置をさらに備え、制御部は、選択されたアルゴリズムに応じて、第１回路、第２回路又は第３回路による演算を制御してもよい。
　この態様によれば、与えられた問題に応じて、古典計算機を用いるか、量子アニーリングマシンを用いるか、汎用のゲート型量子計算機を用いるかを選択することができ、効率的に問題を解くことができる。
　上記態様において、第１回路は、第１温度が所定温度以下である場合に量子アニーリングを用いた演算を行う量子回路を含んでもよい。
　上記態様において、第２回路は、量子ゲートを組み合わせて量子計算を行う量子回路を含んでもよい。
　上記態様において、制御部は、第２回路による演算を行う場合に、第１回路によりエラー検出を行い、エラーが検出された箇所に対応する第２回路の量子状態をエラー訂正するように制御してもよい。
　この態様によれば、適切なエラー訂正を行い、第２回路の演算におけるエラー率を低下させることができる。
　上記態様において、第１ステージに設置され、第２回路を制御する制御パルスを出力するパルス源をさらに備えてもよい。
　この態様によれば、パルス源を第１ステージに設置することで、制御パルスのノイズを低減し、第２回路の演算におけるエラー率をより低減させることができる。
　本発明によれば、２つの量子回路を動作させるコストを低減することができる量子回路システムを提供することができる。
本発明の第１実施形態に係る量子回路システムの構成を示す図である。 第１実施形態に係る冷凍機の構成を示す図である。 第１実施形態に係る第１回路の回路図である。 第１実施形態に係る第２回路の回路図である。 第１実施形態に係る量子回路システムにより実行されるアルゴリズム選択処理のフローチャートである。 第１実施形態に係る量子回路システムによるエラー訂正を模式的に示す図である。 第１実施形態の変形例に係る第１回路の回路図である。 本発明の第２実施形態に係る冷凍機の構成を示す図である。 本発明の第３実施形態に係る冷凍機の構成を示す図である。 本発明の第４実施形態に係る冷凍機の構成を示す図である。 本発明の第５実施形態に係る量子回路システムの構成を示す図である。
　添付図面を参照して、本発明の実施形態について説明する。なお、各図において、同一の符号を付したものは、同一又は同様の構成を有する。
［第１実施形態］
　図１は、本発明の第１実施形態に係る量子回路システム１００の構成を示す図である。量子回路システム１００は、制御装置１０と、冷凍機２０と、古典計算装置であるＦＰＧＡ（Field-Programmable Gate Array）３１と、古典計算装置であるＡＳＩＣ（Application Specific Integrated Circuit）３２とを備える。また、量子回路システム１００は、冷凍機２０の内部に、第１回路２１及び第２回路を備える。
　制御装置１０は、古典計算を行う第３回路に相当するＣＰＵ（Central Processing Unit）１０ａと、記憶部に相当するＲＡＭ（Random Access Memory）１０ｂと、記憶部に相当するＲＯＭ（Read only Memory）１０ｃと、通信部１０ｄと、入力部１０ｅと、表示部１０ｆと、コントローラ１０ｇと、インターフェース１０ｈと、を有する。これらの各構成は、バスを介して相互にデータ送受信可能に接続される。なお、本例では制御装置１０が一台のコンピュータで構成される場合について説明するが、制御装置１０は、複数のコンピュータが組み合わされて実現されてもよい。また、図１で示す構成は一例であり、制御装置１０はこれら以外の構成を有してもよいし、これらの構成のうち一部を有さなくてもよい。
　ＣＰＵ１０ａは、ＲＡＭ１０ｂ又はＲＯＭ１０ｃに記憶されたプログラムの実行に関する制御やデータの演算、加工を行い、第１回路２１及び第２回路を制御するプログラムを実行する演算部である。ＣＰＵ１０ａは、入力部１０ｅや通信部１０ｄから種々のデータを受け取り、データの演算結果を表示部１０ｆに表示したり、ＲＡＭ１０ｂに格納したりする。
　ＲＡＭ１０ｂは、記憶部のうちデータの書き換えが可能なものであり、例えば半導体記憶素子で構成されてよい。ＲＡＭ１０ｂは、ＣＰＵ１０ａが実行するプログラム、冷凍機２０の制御スケジュールといったデータを記憶してよい。なお、これらは例示であって、ＲＡＭ１０ｂには、これら以外のデータが記憶されていてもよいし、これらの一部が記憶されていなくてもよい。
　ＲＯＭ１０ｃは、記憶部のうちデータの読み出しが可能なものであり、例えば半導体記憶素子で構成されてよい。ＲＯＭ１０ｃは、例えばＣＰＵ１０ａが実行するプログラムや、書き換えが行われないデータを記憶してよい。
　通信部１０ｄは、制御装置１０を他の機器に接続するインターフェースである。通信部１０ｄは、インターネット等の通信ネットワークに接続されてよい。
　入力部１０ｅは、ユーザからデータの入力を受け付けるものであり、例えば、キーボード及びタッチパネルを含んでよい。
　表示部１０ｆは、ＣＰＵ１０ａによる演算結果を視覚的に表示するものであり、例えば、ＬＣＤ（Liquid Crystal Display）により構成されてよい。表示部１０ｆは、第１回路２１、第２回路２２、ＦＰＧＡ３１及びＡＳＩＣ３２による演算結果を表示してよい。
　コントローラ１０ｇは、インターフェース１０ｈを介して、第１回路２１、第２回路２２、ＦＰＧＡ３１及びＡＳＩＣ３２に対して制御信号を送信したり、演算結果を受信したりする。
　ＣＰＵ１０ａが実行するプログラムは、ＲＡＭ１０ｂやＲＯＭ１０ｃ等のコンピュータによって読み取り可能な記憶媒体に記憶されて提供されてもよいし、通信部１０ｄにより接続される通信ネットワークを介して提供されてもよい。制御装置１０では、ＣＰＵ１０ａが当該プログラムを実行することにより、後述する選択部及び制御部の動作が実現される。なお、これらの物理的な構成は例示であって、必ずしも独立した構成でなくてもよい。例えば、制御装置１０は、ＣＰＵ１０ａとＲＡＭ１０ｂやＲＯＭ１０ｃが一体化したＬＳＩ（Large-Scale Integration）を備えていてもよい。
　図２は、第１実施形態に係る冷凍機２０の構成を示す図である。冷凍機２０は、ｍＫ程度の低温を実現できる冷凍機であり、例えば３Ｈｅ－４Ｈｅ希釈冷凍法を用いた冷凍機であってよい。冷凍機２０は、第１温度に調整される第１ステージ２４及び第１温度より低い第２温度に調整される第２ステージ２６を有する。本例では、第１温度は４Ｋ（より正確には、大気圧化での４Ｈｅ液体の沸点である４．２Ｋ）であり、第２温度は、３Ｈｅ－４Ｈｅ希釈冷凍法により実現される数ｍＫ～数十ｍＫである。本実施形態に係る冷凍機２０は、中間ステージ２５を有し、その温度は０．１Ｋ程度となる。
　第１回路２１は、第１ステージ２４に設置され、超伝導状態で量子効果又は熱的効果を用いた演算を行う。より具体的には、第１回路２１は、第１温度が第１回路２１を構成する超伝導材料の超伝導転移温度以下である場合に、量子アニーリング又は熱的アニーリングを用いた演算を行う回路を含む。第１回路２１を構成する超伝導材料は、例えばニオブであり、その超伝導転移温度は９．２Ｋである。そのため、第１回路２１を構成する超伝導材料がニオブであり、第１温度が４Ｋである場合、第１回路２１は、超伝導状態で量子効果を用いた量子アニーリング又は熱的効果を用いた古典的アニーリングによる計算を行う。
　第１回路２１を構成する超伝導材料がニオブであり、第１回路２１を中間ステージ２５に設置する場合、第１温度は０．１Ｋであり、第１回路２１は、超伝導状態で量子アニーリングを用いた演算を行う。また、第１回路２１を構成する超伝導材料の超伝導転移温度が４．２Ｋ以下である場合、第１回路を第１ステージ２４に設置する場合であっても、第１回路２１は、量子アニーリングを用いた演算を行うことがある。
　第２回路２２は、第２ステージ２６に設置され、超伝導状態で演算を行う。第２回路２２は、量子効果を用いた演算を行う。より具体的には、第２回路２２は、量子ゲートを組み合わせて量子計算を行う量子回路を含む。第２回路２２は、汎用量子計算機であり、第１回路２１は、特定の問題（例えば組み合わせ最適化問題）を解くことに特化した専用量子計算機である。
　第１回路２１及び第２回路２２は、冷凍機２０の外部に繋がる同軸ケーブル２３によって制御装置１０から高周波制御信号を受け取り、演算結果を制御装置１０に伝送する。また、第１回路２１は、磁気シールド２７で覆われ、第２回路２２は、磁気シールド２８で覆われる。磁気シールド２７は設けなくてもよい。また、磁気シールド２８は設けなくてもよい。同軸ケーブル２３は、ノイズを避けるために信号線とグランド線が周期的に交差された構造（ツイステッド・ペア）であってもよい。
　このように、本実施形態に係る量子回路システム１００によれば、単一の冷凍機２０が有する異なるステージに第１回路２１及び第２回路２２を設置することで、２つの量子回路を動作させるコストを低減することができる。
　図３は、第１実施形態に係る第１回路２１の回路図である。第１回路２１は、量子ビット（Tunable qubit）を構成する回路と、読出回路（Read-out）とを含み、全体が磁気シールド２７で覆われている。量子ビットを構成する回路及び読み出し回路には、同軸ケーブル２３がフィルタ２３ａを介して電磁気的に接続され、ＤＣ／ＡＣ入力（ＤＣ／ＡＣ　ｉｎ）が量子ビットを構成する回路及び読み出し回路に入力される。また、読出回路の出力は、アンプ２３ｂによる増幅を経てＤＣ／ＡＣ出力（ＤＣ／ＡＣ　ｏｕｔ）として同軸ケーブル２３に出力される。なお、図３において、同軸ケーブル２３は差動線路で記載している。同軸ケーブル２３は、コイルに磁束を印加する部分をこえた後、ケーブルが折り返す表現として図示している。
　図４は、第１実施形態に係る第２回路２２の回路図である。第２回路２２は、読出回路に相当するＪＰＡ（Josephson Parametric Amplifier）と共振器（Cavity）と，量子ビット（Qubit）を構成するトランズモンとを含み、共振器及びトランズモンが磁気シールド２８で覆われている。ＪＰＡには、複数のフィルタ２３ａを介してＤＣ入力（ＤＣ　ｉｎ）による誘導磁場（DC magnetic field）が印加され、ＲＦ入力（ＲＦ　ｉｎ）が入力される。なお、線路にグランドを記載したが、差動線路としてもよい。トランズモンの量子状態をＪＰＡで増幅して読み出し、複数のサーキュレータ２３ｃ及びアンプ２３ｂを介してＲＦ出力（ＲＦ　ｏｕｔ）を同軸ケーブル２３に出力する。ＪＰＡではなく、別のアンプを用いて信号の増幅を行ってもよい。例えば、ＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）の低ノイズアンプが０．１Ｋのステージに置かれる場合があってもよい。また、磁気シールド２８に覆われた共振器及びトランズモンには、複数のフィルタ２３ａ及びサーキュレータ２３ｃを介してＲＦ入力（ＲＦ　ｉｎ）が入力される。
　図５は、第１実施形態に係る量子回路システム１００により実行されるアルゴリズム選択処理のフローチャートである。本実施形態に係る制御装置１０は、与えられた問題を識別し、古典計算アルゴリズム及び量子計算アルゴリズムを含む複数のアルゴリズムのいずれを用いて問題を解くか選択する選択部と、選択されたアルゴリズムに応じて、第１回路２１又は第２回路２２による演算を制御する制御部と、を有する。さらに、本実施形態に係る量子回路システム１００は、古典計算を行う第３回路を備える古典計算装置（本実施形態ではＦＰＧＡ３１及びＡＳＩＣ３２）をさらに備え、制御装置１０の制御部は、選択されたアルゴリズムに応じて、第１回路２１、第２回路２２又は第３回路による演算を制御する。制御装置１０の選択部及び制御部は、ＣＰＵ１０ａによって所定のプログラムを実行することにより実現される。
　はじめに、制御装置１０は、問題を読み込み（Ｓ１０）、ラベリングされたデータがある場合（Ｓ１１：ＹＥＳ）、制御装置１０のＣＰＵ１０ａ、ＦＰＧＡ３１及びＡＳＩＣ３２の少なくともいずれかを含む第３回路によって機械学習を実行する（Ｓ１２）。ここで、機械学習は、データのラベルを用いた教師あり学習であってよい。
　一方、ラベリングされたデータがなく（Ｓ１１：ＮＯ）、評価関数を作成する場合（Ｓ１３：ＹＥＳ）、制御装置１０のＣＰＵ１０ａ、ＦＰＧＡ３１及びＡＳＩＣ３２の少なくともいずれかを含む第３回路によって遺伝的アルゴリズムを実行する（Ｓ１４）。なお、この場合、第３回路によって、リザーバーコンピューティングや強化学習を実行してもよい。
　また、評価関数を作成せず（Ｓ１３：ＮＯ）、ハミルトニアンを作成して古典計算を行う場合（Ｓ１５：ＹＥＳ）、制御装置１０のＣＰＵ１０ａ、ＦＰＧＡ３１及びＡＳＩＣ３２の少なくともいずれかを含む第３回路によって量子シミュレーション又はシミュレーテッドアニーリングを実行する（Ｓ１６）。
　一方、ハミルトニアンを作成して古典計算を行わないが（Ｓ１５：ＮＯ）、問題が所定のハミルトニアンで表現できる場合（Ｓ１７：ＹＥＳ）、第１回路２１によって量子アニーリングを実行する（Ｓ１８）。なお、第１回路２１が設置される環境が第１回路２１を構成する超伝導材料の超伝導転移温度以下でない場合、第１回路２１によって古典的アニーリングを実行する。また、所定のハミルトニアンは、例えば、A. Lucas, "Ising formulations of many NP problems," Front. Physics 2:5, 2014に列挙されたハミルトニアンであってよい。イジングモデルでハミルトニアンが記載される場合、第１回路２１によって処理することが好ましい。
　最後に、問題が所定のハミルトニアンで表現できない場合（Ｓ１７：ＮＯ）、第２回路２２によって量子ゲート型の量子計算を実行する（Ｓ１９）。なお、以上のフローチャートは例示であり、量子回路システム１００は、異なる判定基準を用いてアルゴリズムを選択し、第１回路２１、第２回路２２又は第３回路による演算を制御してよい。
　本実施形態に係る量子回路システム１００によれば、与えられた問題に応じて適切なアルゴリズムを選択し、そのアルゴリズムの実行に適した回路を用いて効率的に問題を解くことができる。また、量子回路システム１００は、与えられた問題に応じて、古典計算機を用いるか、量子アニーリングマシンを用いるか、汎用のゲート型量子計算機を用いるかを選択することができ、効率的に問題を解くことができる。
　図６は、第１実施形態に係る量子回路システム１００によるエラー訂正を模式的に示す図である。制御装置１０の制御部は、第２回路２２による演算を行う場合に、第１回路２１によりエラー検出を行い、エラーが検出された箇所に対応する第２回路２２の量子状態をエラー訂正するように制御する。
　図６に示すように、宇宙線が冷凍機２０を透過して第１回路２１及び第２回路２２を通過すると、通過経路に位置する量子ビットの量子状態が破壊又は擾乱されることがある。そこで、制御装置１０の制御部は、第２回路２２による演算を行う場合に、第１回路２１の複数の量子ビットの量子状態を所定の状態に揃えておき、定期的にその量子状態が変化していないか観測する。第１回路２１の複数の量子ビットいずれかの量子状態が変化した場合、第１回路２１においてエラーが生じた位置とタイミングに基づいて、第２回路２２の量子ビットについてエラー訂正処理を行う。このようにして、適切なエラー訂正を行い、第２回路２２の演算におけるエラー率を低下させることができる。なお、量子アニーリングを用いる第１回路２１の量子ビットの密度（単位面積あたりの量子ビット数）は、量子ゲート型の第２回路２２の量子ビットの密度より高い場合が多く、第１回路２１においてエラーが生じた位置は、比較的正確に特定することができる。
　図７は、第１実施形態の変形例に係る第１回路２１の回路図である。変形例に係る第１回路２１は、量子ビット（Qubit）を構成する回路と、ＱＦＰ（Quantum Flux Parametron）と、読出回路に相当するＲｅａｄｏｕｔ　ＳＱＵＩＤ（Superconducting Quantum Interference Device）とを含む。なお、本変形例は例示であり、第１回路２１は他の構成を有してもよい。
［第２実施形態］
　図８は、本発明の第２実施形態に係る冷凍機２０の構成を示す図である。本実施形態に係る冷凍機２０には、第１回路２１ａ及び第２回路２２ａが設置される。冷凍機２０の第１ステージ２４には、第１温度が第１回路２１ａを構成する超伝導材料の超伝導転移温度以下である場合に、超伝導状態で量子アニーリング又は古典的アニーリングを用いた演算を行う第１回路２１ａが設置される。また、冷凍機２０の第２ステージ２６には、第２温度が第２回路２２ａを構成する超伝導材料の超伝導転移温度以下である場合に、超伝導状態で量子アニーリング又は古典的アニーリングを用いた演算を行う第２回路２２ａが設置される。すなわち、本実施形態に係る冷凍機２０の第２ステージ２６には、量子ゲートを組み合わせて量子計算を行う量子回路ではなく、量子アニーリングを用いた演算を行う第２回路２２ａが設置される。
　本実施形態に係る量子回路システム１００によれば、単一の冷凍機が有する異なるステージに２つの量子アニーリング回路を設置することで、２つの量子アニーリング回路を動作させるコストを低減することができる。
［第３実施形態］
　図９は、本発明の第３実施形態に係る冷凍機２０の構成を示す図である。本実施形態に係る冷凍機２０には、第１回路２１ｂ及び第２回路２２ｂが設置される。冷凍機２０の第１ステージ２４には、量子ゲートを組み合わせて量子計算を行う第１回路２１ｂが設置される。また、冷凍機２０の第２ステージ２６には、量子ゲートを組み合わせて量子計算を行う第２回路２２ｂが設置される。すなわち、本実施形態に係る冷凍機２０の第１ステージ２４には、量子アニーリングを用いた演算を行う量子回路ではなく、量子ゲートを組み合わせて量子計算を行う第２回路２２ｂが設置される。
　本実施形態に係る量子回路システム１００によれば、単一の冷凍機が有する異なるステージに２つの量子ゲート型量子回路を設置することで、２つの量子ゲート型量子回路を動作させるコストを低減することができる。
［第４実施形態］
　図１０は、本発明の第４実施形態に係る冷凍機２０の構成を示す図である。本実施形態に係る冷凍機２０には、第１回路２１及び第２回路２２が設置される。ここで、第１回路２１は、量子アニーリング回路であってもよいし、量子ゲート型量子回路であってもよい。また、第２回路２２は、量子アニーリング回路であってもよいし、量子ゲート型量子回路であってもよい。本実施形態の冷凍機２０の第１ステージ２４には、第２回路２２を制御する制御パルスを出力するパルス源２９が設置される。第１ステージ２４に量子アニーリング回路を置くと共に、パルス源を設置する場合、アニーリング回路とパルス源はそれぞれ異なるチップで形成してもよい。一方で、量子アニーリング回路とパルス源は、同一のプロセスで作製することができるため、同一チップに形成することもできる。この場合、チップ内の実装面積を有効に活用することができる。また、パルス源と量子アニーリング回路をプロセスで形成した線路でつなぐことができるため、異なるチップで形成した時に生じるような接続による損失を防ぐことができる。パルス源からの制御パルスは第２回路２２の駆動に用いることもできる。
　本実施形態に係る量子回路システム１００によれば、パルス源２９を第１ステージ２４に設置することで、制御パルスのノイズを低減し、第２回路２２の演算におけるエラー率をより低減させることができる。なお、パルス源２９は、中間ステージ２５に設置してもよい。また、第１回路２１を中間ステージ２５に設置し、パルス源２９を第１ステージ２４に設置してもよい。
［第５実施形態］
　図１１は、本発明の第５実施形態に係る量子回路システム１００の構成を示す図である。量子回路システム１００は、ユーザ端末４０を含む点で第１実施形態に係る量子回路システム１００と相違する。その他の点について、第５実施形態に係る量子回路システム１００は、第１実施形態に係る量子回路システム１００と同様の構成を有する。
　本実施形態において、制御装置１０及びユーザ端末４０は、インターネット、ローカルネットワーク又は有線ケーブル等の通信ネットワークＮを介して互いに通信可能に接続される。量子回路システム１００のユーザは、汎用の古典コンピュータで構成されるユーザ端末４０を用いて制御装置１０にデータを入力したり、第１回路２１、第２回路２２、ＦＰＧＡ３１及びＡＳＩＣ３２によって行われた古典計算又は量子計算の結果を、制御装置１０を介して取得したりする。
　以上説明した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。実施形態が備える各要素並びにその配置、材料、条件、形状及びサイズ等は、例示したものに限定されるわけではなく適宜変更することができる。また、異なる実施形態で示した構成同士を部分的に置換し又は組み合わせることが可能である。
　１０…制御装置、１０ａ…ＣＰＵ、１０ｂ…ＲＡＭ、１０ｃ…ＲＯＭ、１０ｄ…通信部、１０ｅ…入力部、１０ｆ…表示部、１０ｇ…コントローラ、１０ｈ…インターフェース、２０…冷凍機、２１，２１ａ，２１ｂ…第１回路、２２，２２ａ，２２ｂ…第２回路、２３…同軸ケーブル、２３ａ…フィルタ、２３ｂ…アンプ、２３ｃ…サーキュレータ、２４…第１ステージ、２５…中間ステージ、２６…第２ステージ、２７…磁気シールド、２８…磁気シールド、２９…パルス源、３１…ＦＰＧＡ、３２…ＡＳＩＣ、４０…ユーザ端末、１００…量子回路システム

Claims (7)

  1. 　第１温度に調整される第１ステージ及び前記第１温度より低い第２温度に調整される第２ステージを有する冷凍機と、
    　前記第１ステージに設置され、超伝導状態で量子効果又は熱的効果を用いた演算を行う第１回路と、
    　前記第２ステージに設置され、超伝導状態で量子効果を用いた演算を行う第２回路と、
    　前記第１回路及び前記第２回路を制御する制御装置と、
    　を備える量子回路システム。
  2. 　前記制御装置は、
    　与えられた問題を識別し、古典計算アルゴリズム及び量子計算アルゴリズムを含む複数のアルゴリズムのいずれを用いて前記問題を解くか選択する選択部と、
    　選択されたアルゴリズムに応じて、前記第１回路又は前記第２回路による演算を制御する制御部と、を有する、
    　請求項１に記載の量子回路システム。
  3. 　古典計算を行う第３回路を備える古典計算装置をさらに備え、
    　前記制御部は、選択されたアルゴリズムに応じて、前記第１回路、前記第２回路又は前記第３回路による演算を制御する、
    　請求項２に記載の量子回路システム。
  4. 　前記第１回路は、前記第１温度が前記所定温度以下である場合に量子アニーリングを用いた演算を行う量子回路を含む、
    　請求項１から３のいずれか一項に記載の量子回路システム。
  5. 　前記第２回路は、量子ゲートを組み合わせて量子計算を行う量子回路を含む、
    　請求項１から４のいずれか一項に記載の量子回路システム。
  6. 　前記制御部は、前記第２回路による演算を行う場合に、前記第１回路によりエラー検出を行い、エラーが検出された箇所に対応する前記第２回路の量子状態をエラー訂正するように制御する、
    　請求項１から５のいずれか一項に記載の量子回路システム。
  7. 　前記第１ステージに設置され、前記第２回路を制御する制御パルスを出力するパルス源をさらに備える、
    　請求項１から６のいずれか一項に記載の量子回路システム。
PCT/JP2019/039088 2019-10-03 2019-10-03 量子回路システム WO2021064932A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020535677A JP7055477B2 (ja) 2019-10-03 2019-10-03 量子回路システム
PCT/JP2019/039088 WO2021064932A1 (ja) 2019-10-03 2019-10-03 量子回路システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/039088 WO2021064932A1 (ja) 2019-10-03 2019-10-03 量子回路システム

Publications (1)

Publication Number Publication Date
WO2021064932A1 true WO2021064932A1 (ja) 2021-04-08

Family

ID=75336836

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/039088 WO2021064932A1 (ja) 2019-10-03 2019-10-03 量子回路システム

Country Status (2)

Country Link
JP (1) JP7055477B2 (ja)
WO (1) WO2021064932A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022004274A1 (ja) * 2020-06-30 2022-01-06 国立研究開発法人産業技術総合研究所 コンピュータシステム及び制御装置
WO2023017679A1 (ja) * 2021-08-12 2023-02-16 国立研究開発法人産業技術総合研究所 量子回路、量子計算素子、量子計算システム、及び量子計算方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018022446A (ja) * 2016-08-05 2018-02-08 公立大学法人大阪市立大学 量子情報処理装置
US20180157775A1 (en) * 2016-12-05 2018-06-07 1Qb Information Technologies Inc. Method for estimating the thermodynamic properties of a quantum ising model with transverse field
WO2019163866A1 (ja) * 2018-02-26 2019-08-29 国立大学法人京都大学 量子回路学習装置、量子回路学習方法、コンピュータプログラム、及び記録媒体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018022446A (ja) * 2016-08-05 2018-02-08 公立大学法人大阪市立大学 量子情報処理装置
US20180157775A1 (en) * 2016-12-05 2018-06-07 1Qb Information Technologies Inc. Method for estimating the thermodynamic properties of a quantum ising model with transverse field
WO2019163866A1 (ja) * 2018-02-26 2019-08-29 国立大学法人京都大学 量子回路学習装置、量子回路学習方法、コンピュータプログラム、及び記録媒体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022004274A1 (ja) * 2020-06-30 2022-01-06 国立研究開発法人産業技術総合研究所 コンピュータシステム及び制御装置
WO2023017679A1 (ja) * 2021-08-12 2023-02-16 国立研究開発法人産業技術総合研究所 量子回路、量子計算素子、量子計算システム、及び量子計算方法

Also Published As

Publication number Publication date
JP7055477B2 (ja) 2022-04-18
JPWO2021064932A1 (ja) 2021-11-25

Similar Documents

Publication Publication Date Title
JP7055477B2 (ja) 量子回路システム
US10090043B2 (en) Providing controlled pulses for quantum computing
US11010686B2 (en) Flux control of qubit under resonant excitation
US20170364362A1 (en) Nested quantum annealing correction
JP2019508876A (ja) 結合機構、結合機構起動方法、結合機構を含む正方格子および結合機構を含む量子ゲート
JP2017533610A (ja) 調整可能なトランスモン回路部品
US20210326739A1 (en) Interleaved Cryogenic Cooling System for Quantum Computing Applications
Luan et al. Hybrid genetic algorithm based smooth global-path planning for a mobile robot
US20220140927A1 (en) Frequency Multiplexing for Qubit Readout
US11875272B2 (en) Probabilistic compute engine using coupled ring oscillators
JP4733085B2 (ja) 素子状態読み出し装置、方法、および透過型ジョセフソン共振回路
WO2022038205A1 (en) Flux-tunable qubit architecture for multiplexing qubit control lines
Hamil Harmonic oscillator in Ads and dS spaces
Aguilar-Ibañez et al. The direct Lyapunov method for the stabilisation of the Furuta pendulum
Feng et al. Adaptive LII-RMPLS based data-driven process monitoring scheme for quality-relevant fault detection
Straßel et al. Magnetocaloric effects, quantum critical points, and the Berezinsky-Kosterlitz-Thouless transition in two-dimensional coupled spin-dimer systems
Jin et al. A seamless adaptive 2-in-1 design expanding a phase 2 trial for treatment or dose selection into a phase 3 trial
Fang et al. Vortex images influenced by superconducting gap and Fermi surface
Mustafa et al. Side-channel leakage in Suzuki stack circuits
WO2022228550A1 (zh) 超导量子芯片
Dong et al. Cavity-QED-based phase gate for photonic qubits
Dani et al. Phase diagrams of 2D Ashkin–Teller model within the effect of crystal field and quantum transverse field
Zhuang et al. The cryogenic control system of EAST
Hamdouni Nonzero-temperature dynamics near quantum phase transition in the isotropic Lipkin–Meshkov–Glick model: an open quantum system approach
Tian et al. Quantum Algorithm for Finding Sets Intersection

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2020535677

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19947785

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 30/06/2022)

122 Ep: pct application non-entry in european phase

Ref document number: 19947785

Country of ref document: EP

Kind code of ref document: A1