WO2020193553A1 - Photodiode and read-out circuit for a photodiode - Google Patents

Photodiode and read-out circuit for a photodiode Download PDF

Info

Publication number
WO2020193553A1
WO2020193553A1 PCT/EP2020/058162 EP2020058162W WO2020193553A1 WO 2020193553 A1 WO2020193553 A1 WO 2020193553A1 EP 2020058162 W EP2020058162 W EP 2020058162W WO 2020193553 A1 WO2020193553 A1 WO 2020193553A1
Authority
WO
WIPO (PCT)
Prior art keywords
photodiode
region
area
conductivity type
doped
Prior art date
Application number
PCT/EP2020/058162
Other languages
German (de)
French (fr)
Inventor
Daniel Dietze
Massimo Cataldo Mazzillo
Tim Boescke
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of WO2020193553A1 publication Critical patent/WO2020193553A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier

Definitions

  • German patent application No. 10 2019 107 895.4 which was filed with the German Patent and Trademark Office on March 27, 2019.
  • the disclosure content of German patent application No. 10 2019 107 895.4 is hereby incorporated into the disclosure content of the present application.
  • the present invention relates to a photodiode, a method for operating a photodiode and a readout circuit for a photodiode.
  • Photodiodes are used, for example, in VR (virtual reality) applications and AR (augmented reality) applications, such as VR or AR position tracking, a set.
  • Other applications of photodiodes can be found in optical communication systems, such as for the communication of battery cells in vehicles, or in smoke detectors.
  • optical communication systems such as for the communication of battery cells in vehicles, or in smoke detectors.
  • Such systems require integrated optical detectors with high photon detection efficiency and speed in the vicinity Infrared (near infrared, or NIR for short) work in order to be able to detect very fast light signals in a wide dynamic range with possibly only very low light intensity.
  • Infrared near infrared, or NIR for short
  • the present invention is based, inter alia, on the task of creating a photodiode which allows signals with low noise and low capacitive coupling to be read out. Furthermore, a method for operating the photodiode and a readout circuit for the photodiode are to be specified.
  • One object of the invention is achieved by a photodiode with the features of claim 1. Further objects of the invention are achieved by a method for operating the photodiode with the features of independent claim 13 and a readout circuit with the features of independent claim 14. Preferred embodiments and developments of the invention are specified in the dependent claims.
  • a photodiode comprises a semiconductor substrate and a semiconductor layer arranged on the semiconductor substrate.
  • the semiconductor layer has a photosensitive area, which can also be referred to as an optically active area.
  • charge carriers or electron / hole pairs can be generated by incident light.
  • the photosensitive area in particular adjoins a main surface of the semiconductor layer or the photo diode.
  • the semiconductor substrate and the overlying semiconductor layer are of a first conductivity type.
  • a first region of a second conductivity type and a second region of the first conductivity type are integrated into the photosensitive region of the semiconductor layer.
  • the first and the second areas are laterally offset from one another and in particular arranged at a distance from one another. Laterally offset means that they are offset from one another in a direction parallel to the main surface of the semiconductor layer.
  • the second conductivity type is opposite to the first conductivity type.
  • One of the two first and second areas represents the anode of the photodiode and the other area the cathode of the photodiode.
  • the different conductivity types can ren by doping, d. H. by the introduction of foreign atoms into the semiconductor material have been generated.
  • the first conductivity type can be a p-conductivity type and the second conductivity type can be an n-conductivity type.
  • Opposite doping is also conceivable.
  • the semiconductor substrate, the semiconductor layer, the first area and the second area can be doped to different degrees.
  • the semiconductor substrate can be more heavily doped than the semiconductor layer and the first and second regions can each be more heavily doped than the semiconductor substrate.
  • the semiconductor substrate can be heavily doped, the semiconductor layer can be weakly doped and the first and second regions can each be very heavily or heavily doped.
  • the photodiode converts light in the visible range, ultraviolet (UV) light and / or infrared (IR) light into an electrical current through an internal photoelectric effect in the light-sensitive area.
  • UV ultraviolet
  • IR infrared
  • the photodiode can have a pin (positive-intrinsic-negative, English: positive intrinsic negative) structure.
  • a pin photodiode is similar to a pn photodiode, with the difference that there is an additional weakly doped or undoped area between the first area and the second area, ie between the n- and p-doped areas.
  • This area is therefore only intrinsically conductive and is therefore referred to as the i-area.
  • the i-region can be formed by the weakly doped semiconductor layer.
  • the first and second areas are therefore not in direct contact with one another, and when a reverse voltage is applied, a larger space charge zone is formed than with a pn photodiode. Since the i-area contains only a few free charge carriers, it is high-resistance.
  • the lateral structure of the photodiode reduces the total capacitance and in particular the influence of the capacitance on the vertical transition between the cathode and the semiconductor substrate by significantly reducing both capacitive couplings and noise-amplification effects, especially at high frequencies will. As a result, the achievable signal-to-noise ratio is increased, while the efficiency of the photon detection is retained due to the possibility of using large-area detectors without significantly increasing the capacity parameters.
  • the new photodiode structure also improves the reliability and reproducibility of the measurement results.
  • the first conductivity type is a p-conductivity type and the second conductivity type is an n-conductivity type.
  • the first area forms the cathode and the second area forms the anode of the photodiode.
  • the semiconductor substrate is p + -doped, ie heavily p-doped, and the semiconductor layer above it is p-doped, ie weakly p-doped.
  • the first region is n + or n ++ - doped, ie heavily or very heavily n-doped, and the second Area is p + - or p ++ -doped, ie heavily or very heavily p- doped.
  • the photodiode can be a CMOS photodiode and consequently be produced by means of the CMOS (complementary metal-oxide-semiconductor) technology.
  • CMOS complementary metal-oxide-semiconductor
  • the photodiode described in the present application is fully compatible with standard CMOS processes.
  • the photodiode can therefore be integrated into a large number of integrated circuits (ICs for short), the production costs of the integrated circuits being able to be reduced and the footprint of the sensors being minimized.
  • the semiconductor layer arranged over the semiconductor substrate can be an epitaxial layer, i. H. an epitaxially grown semiconductor layer.
  • the lateral distance between the first area, which is in particular n + - or n ++ -doped and forms the cathode of the photodiode, and the second area, which is in particular p + - or p ++ - doped and forms the anode of the photodiode, can be comparatively low and, for example, be at most 20 ⁇ m. Alternatively, this distance can be at most 19 pm or 18 pm or 17 pm or 16 pm or 15 pm or 14 pm or 13 pm or 12 pm or 11 pm or 10 pm.
  • the area of the first area on the main surface of the semiconductor layer ie the lateral extent of the first area, can be in the pm 2 range and therefore be significantly smaller than in a conventional photodiode with a vertical structure in which the cathode has a lateral extent in the mm 2 range.
  • the area of the first region on the main surface of the semiconductor layer can be at most 100 pm 2 or 50 pm 2 or 10 pm 2 or 5 pm 2 or 2 pm 2 or 1 pm 2 .
  • the electrical resistance between the second region and the semiconductor substrate is greatly reduced compared to conventional photodiodes with a vertical structure and, according to one embodiment, is at most 200 W or 180 W or 160 W or 140 W or 120 W or 100 W.
  • the semiconductor layer can have a well of the first conductivity type, in which the second region is integrated or embedded.
  • the well is in particular more heavily doped than the semiconductor layer and, for example, p + -doped.
  • the distance between the well and the semiconductor substrate can be at most 15 pm or 14 pm or 13 pm or 12 pm or 11 pm or 10 pm.
  • the small distance between the well and the semiconductor substrate contributes to the low electrical resistance between the second region and the semiconductor substrate.
  • a first contact element can be applied to the first area and a second contact element can be applied to the second area.
  • the two contact elements can be made from a suitable metal or a suitable metal alloy.
  • a polysilicon gate layer which is p-doped, in particular p + -doped, for example, can be applied to the semiconductor layer.
  • the polysilicon gate layer can be applied to the lateral pin structure between the first region and the second region, and in particular the area surrounding the lateral pin structure.
  • a field oxide layer in particular made of SiO 2 , can be located between the polysilicon gate layer and the semiconductor layer.
  • the first region and the second region can be recessed from the field oxide layer and the polysilicon gate layer.
  • the fat the field oxide layer can be at most 300 nm, for example.
  • the polysilicon gate layer can be short-circuited with the second region, ie in particular with the anode, or alternatively a predetermined electrical, in particular negative potential can be applied via an independent connection.
  • a layer of a transparent, electrically conductive oxide (English: transparent conducting oxide, TCO), such as indium tin oxide (English: indium tin oxide, ITO), on the semiconductor layer and in particular the field oxide layer above the lateral be applied pin structure.
  • the layer made of the transparent, electrically conductive oxide can, for example, have a thickness of at most 120 nm or 110 nm or 100 nm or 90 nm or 80 nm.
  • Another alternative is to replace the polysilicon gate layer together with the field oxide layer by a thin dielectric layer with a constant, especially negative charge, which is applied to the semiconductor layer and in particular the lateral pin structure and / or its surroundings - is brought.
  • This layer can for example consist of Al2O3 and prevents the accumulation of electrons in the p-doped semiconductor layer.
  • the dielectric layer can be applied directly to the main surface of the semiconductor layer.
  • one or more dielectric layers, each having a fixed charge can be applied to the semiconductor layer and in particular the lateral pin structure between the first region and the second region and / or their surroundings.
  • the fixed charges of the dielectric layers prevent the accumulation of minority carriers on the surface of the p-doped semiconductor layer.
  • such layers can have a positive charge and consist of SX 3 N 4 or Si0 2 if the above-described doping of the layers is inverted and the semiconductor layer or epitaxial layer has a low n-doping.
  • the lower limit for a surface charge concentration of the dielectric layer is, for example, 10 11 cm 2 .
  • a method for operating a photodiode according to one of the configurations described above provides that a first electrical potential is applied to the first area, i.e. H. in particular to the cathode, and a second electrical potential to the second area, d. H. especially to the anode.
  • the second electrical potential can be a reference potential, in particular a ground potential.
  • the second potential is greater than the first potential.
  • a readout circuit can comprise a photodiode according to one of the configurations described above and furthermore have a transimpedance amplifier connected downstream of the photodiode, a first high-pass filter connected downstream of the transimpedance amplifier and a first comparator connected downstream of the high-pass filter. It should be noted that further components can be switched between the components described above.
  • the readout circuit Due to the photodiode used with the lateral structure described above, the readout circuit has a high performance and sensitivity as well as an improved signal-to-noise ratio.
  • the developed photodiode structure creates the electrical potentials at the anode and the cathode changed equally during operation, whereby an additional current flow through the photodiode is prevented and the output signal of the transimpedance amplifier is not influenced.
  • the read-out circuit is suitable for reading out fast light signals, particularly in the near infrared, over a wide dynamic range, with possibly only very low light intensity. Both capacitive couplings and parasitic noise-amplification effects caused by undesired coupling with the electronics can be largely prevented by using the lateral photodiode structure, which increases the measurement accuracy.
  • one or more amplifier stages are connected downstream of the first high-pass filter.
  • One or more second high-pass filters can also be connected downstream of the amplifier stage or stages.
  • a rectifier can be connected downstream of the first high-pass filter or the amplifier stage or stages or the second high-pass filter or filters. Furthermore, a low-pass filter is connected downstream of the rectifier.
  • the readout circuit can have a first circuit branch and a second circuit branch.
  • the first circuit branch can contain the components of the configurations described above.
  • the second circuit branch branches off, for example, downstream of the first high-pass filter and contains at least one second comparison.
  • the first circuit branch delivers as an output signal an envelope signal, while the second circuit branch provides a digital output signal.
  • the photodiode and / or the read-out circuit described in the present application are particularly suitable for use in VR and / or AR applications, such as sensors, devices or systems for VR or AR - Position tracking.
  • the photodiode and / or the readout circuit can be used in other sensors, devices or systems that have, in particular, similar requirements as in VR or AR position tracking.
  • the photodiode and / or the read-out circuit can be used in optical communication systems, such as for the communication of battery cells in vehicles, or in smoke detectors.
  • FIG. 1 is an illustration of a photodiode with a vertical structure
  • FIG. 2 is an illustration of an electrical model of the photodiode of FIG. 1;
  • FIG. 3 shows an illustration of an embodiment of a photodiode with a lateral struc ture
  • Figure 4 is an illustration of an electrical model of the photodiode of Figure 3;
  • Fig. 5 shows an illustration of a front-end circuit for a photodiode with a vertical structure;
  • Fig. 6 shows a representation of a front-end circuit for a photodiode with a lateral structure;
  • Fig. 7 shows an illustration of a further exemplary embodiment of a photodiode with a lateral structure
  • Fig. 8 shows a representation of different photodiode capacitances against the cathode blocking voltage
  • Fig. 9 shows the spectral sensitivity for various photodiode parameters versus the wavelength
  • 10 shows a representation of various photodiode capacitances versus the polysilicon gate voltage
  • 11 shows an illustration of a parasitic feedback in a readout circuit for a photodiode
  • FIG. 12 shows an illustration of the effect of capacitive coupling in a readout circuit for a photodiode with a vertical structure
  • Fig. 14 shows an illustration of the noise spectral density versus frequency for photodiodes with a vertical structure and different photodiode capacitances
  • 16A to 16E representations of various exemplary embodiments of readout circuits for photodiodes with a lateral structure.
  • Fig. 1 shows a CMOS photodiode 1 with a vertical struc ture, which is also referred to below as a VPIN structure. It should be pointed out that the representations in FIG. 1 and all other figures are not true to scale.
  • the photodiode 1 is integrated in an integrated circuit and comprises a p + -doped semiconductor substrate 2 and a p -doped epitaxial layer 3 arranged above it.
  • the epitaxial layer 3 comprises a photosensitive region 4, the lateral extent of which is shown in FIG. 1 by a dashed line Line is shown.
  • An n ++ doped area 5 is integrated into the photosensitive area 4.
  • a p ++ -doped area 6 is embedded in a p + -doped well 7, which is located in the epitaxial layer 3.
  • the photodiode 1 has a pin structure and is identified by a circuit symbol labeled PD in FIG. 1.
  • the n ++ -doped area 5 and the p + -doped semiconductor substrate 2 represent the cathode CAT and the anode of the photodiode 1.
  • the p ++ -doped area 6 is connected to a ground potential VSS.
  • FIG. 1 An electrical model of the photodiode PD of FIG. 1 is shown in FIG.
  • the photodiode PD is connected between the cathode CAT or the n ++ -doped area 5 and the semiconductor substrate 2 designed as an anode.
  • the disadvantage of this structure is that the semiconductor substrate 2 cannot be contacted directly, but rather has to be contacted via the p ++ -doped region 6 through the only weakly doped and therefore high-resistance epitaxial layer 3.
  • the electrical resistance R SU B caused by the epitaxial layer 3 is typically approximately 1 k ⁇ .
  • Fig. 3 shows a CMOS photodiode 10 with a lateral struc- ture, which is also referred to below as an LPIN structure.
  • the photodiode 10 comprises a p + -doped semiconductor substrate 11 and a semiconductor layer located on the semiconductor substrate 11 in the form of a p -doped epitaxial layer 12.
  • the epitaxial layer 12 comprises a main surface 13 and a photosensitive area 14 adjacent to the main surface 13 In region 14, charge carriers or electron / hole pairs can be generated by incident light.
  • a first area in the form of an n ++ -doped diffusion area 15 and a second area in the form of a p ++ -doped diffusion area 16 are integrated into the photosensitive area 14 of the epitaxial layer 12.
  • the p ++ -doped region 16 is also embedded in a p + -doped well 17.
  • the n ++ -doped area 15 and the p ++ -doped area 16 are laterally offset from one another and arranged at a distance from one another. Laterally offset means that they are offset from one another in a direction 21 which runs parallel to the main surface 13 of the epitaxial layer 12 and which is indicated by an arrow in FIG. 3.
  • the distance between the n ++ -doped region 15 and the p ++ -doped region 16 is identified in FIG. 3 by the reference symbol 23.
  • both the n ++ -doped area 15 and the p ++ -doped area 16 are integrated in the photosensitive area 14 of the epitaxial layer 12. Furthermore, the distance 23 between the n ++ doped region 15 and the p ++ - doped region 16 significantly lower in the photodiode 10 as in the photodiode 1, and is, for example not more than 20 pm. Furthermore, the extension of the n ++ -doped region 15 in the lateral direction in the photodiode 10 is smaller than the extension of the n ++ -doped region 5 in the lateral direction in the photodiode 1.
  • the photodiode 10 has an area in the pm 2 range on the main surface 13, while the n ++ -doped area 5 of the photodiode 1 has an area in the mm 2 range.
  • the vertical pin junction between the n ++ -doped region 15 and the p + -doped semiconductor substrate 11 forms a photodiode labeled PD1 in FIG. 3. Further, the lateral pin junction between the n ++ doped region 15 and the p ++ forms - doped region 16 of a designated photodiode PD2, which is the dominant photodiode compared to the photo diode PD1.
  • the n ++ -type region 15, the cathode and the p ++ - doped region 16, the anode of the photodiode 10 is.
  • FIG. 4 shows an electrical model of the photodiode 10 from FIG. 3 with the two photodiodes PD1 and PD2.
  • the anode ANO of the overall circuit is connected to the anode of the photodiode PD1 via the comparatively small resistor R SU B.
  • the lateral photodiode 10 allows a circuit design that is closer to a differential configuration than a single-ended configuration.
  • FIG. 5 shows an exemplary front-end circuit for the photodiode 1 from FIG. 1.
  • the capacitance shown in FIG C D corresponds to the capacitance of the photodiode PD.
  • the capacitances C cat and C Sub are parasitic capacitances.
  • the photodiode PD is connected to a transimpedance amplifier which generates an output signal out at its output.
  • Fig. 6 shows an exemplary front-end circuit for the photodiode 10 from FIG. 3.
  • the capacitances C Di and C D2 correspond to the capacitances of the photodiodes PD1 and PD2.
  • the capacitances C cat , C ano and C sub are parasitic capacitances.
  • FIG. 7 shows the CMOS photodiode 10 with the LPIN structure from FIG. 3, with a field oxide layer 25 being deposited on the main surface 13 of the epitaxial layer 12 in FIG. 7.
  • the Areas 15 and 16 which are n + and p + doped in the configuration shown in FIG. 7 are recessed from the field oxide layer 25 and hen with metal contact elements 26 and 27, respectively.
  • a p + -doped polysilicon gate layer 28 is applied to the field oxide layer 25.
  • the p + -doped region 16 and the p + -doped semiconductor substrate 11 are at a ground potential.
  • the polysilicon gate layer 28 is electrically connected to the p + -doped region 16.
  • the n + -doped region 15 is positive
  • the minimum width of the n + -doped area 15 is 0.7 pm and the minimum width of the p + -doped area 16 is 1.4 pm.
  • the distance 23 between the areas 15 and 16 is between 10 pm and 15 pm and is comparable to the thickness of the epitaxial layer 12.
  • the width of the p + -doped well 17 is in the range from 2 pm to 10 pm.
  • the cathode-anode capacitance, the cathode-substrate capacitance and the total capacitance for a photodiode with an LPIN structure and the total capacitance of a Photodi ode with a VPIN structure are plotted against the cathode blocking voltage.
  • the LPIN structure allows the total capacitance of the photodiode to be reduced by a factor of approximately 4.5, while at the same time the contribution of the cathode-substrate transition to the total capacitance is minimized .
  • the effect can be lead back to the doped by use of a p + Be Reich 16 and the p + -doped region 16 surrounding p + to the lateral boundary of the depleted region at the surfaces of cathode contact - resulting doped well 17th
  • the spectral sensitivity which is abbreviated to "Resp” in the legend of FIG. 9, is at an irradiance of 1 mi / cm 2 versus the wavelength for photodiodes with an LPIN or a VPIN structure and Cathode voltages of 0 V, 0.7 V or 3 V.
  • the very low doping of the epitaxial layer combined with the interlocking surface contact design allows a good optical response of the Photodiode with the LPIN structure both in the visible range and in the near infrared with very low blocking voltages. If the optical response is simulated under the same experimental conditions, the optical response of LPIN photodiodes is comparable to that of VPIN photodiodes.
  • the surface charge effects can be reduced in that the p + -doped polysilicon gate layer is biased with a negative voltage in the range between -5V and 0V.
  • the polysilicon gate layer is electrically decoupled from the anode and the desired potential is applied via a separate connection (structure with 4 connections).
  • the cathode-anode capacitance, the cathode-substrate capacitance, the cathode-gate capacitance and the total polysilicon gate capacitance are plotted against the polysilicon gate voltage to illustrate the above embodiments gen.
  • the use of the p + -doped well is designed to reduce the bulk contact resistance. This resistance has proven to be a critical parameter in view of the very low doping of the epitaxial layer.
  • the beschrie in the present application bene design is compatible gate oxide layer nm with a thin with a thickness of, for example, 7 or 14, which replaces the field oxide S chicht.
  • a suitably biased polysilicon gate layer is advantageous in order to improve the reproducibility of the electro-optical properties and the reliability of the photodiode despite the influence of surface charges.
  • the metal layers and the surface polysilicon layers can be suitably passivated by a stack of dielectric layers.
  • the LPIN structure is distinguished from the VPIN structure by:
  • a capacitive coupling between bond wires, which are used for the electrical connection with the photodiode's rule, and the active surface of the photodiode can lead to a parasitic feedback between the driver output and the input of the impedance amplifier, as is illustrated in FIG. 11. This can cause signal distortion, false positives, pulse skipping and
  • FIG. 14 shows by way of example for a photodiode with a VPIN structure, which reduces the achievable signal-to-noise ratio.
  • the LPIN structure allows a considerable reduction in the total capacitance of the photodiode, ie the capacitances C Di and C D 2 shown in FIG. 6, whereas the entire active area and the spectral sensitivity are retained. Furthermore, with the LPIN structure, the capacity is split into two capacities, with only the vertical capacity contributing to the noise peak. In Fig. 15, noise spectral densities for VPIN and LPIN structures are plotted against frequency.
  • 16A to 16E show differently configured readout circuits 51 to 55 for a photodiode 10 with an LPIN structure as described above.
  • the read-out circuit 51 shown in FIG. 16A has an optical input 60 at which an optical signal is received which is converted by the photodiode 10 into a photocurrent becomes.
  • the photodiode 10 can, for example, have a large area in the range from 1 mm 2 to 2 mm 2 , a high IR sensitivity of, for example, 0.4 A / W for light with a wavelength of 850 nm and a high bandwidth of greater than 10 MHz .
  • the photodiode 10 is a transimpedance amplifier 61 switched downstream, which converts the photodiode 10 provided photo current into a voltage.
  • the transimpedance amplifier 61 requires both a high speed and a large gain.
  • the transimpedance amplifier 61 has a bandwidth of greater than 10 MHz and a gain of 10 k ⁇ .
  • a high-pass filter 62 connected downstream of the transimpedance amplifier 61 removes low-frequency background signals.
  • the cut-off frequency of the high-pass filter 62 is less than 1 MHz.
  • a comparator 63 which is designed as a Schmitt trigger, for example, is arranged behind the high-pass filter 62.
  • the comparator 63 converts the analog signal into a digital signal and requires a high response speed.
  • a digital output driver 64 feeds the digital output signal to electronics connected to the read-out circuit 61, for example a microcontroller or an FPGA (field programmable gate array).
  • the digital output driver 64 should be able to provide typical logic levels such as 1.8V, 3.3V or 5V.
  • the structure of the in Fig. 16B is largely identical to the readout circuit 51 shown in FIG. 16A.
  • the read-out circuit 52 additionally has one or more voltage amplification stages 65 which are connected after the high-pass filter 62.
  • the in Fig. Readout circuit 53 shown in FIG. 16C is based on readout circuit 52 from FIG. 16B.
  • the readout circuit 53 additionally contains one or more high-pass filter stages 66, which are connected downstream of the voltage amplification stages 65.
  • the read-out circuit 54 shown in FIG. 16D is based on one of the read-out circuits 51, 52 and 53.
  • a rectifier 67 and a low-pass filter 68 are connected upstream of the comparator 63.
  • the digital output driver 64 supplies an envelope signal as an output signal.
  • the readout circuit 55 shown in FIG. 16E comprises a first circuit branch which corresponds to the readout circuit 54 from FIG. 16D. Furthermore, the read-out circuit 54 comprises a second circuit branch which is connected downstream of the high-pass filter 62. The second circuit branch comprises a comparator 69 and a digital output driver 70. The digital output driver 64 provides an envelope signal at its output, while the digital output driver 70 supplies a digital signal as an output signal.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Abstract

The invention relates to a photodiode (10) comprising: a semiconductor substrate (11) of a first conductivity type; a semiconductor layer (12), which is arranged on the semiconductor substrate (11) and has a photosensitive region (14); a first region (15) of a second conductivity type, which is integrated into the photosensitive region (14); and a second region (16) of the first conductivity type, which is integrated into the photosensitive region (14) and is offset laterally to the first region (15), one of the first and second regions (15, 16) forming the anode and the other region forming the cathode of the photodiode (10).

Description

PHOTODIODE UND AUSLESESCHALTUNG FÜR PHOTODIODE PHOTODIODE AND READOUT CIRCUIT FOR PHOTODIODE
Die vorliegende Anmeldung nimmt die Priorität der deutschen Patentanmeldung Nr. 10 2019 107 895.4 in Anspruch, die am 27. März 2019 beim Deutschen Patent- und Markenamt eingereicht wurde. Der Offenbarungsgehalt der deutschen Patentanmeldung Nr. 10 2019 107 895.4 wird hiermit in den Offenbarungsgehalt der vorliegenden Anmeldung aufgenommen. The present application claims the priority of German patent application No. 10 2019 107 895.4, which was filed with the German Patent and Trademark Office on March 27, 2019. The disclosure content of German patent application No. 10 2019 107 895.4 is hereby incorporated into the disclosure content of the present application.
Die vorliegende Erfindung betrifft eine Photodiode, ein Verfah ren zum Betrieb einer Photodiode und eine Ausleseschaltung für eine Photodiode. The present invention relates to a photodiode, a method for operating a photodiode and a readout circuit for a photodiode.
Die Anwendungen von Photodioden sind vielfältig. Photodioden werden beispielsweise in VR (virtuelle Realität, englisch: vir tual reality) -Anwendungen sowie AR (erweiterte Realität, eng lisch: augmented reality) -Anwendungen, wie zum Beispiel VR- o- der AR-Positionsverfolgung (englisch: position tracking) , ein gesetzt. Andere Anwendungen von Photodioden finden sich in op tischen Kommunikationssystemen, wie zum Beispiel zur Kommuni kation von Batteriezellen in Fahrzeugen, oder in Rauchdetekto ren. Derartige Systeme benötigen integrierte optische Detekto ren, die mit einer hohen Photon-Detektions-Effizienz und -Ge schwindigkeit im nahen Infrarot (englisch: near infrared, kurz: NIR) arbeiten, um sehr schnelle Lichtsignale in einem weiten Dynamikbereich mit gegebenenfalls nur sehr geringer Lichtinten sität detektieren zu können. The applications of photodiodes are diverse. Photodiodes are used, for example, in VR (virtual reality) applications and AR (augmented reality) applications, such as VR or AR position tracking, a set. Other applications of photodiodes can be found in optical communication systems, such as for the communication of battery cells in vehicles, or in smoke detectors. Such systems require integrated optical detectors with high photon detection efficiency and speed in the vicinity Infrared (near infrared, or NIR for short) work in order to be able to detect very fast light signals in a wide dynamic range with possibly only very low light intensity.
Um die vorstehenden Anforderungen erfüllen und gleichzeitig elektrische Störungen in den detektierten Signalen, die von Kopplungen mit der Ausleseelektronik verursacht werden, redu zieren zu können, werden hochverstärkende Transimpedanzverstär ker und rauscharme Elektronikkomponenten benötigt. Wenn her kömmliche integrierte Photodioden in Ausleseschaltungen einge setzt werden, können die Signale nicht mit hoher Genauigkeit gelesen werden, insbesondere bei niedrigen Lichtintensitäten. Dies ist bedingt durch kapazitive Kopplungen und Rausch-Ver- stärkungsüberhöhungs-Effekte (englisch: noise gain peaking effects), die das Signal-Rausch-Verhältnis (englisch: signal to noise ratio, kurz: SNR) der Messungen begrenzen. In order to meet the above requirements and at the same time to be able to reduce electrical interference in the detected signals that are caused by couplings with the readout electronics, high-gain transimpedance amplifiers and low-noise electronic components are required. If conventional integrated photodiodes are used in readout circuits, the signals cannot be produced with high accuracy be read, especially in low light intensities. This is due to capacitive coupling and noise gain peaking effects, which limit the signal-to-noise ratio (SNR for short) of the measurements.
Der vorliegenden Erfindung liegt unter anderem die Aufgabe zu grunde, eine Photodiode zu schaffen, die es erlaubt, Signale mit niedrigem Rauschen und geringen kapazitiven Kopplungen aus- zulesen. Ferner sollen ein Verfahren zum Betrieb der Photodiode und eine Ausleseschaltung für die Photodiode angegeben werden. The present invention is based, inter alia, on the task of creating a photodiode which allows signals with low noise and low capacitive coupling to be read out. Furthermore, a method for operating the photodiode and a readout circuit for the photodiode are to be specified.
Eine Aufgabe der Erfindung wird gelöst durch eine Photodiode mit den Merkmalen des Anspruchs 1. Weitere Aufgaben der Erfin- düng werden gelöst durch ein Verfahren zum Betrieb der Photo diode mit den Merkmalen des unabhängigen Anspruchs 13 und eine Ausleseschaltung mit den Merkmalen des unabhängigen Anspruchs 14. Bevorzugte Ausführungsformen und Weiterbildungen der Erfin dung sind in den abhängigen Ansprüchen angegeben. One object of the invention is achieved by a photodiode with the features of claim 1. Further objects of the invention are achieved by a method for operating the photodiode with the features of independent claim 13 and a readout circuit with the features of independent claim 14. Preferred embodiments and developments of the invention are specified in the dependent claims.
Eine Photodiode gemäß einer Ausgestaltung umfasst ein Halb leitersubstrat und eine auf dem Halbleitersubstrat angeordnete Halbleiterschicht. Die Halbleiterschicht weist einen photosen sitiven Bereich auf, der auch als optisch aktiver Bereich be- zeichnet werden kann. In dem photosensitiven Bereich können Ladungsträger bzw. Elektron/Loch-Paare durch einfallendes Licht erzeugt werden. Der photosensitive Bereich grenzt insbesondere an eine Hauptoberfläche der Halbleiterschicht bzw. der Photo diode an. A photodiode according to one configuration comprises a semiconductor substrate and a semiconductor layer arranged on the semiconductor substrate. The semiconductor layer has a photosensitive area, which can also be referred to as an optically active area. In the photosensitive area, charge carriers or electron / hole pairs can be generated by incident light. The photosensitive area in particular adjoins a main surface of the semiconductor layer or the photo diode.
Das Halbleitersubstrat und die darüber liegende Halbleiter schicht sind von einem ersten Leitfähigkeitstyp. In den photo sensitiven Bereich der Halbleiterschicht sind ein erster Bereich von einem zweiten Leitfähigkeitstyp und ein zweiter Bereich von dem ersten Leitfähigkeitstyp integriert. Der erste und der zweite Bereich sind lateral versetzt zueinander und insbeson dere beabstandet voneinander angeordnet. Lateral versetzt be deutet, dass sie in einer Richtung parallel zur Hauptoberfläche der Halbleiterschicht zueinander versetzt sind. Der zweite Leit- fähigkeitstyp ist entgegengesetzt zu dem ersten Leitfähigkeits typ. The semiconductor substrate and the overlying semiconductor layer are of a first conductivity type. A first region of a second conductivity type and a second region of the first conductivity type are integrated into the photosensitive region of the semiconductor layer. The first and the second areas are laterally offset from one another and in particular arranged at a distance from one another. Laterally offset means that they are offset from one another in a direction parallel to the main surface of the semiconductor layer. The second conductivity type is opposite to the first conductivity type.
Einer der beiden ersten und zweiten Bereiche stellt die Anode der Photodiode dar und der andere Bereich die Kathode der Pho- todiode . One of the two first and second areas represents the anode of the photodiode and the other area the cathode of the photodiode.
Die unterschiedlichen Leitfähigkeitstypen können durch Dotie ren, d. h. durch das Einbringen von Fremdatomen in das Halb leitermaterial, erzeugt worden sein. Beispielsweise kann der erste Leitfähigkeitstyp ein p-Leitfähigkeitstyp und der zweite Leitfähigkeitstyp ein n-Leitfähigkeitstyp sein. Entgegenge setzte Dotierungen sind auch denkbar. The different conductivity types can ren by doping, d. H. by the introduction of foreign atoms into the semiconductor material have been generated. For example, the first conductivity type can be a p-conductivity type and the second conductivity type can be an n-conductivity type. Opposite doping is also conceivable.
Das Halbleitersubstrat, die Halbleiterschicht, der erste Be- reich und der zweite Bereich können unterschiedlich stark do tiert sein. Beispielsweise kann das Halbleitersubstrat stärker dotiert sein als die Halbleiterschicht und der erste sowie der zweite Bereich können jeweils stärker dotiert sein als das Halb leitersubstrat. Insbesondere kann das Halbleitersubstrat stark dotiert sein, die Halbleiterschicht schwach dotiert sein und der erste und der zweite Bereich können jeweils sehr stark oder stark dotiert sein. The semiconductor substrate, the semiconductor layer, the first area and the second area can be doped to different degrees. For example, the semiconductor substrate can be more heavily doped than the semiconductor layer and the first and second regions can each be more heavily doped than the semiconductor substrate. In particular, the semiconductor substrate can be heavily doped, the semiconductor layer can be weakly doped and the first and second regions can each be very heavily or heavily doped.
Die Photodiode wandelt Licht im sichtbaren Bereich, Ultravio- lett (UV) -Licht und/oder Infrarot (IR) -Licht durch einen inne ren Photoeffekt in dem lichtsensitiven Bereich in einen elektri schen Strom um. The photodiode converts light in the visible range, ultraviolet (UV) light and / or infrared (IR) light into an electrical current through an internal photoelectric effect in the light-sensitive area.
Die Photodiode kann eine pin (positiv-intrinsisch-negativ, eng- lisch: positive intrinsic negative ) -Struktur aufweisen. Der Aufbau einer pin-Photodiode ist ähnlich einer pn-Photodiode, mit dem Unterschied, dass sich zwischen dem ersten Bereich und dem zweiten Bereich, d. h. zwischen den n- und p-dotierten Bereichen, ein zusätzlicher schwach dotierter oder undotierter Bereich befindet. Dieser Bereich ist somit lediglich intrinsisch leitend und wird daher als i-Bereich bezeichnet. Der i-Bereich kann durch die schwach dotierte Halbleiterschicht gebildet wer den. Der erste und der zweite Bereich sind somit nicht in di rektem Kontakt miteinander, und beim Anlegen einer Sperrspan- nung kommt es zur Ausbildung einer größeren Raumladungszone als bei einer pn-Photodiode. Da der i-Bereich nur wenige freie La dungsträger enthält, ist er hochohmig. The photodiode can have a pin (positive-intrinsic-negative, English: positive intrinsic negative) structure. Of the The structure of a pin photodiode is similar to a pn photodiode, with the difference that there is an additional weakly doped or undoped area between the first area and the second area, ie between the n- and p-doped areas. This area is therefore only intrinsically conductive and is therefore referred to as the i-area. The i-region can be formed by the weakly doped semiconductor layer. The first and second areas are therefore not in direct contact with one another, and when a reverse voltage is applied, a larger space charge zone is formed than with a pn photodiode. Since the i-area contains only a few free charge carriers, it is high-resistance.
Durch den lateralen Aufbau der Photodiode wird die Gesamtkapa- zität und insbesondere der Einfluss der Kapazität auf den ver tikalen Übergang zwischen der Kathode und dem Halbleitersubstrat verringert, indem sowohl kapazitive Kopplungen als auch Rausch- Verstärkungsüberhöhungs-Effekte, insbesondere bei hohen Fre quenzen, deutlich reduziert werden. Dadurch wird das erzielbare Signal-Rausch-Verhältnis erhöht, während die Effizienz der Pho tonenerfassung aufgrund der Möglichkeit, großflächige Detekto ren ohne eine signifikante Erhöhung der Kapazitätsparameter zu verwenden, erhalten bleibt. Weiterhin wird durch den neuartigen Photodiodenaufbau die Zuverlässigkeit und Reproduzierbarkeit der Messergebnisse verbessert. The lateral structure of the photodiode reduces the total capacitance and in particular the influence of the capacitance on the vertical transition between the cathode and the semiconductor substrate by significantly reducing both capacitive couplings and noise-amplification effects, especially at high frequencies will. As a result, the achievable signal-to-noise ratio is increased, while the efficiency of the photon detection is retained due to the possibility of using large-area detectors without significantly increasing the capacity parameters. The new photodiode structure also improves the reliability and reproducibility of the measurement results.
Gemäß einer Ausgestaltung ist der erste Leitfähigkeitstyp ein p-Leitfähigkeitstyp und der zweite Leitfähigkeitstyp ist ein n- Leitfähigkeitstyp . Der erste Bereich bildet die Kathode und der zweite Bereich bildet die Anode der Photodiode. Insbesondere ist das Halbleitersubstrat p+-dotiert, d. h. stark p-dotiert, und die darüber befindliche Halbleiterschicht ist p-dotiert, d. h. schwach p-dotiert. Der erste Bereich ist n+- oder n++- dotiert, d. h. stark oder sehr stark n-dotiert, und der zweite Bereich ist p+- oder p++-dotiert, d. h. stark oder sehr stark p- dotiert . According to one embodiment, the first conductivity type is a p-conductivity type and the second conductivity type is an n-conductivity type. The first area forms the cathode and the second area forms the anode of the photodiode. In particular, the semiconductor substrate is p + -doped, ie heavily p-doped, and the semiconductor layer above it is p-doped, ie weakly p-doped. The first region is n + or n ++ - doped, ie heavily or very heavily n-doped, and the second Area is p + - or p ++ -doped, ie heavily or very heavily p- doped.
Weiterhin kann die Photodiode eine CMOS-Photodiode sein und folglich mittels der CMOS (englisch: complementary metal-oxide- semiconductor ) -Technik hergestellt sein. Die in der vorliegen den Anmeldung beschriebene Photodiode ist vollständig kompati bel mit Standard-CMOS-Prozessen . Daher kann die Photodiode in eine Vielzahl von integrierten Schaltungen (englisch: in- tegrated circuits, kurz: ICs) integriert werden, wobei die Her stellungskosten der integrierten Schaltungen verringert werden können und die Grundfläche der Sensoren minimiert werden kann. Furthermore, the photodiode can be a CMOS photodiode and consequently be produced by means of the CMOS (complementary metal-oxide-semiconductor) technology. The photodiode described in the present application is fully compatible with standard CMOS processes. The photodiode can therefore be integrated into a large number of integrated circuits (ICs for short), the production costs of the integrated circuits being able to be reduced and the footprint of the sensors being minimized.
Die über dem Halbleitersubstrat angeordnete Halbleiterschicht kann eine Epitaxieschicht, d. h. eine epitaktisch gewachsene Halbleiterschicht, sein. The semiconductor layer arranged over the semiconductor substrate can be an epitaxial layer, i. H. an epitaxially grown semiconductor layer.
Der laterale Abstand zwischen dem ersten Bereich, der insbeson dere n+- oder n++-dotiert ist und die Kathode der Photodiode bildet, und dem zweiten Bereich, der insbesondere p+- oder p++- dotiert ist und die Anode der Photodiode bildet, kann ver gleichsweise gering sein und beispielsweise höchstens 20 pm betragen. Alternativ kann dieser Abstand höchstens 19 pm oder 18 pm oder 17 pm oder 16 pm oder 15 pm oder 14 pm oder 13 pm oder 12 pm oder 11 pm oder 10 pm groß sein. The lateral distance between the first area, which is in particular n + - or n ++ -doped and forms the cathode of the photodiode, and the second area, which is in particular p + - or p ++ - doped and forms the anode of the photodiode, can be comparatively low and, for example, be at most 20 μm. Alternatively, this distance can be at most 19 pm or 18 pm or 17 pm or 16 pm or 15 pm or 14 pm or 13 pm or 12 pm or 11 pm or 10 pm.
Die Fläche des ersten Bereichs an der Hauptoberfläche der Halb leiterschicht, d. h. die laterale Ausdehnung des ersten Be reichs, kann im pm2-Bereich liegen und demnach deutlich kleiner sein als bei einer herkömmlichen Photodiode mit einem vertikalen Aufbau, bei der die Kathode eine laterale Ausdehnung im mm2- Bereich hat. Beispielsweise kann die Fläche des ersten Bereichs an der Hauptoberfläche der Halbleiterschicht höchstens 100 pm2 oder 50 pm2 oder 10 pm2 oder 5 pm2 oder 2 pm2 oder 1 pm2 betragen. Der elektrische Widerstand zwischen dem zweiten Bereich und dem Halbleitersubstrat ist gegenüber herkömmlichen Photodioden mit einem vertikalen Aufbau stark verringert und beträgt gemäß einer Ausgestaltung höchstens 200 W oder 180 W oder 160 W oder 140 W oder 120 W oder 100 W. The area of the first area on the main surface of the semiconductor layer, ie the lateral extent of the first area, can be in the pm 2 range and therefore be significantly smaller than in a conventional photodiode with a vertical structure in which the cathode has a lateral extent in the mm 2 range. For example, the area of the first region on the main surface of the semiconductor layer can be at most 100 pm 2 or 50 pm 2 or 10 pm 2 or 5 pm 2 or 2 pm 2 or 1 pm 2 . The electrical resistance between the second region and the semiconductor substrate is greatly reduced compared to conventional photodiodes with a vertical structure and, according to one embodiment, is at most 200 W or 180 W or 160 W or 140 W or 120 W or 100 W.
Die Halbleiterschicht kann eine Wanne von dem ersten Leitungstyp aufweisen, in die der zweite Bereich integriert bzw. eingebettet ist. Die Wanne ist insbesondere stärker dotiert als die Halb- leiterschicht und beispielsweise p+-dotiert. The semiconductor layer can have a well of the first conductivity type, in which the second region is integrated or embedded. The well is in particular more heavily doped than the semiconductor layer and, for example, p + -doped.
Der Abstand der Wanne von dem Halbleitersubstrat kann höchstens 15 pm oder 14 pm oder 13 pm oder 12 pm oder 11 pm oder 10 pm betragen. Der geringe Abstand der Wanne von dem Halbleitersub- strat trägt zu dem geringen elektrischen Widerstand zwischen dem zweiten Bereich und dem Halbleitersubstrat bei. The distance between the well and the semiconductor substrate can be at most 15 pm or 14 pm or 13 pm or 12 pm or 11 pm or 10 pm. The small distance between the well and the semiconductor substrate contributes to the low electrical resistance between the second region and the semiconductor substrate.
Um die Kathode und die Anode der Photodiode von außerhalb der Photodiode elektrisch kontaktieren zu können, kann ein erstes Kontaktelement auf den ersten Bereich und ein zweites Kontak telement auf den zweiten Bereich aufgebracht sein. Die beiden Kontaktelemente können aus einem geeigneten Metall oder einer geeigneten Metalllegierung hergestellt sein. Eine Polysilizium-Gate-Schicht , die beispielsweise p-dotiert, insbesondere p+-dotiert, ist, kann auf die Halbleiterschicht aufgebracht sein. Insbesondere kann die Polysilizium-Gate- Schicht auf die laterale pin-Struktur zwischen dem ersten Be reich und dem zweiten Bereich sowie insbesondere die Umgebung der lateralen pin-Struktur aufgebracht sein. Zwischen der Po- lysilizium-Gate-Schicht und der Halbleiterschicht kann sich eine Feldoxidschicht, insbesondere aus Si02, befinden. Der erste Bereich und der zweite Bereich können von der Feldoxidschicht und der Polysilizium-Gate-Schicht ausgespart sein. Die Dicke der Feldoxidschicht kann beispielsweise höchstens 300 nm betra gen . In order to be able to make electrical contact with the cathode and the anode of the photodiode from outside the photodiode, a first contact element can be applied to the first area and a second contact element can be applied to the second area. The two contact elements can be made from a suitable metal or a suitable metal alloy. A polysilicon gate layer, which is p-doped, in particular p + -doped, for example, can be applied to the semiconductor layer. In particular, the polysilicon gate layer can be applied to the lateral pin structure between the first region and the second region, and in particular the area surrounding the lateral pin structure. A field oxide layer, in particular made of SiO 2 , can be located between the polysilicon gate layer and the semiconductor layer. The first region and the second region can be recessed from the field oxide layer and the polysilicon gate layer. The fat the field oxide layer can be at most 300 nm, for example.
Die Polysilizium-Gate-Schicht kann mit dem zweiten Bereich, d. h. insbesondere mit der Anode, kurzgeschlossen sein oder alter nativ mit einem vorgegebenen elektrischen, insbesondere nega tiven Potential über einen unabhängigen Anschluss beaufschlagt sein . Anstelle der Polysilizium-Gate-Schicht kann eine Schicht aus einem transparenten, elektrisch leitfähigen Oxid (englisch: transparent conducting oxide, TCO) , wie etwa Indiumzinnoxid (englisch: indium tin oxide, ITO) , auf die Halbleiterschicht und insbesondere die Feldoxidschicht oberhalb der lateralen pin- Struktur aufgebracht sein. Die Schicht aus dem transparenten, elektrisch leitfähigen Oxid kann beispielsweise eine Dicke von höchstens 120 nm oder 110 nm oder 100 nm oder 90 nm oder 80 nm aufweisen . Eine weitere Alternative besteht darin, die Polysilizium-Gate- Schicht zusammen mit der Feldoxidschicht durch eine dünne die lektrische Schicht mit einer konstanten, insbesondere negativen Ladung zu ersetzen, die auf die Halbleiterschicht und insbeson dere die laterale pin-Struktur und/oder deren Umgebung aufge- bracht ist. Diese Schicht kann beispielsweise aus AI2O3 bestehen und verhindert die Ansammlung von Elektronen in der p-dotierten Halbleiterschicht. Die dielektrische Schicht kann direkt auf die Hauptoberfläche der Halbleiterschicht aufgebracht sein. Allgemein können eine oder mehrere dielektrische Schichten, die jeweils eine feste Ladung aufweisen, auf die Halbleiterschicht und insbesondere die laterale pin-Struktur zwischen dem ersten Bereich und dem zweiten Bereich und/oder deren Umgebung aufge bracht sein. Die festen Ladungen der dielektrischen Schichten verhindern die Ansammlung von Minoritätsträgern an der Oberflä che der p-dotierten Halbleiterschicht. Beispielsweise können derartige Schichten eine positive Ladung aufweisen und aus SX3N4 oder Si02 bestehen, falls die oben beschriebenen Dotierungen der Schichten invertiert ist und die Halbleiterschicht bzw. Epita xieschicht eine niedrige n-Dotierung aufweist. The polysilicon gate layer can be short-circuited with the second region, ie in particular with the anode, or alternatively a predetermined electrical, in particular negative potential can be applied via an independent connection. Instead of the polysilicon gate layer, a layer of a transparent, electrically conductive oxide (English: transparent conducting oxide, TCO), such as indium tin oxide (English: indium tin oxide, ITO), on the semiconductor layer and in particular the field oxide layer above the lateral be applied pin structure. The layer made of the transparent, electrically conductive oxide can, for example, have a thickness of at most 120 nm or 110 nm or 100 nm or 90 nm or 80 nm. Another alternative is to replace the polysilicon gate layer together with the field oxide layer by a thin dielectric layer with a constant, especially negative charge, which is applied to the semiconductor layer and in particular the lateral pin structure and / or its surroundings - is brought. This layer can for example consist of Al2O3 and prevents the accumulation of electrons in the p-doped semiconductor layer. The dielectric layer can be applied directly to the main surface of the semiconductor layer. In general, one or more dielectric layers, each having a fixed charge, can be applied to the semiconductor layer and in particular the lateral pin structure between the first region and the second region and / or their surroundings. The fixed charges of the dielectric layers prevent the accumulation of minority carriers on the surface of the p-doped semiconductor layer. For example, such layers can have a positive charge and consist of SX 3 N 4 or Si0 2 if the above-described doping of the layers is inverted and the semiconductor layer or epitaxial layer has a low n-doping.
Es kann vorgesehen sein, dass die untere Grenze für eine Ober flächenladungskonzentration der dielektrischen Schicht bei- spielsweise 1011 cnr2 beträgt. It can be provided that the lower limit for a surface charge concentration of the dielectric layer is, for example, 10 11 cm 2 .
Ein Verfahren zum Betrieb einer Photodiode gemäß einer der oben beschriebenen Ausgestaltungen sieht vor, dass ein erstes elekt risches Potential an den ersten Bereich, d. h. insbesondere an die Kathode, und ein zweites elektrisches Potential an den zwei ten Bereich, d. h. insbesondere an die Anode, angelegt wird. Das zweite elektrische Potential kann ein Referenzpotential, insbesondere ein Massepotential, sein. Das zweite Potential ist größer als das erste Potential. Folglich ist die Photodiode in Sperrrichtung vorgespannt. A method for operating a photodiode according to one of the configurations described above provides that a first electrical potential is applied to the first area, i.e. H. in particular to the cathode, and a second electrical potential to the second area, d. H. especially to the anode. The second electrical potential can be a reference potential, in particular a ground potential. The second potential is greater than the first potential. As a result, the photodiode is reverse biased.
Eine Ausleseschaltung kann eine Photodiode gemäß einer der oben beschriebenen Ausgestaltungen umfassen und weiterhin einen der Photodiode nachgeschalteten Transimpedanzverstärker, ein dem Transimpedanzverstärker nachgeschalteten ersten Hochpassfilter und einen dem Hochpassfilter nachgeschalteten ersten Verglei cher aufweisen. Es sei darauf hingewiesen, dass weitere Kompo nenten zwischen die vorstehend beschriebenen Komponenten ge schaltet sein können. A readout circuit can comprise a photodiode according to one of the configurations described above and furthermore have a transimpedance amplifier connected downstream of the photodiode, a first high-pass filter connected downstream of the transimpedance amplifier and a first comparator connected downstream of the high-pass filter. It should be noted that further components can be switched between the components described above.
Aufgrund der verwendeten Photodiode mit der oben beschriebenen lateralen Struktur weist die Ausleseschaltung eine hohe Leis tung und Empfindlichkeit sowie ein verbessertes Signal-Rausch- Verhältnis auf. Durch die entwickelte Photodiodenstruktur wer- den die elektrischen Potentiale an der Anode und der Kathode während des Betriebs gleichermaßen geändert, wodurch ein zu sätzlicher Stromfluss durch die Photodiode verhindert wird und das Ausgangssignal des Transimpedanzverstärkers nicht beein flusst wird. Due to the photodiode used with the lateral structure described above, the readout circuit has a high performance and sensitivity as well as an improved signal-to-noise ratio. The developed photodiode structure creates the electrical potentials at the anode and the cathode changed equally during operation, whereby an additional current flow through the photodiode is prevented and the output signal of the transimpedance amplifier is not influenced.
Die Ausleseschaltung ist zum Auslesen von schnellen Lichtsig nalen insbesondere im nahen Infrarot über einen weiten Dynamik bereich mit gegebenenfalls nur sehr geringer Lichtintensität geeignet. Sowohl kapazitive Kopplungen als auch parasitäre Rausch-Verstärkungsüberhöhungs-Effekte, die durch eine uner wünschte Kopplung mit der Elektronik verursacht werden, können durch die Verwendung der lateralen Photodiodenstruktur weitge hend unterbunden werden, wodurch die Messgenauigkeit erhöht wird . The read-out circuit is suitable for reading out fast light signals, particularly in the near infrared, over a wide dynamic range, with possibly only very low light intensity. Both capacitive couplings and parasitic noise-amplification effects caused by undesired coupling with the electronics can be largely prevented by using the lateral photodiode structure, which increases the measurement accuracy.
Gemäß einer Ausgestaltung der Ausleseschaltung sind eine oder mehrere Verstärkerstufen dem ersten Hochpassfilter nachgeschal tet . Der oder den Verstärkerstufen können weiterhin ein oder mehrere zweite Hochpassfilter nachgeschaltet sein. According to one embodiment of the readout circuit, one or more amplifier stages are connected downstream of the first high-pass filter. One or more second high-pass filters can also be connected downstream of the amplifier stage or stages.
Gemäß einer weiteren Ausgestaltung kann ein Gleichrichter dem ersten Hochpassfilter oder dem oder den Verstärkerstufen oder dem oder den zweiten Hochpassfiltern nachgeschaltet sein. Fer ner ist dem Gleichrichter ein Tiefpassfilter nachgeschaltet. According to a further embodiment, a rectifier can be connected downstream of the first high-pass filter or the amplifier stage or stages or the second high-pass filter or filters. Furthermore, a low-pass filter is connected downstream of the rectifier.
Gemäß noch einer weiteren Ausgestaltung kann die Ausleseschal tung einen ersten Schaltungszweig und einen zweiten Schaltungs- zweig aufweisen. Der erste Schaltungszweig kann die Komponenten der oben beschriebenen Ausgestaltungen enthalten. Der zweite Schaltungszweig zweigt beispielsweise stromabwärts von dem ers ten Hochpassfilter ab und enthält zumindest einen zweiten Ver gleicher. Der erste Schaltungszweig liefert als Ausgangssignal ein Hüllsignal, während der zweite Schaltungszweig ein digita les Ausgangssignal bereitstellt. According to yet another embodiment, the readout circuit can have a first circuit branch and a second circuit branch. The first circuit branch can contain the components of the configurations described above. The second circuit branch branches off, for example, downstream of the first high-pass filter and contains at least one second comparison. The first circuit branch delivers as an output signal an envelope signal, while the second circuit branch provides a digital output signal.
Die Photodiode und/oder die Ausleseschaltung, die in der vor- liegenden Anmeldung beschrieben werden, eignen sich in beson derer Weise für den Einsatz in VR- und/oder AR-Anwendungen, wie zum Beispiel Sensoren, Geräten oder Systemen zur VR- oder AR- Positionsverfolgung . Weiterhin können die Photodiode und/oder die Ausleseschaltung in anderen Sensoren, Geräten oder Systemen eingesetzt werden, die insbesondere ähnliche Anforderungen ha ben wie bei der VR- oder AR-Positionsverfolgung . Beispielsweise können die Photodiode und/oder die Ausleseschaltung in optischen Kommunikationssystemen, wie zum Beispiel zur Kommunikation von Batteriezellen in Fahrzeugen, oder in Rauchdetektoren einge- setzt werden. The photodiode and / or the read-out circuit described in the present application are particularly suitable for use in VR and / or AR applications, such as sensors, devices or systems for VR or AR - Position tracking. Furthermore, the photodiode and / or the readout circuit can be used in other sensors, devices or systems that have, in particular, similar requirements as in VR or AR position tracking. For example, the photodiode and / or the read-out circuit can be used in optical communication systems, such as for the communication of battery cells in vehicles, or in smoke detectors.
Im Folgenden werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert. In diesen zeigen schematisch: In the following, exemplary embodiments of the invention are explained in more detail with reference to the accompanying drawings. These show schematically:
Fig. 1 eine Darstellung einer Photodiode mit einer vertikalen Struktur; 1 is an illustration of a photodiode with a vertical structure;
Fig . 2 eine Darstellung eines elektrischen Modells der Photodiode aus Fig. 1; Fig. FIG. 2 is an illustration of an electrical model of the photodiode of FIG. 1;
Fig. 3 eine Darstellung eines Ausführungsbeispiels einer Photodiode mit einer lateralen Struk tur; 3 shows an illustration of an embodiment of a photodiode with a lateral struc ture;
Fig. 4 eine Darstellung eines elektrischen Modells der Photodiode aus Fig. 3; Fig . 5 eine Darstellung eines Front-End-Schalt- kreises für eine Photodiode mit einer ver tikalen Struktur; Fig . 6 eine Darstellung eines Front-End-Schalt- kreises für eine Photodiode mit einer late ralen Struktur; Figure 4 is an illustration of an electrical model of the photodiode of Figure 3; Fig. 5 shows an illustration of a front-end circuit for a photodiode with a vertical structure; Fig. 6 shows a representation of a front-end circuit for a photodiode with a lateral structure;
Fig . 7 eine Darstellung eines weiteren Ausfüh rungsbeispiels einer Photodiode mit einer lateralen Struktur; Fig. 7 shows an illustration of a further exemplary embodiment of a photodiode with a lateral structure;
Fig . 8 eine Darstellung verschiedener Photodioden- Kapazitäten gegen die Kathodensperrspan nung; Fig. 8 shows a representation of different photodiode capacitances against the cathode blocking voltage;
Fig . 9 eine Darstellung der spektralen Empfind lichkeit für verschiedene Photodiodenpara meter gegen die Wellenlänge; Fig. 9 shows the spectral sensitivity for various photodiode parameters versus the wavelength;
Fig. 10 eine Darstellung verschiedener Photodioden- Kapazitäten gegen die Polysilizium-Gate- Spannung; Fig. 11 eine Darstellung einer parasitären Rück kopplung in einer Ausleseschaltung für eine Photodiode ; 10 shows a representation of various photodiode capacitances versus the polysilicon gate voltage; 11 shows an illustration of a parasitic feedback in a readout circuit for a photodiode;
Fig. 12 eine Darstellung der Auswirkung einer kapa zitiven Kopplung in einer Ausleseschaltung für eine Photodiode mit einer vertikalen Struktur; 12 shows an illustration of the effect of capacitive coupling in a readout circuit for a photodiode with a vertical structure;
Fig. 13 eine Darstellung der Auswirkung einer kapa zitiven Kopplung in einer Ausleseschaltung für eine Photodiode mit einer lateralen13 shows the effect of a capacitive coupling in a readout circuit for a photodiode with a lateral one
Struktur; Structure;
Fig . 14 eine Darstellung der Rauschspektraldichte gegen die Frequenz für Photodioden mit einer vertikalen Struktur und verschiedenen Pho- todiodenkapazitäten; Fig. 14 shows an illustration of the noise spectral density versus frequency for photodiodes with a vertical structure and different photodiode capacitances;
Fig. 15 eine Darstellung der Rauschspektraldichte gegen die Frequenz für Photodioden mit einer vertikalen und einer lateralen Struktur; und 15 shows an illustration of the noise spectral density versus frequency for photodiodes with a vertical and a lateral structure; and
Fig. 16A bis 16E Darstellungen verschiedener Ausführungsbei spiele von Ausleseschaltungen für Photodio- den mit einer lateralen Struktur. 16A to 16E representations of various exemplary embodiments of readout circuits for photodiodes with a lateral structure.
In der folgenden ausführlichen Beschreibung wird auf die bei gefügten Zeichnungen Bezug genommen, die einen Teil dieser Be schreibung bilden und in denen zur Veranschaulichung spezifi- sehe Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeübt werden kann. Da Komponenten von Ausführungsbeispielen in einer Anzahl verschiedener Orientierungen positioniert wer den können, dient die Richtungsterminologie zur Veranschauli chung und ist auf keinerlei Weise einschränkend. Es versteht sich, dass andere Ausführungsbeispiele benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang abzuweichen. Es versteht sich, dass die Merk male der hierin beschriebenen verschiedenen Ausführungsbei spiele miteinander kombiniert werden können, sofern nicht spe- zifisch anders angegeben. Die folgende ausführliche Beschrei bung ist deshalb nicht in einschränkendem Sinne aufzufassen. In den Figuren sind identische oder ähnliche Elemente mit identi schen Bezugszeichen versehen, soweit dies zweckmäßig ist. Fig. 1 zeigt eine CMOS-Photodiode 1 mit einer vertikalen Struk tur, die im Folgenden auch als VPIN-Struktur bezeichnet wird. Es sei darauf hingewiesen, dass die Darstellungen in Fig. 1 und allen weiteren Figuren nicht maßstabsgetreu sind. In the following detailed description, reference is made to the accompanying drawings, which form a part of this specification and in which, for the purpose of illustration, specific exemplary embodiments are shown in which the invention can be practiced. Because components of exemplary embodiments can be positioned in a number of different orientations, the directional terminology is used for purposes of illustration and is in no way limiting. It goes without saying that other exemplary embodiments can be used and structural or logical changes can be made without departing from the scope of protection. It goes without saying that the features of the various exemplary embodiments described herein can be combined with one another, unless specifically stated otherwise. The following detailed description is therefore not to be interpreted in a restrictive sense. In the figures, identical or similar elements are provided with identical reference numerals, insofar as this is appropriate. Fig. 1 shows a CMOS photodiode 1 with a vertical struc ture, which is also referred to below as a VPIN structure. It should be pointed out that the representations in FIG. 1 and all other figures are not true to scale.
Die Photodiode 1 ist in eine integrierte Schaltung integriert und umfasst ein p+-dotiertes Halbleitersubstrat 2 und eine dar über angeordnete p -dotierte Epitaxieschicht 3. Die Epitaxie schicht 3 umfasst einen photosensitiven Bereich 4, dessen la- terale Ausdehnung in Fig. 1 durch eine gestrichelte Linie dar gestellt ist. In den photosensitiven Bereich 4 ist ein n++- dotierter Bereich 5 integriert. The photodiode 1 is integrated in an integrated circuit and comprises a p + -doped semiconductor substrate 2 and a p -doped epitaxial layer 3 arranged above it. The epitaxial layer 3 comprises a photosensitive region 4, the lateral extent of which is shown in FIG. 1 by a dashed line Line is shown. An n ++ doped area 5 is integrated into the photosensitive area 4.
Außerhalb der Photodiode 1 und des photosensitiven Bereichs 4 ist ein p++-dotierter Bereich 6 in eine p+-dotierte Wanne 7 eingebettet, die sich in der Epitaxieschicht 3 befindet. Outside the photodiode 1 and the photosensitive area 4, a p ++ -doped area 6 is embedded in a p + -doped well 7, which is located in the epitaxial layer 3.
Die Photodiode 1 hat eine pin-Struktur und ist durch ein mit PD bezeichnetes Schaltzeichen in Fig. 1 gekennzeichnet. The photodiode 1 has a pin structure and is identified by a circuit symbol labeled PD in FIG. 1.
Der n++-dotierte Bereich 5 und das p+-dotierte Halbleitersubstrat 2 stellen die Kathode CAT bzw. die Anode der Photodiode 1 dar. Der p++-dotierte Bereich 6 ist mit einem Massepotential VSS ver bunden . The n ++ -doped area 5 and the p + -doped semiconductor substrate 2 represent the cathode CAT and the anode of the photodiode 1. The p ++ -doped area 6 is connected to a ground potential VSS.
Ein elektrisches Modell der Photodiode PD aus Fig. 1 ist in Fig. 2 gezeigt. Die Photodiode PD ist zwischen die Kathode CAT bzw. den n++-dotierte Bereich 5 und das als Anode ausgebildete Halb leitersubstrat 2 geschaltet. Nachteilig an diesem Aufbau ist, dass das Halbleitersubstrat 2 nicht direkt kontaktiert werden kann, sondern über den p++-dotierten Bereich 6 durch die nur schwach dotierte und daher hochohmige Epitaxieschicht 3 hindurch kontaktiert werden muss. Der durch die Epitaxieschicht 3 ver ursachte elektrische Widerstand RSUB beträgt typischerweise ca. 1 kQ. Fig. 3 zeigt eine CMOS-Photodiode 10 mit einer lateralen Struk tur, die im Folgenden auch als LPIN-Struktur bezeichnet wird. An electrical model of the photodiode PD of FIG. 1 is shown in FIG. The photodiode PD is connected between the cathode CAT or the n ++ -doped area 5 and the semiconductor substrate 2 designed as an anode. The disadvantage of this structure is that the semiconductor substrate 2 cannot be contacted directly, but rather has to be contacted via the p ++ -doped region 6 through the only weakly doped and therefore high-resistance epitaxial layer 3. The electrical resistance R SU B caused by the epitaxial layer 3 is typically approximately 1 kΩ. Fig. 3 shows a CMOS photodiode 10 with a lateral struc- ture, which is also referred to below as an LPIN structure.
Die Photodiode 10 umfasst ein p+-dotiertes Halbleitersubstrat 11 und eine auf dem Halbleitersubstrat 11 befindliche Halb leiterschicht in Form einer p -dotierten Epitaxieschicht 12. Die Epitaxieschicht 12 umfasst eine Hauptoberfläche 13 sowie einen an die Hauptoberfläche 13 angrenzenden photosensitiven Bereich 14. In dem photosensitiven Bereich 14 können Ladungsträger bzw. Elektron/Loch-Paare durch einfallendes Licht erzeugt werden. The photodiode 10 comprises a p + -doped semiconductor substrate 11 and a semiconductor layer located on the semiconductor substrate 11 in the form of a p -doped epitaxial layer 12. The epitaxial layer 12 comprises a main surface 13 and a photosensitive area 14 adjacent to the main surface 13 In region 14, charge carriers or electron / hole pairs can be generated by incident light.
In den photosensitiven Bereich 14 der Epitaxieschicht 12 sind ein erster Bereich in Form eines n++-dotierten Diffusionsbe reichs 15 und ein zweiter Bereich in Form eines p++-dotierten Diffusionsbereichs 16 integriert. Der p++-dotierte Bereich 16 ist ferner in eine p+-dotierte Wanne 17 eingebettet. A first area in the form of an n ++ -doped diffusion area 15 and a second area in the form of a p ++ -doped diffusion area 16 are integrated into the photosensitive area 14 of the epitaxial layer 12. The p ++ -doped region 16 is also embedded in a p + -doped well 17.
Der n++-dotierte Bereich 15 und der p++-dotierte Bereich 16 sind lateral versetzt zueinander und beabstandet voneinander ange- ordnet. Lateral versetzt bedeutet, dass sie in einer parallel zur Hauptoberfläche 13 der Epitaxieschicht 12 verlaufenden Rich tung 21, die in Fig. 3 durch einen Pfeil gekennzeichnet ist, zueinander versetzt sind. Der Abstand des n++-dotierten Bereichs 15 vom p++-dotierten Bereich 16 ist in Fig. 3 durch das Bezugs- Zeichen 23 gekennzeichnet. The n ++ -doped area 15 and the p ++ -doped area 16 are laterally offset from one another and arranged at a distance from one another. Laterally offset means that they are offset from one another in a direction 21 which runs parallel to the main surface 13 of the epitaxial layer 12 and which is indicated by an arrow in FIG. 3. The distance between the n ++ -doped region 15 and the p ++ -doped region 16 is identified in FIG. 3 by the reference symbol 23.
In der in Fig. 3 dargestellten Photodiode 10 sind im Unterschied zur Photodiode 1 aus Fig. 1 sowohl der n++-dotierte Bereich 15 als auch der p++-dotierte Bereich 16 in den photosensitiven Be- reich 14 der Epitaxieschicht 12 integriert. Weiterhin ist der Abstand 23 zwischen dem n++-dotierten Bereich 15 und dem p++- dotierten Bereich 16 bei der Photodiode 10 deutlich geringer als bei der Photodiode 1 und beträgt beispielsweise nicht mehr als 20 pm. Ferner ist die Ausdehnung des n++-dotierten Bereichs 15 in la teraler Richtung in der Photodiode 10 kleiner als die Ausdehnung des n++-dotierten Bereichs 5 in lateraler Richtung in der Pho todiode 1. Der n++-dotierte Bereich 15 der Photodiode 10 hat an der Hauptoberfläche 13 eine Fläche im pm2-Bereich, während der n++-dotierte Bereich 5 der Photodiode 1 eine Fläche im mm2- Bereich aufweist. In the photodiode 10 shown in FIG. 3, in contrast to the photodiode 1 from FIG. 1, both the n ++ -doped area 15 and the p ++ -doped area 16 are integrated in the photosensitive area 14 of the epitaxial layer 12. Furthermore, the distance 23 between the n ++ doped region 15 and the p ++ - doped region 16 significantly lower in the photodiode 10 as in the photodiode 1, and is, for example not more than 20 pm. Furthermore, the extension of the n ++ -doped region 15 in the lateral direction in the photodiode 10 is smaller than the extension of the n ++ -doped region 5 in the lateral direction in the photodiode 1. The n ++ -doped region 15 of FIG The photodiode 10 has an area in the pm 2 range on the main surface 13, while the n ++ -doped area 5 of the photodiode 1 has an area in the mm 2 range.
Der vertikale Abstand zwischen der p+-dotierten Wanne 17 und dem p+-dotierten Halbleitersubstrat 11, d. h. der Abstand in einer Richtung 22, die senkrecht zur Richtung 21 verläuft, ist in der Photodiode 10 deutlich kleiner als der entsprechende Abstand in der Photodiode 1. Daher ist auch der elektrische Widerstand RSUB zwischen der Wanne 17 und dem Halbleitersubstrat 11 in der Photodiode 10 kleiner und beträgt beispielsweise ca. 100 W. The vertical distance between the p + -doped well 17 and the p + -doped semiconductor substrate 11, ie the distance in a direction 22 which runs perpendicular to the direction 21, is significantly smaller in the photodiode 10 than the corresponding distance in the photodiode 1. Therefore the electrical resistance R SU B between the well 17 and the semiconductor substrate 11 in the photodiode 10 is also smaller and is, for example, approx. 100 W.
Der vertikale pin-Übergang zwischen dem n++-dotierten Bereich 15 und dem p+-dotierten Halbleitersubstrat 11 bildet eine in Fig. 3 mit PD1 bezeichnete Photodiode aus. Ferner bildet der laterale pin-Übergang zwischen dem n++-dotierten Bereich 15 und dem p++- dotierten Bereich 16 eine mit PD2 bezeichnete Photodiode aus, welche im Vergleich zur Photodiode PD1 die dominante Photodiode ist. Der n++-dotierte Bereich 15 stellt die Kathode und der p++- dotierte Bereich 16 stellt die Anode der Photodiode 10 dar. The vertical pin junction between the n ++ -doped region 15 and the p + -doped semiconductor substrate 11 forms a photodiode labeled PD1 in FIG. 3. Further, the lateral pin junction between the n ++ doped region 15 and the p ++ forms - doped region 16 of a designated photodiode PD2, which is the dominant photodiode compared to the photo diode PD1. The n ++ -type region 15, the cathode and the p ++ - doped region 16, the anode of the photodiode 10 is.
Fig. 4 zeigt ein elektrisches Modell der Photodiode 10 aus Fig. 3 mit den beiden Photodioden PD1 und PD2. Die Anode ANO der Gesamtschaltung ist über den vergleichsweise kleinen Widerstand RSUB mit der Anode der Photodiode PD1 verbunden. Die laterale Photodiode 10 erlaubt einen Schaltungsentwurf, der näher an einer differentiellen Konfiguration ist als eine Single-Ended- Konfiguration . FIG. 4 shows an electrical model of the photodiode 10 from FIG. 3 with the two photodiodes PD1 and PD2. The anode ANO of the overall circuit is connected to the anode of the photodiode PD1 via the comparatively small resistor R SU B. The lateral photodiode 10 allows a circuit design that is closer to a differential configuration than a single-ended configuration.
Fig. 5 zeigt einen beispielhaften Front-End-Schaltkreis für die Photodiode 1 aus Fig. 1. Die in Fig. 5 dargestellte Kapazität CD entspricht der Kapazität der Photodiode PD. Die Kapazitäten Ccat und CSub sind parasitäre Kapazitäten. Die Photodiode PD ist mit einem Transimpedanzverstärker verbunden, der an seinem Aus gang ein Ausgangssignal out erzeugt. FIG. 5 shows an exemplary front-end circuit for the photodiode 1 from FIG. 1. The capacitance shown in FIG C D corresponds to the capacitance of the photodiode PD. The capacitances C cat and C Sub are parasitic capacitances. The photodiode PD is connected to a transimpedance amplifier which generates an output signal out at its output.
Fig . 6 zeigt einen beispielhaften Front-End-Schaltkreis für die Photodiode 10 aus Fig. 3. Die Kapazitäten CDi und CD2 entsprechen den Kapazitäten der Photodioden PD1 und PD2. Die Kapazitäten Ccat, Cano und Csub sind parasitäre Kapazitäten. Fig. 6 shows an exemplary front-end circuit for the photodiode 10 from FIG. 3. The capacitances C Di and C D2 correspond to the capacitances of the photodiodes PD1 and PD2. The capacitances C cat , C ano and C sub are parasitic capacitances.
In der nachfolgenden Tabelle 1 werden Eigenschaften einer la teralen Photodiodenstruktur den Eigenschaften einer vertikalen Photodiodenstruktur gegenübergestellt . In Table 1 below, the properties of a lateral photodiode structure are compared with the properties of a vertical photodiode structure.
Figure imgf000018_0002
Figure imgf000018_0001
Figure imgf000018_0002
Figure imgf000018_0001
Fig. 7 zeigt die CMOS-Photodiode 10 mit der LPIN-Struktur aus Fig. 3, wobei in Fig. 7 auf der Hauptoberfläche 13 der Epita- xieschicht 12 eine Feldoxidschicht 25 abgeschieden ist. Die Bereiche 15 und 16, die in der in Fig. 7 dargestellten Ausge staltung n+- bzw. p+-dotiert sind, sind von der Feldoxidschicht 25 ausgespart und mit Metallkontaktelementen 26 bzw. 27 verse hen. Auf die Feldoxidschicht 25 ist eine p+-dotierte Polysili- zium-Gate-Schicht 28 aufgebracht. FIG. 7 shows the CMOS photodiode 10 with the LPIN structure from FIG. 3, with a field oxide layer 25 being deposited on the main surface 13 of the epitaxial layer 12 in FIG. 7. The Areas 15 and 16 which are n + and p + doped in the configuration shown in FIG. 7 are recessed from the field oxide layer 25 and hen with metal contact elements 26 and 27, respectively. A p + -doped polysilicon gate layer 28 is applied to the field oxide layer 25.
In Fig. 7 liegen der p+-dotierte Bereich 16 und das p+-dotierte Halbleitersubstrat 11 auf einem Massepotential. Die Polysili- zium-Gate-Schicht 28 ist elektrisch mit dem p+-dotierten Bereich 16 verbunden. Der n+-dotierte Bereich 15 ist mit einem positivenIn FIG. 7, the p + -doped region 16 and the p + -doped semiconductor substrate 11 are at a ground potential. The polysilicon gate layer 28 is electrically connected to the p + -doped region 16. The n + -doped region 15 is positive
Potential beaufschlagt, um die Photodiode in Sperrrichtung vor zuspannen . Potential applied to clamp the photodiode in the reverse direction before.
Im Folgenden werden verschiedene Layout-Parameter für die Pho- todiode 10 genannt. Diese Parameter sind jedoch lediglich bei spielhaft zu verstehen. Es kann durchaus von den genannten Pa rametern abgewichen werden. Various layout parameters for the photodiode 10 are mentioned below. However, these parameters should only be understood as examples. It is entirely possible to deviate from the parameters mentioned.
Die minimale Breite des n+-dotierten Bereichs 15 beträgt 0,7 pm und die minimale Breite des p+-dotierten Bereichs 16 beträgt 1,4 pm. Der Abstand 23 zwischen den Bereichen 15 und 16 beträgt zwischen 10 pm und 15 pm und ist vergleichbar mit der Dicke der Epitaxieschicht 12. Die Breite der p+-dotierten Wanne 17 liegt im Bereich von 2 pm bis 10 pm. The minimum width of the n + -doped area 15 is 0.7 pm and the minimum width of the p + -doped area 16 is 1.4 pm. The distance 23 between the areas 15 and 16 is between 10 pm and 15 pm and is comparable to the thickness of the epitaxial layer 12. The width of the p + -doped well 17 is in the range from 2 pm to 10 pm.
Weitere beispielhafte Werte für die Dotierung und die Dicke bestimmter Schichten sind in nachfolgender Tabelle 2 angegeben.
Figure imgf000020_0001
Further exemplary values for the doping and the thickness of certain layers are given in Table 2 below.
Figure imgf000020_0001
Tabelle 2 Table 2
In Fig. 8 sind die Kathoden-Anoden-Kapazität, die Kathoden- Substrat-Kapazität und die Gesamtkapazität für eine Photodiode mit einer LPIN-Struktur und die Gesamtkapazität einer Photodi ode mit einer VPIN-Struktur gegen die Kathodensperrspannung aufgetragen . In Fig. 8, the cathode-anode capacitance, the cathode-substrate capacitance and the total capacitance for a photodiode with an LPIN structure and the total capacitance of a Photodi ode with a VPIN structure are plotted against the cathode blocking voltage.
Im Vergleich zu einer herkömmlichen Photodiode mit einer VPIN- Struktur sowie gleichen Zelldimensionen erlaubt es die LPIN- Struktur die Gesamtkapazität der Photodiode um einen Faktor von ungefähr 4,5 zu reduzieren, wobei gleichzeitig der Beitrag des Kathoden-Substrat-Übergangs zu der Gesamtkapazität minimiert wird. Der Effekt lässt sich auf die laterale Begrenzung des verarmten Bereichs um den Oberflächen-Kathodenkontakt zurück führen, der sich durch die Verwendung eines p+-dotierten Be reichs 16 und einer den p+-dotierten Bereich 16 umgebenden p+- dotierten Wanne 17 ergibt. Compared to a conventional photodiode with a VPIN structure and the same cell dimensions, the LPIN structure allows the total capacitance of the photodiode to be reduced by a factor of approximately 4.5, while at the same time the contribution of the cathode-substrate transition to the total capacitance is minimized . The effect can be lead back to the doped by use of a p + Be Reich 16 and the p + -doped region 16 surrounding p + to the lateral boundary of the depleted region at the surfaces of cathode contact - resulting doped well 17th
In Fig. 9 ist die spektrale Empfindlichkeit, welche in der Legende von Fig. 9 mit „Resp" abgekürzt ist, bei einer Bestrah lungsstärke von 1 mi/cm2 gegen die Wellenlänge für Photodioden mit einer LPIN- bzw. einer VPIN-Struktur und Kathodenspannungen von 0 V, 0,7 V oder 3 V dargestellt. Die sehr geringe Dotierung der Epitaxieschicht kombiniert mit dem ineinander greifenden Oberflächenkontaktdesign erlaubt eine gute optische Antwort der Photodiode mit der LPIN-Struktur sowohl im sichtbaren Bereich als auch im nahen Infrarot bei bereits sehr geringen Sperrspan nungen. Wenn die optische Antwort bei den gleichen experimen tellen Bedingungen simuliert wird, ist die optische Antwort der LPIN-Photodioden vergleichbar mit derjenigen von VPIN-Photodi- oden . In FIG. 9, the spectral sensitivity, which is abbreviated to "Resp" in the legend of FIG. 9, is at an irradiance of 1 mi / cm 2 versus the wavelength for photodiodes with an LPIN or a VPIN structure and Cathode voltages of 0 V, 0.7 V or 3 V. The very low doping of the epitaxial layer combined with the interlocking surface contact design allows a good optical response of the Photodiode with the LPIN structure both in the visible range and in the near infrared with very low blocking voltages. If the optical response is simulated under the same experimental conditions, the optical response of LPIN photodiodes is comparable to that of VPIN photodiodes.
Weiterhin haben Simulationen gezeigt, dass die Verwendung einer p+-dotierten Polysilizium-Gate-Schicht auf der Feldoxidschicht zwischen den n+- und p+-dotierten Bereichen, die mit der Anode kurzgeschlossen ist (Struktur mit 3 Anschlüssen), den Kapazi tätsanstieg, der durch den Elektronen-Oberflächen-Kanal an der Oxid/Silizium-Grenzfläche erzeugt wird, verringert. Ein solcher Kapazitätsanstieg kann aufgrund der sehr geringen Dotierung der Epitaxieschicht kritisch für die Stabilität der Photodiode sein. Der Effekt wird maximiert für geringe Oxidschichtdicken von kleiner als 100 nm und hohen Oberflächenladungsdichten von über 1011 cm-2. Gemäß einer alternativen Ausgestaltung können die Oberflä chenladungseffekte verringert werden, indem die p+-dotierte Po- lysilizium-Gate-Schicht mit einer negativen Spannung im Bereich zwischen -5V und 0V vorgespannt wird. Dazu wird die Polysili- zium-Gate-Schicht elektrisch von der Anode entkoppelt und über einen separaten Anschluss mit dem gewünschten Potential beauf schlagt (Struktur mit 4 Anschlüssen) . Furthermore, simulations have shown that the use of a p + -doped polysilicon gate layer on the field oxide layer between the n + and p + -doped areas, which is short-circuited to the anode (structure with 3 connections), the increase in capacitance caused by the Electron surface channel generated at the oxide / silicon interface is reduced. Such an increase in capacitance can be critical for the stability of the photodiode due to the very low doping of the epitaxial layer. The effect is maximized for thin oxide layers of less than 100 nm and high surface charge densities of over 10 11 cm- 2 . According to an alternative embodiment, the surface charge effects can be reduced in that the p + -doped polysilicon gate layer is biased with a negative voltage in the range between -5V and 0V. For this purpose, the polysilicon gate layer is electrically decoupled from the anode and the desired potential is applied via a separate connection (structure with 4 connections).
In Fig. 10 sind zur Veranschaulichung der vorstehenden Ausfüh rungen die Kathode-Anode-Kapazität , die Kathode-Substrat-Kapa- zität, die Kathode-Gate-Kapazität und die Gesamt-Polysilizium- Gate-Kapazität gegen die Polysilizium-Gate-Spannung aufgetra gen. Folgende Parameter wurden für die Simulation der Kapazi täten verwendet: VKathode = +0,7 V, VAnode = 0 V, VSubstrat = 0 V und Qint = IO 11 cm-2. Ferner ist in Fig. 10 die Gesamtkapazität Ctot = 9,7 pF/mm2 für eine LPIN-Struktur ohne die Polysilizium-Gate- Schicht durch eine gestrichelte Linie gekennzeichnet. In FIG. 10, the cathode-anode capacitance, the cathode-substrate capacitance, the cathode-gate capacitance and the total polysilicon gate capacitance are plotted against the polysilicon gate voltage to illustrate the above embodiments gen. the following parameters were procedures for the simulation of the capaci used: V K athode = +0.7 V, V anode = 0 V, V Su bstrat = 0 V and Qi nt = IO 11 cm -2. Furthermore, the total capacitance C tot is in FIG. 10 = 9.7 pF / mm 2 for an LPIN structure without the polysilicon gate layer, indicated by a dashed line.
Im Folgenden werden weitere relevante Eigenschaften der in der vorliegenden Anmeldung vorgestellten LPIN-Struktur beschrieben. Further relevant properties of the LPIN structure presented in the present application are described below.
Die Verwendung der p+-dotierten Wanne ist darauf ausgerichtet, den Bulkkontaktwiderstand zu reduzieren. Dieser Widerstand hat sich als kritischer Parameter in Anbetracht der sehr niedrigen Dotierung der Epitaxieschicht erwiesen. The use of the p + -doped well is designed to reduce the bulk contact resistance. This resistance has proven to be a critical parameter in view of the very low doping of the epitaxial layer.
Grundsätzlich ist das in der vorliegenden Anmeldung beschrie bene Design kompatibel mit einer dünnen Oxid-Gate-Schicht mit einer Dicke von zum Beispiel 7 oder 14 nm, welche die Feldoxid- Schicht ersetzt. Basically, the beschrie in the present application bene design is compatible gate oxide layer nm with a thin with a thickness of, for example, 7 or 14, which replaces the field oxide S chicht.
Die Verwendung einer in geeigneter Weise vorgespannten Polysi- lizium-Gate-Schicht ist vorteilhaft, um die Reproduzierbarkeit der elektro-optischen Eigenschaften und die Zuverlässigkeit der Photodiode trotz des Einflusses von Oberflächenladungen zu ver bessern . The use of a suitably biased polysilicon gate layer is advantageous in order to improve the reproducibility of the electro-optical properties and the reliability of the photodiode despite the influence of surface charges.
Die Metallschichten und die Oberflächen-Polysilizium-Schichten können in geeigneter Weise durch einen Stapel von dielektrischen Schichten passiviert werden. The metal layers and the surface polysilicon layers can be suitably passivated by a stack of dielectric layers.
In nachfolgender Tabelle 3 werden beispielhafte Simulationser gebnisse für die VPIN- und LPIN-Strukturen miteinander vergli chen .
Figure imgf000023_0001
In the following table 3, exemplary simulation results for the VPIN and LPIN structures are compared with one another.
Figure imgf000023_0001
Tabelle 3 Table 3
Zusammenfassend zeichnet sich die LPIN-Struktur gegenüber der VPIN-Struktur aus durch: In summary, the LPIN structure is distinguished from the VPIN structure by:
- eine verringerte Gesamtkapazität, - a reduced total capacity,
- eine verringerte vertikale Kathoden/Substrat-Kapazität (ver glichen mit der Oberflächen-Kathoden/Anoden-Kapazität ) , - a reduced vertical cathode / substrate capacity (compared to the surface cathode / anode capacity),
- eine gute Empfindlichkeit und Bandbreite im nahen Infrarot, und - good near infrared sensitivity and bandwidth, and
- eine hohe Stabilität aufgrund der Implementierung einer ge eigneten Struktur zur Minimierung des Einflusses von Ober flächenladungen . - A high stability due to the implementation of a suitable structure to minimize the influence of surface charges.
Eine kapazitive Kopplung zwischen Bonddrähten, die zur elektri schen Verbindung mit der Photodiode verwendet werden, und der aktiven Fläche der Photodiode kann zu einer parasitären Rück kopplung zwischen dem Treiberausgang und dem Eingang des Tran simpedanzverstärkers führen, wie es in Fig. 11 veranschaulichend dargestellt ist. Dadurch können Signalverzerrungen, Falschmel dungen (englisch: false positives), Pulse-Skipping undA capacitive coupling between bond wires, which are used for the electrical connection with the photodiode's rule, and the active surface of the photodiode can lead to a parasitic feedback between the driver output and the input of the impedance amplifier, as is illustrated in FIG. 11. This can cause signal distortion, false positives, pulse skipping and
Selbstoszillationen hervorgerufen werden. Self-oscillations are caused.
Bei der VPIN-Struktur, wie sie beispielhaft in Fig. 12 gezeigt ist, führt eine kapazitive Kopplung nur zu einer Änderung des Kathodenpotentials. Dadurch wird ein zusätzlicher Strom durch die Photodiode verursacht, was sich im Ausgangssignal des Tran simpedanzverstärkers bemerkbar macht. In the case of the VPIN structure, as shown by way of example in FIG. 12, a capacitive coupling only leads to a change in the cathode potential. This causes an additional current to flow through the photodiode causes what is noticeable in the output signal of the Tran impedance amplifier.
Bei der LPIN-Struktur, wie sie beispielhaft in Fig. 13 gezeigt ist, ändert eine kapazitive Kopplung das Anodenpotential und das Kathodenpotential in gleicher Weise. Folglich fließt kein zusätzlicher Strom durch die Photodiode und das Ausgangssignal des Transimpedanzverstärkers ist unberührt. Weiterhin wird durch die niedrige Kapazität der Photodiode mit der LPIN-Struk- tur der Einfluss der Rauschquelle minimiert. In the case of the LPIN structure, as shown by way of example in FIG. 13, a capacitive coupling changes the anode potential and the cathode potential in the same way. As a result, no additional current flows through the photodiode and the output signal of the transimpedance amplifier is unaffected. Furthermore, the low capacitance of the photodiode with the LPIN structure minimizes the influence of the noise source.
Die hohen Empfindlichkeitsanforderungen führen zu der Verwen dung großflächiger Photodioden, wodurch sich die Photodioden kapazität CD erhöht. Dadurch ergeben sich höhere Rauschpeaks bei höheren Frequenzen, wie Fig. 14 beispielhaft für eine Photodiode mit einer VPIN-Struktur zeigt, was das erzielbare Signal-Rausch- Verhältnis reduziert. The high sensitivity requirements lead to the use of large-area photodiodes, which increases the photodiode capacitance C D. This results in higher noise peaks at higher frequencies, as FIG. 14 shows by way of example for a photodiode with a VPIN structure, which reduces the achievable signal-to-noise ratio.
Die LPIN-Struktur erlaubt demgegenüber eine erhebliche Verrin- gerung der Gesamtkapazität die Photodiode, d. h. der in Fig. 6 dargestellten Kapazitäten CDi und CD2, wohingegen die gesamte aktive Fläche sowie die spektrale Empfindlichkeit beibehalten werden. Weiterhin wird bei der LPIN-Struktur die Kapazität in zwei Kapazitäten aufgespalten, wobei nur die vertikale Kapazi- tät zu dem Rauschpeak beiträgt. In Fig. 15 sind Rauschspektral dichten für VPIN- und LPIN-Strukturen gegen die Frequenz auf getragen . In contrast, the LPIN structure allows a considerable reduction in the total capacitance of the photodiode, ie the capacitances C Di and C D 2 shown in FIG. 6, whereas the entire active area and the spectral sensitivity are retained. Furthermore, with the LPIN structure, the capacity is split into two capacities, with only the vertical capacity contributing to the noise peak. In Fig. 15, noise spectral densities for VPIN and LPIN structures are plotted against frequency.
Fig. 16A bis 16E zeigen verschieden ausgestaltete Ausleseschal- tungen 51 bis 55 für eine Photodiode 10 mit einer LPIN-Struktur, wie sie oben beschrieben wurde. 16A to 16E show differently configured readout circuits 51 to 55 for a photodiode 10 with an LPIN structure as described above.
Die in Fig. 16A dargestellte Ausleseschaltung 51 weist einen optischen Eingang 60 auf, an dem ein optisches Signal eingeht, welches von der Photodiode 10 in einen Photostrom umgewandelt wird. Die Photodiode 10 kann beispielsweise eine große Fläche im Bereich von 1 mm2 bis 2 mm2, eine hohe IR-Empfindlichkeit von zum Beispiel 0,4 A/W bei Licht einer Wellenlänge von 850 nm sowie eine hohe Bandbreite von größer als 10 MHz aufweisen. The read-out circuit 51 shown in FIG. 16A has an optical input 60 at which an optical signal is received which is converted by the photodiode 10 into a photocurrent becomes. The photodiode 10 can, for example, have a large area in the range from 1 mm 2 to 2 mm 2 , a high IR sensitivity of, for example, 0.4 A / W for light with a wavelength of 850 nm and a high bandwidth of greater than 10 MHz .
Der Photodiode 10 ist ein Transimpedanzverstärker 61 nachge schaltet, der den von der Photodiode 10 bereitgestellten Pho tostrom in eine Spannung umwandelt. Für die hier beschriebene Anwendung benötigt der Transimpedanzverstärker 61 sowohl eine hohe Geschwindigkeit als auch eine große Verstärkung. Beispiels weise hat der Transimpedanzverstärker 61 eine Bandbreite von größer als 10 MHz und eine Verstärkung von 10 kQ. The photodiode 10 is a transimpedance amplifier 61 switched downstream, which converts the photodiode 10 provided photo current into a voltage. For the application described here, the transimpedance amplifier 61 requires both a high speed and a large gain. For example, the transimpedance amplifier 61 has a bandwidth of greater than 10 MHz and a gain of 10 kΩ.
Ein dem Transimpedanzverstärker 61 nachgeschaltetes Hochpass- filter 62 entfernt niederfrequente Hintergrundsignale. Bei spielsweise ist die Grenzfrequenz (englisch: cut off frequency) des Hochpassfilters 62 kleiner als 1 MHz. A high-pass filter 62 connected downstream of the transimpedance amplifier 61 removes low-frequency background signals. For example, the cut-off frequency of the high-pass filter 62 is less than 1 MHz.
Hinter dem Hochpassfilter 62 ist ein Vergleicher 63 angeordnet, der zum Beispiel als Schmitt-Trigger ausgestaltet ist. Der Ver gleicher 63 konvertiert das analoge Signal in ein digitales Signal und benötigt eine hohe Reaktionsgeschwindigkeit. A comparator 63, which is designed as a Schmitt trigger, for example, is arranged behind the high-pass filter 62. The comparator 63 converts the analog signal into a digital signal and requires a high response speed.
Ein digitaler Ausgangstreiber 64 führt das digitale Ausgangs- signal einer an die Ausleseschaltung 61 angeschlossenen Elekt ronik zu, zum Beispiel einem Microcontroller oder einer FPGA (englisch: field programmable gate array) . Der digitale Aus gangstreiber 64 sollte typische Logikpegel, wie zum Beispiel 1,8 V, 3,3 V oder 5 V, bereitstellen können. A digital output driver 64 feeds the digital output signal to electronics connected to the read-out circuit 61, for example a microcontroller or an FPGA (field programmable gate array). The digital output driver 64 should be able to provide typical logic levels such as 1.8V, 3.3V or 5V.
Der Aufbau der in Fig . 16B dargestellten Ausleseschaltung 52 ist weitgehend identisch mit der in Fig. 16A gezeigten Ausle seschaltung 51. Im Unterschied zur Ausleseschaltung 51 weist die Ausleseschaltung 52 zusätzlich einen oder mehrere Span nungsverstärkungsstufen 65 auf, die dem Hochpassfilter 62 nach geschaltet sind. Die in Fig . 16C dargestellte Ausleseschaltung 53 basiert auf der Ausleseschaltung 52 aus Fig. 16B. Die Ausleseschaltung 53 enthält zusätzlich eine oder mehrere Hochpassfilterstufen 66, die den Spannungsverstärkungsstufen 65 nachgeschaltet sind. Die in Fig. 16D dargestellte Ausleseschaltung 54 basiert auf einer der Ausleseschaltungen 51, 52 und 53. In der Auslese schaltung 54 sind dem Vergleicher 63 ein Gleichrichter 67 und ein Tiefpassfilter 68 vorgeschaltet. Der digitale Ausgangstrei ber 64 liefert als Ausgangssignal ein Hüllsignal (englisch: envelope signal) . The structure of the in Fig. 16B is largely identical to the readout circuit 51 shown in FIG. 16A. In contrast to the readout circuit 51, the read-out circuit 52 additionally has one or more voltage amplification stages 65 which are connected after the high-pass filter 62. The in Fig. Readout circuit 53 shown in FIG. 16C is based on readout circuit 52 from FIG. 16B. The readout circuit 53 additionally contains one or more high-pass filter stages 66, which are connected downstream of the voltage amplification stages 65. The read-out circuit 54 shown in FIG. 16D is based on one of the read-out circuits 51, 52 and 53. In the read-out circuit 54, a rectifier 67 and a low-pass filter 68 are connected upstream of the comparator 63. The digital output driver 64 supplies an envelope signal as an output signal.
Die in Fig. 16E dargestellte Ausleseschaltung 55 umfasst einen ersten Schaltungszweig, welcher der Ausleseschaltung 54 aus Fig. 16D entspricht. Weiterhin umfasst die Ausleseschaltung 54 einen zweiten Schaltungszweig, der dem Hochpassfilter 62 nachgeschal tet ist. Der zweite Schaltungszweig umfasst einen Vergleicher 69 und einen digitalen Ausgangstreiber 70. Der digitale Aus gangstreiber 64 stellt an seinem Ausgang ein Hüllsignal bereit, während der digitale Ausgangstreiber 70 ein digitales Signal als Ausgangssignal liefert. The readout circuit 55 shown in FIG. 16E comprises a first circuit branch which corresponds to the readout circuit 54 from FIG. 16D. Furthermore, the read-out circuit 54 comprises a second circuit branch which is connected downstream of the high-pass filter 62. The second circuit branch comprises a comparator 69 and a digital output driver 70. The digital output driver 64 provides an envelope signal at its output, while the digital output driver 70 supplies a digital signal as an output signal.
BEZUGSZEICHENLISTE REFERENCE LIST
1 Photodiode 1 photodiode
2 Halbleitersubstrat 2 semiconductor substrate
3 Epitaxieschicht 3 epitaxial layer
4 photosensitiver Bereich 4 photosensitive area
5 Bereich 5 area
6 Bereich 6 area
7 Wanne 7 tub
10 Photodiode 10 photodiode
11 Halbleitersubstrat 11 semiconductor substrate
12 Epitaxieschicht 12 epitaxial layer
13 Hauptoberfläche 13 main interface
14 photosensitiver Bereich 15 Bereich 14 photosensitive area 15 area
16 Bereich 16 area
17 Wanne 17 tub
21 Richtung 21 direction
22 Richtung 22 direction
23 Abstand 23 distance
25 Feldoxidschicht 25 field oxide layer
26 Metallkontaktelement 26 metal contact element
27 Metallkontaktelement27 metal contact element
28 Polysilizium-Gate-Schicht 51 AusleseSchaltung 28 polysilicon gate layer 51 readout S chaltung
52 AusleseSchaltung 52 S readout chaltung
53 AusleseSchaltung 53 Elite S chaltung
54 AusleseSchaltung 54 S readout chaltung
55 AusleseSchaltung 55 Elite S chaltung
60 optischer Eingang 60 optical input
61 TransimpedanzVerstärker 62 Hochpassfilter 61 Transimpedance amplifier 62 High pass filter
63 Vergleicher 63 Comparators
64 digitaler Ausgangstreiber 64 digital output driver
65 Spannungsverstärkungsstufe 66 Hochpassfilterstufe65 Voltage Boost Level 66 high pass filter stage
67 Gleichrichter 67 rectifier
68 Tiefpassfilter 68 low pass filter
69 Vergleicher 69 comparators
70 digitaler Ausgangstreiber 70 digital output driver

Claims

ANSPRÜCHE EXPECTATIONS
1. Photodiode (10), umfassend: A photodiode (10) comprising:
ein Halbleitersubstrat (11) von einem ersten Leitfähig keitstyp, a semiconductor substrate (11) of a first conductivity type,
eine auf dem Halbleitersubstrat (11) angeordnete Halb leiterschicht (12) mit einem photosensitiven Bereich (14) , one on the semiconductor substrate (11) arranged semiconductor layer (12) with a photosensitive area (14),
einen ersten Bereich (15) von einem zweiten Leitfähig keitstyp, der in den photosensitiven Bereich (14) inte griert ist, und a first region (15) of a second conductivity type which is integrated into the photosensitive region (14), and
einen zweiten Bereich (16) von dem ersten Leitfähigkeits typ, der in den photosensitiven Bereich (14) integriert ist und lateral von dem ersten Bereich (15) beabstandet ist , a second region (16) of the first conductivity type, which is integrated into the photosensitive region (14) and is laterally spaced from the first region (15),
wobei einer des ersten und zweiten Bereichs (15, 16) die Anode und der andere Bereich die Kathode der Photodiode (10) bildet. one of the first and second regions (15, 16) forming the anode and the other region forming the cathode of the photodiode (10).
2. Photodiode (10) nach Anspruch 1, wobei der erste Leitfä higkeitstyp ein p-Leitfähigkeitstyp ist und der zweite Leitfähigkeitstyp ein n-Leitfähigkeitstyp ist. 2. The photodiode (10) according to claim 1, wherein the first conductivity type is a p-conductivity type and the second conductivity type is an n-conductivity type.
3. Photodiode (10) nach Anspruch 1 oder 2, wobei die Photo- diode eine CMOS-Photodiode (10) ist. 3. photodiode (10) according to claim 1 or 2, wherein the photodiode is a CMOS photodiode (10).
4. Photodiode (10) nach einem der vorhergehenden Ansprüche, wobei die Halbleiterschicht eine Epitaxieschicht (12) ist . 4. photodiode (10) according to any one of the preceding claims, wherein the semiconductor layer is an epitaxial layer (12).
5. Photodiode (10) nach einem der vorhergehenden Ansprüche, wobei der laterale Abstand (23) zwischen dem ersten Be reich (15) und dem zweiten Bereich (16) höchstens 20 pm beträgt . 5. photodiode (10) according to any one of the preceding claims, wherein the lateral distance (23) between the first loading area (15) and the second area (16) is at most 20 pm.
6. Photodiode (10) nach einem der vorhergehenden Ansprüche, wobei der elektrische Widerstand zwischen dem zweiten Bereich (16) und dem Halbleitersubstrat (11) höchstens 200 W beträgt. 6. The photodiode (10) according to any one of the preceding claims, wherein the electrical resistance between the second region (16) and the semiconductor substrate (11) is at most 200 W.
7. Photodiode (10) nach einem der vorhergehenden Ansprüche, wobei der zweite Bereich (16) in eine Wanne (17) von dem ersten Leitungstyp integriert ist und wobei der zweite Bereich (16) eine stärkere Dotierung von dem ersten Lei tungstyp als die Wanne (17) aufweist. 7. photodiode (10) according to any one of the preceding claims, wherein the second region (16) is integrated in a trough (17) of the first conductivity type and wherein the second region (16) has a higher doping of the first Lei device type than the trough (17).
8. Photodiode (10) nach Anspruch 7, wobei der Abstand der Wanne (17) von dem Halbleitersubstrat (11) höchstens 15 pm beträgt . 8. photodiode (10) according to claim 7, wherein the distance of the trough (17) from the semiconductor substrate (11) is at most 15 pm.
9. Photodiode (10) nach einem der vorhergehenden Ansprüche, wobei ein erstes Kontaktelement (26) auf den ersten Be reich (15) und ein zweites Kontaktelement (27) auf den zweiten Bereich (16) aufgebracht ist. 9. photodiode (10) according to any one of the preceding claims, wherein a first contact element (26) is applied to the first loading area (15) and a second contact element (27) to the second area (16).
10. Photodiode (10) nach einem der vorhergehenden Ansprüche, wobei eine Polysilizium-Gate-Schicht (28) auf die Halb leiterschicht (12) aufgebracht ist und insbesondere elektrisch mit dem zweiten Bereich (16) verbunden oder mit einem vorgegebenen elektrischen Potential beauf schlagt ist. 10. photodiode (10) according to any one of the preceding claims, wherein a polysilicon gate layer (28) is applied to the semiconductor layer (12) and in particular electrically connected to the second region (16) or beauf with a predetermined electrical potential is.
11. Photodiode (10) nach einem der Ansprüche 1 bis 9, wobei eine Schicht aus einem transparenten, elektrisch leitfä higen Oxid auf die Halbleiterschicht (12) aufgebracht ist . 11. Photodiode (10) according to one of claims 1 to 9, wherein a layer of a transparent, electrically conductive oxide is applied to the semiconductor layer (12).
12. Photodiode (10) nach einem der Ansprüche 1 bis 9, wobei eine dielektrische Schicht mit einer konstanten Ladung auf die Halbleiterschicht (12) aufgebracht ist. 12. Photodiode (10) according to one of claims 1 to 9, wherein a dielectric layer with a constant charge is applied to the semiconductor layer (12).
13. Verfahren zum Betrieb einer Photodiode (10) nach einem der vorhergehenden Ansprüche, wobei ein erstes elektri sches Potential an den ersten Bereich (15) und ein zweites elektrisches Potential an den zweiten Bereich (16) ange legt wird und das erste Potential größer als das zweite elektrische Potential ist. 13. A method for operating a photodiode (10) according to any one of the preceding claims, wherein a first electrical potential is applied to the first area (15) and a second electrical potential to the second area (16) and the first potential is greater than is the second electrical potential.
14. Ausleseschaltung (51-55), umfassend: 14. Readout circuit (51-55) comprising:
eine Photodiode (10) nach einem der Ansprüche 1 bis 12, einen der Photodiode (10) nachgeschalteten Transimpedanz verstärker (61), a photodiode (10) according to one of claims 1 to 12, a transimpedance amplifier (61) connected downstream of the photodiode (10),
ein dem Transimpedanzverstärker (61) nachgeschalteten ersten Hochpassfilter (62), und a first high-pass filter (62) connected downstream of the transimpedance amplifier (61), and
einen dem Hochpassfilter (62) nachgeschalteten ersten Vergleicher (63) . a first comparator (63) connected downstream of the high-pass filter (62).
15. Ausleseschaltung (52-55) nach Anspruch 14, wobei mindes tens eine Verstärkerstufe (65) dem ersten Hochpassfilter (62) nachgeschaltet ist. 15. Readout circuit (52-55) according to claim 14, wherein at least one amplifier stage (65) is connected downstream of the first high-pass filter (62).
16. Ausleseschaltung (53-55) nach Anspruch 15, wobei mindes tens ein zweites Hochpassfilter (66) der mindestens einen Verstärkerstufe (65) nachgeschaltet ist. 16. Readout circuit (53-55) according to claim 15, wherein at least one second high-pass filter (66) of the at least one amplifier stage (65) is connected downstream.
17. Ausleseschaltung (54, 55) nach einem der Ansprüche 14 bis 16, wobei ein Gleichrichter (67) dem ersten Hochpassfil ter (62) nachgeschaltet ist und ein Tiefpassfilter (68) dem Gleichrichter (67) nachgeschaltet ist. 17. Readout circuit (54, 55) according to one of claims 14 to 16, wherein a rectifier (67) is connected downstream of the first Hochpassfil ter (62) and a low-pass filter (68) is connected downstream of the rectifier (67).
18. Ausleseschaltung (55) nach einem der Ansprüche 14 bis 17, wobei die Photodiode (10), der Transimpedanzverstärker (61), das erste Hochpassfilter (62) und der erste Ver gleicher (63) in einen ersten Schaltungszweig geschaltet sind und ein zweiter Vergleicher (69) in einen zweiten Schaltungszweig geschaltet ist, wobei der zweite Schal tungszweig dem ersten Hochpassfilter (62) nachgeschaltet ist . 18. Readout circuit (55) according to one of claims 14 to 17, wherein the photodiode (10), the transimpedance amplifier (61), the first high-pass filter (62) and the first Ver like (63) are connected in a first circuit branch and a second Comparator (69) in a second Circuit branch is connected, wherein the second circuit branch is connected downstream of the first high-pass filter (62).
PCT/EP2020/058162 2019-03-27 2020-03-24 Photodiode and read-out circuit for a photodiode WO2020193553A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019107895.4 2019-03-27
DE102019107895.4A DE102019107895A1 (en) 2019-03-27 2019-03-27 Photodiode and readout circuit for photodiode

Publications (1)

Publication Number Publication Date
WO2020193553A1 true WO2020193553A1 (en) 2020-10-01

Family

ID=70008503

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2020/058162 WO2020193553A1 (en) 2019-03-27 2020-03-24 Photodiode and read-out circuit for a photodiode

Country Status (2)

Country Link
DE (1) DE102019107895A1 (en)
WO (1) WO2020193553A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4236069A (en) * 1978-10-16 1980-11-25 Varo, Inc. Avalanche photodiode gain control system
US20050092896A1 (en) * 2003-09-19 2005-05-05 Moriyasu Ichino Light-receiving method of an avalanche photodiode and a bias control circuit of the same
US20070018268A1 (en) * 2002-11-12 2007-01-25 X-Fab Semiconductor Foundries Ag Monolithically integrated vertical pin photodiode used in bicmos technology
WO2018191497A2 (en) * 2017-04-13 2018-10-18 Captl Llc Photon counting and spectroscopy

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7423302B2 (en) * 2005-11-21 2008-09-09 Digital Imaging Systems Gmbh Pinned photodiode (PPD) pixel with high shutter rejection ratio for snapshot operating CMOS sensor
US9728565B2 (en) * 2013-06-11 2017-08-08 Trustees Of Dartmouth College Low full-well capacity image sensor with high sensitivity

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4236069A (en) * 1978-10-16 1980-11-25 Varo, Inc. Avalanche photodiode gain control system
US20070018268A1 (en) * 2002-11-12 2007-01-25 X-Fab Semiconductor Foundries Ag Monolithically integrated vertical pin photodiode used in bicmos technology
US20050092896A1 (en) * 2003-09-19 2005-05-05 Moriyasu Ichino Light-receiving method of an avalanche photodiode and a bias control circuit of the same
WO2018191497A2 (en) * 2017-04-13 2018-10-18 Captl Llc Photon counting and spectroscopy

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
KOLKA Z ET AL: "Adaptive voltage source for avalanche photodiodes", RADIOELEKTRONIKA, 2009. RADIOELEKTRONIKA '09. 19TH INTERNATIONAL CONFERENCE, IEEE, PISCATAWAY, NJ, USA, 22 April 2009 (2009-04-22), pages 207 - 210, XP031485801, ISBN: 978-1-4244-3537-1 *
MAMUN KHANDAKER A AL ET AL: "A 10.6[mu]m x 10.6[mu]m CMOS SPAD with integrated readout", 2013 IEEE SENSORS, IEEE, 3 November 2013 (2013-11-03), pages 1 - 4, XP032532526, ISSN: 1930-0395, [retrieved on 20131218], DOI: 10.1109/ICSENS.2013.6688553 *

Also Published As

Publication number Publication date
DE102019107895A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
DE3854451T2 (en) Photo detector with heterojunction and toothed Schottky barrier.
WO2009018872A1 (en) Avalanche photodiode
DE112018002674T5 (en) Solid state imaging device and imaging device
DE102020104561B4 (en) Three-terminal optoelectronic device with improved electric field and photocurrent density matching
DE102011076635B3 (en) Photodetector i.e. lateral drift field photodetector, for detecting electromagnetic radiation, has bus control electrode arranged in region of trough adjacent to connection doping regions, transfer control electrodes and detection region
EP3948951A1 (en) Avalanche photodiode array
DE3135462A1 (en) MONOLITHIC INPUT STAGE OF AN OPTICAL RECEIVER
DE3345239A1 (en) FIXED BODY IMAGE SENSOR
EP2549536B1 (en) Semiconductor structure for photon detection
EP1535348A2 (en) Method for producing an integrated pin diode and corresponding circuit
DE112018005789T5 (en) ESD-PROTECTED SEMI-CONDUCTOR PHOTOMULTIPLIER
WO2020193553A1 (en) Photodiode and read-out circuit for a photodiode
DE3706251C2 (en)
DE102006013461B3 (en) Photodetector arrangement, measuring arrangement with a photodetector arrangement and method for operating a measuring arrangement
DE102006013460B3 (en) Photodetector arrangement, measuring arrangement with a photodetector arrangement and method for operating a measuring arrangement
DE112021006393T5 (en) Photodiode device with improved properties
DE60116169T2 (en) Polarity-independent optical receiver and method for its production
DE112021003907T5 (en) photodetection device
DE102006002732A1 (en) Photomixing detector comprises a photo-sensitive substrate and is illuminated from the rear side of the substrate
DE68921738T2 (en) Integrated light receiver semiconductor circuit.
DE102005007358B4 (en) Photosensitive component
DE10230225B4 (en) Photonic mixer and method of its operation and manufacture
DE102015122105B4 (en) Radiation detector and an arrangement with the same
EP4348712A1 (en) Photon detection element, method for operating a photon detection element, and method for producing an image sensor
DE112009004341B4 (en) Semiconductor Geiger mode microcells photodiodes

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20714537

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20714537

Country of ref document: EP

Kind code of ref document: A1