WO2020188716A1 - Synchronization detection circuit and wireless communication device - Google Patents
Synchronization detection circuit and wireless communication device Download PDFInfo
- Publication number
- WO2020188716A1 WO2020188716A1 PCT/JP2019/011266 JP2019011266W WO2020188716A1 WO 2020188716 A1 WO2020188716 A1 WO 2020188716A1 JP 2019011266 W JP2019011266 W JP 2019011266W WO 2020188716 A1 WO2020188716 A1 WO 2020188716A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- detection
- unit
- synchronization
- peak
- output
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
- H04B1/7077—Multi-step acquisition, e.g. multi-dwell, coarse-fine or validation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
Abstract
[Problem] To provide a wireless communication device and a synchronization detection circuit for reliably detecting, at the correct position, frame synchronization under a spreading coded modulation scheme even in a low-CNR environment. [Solution] A synchronization detection circuit and a wireless communication device, the synchronization detection circuit having a matched filter 8, a comparison/peak-detection unit 9 for performing synchronization detection by comparison of a matched filter output and a fixed threshold value, a peak position estimation unit 12 for detecting the position of a tone signal from the result of averaged delay detection and estimating the range of peak positions of the matched filter output, a maximum value detection unit 10 for detecting the maximum value of matched filter output from the estimated range of peak positions and performing synchronization detection, and a selection unit 13 for selecting synchronization detection from the comparison/peak-detection unit 9 and synchronization detection from the maximum value detection unit 10.
Description
本発明は、拡散符号化変調方式でのフレーム同期を行う同期検出回路に係り、特に、ＣＮＲ（Carrier to Noise Ratio：搬送波対雑音比）が低い環境においても、拡散符号化変調方式のフレーム同期を正しい位置で確実に検出できる同期検出回路及び無線通信装置に関する。
The present invention relates to a synchronization detection circuit that performs frame synchronization in the diffusion coding modulation method, and particularly performs frame synchronization in the diffusion coding modulation method even in an environment where the CNR (Carrier to Noise Ratio) is low. The present invention relates to a synchronous detection circuit and a wireless communication device that can reliably detect at the correct position.
［従来の技術］
拡散符号化変調方式は、送信信号に対して拡散符号を掛け合わせることで、低ＣＮＲの環境であっても受信側で復調可能である。
一般的にフレーム同期は、マッチトフィルタでの相関出力から、既知のパターンであるプリアンブル位置を閾値判定で検出し、そこから正確な復調開始位置を推定するものである。 [Conventional technology]
The diffusion coding modulation method can demodulate on the receiving side even in a low CNR environment by multiplying the transmission signal by the diffusion code.
Generally, in frame synchronization, a known pattern, a preamble position, is detected by a threshold value determination from a correlation output of a matched filter, and an accurate demodulation start position is estimated from the preamble position.
拡散符号化変調方式は、送信信号に対して拡散符号を掛け合わせることで、低ＣＮＲの環境であっても受信側で復調可能である。
一般的にフレーム同期は、マッチトフィルタでの相関出力から、既知のパターンであるプリアンブル位置を閾値判定で検出し、そこから正確な復調開始位置を推定するものである。 [Conventional technology]
The diffusion coding modulation method can demodulate on the receiving side even in a low CNR environment by multiplying the transmission signal by the diffusion code.
Generally, in frame synchronization, a known pattern, a preamble position, is detected by a threshold value determination from a correlation output of a matched filter, and an accurate demodulation start position is estimated from the preamble position.
［従来のフレーム信号：図９］
従来のフレーム信号について図９を参照しながら説明する。図９は、従来のフレーム信号の一例を示す概略図である。
従来のフレーム信号は、図９に示すように、プリアンブル信号とデータ信号（実データ）とから１フレームが構成されている。このプリアンブル信号を用いて後述するマッチトフィルタで同期検出を行うものである。 [Conventional frame signal: FIG. 9]
The conventional frame signal will be described with reference to FIG. FIG. 9 is a schematic view showing an example of a conventional frame signal.
As shown in FIG. 9, the conventional frame signal is composed of one frame from the preamble signal and the data signal (actual data). Using this preamble signal, synchronous detection is performed by a matched filter described later.
従来のフレーム信号について図９を参照しながら説明する。図９は、従来のフレーム信号の一例を示す概略図である。
従来のフレーム信号は、図９に示すように、プリアンブル信号とデータ信号（実データ）とから１フレームが構成されている。このプリアンブル信号を用いて後述するマッチトフィルタで同期検出を行うものである。 [Conventional frame signal: FIG. 9]
The conventional frame signal will be described with reference to FIG. FIG. 9 is a schematic view showing an example of a conventional frame signal.
As shown in FIG. 9, the conventional frame signal is composed of one frame from the preamble signal and the data signal (actual data). Using this preamble signal, synchronous detection is performed by a matched filter described later.
［無線通信装置の受信側のディジタル信号処理回路：図１０］
次に、一般的な受信側のディジタル信号処理回路について図１０を参照しながら説明する。図１０は、無線通信装置の受信側のディジタル処理回路の構成ブロック図である。
無線通信装置の受信側のディジタル信号処理回路は、図１０に示すように、受信ＩＦ（Intermediate Frequency：中間周波数）信号のアナログ信号を入力してディジタルＩＦ信号に変換するＡＤＣ（Analogue Digital Converter）１と、ディジタルＩＦ信号をディジタルベースバンド信号に周波数変換を行う周波数変換部２と、ディジタルベースバンド信号のダウンサンプルを行うダウンサンプル部３と、ダウンサンプルされた信号のゲイン（利得）を適切な範囲に自動制御するＡＧＣ（Auto Gain Controller）４と、自動利得制御された信号の周波数を一定に保つよう自動制御するＡＦＣ（Auto Frequency Controller）５と、自動周波数制御された信号について同期処理を行う同期処理部６と、同期処理された信号を逆拡散して復調処理を行い、受信データを出力する逆拡散／復調処理部７とを備えている。 [Digital signal processing circuit on the receiving side of the wireless communication device: FIG. 10]
Next, a general digital signal processing circuit on the receiving side will be described with reference to FIG. FIG. 10 is a block diagram of a digital processing circuit on the receiving side of the wireless communication device.
As shown in FIG. 10, the digital signal processing circuit on the receiving side of the wireless communication device inputs an analog signal of the received IF (Intermediate Frequency) signal and converts it into a digital IF signal ADC (Analogue Digital Converter) 1 Thefrequency conversion unit 2 that performs frequency conversion from the digital IF signal to the digital baseband signal, the downsampling unit 3 that downsamples the digital baseband signal, and the gain (gain) of the downsampled signal are within an appropriate range. AGC (Auto Gain Controller) 4 that automatically controls the signal, AFC (Auto Frequency Controller) 5 that automatically controls the frequency of the signal whose automatic gain control is controlled to be constant, and synchronization that performs synchronization processing on the signal whose automatic frequency is controlled. It includes a processing unit 6 and a despreading / demodulation processing unit 7 that despreads the synchronously processed signal, performs demodulation processing, and outputs received data.
次に、一般的な受信側のディジタル信号処理回路について図１０を参照しながら説明する。図１０は、無線通信装置の受信側のディジタル処理回路の構成ブロック図である。
無線通信装置の受信側のディジタル信号処理回路は、図１０に示すように、受信ＩＦ（Intermediate Frequency：中間周波数）信号のアナログ信号を入力してディジタルＩＦ信号に変換するＡＤＣ（Analogue Digital Converter）１と、ディジタルＩＦ信号をディジタルベースバンド信号に周波数変換を行う周波数変換部２と、ディジタルベースバンド信号のダウンサンプルを行うダウンサンプル部３と、ダウンサンプルされた信号のゲイン（利得）を適切な範囲に自動制御するＡＧＣ（Auto Gain Controller）４と、自動利得制御された信号の周波数を一定に保つよう自動制御するＡＦＣ（Auto Frequency Controller）５と、自動周波数制御された信号について同期処理を行う同期処理部６と、同期処理された信号を逆拡散して復調処理を行い、受信データを出力する逆拡散／復調処理部７とを備えている。 [Digital signal processing circuit on the receiving side of the wireless communication device: FIG. 10]
Next, a general digital signal processing circuit on the receiving side will be described with reference to FIG. FIG. 10 is a block diagram of a digital processing circuit on the receiving side of the wireless communication device.
As shown in FIG. 10, the digital signal processing circuit on the receiving side of the wireless communication device inputs an analog signal of the received IF (Intermediate Frequency) signal and converts it into a digital IF signal ADC (Analogue Digital Converter) 1 The
［従来の同期検出回路：図１１］
次に、図１０における同期処理部における従来の同期検出回路について図１１を参照しながら説明する。図１１は、従来の同期検出回路の構成ブロック図である。
従来の同期検出回路は、図１１に示すように、ＡＦＣ５からの自動周波数制御された信号を入力し、既知のプリアンブル信号について相関を検出し、相関値（ＭＦ）を出力するマッチトフィルタ（ＭＦ：Matched Filter／相関器）８と、ＭＦ８からの相関値と固定の同期閾値とを比較し、同期閾値を超えている場合にピークとして検出し、同期検出フラグを出力する比較・ピーク検出部９とを備えている。 [Conventional synchronous detection circuit: FIG. 11]
Next, the conventional synchronization detection circuit in the synchronization processing unit in FIG. 10 will be described with reference to FIG. FIG. 11 is a block diagram of a conventional synchronous detection circuit.
As shown in FIG. 11, a conventional synchronous detection circuit inputs an automatic frequency-controlled signal from AFC5, detects a correlation with a known preamble signal, and outputs a correlation value (MF) with a matched filter (MF). : Matched Filter / Correlator) 8 compares the correlation value from MF8 with a fixed synchronization threshold value, detects as a peak when the synchronization threshold value is exceeded, and outputs a synchronization detection flag. Comparison /peak detection unit 9 And have.
次に、図１０における同期処理部における従来の同期検出回路について図１１を参照しながら説明する。図１１は、従来の同期検出回路の構成ブロック図である。
従来の同期検出回路は、図１１に示すように、ＡＦＣ５からの自動周波数制御された信号を入力し、既知のプリアンブル信号について相関を検出し、相関値（ＭＦ）を出力するマッチトフィルタ（ＭＦ：Matched Filter／相関器）８と、ＭＦ８からの相関値と固定の同期閾値とを比較し、同期閾値を超えている場合にピークとして検出し、同期検出フラグを出力する比較・ピーク検出部９とを備えている。 [Conventional synchronous detection circuit: FIG. 11]
Next, the conventional synchronization detection circuit in the synchronization processing unit in FIG. 10 will be described with reference to FIG. FIG. 11 is a block diagram of a conventional synchronous detection circuit.
As shown in FIG. 11, a conventional synchronous detection circuit inputs an automatic frequency-controlled signal from AFC5, detects a correlation with a known preamble signal, and outputs a correlation value (MF) with a matched filter (MF). : Matched Filter / Correlator) 8 compares the correlation value from MF8 with a fixed synchronization threshold value, detects as a peak when the synchronization threshold value is exceeded, and outputs a synchronization detection flag. Comparison /
［出力レベルのばらつき：図１２］
しかし、低ＣＮＲの環境では、受信信号に比べて雑音が支配的であるため、フレーム同期の検出に用いるマッチトフィルタの出力レベルにばらつきが生じることがある。
出力レベルのばらつきについて図１２を参照しながら説明する。図１２は、ＣＮＲ＝－１０ｄＢの時のマッチトフィルタ出力の波形を示す図である。図１２では、横軸が時間で、縦軸が相関レベルである。 [Variation of output level: Fig. 12]
However, in a low CNR environment, noise is dominant compared to the received signal, so that the output level of the matched filter used for detecting frame synchronization may vary.
The variation in output level will be described with reference to FIG. FIG. 12 is a diagram showing a waveform of the matched filter output when CNR = −10 dB. In FIG. 12, the horizontal axis is time and the vertical axis is the correlation level.
しかし、低ＣＮＲの環境では、受信信号に比べて雑音が支配的であるため、フレーム同期の検出に用いるマッチトフィルタの出力レベルにばらつきが生じることがある。
出力レベルのばらつきについて図１２を参照しながら説明する。図１２は、ＣＮＲ＝－１０ｄＢの時のマッチトフィルタ出力の波形を示す図である。図１２では、横軸が時間で、縦軸が相関レベルである。 [Variation of output level: Fig. 12]
However, in a low CNR environment, noise is dominant compared to the received signal, so that the output level of the matched filter used for detecting frame synchronization may vary.
The variation in output level will be described with reference to FIG. FIG. 12 is a diagram showing a waveform of the matched filter output when CNR = −10 dB. In FIG. 12, the horizontal axis is time and the vertical axis is the correlation level.
低ＣＮＲの環境では、マッチトフィルタのピークレベルが低下する。
図１２では、〇部分がマッチトフィルタピークを示しており、〇部分の最も低いレベルと最も高いレベルとの間でマッチトフィルタの出力レベルにばらつきが見られる。図１２では、縦方向の太い矢印がばらつき範囲となる。
ここで、閾値を２，５００とした場合に、それより下のピークではフレーム逃がしが発生する。 In a low CNR environment, the peak level of the matched filter is reduced.
In FIG. 12, the 〇 part shows the matched filter peak, and the output level of the matched filter varies between the lowest level and the highest level of the 〇 part. In FIG. 12, the thick arrow in the vertical direction is the variation range.
Here, when the threshold value is set to 2,500, frame escape occurs at peaks below that threshold.
図１２では、〇部分がマッチトフィルタピークを示しており、〇部分の最も低いレベルと最も高いレベルとの間でマッチトフィルタの出力レベルにばらつきが見られる。図１２では、縦方向の太い矢印がばらつき範囲となる。
ここで、閾値を２，５００とした場合に、それより下のピークではフレーム逃がしが発生する。 In a low CNR environment, the peak level of the matched filter is reduced.
In FIG. 12, the 〇 part shows the matched filter peak, and the output level of the matched filter varies between the lowest level and the highest level of the 〇 part. In FIG. 12, the thick arrow in the vertical direction is the variation range.
Here, when the threshold value is set to 2,500, frame escape occurs at peaks below that threshold.
［関連技術］
尚、関連する先行技術として、特許第４４８９９８０号公報「フレーム同期回路」（特許文献１）がある。
特許文献１には、同期ワードと相関がなされると予測される所定の期間においてのみ、受信信号と同期ワードとの複素相関値の記憶及び走査を行い、フレーム同期位置の検出を行うことにより、フレーム長に拘わらず、フレーム同期を確率できることが示されている。他に、特許文献２には、スペクトル拡散受信の同期捕捉、特許文献３には、直交変調信号のユニークワードによる遅延検波に関する技術が開示されている。 [Related technology]
As a related prior art, there is Japanese Patent No. 4489980 "Frame Sync Circuit" (Patent Document 1).
InPatent Document 1, the complex correlation value between the received signal and the synchronization word is stored and scanned only during a predetermined period in which it is predicted that the synchronization word is correlated, and the frame synchronization position is detected. It has been shown that frame synchronization can be probable regardless of the frame length. In addition, Patent Document 2 discloses a technique relating to synchronous capture of spectral diffusion reception, and Patent Document 3 discloses a technique relating to delayed detection by a unique word of a quadrature modulated signal.
尚、関連する先行技術として、特許第４４８９９８０号公報「フレーム同期回路」（特許文献１）がある。
特許文献１には、同期ワードと相関がなされると予測される所定の期間においてのみ、受信信号と同期ワードとの複素相関値の記憶及び走査を行い、フレーム同期位置の検出を行うことにより、フレーム長に拘わらず、フレーム同期を確率できることが示されている。他に、特許文献２には、スペクトル拡散受信の同期捕捉、特許文献３には、直交変調信号のユニークワードによる遅延検波に関する技術が開示されている。 [Related technology]
As a related prior art, there is Japanese Patent No. 4489980 "Frame Sync Circuit" (Patent Document 1).
In
しかしながら、上記従来の拡散符号化変調方式における低ＣＮＲの環境では、フレーム同期に用いるマッチトフィルタの出力レベルにばらつきが生じるため、ピークが閾値より低くなる場合には、フレーム逃がしや誤同期が発生し、通信に支障をきたすという問題点があった。
However, in the low CNR environment in the conventional diffusion coding modulation method, the output level of the matched filter used for frame synchronization varies. Therefore, when the peak is lower than the threshold value, frame miss or erroneous synchronization occurs. However, there was a problem that it interfered with communication.
尚、特許文献１には、無線フレームの前段にトーン信号を配置し、そのトーン信号を遅延検波することでマッチトフィルタのピークレベル位置を検出することについての記載がない。
Note that Patent Document 1 does not describe that a tone signal is arranged in front of a wireless frame and the peak level position of a matched filter is detected by delay detection of the tone signal.
本発明は上記実情に鑑みて為されたもので、低ＣＮＲの環境においても、拡散符号化変調方式のフレーム同期を確実に正しい位置で検出する同期検出回路及び無線通信装置を提供することを目的とする。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a synchronization detection circuit and a wireless communication device that reliably detect frame synchronization of a diffusion coding modulation method at a correct position even in a low CNR environment. And.
上記従来例の問題点を解決するための本発明は、拡散符号化変調方式における受信信号のフレーム同期を検出する同期検出回路であって、受信信号のフレーム内の既知のプリアンブル信号から相関を検出して相関値を出力するマッチトフィルタと、相関値と第１の閾値とを比較して同期検出を行い、第１の同期検出フラグを出力する比較・ピーク検出部と、平均化された遅延検波の結果からトーン信号の位置を検出して相関値のピーク位置の範囲を推定するピーク位置推定部と、推定されたピーク位置の範囲から相関値の最大値を検出して同期検出を行い、第２の同期フラグを出力する最大値検出部と、比較・ピーク検出部からの第１の同期検出フラグと最大値検出部からの第２の同期検出フラグのいずれかを選択する選択部とを有するものである。
The present invention for solving the problems of the above-mentioned conventional example is a synchronization detection circuit that detects frame synchronization of a received signal in a diffusion coding modulation method, and detects a correlation from a known preamble signal in a frame of the received signal. A matched filter that outputs the correlation value, a comparison / peak detection unit that compares the correlation value with the first threshold value to perform synchronous detection, and outputs the first synchronization detection flag, and an averaged delay. The peak position estimation unit that detects the position of the tone signal from the detection result and estimates the range of the peak position of the correlation value, and the peak position estimation unit that detects the maximum value of the correlation value from the range of the estimated peak position and performs synchronous detection. The maximum value detection unit that outputs the second synchronization flag and the selection unit that selects either the first synchronization detection flag from the comparison / peak detection unit or the second synchronization detection flag from the maximum value detection unit are selected. It has.
本発明は、上記同期検出回路において、選択部が、比較・ピーク検出部から入力される第１の同期検出フラグと、最大値検出部から入力される第２の同期検出フラグの内で、先に入力された方を選択して同期検出フラグとして出力するものである。
In the present invention, in the synchronous detection circuit, the selection unit is the first among the first synchronous detection flag input from the comparison / peak detection unit and the second synchronous detection flag input from the maximum value detection unit. The one input to is selected and output as a synchronization detection flag.
本発明は、上記同期検出回路において、最大値検出部が、マッチトフィルタからの相関値と第２の閾値とを比較して同期検出を行うもので、第２の閾値が、第１の閾値より低いものである。
In the present invention, in the synchronous detection circuit, the maximum value detection unit performs synchronous detection by comparing the correlation value from the matched filter with the second threshold value, and the second threshold value is the first threshold value. It is lower.
本発明は、上記同期検出回路において、ピーク位置推定部が、トーン信号終了の位置を検出して、当該位置からトーン信号に続くプリアンブル信号の特定期間を相関値のピーク位置の範囲とするものである。
In the present invention, in the synchronous detection circuit, the peak position estimation unit detects the end position of the tone signal, and sets the specific period of the preamble signal following the tone signal from that position as the range of the peak position of the correlation value. is there.
本発明は、無線通信装置であって、上記同期検出回路を有するものである。また、本発明は、無線通信装置の受信側のディジタル信号処理回路であって、上記同期検出回路を有するものである。
The present invention is a wireless communication device having the above-mentioned synchronous detection circuit. Further, the present invention is a digital signal processing circuit on the receiving side of a wireless communication device, and has the above-mentioned synchronous detection circuit.
本発明によれば、拡散符号化変調方式における受信信号のフレーム同期を検出する同期検出回路であって、受信信号のフレーム内の既知のプリアンブル信号から相関を検出して相関値を出力するマッチトフィルタと、相関値と第１の閾値とを比較して同期検出を行い、第１の同期検出フラグを出力する比較・ピーク検出部と、平均化された遅延検波の結果からトーン信号の位置を検出して相関値のピーク位置の範囲を推定するピーク位置推定部と、推定されたピーク位置の範囲から相関値の最大値を検出して同期検出を行い、第２の同期フラグを出力する最大値検出部と、比較・ピーク検出部からの第１の同期検出フラグと最大値検出部からの第２の同期検出フラグのいずれかを選択する選択部とを有する同期検波回路としているので、低ＣＮＲの環境においても、拡散符号化変調方式のフレーム同期を確実に正しい位置で検出できる効果がある。
According to the present invention, it is a synchronization detection circuit that detects the frame synchronization of the received signal in the diffusion coding modulation method, and is a match that detects the correlation from the known preamble signal in the frame of the received signal and outputs the correlation value. The position of the tone signal is determined from the comparison / peak detection unit that compares the filter with the correlation value and the first threshold value to perform synchronous detection and outputs the first synchronous detection flag, and the averaged delayed detection result. The peak position estimation unit that detects and estimates the range of the peak position of the correlation value, and the maximum value that detects the maximum value of the correlation value from the estimated range of the peak position, performs synchronous detection, and outputs the second synchronization flag. Since it is a synchronous detection circuit having a value detection unit and a selection unit for selecting one of a first synchronous detection flag from the comparison / peak detection unit and a second synchronous detection flag from the maximum value detection unit, it is low. Even in the CNR environment, there is an effect that the frame synchronization of the diffusion coding modulation method can be reliably detected at the correct position.
本発明によれば、上記同期検出回路を有する無線通信装置としているので、低ＣＮＲの環境においても、拡散符号化変調方式のフレーム同期を確実に行うことができる効果がある。
According to the present invention, since the wireless communication device has the above-mentioned synchronization detection circuit, there is an effect that frame synchronization of the diffusion coding modulation method can be surely performed even in a low CNR environment.
本発明の実施の形態について図面を参照しながら説明する。
［実施の形態の概要］
本発明の実施の形態に係る同期検出回路（本同期検出回路）は、マッチトフィルタと、マッチトフィルタ出力と固定閾値との比較で同期検出を行う比較・ピーク検出部とを用いた同期検出に加えて、平均化された遅延検波の結果からトーン信号の位置を検出してマッチトフィルタ出力のピーク位置の範囲を推定するピーク位置推定部と、推定されたピーク位置の範囲からマッチトフィルタ出力の最大値を検出して同期検出を行う最大値検出部と、比較・ピーク検出部からの同期検出と最大値検出部からの同期検出とを選択する選択部を有するものであり、低ＣＮＲの環境においても、拡散符号化変調方式のフレーム同期を確実に正しい位置で検出できるものである。 Embodiments of the present invention will be described with reference to the drawings.
[Outline of Embodiment]
The synchronous detection circuit according to the embodiment of the present invention (the present synchronous detection circuit) is a synchronous detection using a matched filter and a comparison / peak detection unit that performs synchronous detection by comparing a matched filter output and a fixed threshold value. In addition, a peak position estimator that detects the position of the tone signal from the averaged delayed detection result and estimates the peak position range of the matched filter output, and a matched filter from the estimated peak position range. It has a maximum value detection unit that detects the maximum value of the output and performs synchronous detection, and a selection unit that selects synchronous detection from the comparison / peak detection unit and synchronous detection from the maximum value detection unit, and has a low CNR. Even in the above environment, the frame synchronization of the diffusion coding modulation method can be reliably detected at the correct position.
［実施の形態の概要］
本発明の実施の形態に係る同期検出回路（本同期検出回路）は、マッチトフィルタと、マッチトフィルタ出力と固定閾値との比較で同期検出を行う比較・ピーク検出部とを用いた同期検出に加えて、平均化された遅延検波の結果からトーン信号の位置を検出してマッチトフィルタ出力のピーク位置の範囲を推定するピーク位置推定部と、推定されたピーク位置の範囲からマッチトフィルタ出力の最大値を検出して同期検出を行う最大値検出部と、比較・ピーク検出部からの同期検出と最大値検出部からの同期検出とを選択する選択部を有するものであり、低ＣＮＲの環境においても、拡散符号化変調方式のフレーム同期を確実に正しい位置で検出できるものである。 Embodiments of the present invention will be described with reference to the drawings.
[Outline of Embodiment]
The synchronous detection circuit according to the embodiment of the present invention (the present synchronous detection circuit) is a synchronous detection using a matched filter and a comparison / peak detection unit that performs synchronous detection by comparing a matched filter output and a fixed threshold value. In addition, a peak position estimator that detects the position of the tone signal from the averaged delayed detection result and estimates the peak position range of the matched filter output, and a matched filter from the estimated peak position range. It has a maximum value detection unit that detects the maximum value of the output and performs synchronous detection, and a selection unit that selects synchronous detection from the comparison / peak detection unit and synchronous detection from the maximum value detection unit, and has a low CNR. Even in the above environment, the frame synchronization of the diffusion coding modulation method can be reliably detected at the correct position.
また、本発明の実施の形態に係る無線通信装置は、本同期検出回路を備えるものであり、低ＣＮＲの環境においても、拡散符号化変調方式のフレーム同期を確実に行うことができるものである。
Further, the wireless communication device according to the embodiment of the present invention includes the present synchronization detection circuit, and can reliably perform frame synchronization of the diffusion coding modulation method even in a low CNR environment. ..
［本フレーム信号：図１］
本同期検出回路を説明する前に、本発明の実施の形態に係るフレーム信号（本フレーム信号）について図１を参照しながら説明する。図１は、本フレーム信号を示す概略図である。
本フレーム信号は、図１に示すように、１フレームが従来のプリアンブル信号とデータ信号（実データ）の前段にトーン信号を追加して配置した構成となっている。このトーン信号が後述するように、マッチトフィルタのピーク位置を推定するのに用いられる。 [This frame signal: Fig. 1]
Before explaining the synchronous detection circuit, the frame signal (the present frame signal) according to the embodiment of the present invention will be described with reference to FIG. FIG. 1 is a schematic view showing the present frame signal.
As shown in FIG. 1, this frame signal has a configuration in which one frame is arranged by adding a tone signal in front of a conventional preamble signal and a data signal (actual data). This tone signal is used to estimate the peak position of the matched filter, as described below.
本同期検出回路を説明する前に、本発明の実施の形態に係るフレーム信号（本フレーム信号）について図１を参照しながら説明する。図１は、本フレーム信号を示す概略図である。
本フレーム信号は、図１に示すように、１フレームが従来のプリアンブル信号とデータ信号（実データ）の前段にトーン信号を追加して配置した構成となっている。このトーン信号が後述するように、マッチトフィルタのピーク位置を推定するのに用いられる。 [This frame signal: Fig. 1]
Before explaining the synchronous detection circuit, the frame signal (the present frame signal) according to the embodiment of the present invention will be described with reference to FIG. FIG. 1 is a schematic view showing the present frame signal.
As shown in FIG. 1, this frame signal has a configuration in which one frame is arranged by adding a tone signal in front of a conventional preamble signal and a data signal (actual data). This tone signal is used to estimate the peak position of the matched filter, as described below.
［本同期検出回路：図２］
次に、本同期検出回路について図２を参照しながら説明する。図２は、本同期検出回路の構成ブロック図である。
本同期検出回路は、図２に示すように、マッチトフィルタ（ＭＦ）８と、比較・ピーク検出部９と、最大値検出部１０と、遅延検波平均化部１１と、ピーク位置推定部１２と、選択部１３とを基本的に有している。 [This synchronous detection circuit: Fig. 2]
Next, this synchronous detection circuit will be described with reference to FIG. FIG. 2 is a block diagram of the configuration of the synchronous detection circuit.
As shown in FIG. 2, this synchronous detection circuit includes a matched filter (MF) 8, a comparison /peak detection unit 9, a maximum value detection unit 10, a delay detection averaging unit 11, and a peak position estimation unit 12. And a selection unit 13 are basically provided.
次に、本同期検出回路について図２を参照しながら説明する。図２は、本同期検出回路の構成ブロック図である。
本同期検出回路は、図２に示すように、マッチトフィルタ（ＭＦ）８と、比較・ピーク検出部９と、最大値検出部１０と、遅延検波平均化部１１と、ピーク位置推定部１２と、選択部１３とを基本的に有している。 [This synchronous detection circuit: Fig. 2]
Next, this synchronous detection circuit will be described with reference to FIG. FIG. 2 is a block diagram of the configuration of the synchronous detection circuit.
As shown in FIG. 2, this synchronous detection circuit includes a matched filter (MF) 8, a comparison /
本同期検出回路の各部を説明する。
［ＭＦ８］
マッチトフィルタ（ＭＦ）８は、従来と同様で、ＡＦＣ５からの自動周波数制御された受信信号の既知のプリアンブル信号から相関値（ＭＦ出力）を出力する。 Each part of this synchronous detection circuit will be described.
[MF8]
The matched filter (MF) 8 outputs a correlation value (MF output) from a known preamble signal of an automatic frequency-controlled reception signal from the AFC 5, as in the conventional case.
［ＭＦ８］
マッチトフィルタ（ＭＦ）８は、従来と同様で、ＡＦＣ５からの自動周波数制御された受信信号の既知のプリアンブル信号から相関値（ＭＦ出力）を出力する。 Each part of this synchronous detection circuit will be described.
[MF8]
The matched filter (MF) 8 outputs a correlation value (MF output) from a known preamble signal of an automatic frequency-controlled reception signal from the AFC 5, as in the conventional case.
［比較・ピーク検出部９］
比較・ピーク検出部９は、従来と同様で、ＭＦ８からの相関値を入力し、固定の同期閾値（請求項における第１の閾値）と比較して、同期閾値を超えていれば、相関ピークとして同期検出フラグを選択部１３に出力する。比較・ピーク検出部９から出力されるフラグを「同期検出フラグＡ」とする。 [Comparison / Peak Detection Unit 9]
The comparison /peak detection unit 9 inputs the correlation value from the MF8 as in the conventional case, compares it with the fixed synchronization threshold value (first threshold value in the claims), and if it exceeds the synchronization threshold value, the correlation peak. The synchronization detection flag is output to the selection unit 13. The flag output from the comparison / peak detection unit 9 is referred to as "synchronous detection flag A".
比較・ピーク検出部９は、従来と同様で、ＭＦ８からの相関値を入力し、固定の同期閾値（請求項における第１の閾値）と比較して、同期閾値を超えていれば、相関ピークとして同期検出フラグを選択部１３に出力する。比較・ピーク検出部９から出力されるフラグを「同期検出フラグＡ」とする。 [Comparison / Peak Detection Unit 9]
The comparison /
［遅延検波平均化部１１］
遅延検波平均化部１１は、ＡＦＣ５からの出力を入力し、本トーン信号の遅延検波出力（平均化された遅延検波の結果）と平均電力をピーク位置推定部１２に出力する。遅延検波平均化部１１の具体的な構成は後述する。 [Delayed detection averaging unit 11]
The delaydetection averaging unit 11 inputs the output from the AFC 5, and outputs the delay detection output (result of the averaged delay detection) and the average power of this tone signal to the peak position estimation unit 12. The specific configuration of the delayed detection averaging unit 11 will be described later.
遅延検波平均化部１１は、ＡＦＣ５からの出力を入力し、本トーン信号の遅延検波出力（平均化された遅延検波の結果）と平均電力をピーク位置推定部１２に出力する。遅延検波平均化部１１の具体的な構成は後述する。 [Delayed detection averaging unit 11]
The delay
［ピーク位置推定部１２］
ピーク位置推定部１２は、本トーン信号の遅延検波出力と平均電力から本トーン信号の終了を検出し、それを基にＭＦピーク位置がある範囲（期間）を推定して最大値検出部１０に出力する。この範囲（期間）を「ＭＦピーク位置推定期間」と呼ぶ。
尚、ピーク位置推定部１２の具体的な構成は後述する。 [Peak position estimation unit 12]
The peakposition estimation unit 12 detects the end of the tone signal from the delayed detection output and the average power of the tone signal, estimates the range (period) of the MF peak position based on the delay detection output and the average power, and causes the maximum value detection unit 10 to estimate the range (period). Output. This range (period) is called the "MF peak position estimation period".
The specific configuration of the peakposition estimation unit 12 will be described later.
ピーク位置推定部１２は、本トーン信号の遅延検波出力と平均電力から本トーン信号の終了を検出し、それを基にＭＦピーク位置がある範囲（期間）を推定して最大値検出部１０に出力する。この範囲（期間）を「ＭＦピーク位置推定期間」と呼ぶ。
尚、ピーク位置推定部１２の具体的な構成は後述する。 [Peak position estimation unit 12]
The peak
The specific configuration of the peak
［最大値検出部１０］
最大値検出部１０は、ＭＦ８からのＭＦ出力を入力し、ピーク位置推定部１２からのＭＦピーク位置推定期間においてＭＦピークの最大値を検出し、同期検出フラグを選択部１３に出力する。最大値検出部１０から出力されるフラグを「同期検出フラグＢ」とする。 [Maximum value detection unit 10]
The maximumvalue detection unit 10 inputs the MF output from the MF 8, detects the maximum value of the MF peak in the MF peak position estimation period from the peak position estimation unit 12, and outputs the synchronization detection flag to the selection unit 13. The flag output from the maximum value detection unit 10 is referred to as "synchronous detection flag B".
最大値検出部１０は、ＭＦ８からのＭＦ出力を入力し、ピーク位置推定部１２からのＭＦピーク位置推定期間においてＭＦピークの最大値を検出し、同期検出フラグを選択部１３に出力する。最大値検出部１０から出力されるフラグを「同期検出フラグＢ」とする。 [Maximum value detection unit 10]
The maximum
具体的には、最大値検出部１０では、ピーク位置推定部１２からのＭＦピーク位置推定期間において、ＭＦピークの値をレジスタ及び比較器等を用いて最大値を検索し、ＭＦピーク位置推定期間終了時点でのＭＦピーク最大値を検出した位置をＭＦピーク位置としてデータ復調開始位置を推定する。
Specifically, the maximum value detection unit 10 searches for the maximum value of the MF peak value using a register, a comparator, or the like in the MF peak position estimation period from the peak position estimation unit 12, and the MF peak position estimation period. The data demodulation start position is estimated with the position where the maximum MF peak value at the end time is detected as the MF peak position.
更に、具体的には、ピーク位置推定部１２からトーン信号の終了を検出する信号が最大値検出部１０に入力されると、そのトーン信号の終了から特定期間（ＭＦピーク位置推定期間）において、トーン信号終了直後のプリアンブル信号のＭＦ出力の最大値（ピーク）を検出し、そのピーク位置についての同期検出フラグＢを選択部１３に出力する。ピーク位置の検出は、ＭＦピーク位置推定期間内における最初のピークを最大ピークとしてもよい。
Further, specifically, when a signal for detecting the end of the tone signal from the peak position estimation unit 12 is input to the maximum value detection unit 10, in a specific period (MF peak position estimation period) from the end of the tone signal. The maximum value (peak) of the MF output of the preamble signal immediately after the end of the tone signal is detected, and the synchronization detection flag B for the peak position is output to the selection unit 13. For the detection of the peak position, the first peak in the MF peak position estimation period may be set as the maximum peak.
［選択部１３］
選択部１３は、比較・ピーク検出部９からの同期検出フラグＡと最大値検出部１０からの同期検出フラグＢを入力し、いずれかを選択して同期検出フラグとして出力する。
選択部１３での選択の基準は、先に入力されたフラグを同期検出フラグとして選択している。 [Selection unit 13]
Theselection unit 13 inputs the synchronization detection flag A from the comparison / peak detection unit 9 and the synchronization detection flag B from the maximum value detection unit 10, selects one of them, and outputs the synchronization detection flag.
As the selection criterion in theselection unit 13, the previously input flag is selected as the synchronization detection flag.
選択部１３は、比較・ピーク検出部９からの同期検出フラグＡと最大値検出部１０からの同期検出フラグＢを入力し、いずれかを選択して同期検出フラグとして出力する。
選択部１３での選択の基準は、先に入力されたフラグを同期検出フラグとして選択している。 [Selection unit 13]
The
As the selection criterion in the
［遅延検波平均化部１１：図３］
次に、遅延検波平均化部１１について図３を参照しながら具体的に説明する。図３は、遅延検波平均化部の構成ブロック図である。
遅延検波平均化部１１は、図３に示すように、ダウンサンプル部１１１と、複数の遅延検波部１１２と、電力計算部１１３と、複数の位相回転部１１４と、加算器１１５と、平均化処理部１１６と、平均化処理部１１７とを有している。 [Delayed detection averaging unit 11: FIG. 3]
Next, the delayeddetection averaging unit 11 will be specifically described with reference to FIG. FIG. 3 is a block diagram of a delayed detection averaging unit.
As shown in FIG. 3, the delaydetection averaging unit 11 averages the downsampling unit 111, a plurality of delay detection units 112, a power calculation unit 113, a plurality of phase rotation units 114, and an adder 115. It has a processing unit 116 and an averaging processing unit 117.
次に、遅延検波平均化部１１について図３を参照しながら具体的に説明する。図３は、遅延検波平均化部の構成ブロック図である。
遅延検波平均化部１１は、図３に示すように、ダウンサンプル部１１１と、複数の遅延検波部１１２と、電力計算部１１３と、複数の位相回転部１１４と、加算器１１５と、平均化処理部１１６と、平均化処理部１１７とを有している。 [Delayed detection averaging unit 11: FIG. 3]
Next, the delayed
As shown in FIG. 3, the delay
ダウンサンプル部１１１は、ＡＦＣ５からの出力（ＡＦＣ出力）を入力し、ダウンサンプルして複数の遅延検波部１１２と電力計算部１１３に出力する。
複数の遅延検波部１１２は、１シンボル遅延検波部１１２-1、２シンボル遅延検波部１１２-2、３シンボル遅延検波部１１２-3、４シンボル遅延検波部１１２-4、…、６４シンボル遅延検波部１１２-64とから構成され、各シンボル数の遅延検波を行って、奇数シンボル遅延検波部ではＱ相のみを出力し、偶数シンボル遅延検波部ではＩ相のみを出力する。 Thedownsampling unit 111 inputs the output from the AFC 5 (AFC output), downsamples and outputs the output to the plurality of delay detection units 112 and the power calculation unit 113.
The plurality of delay detection units 112 include 1 symbol delay detection unit 112-1, 2 symbol delay detection unit 112-2, 3 symbol delay detection unit 112-3, 4 symbol delay detection unit 112-4, ..., 64 symbol delay detection. It is composed of units 112-64, performs delayed detection for each number of symbols, outputs only the Q phase in the odd symbol delayed detection unit, and outputs only the I phase in the even symbol delayed detection unit.
複数の遅延検波部１１２は、１シンボル遅延検波部１１２-1、２シンボル遅延検波部１１２-2、３シンボル遅延検波部１１２-3、４シンボル遅延検波部１１２-4、…、６４シンボル遅延検波部１１２-64とから構成され、各シンボル数の遅延検波を行って、奇数シンボル遅延検波部ではＱ相のみを出力し、偶数シンボル遅延検波部ではＩ相のみを出力する。 The
The plurality of delay detection units 112 include 1 symbol delay detection unit 112-1, 2 symbol delay detection unit 112-2, 3 symbol delay detection unit 112-3, 4 symbol delay detection unit 112-4, ..., 64 symbol delay detection. It is composed of units 112-64, performs delayed detection for each number of symbols, outputs only the Q phase in the odd symbol delayed detection unit, and outputs only the I phase in the even symbol delayed detection unit.
電力計算部１１３は、ダウンサンプル部１１１からの出力について電力を計算し、電力値を平均化処理部１１７に出力する。
複数の位相回転部１１４は、２シンボル遅延検波部１１２-2の後段に－π／２位相回転部１１４-2、３シンボル遅延検波部１１２-3の後段に－２π／２位相回転部１１４-3、４シンボル遅延検波部１１２-4の後段に－３π／２位相回転部１１４-4、…、６４シンボル遅延検波部１１２-64の後段に－６３π／２位相回転部１１４-64が設けられた構成となっており、各位相を回転して、結果としてはＱ相のみを出力する。 Thepower calculation unit 113 calculates the power for the output from the downsampling unit 111, and outputs the power value to the averaging processing unit 117.
The plurality of phase rotation units 114 are -π / 2 phase rotation unit 114-2 after the 2-symbol delay detection unit 112-2 and -2π / 2 phase rotation unit 114- after the 3-symbol delay detection unit 112-3. A -3π / 2 phase rotation unit 114-4, ..., A 64 π / 2 phase rotation unit 114-64 is provided after the 64 symbol delay detection unit 112-64. As a result, only the Q phase is output as a result of rotating each phase.
複数の位相回転部１１４は、２シンボル遅延検波部１１２-2の後段に－π／２位相回転部１１４-2、３シンボル遅延検波部１１２-3の後段に－２π／２位相回転部１１４-3、４シンボル遅延検波部１１２-4の後段に－３π／２位相回転部１１４-4、…、６４シンボル遅延検波部１１２-64の後段に－６３π／２位相回転部１１４-64が設けられた構成となっており、各位相を回転して、結果としてはＱ相のみを出力する。 The
The plurality of phase rotation units 114 are -π / 2 phase rotation unit 114-2 after the 2-symbol delay detection unit 112-2 and -2π / 2 phase rotation unit 114- after the 3-symbol delay detection unit 112-3. A -3π / 2 phase rotation unit 114-4, ..., A 64 π / 2 phase rotation unit 114-64 is provided after the 64 symbol delay detection unit 112-64. As a result, only the Q phase is output as a result of rotating each phase.
加算器１１５は、１シンボル遅延検波部１１２-1、－π／２位相回転部１１４-2、－２π／２位相回転部１１４-3、－３π／２位相回転部１１４-4、…、－６３π／２位相回転部１１４-64からのＱ相のみの出力を入力して加算（合計）し、平均化処理部１１６に出力する。
The adder 115 includes a 1-symbol delay detection unit 112-1, −π / 2 phase rotation unit 114-2, -2π / 2 phase rotation unit 114-3, -3π / 2 phase rotation unit 114-4, ...,-. The output of only the Q phase from the 63π / 2 phase rotating unit 114-64 is input, added (totaled), and output to the averaging processing unit 116.
平均化処理部１１６は、加算器１１５からの出力の平均化処理を行い、平均化処理の結果を出力する。この出力を「遅延検波出力」と呼ぶ。
平均化処理部１１７は、電力計算部１１３からの出力の平均化処理を行い、平均電力を出力する。 The averagingprocessing unit 116 performs averaging processing of the output from the adder 115, and outputs the result of the averaging processing. This output is called "delayed detection output".
The averagingprocessing unit 117 performs averaging processing of the output from the power calculation unit 113, and outputs the average power.
平均化処理部１１７は、電力計算部１１３からの出力の平均化処理を行い、平均電力を出力する。 The averaging
The averaging
［遅延検波出力：図４，５］
次に、平均化処理部１１６からの遅延検波出力について図４，５を参照しながら説明する。図４は、ＣＮＲ＝４０ｄＢの時の遅延検波出力を示す図であり、図５は、ＣＮＲ＝－１０ｄＢの時の遅延検波出力を示す図である。各図は、２段の波形を示しているが、上段が遅延検波出力の波形で、下段が遅延検波出力の移動平均を示している。 [Delayed detection output: Figures 4 and 5]
Next, the delayed detection output from the averagingprocessing unit 116 will be described with reference to FIGS. 4 and 5. FIG. 4 is a diagram showing a delayed detection output when CNR = 40 dB, and FIG. 5 is a diagram showing a delayed detection output when CNR = −10 dB. Each figure shows a two-stage waveform, the upper row shows the waveform of the delayed detection output, and the lower row shows the moving average of the delayed detection output.
次に、平均化処理部１１６からの遅延検波出力について図４，５を参照しながら説明する。図４は、ＣＮＲ＝４０ｄＢの時の遅延検波出力を示す図であり、図５は、ＣＮＲ＝－１０ｄＢの時の遅延検波出力を示す図である。各図は、２段の波形を示しているが、上段が遅延検波出力の波形で、下段が遅延検波出力の移動平均を示している。 [Delayed detection output: Figures 4 and 5]
Next, the delayed detection output from the averaging
図４，５で、トーン信号部分は、枠で囲んで示している。
図４は、ＣＮＲが良好であるので、トーン信号を明確に識別できる。一方、図５では、ノイズの影響を受けているものの、ＣＮＲ＝－１０ｄＢの環境であっても、トーン信号を識別できるものである。
本同期検出回路では、このトーン信号の識別可能な特徴を利用して、トーン信号に続くプリアンブル信号の特定期間をＭＦピーク位置推定期間として同期検出を行い、低ＣＮＲ環境でも同期確立できるよう工夫したものである。 In FIGS. 4 and 5, the tone signal portion is surrounded by a frame.
In FIG. 4, since the CNR is good, the tone signal can be clearly identified. On the other hand, in FIG. 5, although it is affected by noise, the tone signal can be identified even in an environment of CNR = −10 dB.
In this synchronous detection circuit, using the distinguishable feature of this tone signal, synchronous detection is performed with the specific period of the preamble signal following the tone signal as the MF peak position estimation period, and synchronization can be established even in a low CNR environment. It is a thing.
図４は、ＣＮＲが良好であるので、トーン信号を明確に識別できる。一方、図５では、ノイズの影響を受けているものの、ＣＮＲ＝－１０ｄＢの環境であっても、トーン信号を識別できるものである。
本同期検出回路では、このトーン信号の識別可能な特徴を利用して、トーン信号に続くプリアンブル信号の特定期間をＭＦピーク位置推定期間として同期検出を行い、低ＣＮＲ環境でも同期確立できるよう工夫したものである。 In FIGS. 4 and 5, the tone signal portion is surrounded by a frame.
In FIG. 4, since the CNR is good, the tone signal can be clearly identified. On the other hand, in FIG. 5, although it is affected by noise, the tone signal can be identified even in an environment of CNR = −10 dB.
In this synchronous detection circuit, using the distinguishable feature of this tone signal, synchronous detection is performed with the specific period of the preamble signal following the tone signal as the MF peak position estimation period, and synchronization can be established even in a low CNR environment. It is a thing.
［ピーク位置推定部１２：図６］
次に、ピーク位置推定部について図６を参照しながら具体的に説明する。図６は、ピーク位置推定部の構成ブロック図である。
ピーク位置推定部１２は、図６に示すように、比較器１２１、乗算器１２２、セレクタ１２３、加算器１２４、累積カウンタ（Register）１２５、比較器１２６、反転器（Inverter）１２７、遅延器（Ｚ-1）１２８、論理積回路（ＡＮＤ）１２９を備えている。 [Peak position estimation unit 12: FIG. 6]
Next, the peak position estimation unit will be specifically described with reference to FIG. FIG. 6 is a block diagram of the peak position estimation unit.
As shown in FIG. 6, the peakposition estimation unit 12 includes a comparator 121, a multiplier 122, a selector 123, an adder 124, a cumulative counter (Register) 125, a comparator 126, an inverter 127, and a delayer (a delay device). It is equipped with Z -1 ) 128 and a AND circuit (AND) 129.
次に、ピーク位置推定部について図６を参照しながら具体的に説明する。図６は、ピーク位置推定部の構成ブロック図である。
ピーク位置推定部１２は、図６に示すように、比較器１２１、乗算器１２２、セレクタ１２３、加算器１２４、累積カウンタ（Register）１２５、比較器１２６、反転器（Inverter）１２７、遅延器（Ｚ-1）１２８、論理積回路（ＡＮＤ）１２９を備えている。 [Peak position estimation unit 12: FIG. 6]
Next, the peak position estimation unit will be specifically described with reference to FIG. FIG. 6 is a block diagram of the peak position estimation unit.
As shown in FIG. 6, the peak
乗算器１２２は、遅延検波平均化部１１の平均化処理部１１７からの平均電力を入力し、１／４０を乗算して比較器１２１に乗算結果の閾値Ａを出力する。
比較器１２１は、遅延検波平均化部１１の平均化処理部１１６からの遅延検波出力と乗算器１２２からの閾値Ａを入力し、両者を比較し、閾値Ａを遅延検波出力が超えた場合に「１」を、超えない場合に「０」をセレクタ１２３に出力する。 Themultiplier 122 inputs the average power from the averaging processing unit 117 of the delay detection averaging unit 11, multiplies it by 1/40, and outputs the threshold value A of the multiplication result to the comparator 121.
The comparator 121 inputs the delayed detection output from the averagingprocessing unit 116 of the delayed detection averaging unit 11 and the threshold value A from the multiplier 122, compares the two, and when the delayed detection output exceeds the threshold value A. If "1" is not exceeded, "0" is output to the selector 123.
比較器１２１は、遅延検波平均化部１１の平均化処理部１１６からの遅延検波出力と乗算器１２２からの閾値Ａを入力し、両者を比較し、閾値Ａを遅延検波出力が超えた場合に「１」を、超えない場合に「０」をセレクタ１２３に出力する。 The
The comparator 121 inputs the delayed detection output from the averaging
ここで、平均電力の１／４０の値を乗算しているのは、ＣＮＲ＝－１０ｄＢ程度の信号を確実に抽出するために、余裕をもって－１６ｄＢ程度まで検出できるようにしたものである。平均電力（相関出力の平均）を１に正規化しており、－１６ｄＢの場合は、１／４０となる。
Here, the value of 1/40 of the average power is multiplied so that it can be detected up to about -16 dB with a margin in order to reliably extract a signal of about CNR = -10 dB. The average power (average of the correlation output) is normalized to 1, and in the case of -16 dB, it becomes 1/40.
セレクタ１２３は、入力が「１」の場合（遅延検波出力が閾値Ａを超えた場合）、外部からの「１」を選択して加算器１２４に出力し、入力が「０」の場合（遅延検波出力が閾値Ａを超えない場合）、外部からの「－０．５」を選択して加算器１２４に出力する。
平均電力の１／４０の乗算やセレクタ１２３から出力される「１」又は「－０．５」といった値はあくまで一例であり、環境によって最適な値を使用する。 When the input is "1" (delay detection output exceeds the threshold value A), theselector 123 selects "1" from the outside and outputs it to the adder 124, and when the input is "0" (delay). (When the detection output does not exceed the threshold value A), "-0.5" from the outside is selected and output to the adder 124.
The multiplication of 1/40 of the average power and the value such as "1" or "-0.5" output from theselector 123 are merely examples, and the optimum value is used depending on the environment.
平均電力の１／４０の乗算やセレクタ１２３から出力される「１」又は「－０．５」といった値はあくまで一例であり、環境によって最適な値を使用する。 When the input is "1" (delay detection output exceeds the threshold value A), the
The multiplication of 1/40 of the average power and the value such as "1" or "-0.5" output from the
加算器１２４は、セレクタ１２３からの「１」又は「－０．５」の出力を入力し、累積カウンタ１２５からの累積カウンタ値と加算し、累積カウンタ１２５に出力する。
累積カウンタ（Register）１２５は、加算器１２４からの加算結果を入力し、内部に累積カウント値として記憶して加算器１２４と比較器１２６に出力する。 Theadder 124 inputs the output of "1" or "-0.5" from the selector 123, adds it to the cumulative counter value from the cumulative counter 125, and outputs it to the cumulative counter 125.
The cumulative counter (Register) 125 inputs the addition result from theadder 124, stores it internally as a cumulative count value, and outputs it to the adder 124 and the comparator 126.
累積カウンタ（Register）１２５は、加算器１２４からの加算結果を入力し、内部に累積カウント値として記憶して加算器１２４と比較器１２６に出力する。 The
The cumulative counter (Register) 125 inputs the addition result from the
比較器１２６は、累積カウンタ１２５からのカウント値と固定値の閾値Ｂを比較し、カウント値が閾値Ｂを超えると「１」を反転器１２７と遅延器１２８に出力し、超えない場合は「０」を出力する。
ここで、閾値Ｂは、トーン信号のサンプル長「７６８」の１／２の値を設定しており、「３８４」である。 Thecomparator 126 compares the count value from the cumulative counter 125 with the fixed value threshold value B, outputs "1" to the reversing device 127 and the delay device 128 when the count value exceeds the threshold value B, and "1" when the count value does not exceed the threshold value B. 0 ”is output.
Here, the threshold value B is set to a value that is 1/2 of the sample length "768" of the tone signal, and is "384".
ここで、閾値Ｂは、トーン信号のサンプル長「７６８」の１／２の値を設定しており、「３８４」である。 The
Here, the threshold value B is set to a value that is 1/2 of the sample length "768" of the tone signal, and is "384".
反転器（Inverter）１２７は、比較器１２６からの出力「１」又は「０」を入力して反転させ「０」又は「１」をＡＮＤ１２９に出力する。
遅延器（Ｚ-1）１２８は、比較器１２６からの出力「１」又は「０」を入力して１サンプルタイミングを遅延させてＡＮＤ１２９に出力する。Inverter 127 inputs the output "1" or "0" from the comparator 126, inverts it, and outputs "0" or "1" to AND129.
The delay device (Z -1 ) 128 inputs the output “1” or “0” from thecomparator 126, delays one sample timing, and outputs the output to AND 129.
遅延器（Ｚ-1）１２８は、比較器１２６からの出力「１」又は「０」を入力して１サンプルタイミングを遅延させてＡＮＤ１２９に出力する。
The delay device (Z -1 ) 128 inputs the output “1” or “0” from the
論理積回路（ＡＮＤ）１２９は、反転器１２７と遅延器１２８からの出力を入力し、論理積を演算して出力を行う。
具体的には、比較器１２６からの出力が「０」（閾値Ｂをカウント値が超えていない場合）であれば、反転器１２７からの出力は反転されて「１」となり、遅延器１２８からの出力は「０」（以前に入力を「０」とする）となるので、論理積は「０」となる。 The logical product circuit (AND) 129 inputs the outputs from theinverting device 127 and the delay device 128, calculates the logical product, and outputs the output.
Specifically, if the output from thecomparator 126 is "0" (when the count value does not exceed the threshold value B), the output from the reversing device 127 is inverted to become "1", and the delay device 128 Since the output of is "0" (previously the input was "0"), the logical product is "0".
具体的には、比較器１２６からの出力が「０」（閾値Ｂをカウント値が超えていない場合）であれば、反転器１２７からの出力は反転されて「１」となり、遅延器１２８からの出力は「０」（以前に入力を「０」とする）となるので、論理積は「０」となる。 The logical product circuit (AND) 129 inputs the outputs from the
Specifically, if the output from the
また、比較器１２６からの出力が「１」（閾値Ｂをカウント値が超えた場合）であれば、反転器１２７からの出力は反転されて「０」となり、遅延器１２８からの出力は「０」（以前に入力を「０」とする）となるので、論理積は「０」となる。
その後に、比較器１２６からの出力が「０」（閾値Ｂをカウント値が下回った場合）であれば、反転器１２７からの出力は反転されて「１」となり、遅延器１２８からの出力は「１」（以前に入力が「１」である）となるので、初めて論理積は「１」となる。 If the output from thecomparator 126 is "1" (when the count value exceeds the threshold value B), the output from the inversion device 127 is inverted to "0", and the output from the delay device 128 is "0". Since it becomes "0" (previously the input is "0"), the logical product becomes "0".
After that, if the output from thecomparator 126 is "0" (when the count value falls below the threshold B), the output from the reversing device 127 is inverted to become "1", and the output from the delay device 128 is Since it becomes "1" (previously the input was "1"), the logical product becomes "1" for the first time.
その後に、比較器１２６からの出力が「０」（閾値Ｂをカウント値が下回った場合）であれば、反転器１２７からの出力は反転されて「１」となり、遅延器１２８からの出力は「１」（以前に入力が「１」である）となるので、初めて論理積は「１」となる。 If the output from the
After that, if the output from the
つまり、ＡＮＤ１２９からの出力が「１」となるのは、累積カウンタ１２５からのカウント値が一旦閾値Ｂを超え、その後閾値Ｂを下回った状態になったときである。これは、トーン信号の終了を検出したものである。このトーン信号の終了を検出するピーク位置推定部１２での具体的な動作については以下説明する。
That is, the output from AND129 becomes "1" when the count value from the cumulative counter 125 once exceeds the threshold value B and then falls below the threshold value B. This is the detection of the end of the tone signal. The specific operation of the peak position estimation unit 12 for detecting the end of the tone signal will be described below.
［トーン信号の終了を検出する動作：図７］
次に、本同期検出回路におけるピーク位置推定部１２でのピーク位置検出の動作について図７を参照しながら説明する。図７は、トーン信号検出の説明図である。
図７では、上段に、ピーク位置推定部１２の比較器１２１に入力される遅延検波出力の波形を示しており、乗算器１２２からの閾値Ａが破線で示されている。また、中段に、比較器１２１からの出力が「０」の場合は、「遅延検波出力量子化」（量子化出力）として「－」の帯で、出力が「１」の場合は、量子化出力として「＋」の帯で示されている。更に、下段に、累積カウンタ１２５からの出力と閾値Ｂが示されている。尚、累積カウンタ１２５からの出力は、カウント値であるので、実際は細かい階段状になるが、それを直線で簡略化している。 [Operation for detecting the end of the tone signal: FIG. 7]
Next, the operation of peak position detection by the peakposition estimation unit 12 in this synchronous detection circuit will be described with reference to FIG. 7. FIG. 7 is an explanatory diagram of tone signal detection.
In FIG. 7, the waveform of the delayed detection output input to the comparator 121 of the peakposition estimation unit 12 is shown in the upper part, and the threshold value A from the multiplier 122 is shown by a broken line. In the middle stage, when the output from the comparator 121 is "0", the "delayed detection output quantization" (quantization output) is in the "-" band, and when the output is "1", it is quantized. The output is indicated by a "+" band. Further, the output from the cumulative counter 125 and the threshold value B are shown in the lower row. Since the output from the cumulative counter 125 is a count value, it actually has a fine stepped shape, but it is simplified by a straight line.
次に、本同期検出回路におけるピーク位置推定部１２でのピーク位置検出の動作について図７を参照しながら説明する。図７は、トーン信号検出の説明図である。
図７では、上段に、ピーク位置推定部１２の比較器１２１に入力される遅延検波出力の波形を示しており、乗算器１２２からの閾値Ａが破線で示されている。また、中段に、比較器１２１からの出力が「０」の場合は、「遅延検波出力量子化」（量子化出力）として「－」の帯で、出力が「１」の場合は、量子化出力として「＋」の帯で示されている。更に、下段に、累積カウンタ１２５からの出力と閾値Ｂが示されている。尚、累積カウンタ１２５からの出力は、カウント値であるので、実際は細かい階段状になるが、それを直線で簡略化している。 [Operation for detecting the end of the tone signal: FIG. 7]
Next, the operation of peak position detection by the peak
In FIG. 7, the waveform of the delayed detection output input to the comparator 121 of the peak
図７に示すように、本同期検出回路のピーク位置推定部１２では、そのトーン信号の終了を検出しようとするものである。
具体的には、トーン信号の入力前は、遅延検波出力が閾値Ａを超えないため、比較器１２１からの量子化出力は「－」であり、累積カウンタ１２５からの出力は「０」のまま推移する。 As shown in FIG. 7, the peakposition estimation unit 12 of the synchronous detection circuit attempts to detect the end of the tone signal.
Specifically, before the input of the tone signal, the delayed detection output does not exceed the threshold value A, so the quantization output from the comparator 121 is "-" and the output from thecumulative counter 125 remains "0". Transition to.
具体的には、トーン信号の入力前は、遅延検波出力が閾値Ａを超えないため、比較器１２１からの量子化出力は「－」であり、累積カウンタ１２５からの出力は「０」のまま推移する。 As shown in FIG. 7, the peak
Specifically, before the input of the tone signal, the delayed detection output does not exceed the threshold value A, so the quantization output from the comparator 121 is "-" and the output from the
遅延検波出力が閾値Ａを超えると、量子化出力が「＋」になり、累積カウンタ１２５からの出力が累積加算されて増加する。
また、トーン信号において、閾値Ａを超えない場合も発生するので、量子化出力が「－」となり、累積カウンタ１２５からの出力が減少する。 When the delayed detection output exceeds the threshold value A, the quantized output becomes “+”, and the output from thecumulative counter 125 is cumulatively added and increased.
Further, since the tone signal does not exceed the threshold value A, the quantization output becomes “−” and the output from thecumulative counter 125 decreases.
また、トーン信号において、閾値Ａを超えない場合も発生するので、量子化出力が「－」となり、累積カウンタ１２５からの出力が減少する。 When the delayed detection output exceeds the threshold value A, the quantized output becomes “+”, and the output from the
Further, since the tone signal does not exceed the threshold value A, the quantization output becomes “−” and the output from the
累積カウンタ１２５からの出力の増減を繰り返しながら、トーン信号が特定期間発生していれば、累積カウンタ１２５からの出力が閾値Ｂを超えるようになり、その後、トーン信号が終了すると、遅延検波出力が閾値Ａを超えなくなり、量子化出力が「－」となり、累積カウンタ１２５からの出力が減少して閾値Ｂを下回るとＡＮＤ１２９が論理積「１」を出力するので、累積カウンタ１２５からの出力が閾値Ｂを下回ったタイミングを検出することができる。
If the tone signal is generated for a specific period while repeatedly increasing and decreasing the output from the cumulative counter 125, the output from the cumulative counter 125 will exceed the threshold value B, and then when the tone signal ends, the delayed detection output will be output. When the threshold value A is not exceeded, the quantization output becomes “-”, the output from the cumulative counter 125 decreases and falls below the threshold value B, AND129 outputs the logical product “1”, so that the output from the cumulative counter 125 is the threshold value. The timing below B can be detected.
上記のように、トーン信号の終了をピーク位置推定部１２が検出すると、その後にはフレーム内のプリアンブル信号が続くことになるので、トーン信号の終了から特定期間をＭＦピーク位置の推定期間として最大値検出部１０に出力する。
最大値検出部１０では、その推定期間でＭＦ出力の最大値を検出して、そのタイミングを同期検出フラグＢで選択部１３に出力する。 As described above, when the peakposition estimation unit 12 detects the end of the tone signal, the preamble signal in the frame continues after that, so that a specific period from the end of the tone signal is the maximum estimation period of the MF peak position. Output to the value detection unit 10.
The maximumvalue detection unit 10 detects the maximum value of the MF output during the estimation period, and outputs the timing to the selection unit 13 with the synchronization detection flag B.
最大値検出部１０では、その推定期間でＭＦ出力の最大値を検出して、そのタイミングを同期検出フラグＢで選択部１３に出力する。 As described above, when the peak
The maximum
選択部１３では、比較・ピーク検出部９からの同期検出フラグＡと最大値検出部１０からの同期検出フラグＢのいずれかを選択する。例えば、選択部１３に先に入力されたフラグを同期検出フラグとして出力する。
The selection unit 13 selects either the synchronization detection flag A from the comparison / peak detection unit 9 or the synchronization detection flag B from the maximum value detection unit 10. For example, the flag previously input to the selection unit 13 is output as a synchronization detection flag.
このようにして、本同期検出回路では、ＭＦ８と比較・ピーク検出部９を用いた従来の同期検出に対して、ＭＦ８、遅延検波平均化部１１、ピーク位置推定部１２、最大値検出部１０を用いたトーン信号による同期検出を追加したものであり、低ＣＮＲの環境で従来の同期検出が困難な場合に、トーン信号による同期検出が有効に補助するものとなるものである。
In this way, in this synchronous detection circuit, the MF8, the delayed detection averaging unit 11, the peak position estimation unit 12, and the maximum value detection unit 10 are compared with the conventional synchronous detection using the comparison / peak detection unit 9 with the MF8. Synchronous detection by tone signal using the above is added, and when conventional synchronous detection is difficult in a low CNR environment, synchronous detection by tone signal is effectively assisted.
また、本同期検出回路では、フェージング等によりトーン信号を見逃してしまうと場合でも、従来の同期検出が為されるので、拡散符号化変調方式のフレーム同期を確実に行うことができるものである。
Further, in this synchronization detection circuit, even if the tone signal is overlooked due to fading or the like, the conventional synchronization detection is performed, so that the frame synchronization of the diffusion coding modulation method can be surely performed.
［無線通信装置：図８］
本同期検波回路を含む無線通信装置について図８を参照しながら説明する。図８は、送信側及び受信側の回路を含む無線通信装置の構成ブロック図である。
本同期検波回路を含む無線通信装置は、図８に示すように、本実施の形態に係るディジタル信号処理の受信側の構成と、送信側の構成を含み、他局（移動局又は基地局又は中継局）との無線送受信を行うものであり、本同期検出回路によって、拡散符号化変調方式の無線データを受信する場合の受信フレーム同期を確実に行うことができるものである。 [Wireless communication device: Fig. 8]
A wireless communication device including the synchronous detection circuit will be described with reference to FIG. FIG. 8 is a block diagram of a wireless communication device including circuits on the transmitting side and the receiving side.
As shown in FIG. 8, the wireless communication device including the synchronous detection circuit includes a configuration on the receiving side and a configuration on the transmitting side of the digital signal processing according to the present embodiment, and includes another station (mobile station or base station or It performs wireless transmission / reception with a relay station), and this synchronization detection circuit can reliably perform reception frame synchronization when receiving wireless data of the spread coding modulation method.
本同期検波回路を含む無線通信装置について図８を参照しながら説明する。図８は、送信側及び受信側の回路を含む無線通信装置の構成ブロック図である。
本同期検波回路を含む無線通信装置は、図８に示すように、本実施の形態に係るディジタル信号処理の受信側の構成と、送信側の構成を含み、他局（移動局又は基地局又は中継局）との無線送受信を行うものであり、本同期検出回路によって、拡散符号化変調方式の無線データを受信する場合の受信フレーム同期を確実に行うことができるものである。 [Wireless communication device: Fig. 8]
A wireless communication device including the synchronous detection circuit will be described with reference to FIG. FIG. 8 is a block diagram of a wireless communication device including circuits on the transmitting side and the receiving side.
As shown in FIG. 8, the wireless communication device including the synchronous detection circuit includes a configuration on the receiving side and a configuration on the transmitting side of the digital signal processing according to the present embodiment, and includes another station (mobile station or base station or It performs wireless transmission / reception with a relay station), and this synchronization detection circuit can reliably perform reception frame synchronization when receiving wireless data of the spread coding modulation method.
図８に示す無線通信装置は、上述した受信側のディジタル信号処理回路３２を含み、また、拡散符号化変調方式の送信側の回路を含み構成される。
尚、各部を制御するＣＰＵ、データを一時記憶するメモリ、電力供給部等の機能は図示していない。 The wireless communication device shown in FIG. 8 includes the above-mentioned digitalsignal processing circuit 32 on the receiving side, and also includes a circuit on the transmitting side of the diffusion coding modulation method.
Functions such as a CPU that controls each unit, a memory that temporarily stores data, and a power supply unit are not shown.
尚、各部を制御するＣＰＵ、データを一時記憶するメモリ、電力供給部等の機能は図示していない。 The wireless communication device shown in FIG. 8 includes the above-mentioned digital
Functions such as a CPU that controls each unit, a memory that temporarily stores data, and a power supply unit are not shown.
送信側回路は、図８に示すように、誤り訂正符号化部２１で送信用データを誤り訂正符号化し、変調マッピング部２２でデータマッピングを行い、拡散符号多重化部２３で拡散符号多重化し、送信ＲＦ部２４で送信ＲＦにて送信出力する。フレーム信号にトーン信号を付加するのは、例えば、送信ＲＦ部２４で行うことが考えられる。
In the transmitting side circuit, as shown in FIG. 8, the error correction coding unit 21 error-corrects and encodes the transmission data, the modulation mapping unit 22 performs data mapping, and the spreading code multiplexing unit 23 performs spreading code multiplexing. The transmission RF unit 24 transmits and outputs the transmission RF. It is conceivable that the transmission RF unit 24, for example, adds the tone signal to the frame signal.
受信側回路は、図８に示すように、受信ＲＦ部３１で受信信号を入力し、受信ＩＦ信号に変換し、受信側ディジタル信号処理回路３２内の本同期検出回路で上述したトーン信号を利用した受信フレームの同期を行い、受信側ディジタル信号処理回路３２から受信データを出力する。
As shown in FIG. 8, the receiving side circuit inputs the received signal at the receiving RF unit 31, converts it into a receiving IF signal, and uses the tone signal described above in the present synchronous detection circuit in the receiving side digital signal processing circuit 32. The received frames are synchronized, and the received data is output from the receiving side digital signal processing circuit 32.
［実施の形態の効果］
本同期検出回路によれば、マッチトフィルタ８と、マッチトフィルタ出力と固定閾値との比較で同期検出を行う比較・ピーク検出部９とを用いた同期検出に加えて、平均化された遅延検波の結果からトーン信号の位置を検出してマッチトフィルタ出力のピーク位置の範囲を推定するピーク位置推定部１２と、推定されたピーク位置の範囲からマッチトフィルタ出力の最大値を検出して同期検出を行う最大値検出部１０と、比較・ピーク検出部９からの同期検出と最大値検出部１０からの同期検出とを選択する選択部１３を有するものであり、低ＣＮＲの環境においても、拡散符号化変調方式のフレーム同期を確実に正しい位置で検出できる効果がある。 [Effect of Embodiment]
According to this synchronous detection circuit, in addition to synchronous detection using the matchedfilter 8 and the comparison / peak detection unit 9 that performs synchronous detection by comparing the matched filter output and the fixed threshold value, the averaged delay is achieved. The peak position estimation unit 12 that detects the position of the tone signal from the detection result and estimates the peak position range of the match filter output, and detects the maximum value of the match filter output from the estimated peak position range. It has a maximum value detection unit 10 that performs synchronous detection, and a selection unit 13 that selects synchronous detection from the comparison / peak detection unit 9 and synchronous detection from the maximum value detection unit 10, and even in a low CNR environment. This has the effect of reliably detecting the frame synchronization of the diffusion coding modulation method at the correct position.
本同期検出回路によれば、マッチトフィルタ８と、マッチトフィルタ出力と固定閾値との比較で同期検出を行う比較・ピーク検出部９とを用いた同期検出に加えて、平均化された遅延検波の結果からトーン信号の位置を検出してマッチトフィルタ出力のピーク位置の範囲を推定するピーク位置推定部１２と、推定されたピーク位置の範囲からマッチトフィルタ出力の最大値を検出して同期検出を行う最大値検出部１０と、比較・ピーク検出部９からの同期検出と最大値検出部１０からの同期検出とを選択する選択部１３を有するものであり、低ＣＮＲの環境においても、拡散符号化変調方式のフレーム同期を確実に正しい位置で検出できる効果がある。 [Effect of Embodiment]
According to this synchronous detection circuit, in addition to synchronous detection using the matched
また、本無線通信装置によれば、本同期検出回路を備えるものであり、低ＣＮＲの環境においても、拡散符号化変調方式のフレーム同期を確実に行うことができる効果がある。
Further, according to this wireless communication device, the present synchronization detection circuit is provided, and there is an effect that frame synchronization of the diffusion coding modulation method can be surely performed even in an environment of low CNR.
本発明は、低ＣＮＲの環境においても、拡散符号化変調方式のフレーム同期を確実に正しい位置で検出する同期検出回路及び無線通信装置、無線通信装置の受信側のディジタル信号処理回路に好適である。
The present invention is suitable for a synchronization detection circuit and a wireless communication device that reliably detect frame synchronization of a diffusion coding modulation method at a correct position even in a low CNR environment, and a digital signal processing circuit on the receiving side of the wireless communication device. ..
１…ＡＤＣ（Analogue Digital Converter）、 ２…周波数変換部、 ３…ダウンサンプル部、 ４…ＡＧＣ（Auto Gain Controller）、 ５…ＡＦＣ（Auto Frequency Controller）、 ６…同期処理部、 ７…逆拡散／復調処理部、 ８…マッチトフィルタ（ＭＦ：Matched Filter／相関器）、 ９…比較・ピーク検出部、 １０…最大値検出部、 １１…遅延検波平均化部、 １２…ピーク位置推定部、 １３…選択部、 ２１…誤り訂正符号化部、 ２２…変調マッピング部、２３…拡散符号多重化部、 ２４…送信ＲＦ部、 ３１…受信ＲＦ部、３２…受信側ディジタル信号処理回路、 １１１…ダウンサンプル部、 １１２…遅延検波部、 １１３…電力計算部、 １１４…位相回転部、 １１５…加算器、 １１６…平均化処理部、 １１７…平均化処理部、 １２１…比較器、 １２２…乗算器、 １２３…セレクタ、 １２４…加算器、 １２５…累積カウンタ（Register）、 １２６…比較器、 １２７…反転器（Inverter）、 １２８…遅延器（Ｚ-1）、 １２９…論理積回路（ＡＮＤ）
1 ... ADC (Analogue Digital Converter), 2 ... Frequency converter, 3 ... Downsampling, 4 ... AGC (Auto Gain Controller), 5 ... AFC (Auto Frequency Controller), 6 ... Synchronous processing unit, 7 ... Reverse diffusion / Demodulation processing unit, 8 ... Matched filter (MF: Matched Filter / comparator), 9 ... Comparison / peak detection unit, 10 ... Maximum value detection unit, 11 ... Delay detection averaging unit, 12 ... Peak position estimation unit, 13 ... selection unit, 21 ... error correction coding unit, 22 ... modulation mapping unit, 23 ... diffusion code multiplexing unit, 24 ... transmission RF unit, 31 ... reception RF unit, 32 ... reception side digital signal processing circuit, 111 ... down Sample unit, 112 ... Delay detection unit, 113 ... Power calculation unit, 114 ... Phase rotation unit, 115 ... Adder, 116 ... Average processing unit, 117 ... Average processing unit, 121 ... Comparator, 122 ... Multiplier, 123 ... Selector, 124 ... Adder, 125 ... Cumulative counter (Register), 126 ... Comparator, 127 ... Inverter, 128 ... Delayer (Z -1 ), 129 ... Logical product circuit (AND)
Claims (5)
- 拡散符号化変調方式における受信信号のフレーム同期を検出する同期検出回路であって、
受信信号のフレーム内の既知のプリアンブル信号から相関を検出して相関値を出力するマッチトフィルタと、
前記相関値と第１の閾値とを比較して同期検出を行い、第１の同期検出フラグを出力する比較・ピーク検出部と、
平均化された遅延検波の結果からトーン信号の位置を検出して前記相関値のピーク位置の範囲を推定するピーク位置推定部と、
前記推定されたピーク位置の範囲から前記相関値の最大値を検出して同期検出を行い、第２の同期フラグを出力する最大値検出部と、
前記比較・ピーク検出部からの第１の同期検出フラグと前記最大値検出部からの第２の同期検出フラグのいずれかを選択する選択部とを有する同期検波回路。 A synchronization detection circuit that detects frame synchronization of received signals in the diffusion coding modulation method.
A matched filter that detects the correlation from a known preamble signal in the frame of the received signal and outputs the correlation value,
A comparison / peak detection unit that compares the correlation value with the first threshold value, performs synchronous detection, and outputs the first synchronous detection flag.
A peak position estimation unit that detects the position of the tone signal from the averaged delayed detection result and estimates the range of the peak position of the correlation value.
A maximum value detection unit that detects the maximum value of the correlation value from the estimated peak position range, performs synchronous detection, and outputs a second synchronization flag.
A synchronous detection circuit having a selection unit for selecting one of a first synchronization detection flag from the comparison / peak detection unit and a second synchronization detection flag from the maximum value detection unit. - 選択部は、比較・ピーク検出部から入力される第１の同期検出フラグと、最大値検出部から入力される第２の同期検出フラグの内で、先に入力された方を選択して同期検出フラグとして出力する請求項１記載の同期検出回路。 The selection unit selects and synchronizes the first synchronization detection flag input from the comparison / peak detection unit and the second synchronization detection flag input from the maximum value detection unit. The synchronous detection circuit according to claim 1, which outputs as a detection flag.
- 最大値検出部は、マッチトフィルタからの相関値と第２の閾値とを比較して同期検出を行うもので、前記第２の閾値は、第１の閾値より低い請求項１記載の同期検出回路。 The synchronous detection unit according to claim 1, wherein the maximum value detection unit compares the correlation value from the matched filter with the second threshold value to perform synchronous detection, and the second threshold value is lower than the first threshold value. circuit.
- ピーク位置推定部は、トーン信号終了の位置を検出して、当該位置から前記トーン信号に続くプリアンブル信号の特定期間を相関値のピーク位置の範囲とする請求項１記載の同期検出回路。 The synchronous detection circuit according to claim 1, wherein the peak position estimation unit detects the end position of the tone signal, and sets a specific period of the preamble signal following the tone signal from the position as the range of the peak position of the correlation value.
- 請求項１記載の同期検出回路を有する無線通信装置。 A wireless communication device having the synchronization detection circuit according to claim 1.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021506864A JP7104234B2 (en) | 2019-03-18 | 2019-03-18 | Synchroscope circuit and wireless communication device |
| PCT/JP2019/011266 WO2020188716A1 (en) | 2019-03-18 | 2019-03-18 | Synchronization detection circuit and wireless communication device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2019/011266 WO2020188716A1 (en) | 2019-03-18 | 2019-03-18 | Synchronization detection circuit and wireless communication device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2020188716A1 true WO2020188716A1 (en) | 2020-09-24 |
Family
ID=72519731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2019/011266 WO2020188716A1 (en) | 2019-03-18 | 2019-03-18 | Synchronization detection circuit and wireless communication device |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7104234B2 (en) |
| WO (1) | WO2020188716A1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003283378A (en) * | 2002-03-26 | 2003-10-03 | Matsushita Electric Ind Co Ltd | Device and method for synchronization judgment |
| JP2007155940A (en) * | 2005-12-01 | 2007-06-21 | Fujifilm Corp | Optical sheet for display and its manufacturing method |
| JP2010154107A (en) * | 2008-12-24 | 2010-07-08 | Mitsubishi Electric Corp | Synchronization detecting circuit, synchronization detection method and receiving device |
-
2019
- 2019-03-18 WO PCT/JP2019/011266 patent/WO2020188716A1/en active Application Filing
- 2019-03-18 JP JP2021506864A patent/JP7104234B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003283378A (en) * | 2002-03-26 | 2003-10-03 | Matsushita Electric Ind Co Ltd | Device and method for synchronization judgment |
| JP2007155940A (en) * | 2005-12-01 | 2007-06-21 | Fujifilm Corp | Optical sheet for display and its manufacturing method |
| JP2010154107A (en) * | 2008-12-24 | 2010-07-08 | Mitsubishi Electric Corp | Synchronization detecting circuit, synchronization detection method and receiving device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7104234B2 (en) | 2022-07-20 |
| JPWO2020188716A1 (en) | 2021-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6647025B1 (en) | OFDM reception apparatus | |
| US6034952A (en) | Method and instrument for measuring receiving SIR and transmission power controller | |
| KR100367271B1 (en) | Ofdm transmitting/receiving apparatus | |
| US7436906B2 (en) | Synchronous detector with high accuracy in detecting synchronization and a method therefor | |
| US7058006B2 (en) | OFDM communication apparatus | |
| US20050220230A1 (en) | Carrier detecting method and carrier detecting circuit | |
| JP3497480B2 (en) | Phase rotation detection device and radio base station device provided with the same | |
| CA2143074C (en) | A .pi./4-dqpsk delay spread detection and compensation apparatus and method | |
| US8060051B2 (en) | Radio communication apparatus and frequency offset calculation method | |
| JP4000088B2 (en) | Wireless receiver and reception filtering method | |
| JP4128335B2 (en) | Delay spread estimation method for multipath fading channel | |
| EP1977575A1 (en) | Automatic gain control apparatus and method in wireless telecommunication system | |
| EP0999676A2 (en) | Symbol synchronisation for multicarrier signals | |
| US6944119B1 (en) | OFDM receiving apparatus, OFDM transmission apparatus and OFDM communication method | |
| JP7104234B2 (en) | Synchroscope circuit and wireless communication device | |
| JP3322248B2 (en) | Receive level measurement method | |
| US8363701B2 (en) | Method and apparatus for receiving signal in wireless communication system | |
| JP4050476B2 (en) | Orthogonal frequency division multiplex transmission signal receiver | |
| JP3686547B2 (en) | Receiver | |
| JP2005236666A (en) | Ofdm demodulator | |
| EP1424800B1 (en) | Method and apparatus for channel quality metric generation within a packet-based multicarrier modulation communication system | |
| JP4972508B2 (en) | Base station equipment | |
| JP4378856B2 (en) | OFDM receiver using selective diversity | |
| JP3678930B2 (en) | OFDM transmission apparatus and OFDM transmission method | |
| JP4287643B2 (en) | OFDM transmitter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 19920450 Country of ref document: EP Kind code of ref document: A1 |
|
| ENP | Entry into the national phase |
Ref document number: 2021506864 Country of ref document: JP Kind code of ref document: A |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 19920450 Country of ref document: EP Kind code of ref document: A1 |