WO2020050467A1 - Light-emitting device and display device including same - Google Patents

Light-emitting device and display device including same Download PDF

Info

Publication number
WO2020050467A1
WO2020050467A1 PCT/KR2019/002373 KR2019002373W WO2020050467A1 WO 2020050467 A1 WO2020050467 A1 WO 2020050467A1 KR 2019002373 W KR2019002373 W KR 2019002373W WO 2020050467 A1 WO2020050467 A1 WO 2020050467A1
Authority
WO
WIPO (PCT)
Prior art keywords
color
light emitting
sub
light
disposed
Prior art date
Application number
PCT/KR2019/002373
Other languages
French (fr)
Korean (ko)
Inventor
이희근
공태진
김대현
이신흥
태창일
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to EP19858503.6A priority Critical patent/EP3848969A4/en
Priority to CN201980057630.3A priority patent/CN112640114A/en
Priority to US17/272,825 priority patent/US20210217739A1/en
Publication of WO2020050467A1 publication Critical patent/WO2020050467A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • first and second are used only to describe various components separately, and the components are not limited by the terms.
  • the terms “include” or “have” are intended to indicate the presence of features, numbers, steps, actions, components, parts, or combinations thereof described in the specification, one or more other features or numbers. It should be understood that it does not preclude the presence or addition possibility of steps, steps, elements, parts or combinations thereof.
  • a part such as a layer, film, region, plate, etc. is said to be "on” another part, this includes not only the case “directly above” the other part but also another part in the middle.
  • a specific position or direction specified in the following description is described from a relative viewpoint, and for example, it may be changed in reverse depending on a viewing viewpoint or direction.
  • the first electrode ELT1 may be connected to the first connection electrode CNL1.
  • the first electrode ELT1 may be integrally connected to the first connection electrode CNL1.
  • the first electrode ELT1 may be formed by branching at least one branch from the first connection electrode CNL1.
  • the first connection electrode CNL1 may be regarded as a region of the first electrode ELT1.
  • the present invention is not limited to this.
  • the first electrode ELT1 and the first connection electrode CNL1 may be formed separately from each other, and may be electrically connected to each other through at least one contact hole or via hole, not shown. have.
  • the second color filter CF2 is disposed between the second color conversion layer CCL2 and the second substrate SUB2, and the second color conversion layer CCL2 converts the second color. It may include a color filter material that selectively transmits light. For example, when the second color conversion layer CCL2 includes a green quantum dot QDg, the second color filter CF2 may be a green color filter that selectively transmits green light.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

A display device according to an embodiment of the present invention comprises: a first substrate including a first sub-pixel area, a second sub-pixel area, and a third sub-pixel area; a first sub-pixel including a first light-emitting element disposed in the first sub-pixel area; a second sub-pixel including a second light-emitting element disposed in the second sub-pixel area; a third sub-pixel including a third light-emitting element disposed in the third sub-pixel area; and banks arranged among the first sub-pixel, the second sub-pixel, and the third sub-pixel so as to surround each of light-emitting areas of the first, the second, and the third sub-pixel. The banks comprise color banks including a color filter material for shielding light of colors emitted by the first, the second, and the third light-emitting element.

Description

발광 장치 및 이를 구비하는 표시 장치Light emitting device and display device having same
본 발명의 실시예는 발광 장치 및 이를 구비하는 표시 장치에 관한 것이다.An embodiment of the present invention relates to a light emitting device and a display device having the same.
최근, 신뢰성이 높은 무기 결정 구조의 재료를 이용하여 초소형의 발광 소자를 제조하고, 상기 발광 소자를 이용하여 발광 장치를 제조하는 기술이 개발되고 있다. 예를 들어, 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가지는 초소형의 발광 소자들을 이용하여 발광 장치의 광원을 구성하는 기술이 개발되고 있다. 이러한 발광 장치는 표시 장치나 조명 장치와 같은 각종 전자 장치에 이용될 수 있다.2. Description of the Related Art Recently, a technique for manufacturing an ultra-small light-emitting element using a highly reliable inorganic crystal structure material and manufacturing the light-emitting device using the light-emitting element has been developed. For example, a technique for constructing a light source of a light emitting device using ultra-small light emitting elements having a size as small as nanoscale to microscale has been developed. Such a light emitting device can be used in various electronic devices such as display devices and lighting devices.
본 발명이 이루고자 하는 기술적 과제는, 각각의 발광 영역을 둘러싸는 뱅크를 포함한 발광 장치 및 이를 구비하는 표시 장치를 제공하는 것이다.A technical object of the present invention is to provide a light emitting device including a bank surrounding each light emitting area and a display device having the same.
본 발명의 일 실시예에 의한 표시 장치는, 제1, 제2 및 제3 서브 화소 영역들을 포함하는 제1 기판; 상기 제1 서브 화소 영역에 배치된 제1 발광 소자를 포함하는 제1 서브 화소; 상기 제2 서브 화소 영역에 배치된 제2 발광 소자를 포함하는 제2 서브 화소; 상기 제3 서브 화소 영역에 배치된 제3 발광 소자를 포함하는 제3 서브 화소; 및 상기 제1, 제2 및 제3 서브 화소들 각각의 발광 영역을 둘러싸도록 상기 제1, 제2 및 제3 서브 화소들의 사이에 배치되는 뱅크를 포함한다. 상기 뱅크는, 상기 제1, 제2 및 제3 발광 소자들이 방출하는 색상의 빛을 차단하는 컬러 필터 물질을 포함한 컬러 뱅크로 구성된다.A display device according to an exemplary embodiment of the present invention includes: a first substrate including first, second, and third sub-pixel regions; A first sub-pixel including a first light-emitting element disposed in the first sub-pixel region; A second sub-pixel including a second light-emitting element disposed in the second sub-pixel region; A third sub pixel including a third light emitting element disposed in the third sub pixel area; And a bank disposed between the first, second, and third sub-pixels so as to surround the emission area of each of the first, second, and third sub-pixels. The bank is composed of a color bank including a color filter material that blocks light of color emitted by the first, second, and third light emitting elements.
실시예에 따라, 상기 제1, 제2 및 제3 발광 소자들은 서로 동일한 색상의 빛을 방출하고, 상기 뱅크는 상기 제1, 제2 및 제3 발광 소자들에서 방출되는 빛의 색상과 상이한 색상의 컬러 안료를 포함할 수 있다.According to an embodiment, the first, second and third light emitting elements emit light of the same color to each other, and the bank is a color different from the color of light emitted from the first, second and third light emitting elements It may include a color pigment.
실시예에 따라, 상기 제1, 제2 및 제3 발광 소자들은 모두 청색의 빛을 방출하고, 상기 뱅크는 적색 또는 황색 계열의 컬러 필터 물질을 포함할 수 있다.According to an embodiment, the first, second and third light emitting elements all emit blue light, and the bank may include a red or yellow color filter material.
실시예에 따라, 상기 표시 장치는, 상기 제1, 제2 및 제3 서브 화소들이 배치된 상기 제1 기판의 일면 상에 위치되는 제2 기판; 상기 제1 서브 화소와 마주하도록 상기 제2 기판의 일면 상에 배치되며, 상기 제1 발광 소자에서 방출되는 색상의 빛을 제1 색상의 빛으로 변환하는 제1 색 변환 입자들을 포함하는 제1 컬러 변환층; 및 상기 제2 기판과 상기 제1 컬러 변환층의 사이에 배치되며, 상기 제1 색상의 빛을 선택적으로 투과시키는 제1 컬러 필터를 더 포함할 수 있다.According to an embodiment, the display device may include a second substrate positioned on one surface of the first substrate on which the first, second, and third sub-pixels are disposed; A first color including first color conversion particles disposed on one surface of the second substrate to face the first sub-pixel and converting light emitted from the first light emitting device into light of a first color. Conversion layer; And a first color filter disposed between the second substrate and the first color conversion layer and selectively transmitting light of the first color.
실시예에 따라, 상기 표시 장치는, 상기 제2 서브 화소와 마주하도록 상기 제2 기판의 일면 상에 배치되며, 상기 제2 발광 소자에서 방출되는 색상의 빛을 제2 색상의 빛으로 변환하는 제2 색 변환 입자들을 포함하는 제2 컬러 변환층; 및 상기 제2 기판과 상기 제2 컬러 변환층의 사이에 배치되며, 상기 제2 색상의 빛을 선택적으로 투과시키는 제2 컬러 필터를 더 포함할 수 있다.According to an embodiment, the display device is disposed on one surface of the second substrate to face the second sub-pixel, and converts light emitted from the second light emitting element into light of a second color. A second color conversion layer comprising two color conversion particles; And a second color filter disposed between the second substrate and the second color conversion layer, and selectively transmitting light of the second color.
실시예에 따라, 상기 제1, 제2 및 제3 발광 소자들은 모두 청색의 빛을 방출하고, 상기 제1 컬러 변환층 및 상기 제2 컬러 변환층은 각각 적색 퀀텀 닷 및 녹색 퀀텀 닷을 포함하며, 상기 제1 컬러 필터 및 상기 제2 컬러 필터는 각각 적색 컬러 필터 및 녹색 컬러 필터일 수 있다.According to an embodiment, the first, second and third light emitting elements all emit blue light, and the first color conversion layer and the second color conversion layer each include a red quantum dot and a green quantum dot, The first color filter and the second color filter may be red color filters and green color filters, respectively.
실시예에 따라, 상기 표시 장치는, 상기 제3 서브 화소와 마주하도록 상기 제2 기판의 일면 상에 배치되며, 상기 제3 발광 소자에서 방출되는 색상의 빛을 선택적으로 투과시키는 제3 컬러 필터; 및 상기 제3 서브 화소와 상기 제3 컬러 필터의 사이에 배치되며, 광 산란 입자들을 포함하는 광 산란층 중 적어도 하나를 더 포함할 수 있다.According to an embodiment, the display device may include a third color filter disposed on one surface of the second substrate to face the third sub-pixel and selectively transmitting light of color emitted from the third light emitting element; And a light scattering layer disposed between the third sub-pixel and the third color filter and including light scattering particles.
실시예에 따라, 상기 제3 발광 소자는 청색의 빛을 방출하는 청색 발광 소자이고, 상기 제3 컬러 필터는 청색 컬러 필터일 수 있다.According to an embodiment, the third light emitting device may be a blue light emitting device that emits blue light, and the third color filter may be a blue color filter.
실시예에 따라, 상기 표시 장치는, 상기 제1, 제2 및 제3 컬러 필터들의 사이에 배치되는 블랙 매트릭스를 더 포함할 수 있다.According to an embodiment, the display device may further include a black matrix disposed between the first, second, and third color filters.
실시예에 따라, 상기 제1, 제2 및 제3 서브 화소들 각각은, 상기 발광 영역에 서로 이격되도록 배치된 제1 격벽 및 제2 격벽; 상기 제1 격벽 상에 배치된 제1 전극; 상기 제2 격벽 상에, 상기 제1 전극과 이격되도록 배치된 제2 전극; 상기 제1, 제2 또는 제3 발광 소자의 제1 단부와 상기 제1 전극의 일 영역 상에 배치되어, 상기 제1 단부를 상기 제1 전극에 전기적으로 연결하는 제1 컨택 전극; 및 상기 제1, 제2 또는 제3 발광 소자의 제2 단부와 상기 제2 전극의 일 영역 상에 배치되어, 상기 제2 단부를 상기 제2 전극에 전기적으로 연결하는 제2 컨택 전극을 더 포함할 수 있다.According to an embodiment, each of the first, second, and third sub-pixels may include a first partition wall and a second partition wall arranged to be spaced apart from each other in the emission area; A first electrode disposed on the first partition wall; A second electrode disposed on the second partition wall to be spaced apart from the first electrode; A first contact electrode disposed on a first end of the first, second or third light emitting element and a region of the first electrode to electrically connect the first end to the first electrode; And a second contact electrode disposed on one region of the second end and the second electrode of the first, second or third light emitting element, and electrically connecting the second end to the second electrode. can do.
실시예에 따라, 상기 제1 및 제2 격벽들은, 상기 뱅크보다 낮은 높이를 가질 수 있다.According to an embodiment, the first and second partition walls may have a lower height than the bank.
실시예에 따라, 상기 제1 전극은, 상기 제1 기판의 높이 방향으로 돌출되어 상기 제1 단부와 마주하는 경사면 또는 곡면을 가지는 제1 반사 전극을 포함하고, 상기 제2 전극은, 상기 제1 기판의 높이 방향으로 돌출되어 상기 제2 단부와 마주하는 경사면 또는 곡면을 가지는 제2 반사 전극을 포함할 수 있다.According to an embodiment, the first electrode includes a first reflective electrode having an inclined surface or a curved surface that protrudes in the height direction of the first substrate and faces the first end, and the second electrode comprises the first It may include a second reflective electrode protruding in the height direction of the substrate and having an inclined surface or a curved surface facing the second end.
실시예에 따라, 상기 뱅크는, 상기 제1 기판의 일면 상에 배치되며, 제1 컬러 안료를 포함하는 제1 컬러 뱅크층; 및 상기 제1 컬러 뱅크층과 중첩되도록 상기 제1 컬러 뱅크층의 상부 또는 하부에 배치되며, 상기 제1 컬러 안료와 상이한 색상의 제2 컬러 안료를 포함하는 제2 컬러 뱅크층을 포함할 수 있다.According to an embodiment, the bank may include a first color bank layer disposed on one surface of the first substrate and including a first color pigment; And a second color bank layer disposed above or below the first color bank layer so as to overlap with the first color bank layer, and including a second color pigment having a different color from the first color pigment layer. .
실시예에 따라, 상기 뱅크는, 상기 제1 기판의 일면 상에 배치되며, 제1 컬러 안료를 포함하는 제1 컬러 뱅크층; 및 상기 제1 컬러 뱅크층과 중첩되도록 상기 제1 컬러 뱅크층의 상부 또는 하부에 배치되는 고분자 유기 뱅크층을 포함할 수 있다.According to an embodiment, the bank may include a first color bank layer disposed on one surface of the first substrate and including a first color pigment; And a polymer organic bank layer disposed above or below the first color bank layer so as to overlap with the first color bank layer.
실시예에 따라, 상기 제1, 제2 및 제3 발광 소자들 각각은, 나노 스케일 내지 마이크로 스케일의 크기를 가진 막대형 발광 다이오드일 수 있다.According to an embodiment, each of the first, second, and third light emitting devices may be a bar-shaped light emitting diode having a nano-scale to micro-scale size.
본 발명의 일 실시예에 의한 발광 장치는, 발광 영역을 포함하는 제1 기판; 상기 발광 영역에 서로 이격되어 배치된 제1 격벽 및 제2 격벽; 상기 제1 격벽 상에 배치된 제1 전극; 상기 제2 격벽 상에 상기 제1 전극과 이격되도록 배치된 제2 전극; 상기 제1 전극과 상기 제2 전극의 사이에 연결된 발광 소자; 및 상기 발광 영역을 둘러싸도록 배치된 뱅크를 포함한다. 상기 뱅크는, 상기 발광 소자가 방출하는 색상의 빛을 차단하는 컬러 필터 물질을 포함한 컬러 뱅크로 구성된다.A light emitting device according to an embodiment of the present invention includes a first substrate including a light emitting region; A first partition wall and a second partition wall spaced apart from each other in the emission area; A first electrode disposed on the first partition wall; A second electrode disposed on the second partition wall to be spaced apart from the first electrode; A light emitting device connected between the first electrode and the second electrode; And a bank arranged to surround the light emitting area. The bank is composed of a color bank including a color filter material that blocks light of the color emitted by the light emitting element.
실시예에 따라, 상기 발광 소자는 청색의 빛을 방출하고, 상기 뱅크는 적색 또는 황색 계열의 컬러 필터 물질을 포함할 수 있다.According to an embodiment, the light emitting device emits blue light, and the bank may include a red or yellow color filter material.
실시예에 따라, 상기 발광 장치는, 상기 제1 기판의 일면 상에 위치되는 제2 기판; 상기 발광 소자와 마주하도록 상기 제2 기판의 일면 상에 배치되며, 상기 발광 소자에서 방출되는 색상의 빛을 다른 색상의 빛으로 변환하는 색 변환 입자들을 포함하는 컬러 변환층; 및 상기 컬러 변환층에서 변환된 색상의 빛을 투과시키는 컬러 필터를 더 포함할 수 있다.According to an embodiment, the light emitting device may include a second substrate positioned on one surface of the first substrate; A color conversion layer disposed on one surface of the second substrate so as to face the light emitting device and including color conversion particles that convert light emitted from the light emitting device to light of a different color; And a color filter that transmits light of the color converted by the color conversion layer.
실시예에 따라, 상기 뱅크는, 상기 제1 기판의 일면 상에 배치되며, 제1 컬러 안료를 포함하는 제1 컬러 뱅크층; 및 상기 제1 컬러 뱅크층과 중첩되도록 상기 제1 컬러 뱅크층의 상부 또는 하부에 배치되며, 상기 제1 컬러 안료와 상이한 색상의 제2 컬러 안료를 포함하는 제2 컬러 뱅크층을 포함할 수 있다.According to an embodiment, the bank may include a first color bank layer disposed on one surface of the first substrate and including a first color pigment; And a second color bank layer disposed above or below the first color bank layer so as to overlap with the first color bank layer, and including a second color pigment having a different color from the first color pigment layer. .
실시예에 따라, 상기 뱅크는, 상기 제1 기판의 일면 상에 배치되며, 제1 컬러 안료를 포함하는 제1 컬러 뱅크층; 및 상기 제1 컬러 뱅크층과 중첩되도록 상기 제1 컬러 뱅크층의 상부 또는 하부에 배치되는 고분자 유기 뱅크층을 포함할 수 있다.According to an embodiment, the bank may include a first color bank layer disposed on one surface of the first substrate and including a first color pigment; And a polymer organic bank layer disposed above or below the first color bank layer so as to overlap with the first color bank layer.
본 발명의 실시예에 의한 발광 장치 및 이를 구비하는 표시 장치는, 적어도 하나의 발광 소자가 배치되는 각각의 발광 영역을 둘러싸는 뱅크를 포함한다. 특히, 본 발명의 실시예에서, 뱅크는 각각의 발광 소자가 방출하는 색상의 빛을 차단하는 컬러 필터 물질을 포함한 컬러 뱅크로 구성된다. 이러한 본 발명의 실시예에 의하면, 뱅크의 잔사를 방지하고 원하는 형상의 뱅크를 용이하게 형성하면서도, 인접한 발광 장치들 또는 화소들 사이에서의 광 간섭을 효과적으로 방지할 수 있다.A light emitting device according to an exemplary embodiment of the present invention and a display device having the same include a bank surrounding each light emitting area in which at least one light emitting element is disposed. In particular, in the embodiment of the present invention, the bank is composed of a color bank including a color filter material that blocks light of the color emitted by each light emitting element. According to this embodiment of the present invention, while preventing bank residue and easily forming a bank of a desired shape, it is possible to effectively prevent light interference between adjacent light emitting devices or pixels.
도 1a 및 도 1b는 본 발명의 일 실시예에 의한 발광 소자를 나타내는 사시도 및 단면도이다.1A and 1B are perspective and cross-sectional views showing a light emitting device according to an embodiment of the present invention.
도 2a 및 도 2b는 본 발명의 일 실시예에 의한 발광 소자를 나타내는 사시도 및 단면도이다.2A and 2B are perspective and cross-sectional views showing a light emitting device according to an embodiment of the present invention.
도 3a 및 도 3b는 본 발명의 일 실시예에 의한 발광 소자를 나타내는 사시도 및 단면도이다.3A and 3B are perspective and sectional views showing a light emitting device according to an embodiment of the present invention.
도 4는 본 발명의 일 실시예에 의한 표시 장치를 나타내는 평면도이다.4 is a plan view illustrating a display device according to an exemplary embodiment of the present invention.
도 5a 내지 도 5c는 각각 본 발명의 일 실시예에 의한 서브 화소를 나타내는 회로도이다.5A to 5C are circuit diagrams respectively showing sub-pixels according to an embodiment of the present invention.
도 6은 본 발명의 일 실시예에 의한 화소를 나타내는 평면도이다.6 is a plan view illustrating a pixel according to an exemplary embodiment of the present invention.
도 7a 및 도 7b는 각각 본 발명의 일 실시예에 의한 서브 화소의 구조를 나타내는 단면도로서, 일 예로 도 6의 Ⅰ~Ⅰ'선에 대응하는 단면의 일 실시예를 나타낸다.7A and 7B are cross-sectional views each showing a structure of a sub-pixel according to an exemplary embodiment of the present invention, and for example, an exemplary cross-section corresponding to lines I to I 'of FIG. 6 is illustrated.
도 8은 본 발명의 일 실시예에 의한 서브 화소의 구조를 나타내는 단면도로서, 일 예로 도 6의 Ⅰ~Ⅰ'선에 대응하는 단면의 다른 실시예를 나타낸다.FIG. 8 is a cross-sectional view showing the structure of a sub-pixel according to an embodiment of the present invention. As an example, another embodiment of a cross section corresponding to the line I to I 'of FIG. 6 is shown.
도 9a 내지 도 9d는 블랙 뱅크를 포함한 비교 예의 표시 장치와, 본 발명의 일 실시예에 의한 컬러 뱅크를 포함한 표시 장치에 대한 전자현미경 이미지들을 나타낸다.9A to 9D show electron microscope images of a display device of a comparative example including a black bank and a display device including a color bank according to an embodiment of the present invention.
도 10은 본 발명의 일 실시예에 의한 표시 장치의 구조를 나타내는 단면도로서, 일 예로 도 6의 Ⅱ~Ⅱ'선에 대응하는 단면의 일 실시예를 나타낸다.FIG. 10 is a cross-sectional view showing the structure of a display device according to an exemplary embodiment of the present invention. As an example, an exemplary cross-section corresponding to lines II to II 'of FIG. 6 is illustrated.
도 11 및 도 12는 각각 본 발명의 일 실시예에 의한 표시 장치의 구조를 나타내는 단면도로서, 일 예로 도 6의 Ⅱ~Ⅱ'선에 대응하는 단면의 다른 실시예들을 나타낸다.11 and 12 are cross-sectional views each showing a structure of a display device according to an exemplary embodiment of the present invention, and for example, show other embodiments of a cross section corresponding to lines II to II 'of FIG. 6.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예를 도면에 예시하고 본문에 상세하게 설명하고자 한다. 다만, 본 발명은 이하에서 개시되는 실시예에 한정되지는 않으며, 다양한 형태로 변경되어 실시될 수 있을 것이다.The present invention can be applied to various changes and may have various forms, and specific embodiments will be illustrated in the drawings and described in detail in the text. However, the present invention is not limited to the embodiments disclosed below, and may be implemented in various forms.
한편, 도면에서 본 발명의 특징과 직접적으로 관계되지 않은 일부 구성 요소는 본 발명을 명확하게 나타내기 위하여 생략되었을 수 있다. 또한, 도면 상의 일부 구성 요소는 그 크기나 비율 등이 다소 과장되어 도시되었을 수 있다. 도면 전반에서 동일 또는 유사한 구성 요소들에 대해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 참조 번호 및 부호를 부여하고, 중복되는 설명은 생략하기로 한다.On the other hand, some components that are not directly related to the features of the present invention in the drawings may have been omitted to clearly indicate the present invention. In addition, some of the components in the drawings may be illustrated with a slight exaggeration in size or proportion. Throughout the drawings, the same or similar elements are assigned the same reference numbers and symbols as possible, even if they are displayed on different drawings, and redundant descriptions will be omitted.
본 출원에서, 제1, 제2 등의 용어는 다양한 구성 요소들을 구별하여 설명하는데 사용될 뿐, 상기 구성 요소들이 상기 용어에 의해 한정되지는 않는다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들의 조합이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들의 조합의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 이하의 설명에서 규정하는 특정 위치 또는 방향 등은 상대적인 관점에서 기술한 것으로서, 일 예로 이는 보는 관점이나 방향에 따라서는 반대로 변경될 수도 있음에 유의하여야 할 것이다.In the present application, terms such as first and second are used only to describe various components separately, and the components are not limited by the terms. Also, the terms “include” or “have” are intended to indicate the presence of features, numbers, steps, actions, components, parts, or combinations thereof described in the specification, one or more other features or numbers. It should be understood that it does not preclude the presence or addition possibility of steps, steps, elements, parts or combinations thereof. In addition, when a part such as a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the case "directly above" the other part but also another part in the middle. In addition, it should be noted that a specific position or direction specified in the following description is described from a relative viewpoint, and for example, it may be changed in reverse depending on a viewing viewpoint or direction.
이하, 첨부된 도면을 참조하여 본 발명의 실시예 및 그 밖에 당업자가 본 발명의 내용을 쉽게 이해하기 위하여 필요한 사항에 대하여 상세히 설명하기로 한다. 아래의 설명에서, 단수의 표현은 문맥상 명백하게 단수만을 포함하지 않는 한, 복수의 표현도 포함한다.Hereinafter, exemplary embodiments of the present invention and other matters necessary for those skilled in the art to easily understand the contents of the present invention will be described in detail with reference to the accompanying drawings. In the description below, singular expressions include plural expressions unless the context clearly includes only the singular.
도 1a 및 도 1b, 도 2a 및 도 2b, 및 도 3a 및 도 3b는 각각 본 발명의 일 실시예에 의한 발광 소자(LD)를 나타내는 사시도 및 단면도이다. 도 1a 내지 도 3b에서는 원 기둥 형상의 막대형 발광 소자(LD)를 도시하였으나, 본 발명에 의한 발광 소자(LD)의 종류 및/또는 형상이 이에 한정되지는 않는다.1A and 1B, 2A and 2B, and 3A and 3B are perspective and cross-sectional views, respectively, showing a light emitting device LD according to an embodiment of the present invention. 1A to 3B illustrate a rod-shaped light-emitting element LD having a circular column shape, but the type and / or shape of the light-emitting element LD according to the present invention are not limited thereto.
먼저 도 1a 및 도 1b를 참조하면, 본 발명의 일 실시예에 의한 발광 소자(LD)는, 제1 도전성 반도체층(11) 및 제2 도전성 반도체층(13)과, 상기 제1 및 제2 도전성 반도체층들(11, 13)의 사이에 개재된 활성층(12)을 포함한다. 일 예로, 발광 소자(LD)는 길이(L) 방향을 따라 제1 도전성 반도체층(11), 활성층(12) 및 제2 도전성 반도체층(13)이 순차적으로 적층된 적층체로 구성될 수 있다.1A and 1B, a light emitting device LD according to an embodiment of the present invention includes a first conductive semiconductor layer 11 and a second conductive semiconductor layer 13, and the first and second And an active layer 12 interposed between the conductive semiconductor layers 11 and 13. For example, the light emitting device LD may be formed of a laminate in which the first conductive semiconductor layer 11, the active layer 12, and the second conductive semiconductor layer 13 are sequentially stacked along the length L direction.
실시예에 따라, 발광 소자(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 발광 소자(LD)의 연장 방향을 길이(L) 방향이라고 하면, 발광 소자(LD)는 상기 길이(L) 방향을 따라 일측 단부와 타측 단부를 가질 수 있다.According to an embodiment, the light emitting element LD may be provided in a rod shape extending along one direction. When the extending direction of the light emitting element LD is the length L direction, the light emitting element LD may have one end and the other end along the length L direction.
실시예에 따라, 발광 소자(LD)의 일측 단부에는 제1 및 제2 도전성 반도체층들(11, 13) 중 하나가 배치되고, 상기 발광 소자(LD)의 타측 단부에는 상기 제1 및 제2 도전성 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다.According to an embodiment, one of the first and second conductive semiconductor layers 11 and 13 is disposed at one end of the light emitting element LD, and the first and second are disposed at the other end of the light emitting element LD. The other of the conductive semiconductor layers 11 and 13 may be disposed.
실시예에 따라, 발광 소자(LD)는 막대 형상으로 제조된 막대형 발광 다이오드일 수 있다. 본 명세서에서, "막대형"이라 함은 원 기둥 또는 다각 기둥 등과 같이 길이(L) 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 특별히 한정되지는 않는다. 예를 들어, 발광 소자(LD)의 길이(L)는 그 직경(D)(또는, 횡단면의 폭)보다 클 수 있다.According to an embodiment, the light emitting element LD may be a rod-shaped light emitting diode manufactured in a rod shape. In the present specification, the term “rod-shaped” means a rod-like shape, or a bar-like shape that is long (ie, having an aspect ratio greater than 1) in the length (L) direction, such as a circular column or a polygonal column. shape), and the shape of the cross section is not particularly limited. For example, the length L of the light emitting element LD may be greater than its diameter D (or the width of the cross section).
실시예에 따라, 발광 소자(LD)는 나노 스케일 내지 마이크로 스케일 정도로 작은 크기, 일 예로 각각 나노 스케일 또는 마이크로 스케일 범위의 직경(D) 및/또는 길이(L)를 가질 수 있다. 다만, 본 발명에서 발광 소자(LD)의 크기가 이에 한정되지는 않는다. 예를 들어, 발광 소자(LD)를 이용한 발광 장치를 광원으로 이용하는 각종 장치, 일 예로 표시 장치 등의 설계 조건에 따라 발광 소자(LD)의 크기는 다양하게 변경될 수 있다.According to an embodiment, the light emitting device LD may have a size as small as nanoscale to microscale, for example, a diameter (D) and / or a length (L) in a nanoscale or microscale range, respectively. However, the size of the light emitting device LD in the present invention is not limited thereto. For example, the size of the light emitting device LD may be variously changed according to design conditions such as various devices using the light emitting device using the light emitting device LD as a light source, for example, a display device.
제1 도전성 반도체층(11)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예를 들어, 제1 도전성 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 n형 반도체층을 포함할 수 있다. 다만, 제1 도전성 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 도전성 반도체층(11)을 구성할 수 있다.For example, the first conductive semiconductor layer 11 may include at least one n-type semiconductor layer. For example, the first conductive semiconductor layer 11 includes any one of InAlGaN, GaN, AlGaN, InGaN, AlN, and InN semiconductor materials, and n-type doped with a first conductive dopant such as Si, Ge, Sn, etc. It may include a semiconductor layer. However, the material constituting the first conductive semiconductor layer 11 is not limited thereto, and the first conductive semiconductor layer 11 may be formed of various materials.
활성층(12)은 제1 도전성 반도체층(11) 상에 배치되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 일 실시예에서, 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 상기 클래드층은 AlGaN층 또는 InAlGaN층으로 형성될 수 있다. 실시예에 따라, AlGaN, AlInGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다.The active layer 12 is disposed on the first conductive semiconductor layer 11 and may be formed in a single or multiple quantum well structure. In one embodiment, a cladding layer (not shown) doped with a conductive dopant may be formed on the top and / or bottom of the active layer 12. For example, the clad layer may be formed of an AlGaN layer or an InAlGaN layer. Depending on the embodiment, a material such as AlGaN, AlInGaN may be used to form the active layer 12, and in addition, various materials may constitute the active layer 12.
발광 소자(LD)의 양단에 소정 전압 이상의 전계를 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 상기 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 상기 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.When an electric field of a predetermined voltage or more is applied to both ends of the light emitting element LD, the light emitting element LD emits light while the electron-hole pairs are combined in the active layer 12. By controlling the light emission of the light emitting element LD using this principle, the light emitting element LD can be used as a light source for various light emitting devices including pixels of a display device.
제2 도전성 반도체층(13)은 활성층(12) 상에 배치되며, 제1 도전성 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 도전성 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예를 들어, 제2 도전성 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전성 도펀트가 도핑된 p형 반도체층을 포함할 수 있다. 다만, 제2 도전성 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 도전성 반도체층(13)을 구성할 수 있다.The second conductive semiconductor layer 13 is disposed on the active layer 12 and may include a semiconductor layer of a different type from the first conductive semiconductor layer 11. For example, the second conductive semiconductor layer 13 may include at least one p-type semiconductor layer. For example, the second conductive semiconductor layer 13 includes at least one semiconductor material of InAlGaN, GaN, AlGaN, InGaN, AlN, InN, and includes a p-type semiconductor layer doped with a second conductive dopant such as Mg. can do. However, the material constituting the second conductive semiconductor layer 13 is not limited thereto, and various materials may also constitute the second conductive semiconductor layer 13.
또한, 실시예에 따라, 발광 소자(LD)는 표면에 제공된 절연성 피막(INF)을 더 포함할 수 있다. 절연성 피막(INF)은 적어도 활성층(12)의 외주면을 둘러싸도록 발광 소자(LD)의 표면에 형성될 수 있으며, 이외에도 제1 및 제2 도전성 반도체층들(11, 13)의 일 영역을 더 둘러쌀 수 있다. 다만, 절연성 피막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양 단부는 노출할 수 있다. 예를 들어, 절연성 피막(INF)은 길이(L) 방향 상에서 발광 소자(LD)의 양단에 위치한 제1 및 제2 도전성 반도체층들(11, 13) 각각의 일단, 일 예로 원기둥의 두 밑면(상부면 및 하부면)은 커버하지 않고 노출할 수 있다.In addition, according to an embodiment, the light emitting device LD may further include an insulating coating INF provided on the surface. The insulating film INF may be formed on the surface of the light emitting element LD so as to surround at least the outer circumferential surface of the active layer 12, and in addition, further surround one region of the first and second conductive semiconductor layers 11 and 13 Can be cheap However, the insulating film INF may expose both ends of the light emitting device LD having different polarities. For example, the insulating film INF may have two bases of one end of each of the first and second conductive semiconductor layers 11 and 13 positioned at both ends of the light emitting element LD in the length L direction, for example, the cylinder. The upper and lower surfaces) can be exposed without being covered.
실시예에 따라, 절연성 피막(INF)은 SiO2, Si3N4, Al2O3 및 TiO2 중 적어도 하나의 절연 물질을 포함할 수 있으나, 이에 한정되지는 않는다. 즉, 절연성 피막(INF)의 구성 물질이 특별히 한정되지는 않으며, 상기 절연성 피막(INF)은 현재 공지된 다양한 절연 물질로 구성될 수 있다.According to an embodiment, the insulating film INF may include at least one insulating material of SiO 2 , Si 3 N 4 , Al 2 O 3, and TiO 2 , but is not limited thereto. That is, the constituent material of the insulating coating INF is not particularly limited, and the insulating coating INF may be composed of various known insulating materials.
일 실시예에서, 발광 소자(LD)는 제1 도전성 반도체층(11), 활성층(12), 제2 도전성 반도체층(13) 및/또는 절연성 피막(INF) 외에도 추가적인 구성 요소를 더 포함할 수 있다. 예를 들면, 발광 소자(LD)는 제1 도전성 반도체층(11), 활성층(12) 및/또는 제2 도전성 반도체층(13)의 일단 측에 배치된 하나 이상의 형광체층, 활성층, 반도체층 및/또는 전극층을 추가적으로 포함할 수 있다.In one embodiment, the light emitting device LD may further include additional components in addition to the first conductive semiconductor layer 11, the active layer 12, the second conductive semiconductor layer 13 and / or the insulating coating INF. have. For example, the light emitting device LD may include one or more phosphor layers, active layers, semiconductor layers disposed on one side of the first conductive semiconductor layer 11, the active layer 12 and / or the second conductive semiconductor layer 13, and / Or may further include an electrode layer.
예를 들어, 발광 소자(LD)는 도 2a 및 도 2b에 도시된 바와 같이 제2 도전성 반도체층(13)의 일단 측에 배치되는 적어도 하나의 전극층(14)을 더 포함할 수 있다. 또한, 실시예에 따라 발광 소자(LD)는 도 3a 및 도 3b에 도시된 바와 같이 제1 도전성 반도체층(11)의 일단 측에 배치되는 적어도 하나의 다른 전극층(15)을 더 포함할 수도 있다.For example, the light emitting device LD may further include at least one electrode layer 14 disposed on one side of the second conductive semiconductor layer 13 as shown in FIGS. 2A and 2B. Further, according to an embodiment, the light emitting device LD may further include at least one other electrode layer 15 disposed on one side of the first conductive semiconductor layer 11 as shown in FIGS. 3A and 3B. .
상기 전극층들(14, 15) 각각은 오믹(Ohmic) 컨택 전극일 수 있으나, 이에 한정되지는 않는다. 또한, 상기 전극층들(14, 15) 각각은 금속 또는 금속 산화물을 포함할 수 있으며, 일 예로, Cr, Ti, Al, Au, Ni, ITO, IZO, ITZO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용할 수 있다. 또한, 실시예에 따라, 상기 전극층들(14, 15)은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)에서 생성되는 빛이 전극층들(14, 15)을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다.Each of the electrode layers 14 and 15 may be an ohmic contact electrode, but is not limited thereto. In addition, each of the electrode layers 14 and 15 may include a metal or a metal oxide, for example, Cr, Ti, Al, Au, Ni, ITO, IZO, ITZO, and their oxides or alloys, or the like. It can be used by mixing. Further, according to an embodiment, the electrode layers 14 and 15 may be substantially transparent or translucent. Accordingly, light generated in the light emitting device LD may be transmitted to the outside of the light emitting device LD through the electrode layers 14 and 15.
실시예에 따라, 절연성 피막(INF)은 상기 전극층들(14, 15)의 외주면을 적어도 부분적으로 감싸거나, 또는 감싸지 않을 수 있다. 즉, 절연성 피막(INF)은 상기 전극층들(14, 15)의 표면에 선택적으로 형성될 수 있다. 또한, 절연성 피막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양단을 노출하도록 형성되며, 일 예로 전극층들(14, 15)의 적어도 일 영역을 노출할 수 있다. 또는, 또 다른 실시예에서는, 절연성 피막(INF)이 제공되지 않을 수도 있다.According to an embodiment, the insulating coating INF may or may not at least partially surround the outer circumferential surfaces of the electrode layers 14 and 15. That is, the insulating film INF may be selectively formed on the surfaces of the electrode layers 14 and 15. In addition, the insulating film INF is formed to expose both ends of the light emitting devices LD having different polarities, for example, at least one region of the electrode layers 14 and 15 may be exposed. Alternatively, in another embodiment, an insulating coating INF may not be provided.
발광 소자(LD)의 표면, 특히 활성층(12)의 표면에 절연성 피막(INF)이 제공되면, 상기 활성층(12)이 도시되지 않은 적어도 하나의 전극(일 예로, 상기 발광 소자(LD)의 양단에 연결되는 컨택 전극들 중 적어도 하나의 컨택 전극) 등과 단락되는 것을 방지할 수 있다. 이에 따라, 발광 소자(LD)의 전기적 안정성을 확보할 수 있다.When an insulating coating INF is provided on the surface of the light emitting device LD, particularly the surface of the active layer 12, the active layer 12 is not shown at least one electrode (eg, both ends of the light emitting device LD) Short circuit and the like). Accordingly, electrical stability of the light emitting element LD can be secured.
또한, 발광 소자(LD)의 표면에 절연성 피막(INF)을 형성함에 의해 상기 발광 소자(LD)의 표면 결함을 최소화하여 수명 및 효율을 향상시킬 수 있다. 또한, 각각의 발광 소자(LD)에 절연성 피막(INF)이 형성되면, 다수의 발광 소자들(LD)이 서로 밀접하여 배치되어 있는 경우에도 상기 발광 소자들(LD)의 사이에서 원치 않는 단락이 발생하는 것을 방지할 수 있다.In addition, by forming an insulating film INF on the surface of the light emitting element LD, surface defects of the light emitting element LD can be minimized to improve life and efficiency. In addition, when an insulating film INF is formed on each light emitting element LD, even when a plurality of light emitting elements LD are disposed close to each other, an unwanted short circuit occurs between the light emitting elements LD. It can be prevented from occurring.
또한, 본 발명의 일 실시예에서, 발광 소자(LD)는 표면 처리 과정을 거쳐 제조될 수 있다. 예를 들어, 다수의 발광 소자들(LD)을 유동성의 용액에 혼합하여 각각의 발광 영역(일 예로, 각 화소의 발광 영역)에 공급할 때, 상기 발광 소자들(LD)이 용액 내에 불균일하게 응집하지 않고 균일하게 분산될 수 있도록 각각의 발광 소자(LD)를 표면 처리(일 예로, 코팅)할 수 있다.In addition, in one embodiment of the present invention, the light emitting device LD may be manufactured through a surface treatment process. For example, when a plurality of light-emitting elements (LD) are mixed with a fluid solution and supplied to each light-emitting region (eg, the light-emitting region of each pixel), the light-emitting elements (LD) are unevenly aggregated in the solution. Each light emitting device LD may be surface treated (eg, coated) so as to be uniformly dispersed without being carried out.
상술한 발광 소자(LD)를 포함한 발광 장치는, 표시 장치를 비롯하여 광원을 필요로 하는 다양한 종류의 장치에서 이용될 수 있다. 예를 들어, 표시 패널의 각 화소 영역에 복수의 초소형 발광 소자들(LD)을 배치하고, 이를 통해 각 화소의 발광 유닛을 구성할 수 있다. 다만, 본 발명에서 발광 소자(LD)의 적용 분야가 표시 장치에 한정되지는 않는다. 예컨대, 발광 소자(LD)는 조명 장치 등과 같이 광원을 필요로 하는 다른 종류의 장치에도 이용될 수 있다.The light emitting device including the above-described light emitting element LD can be used in various types of devices requiring a light source, including a display device. For example, a plurality of micro light-emitting elements LD may be disposed in each pixel area of the display panel, and thus the light-emitting unit of each pixel may be configured. However, the application field of the light emitting element LD in the present invention is not limited to the display device. For example, the light emitting element LD may be used in other types of devices that require a light source, such as a lighting device.
도 4는 본 발명의 일 실시예에 의한 표시 장치를 나타내는 평면도이다. 실시예에 따라, 도 4에서는 도 1a 내지 도 3b에서 설명한 발광 소자들(LD)을 광원으로서 이용할 수 있는 장치의 일 예로서, 표시 장치, 특히 상기 표시 장치에 구비되는 표시 패널(PNL)을 도시하기로 한다. 실시예에 따라, 도 4에서는 표시 영역(DA)을 중심으로 표시 패널(PNL)의 구조를 간략하게 도시하기로 한다. 다만, 실시예에 따라서는 도시되지 않은 적어도 하나의 구동 회로부(일 예로, 주사 구동부 및 데이터 구동부 중 적어도 하나) 및/또는 복수의 배선들이 표시 패널(PNL)에 더 배치될 수도 있다.4 is a plan view illustrating a display device according to an exemplary embodiment of the present invention. According to an embodiment, FIG. 4 illustrates a display device, particularly a display panel PNL provided in the display device, as an example of a device that can use the light emitting elements LD described in FIGS. 1A to 3B as a light source. I will do it. According to an embodiment, in FIG. 4, the structure of the display panel PNL will be briefly illustrated with respect to the display area DA. However, according to an embodiment, at least one driving circuit unit (for example, at least one of a scanning driving unit and a data driving unit) not illustrated, and / or a plurality of wirings may be further disposed on the display panel PNL.
도 4를 참조하면, 본 발명의 일 실시예에 의한 표시 패널(PNL)은, 제1 기판(SUB1)과, 상기 제1 기판(SUB1) 상에 배치된 다수의 화소들(PXL)을 포함할 수 있다. 구체적으로, 표시 패널(PNL) 및 이를 구성하기 위한 제1 기판(SUB1)은, 영상을 표시하기 위한 표시 영역(DA)과, 상기 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함한다.Referring to FIG. 4, the display panel PNL according to an exemplary embodiment of the present invention includes a first substrate SUB1 and a plurality of pixels PXL disposed on the first substrate SUB1. You can. Specifically, the display panel PNL and the first substrate SUB1 for constructing the display panel include a display area DA for displaying an image and a non-display area NDA excluding the display area DA. .
실시예에 따라, 표시 영역(DA)은 표시 패널(PNL)의 중앙 영역에 배치되고, 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 표시 패널(PNL)의 가장자리 영역에 배치될 수 있다. 다만, 표시 영역(DA) 및 비표시 영역(NDA)의 위치가 이에 한정되지는 않으며, 이들의 위치는 변경될 수 있다.According to an embodiment, the display area DA may be disposed in the central area of the display panel PNL, and the non-display area NDA may be disposed in the edge area of the display panel PNL to surround the display area DA. have. However, the positions of the display area DA and the non-display area NDA are not limited thereto, and their positions may be changed.
제1 기판(SUB1)은 표시 패널(PNL)의 베이스 부재를 구성할 수 있다. 예를 들어, 제1 기판(SUB1)은 하부 패널(표시 패널(PNL)의 하판)의 베이스 부재를 구성할 수 있다.The first substrate SUB1 may constitute a base member of the display panel PNL. For example, the first substrate SUB1 may constitute a base member of the lower panel (the lower panel of the display panel PNL).
실시예에 따라, 제1 기판(SUB1)은 경성 기판 또는 가요성 기판일 수 있으며, 그 재료나 물성이 특별히 한정되지는 않는다. 일 예로, 제1 기판(SUB1)은 유리 또는 강화 유리로 구성된 경성 기판, 또는 플라스틱 또는 금속 재질의 박막 필름으로 구성된 가요성 기판일 수 있다. 또한, 제1 기판(SUB1)은 투명 기판일 수 있으나 이에 한정되지는 않는다. 일 예로, 제1 기판(SUB1)은 반투명 기판, 불투명 기판, 또는 반사성 기판일 수도 있다.According to an embodiment, the first substrate SUB1 may be a rigid substrate or a flexible substrate, and the material or physical properties are not particularly limited. For example, the first substrate SUB1 may be a rigid substrate made of glass or tempered glass, or a flexible substrate made of a thin film made of plastic or metal. Further, the first substrate SUB1 may be a transparent substrate, but is not limited thereto. For example, the first substrate SUB1 may be a translucent substrate, an opaque substrate, or a reflective substrate.
제1 기판(SUB1) 상의 일 영역은 표시 영역(DA)으로 규정되어 화소들(PXL)이 배치되고, 나머지 영역은 비표시 영역(NDA)으로 규정된다. 일 예로, 제1 기판(SUB1)은, 각각의 화소(PXL)가 형성되는 복수의 화소 영역들을 포함한 표시 영역(DA)과, 상기 표시 영역(DA)의 외곽에 배치되는 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)의 화소들(PXL)에 연결되는 각종 배선들 및/또는 내장 회로부가 배치될 수 있다.One area on the first substrate SUB1 is defined as the display area DA, and pixels PXL are disposed, and the other area is defined as the non-display area NDA. For example, the first substrate SUB1 includes a display area DA including a plurality of pixel areas in which each pixel PXL is formed, and a non-display area NDA disposed outside the display area DA. It may include. Various wirings and / or built-in circuit units connected to the pixels PXL of the display area DA may be disposed in the non-display area NDA.
화소들(PXL) 각각은 해당 주사 신호 및 데이터 신호에 의해 구동되는 적어도 하나의 발광 소자(LD), 일 예로 도 1a 내지 도 3b의 실시예들 중 어느 하나의 실시예에 의한 적어도 하나의 막대형 발광 다이오드를 포함할 수 있다. 예를 들어, 화소들(PXL)은, 각각 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가지며 서로 병렬로 연결된 복수의 막대형 발광 다이오드들을 포함할 수 있다. 상기 복수의 막대형 발광 다이오드들은 각 화소(PXL)의 광원을 구성할 수 있다.Each of the pixels PXL is at least one light emitting element LD driven by a corresponding scan signal and a data signal, for example, at least one bar type according to any one of the embodiments of FIGS. 1A to 3B. It may include a light emitting diode. For example, the pixels PXL may include a plurality of rod-shaped light emitting diodes each having a size as small as nanoscale to microscale and connected in parallel with each other. The plurality of bar light emitting diodes may constitute a light source of each pixel PXL.
또한, 화소들(PXL) 각각은 복수의 서브 화소들을 포함할 수 있다. 일 예로, 각각의 화소(PXL)는 제1 서브 화소(SPX1), 제2 서브 화소(SPX2) 및 제3 서브 화소(SPX3)를 포함할 수 있다. 실시예에 따라, 제1, 제2 및 제3 서브 화소들(SPX1, SPX2, SPX3)은 서로 다른 색상의 빛을 방출할 수 있다. 일 예로, 제1 서브 화소(SPX1)는 적색의 빛을 방출하는 적색 서브 화소일 수 있고, 제2 서브 화소(SPX2)는 녹색의 빛을 방출하는 녹색 서브 화소일 수 있으며, 제3 서브 화소(SPX3)는 청색의 빛을 방출하는 청색 서브 화소일 수 있다. 다만, 각각의 화소(PXL)를 구성하는 서브 화소들의 색상, 종류 및/또는 개수 등이 특별히 한정되지는 않으며, 일 예로 각각의 서브 화소가 방출하는 빛의 색상은 다양하게 변경될 수 있다. 또한, 도 4에서는 표시 영역(DA)에서 화소들(PXL)이 스트라이프 형태로 배열되는 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 표시 영역(DA)은 현재 공지된 다양한 화소 배열 형태를 가질 수 있다.Also, each of the pixels PXL may include a plurality of sub-pixels. For example, each pixel PXL may include a first sub-pixel SPX1, a second sub-pixel SPX2, and a third sub-pixel SPX3. According to an embodiment, the first, second, and third sub-pixels SPX1, SPX2, and SPX3 may emit light of different colors. For example, the first sub-pixel SPX1 may be a red sub-pixel that emits red light, the second sub-pixel SPX2 may be a green sub-pixel that emits green light, and the third sub-pixel ( SPX3) may be a blue sub-pixel that emits blue light. However, the color, type, and / or number of sub-pixels constituting each pixel PXL are not particularly limited, and for example, the color of light emitted by each sub-pixel may be variously changed. In addition, FIG. 4 illustrates an embodiment in which the pixels PXL in the display area DA are arranged in a stripe form, but the present invention is not limited thereto. For example, the display area DA may have various pixel arrangement types currently known.
일 실시예에서, 각각의 화소(PXL)(또는, 각각의 서브 화소)는 능동형 화소로 구성될 수 있다. 다만, 본 발명의 표시 장치에 적용될 수 있는 화소들(PXL)의 종류, 구조 및/또는 구동 방식이 특별히 한정되지는 않는다. 예를 들어, 각각의 화소(PXL)는 현재 공지된 다양한 수동형 또는 능동형 구조를 가진 발광 표시 장치의 화소로 구성될 수 있다.In one embodiment, each pixel PXL (or each sub pixel) may be configured as an active pixel. However, the type, structure, and / or driving method of the pixels PXL that can be applied to the display device of the present invention is not particularly limited. For example, each pixel PXL may be composed of pixels of a light emitting display device having various passive or active structures currently known.
도 5a 내지 도 5c는 각각 본 발명의 일 실시예에 의한 서브 화소(SPX)를 나타내는 회로도로서, 일 예로 도 4에 도시된 제1, 제2 및 제3 서브 화소들(SPX1, SPX2, SPX3) 중 어느 하나를 도시한 회로도이다.5A to 5C are circuit diagrams showing sub-pixels SPX according to an embodiment of the present invention, and for example, first, second, and third sub-pixels SPX1, SPX2, and SPX3 illustrated in FIG. 4. It is a circuit diagram showing one of them.
구체적으로, 도 5a 내지 도 5c에서는 능동형 표시 장치(일 예로, 능동형 발광 표시 장치)에 구비될 수 있는 서브 화소(SPX)의 서로 다른 실시예를 도시한 것이다. 예를 들어, 도 5a 내지 도 5c에 도시된 각각의 서브 화소(SPX)는 도 4의 표시 패널(PNL)에 구비된 제1, 제2 및 제3 서브 화소들(SPX1, SPX2, SPX3) 중 어느 하나일 수 있으며, 상기 제1, 제2 및 제3 서브 화소들(SPX1, SPX2, SPX3)은 실질적으로 동일 또는 유사한 구조를 가질 수 있다. 따라서, 도 5a 내지 도 5c에서는 제1, 제2 및 제3 서브 화소들(SPX1, SPX2, SPX3)을 포괄하여 서브 화소(SPX)로 지칭하기로 한다.Specifically, FIGS. 5A to 5C illustrate different embodiments of sub-pixels SPX that may be provided in an active display device (eg, an active light emitting display device). For example, each of the sub-pixels SPX illustrated in FIGS. 5A to 5C is among the first, second, and third sub-pixels SPX1, SPX2, and SPX3 provided in the display panel PNL of FIG. 4. The first, second, and third sub-pixels SPX1, SPX2, and SPX3 may have substantially the same or similar structure. Accordingly, in FIGS. 5A to 5C, the first, second, and third sub-pixels SPX1, SPX2, and SPX3 are collectively referred to as a sub-pixel SPX.
먼저 도 5a를 참조하면, 본 발명의 일 실시예에 의한 서브 화소(SPX)는, 데이터 신호에 대응하는 휘도의 빛을 생성하기 위한 발광 유닛(EMU)과, 상기 발광 유닛(EMU)을 구동하기 위한 화소 회로(PXC)를 포함할 수 있다.Referring first to FIG. 5A, a sub-pixel SPX according to an embodiment of the present invention drives a light emitting unit EMU for generating light having a luminance corresponding to a data signal and the light emitting unit EMU. It may include a pixel circuit (PXC) for.
실시예에 따라, 발광 유닛(EMU)은 제1 및 제2 전원들(VDD, VSS)의 사이에 병렬로 연결된 복수의 발광 소자들(LD)을 포함할 수 있다. 여기서, 제1 및 제2 전원들(VDD, VSS)은 발광 소자들(LD)이 발광할 수 있도록 서로 다른 전위를 가질 수 있다. 일 예로, 제1 전원(VDD)은 고전위 전원으로 설정되고, 제2 전원(VSS)은 저전위 전원으로 설정될 수 있다. 이때, 제1 및 제2 전원들(VDD, VSS)의 전위 차는 적어도 서브 화소(SPX)의 발광 기간 동안 발광 소자들(LD)의 문턱 전압 이상으로 설정될 수 있다.According to an embodiment, the light emitting unit EMU may include a plurality of light emitting elements LD connected in parallel between the first and second power sources VDD and VSS. Here, the first and second power sources VDD and VSS may have different potentials so that the light emitting elements LD emit light. For example, the first power supply VDD may be set as a high potential power and the second power supply VSS may be set as a low potential power. At this time, the potential difference between the first and second power sources VDD and VSS may be set to be equal to or higher than a threshold voltage of the light emitting elements LD during the light emission period of the sub-pixel SPX.
한편, 도 5a에서는 각 서브 화소(SPX)의 발광 유닛(EMU)을 구성하는 발광 소자들(LD)이 제1 전원(VDD)과 제2 전원(VSS)의 사이에 서로 동일한 방향(일 예로, 순방향)으로 병렬 연결된 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 상기 발광 소자들(LD) 중 일부는 제1 및 제2 전원들(VDD, VSS)의 사이에 순방향으로 연결되고, 다른 일부는 역방향으로 연결될 수도 있다. 또는, 또 다른 실시예에서는, 적어도 하나의 서브 화소(SPX)가 단일의 발광 소자(LD)만을 포함할 수도 있다.Meanwhile, in FIG. 5A, light emitting elements LD constituting the light emitting unit EMU of each sub-pixel SPX have the same direction (eg, as an example) between the first power supply VDD and the second power supply VSS. Forward), but the present invention is not limited thereto. For example, in another embodiment, some of the light emitting devices LD may be connected in the forward direction between the first and second power sources VDD and VSS, and the other parts may be connected in the reverse direction. Alternatively, in another embodiment, at least one sub-pixel SPX may include only a single light emitting element LD.
실시예에 따라, 각각의 발광 유닛(EMU)을 구성하는 발광 소자들(LD)의 일 단부는, 제1 전극을 통해 해당 화소 회로(PXC)에 공통으로 접속되며, 상기 화소 회로(PXC)를 통해 제1 전원(VDD)에 접속될 수 있다. 그리고, 발광 소자들(LD)의 다른 단부는, 제2 전극을 통해 제2 전원(VSS)에 공통으로 접속될 수 있다.According to an embodiment, one end of the light emitting elements LD constituting each light emitting unit EMU is commonly connected to a corresponding pixel circuit PXC through a first electrode, and the pixel circuit PXC is connected. It can be connected to the first power supply (VDD). Further, the other end of the light emitting elements LD may be commonly connected to the second power source VSS through the second electrode.
각각의 발광 유닛(EMU)은 해당 화소 회로(PXC)를 통해 공급되는 구동 전류에 대응하는 휘도로 발광할 수 있다. 이에 따라, 표시 영역(DA)에서 소정의 영상이 표시될 수 있다.Each light emitting unit EMU may emit light at a luminance corresponding to a driving current supplied through the corresponding pixel circuit PXC. Accordingly, a predetermined image may be displayed in the display area DA.
화소 회로(PXC)는 해당 서브 화소(SPX)의 주사선(Si) 및 데이터선(Dj)에 접속될 수 있다. 일 예로, 서브 화소(SPX)가 표시 영역(DA)의 i번째 행 및 j번째 열에 배치되었다고 할 때, 상기 서브 화소(SPX)의 화소 회로(PXC)는 표시 영역(DA)의 i번째 주사선(Si) 및 j번째 데이터선(Dj)에 접속될 수 있다. 이러한 화소 회로(PXC)는 제1 및 제2 트랜지스터(T1, T2)와 스토리지 커패시터(Cst)를 포함할 수 있다.The pixel circuit PXC may be connected to the scan line Si and the data line Dj of the sub-pixel SPX. For example, when the sub-pixel SPX is disposed in the i-th row and the j-th column of the display area DA, the pixel circuit PXC of the sub-pixel SPX displays the i-th scan line ( Si) and the j-th data line Dj. The pixel circuit PXC may include first and second transistors T1 and T2 and a storage capacitor Cst.
제1 트랜지스터(구동 트랜지스터; T1)는 제1 전원(VDD)과 발광 유닛(EMU)의 제1 전극 사이에 접속된다. 그리고, 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속된다. 이러한 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 발광 유닛(EMU)으로 공급되는 구동 전류를 제어한다.The first transistor (driving transistor; T1) is connected between the first power source VDD and the first electrode of the light emitting unit EMU. The gate electrode of the first transistor T1 is connected to the first node N1. The first transistor T1 controls the driving current supplied to the light emitting unit EMU in response to the voltage of the first node N1.
제2 트랜지스터(스위칭 트랜지스터; T2)는 데이터선(Dj)과 제1 노드(N1)의 사이에 접속된다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 주사선(Si)에 접속된다.The second transistor (switching transistor; T2) is connected between the data line Dj and the first node N1. The gate electrode of the second transistor T2 is connected to the scan line Si.
이러한 제2 트랜지스터(T2)는, 주사선(Si)으로부터 게이트-온 전압(예컨대, 로우 전압)의 주사 신호가 공급될 때 턴-온되어, 데이터선(Dj)과 제1 노드(N1)를 전기적으로 연결한다. 각각의 프레임 기간마다 데이터선(Dj)으로는 해당 프레임의 데이터 신호가 공급되고, 상기 데이터 신호는 제2 트랜지스터(T2)를 경유하여 제1 노드(N1)로 전달된다. 이에 따라, 스토리지 커패시터(Cst)에는 데이터 신호에 대응하는 전압이 충전된다.The second transistor T2 is turned on when the scan signal of the gate-on voltage (eg, low voltage) is supplied from the scan line Si, thereby electrically connecting the data line Dj and the first node N1. Connect with. The data signal of the corresponding frame is supplied to the data line Dj for each frame period, and the data signal is transmitted to the first node N1 via the second transistor T2. Accordingly, the voltage corresponding to the data signal is charged in the storage capacitor Cst.
스토리지 커패시터(Cst)의 일 전극은 제1 전원(VDD)에 접속되고, 다른 전극은 제1 노드(N1)에 접속된다. 이러한 스토리지 커패시터(Cst)는 각각의 프레임 기간 동안 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압을 충전하고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지한다.One electrode of the storage capacitor Cst is connected to the first power supply VDD, and the other electrode is connected to the first node N1. The storage capacitor Cst charges a voltage corresponding to the data signal supplied to the first node N1 during each frame period, and maintains the charged voltage until the data signal of the next frame is supplied.
한편, 도 5a에서는 화소 회로(PXC)에 포함되는 트랜지스터들, 일 예로, 제1 및 제2 트랜지스터들(T1, T2)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 즉, 제1 및 제2 트랜지스터들(T1, T2) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.Meanwhile, in FIG. 5A, transistors included in the pixel circuit PXC, for example, the first and second transistors T1 and T2 are both shown as P-type transistors, but the present invention is not limited thereto. . That is, at least one of the first and second transistors T1 and T2 may be changed to an N-type transistor.
일 예로, 도 5b에 도시된 바와 같이, 제1 및 제2 트랜지스터들(T1, T2)은 모두 N타입의 트랜지스터들일 수 있다. 도 5b에 도시된 서브 화소(SPX)는, 트랜지스터 타입 변경에 따라 일부 회로 소자의 접속 위치가 변경된 것을 제외하고, 그 구성 및 동작이 도 5a의 화소 회로(PXC)와 실질적으로 유사하다. 따라서, 도 5b의 서브 화소(SPX)에 대한 상세한 설명은 생략하기로 한다.For example, as illustrated in FIG. 5B, the first and second transistors T1 and T2 may be N-type transistors. The sub-pixel SPX shown in FIG. 5B is substantially similar in structure and operation to the pixel circuit PXC of FIG. 5A except that the connection position of some circuit elements is changed according to a change in transistor type. Therefore, a detailed description of the sub-pixel SPX in FIG. 5B will be omitted.
한편, 화소 회로(PXC)의 구조가 도 5a 및 도 5b에 도시된 실시예에 한정되지는 않는다. 즉, 화소 회로(PXC)는 현재 공지된 다양한 구조 및/또는 구동 방식의 화소 회로로 구성될 수 있다. 일 예로, 화소 회로(PXC)는 도 5c에 도시된 실시예와 같이 구성될 수도 있다.Meanwhile, the structure of the pixel circuit PXC is not limited to the embodiments illustrated in FIGS. 5A and 5B. That is, the pixel circuit PXC may be composed of pixel circuits of various structures and / or driving methods currently known. For example, the pixel circuit PXC may be configured as in the embodiment shown in FIG. 5C.
도 5c를 참조하면, 화소 회로(PXC)는 해당 수평 라인의 주사선(Si) 외에도 적어도 하나의 다른 주사선(또는, 제어선)에 더 접속될 수 있다. 일 예로, 표시 영역(DA)의 i번째 행에 배치된 서브 화소(SPX)의 화소 회로(PXC)는 i-1번째 주사선(Si-1) 및/또는 i+1번째 주사선(Si+1)에 더 접속될 수 있다. 또한, 실시예에 따라 화소 회로(PXC)는 제1 및 제2 전원들(VDD, VSS) 외에 다른 전원에 더 연결될 수 있다. 일 예로, 화소 회로(PXC)는 초기화 전원(Vint)에도 연결될 수 있다. 실시예에 따라, 이러한 화소 회로(PXC)는 제1 내지 제7 트랜지스터들(T1 내지 T7)과 스토리지 커패시터(Cst)를 포함할 수 있다.Referring to FIG. 5C, the pixel circuit PXC may be further connected to at least one other scan line (or control line) in addition to the scan line Si of the corresponding horizontal line. For example, the pixel circuit PXC of the sub-pixel SPX disposed in the i-th row of the display area DA includes the i-1th scan line Si-1 and / or the i + 1th scan line Si + 1. Can be further connected to. Also, according to an embodiment, the pixel circuit PXC may be further connected to other power sources in addition to the first and second power sources VDD and VSS. For example, the pixel circuit PXC may also be connected to the initialization power source Vint. According to an embodiment, the pixel circuit PXC may include first to seventh transistors T1 to T7 and a storage capacitor Cst.
제1 트랜지스터(T1)는 제1 전원(VDD)과 발광 유닛(EMU)의 제1 전극 사이에 접속된다. 그리고, 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속된다. 이러한 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 발광 유닛(EMU)으로 공급되는 구동 전류를 제어한다.The first transistor T1 is connected between the first power source VDD and the first electrode of the light emitting unit EMU. The gate electrode of the first transistor T1 is connected to the first node N1. The first transistor T1 controls the driving current supplied to the light emitting unit EMU in response to the voltage of the first node N1.
제2 트랜지스터(T2)는 데이터선(Dj)과 제1 트랜지스터(T1)의 일 전극 사이에 접속된다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 해당 주사선(Si)에 접속된다. 이와 같은 제2 트랜지스터(T2)는 상기 주사선(Si)으로부터 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 데이터선(Dj)을 제1 트랜지스터(T1)의 일 전극에 전기적으로 연결한다. 따라서, 제2 트랜지스터(T2)가 턴-온되면, 데이터선(Dj)으로부터 공급되는 데이터 신호가 제1 트랜지스터(T1)로 전달된다.The second transistor T2 is connected between the data line Dj and one electrode of the first transistor T1. The gate electrode of the second transistor T2 is connected to the scan line Si. The second transistor T2 is turned on when the scan signal of the gate-on voltage is supplied from the scan line Si to electrically connect the data line Dj to one electrode of the first transistor T1. . Therefore, when the second transistor T2 is turned on, the data signal supplied from the data line Dj is transferred to the first transistor T1.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 다른 전극과 제1 노드(N1) 사이에 접속된다. 그리고, 제3 트랜지스터(T3)의 게이트 전극은 해당 주사선(Si)에 접속된다. 이와 같은 제3 트랜지스터(T3)는 상기 주사선(Si)으로부터 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)를 다이오드 형태로 연결한다.The third transistor T3 is connected between the other electrode of the first transistor T1 and the first node N1. The gate electrode of the third transistor T3 is connected to the scan line Si. The third transistor T3 is turned on when the scan signal of the gate-on voltage is supplied from the scan line Si to connect the first transistor T1 in the form of a diode.
제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint) 사이에 접속된다. 그리고, 제4 트랜지스터(T4)의 게이트 전극은 이전 주사선, 일 예로 i-1번째 주사선(Si-1)에 접속된다. 이와 같은 제4 트랜지스터(T4)는 i-1번째 주사선(Si-1)으로 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 제1 노드(N1)로 전달한다. 여기서, 초기화 전원(Vint)의 전압은 데이터 신호의 최저 전압 이하일 수 있다.The fourth transistor T4 is connected between the first node N1 and the initialization power source Vint. Further, the gate electrode of the fourth transistor T4 is connected to the previous scan line, for example, the i-1th scan line Si-1. The fourth transistor T4 is turned on when the scan signal of the gate-on voltage is supplied to the i-1th scan line Si-1, so that the voltage of the initialization power supply Vint to the first node N1. To deliver. Here, the voltage of the initialization power supply Vint may be less than or equal to the lowest voltage of the data signal.
제5 트랜지스터(T5)는 제1 전원(VDD)과 제1 트랜지스터(T1) 사이에 접속된다. 그리고, 제5 트랜지스터(T5)의 게이트 전극은 해당 발광 제어선, 일 예로 i번째 발광 제어선(Ei)에 접속된다. 이와 같은 제5 트랜지스터(T5)는 상기 발광 제어선(Ei)으로 게이트-오프 전압(일 예로, 하이 전압)의 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.The fifth transistor T5 is connected between the first power supply VDD and the first transistor T1. Further, the gate electrode of the fifth transistor T5 is connected to a corresponding emission control line, for example, the i-th emission control line Ei. The fifth transistor T5 is turned off when a light emission control signal of a gate-off voltage (eg, a high voltage) is supplied to the light emission control line Ei, and is turned on in other cases.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)와 발광 유닛(EMU)의 제1 전극 사이에 접속된다. 그리고, 제6 트랜지스터(T6)의 게이트 전극은 해당 발광 제어선, 일 예로 i번째 발광 제어선(Ei)에 접속된다. 이와 같은 제6 트랜지스터(T6)는 상기 발광 제어선(Ei)으로 게이트-오프 전압의 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.The sixth transistor T6 is connected between the first transistor T1 and the first electrode of the light emitting unit EMU. Further, the gate electrode of the sixth transistor T6 is connected to a corresponding emission control line, for example, the i-th emission control line Ei. The sixth transistor T6 is turned off when a light emission control signal having a gate-off voltage is supplied to the light emission control line Ei, and is turned on in other cases.
제7 트랜지스터(T7)는 발광 유닛(EMU)의 제1 전극과 초기화 전원(Vint)의 사이에 접속된다. 그리고, 제7 트랜지스터(T7)의 게이트 전극은 다음 단의 주사선들 중 어느 하나, 일 예로 i+1번째 주사선(Si+1)에 접속된다. 이와 같은 제7 트랜지스터(T7)는 상기 i+1번째 주사선(Si+1)으로 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 발광 유닛(EMU)의 제1 전극으로 공급한다.The seventh transistor T7 is connected between the first electrode of the light emitting unit EMU and the initialization power supply Vint. In addition, the gate electrode of the seventh transistor T7 is connected to any one of the scan lines of the next stage, for example, the i + 1th scan line (Si + 1). The seventh transistor T7 is turned on when a scan signal of a gate-on voltage is supplied to the i + 1th scan line Si + 1 to turn on the voltage of the initialization power source Vint of the light emitting unit EMU. It is supplied to the first electrode.
스토리지 커패시터(Cst)는 제1 전원(VDD)과 제1 노드(N1)의 사이에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 각 프레임 기간에 제1 노드(N1)로 공급되는 데이터 신호 및 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장한다.The storage capacitor Cst is connected between the first power supply VDD and the first node N1. The storage capacitor Cst stores a data signal supplied to the first node N1 in each frame period and a voltage corresponding to the threshold voltage of the first transistor T1.
한편, 도 5c에서는 화소 회로(PXC)에 포함되는 트랜지스터들, 예를 들어 제1 내지 제7 트랜지스터들(T1 내지 T7)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 일 예로, 제1 내지 제7 트랜지스터들(T1 내지 T7) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.Meanwhile, in FIG. 5C, transistors included in the pixel circuit PXC, for example, first to seventh transistors T1 to T7 are all illustrated as P-type transistors, but the present invention is not limited thereto. . For example, at least one of the first to seventh transistors T1 to T7 may be changed to an N-type transistor.
또한, 본 발명에 적용될 수 있는 서브 화소(SPX)의 구조가 도 5a 내지 도 5c에 도시된 실시예들에 한정되지는 않으며, 각각의 서브 화소(SPX)는 현재 공지된 다양한 구조를 가질 수 있다. 예를 들어, 각각의 서브 화소(SPX)에 포함된 화소 회로(PXC)는 현재 공지된 다양한 구조 및/또는 구동 방식의 화소 회로로 구성될 수 있다. 또한, 본 발명의 다른 실시예에서 각각의 서브 화소(SPX)는 수동형 발광 표시 장치 등의 내부에 구성될 수도 있다. 이 경우, 화소 회로(PXC)는 생략되고, 발광 유닛(EMU)의 제1 및 제2 전극들 각각은 주사선(Si), 데이터선(Dj), 전원선 및/또는 제어선 등에 직접 접속될 수 있다.In addition, the structure of the sub-pixel SPX applicable to the present invention is not limited to the embodiments illustrated in FIGS. 5A to 5C, and each sub-pixel SPX may have various structures currently known. . For example, the pixel circuit PXC included in each sub-pixel SPX may be composed of pixel circuits of various structures and / or driving methods currently known. Further, in another embodiment of the present invention, each sub-pixel SPX may be configured inside a passive light emitting display device. In this case, the pixel circuit PXC is omitted, and each of the first and second electrodes of the light emitting unit EMU can be directly connected to the scan line Si, data line Dj, power line, and / or control line. have.
도 6은 본 발명의 일 실시예에 의한 화소(PXL)를 나타내는 평면도로서, 일 예로 도 4에 도시된 화소들(PXL) 중 어느 하나에 대응하는 화소 영역(PXA)을 도시한 평면도이다. 실시예에 따라, 도 6에서는 각 화소(PXL)의 발광 소자들(LD)이 배치되는 표시 소자층을 중심으로 상기 화소(PXL)의 구조를 도시하기로 한다.6 is a plan view illustrating a pixel PXL according to an exemplary embodiment of the present invention, and is a plan view illustrating a pixel area PXA corresponding to any one of the pixels PXL illustrated in FIG. 4 as an example. According to an exemplary embodiment, the structure of the pixel PXL is illustrated in FIG. 6 with the display element layer on which the light emitting elements LD of each pixel PXL are disposed.
도 4 내지 도 6을 참조하면, 각각의 화소(PXL)는 제1 기판(SUB1) 상에 규정된 각각의 화소 영역(PXA)에 형성된다. 각각의 화소 영역(PXA)은, 각각의 화소(PXL)를 구성하는 복수의 서브 화소들(SPX)에 대응하는 복수의 서브 화소 영역들(SPA)을 포함할 수 있다.4 to 6, each pixel PXL is formed in each pixel area PXA defined on the first substrate SUB1. Each pixel area PXA may include a plurality of sub pixel areas SPA corresponding to a plurality of sub pixels SPX constituting each pixel PXL.
예를 들어, 각각의 화소 영역(PXA)은, 제1 서브 화소(SPX1)가 형성되는 제1 서브 화소 영역(SPA1), 제2 서브 화소(SPX2)가 형성되는 제2 서브 화소 영역(SPA2), 및 제3 서브 화소(SPX3)가 형성되는 제3 서브 화소 영역(SPA3)을 포함할 수 있다. 각각의 서브 화소 영역(SPA)은, 적어도 한 쌍의 제1 전극(ELT1) 및 제2 전극(ELT2)과, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 연결된 적어도 하나의 발광 소자(LD)가 배치되는 발광 영역(EMA)을 포함할 수 있다.For example, each pixel area PXA includes a first sub-pixel area SPA1 in which a first sub-pixel SPX1 is formed, and a second sub-pixel area SPA2 in which a second sub-pixel SPX2 is formed. , And a third sub-pixel area SPA3 in which the third sub-pixel SPX3 is formed. Each sub-pixel area SPA includes at least one light emission connected between at least a pair of first and second electrodes ELT1 and ELT2 and the first and second electrodes ELT1 and ELT2. The light emitting region EMA on which the device LD is disposed may be included.
실시예에 따라, 제1 서브 화소(SPX1)는, 이에 대응하는 제1 서브 화소 영역(SPA1)에 서로 이격되어 배치된 제1 전극(ELT1) 및 제2 전극(ELT2)과, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 연결된 적어도 하나의 제1 발광 소자(LD1)를 포함한다. 일 예로, 제1 서브 화소(SPX1)는, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 병렬로 연결된 복수의 제1 발광 소자들(LD1)을 포함할 수 있다.According to an embodiment, the first sub-pixel SPX1 includes the first electrode ELT1 and the second electrode ELT2 spaced apart from each other in the corresponding first sub-pixel area SPA1, and the first and And at least one first light emitting element LD1 connected between the second electrodes ELT1 and ELT2. For example, the first sub-pixel SPX1 may include a plurality of first light emitting elements LD1 connected in parallel between the first and second electrodes ELT1 and ELT2.
실시예에 따라, 제2 서브 화소(SPX2)는, 이에 대응하는 제2 서브 화소 영역(SPA2)에 서로 이격되어 배치된 제1 전극(ELT1) 및 제2 전극(ELT2)과, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 연결된 적어도 하나의 제2 발광 소자(LD2)를 포함한다. 일 예로, 제2 서브 화소(SPX2)는, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 병렬로 연결된 복수의 제2 발광 소자들(LD2)을 포함할 수 있다.According to an embodiment, the second sub-pixel SPX2 includes the first electrode ELT1 and the second electrode ELT2 spaced apart from each other in the corresponding second sub-pixel area SPA2, and the first and And at least one second light emitting element LD2 connected between the second electrodes ELT1 and ELT2. For example, the second sub-pixel SPX2 may include a plurality of second light emitting elements LD2 connected in parallel between the first and second electrodes ELT1 and ELT2.
실시예에 따라, 제3 서브 화소(SPX3)는, 이에 대응하는 제3 서브 화소 영역(SPA3)에 서로 이격되어 배치된 제1 전극(ELT1) 및 제2 전극(ELT2)과, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 연결된 적어도 하나의 제3 발광 소자(LD3)를 포함한다. 일 예로, 제3 서브 화소(SPX3)는, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 병렬로 연결된 복수의 제3 발광 소자들(LD3)을 포함할 수 있다.According to an embodiment, the third sub-pixel SPX3 includes the first electrode ELT1 and the second electrode ELT2 spaced apart from each other in the corresponding third sub-pixel area SPA3, and the first and And at least one third light emitting element LD3 connected between the second electrodes ELT1 and ELT2. For example, the third sub-pixel SPX3 may include a plurality of third light emitting elements LD3 connected in parallel between the first and second electrodes ELT1 and ELT2.
실시예에 따라, 제1, 제2 및 제3 서브 화소들(SPX1, SPX2, SPX3)은, 실질적으로 동일 또는 유사한 구조를 가질 수 있다. 편의상, 이하에서는, 제1, 제2 및 제3 서브 화소들(SPX1, SPX2, SPX3) 중 임의의 하나를 "서브 화소(SPX)"로, 상기 서브 화소(SPX)가 형성되는 영역을 "서브 화소 영역(SPA)"으로, 상기 서브 화소 영역(SPA)에 배치되는 적어도 하나의 제1, 제2 또는 제3 발광 소자(LD1, LD2, 또는 LD3)를 "발광 소자(LD)"로 포괄적으로 지칭하여, 각 서브 화소(SPX)의 구조를 상세히 설명하기로 한다.According to an embodiment, the first, second, and third sub-pixels SPX1, SPX2, and SPX3 may have substantially the same or similar structure. For convenience, hereinafter, any one of the first, second, and third sub-pixels SPX1, SPX2, and SPX3 is referred to as a “sub-pixel SPX”, and an area in which the sub-pixel SPX is formed is referred to as a “sub”. Pixel area SPA, and at least one first, second, or third light emitting device LD1, LD2, or LD3 disposed in the sub-pixel area SPA is collectively referred to as a “light emitting device LD”. For reference, the structure of each sub-pixel SPX will be described in detail.
실시예에 따라, 각각의 서브 화소(SPX)는, 각각의 서브 화소 영역(SPA)에 서로 이격되어 배치된 적어도 한 쌍의 제1 전극(ELT1) 및 제2 전극(ELT2)과, 상기 제1 전극(ELT1)의 일 영역과 중첩되는 제1 격벽(PW1) 및 제1 컨택 전극(CNE1)과, 상기 제2 전극(ELT2)의 일 영역과 중첩되는 제2 격벽(PW2) 및 제2 컨택 전극(CNE2)과, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 연결된 적어도 하나의 발광 소자(LD)(일 예로, 서로 병렬로 연결된 복수의 발광 소자들(LD))을 포함할 수 있다.According to an exemplary embodiment, each sub-pixel SPX includes at least one pair of first and second electrodes ELT1 and ELT2 that are spaced apart from each other in each sub-pixel area SPA. The first partition wall PW1 and the first contact electrode CNE1 overlapping a region of the electrode ELT1, and the second partition wall PW2 and a second contact electrode overlapping a region of the second electrode ELT2 (CNE2) and at least one light emitting element LD connected between the first and second electrodes ELT1 and ELT2 (eg, a plurality of light emitting elements LD connected in parallel to each other). You can.
실시예에 따라, 제1 전극(ELT1) 및 제2 전극(ELT2)은 각각의 서브 화소 영역(SPA)에 서로 이격되어 배치되며, 적어도 일 영역이 서로 마주하도록 배치될 수 있다. 일 예로, 제1 및 제2 전극들(ELT1, ELT2)은 각각의 발광 영역(EMA)에서 제1 방향(DR1)을 따라 소정 간격만큼 이격되어 나란히 배치되며, 각각 상기 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 연장될 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 제1 및 제2 전극들(ELT1, ELT2)의 형상 및/또는 상호 배치 관계 등은 다양하게 변경될 수 있다.According to an embodiment, the first electrode ELT1 and the second electrode ELT2 are spaced apart from each other in each sub-pixel area SPA, and at least one area may be disposed to face each other. For example, the first and second electrodes ELT1 and ELT2 are spaced apart from each other by a predetermined distance along the first direction DR1 in each light emitting area EMA, respectively, and the first direction DR1. It may extend along the intersecting second direction DR2. However, the present invention is not limited to this. For example, the shape and / or mutual arrangement relationship of the first and second electrodes ELT1 and ELT2 may be variously changed.
실시예에 따라, 제1 및 제2 전극들(ELT1, ELT2) 각각은, 단일층 또는 다중층 구조를 가질 수 있다. 일 예로, 각각의 제1 전극(ELT1)은 제1 반사 전극(REF1) 및 제1 도전성 캡핑층(CPL1)을 포함한 다중층 구조를 가질 수 있고, 각각의 제2 전극(ELT2)은 제2 반사 전극(REF2) 및 제2 도전성 캡핑층(CPL2)을 포함한 다중층 구조를 가질 수 있다.According to an embodiment, each of the first and second electrodes ELT1 and ELT2 may have a single-layer or multi-layer structure. For example, each first electrode ELT1 may have a multi-layer structure including a first reflective electrode REF1 and a first conductive capping layer CPL1, and each second electrode ELT2 may have a second reflection. It may have a multi-layer structure including an electrode REF2 and a second conductive capping layer CPL2.
또한, 제1 및 제2 반사 전극들(REF1, REF2) 각각은, 단일층 또는 다중층 구조를 가질 수 있다. 일 예로, 각각의 제1 반사 전극(REF1)은 적어도 한 층의 반사성 도전층을 포함하며, 상기 반사성 도전층의 상부 및/또는 하부에 배치되는 적어도 한 층의 투명 도전층을 선택적으로 더 포함할 수 있다. 유사하게, 각각의 제2 반사 전극(REF2)은 적어도 한 층의 반사성 도전층을 포함하며, 상기 반사성 도전층의 상부 및/또는 하부에 배치되는 적어도 한 층의 투명 도전층을 선택적으로 더 포함할 수 있다.Also, each of the first and second reflective electrodes REF1 and REF2 may have a single-layer or multi-layer structure. For example, each of the first reflective electrodes REF1 includes at least one reflective conductive layer, and optionally further includes at least one transparent conductive layer disposed above and / or below the reflective conductive layer. You can. Similarly, each second reflective electrode REF2 includes at least one reflective conductive layer, and optionally further includes at least one transparent conductive layer disposed above and / or below the reflective conductive layer. You can.
실시예에 따라, 제1 전극(ELT1)은 제1 연결 전극(CNL1)에 연결될 수 있다. 예를 들면, 제1 전극(ELT1)은 제1 연결 전극(CNL1)과 일체로 연결될 수 있다. 일 예로, 제1 전극(ELT1)은 제1 연결 전극(CNL1)으로부터 적어도 한 갈래로 분기되어 형성될 수 있다. 제1 전극(ELT1)과 제1 연결 전극(CNL1)이 일체로 형성되는 경우, 제1 연결 전극(CNL1)을 제1 전극(ELT1)의 일 영역으로 간주할 수도 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는 제1 전극(ELT1) 및 제1 연결 전극(CNL1)이 서로 개별적으로 형성되어, 도시되지 않은 적어도 하나의 컨택홀 또는 비아홀 등을 통해 서로 전기적으로 연결될 수도 있다.According to an embodiment, the first electrode ELT1 may be connected to the first connection electrode CNL1. For example, the first electrode ELT1 may be integrally connected to the first connection electrode CNL1. For example, the first electrode ELT1 may be formed by branching at least one branch from the first connection electrode CNL1. When the first electrode ELT1 and the first connection electrode CNL1 are integrally formed, the first connection electrode CNL1 may be regarded as a region of the first electrode ELT1. However, the present invention is not limited to this. For example, in another embodiment of the present invention, the first electrode ELT1 and the first connection electrode CNL1 may be formed separately from each other, and may be electrically connected to each other through at least one contact hole or via hole, not shown. have.
실시예에 따라, 제1 전극(ELT1) 및 제1 연결 전극(CNL1)은 각각의 서브 화소 영역(SPA) 내에서 서로 다른 방향을 따라 연장될 수 있다. 일 예로, 제1 연결 전극(CNL1)이 제1 방향(DR1)을 따라 연장된다고 할 때, 제1 전극(ELT1)은 상기 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 연장될 수 있다.According to an embodiment, the first electrode ELT1 and the first connection electrode CNL1 may extend in different directions in each sub-pixel area SPA. For example, when the first connection electrode CNL1 extends along the first direction DR1, the first electrode ELT1 extends along the second direction DR2 crossing the first direction DR1. Can be.
실시예에 따라, 제1 연결 전극(CNL1)은 단일층 또는 다중층 구조를 가질 수 있다. 일 예로, 제1 연결 전극(CNL1)은, 제1 반사 전극(REF1)과 일체로 연결된 제1_1 연결 전극(CNL1_1)과, 제1 도전성 캡핑층(CPL1)과 일체로 연결된 제1_2 연결 전극(CNL1_2)을 포함할 수 있다. 실시예에 따라, 제1 연결 전극(CNL1)은 제1 전극(ELT1)과 동일한 단면 구조(적층 구조)를 가질 수 있으나, 이에 한정되지는 않는다.According to an embodiment, the first connection electrode CNL1 may have a single-layer or multi-layer structure. For example, the first connection electrode CNL1 includes a 1_1 connection electrode CNL1_1 integrally connected to the first reflective electrode REF1 and a 1_2 connection electrode CNL1_2 integrally connected to the first conductive capping layer CPL1. ). According to an embodiment, the first connection electrode CNL1 may have the same cross-sectional structure (stacked structure) as the first electrode ELT1, but is not limited thereto.
실시예에 따라, 제1 전극(ELT1) 및 제1 연결 전극(CNL1)은 제1 컨택홀(CH1)을 통해 각 서브 화소(SPX)의 화소 회로(PXC), 일 예로 도 5a 내지 도 5c 중 어느 하나에 도시된 바와 같이 구성된 화소 회로(PXC)에 접속될 수 있다. 실시예에 따라, 제1 컨택홀(CH1)은 각 서브 화소(SPX)의 발광 영역(EMA)의 외부에 배치될 수 있다. 일 예로, 제1 컨택홀(CH1)은, 뱅크(BNK)와 중첩되도록 해당 발광 영역(EMA)의 주변에 배치될 수 있다. 이 경우, 뱅크(BNK)에 의해 제1 컨택홀(CH1)이 커버되면서, 발광 영역(EMA)에서 패턴 비침이 발생하는 것을 방지할 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는 적어도 하나의 제1 컨택홀(CH1)이 발광 영역(EMA)의 내부에 배치될 수도 있다.According to an embodiment, the first electrode ELT1 and the first connection electrode CNL1 may include the pixel circuit PXC of each sub-pixel SPX through the first contact hole CH1, for example, in FIGS. 5A to 5C. It may be connected to a pixel circuit PXC configured as shown in any one. According to an embodiment, the first contact hole CH1 may be disposed outside the emission area EMA of each sub-pixel SPX. For example, the first contact hole CH1 may be disposed around the light emitting area EMA so as to overlap the bank BNK. In this case, while the first contact hole CH1 is covered by the bank BNK, it is possible to prevent pattern reflection from occurring in the emission area EMA. However, the present invention is not limited to this. For example, in another embodiment of the present invention, at least one first contact hole CH1 may be disposed inside the emission area EMA.
실시예에 따라, 각각의 화소 회로(PXC)는 해당 서브 화소 영역(SPA)에 배치된 발광 소자들(LD)의 하부에 위치될 수 있다. 예컨대, 각각의 화소 회로(PXC)는 상기 발광 소자들(LD) 하부의 화소 회로층에 형성되어 제1 컨택홀(CH1)을 통해 제1 전극(ELT1)에 연결될 수 있다.According to an embodiment, each pixel circuit PXC may be positioned under the light emitting elements LD disposed in the corresponding sub pixel area SPA. For example, each pixel circuit PXC may be formed on the pixel circuit layer below the light emitting elements LD and connected to the first electrode ELT1 through the first contact hole CH1.
실시예에 따라, 제2 전극(ELT2)은 제2 연결 전극(CNL2)에 연결될 수 있다. 예를 들면, 제2 전극(ELT2)은 제2 연결 전극(CNL2)과 일체로 연결될 수 있다. 일 예로, 제2 전극(ELT2)은 제2 연결 전극(CNL2)으로부터 적어도 한 갈래로 분기되어 형성될 수 있다. 제2 전극(ELT2)과 제2 연결 전극(CNL2)이 일체로 형성되는 경우, 제2 연결 전극(CNL2)을 제2 전극(ELT2)의 일 영역으로 간주할 수도 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는 제2 전극(ELT2) 및 제2 연결 전극(CNL2)이 서로 개별적으로 형성되어, 도시되지 않은 적어도 하나의 컨택홀 또는 비아홀 등을 통해 서로 전기적으로 연결될 수도 있다.According to an embodiment, the second electrode ELT2 may be connected to the second connection electrode CNL2. For example, the second electrode ELT2 may be integrally connected to the second connection electrode CNL2. For example, the second electrode ELT2 may be formed by branching at least one branch from the second connection electrode CNL2. When the second electrode ELT2 and the second connection electrode CNL2 are integrally formed, the second connection electrode CNL2 may be regarded as a region of the second electrode ELT2. However, the present invention is not limited to this. For example, in another embodiment of the present invention, the second electrode ELT2 and the second connection electrode CNL2 are formed separately from each other, and may be electrically connected to each other through at least one contact hole or via hole, not shown. have.
실시예에 따라, 제2 전극(ELT2) 및 제2 연결 전극(CNL2)은 각각의 서브 화소 영역(SPA) 내에서 서로 다른 방향을 따라 연장될 수 있다. 일 예로, 제2 연결 전극(CNL2)이 제1 방향(DR1)을 따라 연장된다고 할 때, 제2 전극(ELT2)은 상기 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 연장될 수 있다.According to an embodiment, the second electrode ELT2 and the second connection electrode CNL2 may extend in different directions in each sub-pixel area SPA. For example, when the second connection electrode CNL2 extends along the first direction DR1, the second electrode ELT2 extends along the second direction DR2 crossing the first direction DR1. Can be.
실시예에 따라, 제2 연결 전극(CNL2)은 단일층 또는 다중층 구조를 가질 수 있다. 일 예로, 제2 연결 전극(CNL2)은, 제2 반사 전극(REF2)과 일체로 연결된 제2_1 연결 전극(CNL2_1)과, 제2 도전성 캡핑층(CPL2)과 일체로 연결된 제2_2 연결 전극(CNL2_2)을 포함할 수 있다. 실시예에 따라, 제2 연결 전극(CNL2)은 제2 전극(ELT2)과 동일한 단면 구조(적층 구조)를 가질 수 있으나, 이에 한정되지는 않는다.According to an embodiment, the second connection electrode CNL2 may have a single-layer or multi-layer structure. For example, the second connection electrode CNL2 includes a 2_1 connection electrode CNL2_1 integrally connected to the second reflective electrode REF2 and a 2_2 connection electrode CNL2_2 integrally connected to the second conductive capping layer CPL2. ). According to an embodiment, the second connection electrode CNL2 may have the same cross-sectional structure (stacked structure) as the second electrode ELT2, but is not limited thereto.
실시예에 따라, 제2 전극(ELT2) 및 제2 연결 전극(CNL2)은 제2 전원(VSS)에 접속될 수 있다. 일 예로, 제2 전극(ELT2) 및 제2 연결 전극(CNL2)은 제2 컨택홀(CH2) 및 이에 연결된 전원선(미도시)을 통해 제2 전원(VSS)에 접속될 수 있다. 실시예에 따라, 제2 컨택홀(CH2)은 각 서브 화소(SPX)의 발광 영역(EMA)의 외부에 배치될 수 있다. 일 예로, 제2 컨택홀(CH2)은, 뱅크(BNK)와 중첩되도록 해당 발광 영역(EMA)의 주변에 배치될 수 있다. 이 경우, 뱅크(BNK)에 의해 제2 컨택홀(CH2)이 커버되면서, 발광 영역(EMA)에서 패턴 비침이 발생하는 것을 방지할 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는 적어도 하나의 제2 컨택홀(CH2)이 발광 영역(EMA)의 내부에 배치될 수도 있다.According to an embodiment, the second electrode ELT2 and the second connection electrode CNL2 may be connected to the second power source VSS. For example, the second electrode ELT2 and the second connection electrode CNL2 may be connected to the second power source VSS through the second contact hole CH2 and a power line (not shown) connected thereto. According to an embodiment, the second contact hole CH2 may be disposed outside the emission area EMA of each sub-pixel SPX. For example, the second contact hole CH2 may be disposed around the light emitting area EMA so as to overlap the bank BNK. In this case, while the second contact hole CH2 is covered by the bank BNK, it is possible to prevent pattern reflection from occurring in the emission area EMA. However, the present invention is not limited to this. For example, in another embodiment of the present invention, at least one second contact hole CH2 may be disposed inside the light emitting area EMA.
실시예에 따라, 제2 전원(VSS)을 공급하기 위한 전원선의 일 영역은 발광 소자들(LD) 하부의 화소 회로층에 배치될 수 있다. 예를 들어, 상기 전원선은 발광 소자들(LD) 하부의 화소 회로층에 배치되어, 제2 컨택홀(CH2)을 통해 제2 전극(ELT2)에 연결될 수 있다. 다만, 본 발명이 이에 한정되지는 않으며, 전원선의 위치는 다양하게 변경될 수 있다.According to an embodiment, one region of the power line for supplying the second power source VSS may be disposed on the pixel circuit layer below the light emitting elements LD. For example, the power line may be disposed on the pixel circuit layer under the light emitting elements LD, and may be connected to the second electrode ELT2 through the second contact hole CH2. However, the present invention is not limited to this, and the position of the power line may be variously changed.
실시예에 따라, 제1 격벽(PW1)은 제1 전극(ELT1)의 일 영역과 중첩되도록 상기 제1 전극(ELT1)의 하부에 배치되고, 제2 격벽(PW2)은 제2 전극(ELT2)의 일 영역과 중첩되도록 상기 제2 전극(ELT2)의 하부에 배치될 수 있다. 이러한 제1 및 제2 격벽들(PW1, PW2)은 각각의 발광 영역(EMA)에서 서로 이격되도록 배치되며, 각각 제1 및 제2 전극들(ELT1, ELT2)의 일 영역이 상부 방향으로 돌출되도록 한다. 예를 들어, 제1 전극(ELT1)은 제1 격벽(PW1) 상에 배치되어 상기 제1 격벽(PW1)에 의해 제1 기판(SUB1)의 높이 방향으로 돌출되고, 제2 전극(ELT2)은 제2 격벽(PW2) 상에 배치되어 상기 제2 격벽(PW2)에 의해 제1 기판(SUB1)의 높이 방향으로 돌출될 수 있다.According to an embodiment, the first partition wall PW1 is disposed under the first electrode ELT1 so as to overlap with a region of the first electrode ELT1, and the second partition wall PW2 is the second electrode ELT2. It may be disposed under the second electrode ELT2 so as to overlap with a region of. The first and second partition walls PW1 and PW2 are disposed to be spaced apart from each other in each light emitting area EMA, so that one area of the first and second electrodes ELT1 and ELT2 protrudes upward. do. For example, the first electrode ELT1 is disposed on the first partition wall PW1 and protrudes in the height direction of the first substrate SUB1 by the first partition wall PWM1, and the second electrode ELT2 is It is disposed on the second partition wall (PW2) may be projected in the height direction of the first substrate (SUB1) by the second partition wall (PW2).
실시예에 따라, 각 서브 화소(SPX)의 제1 및 제2 전극들(ELT1, ELT2)의 사이에는 적어도 하나의 발광 소자(LD), 일 예로 복수의 발광 소자들(LD)이 배열될 수 있다. 예를 들면, 제1 서브 화소(SPX1)의 제1 및 제2 전극들(ELT1, ELT2)의 사이에는 적어도 하나의 제1 발광 소자(LD1)가, 제2 서브 화소(SPX2)의 제1 및 제2 전극들(ELT1, ELT2)의 사이에는 적어도 하나의 제2 발광 소자(LD2)가, 제3 서브 화소(SPX3)의 제1 및 제2 전극들(ELT1, ELT2)의 사이에는 적어도 하나의 제3 발광 소자(LD3)가 배열될 수 있다. 일 예로, 각각의 서브 화소 영역(SPA)에서, 제1 전극(ELT1)과 제2 전극(ELT2)이 서로 대향하도록 배치된 발광 영역(EMA)에는, 복수의 발광 소자들(LD)이 병렬로 연결될 수 있다.According to an embodiment, at least one light emitting element LD, for example, a plurality of light emitting elements LD may be arranged between the first and second electrodes ELT1 and ELT2 of each sub-pixel SPX. have. For example, at least one first light emitting element LD1 is disposed between the first and second electrodes ELT1 and ELT2 of the first subpixel SPX1, and the first and second electrodes of the second subpixel SPX2 are At least one second light emitting element LD2 is disposed between the second electrodes ELT1 and ELT2, and at least one is disposed between the first and second electrodes ELT1 and ELT2 of the third sub-pixel SPX3. The third light emitting element LD3 may be arranged. For example, in each sub-pixel area SPA, a plurality of light-emitting elements LD are parallel to the light-emitting area EMA in which the first electrode ELT1 and the second electrode ELT2 are disposed to face each other. Can be connected.
한편, 도 6에서는 발광 소자들(LD)이 모두 제1 방향(DR1), 일 예로 가로 방향으로 정렬된 것으로 도시하였으나, 발광 소자들(LD)의 배열 방향이 이에 한정되지는 않는다. 예를 들어, 발광 소자들(LD) 중 적어도 하나는 사선 방향으로 배열되어 있을 수도 있다.Meanwhile, in FIG. 6, the light emitting elements LD are all arranged in the first direction DR1, for example, in the horizontal direction, but the arrangement direction of the light emitting elements LD is not limited thereto. For example, at least one of the light emitting elements LD may be arranged in a diagonal direction.
실시예에 따라, 제1, 제2 및 제3 발광 소자들(LD1, LD2, LD3)은 서로 동일하거나 상이한 색상의 빛을 방출할 수 있다. 일 예로, 제1, 제2 및 제3 발광 소자들(LD1, LD2, LD3)은 모두 청색의 빛을 방출하는 청색 발광 다이오드들일 수 있다.According to an embodiment, the first, second, and third light emitting elements LD1, LD2, and LD3 may emit light of the same or different color from each other. For example, the first, second, and third light emitting elements LD1, LD2, and LD3 may be blue light emitting diodes that emit blue light.
이러한 발광 소자들(LD)은 각 서브 화소(SPX)의 제1 및 제2 전극들(ELT1, ELT2)의 사이에 전기적으로 연결된다. 예컨대, 발광 소자들(LD)의 제1 단부(EP1)는 해당 서브 화소(SPX)의 제1 전극(ELT1)에 전기적으로 연결되고, 상기 발광 소자들(LD)의 제2 단부(EP2)는 해당 서브 화소(SPX)의 제2 전극(ELT2)에 전기적으로 연결될 수 있다.The light emitting elements LD are electrically connected between the first and second electrodes ELT1 and ELT2 of each sub-pixel SPX. For example, the first end EP1 of the light emitting elements LD is electrically connected to the first electrode ELT1 of the sub-pixel SPX, and the second end EP2 of the light emitting elements LD is It may be electrically connected to the second electrode ELT2 of the sub-pixel SPX.
일 실시예에서, 발광 소자들(LD)의 제1 단부는 각각의 제1 전극(ELT1) 상에 직접적으로 배치되지 않고, 적어도 하나의 컨택 전극, 일 예로 제1 컨택 전극(CNE1)을 통해 제1 전극(ELT1)에 전기적으로 연결될 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는, 발광 소자들(LD)의 제1 단부(EP1)가 각각의 제1 전극(ELT1)과 직접적으로 접촉되어, 상기 제1 전극(ELT1)에 전기적으로 연결될 수도 있다.In one embodiment, the first end of the light emitting elements LD is not directly disposed on each of the first electrodes ELT1, but is made through at least one contact electrode, for example, the first contact electrode CNE1. It may be electrically connected to one electrode ELT1. However, the present invention is not limited to this. For example, in another embodiment of the present invention, the first end EP1 of the light emitting elements LD is in direct contact with each first electrode ELT1, so that the first electrode ELT1 is electrically connected. It may be connected.
유사하게, 발광 소자들(LD)의 제2 단부(EP2)는 각각의 제2 전극(ELT2) 상에 직접적으로 배치되지 않고, 적어도 하나의 컨택 전극, 일 예로 제2 컨택 전극(CNE2)을 통해 제2 전극(ELT2)에 전기적으로 연결될 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는, 발광 소자들(LD)의 제2 단부(EP2)가 각각의 제2 전극(ELT2)과 직접적으로 접촉되어, 상기 제2 전극(ELT2)에 전기적으로 연결될 수도 있다.Similarly, the second end EP2 of the light emitting elements LD is not directly disposed on each second electrode ELT2, but through at least one contact electrode, for example, the second contact electrode CNE2. It may be electrically connected to the second electrode ELT2. However, the present invention is not limited to this. For example, in another embodiment of the present invention, the second end EP2 of the light emitting elements LD is in direct contact with each second electrode ELT2, and is electrically connected to the second electrode ELT2. It may be connected.
실시예에 따라, 각각의 발광 소자(LD)는 무기 결정 구조의 재료를 이용한 초소형의, 일 예로 나노 스케일 내지 마이크로 스케일 정도로 작은 크기의, 발광 다이오드일 수 있다. 예를 들어, 제1, 제2 및 제3 발광 소자들(LD1, LD2, LD3) 각각은, 도 1a 내지 도 1b, 도 2a 내지 도 2b, 및 도 3a 내지 도 3b 중 어느 하나에 도시된, 나노 스케일 내지 마이크로 스케일의 크기를 가진 초소형의 막대형 발광 다이오드일 수 있다.According to an embodiment, each light emitting device LD may be a light-emitting diode that is small in size, such as a nano-scale to micro-scale, using an inorganic crystal structure material. For example, each of the first, second, and third light emitting elements LD1, LD2, and LD3 is shown in any one of FIGS. 1A to 1B, 2A to 2B, and 3A to 3B, It may be an ultra-compact rod-shaped light emitting diode having a nano-scale to micro-scale size.
실시예에 따라, 발광 소자들(LD)은 소정의 용액 내에 분산된 형태로 준비되어, 잉크젯 프린팅 방식이나 슬릿 코팅 방식 등을 통해 각 서브 화소(SPX)의 발광 영역(EMA)에 공급될 수 있다. 일 예로, 발광 소자들(LD)은 휘발성 용매에 섞여 각각의 발광 영역(EMA)에 공급될 수 있다. 이때, 각 서브 화소(SPX)의 제1 및 제2 전극들(ELT1, ELT2)을 통해 소정의 전압을 공급하게 되면, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 전계가 형성되면서, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 발광 소자들(LD)이 자가 정렬하게 된다. 발광 소자들(LD)이 정렬된 이후에는 용매를 휘발시키거나 이외의 다른 방식으로 제거함으로써, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 발광 소자들(LD)을 안정적으로 배열할 수 있다. 또한, 이러한 발광 소자들(LD)의 제1 단부(EP1) 및 제2 단부(EP2) 상에 각각 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)을 형성함으로써, 상기 발광 소자들(LD)을 제1 및 제2 전극들(ELT1, ELT2)의 사이에 안정적으로 연결할 수 있다.According to an embodiment, the light emitting elements LD may be prepared in a form dispersed in a predetermined solution, and supplied to the light emitting area EMA of each sub-pixel SPX through an inkjet printing method or a slit coating method. . For example, the light emitting devices LD may be mixed with a volatile solvent and supplied to each light emitting area EMA. At this time, when a predetermined voltage is supplied through the first and second electrodes ELT1 and ELT2 of each sub-pixel SPX, an electric field is formed between the first and second electrodes ELT1 and ELT2. As a result, the light emitting elements LD are self-aligned between the first and second electrodes ELT1 and ELT2. After the light emitting elements LD are aligned, the light emitting elements LD are stably arranged between the first and second electrodes ELT1 and ELT2 by volatilizing or removing the solvent in a manner other than that. You can. In addition, by forming the first contact electrode CNE1 and the second contact electrode CNE2 on the first end EP1 and the second end EP2 of the light emitting devices LD, the light emitting devices ( LD) may be stably connected between the first and second electrodes ELT1 and ELT2.
실시예에 따라, 각각의 제1 컨택 전극(CNE1)은, 발광 소자들(LD)의 제1 단부(EP1) 및 이에 대응하는 제1 전극(ELT1)의 적어도 일 영역 상에 형성되어, 상기 발광 소자들(LD)의 제1 단부(EP1)를 상기 제1 전극(ELT1)에 물리적 및/또는 전기적으로 연결한다. 유사하게, 각각의 제2 컨택 전극(CNE2)은 발광 소자들(LD)의 제2 단부(EP2) 및 이에 대응하는 제2 전극(ELT2)의 적어도 일 영역 상에 형성되어, 상기 발광 소자들(LD)의 제2 단부(EP2)를 상기 제2 전극(ELT2)에 물리적 및/또는 전기적으로 연결한다.According to an embodiment, each of the first contact electrodes CNE1 is formed on at least one region of the first end EP1 of the light emitting elements LD and the corresponding first electrode ELT1, thereby emitting the light. The first end EP1 of the elements LD is physically and / or electrically connected to the first electrode ELT1. Similarly, each second contact electrode CNE2 is formed on at least one region of the second end EP2 of the light emitting elements LD and the corresponding second electrode ELT2, so that the light emitting elements ( The second end EP2 of LD) is physically and / or electrically connected to the second electrode ELT2.
각 서브 화소 영역(SPA)에 배치된 발광 소자들(LD)이 모여 해당 서브 화소(SPX)의 광원을 구성할 수 있다. 일 예로, 각각의 프레임 기간 동안 적어도 하나의 서브 화소(SPX)에 구동 전류가 흐르게 되면, 상기 서브 화소(SPX)의 제1 및 제2 전극들(ELT1, ELT2)의 사이에 순방향으로 연결된 발광 소자들(LD)이 발광하면서 상기 구동 전류에 대응하는 휘도의 빛을 방출할 수 있다.The light emitting elements LD disposed in each sub-pixel area SPA may be collected to configure a light source of the corresponding sub-pixel SPX. For example, when a driving current flows in at least one sub-pixel SPX during each frame period, a light-emitting element connected in a forward direction between the first and second electrodes ELT1 and ELT2 of the sub-pixel SPX As the field LD emits light, light having a luminance corresponding to the driving current may be emitted.
실시예에 따라, 각각의 발광 영역(EMA)은 뱅크(BNK)에 의해 둘러싸일 수 있다. 일 예로, 본 발명의 일 실시예에 의한 표시 장치는, 제1, 제2 및 제3 서브 화소들(SPX1, SPX2, SPX3) 각각의 발광 영역(EMA)을 둘러싸도록 상기 제1, 제2 및 제3 서브 화소들(SPX1, SPX2, SPX3)의 사이에 배치되는 뱅크(BNK)를 포함할 수 있다.According to an embodiment, each light emitting area EMA may be surrounded by a bank BNK. For example, in the display device according to an exemplary embodiment of the present invention, the first, second, and third sub-pixels SPX1, SPX2, and SPX3 surround the emission areas EMA, respectively. A bank BNK disposed between the third sub-pixels SPX1, SPX2, and SPX3 may be included.
본 발명의 일 실시예에서, 뱅크(BNK)는 적어도 한 층의 컬러 뱅크층을 포함하는 컬러 뱅크(CBNK)일 수 있다. 이러한 본 발명의 실시예에 의하면, 발광 영역(EMA) 등에 뱅크(BNK)의 잔사가 남는 것을 방지하고, 원하는 형상의 뱅크(BNK)를 용이하게 형성할 수 있다. 뱅크(BNK)와 관련한 상세한 설명은 후술하기로 한다.In an embodiment of the present invention, the bank BNK may be a color bank CBNK including at least one color bank layer. According to the exemplary embodiment of the present invention, it is possible to prevent the residue of the bank BNK from remaining in the light-emitting area EMA or the like, and to easily form the bank BNK of a desired shape. Detailed description of the bank (BNK) will be described later.
도 7a 및 도 7b는 각각 본 발명의 일 실시예에 의한 서브 화소(SPX)의 구조를 나타내는 단면도로서, 일 예로 도 6의 Ⅰ~Ⅰ'선에 대응하는 단면의 일 실시예를 나타낸다. 구체적으로, 도 7a 및 도 7b는 제1 및 제2 격벽들(PW1, PW2) 및 뱅크(BNK)의 형상과 관련하여 서로 다른 실시예들을 나타낸다.7A and 7B are cross-sectional views each showing a structure of a sub-pixel SPX according to an embodiment of the present invention, and for example, one embodiment of a cross section corresponding to line I to I 'in FIG. 6. Specifically, FIGS. 7A and 7B show different embodiments in relation to the shapes of the first and second partition walls PW1 and PW2 and the bank BNK.
실시예에 따라, 도 7a 및 도 7b에서는 표시 패널(PNL)의 하부 패널(BP)에 구성된 어느 하나의 서브 화소 영역(SPA)을 도시하기로 한다. 실시예에 따라, 앞서 설명한 제1, 제2 및 제3 서브 화소들(SPX1, SPX2, SPX3)은 실질적으로 동일 또는 유사한 단면 구조를 가질 수 있다. 따라서, 편의상 도 7a 및 도 7b에서는 도 6의 Ⅰ~Ⅰ'선에 대응되는 제1 서브 화소 영역(SPA1)의 단면을 통해, 각 서브 화소(SPX)의 구조를 포괄적으로 설명하기로 한다.According to an exemplary embodiment, in FIG. 7A and FIG. 7B, one sub-pixel area SPA configured in the lower panel BP of the display panel PNL is illustrated. According to an embodiment, the first, second, and third sub-pixels SPX1, SPX2, and SPX3 described above may have substantially the same or similar cross-sectional structure. Therefore, for convenience, FIGS. 7A and 7B will comprehensively describe the structure of each sub-pixel SPX through a cross section of the first sub-pixel area SPA1 corresponding to lines I to I 'of FIG. 6.
도 7a 및 도 7b를 도 1 내지 도 6과 함께 참조하면, 제1 기판(SUB1) 상의 각 서브 화소 영역(SPA)에는 화소 회로층(PCL) 및 표시 소자층(LDL)이 순차적으로 배치된다. 실시예에 따라, 이러한 화소 회로층(PCL) 및 표시 소자층(LDL)은 표시 패널(PNL)의 표시 영역(DA)에 전면적으로 형성될 수 있다.Referring to FIGS. 7A and 7B together with FIGS. 1 to 6, a pixel circuit layer PCL and a display element layer LDL are sequentially disposed in each sub-pixel area SPA on the first substrate SUB1. According to an exemplary embodiment, the pixel circuit layer PCL and the display element layer LDL may be entirely formed in the display area DA of the display panel PNL.
실시예에 따라, 화소 회로층(PCL)은 서브 화소들(SPX)의 화소 회로들(PXC)을 구성하는 회로 소자들을 포함할 수 있다. 그리고, 표시 소자층(LDL)은 서브 화소들(SPX)의 발광 소자들(LD)을 포함할 수 있다.According to an embodiment, the pixel circuit layer PCL may include circuit elements constituting the pixel circuits PXC of the sub pixels SPX. In addition, the display element layer LDL may include light emitting elements LD of the sub-pixels SPX.
예를 들어, 제1 기판(SUB1) 상의 제1 서브 화소 영역(SPA1)에는, 상기 제1 기판(SUB1)의 일면으로부터, 해당 제1 서브 화소(SPX1)의 화소 회로(PXC)를 구성하는 회로 소자들을 포함한 화소 회로층(PCL)과, 상기 제1 서브 화소(SPX1)에 구비되는 적어도 하나의 발광 소자(LD), 일 예로, 복수의 제1 발광 소자들(LD1)을 포함하는 표시 소자층(LDL)이 순차적으로 배치될 수 있다. 유사하게, 제1 기판(SUB1) 상의 제2 서브 화소 영역(SPA2)에는, 상기 제1 기판(SUB1)의 일면으로부터, 해당 제2 서브 화소(SPX2)의 화소 회로(PXC)를 구성하는 회로 소자들을 포함한 화소 회로층(PCL)과, 상기 제2 서브 화소(SPX2)에 구비되는 복수의 제2 발광 소자들(LD2)을 포함하는 표시 소자층(LDL)이 순차적으로 배치될 수 있다. 그리고, 제1 기판(SUB1) 상의 제3 서브 화소 영역(SPA3)에는, 상기 제1 기판(SUB1)의 일면으로부터, 해당 제3 서브 화소(SPX3)의 화소 회로(PXC)를 구성하는 회로 소자들을 포함한 화소 회로층(PCL)과, 상기 제3 서브 화소(SPX3)에 구비되는 복수의 제3 발광 소자들(LD3)을 포함하는 표시 소자층(LDL)이 순차적으로 배치될 수 있다.For example, a circuit constituting the pixel circuit PXC of the first sub-pixel SPX1 from one surface of the first substrate SUB1 in the first sub-pixel area SPA1 on the first substrate SUB1. A pixel circuit layer (PCL) including elements and at least one light emitting element (LD) provided in the first sub-pixel (SPX1), for example, a display element layer including a plurality of first light emitting elements (LD1) (LDL) may be sequentially arranged. Similarly, a circuit element constituting the pixel circuit PXC of the second sub-pixel SPX2 from one surface of the first substrate SUB1 in the second sub-pixel area SPA2 on the first substrate SUB1. The pixel circuit layer PCL including and the display element layer LDL including the plurality of second light emitting elements LD2 provided in the second sub pixel SPX2 may be sequentially arranged. Further, circuit elements constituting the pixel circuit PXC of the third sub-pixel SPX3 from one surface of the first substrate SUB1 in the third sub-pixel area SPA3 on the first substrate SUB1. The included pixel circuit layer PCL and the display element layer LDL including the plurality of third light emitting elements LD3 provided in the third sub pixel SPX3 may be sequentially arranged.
이와 같은 방식으로, 제1 기판(SUB1) 상의 표시 영역(DA)에는 화소 회로층(PCL)과 표시 소자층(LDL)이 순차적으로 배치될 수 있다. 예를 들어, 화소 회로층(PCL)은 제1 기판(SUB1)의 일면 상에 형성되고, 표시 소자층(LDL)은 화소 회로층(PCL)이 형성된 제1 기판(SUB1)의 일면 상에 형성될 수 있다.In this manner, the pixel circuit layer PCL and the display element layer LDL may be sequentially disposed on the display area DA on the first substrate SUB1. For example, the pixel circuit layer PCL is formed on one surface of the first substrate SUB1, and the display element layer LDL is formed on one surface of the first substrate SUB1 on which the pixel circuit layer PCL is formed. Can be.
실시예에 따라, 화소 회로층(PCL)은 표시 영역(DA)에 배치되는 복수의 회로 소자들을 포함한다. 예를 들어, 화소 회로층(PCL)은 각각의 서브 화소 영역(SPA)에 형성되어 각 서브 화소(SPX)의 화소 회로(PXC)를 구성하는 복수의 회로 소자들을 포함할 수 있다. 일 예로, 화소 회로층(PCL)은 각각의 서브 화소 영역(SPA)에 배치된 복수의 트랜지스터들, 일 예로 도 5a 및 도 5b의 제1 및 제2 트랜지스터들(T1, T2)을 포함할 수 있다. 또한, 도 7a 및 도 7b에는 도시하지 않았으나, 화소 회로층(PCL)은, 각각의 서브 화소 영역(SPA)에 배치된 스토리지 커패시터(Cst)와, 각각의 화소 회로(PXC)에 연결되는 각종 신호선들(일 예로, 도 5a 및 도 5b의 주사선(Si) 및 데이터선(Dj))과, 화소 회로(PXC) 및/또는 발광 소자들(LD)에 연결되는 각종 전원선들(일 예로, 각각 제1 전원(VDD) 및 제2 전원(VSS)을 전달하기 위한 제1 전원선(미도시) 및 제2 전원선(PL))을 포함할 수 있다.According to an exemplary embodiment, the pixel circuit layer PCL includes a plurality of circuit elements disposed in the display area DA. For example, the pixel circuit layer PCL may include a plurality of circuit elements formed in each sub-pixel area SPA and constituting the pixel circuit PXC of each sub-pixel SPX. For example, the pixel circuit layer PCL may include a plurality of transistors disposed in each sub-pixel area SPA, for example, the first and second transistors T1 and T2 of FIGS. 5A and 5B. have. In addition, although not shown in FIGS. 7A and 7B, the pixel circuit layer PCL includes a storage capacitor Cst disposed in each sub-pixel area SPA and various signal lines connected to each pixel circuit PXC. (Eg, scan line Si and data line Dj in FIGS. 5A and 5B) and various power lines connected to the pixel circuit PXC and / or light emitting elements LD (eg, each is made of A first power supply line (not shown) and a second power supply line PL for transmitting the first power supply VDD and the second power supply VSS may be included.
실시예에 따라, 각각의 화소 회로(PXC)에 구비된 복수의 트랜지스터들, 일 예로, 제1 및 제2 트랜지스터들(T1, T2)은 실질적으로 동일 또는 유사한 단면 구조를 가질 수 있다. 다만, 본 발명이 이에 한정되지는 않으며, 다른 실시예에서는 상기 복수의 트랜지스터들 중 적어도 일부가 서로 다른 타입 및/또는 구조를 가질 수도 있다.According to an embodiment, a plurality of transistors provided in each pixel circuit PXC, for example, the first and second transistors T1 and T2 may have substantially the same or similar cross-sectional structure. However, the present invention is not limited thereto, and in other embodiments, at least some of the plurality of transistors may have different types and / or structures.
또한, 화소 회로층(PCL)은 복수의 절연막들을 포함한다. 일 예로, 화소 회로층(PCL)은 제1 기판(SUB1)의 일면 상에 순차적으로 적층된 버퍼층(BFL), 게이트 절연막(GI), 층간 절연막(ILD) 및 패시베이션막(PSV)을 포함할 수 있다.Also, the pixel circuit layer PCL includes a plurality of insulating films. For example, the pixel circuit layer PCL may include a buffer layer BFL, a gate insulating film GI, an interlayer insulating film ILD, and a passivation film PSV sequentially stacked on one surface of the first substrate SUB1. have.
실시예에 따라, 버퍼층(BFL)은 각각의 회로 소자에 불순물이 확산되는 것을 방지할 수 있다. 이러한 버퍼층(BFL)은 단일층으로 구성될 수 있으나, 적어도 2중층 이상의 다중층으로 구성될 수도 있다. 버퍼층(BFL)이 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 한편, 실시예에 따라서는 버퍼층(BFL)이 생략될 수도 있다.According to an embodiment, the buffer layer BFL may prevent diffusion of impurities into each circuit element. The buffer layer BFL may be composed of a single layer, but may also be composed of multiple layers of at least two layers. When the buffer layer BFL is provided in multiple layers, each layer may be formed of the same material or may be formed of different materials. Meanwhile, the buffer layer BFL may be omitted depending on the embodiment.
실시예에 따라, 제1 및 제2 트랜지스터들(T1, T2) 각각은, 반도체층(SCL), 게이트 전극(GE), 제1 트랜지스터 전극(ET1) 및 제2 트랜지스터 전극(ET2)을 포함한다. 한편, 실시예에 따라 도 7a 및 도 7b에서는 제1 및 제2 트랜지스터들(T1, T2)이, 반도체층(SCL)과 별개로 형성된 제1 트랜지스터 전극(ET1) 및 제2 트랜지스터 전극(ET2)을 구비하는 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는 각각의 서브 화소 영역(SPA)에 배치되는 적어도 하나의 트랜지스터에 구비되는 제1 및/또는 제2 트랜지스터 전극들(ET1, ET2)이 각각의 반도체층(SCL)과 통합되어 구성될 수도 있다.According to an embodiment, each of the first and second transistors T1 and T2 includes a semiconductor layer SCL, a gate electrode GE, a first transistor electrode ET1 and a second transistor electrode ET2. . Meanwhile, according to an embodiment, in FIGS. 7A and 7B, the first and second transistors T1 and T2 are formed separately from the semiconductor layer SCL, and the first transistor electrode ET1 and the second transistor electrode ET2 are formed. Although an embodiment is provided, the present invention is not limited thereto. For example, in another embodiment of the present invention, the first and / or second transistor electrodes ET1 and ET2 provided in at least one transistor disposed in each sub-pixel area SPA may include each semiconductor layer ( SCL).
반도체층(SCL)은 버퍼층(BFL) 상에 배치될 수 있다. 일 예로, 반도체층(SCL)은 버퍼층(BFL)이 형성된 제1 기판(SUB1)과 게이트 절연막(GI)의 사이에 배치될 수 있다. 이러한 반도체층(SCL)은 제1 트랜지스터 전극(ET1)에 접촉되는 제1 영역과, 제2 트랜지스터 전극(ET2)에 접촉되는 제2 영역과, 상기 제1 및 제2 영역들의 사이에 위치된 채널 영역을 포함할 수 있다. 실시예에 따라, 상기 제1 및 제2 영역들 중 하나는 소스 영역이고, 다른 하나는 드레인 영역일 수 있다.The semiconductor layer SCL may be disposed on the buffer layer BFL. For example, the semiconductor layer SCL may be disposed between the first substrate SUB1 on which the buffer layer BFL is formed and the gate insulating layer GI. The semiconductor layer SCL is a channel positioned between the first region contacting the first transistor electrode ET1, the second region contacting the second transistor electrode ET2, and the first and second regions. It may include an area. According to an embodiment, one of the first and second regions may be a source region and the other may be a drain region.
실시예에 따라, 반도체층(SCL)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 또한, 반도체층(SCL)의 채널 영역은 불순물이 도핑되지 않은 반도체 패턴으로서 진성 반도체일 수 있고, 상기 반도체층(SCL)의 제1 및 제2 영역들은 각각 소정의 불순물이 도핑된 반도체 패턴일 수 있다.According to an embodiment, the semiconductor layer SCL may be a semiconductor pattern made of polysilicon, amorphous silicon, oxide semiconductor, or the like. In addition, the channel region of the semiconductor layer SCL may be an intrinsic semiconductor as a semiconductor pattern doped with impurities, and the first and second regions of the semiconductor layer SCL may be semiconductor patterns doped with a predetermined impurity, respectively. have.
게이트 전극(GE)은 게이트 절연막(GI)을 사이에 개재하고 반도체층(SCL) 상에 배치될 수 있다. 일 예로, 게이트 전극(GE)은 게이트 절연막(GI) 및 층간 절연막(ILD)의 사이에, 반도체층(SCL)의 적어도 일 영역과 중첩되도록 배치될 수 있다.The gate electrode GE may be disposed on the semiconductor layer SCL with the gate insulating layer GI interposed therebetween. For example, the gate electrode GE may be disposed between the gate insulating layer GI and the interlayer insulating layer ILD to overlap with at least one region of the semiconductor layer SCL.
제1 및 제2 트랜지스터 전극들(ET1, ET2)은, 적어도 한 층의 층간 절연막(ILD)을 사이에 개재하고, 반도체층(SCL) 및 게이트 전극(GE) 상에 배치될 수 있다. 예를 들어, 제1 및 제2 트랜지스터 전극들(ET1, ET2)은 층간 절연막(ILD)과 패시베이션막(PSV)의 사이에 배치될 수 있다. 이러한 제1 및 제2 트랜지스터 전극들(ET1, ET2)은 반도체층(SCL)에 전기적으로 연결될 수 있다. 예를 들어, 제1 및 제2 트랜지스터 전극들(ET1, ET2) 각각은 게이트 절연막(GI) 및 층간 절연막(ILD)을 관통하는 각각의 컨택홀을 통해 각각 반도체층(SCL)의 제1 영역 및 제2 영역에 연결될 수 있다.The first and second transistor electrodes ET1 and ET2 may be disposed on the semiconductor layer SCL and the gate electrode GE with at least one interlayer insulating layer ILD interposed therebetween. For example, the first and second transistor electrodes ET1 and ET2 may be disposed between the interlayer insulating film ILD and the passivation film PSV. The first and second transistor electrodes ET1 and ET2 may be electrically connected to the semiconductor layer SCL. For example, each of the first and second transistor electrodes ET1 and ET2 has a first region of the semiconductor layer SCL and a respective contact hole through the gate insulating layer GI and the interlayer insulating layer ILD, respectively. It may be connected to the second region.
한편, 실시예에 따라, 화소 회로(PXC)에 구비된 적어도 하나의 트랜지스터(일 예로, 도 5a 및 도 5b의 제1 트랜지스터(T1))의 제1 및 제2 트랜지스터 전극들(ET1, ET2) 중 어느 하나는 패시베이션막(PSV)을 관통하는 제1 컨택홀(CH1)을 통해, 상기 패시베이션막(PSV)의 상부에 배치된 발광 유닛(EMU)의 제1 전극(ELT1)에 전기적으로 연결될 수 있다.Meanwhile, according to an embodiment, the first and second transistor electrodes ET1 and ET2 of at least one transistor (eg, the first transistor T1 of FIGS. 5A and 5B) provided in the pixel circuit PXC. Any one of them may be electrically connected to the first electrode ELT1 of the light emitting unit EMU disposed on the passivation film PSV through the first contact hole CH1 passing through the passivation film PSV. have.
실시예에 따라, 각각의 서브 화소(SPX)에 연결되는 적어도 하나의 신호선 및/또는 전원선은 화소 회로(PXC)를 구성하는 회로 소자들의 일 전극과 동일한 층 상에 배치될 수 있다. 일 예로, 제2 전원(VSS)을 공급하기 위한 전원선(PL)은 제1 및 제2 트랜지스터들(T1, T2)의 게이트 전극들(GE)과 동일한 층 상에 배치되어, 상기 제1 및 제2 트랜지스터 전극들(ET1, ET2)과 동일한 층 상에 배치된 브리지 패턴(BRP), 및 패시베이션막(PSV)을 관통하는 적어도 하나의 제2 컨택홀(CH2)을 통해, 상기 패시베이션막(PSV)의 상부에 배치된 발광 유닛(EMU)의 제2 전극(ELT2)에 전기적으로 연결될 수 있다. 다만, 상기 전원선(PL) 등의 구조 및/또는 위치는 다양하게 변경될 수 있다.According to an embodiment, at least one signal line and / or power line connected to each sub-pixel SPX may be disposed on the same layer as one electrode of circuit elements constituting the pixel circuit PXC. For example, the power line PL for supplying the second power source VSS is disposed on the same layer as the gate electrodes GE of the first and second transistors T1 and T2, so that the first and The passivation film PSV through the bridge pattern BRP disposed on the same layer as the second transistor electrodes ET1 and ET2 and at least one second contact hole CH2 passing through the passivation film PSV. ) May be electrically connected to the second electrode ELT2 of the light emitting unit EMU disposed on the upper portion. However, the structure and / or location of the power line PL may be variously changed.
실시예에 따라, 표시 소자층(LDL)은, 각각의 서브 화소 영역(SPA)에서 화소 회로층(PCL)의 상부에 배치되는 복수의 발광 소자들(LD)을 포함할 수 있다. 예를 들어, 표시 소자층(LDL)은, 각각의 제1 서브 화소 영역(SPA1)에 배치되는 제1 발광 소자들(LD1), 각각의 제2 서브 화소 영역(SPA2)에 배치되는 제2 발광 소자들(LD2), 및 각각의 제3 서브 화소 영역(SPA3)에 배치되는 제3 발광 소자들(LD3)을 포함할 수 있다. 또한, 표시 소자층(LDL)은 발광 소자들(LD)의 주변에 배치되는 적어도 하나의 절연막 및/또는 절연 패턴을 더 포함할 수 있다.According to an exemplary embodiment, the display element layer LDL may include a plurality of light emitting elements LD disposed on the pixel circuit layer PCL in each sub-pixel area SPA. For example, the display element layer LDL may include first light emitting elements LD1 disposed in each of the first sub pixel regions SPA1 and second light emission disposed in each of the second sub pixel regions SPA2. The devices LD2 and third light emitting devices LD3 disposed in each third sub-pixel area SPA3 may be included. Also, the display element layer LDL may further include at least one insulating layer and / or insulating pattern disposed around the light emitting elements LD.
예를 들면, 표시 소자층(LDL)은 각각의 서브 화소 영역(SPA)에 배치된 제1 및 제2 전극들(ELT1, ELT2)과, 서로 대응하는 제1 및 제2 전극들(ELT1, ELT2)의 사이에 배치된 발광 소자들(LD)과, 상기 발광 소자들(LD) 각각의 제1 및 제2 단부들(EP1, EP2) 상에 배치된 제1 및 제2 컨택 전극들(CNE1, CNE2)을 포함할 수 있다. 이 외에도 표시 소자층(LDL)은 적어도 하나의 도전막 및/또는 절연막(또는, 절연 패턴) 등을 추가적으로 포함할 수 있다. 일 예로, 표시 소자층(LDL)은 제1 및 제2 격벽들(PW1, PW2), 뱅크(BNK), 및 제1 내지 제4 절연막(INS1, INS2, INS3, INS4) 중 적어도 하나를 더 포함할 수 있다.For example, the display element layer LDL includes first and second electrodes ELT1 and ELT2 disposed in each sub-pixel area SPA, and first and second electrodes ELT1 and ELT2 corresponding to each other. ), And first and second contact electrodes CNE1 disposed on the first and second ends EP1 and EP2 of the light emitting elements LD, respectively. CNE2). In addition to this, the display element layer LDL may additionally include at least one conductive film and / or insulating film (or insulating pattern). For example, the display element layer LDL further includes at least one of the first and second partition walls PW1 and PW2, the bank BNK, and the first to fourth insulating layers INS1, INS2, INS3, and INS4. can do.
실시예에 따라, 화소 회로층(PCL) 상에는 제1 및 제2 격벽들(PW1, PW2)이 배치될 수 있다. 일 예로, 제1 및 제2 격벽들(PW1, PW2)은, 각 서브 화소 영역(SPA)의 발광 영역(EMA) 상에 소정 간격 이격되어 배치될 수 있다.According to an embodiment, the first and second partition walls PW1 and PW2 may be disposed on the pixel circuit layer PCL. For example, the first and second partition walls PW1 and PW2 may be arranged to be spaced apart from each other by a predetermined distance on the emission area EMA of each sub-pixel area SPA.
실시예에 따라, 제1 및 제2 격벽들(PW1, PW2) 각각은 무기 재료 또는 유기 재료를 포함하는 절연 물질을 포함할 수 있다. 또한, 제1 및 제2 격벽들(PW1, PW2) 각각은 단일층 또는 다중층으로 구성될 수 있다. 즉, 제1 및 제2 격벽들(PW1, PW2)의 구성 물질 및/또는 적층 구조가 특별히 한정되지는 않으며, 이는 다양하게 변경될 수 있다.According to an embodiment, each of the first and second partition walls PW1 and PW2 may include an insulating material including an inorganic material or an organic material. Further, each of the first and second partition walls PW1 and PW2 may be configured as a single layer or multiple layers. That is, the constituent materials and / or stacked structures of the first and second partition walls PW1 and PW2 are not particularly limited, and may be variously changed.
실시예에 따라, 제1 및 제2 격벽들(PW1, PW2) 각각은 다양한 형상을 가질 수 있다. 일 예로, 제1 및 제2 격벽들(PW1, PW2) 각각은 도 7a에 도시된 바와 같이 상부로 갈수록 폭이 좁아지는 사다리꼴의 단면을 가질 수 있다. 이 경우, 제1 및 제2 격벽들(PW1, PW2) 각각은, 적어도 일 측면에서 경사면을 가질 수 있다. 또는, 제1 및 제2 격벽들(PW1, PW2) 각각은 도 7b에 도시된 바와 같이 상부로 갈수록 폭이 좁아지는 반원 또는 반타원 등의 단면을 가질 수도 있다. 이 경우, 제1 및 제2 격벽들(PW1, PW2) 각각은, 적어도 일 측면에서 곡면을 가질 수 있다. 즉, 본 발명에서 제1 및 제2 격벽들(PW1, PW2)의 형상이 특별히 한정되지는 않으며, 이는 다양하게 변경될 수 있다.According to an embodiment, each of the first and second partition walls PW1 and PW2 may have various shapes. As an example, each of the first and second partition walls PW1 and PW2 may have a trapezoidal cross-section that becomes narrower as it goes upward as shown in FIG. 7A. In this case, each of the first and second partition walls PW1 and PW2 may have an inclined surface at least on one side. Alternatively, each of the first and second partition walls PW1 and PW2 may have a cross section such as a semi-circle or a semi-ellipse, which becomes narrower toward the top as shown in FIG. 7B. In this case, each of the first and second partition walls PW1 and PW2 may have a curved surface in at least one side. That is, in the present invention, the shapes of the first and second partition walls PW1 and PW2 are not particularly limited, and may be variously changed.
실시예에 따라, 제1 및 제2 격벽들(PW1, PW2)이 형성된 각각의 서브 화소 영역(SPA)에는 제1 및 제2 전극들(ELT1, ELT2)과 제1 및 제2 연결 전극들(CNL1, CNL2)이 배치될 수 있다.According to an embodiment, the first and second electrodes ELT1 and ELT2 and the first and second connection electrodes (eg) are formed in each sub-pixel area SPA in which the first and second partition walls PW1 and PW2 are formed. CNL1, CNL2).
실시예에 따라, 제1 및 제2 전극들(ELT1, ELT2)은 화소 회로층(PCL) 및/또는 제1 및 제2 격벽들(PW1, PW2)이 형성된 제1 기판(SUB1) 상에 소정 간격 이격되어 배치될 수 있다. 그리고, 제1 및 제2 연결 전극들(CNL1, CNL2)은 각각 제1 및 제2 전극들(ELT1, ELT2)과 일체로 연결될 수 있다.According to an embodiment, the first and second electrodes ELT1 and ELT2 are predetermined on the first substrate SUB1 on which the pixel circuit layer PCL and / or the first and second partition walls PW1 and PW2 are formed. It can be spaced apart. In addition, the first and second connection electrodes CNL1 and CNL2 may be integrally connected to the first and second electrodes ELT1 and ELT2, respectively.
실시예에 따라, 각각의 제1 전극(ELT1)은 각각의 제1 격벽(PW1) 상에 배치되고, 각각의 제2 전극(ELT2)은 각각의 제2 격벽(PW2) 상에 배치될 수 있다. 실시예에 따라, 제1 및 제2 전극들(ELT1, ELT2) 중 어느 하나는 애노드 전극일 수 있으며, 나머지 하나는 캐소드 전극일 수 있다.According to an embodiment, each first electrode ELT1 may be disposed on each first partition wall PWM1, and each second electrode ELT2 may be disposed on each second partition wall PWM2. . According to an embodiment, one of the first and second electrodes ELT1 and ELT2 may be an anode electrode, and the other one may be a cathode electrode.
이러한 제1 및 제2 전극들(ELT1, ELT2)은 각각 제1 및 제2 격벽들(PW1, PW2)의 형상에 대응되는 형상을 가질 수 있다. 예를 들어, 각각의 제1 전극(ELT1)은 각각의 제1 격벽(PW1)에 의해 제1 기판(SUB1)의 높이 방향으로 돌출되어 상기 제1 격벽(PW1)의 단면에 대응하는 경사면 또는 곡면을 가질 수 있다. 일 예로, 각각의 제1 전극(ELT1)은, 그 하부의 제1 격벽(PW1)에 의해 제1 기판(SUB1)의 높이 방향으로 돌출되어 인접한 발광 소자(LD)의 제1 단부(EP1)와 마주하는 경사면 또는 곡면을 가지는 제1 반사 전극(REF1)과, 상기 제1 반사 전극(REF1)의 상부에 선택적으로 배치되는 제1 도전성 캡핑층(CPL1)을 포함할 수 있다.The first and second electrodes ELT1 and ELT2 may have shapes corresponding to the shapes of the first and second partition walls PW1 and PW2, respectively. For example, each of the first electrodes ELT1 protrudes in the height direction of the first substrate SUB1 by each of the first partition walls PW1, or an inclined surface or a curved surface corresponding to a cross section of the first partition wall PW1. Can have For example, each of the first electrodes ELT1 protrudes in the height direction of the first substrate SUB1 by the first partition wall PW1 below the first electrode ELT1 and the first end EP1 of the adjacent light emitting element LD. It may include a first reflective electrode REF1 having an inclined surface or a curved surface, and a first conductive capping layer CPL1 selectively disposed on the first reflective electrode REF1.
유사하게, 각각의 제2 전극(ELT2)은 각각의 제2 격벽(PW2)에 의해 제1 기판(SUB1)의 높이 방향으로 돌출되어 상기 제2 격벽(PW2)의 단면에 대응하는 경사면 또는 곡면을 가질 수 있다. 일 예로, 각각의 제2 전극(ELT2)은, 그 하부의 제2 격벽(PW2)에 의해 제1 기판(SUB1)의 높이 방향으로 돌출되어 인접한 발광 소자(LD)의 제2 단부(EP2)와 마주하는 경사면 또는 곡면을 가지는 제2 반사 전극(REF2)과, 상기 제2 반사 전극(REF2)의 상부에 선택적으로 배치되는 제2 도전성 캡핑층(CPL2)을 포함할 수 있다.Similarly, each of the second electrodes ELT2 protrudes in the height direction of the first substrate SUB1 by each of the second partition walls PW2 to generate an inclined surface or a curved surface corresponding to the cross section of the second partition wall PW2. Can have For example, each of the second electrodes ELT2 protrudes in the height direction of the first substrate SUB1 by the second partition wall PW2 under the second electrode ELT2 and the second end EP2 of the adjacent light emitting element LD. A second reflective electrode REF2 having an inclined surface or a curved surface may be included, and a second conductive capping layer CPL2 selectively disposed on the second reflective electrode REF2.
실시예에 따라, 제1 및 제2 격벽들(PW1, PW2)은 서로 동일한 높이로 형성될 수 있고, 이에 따라 제1 및 제2 전극들(ELT1, ELT2)은 동일한 높이를 가질 수 있다. 이와 같이, 제1 및 제2 전극들(ELT1, ELT2)이 동일한 높이를 가지게 되면, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 발광 소자들(LD)을 보다 안정적으로 연결할 수 있게 된다. 다만, 본 발명이 이에 한정되지는 않으며, 제1 및 제2 전극들(ELT1, ELT2)의 형상, 구조 및/또는 상호 배치 관계 등은 다양하게 변경될 수 있다.According to an embodiment, the first and second partition walls PW1 and PW2 may be formed at the same height as each other, and accordingly, the first and second electrodes ELT1 and ELT2 may have the same height. As described above, when the first and second electrodes ELT1 and ELT2 have the same height, the light emitting elements LD can be more stably connected between the first and second electrodes ELT1 and ELT2. There will be. However, the present invention is not limited thereto, and the shapes, structures, and / or mutual arrangement relationships of the first and second electrodes ELT1 and ELT2 may be variously changed.
실시예에 따라, 제1 및 제2 반사 전극들(REF1, REF2) 각각은, 적어도 하나의 도전 물질을 포함할 수 있다. 일 예로, 제1 및 제2 반사 전극들(REF1, REF2) 각각은, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Ti, 이들의 합금과 같은 금속, ITO, IZO, ZnO, ITZO와 같은 도전성 산화물, PEDOT와 같은 도전성 고분자 중 적어도 하나의 물질을 포함할 수 있으나, 이에 한정되지는 않는다. 또한, 제1 및 제2 반사 전극들(REF1, REF2)은 서로 동일 또는 상이한, 단일층 또는 다중층의 구조를 가질 수 있다.According to an embodiment, each of the first and second reflective electrodes REF1 and REF2 may include at least one conductive material. For example, each of the first and second reflective electrodes REF1 and REF2 includes metal such as Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Ti, alloys thereof, ITO, Conductive oxides such as IZO, ZnO, and ITZO, and at least one material of a conductive polymer such as PEDOT may be included, but are not limited thereto. Also, the first and second reflective electrodes REF1 and REF2 may have the same or different structures of a single layer or multiple layers.
예를 들어, 제1 및 제2 반사 전극들(REF1, REF2) 각각은, 일정한 반사율을 갖는 도전 물질로 구성된 적어도 한 층의 반사성 도전층을 포함할 수 있다. 또한, 실시예에 따라, 제1 및 제2 반사 전극들(REF1, REF2) 각각은, 반사성 도전층의 상부 및/또는 하부에 배치되는 적어도 한 층의 투명 도전층을 더 포함할 수 있다.For example, each of the first and second reflective electrodes REF1 and REF2 may include at least one reflective conductive layer made of a conductive material having a constant reflectance. Further, according to an embodiment, each of the first and second reflective electrodes REF1 and REF2 may further include at least one transparent conductive layer disposed on and / or below the reflective conductive layer.
실시예에 따라, 상기 반사성 도전층은, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 이들의 합금과 같은 금속 중 적어도 하나를 포함할 수 있으나, 이에 한정되지는 않는다. 즉, 제1 및 제2 반사 전극들(REF1, REF2)을 구성할 수 있는 반사성 도전층의 구성 물질이 특별히 한정되지는 않는다.According to an embodiment, the reflective conductive layer may include at least one of metals such as Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, and alloys thereof, but is not limited thereto. Does not. That is, the constituent materials of the reflective conductive layer capable of forming the first and second reflective electrodes REF1 and REF2 are not particularly limited.
실시예에 따라, 상기 투명 도전층은 다양한 투명 전극 물질로 구성될 수 있다. 일 예로, 각각의 투명 전극층은 ITO, IZO 또는 ITZO를 포함할 수 있으나, 이에 한정되지는 않는다. 즉, 제1 및 제2 반사 전극들(REF1, REF2)에 구비될 수 있는 투명 도전층의 구성 물질이 특별히 한정되지는 않는다.According to an embodiment, the transparent conductive layer may be made of various transparent electrode materials. For example, each transparent electrode layer may include ITO, IZO, or ITZO, but is not limited thereto. That is, the constituent materials of the transparent conductive layer that may be provided on the first and second reflective electrodes REF1 and REF2 are not particularly limited.
일 실시예에서, 제1 및 제2 반사 전극들(REF1, REF2) 각각은, ITO/Ag/ITO의 적층 구조를 가지는 3중층으로 구성될 수 있다. 또한, 상기 제1 및 제2 반사 전극들(REF1, REF2)에 연결되는 제1_1 및 제2_1 연결 전극들(CNL1_1, CNL2_1)도 상기 제1 및 제2 반사 전극들(REF1, REF2)과 같이 다중층으로 구성될 수 있다. 이와 같이, 제1 및 제2 반사 전극들(REF1, REF2) 및/또는 제1_1 및 제2_1 연결 전극들(CNL1_1, CNL2_1)이 적어도 2중층 이상의 다중층으로 구성되면, 신호 지연에 의한 전압 강하를 최소화할 수 있다.In one embodiment, each of the first and second reflective electrodes REF1 and REF2 may be composed of a triple layer having a stacked structure of ITO / Ag / ITO. Also, the first_1 and second_1 connecting electrodes CNL1_1 and CNL2_1 connected to the first and second reflective electrodes REF1 and REF2 are multiplied by the first and second reflective electrodes REF1 and REF2. It can be composed of layers. As described above, when the first and second reflective electrodes REF1 and REF2 and / or the first_1 and second_1 connecting electrodes CNL1_1 and CNL2_1 are composed of multiple layers of at least two layers or more, voltage drop due to signal delay is determined. Can be minimized.
이러한 제1 및 제2 반사 전극들(REF1, REF2)은 발광 소자들(LD) 각각의 양단, 즉 상기 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)에서 방출되는 광을 화상이 표시되는 방향(일 예로, 표시 패널(PNL)의 정면 방향)으로 진행되게 할 수 있다. 특히, 제1 및 제2 반사 전극들(REF1, REF2)이 각각 제1 및 제2 격벽들(PW1, PW2)의 형상에 대응되는 경사면 또는 곡면을 가지게 되면, 발광 소자들(LD) 각각의 제1 및 제2 단부들(EP1, EP2)에서 출사된 광은 제1 및 제2 반사 전극들(REF1, REF2)에 의해 반사되어 더욱 표시 패널(PNL)의 정면 방향(일 예로, 제1 기판(SUB1)의 상부 방향)으로 진행될 수 있다. 이에 따라, 발광 소자들(LD)에서 출사되는 광의 효율을 향상시킬 수 있다.The first and second reflective electrodes REF1 and REF2 are light emitted from both ends of each of the light emitting elements LD, that is, the first and second ends EP1 and EP2 of the light emitting elements LD. It may be made to proceed in the direction in which the image is displayed (eg, the front direction of the display panel PNL). In particular, when the first and second reflective electrodes REF1 and REF2 have an inclined surface or a curved surface corresponding to the shape of the first and second partition walls PW1 and PW2, respectively, each of the light emitting elements LD The light emitted from the first and second ends EP1 and EP2 is reflected by the first and second reflective electrodes REF1 and REF2, and further in the front direction of the display panel PNL (eg, the first substrate ( SUB1). Accordingly, it is possible to improve the efficiency of light emitted from the light emitting elements LD.
또한, 본 발명의 일 실시예에서, 제1 및 제2 격벽들(PW1, PW2)도 반사 부재로 기능할 수 있다. 일 예로, 제1 및 제2 격벽들(PW1, PW2)은 그 상부에 제공된 제1 및 제2 반사 전극들(REF1, REF2)과 함께 발광 소자들(LD) 각각에서 출사된 광의 효율을 향상시키는 반사 부재로 기능할 수 있다.제1 및 제2 반사 전극들(REF1, REF2)의 상부에는, 각각 제1 및 제2 도전성 캡핑층들(CPL1, CPL2)이 선택적으로 배치될 수 있다. 일 예로, 제1 도전성 캡핑층(CPL1)은 제1 반사 전극(REF1)을 커버하도록 상기 제1 반사 전극(REF1) 상에 배치되고, 제2 도전성 캡핑층(CPL2)은 제2 반사 전극(REF2)을 커버하도록 상기 제2 반사 전극(REF2) 상에 배치될 수 있다.In addition, in one embodiment of the present invention, the first and second partition walls PW1 and PW2 may also function as a reflective member. For example, the first and second partition walls PW1 and PW2 improve the efficiency of light emitted from each of the light emitting elements LD together with the first and second reflective electrodes REF1 and REF2 provided thereon. It can function as a reflective member. First and second conductive capping layers CPL1 and CPL2 may be selectively disposed on the first and second reflective electrodes REF1 and REF2, respectively. For example, the first conductive capping layer CPL1 is disposed on the first reflective electrode REF1 to cover the first reflective electrode REF1, and the second conductive capping layer CPL2 is the second reflective electrode REF2 ) May be disposed on the second reflective electrode REF2.
제1 및 제2 도전성 캡핑층들(CPL1, CPL2) 각각은, 발광 소자들(LD)에서 방출되는 광의 손실을 최소화하기 위하여 ITO나 IZO를 비롯한 투명 도전성 재료로 이루어질 수 있다. 다만, 본 발명이 이에 한정되지는 않으며, 이외에도 제1 및 제2 도전성 캡핑층들(CPL1, CPL2)의 구성 물질은 다양하게 변경될 수 있다.Each of the first and second conductive capping layers CPL1 and CPL2 may be made of a transparent conductive material such as ITO or IZO to minimize loss of light emitted from the light emitting elements LD. However, the present invention is not limited thereto, and besides, constituent materials of the first and second conductive capping layers CPL1 and CPL2 may be variously changed.
이러한 제1 및 제2 도전성 캡핑층들(CPL1, CPL2)은 표시 패널(PNL)의 제조 공정 시 발생하는 불량 등으로 인해 제1 및 제2 반사 전극들(REF1, REF2)이 손상되는 것을 방지할 수 있다. 또한, 제1 및 제2 도전성 캡핑층들(CPL1, CPL2)은, 화소 회로층(PCL) 등이 형성된 제1 기판(SUB)과 제1 및 제2 반사 전극들(REF1, REF2) 사이의 접착력을 강화할 수 있다. 다만, 실시예에 따라서는 제1 및 제2 도전성 캡핑층들(CPL1, CPL2) 중 적어도 하나가 생략될 수도 있다.The first and second conductive capping layers CPL1 and CPL2 may prevent damage to the first and second reflective electrodes REF1 and REF2 due to defects or the like generated during the manufacturing process of the display panel PNL. You can. In addition, the first and second conductive capping layers CPL1 and CPL2 are adhesive between the first substrate SUB on which the pixel circuit layer PCL is formed and the first and second reflective electrodes REF1 and REF2. Can strengthen. However, according to an embodiment, at least one of the first and second conductive capping layers CPL1 and CPL2 may be omitted.
실시예에 따라, 제1 및 제2 전극들(ELT1, ELT2)이 배치된 각각의 서브 화소 영역(SPA)에는 제1 절연막(INS1)이 배치될 수 있다. 실시예에 따라, 제1 절연막(INS1)은 화소 회로층(PCL)과 발광 소자들(LD)의 사이에 배치될 수 있다. 이러한 제1 절연막(INS1)은 발광 소자들(LD)을 안정적으로 지지하며 상기 발광 소자들(LD)의 이탈을 방지할 수 있다. 실시예에 따라, 제1 절연막(INS1)은 발광 영역(EMA)의 일 영역 상에 독립된 패턴으로 형성될 수 있으나, 이에 한정되지는 않는다.According to an embodiment, the first insulating layer INS1 may be disposed in each sub-pixel area SPA in which the first and second electrodes ELT1 and ELT2 are disposed. According to an embodiment, the first insulating layer INS1 may be disposed between the pixel circuit layer PCL and the light emitting elements LD. The first insulating layer INS1 stably supports the light emitting elements LD and can prevent the light emitting elements LD from coming off. According to an embodiment, the first insulating layer INS1 may be formed in an independent pattern on one region of the light emitting region EMA, but is not limited thereto.
실시예에 따라, 제1 절연막(INS1)이 배치된 각각의 서브 화소 영역(SPA)에는 적어도 하나의 발광 소자(LD), 일 예로 복수의 발광 소자들(LD)이 공급 및 정렬될 수 있다. 일 예로, 제1 서브 화소 영역(SPA1)의 발광 영역(EMA)에는, 복수의 제1 발광 소자들(LD1)이 공급 및 정렬될 수 있다.According to an embodiment, at least one light emitting element LD, for example, a plurality of light emitting elements LD may be supplied and aligned to each sub-pixel area SPA in which the first insulating layer INS1 is disposed. For example, a plurality of first light emitting elements LD1 may be supplied and aligned to the light emission area EMA of the first sub-pixel area SPA1.
실시예에 따라, 발광 소자들(LD)은, 제1 및 제2 전극들(ELT1, ELT2)에 소정의 전압이 인가될 때 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 형성되는 전계에 의해 자가 정렬할 수 있다. 이에 따라, 각각의 발광 소자(LD)가 해당 서브 화소 영역(SPA)의 제1 및 제2 전극들(ELT1, ELT2)의 사이에 배치될 수 있다.According to an embodiment, the light emitting elements LD are formed between the first and second electrodes ELT1 and ELT2 when a predetermined voltage is applied to the first and second electrodes ELT1 and ELT2. It can be self-aligned by the electric field. Accordingly, each light emitting element LD may be disposed between the first and second electrodes ELT1 and ELT2 of the corresponding sub-pixel area SPA.
한편, 발광 소자들(LD) 각각의 형상 및/또는 구조가 도 7a 및 도 7b에 도시된 실시예들에 한정되지는 않는다. 예를 들어, 각각의 발광 소자(LD)는 현재 공지된 다양한 형상, 단면 구조 및/또는 접속 구조를 가질 수 있다.Meanwhile, the shape and / or structure of each of the light emitting elements LD is not limited to the embodiments illustrated in FIGS. 7A and 7B. For example, each light emitting element LD may have various shapes, cross-sectional structures, and / or connection structures currently known.
실시예에 따라, 발광 소자들(LD)이 배치된 각각의 서브 화소 영역(SPA)에는 상기 발광 소자들(LD) 각각의 상면 일부를 덮는 제2 절연막(INS2)이 배치될 수 있다. 실시예에 따라, 제2 절연막(INS2)은 적어도 발광 소자들(LD)의 양단, 즉, 제1 및 제2 단부들(EP1, EP2)은 커버하지 않고, 상기 발광 소자들(LD)의 일 영역 상부에만 선택적으로 배치될 수 있다. 이러한 제2 절연막(INS2)은 발광 영역(EMA)의 일 영역 상에 독립된 패턴으로 형성될 수 있으나, 이에 한정되지는 않는다.According to an embodiment, a second insulating layer INS2 covering a part of the upper surface of each of the light emitting elements LD may be disposed in each sub-pixel area SPA in which the light emitting elements LD are disposed. According to an embodiment, the second insulating layer INS2 does not cover at least both ends of the light emitting elements LD, that is, the first and second ends EP1 and EP2, and is one of the light emitting elements LD. It may be selectively disposed only on the top of the region. The second insulating layer INS2 may be formed in an independent pattern on one region of the light emitting region EMA, but is not limited thereto.
실시예에 따라, 제2 절연막(INS2)이 배치된 각각의 서브 화소 영역(SPA)에는 제1 컨택 전극(CNE1)이 배치될 수 있다. 실시예에 따라, 제1 컨택 전극(CNE1)은 해당 서브 화소 영역(SPA)에 배치된 제1 전극(ELT1)의 일 영역과 접촉되도록 상기 제1 전극(ELT1) 상에 배치될 수 있다. 또한, 제1 컨택 전극(CNE1)은 해당 서브 화소 영역(SPA)에 배치된 적어도 하나의 발광 소자(LD)의 제1 단부(EP1)와 접촉되도록 상기 제1 단부(EP1) 상에 배치될 수 있다. 이러한 제1 컨택 전극(CNE1)에 의해, 각각의 서브 화소 영역(SPA)에 배치된 적어도 하나의 발광 소자(LD)의 제1 단부(EP1)가, 해당 서브 화소 영역(SPA)에 배치된 제1 전극(ELT1)에 전기적으로 연결될 수 있다.According to an embodiment, the first contact electrode CNE1 may be disposed in each sub-pixel area SPA in which the second insulating layer INS2 is disposed. According to an embodiment, the first contact electrode CNE1 may be disposed on the first electrode ELT1 so as to contact one region of the first electrode ELT1 disposed in the corresponding sub-pixel area SPA. Also, the first contact electrode CNE1 may be disposed on the first end EP1 to contact the first end EP1 of the at least one light emitting element LD disposed in the corresponding sub-pixel area SPA. have. By the first contact electrode CNE1, the first end EP1 of at least one light emitting element LD disposed in each sub-pixel area SPA is disposed in the sub-pixel area SPA. It may be electrically connected to one electrode ELT1.
실시예에 따라, 제1 컨택 전극(CNE1)이 배치된 각각의 서브 화소 영역(SPA)에는 제3 절연막(INS3)이 배치될 수 있다. 실시예에 따라, 제3 절연막(INS3)은 해당 서브 화소 영역(SPA)에 배치된 제2 절연막(INS2) 및 제1 컨택 전극(CNE1)을 커버하도록 형성될 수 있다.According to an embodiment, a third insulating layer INS3 may be disposed in each sub-pixel area SPA in which the first contact electrode CNE1 is disposed. According to an embodiment, the third insulating layer INS3 may be formed to cover the second insulating layer INS2 and the first contact electrode CNE1 disposed in the corresponding sub-pixel region SPA.
실시예에 따라, 제3 절연막(INS3)이 배치된 각각의 서브 화소 영역(SPA)에는 제2 컨택 전극(CNE2)이 배치될 수 있다. 실시예에 따라, 제2 컨택 전극(CNE2)은 해당 서브 화소 영역(SPA)에 배치된 제2 전극(ELT2)의 일 영역과 접촉되도록 상기 제2 전극(ELT2) 상에 배치될 수 있다. 또한, 제2 컨택 전극(CNE2)은 해당 서브 화소 영역(SPA)에 배치된 적어도 하나의 발광 소자(LD)의 제2 단부(EP2)와 접촉되도록 상기 제2 단부(EP2) 상에 배치될 수 있다. 이러한 제2 컨택 전극(CNE2)에 의해, 각각의 서브 화소 영역(SPA)에 배치된 적어도 하나의 발광 소자(LD)의 제2 단부(EP2)가, 해당 서브 화소 영역(SPA)에 배치된 제2 전극(ELT2)에 전기적으로 연결될 수 있다.According to an embodiment, the second contact electrode CNE2 may be disposed in each sub-pixel area SPA in which the third insulating layer INS3 is disposed. According to an embodiment, the second contact electrode CNE2 may be disposed on the second electrode ELT2 so as to contact one region of the second electrode ELT2 disposed in the corresponding sub-pixel area SPA. Also, the second contact electrode CNE2 may be disposed on the second end EP2 to contact the second end EP2 of the at least one light emitting element LD disposed in the corresponding sub-pixel area SPA. have. By the second contact electrode CNE2, the second end EP2 of at least one light emitting element LD disposed in each sub-pixel area SPA is disposed in the sub-pixel area SPA. It may be electrically connected to the two electrodes ELT2.
한편, 제1 및 제2 전극들(ELT1, ELT2)이 형성된 제1 기판(SUB1) 상에는 뱅크(BNK)가 배치될 수 있다. 일 예로, 뱅크(BNK)는 서브 화소들(SPX) 각각의 발광 영역(EMA)을 둘러싸도록 상기 서브 화소들(SPX)의 사이에 형성되어, 각 서브 화소(SPX)의 발광 영역(EMA)을 구획하는 화소 정의막을 구성할 수 있다.Meanwhile, the bank BNK may be disposed on the first substrate SUB1 on which the first and second electrodes ELT1 and ELT2 are formed. For example, the bank BNK is formed between the sub-pixels SPX so as to surround the light-emission area EMA of each of the sub-pixels SPX, thereby forming the light-emission area EMA of each sub-pixel SPX. A pixel defining layer to be partitioned can be formed.
실시예에 따라, 뱅크(BNK)는, 제1 및 제2 격벽들(PW1, PW2)의 높이(H1)보다 높은 높이(H2)를 가지도록 형성될 수 있다. 이러한 뱅크(BNK)는, 각각의 발광 영역(EMA)에 발광 소자들(LD)을 공급하는 단계에서, 상기 발광 소자들(LD)이 혼합된 용액이 인접한 서브 화소(SPX)의 발광 영역(EMA)으로 유입되는 것을 방지하거나, 각각의 발광 영역(EMA)에 일정량의 용액이 공급되도록 제어하는 댐 구조물로 기능할 수 있다.According to an embodiment, the bank BNK may be formed to have a height H2 higher than the height H1 of the first and second partition walls PW1 and PW2. In the bank BNK, in the step of supplying the light emitting elements LD to each light emitting region EMA, a solution in which the light emitting elements LD are mixed is adjacent to the light emitting region EMA of the sub-pixel SPX. ), Or function as a dam structure that controls a certain amount of solution to be supplied to each light emitting area EMA.
실시예에 따라, 뱅크(BNK)는 다양한 형상을 가질 수 있다. 일 실시예에서, 뱅크(BNK)는 도 7a에 도시된 바와 같이 상부로 갈수록 폭이 좁아지는 사다리꼴의 단면을 가질 수 있다. 일 예로, 뱅크(BNK)는 각 서브 화소(SPX)의 발광 영역(EMA)과 접하는 영역에서 상부로 갈수록 폭이 좁아지는 경사면을 가질 수 있다. 다른 실시예에서, 뱅크(BNK)는 도 7b에 도시된 바와 같이 각 서브 화소(SPX)의 발광 영역(EMA)과 접하는 영역에서 상부로 갈수록 폭이 좁아지는 곡면을 가질 수도 있다. 즉, 실시예에 따라, 뱅크(BNK)는 상부로 갈수록 폭이 좁아지는 형상을 가질 수 있으며, 그 형상은 다양하게 변경될 수 있다.According to an embodiment, the bank BNK may have various shapes. In one embodiment, the bank (BNK) may have a trapezoidal cross-section that becomes narrower toward the top as shown in FIG. 7A. For example, the bank BNK may have an inclined surface that narrows in width as it goes upward from an area in contact with the emission area EMA of each sub-pixel SPX. In another embodiment, the bank BNK may have a curved surface that becomes narrower toward the top in an area in contact with the emission area EMA of each sub-pixel SPX as shown in FIG. 7B. That is, depending on the embodiment, the bank (BNK) may have a shape that narrows the width toward the upper portion, the shape may be variously changed.
또한, 뱅크(BNK)는, 각각의 발광 영역(EMA)에서 방출되는 빛이 인접한 발광 영역(EMA)으로 유입되어 광 간섭을 발생시키는 것을 차단하도록 형성될 수 있다. 이를 위해, 뱅크(BNK)는, 각 서브 화소(SPX)의 발광 소자들(LD)에서 방출된 빛이 상기 뱅크(BNK)를 투과하는 것을 차단하도록 형성될 수 있다.In addition, the bank BNK may be formed to block light emitted from each light emitting area EMA from entering the adjacent light emitting area EMA to generate light interference. To this end, the bank BNK may be formed to block light emitted from the light emitting elements LD of each sub-pixel SPX from passing through the bank BNK.
예를 들어, 뱅크(BNK)는, 제1, 제2 및 제3 발광 소자들(LD1, LD2, LD3)이 방출하는 색상 및/또는 파장의 빛을 차단하는 컬러 필터 물질을 포함한 컬러 뱅크(CBNK)로 구성될 수 있다. 실시예에 따라, 상기 컬러 뱅크(CBNK)는, 제1, 제2 및 제3 발광 소자들(LD1, LD2, LD3)이 방출하는 빛의 색상과 상이한 색상의 컬러 안료(또는, 컬러 염료)를 포함할 수 있다. 일 예로, 뱅크(BNK)는 제1, 제2 및 제3 발광 소자들(LD1, LD2, LD3)이 방출하는 색상 및/또는 파장의 빛을 차단하는 컬러 필터 물질을 포함한 적어도 한 층의 컬러 뱅크층을 포함할 수 있다. 이에 따라, 뱅크(BNK)는, 제1, 제2 및 제3 발광 소자들(LD1, LD2, LD3)에서 방출된 빛이 인접한 발광 영역(EMA)으로 새어나가는 것을 방지하는 차광막으로 기능할 수 있다. For example, the bank BNK may include a color bank CBNK including a color filter material that blocks light of color and / or wavelength emitted by the first, second, and third light emitting elements LD1, LD2, and LD3. ). According to an embodiment, the color bank CBNK may include a color pigment (or color dye) having a color different from the color of light emitted by the first, second, and third light emitting elements LD1, LD2, and LD3. It can contain. For example, the bank BNK includes at least one color bank including a color filter material that blocks light of color and / or wavelength emitted by the first, second, and third light emitting elements LD1, LD2, and LD3. Layers may be included. Accordingly, the bank BNK may function as a light shielding film that prevents light emitted from the first, second, and third light emitting elements LD1, LD2, and LD3 from leaking into an adjacent light emitting area EMA. .
본 발명의 일 실시예에서, 제1, 제2 및 제3 발광 소자들(LD)은 서로 동일한 색상의 빛을 방출할 수 있다. 일 예로, 제1, 제2 및 제3 발광 소자들(LD)은 모두 청색의 빛을 방출하는 청색 발광 소자들일 수 있다. 이 경우, 뱅크(BNK)는 청색 파장 대역의 빛은 차단하고, 다른 파장 대역의 빛, 일 예로, 청색과 상이한 소정 색상 및 파장 대역의 빛을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다.In an embodiment of the present invention, the first, second, and third light emitting elements LD may emit light having the same color. For example, the first, second, and third light emitting devices LD may be blue light emitting devices that emit blue light. In this case, the bank BNK may include a color filter material that blocks light in a blue wavelength band and selectively transmits light in a different wavelength band, for example, a predetermined color and a wavelength band different from blue.
예를 들어, 뱅크(BNK)는 가시광선 영역 중 청색의 파장 대역으로부터 비교적 멀리 떨어진 파장 대역의 빛, 일 예로, 적색의 빛을 선택적으로 투과시키는 적색 계열의 컬러 필터 물질을 포함할 수 있다. 다만, 뱅크(BNK)의 구성 물질이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서, 제1, 제2 및 제3 발광 소자들(LD)은 모두 청색의 빛을 방출하고, 뱅크(BNK)는 황색 계열의 컬러 필터 물질을 포함할 수도 있다. 또는, 본 발명의 또 다른 실시예에서, 뱅크(BNK)는 적어도 두 가지 색상의 컬러 필터 물질을 포함할 수도 있다. 일 예로, 뱅크(BNK)는 적색 컬러 안료와 황색 컬러 안료를 복합적으로 포함하는 주황색의 컬러 뱅크(CBNK)로 구성될 수도 있다.For example, the bank BNK may include a red color filter material that selectively transmits light in a wavelength band relatively far from the blue wavelength band in the visible region, for example, red light. However, the constituent materials of the bank BNK are not limited thereto. For example, in another embodiment of the present invention, the first, second, and third light emitting elements LD all emit blue light, and the bank BNK may include a yellow-based color filter material. have. Alternatively, in another embodiment of the present invention, the bank BNK may include at least two color filter materials. For example, the bank (BNK) may be composed of an orange color bank (CBNK) comprising a combination of a red color pigment and a yellow color pigment.
이와 같이, 각 서브 화소(SPX)의 발광 소자들(LD)이 방출하는 색상의 빛을 차단하는 컬러 필터 물질을 포함하도록 뱅크(BNK)를 구성하게 되면, 카본 블랙 등의 블랙 매트릭스 물질을 이용하지 않고 뱅크(BNK)를 형성하면서도, 인접한 서브 화소들(SPX)의 사이에서 빛샘이 발생하는 것을 효과적으로 방지할 수 있다. 이러한 본 발명의 실시예에 의하면, 블랙 매트릭스 물질을 이용하는 비교 예의 표시 장치 등에서 발생할 수 있는 뱅크(BNK)의 잔사를 방지할 수 있다. 또한, 블랙 매트릭스 물질에 비해 패터닝이 보다 용이한 컬러 필터 물질을 이용하여 뱅크(BNK)를 형성함으로써, 상기 뱅크(BNK)를 원하는 형상 및/또는 높이(일 예로, 2.5㎛ 이상의 높이)로 보다 용이하게 형성할 수 있게 된다.As described above, when the bank BNK is configured to include a color filter material that blocks light of color emitted by the light emitting elements LD of each sub-pixel SPX, a black matrix material such as carbon black is not used. Without forming the bank BNK, light leakage can be effectively prevented between adjacent sub-pixels SPX. According to the exemplary embodiment of the present invention, it is possible to prevent the residue of the bank BNK that may occur in the display device of the comparative example using a black matrix material. Further, by forming a bank BNK using a color filter material that is easier to pattern than a black matrix material, the bank BNK is more easily formed into a desired shape and / or height (for example, a height of 2.5 μm or more). Can be formed.
한편, 제1 및 제2 전극들(ELT1, ELT2), 발광 소자들(LD), 제1 및 제2 컨택 전극들(CNE1, CNE2) 및 뱅크(BNK) 등이 배치된 제1 기판(SUB1) 상에는 제4 절연막(INS4)이 배치될 수 있다. 일 예로, 제4 절연막(INS4)은, 표시 영역(DA)에 전면적으로 형성되어, 상기 제1 및 제2 전극들(ELT1, ELT2), 발광 소자들(LD), 제1 및 제2 컨택 전극들(CNE1, CNE2) 및 뱅크(BNK) 등이 배치된 제1 기판(SUB1)의 상면을 커버할 수 있다. 실시예에 따라, 제4 절연막(INS4)은 표시 소자층(LDL)의 각 구성 요소들을 보호하기 위한 적어도 한 층의 무기막 및/또는 유기막을 포함할 수 있으며, 이외에도 다양한 기능막 등을 포함할 수 있다.Meanwhile, the first substrate SUB1 on which the first and second electrodes ELT1 and ELT2, the light emitting elements LD, the first and second contact electrodes CNE1 and CNE2, and the bank BNK are disposed. A fourth insulating layer INS4 may be disposed on the image. For example, the fourth insulating layer INS4 is formed entirely on the display area DA, so that the first and second electrodes ELT1 and ELT2, the light emitting elements LD, and the first and second contact electrodes are formed. The upper surfaces of the first substrate SUB1 on which the fields CNE1, CNE2, bank BNK, and the like are disposed may be covered. According to an embodiment, the fourth insulating layer INS4 may include at least one layer of an inorganic layer and / or an organic layer to protect each component of the display element layer LDL, and may also include various functional layers. You can.
도 8은 본 발명의 일 실시예에 의한 서브 화소(SPX)의 구조를 나타내는 단면도로서, 일 예로 도 6의 Ⅰ~Ⅰ'선에 대응하는 단면의 다른 실시예를 나타낸다. 구체적으로, 도 8은 도 6 내지 도 7b에 도시된 서브 화소(SPX)에 대한 변경 실시예를 나타낸다. 도 8에서, 앞서 설명한 실시예들, 일 예로 도 6 내지 도 7b의 실시예들과 유사 또는 동일한 구성에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.FIG. 8 is a cross-sectional view showing the structure of a sub-pixel SPX according to an embodiment of the present invention. As an example, another embodiment of a cross-section corresponding to line I to I 'in FIG. Specifically, FIG. 8 shows a modified embodiment of the sub-pixel SPX shown in FIGS. 6 to 7B. In FIG. 8, the same reference numerals are assigned to similar or identical components to the above-described embodiments, for example, the embodiments of FIGS. 6 to 7b, and detailed description thereof will be omitted.
도 8을 참조하면, 본 발명의 일 실시예에 의한 서브 화소(SPX)는 발광 영역(EMA)의 경계에서 뱅크(BNK)와 중첩되도록 배치되는 쉴드층(SHL)과, 상기 쉴드층(SHL)과 제1 및 제2 전극들(ELT1, ELT2)의 사이에 개재되는 제5 절연막(INS5)을 더 포함할 수 있다. 일 예로, 쉴드층(SHL)은 평면 상에서 보았을 때 발광 영역(EMA)을 둘러싸는 형태로 상기 발광 영역(EMA)의 외곽 영역에 배치되어, 뱅크(BNK)와 중첩될 수 있다. 또한, 쉴드층(SHL)은, 발광 영역(EMA)의 외곽에 인접한 영역에서, 제1 및 제2 전극들(ELT1, ELT2)의 상부를 커버하도록 형성될 수 있다.Referring to FIG. 8, the sub-pixel SPX according to an embodiment of the present invention includes a shield layer SHL disposed to overlap the bank BNK at the boundary of the emission area EMA, and the shield layer SHL And a fifth insulating layer INS5 interposed between the first and second electrodes ELT1 and ELT2. For example, the shield layer SHL may be disposed on an outer region of the emission region EMA in a form surrounding the emission region EMA when viewed on a plane, and may overlap the bank BNK. In addition, the shield layer SHL may be formed to cover the upper portions of the first and second electrodes ELT1 and ELT2 in an area adjacent to the outside of the emission area EMA.
실시예에 따라, 쉴드층(SHL)은 적어도 하나의 도전 물질을 포함한 도전 패턴일 수 있다. 일 예로, 쉴드층(SHL)은 IZO와 같은 투명 도전 물질을 포함하는 적어도 한 층의 투명 도전층으로 구성될 수 있으나, 이에 한정되지는 않는다. 즉, 쉴드층(SHL)은 다양한 도전 물질로 구성될 수 있으며, 그 구성 물질이 특별히 한정되지는 않는다.According to an embodiment, the shield layer SHL may be a conductive pattern including at least one conductive material. For example, the shield layer SHL may be formed of at least one transparent conductive layer including a transparent conductive material such as IZO, but is not limited thereto. That is, the shield layer SHL may be formed of various conductive materials, and the constituent materials are not particularly limited.
이러한 쉴드층(SHL)을 구비함으로써, 발광 소자들(LD)이 발광 영역(EMA)의 내부에 적절히 정렬되도록 할 수 있다. 구체적으로, 쉴드층(SHL)은 인접한 서브 화소들(SPX)의 사이에서 발생하는 전계를 상쇄시킬 수 있다. 이에 따라, 서브 화소들(SPX)의 외곽에 발광 소자들(LD)이 정렬되는 것을 방지하고, 상기 발광 소자들(LD)이 각 서브 화소(SPX)의 발광 영역(EMA) 내부에 적절히 정렬되도록 유도할 수 있다.By providing the shield layer SHL, the light emitting elements LD can be properly aligned within the light emitting area EMA. Specifically, the shield layer SHL may cancel the electric field generated between adjacent sub-pixels SPX. Accordingly, light-emitting elements LD are prevented from being arranged outside the sub-pixels SPX, and the light-emitting elements LD are properly aligned inside the light-emitting area EMA of each sub-pixel SPX. Can be induced.
일 실시예에서, 쉴드층(SHL)은 전기적으로 고립된 플로팅(floating) 상태일 수 있으나, 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서, 쉴드층(SHL)은 소정의 기준 전압원에 연결될 수도 있다.In one embodiment, the shield layer SHL may be in an electrically isolated floating state, but is not limited thereto. For example, in another embodiment, the shield layer SHL may be connected to a predetermined reference voltage source.
실시예에 따라, 뱅크(BNK)는 쉴드층(SHL) 등이 형성된 제1 기판(SUB1)의 일면 상에 형성될 수 있다. 일 예로, 뱅크(BNK)는 쉴드층(SHL) 상에 직접 형성될 수 있다.According to an embodiment, the bank BNK may be formed on one surface of the first substrate SUB1 on which the shield layer SHL or the like is formed. For example, the bank BNK may be directly formed on the shield layer SHL.
상술한 실시예에서도, 뱅크(BNK)는 컬러 필터 물질을 포함한 컬러 뱅크(CBNK)로 구성될 수 있다. 이와 같이, 뱅크(BNK)가 컬러 뱅크(CBNK)로 구성되면, 쉴드층(SHL)의 상부에 뱅크(BNK)가 바로 형성되는 경우에도, 쉴드층(SHL)의 상부 및/또는 발광 영역(EMA)의 내부에서 뱅크(BNK)의 잔사가 발생하는 것을 효과적으로 방지할 수 있다. 반면, 쉴드층(SHL)의 상부에 카본 블랙 등의 블랙 매트릭스 물질로 블랙 뱅크를 형성하는 비교 예의 경우, 심한 잔사가 발생할 수 있다.Even in the above-described embodiment, the bank BNK may be composed of a color bank CBNK including a color filter material. As described above, when the bank BNK is composed of the color bank CBNK, even when the bank BNK is directly formed on the shield layer SHL, the upper and / or light emitting area EMA of the shield layer SHL ), It is possible to effectively prevent the bank BNK from being generated. On the other hand, in the case of the comparative example in which the black bank is formed of a black matrix material such as carbon black on the top of the shield layer SHL, severe residue may occur.
도 9a 내지 도 9d는 블랙 뱅크(BBNK)를 포함한 비교 예의 표시 장치와, 본 발명의 일 실시예에 의한 컬러 뱅크(CBNK)를 포함한 표시 장치에 대한 전자현미경 이미지들을 나타낸다. 구체적으로, 도 9a 및 도 9b는 각각 비교 예 및 본 발명의 일 실시예에 의한 표시 장치의 일 영역에 대한 평면 이미지를 나타내고, 도 9c 및 도 9d는 각각 비교 예 및 본 발명의 일 실시예에 의한 표시 장치의 일 영역에 대한 단면 이미지를 나타낸다.9A to 9D show electron microscope images of a display device including a comparative example including a black bank (BBNK) and a color bank (CBNK) according to an embodiment of the present invention. Specifically, FIGS. 9A and 9B respectively show a comparison example and a flat image of a region of a display device according to an embodiment of the present invention, and FIGS. 9C and 9D are respectively a comparison example and an embodiment of the present invention. A cross-sectional image of a region of the display device.
먼저 도 9a 및 도 9b를 도 6 내지 도 8과 함께 참조하면, 카본 블랙과 같은 블랙 매트릭스 물질을 이용하여 블랙 뱅크(BBNK)를 형성한 비교 예의 표시 장치에서는, 각각의 발광 영역(EMA)에 뱅크(BNK)의 잔사가 다수 발생한 것을 확인할 수 있다. 이러한 잔사는 각 서브 화소(SPX)에서 쇼트 또는 단락 결함을 일으키거나, 암점을 야기하여 화질을 저하시킬 수 있다. 반면, 적색 컬러 필터 물질을 이용하여 컬러 뱅크(CBNK)를 형성한 본 발명의 실시예에 의한 표시 장치에서는, 잔사 없이 깔끔하게 뱅크(BNK)가 형성된 것을 확인할 수 있다.First, referring to FIGS. 9A and 9B together with FIGS. 6 to 8, in a display device of a comparative example in which a black bank (BBNK) is formed using a black matrix material such as carbon black, banks are provided in each light emitting area (EMA). It can be seen that many residues of (BNK) occurred. These residues may cause short or short circuit defects in each sub-pixel SPX, or cause dark spots to degrade image quality. On the other hand, in the display device according to the exemplary embodiment of the present invention in which the color bank CBNK is formed using a red color filter material, it can be confirmed that the bank BNK is formed neatly without residue.
다음으로 9c 및 도 9d를 도 6 내지 도 8과 함께 참조하면, 비교 예의 블랙 뱅크(BBNK)와 비교할 때, 적색 컬러 필터 물질을 이용한 본 발명의 컬러 뱅크(CBNK)가 보다 향상된 각도의 테이퍼(taper)를 가지며, 보다 우수한 프로파일(profile)을 나타내는 것을 확인할 수 있다.Next, referring to 9c and 9d together with FIGS. 6 to 8, when compared with the black bank (BBNK) of the comparative example, the color bank (CBNK) of the present invention using a red color filter material has an improved taper angle ), And it can be seen that it shows a better profile.
즉, 본 발명의 실시예에서와 같이 컬러 뱅크(CBNK)를 형성하게 되면, 뱅크(BNK)의 잔사를 방지하고, 원하는 형상의 뱅크(BNK)를 용이하게 형성할 수 있게 된다.That is, when the color bank CBNK is formed as in the exemplary embodiment of the present invention, the residue of the bank BNK is prevented, and the bank BNK having a desired shape can be easily formed.
도 10은 본 발명의 일 실시예에 의한 표시 장치의 구조를 나타내는 단면도로서, 일 예로 도 6의 Ⅱ~Ⅱ'선에 대응하는 단면의 일 실시예를 나타낸다. 실시예에 따라, 도 10에서는 상하부 패널이 합착된 상태의 표시 패널(PNL)에서, 각각의 화소(PXL)가 배치되는 어느 하나의 화소 영역(PXA)을 도시하기로 한다. 편의상, 도 10에서는, 앞서 도 7a 내지 도 8에서 상세히 설명한 하부 패널(BNL)에 대해서는 일부 구성요소를 중심으로 그 구조를 개략적으로 도시하고, 이에 대한 상세한 설명은 생략하기로 한다.FIG. 10 is a cross-sectional view showing the structure of a display device according to an exemplary embodiment of the present invention. As an example, an exemplary cross-section corresponding to lines II to II 'of FIG. 6 is illustrated. According to an embodiment, FIG. 10 illustrates one pixel area PXA in which each pixel PXL is disposed in the display panel PNL in which the upper and lower panels are bonded. For convenience, in FIG. 10, the lower panel BNL described in detail with reference to FIGS. 7A to 8 is schematically illustrated with a structure centering on some components, and a detailed description thereof will be omitted.
도 10을 참조하면, 본 발명의 일 실시예에 의한 표시 장치는, 제1, 제2 및 제2 서브 화소들(SPX1, SPX2, SPX3)이 배치된 제1 기판(SUB1)의 일면 상에 위치되는 제2 기판(SUB2)과, 각각 제1, 제2 및 제2 서브 화소들(SPX1, SPX2, SPX3)과 마주하도록 제2 기판(SUB2)의 일면 상에 배치되는 광 변환 패턴층(LCP)을 포함할 수 있다.Referring to FIG. 10, the display device according to an exemplary embodiment of the present invention is positioned on one surface of the first substrate SUB1 on which the first, second, and second sub-pixels SPX1, SPX2, and SPX3 are disposed. The second substrate SUB2 and the light conversion pattern layer LCP disposed on one surface of the second substrate SUB2 so as to face the first, second, and second sub-pixels SPX1, SPX2, and SPX3, respectively. It may include.
실시예에 따라, 제2 기판(SUB2)은, 적어도 화소들(PXL)이 배치된 표시 영역(DA)을 커버하도록 상기 제1 기판(SUB1) 상에 배치될 수 있다. 이러한 제2 기판(SUB2)은, 표시 패널(PNL)의 상부 기판(일 예로, 봉지 기판 또는 박막 봉지층) 및/또는 윈도우 부재를 구성할 수 있다.According to an embodiment, the second substrate SUB2 may be disposed on the first substrate SUB1 to cover at least the display area DA in which the pixels PXL are disposed. The second substrate SUB2 may constitute an upper substrate (eg, an encapsulation substrate or a thin film encapsulation layer) and / or a window member of the display panel PNL.
실시예에 따라, 제2 기판(SUB2)은 경성 기판 또는 가요성 기판일 수 있으며, 그 재료나 물성이 특별히 한정되지는 않는다. 또한, 제2 기판(SUB2)은 제1 기판(SUB1)과 동일한 물질로 구성되거나, 또는 상기 제1 기판(SUB1)과 상이한 물질로 구성될 수 있다.According to an embodiment, the second substrate SUB2 may be a rigid substrate or a flexible substrate, and the material or physical properties are not particularly limited. In addition, the second substrate SUB2 may be made of the same material as the first substrate SUB1, or may be made of a material different from the first substrate SUB1.
실시예에 따라, 광 변환 패턴층(LCP)은, 제1 서브 화소(SPX1)와 마주하도록 배치되는 제1 광 변환 패턴층(LCP1), 제2 서브 화소(SPX2)와 마주하도록 배치되는 제2 광 변환 패턴층(LCP2), 및 제3 서브 화소(SPX3)와 마주하도록 배치되는 제3 광 변환 패턴층(LCP3)을 포함할 수 있다. 실시예에 따라, 제1, 제2 및 제3 광 변환 패턴층들(LCP1, LCP2, LCP3) 중 적어도 일부는, 소정 색상에 대응하는 컬러 변환층(CCL) 및/또는 컬러 필터(CF)를 포함할 수 있다.According to an exemplary embodiment, the light conversion pattern layer LCP may include a first light conversion pattern layer LCP1 disposed to face the first sub-pixel SPX1 and a second light disposed to face the second sub-pixel SPX2 A light conversion pattern layer LCP2 and a third light conversion pattern layer LCP3 disposed to face the third sub-pixel SPX3 may be included. According to an embodiment, at least some of the first, second, and third light conversion pattern layers LCP1, LCP2, and LCP3 may include a color conversion layer (CCL) and / or a color filter (CF) corresponding to a predetermined color. It can contain.
예를 들어, 제1 광 변환 패턴층(LCP1)은, 제1 색상에 대응하는 제1 색 변환 입자들을 포함하는 제1 컬러 변환층(CCL1)과, 상기 제1 색상의 빛을 선택적으로 투과시키는 제1 컬러 필터(CF1)를 포함할 수 있다. 유사하게, 제2 광 변환 패턴층(LCP2)은, 제2 색상에 대응하는 제2 색 변환 입자들을 포함하는 제2 컬러 변환층(CCL2)과, 상기 제2 색상의 빛을 선택적으로 투과시키는 제2 컬러 필터(CF2)를 포함할 수 있다. 한편, 제3 광 변환 패턴층(LCP3)은, 광 산란 입자들(SCT)을 포함하는 광 산란층(LSL)과, 제3 색상의 빛을 선택적으로 투과시키는 제3 컬러 필터(CF3) 중 적어도 하나를 포함할 수 있다.For example, the first light conversion pattern layer LCP1 may selectively transmit the first color conversion layer CCL1 including the first color conversion particles corresponding to the first color and the light of the first color. A first color filter CF1 may be included. Similarly, the second light conversion pattern layer LCP2 includes a second color conversion layer CCL2 including second color conversion particles corresponding to the second color, and a second agent selectively transmitting light of the second color. It may include a two-color filter (CF2). Meanwhile, the third light conversion pattern layer LCP3 includes at least one of a light scattering layer LSL including light scattering particles SCT and a third color filter CF3 selectively transmitting light of a third color. It can contain one.
본 발명의 일 실시예에서, 제1, 제2 및 제3 발광 소자들(LD)은 모두 동일한 색상의 빛을 방출할 수 있다. 그리고, 제1, 제2 및 제3 서브 화소들(SPX1, SPX2, SPX3) 중 적어도 일부의 상부에는 컬러 변환층(CCL)이 배치될 수 있다. 일 예로, 제1 및 제2 서브 화소들(SPX1, SPX2)의 상부에는, 각각 제1 및 제2 컬러 변환층들(CCL1, CCL2)이 배치될 수 있다. 이에 의해, 본 발명의 실시예에 의한 표시 장치는 풀-컬러의 영상을 표시할 수 있다.In one embodiment of the present invention, the first, second, and third light emitting devices LD may emit light of the same color. Further, a color conversion layer CCL may be disposed on at least a portion of the first, second, and third sub-pixels SPX1, SPX2, and SPX3. For example, first and second color conversion layers CCL1 and CCL2 may be disposed on the first and second sub-pixels SPX1 and SPX2, respectively. Accordingly, the display device according to the exemplary embodiment of the present invention can display a full-color image.
실시예에 따라, 제1 컬러 변환층(CCL1)은, 제1 서브 화소(SPX1)와 마주하도록 제2 기판(SUB2)의 일면 상에 배치되며, 제1 발광 소자들(LD1)에서 방출되는 색상의 빛을 제1 색상의 빛으로 변환하는 제1 색 변환 입자들을 포함할 수 있다. 일 예로, 제1 발광 소자들(LD1)이 청색의 빛을 방출하는 청색 발광 소자들이고 제1 서브 화소(SPX1)가 적색 서브 화소인 경우, 제1 컬러 변환층(CCL1)은, 제1 발광 소자들(LD1)에서 방출되는 청색의 빛을 적색의 빛으로 변환하는 적색 퀀텀 닷(QDr)을 포함할 수 있다. 일 예로, 제1 컬러 변환층(CCL1)은 투명한 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 적색 퀀텀 닷(QDr)을 포함할 수 있다. 적색 퀀텀 닷(QDr)은, 청색 광을 흡수하여 에너지 천이에 따라 파장을 쉬프트시켜 대략 620nm 내지 780nm 파장의 적색 광을 방출할 수 있다. 한편, 제1 서브 화소(SPX1)가 다른 색상의 서브 화소인 경우, 제1 컬러 변환층(CCL1)은 상기 제1 서브 화소(SPX1)의 색상에 대응하는 제1 퀀텀 닷을 포함할 수 있다.According to an embodiment, the first color conversion layer CCL1 is disposed on one surface of the second substrate SUB2 so as to face the first sub-pixel SPX1, and the color emitted from the first light emitting elements LD1 It may include first color conversion particles that convert the light of the first color of light. For example, when the first light emitting elements LD1 are blue light emitting elements that emit blue light and the first sub pixel SPX1 is a red sub pixel, the first color conversion layer CCL1 is the first light emitting element. A red quantum dot (QDr) that converts blue light emitted from the field LD1 into red light may be included. For example, the first color conversion layer CCL1 may include a plurality of red quantum dots QDr dispersed in a predetermined matrix material such as transparent resin. The red quantum dot (QDr) absorbs blue light and shifts a wavelength according to an energy transition to emit red light having a wavelength of approximately 620 nm to 780 nm. Meanwhile, when the first sub-pixel SPX1 is a sub-pixel having a different color, the first color conversion layer CCL1 may include a first quantum dot corresponding to the color of the first sub-pixel SPX1.
실시예에 따라, 제1 컬러 필터(CF1)는, 제1 컬러 변환층(CCL1)과 제2 기판(SUB2)의 사이에 배치되며, 제1 컬러 변환층(CCL1)에서 변환된 제1 색상의 빛을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 일 예로, 제1 컬러 변환층(CCL1)이 적색 퀀텀 닷(QDr)을 포함할 경우, 제1 컬러 필터(CF1)는, 적색의 광을 선택적으로 투과시키는 적색 컬러 필터일 수 있다.According to an embodiment, the first color filter CF1 is disposed between the first color conversion layer CCL1 and the second substrate SUB2, and the first color converted by the first color conversion layer CCL1 is It may include a color filter material that selectively transmits light. For example, when the first color conversion layer CCL1 includes a red quantum dot QDr, the first color filter CF1 may be a red color filter that selectively transmits red light.
실시예에 따라, 제2 컬러 변환층(CCL2)은, 제2 서브 화소(SPX2)와 마주하도록 제2 기판(SUB2)의 일면 상에 배치되며, 제2 발광 소자들(LD2)에서 방출되는 색상의 빛을 제2 색상의 빛으로 변환하는 제2 색 변환 입자들을 포함할 수 있다. 일 예로, 제2 발광 소자들(LD2)이 청색의 빛을 방출하는 청색 발광 소자들이고 제2 서브 화소(SPX2)가 녹색 서브 화소인 경우, 제2 컬러 변환층(CCL2)은, 제2 발광 소자들(LD2)에서 방출되는 청색의 빛을 녹색의 빛으로 변환하는 녹색 퀀텀 닷(QDg)을 포함할 수 있다. 일 예로, 제2 컬러 변환층(CCL2)은 투명한 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 녹색 퀀텀 닷(QDg)을 포함할 수 있다. 녹색 퀀텀 닷(QDg)은, 청색 광을 흡수하여 에너지 천이에 따라 파장을 쉬프트시켜 대략 500nm 내지 570nm 파장의 녹색 광을 방출할 수 있다. 한편, 제2 서브 화소(SPX2)가 다른 색상의 서브 화소인 경우, 제2 컬러 변환층(CCL2)은 상기 제2 서브 화소(SPX2)의 색상에 대응하는 제2 퀀텀 닷을 포함할 수 있다.According to an embodiment, the second color conversion layer CCL2 is disposed on one surface of the second substrate SUB2 to face the second sub-pixel SPX2, and the color emitted from the second light emitting elements LD2 It may include second color conversion particles that convert the light of the second color of light. For example, when the second light emitting elements LD2 are blue light emitting elements that emit blue light and the second sub pixel SPX2 is a green sub pixel, the second color conversion layer CCL2 is the second light emitting element. A green quantum dot (QDg) that converts blue light emitted from the field LD2 into green light may be included. For example, the second color conversion layer CCL2 may include a plurality of green quantum dots QDg dispersed in a predetermined matrix material, such as a transparent resin. The green quantum dot (QDg) absorbs blue light and shifts a wavelength according to an energy transition to emit green light having a wavelength of approximately 500 nm to 570 nm. Meanwhile, when the second sub-pixel SPX2 is a sub-pixel having a different color, the second color conversion layer CCL2 may include a second quantum dot corresponding to the color of the second sub-pixel SPX2.
제1 및 제2 퀀텀 닷(또는, 적색 및 녹색 퀀텀 닷(QDg, QDr)) 각각은 Ⅱ?-Ⅳ족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다.Each of the first and second quantum dots (or red and green quantum dots (QDg, QDr)) may be selected from group II-IV compounds, group IV-VI compounds, group IV elements, group IV compounds, and combinations thereof. You can.
상기 Ⅱ-VI족 화합물은 CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.The II-VI compound is a binary element compound selected from the group consisting of CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS, and mixtures thereof; CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZn, Bovine compounds; And HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe and mixtures thereof.
상기 III-V족 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.The group III-V compound is a binary element selected from the group consisting of GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb, and mixtures thereof; Ternary compounds selected from the group consisting of GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP, and mixtures thereof; And GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb, and mixtures thereof.
상기 IV-VI족 화합물은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. IV족 원소로는 Si, Ge 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다. IV족 화합물로는 SiC, SiGe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물일 수 있다.The group IV-VI compound is a binary element selected from the group consisting of SnS, SnSe, SnTe, PbS, PbSe, PbTe, and mixtures thereof; Ternary compounds selected from the group consisting of SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe and mixtures thereof; And SnPbSSe, SnPbSeTe, SnPbSTe, and mixtures thereof. Group IV elements may be selected from the group consisting of Si, Ge and mixtures thereof. The group IV compound may be a binary compound selected from the group consisting of SiC, SiGe, and mixtures thereof.
이러한 제1 및 제2 퀀텀 닷은 대략 45nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 제1 및 제2 퀀텀 닷을 통해 발광되는 광은 전 방향으로 방출될 수 있다. 이에 따라, 발광 표시 장치의 시야각이 향상될 수 있다.The first and second quantum dots may have a full width of half maximum (FWHM) of an emission wavelength spectrum of approximately 45 nm or less, and light emitted through the first and second quantum dots may be emitted in all directions. You can. Accordingly, the viewing angle of the light emitting display device can be improved.
한편, 제1 및 제2 퀀텀 닷은 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노 와이어, 나노 섬유, 나노 판상 입자 등의 형태를 가질 수 있으나, 이에 한정되지는 않는다. 즉, 제1 및 제2 퀀텀 닷의 형태는 다양하게 변경될 수 있다.Meanwhile, the first and second quantum dots may have spherical, pyramidal, multi-arm, or cubic nanoparticles, nanotubes, nanowires, nanofibers, and nanoplatelets. However, it is not limited thereto. That is, the shape of the first and second quantum dots can be variously changed.
본 발명의 일 실시예에서, 가시광선 영역 중 비교적 짧은 파장을 갖는 청색의 광을 각각 적색 및 녹색 퀀텀 닷(QDr, QDg)에 입사시킴으로써, 상기 적색 및 녹색 퀀텀 닷(QDr, QDg)의 흡수 계수를 증가시킬 수 있다. 이에 따라, 최종적으로 제1 및 제2 서브 화소들(SPX1, SPX2)에서 방출되는 광의 효율을 증가시킴과 아울러, 우수한 색 재현성을 확보할 수 있다. 또한, 제1, 제2 및 제3 서브 화소 영역들(SPA1, SPA2, SPA3) 각각에 동일 색상, 일 예로 청색의 제1, 제2 및 제3 발광 소자들(LD1, LD2, LD3)을 배치함으로써, 표시 장치의 제조 효율을 높일 수 있다.In one embodiment of the present invention, by absorbing red and green quantum dots (QDr, QDg) of blue light having a relatively short wavelength in the visible region, respectively, absorption coefficients of the red and green quantum dots (QDr, QDg) Can increase Accordingly, the efficiency of light emitted from the first and second sub-pixels SPX1 and SPX2 is finally increased, and excellent color reproducibility can be secured. In addition, the first, second, and third light emitting elements LD1, LD2, and LD3 of the same color, for example, blue, are disposed in each of the first, second, and third sub-pixel regions SPA1, SPA2, and SPA3. By doing so, the manufacturing efficiency of the display device can be increased.
실시예에 따라, 제2 컬러 필터(CF2)는, 제2 컬러 변환층(CCL2)과 제2 기판(SUB2)의 사이에 배치되며, 제2 컬러 변환층(CCL2)에서 변환된 제2 색상의 빛을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 일 예로, 제2 컬러 변환층(CCL2)이 녹색 퀀텀 닷(QDg)을 포함할 경우, 제2 컬러 필터(CF2)는, 녹색의 광을 선택적으로 투과시키는 녹색 컬러 필터일 수 있다.According to an embodiment, the second color filter CF2 is disposed between the second color conversion layer CCL2 and the second substrate SUB2, and the second color conversion layer CCL2 converts the second color. It may include a color filter material that selectively transmits light. For example, when the second color conversion layer CCL2 includes a green quantum dot QDg, the second color filter CF2 may be a green color filter that selectively transmits green light.
실시예에 따라, 광 산란층(LSL)은, 제3 서브 화소(SPX3)와 마주하도록 제2 기판(SUB2)의 일면 상에 배치될 수 있다. 일 예로, 광 산란층(LSL)은, 제3 서브 화소(SPX3)와 제3 컬러 필터(CF3)의 사이에 배치될 수 있다.According to an embodiment, the light scattering layer LSL may be disposed on one surface of the second substrate SUB2 to face the third sub-pixel SPX3. For example, the light scattering layer LSL may be disposed between the third sub-pixel SPX3 and the third color filter CF3.
실시예에 따라, 제3 발광 소자들(LD3)이 청색의 빛을 방출하는 청색 발광 소자들이고 제3 서브 화소(SPX3)가 청색 서브 화소인 경우, 광 산란층((LSL)은 제3 발광 소자들(LD3)로부터 방출되는 빛을 효율적으로 이용하기 위하여 선택적으로 구비될 수 있다. 이러한 광 산란층(LSL)은 적어도 한 종류의 광 산란 입자들(SCT)을 포함할 수 있다. 일 예로, 광 산란층(LSL)은 TiO2나 실리카(Silica) 등의 광 산란 입자들(SCT)을 포함할 수 있다. 예를 들어, 광 산란층(LSL)은 투명한 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 광 산란 입자들(SCT)을 포함할 수 있다. 본 발명에서, 광 산란 입자들(SCT)의 구성 물질이 특별히 한정되지는 않으며, 광 산란층(LSL)은 현재 공지된 다양한 물질로 구성될 수 있다. 한편, 광 산란 입자들(SCT)이 제3 서브 화소 영역(SPA3)에만 배치되어야 하는 것은 아니다. 일 예로, 광 산란 입자들(SCT)은 제1 및/또는 제2 컬러 변환층(CCL1, CCL2)의 내부에도 선택적으로 포함될 수 있다.According to an embodiment, when the third light emitting elements LD3 are blue light emitting elements that emit blue light and the third sub pixel SPX3 is a blue sub pixel, the light scattering layer LSL is a third light emitting element. In order to efficiently use the light emitted from the field LD3, the light scattering layer LSL may include at least one kind of light scattering particles SCT. The scattering layer (LSL) may include light scattering particles (SCT) such as TiO 2 or silica, for example, the light scattering layer (LSL) is dispersed in a predetermined matrix material, such as a transparent resin. It may include a plurality of light scattering particles (SCT) In the present invention, the material of the light scattering particles (SCT) is not particularly limited, the light scattering layer (LSL) is composed of various materials currently known Meanwhile, the light scattering particles SCT are disposed only in the third sub-pixel area SPA3. It is not. For example to, the light scattering particles (SCT) may be included selectively in the interior of the first and / or second color conversion layer (CCL1, CCL2).
실시예에 따라, 제3 컬러 필터(CF3)는, 제3 서브 화소(SPX3)와 마주하도록 제2 기판(SUB2)의 일면 상에 배치되며, 제3 발광 소자들(LD3)에서 방출되는 색상의 빛을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 일 예로, 제3 발광 소자들(LD3)이 청색의 빛을 방출하는 청색 발광 소자들인 경우, 제3 컬러 필터(CF3)는, 청색의 광을 선택적으로 투과시키는 청색 컬러 필터일 수 있다.According to an embodiment, the third color filter CF3 is disposed on one surface of the second substrate SUB2 to face the third sub-pixel SPX3, and has a color emitted from the third light emitting elements LD3. It may include a color filter material that selectively transmits light. For example, when the third light emitting elements LD3 are blue light emitting elements that emit blue light, the third color filter CF3 may be a blue color filter that selectively transmits blue light.
한편, 실시예에 따라, 제1, 제2 및 제3 컬러 필터들(CF1, CF2, CF3)의 사이에는 블랙 매트릭스(BM)가 배치될 수 있다. 일 예로, 블랙 매트릭스(BM)는, 제1 기판(SUB1) 상의 뱅크(BNK)와 중첩되도록, 제2 기판(SUB2) 상에 배치될 수 있다.Meanwhile, according to an embodiment, a black matrix BM may be disposed between the first, second, and third color filters CF1, CF2, and CF3. For example, the black matrix BM may be disposed on the second substrate SUB2 so as to overlap the bank BNK on the first substrate SUB1.
상술한 실시예에 의하면, 단일 색상의 발광 소자들(LD)을 이용하여 각각의 화소(PXL) 및 이를 구비한 표시 장치를 용이하게 제조하면서도, 적어도 일부의 서브 화소들(SPX) 상에 컬러 변환층(CCL)을 배치함으로써 풀-컬러의 화소(PXL) 및 이를 구비한 표시 장치를 제조할 수 있다.According to the above-described embodiment, each pixel PXL and a display device having the same are easily manufactured using light-emitting elements LD of a single color, but color conversion is performed on at least some sub-pixels SPX. By disposing the layer CCL, a full-color pixel PXL and a display device having the same can be manufactured.
도 11 및 도 12는 각각 본 발명의 일 실시예에 의한 표시 장치의 구조를 나타내는 단면도로서, 일 예로 도 6의 Ⅱ~Ⅱ'선에 대응하는 단면의 다른 실시예들을 나타낸다. 구체적으로, 도 11 및 도 12는 도 6 내지 도 10에 도시된 뱅크(BNK)에 대한 서로 다른 변경 실시예들을 나타낸다. 도 11 및 도 12에서, 앞서 설명한 실시예들, 일 예로 도 10의 실시예와 유사 또는 동일한 구성에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.11 and 12 are cross-sectional views each showing a structure of a display device according to an exemplary embodiment of the present invention, and for example, show other embodiments of a cross section corresponding to lines II to II 'of FIG. 6. Specifically, FIGS. 11 and 12 show different modified embodiments of the bank BNK shown in FIGS. 6 to 10. In FIGS. 11 and 12, the same reference numerals are assigned to similar or identical components to the above-described embodiments, for example, the embodiment of FIG. 10, and detailed description thereof will be omitted.
도 11 및 도 12를 참조하면, 뱅크(BNK)는 다중층으로도 구성될 수 있다. 일 예로, 뱅크(BNK)는, 도 11에 도시된 바와 같이 제1 기판(SUB1)의 일면 상에 서로 중첩되도록 배치된 제1 컬러 뱅크층(CBNK1) 및 제2 컬러 뱅크층(CBNK2)을 포함할 수 있다.Referring to FIGS. 11 and 12, the bank BNK may also be composed of multiple layers. As an example, the bank BNK includes a first color bank layer CBNK1 and a second color bank layer CBNK2 arranged to overlap each other on one surface of the first substrate SUB1 as shown in FIG. 11. can do.
실시예에 따라, 제1 컬러 뱅크층(CBNK1)은, 제1 기판(SUB1) 상의 일 영역, 일 예로, 발광 영역들(EMA)의 사이에 배치되며, 제1 컬러 안료를 포함할 수 있다. 그리고, 제2 컬러 뱅크층(CBNK2)은, 제1 컬러 뱅크층(CBNK1)과 중첩되도록 상기 제1 컬러 뱅크층(CBNK1)의 상부 또는 하부에 배치되며, 제1 컬러 안료와 상이한 색상의 제2 컬러 안료를 포함할 수 있다. 또한, 실시예에 따라, 제1 컬러 뱅크층(CBNK1) 및 제2 컬러 뱅크층(CBNK2) 각각은, 적어도 한 가지 색상의 컬러 안료를 포함하며, 실시예에 따라서는 여러 색상의 컬러 안료를 복합적으로 포함할 수도 있다.According to an embodiment, the first color bank layer CBNK1 is disposed between one region on the first substrate SUB1, for example, between the emission regions EMA, and may include a first color pigment. In addition, the second color bank layer CBNK2 is disposed above or below the first color bank layer CBNK1 so as to overlap with the first color bank layer CBNK1, and a second color having a different color from the first color pigment. Color pigments. Further, according to an embodiment, each of the first color bank layer CBNK1 and the second color bank layer CBNK2 includes at least one color pigment, and according to an embodiment, multiple color pigments may be combined. It may also include.
또한, 실시예에 따라, 뱅크(BNK)는 도 12에 도시된 바와 같이 제1 기판(SUB1)의 일면 상에 서로 중첩되도록 배치된 제1 컬러 뱅크층(CBNK1) 및 고분자 유기 뱅크층(PBNK)을 포함할 수도 있다. 예를 들어, 뱅크(BNK)는 제1 컬러 안료를 포함한 제1 컬러 뱅크층(CBNK1)과, 상기 제1 컬러 뱅크층(CBNK1)의 상부 또는 하부에 배치되며 폴리이미드(PI) 등과 같은 고분자 유기 물질을 포함한 고분자 유기 뱅크층(PBNK)을 포함할 수 있다.Further, according to an embodiment, the bank BNK is a first color bank layer (CBNK1) and a polymer organic bank layer (PBNK) arranged to overlap each other on one surface of the first substrate SUB1 as shown in FIG. 12. It may include. For example, the bank (BNK) is a first color bank layer (CBNK1) including a first color pigment, and is disposed above or below the first color bank layer (CBNK1) and a polymer organic such as polyimide (PI). It may include a polymer organic bank layer (PBNK) containing a material.
즉, 본 발명에서, 뱅크(BNK)의 구조 및/또는 구성 물질 등은 다양하게 변경 실시될 수 있다. 예를 들어, 뱅크(BNK)는 적어도 한 가지 색상의 컬러 안료를 포함한 적어도 한 층의 컬러 뱅크층(일 예로, 제1 컬러 뱅크층(CBNK1))을 포함하며, 상기 뱅크(BNK)의 구조 및 형상 등은 다양하게 변경될 수 있다.That is, in the present invention, the structure and / or constituent materials of the bank BNK may be variously changed. For example, the bank (BNK) includes at least one color bank layer (eg, a first color bank layer (CBNK1)) including at least one color pigment, and the structure of the bank (BNK) and The shape and the like can be variously changed.
전술한 바와 같은 본 발명의 다양한 실시예들에 의한 표시 장치는, 적어도 하나의 발광 소자(LD)가 배치되는 각각의 발광 영역(EMA)을 둘러싸는 뱅크(BNK)를 포함한다. 특히, 본 발명의 실시예들에서, 뱅크(BNK)는 각각의 발광 소자(LD)가 방출하는 색상의 빛을 차단하는 컬러 필터 물질을 포함한 컬러 뱅크(CBNK)로 구성된다. 일 예로, 뱅크(BNK)는, 도 10에 도시된 바와 같이 단층의 컬러 뱅크층으로 구성된 컬러 뱅크(CBNK)일 수 있다. 또는, 뱅크(BNK)는, 도 11 및 도 12에 도시된 바와 같이, 적어도 제1 컬러 뱅크층(CBNK1)을 포함한 다층 구조로 구성될 수도 있다.The display device according to various embodiments of the present invention as described above includes a bank BNK surrounding each light emitting area EMA in which at least one light emitting element LD is disposed. In particular, in the embodiments of the present invention, the bank BNK is composed of a color bank CBNK including a color filter material that blocks light of the color emitted by each light emitting element LD. For example, the bank BNK may be a color bank CBNK composed of a single-layer color bank layer as shown in FIG. 10. Alternatively, the bank BNK may be configured as a multilayer structure including at least the first color bank layer CBNK1, as shown in FIGS. 11 and 12.
이러한 본 발명의 실시예들에 의하면, 뱅크(BNK)의 잔사를 방지하고, 원하는 형상의 뱅크(BNK)를 용이하게 형성할 수 있다. 또한, 이러한 뱅크(BNK)를 이용해 각각의 발광 영역(EMA)에서 측면 방향으로 빛샘이 발생하는 것을 방지함으로써, 인접한 서브 화소들(SPX)의 사이에서 혼색이 발생하는 것을 방지할 수 있다.According to the embodiments of the present invention, it is possible to prevent the residue of the bank BNK and to easily form the bank BNK of a desired shape. In addition, by preventing light leakage from being generated in the lateral direction in each light emitting area EMA using the bank BNK, it is possible to prevent color mixing from occurring between adjacent sub-pixels SPX.
추가적으로, 본 발명의 실시예들에서는, 적어도 일부의 발광 영역(EMA) 상에 적어도 한 종류의 컬러 변환층을 배치한다. 일 예로, 제1 서브 화소(SPX1)의 발광 영역(EMA) 상에는 제1 컬러 변환층(CCL1)이, 제2 서브 화소(SPX2)의 발광 영역(EMA) 상에는 제2 컬러 변환층(CCL2)이 배치될 수 있다.Additionally, in embodiments of the present invention, at least one color conversion layer is disposed on at least a portion of the light emitting area EMA. For example, the first color conversion layer CCL1 is on the emission area EMA of the first sub-pixel SPX1, and the second color conversion layer CCL2 is on the emission area EMA of the second sub-pixel SPX2. Can be deployed.
이러한 본 발명의 실시예들에 의하면, 단일 색상, 일 예로 청색의 빛을 방출하는 발광 소자들(LD)을 이용해 풀-컬러의 표시 장치를 제조할 수 있다. 또한, 이 경우, 컬러 뱅크(CBNK)를 구성하기 위한 컬러 안료의 선택의 폭을 넓힐 수 있게 되며, 이에 따라 인접한 서브 화소들(SPX) 사이의 광 간섭을 보다 효과적으로 방지할 수 있다.According to the exemplary embodiments of the present invention, a full-color display device may be manufactured using light emitting elements LD emitting a single color, for example, blue light. In addition, in this case, it is possible to widen the selection of color pigments for constituting the color bank CBNK, and accordingly, light interference between adjacent sub-pixels SPX can be more effectively prevented.
한편, 상술한 실시예들에서는, 제1 기판(SUB1) 및 제2 기판(SUB2) 상에 배치되는 각각의 구성요소들을 명확히 설명하기 위하여, 각각의 서브 화소(SPX)와, 상기 서브 화소(SPX)의 상부에 배치되는 광 변환 패턴층(LCP)을 별개의 구성 요소로 구분하여 설명하였지만, 본 발명이 이에 한정되지는 않는다. 즉, 실시예에 따라, 각각의 광 변환 패턴층(LCP)은 각각의 서브 화소(SPX) 내에 구성되는 것으로 간주할 수도 있다.Meanwhile, in the above-described embodiments, each sub-pixel SPX and the sub-pixel SPX in order to clearly describe respective components disposed on the first substrate SUB1 and the second substrate SUB2. ), The light conversion pattern layer (LCP) disposed on the upper part is described as a separate component, but the present invention is not limited thereto. That is, according to an embodiment, each light conversion pattern layer LCP may be regarded as being configured in each sub-pixel SPX.
또한, 본 발명의 일 실시예에서, 각각의 서브 화소(SPX)는 각각의 발광 장치를 구성할 수 있다. 일 예로, 적색 서브 화소에 대응하는 제1 서브 화소(SPX1)는 적색 발광 장치를, 녹색 서브 화소에 대응하는 제2 서브 화소(SPX2)는 녹색 발광 장치를, 청색 서브 화소에 대응하는 제3 서브 화소(SPX3)는 청색 발광 장치를 구성할 수 있다. 그리고, 제1, 제2 및 제3 서브 화소들(SPX1, SPX2, SPX3)을 포함하는 풀-컬러의 화소(PXL)는, 풀-컬러의 발광 장치를 구성할 수 있다. 즉, 본 발명의 실시예가 반드시 표시 장치에만 국한되지는 않으며, 이는 광원을 필요로 하는 다른 종류의 장치에도 폭 넓게 적용될 수 있을 것이다.In addition, in one embodiment of the present invention, each sub-pixel SPX may constitute each light-emitting device. For example, the first sub-pixel SPX1 corresponding to the red sub-pixel, the red light-emitting device, the second sub-pixel SPX2 corresponding to the green sub-pixel, the green light-emitting device, and the third sub to the blue sub-pixel. The pixel SPX3 may constitute a blue light emitting device. Further, the full-color pixel PXL including the first, second, and third sub-pixels SPX1, SPX2, and SPX3 may constitute a full-color light emitting device. That is, the embodiment of the present invention is not necessarily limited to the display device, which may be widely applied to other types of devices that require a light source.
본 발명의 기술 사상은 전술한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형 예가 가능함을 이해할 수 있을 것이다. It should be noted that, although the technical spirit of the present invention has been specifically described according to the above-described embodiment, the above embodiment is for the purpose of explanation and not for the limitation. In addition, those skilled in the art of the present invention will understand that various modifications are possible within the scope of the technical spirit of the present invention.
본 발명의 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라, 특허 청구범위에 의해 정해져야만 할 것이다. 또한, 특허 청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The scope of the present invention is not limited to the contents described in the detailed description of the specification, but should be defined by the claims. In addition, all changes or modifications derived from the meaning and scope of the claims and equivalent concepts thereof should be interpreted as being included in the scope of the present invention.

Claims (20)

  1. 제1, 제2 및 제3 서브 화소 영역들을 포함하는 제1 기판;A first substrate including first, second and third sub-pixel regions;
    상기 제1 서브 화소 영역에 배치된 제1 발광 소자를 포함하는 제1 서브 화소;A first sub-pixel including a first light-emitting element disposed in the first sub-pixel region;
    상기 제2 서브 화소 영역에 배치된 제2 발광 소자를 포함하는 제2 서브 화소;A second sub-pixel including a second light-emitting element disposed in the second sub-pixel region;
    상기 제3 서브 화소 영역에 배치된 제3 발광 소자를 포함하는 제3 서브 화소; 및A third sub pixel including a third light emitting element disposed in the third sub pixel area; And
    상기 제1, 제2 및 제3 서브 화소들 각각의 발광 영역을 둘러싸도록 상기 제1, 제2 및 제3 서브 화소들의 사이에 배치되는 뱅크를 포함하며,And a bank disposed between the first, second, and third sub-pixels so as to surround the emission area of each of the first, second, and third sub-pixels,
    상기 뱅크는, 상기 제1, 제2 및 제3 발광 소자들이 방출하는 색상의 빛을 차단하는 컬러 필터 물질을 포함한 컬러 뱅크로 구성됨을 특징으로 하는 표시 장치.The bank is a display device comprising a color bank including a color filter material that blocks light of color emitted by the first, second, and third light emitting elements.
  2. 제1항에 있어서,The method of claim 1,
    상기 제1, 제2 및 제3 발광 소자들은 서로 동일한 색상의 빛을 방출하고,The first, second and third light emitting elements emit light of the same color to each other,
    상기 뱅크는 상기 제1, 제2 및 제3 발광 소자들에서 방출되는 빛의 색상과 상이한 색상의 컬러 안료를 포함하는 표시 장치.The bank includes a color pigment having a color different from a color of light emitted from the first, second, and third light emitting elements.
  3. 제2항에 있어서,According to claim 2,
    상기 제1, 제2 및 제3 발광 소자들은 모두 청색의 빛을 방출하고,The first, second and third light emitting elements all emit blue light,
    상기 뱅크는 적색 또는 황색 계열의 컬러 필터 물질을 포함하는 표시 장치.The bank is a display device including a red or yellow color filter material.
  4. 제2항에 있어서,According to claim 2,
    상기 제1, 제2 및 제3 서브 화소들이 배치된 상기 제1 기판의 일면 상에 위치되는 제2 기판;A second substrate positioned on one surface of the first substrate on which the first, second, and third sub-pixels are disposed;
    상기 제1 서브 화소와 마주하도록 상기 제2 기판의 일면 상에 배치되며, 상기 제1 발광 소자에서 방출되는 색상의 빛을 제1 색상의 빛으로 변환하는 제1 색 변환 입자들을 포함하는 제1 컬러 변환층; 및A first color including first color conversion particles disposed on one surface of the second substrate to face the first sub-pixel and converting light emitted from the first light emitting device into light of a first color. Conversion layer; And
    상기 제2 기판과 상기 제1 컬러 변환층의 사이에 배치되며, 상기 제1 색상의 빛을 선택적으로 투과시키는 제1 컬러 필터를 더 포함하는 표시 장치.The display device further includes a first color filter disposed between the second substrate and the first color conversion layer and selectively transmitting light of the first color.
  5. 제4항에 있어서,According to claim 4,
    상기 제2 서브 화소와 마주하도록 상기 제2 기판의 일면 상에 배치되며, 상기 제2 발광 소자에서 방출되는 색상의 빛을 제2 색상의 빛으로 변환하는 제2 색 변환 입자들을 포함하는 제2 컬러 변환층; 및The second color is disposed on one surface of the second substrate to face the second sub-pixel, and includes second color conversion particles that convert color light emitted from the second light emitting device into light of a second color. Conversion layer; And
    상기 제2 기판과 상기 제2 컬러 변환층의 사이에 배치되며, 상기 제2 색상의 빛을 선택적으로 투과시키는 제2 컬러 필터를 더 포함하는 표시 장치.The display device further includes a second color filter disposed between the second substrate and the second color conversion layer and selectively transmitting light of the second color.
  6. 제5항에 있어서,The method of claim 5,
    상기 제1, 제2 및 제3 발광 소자들은 모두 청색의 빛을 방출하고,The first, second and third light emitting elements all emit blue light,
    상기 제1 컬러 변환층 및 상기 제2 컬러 변환층은 각각 적색 퀀텀 닷 및 녹색 퀀텀 닷을 포함하며,The first color conversion layer and the second color conversion layer each include a red quantum dot and a green quantum dot,
    상기 제1 컬러 필터 및 상기 제2 컬러 필터는 각각 적색 컬러 필터 및 녹색 컬러 필터인 표시 장치.The first color filter and the second color filter are red color filters and green color filters, respectively.
  7. 제5항에 있어서,The method of claim 5,
    상기 제3 서브 화소와 마주하도록 상기 제2 기판의 일면 상에 배치되며, 상기 제3 발광 소자에서 방출되는 색상의 빛을 선택적으로 투과시키는 제3 컬러 필터; 및A third color filter disposed on one surface of the second substrate to face the third sub-pixel, and selectively transmitting light of a color emitted from the third light-emitting element; And
    상기 제3 서브 화소와 상기 제3 컬러 필터의 사이에 배치되며, 광 산란 입자들을 포함하는 광 산란층 중 적어도 하나를 더 포함하는 표시 장치.A display device disposed between the third sub-pixel and the third color filter, further comprising at least one of a light scattering layer including light scattering particles.
  8. 제7항에 있어서,The method of claim 7,
    상기 제3 발광 소자는 청색의 빛을 방출하는 청색 발광 소자이고,The third light emitting device is a blue light emitting device that emits blue light,
    상기 제3 컬러 필터는 청색 컬러 필터인 표시 장치.The third color filter is a blue color filter.
  9. 제7항에 있어서,The method of claim 7,
    상기 제1, 제2 및 제3 컬러 필터들의 사이에 배치되는 블랙 매트릭스를 더 포함하는 표시 장치.And a black matrix disposed between the first, second, and third color filters.
  10. 제1항에 있어서,The method of claim 1,
    상기 제1, 제2 및 제3 서브 화소들 각각은,Each of the first, second and third sub-pixels,
    상기 발광 영역에 서로 이격되도록 배치된 제1 격벽 및 제2 격벽;A first partition wall and a second partition wall arranged to be spaced apart from each other in the emission area;
    상기 제1 격벽 상에 배치된 제1 전극;A first electrode disposed on the first partition wall;
    상기 제2 격벽 상에, 상기 제1 전극과 이격되도록 배치된 제2 전극;A second electrode disposed on the second partition wall to be spaced apart from the first electrode;
    상기 제1, 제2 또는 제3 발광 소자의 제1 단부와 상기 제1 전극의 일 영역 상에 배치되어, 상기 제1 단부를 상기 제1 전극에 전기적으로 연결하는 제1 컨택 전극; 및A first contact electrode disposed on a first end of the first, second or third light emitting element and a region of the first electrode to electrically connect the first end to the first electrode; And
    상기 제1, 제2 또는 제3 발광 소자의 제2 단부와 상기 제2 전극의 일 영역 상에 배치되어, 상기 제2 단부를 상기 제2 전극에 전기적으로 연결하는 제2 컨택 전극을 더 포함하는 표시 장치.Further comprising a second contact electrode disposed on a second end of the first, second or third light emitting element and one region of the second electrode, the second contact electrode electrically connecting the second end to the second electrode. Display device.
  11. 제10항에 있어서,The method of claim 10,
    상기 제1 및 제2 격벽들은, 상기 뱅크보다 낮은 높이를 가지는 표시 장치.The first and second partition walls have a lower height than the bank.
  12. 제10항에 있어서,The method of claim 10,
    상기 제1 전극은, 상기 제1 기판의 높이 방향으로 돌출되어 상기 제1 단부와 마주하는 경사면 또는 곡면을 가지는 제1 반사 전극을 포함하고,The first electrode includes a first reflective electrode protruding in the height direction of the first substrate and having an inclined surface or a curved surface facing the first end,
    상기 제2 전극은, 상기 제1 기판의 높이 방향으로 돌출되어 상기 제2 단부와 마주하는 경사면 또는 곡면을 가지는 제2 반사 전극을 포함하는 표시 장치.The second electrode includes a second reflective electrode protruding in the height direction of the first substrate and having an inclined surface or a curved surface facing the second end.
  13. 제1항에 있어서,The method of claim 1,
    상기 뱅크는,The bank,
    상기 제1 기판의 일면 상에 배치되며, 제1 컬러 안료를 포함하는 제1 컬러 뱅크층; 및A first color bank layer disposed on one surface of the first substrate and including a first color pigment; And
    상기 제1 컬러 뱅크층과 중첩되도록 상기 제1 컬러 뱅크층의 상부 또는 하부에 배치되며, 상기 제1 컬러 안료와 상이한 색상의 제2 컬러 안료를 포함하는 제2 컬러 뱅크층을 포함하는 표시 장치.A display device including a second color bank layer disposed above or below the first color bank layer so as to overlap the first color bank layer, and including a second color pigment having a different color from the first color pigment layer.
  14. 제1항에 있어서,The method of claim 1,
    상기 뱅크는,The bank,
    상기 제1 기판의 일면 상에 배치되며, 제1 컬러 안료를 포함하는 제1 컬러 뱅크층; 및A first color bank layer disposed on one surface of the first substrate and including a first color pigment; And
    상기 제1 컬러 뱅크층과 중첩되도록 상기 제1 컬러 뱅크층의 상부 또는 하부에 배치되는 고분자 유기 뱅크층을 포함하는 표시 장치.A display device including a polymer organic bank layer disposed above or below the first color bank layer so as to overlap the first color bank layer.
  15. 제1항에 있어서,The method of claim 1,
    상기 제1, 제2 및 제3 발광 소자들 각각은, 나노 스케일 내지 마이크로 스케일의 크기를 가진 막대형 발광 다이오드인 표시 장치.Each of the first, second, and third light-emitting elements is a display device that is a bar-type light emitting diode having a nano-scale to micro-scale size.
  16. 발광 영역을 포함하는 제1 기판;A first substrate including a light emitting region;
    상기 발광 영역에 서로 이격되어 배치된 제1 격벽 및 제2 격벽;A first partition wall and a second partition wall spaced apart from each other in the emission area;
    상기 제1 격벽 상에 배치된 제1 전극;A first electrode disposed on the first partition wall;
    상기 제2 격벽 상에 상기 제1 전극과 이격되도록 배치된 제2 전극;A second electrode disposed on the second partition wall to be spaced apart from the first electrode;
    상기 제1 전극과 상기 제2 전극의 사이에 연결된 발광 소자; 및A light emitting device connected between the first electrode and the second electrode; And
    상기 발광 영역을 둘러싸도록 배치된 뱅크를 포함하며,It includes a bank disposed to surround the light emitting region,
    상기 뱅크는, 상기 발광 소자가 방출하는 색상의 빛을 차단하는 컬러 필터 물질을 포함한 컬러 뱅크로 구성됨을 특징으로 하는 발광 장치.The bank is composed of a color bank including a color filter material that blocks light of a color emitted by the light emitting device.
  17. 제16항에 있어서,The method of claim 16,
    상기 발광 소자는 청색의 빛을 방출하고,The light emitting element emits blue light,
    상기 뱅크는 적색 또는 황색 계열의 컬러 필터 물질을 포함하는 발광 장치.The bank is a light emitting device including a red or yellow-based color filter material.
  18. 제16항에 있어서,The method of claim 16,
    상기 제1 기판의 일면 상에 위치되는 제2 기판;A second substrate positioned on one surface of the first substrate;
    상기 발광 소자와 마주하도록 상기 제2 기판의 일면 상에 배치되며, 상기 발광 소자에서 방출되는 색상의 빛을 다른 색상의 빛으로 변환하는 색 변환 입자들을 포함하는 컬러 변환층; 및A color conversion layer disposed on one surface of the second substrate so as to face the light emitting device and including color conversion particles that convert light emitted from the light emitting device to light of a different color; And
    상기 컬러 변환층에서 변환된 색상의 빛을 투과시키는 컬러 필터를 더 포함하는 발광 장치.A light emitting device further comprising a color filter that transmits light of the color converted by the color conversion layer.
  19. 제16항에 있어서,The method of claim 16,
    상기 뱅크는,The bank,
    상기 제1 기판의 일면 상에 배치되며, 제1 컬러 안료를 포함하는 제1 컬러 뱅크층; 및A first color bank layer disposed on one surface of the first substrate and including a first color pigment; And
    상기 제1 컬러 뱅크층과 중첩되도록 상기 제1 컬러 뱅크층의 상부 또는 하부에 배치되며, 상기 제1 컬러 안료와 상이한 색상의 제2 컬러 안료를 포함하는 제2 컬러 뱅크층을 포함하는 발광 장치.A light emitting device that is disposed above or below the first color bank layer so as to overlap with the first color bank layer, and includes a second color bank layer including a second color pigment of a different color from the first color pigment layer.
  20. 제16항에 있어서,The method of claim 16,
    상기 뱅크는,The bank,
    상기 제1 기판의 일면 상에 배치되며, 제1 컬러 안료를 포함하는 제1 컬러 뱅크층; 및A first color bank layer disposed on one surface of the first substrate and including a first color pigment; And
    상기 제1 컬러 뱅크층과 중첩되도록 상기 제1 컬러 뱅크층의 상부 또는 하부에 배치되는 고분자 유기 뱅크층을 포함하는 발광 장치.A light emitting device including a polymer organic bank layer disposed above or below the first color bank layer so as to overlap the first color bank layer.
PCT/KR2019/002373 2018-09-03 2019-02-27 Light-emitting device and display device including same WO2020050467A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP19858503.6A EP3848969A4 (en) 2018-09-03 2019-02-27 Light-emitting device and display device including same
CN201980057630.3A CN112640114A (en) 2018-09-03 2019-02-27 Light emitting device and display apparatus including the same
US17/272,825 US20210217739A1 (en) 2018-09-03 2019-02-27 Light-emitting device and display device including same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180104802A KR102652645B1 (en) 2018-09-03 2018-09-03 Light emitting device and display device including the same
KR10-2018-0104802 2018-09-03

Publications (1)

Publication Number Publication Date
WO2020050467A1 true WO2020050467A1 (en) 2020-03-12

Family

ID=69722692

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/002373 WO2020050467A1 (en) 2018-09-03 2019-02-27 Light-emitting device and display device including same

Country Status (5)

Country Link
US (1) US20210217739A1 (en)
EP (1) EP3848969A4 (en)
KR (1) KR102652645B1 (en)
CN (1) CN112640114A (en)
WO (1) WO2020050467A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220157917A1 (en) * 2020-11-17 2022-05-19 Samsung Display Co., Ltd. Display device
US20220157904A1 (en) * 2020-11-16 2022-05-19 Samsung Display Co., Ltd. Display device

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102551354B1 (en) * 2018-04-20 2023-07-04 삼성전자 주식회사 Semiconductor light emitting devices and methods of manufacturing the same
KR102524569B1 (en) * 2018-09-21 2023-04-24 삼성디스플레이 주식회사 Display device and method of manufacturing the same
WO2020175783A1 (en) * 2019-02-28 2020-09-03 삼성디스플레이 주식회사 Display device
CN112242411B (en) * 2019-07-16 2024-09-03 群创光电股份有限公司 Display device
KR20210059075A (en) * 2019-11-13 2021-05-25 삼성디스플레이 주식회사 Display device
KR20210065239A (en) * 2019-11-26 2021-06-04 삼성디스플레이 주식회사 Display device
KR20210124564A (en) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 Display device
AU2021259592A1 (en) 2020-04-21 2022-12-08 Jade Bird Display (shanghai) Limited Light-emitting diode chip structures with reflective elements
US11804582B2 (en) * 2020-04-21 2023-10-31 Jade Bird Display (shanghai) Limited Light-emitting diode chip structures with reflective elements
KR20210132782A (en) * 2020-04-27 2021-11-05 삼성디스플레이 주식회사 Display device and method for manufacturing the same
WO2021247887A1 (en) 2020-06-03 2021-12-09 Jade Bird Display (shanghai) Limited Systems and methods for multi-color led pixel unit with vertical light emission
WO2021247894A1 (en) 2020-06-03 2021-12-09 Jade Bird Display (shanghai) Limited Systems and methods for multi-color led pixel unit with horizontal light emission
WO2021261807A1 (en) * 2020-06-25 2021-12-30 삼성전자주식회사 Thin film transistor substrate and display module comprising same
KR20220002798A (en) 2020-06-30 2022-01-07 삼성디스플레이 주식회사 Display device
KR20220006164A (en) 2020-07-07 2022-01-17 삼성디스플레이 주식회사 Display device
KR20230004770A (en) * 2020-07-21 2023-01-06 엘지전자 주식회사 Transfer substrate used for manufacturing a display device, display device, and method for manufacturing the display device
KR20220014390A (en) 2020-07-24 2022-02-07 삼성디스플레이 주식회사 Display device
KR20220021946A (en) 2020-08-13 2022-02-23 삼성디스플레이 주식회사 Light emitting element, method of fabricating the same and display device
KR20220028555A (en) 2020-08-28 2022-03-08 엘지디스플레이 주식회사 Organic light emitting display device
KR20220039914A (en) * 2020-09-21 2022-03-30 삼성디스플레이 주식회사 Display device
KR20220053765A (en) * 2020-10-22 2022-05-02 삼성디스플레이 주식회사 Display device
KR20220054507A (en) * 2020-10-23 2022-05-03 삼성디스플레이 주식회사 Pixel and display device including the same
KR20220063871A (en) * 2020-11-10 2022-05-18 삼성디스플레이 주식회사 Display device
KR102476734B1 (en) * 2020-11-26 2022-12-12 한국광기술원 Flexible LED package for transparent display and its manufacturing method
KR20220078798A (en) * 2020-12-03 2022-06-13 삼성디스플레이 주식회사 Pixel and display device including the same
KR20220081444A (en) 2020-12-08 2022-06-16 삼성디스플레이 주식회사 Display apparatus
KR20220099145A (en) * 2021-01-04 2022-07-13 삼성디스플레이 주식회사 Display device
KR20220112316A (en) * 2021-02-03 2022-08-11 삼성디스플레이 주식회사 Display device
KR20220143225A (en) * 2021-04-15 2022-10-25 삼성디스플레이 주식회사 Pixel and display device including the same
KR20220155793A (en) * 2021-05-17 2022-11-24 삼성전자주식회사 Display module and electronic apparatus including the same
KR20230001048A (en) * 2021-06-25 2023-01-04 삼성디스플레이 주식회사 Display device
KR20230043297A (en) * 2021-09-23 2023-03-31 삼성디스플레이 주식회사 Display device
KR20230045733A (en) * 2021-09-28 2023-04-05 삼성디스플레이 주식회사 Pixel and display device including the same
KR20230053798A (en) * 2021-10-14 2023-04-24 삼성디스플레이 주식회사 Display device
CN114005919A (en) * 2021-10-28 2022-02-01 錼创显示科技股份有限公司 Micro light-emitting diode display panel and forming method thereof
KR20230084358A (en) * 2021-12-03 2023-06-13 삼성디스플레이 주식회사 Display device and method of fabricating the same
EP4418318A1 (en) * 2021-12-24 2024-08-21 Samsung Electronics Co., Ltd. Display panel and display device employing same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100047564A (en) * 2008-10-29 2010-05-10 삼성전자주식회사 Liquid crystal display and method for manufacturing the same
KR20140141372A (en) * 2013-05-31 2014-12-10 삼성디스플레이 주식회사 White organic light emitting display device
US20170287887A1 (en) * 2016-04-01 2017-10-05 Seoul Semiconductor Co., Ltd. Display apparatus and manufacturing method thereof
KR20180066936A (en) * 2016-12-09 2018-06-20 삼성디스플레이 주식회사 Photo-Luminescent Display Device
KR20180072909A (en) * 2016-12-21 2018-07-02 삼성디스플레이 주식회사 Light emitting device and display device having the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE551731T1 (en) * 2001-04-23 2012-04-15 Panasonic Corp LIGHT-EMITTING DEVICE HAVING A LIGHT-EMITTING DIODE CHIP
JP4814394B2 (en) * 2010-03-05 2011-11-16 シャープ株式会社 Method for manufacturing light emitting device
JP5927520B2 (en) * 2011-11-16 2016-06-01 株式会社Ｊｏｌｅｄ Manufacturing method of display panel
US9029880B2 (en) * 2012-12-10 2015-05-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
CN103346265B (en) * 2013-06-21 2016-01-06 深圳市华星光电技术有限公司 A kind of luminescent device, display floater and manufacture method thereof
KR102465382B1 (en) * 2015-08-31 2022-11-10 삼성디스플레이 주식회사 Diplay apparatus and manufacturing method for the same
KR102402999B1 (en) * 2015-08-31 2022-05-30 삼성디스플레이 주식회사 Display apparatus and method of manufacturing the same
US10304813B2 (en) * 2015-11-05 2019-05-28 Innolux Corporation Display device having a plurality of bank structures
KR101797018B1 (en) * 2015-11-30 2017-11-13 엘지디스플레이 주식회사 Organic light emitting display device and head mounted display including the same
KR102550698B1 (en) * 2016-04-11 2023-07-06 삼성디스플레이 주식회사 Display apparatus and light apparatus
KR102610028B1 (en) * 2016-04-12 2023-12-06 삼성디스플레이 주식회사 Display device
KR102620661B1 (en) * 2017-02-24 2024-01-04 삼성전자주식회사 Light emitting diode apparatus and manufacturing method thereof
CN110800117A (en) * 2017-07-03 2020-02-14 夏普株式会社 Light source device and light emitting device
KR102422091B1 (en) * 2017-12-07 2022-07-18 엘지디스플레이 주식회사 Light emitting device and display device using the same
KR102603411B1 (en) * 2017-12-18 2023-11-16 엘지디스플레이 주식회사 Micro led display device
KR102448843B1 (en) * 2017-12-29 2022-09-28 엘지디스플레이 주식회사 Organic electroluminescence display device and method of fabricating thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100047564A (en) * 2008-10-29 2010-05-10 삼성전자주식회사 Liquid crystal display and method for manufacturing the same
KR20140141372A (en) * 2013-05-31 2014-12-10 삼성디스플레이 주식회사 White organic light emitting display device
US20170287887A1 (en) * 2016-04-01 2017-10-05 Seoul Semiconductor Co., Ltd. Display apparatus and manufacturing method thereof
KR20180066936A (en) * 2016-12-09 2018-06-20 삼성디스플레이 주식회사 Photo-Luminescent Display Device
KR20180072909A (en) * 2016-12-21 2018-07-02 삼성디스플레이 주식회사 Light emitting device and display device having the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3848969A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220157904A1 (en) * 2020-11-16 2022-05-19 Samsung Display Co., Ltd. Display device
US20220157917A1 (en) * 2020-11-17 2022-05-19 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
EP3848969A1 (en) 2021-07-14
KR20200027136A (en) 2020-03-12
CN112640114A (en) 2021-04-09
KR102652645B1 (en) 2024-04-02
US20210217739A1 (en) 2021-07-15
EP3848969A4 (en) 2022-06-01

Similar Documents

Publication Publication Date Title
WO2020050467A1 (en) Light-emitting device and display device including same
WO2020230989A1 (en) Display device and manufacturing method thereof
KR102559514B1 (en) Display device
WO2020105809A1 (en) Pixel, display device comprising same, and manufacturing method thereof
WO2020149475A1 (en) Light-emitting device and display device comprising same
WO2020122337A1 (en) Display device and method for manufacturing same
WO2020141650A1 (en) Display device
KR20200110505A (en) Display apparatus
WO2020027401A1 (en) Light-emitting device and display device comprising same
WO2022097785A1 (en) Light-emitting diode and display device comprising same
WO2022075534A1 (en) Display panel and manufacturing method therefor
WO2024111971A1 (en) Display device and tiling display device
WO2022149633A1 (en) Self-assembly device and self-assembly method
WO2020256256A1 (en) Display device and manufacturing method therefor
WO2021054663A1 (en) Display apparatus
WO2021251556A1 (en) Display device
WO2022149663A1 (en) Display device
WO2022119018A1 (en) Display device
WO2023003049A1 (en) Display device
WO2021201340A1 (en) Display panel and manufacturing method therefor
WO2020235838A1 (en) Color converting substrate and display device including same
WO2022097787A1 (en) Inkjet head device
WO2021261933A1 (en) Display device
WO2016080817A1 (en) Organic light-emitting device
KR20220060021A (en) Display apparatus

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19858503

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019858503

Country of ref document: EP

Effective date: 20210406