WO2020049909A1 - エネルギー移動回路、及び蓄電システム - Google Patents

エネルギー移動回路、及び蓄電システム Download PDF

Info

Publication number
WO2020049909A1
WO2020049909A1 PCT/JP2019/030197 JP2019030197W WO2020049909A1 WO 2020049909 A1 WO2020049909 A1 WO 2020049909A1 JP 2019030197 W JP2019030197 W JP 2019030197W WO 2020049909 A1 WO2020049909 A1 WO 2020049909A1
Authority
WO
WIPO (PCT)
Prior art keywords
switch
cell
clamp
inductor
wiring
Prior art date
Application number
PCT/JP2019/030197
Other languages
English (en)
French (fr)
Inventor
倉貫　正明
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to JP2020541064A priority Critical patent/JPWO2020049909A1/ja
Priority to US17/266,166 priority patent/US11894702B2/en
Priority to CN201980053283.7A priority patent/CN112566814A/zh
Publication of WO2020049909A1 publication Critical patent/WO2020049909A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014—Circuits for equalisation of charge between batteries
    • H02J7/0019—Circuits for equalisation of charge between batteries using switched or multiplexed charge circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L58/00—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles
    • B60L58/10—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles for monitoring or controlling batteries
    • B60L58/18—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles for monitoring or controlling batteries of two or more battery modules
    • B60L58/22—Balancing the charge of battery modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44—Methods for charging or discharging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries

Definitions

  • the present invention relates to an energy transfer circuit for transferring energy between a plurality of cells and modules connected in series, and a power storage system.
  • secondary batteries such as lithium ion batteries and nickel hydrogen batteries have been used for various purposes.
  • on-vehicle including electric bicycle
  • EV Electric Vehicle
  • HEV Hybrid Electric Vehicle
  • PHV Plug-in Hybrid Vehicle
  • peak shift and backup. It is used for power storage applications
  • FR Frequency Regulation
  • Equalization processing includes a passive method and an active method.
  • a discharge resistor is connected to each of a plurality of cells connected in series, and the other cells are discharged so that the voltage of the other cell is adjusted to the voltage of the cell with the lowest voltage.
  • the active method is a method in which energy is transferred between a plurality of cells connected in series to make the capacity between the plurality of cells uniform. The active method has a smaller power loss and can suppress the amount of heat generation, but at present, a passive method having a simple circuit configuration and a low cost is mainly used.
  • an active equalization circuit there is a configuration in which an inductor is connected between a midpoint of two cells and a midpoint of two switches connected in parallel to the two cells (for example, see Patent Document 1). ).
  • the above circuit configuration is a circuit for performing energy transfer between two adjacent cells.
  • the configuration becomes complicated. It is necessary to provide a cell selection circuit that can arbitrarily select one of a plurality of cells, or to arrange a plurality of the above circuit configurations in series and transfer energy in a bucket brigade.
  • the number of wirings and switches for configuring the cell selection circuit increases.
  • the number of inductors increases according to the number of series cells.
  • the present invention has been made in view of such a situation, and an object of the present invention is to provide a technology for realizing an energy transfer circuit using an inductor with a small number of elements.
  • an energy transfer circuit is provided between an inductor, n (n is an integer of 2 or more) cells connected in series, and the n inductors.
  • a cell selection circuit capable of conducting both ends of any one of the cells, both ends of the inductor, and a closed loop including the inductor in a state where the cell selection circuit does not select any cell;
  • a control unit for controlling the cell selection circuit and the clamp switch.
  • the control unit controls the cell selection circuit to make both ends of the cell to be discharged among the n cells and both ends of the inductor conduct for a predetermined time, and controls the cell selection circuit to make the n Cells and the inductor are electrically cut off, the clamp switch is turned on, the clamp switch is turned off, and the cell selection circuit is controlled to control charging of the n cells. Of the inductor and both ends of the inductor for a predetermined time.
  • An energy transfer circuit is provided between an inductor, n cells (n is an integer of 2 or more) connected in series, and the inductor, and both ends of any one of the n cells.
  • a cell selection circuit capable of conducting both ends of the inductor, and a full bridge connection for forming a closed loop including the inductor in a state where the cell selection circuit has not selected any cells.
  • the semiconductor device includes four clamp switches, and a control unit that controls the cell selection circuit and the four clamp switches.
  • the cell selection circuit includes a first wiring connected to one end of the inductor, a second wiring connected to the other end of the inductor, and a node (n + 1) of the n cells connected in series.
  • a plurality of first wiring-side switches respectively connected between an odd-numbered node and the first wiring; and an even-numbered node and the second wiring among the nodes (n + 1) of the n cells connected in series.
  • at least one second wiring side switch respectively connected between the first and second wiring lines.
  • the inductor is connected in parallel between a first wiring and the second wiring, and the inductor includes a node between the first clamp switch and the second clamp switch, and a node between the third clamp switch and the fourth clamp switch.
  • an energy transfer circuit for transferring energy between a plurality of cells or between a plurality of modules using an inductor can be realized with a small number of elements.
  • FIGS. 2A to 2H are diagrams for explaining an operation sequence example of the equalization processing of the power storage system according to the embodiment of the present invention.
  • FIGS. 3A to 3C are diagrams illustrating a specific example of the equalization processing of the power storage system according to the embodiment of the present invention.
  • FIGS. 4A to 4C are diagrams for explaining an equalizing circuit according to a comparative example.
  • FIGS. 5A and 5B are diagrams for explaining an example of a circuit configuration in which the equalizing circuit shown in FIG. 4A is extended when three or more cells connected in series are used. It is.
  • FIGS. 6A and 6B are diagrams for explaining an operation sequence when energy is transferred from the first cell to the third cell in the equalizing circuit shown in FIG. 5B.
  • FIG. 6 is a graph showing the number of switches used in the equalizing circuit according to the example of the present invention and the equalizing circuit according to the comparative example.
  • FIG. 11 is a diagram illustrating a configuration of a power storage system according to a modification of the present invention.
  • FIG. 9 is a diagram illustrating a configuration of a power storage system according to another embodiment of the present invention.
  • FIGS. 10A to 10H are circuit diagrams for explaining an example of a basic operation sequence of equalization processing of the power storage system according to the embodiment of the present invention.
  • FIGS. 11A and 11B are diagrams illustrating an example of a circuit configuration when the first switch is configured by two N-channel MOSFETs.
  • FIGS. 12A and 12B are diagrams comparing the configuration of the power storage system according to the comparative example with the configuration of the power storage system according to the embodiment shown in FIG.
  • FIGS. 13A to 13C are circuit diagrams illustrating a sequence of energy transfer from the first cell to the third cell in the power storage system according to the comparative example.
  • FIGS. 14A to 14D are circuit diagrams for describing a sequence of energy transfer from the first cell to the second cell / third cell in the power storage system according to the embodiment shown in FIG.
  • FIG. 10 is a graph showing the number of switching elements used in the equalizing circuit according to the example shown in FIG.
  • FIG. 13 is a diagram illustrating a configuration of a modified example of the power storage system illustrated in FIG.
  • FIG. 11 is a diagram illustrating a configuration of a power storage system according to another modification of the present invention.
  • FIG. 1 is a diagram showing a configuration of a power storage system 1 according to an embodiment of the present invention.
  • the power storage system 1 includes an equalization circuit 10 and a power storage unit 20.
  • Power storage unit 20 includes n (n is an integer of 2 or more) cells connected in series.
  • FIG. 1 illustrates an example in which four cells C1 to C4 are connected in series. Note that the number of cells connected in series varies according to the voltage specifications required for power storage system 1.
  • Each cell can be a chargeable / dischargeable power storage element such as a lithium ion battery cell, a nickel hydrogen battery cell, a lead battery cell, an electric double layer capacitor cell, and a lithium ion capacitor cell.
  • a lithium ion battery cell nominal voltage: 3.6 to 3.7 V
  • the equalization circuit 10 includes a voltage detection unit 14, a cell selection circuit 11, an energy holding circuit 12, and a control unit 13.
  • the voltage detector 14 detects each voltage of n (4 in FIG. 1) cells connected in series. Specifically, the voltage detection unit 14 is connected to each node of n cells connected in series by (n + 1) voltage lines, and detects a voltage between two adjacent voltage lines, respectively. , And detect the voltage of each cell.
  • the voltage detection unit 14 can be configured by, for example, a general-purpose analog front-end IC or an ASIC (Application Specific Integrated Circuit). The voltage detector 14 converts the detected voltage of each cell into a digital value and outputs the digital value to the controller 13.
  • the cell selection circuit 11 is provided between the n cells connected in series and the inductor L1 included in the energy holding circuit 12, and includes both ends of the cell selected from the n cells and the inductor L1. This is a circuit that can conduct both ends.
  • the cell selection circuit 11 includes a first wiring W1 connected to the first end of the inductor L1, a second wiring W2 connected to the second end of the inductor L1, (n + 1) first wiring side switches, and (n + 1) ) Second wiring-side switches.
  • the (n + 1) first wiring side switches are respectively connected between each node of the n cells connected in series and the first wiring W1.
  • the (n + 1) second wiring side switches are respectively connected between the respective nodes of the n cells connected in series and the second wiring W2.
  • the first switch S1, the third switch S3, the fifth switch S5, the seventh switch S7, and the ninth switch S9 are first wiring side switches
  • the second switch S2, the fourth switch S4, and the sixth switch S6, the eighth switch S8, and the tenth switch S10 are second wiring side switches.
  • the energy holding circuit 12 includes an inductor L1 and a clamp switch Sc.
  • the clamp switch Sc is a switch for conducting both ends of the inductor L1 in the energy holding circuit 12.
  • the energy holding circuit 12 can form a closed loop including the inductor L1 in a state where no cell is selected by the cell selection circuit 11. That is, when the clamp switch Sc is controlled to be turned on, a closed loop including the inductor L1 and the clamp switch Sc is formed.
  • a semiconductor switch for example, a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) or an IGBT (Insulated Gate Bipolar Transistor)
  • MOSFET Metal-Oxide-Semiconductor Field-Effect Transistor
  • IGBT Insulated Gate Bipolar Transistor
  • the control unit 13 performs equalization processing among the n cells connected in series based on the voltages of the n cells detected by the voltage detection unit 14. Further, the control unit 13 determines the abnormal voltage of the cell from the voltage value detected by the voltage detecting unit 14, and stops the execution of the equalizing process when the abnormal voltage of the cell is determined during the execution of the equalizing process. To protect the cell from overvoltage or low voltage below a predetermined value.
  • the control unit 13 can be composed of, for example, a microcomputer. Note that the control unit 13 and the voltage detection unit 14 may be integrated into one chip.
  • the control unit 13 executes equalization processing between n cells connected in series by the active cell balance method.
  • energy is transferred from one cell (cell to be discharged) to another cell (cell to be charged) between n cells connected in series.
  • the control unit 13 controls the cell selection circuit 11 to make both ends of the cell to be discharged out of the n cells and both ends of the inductor L1 conductive for a predetermined time. In this state, a current flows from the discharge target cell to the inductor L1, and energy is accumulated in the inductor L1.
  • control unit 13 controls the cell selection circuit 11 to electrically cut off the n cells and the inductor L1, and turns on the clamp switch Sc. In this state, a circulating current flows through the closed loop, and the inductor current is actively clamped in the energy holding circuit 12.
  • control unit 13 turns off the clamp switch Sc, and controls the cell selection circuit 11 to make both ends of the cell to be charged out of the n cells and both ends of the inductor L1 conductive for a predetermined time.
  • the inductor current actively clamped in the energy holding circuit 12 flows to the cell to be charged.
  • energy transfer from one cell to another cell is completed.
  • FIGS. 2A to 2H are diagrams for explaining an operation sequence example of the equalization processing of the power storage system 1 according to the embodiment of the present invention.
  • the number of series cells is set to 2 for simplification of the description.
  • the control unit 13 controls the first switch S1 and the fourth switch S4 to be in the on state, and the second switch S2, the third switch S3, the fifth switch S5, and the sixth switch S5.
  • the switch S6 and the clamp switch Sc are controlled to be turned off.
  • a current flows from the first cell C1 to the inductor L1, and energy discharged from the first cell C1 is stored in the inductor L1.
  • the control unit 13 controls the clamp switch Sc to the on state, and the first switch S1, the second switch S2, the third switch S3, the fourth switch S4, and the fifth switch. S5 and the sixth switch S6 are turned off.
  • the energy stored in the inductor L1 flows in the closed loop as the inductor current, and is actively clamped.
  • control unit 13 controls the fourth switch S4 and the fifth switch S5 to be in the on state, and controls the first switch S1, the second switch S2, the third switch S3, and the sixth switch S5.
  • the switch S6 and the clamp switch Sc are controlled to be turned off.
  • the inductor current actively clamped in the closed loop flows through the second cell C2, and the second cell C2 is charged.
  • the control unit 13 controls the first switch S1, the second switch S2, the third switch S3, the fourth switch S4, the fifth switch S5, the sixth switch S6, and the clamp switch Sc. Is turned off.
  • This state is a state where the energy transfer from the first cell C1 to the second cell C2 has been completed.
  • the control unit 13 controls the third switch S3 and the sixth switch S6 to be in the ON state, and controls the first switch S1, the second switch S2, the fourth switch S4, and the fifth switch S4.
  • the switch S5 and the clamp switch Sc are controlled to be turned off.
  • a current flows from the second cell C2 to the inductor L1, and energy discharged from the first cell C1 is stored in the inductor L1.
  • the control unit 13 controls the clamp switch Sc to be in the ON state, and the first switch S1, the second switch S2, the third switch S3, the fourth switch S4, and the fifth switch S5 and the sixth switch S6 are turned off.
  • the energy stored in the inductor L1 flows in the closed loop as the inductor current, and is actively clamped.
  • the control unit 13 controls the second switch S2 and the third switch S3 to be in the ON state, and the first switch S1, the fourth switch S4, the fifth switch S5, and the sixth switch S5.
  • the switch S6 and the clamp switch Sc are controlled to be turned off.
  • the inductor current actively clamped in the closed loop flows through the first cell C1, and the first cell C1 is charged.
  • the control unit 13 includes the first switch S1, the second switch S2, the third switch S3, the fourth switch S4, the fifth switch S5, the sixth switch S6, and the clamp switch Sc. Is turned off. In this state, the energy transfer from the second cell C2 to the first cell C1 is completed.
  • FIGS. 3A to 3C are diagrams illustrating a specific example of the equalization processing of the power storage system 1 according to the embodiment of the present invention.
  • FIG. 3A is a diagram schematically showing the voltage states of the first cell C1 to the fourth cell C4 before the start of the equalization processing.
  • the control unit 13 calculates an average value of the voltages of the first cell C1 to the fourth cell C4 detected by the voltage detection unit 14, and sets the calculated average value as an equalization target voltage (hereinafter, simply referred to as a target voltage). I do.
  • the control unit 13 transfers energy from a cell higher than the target voltage to a cell lower than the target voltage. For example, among the cells having a voltage higher than the target voltage, the cell having the highest voltage (first cell C1 in FIG. 3A), and the cell having the lowest voltage among the cells having a voltage lower than the target voltage (first cell C1 in FIG. 3A). The energy is transferred to the four cells C4).
  • the control unit 13 performs energy transfer in a range where the voltage of the source cell (cell to be discharged) is equal to or higher than the target voltage and in a range where the voltage of the destination cell (cell to be charged) is equal to or lower than the target voltage. Determine the amount.
  • the control unit 13 determines the discharge time of the transfer source cell and the charge time of the transfer destination cell based on the determined energy transfer amount and the discharge current and the charge current based on the design. Since the amount of energy consumed while being actively clamped by the energy holding circuit 12 is negligible, the discharge time of the source cell and the charge time of the destination cell are substantially the same.
  • FIG. 3B shows a state in which the energy transfer from the first cell C1 as the source cell to the fourth cell C4 as the destination cell is completed.
  • the control unit 13 executes the above-described processing again. Specifically, the cell having the highest voltage (third cell C3 in FIG. 3B) among the cells having a voltage higher than the target voltage, and the cell having the lowest voltage among the cells having a voltage lower than the target voltage (FIG. 3B) In (2), energy is transferred to the second cell C2).
  • FIG. 3 (c) shows a state in which energy transfer from the third cell C3, which is the source cell, to the second cell C2, which is the destination cell, is completed.
  • the equalization processing of the first cell C1 to the fourth cell C4 connected in series is completed.
  • FIGS. 4A to 4C are diagrams for explaining an equalizing circuit according to a comparative example.
  • the equalizing circuit according to the comparative example includes two cells C1, C2, an inductor L1, and two switches S51, S52 connected in series.
  • the first end of the inductor L1 is connected to the midpoint between the two cells C1 and C2, and the second end of the inductor L1 is connected to the midpoint between the two switches S51 and S52 (the first ends of the two switches S51 and S52 are connected to each other). Connected node).
  • the switch S51 is controlled to be on, and the switch S52 is controlled to be off.
  • a current flows from the first cell C1 to the inductor L1, and energy discharged from the first cell C1 is stored in the inductor L1.
  • the switch S51 is controlled to be turned off, and the switch S52 is controlled to be turned on.
  • current flows from the inductor L1 to the second cell C2, and the second cell C2 is charged.
  • FIGS. 5A and 5B are diagrams for explaining an example of a circuit configuration in which the equalizing circuit shown in FIG. 4A is extended when three or more cells connected in series are used. It is. FIGS. 5A and 5B show circuit configuration examples when four cells C1 to C4 are used. When three or more cells connected in series are used, each node of the plurality of cells is connected to the second end of the switch S51, the first end of the inductor L1, and the second end of the switch S52, respectively. Three wirings W1-W3 are required.
  • the potential of the first wiring W1 connected to the second end of the switch S51 is the highest, and the potential of the second wiring W2 connected to the first end of the inductor L1 is the next highest.
  • the third wiring W3 connected to the second end of the switch S52 has the lowest potential.
  • a switch connected between an upper node of the cell and the second wiring W2 and a switch connected between a lower node of the cell and the third wiring W3 are turned on. I do. Thereby, a charging path from the inductor L1 to the cell is formed.
  • FIG. 5B shows a circuit configuration in which six switches S53, S54, S56, S64, S66, and S67 are removed from the circuit configuration of FIG. 5A.
  • FIGS. 6A and 6B are diagrams for explaining an operation sequence when energy is transferred from the first cell C1 to the third cell C3 in the equalizing circuit shown in FIG. 5B.
  • the switches S55, S57, and S51 are controlled to be on, and the other switches S58, S59, S60, S61, S62, S63, S65, and S52 are controlled to be off.
  • a current flows from the first cell C1 to the inductor L1, and energy discharged from the first cell C1 is stored in the inductor L1.
  • the switches S60, S62, and S52 are controlled to be on, and the other switches S55, S57, S58, S59, S61, S63, S65, and S51 are controlled to be off. .
  • a current flows from the inductor L1 to the third cell C3, and the third cell C3 is charged.
  • an inductor is provided between a discharge period for discharging from a source cell and a charging period for charging a destination cell.
  • An active clamp period for actively clamping a current is provided. During this active clamp period, all the switches included in the cell selection circuit 11 are controlled to be in an off state, and the inductor L1 is separated from the plurality of cells C1-C4 connected in series.
  • the switch by providing an active clamp period in which all the switches included in the cell selection circuit 11 are controlled to be in an off state, when the switch is made from the discharge period to the charge period, the switch causes breakdown voltage breakdown. Can be prevented, and a short circuit of the cell can be prevented.
  • FIG. 7 is a graph showing the number of switches used in the equalizing circuit according to the embodiment of the present invention and the equalizing circuit according to the comparative example in a graph.
  • the horizontal axis indicates the number of series cells, and the vertical axis indicates the number of switches.
  • the number of switches is two as shown in FIGS. 4A to 4C. If the number of series cells is three or more, the number of switches is defined as 3 (n + 1) -6 + 2 as shown in FIG.
  • -6 is the number of switches S53, S54, S56, S64, S66, and S67 that can be reduced due to the specificity of the circuit
  • +2 is the number of switches S51 and S52 connected to the second end of the inductor L1.
  • the number of switches is defined as 2 (n + 1) +1.
  • +1 is the number of clamp switches Sc.
  • the number of series of cells when the number of series of cells is 3 or less, the number of switches is smaller in the comparative example, the number of series is 4 and the number of both switches is equal. Has a smaller number of switches. For example, when the number of cells in series is 16, 45 switches are required in the comparative example, but 34 switches are sufficient in the embodiment. Thus, in the embodiment, as the number of series increases, the effect of reducing the number of switches increases.
  • an active equalizing circuit using an inductor can be realized with a small number of elements.
  • the number of series cells has been increasing. Therefore, there is a tendency that the effect of reducing the number of switches by employing the equalizing circuit according to the present embodiment is increased. Since there is no need to change the constant of the inductor L1 between this embodiment and the comparative example, it is not necessary to increase the size of the inductor L1 or the size of the switch by employing this embodiment.
  • an active clamp period for actively clamping the inductor current is provided between a discharge period for discharging from one cell and a charging period for charging another cell.
  • FIG. 8 is a diagram showing a configuration of a power storage system 1 according to a modification of the present invention.
  • the clamp switch in the energy holding circuit 12 has a full bridge configuration.
  • the first clamp switch Sc1 and the second clamp switch Sc2 are connected in series between the first wiring W1 and the second wiring W2.
  • a third clamp switch Sc3 and a fourth clamp switch Sc4 are connected in series between the first wiring W1 and the second wiring W2 in parallel with the first clamp switch Sc1 and the second clamp switch Sc2.
  • a first end of the inductor L1 is connected to a midpoint between the first clamp switch Sc1 and the second clamp switch Sc2, and a second end of the inductor L1 is connected to a midpoint between the third clamp switch Sc3 and the fourth clamp switch Sc4. Is done.
  • the direction of the discharge current or the charge current can be arbitrarily selected.
  • the first switch S1 to the tenth switch S10 are configured as bidirectional switches, the direction of the discharge current or the charge current can be arbitrarily selected.
  • FIG. 9 is a diagram showing a configuration of a power storage system 1 according to another embodiment of the present invention.
  • components common to or corresponding to the power storage system 1 illustrated in FIGS. 1 and 8 are denoted by the same reference numerals.
  • the cell selection circuit 11 includes a first wiring W1 connected to a first end of the inductor L1, a second wiring W2 connected to a second end of the inductor L1, a plurality of first wiring side switches, and at least one first wiring. It has a two-wire switch.
  • the plurality of first wiring-side switches are respectively connected between the odd-numbered nodes and the first wiring W1 among the nodes (n + 1) of the n cells connected in series.
  • At least one second wiring-side switch is connected between an even-numbered node and the second wiring W2 among the nodes (n + 1) of the n cells connected in series.
  • the cell selection circuit 11 has three first wiring side switches and two second wiring side switches.
  • the first switch S1, the fifth switch S5, and the ninth switch S9 are first wiring side switches
  • the fourth switch S4 and the eighth switch S8 are second wiring side switches.
  • the energy holding circuit 12 includes an inductor L1, a first clamp switch Sc1, a second clamp switch Sc2, a third clamp switch Sc3, and a fourth clamp switch Sc4.
  • the first clamp switch Sc1, the second clamp switch Sc2, the third clamp switch Sc3, and the fourth clamp switch Sc4 constitute a full bridge circuit.
  • the first arm in which the first clamp switch Sc1 and the second clamp switch Sc2 are connected in series, and the second arm in which the third clamp switch Sc3 and the fourth clamp switch Sc4 are connected in series It is connected in parallel between the first wiring W1 and the second wiring W2.
  • the inductor L1 is connected between a node between the first clamp switch Sc1 and the second clamp switch Sc2 and a node between the third clamp switch Sc3 and the fourth clamp switch Sc4.
  • the first clamp switch Sc1 to the fourth clamp switch Sc4 can conduct both ends of the inductor L1 in the energy holding circuit 12. Specifically, in a state where no cell is selected by the cell selection circuit 11, the first clamp switch Sc1 and the third clamp switch Sc3 are turned on, and the second clamp switch Sc2 and the fourth clamp switch Sc4 are turned off. Alternatively, by controlling the first clamp switch Sc1 and the third clamp switch Sc3 to be in an off state and the second clamp switch Sc2 and the fourth clamp switch Sc4 to be in an on state, a closed loop including the inductor L1 is formed in the energy holding circuit 12. Can be formed.
  • the first to fourth clamp switches Sc1 to Sc4 can switch the direction of the current flowing through the inductor L1. Specifically, with the cell selection circuit 11 selecting one of the cells, the first clamp switch Sc1 and the fourth clamp switch Sc4 are turned on, and the second clamp switch Sc2 and the third clamp switch Sc3 are turned off. The direction of the current flowing through the inductor L1 is switched depending on whether the current is flowing through the inductor L1 by controlling the first clamp switch Sc1 and the fourth clamp switch Sc4 to the off state and the second clamp switch Sc2 and the third clamp switch Sc3 to the on state. be able to.
  • the control unit 13 performs equalization processing among the n cells connected in series based on the voltages of the n cells detected by the voltage detection unit 14. Further, the control unit 13 determines the abnormal voltage of the cell from the voltage value detected by the voltage detecting unit 14, and stops the execution of the equalizing process when the abnormal voltage of the cell is determined during the execution of the equalizing process. To protect the cell from overvoltage or low voltage below a predetermined value.
  • the control unit 13 can be composed of, for example, a microcomputer. Note that the control unit 13 and the voltage detection unit 14 may be integrated into one chip.
  • control unit 13 executes equalization processing between n cells connected in series by the active cell balance method.
  • energy is transferred from one cell (cell to be discharged) to another cell (cell to be charged) between n cells connected in series. Equalize the capacity of one cell with another cell. By repeating this energy transfer, the capacity between the n cells connected in series is equalized.
  • the control unit 13 controls the first clamp switch Sc1 and the fourth clamp switch Sc4 to an on state and the second clamp switch Sc2 and the third clamp switch Sc3 to an off state, or controls the first clamp switch Sc1 and the fourth clamp switch.
  • Sc4 is turned off, the second clamp switch Sc2 and the third clamp switch Sc3 are turned on, and the cell selection circuit 11 is controlled to control both ends of the n-cell to be discharged and the inductor L1. Both ends are made conductive for a predetermined time. In this state, a current flows from the discharge target cell to the inductor L1, and energy is accumulated in the inductor L1.
  • the control unit 13 controls the cell selection circuit 11 to electrically cut off the n cells and the inductor L1, and turns on the first clamp switch Sc1 and the third clamp switch Sc3 and the second clamp switch Sc2. And the fourth clamp switch Sc4 is turned off, the first clamp switch Sc1 and the third clamp switch Sc3 are turned off, and the second clamp switch Sc2 and the fourth clamp switch Sc4 are turned on. In this state, a circulating current flows through the closed loop, and the inductor current is actively clamped in the energy holding circuit 12.
  • the control unit 13 controls the first clamp switch Sc1 and the fourth clamp switch Sc4 to be in an on state and the second clamp switch Sc2 and the third clamp switch Sc3 to be in an off state, or the first clamp switch Sc1 and the fourth clamp switch.
  • the switch Sc4 is turned off, the second clamp switch Sc2 and the third clamp switch Sc3 are turned on, and the cell selection circuit 11 is controlled to control both ends of the cell to be charged among the n cells and the inductor L1. Are made conductive for a predetermined time. In this state, the inductor current actively clamped in the energy holding circuit 12 flows to the cell to be charged. Thus, energy transfer from one cell to another cell is completed.
  • FIGS. 10A to 10H are circuit diagrams for explaining an example of a basic operation sequence of equalization processing of the power storage system 1 according to the embodiment shown in FIG.
  • the number of series cells is set to 2 for simplification of the description.
  • the control unit 13 controls the first switch S1, the first clamp switch Sc1, the fourth clamp switch Sc4, and the fourth switch S4 to be on, and the fifth switch S5, The second clamp switch Sc2 and the third clamp switch Sc3 are turned off.
  • a current flows from the first cell C1 to the inductor L1, and energy discharged from the first cell C1 is stored in the inductor L1.
  • the control unit 13 controls the second clamp switch Sc2 and the fourth clamp switch Sc4 to the on state, and the first switch S1, the fourth switch S4, the fifth switch S5, The first and third clamp switches Sc1 and Sc3 are turned off.
  • the energy stored in the inductor L1 flows in the closed loop as the inductor current, and is actively clamped.
  • the control unit 13 controls the fourth clamp switch Sc4, the fourth switch S4, the fifth switch S5, and the first clamp switch Sc1 to the on state, and sets the first switch S1, The second clamp switch Sc2 and the third clamp switch Sc3 are turned off.
  • the inductor current actively clamped in the closed loop flows through the second cell C2, and the second cell C2 is charged.
  • This state is a state where the energy transfer from the first cell C1 to the second cell C2 has been completed.
  • the control unit 13 controls the fourth switch S4, the second clamp switch Sc2, the third clamp switch Sc3, and the fifth switch S5 to an on state, and the first switch S1, The first clamp switch Sc1 and the fourth clamp switch Sc4 are turned off.
  • a current flows from the second cell C2 to the inductor L1, and energy discharged from the second cell C2 is stored in the inductor L1.
  • the control unit 13 controls the first clamp switch Sc1 and the third clamp switch Sc3 to be in the ON state, and the first switch S1, the fourth switch S4, the fifth switch S5, The second clamp switch Sc2 and the third clamp switch Sc3 are turned off.
  • the energy stored in the inductor L1 flows in the closed loop as the inductor current, and is actively clamped.
  • the control unit 13 controls the third clamp switch Sc3, the first switch S1, the fourth switch S4, and the second clamp switch Sc2 to an on state, and the fifth switch S5, the first switch S5.
  • the clamp switch Sc1 and the fourth clamp switch Sc4 are controlled to be turned off.
  • the inductor current actively clamped in the closed loop flows through the first cell C1, and the first cell C1 is charged.
  • the control unit 13 controls the first switch S1, the fourth switch S4, the fifth switch S5, and the first to fourth clamp switches Sc1 to Sc4. .
  • the energy transfer from the second cell C2 to the first cell C1 is completed.
  • the control unit 13 performs energy transfer in a range where the voltage of the source cell (cell to be discharged) is equal to or higher than the target voltage and in a range where the voltage of the destination cell (cell to be charged) is equal to or lower than the target voltage. Determine the amount.
  • the control unit 13 determines the discharge time of the transfer source cell and the charge time of the transfer destination cell based on the determined energy transfer amount and the discharge current and the charge current based on the design. Since the amount of energy consumed while being actively clamped by the energy holding circuit 12 is negligible, the discharge time of the source cell and the charge time of the destination cell are substantially the same.
  • a plurality of switches included in the cell selection circuit 11 and four clamp switches included in the energy holding circuit 12 include a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) having a relatively high switching speed and a relatively low cost. Use is influential.
  • MOSFET Metal-Oxide-Semiconductor Field-Effect Transistor
  • a parasitic diode body diode
  • FIGS. 11A and 11B are diagrams illustrating an example of a circuit configuration when the first switch S1 is configured by two N-channel MOSFETs.
  • FIG. 11A shows an example in which source terminals of two N-channel MOSFETs are connected to each other to form a bidirectional switch. In this case, since the anodes of the two series body diodes D1a and D1b face each other, current is prevented from flowing between both ends of the bidirectional switch via the body diode.
  • FIG. 11B shows an example in which the drain terminals of two N-channel MOSFETs are connected to each other to form a bidirectional switch.
  • the cathodes of the two body diodes D1a and D1b in series face each other, so that a current is prevented from flowing between both ends of the bidirectional switch via the body diode.
  • a comparison between the configuration example of FIG. 11A and the configuration example of FIG. 11B shows that the configuration example of FIG. 11A is a power supply circuit (DC / DC converter) of two N-channel MOSFET gate drivers.
  • DC / DC converter power supply circuit
  • the configuration example of FIG. 11A the source potentials of the two N-channel MOSFETs are common, so that the power supply voltages of the two gate drivers can be shared. Therefore, a power supply circuit (DC / DC converter) for supplying a power supply voltage to the two gate drivers can be shared. Thereby, cost and circuit area can be reduced.
  • the configuration example of FIG. 11B since the source potentials of the two N-channel MOSFETs cannot be shared, it is necessary to separately provide a power supply circuit (DC / DC converter) for supplying a power supply voltage to the two gate drivers. is there.
  • FIGS. 12A and 12B are diagrams comparing the configuration of the power storage system 1 according to the comparative example with the configuration of the power storage system 1 according to the embodiment illustrated in FIG.
  • FIG. 12A illustrates a configuration of a power storage system 1 according to a comparative example.
  • the cell selection circuit 11 has (n + 1) first wiring side switches and (n + 1) second wiring side switches.
  • the (n + 1) first wiring side switches are respectively connected between each node of the n cells connected in series and the first wiring W1.
  • the (n + 1) second wiring side switches are respectively connected between the respective nodes of the n cells connected in series and the second wiring W2.
  • the cell selection circuit 11 has five first wiring side switches and five second wiring side switches.
  • the first switch S1, the third switch S3, the fifth switch S5, the seventh switch S7, and the ninth switch S9 are first wiring side switches
  • the sixth switch S6, the eighth switch S8, and the tenth switch S10 are second wiring side switches.
  • the energy holding circuit 12 includes an inductor L1 and a clamp switch Sc.
  • the clamp switch Sc is a switch for conducting both ends of the inductor L1 in the energy holding circuit 12.
  • the energy holding circuit 12 can form a closed loop including the inductor L1 in a state where no cell is selected by the cell selection circuit 11. That is, when the clamp switch Sc is controlled to be turned on, a closed loop including the inductor L1 and the clamp switch Sc is formed.
  • the bidirectional switch shown in the configuration example of FIG. 11A is used for the first switch S1 to the tenth switch S10 and the clamp switch Sc. Therefore, 20 switching elements are used in the cell selection circuit 11 and 2 switching elements are used in the energy holding circuit 12, and a total of 22 switching elements are used.
  • FIG. 12B illustrates a configuration of the power storage system 1 according to the embodiment.
  • the switch Sc3 and the fourth clamp switch Sc4 the bidirectional switches shown in the configuration example of FIG. 11A are used. Therefore, ten switching elements are used in the cell selection circuit 11 and eight switching elements are used in the energy holding circuit 12, so that a total of 18 switching elements are used.
  • FIGS. 13A to 13C are circuit diagrams for describing a sequence of energy transfer from the first cell C1 to the third cell C3 in the power storage system 1 according to the comparative example.
  • the control unit 13 turns on the 1.1th switching element S1a, the 1.2th switching element S1b, the 4.2th switching element S4b, and the 4.1th switching element S4a. State and the other switching elements are turned off.
  • the first state is a state in which the inductor L1 is excited by the energy discharged from the first cell C1.
  • the control unit 13 controls the first clamp switching element Sca and the second clamp switching element Scb to an on state, and controls the other switching elements to an off state.
  • the second state is a state in which a circulating current flows through the inductor L1 via the second clamp switching element Scb and the first clamp switching element Sca, and the current of the inductor L1 is actively clamped.
  • the control unit 13 turns on the 6.2nd switching element S6b, the 6.1th switching element S6a, the 7.1th switching element S7a, and the 7.2th switching element S7b. State and the other switching elements are turned off.
  • the third state is a state in which a current flows from the inductor L1 to the third cell C3, and the inductor L1 is demagnetized.
  • FIGS. 14A to 14D are circuit diagrams for explaining a sequence of energy transfer from the first cell C1 to the second cell C2 / third cell C3 in the power storage system 1 according to the embodiment.
  • the control unit 13 includes the 1.1 switching element S1a, the 1.2 switching element S1b, the 1.1 clamp switching element Sc1a, and the 1.2 clamp switching element Sc1b.
  • the 4.1th switching element Sc4a, the 4.2th clamping switching element Sc4b, the 4.2th switching element S4b, and the 4.1th switching element S4a are controlled to an on state, and the other switching elements are controlled to an off state. are doing.
  • the first state is a state in which the inductor L1 is excited by the energy discharged from the first cell C1.
  • the control unit 13 includes the 4.1 clamp switching element Sc4a, the 4.2 clamp switching element Sc4b, the 2.2 clamp switching element Sc2b, and the 2.1 clamp switching.
  • the element Sc2a is controlled to be turned on, and the other switching elements are controlled to be turned off.
  • a circulating current flows through the inductor L1 through the 4.1 clamp switching element Sc4a, the 4.2 clamp switching element Sc4b, the 2.2 clamp switching element Sc2b, and the 2.1 clamp switching element Sc2a. This is a state in which the current of the inductor L1 is actively clamped.
  • the control unit 13 includes the 4.1 clamp switching element Sc4a, the 4.2 clamp switching element Sc4b, the 4.2 switching element S4b, and the 4.1 switching element S4a.
  • the 5.1th switching element S5a, the 5.2th switching element S5b, the 1.1st clamping switching element Sc1a, and the 1.2th clamping switching element Sc1b are controlled to an on state, and the other switching elements are controlled to an off state. are doing.
  • the third state is a state in which a current flows from the inductor L1 to the second cell C2, and the inductor L1 is demagnetized.
  • the control unit 13 includes the 3.1 clamp switching element Sc3a, the 3.2 clamp switching element Sc3b, the 5.2 switching element S5b, and the 5.1 switching element S5a.
  • the 9.1st switching element S9a, the 9.2th switching element S9b, the 2.1 clamp switching element Sc2a, and the 2.2 clamp switching element Sc2b are controlled to be in an on state, and the other switching elements are controlled to be in an off state. are doing.
  • the fourth state is a state in which a current flows from the inductor L1 to the third cell C3, and the inductor L1 is demagnetized.
  • the control unit 13 makes a transition from the second state to the third state.
  • a transition is made from the second state to the fourth state.
  • a dead time is inserted during the transition from the excitation state of the inductor L1 to the active clamp state. Similarly, a dead time is inserted during the transition from the active clamp state to the demagnetization state.
  • the controller 13 first turns on the 2.2 clamp switching element Sc2b when transitioning from the excited state of the inductor L1 shown in FIG. 14A to the active clamp state shown in FIG. 14B. Next, the 1.1th switching element S1a, the 4.2th switching element S4b, and the 1.1st clamp switching element Sc1a are turned off. Finally, the 1.2th switching element S1b, the 4.1th switching element S4a, and the 1.2th clamp switching element Sc1b are turned off, and the 2.1st clamp switching element Sc2a is turned on.
  • the dead time is a time during which the above-described external short circuit or breakdown voltage does not occur, and is desirably set to a time as short as possible.
  • the control unit 13 When the control unit 13 makes a transition from the active clamp state shown in FIG. 14B to the demagnetized state shown in FIG. 14C, the control unit 13 first turns off the 2.1st clamp switching element Sc2a. Next, the 4.2th switching element S4b, the 5.1th switching element S5a, and the 1.1th clamp switching element Sc1a are turned on. Next, the 2.2 clamp switching element Sc2b is turned off. Finally, the 4.1th switching element S4a, the 5.2th switching element S5b, and the 1.2th clamp switching element Sc1b are turned on.
  • the 4.2th switching element S4b During the transition from the active clamp state shown in FIG. 14B to the demagnetized state shown in FIG. 14C, the 4.2th switching element S4b, the 5.1th switching element S5a, and the 1.1st clamp
  • the switching element Sc1a is turned on, and between the inductor L1 and the second cell C2, the 4.2th switching element S4b, the body diode D4a of the 4.1th switching element S4a, the 5.1th switching element S5a, the 5.2th switching element.
  • a state is created in which a path is formed in which the body diode D5b of the switching element S5b, the body diode Dc1b of the 1.1th clamp switching element Sc1a, and the body diode Dc1b of the 1.2th clamp switching element Sc1b are interposed.
  • the element S5b or the 1.2th clamp switching element Sc1b does not break down withstand voltage.
  • the 2.1 clamp switching element Sc2a, the 2.2 clamp switching element Sc2b, the 4.1 switching element S4a, the 4.2 switching element S4b, the 5.1 switching element S5a, and the 5.2 switching element Since S5b, the 1.1th clamp switching element Sc1a, and the 1.2th clamp switching element Sc1b are also prevented from being turned on at the same time, the second cell C2 is not short-circuited externally.
  • FIG. 15 is a graph showing the number of switching elements used in the equalizing circuit according to the present embodiment and the equalizing circuit according to the comparative example in a graph.
  • the horizontal axis indicates the number n of series cells, and the vertical axis indicates the number of switching elements.
  • the number of switching elements required in the comparative example is 4 (n + 1) +2, and the number of switching elements required in the present embodiment is 2 (n + 1) +8. Comparing the comparative example with the present example, it is understood that the effect of reducing the number of switching elements is greater in the present example as the number of series increases.
  • the direction of the current emitted from the inductor L1 can be switched by control. Therefore, the number of switching elements included in the cell selection circuit 11 can be halved.
  • the discharging and charging paths can be combined into one, the current path can be halved, and the number of switching elements inserted into the current path can be halved. it can. Further, the driving circuit for driving the gate of the switching element can be halved. Therefore, cost can be reduced and the circuit area can be reduced.
  • FIG. 16 is a diagram showing a configuration of a modification of the power storage system shown in FIG.
  • each of the first clamp switch Sc1 to the fourth clamp switch Sc4 is configured by one switching element, and body diodes Dc1 to Dc4 are formed in antiparallel to each other.
  • the odd nodes can be connected to the first wiring W1 via the eleventh switch S11 and are connected to the second wiring W2 via the twelfth switch S12. It is possible.
  • the even-numbered node can be connected to the first wiring W1 via the thirteenth switch S13, and is connected to the second wiring W2 via the fourteenth switch S14. It is possible.
  • the control unit 13 connects the high-voltage node to the first wiring W1 and connects the low-voltage node to the second wiring W2 among the nodes at both ends of the cell to be discharged or charged.
  • the switch S11, the twelfth switch S12, the thirteenth switch S13, and the fourteenth switch S14 are controlled.
  • the first switch S1, the fourth switch S4, the fifth switch S5, the eighth switch S8, the ninth switch S9, the eleventh switch S11, the twelfth switch S12, the thirteenth switch S13, and the fourteenth switch S14 are illustrated in FIG.
  • the bidirectional switch shown in the configuration example of a) is used. Therefore, ten switching elements are used in the cell selection circuit 11, eight switching elements are used in the polarity switching circuit, and four switching elements are used in the energy holding circuit 12, and a total of 22 switching elements are used. In general formula, it is 2 (n + 1) +12.
  • a semiconductor switching element having no parasitic diode such as an IGBT (Insulated Gate Bipolar Transistor)
  • IGBT Insulated Gate Bipolar Transistor
  • an external diode is connected in parallel to the semiconductor switching element instead of the parasitic diode.
  • Vf forward drop voltage
  • FIG. 17 is a diagram showing a configuration of a power storage system according to another embodiment of the present invention.
  • FIG. 17 illustrates an embodiment of a power storage system including an equalization circuit that equalizes a plurality of modules connected in series. 17, a plurality of modules each include a cell equalizing circuit and a power storage unit in which a plurality of cells are connected in series, similarly to the power storage system 1 illustrated in FIG.
  • the first module M1 includes a cell equalizing circuit 10A and a power storage unit 20A
  • the second module M2 includes a cell equalizing circuit 10B and a power storage unit 20B
  • the third module M3 includes a cell equalizing circuit 10C and a power storage unit.
  • 20C and the fourth module M4 includes a cell equalizing circuit 10D and a power storage unit 20D.
  • the module equalization circuit 10M includes a voltage detection unit 14M, a module selection circuit 11M, an energy holding circuit 12M, and a control unit 13M.
  • the control unit 13M executes an equalization process between m modules connected in series by the active module balance method.
  • energy is transferred from one module (a module to be discharged) to another module (a module to be charged) between m modules connected in series.
  • equalization processing between a plurality of cells connected in series in each module is performed.
  • the equalization processing between a plurality of cells connected in series in each module may be configured to be executed in multiplex with the equalization processing between a plurality of modules.
  • the module equalizing circuit 10M and the cell equalizing circuits 10A to 10D operate in cooperation with each other by communication.
  • the equalization processing between modules is preferably performed prior to the equalization processing between cells.
  • the inter-cell equalization processing is completed to complete the inter-module equalization processing. Can eliminate the voltage difference between the cells caused by executing the equalization processing.
  • the module selecting circuit 11M and the energy holding circuit 12M are configured by the same circuit as the cell equalizing circuit 1 shown in FIG.
  • the energy holding circuit 12M may have the same circuit configuration as the cell equalizing circuit 1 shown in FIG. 1 or FIG.
  • the equalizing circuit of the active cell balance type has been described.
  • the present invention is also applicable to energy transfer that does not aim at equalizing a plurality of cells / modules. For example, when the temperature between the two modules is significantly different, at least a part of the energy of the module with a higher temperature may be transferred to the module with a lower temperature in order to suppress storage deterioration.
  • the embodiment may be specified by the following items.
  • a cell selection circuit (11) capable of conducting both ends of the inductor (L1); A clamp switch (Sc) for forming a closed loop including the inductor (L1) when the cell selection circuit (11) has not selected any cell; A control unit (13) for controlling the cell selection circuit (11) and the clamp switch (Sc);
  • the control unit (13) includes: Controlling the cell selection circuit (11) to make both ends of a cell to be discharged among the n cells (C1-C4) and both ends of the inductor (L1) conduct for a predetermined time; Controlling the cell selection circuit (11) to electrically cut off the n cells (C1-C4) and the inductor (L1) and turn on the clamp switch (Sc); The clamp switch (Sc) is turned off, and the cell selection circuit (11) is controlled to control both ends of a cell to be charged among the n cells (C1-C4) and both ends of the inductor (L1).
  • An energy transfer circuit (10) characterized in that: According to this, the energy transfer circuit (10) that equalizes the capacitance between the cells (C1 to C4) using the inductor (L1) can be realized with a small number of elements.
  • the cell selection circuit (11) includes: A first wiring (W1) connected to one end of the inductor (L1); A second wiring (W2) connected to the other end of the inductor (L1); (N + 1) first wiring side switches (S1, S3, S5, S7) connected between the nodes of the n cells (C1-C4) connected in series and the first wiring (W1), respectively. , S9), (N + 1) second wiring side switches (S2, S4, S6, S8) connected between each node of the n cells (C1-C4) connected in series and the second wiring (W2), respectively. , S10), An energy transfer circuit (10) according to item 1, comprising: According to this, it is possible to realize the energy transfer circuit (10) for equalizing the active method using the inductor (L1) with a small number of switches.
  • a cell selection circuit (11) capable of conducting both ends of the inductor (L1); In a state where the cell selection circuit (11) has not selected any of the cells (C1-C4), four clamp switches (Sc1) connected in full bridge to form a closed loop including the inductor (L1).
  • the cell selection circuit (11) includes: A first wiring (W1) connected to one end of the inductor (L1); A second wiring (W2) connected to the other end of the inductor (L1); Among the nodes (n + 1) of the n cells (C1-C4) connected in series, a plurality of first wiring side switches (S1) connected between odd nodes and the first wiring (W1), respectively. , S5, S9), At least one second wiring side switch connected between an even-numbered node and the second wiring (W2) among the respective nodes (n + 1) of the n cells (C1-C4) connected in series.
  • the control unit (13) includes: The first wiring side switch (S1) and the second wiring side switch (S4) connected to the nodes on both sides of the discharge cell (C1) to be discharged among the n cells (C1-C4). An ON state, and a first state in which the first clamp switch (Sc1) and the fourth clamp switch (Sc4), or the second clamp switch (Sc2) and the third clamp switch (Sc3) are turned on.
  • the first wiring side switch (S1) and the second wiring side switch (S4) connected to the nodes on both sides of the discharge cell (C1) are turned off, and the second clamp switch (Sc2) and the fourth A second state in which the clamp switch (Sc4) or the first clamp switch (Sc1) and the third clamp switch (Sc3) are turned on;
  • the plurality of first wiring side switches are respectively composed of two switching elements (S1a, S1b / S5a, S5b /) having body diodes (D1a, D1b / D5a, D5b / D9a, D9b). S9a, S9b) are formed by being connected in series in opposite directions, In the at least one second wiring side switch (S4, S8), two switching elements (S4a, S4b / S8a, S8b) each having a body diode (D4a, D4b / D8a, D8b) are in opposite directions.
  • the energy transfer circuit (10) according to item 4 or 5, wherein the energy transfer circuit (10) is formed by being connected in series. According to this, the first wiring side switch (S1, S5, S9) and the second wiring side switch (S4, S8) can be switched safely.
  • the four clamp switches are respectively composed of two switching elements (Sc1a, Sc1b / Sc2a, Sc2b /) having body diodes (Dc1a, Dc1b / Dc2a, Dc2b / Dc3a, Dc3b / Dc4a, Dc4b). 7.
  • the energy transfer circuit (10) according to any one of items 4 to 6, characterized in that Sc3a, Sc3b / Sc4a, Sc4b) are formed by being connected in series in opposite directions. According to this, the clamp switches (Sc1-Sc4) can be switched safely.
  • the control unit (13) equalizes the n cells (C1-C4) based on the voltages of the n cells (C1-C4) detected by the voltage detection unit (14).
  • the energy transfer circuit (10) according to any one of items 4 to 7, which performs processing. According to this, an equalizing circuit using energy transfer can be realized.
  • the control unit (13) calculates a target voltage / n of the n cells (C1-C4) based on the voltages of the n cells (C1-C4) detected by the voltage detection unit (14).
  • Item 8 is characterized in that a target capacity is determined, a cell higher than the target voltage / target capacity is determined as a cell to be discharged, and a cell lower than the target voltage / target capacity is determined as a cell to be charged.
  • Energy transfer circuit (10) According to this, active cell balance by energy transfer between cells (C1 to C4) can be realized.
  • N is an integer of 2 or more cells (C1-C4) connected in series;
  • An energy transfer circuit (10) according to any one of items 4 to 9,
  • a power storage system (1) comprising: According to this, it is possible to construct the power storage system (1) in which the energy transfer circuit (10) between the plurality of cells (C1 to C4) using the inductor (L1) is realized with a small number of elements.
  • a module selection circuit (11) capable of conducting both ends of the inductor (L1); A clamp switch (Sc) for forming a closed loop including the inductor (L1) when the module selection circuit (11) has not selected any module; A control unit (13) for controlling the module selection circuit (11) and the clamp switch (Sc);
  • the control unit (13) includes: By controlling the module selection circuit (11), both ends of the module to be discharged among the n modules (C1-C4) and both ends of the inductor (L1) are conducted for a predetermined time, Controlling the module selection circuit (11) to electrically cut off the n modules (C1-C4) and the inductor (L1) and turn on the clamp switch (Sc); The clamp switch (Sc) is turned off, and the module selection circuit (11) is controlled to control both ends of a module to be charged among the n modules (C1-C4) and both ends of the inductor (L1).
  • An energy transfer circuit (10) characterized in that: According to this, the energy transfer circuit (10) for equalizing the capacitance between the plurality of modules (C1 to C4) using the inductor (L1) can be realized with a small number of elements.
  • a module selection circuit (11M) capable of conducting both ends of the inductor (L1M); In a state where the module selection circuit (11M) has not selected any module (M1-M4), four clamp switches (Sc1M) connected in full bridge to form a closed loop including the inductor (L1M) -Sc4M); A control unit (13) for controlling the module selection circuit (11M) and the four clamp switches (Sc1M-Sc4M);
  • the module selection circuit (11M) A first wiring (W1M) connected to one end of the inductor (L1M); A second wiring (W2M) connected to the other end of the inductor (L1M); Among a plurality of nodes (m + 1) of the m modules (M1-M4) connected in series, a plurality of first wiring switches (S1M) connected between odd nodes and the first wiring (W1M), respectively.
  • S4M, S8M and Among the four clamp switches (Sc1M-Sc4M), a first arm in which a first clamp switch (Sc1M) and a second clamp switch (Sc2M) are connected in series, a third clamp switch (Sc3M) and a fourth arm
  • a second arm to which a clamp switch (Sc4M) is connected in series is connected in parallel between the first wiring (W1M) and the second wiring (W2M);
  • the inductor (L1M) includes a node between the first clamp switch (Sc1M) and the second clamp switch (Sc2M), and a node between the third clamp switch (Sc3M) and the fourth clamp switch (Sc4M).
  • An energy transfer circuit (10M) connected between the two. According to this,
  • the control unit (13M) The first wiring side switch (S1M) and the second wiring side switch (S4M) connected to the nodes on both sides of the discharge module (M1) to be discharged among the m modules (M1-M4).
  • An ON state and a first state in which the first clamp switch (Sc1M) and the fourth clamp switch (Sc4M), or the second clamp switch (Sc2M) and the third clamp switch (Sc3M) are turned on.
  • the first wiring side switch (S1M) and the second wiring side switch (S4M) connected to the nodes on both sides of the discharge module (M1) are turned off, and the second clamp switch (Sc2M) and the fourth A clamp switch (Sc4M) or a second state in which the first clamp switch (Sc1M) and the third clamp switch (Sc3M) are turned on;
  • the plurality of first wiring-side switches each include two switching elements (S1a, S1b / S5a, S5b / S5b / D5b / D5a, D5b / D9a, D9b) having body diodes (D1a, D1b / D5a, D5b / D9a, D9b).
  • S9a, S9b are formed by being connected in series in opposite directions
  • two switching elements S4a, S4b / S8a, S8b
  • D4a, D4b / D8a, D8b body diode
  • the energy transfer circuit (10M) according to item 12 or 13, wherein the energy transfer circuit is formed by being connected in series. According to this, the first wiring side switch (S1M, S5M, S9M) and the second wiring side switch (S4M, S8M) can be switched safely.
  • the four clamp switches include two switching elements (Sc1a, Sc1b / Sc2a, Sc2b / Dc4b) each having a body diode (Dc1a, Dc1b / Dc2a, Dc2b / Dc3a, Dc3b / Dc4a, Dc4b).
  • the energy transfer circuit (10M) according to any one of items 12 to 14, wherein Sc3a, Sc3b / Sc4a, and Sc4b) are formed by being connected in series in opposite directions. According to this, the clamp switch (Sc1M-Sc4M) can be switched safely.
  • the energy transfer circuit (10M) according to any one of items 11 to 15, which performs processing. According to this, an equalizing circuit using energy transfer can be realized.
  • the control unit (13M) is configured to calculate a target voltage of the m modules (M1-M4) based on the voltages of the m modules (M1-M4) detected by the voltage detection unit (14M).
  • Item 16 is characterized in that a target capacity is determined, a module higher than the target voltage / target capacity is determined as a module to be discharged, and a module lower than the target voltage / target capacity is determined as a module to be charged.
  • Energy transfer circuit (10M) According to this, it is possible to realize active module balance by energy transfer between the modules (M1 to M4).
  • the m modules (M1-M4) are: A plurality of cells (C1-C4) connected in series; A cell voltage detector (14) for detecting a cell voltage of each of the plurality of cells (C1-C4); A cell equalization circuit (10A-10D) for equalizing a plurality of cell voltages in the same module (M1-M4) based on a cell voltage detected by the cell voltage detection section (14).
  • the cell equalization circuits (10A-10D) operate in cooperation with each other by communication with the control unit (13M), and after the equalization processing among the m modules (M1-M4) is performed, 17.
  • the energy transfer circuit (10M) according to item 16, wherein an equalization process is performed between the plurality of cells (C1 to C4). According to this, the active module balance by the energy transfer between the modules (M1-M4) and the active cell balance by the energy transfer between the cells (C1-C4) are used together to efficiently equalize all the cells. Can be realized.
  • M (m is an integer of 2 or more) modules (M1-M4) connected in series;
  • An energy transfer circuit (10M) according to any one of items 11 to 18,
  • a power storage system (1M) comprising: According to this, it is possible to construct a power storage system (1M) in which an energy transfer circuit (10M) between a plurality of modules (M1 to M4) using an inductor (L1M) is realized with a small number of elements.
  • 1 power storage system, ⁇ 10 ⁇ equalization circuit, ⁇ 11 ⁇ cell selection circuit, ⁇ 12 ⁇ energy holding circuit, ⁇ 13 ⁇ control unit, ⁇ 14 ⁇ voltage detection unit, ⁇ 20 ⁇ power storage unit, ⁇ C1 ⁇ first cell, ⁇ C2 ⁇ second cell, ⁇ C3 ⁇ third cell, ⁇ C4 ⁇ fourth Cell, ⁇ L1 ⁇ inductor, ⁇ W1 ⁇ first wiring, ⁇ W2 ⁇ second wiring, ⁇ S1 ⁇ first switch, ⁇ S1a ⁇ 1.1th switching element, ⁇ D10a, D10b ⁇ body diode, ⁇ S1b ⁇ 1.2th switching element, ⁇ S2 ⁇ second switch, ⁇ S2a ⁇ second .1 switching element, ⁇ S2b ⁇ 2.2 switching element, ⁇ S3 ⁇ third switch, ⁇ S3a ⁇ 3.1 switching element, ⁇ S3b ⁇ 3.2 switching element, ⁇ S4 ⁇ fourth switch, ⁇ S4a ⁇ 4.1 switching element, ⁇ S4b ⁇ fourth .
  • Switching element ⁇ S5 ⁇ fifth switch, ⁇ S5a ⁇ 5.1th switching element, ⁇ S5b ⁇ 5.2th switching element, ⁇ D5b ⁇ body diode, ⁇ S6 ⁇ sixth switch, ⁇ S6a ⁇ 6.1th switching element, ⁇ S6b ⁇ 6.2th switching element, ⁇ S7 Seventh switch, ⁇ S7a ⁇ 7.1th switching element, ⁇ S7b ⁇ 7.2th switching element, ⁇ S8 ⁇ eighth switch, ⁇ S8a ⁇ 8.1th switching element, ⁇ S8b ⁇ 8.2th switching element, ⁇ S9 ⁇ ninth switch, ⁇ S9a ⁇ ninth.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Transportation (AREA)
  • Mechanical Engineering (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Electric Propulsion And Braking For Vehicles (AREA)
  • Secondary Cells (AREA)

Abstract

制御部は、セル選択回路を制御して、直列接続されたｎ個のセルの内の放電対象とするセルの両端とインダクタの両端を所定時間、導通させる。次に制御部は、セル選択回路を制御してｎ個のセルとインダクタを電気的に遮断するとともに、クランプスイッチをターンオンさせる。次に制御部は、クランプスイッチをターンオフさせるとともに、セル選択回路を制御してｎ個のセルの内の充電対象とするセルの両端とインダクタの両端を所定時間、導通させる。

Description

エネルギー移動回路、及び蓄電システム
　本発明は、直列接続された複数のセルやモジュール間のエネルギーを移動するエネルギー移動回路、及び蓄電システムに関する。
　近年、リチウムイオン電池やニッケル水素電池などの二次電池が様々な用途で使用されている。例えば、ＥＶ(ElectricVehicle)、ＨＥＶ (Hybrid ElectricVehicle)、ＰＨＶ(Plug-in Hybrid Vehicle)の走行用モータに電力を供給することを目的とする車載（電動自転車を含む）用途、ピークシフト、バックアップを目的とした蓄電用途、系統の周波数安定化を目的としたＦＲ（Frequency Regulation）用途などに使用されている。
　一般的に、リチウムイオン電池などの二次電池では電力効率の維持および安全性担保の観点から、直列接続された複数のセル間において容量を均等化する均等化処理が実行される。均等化処理にはパッシブ方式とアクティブ方式がある。パッシブ方式は、直列接続された複数のセルにそれぞれ放電抵抗を接続し、最も電圧が低いセルの電圧に、他のセルの電圧を合わせるように他のセルを放電して、複数のセル間の容量を揃える方式である。アクティブ方式は、直列接続された複数のセル間でエネルギー移動を行うことにより、複数のセル間の容量を揃える方式である。アクティブ方式のほうが電力損失が少なく、発熱量を抑えることができるが、現在、回路構成がシンプルで低コストなパッシブ方式が主流となっている。
　近年、特に車載用途において、電池パックのエネルギー容量と出力が増加してきている。即ち、電池パック内の各セルの容量と、セルの直列数が増加してきている。それに伴い、複数のセル間において不均衡となっているエネルギー量が増大してきている。従って、均等化処理により、複数のセル間の不均衡を解消するために必要な時間も増大してきている。
　これに対して、特に車載用途において、均等化処理に必要な時間の短縮が求められている。大きなエネルギー不均衡を短時間で解消するには、大電流を流して均等化する必要がある。パッシブ方式では、電圧が高いセルの容量を抵抗で消費させることによりエネルギー不均衡を解消させるため、抵抗に流す電流が大きくなると発熱量も大きくなる。上述のように、セルの直列数が増加してくると、基板上に、抵抗発熱に対する放熱面積を確保することが難しくなってくる。
　そこで、エネルギーを熱に変換して消費させるのではなく、エネルギーを容量が少ないセルに移動させるアクティブ方式の必要性が高まっている。アクティブ方式の均等化回路の構成として、２つのセルの中点と、２つのセルに並列接続された２つのスイッチの中点との間にインダクタを接続する構成がある（例えば、特許文献１参照）。
特開平７－３２２５１６号公報
　上記回路構成は、隣接する２つのセル間でエネルギー移動を行うための回路であるが、３つ以上のセルを直列接続させ、任意の２つのセル間でエネルギー移動可能な構成とする場合、回路構成が複雑化する。複数のセルの１つを任意に選択できるセル選択回路を設けるか、上記回路構成を直列に複数並べてバケツリレー的にエネルギーを移動させる必要がある。前者の場合、セル選択回路を構成するための配線やスイッチの数が増加する。後者の場合、セルの直列数に応じてインダクタの数が増加する。
　本発明はこうした状況に鑑みなされたものであり、その目的は、インダクタを用いたエネルギー移動回路を少ない素子数で実現する技術を提供することにある。
　上記課題を解決するために、本発明のある態様のエネルギー移動回路は、インダクタと、直列接続されたｎ（ｎは２以上の整数）個のセルと前記インダクタ間に設けられ、前記ｎ個のセルのいずれかのセルの両端と、前記インダクタの両端を導通させることが可能なセル選択回路と、前記セル選択回路がいずれのセルも選択していない状態で、前記インダクタを含む閉ループを形成するためのクランプスイッチと、前記セル選択回路と前記クランプスイッチを制御する制御部と、を備える。前記制御部は、前記セル選択回路を制御して前記ｎ個のセルの内の放電対象とするセルの両端と前記インダクタの両端を所定時間、導通させ、前記セル選択回路を制御して前記ｎ個のセルと前記インダクタを電気的に遮断するとともに、前記クランプスイッチをターンオンさせ、前記クランプスイッチをターンオフさせるとともに、前記セル選択回路を制御して前記ｎ個のセルの内の充電対象とするセルの両端と前記インダクタの両端を所定時間、導通させる。
　本発明のある態様のエネルギー移動回路は、インダクタと、直列接続されたｎ（ｎは２以上の整数）個のセルと前記インダクタ間に設けられ、前記ｎ個のセルのいずれかのセルの両端と、前記インダクタの両端を導通させることが可能なセル選択回路と、前記セル選択回路がいずれのセルも選択していない状態で、前記インダクタを含む閉ループを形成するための、フルブリッジ接続された４個のクランプスイッチと、前記セル選択回路と前記４個のクランプスイッチを制御する制御部と、を備える。前記セル選択回路は、前記インダクタの一端に接続される第１配線と、前記インダクタの他端に接続される第２配線と、前記直列接続されたｎ個のセルの各ノード（ｎ＋１）の内、奇数ノードと前記第１配線との間にそれぞれ接続される複数の第１配線側スイッチと、前記直列接続されたｎ個のセルの各ノード（ｎ＋１）の内、偶数ノードと前記第２配線との間にそれぞれ接続される少なくとも１個の第２配線側スイッチと、を含む。前記４個のクランプスイッチの内、第１クランプスイッチ及び第２クランプスイッチが直列に接続された第１アームと、第３クランプスイッチ及び第４クランプスイッチが直列に接続された第２アームが、前記第１配線と前記第２配線間に並列に接続され、前記インダクタは、前記第１クランプスイッチと前記第２クランプスイッチ間のノードと、前記第３クランプスイッチと前記第４クランプスイッチ間のノードとの間に接続される。
　本発明によれば、インダクタを用いて複数のセル間、あるいは複数のモジュール間のエネルギー移動を行うエネルギー移動回路を少ない素子数で実現することができる。
本発明の実施例に係る蓄電システムの構成を示す図である。 図２（ａ）－（ｈ）は、本発明の実施例に係る蓄電システムの均等化処理の動作シーケンス例を説明するための図である。 図３（ａ）－（ｃ）は、本発明の実施例に係る蓄電システムの均等化処理の具体例を説明するための図である。 図４（ａ）－（ｃ）は、比較例に係る均等化回路を説明するための図である。 図５（ａ）、（ｂ）は、図４（ａ）に示した均等化回路を、直列接続された３つ以上のセルが使用される場合に拡張した回路構成例を説明するための図である。 図６（ａ）、（ｂ）は、図５（ｂ）に示した均等化回路において、第１セルから第３セルにエネルギー移動する場合の動作シーケンスを説明するための図である。 本発明の実施例に係る均等化回路と、比較例に係る均等化回路において使用されるスイッチの数をグラフで示した図である。 本発明の変形例に係る蓄電システムの構成を示す図である。 本発明の別の実施例に係る蓄電システムの構成を示す図である。 図１０（ａ）－（ｈ）は、本発明の実施例に係る蓄電システムの均等化処理の基本動作シーケンス例を説明するための回路図である。 図１１（ａ）－（ｂ）は、第１スイッチを２つのＮチャンネルＭＯＳＦＥＴで構成する場合の回路構成例を示す図である。 図１２（ａ）－（ｂ）は、比較例に係る蓄電システムの構成と、図９に示した実施例に係る蓄電システムの構成を比較した図である。 図１３（ａ）－（ｃ）は、比較例に係る蓄電システムの第１セルから第３セルへのエネルギー移動のシーケンスを説明するための回路図である。 図１４（ａ）－（ｄ）は、図９に示した実施例に係る蓄電システムの第１セルから第２セル／第３セルへのエネルギー移動のシーケンスを説明するための回路図である。 図９に示した実施例に係る均等化回路と、比較例に係る均等化回路において使用されるスイッチング素子の数をグラフで示した図である。 図１２（ｂ）に示した蓄電システムの変形例の構成を示す図である。 本発明の別の変形例に係る蓄電システムの構成を示す図である。
　図１は、本発明の実施例に係る蓄電システム１の構成を示す図である。蓄電システム１は、均等化回路１０及び蓄電部２０を備える。蓄電部２０は、直列接続されたｎ（ｎは２以上の整数）個のセルを含む。図１では、４つのセルＣ１－Ｃ４が直列接続された例を描いている。なお、直列接続されるセル数は、蓄電システム１に要求される電圧仕様に応じて変わる。
　各セルには、リチウムイオン電池セル、ニッケル水素電池セル、鉛電池セル、電気二重層キャパシタセル、リチウムイオンキャパシタセル等の充放電可能な蓄電素子を用いることができる。以下、本明細書ではリチウムイオン電池セル（公称電圧：３．６－３．７Ｖ）を使用する例を想定する。
　均等化回路１０は、電圧検出部１４、セル選択回路１１、エネルギー保持回路１２及び制御部１３を含む。電圧検出部１４は、直列接続されたｎ（図１では４）個のセルの各電圧を検出する。具体的には電圧検出部１４は、直列接続されたｎ個のセルの各ノードと、（ｎ＋１）本の電圧線で接続され、隣接する２本の電圧線間の電圧をそれぞれ検出することにより、各セルの電圧を検出する。電圧検出部１４は例えば、汎用のアナログフロントエンドＩＣまたはＡＳＩＣ（Application Specific Integrated Circuit）で構成することができる。電圧検出部１４は、検出した各セルの電圧をデジタル値に変換し、制御部１３に出力する。
　セル選択回路１１は、直列接続されたｎ個のセルと、エネルギー保持回路１２に含まれるインダクタＬ１との間に設けられ、ｎ個のセルの内から選択されたセルの両端と、インダクタＬ１の両端を導通させることができる回路である。セル選択回路１１は、インダクタＬ１の第１端に接続される第１配線Ｗ１、インダクタＬ１の第２端に接続される第２配線Ｗ２、（ｎ＋１）個の第１配線側スイッチ、及び（ｎ＋１）個の第２配線側スイッチを有する。（ｎ＋１）個の第１配線側スイッチは、直列接続されたｎ個のセルの各ノードと、第１配線Ｗ１との間にそれぞれ接続される。（ｎ＋１）個の第２配線側スイッチは、直列接続されたｎ個のセルの各ノードと、第２配線Ｗ２との間にそれぞれ接続される。
　図１に示す例ではｎ＝４、ノード数＝５であり、セル選択回路１１は、５個の第１配線側スイッチ、及び５個の第２配線側スイッチを有する。図１では、第１スイッチＳ１、第３スイッチＳ３、第５スイッチＳ５、第７スイッチＳ７及び第９スイッチＳ９が第１配線側スイッチであり、第２スイッチＳ２、第４スイッチＳ４、第６スイッチＳ６、第８スイッチＳ８及び第１０スイッチＳ１０が第２配線側スイッチである。
　エネルギー保持回路１２は、インダクタＬ１及びクランプスイッチＳｃを含む。クランプスイッチＳｃは、インダクタＬ１の両端をエネルギー保持回路１２内で導通させるためのスイッチである。エネルギー保持回路１２は、セル選択回路１１がいずれのセルも選択していない状態で、インダクタＬ１を含む閉ループを形成することができる。即ち、クランプスイッチＳｃがオン状態に制御されると、インダクタＬ１とクランプスイッチＳｃを含む閉ループが形成される。
　第１スイッチＳ１－第１０スイッチＳ１０及びクランプスイッチＳｃには、半導体スイッチ（例えば、ＭＯＳＦＥＴ（Metal-Oxide-SemiconductorField-Effect Transistor)やＩＧＢＴ（Insulated Gate BipolarTransistor））を使用することができる。以下、第１スイッチＳ１－第１０スイッチＳ１０及びクランプスイッチＳｃに、ＭＯＳＦＥＴを使用する例を想定する。
　制御部１３は、電圧検出部１４により検出されたｎ個のセルの電圧をもとに、直列接続されたｎ個のセル間の均等化処理を実行する。また、制御部１３は、電圧検出部１４により検出された電圧値からセルの電圧異常を判断し、均等化処理の実行中においてセルの電圧異常を判断した場合、均等化処理の実行を停止し、セルを過電圧、あるいは所定値以下の低電圧から保護する。制御部１３は例えば、マイクロコンピュータで構成することができる。なお制御部１３と電圧検出部１４は、ワンチップに統合されて構成されてもよい。
　本実施例では制御部１３は、アクティブセルバランス方式により直列接続されたｎ個のセル間の均等化処理を実行する。本実施例に係るアクティブセルバランス方式では、直列接続されたｎ個のセル間において、あるセル（放電対象のセル）から、別のセル（充電対象のセル）にエネルギー移動を行うことにより、あるセルと別のセルの容量を均等化する。すなわち、均等化回路１０は、任意の２つのセル間でエネルギー移動を行うエネルギー移動回路として機能し、このエネルギー移動を繰り返すことにより、直列接続されたｎ個のセル間の容量を均等化する。
　まず制御部１３は、セル選択回路１１を制御してｎ個のセルの内の放電対象とするセルの両端とインダクタＬ１の両端を所定時間、導通させる。この状態では、放電対象のセルからインダクタＬ１に電流が流れ、インダクタＬ１にエネルギーが蓄積される。
　次に制御部１３は、セル選択回路１１を制御してｎ個のセルとインダクタＬ１を電気的に遮断するとともに、クランプスイッチＳｃをターンオンさせる。この状態では、上記閉ループに循環電流が流れ、エネルギー保持回路１２内で、インダクタ電流がアクティブクランプされる。
　次に制御部１３は、クランプスイッチＳｃをターンオフさせるとともに、セル選択回路１１を制御してｎ個のセルの内の充電対象とするセルの両端とインダクタＬ１の両端を所定時間、導通させる。この状態では、エネルギー保持回路１２内にアクティブクランプされているインダクタ電流が、充電対象のセルに流れる。以上により、あるセルから別のセルへのエネルギー移動が完了する。
　図２（ａ）－（ｈ）は、本発明の実施例に係る蓄電システム１の均等化処理の動作シーケンス例を説明するための図である。本動作シーケンス例では説明を簡略化するために、セルの直列数を２としている。図２（ａ）に示す第１状態では、制御部１３は、第１スイッチＳ１及び第４スイッチＳ４をオン状態に制御し、第２スイッチＳ２、第３スイッチＳ３、第５スイッチＳ５、第６スイッチＳ６及びクランプスイッチＳｃをオフ状態に制御する。この状態では、第１セルＣ１からインダクタＬ１に電流が流れ、第１セルＣ１から放電されたエネルギーがインダクタＬ１に蓄積される。
　図２（ｂ）に示す第２状態では、制御部１３は、クランプスイッチＳｃをオン状態に制御し、第１スイッチＳ１、第２スイッチＳ２、第３スイッチＳ３、第４スイッチＳ４、第５スイッチＳ５及び第６スイッチＳ６をオフ状態に制御する。この状態では、インダクタＬ１に蓄積されたエネルギーが、インダクタ電流として閉ループ内を流れ、アクティブクランプされる。
　図２（ｃ）に示す第３状態では、制御部１３は、第４スイッチＳ４及び第５スイッチＳ５をオン状態に制御し、第１スイッチＳ１、第２スイッチＳ２、第３スイッチＳ３、第６スイッチＳ６及びクランプスイッチＳｃをオフ状態に制御する。この状態では、閉ループ内にアクティブクランプされているインダクタ電流が第２セルＣ２に流れ、第２セルＣ２が充電される。
　図２（ｄ）に示す第４状態では、制御部１３は、第１スイッチＳ１、第２スイッチＳ２、第３スイッチＳ３、第４スイッチＳ４、第５スイッチＳ５、第６スイッチＳ６及びクランプスイッチＳｃをオフ状態に制御する。この状態は、第１セルＣ１から第２セルＣ２へのエネルギー移動が完了した状態である。
　図２（ｅ）に示す第５状態では、制御部１３は、第３スイッチＳ３及び第６スイッチＳ６をオン状態に制御し、第１スイッチＳ１、第２スイッチＳ２、第４スイッチＳ４、第５スイッチＳ５及びクランプスイッチＳｃをオフ状態に制御する。この状態では、第２セルＣ２からインダクタＬ１に電流が流れ、第１セルＣ１から放電されたエネルギーがインダクタＬ１に蓄積される。
　図２（ｆ）に示す第６状態では、制御部１３は、クランプスイッチＳｃをオン状態に制御し、第１スイッチＳ１、第２スイッチＳ２、第３スイッチＳ３、第４スイッチＳ４、第５スイッチＳ５及び第６スイッチＳ６をオフ状態に制御する。この状態では、インダクタＬ１に蓄積されたエネルギーが、インダクタ電流として閉ループ内を流れ、アクティブクランプされる。
　図２（ｇ）に示す第７状態では、制御部１３は、第２スイッチＳ２及び第３スイッチＳ３をオン状態に制御し、第１スイッチＳ１、第４スイッチＳ４、第５スイッチＳ５、第６スイッチＳ６及びクランプスイッチＳｃをオフ状態に制御する。この状態では、閉ループ内にアクティブクランプされているインダクタ電流が第１セルＣ１に流れ、第１セルＣ１が充電される。
　図２（ｈ）に示す第８状態では、制御部１３は、第１スイッチＳ１、第２スイッチＳ２、第３スイッチＳ３、第４スイッチＳ４、第５スイッチＳ５、第６スイッチＳ６及びクランプスイッチＳｃをオフ状態に制御する。この状態は、第２セルＣ２から第１セルＣ１へのエネルギー移動が完了した状態である。
　第２状態または第６状態において、閉ループ内にインダクタ電流がアクティブクランプされることにより、インダクタ電流の連続性が確保されるため、セル選択回路１１の安全かつ確実なスイッチ切替が可能となる。
　図３（ａ）－（ｃ）は、本発明の実施例に係る蓄電システム１の均等化処理の具体例を説明するための図である。本具体例では、４つのセルＣ１－Ｃ４が直列接続されている例を想定する。図３（ａ）は、均等化処理の開始前の第１セルＣ１－第４セルＣ４の電圧の状態を模式的に示す図である。制御部１３は、電圧検出部１４により検出された第１セルＣ１－第４セルＣ４の電圧の平均値を算出し、算出した平均値を均等化目標電圧（以下、単に目標電圧という）に設定する。
　制御部１３は、目標電圧より高いセルから、目標電圧より低いセルへエネルギーを移動させる。例えば、目標電圧より高いセルの内、最も電圧が高いセル（図３（ａ）では第１セルＣ１）から、目標電圧より低いセルの内、最も電圧が低いセル（図３（ａ）では第４セルＣ４）にエネルギーを移動させる。
　制御部１３は、移動元のセル（放電対象のセル）の電圧が目標電圧以上となる範囲で、かつ移動先のセル（充電対象のセル）の電圧が目標電圧以下となる範囲で、エネルギー移動量を決定する。制御部１３は、決定したエネルギー移動量と、設計にもとづく放電電流及び充電電流に基づき、移動元のセルの放電時間と移動先のセルの充電時間を決定する。エネルギー保持回路１２にアクティブクランプされている間に消費されるエネルギー量は無視できる程度であるため、移動元のセルの放電時間と移動先のセルの充電時間はほぼ同じになる。
　図３（ｂ）は、移動元のセルである第１セルＣ１から、移動先のセルである第４セルＣ４へのエネルギー移動が完了した状態を示している。制御部１３は上述した処理を再び、実行する。具体的には、目標電圧より高いセルの内、最も電圧が高いセル（図３（ｂ）では第３セルＣ３）から、目標電圧より低いセルの内、最も電圧が低いセル（図３（ｂ）では第２セルＣ２）にエネルギーを移動させる。
　図３（ｃ）は、移動元のセルである第３セルＣ３から、移動先のセルである第２セルＣ２へのエネルギー移動が完了した状態を示している。以上により、直列接続された第１セルＣ１－第４セルＣ４の均等化処理が完了する。
　図３（ａ）－（ｃ）に示した具体例では、はじめに、直列接続された複数のセルの電圧の平均値を算出し、目標値を設定した。この点、目標値を設定しないアルゴリズムも可能である。制御部１３は各時点において、直列接続された複数のセルの電圧の内、最も電圧が高いセルから最も電圧が低いセルへエネルギーを移動させることにより、当該２つのセルの電圧を均等化する。制御部１３は、この処理を、直列接続された複数のセルの電圧が全て均等化されるまで繰り返し実行する。
　また上記具体例では、均等化目標値として電圧を使用する例を説明したが、電圧の代わりに、実容量、放電可能容量または充電可能容量を使用してもよい。
　図４（ａ）－（ｃ）は、比較例に係る均等化回路を説明するための図である。図４（ａ）に示すように比較例に係る均等化回路は、直列接続された２つのセルＣ１、Ｃ２、インダクタＬ１、及び２つのスイッチＳ５１、Ｓ５２を備える。インダクタＬ１の第１端は２つのセルＣ１、Ｃ２の中点に接続され、インダクタＬ１の第２端は２つのスイッチＳ５１、Ｓ５２の中点（２つのスイッチＳ５１、Ｓ５２の第１端同士が接続されたノード）に接続される。
　以下、第１セルＣ１から第２セルＣ２にエネルギー移動する場合の動作シーケンスを説明する。まず図４（ｂ）に示すようにスイッチＳ５１をオン状態に制御し、スイッチＳ５２をオフ状態に制御する。これにより、第１セルＣ１からインダクタＬ１に電流が流れ、第１セルＣ１から放電されたエネルギーがインダクタＬ１に蓄積される。次に図４（ｃ）に示すようにスイッチＳ５１をオフ状態に制御し、スイッチＳ５２をオン状態に制御する。これにより、インダクタＬ１から第２セルＣ２に電流が流れ、第２セルＣ２が充電される。このように、直列接続された２つのセルＣ１、Ｃ２間のエネルギー移動を、インダクタＬ１と２つのスイッチＳ５１、Ｓ５２で実現することができる。
　図５（ａ）、（ｂ）は、図４（ａ）に示した均等化回路を、直列接続された３つ以上のセルが使用される場合に拡張した回路構成例を説明するための図である。図５（ａ）、（ｂ）では、４つのセルＣ１－Ｃ４が使用される場合の回路構成例を示している。直列接続された３つ以上のセルが使用される場合、複数のセルの各ノードを、スイッチＳ５１の第２端、インダクタＬ１の第１端、及びスイッチＳ５２の第２端にそれぞれ接続するための３本の配線Ｗ１－Ｗ３が必要である。３本の配線Ｗ１－Ｗ３の内、スイッチＳ５１の第２端に接続される第１配線Ｗ１の電位が最も高く、インダクタＬ１の第１端に接続される第２配線Ｗ２の電位が次に高く、スイッチＳ５２の第２端に接続される第３配線Ｗ３の電位が最も低い。
　図５（ａ）に示すように複数のセルの各ノードと、３本の配線Ｗ１－Ｗ３間に３つのスイッチが接続される。あるセルから放電する場合、当該セルの上側のノードと第１配線Ｗ１との間に接続されたスイッチと、当該セルの下側のノードと第２配線Ｗ２との間に接続されたスイッチをオンする。これにより、当該セルからインダクタＬ１への放電経路が形成される。
　あるセルに充電する場合、当該セルの上側のノードと第２配線Ｗ２との間に接続されたスイッチと、当該セルの下側のノードと第３配線Ｗ３との間に接続されたスイッチをオンする。これにより、インダクタＬ１から当該セルへの充電経路が形成される。
　図５（ａ）に示す回路構成において、第１セルＣ１の上側のノードには、別のセルが接続されていないため、当該別のセルの充放電に使用するための経路が不要となる。従って、当該ノードと第２配線Ｗ２との間に接続されたスイッチＳ５４、及び当該ノードと第３配線Ｗ３との間に接続されたスイッチＳ５３は省略可能である。
　また第４セルＣ４の下側のノードには、別のセルが接続されていないため、当該別のセルの充放電に使用するための経路が不要となる。従って、当該ノードと第１配線Ｗ１との間に接続されたスイッチＳ６７、及び当該ノードと第２配線Ｗ２との間に接続されたスイッチＳ６６は省略可能である。
　さらに第１セルＣ１に充電する場合の、放電経路と充電経路を逆向きにすることにより、スイッチＳ５６を省略可能であり、第４セルＣ４から放電する場合の、放電経路と充電経路を逆向きにすることにより、スイッチＳ６４を省略可能である。以上から合計６つのスイッチを省略可能である。図５（ｂ）は、図５（ａ）の回路構成から６つのスイッチＳ５３、Ｓ５４、Ｓ５６、Ｓ６４、Ｓ６６、Ｓ６７を取り除いた回路構成を示している。
　図６（ａ）、（ｂ）は、図５（ｂ）に示した均等化回路において、第１セルＣ１から第３セルＣ３にエネルギー移動する場合の動作シーケンスを説明するための図である。図６（ａ）に示す第１状態では、スイッチＳ５５、Ｓ５７、Ｓ５１がオン状態に制御され、その他のスイッチＳ５８、Ｓ５９、Ｓ６０、Ｓ６１、Ｓ６２、Ｓ６３、Ｓ６５、Ｓ５２がオフ状態に制御される。この状態では、第１セルＣ１からインダクタＬ１に電流が流れ、第１セルＣ１から放電されたエネルギーがインダクタＬ１に蓄積される。
　図６（ｂ）に示す第２状態では、スイッチＳ６０、Ｓ６２、Ｓ５２がオン状態に制御され、その他のスイッチＳ５５、Ｓ５７、Ｓ５８、Ｓ５９、Ｓ６１、Ｓ６３、Ｓ６５、Ｓ５１がオフ状態に制御される。この状態では、この状態では、インダクタＬ１から第３セルＣ３に電流が流れ、第３セルＣ３が充電される。
　以下、上述した本発明の実施例に係る均等化回路と、比較例に係る均等化回路を比較する。本発明の実施例では、図２（ａ）－（ｈ）に示したように、移動元のセルから放電される放電期間と、移動先のセルに充電される充電期間との間に、インダクタ電流をアクティブクランプするアクティブクランプ期間が設けられる。このアクティブクランプ期間には、セル選択回路１１に含まれる全てのスイッチがオフ状態に制御され、インダクタＬ１と、直列接続された複数のセルＣ１－Ｃ４が分離される。
　一方、比較例で図６（ａ）、（ｂ）に示したように放電期間と充電期間との間にアクティブクランプ期間が設けられない。従って放電期間から充電期間に切り替わる際、インダクタＬ１に蓄積されたエネルギー（ＬＩ２／２（ＬはＬ１のインダクタンス、ＩはＬ１の電流））が行き場を失い、逆起電圧を発生させ、スイッチの耐圧破壊を引き起こす可能性がある。スイッチに耐圧破壊が発生すると、セルが短絡し、セルがダメージを受けることになる。
　これに対して本実施例では、セル選択回路１１に含まれる全てのスイッチがオフ状態に制御されるアクティブクランプ期間を設けることにより、放電期間から充電期間に切り替わる際に、スイッチが耐圧破壊を起こすことを防止することができ、セルの短絡を防止することができる。
　なお比較例においても、図４（ａ）－（ｃ）に示したように２つのセルＣ１、Ｃ２が直列接続された構成では、スイッチとして使用するＭＯＳＦＥＴのソース－ドレイン間に形成される逆導通ダイオード（寄生ダイオード）を利用することにより、スイッチの耐圧破壊を防止することができる。例えば、図４（ｂ）の状態からスイッチＳ５１がターンオフされると、スイッチＳ５２の逆導通ダイオードが導通し、逆導通ダイオードに電流が少し流れた状態でスイッチＳ５２がターンオンされる。これにより、スイッチＳ５１、Ｓ５２の耐圧破壊を防止することができる。
　なお比較例において、３つ以上のセルが直列接続された構成では、充電対象のセルの充電経路に含まれるスイッチの逆導通ダイオードのみを導通させることが困難であるため、逆導通ダイオードを利用して耐圧破壊を防止する手法を採用することは難しい。
　図７は、本発明の実施例に係る均等化回路と、比較例に係る均等化回路において使用されるスイッチの数をグラフで示した図である。横軸はセルの直列数を示し、縦軸はスイッチの数を示している。比較例では、セルの直列数が２の場合、図４（ａ）－（ｃ）に示したようにスイッチの数は２である。セルの直列数が３以上の場合、図５（ｂ）に示すようにスイッチの数は、３（ｎ＋１）－６＋２で定義される。－６は、回路の特殊性から削減できるスイッチＳ５３、Ｓ５４、Ｓ５６、Ｓ６４、Ｓ６６、Ｓ６７の数であり、＋２は、インダクタＬ１の第２端に接続されるスイッチＳ５１、Ｓ５２の数である。実施例では、図１に示すようにスイッチの数は、２（ｎ＋１）＋１で定義される。＋１は、クランプスイッチＳｃの数である。
　比較例と実施例を比較すると、セルの直列数が３以下では比較例の方がスイッチの数が少なく、直列数が４で両者のスイッチの数が等しくなり、直列数が５以上で実施例の方がスイッチの数が少なくなる。例えば、セルの直列数が１６の場合、比較例ではスイッチが４５個必要となるが、実施例では３４個で足りる。このように実施例では直列数が増加するほど、スイッチの削減効果が大きくなる。
　以上説明したように本実施例によれば、インダクタを用いたアクティブ方式の均等化回路を少ない素子数で実現することができる。近年、特に車載用途において、セルの直列数が増加する傾向にある。従って、本実施例に係る均等化回路を採用することによるスイッチの削減効果が大きくなる傾向にある。また本実施例と比較例との間において、インダクタＬ１の定数を変える必要がないため、本実施例を採用することにより、インダクタＬ１のサイズやスイッチのサイズを大型化する必要もない。
　また本実施例では、あるセルから放電する放電期間と、別のセルに充電する充電期間の間に、インダクタ電流をアクティブクランプするアクティブクランプ期間を設けている。このアクティブクランプ期間に、放電経路のスイッチと充電経路のスイッチを同時オフさせることにより、セル選択回路１１内のスイッチの切り替えを安全かつ円滑に行うことができる。
　この点、比較例を直列数増加に対応して選択スイッチを設けた場合では放電経路のスイッチと充電経路のスイッチを同時オフさせると、大きな逆起電圧が発生し、スイッチの耐圧破壊に至る可能性がある。放電経路のスイッチと充電経路のスイッチを同時オフさせないように制御するには、厳密なタイミングでスイッチ制御を行う必要があり、スイッチ制御回路のコストが上昇する。
　また本実施例では、アクティブクランプ期間の前後において、インダクタ電流の連続性が確保されるため、アクティブクランプ期間を設けても、効率を殆ど低下させずにエネルギー移動を行うことができる。
　以上、本発明を実施例をもとに説明した。実施例は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に容易に理解されるところである。
　図８は、本発明の変形例に係る蓄電システム１の構成を示す図である。図８に示した蓄電システム１において、図１に示した蓄電システム１と共通、あるいは相当する構成要素には同一の図番を付している。変形例では、エネルギー保持回路１２内のクランプスイッチをフルブリッジ構成としている。変形例に係るエネルギー保持回路１２では、第１配線Ｗ１と第２配線Ｗ２間に、第１クランプスイッチＳｃ１と第２クランプスイッチＳｃ２が直列接続される。さらに第１配線Ｗ１と第２配線Ｗ２間に、第１クランプスイッチＳｃ１と第２クランプスイッチＳｃ２と並列に、第３クランプスイッチＳｃ３と第４クランプスイッチＳｃ４が直列接続される。インダクタＬ１の第１端は、第１クランプスイッチＳｃ１と第２クランプスイッチＳｃ２の中点に接続され、インダクタＬ１の第２端は、第３クランプスイッチＳｃ３と第４クランプスイッチＳｃ４の中点に接続される。
　変形例に係る構成では、放電電流または充電電流の向きを任意に選択することができる。なお、図１に示した構成でも、第１スイッチＳ１－第１０スイッチＳ１０を双方向スイッチで構成すれば、放電電流または充電電流の向きを任意に選択することができる。
　上述した実施例では、直列接続された複数のセル間をアクティブ方式により均等化する例を説明した。この点、実施例に係る均等化回路を用いて、直列接続された複数のモジュール間を均等化することもできる。本明細書内の「セル」を「モジュール」に適宜、読み替えればよい。また、直列接続された複数のモジュール間の均等化処理と、各モジュール内の直列接続された複数のセル間の均等化処理を、多重的に実行する構成であってもよい。
　図９は、本発明の別の実施例に係る蓄電システム１の構成を示す図である。図９に示した蓄電システム１において、図１、図８に示した蓄電システム１と共通、あるいは相当する構成要素には同一の図番を付している。
　セル選択回路１１は、インダクタＬ１の第１端に接続される第１配線Ｗ１、インダクタＬ１の第２端に接続される第２配線Ｗ２、複数の第１配線側スイッチ、及び少なくとも１個の第２配線側スイッチを有する。
　複数の第１配線側スイッチは、直列接続されたｎ個のセルの各ノード（ｎ＋１）の内、奇数ノードと第１配線Ｗ１との間にそれぞれ接続される。少なくとも１個の第２配線側スイッチは、直列接続されたｎ個のセルの各ノード（ｎ＋１）の内、偶数ノードと第２配線Ｗ２との間にそれぞれ接続される。
　図９に示す例ではｎ＝４、ノード数＝５であり、セル選択回路１１は、３個の第１配線側スイッチ、及び２個の第２配線側スイッチを有する。図９では、第１スイッチＳ１、第５スイッチＳ５及び第９スイッチＳ９が第１配線側スイッチであり、第４スイッチＳ４及び第８スイッチＳ８が第２配線側スイッチである。
　エネルギー保持回路１２は、インダクタＬ１、第１クランプスイッチＳｃ１、第２クランプスイッチＳｃ２、第３クランプスイッチＳｃ３及び第４クランプスイッチＳｃ４を含む。第１クランプスイッチＳｃ１、第２クランプスイッチＳｃ２、第３クランプスイッチＳｃ３及び第４クランプスイッチＳｃ４はフルブリッジ回路を構成している。具体的には、第１クランプスイッチＳｃ１及び第２クランプスイッチＳｃ２が直列に接続された第１アームと、第３クランプスイッチＳｃ３及び第４クランプスイッチＳｃ４が直列に接続された第２アームが、第１配線Ｗ１と第２配線Ｗ２間に並列に接続される。インダクタＬ１は、第１クランプスイッチＳｃ１と第２クランプスイッチＳｃ２間のノードと、第３クランプスイッチＳｃ３と第４クランプスイッチＳｃ４間のノードとの間に接続される。
　第１クランプスイッチＳｃ１－第４クランプスイッチＳｃ４は、インダクタＬ１の両端をエネルギー保持回路１２内で導通させることができる。具体的には、セル選択回路１１がいずれのセルも選択していない状態で、第１クランプスイッチＳｃ１及び第３クランプスイッチＳｃ３をオン状態かつ第２クランプスイッチＳｃ２及び第４クランプスイッチＳｃ４をオフ状態、または第１クランプスイッチＳｃ１及び第３クランプスイッチＳｃ３をオフ状態かつ第２クランプスイッチＳｃ２及び第４クランプスイッチＳｃ４をオン状態に制御することにより、エネルギー保持回路１２内において、インダクタＬ１を含む閉ループを形成することができる。
　また、第１クランプスイッチＳｃ１－第４クランプスイッチＳｃ４は、インダクタＬ１に流れる電流の向きを切り替えることができる。具体的には、セル選択回路１１がいずれかのセルを選択している状態で、第１クランプスイッチＳｃ１及び第４クランプスイッチＳｃ４をオン状態かつ第２クランプスイッチＳｃ２及び第３クランプスイッチＳｃ３をオフ状態に制御するか、第１クランプスイッチＳｃ１及び第４クランプスイッチＳｃ４をオフ状態かつ第２クランプスイッチＳｃ２及び第３クランプスイッチＳｃ３をオン状態に制御するかにより、インダクタＬ１に流れる電流の向きを切り替えることができる。
　制御部１３は、電圧検出部１４により検出されたｎ個のセルの電圧をもとに、直列接続されたｎ個のセル間の均等化処理を実行する。また、制御部１３は、電圧検出部１４により検出された電圧値からセルの電圧異常を判断し、均等化処理の実行中においてセルの電圧異常を判断した場合、均等化処理の実行を停止し、セルを過電圧、あるいは所定値以下の低電圧から保護する。制御部１３は例えば、マイクロコンピュータで構成することができる。なお制御部１３と電圧検出部１４は、ワンチップに統合されて構成されてもよい。
　本実施例では制御部１３は、アクティブセルバランス方式により直列接続されたｎ個のセル間の均等化処理を実行する。本実施例に係るアクティブセルバランス方式では、直列接続されたｎ個のセル間において、あるセル（放電対象のセル）から、別のセル（充電対象のセル）にエネルギー移動を行うことにより、あるセルと別のセルの容量を均等化する。このエネルギー移動を繰り返すことにより、直列接続されたｎ個のセル間の容量を均等化する。
　まず制御部１３は、第１クランプスイッチＳｃ１及び第４クランプスイッチＳｃ４をオン状態かつ第２クランプスイッチＳｃ２及び第３クランプスイッチＳｃ３をオフ状態に制御する、又は第１クランプスイッチＳｃ１及び第４クランプスイッチＳｃ４をオフ状態かつ第２クランプスイッチＳｃ２及び第３クランプスイッチＳｃ３をオン状態に制御するとともに、セル選択回路１１を制御してｎ個のセルの内の放電対象とするセルの両端とインダクタＬ１の両端を所定時間、導通させる。この状態では、放電対象のセルからインダクタＬ１に電流が流れ、インダクタＬ１にエネルギーが蓄積される。
　次に制御部１３は、セル選択回路１１を制御してｎ個のセルとインダクタＬ１を電気的に遮断するとともに、第１クランプスイッチＳｃ１及び第３クランプスイッチＳｃ３をオン状態かつ第２クランプスイッチＳｃ２及び第４クランプスイッチＳｃ４をオフ状態、または第１クランプスイッチＳｃ１及び第３クランプスイッチＳｃ３をオフ状態かつ第２クランプスイッチＳｃ２及び第４クランプスイッチＳｃ４をオン状態に制御する。この状態では、上記閉ループに循環電流が流れ、エネルギー保持回路１２内で、インダクタ電流がアクティブクランプされる。
　次に制御部１３は、第１クランプスイッチＳｃ１及び第４クランプスイッチＳｃ４をオン状態かつ第２クランプスイッチＳｃ２及び第３クランプスイッチＳｃ３をオフ状態に制御する、又は第１クランプスイッチＳｃ１及び第４クランプスイッチＳｃ４をオフ状態かつ第２クランプスイッチＳｃ２及び第３クランプスイッチＳｃ３をオン状態に制御するとともに、セル選択回路１１を制御してｎ個のセルの内の充電対象とするセルの両端とインダクタＬ１の両端を所定時間、導通させる。この状態では、エネルギー保持回路１２内にアクティブクランプされているインダクタ電流が、充電対象のセルに流れる。以上により、あるセルから別のセルへのエネルギー移動が完了する。
　図１０（ａ）－（ｈ）は、図９に示した実施例に係る蓄電システム１の均等化処理の基本動作シーケンス例を説明するための回路図である。本基本動作シーケンス例では説明を簡略化するために、セルの直列数を２としている。図１０（ａ）に示す第１状態では、制御部１３は、第１スイッチＳ１、第１クランプスイッチＳｃ１、第４クランプスイッチＳｃ４及び第４スイッチＳ４をオン状態に制御し、第５スイッチＳ５、第２クランプスイッチＳｃ２及び第３クランプスイッチＳｃ３をオフ状態に制御する。この状態では、第１セルＣ１からインダクタＬ１に電流が流れ、第１セルＣ１から放電されたエネルギーがインダクタＬ１に蓄積される。
　図１０（ｂ）に示す第２状態では、制御部１３は、第２クランプスイッチＳｃ２及び第４クランプスイッチＳｃ４をオン状態に制御し、第１スイッチＳ１、第４スイッチＳ４、第５スイッチＳ５、第１クランプスイッチＳｃ１及び第３クランプスイッチＳｃ３をオフ状態に制御する。この状態では、インダクタＬ１に蓄積されたエネルギーが、インダクタ電流として閉ループ内を流れ、アクティブクランプされる。
　図１０（ｃ）に示す第３状態では、制御部１３は、第４クランプスイッチＳｃ４、第４スイッチＳ４、第５スイッチＳ５及び第１クランプスイッチＳｃ１をオン状態に制御し、第１スイッチＳ１、第２クランプスイッチＳｃ２及び第３クランプスイッチＳｃ３をオフ状態に制御する。この状態では、閉ループ内にアクティブクランプされているインダクタ電流が第２セルＣ２に流れ、第２セルＣ２が充電される。
　図１０（ｄ）に示す第４状態では、制御部１３は、第１スイッチＳ１、第４スイッチＳ４、第５スイッチＳ５、及び第１クランプスイッチＳｃ１－第４クランプスイッチＳｃ４をオフ状態に制御する。この状態は、第１セルＣ１から第２セルＣ２へのエネルギー移動が完了した状態である。
　図１０（ｅ）に示す第５状態では、制御部１３は、第４スイッチＳ４、第２クランプスイッチＳｃ２、第３クランプスイッチＳｃ３及び第５スイッチＳ５をオン状態に制御し、第１スイッチＳ１、第１クランプスイッチＳｃ１及び第４クランプスイッチＳｃ４をオフ状態に制御する。この状態では、第２セルＣ２からインダクタＬ１に電流が流れ、第２セルＣ２から放電されたエネルギーがインダクタＬ１に蓄積される。
　図１０（ｆ）に示す第６状態では、制御部１３は、第１クランプスイッチＳｃ１及び第３クランプスイッチＳｃ３をオン状態に制御し、第１スイッチＳ１、第４スイッチＳ４、第５スイッチＳ５、第２クランプスイッチＳｃ２及び第３クランプスイッチＳｃ３をオフ状態に制御する。この状態では、インダクタＬ１に蓄積されたエネルギーが、インダクタ電流として閉ループ内を流れ、アクティブクランプされる。
　図１０（ｇ）に示す第７状態では、制御部１３は、第３クランプスイッチＳｃ３第１スイッチＳ１第４スイッチＳ４及び第２クランプスイッチＳｃ２をオン状態に制御し、第５スイッチＳ５、第１クランプスイッチＳｃ１及び第４クランプスイッチＳｃ４をオフ状態に制御する。この状態では、閉ループ内にアクティブクランプされているインダクタ電流が第１セルＣ１に流れ、第１セルＣ１が充電される。
　図１０（ｈ）に示す第８状態では、制御部１３は、第１スイッチＳ１、第４スイッチＳ４、第５スイッチＳ５、及び第１クランプスイッチＳｃ１－第４クランプスイッチＳｃ４をオフ状態に制御する。この状態は、第２セルＣ２から第１セルＣ１へのエネルギー移動が完了した状態である。
　第２状態または第６状態において、閉ループ内にインダクタ電流がアクティブクランプされることにより、インダクタ電流の連続性が確保されるため、セル選択回路１１の安全かつ確実なスイッチ切替が可能となる。
　制御部１３は、移動元のセル（放電対象のセル）の電圧が目標電圧以上となる範囲で、かつ移動先のセル（充電対象のセル）の電圧が目標電圧以下となる範囲で、エネルギー移動量を決定する。制御部１３は、決定したエネルギー移動量と、設計にもとづく放電電流及び充電電流に基づき、移動元のセルの放電時間と移動先のセルの充電時間を決定する。エネルギー保持回路１２にアクティブクランプされている間に消費されるエネルギー量は無視できる程度であるため、移動元のセルの放電時間と移動先のセルの充電時間はほぼ同じになる。
　セル選択回路１１に含まれる複数のスイッチ及びエネルギー保持回路１２に含まれる４つのクランプスイッチには、比較的スイッチング速度が速く、比較的低コストなＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)を使用することが有力である。ＮチャンネルＭＯＳＦＥＴでは、ソースからドレイン方向に寄生ダイオード（ボディダイオード）が形成される。従って、ソース端子とドレイン端子の両方から電流が流入する可能性がある用途では、２つのＭＯＳＦＥＴを逆向きに直列接続して双方向スイッチとして使用することが一般的である。
　図１１（ａ）－（ｂ）は、第１スイッチＳ１を２つのＮチャンネルＭＯＳＦＥＴで構成する場合の回路構成例を示す図である。図１１（ａ）は、２つのＮチャンネルＭＯＳＦＥＴのソース端子同士を接続して双方向スイッチを構成する例を示している。この場合、直列の２つのボディダイオードＤ１ａ、Ｄ１ｂのアノード同士が向き合うことになるため、双方向スイッチの両端間にボディダイオードを介して電流が流れることが阻止される。
　図１１（ｂ）は、２つのＮチャンネルＭＯＳＦＥＴのドレイン端子同士を接続して双方向スイッチを構成する例を示している。この場合、直列の２つのボディダイオードＤ１ａ、Ｄ１ｂのカソード同士が向き合うことになるため、双方向スイッチの両端間にボディダイオードを介して電流が流れることが阻止される。
　図１１（ａ）の構成例と図１１（ｂ）の構成例を比較すると、図１１（ａ）の構成例の方が、２つのＮチャンネルＭＯＳＦＥＴのゲートドライバの電源回路（ＤＣ／ＤＣコンバータ）を共通化できるメリットがある。図１１（ａ）の構成例では２つのＮチャンネルＭＯＳＦＥＴのソース電位が共通であるため、２つのゲートドライバの電源電圧を共通化することができる。従って、２つのゲートドライバに電源電圧を供給する電源回路（ＤＣ／ＤＣコンバータ）も共通化できる。これにより、コスト及び回路面積を削減することができる。一方、図１１（ｂ）の構成例では、２つのＮチャンネルＭＯＳＦＥＴのソース電位を共通化できないため、２つのゲートドライバに電源電圧を供給する電源回路（ＤＣ／ＤＣコンバータ）を別々に設ける必要がある。
　図１２（ａ）－（ｂ）は、比較例に係る蓄電システム１の構成と、図９に示した実施例に係る蓄電システム１の構成を比較した図である。図１２（ａ）は、比較例に係る蓄電システム１の構成を示している。比較例では、セル選択回路１１は、（ｎ＋１）個の第１配線側スイッチ、及び（ｎ＋１）個の第２配線側スイッチを有する。（ｎ＋１）個の第１配線側スイッチは、直列接続されたｎ個のセルの各ノードと、第１配線Ｗ１との間にそれぞれ接続される。（ｎ＋１）個の第２配線側スイッチは、直列接続されたｎ個のセルの各ノードと、第２配線Ｗ２との間にそれぞれ接続される。
　図１２（ａ）に示す例ではｎ＝４、ノード数＝５であり、セル選択回路１１は、５個の第１配線側スイッチ、及び５個の第２配線側スイッチを有する。図１２（ａ）では、第１スイッチＳ１、第３スイッチＳ３、第５スイッチＳ５、第７スイッチＳ７及び第９スイッチＳ９が第１配線側スイッチであり、第２スイッチＳ２、第４スイッチＳ４、第６スイッチＳ６、第８スイッチＳ８及び第１０スイッチＳ１０が第２配線側スイッチである。
　エネルギー保持回路１２は、インダクタＬ１及びクランプスイッチＳｃを含む。クランプスイッチＳｃは、インダクタＬ１の両端をエネルギー保持回路１２内で導通させるためのスイッチである。エネルギー保持回路１２は、セル選択回路１１がいずれのセルも選択していない状態で、インダクタＬ１を含む閉ループを形成することができる。即ち、クランプスイッチＳｃがオン状態に制御されると、インダクタＬ１とクランプスイッチＳｃを含む閉ループが形成される。
　図１２（ａ）に示す例では、第１スイッチＳ１－第１０スイッチＳ１０及びクランプスイッチＳｃに、図１１（ａ）の構成例に示す双方向スイッチが使用されている。従って、セル選択回路１１で２０個のスイッチング素子、エネルギー保持回路１２で２個のスイッチング素子が使用され、合計２２個のスイッチング素子が使用されている。
　図１２（ｂ）は、実施例に係る蓄電システム１の構成を示している。図１２（ｂ）に示す例では、第１スイッチＳ１、第４スイッチＳ４、第５スイッチＳ５、第８スイッチＳ８、第９スイッチＳ９、第１クランプスイッチＳｃ１、第２クランプスイッチＳｃ２、第３クランプスイッチＳｃ３及び第４クランプスイッチＳｃ４に、図１１（ａ）の構成例に示す双方向スイッチが使用されている。従って、セル選択回路１１で１０個のスイッチング素子、エネルギー保持回路１２で８個のスイッチング素子が使用され、合計１８個のスイッチング素子が使用されている。
　図１３（ａ）－（ｃ）は、比較例に係る蓄電システム１の第１セルＣ１から第３セルＣ３へのエネルギー移動のシーケンスを説明するための回路図である。
　図１３（ａ）に示す第１状態では、制御部１３は、第１．１スイッチング素子Ｓ１ａ、第１．２スイッチング素子Ｓ１ｂ、第４．２スイッチング素子Ｓ４ｂ及び第４．１スイッチング素子Ｓ４ａをオン状態に制御し、その他のスイッチング素子をオフ状態に制御している。第１状態は、第１セルＣ１から放電されたエネルギーでインダクタＬ１が励磁されている状態である。
　図１３（ｂ）に示す第２状態では、制御部１３は、第１クランプスイッチング素子Ｓｃａ及び第２クランプスイッチング素子Ｓｃｂをオン状態に制御し、その他のスイッチング素子をオフ状態に制御している。第２状態は、第２クランプスイッチング素子Ｓｃｂ及び第１クランプスイッチング素子Ｓｃａを介して、インダクタＬ１に循環電流が流れ、インダクタＬ１の電流がアクティブクランプされている状態である。
　図１３（ｃ）に示す第３状態では、制御部１３は、第６．２スイッチング素子Ｓ６ｂ、第６．１スイッチング素子Ｓ６ａ、第７．１スイッチング素子Ｓ７ａ及び第７．２スイッチング素子Ｓ７ｂをオン状態に制御し、その他のスイッチング素子をオフ状態に制御している。第３状態は、インダクタＬ１から第３セルＣ３に電流が流れ、インダクタＬ１が減磁している状態である。
　図１４（ａ）－（ｄ）は、実施例に係る蓄電システム１の第１セルＣ１から第２セルＣ２／第３セルＣ３へのエネルギー移動のシーケンスを説明するための回路図である。
　図１４（ａ）に示す第１状態では、制御部１３は、第１．１スイッチング素子Ｓ１ａ、第１．２スイッチング素子Ｓ１ｂ、第１．１クランプスイッチング素子Ｓｃ１ａ、第１．２クランプスイッチング素子Ｓｃ１ｂ、第４．１クランプスイッチング素子Ｓｃ４ａ、第４．２クランプスイッチング素子Ｓｃ４ｂ、第４．２スイッチング素子Ｓ４ｂ及び第４．１スイッチング素子Ｓ４ａをオン状態に制御し、その他のスイッチング素子をオフ状態に制御している。第１状態は、第１セルＣ１から放電されたエネルギーでインダクタＬ１が励磁されている状態である。
　図１４（ｂ）に示す第２状態では、制御部１３は、第４．１クランプスイッチング素子Ｓｃ４ａ、第４．２クランプスイッチング素子Ｓｃ４ｂ、第２．２クランプスイッチング素子Ｓｃ２ｂ及び第２．１クランプスイッチング素子Ｓｃ２ａをオン状態に制御し、その他のスイッチング素子をオフ状態に制御している。第２状態は、第４．１クランプスイッチング素子Ｓｃ４ａ、第４．２クランプスイッチング素子Ｓｃ４ｂ、第２．２クランプスイッチング素子Ｓｃ２ｂ及び第２．１クランプスイッチング素子Ｓｃ２ａを介して、インダクタＬ１に循環電流が流れ、インダクタＬ１の電流がアクティブクランプされている状態である。
　図１４（ｃ）に示す第３状態では、制御部１３は、第４．１クランプスイッチング素子Ｓｃ４ａ、第４．２クランプスイッチング素子Ｓｃ４ｂ、第４．２スイッチング素子Ｓ４ｂ、第４．１スイッチング素子Ｓ４ａ、第５．１スイッチング素子Ｓ５ａ、第５．２スイッチング素子Ｓ５ｂ、第１．１クランプスイッチング素子Ｓｃ１ａ及び第１．２クランプスイッチング素子Ｓｃ１ｂをオン状態に制御し、その他のスイッチング素子をオフ状態に制御している。第３状態は、インダクタＬ１から第２セルＣ２に電流が流れ、インダクタＬ１が減磁している状態である。
　図１４（ｄ）に示す第４状態では、制御部１３は、第３．１クランプスイッチング素子Ｓｃ３ａ、第３．２クランプスイッチング素子Ｓｃ３ｂ、第５．２スイッチング素子Ｓ５ｂ、第５．１スイッチング素子Ｓ５ａ、第９．１スイッチング素子Ｓ９ａ、第９．２スイッチング素子Ｓ９ｂ、第２．１クランプスイッチング素子Ｓｃ２ａ及び第２．２クランプスイッチング素子Ｓｃ２ｂをオン状態に制御し、その他のスイッチング素子をオフ状態に制御している。第４状態は、インダクタＬ１から第３セルＣ３に電流が流れ、インダクタＬ１が減磁している状態である。
　制御部１３は、第１セルＣ１から放電されたエネルギーを第２セルＣ２に充電する場合、第２状態から第３状態に遷移させる。第１セルＣ１から放電されたエネルギーを第３セルＣ３に充電する場合、第２状態から第４状態に遷移させる。
　ところで、スイッチング素子のスイッチングタイミングには、温度変化や閾値レベルの変化により、ばらつきが発生する。従って、セル選択回路１１に含まれる複数のスイッチング素子、及びエネルギー保持回路１２に含まれる複数のスイッチング素子を、設計者が意図した理想的なタイミングでオン／オフ制御することは難しい。これらのスイッチング素子のスイッチングタイミングのずれにより、インダクタＬ１の励磁状態からアクティブクランプ状態に遷移する際、放電セルに外部短絡が発生する可能性がある。また放電経路中のスイッチング素子に耐圧破壊が発生する可能性がある。同様にスイッチングタイミングのずれにより、アクティブクランプ状態から減磁状態に遷移する際、充電セルに外部短絡が発生する可能性がある。また充電経路中のスイッチング素子に耐圧破壊が発生する可能性がある。
　例えば上記図１０（ａ）－（ｈ）に示した基本動作シーケンスにおいて、図１０（ａ）に示したインダクタＬ１の励磁状態から図１０（ｂ）に示したアクティブクランプ状態に遷移する際に、第１セルＣ１に外部短絡が発生する可能性や第１スイッチＳ１、第４スイッチＳ４又は第１クランプスイッチＳｃ１に耐圧破壊が発生する可能性がある。また、図１０（ｂ）に示したアクティブクランプ状態から図１０（ｃ）に示した減磁状態に遷移する際に、第２セルＣ２に外部短絡が発生する可能性や第４スイッチＳ４、第５スイッチＳ５又は第１クランプスイッチＳｃ１に耐圧破壊が発生する可能性がある。
　そこで本実施例では、インダクタＬ１の励磁状態からアクティブクランプ状態に遷移する間にデッドタイムを挿入する。同様にアクティブクランプ状態から減磁状態に遷移する間にデッドタイムを挿入する。
　制御部１３は、図１４（ａ）に示したインダクタＬ１の励磁状態から図１４（ｂ）に示したアクティブクランプ状態に遷移する際、最初に第２．２クランプスイッチング素子Ｓｃ２ｂをターンオンする。次に第１．１スイッチング素子Ｓ１ａ、第４．２スイッチング素子Ｓ４ｂ、及び第１．１クランプスイッチング素子Ｓｃ１ａをターンオフする。最後に第１．２スイッチング素子Ｓ１ｂ、第４．１スイッチング素子Ｓ４ａ、第１．２クランプスイッチング素子Ｓｃ１ｂをターンオフし、第２．１クランプスイッチング素子Ｓｃ２ａをターンオンする。
　図１４（ａ）に示したインダクタＬ１の励磁状態から図１４（ｂ）に示したアクティブクランプ状態に遷移する間に、第２．２クランプスイッチング素子Ｓｃ２ｂをターンオンして、インダクタＬ１の両端間に第２．１クランプスイッチング素子Ｓｃ２ａのボディダイオードＤｃ１ａが介在した経路が形成された状態を作る。第２．２クランプスイッチング素子Ｓｃ２ｂがターンオンしても、第２．１クランプスイッチング素子Ｓｃ２ａのボディダイオードＤｃ１ａがあるため、第１セルＣ１は外部短絡しない。この状態において、第１．１スイッチング素子Ｓ１ａ、第４．２スイッチング素子Ｓ４ｂ及び第１．１クランプスイッチング素子Ｓｃ１ａのうちの１つがターンオフした時点でインダクタＬ１の両端が導通する。従って、第１．１スイッチング素子Ｓ１ａ、第４．２スイッチング素子Ｓ４ｂ及び第１．１クランプスイッチング素子Ｓｃ１ａのターンオフのタイミングにずれが生じても、第１．１スイッチング素子Ｓ１ａ、第４．２スイッチング素子Ｓ４ｂ又は第１．１クランプスイッチング素子Ｓｃ１ａに耐圧破壊が発生することはない。
　なお、デッドタイム中は、第２．１クランプスイッチング素子Ｓｃ２ａのボディダイオードＤｃ２ａを電流が流れるため、ボディダイオードＤｃ２ａの順方向降下電圧Ｖｆと電流量に応じた損失が発生する。従ってデッドタイムは、上述の外部短絡や耐圧破壊が発生しない時間であって、できるだけ短い時間に設定されることが望ましい。
　制御部１３は、図１４（ｂ）に示したアクティブクランプ状態から図１４（ｃ）に示した減磁状態に遷移する際、最初に第２．１クランプスイッチング素子Ｓｃ２ａをターンオフする。次に第４．２スイッチング素子Ｓ４ｂ、第５．１スイッチング素子Ｓ５ａ及び第１．１クランプスイッチング素子Ｓｃ１ａをターンオンする。次に第２．２クランプスイッチング素子Ｓｃ２ｂをターンオフする。最後に第４．１スイッチング素子Ｓ４ａ、第５．２スイッチング素子Ｓ５ｂ及び第１．２クランプスイッチング素子Ｓｃ１ｂをターンオンする。
　図１４（ｂ）に示したアクティブクランプ状態から図１４（ｃ）に示した減磁状態に遷移する間に、第４．２スイッチング素子Ｓ４ｂ、第５．１スイッチング素子Ｓ５ａ及び第１．１クランプスイッチング素子Ｓｃ１ａをターンオンして、インダクタＬ１と第２セルＣ２間に、第４．２スイッチング素子Ｓ４ｂ、第４．１スイッチング素子Ｓ４ａのボディダイオードＤ４ａ、第５．１スイッチング素子Ｓ５ａ、第５．２スイッチング素子Ｓ５ｂのボディダイオードＤ５ｂ、第１．１クランプスイッチング素子Ｓｃ１ａ及び第１．２クランプスイッチング素子Ｓｃ１ｂのボディダイオードＤｃ１ｂが介在した経路が形成された状態を作る。
　この状態において、第２．１クランプスイッチング素子Ｓｃ２ａと第２．２クランプスイッチング素子Ｓｃ２ｂの両方がオフ状態になりインダクタＬ１から第２セルＣ２に充電可能な状態になったとき、第４．１スイッチング素子Ｓ４ａ、第５．２スイッチング素子Ｓ５ｂ及び第１．２クランプスイッチング素子Ｓｃ１ｂのうちの１つがターンオンしても、ターンオンしていない２つのスイッチング素子の両端間に高電圧が発生することはない。従って、第４．１スイッチング素子Ｓ４ａ、第５．２スイッチング素子Ｓ５ｂ及び第１．２クランプスイッチング素子Ｓｃ１ｂのターンオンのタイミングにずれが生じても、第４．１スイッチング素子Ｓ４ａ、第５．２スイッチング素子Ｓ５ｂ又は第１．２クランプスイッチング素子Ｓｃ１ｂが耐圧破壊することはない。また、第２．１クランプスイッチング素子Ｓｃ２ａ、第２．２クランプスイッチング素子Ｓｃ２ｂ、第４．１スイッチング素子Ｓ４ａ、第４．２スイッチング素子Ｓ４ｂ、第５．１スイッチング素子Ｓ５ａ、第５．２スイッチング素子Ｓ５ｂ、第１．１クランプスイッチング素子Ｓｃ１ａ及び第１．２クランプスイッチング素子Ｓｃ１ｂが同時にオンすることも回避されるため、第２セルＣ２が外部短絡することもない。
　図１５は、本実施例に係る均等化回路と、比較例に係る均等化回路において使用されるスイッチング素子の数をグラフで示した図である。横軸はセルの直列数ｎを示し、縦軸はスイッチング素子の数を示している。比較例において必要なスイッチング素子の数は、４（ｎ＋１）＋２であり、本実施例において必要なスイッチング素子の数は、２（ｎ＋１）＋８である。比較例と本実施例を比較すると、本実施例の方が直列数が増加するほど、スイッチング素子の削減効果が大きくなることが分かる。
　以上説明したように本実施例によれば、エネルギー保持回路１２にフルブリッジ型の８個のクランプスイッチを設けることにより、インダクタＬ１から放出される電流の向きを制御により切り替えることができる。従って、セル選択回路１１に含まれるスイッチング素子の数を半分にすることができる。比較例では、インダクタＬ１から放出される電流の向きを切り替えることができないため、各セルの各ノードに放電用と充電用の２つの電流経路を設ける必要がある。この点、本実施例では放電用と充電用の経路を１つにまとめることができるため、電流経路を半分にすることができ、電流経路に挿入されるスイッチング素子の数も半分にすることができる。さらに、スイッチング素子のゲートを駆動する駆動回路も半分にすることができる。よって、コストを削減でき、回路面積を縮小することができる。
　図１６は、図１２（ｂ）に示した蓄電システムの変形例の構成を示す図である。図１６に示す変形例では、第１クランプスイッチＳｃ１－第４クランプスイッチＳｃ４はそれぞれ１つのスイッチング素子で構成され、それぞれ逆並列にボディダイオードＤｃ１－Ｄｃ４が形成される。直列接続されたｎ個のセルの各ノード（ｎ＋１）の内、奇数ノードは第１１スイッチＳ１１を介して第１配線Ｗ１に接続可能であり、第１２スイッチＳ１２を介して第２配線Ｗ２に接続可能である。直列接続されたｎ個のセルの各ノード（ｎ＋１）の内、偶数ノードは第１３スイッチＳ１３を介して第１配線Ｗ１に接続可能であり、第１４スイッチＳ１４を介して第２配線Ｗ２に接続可能である。
　制御部１３は、放電対象または充電対象のセルの両端ノードの内、高圧のノードの方を第１配線Ｗ１に接続し、低圧のノードの方を第２配線Ｗ２に接続するように、第１１スイッチＳ１１、第１２スイッチＳ１２、第１３スイッチＳ１３、及び第１４スイッチＳ１４を制御する。第１スイッチＳ１、第４スイッチＳ４、第５スイッチＳ５、第８スイッチＳ８、第９スイッチＳ９、第１１スイッチＳ１１、第１２スイッチＳ１２、第１３スイッチＳ１３、及び第１４スイッチＳ１４に、図１１（ａ）の構成例に示す双方向スイッチが使用されている。従って、セル選択回路１１で１０個のスイッチング素子、極性切替回路で８個、エネルギー保持回路１２で４個のスイッチング素子が使用され、合計２２個のスイッチング素子が使用されている。一般式で記載すると、２（ｎ＋１）＋１２である。
　上述した実施例では、スイッチング素子としてＭＯＳＦＥＴを使用する例を説明した。この点、ＩＧＢＴ（InsulatedGate Bipolar Transistor）等の寄生ダイオードが形成されない半導体スイッチング素子を用いてもよい。その場合、寄生ダイオードの代わりに外付けダイオードを半導体スイッチング素子に対して並列接続する。順方向降下電圧Ｖｆが低いダイオードを使用するほど、デッドタイムにおける損失を小さくすることができ、効率が向上する。
　また上述した実施例では、直列接続された複数のセル間をアクティブ方式により均等化する例を説明した。この点、実施例に係る均等化回路を用いて、直列接続された複数のモジュール間を均等化することもできる。本明細書内の「セル」を「モジュール」に適宜、読み替えればよい。
　図１７は、本発明の別の実施例に係る蓄電システムの構成を示す図である。図１７は、直列接続された複数のモジュール間を均等化処理する均等化回路を備える蓄電システムの一実施例を示している。図１７において、複数のモジュールは図９に示した蓄電システム１と同様にそれぞれセル用均等化回路及び複数のセルが直列接続される蓄電部を備えている。第１モジュールＭ１はセル用均等化回路１０Ａ及び蓄電部２０Ａを備え、第２モジュールＭ２はセル用均等化回路１０Ｂ及び蓄電部２０Ｂを備え、第３モジュールＭ３はセル用均等化回路１０Ｃ及び蓄電部２０Ｃを備え、第４モジュールＭ４はセル用均等化回路１０Ｄ及び蓄電部２０Ｄを備えている。
　モジュール用均等化回路１０Ｍは、電圧検出部１４Ｍ、モジュール選択回路１１Ｍ、エネルギー保持回路１２Ｍ及び制御部１３Ｍを含む。
　本実施例では制御部１３Ｍは、アクティブモジュールバランス方式により直列接続されたｍ個のモジュール間の均等化処理を実行する。本実施例に係るアクティブモジュールバランス方式では、直列接続されたｍ個のモジュール間において、あるモジュール（放電対象のモジュール）から、別のモジュール（充電対象のモジュール）にエネルギー移動を行うことにより、あるモジュールと別のモジュールの容量を均等化する。すなわち、モジュール用均等化回路１０Ｍは、任意の２つのモジュール間でエネルギー移動を行うエネルギー移動回路として機能し、このエネルギー移動を繰り返すことにより、直列接続されたｍ個のモジュール間の容量を均等化する。
　以上の複数のモジュール間の均等化処理とは別に各モジュール内の直列接続された複数のセル間の均等化処理が行われる。各モジュール内の直列接続された複数のセル間の均等化処理は、複数のモジュール間の均等化処理と多重的に実行する構成であってもよい。この場合、モジュール用均等化回路１０Ｍとセル用均等化回路１０Ａ～１０Ｄとは通信により互いに連携して動作される。モジュール間の均等化処理は、セル間の均等化処理よりも優先して実行されることが好ましく、モジュール間の均等化処理が完了した後に、セル間の均等化処理を完了させることによりモジュール間の均等化処理を実行したことにより発生する各セルの電圧差を解消できる。
　本実施例のモジュール用均等化回路１０Ｍは、モジュール選択回路１１Ｍ及びエネルギー保持回路１２Ｍを、図９に示したセル用の均等化回路１と同様の回路により構成されるが、モジュール選択回路１１Ｍ及びエネルギー保持回路１２Ｍは図１あるいは図８に示したセル用の均等化回路１と同様の回路構成であってもよい。
　また上述した各実施例では、アクティブセルバランス方式の均等化回路を説明したが、複数のセル／モジュール間の均等化を目的としないエネルギー移動にも適用可能である。例えば、２つのモジュール間の温度が大きく異なる場合、保存劣化を抑制するために、温度が高いモジュールのエネルギーの少なくとも一部を、温度が低いモジュールに移動させてもよい。
　以上、本発明を各実施例をもとに説明した。各実施例は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に容易に理解されるところである。
　なお、実施の形態は、以下の項目によって特定されてもよい。
［項目１］
　インダクタ（Ｌ１）と、
　直列接続されたｎ（ｎは２以上の整数）個のセル（Ｃ１－Ｃ４）と前記インダクタ（Ｌ１）間に設けられ、前記ｎ個のセル（Ｃ１－Ｃ４）のいずれかのセルの両端と、前記インダクタ（Ｌ１）の両端を導通させることが可能なセル選択回路（１１）と、
　前記セル選択回路（１１）がいずれのセルも選択していない状態で、前記インダクタ（Ｌ１）を含む閉ループを形成するためのクランプスイッチ（Ｓｃ）と、
　前記セル選択回路（１１）と前記クランプスイッチ（Ｓｃ）を制御する制御部（１３）と、を備え、
　前記制御部（１３）は、
　前記セル選択回路（１１）を制御して前記ｎ個のセル（Ｃ１－Ｃ４）の内の放電対象とするセルの両端と前記インダクタ（Ｌ１）の両端を所定時間、導通させ、
　前記セル選択回路（１１）を制御して前記ｎ個のセル（Ｃ１－Ｃ４）と前記インダクタ（Ｌ１）を電気的に遮断するとともに、前記クランプスイッチ（Ｓｃ）をターンオンさせ、
　前記クランプスイッチ（Ｓｃ）をターンオフさせるとともに、前記セル選択回路（１１）を制御して前記ｎ個のセル（Ｃ１－Ｃ４）の内の充電対象とするセルの両端と前記インダクタ（Ｌ１）の両端を所定時間、導通させる、
　ことを特徴とするエネルギー移動回路（１０）。
　これによれば、インダクタ（Ｌ１）を用いて複数のセル（Ｃ１－Ｃ４）間の容量を均等化するエネルギー移動回路（１０）を、少ない素子数で実現することができる。
［項目２］
　前記セル選択回路（１１）は、
　前記インダクタ（Ｌ１）の一端に接続される第１配線（Ｗ１）と、
　前記インダクタ（Ｌ１）の他端に接続される第２配線（Ｗ２）と、
　前記直列接続されたｎ個のセル（Ｃ１－Ｃ４）の各ノードと、前記第１配線（Ｗ１）間にそれぞれ接続される（ｎ＋１）個の第１配線側スイッチ（Ｓ１、Ｓ３、Ｓ５、Ｓ７、Ｓ９）と、
　前記直列接続されたｎ個のセル（Ｃ１－Ｃ４）の各ノードと、前記第２配線（Ｗ２）間にそれぞれ接続される（ｎ＋１）個の第２配線側スイッチ（Ｓ２、Ｓ４、Ｓ６、Ｓ８、Ｓ１０）と、
　を含むことを特徴とする項目１に記載のエネルギー移動回路（１０）。
　これによれば、インダクタ（Ｌ１）を用いたアクティブ方式の均等化を行うエネルギー移動回路（１０）を少ないスイッチ数で実現することができる。
［項目３］
　ｎは、５以上の整数であることを特徴とする項目１または２に記載のエネルギー移動回路（１０）。
　セルの直列数（ｎ）が多くなるほど、素子の削減効果が大きくなる。
［項目４］
　インダクタ（Ｌ１）と、
　直列接続されたｎ（ｎは２以上の整数）個のセル（Ｃ１－Ｃ４）と前記インダクタ（Ｌ１）間に設けられ、前記ｎ個のセル（Ｃ１－Ｃ４）のいずれかのセルの両端と、前記インダクタ（Ｌ１）の両端を導通させることが可能なセル選択回路（１１）と、
　前記セル選択回路（１１）がいずれのセル（Ｃ１－Ｃ４）も選択していない状態で、前記インダクタ（Ｌ１）を含む閉ループを形成するための、フルブリッジ接続された４個のクランプスイッチ（Ｓｃ１－Ｓｃ４）と、
　前記セル選択回路（１１）と前記４個のクランプスイッチ（Ｓｃ１－Ｓｃ４）を制御する制御部（１３）と、を備え、
　前記セル選択回路（１１）は、
　前記インダクタ（Ｌ１）の一端に接続される第１配線（Ｗ１）と、
　前記インダクタ（Ｌ１）の他端に接続される第２配線（Ｗ２）と、
　前記直列接続されたｎ個のセル（Ｃ１－Ｃ４）の各ノード（ｎ＋１）の内、奇数ノードと前記第１配線（Ｗ１）との間にそれぞれ接続される複数の第１配線側スイッチ（Ｓ１、Ｓ５、Ｓ９）と、
　前記直列接続されたｎ個のセル（Ｃ１－Ｃ４）の各ノード（ｎ＋１）の内、偶数ノード
と前記第２配線（Ｗ２）との間にそれぞれ接続される少なくとも１個の第２配線側スイッチ（Ｓ４、Ｓ８）と、を含み、
　前記４個のクランプスイッチ（Ｓｃ１－Ｓｃ４）の内、第１クランプスイッチ（Ｓｃ１）及び第２クランプスイッチ（Ｓｃ２）が直列に接続された第１アームと、第３クランプスイッチ（Ｓｃ３）及び第４クランプスイッチ（Ｓｃ４）が直列に接続された第２アームが、前記第１配線（Ｗ１）と前記第２配線（Ｗ２）間に並列に接続され、
　前記インダクタ（Ｌ１）は、前記第１クランプスイッチ（Ｓｃ１）と前記第２クランプスイッチ（Ｓｃ２）間のノードと、前記第３クランプスイッチ（Ｓｃ３）と前記第４クランプスイッチ（Ｓｃ４）間のノードとの間に接続されることを特徴とするエネルギー移動回路（１０）。
　これによれば、インダクタ（Ｌ１）を用いた複数のセル（Ｃ１－Ｃ４）間のエネルギー移動回路（１０）を少ない素子数で実現することができる。
［項目５］
　前記制御部（１３）は、
　前記ｎ個のセル（Ｃ１－Ｃ４）の内の放電対象とする放電セル（Ｃ１）の両側のノードに接続された前記第１配線側スイッチ（Ｓ１）と前記第２配線側スイッチ（Ｓ４）をオン状態、並びに前記第１クランプスイッチ（Ｓｃ１）及び前記第４クランプスイッチ（Ｓｃ４）、又は前記第２クランプスイッチ（Ｓｃ２）及び前記第３クランプスイッチ（Ｓｃ３）をオン状態に制御する第１状態、
　前記放電セル（Ｃ１）の両側のノードに接続された前記第１配線側スイッチ（Ｓ１）と前記第２配線側スイッチ（Ｓ４）をオフ状態、並びに前記第２クランプスイッチ（Ｓｃ２）及び前記第４クランプスイッチ（Ｓｃ４）、又は前記第１クランプスイッチ（Ｓｃ１）及び前記第３クランプスイッチ（Ｓｃ３）をオン状態に制御する第２状態、
　前記ｎ個のセル（Ｃ１－Ｃ４）の内の充電対象とする充電セル（Ｃ２）の両側のノードに接続された前記第１配線側スイッチ（Ｓ５）と前記第２配線側スイッチ（Ｓ４）をオン状態、並びに前記充電セル（Ｃ２）に電流が流れるように前記第１クランプスイッチ（Ｓｃ１）及び前記第４クランプスイッチ（Ｓｃ４）、又は前記第２クランプスイッチ（Ｓｃ２）及び前記第３クランプスイッチ（Ｓｃ３）をオン状態に制御する第３状態、
　の順に制御することを特徴とする項目４に記載のエネルギー移動回路（１０）。
　これによれば、任意の２つのセル間においてエネルギー移動を行うことができる。
［項目６］
　前記複数の第１配線側スイッチ（Ｓ１、Ｓ５、Ｓ９）は、それぞれ、ボディダイオード（Ｄ１ａ、Ｄ１ｂ／Ｄ５ａ、Ｄ５ｂ／Ｄ９ａ、Ｄ９ｂ）を有する２個のスイッチング素子（Ｓ１ａ、Ｓ１ｂ／Ｓ５a、Ｓ５ｂ／Ｓ９ａ、Ｓ９ｂ）が逆向きに直列に接続されて形成され、
　前記少なくとも１個の第２配線側スイッチ（Ｓ４、Ｓ８）は、それぞれ、ボディダイオード（Ｄ４ａ、Ｄ４ｂ／Ｄ８ａ、Ｄ８ｂ）を有する２個のスイッチング素子（Ｓ４ａ、Ｓ４ｂ／Ｓ８ａ、Ｓ８ｂ）が逆向きに直列に接続されて形成されることを特徴とする項目４または５に記載のエネルギー移動回路（１０）。
　これによれば、第１配線側スイッチ（Ｓ１、Ｓ５、Ｓ９）と第２配線側スイッチ（Ｓ４、Ｓ８）を安全に切り替えることができる。
［項目７］
　前記４個のクランプスイッチ（Ｓｃ１－Ｓｃ４）は、それぞれ、ボディダイオード（Ｄｃ１ａ、Ｄｃ１ｂ／Ｄｃ２ａ、Ｄｃ２ｂ／Ｄｃ３ａ、Ｄｃ３ｂ／Ｄｃ４ａ、Ｄｃ４ｂ）を有する２個のスイッチング素子（Ｓｃ１ａ、Ｓｃ１ｂ／Ｓｃ２ａ、Ｓｃ２ｂ／Ｓｃ３ａ、Ｓｃ３ｂ／Ｓｃ４ａ、Ｓｃ４ｂ）が逆向きに直列に接続されて形成されることを特徴と項目４から６のいずれか１項に記載のエネルギー移動回路（１０）。
　これによれば、クランプスイッチ（Ｓｃ１－Ｓｃ４）を安全に切り替えることができる。
［項目８］
　前記ｎ個のセル（Ｃ１－Ｃ４）のそれぞれの電圧を検出する電圧検出部（１４）をさらに備え、
　前記制御部（１３）は、前記電圧検出部（１４）により検出された前記ｎ個のセル（Ｃ１－Ｃ４）の電圧をもとに、前記ｎ個のセル（Ｃ１－Ｃ４）間の均等化処理を実行する項目４から７のいずれか１項に記載のエネルギー移動回路（１０）。
　これによれば、エネルギー移動を利用した均等化回路を実現することができる。
［項目９］
　前記制御部（１３）は、前記電圧検出部（１４）により検出された前記ｎ個のセル（Ｃ１－Ｃ４）の電圧をもとに、前記ｎ個のセル（Ｃ１－Ｃ４）の目標電圧／目標容量を決定し、前記目標電圧／目標容量より高いセルを放電対象のセルに決定し、前記目標電圧／目標容量より低いセルを充電対象のセルに決定することを特徴とする項目８に記載のエネルギー移動回路（１０）。
　これによれば、セル（Ｃ１－Ｃ４）間のエネルギー移動によるアクティブセルバランスを実現することができる。
［項目１０］
　直列接続されたｎ（ｎは２以上の整数）個のセル（Ｃ１－Ｃ４）と、
　項目４から９のいずれか１項に記載のエネルギー移動化回路（１０）と、
　を備えることを特徴とする蓄電システム（１）。
　これによれば、インダクタ（Ｌ１）を用いた複数のセル（Ｃ１－Ｃ４）間のエネルギー移動回路（１０）を少ない素子数で実現した蓄電システム（１）を構築することができる。
［項目１１］
　インダクタ（Ｌ１）と、
　直列接続されたｎ（ｎは２以上の整数）個のモジュール（Ｃ１－Ｃ４）と前記インダクタ（Ｌ１）間に設けられ、前記ｎ個のモジュール（Ｃ１－Ｃ４）のいずれかのモジュールの両端と、前記インダクタ（Ｌ１）の両端を導通させることが可能なモジュール選択回路（１１）と、
　前記モジュール選択回路（１１）がいずれのモジュールも選択していない状態で、前記インダクタ（Ｌ１）を含む閉ループを形成するためのクランプスイッチ（Ｓｃ）と、
　前記モジュール選択回路（１１）と前記クランプスイッチ（Ｓｃ）を制御する制御部（１３）と、を備え、
　前記制御部（１３）は、
　前記モジュール選択回路（１１）を制御して前記ｎ個のモジュール（Ｃ１－Ｃ４）の内の放電対象とするモジュールの両端と前記インダクタ（Ｌ１）の両端を所定時間、導通させ、
　前記モジュール選択回路（１１）を制御して前記ｎ個のモジュール（Ｃ１－Ｃ４）と前記インダクタ（Ｌ１）を電気的に遮断するとともに、前記クランプスイッチ（Ｓｃ）をターンオンさせ、
　前記クランプスイッチ（Ｓｃ）をターンオフさせるとともに、前記モジュール選択回路（１１）を制御して前記ｎ個のモジュール（Ｃ１－Ｃ４）の内の充電対象とするモジュールの両端と前記インダクタ（Ｌ１）の両端を所定時間、導通させる、
　ことを特徴とするエネルギー移動回路（１０）。
　これによれば、インダクタ（Ｌ１）を用いて複数のモジュール（Ｃ１－Ｃ４）間の容量を均等化するエネルギー移動回路（１０）を、少ない素子数で実現することができる。
［項目１２］
　インダクタ（Ｌ１Ｍ）と、
　直列接続されたｍ（ｍは２以上の整数）個のモジュール（Ｍ１－Ｍ４）と前記インダクタ（Ｌ１Ｍ）間に設けられ、前記ｍ個のモジュール（Ｍ１－Ｍ４）のいずれかのモジュールの両端と、前記インダクタ（Ｌ１Ｍ）の両端を導通させることが可能なモジュール選択回路（１１Ｍ）と、
　前記モジュール選択回路（１１Ｍ）がいずれのモジュール（Ｍ１－Ｍ４）も選択していない状態で、前記インダクタ（Ｌ１Ｍ）を含む閉ループを形成するための、フルブリッジ接続された４個のクランプスイッチ（Ｓｃ１Ｍ－Ｓｃ４Ｍ）と、
　前記モジュール選択回路（１１Ｍ）と前記４個のクランプスイッチ（Ｓｃ１Ｍ－Ｓｃ４Ｍ）を制御する制御部（１３）と、を備え、
　前記モジュール選択回路（１１Ｍ）は、
　前記インダクタ（Ｌ１Ｍ）の一端に接続される第１配線（Ｗ１Ｍ）と、
　前記インダクタ（Ｌ１Ｍ）の他端に接続される第２配線（Ｗ２Ｍ）と、
　前記直列接続されたｍ個のモジュール（Ｍ１－Ｍ４）の各ノード（ｍ＋１）の内、奇数ノードと前記第１配線（Ｗ１Ｍ）との間にそれぞれ接続される複数の第１配線側スイッチ（Ｓ１Ｍ、Ｓ５Ｍ、Ｓ９Ｍ）と、
　前記直列接続されたｍ個のモジュール（Ｍ１－Ｍ４）の各ノード（ｍ＋１）の内、偶数ノードと前記第２配線（Ｗ２Ｍ）との間にそれぞれ接続される少なくとも１個の第２配線側スイッチ（Ｓ４Ｍ、Ｓ８Ｍ）と、を含み、
　前記４個のクランプスイッチ（Ｓｃ１Ｍ－Ｓｃ４Ｍ）の内、第１クランプスイッチ（Ｓｃ１Ｍ）及び第２クランプスイッチ（Ｓｃ２Ｍ）が直列に接続された第１アームと、第３クランプスイッチ（Ｓｃ３Ｍ）及び第４クランプスイッチ（Ｓｃ４Ｍ）が直列に接続された第２アームが、前記第１配線（Ｗ１Ｍ）と前記第２配線（Ｗ２Ｍ）間に並列に接続され、
　前記インダクタ（Ｌ１Ｍ）は、前記第１クランプスイッチ（Ｓｃ１Ｍ）と前記第２クランプスイッチ（Ｓｃ２Ｍ）間のノードと、前記第３クランプスイッチ（Ｓｃ３Ｍ）と前記第４クランプスイッチ（Ｓｃ４Ｍ）間のノードとの間に接続されることを特徴とするエネルギー移動回路（１０Ｍ）。
　これによれば、インダクタ（Ｌ１Ｍ）を用いた複数のモジュール（Ｍ１－Ｍ４）間のエネルギー移動回路（１０Ｍ）を少ない素子数で実現することができる。
［項目１３］
　前記制御部（１３Ｍ）は、
　前記ｍ個のモジュール（Ｍ１－Ｍ４）の内の放電対象とする放電モジュール（Ｍ１）の両側のノードに接続された前記第１配線側スイッチ（Ｓ１Ｍ）と前記第２配線側スイッチ（Ｓ４Ｍ）をオン状態、並びに前記第１クランプスイッチ（Ｓｃ１Ｍ）及び前記第４クランプスイッチ（Ｓｃ４Ｍ）、又は前記第２クランプスイッチ（Ｓｃ２Ｍ）及び前記第３クランプスイッチ（Ｓｃ３Ｍ）をオン状態に制御する第１状態、
　前記放電モジュール（Ｍ１）の両側のノードに接続された前記第１配線側スイッチ（Ｓ１Ｍ）と前記第２配線側スイッチ（Ｓ４Ｍ）をオフ状態、並びに前記第２クランプスイッチ（Ｓｃ２Ｍ）及び前記第４クランプスイッチ（Ｓｃ４Ｍ）、又は前記第１クランプスイッチ（Ｓｃ１Ｍ）及び前記第３クランプスイッチ（Ｓｃ３Ｍ）をオン状態に制御する第２状態、
　前記ｍ個のモジュール（Ｍ１－Ｍ４）の内の充電対象とする充電モジュール（Ｍ２）の両側のノードに接続された前記第１配線側スイッチ（Ｓ５Ｍ）と前記第２配線側スイッチ（Ｓ４Ｍ）をオン状態、並びに前記充電モジュール（Ｍ２）に電流が流れるように前記第１クランプスイッチ（Ｓｃ１Ｍ）及び前記第４クランプスイッチ（Ｓｃ４Ｍ）、又は前記第２クランプスイッチ（Ｓｃ２Ｍ）及び前記第３クランプスイッチ（Ｓｃ３Ｍ）をオン状態に制御する第３状態、
　の順に制御することを特徴とする項目１２に記載のエネルギー移動回路（１０Ｍ）。
　これによれば、任意の２つのモジュール間においてエネルギー移動を行うことができる。
［項目１４］
　前記複数の第１配線側スイッチ（Ｓ１Ｍ、Ｓ５Ｍ、Ｓ９Ｍ）は、それぞれ、ボディダイオード（Ｄ１ａ、Ｄ１ｂ／Ｄ５ａ、Ｄ５ｂ／Ｄ９ａ、Ｄ９ｂ）を有する２個のスイッチング素子（Ｓ１ａ、Ｓ１ｂ／Ｓ５a、Ｓ５ｂ／Ｓ９ａ、Ｓ９ｂ）が逆向きに直列に接続されて形成され、
　前記少なくとも１個の第２配線側スイッチ（Ｓ４Ｍ、Ｓ８Ｍ）は、それぞれ、ボディダイオード（Ｄ４ａ、Ｄ４ｂ／Ｄ８ａ、Ｄ８ｂ）を有する２個のスイッチング素子（Ｓ４ａ、Ｓ４ｂ／Ｓ８ａ、Ｓ８ｂ）が逆向きに直列に接続されて形成されることを特徴とする項目１２または１３に記載のエネルギー移動回路（１０Ｍ）。
　これによれば、第１配線側スイッチ（Ｓ１Ｍ、Ｓ５Ｍ、Ｓ９Ｍ）と第２配線側スイッチ（Ｓ４Ｍ、Ｓ８Ｍ）を安全に切り替えることができる。
［項目１５］
　前記４個のクランプスイッチ（Ｓｃ１Ｍ－Ｓｃ４Ｍ）は、それぞれ、ボディダイオード（Ｄｃ１ａ、Ｄｃ１ｂ／Ｄｃ２ａ、Ｄｃ２ｂ／Ｄｃ３ａ、Ｄｃ３ｂ／Ｄｃ４ａ、Ｄｃ４ｂ）を有する２個のスイッチング素子（Ｓｃ１ａ、Ｓｃ１ｂ／Ｓｃ２ａ、Ｓｃ２ｂ／Ｓｃ３ａ、Ｓｃ３ｂ／Ｓｃ４ａ、Ｓｃ４ｂ）が逆向きに直列に接続されて形成されることを特徴と項目１２から１４のいずれか１項に記載のエネルギー移動回路（１０Ｍ）。
　これによれば、クランプスイッチ（Ｓｃ１Ｍ－Ｓｃ４Ｍ）を安全に切り替えることができる。
［項目１６］
　前記ｍ個のモジュール（Ｍ１－Ｍ４）のそれぞれの電圧を検出する電圧検出部（１４Ｍ）をさらに備え、
　前記制御部（１３Ｍ）は、前記電圧検出部（１４Ｍ）により検出された前記ｍ個のモジュール（Ｍ１－Ｍ４）の電圧をもとに、前記ｍ個のモジュール（Ｍ１－Ｍ４）間の均等化処理を実行する項目１１から１５のいずれか１項に記載のエネルギー移動回路（１０Ｍ）。
　これによれば、エネルギー移動を利用した均等化回路を実現することができる。
［項目１７］
　前記制御部（１３Ｍ）は、前記電圧検出部（１４Ｍ）により検出された前記ｍ個のモジュール（Ｍ１－Ｍ４）の電圧をもとに、前記ｍ個のモジュール（Ｍ１－Ｍ４）の目標電圧／目標容量を決定し、前記目標電圧／目標容量より高いモジュールを放電対象のモジュールに決定し、前記目標電圧／目標容量より低いモジュールを充電対象のモジュールに決定することを特徴とする項目１６に記載のエネルギー移動回路（１０Ｍ）。
　これによれば、モジュール（Ｍ１－Ｍ４）間のエネルギー移動によるアクティブモジュールバランスを実現することができる。
［項目１８］
　前記ｍ個のモジュール（Ｍ１－Ｍ４）は、それぞれ、
　直列接続された複数のセル（Ｃ１－Ｃ４）と、
　前記複数のセル（Ｃ１－Ｃ４）のそれぞれのセル電圧を検出するセル電圧検出部（１４）と、
　前記セル電圧検出部（１４）により検出されるセル電圧に基づいて同一モジュール（Ｍ１－Ｍ４）内の複数のセル電圧を均等化するセル用均等化回路（１０Ａ－１０Ｄ）と、を含み、
　前記セル用均等化回路（１０Ａ－１０Ｄ）は、前記制御部（１３Ｍ）と通信により互いに連携して動作し、前記ｍ個のモジュール（Ｍ１－Ｍ４）間の均等化処理が実行された後、前記複数のセル（Ｃ１－Ｃ４）間の均等化処理を実行することを特徴とする項目１６に記載のエネルギー移動回路（１０Ｍ）。
　これによれば、モジュール（Ｍ１－Ｍ４）間のエネルギー移動によるアクティブモジュールバランスと、セル（Ｃ１－Ｃ４）間のエネルギー移動によるアクティブセルバランスを併用して、効率的に全てのセルの均等化を実現することができる。
［項目１９］
　直列接続されたｍ（ｍは２以上の整数）個のモジュール（Ｍ１－Ｍ４）と、
　項目１１から１８のいずれか１項に記載のエネルギー移動化回路（１０Ｍ）と、
　を備えることを特徴とする蓄電システム（１Ｍ）。
　これによれば、インダクタ（Ｌ１Ｍ）を用いた複数のモジュール（Ｍ１－Ｍ４）間のエネルギー移動回路（１０Ｍ）を少ない素子数で実現した蓄電システム（１Ｍ）を構築することができる。
　１　蓄電システム、　１０　均等化回路、　１１　セル選択回路、　１２　エネルギー保持回路、　１３　制御部、　１４　電圧検出部、　２０　蓄電部、　Ｃ１　第１セル、　Ｃ２　第２セル、　Ｃ３　第３セル、　Ｃ４　第４セル、　Ｌ１　インダクタ、　Ｗ１　第１配線、　Ｗ２　第２配線、　Ｓ１　第１スイッチ、　Ｓ１ａ　第１．１スイッチング素子、　Ｄ１０ａ，Ｄ１０ｂ　ボディダイオード、　Ｓ１ｂ　第１．２スイッチング素子、　Ｓ２　第２スイッチ、　Ｓ２ａ　第２．１スイッチング素子、　Ｓ２ｂ　第２．２スイッチング素子、　Ｓ３　第３スイッチ、　Ｓ３ａ　第３．１スイッチング素子、　Ｓ３ｂ　第３．２スイッチング素子、　Ｓ４　第４スイッチ、　Ｓ４ａ　第４．１スイッチング素子、　Ｓ４ｂ　第４．２スイッチング素子、　Ｓ５　第５スイッチ、　Ｓ５ａ　第５．１スイッチング素子、　Ｓ５ｂ　第５．２スイッチング素子、　Ｄ５ｂ　ボディダイオード、　Ｓ６　第６スイッチ、　Ｓ６ａ　第６．１スイッチング素子、　Ｓ６ｂ　第６．２スイッチング素子、　Ｓ７　第７スイッチ、　Ｓ７ａ　第７．１スイッチング素子、　Ｓ７ｂ　第７．２スイッチング素子、　Ｓ８　第８スイッチ、　Ｓ８ａ　第８．１スイッチング素子、　Ｓ８ｂ　第８．２スイッチング素子、　Ｓ９　第９スイッチ、　Ｓ９ａ　第９．１スイッチング素子、　Ｓ９ｂ　第９．２スイッチング素子、　Ｓ１０　第１０スイッチ、　Ｓ１０ａ　第１０．１スイッチング素子、　Ｓ１０ｂ　第１０．２スイッチング素子、　Ｓｃ　クランプスイッチ、　Ｓｃａ　第１クランプスイッチング素子、　Ｓｃｂ　第２クランプスイッチング素子、　Ｓｃ１　第１クランプスイッチ、　Ｓｃ２　第２クランプスイッチ、　Ｓｃ３　第３クランプスイッチ、　Ｓｃ４　第４クランプスイッチ、　Ｄ１ａ，Ｄ１ｂ，Ｄ２ａ，Ｄ２ｂ，Ｄ３ａ，Ｄ３ｂ，Ｄ４ａ，Ｄ４ｂ，Ｄ５ａ，Ｄ６ａ，Ｄ６ｂ，Ｄ７ａ，Ｄ７ｂ，Ｄ８ａ，Ｄ８ｂ，Ｄ９ａ，Ｄ９ｂ，Ｄｃａ，Ｄｃｂ，Ｄｃ１，Ｄｃ２，Ｄｃ３，Ｄｃ４　ボディダイオード。

Claims (19)

  1. 　インダクタと、
    　直列接続されたｎ（ｎは２以上の整数）個のセルと前記インダクタ間に設けられ、前記ｎ個のセルのいずれかのセルの両端と、前記インダクタの両端を導通させることが可能なセル選択回路と、
    　前記セル選択回路がいずれのセルも選択していない状態で、前記インダクタを含む閉ループを形成するためのクランプスイッチと、
    　前記セル選択回路と前記クランプスイッチを制御する制御部と、を備え、
    　前記制御部は、
    　前記セル選択回路を制御して前記ｎ個のセルの内の放電対象とするセルの両端と前記インダクタの両端を所定時間、導通させ、
    　前記セル選択回路を制御して前記ｎ個のセルと前記インダクタを電気的に遮断するとともに、前記クランプスイッチをターンオンさせ、
    　前記クランプスイッチをターンオフさせるとともに、前記セル選択回路を制御して前記ｎ個のセルの内の充電対象とするセルの両端と前記インダクタの両端を所定時間、導通させる、
    　ことを特徴とするエネルギー移動回路。
  2. 　前記セル選択回路は、
    　前記インダクタの一端に接続される第１配線と、
    　前記インダクタの他端に接続される第２配線と、
    　前記直列接続されたｎ個のセルの各ノードと、前記第１配線間にそれぞれ接続される（ｎ＋１）個の第１配線側スイッチと、
    　前記直列接続されたｎ個のセルの各ノードと、前記第２配線間にそれぞれ接続される（ｎ＋１）個の第２配線側スイッチと、
    　を含むことを特徴とする請求項１に記載のエネルギー移動回路。
  3. 　ｎは、５以上の整数であることを特徴とする請求項１または２に記載のエネルギー移動回路。
  4. 　インダクタと、
    　直列接続されたｎ（ｎは２以上の整数）個のセルと前記インダクタ間に設けられ、前記ｎ個のセルのいずれかのセルの両端と、前記インダクタの両端を導通させることが可能なセル選択回路と、
    　前記セル選択回路がいずれのセルも選択していない状態で、前記インダクタを含む閉ループを形成するための、フルブリッジ接続された４個のクランプスイッチと、
    　前記セル選択回路と前記４個のクランプスイッチを制御する制御部と、を備え、
    　前記セル選択回路は、
    　前記インダクタの一端に接続される第１配線と、
    　前記インダクタの他端に接続される第２配線と、
    　前記直列接続されたｎ個のセルの各ノード（ｎ＋１）の内、奇数ノードと前記第１配線との間にそれぞれ接続される複数の第１配線側スイッチと、
    　前記直列接続されたｎ個のセルの各ノード（ｎ＋１）の内、偶数ノードと前記第２配線との間にそれぞれ接続される少なくとも１個の第２配線側スイッチと、を含み、
    　前記４個のクランプスイッチの内、第１クランプスイッチ及び第２クランプスイッチが直列に接続された第１アームと、第３クランプスイッチ及び第４クランプスイッチが直列に接続された第２アームが、前記第１配線と前記第２配線間に並列に接続され、
    　前記インダクタは、前記第１クランプスイッチと前記第２クランプスイッチ間のノードと、前記第３クランプスイッチと前記第４クランプスイッチ間のノードとの間に接続されることを特徴とするエネルギー移動回路。
  5. 　前記制御部は、
    　前記ｎ個のセルの内の放電対象とする放電セルの両側のノードに接続された前記第１配線側スイッチと前記第２配線側スイッチをオン状態、並びに前記第１クランプスイッチ及び前記第４クランプスイッチ、又は前記第２クランプスイッチ及び前記第３クランプスイッチをオン状態に制御する第１状態、
    　前記放電セルの両側のノードに接続された前記第１配線側スイッチと前記第２配線側スイッチをオフ状態、並びに前記第２クランプスイッチ及び前記第４クランプスイッチ、又は前記第１クランプスイッチ及び前記第３クランプスイッチをオン状態に制御する第２状態、
    　前記ｎ個のセルの内の充電対象とする充電セルの両側のノードに接続された前記第１配線側スイッチと前記第２配線側スイッチをオン状態、並びに前記充電セルに電流が流れるように前記第１クランプスイッチ及び前記第４クランプスイッチ、又は前記第２クランプスイッチ及び前記第３クランプスイッチをオン状態に制御する第３状態、
    　の順に制御することを特徴とする請求項４に記載のエネルギー移動回路。
  6. 　前記複数の第１配線側スイッチは、それぞれ、ボディダイオードを有する２個のスイッチング素子が逆向きに直列に接続されて形成され、
    　前記少なくとも１個の第２配線側スイッチは、それぞれ、ボディダイオードを有する２個のスイッチング素子が逆向きに直列に接続されて形成されることを特徴とする請求項４または５に記載のエネルギー移動回路。
  7. 　前記４個のクランプスイッチは、それぞれ、ボディダイオードを有する２個のスイッチング素子が逆向きに直列に接続されて形成されることを特徴とする請求項４から６のいずれか１項に記載のエネルギー移動回路。
  8. 　前記ｎ個のセルのそれぞれの電圧を検出する電圧検出部をさらに備え、
    　前記制御部は、前記電圧検出部により検出された前記ｎ個のセルの電圧をもとに、前記ｎ個のセル間の均等化処理を実行する請求項１から７のいずれか１項に記載のエネルギー移動回路。
  9. 　前記制御部は、前記電圧検出部により検出された前記ｎ個のセルの電圧をもとに、前記ｎ個のセルの目標電圧／目標容量を決定し、前記目標電圧／目標容量より高いセルを放電対象のセルに決定し、前記目標電圧／目標容量より低いセルを充電対象のセルに決定することを特徴とする請求項８に記載のエネルギー移動回路。
  10. 　直列接続されたｎ（ｎは２以上の整数）個のセルと、
    　請求項１から９のいずれか１項に記載のエネルギー移動回路と、
    　を備えることを特徴とする蓄電システム。
  11. 　インダクタと、
    　直列接続されたｍ（ｍは２以上の整数）個のモジュールと前記インダクタ間に設けられ、前記ｍ個のモジュールのいずれかのモジュールの両端と、前記インダクタの両端を導通させることが可能なモジュール選択回路と、
    　前記モジュール選択回路がいずれのモジュールも選択していない状態で、前記インダクタを含む閉ループを形成するためのクランプスイッチと、
    　前記モジュール選択回路と前記クランプスイッチを制御する制御部と、を備え、
    　前記制御部は、
    　前記モジュール選択回路を制御して前記ｍ個のモジュールの内の放電対象とするモジュールの両端と前記インダクタの両端を所定時間、導通させ、
    　前記モジュール選択回路を制御して前記ｍ個のモジュールと前記インダクタを電気的に遮断するとともに、前記クランプスイッチをターンオンさせ、
    　前記クランプスイッチをターンオフさせるとともに、前記モジュール選択回路を制御して前記ｍ個のモジュールの内の充電対象とするモジュールの両端と前記インダクタの両端を所定時間、導通させる、
    　ことを特徴とするエネルギー移動回路。
  12. 　インダクタと、
    　直列接続されたｍ（ｍは２以上の整数）個のモジュールと前記インダクタ間に設けられ、前記ｍ個のモジュールのいずれかのモジュールの両端と、前記インダクタの両端を導通させることが可能なモジュール選択回路と、
    　前記モジュール選択回路がいずれのモジュールも選択していない状態で、前記インダクタを含む閉ループを形成するための、フルブリッジ接続された４個のクランプスイッチと、
    　前記モジュール選択回路と前記ｍ個のクランプスイッチを制御する制御部と、を備え、
    　前記モジュール選択回路は、
    　前記インダクタの一端に接続される第１配線と、
    　前記インダクタの他端に接続される第２配線と、
    　前記直列接続されたｍ個のモジュールの各ノード（ｍ＋１）の内、奇数ノードと前記第１配線との間にそれぞれ接続される複数の第１配線側スイッチと、
    　前記直列接続されたｍ個のモジュールの各ノード（ｍ＋１）の内、偶数ノードと前記第２配線との間にそれぞれ接続される少なくとも１個の第２配線側スイッチと、を含み、
    　前記４個のクランプスイッチの内、第１クランプスイッチ及び第２クランプスイッチが直列に接続された第１アームと、第３クランプスイッチ及び第４クランプスイッチが直列に接続された第２アームが、前記第１配線と前記第２配線間に並列に接続され、
    　前記インダクタは、前記第１クランプスイッチと前記第２クランプスイッチ間のノードと、前記第３クランプスイッチと前記第４クランプスイッチ間のノードとの間に接続されることを特徴とするエネルギー移動回路。
  13. 　前記制御部は、
    　前記ｍ個のモジュールの内の放電対象とする放電モジュールの両側のノードに接続された前記第１配線側スイッチと前記第２配線側スイッチをオン状態、並びに前記第１クランプスイッチ及び前記第４クランプスイッチ、又は前記第２クランプスイッチ及び前記第３クランプスイッチをオン状態に制御する第１状態、
    　前記放電モジュールの両側のノードに接続された前記第１配線側スイッチと前記第２配線側スイッチをオフ状態、並びに前記第２クランプスイッチ及び前記第４クランプスイッチ、又は前記第１クランプスイッチ及び前記第３クランプスイッチをオン状態に制御する第２状態、
    　前記ｍ個のモジュールの内の充電対象とする充電モジュールの両側のノードに接続された前記第１配線側スイッチと前記第２配線側スイッチをオン状態、並びに前記充電モジュールに電流が流れるように前記第１クランプスイッチ及び前記第４クランプスイッチ、又は前記第２クランプスイッチ及び前記第３クランプスイッチをオン状態に制御する第３状態、
    　の順に制御することを特徴とする請求項１２に記載のエネルギー移動回路。
  14. 　前記複数の第１配線側スイッチは、それぞれ、ボディダイオードを有する２個のスイッチング素子が逆向きに直列に接続されて形成され、
    　前記少なくとも１個の第２配線側スイッチは、それぞれ、ボディダイオードを有する２個のスイッチング素子が逆向きに直列に接続されて形成されることを特徴とする請求項１２または１３に記載のエネルギー移動回路。
  15. 　前記４個のクランプスイッチは、それぞれ、ボディダイオードを有する２個のスイッチング素子が逆向きに直列に接続されて形成されることを特徴と請求項１２から１４のいずれか１項に記載のエネルギー移動回路。
  16. 　前記ｍ個のモジュールのそれぞれの電圧を検出する電圧検出部をさらに備え、
    　前記制御部は、前記電圧検出部により検出された前記ｍ個のモジュールの電圧をもとに、前記ｍ個のモジュール間の均等化処理を実行する請求項１１から１５のいずれか１項に記載のエネルギー移動回路。
  17. 　前記制御部は、前記電圧検出部により検出された前記ｍ個のモジュールの電圧をもとに、前記ｍ個のモジュールの目標電圧／目標容量を決定し、前記目標電圧／目標容量より高いモジュールを放電対象のモジュールに決定し、前記目標電圧／目標容量より低いモジュールを充電対象のモジュールに決定することを特徴とする請求項１６に記載のエネルギー移動回路。
  18. 　前記ｍ個のモジュールは、それぞれ、
    　直列接続された複数のセルと、
    　前記複数のセルのそれぞれのセル電圧を検出するセル電圧検出部と、
    　前記セル電圧検出部により検出されるセル電圧に基づいて同一モジュール内の複数のセル電圧を均等化するセル用均等化回路と、を含み、
    　前記セル用均等化回路は、前記制御部と通信により互いに連携して動作し、前記ｍ個のモジュール間の均等化処理が実行された後、前記複数のセル間の均等化処理を実行することを特徴とする請求項１６に記載のエネルギー移動回路。
  19. 　直列接続されたｍ（ｍは２以上の整数）個のモジュールと、
    　請求項１１から１８のいずれか１項に記載のエネルギー移動回路と、　を備えることを特徴とする蓄電システム。
PCT/JP2019/030197 2018-09-06 2019-08-01 エネルギー移動回路、及び蓄電システム WO2020049909A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020541064A JPWO2020049909A1 (ja) 2018-09-06 2019-08-01 エネルギー移動回路、及び蓄電システム
US17/266,166 US11894702B2 (en) 2018-09-06 2019-08-01 Energy transfer circuit and power storage system
CN201980053283.7A CN112566814A (zh) 2018-09-06 2019-08-01 能量移动电路以及蓄电系统

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018167045 2018-09-06
JP2018-167045 2018-09-06
JP2018-213507 2018-11-14
JP2018213507 2018-11-14

Publications (1)

Publication Number Publication Date
WO2020049909A1 true WO2020049909A1 (ja) 2020-03-12

Family

ID=69723144

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/030197 WO2020049909A1 (ja) 2018-09-06 2019-08-01 エネルギー移動回路、及び蓄電システム

Country Status (4)

Country Link
US (1) US11894702B2 (ja)
JP (1) JPWO2020049909A1 (ja)
CN (1) CN112566814A (ja)
WO (1) WO2020049909A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210351598A1 (en) * 2018-11-02 2021-11-11 Panasonic Intellectual Property Management Co., Ltd. Energy transfer circuit and power storage system
US20200395774A1 (en) * 2019-06-17 2020-12-17 Renesas Electronics America Inc. Single inductor multiple output charger for multiple battery applications

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180019606A1 (en) * 2016-07-15 2018-01-18 Postech Academy-Industry Foundation Battery cell balancing circuit using single inductor

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3328656B2 (ja) 1994-05-25 2002-09-30 株式会社岡村研究所 電池の充電制御装置及び方法
US20050120715A1 (en) * 1997-12-23 2005-06-09 Christion School Of Technology Charitable Foundation Trust Heat energy recapture and recycle and its new applications
JP3280642B2 (ja) * 1999-09-08 2002-05-13 長野日本無線株式会社 蓄電モジュール
KR20040072672A (ko) * 2001-12-21 2004-08-18 지세케 앤드 데브리엔트 게엠베하 시트재 및 시트재를 제조 및 프로세싱하기 위한 장치 및방법
US8169185B2 (en) * 2006-01-31 2012-05-01 Mojo Mobility, Inc. System and method for inductive charging of portable devices
WO2007119682A1 (ja) * 2006-04-13 2007-10-25 Panasonic Corporation 電池パックおよびその断線検知方法
JP2009081949A (ja) * 2007-09-26 2009-04-16 Toshiba Corp 組電池の保護装置及びこれを含む組電池システム
US8466657B2 (en) * 2008-10-31 2013-06-18 Bren-Tronics Batteries International, L.L.C. Autonomous balancing of series connected charge storage devices
DE102008043611A1 (de) * 2008-11-10 2010-05-12 Robert Bosch Gmbh Angleichen elektrischer Spannungen elektrischer Speichereinheiten
US8519670B2 (en) * 2009-03-23 2013-08-27 Motiv Power Systems, Inc. System and method for balancing charge within a battery pack
JP5051264B2 (ja) * 2010-04-08 2012-10-17 株式会社デンソー 電池電圧監視装置
CN102856950A (zh) * 2011-06-29 2013-01-02 尹千泳 电池充电电路
JP2013013291A (ja) * 2011-06-30 2013-01-17 Hitachi Ltd 電池間電圧均等化回路
US9166416B2 (en) * 2011-09-02 2015-10-20 Boston-Power, Inc. Method for balancing cells in batteries
EP2773014B1 (en) * 2011-10-28 2018-01-03 Renesas Electronics Corporation Battery system
US9472961B2 (en) * 2013-02-25 2016-10-18 Semiconductor Components Industries, Llc Method of forming a balancing circuit for a plurality of battery cells and structure therefor
JP6428107B2 (ja) * 2014-09-29 2018-11-28 株式会社村田製作所 蓄電装置、電子機器、電動車両および電力システム
US9559541B2 (en) * 2015-01-15 2017-01-31 Rockwell Automation Technologies, Inc. Modular multilevel converter and charging circuit therefor
US10256511B2 (en) * 2015-05-28 2019-04-09 Bren-Tronics, Inc. Secondary battery housing with control electronics
CN106849212A (zh) * 2015-12-08 2017-06-13 普威能源公司 电池储能系统和其控制系统以及其应用
WO2020049910A1 (ja) * 2018-09-06 2020-03-12 パナソニックＩｐマネジメント株式会社 均等化回路、及び蓄電システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180019606A1 (en) * 2016-07-15 2018-01-18 Postech Academy-Industry Foundation Battery cell balancing circuit using single inductor

Also Published As

Publication number Publication date
JPWO2020049909A1 (ja) 2021-09-02
US11894702B2 (en) 2024-02-06
US20210313813A1 (en) 2021-10-07
CN112566814A (zh) 2021-03-26

Similar Documents

Publication Publication Date Title
US11196264B2 (en) Modular energy storage direct converter system
US8120322B2 (en) Charge equalization apparatus
US8008890B2 (en) Charge equalization apparatus
US11909234B2 (en) Recharging circuit for modular multilevel converters
Ling et al. Energy bus-based equalization scheme with bi-directional isolated Cuk equalizer for series connected battery strings
JP2018521625A (ja) 個々のモジュール、電気的変換器システム、および電池システム
US11437828B2 (en) Equalization circuit and power storage system
CN110949154B (zh) 充电装置
WO2020049909A1 (ja) エネルギー移動回路、及び蓄電システム
Dam et al. Low-frequency selection switch based cell-to-cell battery voltage equalizer with reduced switch count
JP5794982B2 (ja) 電源装置及び充電回路
JP7382585B2 (ja) エネルギー移動回路、及び蓄電システム
JP7474994B2 (ja) エネルギ移動回路、及び蓄電システム
Park et al. Charge equalization with series coupling of multiple primary windings for hybrid electric vehicle li-ion battery system
JP7418457B2 (ja) エネルギ移動回路、及び蓄電システム
EP3562024B1 (en) Auto adjusting balancer apparatus
Lemmen et al. Flexbattery—Merging multilevel power conversion and energy storage
PT106681A (pt) Conversor eletrónico comutado para equilíbrio do estado de carga em células de baterias

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19858235

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020541064

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19858235

Country of ref document: EP

Kind code of ref document: A1