WO2019194406A1 - Vertical-cavity surface-emitting laser - Google Patents

Vertical-cavity surface-emitting laser Download PDF

Info

Publication number
WO2019194406A1
WO2019194406A1 PCT/KR2019/001610 KR2019001610W WO2019194406A1 WO 2019194406 A1 WO2019194406 A1 WO 2019194406A1 KR 2019001610 W KR2019001610 W KR 2019001610W WO 2019194406 A1 WO2019194406 A1 WO 2019194406A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
holes
hole
reflective layer
area
Prior art date
Application number
PCT/KR2019/001610
Other languages
French (fr)
Korean (ko)
Inventor
최원진
김동환
김극
Original Assignee
주식회사 레이아이알
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190006178A external-priority patent/KR102171733B1/en
Application filed by 주식회사 레이아이알 filed Critical 주식회사 레이아이알
Priority to US16/490,566 priority Critical patent/US11437782B2/en
Priority to CN201980001906.6A priority patent/CN110603696A/en
Publication of WO2019194406A1 publication Critical patent/WO2019194406A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure

Definitions

  • Embodiments relate to a vertical cavity surface emitting laser.
  • VCSEL Vertical Cavity Surface Emitting Laser
  • the photoelectric conversion efficiency of a typical VCSEL is about 34 to 40% so that when driven, about 60 to 66% of the power energy applied to the VCSEL is converted to heat. As a result, the internal temperature of the VCSEL is increased, and the light efficiency is greatly decreased when driving a high current.
  • the increase in the internal temperature of the VCSEL is caused by self-heating caused by Joule heat, and it is essential to reduce the series resistance of the device in order to reduce self-heating. Moreover, a 10-degree increase in junction temperature can reduce the lifetime of the device by more than 50%.
  • the embodiment discloses a vertical cavity surface emitting laser that can widen the contact area of the ohmic electrode to lower the contact resistance.
  • the embodiment discloses an excellent vertical cavity surface emitting laser having a high photoelectric conversion efficiency and high light output radiation by increasing the density of a unit light emitting region (emitter) emitting a laser.
  • a vertical cavity surface emitting laser comprises: a substrate; A lower reflective layer disposed on the substrate; A laser cavity including an active layer disposed on the lower reflective layer; An oxide layer disposed on the laser cavity; An upper reflective layer disposed on the oxide layer; A plurality of first holes formed in the upper reflective layer and the oxide layer; And an upper electrode disposed inside the plurality of first holes and on the upper reflective layer, wherein the oxide layer includes a plurality of light transmitting regions spaced apart from each other, and the plurality of first holes cover the light transmitting region on a plane. It may be arranged to surround.
  • the contact area of the ohmic electrode may be widened, thereby lowering the contact resistance and the operating voltage.
  • the density of the light-transmitting region emitting the laser is increased, so the photoelectric conversion efficiency is excellent, and the light output emission value can be improved.
  • FIG. 1 is a plan view of a vertical cavity surface emitting laser according to one embodiment of the invention
  • FIG. 2 is an enlarged view of a part of FIG. 1;
  • FIG. 3 is a cross-sectional view along the A-A direction of FIG.
  • FIG. 4 is a cross-sectional view along the B-B direction of FIG.
  • FIG. 5 is a cross-sectional view taken along the C-C direction of FIG.
  • FIG. 6 is a cross-sectional view taken along the D-D direction of FIG. 1;
  • FIG. 7 is a cross-sectional view taken along the E-E direction of FIG.
  • FIG 8 and 9 are views showing a process of oxidizing the oxide layer exposed to the outside by the first hole
  • FIG. 10A is a plan view of the upper electrode of FIG. 1,
  • FIG. 10B is a plan view illustrating a region in which the upper electrode and the upper reflective layer of FIG. 1 are electrically connected;
  • FIG. 11 is a plan view showing a conventional laser structure
  • FIG. 12B is a plan view illustrating a region in which the upper electrode and the upper reflective layer of FIG. 11 are electrically connected;
  • FIGS. 13A to 13D are views for explaining a method of manufacturing a vertical cavity surface emitting laser according to one embodiment of the present invention.
  • FIG. 15 is a top view of a vertical cavity surface emitting laser according to another embodiment of the present invention.
  • FIG. 16 is a partially enlarged view of FIG. 15;
  • 17 is a cross-sectional view taken along the line F-F in FIG. 15,
  • FIG. 18 is a cross-sectional view taken along the G-G direction of FIG. 15;
  • 19 is a cross-sectional view taken along the line H-H in FIG. 15;
  • FIG. 20 is a cross-sectional view taken along the line I-I of FIG. 15;
  • 21A is a top view of the upper electrode of FIG. 15,
  • FIG. 21B is a plan view illustrating a region in which the upper electrode and the upper reflective layer of FIG. 15 are electrically connected;
  • 22A to 22E illustrate a method of manufacturing a vertical cavity surface emitting laser according to another exemplary embodiment.
  • ordinal numbers such as second and first
  • first and second components may be used to describe various components, but the components are not limited by the terms. The terms are used only for the purpose of distinguishing one component from another.
  • second component may be referred to as the first component, and similarly, the first component may also be referred to as the second component.
  • FIG. 1 is a plan view of a vertical cavity surface emitting laser according to an embodiment of the present invention
  • FIG. 2 is a partially enlarged view of FIG. 1.
  • a plurality of light-transmitting regions 53 arranged in a matrix form are disposed, and the plurality of first holes P1 define the light-transmitting regions 53. It may be arranged to surround. As described later, the plurality of first holes P1 may serve to expose the oxide layer to enable the oxidation process.
  • a plurality of light-transmitting regions 53 may be spaced apart from each other in a horizontal direction to form one line, and a plurality of lines may be arranged in a vertical direction.
  • FIG. 3 is a cross-sectional view taken along the AA direction of FIG. 1
  • FIG. 4 is a cross-sectional view taken along the BB direction of FIG. 1
  • FIG. 5 is a cross-sectional view taken along the CC direction of FIG. 1
  • FIG. 6 is a cross-sectional view taken along the DD direction of FIG. 1
  • a vertical cavity surface emitting laser includes a substrate 10, a lower reflective layer 20 disposed on the substrate 10, and an active layer disposed on the lower reflective layer 20.
  • the upper reflective layer 40 and the oxide layer 51 are divided into a plurality of light emitters (emitters), whereas the upper reflective layer 40 in the present embodiment has a plurality of first holes P1 formed therein.
  • the oxide layer 51 is also different in that it forms one layer in which a plurality of first holes P1 are formed.
  • the substrate 10 may be a semi-insulating or conductive substrate 10.
  • the substrate 10 may be a GaAs substrate having a high doping concentration, and the doping concentration may be about 1 ⁇ 10 17 cm ⁇ 3 to about 1 ⁇ 10 19 cm ⁇ 3 .
  • a buffer layer such as an AlGaAs or GaAs thin film may be further disposed on the substrate 10, but is not limited thereto.
  • the lower reflective layer 20 may include a distributed Bragg reflector (DBR) having an n-type superlattice structure.
  • DBR distributed Bragg reflector
  • the lower reflective layer 20 may be epitaxially deposited on the substrate 10 by a technique such as MOCVD, MBE, or the like.
  • the lower reflective layer 20 may perform an internal reflection function in the VCSEL structure.
  • a plurality of first lower reflective layers 21 and a plurality of second lower reflective layers 22 may be alternately stacked.
  • Both the first lower reflective layer 21 and the second lower reflective layer 22 may be AlGaAs or AlGaAsP, but the aluminum composition of the first lower reflective layer 21 may be higher.
  • the first lower reflective layer 21 and the second lower reflective layer 22 may have an effective optical thickness that is about 1/4 of the wavelength of light generated by the VCSEL. It is also desirable to have a reflectance of about 100% for high internal reflection of the VCSEL.
  • the reflectance of the lower reflecting layer 20 may depend on the difference in refractive index between the first lower reflecting layer 21 and the second lower reflecting layer 22, and the number of stacked layers of the first lower reflecting layer 21 and the second lower reflecting layer 22. Can be. Therefore, in order to obtain high reflectance for securing high quality VCSEL characteristics, the larger the difference in refractive index and the smaller the number of stacked layers, the better.
  • the laser cavity 30 may include one or more well layers and a barrier layer.
  • the well layer may be any one selected from GaAs, AlGaAs, AlGaAsSb, InAlGaAs, AlInGaP, GaAsP or InGaAsP
  • the barrier layer may be AlGaAs, InAlGaAs, InAlGaAsP, AlGaAsSb, GaAsP, AlGaAsP, GaInP, InGaAP Can be selected.
  • the laser cavity 30 can be designed to have sufficient optical gain.
  • the laser cavity 30 may have a well layer having a thickness and composition ratio suitable for emitting light in a wavelength band of about 800 nm to a wavelength of 900 nm.
  • the wavelength band of the laser which the well layer outputs is not particularly limited.
  • the laser cavity 30 may include a first semiconductor layer (not shown) disposed below the active layer and a second semiconductor layer (not shown) disposed above the active layer.
  • the first semiconductor layer may be an n-type semiconductor layer and the second semiconductor layer may be a p-type semiconductor layer, but is not limited thereto.
  • the first semiconductor layer and the second semiconductor layer may not be doped with a dopant.
  • the first semiconductor layer and the second semiconductor layer may be AlGaAs, but are not limited thereto.
  • the oxide layer 51 may be disposed on the laser cavity 30.
  • the oxide layer 51 may be doped with the same kind of dopant as the upper reflective layer 40.
  • the oxide layer 51 may be doped with a p-type dopant at a concentration of about 10 18 cm ⁇ 3, but is not limited thereto.
  • the oxide layer 51 may include a semiconductor compound containing aluminum, for example, AlAs, AlGaAs, InAlGaAs, or the like.
  • the non-oxidized light transmissive region 53 may be disposed in the center. That is, the oxide layer 51 may have an oxide region having a polygonal shape in which a transmissive region 53 is formed at the center.
  • the oxide layer 51 may have a relatively high resistance while having a relatively low refractive index. Thus, current can be injected into the light-transmitting region 53 so that laser light can be collected at the center of the device.
  • An intermediate layer 43 may be disposed between the laser cavity 30 and the oxide layer 51.
  • the intermediate layer 43 may include a first intermediate layer and a second intermediate layer.
  • the first intermediate layer may have the same composition as the first upper reflective layer 41.
  • the second intermediate layer may have the same composition as the second upper reflective layer 42.
  • the first intermediate layer may be GaAs
  • the second intermediate layer may be AlGaAs.
  • the material when the oxide layer 51 is oxidized, the material may be amorphous and the film quality thereof may be somewhat degraded.
  • the second intermediate layer may be formed before the oxide layer 51 to prevent the amorphous layer from directly contacting the laser cavity 30.
  • the upper reflective layer 40 may be disposed on the oxide layer 51.
  • the upper reflective layer 40 may include a plurality of first upper reflective layers 41 and second upper reflective layers 42.
  • the first upper reflective layer 41 may have a composition of AlGaAs, and the second upper reflective layer 42 may have a composition of GaAs.
  • the aluminum composition of the first upper reflective layer 41 may be higher than the second upper reflective layer 42.
  • the upper reflective layer 40 may be doped to have a different polarity than the lower reflective layer 20.
  • the upper reflective layer 40 may be doped with a p-type dopant.
  • the upper reflective layer 40 may have fewer layers than the lower reflective layer 20 to reduce the reflectance from the VCSEL. That is, the reflectance of the upper reflective layer 40 may be smaller than the lower reflective layer 20.
  • the upper electrode 60 may be disposed on the upper reflective layer 40, and the lower electrode 11 may be disposed below the substrate 10. However, the present invention is not limited thereto, and the lower electrode 11 may be disposed in the exposed area after exposing the upper portion of the substrate 10.
  • the upper electrode 60 may be a P-type ohmic electrode, and the lower electrode 11 may be an N-type ohmic electrode.
  • the upper electrode 60 may be electrically connected to the pad electrode 101.
  • the upper electrode 60 and the lower electrode 11 are indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IZAO), indium gallium zinc oxide (IGZO), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO) , ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, or Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, It may be formed including at least one of Mg, Zn, Pt, Au, Hf, but is not limited to these materials.
  • the upper electrode 60 may have a plurality of metal layers (eg, Ti / Pt / Au). At this time, the thickness of Ti may be about 100 to 400 ohms strong and the thickness of Au may be 3,000 to 20,000 ohms strong, but is not limited thereto.
  • metal layers eg, Ti / Pt / Au.
  • the lower electrode 11 may have a plurality of metal layers (eg, AuGe / Ni / Au).
  • the thickness of AuGe may be 1,000 ohms strong
  • the thickness of Ni may be 100 ohms strong
  • the thickness of Au may be 2,000 ohms strong, but is not limited thereto.
  • An ohmic layer 44 may be further disposed between the upper electrode 60 and the upper reflective layer 40.
  • the ohmic layer 44 may include a material having a bandgap equal to or lower than the energy of the emitted laser light while having a bandgap equal to or lower than that of the GaAs substrate 10 for low ohmic resistance.
  • the ohmic layer may be selected from AlInGaAs, InGaAs, GaAs, AlInGaAsSb, AlInGaAsPSb, InGaAsP, InGaAsPSb, GaAsSb, InGaAsSb, InAsSb, AlGaAsSb, AlGaAsP, and AlGaInAsP.
  • the insulating layer 80 may be disposed in the first hole P1 to prevent the upper electrode 60 from directly contacting the laser cavity 30. Therefore, current may be injected into the laser cavity 30 only through the light transmission region 53 of the oxide layer 51 so that light may be concentrated.
  • the insulating layer 80 may be disposed between the light transmissive region 53 and the second hole to prevent the light transmissive region 53 from being exposed to the outside.
  • the first hole P1 may be formed through the upper reflective layer 40 and the oxide layer 51. Therefore, the oxide layer 51 may be exposed to the outside and oxidized through the first hole P1. By controlling the oxidation time, the diameter of the light transmissive region 53 can be controlled.
  • an area in which the first hole P1 is not formed may be electrically connected to the upper electrode 60 to form one layer.
  • the insulating layer 80 may be removed in the region where the first hole P1 is not formed, thereby increasing the area in which the upper electrode 60 and the upper reflective layer 40 are electrically connected.
  • the series resistance of the VCSEL device can be composed of the sum of the contact resistance and the semiconductor layer resistance, and the contact resistance which greatly affects the series resistance of the device is inversely proportional to the contact area. Therefore, the operating voltage can be lowered automatically if the contact resistance can be lowered. Therefore, it is possible to lower the increase in the internal temperature of the VCSEL, so that the photoelectric conversion efficiency is high, the emission of high output light is possible, and the lifetime can be improved.
  • FIG 8 and 9 are views illustrating a process of oxidizing an oxide layer exposed to the outside by the first hole of an embodiment.
  • oxidation proceeds along the shape of the first hole P1. Subsequently, when the oxidized regions meet each other, as shown in FIG. 9, a light transmissive region 53 is formed therein.
  • This structure has an advantage of increasing the density of the transmissive region 53 because neighboring transmissive regions share the oxidized region. That is, the area of the light transmissive region 53 may be relatively increased by minimizing the oxidized region. Therefore, the maximum light output value per unit chip can be increased.
  • FIG. 10A is a plan view of the upper electrode of FIG. 1, and FIG. 10B is a plan view showing a region in which the upper electrode and the upper reflective layer of FIG. 1 are electrically connected.
  • the upper electrode 60 may include a plurality of second holes 62.
  • an area in which the upper electrode 60 and the upper reflective layer 40 are in electrical contact may be a remaining area except for the first hole P1 and the second hole 62. That is, according to the exemplary embodiment, an area in which the upper electrode 60 and the upper reflective layer 40 are electrically connected to each other may increase, thereby lowering the contact resistance.
  • FIG. 11 is a plan view illustrating a conventional laser array structure
  • FIG. 12A is a partial cross-sectional view of a conventional laser array
  • FIG. 12B is a plan view illustrating a region in which the upper electrode and the upper reflective layer of FIG. 11 are electrically connected.
  • the conventional laser structure may partition the plurality of light emitting parts (emitters) by isolating the plurality of upper reflective layers ET1 by mesa etching.
  • the area 105a in which the ohmic electrode 105 contacts the upper reflective layer ET1 is small, resulting in a large contact resistance.
  • the ohmic electrode 105 is not electrically connected to the upper reflective layer 103 by the insulating layer 104.
  • the contact area 105a connecting the ohmic electrode 105 and the upper reflective layer 103 may be the sum of a plurality of ring-shaped areas. Compared with FIG. 10B, it can be seen that the contact area is very small (in the conventional structure, the area in contact with the ohmic electrode is about 29% of the total area of the chip).
  • FIGS. 13A to 13D are views for explaining a method of manufacturing a vertical cavity surface emitting laser according to an embodiment of the present invention.
  • the lower reflective layer 20, the laser cavity 30, the intermediate layer 43, the oxide layer 51, and the upper reflective layer 40 may be sequentially grown on the substrate 10.
  • Each layer configuration may include all of the above-described features.
  • a plurality of first holes P1 penetrating the upper reflective layer 40 and the oxide layer 51 may be formed.
  • the number of the first holes P1 is not particularly limited.
  • the shape of the plurality of holes is not particularly limited. Various shapes, such as a cross shape, a polygon shape, and a radial shape, may be selectively applied to the first hole P1. However, since oxidation proceeds along the plurality of first holes P1 to form a uniform light-transmitting region 53, the shape of the first holes P1 may be advantageously symmetrical with respect to an imaginary line passing through the center thereof. Can be.
  • Second surfaces of the oxide layer 51 may be exposed by the plurality of first holes P1. Therefore, when the oxide layer 51 is exposed to the N 2 and H 2 O mixed gas in an environment of high temperature (about 300 ° C. or more), oxidation may proceed from the side. Thereafter, oxidation may be performed until the light-transmitting region 53 has a desired diameter.
  • the insulating layer 80 may be formed in the first hole P1 and on the upper reflective layer 40.
  • the insulating layer 80 may be at least one of SiO 2 , Si 3 N 4 , SiON, Ta 2 O 5 , HfO 2 , benzocyclobutene (BCB), and polyimide, but is not limited thereto.
  • an upper electrode 60 may be formed on the insulating layer 80.
  • the ohmic electrode may be inserted into the via hole of the insulating layer 80 to electrically connect the upper reflective layer 40 and the upper reflective layer 40.
  • the upper electrode 60 may have a plurality of metal layers (eg, Ti / Pt / Au). At this time, the thickness of Ti may be about 100 to 1,000 ohms strong and the thickness of Au may be 3,000 to 200,000 ohms strong, but is not limited thereto.
  • first holes P1 may be selectively applied to the first hole P1.
  • shape of the first holes P1 may be advantageously symmetrical with respect to an imaginary line passing through the center thereof. Can be.
  • the first hole P1 may have a shape in which three extension portions radially extend from the center.
  • the light transmitting region 53 may have a hexagonal shape. That is, the shape of the transmissive area 53 may be determined according to the shape of the first hole P1 to have the same shape.
  • the first hole P1 may have a rectangular or square shape.
  • the light transmission area 53 may have a square shape.
  • the first hole P1 may have a triangular shape.
  • the light transmitting region 53 may also have a triangular shape.
  • the first hole P1 may have a hexagonal shape.
  • the light transmitting region 53 may also have a hexagonal shape.
  • the present invention is not limited thereto, and the first hole and the light transmissive area may have various polygonal structures, such as a pentagonal shape and an octagonal shape.
  • FIG. 15 is a plan view of a vertical cavity surface emitting laser according to another embodiment 2) of the present invention
  • FIG. 16 is a partially enlarged view of FIG. 15.
  • a plurality of through holes 54 arranged in a matrix form are disposed, and a plurality of first holes P2 is formed through the through holes 54. It may be arranged to surround.
  • the through hole 54 may function as an emitter from which the oxide layer is removed, and may form a light transmitting region through which the laser light is emitted.
  • the plurality of first holes P2 expose the oxide layer 51 to perform an oxidation process.
  • the diameter of the through hole 54 may be larger than the diameter of the first hole P2.
  • the diameter of the through hole 54 may be 3um to 100um, and the diameter of the first hole P2 may be 2um to 5um.
  • the number of through holes 54 may be 200 to 400, and the number of first holes P2 may be 50 to 300, but is not limited thereto.
  • the area of the first hole P2 may be 0.1% to 50% of the area of the through hole 54. If the area is smaller than 0.1%, the area of the first hole P2 may be too small, and the oxidation process of the oxide layer 51 may be lengthened. If the area is larger than 50%, the through hole 54 may be reduced to give light. The output may be degraded.
  • the present invention is not limited thereto, and the diameter of the first hole P2 may be larger than that of the through hole 54.
  • the shape of the first hole P2 may have various shapes in addition to the circular shape.
  • FIG. 17 is a sectional view taken along the F-F direction of FIG. 15
  • FIG. 18 is a sectional view taken along the G-G direction of FIG. 15
  • FIG. 19 is a sectional view taken along the H-H direction of FIG. 15
  • FIG. 20 is a sectional view taken along the I-I direction of FIG. 15.
  • the substrate 10 may be a semi-insulating or conductive substrate 10.
  • the substrate 10 may be a GaAs substrate 10 having a high doping concentration, and the doping concentration may be about 1 ⁇ 10 17 cm ⁇ 3 to 1 ⁇ 10 19 cm ⁇ 3 .
  • a buffer layer such as an AlGaAs or GaAs thin film may be further disposed on the substrate 10, but is not limited thereto.
  • the lower reflective layer 20 may include a distributed Bragg reflector (DBR) having an n-type superlattice structure.
  • DBR distributed Bragg reflector
  • the lower reflective layer 20 may be epitaxially deposited on the substrate 10 by the above-described techniques such as MOCVD and MBE.
  • the lower reflective layer 20 may perform an internal reflection function in the VCSEL structure.
  • a plurality of first lower reflective layers 21 and a plurality of second lower reflective layers 22 may be alternately stacked.
  • Both the first lower reflective layer 21 and the second lower reflective layer 22 may be AlGaAs or AlGaAsP, but the aluminum composition of the first lower reflective layer 21 may be higher.
  • the reflectance of the lower reflecting layer 20 may depend on the difference in refractive index between the first lower reflecting layer 21 and the second lower reflecting layer 22 and the number of stacked layers of the first lower reflecting layer 21 and the second lower reflecting layer 22. Can be. Therefore, in order to obtain high reflectance for securing high quality VCSEL characteristics, the larger the difference in refractive index and the smaller the number of stacked layers, the better.
  • the laser cavity 30 may include one or more well layers and a barrier layer.
  • the well layer may be selected from GaAs, AlGaAs, AlGaAsSb, InAlGaAs, AlInGaP, GaAsP, or InGaAsP
  • the barrier layer may be AlGaAs, InAlGaAs, InAlGaAsP, AlGaAsSb, GaAsP, AlaAsP, GaInP, InGaAP, InGaAP Can be selected.
  • the laser cavity 30 can be designed to provide sufficient optical gain.
  • the laser cavity 30 may have a well layer having a thickness and composition ratio suitable for emitting light in a wavelength band of about 800 nm or a wavelength of 900 nm.
  • the wavelength band of the laser which the well layer outputs is not particularly limited.
  • the laser cavity 30 may include a first semiconductor layer (not shown) disposed below the active layer and a second semiconductor layer (not shown) disposed above the active layer.
  • the first semiconductor layer may be an n-type semiconductor layer and the second semiconductor layer may be a p-type semiconductor layer, but is not limited thereto.
  • the first semiconductor layer and the second semiconductor layer may not be doped with a dopant.
  • the first semiconductor layer and the second semiconductor layer may be AlGaAs, but are not limited thereto.
  • the oxide layer 51 may be disposed on the laser cavity 30.
  • the oxide layer 51 may be doped with the same kind of dopant as the upper reflective layer 40.
  • the oxide layer 51 may be doped with a p-type dopant at a concentration of about 10 18 cm ⁇ 3, but is not limited thereto.
  • the oxide layer 51 may include a semiconductor compound containing aluminum, for example, AlAs, AlGaAs, InAlGaAs, or the like.
  • the through hole 54 may be disposed at the center thereof.
  • the shape of the through hole 54 may have a circular, elliptical, and polygonal shape.
  • the oxide layer 51 may have a donut shape with a hole formed in the center thereof.
  • the oxide layer 51 may have a relatively high resistance while having a relatively low refractive index. Therefore, the current can be injected into the through hole 54 so that the laser light can be collected at the center of the device. That is, the through hole 54 may pass current and light. Therefore, the through hole 54 may perform the function of the light transmitting area.
  • the upper reflective layer 40 disposed inside the through hole 54 has a relatively low aluminum composition and does not oxidize well even when exposed to oxygen. That is, the upper reflective layer 40 disposed inside the through hole 54 may serve as a stopper of the oxidation reaction to automatically terminate the oxidation.
  • the oxide opening can correspond to the size and shape of the through hole 54 without precisely controlling the degree of oxidation.
  • the manufacturing process can be simplified and the yield can be improved.
  • the aluminum composition of the oxide layer 51 may be 80% to 100%. When the aluminum composition of the oxide layer 51 is 80% or less, there is a problem in that the oxidation rate is slow and the process is long.
  • the capping layer 52 may be disposed on the oxide layer 51.
  • the capping layer 52 may prevent the oxide layer 51 from being exposed to the external environment during or after the process.
  • the oxide layer 51 may be designed to have a high composition of aluminum and a high doping concentration so that the oxide layer 51 may be easily oxidized. Thus, in the absence of the capping layer 52, the oxide layer 51 may already be oxidized before proceeding with the oxidation process.
  • the capping layer 52 can prevent the oxide layer 51 from being oxidized before the oxidation process.
  • the oxide layer 51 according to the embodiment may include a semiconductor compound containing aluminum, for example, AlAs, AlGaAs, InAlGaAs, or the like. That is, the oxide layer 51 according to the embodiment may include arsenic (As) so that the upper reflective layer 40 can be grown thereon.
  • AlAs AlAs, AlGaAs, InAlGaAs, or the like. That is, the oxide layer 51 according to the embodiment may include arsenic (As) so that the upper reflective layer 40 can be grown thereon.
  • the capping layer 52 may be selected from at least one of GaAs, AlGaAs, InAlGaAs, AlGaAsSb, AlGaAsP, GaInP, InGaAsP, and AlInGaP, but is not limited thereto.
  • the capping layer 52 may be composed of one or more layers by selecting one or more materials from GaAs, AlGaAs, InAlGaAs, AlGaAsSb, AlGaAsP, GaInP, InGaAsP, and AlInGaP.
  • the aluminum composition of the capping layer 52 may be smaller than the aluminum composition of the oxide layer 51.
  • the aluminum composition of the capping layer 52 may be 0% to 60%.
  • the aluminum composition of the capping layer 52 is greater than 60%, a problem may occur that the surface of the capping layer 52 is exposed to air during oxidation, and may be oxidized, even after the upper reflective layer 40 is formed. There may be a problem that the capping layer 52 is oxidized together when the 51 is oxidized.
  • the thickness of the capping layer 52 may be 2.5 kPa to 5000 kPa. If the thickness of the capping layer 52 is 2.5 ⁇ s or less, the capping layer 52 may be too thin to effectively block oxygen penetration. If the thickness is 5000 ⁇ s or more, the step may be too large when the upper reflective layer 40 is regrown. There is a problem that it becomes large and difficult to form a uniform interface.
  • An intermediate layer 43 may be included between the laser cavity 30 and the oxide layer 51.
  • the intermediate layer 43 may include a first intermediate layer and a second intermediate layer.
  • the configuration of the intermediate layer may be the same as described above.
  • the upper reflective layer 40 may be disposed inside the through hole 54 and above the oxide layer 51.
  • the upper reflective layer 40 may include a plurality of first upper reflective layers 41 and second upper reflective layers 42 disposed inside the capping layer 52 and / or inside the through holes 54.
  • the first upper reflective layer 41 may have a composition of AlGaAs, and the second upper reflective layer 42 may have a composition of GaAs.
  • the aluminum composition of the first upper reflective layer 41 may be higher than the second upper reflective layer 42.
  • the upper reflective layer 40 may be doped to have a different polarity than the lower reflective layer 20.
  • the upper reflective layer 40 may be doped with a p-type dopant.
  • the upper reflective layer 40 may have fewer layers than the lower reflective layer 20 to reduce the reflectance from the VCSEL. That is, the reflectance of the upper reflective layer 40 may be smaller than the lower reflective layer 20.
  • the upper electrode 60 may be disposed on the upper reflective layer 40, and the lower electrode 11 may be disposed below the substrate 10.
  • the present invention is not limited thereto, and the lower electrode 11 may be disposed in the exposed area after exposing the upper portion of the substrate 10.
  • the upper electrode 60 and the lower electrode 11 are indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IZAO), indium gallium zinc oxide (IGZO), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO) , ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, or Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, It may be formed including at least one of Mg, Zn, Pt, Au, Hf, but is not limited to these materials.
  • the upper electrode 60 may have a plurality of metal layers (eg, Ti / Pt / Au). At this time, the thickness of Ti may be about 100 to 1,000 ohms strong and the thickness of Au may be 3,000 to 200,000 ohms strong, but is not limited thereto.
  • metal layers eg, Ti / Pt / Au.
  • the lower electrode 11 may have a plurality of metal layers (eg, AuGe / Ni / Au).
  • the thickness of AuGe may be 1000 ohms
  • the thickness of Ni may be 100 ohms
  • the thickness of Au may be 2000 ohms, but is not limited thereto.
  • An ohmic layer may be further disposed between the upper electrode 60 and the upper reflective layer 40.
  • the ohmic layer may include a material having a bandgap equal to or lower than the energy of the emitting laser light while having a bandgap equal to or lower than that of the GaAs substrate 10 for low ohmic resistance.
  • the ohmic electrode may be selected from AlInGaAs, InGaAs, GaAs, AlInGaAsSb, AlInGaAsPSb, InGaAsP, InGaAsPSb, GaAsSb, InGaAsSb, InAsSb, AlGaAsSb, AlGaAsP, and AlGaInAsP.
  • the insulating layer 80 may be disposed in the first hole P2 to prevent the upper electrode 60 from directly contacting the laser cavity. Accordingly, the current is injected into the laser cavity 30 while the current flows through the through hole 54 from the contact area 61 of the semiconductor and the upper electrode 60 in the unit light-transmitting region to concentrate the light in the through hole 54. Can be.
  • the insulating layer 80 may be disposed between the through hole 54 and the second hole 64 to prevent the through hole 54 from being exposed to the outside.
  • the first hole P2 may be formed through the upper reflective layer 40 and the oxide layer 51. Therefore, the oxide layer 51 may be exposed to the outside through the first hole P2 to be oxidized. Even if oxidation starts from the periphery of the first hole P2, since the end of the oxidation is terminated in the through hole 54, the shape of the through hole 54 may be determined by the shape of the through hole 54.
  • a region where the first hole P2 is not formed may be electrically connected to the upper electrode 60 layer to form one layer.
  • the insulating layer 80 may be removed in a region where the first hole P2 is not formed, thereby increasing the area in which the upper electrode 60 and the upper reflective layer 40 are electrically connected. Therefore, the contact resistance can be lowered and the operating voltage can be lowered. As a result, the increase in the internal temperature of the VCSEL can be lowered, so that the photoelectric conversion efficiency can be high, and high power light can be emitted. In addition, the life of the VCSEL or VCSEL array can be improved.
  • FIG. 21A is a plan view of the upper electrode of FIG. 15, and FIG. 21B is a plan view showing a region in which the upper electrode and the upper reflective layer of FIG. 15 are electrically connected.
  • the upper electrode 60 may include a plurality of second holes 64.
  • an area in which the upper electrode 60 and the upper reflective layer 40 are electrically connected may be a remaining area except for the first hole P2 and the second hole 64. That is, according to the exemplary embodiment, the contact resistance of the upper electrode 60 and the upper reflective layer 40 may increase to lower the contact resistance.
  • 22A to 22E illustrate a method of manufacturing a vertical cavity surface emitting laser according to another exemplary embodiment.
  • the lower reflective layer 20, the laser cavity 30, the oxide layer 51, the capping layer 52, and the upper reflective layer 40 may be sequentially grown on the substrate 10.
  • Each layer configuration may include all of the above-described features.
  • the upper reflective layer 40 may be grown thereon. Therefore, a portion of the upper reflective layer 40 may be disposed in the through hole 54.
  • the semiconductor structure may be manufactured using metal-organic chemical vapor deposition (MOCVD), liquid phase epitaxy (LPE), molecular beam epitaxy (MBE), or the like.
  • MOCVD metal-organic chemical vapor deposition
  • LPE liquid phase epitaxy
  • MBE molecular beam epitaxy
  • the present invention is not limited thereto.
  • a plurality of first holes P2 penetrating through the upper reflective layer 40, the capping layer 52, and the oxide layer 51 may be formed.
  • the number of the first holes P2 is not particularly limited.
  • the shape of the plurality of holes is not particularly limited.
  • the first hole P2 may be selectively applied in various shapes such as circle shape, cross shape, polygon shape, and radial shape.
  • the insulating layer 80 may be formed inside the first hole P2 and on the upper reflective layer 40.
  • the insulating layer 80 may be at least one of SiO 2 , Si 3 N 4 , SiON, Ta 2 O 5 , HfO 2 , benzocyclobutene (BCB), and polyimide, but is not limited thereto.
  • an upper electrode 60 may be formed on the insulating layer 80.
  • the upper electrode 60 may be electrically connected to the upper reflective layer 40 by a via hole formed in the insulating layer 80 in advance.
  • the upper electrode 60 may have a plurality of metal layers (eg, Ti / Pt / Au). At this time, the thickness of Ti may be about 100 to 10,000 ohms strong and the thickness of Au may be 3,000 to 200,000 ohms strong, but is not limited thereto.
  • an ohmic layer may be formed.
  • the ohmic layer may be selected from AlInGaAs, InGaAs, GaAs, AlInGaAsSb, AlInGaAsPSb, InGaAsP, InGaAsPSb, GaAsSb, InGaAsSb, InAsSb, AlGaAsSb, AlGaAsP, and AlGaInAsP.
  • the laser device may be used as a light source of 3D face recognition and 3D imaging technology.
  • 3D face recognition and 3D imaging techniques require light source matrices patterned in the form of two-dimensional arrays.
  • the light source matrix patterned in the form of such a two-dimensional array can be irradiated onto the object and the pattern of reflected light can be analyzed.
  • by analyzing the deformed states of the element lights reflected from the curved surface of each object in the light source matrix patterned in the form of a two-dimensional array it is possible to construct a three-dimensional image of the object.
  • the VCSEL array When the VCSEL array is fabricated according to the embodiment of the structured light source patterned in the form of such a two-dimensional array, the light source patterned in the form of a two-dimensional array in which the characteristics of each element light source are uniform. Matrix can be provided.
  • the VCSEL required for the application may require high power optical devices with low power consumption while capable of light output of several to several tens of watts and short pulses of 1 to 10 ns or more than 100 MHz.
  • the modulation equivalent circuit of the optical device may be represented as an RC circuit, and in the RC circuit, the characteristic time for determining the modulation rate may be expressed as a product of resistance and capacitance.
  • the present invention can provide a solution that is most suitable for providing a light source for 3D face recognition and 3D imaging.
  • the laser device according to the present invention is an optical communication device, CCTV, night vision for cars, motion recognition. It can be used as a low cost VCSEL light source in many applications such as medical / treatment, communication devices for IoT, thermal tracking cameras, thermal imaging cameras, solid state laser (SOL) pumping, and heating processes for bonding plastic films.

Abstract

Disclosed in an embodiment is a vertical-cavity surface-emitting laser comprising: a substrate; a lower reflective layer disposed on the substrate; a laser cavity including an active layer disposed on the lower reflective layer; an oxide layer disposed on the laser cavity; an upper reflective layer disposed on the oxide layer; a plurality of first holes formed in the upper reflective layer and the oxide layer; and upper electrodes disposed in the plurality of first holes and on the upper reflective layer, wherein the oxide layer includes a plurality of light transmitting regions spaced apart from each other, and the plurality of first holes are disposed so as to surround the light transmitting region on a plane.

Description

수직 공동 표면 방출 레이저Vertical cavity surface emission laser
실시 예는 수직 공동 표면 방출 레이저에 관한 것이다.Embodiments relate to a vertical cavity surface emitting laser.
수직 공동 표면 방출 레이저(Vertical Cavity Surface Emitting Laser; VCSEL)는 좁은 스펙트럼의 단일 종모드(single longitudinal mode) 발진이 가능하고, 빔의 방사각이 작아 결합 효율(coupling efficiency)이 높다. Vertical Cavity Surface Emitting Laser (VCSEL) is capable of narrow spectrum single longitudinal mode oscillation, and the radiation angle of the beam is small, resulting in high coupling efficiency.
최근 이러한 수직 공동 표면 방출 레이저(VCSEL)를 2차원적 어레이 형태로 패턴화하여 광원 매트릭스를 제조하는 기술에 대한 연구가 활발하다. 이런 2차원적 어레이 형태로 패턴화된 광원 매트릭스를 물체에 조사하고, 반사되는 광의 패턴을 분석하면 물체의 3차원 이미지를 구성할 수 있다.Recently, research into a technique for manufacturing a light source matrix by patterning such a vertical cavity surface emitting laser (VCSEL) into a two-dimensional array has been actively conducted. Irradiating the light source matrix patterned in the form of such a two-dimensional array to the object and analyzing the pattern of the reflected light can construct a three-dimensional image of the object.
일반적인 VCSEL의 광전변환 효율은 약 34 내지 40%이여서 구동할 때 VCSEL에 인가한 전력 에너지의 약 60 내지 66%가 열로 변환된다. 이에 따라 VCSEL의 내부 온도의 상승을 초래하게 되며 고전류 구동 시 광효율이 많이 떨어진다. The photoelectric conversion efficiency of a typical VCSEL is about 34 to 40% so that when driven, about 60 to 66% of the power energy applied to the VCSEL is converted to heat. As a result, the internal temperature of the VCSEL is increased, and the light efficiency is greatly decreased when driving a high current.
VCSEL의 내부 온도의 상승은 줄(Joule)열에 기인된 자가(self) 발열에 의한 현상으로 자가 발열을 줄이기 위해서는 소자의 series 저항을 줄이는 것이 필수적이다. 더욱이 접합온도의 10도 상승은 소자의 수명을 50% 이상의 감소 시킬 수 있다.The increase in the internal temperature of the VCSEL is caused by self-heating caused by Joule heat, and it is essential to reduce the series resistance of the device in order to reduce self-heating. Moreover, a 10-degree increase in junction temperature can reduce the lifetime of the device by more than 50%.
그러므로 고효율 장수명 VCSEL 소자를 구현하기 위해서는 소자의 저항을 줄이는 것이 중요하다. Therefore, it is important to reduce the resistance of the device in order to realize a high efficiency long life VCSEL device.
레이저의 에미터를 어레이 형태로 복수 개 형성하는 경우, 기존의 제조 방법으로 어레이를 형성하면 오믹 전극과 접촉 가능한 반도체층의 접촉 면적이 적을 수 밖에 없므로 접촉 저항이 커지는 문제가 있다. 따라서, 동작 전압을 낮추는데 한계가 있다. In the case of forming a plurality of emitters of the laser in the form of an array, if the array is formed by a conventional manufacturing method, the contact area of the semiconductor layer that can contact the ohmic electrode is inevitably small, which causes a problem of increasing the contact resistance. Therefore, there is a limit to lowering the operating voltage.
실시 예는 오믹 전극의 접촉 면적을 넓혀 접촉 저항을 낮출 수 있는 수직 공동 표면 방출 레이저를 개시한다.The embodiment discloses a vertical cavity surface emitting laser that can widen the contact area of the ohmic electrode to lower the contact resistance.
실시 예는 레이저를 방출하는 단위 투광 영역(에미터)의 밀도를 높여 광전 변환효율이 높고 고광출력 방사가 가능한 우수한 수직 공동 표면 방출 레이저를 개시한다.The embodiment discloses an excellent vertical cavity surface emitting laser having a high photoelectric conversion efficiency and high light output radiation by increasing the density of a unit light emitting region (emitter) emitting a laser.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.The problem to be solved in the examples is not limited thereto, and the object or effect that can be grasped from the solution means or the embodiment described below will also be included.
본 발명의 일 특징에 따른 수직 공동 표면 방출 레이저는, 기판; 상기 기판 상에 배치되는 하부 반사층; 상기 하부 반사층 상에 배치되는 활성층을 포함하는 레이저 캐비티; 상기 레이저 캐비티 상에 배치되는 산화층; 상기 산화층 상에 배치되는 상부 반사층; 상기 상부 반사층 및 상기 산화층에 형성되는 복수 개의 제1홀; 및 상기 복수 개의 제1홀의 내부 및 상기 상부 반사층 상에 배치되는 상부 전극을 포함하고, 상기 산화층은 서로 이격 배치된 복수 개의 투광 영역을 포함하고, 상기 복수 개의 제1홀은 평면상에서 상기 투광 영역을 둘러싸도록 배치될 수 있다.According to one aspect of the present invention, a vertical cavity surface emitting laser comprises: a substrate; A lower reflective layer disposed on the substrate; A laser cavity including an active layer disposed on the lower reflective layer; An oxide layer disposed on the laser cavity; An upper reflective layer disposed on the oxide layer; A plurality of first holes formed in the upper reflective layer and the oxide layer; And an upper electrode disposed inside the plurality of first holes and on the upper reflective layer, wherein the oxide layer includes a plurality of light transmitting regions spaced apart from each other, and the plurality of first holes cover the light transmitting region on a plane. It may be arranged to surround.
실시 예에 따르면, 오믹 전극의 접촉 면적이 넓어져 접촉 저항과 동작 전압이 낮아질 수 있다.According to an embodiment, the contact area of the ohmic electrode may be widened, thereby lowering the contact resistance and the operating voltage.
또한, 레이저를 방출하는 투광 영역의 밀도가 증가하여 광전변환효율이 우수하며, 광 출력 방사치를 개선할 수 있다.In addition, the density of the light-transmitting region emitting the laser is increased, so the photoelectric conversion efficiency is excellent, and the light output emission value can be improved.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.Various and advantageous advantages and effects of the present invention are not limited to the above description, and will be more readily understood in the course of describing specific embodiments of the present invention.
도 1은 본 발명의 일 실시 예에 따른 수직 공동 표면 방출 레이저의 평면도이고,1 is a plan view of a vertical cavity surface emitting laser according to one embodiment of the invention,
도 2는 도 1의 일부 확대도이고,2 is an enlarged view of a part of FIG. 1;
도 3은 도 1의 A-A 방향 단면도이고,3 is a cross-sectional view along the A-A direction of FIG.
도 4는 도 1의 B-B 방향 단면도이고,4 is a cross-sectional view along the B-B direction of FIG.
도 5는 도 1의 C-C 방향 단면도이고,5 is a cross-sectional view taken along the C-C direction of FIG.
도 6은 도 1의 D-D 방향 단면도이고,6 is a cross-sectional view taken along the D-D direction of FIG. 1;
도 7은 도 1의 E-E 방향 단면도이고,7 is a cross-sectional view taken along the E-E direction of FIG.
도 8 및 도 9는 제1홀에 의해 외부로 노출된 산화층이 산화되는 과정을 보여주는 도면이고,8 and 9 are views showing a process of oxidizing the oxide layer exposed to the outside by the first hole,
도 10a는 도 1의 상부 전극의 평면도이고,10A is a plan view of the upper electrode of FIG. 1,
도 10b는 도 1의 상부 전극과 상부 반사층이 전기적으로 연결된 영역을 보여주는 평면도이고,FIG. 10B is a plan view illustrating a region in which the upper electrode and the upper reflective layer of FIG. 1 are electrically connected;
도 11은 종래 레이저 구조를 보여주는 평면도이고,11 is a plan view showing a conventional laser structure,
도 12a는 종래 레이저 구조의 일부 단면도이고,12A is a partial cross-sectional view of a conventional laser structure,
도 12b는 도 11의 상부 전극과 상부 반사층이 전기적으로 연결된 영역을 보여주는 평면도이고,FIG. 12B is a plan view illustrating a region in which the upper electrode and the upper reflective layer of FIG. 11 are electrically connected;
도 13a 내지 도 13d는 본 발명의 일 실시 예에 따른 수직 공동 표면 방출 레이저의 제조 방법을 설명하기 위한 도면이고,13A to 13D are views for explaining a method of manufacturing a vertical cavity surface emitting laser according to one embodiment of the present invention;
도 14a 내지 도 14e는 제1홀의 다양한 변형예이고,14A to 14E are various modifications of the first hole,
도 15는 본 발명의 다른 실시 예에 따른 수직 공동 표면 방출 레이저의 평면도이고,15 is a top view of a vertical cavity surface emitting laser according to another embodiment of the present invention,
도 16은 도 15의 일부 확대도이고,16 is a partially enlarged view of FIG. 15;
도 17은 도 15의 F-F 방향 단면도이고,17 is a cross-sectional view taken along the line F-F in FIG. 15,
도 18은 도 15의 G-G 방향 단면도이고,18 is a cross-sectional view taken along the G-G direction of FIG. 15;
도 19는 도 15의 H-H 방향 단면도이고,19 is a cross-sectional view taken along the line H-H in FIG. 15;
도 20은 도 15의 I-I 방향 단면도이고,20 is a cross-sectional view taken along the line I-I of FIG. 15;
도 21a는 도 15의 상부 전극의 평면도이고,21A is a top view of the upper electrode of FIG. 15,
도 21b는 도 15의 상부 전극과 상부 반사층이 전기적으로 연결된 영역을 보여주는 평면도이고,FIG. 21B is a plan view illustrating a region in which the upper electrode and the upper reflective layer of FIG. 15 are electrically connected;
도 22a 내지 도 22e는 본 발명의 다른 실시 예에 따른 수직 공동 표면 방출 레이저의 제조 방법을 설명하기 위한 도면이다.22A to 22E illustrate a method of manufacturing a vertical cavity surface emitting laser according to another exemplary embodiment.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated and described in the drawings. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention.
제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다. Terms including ordinal numbers, such as second and first, may be used to describe various components, but the components are not limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the second component may be referred to as the first component, and similarly, the first component may also be referred to as the second component. The term and / or includes a combination of a plurality of related items or any item of a plurality of related items.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. When a component is referred to as being "connected" or "connected" to another component, it may be directly connected to or connected to that other component, but it may be understood that other components may be present in between. Should be. On the other hand, when a component is said to be "directly connected" or "directly connected" to another component, it should be understood that there is no other component in between.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.
이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments will be described in detail with reference to the accompanying drawings, and the same or corresponding components will be given the same reference numerals regardless of the reference numerals, and redundant description thereof will be omitted.
도 1은 본 발명의 일 실시 예에 따른 수직 공동 표면 방출 레이저의 평면도이고, 도 2는 도 1의 일부 확대도이다.1 is a plan view of a vertical cavity surface emitting laser according to an embodiment of the present invention, and FIG. 2 is a partially enlarged view of FIG. 1.
도 1 및 도 2를 참조하면, 실시 예에 따른 수직 공동 표면 방출 레이저는 매트릭스 형태로 배열된 복수 개의 투광 영역(53)이 배치되고, 복수 개의 제1홀(P1)이 투광 영역(53)을 둘러싸도록 배치될 수 있다. 후술하는 바와 같이 복수 개의 제1홀(P1)은 산화층을 노출시켜 산화 공정이 가능하게 하는 역할을 수행할 수 있다. 1 and 2, in the vertical cavity surface emitting laser according to the embodiment, a plurality of light-transmitting regions 53 arranged in a matrix form are disposed, and the plurality of first holes P1 define the light-transmitting regions 53. It may be arranged to surround. As described later, the plurality of first holes P1 may serve to expose the oxide layer to enable the oxidation process.
매트릭스 형태란 복수 개의 투광 영역(53)이 수평 방향으로 이격 배치되어 하나의 라인을 형성하고, 상기 라인이 수직 방향으로 복수 개 배열되는 형태로 정의할 수 있다. In the matrix form, a plurality of light-transmitting regions 53 may be spaced apart from each other in a horizontal direction to form one line, and a plurality of lines may be arranged in a vertical direction.
상기 메트릭스 형태의 레이저 소자들에 전원이 인가되면 투광 영역(53)을 통해 레이저 광이 출사될 수 있다. 따라서, 하나의 레이저 소자에서 복수 개의 레이저 광을 출력할 수 있는 장점이 있다.When power is applied to the matrix laser devices, laser light may be emitted through the light-transmitting region 53. Therefore, there is an advantage that can output a plurality of laser light from one laser device.
도 3은 도 1의 A-A 방향 단면도이고, 도 4는 도 1의 B-B 방향 단면도이고, 도 5는 도 1의 C-C 방향 단면도이고, 도 6은 도 1의 D-D 방향 단면도이고, 도 7은 도 1의 E-E 방향 단면도이다.3 is a cross-sectional view taken along the AA direction of FIG. 1, FIG. 4 is a cross-sectional view taken along the BB direction of FIG. 1, FIG. 5 is a cross-sectional view taken along the CC direction of FIG. 1, FIG. 6 is a cross-sectional view taken along the DD direction of FIG. 1, and FIG. EE direction cross section.
도 3 내지 도 5를 참조하면, 실시 예에 따른 수직 공동 표면 방출 레이저는 기판(10), 기판(10) 상에 배치되는 하부 반사층(20), 하부 반사층(20) 상에 배치되는 활성층을 포함하는 레이저 캐비티(30), 레이저 캐비티(30) 상에 배치되는 산화층(51), 산화층(51) 상에 배치되는 상부 반사층(40), 복수 개의 제1홀(P1)의 내부 및 상부 반사층(40) 상에 배치되는 상부 전극(60)을 포함할 수 있다.3 to 5, a vertical cavity surface emitting laser according to an embodiment includes a substrate 10, a lower reflective layer 20 disposed on the substrate 10, and an active layer disposed on the lower reflective layer 20. The laser cavity 30, the oxide layer 51 disposed on the laser cavity 30, the upper reflective layer 40 disposed on the oxide layer 51, the inside and the upper reflective layer 40 of the plurality of first holes P1. It may include an upper electrode 60 disposed on).
종래 구조는 상부 반사층(40)과 산화층(51)이 복수 개의 발광부(에미터)로 구획된 구조인 반면, 본 실시 예에서의 상부 반사층(40)은 복수 개의 제1홀(P1)이 형성된 하나의 층을 이루며, 산화층(51) 역시 복수 개의 제1홀(P1)이 형성된 하나의 층을 이루는 점에서 차이가 있다.In the conventional structure, the upper reflective layer 40 and the oxide layer 51 are divided into a plurality of light emitters (emitters), whereas the upper reflective layer 40 in the present embodiment has a plurality of first holes P1 formed therein. In one layer, the oxide layer 51 is also different in that it forms one layer in which a plurality of first holes P1 are formed.
기판(10)은 반절연성 또는 전도성 기판(10)일 수 있다. 예시적으로 기판(10)은 도핑 농도가 높은 GaAs 기판으로서, 도핑 농도는 1×1017cm-3 내지 1×1019cm-3 정도일 수 있다. 필요에 따라 기판(10) 상에 AlGaAs 또는 GaAs 박막과 같은 버퍼층이 더 배치될 수 있으나 반드시 이에 한정하지 않는다.The substrate 10 may be a semi-insulating or conductive substrate 10. For example, the substrate 10 may be a GaAs substrate having a high doping concentration, and the doping concentration may be about 1 × 10 17 cm −3 to about 1 × 10 19 cm −3 . If necessary, a buffer layer such as an AlGaAs or GaAs thin film may be further disposed on the substrate 10, but is not limited thereto.
하부 반사층(20)은 n형의 초격자(superlattice) 구조의 분산형 브래그 반사기(Distributed Bragg Reflector: DBR)를 포함할 수 있다. 하부 반사층(20)은 MOCVD, MBE 등의 기법에 의해 기판(10) 상에 에피택셜 증착될 수 있다. The lower reflective layer 20 may include a distributed Bragg reflector (DBR) having an n-type superlattice structure. The lower reflective layer 20 may be epitaxially deposited on the substrate 10 by a technique such as MOCVD, MBE, or the like.
하부 반사층(20)은 VCSEL 구조에서 내부 반사 기능을 수행할 수 있다. 하부 반사층(20)은 복수 개의 제1 하부 반사층(21)과 복수 개의 제2 하부 반사층(22)이 교대로 적층될 수 있다. 제1 하부 반사층(21)과 제2 하부 반사층(22)은 모두 AlGaAs이거나 AlGaAsP 일 수 있으나 제1 하부 반사층(21)의 알루미늄 조성이 더 높을 수 있다. The lower reflective layer 20 may perform an internal reflection function in the VCSEL structure. In the lower reflective layer 20, a plurality of first lower reflective layers 21 and a plurality of second lower reflective layers 22 may be alternately stacked. Both the first lower reflective layer 21 and the second lower reflective layer 22 may be AlGaAs or AlGaAsP, but the aluminum composition of the first lower reflective layer 21 may be higher.
제1 하부 반사층(21)과 제2 하부 반사층(22)은 VCSEL에 의해 발생되는 광 파장의 약 1/4 정도인 유효 광학 두께를 가질 수 있다. 또한 VCSEL의 높은 내부 반사를 위해 약 100%의 반사율을 갖는 것이 바람직하다. The first lower reflective layer 21 and the second lower reflective layer 22 may have an effective optical thickness that is about 1/4 of the wavelength of light generated by the VCSEL. It is also desirable to have a reflectance of about 100% for high internal reflection of the VCSEL.
하부 반사층(20)의 반사율은 제1 하부 반사층(21)과 제2 하부 반사층(22) 사이의 굴절율 차와, 제1 하부 반사층(21)과 제2 하부 반사층(22)의 적층수에 의존할 수 있다. 그러므로, 고품위 VCSEL 특성을 확보하기 위한 높은 반사율을 얻기 위해서는 굴절률의 차가 크고 적층수가 적을수록 좋을 수 있다. The reflectance of the lower reflecting layer 20 may depend on the difference in refractive index between the first lower reflecting layer 21 and the second lower reflecting layer 22, and the number of stacked layers of the first lower reflecting layer 21 and the second lower reflecting layer 22. Can be. Therefore, in order to obtain high reflectance for securing high quality VCSEL characteristics, the larger the difference in refractive index and the smaller the number of stacked layers, the better.
레이저 캐비티(30)는 하나 이상의 우물층과 장벽층을 포함할 수 있다. 우물층은 GaAs, AlGaAs, AlGaAsSb, InAlGaAs, AlInGaP, GaAsP 또는 InGaAsP 중 어느 하나가 선택될 수 있고, 장벽층은 AlGaAs, InAlGaAs, InAlGaAsP, AlGaAsSb, GaAsP, AlGaAsP, GaInP, AlInGaP, 또는 InGaAsP 중 어느 하나가 선택될 수 있다.The laser cavity 30 may include one or more well layers and a barrier layer. The well layer may be any one selected from GaAs, AlGaAs, AlGaAsSb, InAlGaAs, AlInGaP, GaAsP or InGaAsP, and the barrier layer may be AlGaAs, InAlGaAs, InAlGaAsP, AlGaAsSb, GaAsP, AlGaAsP, GaInP, InGaAP Can be selected.
레이저 캐비티(30)는 충분한 광학적 이득을 갖도록 설계될 수 있다. 예시적으로 실시 예에 따른 레이저 캐비티(30)는 약 800nm의 파장대 내지 900nm 파장대의 광을 방출하기 위해 적정한 두께 및 조성비를 가지는 우물층을 중심에 가질 수 있다. 그러나, 우물층이 출력하는 레이저의 파장대는 특별히 한정하지 않는다.The laser cavity 30 can be designed to have sufficient optical gain. In an exemplary embodiment, the laser cavity 30 may have a well layer having a thickness and composition ratio suitable for emitting light in a wavelength band of about 800 nm to a wavelength of 900 nm. However, the wavelength band of the laser which the well layer outputs is not particularly limited.
레이저 캐비티(30)는 활성층의 하부에 배치되는 제1반도체층(미도시) 및 활성층의 상부에 배치되는 제2반도체층(미도시)을 포함할 수 있다. 제1반도체층은 n형 반도체층이고 제2반도체층은 p형 반도체층일 수 있으나 반드시 이에 한정하지 않는다. 제1반도체층과 제2반도체층은 도펀트가 도핑되지 않을 수도 있다. 예시적으로 제1반도체층과 제2반도체층은 AlGaAs일 수 있으나 반드시 이에 한정되는 것은 아니다.The laser cavity 30 may include a first semiconductor layer (not shown) disposed below the active layer and a second semiconductor layer (not shown) disposed above the active layer. The first semiconductor layer may be an n-type semiconductor layer and the second semiconductor layer may be a p-type semiconductor layer, but is not limited thereto. The first semiconductor layer and the second semiconductor layer may not be doped with a dopant. For example, the first semiconductor layer and the second semiconductor layer may be AlGaAs, but are not limited thereto.
산화층(51)은 레이저 캐비티(30) 상에 배치될 수 있다. 산화층(51)은 상부 반사층(40)과 동일한 종류의 도펀트로 도핑될 수 있다. 예시적으로 산화층(51)은 약 1018cm-3 농도로서 p형 도펀트가 도핑될 수 있으나 반드시 이에 한정하지 않는다. The oxide layer 51 may be disposed on the laser cavity 30. The oxide layer 51 may be doped with the same kind of dopant as the upper reflective layer 40. For example, the oxide layer 51 may be doped with a p-type dopant at a concentration of about 10 18 cm −3, but is not limited thereto.
산화층(51)은 알루미늄을 함유하는 반도체 화합물, 예를 들면, AlAs, AlGaAs, InAlGaAs 등을 포함할 수 있다. 실시 예에 따른 산화층(51)은 중앙에 산화되지 않은 투광 영역(53)이 배치될 수 있다. 즉, 산화층(51)은 중앙에 투광 영역(53)이 형성된 다각형 형상을 산화 영역을 가질 수 있다. The oxide layer 51 may include a semiconductor compound containing aluminum, for example, AlAs, AlGaAs, InAlGaAs, or the like. In the oxide layer 51 according to the exemplary embodiment, the non-oxidized light transmissive region 53 may be disposed in the center. That is, the oxide layer 51 may have an oxide region having a polygonal shape in which a transmissive region 53 is formed at the center.
산화층(51)은 저항이 상대적으로 높은 반면 굴절율은 상대적으로 낮을 수 있다. 따라서, 전류는 투광 영역(53)으로 주입될 수 있으므로 레이저 광을 소자의 중앙으로 모을 수 있다. The oxide layer 51 may have a relatively high resistance while having a relatively low refractive index. Thus, current can be injected into the light-transmitting region 53 so that laser light can be collected at the center of the device.
레이저 캐비티(30)와 산화층(51) 사이에는 중간층(43)이 배치될 수 있다. 중간층(43)은 제1중간층 및 제2중간층을 포함할 수 있다. 제1중간층은 제1 상부 반사층(41)과 동일한 조성을 가질 수 있다. 또한, 제2중간층은 제2 상부 반사층(42)과 동일한 조성을 가질 수 있다. 예시적으로 제1중간층은 GaAs일 수 있고, 제2중간층는 AlGaAs일 수 있다.An intermediate layer 43 may be disposed between the laser cavity 30 and the oxide layer 51. The intermediate layer 43 may include a first intermediate layer and a second intermediate layer. The first intermediate layer may have the same composition as the first upper reflective layer 41. In addition, the second intermediate layer may have the same composition as the second upper reflective layer 42. In exemplary embodiments, the first intermediate layer may be GaAs, and the second intermediate layer may be AlGaAs.
일반적으로 산화층(51)이 산화되면 물질이 아모퍼스(Amorphous)화 되어 막질이 다소 떨어질 수 있다. 이에 따라 막질이 다소 떨어지는 아모퍼스화 된 층이 광이 발생되는 레이저 캐비티(30)와 바로 접합하면 소자 신뢰성이 저하될 수 있다. 따라서 제 2 중간층은 산화층(51) 보다 먼저 형성하여 아모퍼스화된 층이 레이저 캐비티(30)와 직접 접하게 하는 것을 방지할 수 있다.In general, when the oxide layer 51 is oxidized, the material may be amorphous and the film quality thereof may be somewhat degraded. As a result, when the amorphous layer, which has a somewhat poor film quality, is directly bonded to the laser cavity 30 in which light is generated, device reliability may be deteriorated. Therefore, the second intermediate layer may be formed before the oxide layer 51 to prevent the amorphous layer from directly contacting the laser cavity 30.
상부 반사층(40)은 산화층(51)의 상부에 배치될 수 있다. 상부 반사층(40)은 복수 개의 제1 상부 반사층(41)과 제2 상부 반사층(42)을 포함할 수 있다. The upper reflective layer 40 may be disposed on the oxide layer 51. The upper reflective layer 40 may include a plurality of first upper reflective layers 41 and second upper reflective layers 42.
제1 상부 반사층(41)은 AlGaAs의 조성을 가질 수 있고, 제2 상부 반사층(42)은 GaAs 조성을 가질 수 있다. 따라서, 제1 상부 반사층(41)의 알루미늄 조성은 제2 상부 반사층(42)보다 더 높을 수 있다. The first upper reflective layer 41 may have a composition of AlGaAs, and the second upper reflective layer 42 may have a composition of GaAs. Thus, the aluminum composition of the first upper reflective layer 41 may be higher than the second upper reflective layer 42.
상부 반사층(40)은 하부 반사층(20)과 다른 극성을 갖도록 도핑될 수 있다. 예시적으로 하부 반사층(20)과 기판(10)이 n형 도펀트로 도핑되었다면, 상부 반사층(40)은 p형 도펀트로 도핑될 수 있다. The upper reflective layer 40 may be doped to have a different polarity than the lower reflective layer 20. For example, if the lower reflective layer 20 and the substrate 10 are doped with an n-type dopant, the upper reflective layer 40 may be doped with a p-type dopant.
레이저 광의 방사 방향이 기판(10)의 반대 방향으로 되게 하기 위하여, 상부 반사층(40)은 VCSEL로부터 반사율을 줄이기 위해 하부 반사층(20)보다 층수가 적을 수 있다. 즉, 상부 반사층(40)의 반사율은 하부 반사층(20)보다 작을 수 있다.In order for the radiation direction of the laser light to be in the opposite direction of the substrate 10, the upper reflective layer 40 may have fewer layers than the lower reflective layer 20 to reduce the reflectance from the VCSEL. That is, the reflectance of the upper reflective layer 40 may be smaller than the lower reflective layer 20.
상부 전극(60)은 상부 반사층(40) 상에 배치될 수 있고, 하부 전극(11)은 기판(10)의 하부에 배치될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 하부 전극(11)은 기판(10)의 상부를 노출시킨 후, 노출된 영역에 배치될 수도 있다. 상부 전극(60)은 P형 오믹 전극일 수 있고, 하부 전극(11)은 N형 오믹 전극일 수 있다. 상부 전극(60)은 패드 전극(101)과 전기적으로 연결될 수 있다.The upper electrode 60 may be disposed on the upper reflective layer 40, and the lower electrode 11 may be disposed below the substrate 10. However, the present invention is not limited thereto, and the lower electrode 11 may be disposed in the exposed area after exposing the upper portion of the substrate 10. The upper electrode 60 may be a P-type ohmic electrode, and the lower electrode 11 may be an N-type ohmic electrode. The upper electrode 60 may be electrically connected to the pad electrode 101.
상부 전극(60)과 하부 전극(11)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다. The upper electrode 60 and the lower electrode 11 are indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IZAO), indium gallium zinc oxide (IGZO), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO) , ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, or Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, It may be formed including at least one of Mg, Zn, Pt, Au, Hf, but is not limited to these materials.
예시적으로, 상부 전극(60)은 복수의 금속층(예: Ti/Pt/Au)을 가질 수 있다. 이때, Ti의 두께는 약 100 내지 400옴스트롱일 수 있고 Au의 두께는 3,000 내지 20,000옴스트롱일 수 있으나 반드시 이에 한정하지 않는다.In exemplary embodiments, the upper electrode 60 may have a plurality of metal layers (eg, Ti / Pt / Au). At this time, the thickness of Ti may be about 100 to 400 ohms strong and the thickness of Au may be 3,000 to 20,000 ohms strong, but is not limited thereto.
하부 전극(11)은 복수의 금속층(예: AuGe/Ni/Au)을 가질 수 있다. 이때, AuGe의 두께는 1,000옴스트롱일 수 있고, Ni의 두께는 100옴스트롱일 수 있고, Au의 두께는 2,000옴스트롱일 수 있으나 반드시 이에 한정하지 않는다.The lower electrode 11 may have a plurality of metal layers (eg, AuGe / Ni / Au). In this case, the thickness of AuGe may be 1,000 ohms strong, the thickness of Ni may be 100 ohms strong, and the thickness of Au may be 2,000 ohms strong, but is not limited thereto.
상부 전극(60)과 상부 반사층(40) 사이에는 오믹층(44)이 더 배치될 수 있다. 오믹층(44)은 낮은 오믹 저항을 위한, GaAs 기판(10)보다 밴드갭이 같거나 낮으면서 방출 레이저 광의 에너지 보다 같거나 낮은 밴드갭을 갖는 물질을 포함할 수 있다. An ohmic layer 44 may be further disposed between the upper electrode 60 and the upper reflective layer 40. The ohmic layer 44 may include a material having a bandgap equal to or lower than the energy of the emitted laser light while having a bandgap equal to or lower than that of the GaAs substrate 10 for low ohmic resistance.
예시적으로 오믹층은 AlInGaAs, InGaAs, GaAs, AlInGaAsSb, AlInGaAsPSb, InGaAsP, InGaAsPSb, GaAsSb, InGaAsSb, InAsSb, AlGaAsSb, AlGaAsP, AlGaInAsP 중 어느 하나가 선택될 수 있다. For example, the ohmic layer may be selected from AlInGaAs, InGaAs, GaAs, AlInGaAsSb, AlInGaAsPSb, InGaAsP, InGaAsPSb, GaAsSb, InGaAsSb, InAsSb, AlGaAsSb, AlGaAsP, and AlGaInAsP.
도 6을 참조하면, 절연층(80)은 제1홀(P1)의 내부에 배치되어 상부 전극(60)이 레이저 캐비티(30)와 직접 접촉하는 것을 방지할 수 있다. 따라서, 전류는 산화층(51)의 투광 영역(53)을 통해서만 레이저 캐비티(30)에 주입되어 광이 집중될 수 있다. 또한, 절연층(80)은 투광 영역(53)과 제2홀 사이에 배치되어 투광 영역(53)이 외부에 노출되는 것을 방지할 수 있다. Referring to FIG. 6, the insulating layer 80 may be disposed in the first hole P1 to prevent the upper electrode 60 from directly contacting the laser cavity 30. Therefore, current may be injected into the laser cavity 30 only through the light transmission region 53 of the oxide layer 51 so that light may be concentrated. In addition, the insulating layer 80 may be disposed between the light transmissive region 53 and the second hole to prevent the light transmissive region 53 from being exposed to the outside.
제1홀(P1)은 상부 반사층(40) 및 산화층(51)을 관통하여 형성될 수 있다. 따라서, 제1홀(P1)을 통해 산화층(51)은 외부로 노출되어 산화될 수 있다. 산화 시간을 제어하면 투광 영역(53)의 직경을 제어할 수 있다. The first hole P1 may be formed through the upper reflective layer 40 and the oxide layer 51. Therefore, the oxide layer 51 may be exposed to the outside and oxidized through the first hole P1. By controlling the oxidation time, the diameter of the light transmissive region 53 can be controlled.
도 7을 참조하면, 상부 전극(60)은 제1홀(P1)이 형성되지 않은 영역이 전기적으로 연결되어 하나의 층을 형성할 수 있다. 또한, 절연층(80)은 제1홀(P1)이 형성되지 않은 영역에서 제거되어 상부 전극(60)과 상부 반사층(40)이 전기적으로 연결되는 면적을 넓힐 수 있다. Referring to FIG. 7, an area in which the first hole P1 is not formed may be electrically connected to the upper electrode 60 to form one layer. In addition, the insulating layer 80 may be removed in the region where the first hole P1 is not formed, thereby increasing the area in which the upper electrode 60 and the upper reflective layer 40 are electrically connected.
VCSEL 소자의 직렬(Series)저항은 접촉저항과 반도체층 저항의 합으로 구성될 수 있으며, 소자의 직렬저항에 많은 영향을 주는 접촉저항은 접촉면적에 반비례한다. 따라서, 접촉 저항을 낮출 수 있으면 동작 전압은 자동적으로 낮아질 수 있다. 따라서, VCSEL의 내부 온도의 상승을 낮출 수 있게 되어 광전변환 효율이 높고, 고출력 광의 방사가 가능하고, 수명이 개선될 수 있다.The series resistance of the VCSEL device can be composed of the sum of the contact resistance and the semiconductor layer resistance, and the contact resistance which greatly affects the series resistance of the device is inversely proportional to the contact area. Therefore, the operating voltage can be lowered automatically if the contact resistance can be lowered. Therefore, it is possible to lower the increase in the internal temperature of the VCSEL, so that the photoelectric conversion efficiency is high, the emission of high output light is possible, and the lifetime can be improved.
도 8 및 도 9는 일 실시 예의 제1홀에 의해 외부로 노출된 산화층이 산화되는 과정을 보여주는 도면이다.8 and 9 are views illustrating a process of oxidizing an oxide layer exposed to the outside by the first hole of an embodiment.
도 8을 참조하면, 제1홀(P1)에 의해 노출된 산화층(51)을 수증기에 노출시키면 제1홀(P1)의 형상을 따라 산화가 진행된다. 이후, 도 9와 같이 산화 영역이 서로 만나게 되면 그 내부에 투광 영역(53)을 형성하게 된다. 이러한 구조는 이웃한 투과 영역이 산화 영역을 공유하게 되므로 투광 영역(53)의 밀도를 높일 수 있는 장점이 있다. 즉, 산화 영역을 최소화시켜 상대적으로 투광 영역(53)의 면적을 증가시킬 수 있는 것이다. 따라서, 단위 칩당 최대 광 출력치를 증가 시킬 수 있다.Referring to FIG. 8, when the oxide layer 51 exposed by the first hole P1 is exposed to water vapor, oxidation proceeds along the shape of the first hole P1. Subsequently, when the oxidized regions meet each other, as shown in FIG. 9, a light transmissive region 53 is formed therein. This structure has an advantage of increasing the density of the transmissive region 53 because neighboring transmissive regions share the oxidized region. That is, the area of the light transmissive region 53 may be relatively increased by minimizing the oxidized region. Therefore, the maximum light output value per unit chip can be increased.
도 10a는 도 1의 상부 전극의 평면도이고, 도 10b는 도 1의 상부 전극과 상부 반사층이 전기적으로 연결된 영역을 보여주는 평면도이다.FIG. 10A is a plan view of the upper electrode of FIG. 1, and FIG. 10B is a plan view showing a region in which the upper electrode and the upper reflective layer of FIG. 1 are electrically connected.
도 10a를 참조하면, 상부 전극(60)은 복수 개의 제2홀(62)을 포함할 수 있다. 또한, 도 10b를 참조하면, 상부 전극(60)과 상부 반사층(40)이 전기적으로 접촉되는 영역은 제1홀(P1)과 제2홀(62)을 제외한 나머지 영역일 수 있다. 즉, 실시 예에 따르면, 상부 전극(60)과 상부 반사층(40)이 전기적으로 연결되는 면적이 증가하여 접촉 저항이 낮아질 수 있다.Referring to FIG. 10A, the upper electrode 60 may include a plurality of second holes 62. In addition, referring to FIG. 10B, an area in which the upper electrode 60 and the upper reflective layer 40 are in electrical contact may be a remaining area except for the first hole P1 and the second hole 62. That is, according to the exemplary embodiment, an area in which the upper electrode 60 and the upper reflective layer 40 are electrically connected to each other may increase, thereby lowering the contact resistance.
도 11은 종래 레이저 어레이 구조를 보여주는 평면도이고, 도 12a는 종래 레이저 어레이의 일부 단면도이고, 도 12b는 도 11의 상부 전극과 상부 반사층이 전기적으로 연결된 영역을 보여주는 평면도이다.FIG. 11 is a plan view illustrating a conventional laser array structure, FIG. 12A is a partial cross-sectional view of a conventional laser array, and FIG. 12B is a plan view illustrating a region in which the upper electrode and the upper reflective layer of FIG. 11 are electrically connected.
도 11 및 도 12a를 참조하면, 종래 레이저 구조는 메사 식각에 의해 복수 개의 상부 반사층(ET1)을 아이솔레이션 시켜 복수 개의 발광부(에미터)를 구획할 수 있다. 이 경우 오믹 전극(105)이 상부 반사층(ET1)과 접촉하는 면적(105a)이 작아 접촉 저항이 커지는 문제가 있다. 복수 개의 발광부의 외측은 절연층(104)에 의해 오믹 전극(105)이 상부 반사층(103)과 전기적으로 연결되지 않는다. Referring to FIGS. 11 and 12A, the conventional laser structure may partition the plurality of light emitting parts (emitters) by isolating the plurality of upper reflective layers ET1 by mesa etching. In this case, the area 105a in which the ohmic electrode 105 contacts the upper reflective layer ET1 is small, resulting in a large contact resistance. Outside the plurality of light emitting parts, the ohmic electrode 105 is not electrically connected to the upper reflective layer 103 by the insulating layer 104.
도 12b를 참조하면, 오믹 전극(105)과 상부 반사층(103)이 연결되는 접촉면적(105a)은 복수 개의 링 형상의 면적의 합일 수 있다. 도 10b와 비교할 때 접촉 면적이 매우 작음(기존 구조의 경우, 칩 전체 면적 중 오믹 전극과 접촉하는 면적은 약 29%임)을 알 수 있다.Referring to FIG. 12B, the contact area 105a connecting the ohmic electrode 105 and the upper reflective layer 103 may be the sum of a plurality of ring-shaped areas. Compared with FIG. 10B, it can be seen that the contact area is very small (in the conventional structure, the area in contact with the ohmic electrode is about 29% of the total area of the chip).
도 13a 내지 도 13d는 본 발명의 일 실시 예에 따른 수직 공동 표면 방출 레이저의 제조 방법을 설명하기 위한 도면이다.13A to 13D are views for explaining a method of manufacturing a vertical cavity surface emitting laser according to an embodiment of the present invention.
도 13a를 참조하면, 기판(10) 상에 하부 반사층(20), 레이저 캐비티(30), 중간층(43), 산화층(51), 및 상부 반사층(40)을 순서대로 성장시킬 수 있다. 각 층의 구성은 전술한 특징이 모두 포함될 수 있다. 유기 금속 화학적 기상 증착법(Metal-Organic Chemical Vapor Deposition: MOCVD), 액상 에피택시법(Liquid Phase Epitaxy: LPE), 분자빔 에피택시법(Molecular Beam Epitaxy: MBE) 등을 이용하여 제조할 수 있으나 반드시 이에 한정하지는 않는다.Referring to FIG. 13A, the lower reflective layer 20, the laser cavity 30, the intermediate layer 43, the oxide layer 51, and the upper reflective layer 40 may be sequentially grown on the substrate 10. Each layer configuration may include all of the above-described features. Metal-Organic Chemical Vapor Deposition (MOCVD), Liquid Phase Epitaxy (LPE), Molecular Beam Epitaxy (MBE), etc. It is not limited.
도 13b를 참조하면, 상부 반사층(40)과 산화층(51)을 관통하는 복수 개의 제1홀(P1)을 형성할 수 있다. 제1홀(P1)의 개수는 특별히 한정하지 않는다. 복수 개의 홀의 형상은 특별히 제한되지 않는다. 제1홀(P1)은 십자 형상, 다각 형상, 방사 형상 등 다양한 형상이 선택적으로 적용될 수 있다. 다만, 복수 개의 제1홀(P1)을 따라 산화가 진행되어 균일한 투광 영역(53)이 형성되어야 하므로 제1홀(P1)의 형상은 중심을 관통하는 가상선을 축으로 대칭인 형상이 유리할 수 있다.Referring to FIG. 13B, a plurality of first holes P1 penetrating the upper reflective layer 40 and the oxide layer 51 may be formed. The number of the first holes P1 is not particularly limited. The shape of the plurality of holes is not particularly limited. Various shapes, such as a cross shape, a polygon shape, and a radial shape, may be selectively applied to the first hole P1. However, since oxidation proceeds along the plurality of first holes P1 to form a uniform light-transmitting region 53, the shape of the first holes P1 may be advantageously symmetrical with respect to an imaginary line passing through the center thereof. Can be.
복수 개의 제1홀(P1)에 의해 산화층(51)의 측면이 노출될 수 있다. 따라서, 산화층(51)이 고온(약 300℃ 이상)의 환경에서 N2 및 H2O 혼합가스에 노출되면 측면에서부터 산화가 진행될 수 있다. 이후, 투광 영역(53)이 원하는 직경을 가질 때까지 산화를 진행할 수 있다.Side surfaces of the oxide layer 51 may be exposed by the plurality of first holes P1. Therefore, when the oxide layer 51 is exposed to the N 2 and H 2 O mixed gas in an environment of high temperature (about 300 ° C. or more), oxidation may proceed from the side. Thereafter, oxidation may be performed until the light-transmitting region 53 has a desired diameter.
도 13c를 참조하면, 산화 공정이 완료되면 제1홀(P1)의 내부 및 상부 반사층(40)의 상부에 절연층(80)을 형성할 수 있다. 절연층(80)은 SiO2, Si3N4, SiON, Ta2O5, HfO2, BCB(benzocyclobutene), 폴리이미드(polyimide) 중 적어도 하나일 수 있으나 반드시 이에 한정하지 않는다.Referring to FIG. 13C, when the oxidation process is completed, the insulating layer 80 may be formed in the first hole P1 and on the upper reflective layer 40. The insulating layer 80 may be at least one of SiO 2 , Si 3 N 4 , SiON, Ta 2 O 5 , HfO 2 , benzocyclobutene (BCB), and polyimide, but is not limited thereto.
도 13d를 참조하면, 절연층(80)의 상부에 상부 전극(60)을 형성할 수 있다. 이때, 오믹 전극이 절연층(80)의 비아홀에 삽입되어 상부 반사층(40)과 상부 반사층(40)을 전기적으로 연결할 수 있다. Referring to FIG. 13D, an upper electrode 60 may be formed on the insulating layer 80. In this case, the ohmic electrode may be inserted into the via hole of the insulating layer 80 to electrically connect the upper reflective layer 40 and the upper reflective layer 40.
상부 전극(60)은 복수의 금속층(예: Ti/Pt/Au)을 가질 수 있다. 이때, Ti의 두께는 약 100 내지 1,000 옴스트롱일 수 있고 Au의 두께는 3,000 내지 200,000 옴스트롱일 수 있으나 반드시 이에 한정하지 않는다.The upper electrode 60 may have a plurality of metal layers (eg, Ti / Pt / Au). At this time, the thickness of Ti may be about 100 to 1,000 ohms strong and the thickness of Au may be 3,000 to 200,000 ohms strong, but is not limited thereto.
도 14a 내지 도 14e는 제1홀의 다양한 변형예이다.14A to 14E illustrate various modifications of the first hole.
제1홀(P1)은 십자 형상, 다각 형상, 방사 형상 등 다양한 형상이 선택적으로 적용될 수 있다. 다만, 복수 개의 제1홀(P1)을 따라 산화가 진행되어 균일한 투광 영역(53)이 형성되어야 하므로 제1홀(P1)의 형상은 중심을 관통하는 가상선을 축으로 대칭인 형상이 유리할 수 있다.Various shapes, such as a cross shape, a polygon shape, and a radial shape, may be selectively applied to the first hole P1. However, since oxidation proceeds along the plurality of first holes P1 to form a uniform light-transmitting region 53, the shape of the first holes P1 may be advantageously symmetrical with respect to an imaginary line passing through the center thereof. Can be.
도 14a를 참조하면, 제1홀(P1)은 중심에서 3개의 연장부가 방사형으로 연장된 형상을 가질 수 있다. 이러한 구조의 경우 투광 영역(53)은 육각 형상을 가질 수 있다. 즉, 제1홀(P1)의 형상에 따라 투광 영역(53)의 모양이 결정되어 동일한 형상을 가질 수 있다.Referring to FIG. 14A, the first hole P1 may have a shape in which three extension portions radially extend from the center. In such a structure, the light transmitting region 53 may have a hexagonal shape. That is, the shape of the transmissive area 53 may be determined according to the shape of the first hole P1 to have the same shape.
도 14b 및 도 14c를 참조하면, 제1홀(P1)은 직사각형 또는 정사각형 형상을 가질 수 있다. 이 경우 투광 영역(53)은 사각 형상을 가질 수 있다.14B and 14C, the first hole P1 may have a rectangular or square shape. In this case, the light transmission area 53 may have a square shape.
도 14d를 참조하면, 제1홀(P1)은 삼각 형상을 가질 수 있다. 이 경우 투광 영역(53) 역시 삼각 형상을 가질 수 있다.Referring to FIG. 14D, the first hole P1 may have a triangular shape. In this case, the light transmitting region 53 may also have a triangular shape.
또한, 도 14e를 참조하면 제1홀(P1)은 육각 형성을 가질 수 있다. 이 경우 투광 영역(53)도 육각 형상을 가질 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제1홀 및 투광 영역은 오각 형상, 팔각 형상 등과 같이 다양한 다각 형상 구조를 가질 수도 있다.In addition, referring to FIG. 14E, the first hole P1 may have a hexagonal shape. In this case, the light transmitting region 53 may also have a hexagonal shape. However, the present invention is not limited thereto, and the first hole and the light transmissive area may have various polygonal structures, such as a pentagonal shape and an octagonal shape.
도 15는 본 발명의 다른 실시 예2)에 따른 수직 공동 표면 방출 레이저의 평면도이고, 도 16은 도 15의 일부 확대도이다.FIG. 15 is a plan view of a vertical cavity surface emitting laser according to another embodiment 2) of the present invention, and FIG. 16 is a partially enlarged view of FIG. 15.
도 15 및 도 16을 참조하면, 실시 예에 따른 수직 공동 표면 방출 레이저는 매트릭스 형태로 배열된 복수 개의 관통홀(54)이 배치되고, 복수 개의 제1홀(P2)이 관통홀(54)을 둘러싸도록 배치될 수 있다. 관통홀(54)은 산화층이 제거된 에미터로 기능할 수 있으며, 레이저 광이 출사되는 투광 영역을 형성할 수 있다. 후술하는 바와 같이 복수 개의 제1홀(P2)은 산화층(51)을 노출시켜 산화 공정이 가능하게 하는 역할을 수행한다. 15 and 16, in the vertical cavity surface emitting laser according to the embodiment, a plurality of through holes 54 arranged in a matrix form are disposed, and a plurality of first holes P2 is formed through the through holes 54. It may be arranged to surround. The through hole 54 may function as an emitter from which the oxide layer is removed, and may form a light transmitting region through which the laser light is emitted. As will be described later, the plurality of first holes P2 expose the oxide layer 51 to perform an oxidation process.
관통홀(54)의 직경은 제1홀(P2)의 직경보다 클 수 있다. 예시적으로 어레이 칩의 크기가 750un x 780um의 경우, 관통홀(54)의 직경은 3um 내지 100um일 수 있고, 제1홀(P2)의 직경은 2um 내지 5um일 수 있다. 관통홀(54)의 개수는 200개 내지 400개 이고, 제1홀(P2)의 개수는 50개 내지 300개 일 수 있으나 한정되는 것은 아니다.The diameter of the through hole 54 may be larger than the diameter of the first hole P2. For example, when the size of the array chip is 750un x 780um, the diameter of the through hole 54 may be 3um to 100um, and the diameter of the first hole P2 may be 2um to 5um. The number of through holes 54 may be 200 to 400, and the number of first holes P2 may be 50 to 300, but is not limited thereto.
제1홀(P2)의 면적은 관통홀(54)의 면적의 0.1% 내지 50%일 수 있다. 면적이 0.1%보다 작아지는 경우 제1홀(P2)의 면적이 너무 작아져 산화층(51)의 산화 공정이 길어지는 문제가 있으며, 면적이 50%보다 커지는 경우 관통홀(54)이 작아져 광 출력이 저하될 수 있다.The area of the first hole P2 may be 0.1% to 50% of the area of the through hole 54. If the area is smaller than 0.1%, the area of the first hole P2 may be too small, and the oxidation process of the oxide layer 51 may be lengthened. If the area is larger than 50%, the through hole 54 may be reduced to give light. The output may be degraded.
그러나, 반드시 이에 한정되는 것은 아니고 제1홀(P2)의 직경이 관통홀(54)보다 클 수도 있다. 또한, 제1홀(P2)의 형상은 원형상 이외에도 다양한 형상을 가질 수도 있다.However, the present invention is not limited thereto, and the diameter of the first hole P2 may be larger than that of the through hole 54. In addition, the shape of the first hole P2 may have various shapes in addition to the circular shape.
도 17은 도 15의 F-F 방향 단면도이고, 도 18은 도 15의 G-G 방향 단면도이고, 도 19는 도 15의 H-H 방향 단면도이고, 도 20은 도 15의 I-I 방향 단면도이다.FIG. 17 is a sectional view taken along the F-F direction of FIG. 15, FIG. 18 is a sectional view taken along the G-G direction of FIG. 15, FIG. 19 is a sectional view taken along the H-H direction of FIG. 15, and FIG. 20 is a sectional view taken along the I-I direction of FIG. 15.
기판(10)은 반절연성 또는 전도성 기판(10)일 수 있다. 예시적으로 기판(10)은 도핑 농도가 높은 GaAs 기판(10)으로서, 도핑 농도는 1×1017cm-3 내지 1×1019cm-3 정도일 수 있다. 필요에 따라 기판(10) 상에 AlGaAs 또는 GaAs 박막과 같은 버퍼층이 더 배치될 수 있으나 반드시 이에 한정하지 않는다.The substrate 10 may be a semi-insulating or conductive substrate 10. For example, the substrate 10 may be a GaAs substrate 10 having a high doping concentration, and the doping concentration may be about 1 × 10 17 cm −3 to 1 × 10 19 cm −3 . If necessary, a buffer layer such as an AlGaAs or GaAs thin film may be further disposed on the substrate 10, but is not limited thereto.
하부 반사층(20)은 n형의 초격자(superlattice) 구조의 분산형 브래그 반사기(Distributed Bragg Reflector: DBR)를 포함할 수 있다. 하부 반사층(20)은 전술한 MOCVD, MBE 등의 기법에 의해 기판(10) 상에 에피택셜 증착될 수 있다. The lower reflective layer 20 may include a distributed Bragg reflector (DBR) having an n-type superlattice structure. The lower reflective layer 20 may be epitaxially deposited on the substrate 10 by the above-described techniques such as MOCVD and MBE.
하부 반사층(20)은 VCSEL 구조에서 내부 반사 기능을 수행할 수 있다. 하부 반사층(20)은 복수 개의 제1 하부 반사층(21)과 복수 개의 제2 하부 반사층(22)이 교대로 적층될 수 있다. 제1 하부 반사층(21)과 제2 하부 반사층(22)은 모두 AlGaAs 혹은 AlGaAsP 일 수 있으나 제1 하부 반사층(21)의 알루미늄 조성이 더 높을 수 있다. The lower reflective layer 20 may perform an internal reflection function in the VCSEL structure. In the lower reflective layer 20, a plurality of first lower reflective layers 21 and a plurality of second lower reflective layers 22 may be alternately stacked. Both the first lower reflective layer 21 and the second lower reflective layer 22 may be AlGaAs or AlGaAsP, but the aluminum composition of the first lower reflective layer 21 may be higher.
하부 반사층(20)의 반사율은 제1 하부 반사층(21)과 제2 하부 반사층(22) 사이의 굴절율 차와, 제1 하부 반사층(21)과 제2 하부 반사층(22)의 적층수에 의존할 수 있다. 그러므로, 고품위 VCSEL 특성을 확보하기 위한 높은 반사율을 얻기 위해서는 굴절률의 차가 크고 적층수가 적을수록 좋을 수 있다. The reflectance of the lower reflecting layer 20 may depend on the difference in refractive index between the first lower reflecting layer 21 and the second lower reflecting layer 22 and the number of stacked layers of the first lower reflecting layer 21 and the second lower reflecting layer 22. Can be. Therefore, in order to obtain high reflectance for securing high quality VCSEL characteristics, the larger the difference in refractive index and the smaller the number of stacked layers, the better.
레이저 캐비티(30)는 하나 이상의 우물층과 장벽층을 포함할 수 있다. 우물층은 GaAs, AlGaAs, AlGaAsSb, InAlGaAs, AlInGaP, GaAsP 또는 InGaAsP 중 어느 하나가 선택될 수 있고, 장벽층은 AlGaAs, InAlGaAs, InAlGaAsP, AlGaAsSb, GaAsP, AlaAsP, GaInP, AlInGaP, 또는 InGaAsP 중 어느 하나가 선택될 수 있다.The laser cavity 30 may include one or more well layers and a barrier layer. The well layer may be selected from GaAs, AlGaAs, AlGaAsSb, InAlGaAs, AlInGaP, GaAsP, or InGaAsP, and the barrier layer may be AlGaAs, InAlGaAs, InAlGaAsP, AlGaAsSb, GaAsP, AlaAsP, GaInP, InGaAP, InGaAP Can be selected.
레이저 캐비티(30)는 충분한 광학적 이득을 제공하도록 설계될 수 있다. 예시적으로 실시 예에 따른 레이저 캐비티(30)는 약 800nm의 파장대 또는 900nm 파장대의 광을 방출하기 위해 적정한 두께 및 조성비를 가지는 우물층을 중심에 가질 수 있다. 그러나, 우물층이 출력하는 레이저의 파장대는 특별히 한정하지 않는다.The laser cavity 30 can be designed to provide sufficient optical gain. In an exemplary embodiment, the laser cavity 30 may have a well layer having a thickness and composition ratio suitable for emitting light in a wavelength band of about 800 nm or a wavelength of 900 nm. However, the wavelength band of the laser which the well layer outputs is not particularly limited.
레이저 캐비티(30)는 활성층의 하부에 배치되는 제1반도체층(미도시) 및 활성층의 상부에 배치되는 제2반도체층(미도시)을 포함할 수 있다. 제1반도체층은 n형 반도체층이고 제2반도체층은 p형 반도체층일 수 있으나 반드시 이에 한정하지 않는다. 제1반도체층과 제2반도체층은 도펀트가 도핑되지 않을 수도 있다. 예시적으로 제1반도체층과 제2반도체층은 AlGaAs일 수 있으나 반드시 이에 한정되는 것은 아니다.The laser cavity 30 may include a first semiconductor layer (not shown) disposed below the active layer and a second semiconductor layer (not shown) disposed above the active layer. The first semiconductor layer may be an n-type semiconductor layer and the second semiconductor layer may be a p-type semiconductor layer, but is not limited thereto. The first semiconductor layer and the second semiconductor layer may not be doped with a dopant. For example, the first semiconductor layer and the second semiconductor layer may be AlGaAs, but are not limited thereto.
산화층(51)은 레이저 캐비티(30) 상에 배치될 수 있다. 산화층(51)은 상부 반사층(40)과 동일한 종류의 도펀트로 도핑될 수 있다. 예시적으로 산화층(51)은 약 1018cm-3 농도로서 p형 도펀트가 도핑될 수 있으나 반드시 이에 한정하지 않는다. The oxide layer 51 may be disposed on the laser cavity 30. The oxide layer 51 may be doped with the same kind of dopant as the upper reflective layer 40. For example, the oxide layer 51 may be doped with a p-type dopant at a concentration of about 10 18 cm −3, but is not limited thereto.
산화층(51)은 알루미늄을 함유하는 반도체 화합물, 예를 들면, AlAs, AlGaAs, InAlGaAs 등을 포함할 수 있다. 실시 예에 따른 산화층(51)은 중앙에 관통홀(54)이 배치될 수 있다. 관통홀(54)의 형상은 원형, 타원형 및 다각형을 가질 수 있다. 산화층(51)은 중앙에 홀이 형성된 도넛 형상을 가질 수 있다. The oxide layer 51 may include a semiconductor compound containing aluminum, for example, AlAs, AlGaAs, InAlGaAs, or the like. In the oxide layer 51 according to the embodiment, the through hole 54 may be disposed at the center thereof. The shape of the through hole 54 may have a circular, elliptical, and polygonal shape. The oxide layer 51 may have a donut shape with a hole formed in the center thereof.
산화층(51)은 저항이 상대적으로 높은 반면 굴절율은 상대적으로 낮을 수 있다. 따라서, 전류는 관통홀(54)로 주입될 수 있으므로 레이저광을 소자의 중앙으로 모을 수 있다. 즉, 관통홀(54)은 전류와 광을 통과시킬 수 있다. 따라서, 관통홀(54)은 투광 영역의 기능을 수행할 수 있다.The oxide layer 51 may have a relatively high resistance while having a relatively low refractive index. Therefore, the current can be injected into the through hole 54 so that the laser light can be collected at the center of the device. That is, the through hole 54 may pass current and light. Therefore, the through hole 54 may perform the function of the light transmitting area.
실시 예는 관통홀(54)이 형성된 산화층(51)이 모두 산화되면 더 이상 산화될 영역이 존재하지 않게 된다. 관통홀(54)의 내부에 배치된 상부 반사층(40)은 상대적으로 알루미늄 조성이 낮아 산소에 노출되어도 잘 산화되지 않기 때문이다. 즉, 관통홀(54)의 내부에 배치된 상부 반사층(40)이 산화를 자동으로 종료시키는 산화 반응의 스토퍼 역할을 수행할 수 있다.According to the embodiment, when all of the oxide layer 51 having the through hole 54 is oxidized, there is no longer a region to be oxidized. This is because the upper reflective layer 40 disposed inside the through hole 54 has a relatively low aluminum composition and does not oxidize well even when exposed to oxygen. That is, the upper reflective layer 40 disposed inside the through hole 54 may serve as a stopper of the oxidation reaction to automatically terminate the oxidation.
따라서, 정밀하게 산화 정도를 제어하지 않아도 관통홀(54)의 크기 및 형태에 대응하는 산화물 개구부를 가질 수 있는 장점이 있다. 따라서, 제조 공정이 단순해지고 수율이 개선될 수 있다. 또한, 균일한 산화물 어퍼쳐를 동시에 형성할 수 있다.Therefore, there is an advantage that the oxide opening can correspond to the size and shape of the through hole 54 without precisely controlling the degree of oxidation. Thus, the manufacturing process can be simplified and the yield can be improved. In addition, it is possible to simultaneously form a uniform oxide aperture.
산화층(51)의 알루미늄 조성은 80% 내지 100%일 수 있다. 산화층(51)의 알루미늄 조성이 80%이하인 경우에는 산화 속도가 느려져 공정이 길어지는 문제가 있다.The aluminum composition of the oxide layer 51 may be 80% to 100%. When the aluminum composition of the oxide layer 51 is 80% or less, there is a problem in that the oxidation rate is slow and the process is long.
산화층(51) 상에는 캡핑층(52)이 배치될 수 있다. 캡핑층(52)은 공정 중 또는 공정 후 산화층(51)이 외부 환경에 노출되는 것을 방지할 수 있다. The capping layer 52 may be disposed on the oxide layer 51. The capping layer 52 may prevent the oxide layer 51 from being exposed to the external environment during or after the process.
전술한 바와 같이 산화층(51)은 쉽게 산화될 수 있도록 알루미늄의 조성이 높고 도핑 농도가 높게 설계될 수 있다. 따라서, 캡핑층(52)이 없는 경우 산화층(51)은 산화 공정을 진행하기 전에 이미 산화될 수도 있다. As described above, the oxide layer 51 may be designed to have a high composition of aluminum and a high doping concentration so that the oxide layer 51 may be easily oxidized. Thus, in the absence of the capping layer 52, the oxide layer 51 may already be oxidized before proceeding with the oxidation process.
이미 산화된 산화층(51) 상에는 반도체층의 성장이 어려우므로 상부 반사층(40)의 성장이 어려워질 수 있다. 따라서, 캡핑층(52)은 산화층(51)이 산화 공정 전에 미리 산화되는 것을 방지할 수 있다.Since the growth of the semiconductor layer is difficult on the already oxidized oxide layer 51, the growth of the upper reflective layer 40 may be difficult. Therefore, the capping layer 52 can prevent the oxide layer 51 from being oxidized before the oxidation process.
실시 예에 따른 산화층(51)은 알루미늄을 함유하는 반도체 화합물, 예를 들면, AlAs, AlGaAs, InAlGaAs 등을 포함할 수 있다. 즉, 실시 예에 따른 산화층(51)은 그 위에 상부 반사층(40)이 성장될 수 있도록 비소(As)를 포함할 수 있다.The oxide layer 51 according to the embodiment may include a semiconductor compound containing aluminum, for example, AlAs, AlGaAs, InAlGaAs, or the like. That is, the oxide layer 51 according to the embodiment may include arsenic (As) so that the upper reflective layer 40 can be grown thereon.
캡핑층(52)은 GaAs, AlGaAs, InAlGaAs, AlGaAsSb, AlGaAsP, GaInP, InGaAsP, AlInGaP 중 적어도 어느 하나가 선택될 수 있으나 반드시 이에 한정하지 않는다.The capping layer 52 may be selected from at least one of GaAs, AlGaAs, InAlGaAs, AlGaAsSb, AlGaAsP, GaInP, InGaAsP, and AlInGaP, but is not limited thereto.
또한 캡핑층(52)은 GaAs, AlGaAs, InAlGaAs, AlGaAsSb, AlGaAsP, GaInP, InGaAsP, AlInGaP 중 1개 이상의 물질을 선택하여 1개 이상의 층으로 구성될 수 있다.In addition, the capping layer 52 may be composed of one or more layers by selecting one or more materials from GaAs, AlGaAs, InAlGaAs, AlGaAsSb, AlGaAsP, GaInP, InGaAsP, and AlInGaP.
캡핑층(52)이 알루미늄을 포함하는 경우, 캡핑층(52)의 알루미늄 조성은 산화층(51)의 알루미늄 조성보다 작을 수 있다. 예시적으로 캡핑층(52)의 알루미늄 조성은 0% 내지 60%일 수 있다. 캡핑층(52)의 알루미늄 조성이 60%보다 큰 경우에는, 공정 중 캡핑층(52)의 표면이 공기 중에 노출되어 산화되는 문제가 발생될 수 있으며, 상부 반사층(40)을 형성한 이후에도 산화층(51)의 산화시 캡핑층(52)이 같이 산화되는 문제가 있을 수 있다.When the capping layer 52 includes aluminum, the aluminum composition of the capping layer 52 may be smaller than the aluminum composition of the oxide layer 51. For example, the aluminum composition of the capping layer 52 may be 0% to 60%. When the aluminum composition of the capping layer 52 is greater than 60%, a problem may occur that the surface of the capping layer 52 is exposed to air during oxidation, and may be oxidized, even after the upper reflective layer 40 is formed. There may be a problem that the capping layer 52 is oxidized together when the 51 is oxidized.
캡핑층(52)의 두께는 2.5Å 내지 5000Å일 수 있다. 캡핑층(52)의 두께가 2.5Å이하인 경우에는 캡핑층(52)이 너무 얇아 산소의 침투를 효과적으로 차단하지 못하는 문제가 있으며, 두께가 5000Å이상인 경우에는 상부 반사층(40)의 재성장시 단차가 너무 커져 균일한 계면을 형성하기 어려운 문제가 있다.The thickness of the capping layer 52 may be 2.5 kPa to 5000 kPa. If the thickness of the capping layer 52 is 2.5 μs or less, the capping layer 52 may be too thin to effectively block oxygen penetration. If the thickness is 5000 μs or more, the step may be too large when the upper reflective layer 40 is regrown. There is a problem that it becomes large and difficult to form a uniform interface.
레이저 캐비티(30)와 산화층(51) 사이에는 중간층(43)을 포함할 수 있다. 중간층(43)은 제1중간층 및 제2중간층을 포함할 수 있다. 중간층의 구성은 전술한 바와 동일할 수 있다.An intermediate layer 43 may be included between the laser cavity 30 and the oxide layer 51. The intermediate layer 43 may include a first intermediate layer and a second intermediate layer. The configuration of the intermediate layer may be the same as described above.
상부 반사층(40)은 관통홀(54)의 내부와 산화층(51)의 상부에 배치될 수 있다. 상부 반사층(40)은 캡핑층(52)의 상부 및/또는 관통홀(54)의 내부에 배치되는 복수 개의 제1 상부 반사층(41)과 제2 상부 반사층(42)을 포함할 수 있다. The upper reflective layer 40 may be disposed inside the through hole 54 and above the oxide layer 51. The upper reflective layer 40 may include a plurality of first upper reflective layers 41 and second upper reflective layers 42 disposed inside the capping layer 52 and / or inside the through holes 54.
제1 상부 반사층(41)은 AlGaAs의 조성을 가질 수 있고, 제2 상부 반사층(42)은 GaAs 조성을 가질 수 있다. 따라서, 제1 상부 반사층(41)의 알루미늄 조성은 제2 상부 반사층(42)보다 더 높을 수 있다. The first upper reflective layer 41 may have a composition of AlGaAs, and the second upper reflective layer 42 may have a composition of GaAs. Thus, the aluminum composition of the first upper reflective layer 41 may be higher than the second upper reflective layer 42.
상부 반사층(40)은 하부 반사층(20)과 다른 극성을 갖도록 도핑될 수 있다. 예시적으로 하부 반사층(20)과 기판(10)이 n형 도펀트로 도핑되었다면, 상부 반사층(40)은 p형 도펀트로 도핑될 수 있다. The upper reflective layer 40 may be doped to have a different polarity than the lower reflective layer 20. For example, if the lower reflective layer 20 and the substrate 10 are doped with an n-type dopant, the upper reflective layer 40 may be doped with a p-type dopant.
레이저 광의 방사 방향이 기판(10)의 반대 방향으로 되게 하기 위하여, 상부 반사층(40)은 VCSEL로부터 반사율을 줄이기 위해 하부 반사층(20)보다 층수가 적을 수 있다. 즉, 상부 반사층(40)의 반사율은 하부 반사층(20)보다 작을 수 있다.In order for the radiation direction of the laser light to be in the opposite direction of the substrate 10, the upper reflective layer 40 may have fewer layers than the lower reflective layer 20 to reduce the reflectance from the VCSEL. That is, the reflectance of the upper reflective layer 40 may be smaller than the lower reflective layer 20.
상부 전극(60)은 상부 반사층(40) 상에 배치될 수 있고, 하부 전극(11)은 기판(10)의 하부에 배치될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 하부 전극(11)은 기판(10)의 상부를 노출시킨 후, 노출된 영역에 배치될 수도 있다.The upper electrode 60 may be disposed on the upper reflective layer 40, and the lower electrode 11 may be disposed below the substrate 10. However, the present invention is not limited thereto, and the lower electrode 11 may be disposed in the exposed area after exposing the upper portion of the substrate 10.
상부 전극(60)과 하부 전극(11)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다. The upper electrode 60 and the lower electrode 11 are indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IZAO), indium gallium zinc oxide (IGZO), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO) , ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, or Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, It may be formed including at least one of Mg, Zn, Pt, Au, Hf, but is not limited to these materials.
예시적으로, 상부 전극(60)은 복수의 금속층(예: Ti/Pt/Au)을 가질 수 있다. 이때, Ti의 두께는 약 100 내지 1,000 옴스트롱일 수 있고 Au의 두께는 3,000 내지 200,000 옴스트롱일 수 있으나 반드시 이에 한정하지 않는다.In exemplary embodiments, the upper electrode 60 may have a plurality of metal layers (eg, Ti / Pt / Au). At this time, the thickness of Ti may be about 100 to 1,000 ohms strong and the thickness of Au may be 3,000 to 200,000 ohms strong, but is not limited thereto.
하부 전극(11)은 복수의 금속층(예: AuGe/Ni/Au)을 가질 수 있다. 이때, AuGe의 두께는 1000옴스트롱일 수 있고, Ni의 두께는 100옴스트롱일 수 있고, Au의 두께는 2000옴스트롱일 수 있으나 반드시 이에 한정하지 않는다.The lower electrode 11 may have a plurality of metal layers (eg, AuGe / Ni / Au). In this case, the thickness of AuGe may be 1000 ohms, the thickness of Ni may be 100 ohms, and the thickness of Au may be 2000 ohms, but is not limited thereto.
상부 전극(60)과 상부 반사층(40) 사이에는 오믹층이 더 배치될 수 있다. 오믹층은 낮은 오믹 저항을 위한, GaAs 기판(10)보다 밴드갭이 같거나 낮으면서 방출 레이저 광의 에너지 보다 같거나 낮은 밴드갭을 갖는 물질을 포함할 수 있다. 예시적으로 오믹 전극은 AlInGaAs, InGaAs, GaAs, AlInGaAsSb, AlInGaAsPSb, InGaAsP, InGaAsPSb, GaAsSb, InGaAsSb, InAsSb, AlGaAsSb, AlGaAsP, AlGaInAsP 중 어느 하나가 선택될 수 있다. An ohmic layer may be further disposed between the upper electrode 60 and the upper reflective layer 40. The ohmic layer may include a material having a bandgap equal to or lower than the energy of the emitting laser light while having a bandgap equal to or lower than that of the GaAs substrate 10 for low ohmic resistance. For example, the ohmic electrode may be selected from AlInGaAs, InGaAs, GaAs, AlInGaAsSb, AlInGaAsPSb, InGaAsP, InGaAsPSb, GaAsSb, InGaAsSb, InAsSb, AlGaAsSb, AlGaAsP, and AlGaInAsP.
도 19를 참조하면, 절연층(80)은 제1홀(P2)의 내부에 배치되어 상부 전극(60)이 레이저 캐비티와 직접 접촉하는 것을 방지할 수 있다. 따라서, 전류는 단위 투광영역에서의 반도체와 상부전극(60)의 접촉 영역(61)로부터 관통홀(54)을 통해 통전되면서 레이저 캐비티(30)에 주입되어 관통홀(54)에 광이 집중될 수 있다. 또한, 절연층(80)은 관통홀(54)과 제2홀(64) 사이에 배치되어 관통홀(54)이 외부에 노출되는 것을 방지할 수 있다. Referring to FIG. 19, the insulating layer 80 may be disposed in the first hole P2 to prevent the upper electrode 60 from directly contacting the laser cavity. Accordingly, the current is injected into the laser cavity 30 while the current flows through the through hole 54 from the contact area 61 of the semiconductor and the upper electrode 60 in the unit light-transmitting region to concentrate the light in the through hole 54. Can be. In addition, the insulating layer 80 may be disposed between the through hole 54 and the second hole 64 to prevent the through hole 54 from being exposed to the outside.
제1홀(P2)은 상부 반사층(40) 및 산화층(51)을 관통하여 형성될 수 있다. 따라서, 제1홀(P2)을 통해 산화층(51)이 외부로 노출되어 산화될 수 있다. 제1홀(P2)의 주변에서부터 산화가 시작되어도 산화의 종료는 관통홀(54)에서 종료되므로 관통홀(54)의 형상은 관통홀(54)의 형상에 의해 결정될 수 있다.The first hole P2 may be formed through the upper reflective layer 40 and the oxide layer 51. Therefore, the oxide layer 51 may be exposed to the outside through the first hole P2 to be oxidized. Even if oxidation starts from the periphery of the first hole P2, since the end of the oxidation is terminated in the through hole 54, the shape of the through hole 54 may be determined by the shape of the through hole 54.
도 20을 참조하면, 상부 전극(60)층은 제1홀(P2)이 형성되지 않은 영역이 전기적으로 연결되어 하나의 층을 형성할 수 있다. 또한, 절연층(80)은 제1홀(P2)이 형성되지 않은 영역에서 제거되어 상부 전극(60)과 상부 반사층(40)이 전기적으로 연결되는 면적을 넓힐 수 있다. 따라서, 접촉 저항이 낮아져 동작 전압이 낮아질 수 있다. 이 결과 VCSEL의 내부 온도의 상승을 낮출 수 있게 되어 광전변환 효율이 높고, 고출력 광의 방사가 가능해질 수 있다. 또한, VCSEL 혹은 VCSEL 어레이의 수명이 개선될 수 있다.Referring to FIG. 20, a region where the first hole P2 is not formed may be electrically connected to the upper electrode 60 layer to form one layer. In addition, the insulating layer 80 may be removed in a region where the first hole P2 is not formed, thereby increasing the area in which the upper electrode 60 and the upper reflective layer 40 are electrically connected. Therefore, the contact resistance can be lowered and the operating voltage can be lowered. As a result, the increase in the internal temperature of the VCSEL can be lowered, so that the photoelectric conversion efficiency can be high, and high power light can be emitted. In addition, the life of the VCSEL or VCSEL array can be improved.
도 21a는 도 15의 상부 전극의 평면도이고, 도 21b는 도 15의 상부 전극과 상부 반사층이 전기적으로 연결된 영역을 보여주는 평면도이다.FIG. 21A is a plan view of the upper electrode of FIG. 15, and FIG. 21B is a plan view showing a region in which the upper electrode and the upper reflective layer of FIG. 15 are electrically connected.
도 21a를 참조하면, 상부 전극(60)은 복수 개의 제2홀(64)을 포함할 수 있다. 또한, 도 21b를 참조하면, 상부 전극(60)과 상부 반사층(40)이 전기적으로 연결되는 영역은 제1홀(P2)과 제2홀(64)을 제외한 나머지 영역일 수 있다. 즉, 실시 예에 따르면, 상부 전극(60)과 상부 반사층(40)의 접촉 면적이 증가하여 접촉 저항이 낮아질 수 있다.Referring to FIG. 21A, the upper electrode 60 may include a plurality of second holes 64. In addition, referring to FIG. 21B, an area in which the upper electrode 60 and the upper reflective layer 40 are electrically connected may be a remaining area except for the first hole P2 and the second hole 64. That is, according to the exemplary embodiment, the contact resistance of the upper electrode 60 and the upper reflective layer 40 may increase to lower the contact resistance.
도 22a 내지 도 22e는 본 발명의 다른 실시 예에 따른 수직 공동 표면 방출 레이저의 제조 방법을 설명하기 위한 도면이다.22A to 22E illustrate a method of manufacturing a vertical cavity surface emitting laser according to another exemplary embodiment.
도 22a를 참조하면, 기판(10) 상에 하부 반사층(20), 레이저 캐비티(30), 산화층(51), 캡핑층(52), 및 상부 반사층(40)을 순서대로 성장시킬 수 있다. 각 층의 구성은 전술한 특징이 모두 포함될 수 있다. Referring to FIG. 22A, the lower reflective layer 20, the laser cavity 30, the oxide layer 51, the capping layer 52, and the upper reflective layer 40 may be sequentially grown on the substrate 10. Each layer configuration may include all of the above-described features.
구체적으로 산화층(51)과 캡핑층(52)에 복수 개의 관통홀(54)을 형성한 후, 그 위에 상부 반사층(40)을 성장시킬 수 있다. 따라서, 상부 반사층(40)의 일부는 관통홀(54) 내부에 배치될 수 있다.Specifically, after the plurality of through holes 54 are formed in the oxide layer 51 and the capping layer 52, the upper reflective layer 40 may be grown thereon. Therefore, a portion of the upper reflective layer 40 may be disposed in the through hole 54.
반도체 구조물은 유기 금속 화학적 기상 증착법(Metal-Organic Chemical Vapor Deposition: MOCVD), 액상 에피택시법(Liquid Phase Epitaxy: LPE), 분자빔 에피택시법(Molecular Beam Epitaxy: MBE) 등을 이용하여 제조할 수 있으나 반드시 이에 한정하지는 않는다.The semiconductor structure may be manufactured using metal-organic chemical vapor deposition (MOCVD), liquid phase epitaxy (LPE), molecular beam epitaxy (MBE), or the like. However, the present invention is not limited thereto.
도 22b를 참조하면, 상부 반사층(40)과 캡핑층(52), 및 산화층(51)을 관통하는 복수 개의 제1홀(P2)을 형성할 수 있다. 제1홀(P2)의 개수는 특별히 한정하지 않는다. 복수 개의 홀의 형상은 특별히 제한되지 않는다. 제1홀(P2)은 원 형상, 십자 형상, 다각 형상, 방사 형상 등 다양한 형상이 선택적으로 적용될 수 있다. Referring to FIG. 22B, a plurality of first holes P2 penetrating through the upper reflective layer 40, the capping layer 52, and the oxide layer 51 may be formed. The number of the first holes P2 is not particularly limited. The shape of the plurality of holes is not particularly limited. The first hole P2 may be selectively applied in various shapes such as circle shape, cross shape, polygon shape, and radial shape.
복수 개의 제1홀(P2)에 의해 산화층(51)의 측면이 노출될 수 있다. 따라서, 산화층(51)이 N2 및 H2O 혼합가스에 노출되면 측면에서부터 산화가 진행될 수 있다. 도 22c와 같이 관통홀(54)을 제외한 산화층(51)이 전부 산화될 때까지 산화 공정을 진행할 수 있다.Side surfaces of the oxide layer 51 may be exposed by the plurality of first holes P2. Therefore, when the oxide layer 51 is exposed to the N 2 and H 2 O mixed gas, the oxidation may proceed from the side. As shown in FIG. 22C, the oxidation process may proceed until all of the oxide layer 51 except for the through hole 54 is oxidized.
도 22d를 참조하면, 산화 공정이 완료되면 제1홀(P2)의 내부 및 상부 반사층(40)의 상부에 절연층(80)을 형성할 수 있다. 절연층(80)은 SiO2, Si3N4, SiON, Ta2O5, HfO2, BCB(benzocyclobutene), 폴리이미드(polyimide) 중 적어도 하나일 수 있으나 반드시 이에 한정하지 않는다.Referring to FIG. 22D, when the oxidation process is completed, the insulating layer 80 may be formed inside the first hole P2 and on the upper reflective layer 40. The insulating layer 80 may be at least one of SiO 2 , Si 3 N 4 , SiON, Ta 2 O 5 , HfO 2 , benzocyclobutene (BCB), and polyimide, but is not limited thereto.
도 22d를 참조하면, 절연층(80)의 상부에 상부 전극(60)을 형성할 수 있다. 이때, 상부 전극(60)은 절연층(80)이 미리 형성한 비아홀에 의해 상부 반사층(40)과 전기적으로 연결될 수 있다. 상부 전극(60)은 복수의 금속층(예: Ti/Pt/Au)을 가질 수 있다. 이때, Ti의 두께는 약 100 내지 10,000 옴스트롱일 수 있고 Au의 두께는 3,000 내지 200,000 옴스트롱일 수 있으나 반드시 이에 한정하지 않는다.Referring to FIG. 22D, an upper electrode 60 may be formed on the insulating layer 80. In this case, the upper electrode 60 may be electrically connected to the upper reflective layer 40 by a via hole formed in the insulating layer 80 in advance. The upper electrode 60 may have a plurality of metal layers (eg, Ti / Pt / Au). At this time, the thickness of Ti may be about 100 to 10,000 ohms strong and the thickness of Au may be 3,000 to 200,000 ohms strong, but is not limited thereto.
상부 전극(60)을 형성하기 전에 오믹층을 형성할 수 있다. 오믹층은 AlInGaAs, InGaAs, GaAs, AlInGaAsSb, AlInGaAsPSb, InGaAsP, InGaAsPSb, GaAsSb, InGaAsSb, InAsSb, AlGaAsSb, AlGaAsP, AlGaInAsP 중 어느 하나가 선택될 수 있다.Before forming the upper electrode 60, an ohmic layer may be formed. The ohmic layer may be selected from AlInGaAs, InGaAs, GaAs, AlInGaAsSb, AlInGaAsPSb, InGaAsP, InGaAsPSb, GaAsSb, InGaAsSb, InAsSb, AlGaAsSb, AlGaAsP, and AlGaInAsP.
상기 기존 기술 및 실시예 1과 실시 예 2를 기술을 적용한 VCSEL 어레이 칩의 특성을 비교하면 하기 표 1과 같다.When comparing the characteristics of the conventional technology and the VCSEL array chip to which the first and second technologies are applied, are shown in Table 1 below.
구조rescue 칩 전체 면적 중 오믹 전극과 접촉하는 면적Area of chip total contact with ohmic electrode 상대 저항 비율Relative resistance ratio
기존 구조Existing structure 29%29% 100%100%
실시예1Example 1 79%79% 73%73%
실시예2Example 2 88%88% 58%58%
본 실시 예에 따른 레이저 소자는 3D 얼굴인식 및 3D 이미징 기술의 광원으로 사용될 수 있다. 3D 얼굴인식 및 3D 이미징 기술은 2차원적 어레이 형태로 패턴화된 광원 매트릭스가 필요하다. 이런 2차원적 어레이 형태로 패턴화된 광원 매트릭스를 물체에 조사하고 반사되는 광의 패턴을 분석할 수 있다. 이때 2차원적 어레이 형태로 패턴화된 광원 매트릭스 중에서 각 형태물체의 굴곡된 표면에서 반사된 엘리먼트광들의 변형된 상태들을 분석하면 물체의 3차원 이미지를 구성할 수 있게 된다. 이런 2차원적 어레이 형태로 패턴화된 광원(Structured light source)을 실시 예에 따른 VCSEL 어레이를 제작하면, 각 엘리먼트 광원의 특성이 균일한 2차원적 어레이 형태로 패턴화된 광원(Structured light source) 매트릭스를 제공할 수 있다. 그러나 적용에 필요한 VCSEL은 수 내지 수십 와트(watt)의 광출력과 1 내지 10ns의 짧은 펄스 또는 100MHz 이상의 광변조가 가능하면서도 전력 소모가 낮은 고효율 광소자가 요구될 수 있다. 광소자의 변조 등가 회로는 RC 회로로 표현될 수 있으며, RC회로에서는 변조 속도를 결정하는 특성 시간은 저항과 정전용량의 곱으로 표현될 수 있다. 따라서 고속변조가 가능하고 광전변환효율이 높은 소자를 구현하기 위해서는 저저항을 확보하는 것이 중요하다. 따라서 본 발명은 3D 얼굴인식 및 3D 이미징용 광원을 제공하기에 가장 적합한 솔루션을 제공할 수 있다.또한, 본 발명에 따른 레이저 소자는 광통신 소자, CCTV, 자동차용 나이트 비전(night vision), 동작 인식, 의료/치료, IoT용 통신 소자, 열추적 카메라, 열화상 카메라, SOL (Solid state laser)의 펌핑 분야, 플라스틱 필름의 접합을 위한 가열공정 등 많은 응용 분야에서 저가의 VCSEL 광원으로 사용될 수 있다. The laser device according to the present embodiment may be used as a light source of 3D face recognition and 3D imaging technology. 3D face recognition and 3D imaging techniques require light source matrices patterned in the form of two-dimensional arrays. The light source matrix patterned in the form of such a two-dimensional array can be irradiated onto the object and the pattern of reflected light can be analyzed. In this case, by analyzing the deformed states of the element lights reflected from the curved surface of each object in the light source matrix patterned in the form of a two-dimensional array, it is possible to construct a three-dimensional image of the object. When the VCSEL array is fabricated according to the embodiment of the structured light source patterned in the form of such a two-dimensional array, the light source patterned in the form of a two-dimensional array in which the characteristics of each element light source are uniform. Matrix can be provided. However, the VCSEL required for the application may require high power optical devices with low power consumption while capable of light output of several to several tens of watts and short pulses of 1 to 10 ns or more than 100 MHz. The modulation equivalent circuit of the optical device may be represented as an RC circuit, and in the RC circuit, the characteristic time for determining the modulation rate may be expressed as a product of resistance and capacitance. Therefore, in order to realize a device capable of high-speed modulation and high photoelectric conversion efficiency, it is important to secure low resistance. Therefore, the present invention can provide a solution that is most suitable for providing a light source for 3D face recognition and 3D imaging. In addition, the laser device according to the present invention is an optical communication device, CCTV, night vision for cars, motion recognition. It can be used as a low cost VCSEL light source in many applications such as medical / treatment, communication devices for IoT, thermal tracking cameras, thermal imaging cameras, solid state laser (SOL) pumping, and heating processes for bonding plastic films.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although described above with reference to the embodiments are only examples and are not intended to limit the present invention, those skilled in the art to which the present invention pertains are not exemplified above within the scope not departing from the essential characteristics of the present embodiment. It will be appreciated that many variations and applications are possible. For example, each component specifically shown in the embodiment can be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

Claims (21)

  1. 기판;Board;
    상기 기판 상에 배치되는 하부 반사층;A lower reflective layer disposed on the substrate;
    상기 하부 반사층 상에 배치되는 활성층을 포함하는 레이저 캐비티;A laser cavity including an active layer disposed on the lower reflective layer;
    상기 레이저 캐비티 상에 배치되는 산화층;An oxide layer disposed on the laser cavity;
    상기 산화층 상에 배치되는 상부 반사층;An upper reflective layer disposed on the oxide layer;
    상기 상부 반사층 및 상기 산화층에 형성되는 복수 개의 제1홀; 및A plurality of first holes formed in the upper reflective layer and the oxide layer; And
    상기 복수 개의 제1홀의 내부 및 상기 상부 반사층 상에 배치되는 상부 전극을 포함하고,An upper electrode disposed in the plurality of first holes and on the upper reflective layer,
    상기 산화층은 서로 이격 배치된 복수 개의 투광 영역을 포함하고,The oxide layer includes a plurality of light transmitting regions spaced apart from each other,
    상기 복수 개의 제1홀은 평면상에서 상기 투광 영역을 둘러싸도록 배치되는 수직 공동 표면 방출 레이저.And the plurality of first holes are arranged to surround the light transmitting area on a plane.
  2. 제1항에 있어서,The method of claim 1,
    상기 상부 전극은 수직 방향으로 상기 복수 개의 투광 영역과 중첩되는 복수 개의 제2홀을 포함하고,The upper electrode includes a plurality of second holes overlapping the plurality of light transmitting regions in a vertical direction.
    상기 복수 개의 제1홀은 평면상에서 상기 제2홀을 둘러싸는 수직 공동 표면 방출 레이저.And wherein the plurality of first holes surround the second hole in a plane.
  3. 제2항에 있어서,The method of claim 2,
    상기 복수 개의 제2홀의 면적은 상기 투광 영역의 면적보다 큰 수직 공동 표면 방출 레이저.And wherein the area of the plurality of second holes is greater than the area of the light transmissive area.
  4. 제2항에 있어서,The method of claim 2,
    상기 상부 반사층과 상기 상부 전극 사이에 배치되는 절연층을 포함하고,An insulating layer disposed between the upper reflective layer and the upper electrode;
    상기 절연층은 상기 복수 개의 제2홀의 내부에 배치되는 수직 공동 표면 방출 레이저.And the insulating layer is disposed inside the plurality of second holes.
  5. 제1항에 있어서,The method of claim 1,
    상기 산화층은 상기 제1홀이 형성된 영역을 제외한 나머지 영역이 서로 연결되고,The oxide layer is connected to each other except for the region where the first hole is formed,
    상기 상부 반사층은 상기 제1홀이 형성된 영역을 제외한 나머지 영역이 서로 연결된 수직 공동 표면 방출 레이저.The upper reflective layer is a vertical cavity surface emitting laser connected to each other except for the region where the first hole is formed.
  6. 제1항에 있어서,The method of claim 1,
    상기 산화층은 상기 투광 영역을 둘러싸는 복수 개의 산화 영역을 포함하는 수직 공동 표면 방출 레이저.And wherein said oxide layer comprises a plurality of oxidation regions surrounding said transmissive region.
  7. 제6항에 있어서,The method of claim 6,
    상기 복수 개의 산화 영역은 상기 제1홀의 형상과 대응되는 형상을 갖는 수직 공동 표면 방출 레이저.And wherein the plurality of oxidation regions has a shape corresponding to the shape of the first hole.
  8. 제6항에 있어서,The method of claim 6,
    상기 각각의 투광 영역은 상기 복수 개의 산화 영역에 둘러싸인 수직 공동 표면 방출 레이저.And wherein each transmissive region is surrounded by the plurality of oxidation regions.
  9. 제1항에 있어서,The method of claim 1,
    상기 상부 전극의 면적은 상기 레이저 캐비티의 면적의 65% 내지 85%인 수직 공동 표면 방출 레이저.And the area of the upper electrode is between 65% and 85% of the area of the laser cavity.
  10. 제1항에 있어서,The method of claim 1,
    상기 복수 개의 제1홀의 면적은 상기 투광 영역의 면적의 0.1% 내지 50%인 수직 공동 표면 방출 레이저.And the area of the plurality of first holes is 0.1% to 50% of the area of the light transmissive area.
  11. 제1항에 있어서,The method of claim 1,
    상기 제1홀은 십자 형상, 다각 형상, 원 형상, 방사 형상 중 적어도 하나의 형상을 갖는 수직 공동 표면 방출 레이저.And the first hole has at least one of a cross shape, a polygon shape, a circle shape, and a radial shape.
  12. 제1항에 있어서,The method of claim 1,
    상기 산화층 상에 배치되는 캡핑층을 포함하고,A capping layer disposed on the oxide layer,
    상기 캡핑층의 알루미늄 조성은 상기 산화층의 알루미늄 조성보다 낮은 수직 공동 표면 방출 레이저.And wherein the aluminum composition of the capping layer is lower than the aluminum composition of the oxide layer.
  13. 기판;Board;
    상기 기판 상에 배치되는 하부 반사층;A lower reflective layer disposed on the substrate;
    상기 하부 반사층 상에 배치되는 활성층을 포함하는 레이저 캐비티;A laser cavity including an active layer disposed on the lower reflective layer;
    상기 레이저 캐비티 상에 배치되고 복수 개의 관통홀을 포함하는 산화층;An oxide layer disposed on the laser cavity and including a plurality of through holes;
    상기 산화층 상에 배치되는 캡핑층;A capping layer disposed on the oxide layer;
    상기 캡핑층 상에 배치되는 상부 반사층;An upper reflective layer disposed on the capping layer;
    상기 상부 반사층 및 상기 산화층에 형성되는 복수 개의 제1홀; 및A plurality of first holes formed in the upper reflective layer and the oxide layer; And
    상기 복수 개의 제1홀의 내부 및 상기 상부 반사층 상에 배치되는 상부 전극을 포함하고,An upper electrode disposed in the plurality of first holes and on the upper reflective layer,
    상기 복수 개의 제1홀은 평면상에서 상기 투과홀을 둘러싸도록 배치되는 수직 공동 표면 방출 레이저.And the plurality of first holes are arranged to surround the transmission holes on a plane.
  14. 제13항에 있어서,The method of claim 13,
    상기 상부 전극은 수직 방향으로 상기 복수 개의 관통홀과 중첩되는 복수 개의 제2홀을 포함하고,The upper electrode includes a plurality of second holes overlapping the plurality of through holes in a vertical direction.
    상기 복수 개의 제1홀은 평면상에서 상기 제2홀을 둘러싸는 수직 공동 표면 방출 레이저.And wherein the plurality of first holes surround the second hole in a plane.
  15. 제14항에 있어서,The method of claim 14,
    상기 복수 개의 제2홀의 면적은 상기 관통홀의 면적보다 큰 수직 공동 표면 방출 레이저.And the area of the plurality of second holes is greater than the area of the through holes.
  16. 제14항에 있어서,The method of claim 14,
    상기 상부 반사층과 상기 상부 전극 사이에 배치되는 절연층을 포함하고,An insulating layer disposed between the upper reflective layer and the upper electrode;
    상기 절연층은 상기 복수 개의 제2홀의 내부에 배치되는 수직 공동 표면 방출 레이저.And the insulating layer is disposed inside the plurality of second holes.
  17. 제13항에 있어서,The method of claim 13,
    상기 산화층은 상기 관통홀과 상기 제1홀이 형성된 영역을 제외한 나머지 영역이 서로 연결되고,The oxide layer is connected to each other except for the region in which the through hole and the first hole are formed.
    상기 상부 반사층은 상기 제1홀이 형성된 영역을 제외한 나머지 영역이 서로 연결된 수직 공동 표면 방출 레이저.The upper reflective layer is a vertical cavity surface emitting laser connected to each other except for the region where the first hole is formed.
  18. 제13항에 있어서,The method of claim 13,
    상기 제1홀의 직경은 상기 관통홀의 직경보다 작은 수직 공동 표면 방출 레이저.And wherein the diameter of the first hole is less than the diameter of the through hole.
  19. 제13항에 있어서,The method of claim 13,
    상기 상부 전극의 면적은 상기 레이저 캐비티의 면적의 65% 내지 85%인 수직 공동 표면 방출 레이저.And wherein the area of the upper electrode is between 65% and 85% of the area of the laser cavity.
  20. 제13항에 있어서,The method of claim 13,
    상기 제1홀의 면적은 상기 관통홀 면적의 10% 내지 40%인 수직 공동 표면 방출 레이저.And wherein the area of the first hole is between 10% and 40% of the area of the through hole.
  21. 제13항에 있어서,The method of claim 13,
    상기 관통홀은 십자 형상, 다각 형상, 원 형상, 타원형상, 방사 형상 중 적어도 하나의 형상을 갖는 수직 공동 표면 방출 레이저.And the through hole has at least one of a cross shape, a polygon shape, a circle shape, an elliptical shape, and a radial shape.
PCT/KR2019/001610 2018-04-02 2019-02-11 Vertical-cavity surface-emitting laser WO2019194406A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/490,566 US11437782B2 (en) 2018-04-02 2019-02-11 Vertical cavity surface emitting laser
CN201980001906.6A CN110603696A (en) 2018-04-02 2019-02-11 Vertical cavity surface emitting laser

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR20180038231 2018-04-02
KR10-2018-0038231 2018-04-02
KR20180060072 2018-05-28
KR10-2018-0060072 2018-05-28
KR10-2019-0006178 2019-01-17
KR1020190006178A KR102171733B1 (en) 2018-04-02 2019-01-17 Vertical Cavity Surface Emitting Lasers

Publications (1)

Publication Number Publication Date
WO2019194406A1 true WO2019194406A1 (en) 2019-10-10

Family

ID=68101057

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/001610 WO2019194406A1 (en) 2018-04-02 2019-02-11 Vertical-cavity surface-emitting laser

Country Status (1)

Country Link
WO (1) WO2019194406A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040054217A (en) * 2002-12-18 2004-06-25 삼성전자주식회사 Vertical cavity surface emitting laser and method for fabricating the same
KR101086788B1 (en) * 2007-02-02 2011-11-25 후지제롯쿠스 가부시끼가이샤 Vcsel, manufacturing method thereof, optical device, light irradiation device, data processing device, light sending device, optical spatial transmission device, and optical transmission system
JP2012114185A (en) * 2010-11-24 2012-06-14 Canon Inc Vertical resonator type surface-emitting laser and vertical resonator type surface-emitting laser array
KR101818725B1 (en) * 2017-09-11 2018-01-15 주식회사 레이아이알 Vertical Cavity Surface Emitting Lasers
KR20180015630A (en) * 2015-06-09 2018-02-13 코닌클리케 필립스 엔.브이. Vertical Cavity Surface Emitting Laser

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040054217A (en) * 2002-12-18 2004-06-25 삼성전자주식회사 Vertical cavity surface emitting laser and method for fabricating the same
KR101086788B1 (en) * 2007-02-02 2011-11-25 후지제롯쿠스 가부시끼가이샤 Vcsel, manufacturing method thereof, optical device, light irradiation device, data processing device, light sending device, optical spatial transmission device, and optical transmission system
JP2012114185A (en) * 2010-11-24 2012-06-14 Canon Inc Vertical resonator type surface-emitting laser and vertical resonator type surface-emitting laser array
KR20180015630A (en) * 2015-06-09 2018-02-13 코닌클리케 필립스 엔.브이. Vertical Cavity Surface Emitting Laser
KR101818725B1 (en) * 2017-09-11 2018-01-15 주식회사 레이아이알 Vertical Cavity Surface Emitting Lasers

Similar Documents

Publication Publication Date Title
JP5243256B2 (en) Monolithically integrated semiconductor materials and devices
US20060109883A1 (en) Apparatus, system, and method for junction isolation of arrays of surface emitting lasers
WO2016105146A1 (en) Light emitting diode and light emitting diode array comprising same
US20060023762A1 (en) Surface-emitting type device and method for manufacturing the same
EP3204966A1 (en) Semiconductor device and method of manufacturing the same
WO2017138707A1 (en) High-power light-emitting diode and light-emitting module having same
EP2684263B1 (en) Vcsel array with increased efficiency
WO1991016748A1 (en) Front-surface emitting diode laser
WO2020190025A1 (en) Vertical-cavity surface-emitting laser element
US7365368B2 (en) Surface-emitting type wafer and method for manufacturing the same, and burn-in method for surface-emitting type wafers
US7312475B2 (en) Optical element and its manufacturing method
JPH07221409A (en) Semiconductor device having incorporated p-type and n-type impurity inductive layer non-ordered material
KR20210122769A (en) vertical cavity surface emitting laser
WO2020185006A1 (en) Light emitting element for display, and display device including same
KR102171733B1 (en) Vertical Cavity Surface Emitting Lasers
WO2019194406A1 (en) Vertical-cavity surface-emitting laser
US20200412095A1 (en) Surface emitting laser
WO2017122996A1 (en) Ultraviolet light-emitting device
KR102056896B1 (en) Vertical Cavity Surface Emitting Lasers
WO2020111429A1 (en) Light emitting device
WO2022031138A1 (en) Light-emitting diode having plurality of light-emitting cells
US6291328B1 (en) Opto-electronic device with self-aligned ohmic contact layer
WO2018186668A1 (en) Vertical cavity surface emitting laser and method for manufacturing same
JP2009158709A (en) Surface-emitting type semiconductor laser array and surface-emitting type semiconductor laser
JPH09129922A (en) Light emitting element and its manufacture

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19781631

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19781631

Country of ref document: EP

Kind code of ref document: A1